CN100483697C - 制造无引线的多管芯承载体用的结构和方法 - Google Patents

制造无引线的多管芯承载体用的结构和方法 Download PDF

Info

Publication number
CN100483697C
CN100483697C CNB028127153A CN02812715A CN100483697C CN 100483697 C CN100483697 C CN 100483697C CN B028127153 A CNB028127153 A CN B028127153A CN 02812715 A CN02812715 A CN 02812715A CN 100483697 C CN100483697 C CN 100483697C
Authority
CN
China
Prior art keywords
substrate
semiconductor element
connection gasket
passage
radiator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB028127153A
Other languages
English (en)
Other versions
CN1520611A (zh
Inventor
H·S·哈舍米
K·J·科特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skyworks Solutions Inc
Original Assignee
Skyworks Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skyworks Solutions Inc filed Critical Skyworks Solutions Inc
Publication of CN1520611A publication Critical patent/CN1520611A/zh
Application granted granted Critical
Publication of CN100483697C publication Critical patent/CN100483697C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开的实施例包括一具有用来接纳两个或多个半导体管芯的顶表面的基片。该公开的实施例还包括一连接到基片的一底表面上的印刷线路板以及在基片内的至少一个通道。该至少一个通道在第一半导体管芯的一信号连接垫与印刷线路板之间提供一电气的连接。该至少一个通道在第一基片连接垫与印刷线路板之间提供一电气的连接。第一基片连接垫通过一第一信号连接线连接于第一半导体管芯的第一信号连接垫。该至少一个通道还在第一半导体管芯的第一信号连接垫与电气地连接到印刷线路板上的一第一接地之间提供一电气的连接。

Description

制造无引线的多管芯承载体用的结构和方法
发明背景
本申请是2000年11月15日提交、题为“无引线芯片承载体的设计和结构”、申请号为09/713,834的待批专利申请的部分续展申请，该专利申请受让与本申请的受让人，本申请要求对上述专利的优先权，本文援引该专利内容以供参考。
1.发明领域
本发明一般涉及半导体芯片包装领域。具体来说，本发明涉及无引线芯片承载体设计和结构的领域。
2.背景技术
半导体制造工业不断地面临对于越来越小和越来越复杂管芯的需求。这些越来越小和复杂的管芯还必须以较高的频率运行。要求越来越小和复杂，以及越来越快的装置已经提出许多新的挑战，这种挑战不仅在于管芯本身的制造，而且在于各种包装的制造、结构，或用来容纳管芯并提供与“非芯片”器件电气连接的承载体。
作为举例，尤其是所谓较高频率的要求，是指必须最大程度地减小“芯片上”和“非芯片”的寄生效应。例如，必须将寄生感抗、容抗和阻抗减到最小，它们有害地影响管芯及其相关的非芯片的部件的电气性能。由于RF(射频)半导体器件在高频上运行，所以，这些器件(即RF器件)构成一种特别要求非常低的寄生效应的器件门类。
近来，相对于离散的半导体包装，表面安装的芯片和芯片承载体已得到普遍推广。一离散的半导体包装通常具有大量的“插脚”，它们可要求相当大的空间(也称之为“覆盖区域”)来将离散的半导体包装安装和电气地连接到印刷线路板上。而且，与离散半导体包装的制造相关的成本和时间以及与在印刷线路板上钻大量的孔相关的成本和时间，与其它的众多原因相比，这就是为什么诸如表面安装器件和芯片承载体之类的替代品已获得普遍应用的原因。
在本技术领域内，已经有人作了各种努力来实现不同芯片承载体的设计。于1998年11月24日出版的日本出版物编号10313071的题为“电子零件和布线板装置”一文，其上署名发明者为Minami Masumi，该文公开一种耗散由半导体器件发射的热的结构。该结构提供形成在一布线板上的金属包装的通道，这些通道通过一在布线板底部上的热耗散构图(heat dissipation pattern)传输从裸露的芯片发出的热量，然后传输到一散热板上。
于1990年2月27日出版的日本出版物编号02058358的题为“用于安装电子部件的基板”一文，其上署名发明者为Fujikawa Osamu，该文公开了一种基板，其中心区域包括夹在涂覆金属的顶表面和底表面之间的八个传热的树脂填充的孔。然后，一电子部件附连到基板的涂覆金属的顶表面的中心区域，并采用银膏粘结剂以改善热的耗散和防潮。
于1997年6月10日出版的日本出版物编号09153679的题为“堆叠的玻璃陶瓷线路板”一文，其上署名发明者为Miyanishi Kenji，该文公开了一种包括七个堆叠的玻璃陶瓷层的堆叠玻璃陶瓷线路板。多层堆叠的玻璃陶瓷线路板还包括多个通孔(via hole)，其包括金或铜作为覆盖通孔的顶表面和底表面上的表面导体。顶部导体用作为IC芯片的热沉(heat sink)。
于1998年12月18日出版的日本出版物编号10335521的题为“电子零件和布线板装置”一文，其上署名发明者为Minami Masumi，该文公开了一种形成在一陶瓷基片上的热通道(thermal via)，而半导体芯片安装在热通道上。形成在陶瓷基片上的热通道的上部随着其沿径向方向向外而逐步地变浅。
一用来在印刷线路板上安装芯片的传统的芯片承载体结构具有诸多的缺点。例如，传统芯片承载体仍引入太多的寄生效应(parasitics)，并且仍旧不能提供对管芯接地的低感抗和阻抗的连接。传统的芯片承载体还具有一非常有限的散热能力，并招来由散热不佳引起的可靠性问题。例如，在诸如RF应用的高频应用中，单一管芯就产生好几瓦的功率。由于半导体管芯和芯片承载体由不同材料制成，各具有不同的热膨胀系数，所以，它们对由管芯产生的热反应不同。合成的热应力可造成碎裂或管芯从芯片承载体上分离，这样，可导致电气和机械的失效。因此，成功的散热显得十分重要，从而要求有新颖的结构和方法。
对于越来越小和复杂的管芯的需求以及要求更高的性能和更低的成本，两方面的挑战要求半导体制造工业提供新水平的***集成。例如，计算机技术与长途通讯的融合已对半导体制造工业提出挑战，要求其在同一芯片上集成两种不同的技术，即，模拟的RF技术和数字的RF技术。然而，在同一芯片上组合诸如模拟RF技术和数字技术的两种不同的技术呈现有诸多的困难。例如，噪声数字电路(noisy digital circuit)难于与噪声敏感的模拟电路(noise-sensitive analog circuit)集成。
为了克服组合诸如模拟RF技术和数字技术的两种不同技术所带来的问题，用两个或多个单个的管芯来代替单一的管芯，并容纳和包容在同一包装内。对于在同一包装内容纳两个或多个管芯，还存在着其它的诸多问题。例如，在同一包装内容纳两个管芯，通过直接连线连接在第一管芯上的半导体管芯信号连接垫(semiconductor die signal bond pad)和在第二管芯上的半导体管芯信号连接垫，即可互连两个管芯。这样，避免了对复杂互连的布线，同时，在两个管芯之间达到一相当短和低寄生的互连。
然而，传统的多管芯包装招来上述离散半导体包装和传统芯片承载体的某些缺点。因此，要求有一种新颖的和可靠的结构和方法，以支承、容纳和电气地将多半导体管芯连接到印刷线路板上，同时，克服离散半导体包装和传统芯片承载体所面临的诸缺点。这样，对***集成(system integration)的水平提出一种需求，即，它能提供容纳和互连在印刷线路板上的多个管芯，同时提供低的寄生、有效的散热以及低的感抗和阻抗的接地。
发明概要
本发明涉及无引线多管芯承载体(multi-die carrier)的制造用的结构和方法。本发明提供一种用于一无引线的多管芯承载体的结构，所述结构包括：一基片，它具有一顶表面和一底表面；一第一半导体管芯(die)和一第二半导体管芯，它们粘接到所述基片的所述顶表面上，其中，所述第一半导体管芯通过一连接线连接于所述第二半导体管芯；一第一散热器和一第二散热器，它们粘接到所述基片的所述底表面上；一第一通道和一第二通道，它们在所述基片内，所述第一通道和所述第二通道填充有导热材料；所述第一通道在所述第一半导体管芯与所述第一散热器之间提供一连接，所述第二通道在所述第二半导体管芯与所述第二散热器之间提供一连接。这种结构提供了对由两个或多个半导体管芯产生的热的有效耗散。
本发明还提供一种用于一无引线的多管芯承载体的结构，所述结构包括：一基片，它具有一顶表面和一底表面；一第一半导体管芯和一第二半导体管芯，它们粘接到所述基片的所述顶表面上，其中，所述第一半导体管芯通过一连接线连接于所述第二半导体管芯；一散热器，它粘接到所述基片的所述底表面上；一第一通道和一第二通道，它们在所述基片内，所述第一通道和所述第二通道填充有导热材料；所述第一通道在所述第一半导体管芯与所述散热器之间提供一连接，所述第二通道在所述第二半导体管芯与所述散热器之间提供一连接。这种结构提供低的寄生以及与两个或多个半导体管芯的低感抗和阻抗的接地连接。
在一实施例中，本发明包括一具有一用来接纳两个或多个半导体管芯的顶表面的基片。例如，基片可包括有机材料，例如聚四氟乙烯材料或RF4基层合材料。其它的实例，基片可包括一陶瓷材料。本发明还包括一连接到基片底表面上的印刷线路板。
在一实施例中，本发明包括至少一个基片上的通道。本发明的至少一个通道(via)提供了在第一半导体管芯的信号连接垫与印刷线路板之间的电气连接。该至少一个通道可包括一诸如铜之类的导电和导热材料。该至少一个通道在第一基片连接垫与印刷线路板之间提供电气上的连接。该至少一个通道可邻接或重叠第一基片连接垫。第一基片连接垫通过一第一信号连接线连接到第一半导体管芯的第一信号连接垫。该至少一个通道还在第一半导体管芯的第一信号连接垫与电气地连接到印刷线路板上的第一接地之间提供电气连接。再者，该至少一个通道可邻接或重叠第一接地。
上述对于第一半导体管芯的各种互连可同样地存在于在基片上的第二半导体管芯。
附图简要说明
图1示出本发明的单一管芯实施例的截面图。
图2A示出本发明的一实施例的一部分的俯视图。
图2B示出本发明的一实施例的一部分的截面图。
图3示出本发明的一实施例在完成“锯隔(saw singulation)”步骤之后的俯视图。
图4示出本发明的一实施例在完成“锯隔”步骤之后的仰视图。
图5示出制造本发明一实施例的示范过程的流程图。
图6示出本发明的一实施例在完成“锯隔”步骤之后的俯视图。
图7示出本发明的一多管芯实施例的俯视图。
图8示出采用多个单独散热器的本发明的一多管芯实施例的截面图。
图9示出采用单一散热器的本发明的一多管芯实施例的截面图。
本发明的详细说明
本发明涉及无引线多管芯承载体的制造用的结构和方法。下列描述包含有关本发明各种实施例及其实施的具体的信息。本技术领域内的技术人员将会认识到，本发明也可以用不同于本申请中具体讨论的方式来实施。而且，为了不使本发明模糊不清，不讨论本发明的某些具体细节。本申请中不予描述的具体细节是属于本技术领域内的技术人员的知识范畴之内的。
本申请中的诸附图及其附连的详细描述只是针对本发明的示例的实施例。为了保持简明扼要，使用本发明的原理的本发明的其它实施例将不在本申请中具体描述，也不在诸附图中具体地示出。
I 本发明的单一管芯实施例
在描述本发明的“多管芯”实施例的实施例之前，首先，讨论本发明的“单一管芯”实施例。图1中的结构100示出根据本发明的单一管芯实施例的一示范结构的截面图。结构100表示为连接到图1中的印刷线路板(“PCB”)150上。参照结构100，半导体管芯110通过管芯连接件112连接到管芯连接垫111上。应该指出的是：诸如半导体管芯110的“半导体管芯”在本申请中也称之为“芯片”，或“半导体芯片”。管芯连接垫111可以是AUS-5钎焊掩模，它(即管芯连接垫111)指直接在半导体管芯110下面的钎焊掩模的那部分。钎焊掩模形成和构图将在本申请的后面部分内作较为详细的讨论。然而，管芯连接垫111可包括钎焊掩模之外的其它材料。例如，管芯连接垫111的厚度可以是10.0至30.0微米。管芯连接件112可以包括填银环氧或bismalemide。一般来说管芯连接件112可以是导电的或绝缘的热固性粘结剂，或是其组合。然而，在本发明的本实施例中，管芯连接件112是导电和导热的。
钎焊掩模(solder mask)113施加到基片120的顶表面118上。例如，钎焊掩模113的厚度可以是10.0至30.0微米。钎焊掩模113可以是AUS-5；然而，钎焊掩模113可包括其它材料。钎焊掩模115施加到基片120的底表面124上。例如，钎焊掩模115的厚度也可以是10.0至30.0微米。钎焊掩模115可以是AUS-5；然而，钎焊掩模115可包括其它材料。支承垫117制造在基片120的顶表面118上，在一实施例中支承垫117可以是铜。然而，支承垫117可包括其它金属。例如，支承垫117可以是铝、钼、钨，或金。应该指出的是：在本发明的一实施例中，半导体管芯110可直接地钎焊在支承垫117上。支承垫117的制造将在下文中结合图5作进一步描述。
基片下连接区域114制造在基片120的顶表面118上。在图1的结构100中，基片下连接区域114可包括镀镍的铜(nickel-plated copper)。基片下连接区域114还可包括在镀镍铜表面上的镀金层。然而，基片下连接区域114可包括其它金属。例如，基片下连接区域114可以是铝、钼、钨，或金。基片下连接其余114的制造将在下文中结合图5作进一步描述。下连接线116的第一端连接到半导体管芯110的半导体管芯接地连接垫(ground bond pad)108。下连接线116的第二端连接到基片下连接区域114。下连接线116可以是金或可包括诸如铝的其它金属。下连接线116的直径可以近似为30.0微米，或选择其它直径。
基片120可包括一诸如聚四氟乙烯的两层有机层合物(two--layer organiclaminate)。然而，基片120可包括其它的诸如FR4基层合物的有机材料。在本发明的一实施例中，基片120可以是一陶瓷材料。在图1的结构100中，基片120的厚度122近似为200.0微米；然而，基片120的厚度在本发明的另一实施例中可以不同。
继续参照图1，诸通道128(也称之为“第一多孔”)以及通道126(也称之为“第二多孔”)位于基片120内。通道126、通道130以及通道128从基片120的顶表面118延伸到底表面124。通道126、通道130以及通道128可包括导热材料。通道126、通道130以及通道128可包括铜，事实上，在示例的结构100中，通道126、通道130以及通道128填充以铜。然而，在不脱离本发明范围的前提下，通道126、通道130以及通道128可填充以其它的金属。在本发明的另一实施例中，通道126、通道130以及通道128可完全不填充以金属。一般来说，通道128、通道126以及通道130具有类似的结构。这样，借助于一图示的实例，结合图2A和2B，示范的通道126的结构，具体来说，关于由虚线142包围的区域(其对应于图2B中的由虚线242包围的区域)，将作较详细的描述。
如图1所示，信号连接线134的第一端连接到在半导体管芯110上的半导体管芯信号连接垫104上。信号连接线134的第二端连接到基片信号连接垫132上。信号连接线134可以是金或可包括诸如铝的其它金属。信号连接线134的直径可以是30.0或选择其它直径。还是如图1所示，信号连接线140的第一端连接到在半导体管芯110上的半导体管芯信号连接垫106上。信号连接线140的第二端连接到基片信号连接垫138上。信号连接线140可以是金或可包括诸如铝的其它金属。信号连接线140的直径可以是30.0或选择其它直径。
在图1中，基片信号连接垫132制造在基片120的顶表面118上。在结构100中，基片信号连接垫132可包括镀镍的铜。基片信号连接垫132还可包括在镀镍铜表面上的镀金层。然而，基片信号连接垫132可包括其它金属。例如，基片信号连接垫132可以是铝、钼、钨，或金。基片信号连接垫132的制造将在下文中结合图5作进一步描述。在图1的结构100中，基片信号连接垫132重叠在通道130上。在本发明的另一实施例中，基片信号连接垫132“紧靠”于通道130，而不是重叠在通道130上。
类似于基片信号连接垫132，基片信号连接垫138制造在基片120的顶表面118上。在结构100中，基片信号连接垫138可包括镀镍的铜。基片信号连接垫138还可包括在镀镍铜表面上的镀金层。然而，基片信号连接垫138可包括其它金属。例如，基片信号连接垫138可以是铝、钼、钨，或金。基片信号连接垫138的制造将在下文中结合图5作进一步描述。在结构100中，基片信号连接垫138重叠在通道126上。在本发明的另一实施例中，基片信号连接垫138紧靠于通道126。
还是如图1所示，接地144制造在基片120的底表面124上。在结构100中，接地144可包括铜。然而，接地144可包括诸如铝、钼、钨，或金之类的其它金属。接地144的制造将在下文中结合图5作进一步描述。然而，也可采用本技术领域内已知的其它方法来通过钎焊147连接到PCB150上。在结构100中，接地144重叠在通道126上。在本发明的另一实施例中，接地144紧靠于通道126，而不重叠于通道126。
类似于接地144，接地146制造在基片120的底表面124上。在结构100中，接地146可包括铜；然而，接地146可包括诸如铝、钼、钨，或金之类的其它金属。接地146的制造将在下文中结合图5作进一步描述。在图1的结构100中，接地146通过钎焊147连接到PCB150上。然而，也可采用本技术领域内已知的其它方法来将接地146连接到PCB150上。在结构100中，接地146重叠在通道130上。在本发明的另一实施例中，接地144紧靠于通道126。
还是如图1所示，散热器148制造在基片120的底表面124上。在结构100中，散热器148可包括铜；然而，散热器148可包括诸如铝、钼、钨，或金之类的其它金属。在示例的结构100中，散热器148通过钎焊147连接到PCB150上。然而，也可采用本技术领域内已知的其它方法来将散热器148连接到PCB150上。散热器148的制造将结合图5作详细的描述。
图2A示出图B中区域242的俯视图，它对应于图1中的区域142。尤其是，基片220、通道226以及基片信号连接垫238分别对应于图1中的基片120、通道126以及基片信号连接垫138。图2A还示出通孔262。通孔262在图1中不可见，图1是沿图2A的线″1-1″截取的截面图。然而，通孔262在图2B中可见，因为图2B是沿图2A的线″B-B″截取的截面图。通道226、连接垫238以及通孔262将在下文中结合图2B作详细的描述。
图2B示出沿图2A中线″B-B″截取的区域242的截面图。然而，图1中的区域142示出沿图2A的线″1-1″截取的截面图。尤其是，顶表面218、基片220、底表面224、通道226、基片信号连接垫238以及接地244分别对应于图1中的顶表面118、基片120、底表面124、通道126、基片信号连接垫138以及接地144。
在图2B中，接地垫厚度252可近似为12.7至30.0微米。通钻孔(via drill)直径254可以是150.0微米，而连接垫厚度256可近似为12.7至30.0微米。通道壁厚度258可近似为20.0微米。通孔直径260可近似为110.0微米。应该指出的是：为了图示的方便，图2A和2B中的各尺寸没按比例画出。
通道226的制造从基片220开始。在本发明的一实施例中，铜可层叠在基片220的顶表面218和底表面224上。在基片220的顶表面218和底表面224上层叠的铜的厚度可以例如是15.0微米。然而，也可采用其它的金属层叠在基片220的顶表面218和底表面224上。例如，在基片220的顶表面218和底表面224上层叠的金属可以是铝、钼、钨或金。接下来，一具有通钻孔直径254的通开口(via opening)在预定的部位钻透基片220。然而，基片220用铜电镀，以在对应于通孔壁厚度的通开口的内侧形成一铜层。然而，基片220也可用其它金属进行电镀。因此，如图2A和2B所示，通道226制造成具有一通道直径262。如上所示的制造通道226的过程也适用于图1的结构100中的通道130和通道128的制造。
图3中的结构300示出一根据本发明的一实施例的示范结构在完成一“锯割”步骤之后的俯视图，“锯割”步骤简单地说，包括切成方块的基片120(图1)，以达到一诸如图1的结构100的“单一”结构，在图3中则对应于结构300。锯割步骤是在过程中的最后诸步骤中的一个(将结合图5作更为详细的描述)。因此，结构300包括对应于图1中的基片120的基片320。然而，与图1中的结构100相比，在结构300中基片连接垫紧靠于通道而不重叠于通道。例如，基片信号连接垫338显示为紧靠于通道326而不重叠于通道326。这与图1中的基片信号连接垫138形成对照，其显示为重叠通道126，而不是紧靠于通道126。继续讨论结构300，连接线340的第一端连接到基片信号连接垫338。连接线340的第二端连接到半导体管芯310上的半导体管芯信号连接垫306。应该指出的是：在图3中，为了保持简明，仅示出通道326、基片信号连接垫338、连接线340以及半导体管芯信号连接垫306。
图3中的结构300的形状可以是正方形。例如，在单一结构300内的基片320的侧边384和侧边386均可以是4.0毫米。借助于其它实例，其它正方形“包装尺寸”可以是5.0毫米×5.0毫米，6.0毫米×6.0毫米，或7.0毫米×7.0毫米。在另一实施例中，结构300的形状可以是矩形。矩形实施例的“包装尺寸”可以是3.9毫米×4.9毫米。借助于其它实例，矩形实施例的其它“包装尺寸”可以是4.4毫米×6.5毫米或4.4毫米×7.8毫米。
图4中的结构400示出根据本发明的一实施例的示范结构在完成一“锯割”步骤之后的仰视图。结构400包括对应于图1中基片120的基片420。然而，与图1中的结构100相比，在结构400中接地紧靠于通道而不重叠于通道。例如，接地444显示为紧靠于通道426而不重叠于通道426。这与图1中的接地144形成对比，它显示为重叠通道126，而不是紧靠于通道126。此外，将接地和通道连接于散热器的迹线(trace)没有应用在图1的结构100中，例如迹线414、430、436和442。
图4示出基片420的底表面424。接地412、428、432、440和444分别紧靠于通道402、425、434、438和426。迹线414连接通道402和散热器448。迹线436连接通道434和散热器448。迹线430连接接地428和散热器448。迹线442连接接地440和散热器448。因此，通道402、425、434和438通过迹线414、430、436和442分别连接到散热器448。例如，接地的间距445可以是500.0微米。例如，接地宽度446可以是250.0微米。应该指出的是，在图4中，为了保持简明，仅示出通道402、425、426、434和438以及接地412、428、432、440和444。
在另一实施例中，诸如图4中的迹线414、430、436和442的迹线没有用来将通道和接地直接连接于散热器，例如图4中的散热器448。在该实施例中，诸如图4中的接地412、428、432和440的接地不连接于诸如图4中的散热器448的接地，但可用作“信号”接地。
参照图5，现讨论图1中的结构100制造过程的实例。该过程开始于步骤502。在步骤504，通道开口(via opening)在铜层的基片(copper laminated substrate)的条带上进行钻孔。例如，条带可以是18英寸乘24英寸的铜层合基片。图1中的基片120对应于铜层合基片条带的一部分。通常，结构100的多单元组合在铜层合基片的条带上。在组合过程的后面的步骤中，结构100的诸多组合的单元分离成诸单个的单元。钻孔在铜层合基片上的通道开口的直径可近似为150.0微米。
通常，所有通道开口利用多个金刚钻钻头一次钻成。在步骤506，通道开口的侧壁在一无电的镀槽中镀以铜。作为背景知识，无电镀敷(electroless plating)是指一种镀敷方法，它涉及诸如铜、镍、银、金或钯的金属借助于还原化学品槽沉淀在各种材料的表面上。无电镀敷槽(electroless plating bath)的结果，通道在铜层合基片的顶与底表面之间提供导电和导热。在一实施例中，在完成无电镀敷过程之后，诸如图2B中的通孔直径260的通孔直径近似为110.0微米。
在步骤508，通道开口填充以铜。添加额外的铜到通道开口中，由于对热流提供大的横截面积，所以，可增加通道的传热性。再者，对电流提供大的横截面积可增加通道的导电性。在本实施例中，通道开口部分地被(或几乎全部地)填充以铜，而在另一实施例中，通道开口被完全填充以铜。在本发明的一实施例中，通道填充以钨。在该实施例中，填充钨的通道的强度足够大而允许直接地连接到通道上。
在步骤510，利用一掩模在基片的顶和底表面上的金属化的面层(layer)上形成导体构图。在本示范的实施例中，金属化层可以是铜。在步骤512，多余的铜被蚀刻去掉，导致在基片的顶和底表面上形成规定的金属互连线或金属迹线构图(metal trace pattern)，也称之为印刷线路板。例如，在图4的结构400中，在底表面424上的构图化的金属化层(patterned metallization layer)包括尤其是散热器448、接地412、418、428、432和440以及迹线414、430、436和442。
在步骤514，钎焊掩模施加到基片的顶和底表面，由此，覆盖基片的顶和底表面上的裸露的构图化铜。钎焊掩模提高了用来将半导体管芯固定到基片的顶表面上的连接的粘结质量。例如，在图1的结构100中，钎焊掩模113提高了将半导体管芯110固定到基片120的顶表面118上的连接112的粘结质量。钎焊掩模还可防止对基片信号连接垫、基片下连接区域和接地的污染。
在步骤516，蚀刻掉钎焊掩模以暴露出在印刷线路区域内的铜，在印刷线路区域内将发生连接和钎焊。例如，钎焊掩模被蚀刻掉以暴露图1中的基片下连接区域114、基片信号连接垫132和138、接地144和146以及散热器148。在步骤518，在发生连接和焊接的印刷线路区域内的暴露的铜上镀复一层镍，此后，在镀复镍的铜的顶面上镀复一层金。金/镍镀敷保护裸露的铜以免氧化。此外，金/镍镀敷准备了裸露的铜，以便在印刷线路的连接垫和基片下连接区域上进行连接，例如，图1中的基片信号连接垫132和138以及基片下连接区域114。此外，金/镍镀敷准备了裸露的铜，以便在印刷线路和散热器上进行钎焊，例如，图1中的接地144和146以及散热器148。
在步骤520，一半导体管芯用管芯连接材料附连在管芯连接垫上。在图1的结构100中，例如，半导体管芯110通过管芯连接(die attach)112而附连在管芯连接垫111上。如上所述，管芯连接垫111可以是AUS-5钎焊掩模，且它(即管芯连接垫111)是指直接在半导体管芯110下面的钎焊掩模部分。管芯连接材料示于图1中，例如可包括填充银的环氧或bismalenide。一般来说，管芯连接材料可以是一导电或绝缘的热固性粘结剂或是其组合。在本发明的另一实施例中，半导体管芯可直接地钎焊在支承垫上，例如图1中的支承垫117。
在步骤522，在诸半导体管芯垫之间实施布线连接，例如在如图1中的半导体管芯信号连接垫132及138与如图1中的基片信号连接垫132及138的印刷线路连接垫之间实施。在图3的结构300中，例如，布线连接在半导体管芯连接垫306与基片信号连接垫338之间实施。在图1的结构100中，诸如信号连接线134和140的用作布线连接的连接布线可以包括金。在步骤524，半导体管芯和连接线，例如图1中的半导体管芯110、信号连接线134和140以及下连接线116，它们可封装在一合适的模制复合物(mold compound)中。该模制复合物在其后的制造过程中和使用过程中提供保护，以免化学品的污染或实体的损坏。例如，该模制复合物可包括各种化学化合物，例如多功能环氧、酚醛环氧树脂和联苯树脂，或其组合。
在步骤526，包含多个结构100的组装单元的条带被锯割开为诸单个的单元。在锯割过程中，结构100的主单个组装单元从包含结构100的多个组装单元的条带中切割成方块，从而形成大量的诸如结构100的结构。应该指出的是：参照图5所述的过程只是制造图1中的结构100的一种方法。还应指出的是：对于本技术领域内的技术人员来说，显然，对于总体的方法或结合图5所讨论的各个具体的步骤可作出各种变化和改型。在步骤528，制造图1中的结构100的示范过程结束。
图6中的结构600示出完成一“锯割”步骤之后的根据本发明的一实施例的示范结构的俯视图。然而，一半导体管芯和连接线未在图6中示出。结构600包括与图1中基片120对应的基片620。然而，与图1中的结构100相比，在结构600中基片连接垫通过迹线连接到通道。例如，迹线610连接基片信号连接垫638和通道626。相反，在图1的结构100中，连接垫重叠于通道。例如，基片信号连接垫138重叠于图1中的通道126。
图6示出基片620的顶表面618。迹线604连接基片连接垫606和通道602。迹线610连接基片连接垫638和通道626。迹线616连接基片连接垫617和通道614。图6还示出管芯连接区域(die attacg area)622。应该指出的是：在图6中，为了保持清晰，仅示出通道602、626和614，迹线604、610和616，以及基片连接垫606、617和638。
在图6的结构600中，通道602位于管芯连接区域622附近。通道602可连接到一公共接地连接上，例如图1的结构100中的支承垫117。通道614位于管芯连接区域622的角上。在结构600中，通道614可连接到一公共接地连接上(图6中未予示出)，例如图1的结构100中的支承垫117。在图6的结构600中，“周缘”的通道，例如通道626，通常用作为“信号”通道。
在图6的结构600中，迹线604、610和616分别将基片连接垫606、638和617连接到通道602、626和614。迹线604、610和616具有不同的长度。因此，基片连接垫606、638和617分别离通道602、626和614具有不同的距离。再者，迹线604和迹线616具有不同的厚度。图6中的结构600在利用各种基片连接垫和通道位置、迹线长度和迹线厚度上提供设计的灵活性。
II.本发明的多管芯实施例
本发明的一实施例涉及一多管芯(或多芯片)无引线承载体(multi-die(ormulti-chip)leadless carrier)。在此实施例中，两个或多个管芯用于本发明的无引线芯片承载体。如上所述，与具有分开包装的管芯相比，在同一“包装”内容纳两个或多个管芯则具有优点。而且，任选在同一包装内容纳两个或多个管芯，相对于在单一管芯内包括两个或多个管芯功能的选择，也可是有利的。例如，如上所述，在一单一管芯内组合诸如数字功能和RF模拟功能的不相类似的功能，可导致由数字电路产生的噪音的不可接受的偶联量(amount ofcoupling)，相对于对小的电压变化相当敏感的RF模拟电路，数字电路则对小的电压变化量不甚敏感。这样，通常较佳地采用两个单独的管芯，分别包含数字功能和模拟RF功能。
图7中的结构700示出完成“锯割”步骤之后的、根据本发明的“多管芯”实施例的一示范结构的俯视图。结构700包括与图1中的基片120对应的基片720。然而，与图1中的结构100相比，结构700包括在基片720的顶表面718上的两个半导体管芯，即半导体管芯710和半导体管芯712。
在图7中，信号连接线714的第一端连接到在半导体管芯710上的半导体管芯信号连接垫726，而信号连接线714的第二端连接到基片信号连接垫722。同样地，信号连接线716的第一端连接到在半导体管芯710上的半导体管芯信号连接垫728，而信号连接线716的第二端连接到基片信号连接垫724。再者，信号连接线730的第一端连接到在半导体管芯710上的半导体管芯信号连接垫734，而信号连接线730的第二端连接到基片信号连接垫732。
基片信号连接垫722、724和732制造在基片720的顶表面718上。在结构700中，基片信号连接垫722、724和732可包括镀镍的铜。基片信号连接垫722、724和732还可包括在镀镍铜表面上的镀金层。然而，基片信号连接垫722、724和732也可包括其它金属，例如铝、钼、钨，或金。信号连接线714、716和730可以是金或可包括诸如铝的其它金属。信号连接线的714、716和730的直径可以为30.0微米，或选择其它直径。
还如图7所示，下连接线736的第一端连接到在半导体管芯710上的半导体管芯接地连接垫740，而下连接线736的第二端连接到基片下连接区域738。基片下连接区域738制造在基片720的顶表面718上。对应于图1的结构100中的基片下连接区域114的基片下连接区域738一般包括如下连接区域114同样的材料。在图7的结构700中，基片下连接区域738可包括镀镍的铜，且还可包括在镀镍铜表面上的镀金层。然而，基片下连接区域738也可包括其它金属，例如铝、钼、钨或金。下连接线736可以是金或可包括诸如铝的其它金属。类似于上述的信号连接线714、716和730，下连接线736的直径也可以为30.0微米，或选择其它直径。
还如图7所示，信号连接线742的第一端连接于在半导体管芯710上的半导体管芯信号连接垫748，而信号连接线742的第二端连接于半导体管芯712上的半导体管芯信号连接垫754。同样地，信号连接线744的第一端连接于在半导体管芯710上的半导体管芯信号连接垫750，而信号连接线744的第二端连接于半导体管芯712上的半导体管芯信号连接垫756。再者，信号连接线746的第一端连接于在半导体管芯710上的半导体管芯信号连接垫752，而信号连接线746的第二端连接于半导体管芯712上的半导体管芯信号连接垫758。类似于上述的信号连接线714、716和730，信号连接线742、744和746可以是金或可包括诸如铝的其它金属，且信号连接线742、744和746的直径可以为30.0微米，或选择其它直径。
在图7中，信号连接线760的第一端连接于在半导体管芯712上的半导体管芯信号连接垫768，而信号连接线760的第二端连接于基片信号连接垫764。再者，信号连接线762的第一端连接到在半导体管芯712上的半导体管芯信号连接垫770，而信号连接线762的第二端连接于基片信号连接垫766。同样地，信号连接线772的第一端连接于在半导体管芯712上的半导体管芯信号连接垫776，而信号连接线772的第二端连接于基片信号连接垫774。类似于上述的基片信号连接垫722、724和732，基片信号连接垫764、766和774制造在基片720的顶表面718上。在结构700中，基片信号连接垫764、766和774可包括镀镍的铜。基片信号连接垫764、766和774还可包括在镀镍铜表面上的镀金层。然而，基片信号连接垫764、766和774也可包括其它的金属，例如铝、钼、钨或金。类似于上述的信号连接线714、716和730，信号连接线760、762和772可以是金或可包括诸如铝的其它金属。信号连接线760、762和772的直径也可以为30.0微米，或选择其它直径。
还如图7所示，下连接线778的第一端连接于在半导体管芯712上的半导体管芯接地连接垫782，而下连接线778的第二端连接于基片下连接区域780。类似于基片下连接区域738，基片下连接区域780制造在基片720的顶表面718上。对应于图1的结构100中的基片下连接区域114的基片下连接区域780一般包括与下连接区域114相同的材料。在图7的结构700中，基片下连接区域780可包括镀镍铜(nickel-plated copper)，且还可包括在镀镍铜表面上的镀金层。然而，基片下连接区域780也可包括其它金属，例如铝、钼、钨或金。下连接线778可以包括金或诸如铝的其它金属，且下连接线778的直径也可为30.0微米，或选择其它直径。
还如图7所示，迹线784制造在基片720的顶表面718上，且连接基片信号连接垫732和基片信号连接垫774。在结构700中，迹线784可以是铜；然而，迹线784可包括其它金属，例如铝、钼、钨或金。应该指出的是：在图7中，为了保持简明扼要，只具体地讨论了基片信号连接垫722、724、732、764、766和774，基片下连接区域738和780，在半导体管芯710上的半导体管芯信号连接垫726、728、748、750和752，在半导体管芯710上的半导体管芯接地连接垫740，在半导体管芯712上的半导体管芯信号连接垫754、756、758、768和770，以及在半导体管芯712上的半导体管芯接地连接垫782。
图8中的结构800对应于图7中沿线″8—8″截取的“多管芯”结构700的截面图。尤其是，在结构800中的半导体管芯810和812分别对应于结构700中的半导体管芯710和712。再者，在结构800中的基片信号连接垫822、824、864和866分别对应于结构700中的基片信号连接垫722、724、764和766。此外，在结构800中的基片下连接区域838和880分别对应于结构700中的基片下连接区域738和780。在结构800中的信号连接线814、816、860、862和846分别对应于结构700中的信号连接线714、716、760、762和746，以及在结构800中的下连接线836和878分别对应于结构700中的下连接线736和778。
继续参照图8，在结构800中的半导体管芯信号连接垫826、828和852分别对应于结构700中的半导体管芯信号连接垫726、728和752。再者，在结构800中的半导体管芯810上的半导体管芯接地连接垫840对应于结构700中的半导体管芯710上的半导体管芯接地连接垫740。此外，在结构800中的半导体管芯812上的半导体管芯信号连接垫858、868和870分别对应于结构700中的半导体管芯712上的半导体管芯信号连接垫758、768和770。此外，在结构800中的半导体管芯812上的半导体管芯接地连接垫882对应于结构700中的半导体管芯712上的半导体管芯接地连接垫782。
如图8所见，结构800连接于PCB898。半导体管芯810和812通过管芯连接804和管芯连接808分别连接于管芯连接垫802和806。管芯连接垫802和806比拟于图1的结构100中的管芯连接垫111，并可包括AUS-5钎焊掩模。管芯连接垫802和806是指直接位于半导体管芯810和812下面的钎焊掩模部分。管芯连接垫802和806的厚度例如可以是10.0至30.0微米。管芯连接804和808比拟于图1中的结构100中的管芯连接112，并可包括填充银的环氧或bismalemide。一般来说，管芯连接804和管芯连接808可以是导电的或绝缘的热固性粘结剂，或其组合。然而，在本实施例中，管芯连接804和管芯连接808是导电和导热的。
还如图8所示，钎焊掩模813施加到基片820的顶表面818上。钎焊掩模813对应于图1结构100中的钎焊掩模113，并通常包括与钎焊掩模113相同的材料。钎焊掩模813可以是AUS-5；然而，钎焊掩模813可包括其它材料。钎焊掩模815也施加到基片820的底表面825上，并对应于图1结构100中的钎焊掩模115。钎焊掩模815也可以是AUS-5或其它材料。钎焊掩模813和815的厚度例如可以是10.0至30.0微米。
在图8中，信号连接线814的第一端连接于在半导体管芯810上的半导体管芯信号连接垫826，而信号连接线814的第二端连接于基片信号连接垫822。再者，信号连接线816的第一端连接于在半导体管芯810上的半导体管芯信号连接垫828，而信号连接线816的第二端连接于基片信号连接垫824。基片信号连接垫822和824分别对应于图1结构100中的基片信号连接垫138和132，且通常包括与基片信号连接垫138和132相同的材料。基片信号连接垫822和824制造在基片820的顶表面818上。在结构800中，基片信号连接垫822和824分别重叠于通道827和831。在本发明的另一实施例中，基片信号连接垫822和824分别“紧靠于”通道827和831，而不重叠于通道827和831。信号连接线814和816分别对应于图1的结构100中的信号连接线140和134，且通常包括与信号连接线140和134相同的材料。
还如图8所示，下连接线836的第一端连接于在半导体管芯810上的半导体管芯接地连接垫840，而下连接线836的第二端连接于基片下连接区域838。基片下连接区域838比拟于图1的结构100中的基片下连接区域114，并通常包括与基片下连接区域114相同的材料。基片下连接区域838制造在基片820的顶表面818上。下连接线836比拟于图1的结构100中的下连接线116，并通常包括与下连接线116相同的材料。
还如图8所示，信号连接线846的第一端连接于在半导体管芯810上的半导体管芯信号连接垫852，而信号连接线846的第二端连接于半导体管芯812上的半导体管芯信号连接垫858。信号连接线846可以是金或可包括诸如铝的其它金属。信号连接线846的直径可以为30.0微米，或选择其它直径。
在图8中，信号连接线860的第一端连接于在半导体管芯812上的半导体管芯信号连接垫868，而信号连接线860的第二端连接于基片信号连接垫864。再者，信号连接线862的第一端连接于在半导体管芯812上的半导体管芯信号连接垫870，而信号连接线862的第二端连接于基片信号连接垫866。基片信号连接垫864和866分别对应于结构800中的基片信号连接垫822和824，且还对应于图1的结构100中的基片信号连接垫138和132。基片信号连接垫864和866制造在基片820的顶表面818上。在结构800中，基片信号连接垫864和866包括与基片信号连接垫822和824相同的材料。在结构800中，基片信号连接垫864和866分别重叠于通道837和841。在本发明的另一实施例中，基片信号连接垫864和866分别“紧靠于”通道837和841，而不重叠于通道837和841。信号连接线860和862分别对应于图8的结构800中的信号连接线814和816，且还对应于图1的结构100中的信号连接线140和134，且通常包括与信号连接线140和134相同的材料。
还如图8所示，下连接线878的第一端连接于在半导体管芯812上的半导体管芯接地连接垫882，而下连接线878的第二端连接于基片下连接区域880。在结构800中，基片下连接区域880对应于基片下连接区域838，还对应于图1的结构100中的基片下连接区域114。类似于基片下连接区域838，基片下连接区域880制造在基片820的顶表面818上，并包括与基片下连接区域838相同的材料。在结构800中，下连接线878对应于下连接线836，还对应于图1的结构100中的下连接线116。
继续参照图8，支承垫817和819制造在基片820的顶表面818上。支承垫817和819比拟于图1的结构100中的支承垫117，并可包括铜或其它金属，例如铝、钼、钨或金。基片820可包括一诸如聚四氟乙烯的两层的有机层叠。然而，基片820可包括诸如FR4基的层叠物和BT的其它有机材料(“bismallimide triazene”)。在一实施例中，基片820可以是陶瓷材料。在图8的结构800中，基片820的厚度823近似为200.0微米；然而，在本发明的另一实施例中基片820的厚度可以不同。基片820的厚度823对应于图1的结构100中的基片120的厚度122。
继续参照图8，通道827、831、837、841，通道829和通道839位于基片820内。通道827和837对应于图1的结构100中的通道126，而通道831和841对应于图1的结构100中的通道130。通道829和通道839对应于图1的结构100中的通道128。通道827、831、837、841，通道829和通道839从顶表面818延伸到基片820的底表面825，并填充以铜。然而，在不脱离本发明的范围的前提下，通道827、831、837、841，通道829和通道839也可填充其它材料。在本发明的另一实施例中，通道827、831、837、841，通道829和通道839也可不完全填充金属。
如图8所示，接地843、845、847和849制造在基片820的底表面825上。接地843和847对应于图1的结构100中的接地144，而接地845和849对应于图1的结构100中的接地146。接地843、845、847和849可以包括铜；然而，接地843、845、847和849可包括其它金属，例如铝、钼、钨或金。接地843、845、847和849分别通过钎焊851、853、855和857连接于PCB898。然而，也可采用本技术领域内的其它已知方法来将接地843、845、847和849连接于PCB898。在结构800中，接地843、845、847和849分别重叠于通道827、831、837和841。在本发明的另一实施例中，接地843、845、847和849分别紧靠于通道827、831、837和841，而不重叠于通道827、831、837和841，。
在图8所示的本发明的本实施例中，两个散热器859和861制造在基片820的底表面825上。各个散热器859和861比拟于图1的结构100中的散热器148，并通常包括与散热器148相同的材料。在结构800中，散热器859和861可以是铜或其它的金属，例如铝、钼、钨或金。在示范的结构800中，散热器859和861通过钎焊863和865或通过采用本技术领域内已知的其它的方法分别连接于PCB898。最后，应该指出的是：结构800的制造采用类似于图5中所述的过程步骤，这样，这里不再重复其过程步骤。
与示于结构800中的本发明的实施例相比，结构900示出一根据本发明的一实施例的另一示范的多管芯结构的截面图，它利用一单一连续的散热器967来代替两个单独的散热器859和861。结构900包括基片920，它对应于图8的结构800中的基片820。
在图9中，在结构900中的半导体管芯910和912分别对应于图8的结构800中的半导体管芯810和812。此外，在结构900中的管芯连接垫902和906分别对应于图8的结构800中的管芯连接垫802和806。而且，在结构900中的管芯连接904和管芯连接908分别对应于结构800中的管芯连接804和808。还有，在结构900中的钎焊掩模913和915分别对应于结构800中的钎焊掩模813和815。
还在图9中，在半导体管芯910上的半导体管芯信号连接垫926和952分别对应于图8的结构800中的在半导体管芯810上的半导体管芯信号连接垫826和852。在半导体管芯910上的半导体管芯接地连接垫940对应于结构800中的在半导体管芯810上的半导体管芯接地连接垫840。此外，在半导体管芯912上的半导体管芯信号连接垫958和970分别对应于结构800中的在半导体管芯812上的半导体管芯信号连接垫858和870。
还如图9所示，在结构900中的信号连接线914、946和962分别对应于图8的结构800中的信号连接线814、846和862。此外，在结构900中的下连接线936和978分别对应于结构800中的下连接线836和878。再者，在结构900中的基片信号连接垫922和966分别对应于结构800中的基片信号连接垫822和866。此外，在结构900中的基片下连接区域938和980分别对应于结构800中的基片下连接区域838和880。
此外，如图9所示，在结构900中的支承垫917和919分别对应于图8的结构800中的支承垫817和819。再者，在结构900中的通道927、941，通道929和通道939分别对应于结构800中的通道827、841，通道829和通道839。而在结构900中的接地943和949分别对应于结构800中的接地843和849。在结构900中的钎焊951和957分别对应于结构800中的钎焊851和857。
现详细地讨论图9，所示结构900连接于PCB998。参照结构900，半导体管芯910和912通过管芯连接904和908分别连接于管芯连接垫902和906。在结构900中的管芯连接垫902和906通常分别包括与图8的结构800中的管芯连接垫802和806相同的材料。再者，管芯连接904和908通常分别包括与结构800中的管芯连接804和808相同的材料。钎焊掩模913和915通常分别包括与结构800中的钎焊掩模813和815相同的材料。
还如图9所示，信号连接线914的第一端连接于在半导体管芯910上的半导体管芯信号连接垫926，而信号连接线914的第二端连接于基片信号连接垫922。基片信号连接垫922制造在基片920的顶表面918上，并通常包括与图8的结构800中的基片信号连接垫822相同的材料。再者，信号连接线914通常包括与结构800中的信号连接线814相同的材料。此外，如图9所示，下连接线936的第一端连接于在半导体管芯910上的半导体管芯接地连接垫940，而下连接线936的第二端连接于基片下连接区域938。基片下连接区域938制造在基片920的顶表面918上，并通常包括与图8的结构800中的基片信号下连接区域838相同的材料。再者，下连接线936通常包括与结构800中的下连接线836相同的材料。
还如图9所示，信号连接线946的第一端连接于在半导体管芯910上的半导体管芯信号连接垫952，而信号连接线946的第二端连接于半导体管芯912上的半导体管芯信号连接垫958。信号连接线946通常包括与图8的结构800中的信号连接线846相同的材料。再者，信号连接线962的第一端连接于在半导体管芯912上的半导体管芯信号连接垫970，而信号连接线962的第二端连接于基片信号连接垫966。基片信号连接垫966制造在基片920的顶表面918上，并通常包括与图8的结构800中的基片信号连接垫866相同的材料。再者，信号连接线962通常包括与结构800中的信号连接线862相同的材料。还如图9所示，下连接线978的第一端连接于在半导体管芯912上的半导体管芯接地连接垫982，而下连接线978的第二端连接于基片下连接区域980。基片下连接区域980制造在基片920的顶表面918上，并通常包括与结构800中的基片下连接区域880相同的材料。再者，下连接线978通常包括与结构800中的下连接线878相同的材料。
继续参照图9，支承垫917和919制造在基片920的顶表面918上，并通常包括与图8的结构800中的支承垫817和819相同的材料。再者，基片920通常包括与基片820相同的材料。还如图9所示，通道927、941，通道929和通道939位于基片920内，并从接地920的顶表面918延伸到底表面925。再者，通道927、941，通道929和通道939通常包括与图8的结构800中的通道827、841，通道829和通道839相同的材料。
还如图9所示，接地943和949制造在基片920的底表面925上，并通常包括与结构800中的接地843和849相同的材料。接地943和949通过钎焊951和957分别连接于PCB998。然而，也可采用本技术领域内已知的其它方法将接地943和949连接于PCB998上。在结构900中，接地943和949分别重叠于通道927和941。在本发明的另一实施例中，接地943和949分别紧靠于通道927和941，而不重叠于通道927和941。
还如图9所示，散热器967制造在基片920的底表面925上。在结构900中，散热器967可以是铜；然而，散热器967可包括其它金属，例如铝、钼、钨或金。在结构900中，散热器967通过钎焊969连接到PCB998上。然而，也可采用本技术领域内已知的其它方法将散热器967连接到PCB998上。最后，应该指出的是：结构900采用类似于图5中所述的过程步骤进行制造，这样，该过程步骤这里不再重复。
尽管结构800和900不相同，但本发明实施例在结构800和900中的电特性和热特性是类似的。这样，本发明电特性和热特性将针对结构800作更详细的讨论，结构800和900的电特性和热特性之间的差异将只在本说明书的后面部分中进行讨论。在结构800中，下连接线836在半导体管芯810上的半导体管芯接地连接垫840和基片下连接垫区域838之间通过电气上的接地相连接。基片下连接区域838位于紧靠半导体管芯810的附近。通过将基片下连接区域838紧靠半导体管芯810的附近定位，结构800在半导体管芯810上的半导体管芯接地连接垫840和基片下连接垫区域838之间提供最短长度的电气接地连接。
对照半导体管芯接地连接垫840、基片下连接区域838和下连接线836相对于半导体管芯810定位，半导体管芯接地连接垫882、基片下连接区域880和下连接线878类似地相对于半导体管芯812分别定位。因此，结构800也在半导体管芯812上的半导体管芯接地连接垫882与基片下连接垫区域880之间提供最短长度的电气接地连接。
通过提供半导体管芯接地连接垫与一大的公共接地连接，支承垫817用作半导体管芯810的“接地平面”。例如，半导体管芯接地垫840通过下连接线836电气连接于基片下连接区域838，而基片下连接区域838电气地连接于支承垫817。因此，支承垫817提供一公共的接地连接，即，一对于半导体管芯810的接地平面。由于支承垫817连接于基片下连接区域838，所以，结构800在半导体管芯接地连接垫840与支承垫817之间提供最短长度的电气接地连接。再者，通道829电气地连接支承垫817和散热器859。因此，基片下连接区域839、支承垫817、通道829和散热器859组合地在半导体管芯810上的半导体管芯接地垫840与散热器859之间提供最短长度的电气接地连接。
对照基片下连接区域838、支承垫817、通道829和散热器859相对于半导体管芯810定位，基片下连接区域880、支承垫819、通道839和散热器861类似地相对于半导体管芯812分别定位。因此，这就表明基片下连接区域880、支承垫819、通道839和散热器861类似地在半导体管芯812上的半导体管芯接地连接垫882与散热器861之间提供最短长度的电气接地连接。
此外，在图8的结构800中，可使用大量的通道829。由于诸通道829在支承垫817与散热器859之间电气地平行连接，与由单一通道提供的阻抗和感抗通路相比，它们(即诸通道829)在支承垫817与散热器859之间提供远为较低的阻抗和感抗通路。因此，通过利用多个通道，例如图8中的诸通道829，结构800在支承垫817和散热器859之间提供一较低的阻抗、感抗，以及最短长度的电气接地连接。
通道839、支承垫819以及散热器861分别在功能上类似于通道829、支承垫817，以及散热器859。再者，对照通道829、支承垫817以及散热器859相对于半导体管芯810定位，通道839、支承垫819以及散热器861类似地相对于半导体管芯812分别定位。因此，结构800类似地在支承垫819与散热器861之间提供一较低的阻抗、感抗，以及最短长度的电气接地连接。
图8中的结构800的一个优点在于：基片下连接区域838具有足够的尺寸允许一称之为“双连接”的程序，以便进一步最大程度地减小由下连接区域836产生的寄生的感抗和阻抗。在“双连接”中，两个下连接线在半导体管芯接地连接垫与基片下连接区域之间平行地连接。例如，在结构800中，两个下连接线可连接在图8中的半导体管芯810上的半导体管芯接地连接垫840与基片下连接区域838之间。在半导体管芯810上的半导体管芯接地连接垫840与基片下连接区域838之间，由两个平行的下连接线产生的寄生的感抗和阻抗将大约是由单一下连接线产生的寄生的感抗和阻抗的一半。这就表明双连接也可容纳在结构100和900中所示的本发明的其它实施例中。
基片下连接区域880在功能上类似于基片下连接区域838。再者，对照基片下连接区域838相对于半导体管芯810定位，基片下连接区域880类似地相对于半导体管芯812定位。因此，在半导体管芯812上的半导体管芯接地连接垫882与基片下连接区域880之间，由两个平行的下连接线产生的寄生的感抗和阻抗将同样地大约是由单一下连接线产生的寄生的感抗和阻抗的一半。
在图8所示的本发明的实施例中，基片信号连接垫822和824分别重叠于通道827和831。再者，接地843和845分别重叠于通道827和831。因此，通道827和831分别在基片信号连接垫822与824之间以及在接地843与845之间提供最短长度的电气连接。这样，通过利用“重叠”通道827和831，结构800分别最大程度地减小在基片信号连接垫822与824之间，以及在接地843与845之间产生的寄生感抗。换句话说，不要求有互连线来连接通道827和831，这个事实导致寄生感抗和阻抗的的减小，否则采用互连线则会引入寄生的感抗和阻抗。
同样地，在结构800中，基片信号连接垫864和866分别重叠于通道837和841。再者，接地847和849分别重叠于通道837和841。因此，通道837和841分别在基片信号连接垫864与866之间以及在接地847与849之间提供最短长度的电气连接。这样，通过利用“重叠”通道837和841，结构800也分别最大程度地减小了在基片信号连接垫864与866之间，以及在接地847与849之间产生的寄生感抗。
图8中的结构800提供热传导，借助于支承垫817、通道829和散热器859从半导体管芯810中传导出多余的热。在结构800中，通道829可用诸如铜之类的导热金属填充。在通道829中添加额外的铜增加其横截面面积。因此，提供较大的横截面面积，热量可通过大面积进行热传导，这增加通道829的导热性。在结构800中，支承垫817可以是诸如铜的导热金属。再者，支承垫817的大的表面面积对由半导体管芯810产生的热的传导提供了一大通道。同样地，散热器859可以是诸如铜之类的导热金属，散热器859的大的表面面积对流过通道829的热传导提供大的通道。通道829还在支承垫817与散热器859之间提供一有效的和“多方面”的热连接。因此，通过利用支承垫817、通道829和散热器859，结构800对耗散由半导体管芯810产生的热提供一有效的机理。
支承垫819、通道839和散热器861分别包括与支承垫817、通道829和散热器859相同的材料。再者，对照支承垫817、通道829和散热器859相对于半导体管芯810定位，支承垫819、通道839和散热器861同样地相对于半导体管芯812分别定位。因此，通过利用支承垫819、通道839和散热器861，结构800也对耗散由半导体管芯812产生的热提供一有效的机理。
应该指出的是：因为用来制造结构800和PCB898的材料的差异，所以在图8的结构800和PCB898的热膨胀系数(CTE)中存在着差异。其结果，当由于操作或环境的因素结构800加热时，结构800可以不同于PCB898的膨胀率膨胀。结构800和PCB898的膨胀率的差异在连接结构800和PCB898的“钎焊焊点”上产生对应的应变。该“钎焊焊点”包括个别的钎焊连接，在PCB898和接地843、845、847和849分别涉及图8中的钎焊851、853、855和857，在PCB898与散热器859和861之间钎焊连接分别涉及钎焊863和865。然而，散热器859和861在尺寸上远大于接地843、845、847和849。散热器859和861在比例上较大的尺寸允许散热器859和861吸收在其“钎焊焊点”上的对应的较大量的总体的应变。因此，通过吸收在其“钎焊焊点”上的大量的总体的应变，散热器859和861增加了结构800的物理可靠性。
图9中的结构900的热特性和电特性类似于上述图8中的结构800的热特性和电特性。结构800与结构900之间的一个差异在于结构900具有一单一的散热器，即散热器967，而结构800具有两个散热器，即散热器859和861。如上所述，散热器859和861的大的表面积分别对流过通道829和通道839的导热提供大通道。同样地，散热器967的大的表面积对流过通道929和通道939的导热提供大通道。此外，如上所述，平行通道829和平行通道839分别在支承垫817与819之间以及在散热器859与861之间提供低的阻抗和感抗的通道。同样地，平行通道929和平行通道939分别在支承垫917和919与散热器967之间提供低的阻抗和感抗的通道。此外，通过吸收在连接PCB998和结构900的钎焊焊点上的大量的总体的应变，散热器967的大的尺寸增加了结构900的物理可靠性。然而，虽然它们有相似性，但结构800和900各享有独特的优点，它们将在下文中予以讨论。
单一的散热器结构900的一个优点在于：事实上，结构900中的单一的散热器967用作两个平行的散热器。因此，当与两个散热器结构800相比较时，单一的散热器结构900还减小了从PCB998的接地到支承垫917和919的感抗和阻抗通道。这种在感抗和阻抗通道上的减小，对半导体管芯910和912导致较小的噪音接地，并确保半导体管芯910和912内的接地电压的水平不致上升得太高或下降得太低甚至到达零伏。单一的散热器结构900的另一个优点在于：单一散热器967导致进一步的结构稳定性，因为与存在于两个单独的散热器859和861中的不连续的结构和较小的采集表面积相比，带有较大表面积的连续结构导致在连接PCB998到结构900的钎焊焊点上的应变进一步减小。单一的散热器结构900的还有一个优点在于：单一散热器967导致更加有效的导热，这是由于与结构800中的两个单独的散热器859和861的采集表面积相比，散热器967通常具有更大的表面积。
结构800中的两个单独的散热器859和861的一个优点在于这样的事实：两个半导体管芯810和812以及它们对应的支承垫817和819和散热器859和861不必如结构900中由于要享有公共的散热器867而必须互相紧密地靠拢。这样，结构800允许PCB898上的半导体管芯810和812在实体的位置上具有额外的灵活性。这种灵活性在许多种情况下会是有利的，当为了不同的原因时，例如为了布线连接的方便，需要分离在PCB898上的半导体管芯810和812的实体的位置。
现参照图7的结构700来讨论结构800和900的共同的优点。本发明的各种多管芯实施例提供的优点是：允许在两个半导体管芯上的半导体管芯信号连接垫不仅可通过连接线直接地连接，而且可通过在基片的顶表面上的“迹线”来连接。例如，在图7中的半导体管芯710上的半导体管芯信号连接垫734可以通过信号连接线730和772、基片信号连接垫732和774以及在基片720的顶表面718上的迹线784连接于半导体管芯712上的半导体管芯信号连接垫776。利用迹线784的一个优点在于：与使用在基片720上的通道、在基片720的底表面上的接地，以及连接到基片720的底表面上的印刷线路板上的迹线的变化的连接路线相比，它可导致一较短的、较低的阻抗和感抗的路线。本发明的各种多管芯实施例提供一种能力，诸如迹线784的诸迹线可在基片的顶表面上行线，而不必在印刷线路板的表面上行走诸迹线。
换句话说，根据本发明的各种实施例，诸如迹线784的一迹线不必离开基片720的顶表面718而布线通过一印刷线路板(附连在基片720的底表面上)，然后，布线返回到基片720，以达到诸如半导体管芯信号连接垫776的要求的信号连接垫。如从结构700中所见，迹线784可完全在基片720的顶表面718上布线，而不必离开基片720。诸如迹线784的一迹线不必在印刷线路板上布线的这样一个事实可导致更短、更低感抗和阻抗的迹线，并导致减少设计的复杂性和减少制造成本。
自然，其它有竞争力的技术，例如球栅列阵(ball grid array)技术(“BGA”)可尝试在多管芯包装(例如多管芯BGA包装的基片)的基片上容纳诸如迹线784的迹线的布线。然而，这样有竞争力的技术(例如BGA技术)与本发明的各种实施例中的结构700、800或900所要求的“占地面积”相比，它对于多管芯包装则要求大得多的“占地面积”，例如对于多管芯BGA包装所要求的占地面积。这样，在本发明的多管芯实施例中的行走诸如迹线784的一迹线的能力对于结构800和900是独特的公共的优点。
通过以上详细的描述，可以认识到：本发明提供了结构和无引线多管芯承载体的制造方法。本发明提供了对由半导体管芯产生的热量的有效的耗散。此外，本发明提供了低寄生和低感抗和阻抗的接地连接。
以上本发明的描述证明在不脱离本发明范围的前提下可采用各种技术来实施本发明的理念。此外，尽管本发明已具体参照某些实施例作了描述，但本技术领域内的技术人员将会认识到，在不脱离本发明的精神和范围的前提下可在形式上和细节上作出各种变化。例如，尽管本发明的各种实施例是对容纳仅两个管芯的结构作了描述，但本技术领域内的技术人员将会认识到本发明的原理同样适用于容纳两个以上管芯的结构。所述的实施例在各方面应被认为是示例性的而不是限制性的。还应该认识到，本发明并不局限于这里所描述的特定的实施例，但在不脱离本发明范围的前提下可作出许多结构改造、改型和替代。
至此，本发明的结构和无引线多管芯承载体的制造方法已经描述完毕。

Claims (30)

1.一种用于一无引线的多管芯承载体的结构，所述结构包括：
一基片，它具有一顶表面和一底表面；
一第一半导体管芯和一第二半导体管芯，它们粘接到所述基片的所述顶表面上，其中，所述第一半导体管芯通过一连接线连接于所述第二半导体管芯；
一第一散热器和一第二散热器，它们粘接到所述基片的所述底表面上；
一第一通道和一第二通道，它们在所述基片内，所述第一通道和所述第二通道填充有导热材料；
所述第一通道在所述第一半导体管芯与所述第一散热器之间提供一连接，所述第二通道在所述第二半导体管芯与所述第二散热器之间提供一连接。
2.如权利要求1所述的结构，其特征在于，所述第一和第二散热器固定地连接在印刷线路板上。
3.如权利要求1所述的结构，其特征在于，还包括一固定地连接到所述基片的所述顶表面上的第一基片下连接区域，其中，所述第一通道在所述第一基片下连接区域与所述第一散热器之间提供一电气的连接，所述第一基片下连接区域与所述第一半导体管芯相邻。
4.如权利要求3所述的结构，其特征在于，在所述第一半导体管芯上的第一半导体管芯接地连接垫通过一第一下连接线电气地连接于所述第一基片下连接区域。
5.如权利要求1所述的结构，其特征在于，一在所述基片内的第三通道在所述第一半导体管芯的一第一信号连接垫与一印刷线路板之间提供一连接，其中，所述第一信号连接垫位于所述第一半导体管芯上，所述印刷线路板固定地连接于所述第一散热器和所述第二散热器，所述第三通道与所述第一通道相邻。
6.如权利要求1所述的结构，其特征在于，所述基片包括有机材料。
7.如权利要求6所述的结构，其特征在于，所述有机材料选自由聚四氟乙烯材料和FR4基层合材料组成的组群。
8.如权利要求1所述的结构，其特征在于，所述基片包括陶瓷材料。
9.如权利要求5所述的结构，其特征在于，所述第三通道在第一基片连接垫与所述印刷线路板之间提供一电气的连接，其中，所述第一基片连接垫电气地连接于所述第一半导体管芯的所述第一信号连接垫。
10.如权利要求9所述的结构，其特征在于，所述第一基片连接垫重叠于所述第三通道。
11.如权利要求9所述的结构，其特征在于，所述第一基片连接垫通过一第一信号连接线电气地连接于所述第一半导体管芯的所述第一信号连接垫。
12.如权利要求5所述的结构，其特征在于，所述第三通道在所述第一半导体管芯的所述第一信号连接垫与一第一接地之间提供一电气的连接，所述第一接地电气地连接于所述印刷线路板。
13.如权利要求12所述的结构，其特征在于，所述第三通道重叠于所述接地。
14.一种用于一无引线的多管芯承载体的结构，所述结构包括：
一基片，它具有一顶表面和一底表面；
一第一半导体管芯和一第二半导体管芯，它们粘接到所述基片的所述顶表面上，其中，所述第一半导体管芯通过一连接线连接于所述第二半导体管芯；
一散热器，它粘接到所述基片的所述底表面上；
一第一通道和一第二通道，它们在所述基片内，所述第一通道和所述第二通道填充有导热材料；
所述第一通道在所述第一半导体管芯与所述散热器之间提供一连接，所述第二通道在所述第二半导体管芯与所述散热器之间提供一连接。
15.如权利要求14所述的结构，其特征在于，所述散热器固定地连接在印刷线路板上。
16.如权利要求14所述的结构，其特征在于，还包括一固定地连接到所述基片的所述顶表面上的第一基片下连接区域，其中，所述第一通道在所述第一基片下连接区域与所述散热器之间提供一电气的连接，所述第一基片下连接区域与所述第一半导体管芯相邻。
17.如权利要求16所述的结构，其特征在于，在所述第一半导体管芯上的第一半导体管芯接地连接垫通过一第一下连接线电气地连接于所述第一基片下连接区域。
18.如权利要求14所述的结构，其特征在于，在所述基片内的一第三通道在所述第一半导体管芯的所述第一信号连接垫与一印刷线路板之间提供一连接，其中，所述第一信号连接垫位于所述第一半导体管芯上，所述印刷线路板固定地连接于所述散热器，所述第三通道与所述第一通道相邻。
19.如权利要求18所述的结构，其特征在于，所述第三通道在第一基片连接垫与所述印刷线路板之间提供一电气的连接，其中，所述第一基片连接垫电气地连接于所述第一半导体管芯的所述第一信号连接垫。
20.如权利要求19所述的结构，其特征在于，所述第一基片连接垫重叠于所述第三通道。
21.如权利要求19所述的结构，其特征在于，所述第一基片连接垫通过一第一信号连接线电气地连接于所述第一半导体管芯的所述第一信号连接垫。
22.如权利要求18所述的结构，其特征在于，所述第三通道在所述第一半导体管芯的所述第一信号连接垫与一第一接地之间提供一电气的连接，所述第一接地电气地连接于所述印刷线路板。
23.如权利要求22所述的结构，其特征在于，所述第三通道重叠于所述接地。
24.一种用来制造接纳第一和第二半导体管芯结构的方法，所述方法包括以下诸步骤：
在基片内钻孔第一和第二孔；
用金属填充所述第一和第二孔，以分别形成第一和第二通道；
在所述基片的一顶表面上形成构图的第一和第二支承垫，在所述基片的一底表面上形成构图的第一和第二散热器；
所述第一通道在所述所述第一散热器与所述第一支承垫之间提供一电气的连接，所述第一支承垫适用于接纳所述第一半导体管芯；
所述第二通道在所述所述第二散热器与所述第二支承垫之间提供一电气的连接，所述第二支承垫适用于接纳所述第二半导体管芯。
25.如权利要求24所述的方法，其特征在于，还包括以下诸步骤：
在所述基片内钻第三孔；
用金属填充所述第三孔，以形成第三通道；
在所述基片的所述顶表面上形成构图的第一基片连接垫，在所述基片的所述底表面上形成构图的第一接地，所述第三通道在所述第一基片连接垫与所述第一接地之间提供一电气的连接。
26.如权利要求24所述的方法，其特征在于，还包括一将所述第一和第二半导体管芯分别连接到所述第一和第二支承垫上的步骤。
27.如权利要求24所述的方法，其特征在于，还包括一在所述基片的所述顶表面上形成构图的第一基片下连接区域的步骤，所述第一基片下连接区域电气地连接于所述第一支承垫。
28.如权利要求27所述的方法，其特征在于，还包括一通过第一下连接线将所述第一半导体管芯的一第一接地连接垫电气地连接于所述第一基片下连接区域的步骤。
29.如权利要求25所述的方法，其特征在于，还包括一通过第一信号连接线将所述第一半导体管芯的一第一信号连接垫电气地连接于所述第一基片连接垫的步骤，其中，所述第一半导体管芯的所述第一信号连接垫电气地连接于所述第一接地。
30.如权利要求24所述的方法，其特征在于，还包括一将一印刷线路板钎焊于所述第一和第二散热器上的步骤，其中，所述印刷线路板电气地连接于所述第一和第二支承垫上。
CNB028127153A 2001-06-28 2002-06-27 制造无引线的多管芯承载体用的结构和方法 Expired - Lifetime CN100483697C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/894,728 US6867493B2 (en) 2000-11-15 2001-06-28 Structure and method for fabrication of a leadless multi-die carrier
US09/894,728 2001-06-28

Publications (2)

Publication Number Publication Date
CN1520611A CN1520611A (zh) 2004-08-11
CN100483697C true CN100483697C (zh) 2009-04-29

Family

ID=25403454

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028127153A Expired - Lifetime CN100483697C (zh) 2001-06-28 2002-06-27 制造无引线的多管芯承载体用的结构和方法

Country Status (7)

Country Link
US (1) US6867493B2 (zh)
EP (1) EP1407641A4 (zh)
JP (2) JP2004537849A (zh)
KR (1) KR100579621B1 (zh)
CN (1) CN100483697C (zh)
TW (1) TW565917B (zh)
WO (1) WO2003003797A2 (zh)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132744B2 (en) * 2000-12-22 2006-11-07 Broadcom Corporation Enhanced die-up ball grid array packages and method for making the same
US6622905B2 (en) * 2000-12-29 2003-09-23 Intel Corporation Design and assembly methodology for reducing bridging in bonding electronic components to pads connected to vias
TW575949B (en) * 2001-02-06 2004-02-11 Hitachi Ltd Mixed integrated circuit device, its manufacturing method and electronic apparatus
JP4963148B2 (ja) * 2001-09-18 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6646332B2 (en) * 2002-01-18 2003-11-11 Terence Quintin Collier Semiconductor package device
US7550845B2 (en) * 2002-02-01 2009-06-23 Broadcom Corporation Ball grid array package with separated stiffener layer
US20030152773A1 (en) * 2002-02-14 2003-08-14 Chrysler Gregory M. Diamond integrated heat spreader and method of manufacturing same
US7754976B2 (en) * 2002-04-15 2010-07-13 Hamilton Sundstrand Corporation Compact circuit carrier package
US7138711B2 (en) * 2002-06-17 2006-11-21 Micron Technology, Inc. Intrinsic thermal enhancement for FBGA package
CN1639862A (zh) * 2002-07-24 2005-07-13 三菱电机株式会社 半导体器件
KR100505665B1 (ko) * 2003-01-14 2005-08-03 삼성전자주식회사 테스트용 패드가 이면에 형성된 테이프 패키지 및 그검사방법
US7164192B2 (en) * 2003-02-10 2007-01-16 Skyworks Solutions, Inc. Semiconductor die package with reduced inductance and reduced die attach flow out
DE10316355C5 (de) * 2003-04-10 2008-03-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbeitermodul mit flexibler äusserer Anschlussbelegung
TW573444B (en) * 2003-04-22 2004-01-21 Ind Tech Res Inst Substrate having organic and inorganic functional package
US7109573B2 (en) * 2003-06-10 2006-09-19 Nokia Corporation Thermally enhanced component substrate
US6924170B2 (en) * 2003-06-30 2005-08-02 Intel Corporation Diamond-silicon hybrid integrated heat spreader
AT501081B8 (de) * 2003-07-11 2007-02-15 Tridonic Optoelectronics Gmbh Led sowie led-lichtquelle
DE102004012818B3 (de) * 2004-03-16 2005-10-27 Infineon Technologies Ag Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102004020172A1 (de) * 2004-04-24 2005-11-24 Robert Bosch Gmbh Monolithischer Regler für die Generatoreinheit eines Kraftfahrzeugs
US20050253616A1 (en) * 2004-04-30 2005-11-17 Parker Kenneth P Method and apparatus for testing and diagnosing electrical paths through area array integrated circuits
US7482686B2 (en) * 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
JP3961537B2 (ja) * 2004-07-07 2007-08-22 日本電気株式会社 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
JP2006024755A (ja) * 2004-07-08 2006-01-26 Fujitsu Ltd 回路基板
TWI253161B (en) * 2004-09-10 2006-04-11 Via Tech Inc Chip carrier and chip package structure thereof
JP4651359B2 (ja) * 2004-10-29 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8048028B2 (en) * 2005-02-17 2011-11-01 Boston Scientific Scimed, Inc. Reinforced medical balloon
US7550319B2 (en) * 2005-09-01 2009-06-23 E. I. Du Pont De Nemours And Company Low temperature co-fired ceramic (LTCC) tape compositions, light emitting diode (LED) modules, lighting devices and method of forming thereof
JP4585416B2 (ja) * 2005-09-22 2010-11-24 富士通株式会社 基板の反り低減構造および基板の反り低減方法
US7521793B2 (en) * 2005-09-26 2009-04-21 Temic Automotive Of North America, Inc. Integrated circuit mounting for thermal stress relief useable in a multi-chip module
EP1950805A4 (en) * 2005-11-16 2010-03-03 Fujitsu Ltd ELECTRONIC ELEMENT, CAPSULATION THEREFOR AND ELECTRONIC ARRANGEMENT
JP4881620B2 (ja) 2006-01-06 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
KR100731351B1 (ko) * 2006-02-01 2007-06-21 삼성전자주식회사 탄성 표면파 디바이스 웨이퍼 레벨 패키지 및 그 패키징방법
AU2007212917B2 (en) * 2006-02-10 2010-03-18 Innovatech., Ltd Circuit board and radiating heat system for circuit board
US7772036B2 (en) * 2006-04-06 2010-08-10 Freescale Semiconductor, Inc. Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
KR100714562B1 (ko) * 2006-04-21 2007-05-07 삼성전기주식회사 멀티칩 패키지
JP5142119B2 (ja) * 2006-09-20 2013-02-13 住友電装株式会社 放熱構造を備えたプリント基板の製造方法および該方法で製造されたプリント基板の放熱構造
JP5223677B2 (ja) * 2006-11-02 2013-06-26 日本電気株式会社 半導体装置
CN100433322C (zh) * 2006-12-25 2008-11-12 南通大学 一种无引线集成电路芯片封装
US20080218979A1 (en) * 2007-03-08 2008-09-11 Jong-Ho Park Printed circuit (PC) board module with improved heat radiation efficiency
KR100891805B1 (ko) * 2007-05-25 2009-04-07 주식회사 네패스 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법
US8269336B2 (en) * 2008-03-25 2012-09-18 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and signal post
DE102008001414A1 (de) * 2008-04-28 2009-10-29 Robert Bosch Gmbh Substrat-Schaltungsmodul mit Bauteilen in mehreren Kontaktierungsebenen
AT10247U8 (de) * 2008-05-30 2008-12-15 Austria Tech & System Tech Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
JP5458517B2 (ja) * 2008-07-02 2014-04-02 オムロン株式会社 電子部品
KR101479509B1 (ko) * 2008-08-29 2015-01-08 삼성전자주식회사 반도체 패키지
US8405115B2 (en) * 2009-01-28 2013-03-26 Maxim Integrated Products, Inc. Light sensor using wafer-level packaging
US20110001230A1 (en) * 2009-07-02 2011-01-06 Conexant Systems, Inc. Systems and Methods of Improved Heat Dissipation with Variable Pitch Grid Array Packaging
US8125074B2 (en) * 2009-09-11 2012-02-28 St-Ericsson Sa Laminated substrate for an integrated circuit BGA package and printed circuit boards
TWI419272B (zh) * 2009-12-19 2013-12-11 Bridge Semiconductor Corp 具有凸柱／基座之散熱座及訊號凸柱之半導體晶片組體
TWI469289B (zh) 2009-12-31 2015-01-11 矽品精密工業股份有限公司 半導體封裝結構及其製法
US8174044B2 (en) * 2010-01-14 2012-05-08 Shang-Yi Wu Light emitting diode package and method for forming the same
CN102142411B (zh) * 2010-02-01 2012-12-12 华为终端有限公司 一种印刷电路组装板芯片封装部件以及焊接部件
US8319336B2 (en) * 2010-07-08 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of etch microloading for through silicon vias
TWI424593B (zh) * 2010-09-10 2014-01-21 Ho Cheng Ind Co Ltd Light - emitting diodes of the thermal substrate and thermal module structure
US8803183B2 (en) * 2010-10-13 2014-08-12 Ho Cheng Industrial Co., Ltd. LED heat-conducting substrate and its thermal module
CN102368483A (zh) * 2011-10-11 2012-03-07 常熟市广大电器有限公司 一种新型的芯片封装结构
US20130249073A1 (en) * 2012-03-22 2013-09-26 Hsin Hung Chen Integrated circuit packaging system with support structure and method of manufacture thereof
JP2013214611A (ja) * 2012-04-02 2013-10-17 Elpida Memory Inc 半導体装置
US8618677B2 (en) * 2012-04-06 2013-12-31 Advanced Semiconductor Engineering, Inc. Wirebonded semiconductor package
JP5852929B2 (ja) * 2012-06-29 2016-02-03 株式会社日立製作所 インターポーザ、プリント基板及び半導体装置
US8822327B2 (en) * 2012-08-16 2014-09-02 Infineon Technologies Ag Contact pads with sidewall spacers and method of making contact pads with sidewall spacers
JP6282425B2 (ja) * 2012-10-29 2018-02-21 新光電気工業株式会社 配線基板の製造方法
US9554453B2 (en) * 2013-02-26 2017-01-24 Mediatek Inc. Printed circuit board structure with heat dissipation function
TWI528517B (zh) 2013-03-26 2016-04-01 威盛電子股份有限公司 線路基板、半導體封裝結構及線路基板製程
JP6034279B2 (ja) * 2013-11-29 2016-11-30 京セラ株式会社 配線基板
US9642261B2 (en) * 2014-01-24 2017-05-02 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Composite electronic structure with partially exposed and protruding copper termination posts
TWI543308B (zh) * 2014-04-16 2016-07-21 Viking Tech Corp Electronic packaging structure and its ceramic substrate
KR102341755B1 (ko) * 2014-11-10 2021-12-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
DE102015211843A1 (de) * 2015-06-25 2016-12-29 Conti Temic Microelectronic Gmbh Elektronische Komponente und Verfahren zur Herstellung einer elektronischen Komponente
KR20170016047A (ko) * 2015-08-03 2017-02-13 에스케이하이닉스 주식회사 플래나 스택된 반도체칩들을 포함하는 반도체 패키지
KR102538908B1 (ko) * 2015-09-25 2023-06-01 삼성전기주식회사 인쇄회로기판 및 그 제조방법
EP3386277B1 (en) * 2015-11-30 2022-07-06 NSK Ltd. Heat-dissipating substrate and electrically driven power steering device
JP6748501B2 (ja) * 2016-07-14 2020-09-02 ローム株式会社 電子部品およびその製造方法
CN108090267B (zh) * 2017-12-11 2022-02-11 广州全界通讯科技有限公司 一种pcb版图结构
US11477889B2 (en) 2018-06-28 2022-10-18 Black & Decker Inc. Electronic switch module with an integrated flyback diode
CN111029338A (zh) * 2019-11-22 2020-04-17 中国电子科技集团公司第十三研究所 电路基板及堆叠电路结构

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097089A (en) * 1998-01-28 2000-08-01 Mitsubishi Gas Chemical Company, Inc. Semiconductor plastic package, metal plate for said package, and method of producing copper-clad board for said package
JPS55165657A (en) * 1979-06-11 1980-12-24 Chiyou Lsi Gijutsu Kenkyu Kumiai Multi-chip package
JP2660295B2 (ja) 1988-08-24 1997-10-08 イビデン株式会社 電子部品搭載用基板
JPH0513610A (ja) * 1991-07-04 1993-01-22 Fujitsu Ltd 半導体集積回路チツプ実装用基板
JPH0582717A (ja) * 1991-09-24 1993-04-02 Toshiba Corp 半導体集積回路装置
US5506755A (en) * 1992-03-11 1996-04-09 Kabushiki Kaisha Toshiba Multi-layer substrate
JPH05343556A (ja) * 1992-06-08 1993-12-24 Nec Corp 半導体の実装構造
EP0817352A2 (en) * 1992-08-18 1998-01-07 Black & Decker Inc. Improvements in battery operated electric machines
GB9225260D0 (en) * 1992-12-03 1993-01-27 Int Computers Ltd Cooling electronic circuit assemblies
JP2828385B2 (ja) * 1993-08-11 1998-11-25 沖電気工業株式会社 Ｉｃパッケージの構造
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
US5567654A (en) * 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
US5646826A (en) * 1995-01-26 1997-07-08 Northern Telecom Limited Printed circuit board and heat sink arrangement
JP3314574B2 (ja) * 1995-03-15 2002-08-12 セイコーエプソン株式会社 半導体装置の製造方法
US5814889A (en) * 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
JPH0955459A (ja) * 1995-06-06 1997-02-25 Seiko Epson Corp 半導体装置
JPH09153679A (ja) 1995-11-30 1997-06-10 Kyocera Corp 積層ガラスセラミック回路基板
US5721454A (en) 1995-12-20 1998-02-24 Intel Corporation Integrated circuit package with a plurality of vias that are electrically connected to an internal ground plane and thermally connected to an external heat slug
JP3206717B2 (ja) * 1996-04-02 2001-09-10 富士電機株式会社 電力用半導体モジュール
JP3426842B2 (ja) * 1996-04-16 2003-07-14 京セラ株式会社 高周波用電力増幅器
JPH1079623A (ja) 1996-09-02 1998-03-24 Olympus Optical Co Ltd アンテナ素子を内蔵する半導体モジュール
US6117705A (en) * 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate
JPH10313071A (ja) 1997-05-09 1998-11-24 Sony Corp 電子部品及び配線基板装置
JP3650689B2 (ja) 1997-05-28 2005-05-25 三菱電機株式会社 半導体装置
US5808873A (en) * 1997-05-30 1998-09-15 Motorola, Inc. Electronic component assembly having an encapsulation material and method of forming the same
DE19736962B4 (de) * 1997-08-25 2009-08-06 Robert Bosch Gmbh Anordnung, umfassend ein Trägersubstrat für Leistungsbauelemente und einen Kühlkörper sowie Verfahren zur Herstellung derselben
JP3510971B2 (ja) * 1997-12-15 2004-03-29 京セラ株式会社 高周波用電力増幅器
TW430959B (en) * 1998-04-22 2001-04-21 World Wiser Electronics Inc Thermal enhanced structure of printed circuit board
JP3147087B2 (ja) * 1998-06-17 2001-03-19 日本電気株式会社 積層型半導体装置放熱構造
US6281042B1 (en) * 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
JP2000188359A (ja) * 1998-12-24 2000-07-04 Sumitomo Metal Electronics Devices Inc 半導体パッケージ
US6265771B1 (en) * 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
US6075700A (en) * 1999-02-02 2000-06-13 Compaq Computer Corporation Method and system for controlling radio frequency radiation in microelectronic packages using heat dissipation structures
US6191477B1 (en) * 1999-02-17 2001-02-20 Conexant Systems, Inc. Leadless chip carrier design and structure
DE19910500A1 (de) * 1999-03-10 2000-10-05 Bosch Gmbh Robert Elektrisches Gerät
WO2001024260A1 (en) * 1999-09-24 2001-04-05 Virginia Tech Intellectual Properties, Inc. Low cost 3d flip-chip packaging technology for integrated power electronics modules
JP4480818B2 (ja) * 1999-09-30 2010-06-16 株式会社ルネサステクノロジ 半導体装置
US6421013B1 (en) 1999-10-04 2002-07-16 Amerasia International Technology, Inc. Tamper-resistant wireless article including an antenna

Also Published As

Publication number Publication date
TW565917B (en) 2003-12-11
CN1520611A (zh) 2004-08-11
US20020149102A1 (en) 2002-10-17
JP2011082533A (ja) 2011-04-21
EP1407641A2 (en) 2004-04-14
US6867493B2 (en) 2005-03-15
EP1407641A4 (en) 2010-05-12
KR100579621B1 (ko) 2006-05-12
WO2003003797A2 (en) 2003-01-09
WO2003003797A3 (en) 2003-06-19
KR20040020945A (ko) 2004-03-09
JP2004537849A (ja) 2004-12-16

Similar Documents

Publication Publication Date Title
CN100483697C (zh) 制造无引线的多管芯承载体用的结构和方法
CN100394590C (zh) 带有埋设电感器的无引线芯片承载器的制造结构和方法
CN1320695C (zh) 具有嵌入天线的无引线芯片载体的构造和制造方法
CN102098876B (zh) 用于电路基板的制造工艺
CN100463128C (zh) 半导体芯片埋入基板的三维构装结构及其制作方法
US20030058630A1 (en) Multilayer circuit board and semiconductor device using the same
CN102130084B (zh) 具有凸柱/基座的散热座及讯号凸柱的半导体芯片组体
CN102779808B (zh) 集成电路封装和封装方法
JP2006514438A (ja) 接続要素を有する高周波チップパッケージ
JP2005150730A (ja) 配線性が高いマイクロビア基板
US6960824B1 (en) Structure and method for fabrication of a leadless chip carrier
JP2014507809A (ja) Ｐｃｂ基板に埋め込まれたチップモジュール
JP2004349714A (ja) 集積回路パッケージ
US7247516B1 (en) Method for fabricating a leadless chip carrier
CN1560911B (zh) 电路载板的制造方法
AU778518B2 (en) LSI package and internal connecting method used therefor
CN1312763C (zh) 芯片埋入式半导体元件封装结构
JPH10242335A (ja) 半導体装置
CN2662455Y (zh) 电气封装体
CN118173455A (zh) 一种功率芯片埋入式的封装基板及封装方法
JPH03204996A (ja) 金属ベース多層回路基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: AIR SPACE ENGINEERING STOCK CO., LTD.

Free format text: FORMER OWNER: CONEXANT SYSTEMS, INC.

Effective date: 20040806

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20040806

Address after: California, USA

Applicant after: SKYWORKS SOLUTIONS, Inc.

Address before: California, USA

Applicant before: Conexant Systems, Inc.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1068727

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1068727

Country of ref document: HK

C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: Massachusetts, USA

Patentee after: SKYWORKS SOLUTIONS, Inc.

Address before: California, USA

Patentee before: SKYWORKS SOLUTIONS, Inc.

CX01 Expiry of patent term

Granted publication date: 20090429

CX01 Expiry of patent term