CN1560911B - 电路载板的制造方法 - Google Patents
电路载板的制造方法 Download PDFInfo
- Publication number
- CN1560911B CN1560911B CN 200410005942 CN200410005942A CN1560911B CN 1560911 B CN1560911 B CN 1560911B CN 200410005942 CN200410005942 CN 200410005942 CN 200410005942 A CN200410005942 A CN 200410005942A CN 1560911 B CN1560911 B CN 1560911B
- Authority
- CN
- China
- Prior art keywords
- structure sheaf
- support plate
- conductive
- circuit support
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 36
- 238000007747 plating Methods 0.000 claims abstract description 22
- 239000004020 conductor Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 238000009413 insulation Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 abstract 7
- 238000007789 sealing Methods 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 9
- UHOVQNZJYSORNB-UHFFFAOYSA-N Benzene Chemical compound C1=CC=CC=C1 UHOVQNZJYSORNB-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 5
- 238000012856 packing Methods 0.000 description 5
- 229920000090 poly(aryl ether) Polymers 0.000 description 4
- 229920000636 poly(norbornene) polymer Polymers 0.000 description 4
- 229920000052 poly(p-xylylene) Polymers 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- QWNCDHYYJATYOG-UHFFFAOYSA-N 2-phenylquinoxaline Chemical compound C1=CC=CC=C1C1=CN=C(C=CC=C2)C2=N1 QWNCDHYYJATYOG-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PMPVIKIVABFJJI-UHFFFAOYSA-N Cyclobutane Chemical compound C1CCC1 PMPVIKIVABFJJI-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000009477 glass transition Effects 0.000 description 2
- 229920006122 polyamide resin Polymers 0.000 description 2
- -1 polyphenylene quinoxaline Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011469 building brick Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种电路载板的制造方法，该方法适用于制作如封装载板或印刷电路板之类的电路载板。首先提供由导电材料制成的支撑基板，其划分为第一结构层及与该第一结构层相互重叠的第二结构层；对第一结构层构图，以形成具有多个以阵列方式排列的第一导电接点的第一导电图形；在第二结构层及第一导电图形之间所围成的空间形成绝缘图形；在绝缘图形及第一导电图形上形成多层内互联结构，该多层内互联结构具有高密度的内部电路的，其与所述第一导电接点相连，且内部电路具有多个位于多层内互联结构的远离第一导电图形表面的接合垫；最后移除至少局部第二结构层，形成由高密度布线图形及导电材料的接点阵列构成的不具传统镀通孔(PTH)的电路载板。
Description
技术领域
本发明涉及一种电路载板的制造方法，具体地说，涉及一种应用由导电材料制成的支撑基板(support substrate)作为初始层、并利用支撑基板制造出具有许多导电接点的电路载板的制造方法。
背景技术
倒装芯片互联技术(Flip Chip Interconnect Technology，简称FC)是一种将芯片(die)电性连接至承载部分(carrier)的封装方法。倒装芯片互联技术(FC)主要是利用面积排列(area array)的方式，将多个芯片垫(die pad)配置于芯片的有源表面(active surface)上，并在芯片垫上形成凸块(bump)，接着将芯片翻转(flip)之后，再利用这些凸块分别使芯片的芯片垫与承载部分上的凸块垫(bump pad)电性及结构性连接，使得芯片可经由这些凸块而电性连接至承载部分，并经由承载部分的内部电路而电性连接至外界的电子装置。值得注意的是，由于倒装芯片互联技术(FC)可适用于高脚数(High Pin Count)的芯片封装体，并同时具有缩小芯片封装面积及缩短信号传输路径等诸多优点，使得倒装芯片互联技术目前已广泛应用于芯片封装领域，常见应用倒装芯片接合技术的芯片封装结构例如有倒装芯片球栅阵列型(Flip Chip/BallGrid Array，FC/BGA)及倒装芯片针栅阵列型(Flip Chip/Pin Grid Array，FC/PGA)等形式的芯片封装结构。
请参见图1，该图是现有的倒装芯片球栅阵列型电子封装体的剖面示意图。电子封装体100包括电路载板(circuit carrier)110、多个凸决120、芯片130及多个焊球140。电路载板110具有顶面112及与之相对的底面114，电路载板110还具有多个凸块垫(bump pad)116a及多个焊球垫(ballpad)116b。此外，芯片130具有有源表面(active surface)132及相对的背面134，其中芯片130的有源表面132泛指芯片130的具有有源组件(activedevice)(未示出)的一面。此外，芯片130还具有多个芯片垫136，它们配置在芯片130的有源表面132上，用以作为芯片130的信号输出、输入的媒介，而凸块垫116a的位置分别与这些芯片垫136的位置相对应。另外，凸块120分别使芯片垫136之一与其所对应的凸决垫116a之一电连接及结构性连接。再者，焊球140分别被配置在焊球垫116b上，用以与外界电子装置电连接及结构性连接。
请同样参见图1，现有的电子封装方法是在完成电路载板110的内部电路及接点116a、116b之后，再将芯片130组装于电路载板110的表面上，接着将底胶(underfill)150填充电路载板110的顶面112及芯片130的有源表面132所围成的空间，用以保护凸块垫116a、芯片垫136及凸块120，并同时缓解电路载板110与芯片130在受热时电路载板110与芯片130之间所产生的热应变(thermal strain)的不匹配现象。因此，芯片130的芯片垫136可经由凸块120而电性及结构性连接至电路载板110的凸块垫116a，再经由电路载板110的内部电路而向下绕线(routing)至电路载板110的底面114的焊球垫116b，最后经由焊球垫116b上的焊球140而电性及结构性连接至外界电子装置。
就高密度电路布线的电路载板制造方法而言，现有技术通常是利用增层法(build-up process)在一介电芯层(dielectric core)的两面分别形成一单一电路层，或是依序形成多重电路层，并且利用镀通孔(Plated Through Hole，PTH)来电性连接两个分别位于介电芯层的两面的电路层。然而，由于使用厚度较薄的介电芯层的电路载板很容易受热而发生翘曲(warp)现象，所以电路载板的介电芯层必须具有足够的厚度，如此才能相对提供足够的结构强度，但这也导致介电芯层的厚度无法进一步降低。
除此之外，为了在介电芯层上制作镀通孔(PTH)，现有技术通常是利用钻孔(drilling)的方式，在介电芯层上形成微细尺寸的通孔，接着电镀一金属层于通孔内壁，用以电性连接两个分别位于介电芯层的两面的电路层。然而，由于现有的镀通孔(PTH)的制造工艺通常是利用钻孔来形成微细尺寸的通孔，因此导致电路载板的整体制造成本增加。此外，由于现有的镀通孔(PTH)的制造工艺已经无法有效降低镀通孔(PTH)的外径，而具有较大外径的镀通孔(PTH)将在电性上产生负面影响，因而，现有的镀通孔(PTH)已成为目前高布线密度(high layout density)电路载板设计的瓶颈。
发明内容
本发明要解决的技术问题是提供一种电路载板的制造方法，用以制造出具有高布线密度的电路载板，并可有效降低电路载板的生产成本。
为此，本发明提供的电路载板制造方法，包括：提供一由导电材料制成的支撑基板，该支撑基板被划分为第一结构层及与该第一结构层相互重叠的第二结构层；对第一结构层构图，以形成具有多个以阵列方式排列的第一导电接点的第一导电图形；在第二结构层及第一导电图形之间所围成的空间形成一绝缘图形；在绝缘图形及第一导电图形上形成多层内互联结构，所述多层内互联结构具有高密度内部电路，其与所述第一导电接点相连，且内部电路具有多个位于多层内互联结构的远离第一导电图形的表面的接合垫；最后移除至少局部第二结构层。
由于本发明的电路载板的制造方法是在具有导电性、硬度(high stiffness)高、热膨胀系数低(low CTE)及高热导性(high thermal conductivity)的支撑基板上制造具有高密度电路的多层内互联结构，接着移除局部的支撑基板，直接利用剩余的支撑基板在电路载板的底部形成多个导电接点，而成为具有高密度电路但无介电芯层的电路载板；此外，本发明无须形成镀通孔、电镀线及焊罩层，故可有效降低电路载板的生产成本。
附图说明
为使本发明的所述和其它目的、特征和优点能更明显易懂，下文将结合附图对一优选实施方式进行详细说明。附图中：
图1为现有的倒装芯片球栅阵列型电子封装体的剖面示意图；
图2A至图2E依序为本发明一优选实施方式的电路载板制造步骤的剖面示意图；
图3为图2E所示的电路载板与芯片结合的剖面示意图；
图4A至图4C依序示意地示出了本发明优选实施方式的电路载板的剖面，其中，接合垫及导电接点的表面上额外形成金属层；
图5A和图5B为本发明优选实施方式的电路载板的剖面示意图，其中，导电接点制成向下突出。
附图标记说明
100 电子封装体 110 电路载板
112 顶面 114 底面
116a 凸块垫 116b 焊球垫
120 凸块 130 芯片
132 有源表面 134 背面
136 芯片垫 140 焊球
150 底胶 200 电路载板
202 支撑基板 204 第一结构层
206 第二结构层 208 第一导电图形
210 第一导电接点 212 绝缘图形
214 多层内互联结构 214a 导线层
214b 介电层 214c 导电盲孔
216 接合垫 218 电镀种子层
220 掩模图形 222 第一金属层
224 第二金属层 226 掩模图形
228 掩模层 230 第二导电图形
232 第二导电接点 240 埋设式无源组件
302 芯片 304 导电凸决
306 底胶 308 支撑层
310 散热片
具体实施方式
请参见图2A至图2E，图中依序示意地示出了本发明一优选实施方式的电路载板制造方法。
如图2A所示，提供一支撑基板202，该基板本身具有可导电性、高硬度(high stiffness)、低热膨胀系数(low CTE)及高热导性(high thermalconductivity)等特性，因此，支撑基板202的材料例如可为铁、钴、镍、铜、铝、钛、钨、锆、铬及它们的合金等，并且支撑基板202的表面必须具有较高等级的平坦度(co-planarity)，以利于后续工序中在支撑基板202的表面上制作微细电路的多层内互联结构(如图2D中附图标记214)。此外，为了有助于清楚说明本实施方式，支撑基板202可划分为第一结构层204及与第一结构层204相互重叠的第二结构层206。
如图2B所示，例如以光刻(photolithography)等方式，对支撑基板202的第一结构层204构图(见图2A)，以形成一第一导电图形(conductivepattern)208，其中第一导电图形208可构成多个第一导电接点210，这些导电接点例如可以阵列方式排列。
如图2C所示，例如以印刷(print)等方式，将绝缘材料填入第二结构层206及第一导电图形208之间，因而形成绝缘图形(dielectric pattern)212.在本实施方式中，可将绝缘材料填入第二结构层206及第一导电图形208之间所围成的空间，以形成绝缘图形212，该图形为第一导电图形208的负片图形，并与第一导电图形208相互嵌合，其中，绝缘材料可采用具有高玻璃转换温度(Tg)及低热膨胀系数(CTE)的材料，例如环氧树脂(epoxy resin)、聚醯胺树脂(PI resin)、BT树脂、苯(并)环丁烯(BenzoCycloButene，BCB)、聚硅酸盐(poly(silsequioxane))、聚对二甲苯基(parylene)、聚芳醚(poly(aryl ether)s)、聚降冰片烯(poly(norbornene))、聚苯基喹喔啉(poly(phenyl quinoxaline)s)。
如图2D所示，例如以增层法(build-up process)在第一导电图形208及绝缘图形212上形成一多层内互联结构214。该多层内互联结构214包括已构图的多个导线层214a、至少一介电层214b及多个导电盲孔214c，其中，这些导线层214a依序重叠于第一导电图形208及绝缘图形212之上，而每一介电层214b则配置于两相邻的导线层214a之间，且这些导电盲孔214c分别贯穿所述介电层214b之一，电性连接至少二导线层214a，这些导线层214a及这些导电盲孔214c共同构成一内部电路，该线路在多层内互联结构214的表面形成多个接合垫216，其中这些接合垫216可由导线层214a所形成，或由导电盲孔214c所形成，图2D的接合垫216则以后者作为代表，即以导电盲孔214c来作为接合垫216。此外，导线层214a的材料例如为铜、铝及它们的合金，而介电层214b的材料可为氮化硅(silicon nitride)及氧化硅(silicon oxide)等，或具有高玻璃转换温度(Tg)及低热膨胀系数(low CTE)的材料，例如环氧树脂、聚醯胺树脂(PI resin)、BT树脂、苯(并)环丁烯(BenzoCycloButene，BCB)、聚硅酸盐(poly(silsequioxane))、聚对二甲苯基(parylene)、聚芳醚(poly(aryl ether)s)、聚降冰片烯(poly(norbornene))、聚苯基喹喔啉(poly(phenyl quinoxaline)s)。
如图2D所示，例如以研磨(polish)或蚀刻(etching)等方式，移除第二结构层206，因而暴露出所述第一导电接点210，而完成电路载板200的制作。
请参考图3，该图为图2E所示的电路载板与芯片结合的剖面示意图。在本实施方式中，芯片302通过倒装芯片结合(flip chip bonding)的方式，即经由多个导电凸块304而连接至电路载板200的接合垫216，并在电路载板200及芯片302之间填入底胶306，而成为芯片封装体。值得注意的是，芯片302除了通过倒装芯片接合方式电性连接至电路载板200以外，亦可用引线结合(wire bonding)的方式电性连接至电路载板200，但后者并未示于本实施方式的附图中。此外，为了提高芯片封装体的散热效果及增加其结构强度，还可环绕芯片302在电路载板200上附加地增加一支撑层(stiffner)308，并且将散热片(heat spreader)310贴附在芯片302及支撑层308上。
为了便于IC芯片或其它电子组件以表面黏着技术(Surface MountTechnology，SMT)的方式组装在本实施方式的电路载板200上，或便于电路载板200以表面黏着技术(SMT)的方式组装至下一层级的电路载板(未示出)上，请参考图4A至图4C及下文，其中图4A至图4C依序示意地绘出了本发明优选实施方式的电路载板，其接合垫及导电接点的表面上附加形成金属层剖面。
如图4A所示，该图继图2D之后，为了提供后续电镀第一金属层222之用，可移除局部的第二结构层206(见图2D)，而形成一电镀种子层218。值得注意的是，此处亦可直接完全移除第二结构层206，接着再例如以电镀的方式，全面地形成一导电层于第一导电图形208及绝缘图形212的表面来作为所述电镀种子层218。
如图4B所示，在电镀种子层218上形成一掩模图形402，其暴露出所述第一导电接点210，并经由电镀种子层218分别在这些第一导电接点210的表面上电镀形成一第一金属层222，其中第一金属层222例如是一焊料层(solder layer)或镍金层(Ni/Au layer)。值得注意的是，在本实施方式中，在形成第一金属层222的同时，亦可经由电镀种子层218及多层内互联结构214的电性相连的内部电路分别在这些接合垫216的表面上电镀形成第二金属层224，其中，第二金属层224例如是一焊料层或镍金层。
如图4C所示，在形成所述第一金属层222及第二金属层224之后，移除掩模图形402并暴露出电镀种子层218。
为了让图2E的第一导电接点210可以向下突出，请参见图5A和图5B，它们是本发明优选实施方式的电路载板的剖面示意图，其中，导电接点制成向下突出。
如图5A所示，接续图2D，在第二结构层206的远离多层内互联结构214的一面形成一掩模图形226，该掩模图形226具有多个掩模层228，其中，所述掩模层228的位置分别对应于所述第一导电接点210的位置。
如图5B所示，例如以蚀刻的方式移除第二结构层206的未被掩模图形226覆盖的部分，而形成第二导电图形230，该图形具有多个第二导电接点232，这些第二导电接点232分别连接对应的第一导电接点210，使得所述第一导电接点210可分别经由这些第二导电接点232而结构性地向外延伸，并且所述第一导电接点210及第二导电接点232还可分别构成类似球状的导电接点，用以提供作为连接下一层级的电子载板的接点。值得注意的是，为了在这些第二导电接点232的底部形成表面保护层，可直接利用先前的掩模层228(即残留的掩模图形226)来作为表面保护层，因而省略了现有的多道制作表面保护层的步骤。
为了提供电路设计上的弹性，或符合电路设计上的需求，如图2B所示，在形成第一导电图形208之后，还可选择性地将一个或多个埋设式无源组件(embedded passive component)240、例如以其背面黏着至第二结构层206的方式配置于第二结构层206及所述第一导电接点210之间所围成的空间中。接着，如图2C所示，在第二结构层206及第一导电图形208之间所围成的空间形成绝缘图形212时，绝缘图形212将包覆埋设式被动组件240，但暴露出埋设式被动组件240的多个接点，这些接点在图2D的步骤中将电性连接至多层内互联结构214的内部电路。因此，如图3所示，埋设式被动组件240将存在于图中所示的芯片封装结构内。
综上所述，本发明的电路载板的制造方法具有以下优点：
(1)本发明利用较薄及刚性较高的支撑基板来取代现有的介电芯层，故可有效地减薄电路载板的整体厚度，并直接利用支撑基板制作导电接点，从而可制作出无介电芯层的电路载板。
(2)本发明用增层法(build-up process)在支撑基板的一表面形成多层内互联结构，故可获得具有较高密度电路及接点的电路载板。
(3)与现有的在介电芯层的两面分别形成多层内互联结构相比，本发明仅仅在支撑基板的一表面形成单一多层内互联结构，故可有效地减少电路的绕线长度，从而可改善电气性能。
(4)与现有的利用电镀线(plating line)在电路载板的接合垫上电镀形成微间距凸块、焊料层或金属表面保护层(例如镍金层)相比，本发明在制造过程中可直接利用具有导电性的支撑基板作为电镀种子层，故可提高电路载板内部电路的电路密度。
(5)如图5A和5B所示，本发明还可直接利用掩模层228来作为第二导电接点的表面保护层，而无须额外地形成表面保护层的相关工序.
(6)当本发明通过第二导电接点来延伸第一导电接点时，可直接利用第二导电接点将电路载板连接至下一层级的电路载板，例如一印刷电路板，而无须在第一导电接点的表面再额外制作导电球或导电凸块。
虽然本发明已以优选实施方式披露如上，然而所述说明并非是对本发明的限定，任何本领域技术人员在不超出本发明的构思和保护范围的前提下，可作出多种更改与润饰，因此，本发明的保护范围应以所附的权利要求书要求保护的范围为准。
Claims (12)
1.一种电路载板的制造方法，包括：
提供一由导电材料制成的支撑基板，该支撑基板被划分为一第一结构层及与该第一结构层相互重叠的一第二结构层；
对所述第一结构层构图，以形成第一导电图形，该导电图形包括多个第一导电接点；
在所述第二结构层及第一导电图形之间所围成的空间形成一绝缘图形；
在所述绝缘图形及第一导电图形上形成一多层内互联结构，该多层内互联结构具有一内部电路，其与所述第一导电接点相连，所述内部电路具有多个接合垫，这些接合垫位于所述多层内互联结构的远离所述第一导电图形的表面；以及
移除至少局部所述第二结构层。
2.如权利要求1所述的电路载板的制造方法，其中，所述移除至少局部的第二结构层的步骤包括完全移除该第二结构层。
3.如权利要求2所述的电路载板的制造方法，其中，还包括在所述绝缘图形及第一导电图形上形成一电镀种子层；然后在所述第二结构层上形成一掩模图形；接着经由所述电镀种子层分别在每一所述第一导电接点上电镀形成一第一金属层；最后移除所述掩模图形，并暴露出局部所述电镀种子层。
4.如权利要求3所述的电路载板的制造方法，其中，在电镀形成所述第一金属层时，还包括通过所述电镀种子层及内部电路同时在每一所述接合垫上电镀形成一第二金属层。
5.如权利要求1所述的电路载板的制造方法，其中，所述移除局部第二结构层的步骤包括减薄该第二结构层，以形成一电镀种子层。
6.如权利要求5所述的电路载板的制造方法，其中，还包括在所述第二结构层上形成一掩模图形，再经由所述电镀种子层在每一所述第一导电接点上分别电镀形成一第一金属层，接着移除所述掩模图形，并暴露出局部的所述电镀种子层。
7.如权利要求6所述的电路载板的制造方法，其中，在电镀形成所述第一金属层时，还包括经由所述电镀种子层及内部电路，在每一所述接合垫上同时电镀形成一第二金属层。
8.如权利要求1所述的电路载板的制造方法，其中，所述移除至少局部第二结构层的步骤包括对所述第二结构层构图，以形成一第二导电图形，该图形具有多个第二导电接点，这些导电接点分别与所述第一导电接点相连。
9.如权利要求8所述的电路载板的制造方法，其中，所述对第二结构层构图的步骤包括在所述第二结构层上形成一掩模图形，并以该掩模图形为掩模蚀刻移除局部所述第二结构层，且残留于所述第二导电接点上的所述掩模图形形成多个表面保护层。
10.如权利要求1所述的电路载板的制造方法，其中，还包括经由所述第二结构层及内部电路在每一所述接合垫上电镀形成一第二金属层。
11.如权利要求1所述的电路载板的制造方法，其中，在形成所述第一导电图形以后，还包括在所述第二结构层及第一导电图形之间所围成的空间配置至少一埋设式无源组件；接着在所述第二结构层及第一导电图形之间所围成的空间形成所述绝缘图形时，该绝缘图形包覆所述埋设式无源组件，但暴露出该埋设式无源组件的多个接点。
12.如权利要求1所述的电路载板的制造方法，其中，所述第一导电接点以阵列方式排列。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200410005942 CN1560911B (zh) | 2004-02-23 | 2004-02-23 | 电路载板的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200410005942 CN1560911B (zh) | 2004-02-23 | 2004-02-23 | 电路载板的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1560911A CN1560911A (zh) | 2005-01-05 |
| CN1560911B true CN1560911B (zh) | 2010-05-12 |
Family
ID=34439697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200410005942 Expired - Lifetime CN1560911B (zh) | 2004-02-23 | 2004-02-23 | 电路载板的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1560911B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7468545B2 (en) | 2005-05-06 | 2008-12-23 | Megica Corporation | Post passivation structure for a semiconductor device and packaging process for same |
| US7582556B2 (en) | 2005-06-24 | 2009-09-01 | Megica Corporation | Circuitry component and method for forming the same |
| JP4183199B2 (ja) | 2005-12-28 | 2008-11-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体パッケージ及びその製造方法 |
| CN101557682B (zh) * | 2008-04-07 | 2011-09-21 | 旭德科技股份有限公司 | 电子元件载板的制作方法 |
| CN102915995B (zh) * | 2012-11-02 | 2015-12-16 | 日月光半导体制造股份有限公司 | 半导体封装件、基板及其制造方法 |
| TWI515841B (zh) * | 2013-08-02 | 2016-01-01 | 矽品精密工業股份有限公司 | 半導體封裝件及其製法 |
| TW201931532A (zh) * | 2018-01-08 | 2019-08-01 | 鈺橋半導體股份有限公司 | 設有電性元件之導線架基板及其半導體組體 |
| TWI703689B (zh) * | 2018-07-26 | 2020-09-01 | 鈺橋半導體股份有限公司 | 具有調節件及防裂結構之導線架基板及其覆晶組體 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1119342A (zh) * | 1994-04-26 | 1996-03-27 | 国际商业机器公司 | 带有多层连接的电子封装件 |
| CN1338119A (zh) * | 1999-03-11 | 2002-02-27 | 爱特梅尔股份有限公司 | 用于具有高q电抗元件的集成电路的设备和方法 |
-
2004
- 2004-02-23 CN CN 200410005942 patent/CN1560911B/zh not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1119342A (zh) * | 1994-04-26 | 1996-03-27 | 国际商业机器公司 | 带有多层连接的电子封装件 |
| CN1338119A (zh) * | 1999-03-11 | 2002-02-27 | 爱特梅尔股份有限公司 | 用于具有高q电抗元件的集成电路的设备和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1560911A (zh) | 2005-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3898891B2 (ja) | バイアプラグアダプター | |
| US9913385B2 (en) | Methods of making stackable wiring board having electronic component in dielectric recess | |
| US7838967B2 (en) | Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips | |
| US8093506B2 (en) | Multilayer wiring board and power supply structure to be embedded in multilayer wiring board | |
| KR101333801B1 (ko) | 플립칩 기판 패키지 어셈블리 및 그 제조 프로세스 | |
| US20080188037A1 (en) | Method of manufacturing semiconductor chip assembly with sacrificial metal-based core carrier | |
| KR20090042777A (ko) | 반도체 플립칩 패키지를 위한 기판 및 공정 | |
| CN103178043A (zh) | 布线基板及其制造方法 | |
| US10062663B2 (en) | Semiconductor assembly with built-in stiffener and integrated dual routing circuitries and method of making the same | |
| JPH06268366A (ja) | マイクロコンタクト・スペーサ | |
| US6969674B2 (en) | Structure and method for fine pitch flip chip substrate | |
| TWI657546B (zh) | 設有電隔離件及基底板之線路板、其半導體組體及其製法 | |
| US6596620B2 (en) | BGA substrate via structure | |
| CN103839897B (zh) | 集成电路封装及制造方法 | |
| CN1560911B (zh) | 电路载板的制造方法 | |
| JP2004311598A (ja) | 補強材付き基板、半導体素子と補強材と基板とからなる配線基板 | |
| US6954360B2 (en) | Thermally enhanced component substrate: thermal bar | |
| TWI479959B (zh) | 印刷電路板及其製造方法 | |
| US20040211594A1 (en) | Vertical routing structure | |
| US8125074B2 (en) | Laminated substrate for an integrated circuit BGA package and printed circuit boards | |
| JP2004327940A (ja) | 配線基板及びその製造方法 | |
| US7939940B2 (en) | Multilayer chip scale package | |
| KR101814843B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| KR100512810B1 (ko) | 스택 패키지 및 그 제조방법 | |
| CN100373599C (zh) | 无凸块式芯片封装体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20100512 |
|
| CX01 | Expiry of patent term |