CN100433322C - 一种无引线集成电路芯片封装 - Google Patents

一种无引线集成电路芯片封装 Download PDF

Info

Publication number
CN100433322C
CN100433322C CNB2006101613978A CN200610161397A CN100433322C CN 100433322 C CN100433322 C CN 100433322C CN B2006101613978 A CNB2006101613978 A CN B2006101613978A CN 200610161397 A CN200610161397 A CN 200610161397A CN 100433322 C CN100433322 C CN 100433322C
Authority
CN
China
Prior art keywords
integrated circuit
chip
substrate
circuit chip
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006101613978A
Other languages
English (en)
Other versions
CN1996583A (zh
Inventor
景为平
孙玲
孙海燕
金丽
徐炜炜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong University
Original Assignee
Nantong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong University filed Critical Nantong University
Priority to CNB2006101613978A priority Critical patent/CN100433322C/zh
Publication of CN1996583A publication Critical patent/CN1996583A/zh
Application granted granted Critical
Publication of CN100433322C publication Critical patent/CN100433322C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及一种无引线集成电路芯片封装。它包括基板、集成电路芯片、若干键合线和树脂层，其中所述基板的正面和反面分别布有若干正互连线和反互连线，集成电路芯片置于基板正面，其上的焊盘通过键合线与正互连线一端金手指键合，正互连线的另一端通过金属化过孔与所对应的反互连线一端连通，反互连线的另一端为焊盘，树脂层封盖在基板正面及集成电路芯片上。其制作方法是：封装模具的设计制作；基板的设计制作；集成电路芯片与基板的粘接；键合集成电路芯片与基板。其优点是：不需要引线框架，不需要专业封装设备，工艺流程简单易实现，制造成本低；封装的外形无引脚，因而封装后的芯片可以具有更好的频率特性，适用于单个芯片或多个芯片的封装。

Description

一种无引线集成电路芯片封装
技术领域
本发明涉及一种无引线集成电路芯片封装。
背景技术
集成电路封装除了起安放、固定、密封、保护芯片的作用外，还提供电流路径以驱动集成电路芯片上的电路，分布集成电路芯片上的信号，并将芯片工作时产生的热量带走。随着工作速度的增加，加上低工作电压与芯片引脚的迅速增加，电容与电感寄生耦合效应迅速增加，封装中一些原本被忽略的电气效应已经开始影响电路的正常工作。因此集成电路封装的要求除了满足基本的电气连接功能外，还要能够解决因集成电路芯片技术的发展而提出的高频/高速以及引脚数目增加而造成的信号完整性问题。
因此，集成电路封装对器件性能的影响越来越大，某些集成电路的性能受封装技术的限制与受集成电路芯片性能的限制几乎相同，甚至更大。集成电路封装是电子器件发展不可分割的组成部分，它涉及到材料、电子、热、力学、化学、机械和可靠性等多种学科的技术，已越来越受到学术界和工业界的广泛重视和关注。
目前常用的集成电路封装种类有引脚***的DIP型、表面贴装的QFP型和塑料封装侧面引接的PLCC型，请参见图7～9。它们都需要引线框架，制作时将芯片放在引线框架上，芯片上的焊盘通过金丝或铝丝键合的方法连接到引脚的前端，然后通过引脚与外电路相连。DIP型引脚11长且粗大，既影响了封装后芯片的频率特性，又不易使封装小型化。随着集成电路技术的不断发展，对高频/高速等电特性要求的提高以及引脚数目的增加，引脚***型发展到表面贴装型和侧面引接型12、13，它们的引脚(线)一般较短并具有较好的频率特性。但因为它们都需要引线框架，同时为保证引线框架的强度和整体性，框架上的各引线用同样金属连接，在封装前必须分别再切断各引线键的连接线。这一方面需要专用设备、增加工艺步骤，同时会增大导电材料的消耗，必然会增加生产成本。新近，出现了引脚呈球栅阵列的BGA型集成电路封装，请参见图10。虽然引脚大大减短且具有较好的频率特性，但球形焊脚的连接需有专门的设备和相应的工艺程序，同样会使生产效率相对降低，成本增高。
发明内容
本发明的目的在于设计一种生产工艺简单、成本低且频率特性好的一种无引线集成电路芯片封装，它由以下技术方案来实现：
包括基板、集成电路芯片、若干键合线和封盖层，其中所述基板的正面和反面分别布有若干正互连线和反互连线，集成电路芯片置于基板正面，其上的焊盘通过键合线与正互连线一端金手指键合，正互连线的另一端通过金属化过孔与所对应的反互连线一端连通，反互连线的另一端为焊盘，封盖层封盖在基板正面及集成电路芯片上。
所述基板正面的若干金手指和基板反面若干反互连线一端的焊盘围绕集成电路芯片***呈环状分布。
所述基板上平铺两个或两个以上独立的集成电路芯片。
集成电路芯片封装方法，包括如下步骤：
A)封装模具的设计制作，包括结构设计和材料选用。其结构优选圆盘结构，其上设计浇铸槽，该槽优选设置在圆盘中心处，并优选设计成一矩形凹槽，其槽底设置有出模孔，便于将封装好的集成电路芯片顶出，出模孔优先设置在槽底中心处。浇铸槽的结构尺寸根据集成电路芯片的尺寸、封装芯片的个数、具体的封装引脚数来确定。模具的材料应具有不易变形、耐高温和便于脱模的特点，优选用聚四氟乙烯材料。
B)基板的设计制作，根据芯片上的焊盘的分布和芯片的数量来设计包括正面的正互连线、与其连接的金手指和反面的反互连线、与其连接的焊盘及连接正、反互连线的金属化过孔。
C)集成电路芯片与基板的粘接，将集成电路芯片粘贴到基板正面，并放入氮环境的加热炉内烘烤，加热温度110～130℃，时间15到25分钟。
D)键合集成电路芯片与基板，用键合线连接所述芯片上的焊盘和基板上的金手指。
E)浇铸封盖层，将连接有芯片的基板放入所述模具中，再将熔融的树脂倒入模具，充满后刮平表面，并放入氮环境的加热炉内烘烤，加热温度110～130℃，时间25～35分钟，随炉冷却至常温取出。
本发明的有益效果是：不需要引线框架，不需要专业封装设备，工艺流程简单易实现，制造成本低；封装的外形无引脚，因而封装后的芯片可以具有更好的频率特性，适用于单个芯片或多个芯片的封装。
附图说明
图1封装模具结构示意图。
图2基板正面结构图。
图3基板反面结构图。
图4本发明的结构示意图之一。
图5本发明的结构示意图之一的A-A剖视示意图。
图6本发明的结构示意图之二。
图7引脚***的DIP型集成电路芯片封装。
图8表面贴装的QFP型集成电路芯片封装。
图9侧面引接的PLCC型集成电路芯片封装。
图10引脚呈球栅阵列的集成电路封装。
图中，1基板，2键合线，3集成电路芯片，4正互连线，5金手指，6金属过孔，7基板反面的焊盘，8反互连线，9环氧树脂封盖层，10放置芯片中心区，11、12引脚，13外线路引接处，14焊球，20封盖模具，21浇铸槽，22出模孔。
具体实施方式
下面结合附图和具体实施例对本发明做进一步说明。
实施例1
首先设计制作封装模具20。对照图1，该模具用聚四氟乙烯材料制作，呈圆盘形结构，在其中心部位设有一矩形的浇铸槽21，槽底中心有一出模孔22。
再设计制作基板1，本实施例是根据一0.8×0.7mm2编码芯片设计。基板正面的正互联线4、金手指5及金属过孔6的分布见图2，基板反面的反互联线8、焊盘7及金属过孔6的分布见图3。从图中可见，正面的若干金手指5和反面的若干焊盘7都是围绕着基板正面中心处放置的芯片3而围成相似的矩形环。
基板1制作完成后就可进行集成电路芯片的粘接。将上述芯片一面刷上红胶粘贴到基板正面的放置芯片中心区10内，并放入氮环境的加热炉内烘烤，加热温度控制在110℃，时间15分钟。
烘烤后从炉中取出，进行集成电路芯片与基板的键合。用铝丝(键合线2)一端连接芯片上焊盘，一端连接基板上的金手指5，请参见图4、图5。芯片上的所有焊盘与基板上的所有金手指5都一一对应连接后，就可进行封盖层9的浇铸。此时，将上述连接好芯片的基板放入封装模具20中的浇铸槽21内，再将熔融的环氧树脂倒入该槽内，环氧树充满该槽后刮平表面，并放入氮环境的加热炉内烘烤，加热温度110～130℃，时间25～35分钟，随炉冷却至常温取出，出模的顶杆(未绘出)从封装模具20底部(即浇铸槽21的底部)的出模孔22中伸入到浇铸槽21内，将集成电路芯片封装顶出，此时该芯片封装如图4所示结构。
实施例2
本实施例中的封装模具20与上述实施例相同，基板1与上述实施例相似(未绘出)。芯片是1.2×1.0mm2解码芯片，将其一面刷上红胶，粘贴在基板放置芯片中心区10内，再将其放入氮环境的加热炉内烘烤，加热温度控制在120℃，时间20分钟。
烘烤后从炉中取出，再键合集成电路芯片3与基板1，即用金丝(键合线2)一端连接解码芯片上焊盘，一端连接基板上的金手指5，请参见图4、图5。芯片上的所有焊盘与基板上的所有金手指5都对应一一连接，连接完后进行封盖层9的浇铸。此时，将上述连接好芯片的基板放入封装模具20的浇铸槽21内，再将熔融的环氧树脂倒入槽21内，环氧树充满该槽后刮平表面，并放入氮环境的加热炉内烘烤，加热温度120℃，时间30分钟，随炉冷却至常温取出，出模的顶杆(未绘出)从封装模具20底部(即浇铸槽21的底部)的出模孔22中伸入到浇铸槽21内，将集成电路芯片封装顶出，其芯片封装如图4所示结构。
实施例3
本实施例中的封装模具20与实施例1基本相同，只是其中的浇铸槽21比实施例1中的要长些。基板的设计按平铺上述编码和解码两块芯片的方案来设计，其正面的正互连线与金手指和反面的反互连线与焊盘及正、反互连线与金属化过孔等连接与实施例1相同(其正、反面结构图未绘出)。
同上述实施例一样，将制作好的基板与芯片用红胶连接，并其放入氮环境的加热炉内烘烤，加热温度控制在130℃，时间25分钟。
烘烤后的基板及芯片从炉中取出，再将两者键合。用金丝线(键合线2)一端连接芯片上焊盘，一端连接基板上的金手指5，请参见图5、图6。芯片3上的所有焊盘与基板正面所有金手指5一一对应连接，连接完后就进行封盖层9的浇铸。此时，将上述连接好芯片的基板放入封装模具20中的浇铸槽21内，再将熔融的环氧树脂倒入该槽内，环氧树充满该槽后刮平表面，并放入氮环境的加热炉内烘烤，加热温度130℃，时间35分钟，随炉冷却至常温取出，出模的顶杆(未绘出)从封装模具20底部(即浇铸槽21的底部)的出模孔22中伸入到浇铸槽21内，将集成电路芯片封装顶出，此时该芯片封装如图6所示结构。
上述实施例仅为了更充分解释本发明的技术方案，但本发明不局限于上述所列举的实施例。

Claims (5)

1.一种无引线集成电路芯片封装方法，其特征在于包括如下步骤：
1.1封装模具的设计制作，该模具含有浇铸槽，槽底设有出模孔；
1.2基板的设计制作，该基板包括正面的正互连线和与其连接的金手指及反面的反互连线和与其连接的焊盘，还有连接正、反互连线的金属化过孔；
1.3集成电路芯片与基板的粘接，将集成电路芯片粘贴到基板正面，并放入氮环境的加热炉内烘烤，加热温度110～130℃，时间15到25分钟；
1.4键合集成电路芯片与基板，用键合线键合所述芯片上的焊盘和基板上的金手指；
1.5浇铸封盖层，将连接有芯片的基板放入所述模具中，再将熔融的树脂倒入模具，充满后刮平表面，并放入氮环境的加热炉内烘烤，加热温度110～130℃，时间25～35分钟，随炉冷却至常温取出。
2.根据权利要求1所述的一种无引线集成电路芯片封装方法，其特征在于所述封装模具呈一圆盘结构，所述浇铸槽置于该圆盘中心部位，在该槽的槽底的中心设有出模孔。
3.根据权利要求2所述的一种无引线集成电路芯片封装方法，其特征在于所述封装模具用聚四氟乙烯材料制成。
4.根据权利要求3所述的一种无引线集成电路芯片封装方法，其特征在于集成电路芯片用红胶粘贴到基板正面后放入加热炉内烘烤。
5.根据权利要求1所述的一种无引线集成电路芯片封装方法，其特征在于所述树脂是环氧树脂。
CNB2006101613978A 2006-12-25 2006-12-25 一种无引线集成电路芯片封装 Expired - Fee Related CN100433322C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006101613978A CN100433322C (zh) 2006-12-25 2006-12-25 一种无引线集成电路芯片封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101613978A CN100433322C (zh) 2006-12-25 2006-12-25 一种无引线集成电路芯片封装

Publications (2)

Publication Number Publication Date
CN1996583A CN1996583A (zh) 2007-07-11
CN100433322C true CN100433322C (zh) 2008-11-12

Family

ID=38251598

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101613978A Expired - Fee Related CN100433322C (zh) 2006-12-25 2006-12-25 一种无引线集成电路芯片封装

Country Status (1)

Country Link
CN (1) CN100433322C (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640048A (en) * 1994-07-11 1997-06-17 Sun Microsystems, Inc. Ball grid array package for a integrated circuit
CN1152797A (zh) * 1995-11-08 1997-06-25 富士通株式会社 具有树脂封壳的元件及其制作方法
US6069407A (en) * 1998-11-18 2000-05-30 Vlsi Technology, Inc. BGA package using PCB and tape in a die-up configuration
CN2401992Y (zh) * 1999-10-19 2000-10-18 胜开科技股份有限公司 用于光感测晶片封装的塑胶封装结构
US6191477B1 (en) * 1999-02-17 2001-02-20 Conexant Systems, Inc. Leadless chip carrier design and structure
US20020149102A1 (en) * 2000-11-15 2002-10-17 Conexant Systems, Inc. Structure and method for fabrication of a leadless multi-die carrier
US6611055B1 (en) * 2000-11-15 2003-08-26 Skyworks Solutions, Inc. Leadless flip chip carrier design and structure
CN1499614A (zh) * 2002-11-07 2004-05-26 矽统科技股份有限公司 半导体封装用基板及半导体装置
CN1499613A (zh) * 2002-11-07 2004-05-26 矽统科技股份有限公司 半导体封装用基板及半导体装置
US6882057B2 (en) * 2003-06-25 2005-04-19 Via Technologies, Inc. Quad flat no-lead chip carrier
US6960824B1 (en) * 2000-11-15 2005-11-01 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless chip carrier
CN201000885Y (zh) * 2006-12-25 2008-01-02 南通大学 一种无引线集成电路芯片封装

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640048A (en) * 1994-07-11 1997-06-17 Sun Microsystems, Inc. Ball grid array package for a integrated circuit
CN1152797A (zh) * 1995-11-08 1997-06-25 富士通株式会社 具有树脂封壳的元件及其制作方法
US6069407A (en) * 1998-11-18 2000-05-30 Vlsi Technology, Inc. BGA package using PCB and tape in a die-up configuration
US6191477B1 (en) * 1999-02-17 2001-02-20 Conexant Systems, Inc. Leadless chip carrier design and structure
US6921972B1 (en) * 1999-02-17 2005-07-26 Skyworks Solutions, Inc. Leadless chip carrier design and structure
CN2401992Y (zh) * 1999-10-19 2000-10-18 胜开科技股份有限公司 用于光感测晶片封装的塑胶封装结构
US6611055B1 (en) * 2000-11-15 2003-08-26 Skyworks Solutions, Inc. Leadless flip chip carrier design and structure
US20020149102A1 (en) * 2000-11-15 2002-10-17 Conexant Systems, Inc. Structure and method for fabrication of a leadless multi-die carrier
US6960824B1 (en) * 2000-11-15 2005-11-01 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless chip carrier
CN1520611A (zh) * 2001-06-28 2004-08-11 �ƶ���ɭ��ϵͳ�ɷ����޹�˾ 制造无引线的多模具承载体用的结构和方法
CN1499614A (zh) * 2002-11-07 2004-05-26 矽统科技股份有限公司 半导体封装用基板及半导体装置
CN1499613A (zh) * 2002-11-07 2004-05-26 矽统科技股份有限公司 半导体封装用基板及半导体装置
US6882057B2 (en) * 2003-06-25 2005-04-19 Via Technologies, Inc. Quad flat no-lead chip carrier
CN201000885Y (zh) * 2006-12-25 2008-01-02 南通大学 一种无引线集成电路芯片封装

Also Published As

Publication number Publication date
CN1996583A (zh) 2007-07-11

Similar Documents

Publication Publication Date Title
US7842597B2 (en) Chip package, chip packaging, chip carrier and process thereof
US6525942B2 (en) Heat dissipation ball grid array package
CN110197793A (zh) 一种芯片及封装方法
US6054338A (en) Low cost ball grid array device and method of manufacture thereof
US6759752B2 (en) Single unit automated assembly of flex enhanced ball grid array packages
US10475752B2 (en) Semiconductor package structure and method of making the same
US9899208B2 (en) Molded leadframe substrate semiconductor package
CN106992170A (zh) 具有嵌入式电子装置的多个平面的封装装置
US9147600B2 (en) Packages for multiple semiconductor chips
TWI485819B (zh) 封裝結構及其製造方法
CN102163590A (zh) 基于埋置式基板的三维多芯片封装模块及方法
TW200410380A (en) Leadless semiconductor packaging structure with inverted flip chip and methods of manufacture
KR100587081B1 (ko) 개선된 열방출 특성을 갖는 반도체 패키지
CN103594432A (zh) 一种刚柔结合板的三维封装散热结构
CN103594433A (zh) 一种制作刚柔结合板的三维封装散热结构的方法
TW202141718A (zh) 半導體模組及其製造方法
CN104465555A (zh) 半导体封装及其制造方法
CN100433322C (zh) 一种无引线集成电路芯片封装
CN201000885Y (zh) 一种无引线集成电路芯片封装
CN106684054A (zh) 一种晶圆片级芯片规模封装结构及其制备方法
US9401345B2 (en) Semiconductor device package with organic interposer
CN207320093U (zh) 一种晶圆片级芯片规模封装结构
CN207320094U (zh) 一种晶圆片级芯片规模封装结构
CN102376666B (zh) 一种球栅阵列封装结构及其制造方法
CN104701292A (zh) 一种高速ic-qfn封装协同优化设计方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Assignee: Zhuhai Huajing Microelectronics Co., Ltd.

Assignor: Nantong University

Contract record no.: 2010440000673

Denomination of invention: The encapsulation of integrated circuit chip without lead

Granted publication date: 20081112

License type: Exclusive License

Open date: 20070711

Record date: 20100608

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081112

Termination date: 20141225

EXPY Termination of patent right or utility model