TWI298912B - Method of manufacturing a silicon dioxide layer - Google Patents

Method of manufacturing a silicon dioxide layer Download PDF

Info

Publication number
TWI298912B
TWI298912B TW094131751A TW94131751A TWI298912B TW I298912 B TWI298912 B TW I298912B TW 094131751 A TW094131751 A TW 094131751A TW 94131751 A TW94131751 A TW 94131751A TW I298912 B TWI298912 B TW I298912B
Authority
TW
Taiwan
Prior art keywords
deposition
nitrogen
substrate
seem
layer
Prior art date
Application number
TW094131751A
Other languages
English (en)
Other versions
TW200633064A (en
Inventor
Nicolas Daval
Ian Cayrefourcq
Aerde Steven R A Van
Konstantin Bourdelle
Blank Marius J De
Der Jeugd Cornelius A Van
Original Assignee
Soitec Silicon On Insulator
Asm Int
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec Silicon On Insulator, Asm Int filed Critical Soitec Silicon On Insulator
Publication of TW200633064A publication Critical patent/TW200633064A/zh
Application granted granted Critical
Publication of TWI298912B publication Critical patent/TWI298912B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

1298912 九、發明說明： ^ 【發明所屬之技術領域】 _ 本發明關於一種製造沉積於基板上之低粗糙度二氧化 石夕層的方法，以及關於一種製造含有例如二氧化石夕層作為 5 埋入層（buried layer)之複合基板或晶圓的方法，尤其適用 於光學、光電或電子領域。 Φ 【先前技術】 連接圖1A至1E係揭示用於製造此一複合基板之先前 10 技藝方法之不同步驟。 、由圖1A可發現，首先將二氧化矽層2沉積於稱為，，來 ，基板”之塊狀基板丨上，因為其將用以提供將於之後構成 複合基板的頂層之材料。鑒於欲製得之複合基板的種類， 此來源基板可為例如矽、鍺化矽、應變矽或鍺。 15 於用來實現二氧化矽層2沉積之不同技術中，熟習本
φ 技"之人士已知的技術之一係以首字母縮略字”LPCVD 表示者，此代表使用，，正石夕酸四乙醋，，作為來源材料之 二氧化矽薄膜之，，低壓化學氣相沉積，，。 此/冗積作用係經由引入基板或一批基板1於lpcvd 2〇 巧器的内部’並且藉使反應器中之基板暴露於正石夕酸四 乙酯(作為二氧切(Si〇2)之來源材料)而進行，其中正 四乙酯之化學式為Si(OC2H5)4。 相/又於其他氧化物沉積方法（例如低溫或高溫沉積 ’’馨於所製得之氧化物層的均勻性或密度，此方法提供 .1298912 某些優點。 接著，使因而製得的二氧化矽層2受到退火作用，俾 改良其結構及電性。 然而，以TEOS沉積之層具有比熱成長層明顯較高的 表面粗链度。因此’於與其他基板結合之前’必須有額外 的化學機械拋光(CMP)步驟，以弄平二氧化矽層2的自由表 面0
15 依此，係使用具有磨蝕糊漿或液體之拋光磨頭h(可參 照圖1B)。 接著，由圖1C可發現，經由佈植原子物質，來源、基板 1内部生成弱區10。 “原子物質佈植(atomic species implantation)，，一詞代李 任一種分子或離子物質之轟擊，係可將該物質引入來源義 板1之材料中，其中該物質之最大濃度係位於與轟擊面二 離特定深度處，於本例子中之該深度較佳為大於二氧化石夕 層2的厚度。分子、離子或原子物質係以亦分配於最大值 之能量引入材料中。 舉例來說，可使用離子束佈植機或電漿佈植機，進行 將原子物質佈植於來源基板1中。 該佈植作用較佳係經由離子轟擊進行。佈植的離子物 質更佳為氫。可有利地單獨使用其他離子物質或合併氫使 用’例如稀有氣體(例如氦氣)之離子。 弱£ 1 0係標記出兩區域（即基板的薄頂層1 1及剩餘部 分12)之間之界面。 20 1298912 經由實例，可參照關於已知品名為”Smart Cut”之方法 ’ 之文獻。 ^ 接著，經由分子結合，使支持基板3結合於二氧化石夕 層2的自由表面（請參照圖1D)。 5 最後，如圖1E所示，沿著弱區1〇，從來源基板1分離 剩餘部分12,俾僅保持頂層11位於二氧化矽層2和支持基 板3上。 鲁關於分離，可使用以下技術之一（單獨或合併使用）：施 [〇 加機械或電氣來源之應力、化學餘刻或供應能量（雷射、微 波、電感加熱及火爐處理）。該分離技術係為熟習本技藝之 人士所知曉，在此不贅述。 因而製得之複合基板則以參考符號4表示。 於上述方法中，圖1B之拋光步驟產生許多缺點，例如 15 斤生的層體2缺乏均勻性、缺乏製程再現性(reproducibility of the process)及低製程生產量。 • 再者，此額外的步驟提高每一基板或晶圓的製造成本。 【發明内容】 本發明之目的係為了克服上述缺點，尤其省略化學及 ~ 機械拋光步驟。 、因此，本發明之目的係為了改良LPCVD TE0S沉積 ^ ’以製付符合基板直接結合規範(_表面粗糖度 、均勻 度及顆粒密度)且可用作埋人式氧化層之高品質二氧化石夕層 1298912 = 本毛明之目的亦在於提供一種具有較優的電氣 特性之界面。 ^ 為了達到此目的，本發明提供一種製造低粗糙度的二 氧化矽層之方法。 此方法之特徵在於包含以下步驟：
15
、、、二由低壓化學氣體沉積(LPCVD)法沉積二氧化矽層 :土板f ^沉積方法係同時使用正㈣四以旨(㈣幻流 a為積用之來源材料以及與teqs不反應的稀釋 孔體流’使得稀釋氣體流/TEQS流比例係介於G.5與100之 m姓=6GGC與12G(rC間之溫度下使該 退火達持、㈣間為介於U)分鐘與M、時之間。 稀釋氣體k佳係選自氮氣、氬氣 氣陶及其混 合物。 、去找ί 1火步驟&佳係於介於7G(rc與9G(rC間之溫度進行 達持續時間為介於1與4小時之間。 並任有，該退火步驟係於含有氮氣、氬氣或氦氣或 其任一混合物之惰性環境中進行。 的)特性單獨4^ ^併糾以下本發明之他有利的(但非限定 -於該沉積方法，氮氣/τ 與10之間，更佳為約3,6; 比例較佳為介於2 -沉積溫度較佳為介於625。〇與725。(： 於65(TC與70(rc之間，最佳為約675。〇 ; a 4為" 20 1298912 5 _沉積壓力較佳為介於1〇與1〇〇〇帕(1>幻之間， 介於50與150帕之間，最佳為約1〇〇帕； 為 -TEOS流較佳係介於1〇與2〇〇 s_之間，更佳為介 =〇與9〇8_之間，最佳為約7〇8_，並且氮氣流係介 t與2000 sccm之間，更佳為介於1 〇〇與500 SCCm之間， 最佳為約250 seem。 Ί 有利的是 10 15
乳乳/;,L你添加於氮氣/TEOS混合物中，其 中該氧氣流係介於5與100 sccm之間，較佳為介於1〇盥 4〇SCcm之間，更佳為約25sccm。 ” 該二氧化石夕層之厚度較佳為介於10與400奈米之間。 本發明亦提供-種製造具有埋人式二氧切層之複合 ’尤其適用於光學、光電或電子領域之應用， 该方法包含以下步驟： )、、星由如則述申睛專利範圍中任一項之方法，將二氧化梦 層沉積於稱為”來源基板，，之第一基板， :植，子物質(atomicspecies)於該來源基板内，俾於其 界=出—弱區以自該基板之剩餘部分區分薄頂層其 中該薄頂層係與該二氧化矽層接觸， 分ί黏附作用’直接地使稱為’，支持基板”之第二基 板與一氧化矽層結合， :著及弱H分離該來源基板之剩餘部分，俾製得該複合 基板。 ’其中該來源基板係由選自石夕、錯、錄化石夕 (SlGe)或應變矽(strained silicon)之材料所製成。 b) c) d) 20 1298912 本發明之其他特性及優點，由以下本發明之詳細說 - 明，當可明白。 . 該詳細說明係參照隨附圖式而為之。 5 【實施方式】 根據本發明，圖1A之二氧化矽沉積步驟係改良如下。
,,本發明人於此刻已發現，藉著於沉積方法期間使用稀 φ 釋氣體流以及同時使用TE〇S流，可降低經由”LPCVD TEfS/儿積法所製彳于之一氧化石夕層的粗糙度。稀釋氣體較佳 1〇 為氮，，但其可為任一種不與TEOS反應之其他氣體，其 中氬氣(Ar)及氦氣(He)為非限制的實例。另外，可使用任一 種此等非反應性氣體之混合物。 此刻將描述用以測定最佳操作條件之試驗。 一氧化矽沉積作用係經由低壓氣體化學沉積(LpcVD) 15 方法而進行，其包含： 將一批來源基板引入LPCVD反應室的處理室内部， 於升溫下、於低壓下，引入不同化學反應物之氣流， 俾因氣體反應物間之化學反應而形成二氧化矽層。 用於此等試驗申之反應器係為垂直式批量反應器（以商 2〇 標 “A400”，售自 ASM)。 氣體反應物為正矽酸四乙酯（TE〇s)、氧氣，並且於某 些例子甲係為氮氣。 TEOS為相當具惰性的材料，在室溫下為液體。te〇s 蒸氣可自起泡器(使用载氣，例如氮氣或氬氣)或自直接流體 1298912 注射系統供應至反應器的處理室中。
1)比較方法 a)方法A 使用以下表1中所述之操作條件，分別於三片矽基板 上製造三個二氧化矽層。 表1 步驟名稱 時間 (hh:mm:ss) 溫度 (°c) N2流 (seem) TEOS 流 (seem) 〇2流 (seem) 壓力 (MTorr) 送入晶舟 0:10:00 650 1000 睡 atm 泵送 0:15:30 至675 畴 細 膚 清洗 0:10:30 675 500 爾 麵 750 泵送/檢漏 0:07:20 675 麵 隱 麵 義 安定化 0:30:00 675 500 麵 嫌 750 預沉積 0:05:00 675 麵 100 沉積 0:48:30 675 嫌 70 25 750 後沉積 0:05:00 675 爾 100 泵送/清洗 0:15:00 675 500 麵 讎 • 回填 0:11:00 至650 5000 画 麵 至atm 送出晶舟 0:10:00 650 痛 atm “atm”代表”大氣壓力” “seem”代表”每分鐘之標準立方公分” 750 mTorr相當於100帕。 1298912 藉以下化學反應形成二氧化矽層： SKOQH5)4(液體）-> Si〇2(固體)+ 4(¾¾(氣體)+ 2H20(氣體） 5 於此例中，氮氣僅用以清洗(purge)處理室，但其於沉 積步驟期間不存在。 重複沉積方法，俾製得不同厚度的二氧化;5夕層。 此方法稱為方法A。
,b)方法B 除沉積壓力為1200 mTorr (160帕）替代750 mTorr (100 帕）之外，使用表1中所述之操作條件，重複方法A。 此方法稱為方法B。
15 C)方法C 除沉積溫度為635°c(替代675。〇及TEOS流為50sccm (替代70 seem)之外，使用表1中所述之操作條件，重複方 _ 法A。 此方法稱為方法C。 20
2)根據本發& a)方法D 重複上述方法，但使用以下表2中所述之操作條件 25 .1298912 表2 步驟名稱 時間 (hh:mm:ss) 溫度 fc) 乂流 (seem) TEOS 流 (seem) 〇2流 (seem) 壓力 (MTorr) 送入晶舟 0:10:00 650 1000 雜 晒 atm 泵送 0:15:30 至675 麵 嫌 禱 麵 清洗 0:10:30 675 500 麵 _ 750 泵送/檢漏 0:07:20 675 蒙 • 麵 麵 安定化 0:30:00 675 500 晒 750 預沉積 0:05:00 675 500 舖 100 麵 沉積 0:49:00 675 500 70 25 750 後沉積 0:05:00 675 500 讎 100 栗送/清洗 0:15:00 675 500 麵 戀 回填 0:11:00 至650 5000 睡 至atm 送出晶舟 0:10:00 650 麵 霸 atm “atm”代表”大氣壓力” “seem”代表”每分鐘之標準立方公分” 750 mTorr相當於100帕。
此方法稱為方法D。 b)方法E ίο 重複方法D，但以氮氣流250 seem替代500 seem。 此方法稱為方法E。 -13- 1298912 五個上述方法之主要沉積參數係摘錄於以下之表3中。 表3· TEOS沉積步驟之比較 方法名稱 溫度 CC) TE0S 流 (seem) N2流 (seem) 〇2流 (seem) 壓力 (帕） n2/teos 比例 方法A 675 70 0 25 100 ~· _ 0 方法B 675 70 0 25 160 0 方法C 635 50 0 25 100 0 方法D 675 70 500 25 100 7.2 方法E 675 70 250 25 100 3.6 接著，於氬氣或氮氣中，於大氣壓力下，於溫度介於 700與900°C之間，使不同的二氧化石夕層受到退火步驟達1 至4小時。 於經由退火步驟製得之二氧化矽（Si〇2)層之緻密化 鬱 （densification)作用之後，經由ADE ACUMAP反射儀測量
Si02層的厚度。 結果係示於圖2中。 圖2之圖式代表針對經由方法a至E製得之Si02層， 於緻密化作用後之Si02層厚度的標準差（sdt)(以埃 ^ 計）(0.1奈米）對應沉積作用後之平均厚度（MT)(以埃 計)(0.1奈米）。 ' 由圖式可發現，以方法D可獲致良好結果（基於厚度 1298912 均勻度）’並且以方法E可獲致較佳結果，尤其針對厚度 低於200奈米者。 再者，針對1x1平方微米掃描，經由AFM技術，於 不同的緻猎氧化層的中心進行粗糙度測量。 結果係顯示於圖3中。 圖3之圖式代表針對經由方法A至E製得之Si02層，
10 15 粗鏠度屬數值⑻(以埃計)(〇」奈米）對應沉積作用後之 平均厚度(MT)(以埃計)(〇丨奈米）。 此等粗輪度測量之目標明顯地在於特徵化氧化層欲 直接地結合於支持基板之能力。 結合作用之容許粗糙度通常低於0 55奈米。 由圖3可發現，沉積作用愈厚，則其更為粗輪。然而， 於特定厚度下’方法E提供最佳結果，即低粗輪度。 此外’可達成欲結合之-或二表面之電聚活化處理， 俾進一步提高結合能量。 .最後’根據本發明之方法的最佳操作條件可摘錄如 下· 較佳為介於10與200 sccm之間，更 與9〇Sccm之間，最佳為約7〇sccm 為；丨於 系氣—•較佳為介於5與100 seem之間，更佳為八、 與40 seem之間，最佳為約25 seem ，於 II t •較佳為介於10與2000 seem之間，更佐、 100與500 sccm之間，最佳為約25〇 sccm。佳為介於 氮氣：至靡之比例：較佳為介於〇5 •穴ιυο之間， -15- 20 1298912 更佳為介於2與1G之間，最佳為約3·6。 較佳為介於625〇c與725t之 _與7〇(rc之間，最佳為約67rc。更佳為”於 佳為介於1G與誦L更 與150帕之間，最佳為約1〇〇帕。 於 里主條件：較佳為介於00(TC盘1200V夕戸弓、去处士 於10分鐘與6小時估、0 c之間達持續時間介 達持續時間介於Ί與4小時之間。"於7GG c與9G(rc之間 雖然退火步驟最簡單係於 下操作），但亦可於龍wA「mτ進订(於大祕力 上定鳥r鬥向、Μ或車⑽麗力下進行退火步驟。於以 二條件係取決於特殊的沉積反應器條 件，例如反應器幾何及尺度。 τ 15 班立再者友退火、境似乎不是非常重要的。雖然惰性退火 衣士兄(例如氮氣、氬氣或氦氣）具有優點為沉積氧化層下方 之^板不被氧化之優點，但似乎惰性環境中之退火以及氧 化％丨兄中（例如空氣或氮氣/空氣混合物）之退火步驟二者 降低薄膜的粗縫度。 於製造方法中將可明顯地發現，惰性退火環境為較 佳，因為下方基板於退火期間之氧化反應是不合意的。 本發明亦提供一種製造如先前所述之複合基板4的方 法，請參照圖1Α至1Ε，但其中LpCVD步驟係根據上述 方法實現。 ' 再者’省略圖1B之CMP先前技藝夕騍。 經由實施例，藉分別使用矽二錄化矽、應變矽及鍺作 -16 - 1298912 f來源基板1，因而可製得已知首字母縮略字為“SOI，，、 I”、“sSOi”及“ G0I”之基板（分別代表“絕緣體上矽”、 絕緣體上鍺化矽”、“絕緣體上應變矽，，及“絕緣體上鍺，，）。 【圖式簡單說明】 圖1八至1E為製造具有埋入式二氧化矽層之複合基板 之先前技藝方法所用之不同步驟的示意圖， 圖2為顯示二氧化矽層厚度的標準差（|51)1[)圖，其為 二，氧化矽層的平均厚度數值(MT)之函數，後者係根據不同 = ”LPCVDTEOS’1_，m — ^^# 其他則為比較方法。 ^ 圖3為顯示二氧化矽的粗糙度(R)圖，其 ^ 的平均厚度數值(MT)之函數，後者係據不^一^化石夕層 15 丽，，法沉積，其中-些方法相當於本^不^，⑽VD 較方法。 x乃，其他則為比 【主要元件符號說明】 1 基板 2 二氧化矽層 3 支持基板 4 複合基板 10 弱區 11 薄頂層 12 剩餘部分 -17- 20 1298912 h 拋光磨頭

Claims (1)

1298912 一 « 專利申請案第094131751號 ROC Patent Appln. No. 094131751 修正後無劃線之中文申請專利範圍替換本-附件（二) Amended Claims in Chinese 一 Enel. Π Π 〔民國96年11月20日送呈) (Submitted on November 20, 2007) 十、申請專利範圍： 1. 一種製造低粗糙度之二氧化矽層（2)之方法，其包含下 列步驟： 經由低壓化學氣體沉積(LPCVD)方法沉積二氧化 矽層（2)於基板（1)上，該沉積方法係同時使用正矽酸四 乙酯（TEOS)流作為供薄膜沉積用之來源材料及與 TEOS不反應的稀釋氣體流，使得稀釋氣體/TE0S比例 係介於〇·5與100之間； 於介於600°C與1200°C間之溫度下使該二氧化石夕 層退火達持續時間為介於1〇分鐘與6小時之間。 2.如申請專利範圍第1項之方法，其中該稀釋氣體係選 自氮氣、氬氣(Ar)、氦氣(He)及其混合物。 3·如申請專利範圍第1項之方法，其中該退火步驟係於 介於700°C與900°C間之溫度進行達持續時間為介於i 15 與4小時之間。 4· 如申請專利範圍第1項至第3項中任一項之方法，其 中該退火步驟係於含有氮氣、氬氣或氦氣或其任一混 合物之惰性環境(inert ambient)中進行。 5· 如申請專利範圍第1項之方法，其中該稀釋氣體為氮 氣，且於該沉積方法期間，氮氣/TEOS比例係介於2 與10之間。 6· 如申請專利範圍第5項之方法，其中於該沉積方法期 間，氮氣/TEOS比例為約3.6。 7. 如申請專利範圍第1項之方法，其中沉積溫度為介於 Ϊ298912 625°c 與 725°c 之間。 8. 如申請專利範圍第7項之方法，其中沉積溫度為介於 650°C 與 700°C 之間。 9. 如申請專利範圍第8項之方法，其中沉積溫度為約675 V。 10. 如申請專利範圍第1項之方法，其中沉積壓力為介於 10與1000帕之間。
10 15
11. 如申請專利範圍第10項之方法，其中沉積壓力為介於 50與150帕之間。 12. 如申請專利範圍第11項之方法，其中沉積壓力為約 100 帕。 13. 如申請專利範圍第1項之方法，其中該稀釋氣體為氮 氣，且TEOS流係介於10與200 seem之間，並且氮 氣流係介於10與2000 seem之間。 14. 如申請專利範圍第13項之方法，其中TEOS流係介於 50與90 seem之間，並且氮氣流係介於100與500 seem 之間。 15·如申請專利範圍第14項之方法，其中TEOS流為約 70 seem，並且氮氣流為約250 seem。 16. 如申請專利範圍第1、5、6、13、14或15項中任一項 之方法，其中該稀釋氣體為氮氣，且氧氣流係添加於 氮氣/TEOS混合物中，其中該氧氣流係介於5與100 seem之間。 17. 如申請專利範圍第16項之方法，其中該氧氣流係介於 20 i2989l2 18. 19. 20. 15 20 21. 1〇與40 seem之間。 如申請專利範圍第17項之方法，其中該氧氣流 seem 〇 =請專利範圍第1項之方法，其中該二氧化石夕層 <厚度為介於10與400奈米之間。 =製造具有埋人式二氧㈣層⑺之複合基板⑷的 於:二適:於光學、光電或電子領域 ，其特徵在 ^經由如申請專利範圍第1項至第19項中任一項之 f法，將二氧化矽層（2)沉積於稱為，，來源基板，，之 弟一基板(1)上， 佈植原子物質於該來源基板⑴内，俾於其中界定 =弱區（1〇)以自該基板之剩餘部分⑽區分 接^⑴）’其中該薄頂層（11)係與該二氧化石夕層⑺ 由^子黏附作用，直接地使稱為“支持基板，’之 =了基板(3)與二氧化矽層（2)結合， 3，區⑽)分離該來源基板⑴之剩餘部分 (2) ’俾製得該複合基板(4)。 =專，第2。項之方法，其中該 料鍺、錯化石_6)或應變雜_ b) C) d)
TW094131751A 2004-09-16 2005-09-15 Method of manufacturing a silicon dioxide layer TWI298912B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2004/011616 WO2006029651A1 (en) 2004-09-16 2004-09-16 Method of manufacturing a silicon dioxide layer

Publications (2)

Publication Number Publication Date
TW200633064A TW200633064A (en) 2006-09-16
TWI298912B true TWI298912B (en) 2008-07-11

Family

ID=34959489

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094131751A TWI298912B (en) 2004-09-16 2005-09-15 Method of manufacturing a silicon dioxide layer

Country Status (6)

Country Link
US (1) US7645486B2 (zh)
EP (1) EP1789999B1 (zh)
JP (1) JP4796066B2 (zh)
CN (1) CN100474529C (zh)
TW (1) TWI298912B (zh)
WO (1) WO2006029651A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101529578B (zh) 2006-10-27 2012-01-11 硅绝缘体技术有限公司 用于转移在具有空位团的基片中形成的薄层的改进方法
FR2913528B1 (fr) 2007-03-06 2009-07-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche d'oxyde enterree pour la realisation de composants electroniques ou analogues.
EP1978554A3 (en) * 2007-04-06 2011-10-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate comprising implantation and separation steps
FR2926674B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
JP2009260313A (ja) 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP5391599B2 (ja) * 2008-07-14 2014-01-15 オムロン株式会社 基板接合方法及び電子部品
JP2011029594A (ja) * 2009-06-22 2011-02-10 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
CN102011105B (zh) * 2010-10-12 2014-06-04 上海宏力半导体制造有限公司 低压淀积氧化硅工艺方法
FR2968121B1 (fr) 2010-11-30 2012-12-21 Soitec Silicon On Insulator Procede de transfert d'une couche a haute temperature
CN102270578A (zh) * 2011-08-01 2011-12-07 无锡中微晶园电子有限公司 掺杂衬底上的超薄SiO2生长工艺
CN102931063B (zh) * 2011-08-10 2016-05-11 无锡华润上华半导体有限公司 双栅介质层的制作方法
CN102674373B (zh) * 2012-05-28 2014-01-29 上海华力微电子有限公司 利用正硅酸乙酯制备二氧化硅的设备及方法
US9265488B2 (en) 2013-03-13 2016-02-23 Medtronic Vascular, Inc. Suturing device and method for sealing an opening in a blood vessel or other biological structure
US9314229B2 (en) 2013-03-13 2016-04-19 Medtronic Vascular, Inc. Suturing device and method for sealing an opening in a blood vessel or other biological structure
CN103526181B (zh) * 2013-10-18 2016-06-22 四川飞阳科技有限公司 Lpcvd自动补水***
CN104561928A (zh) * 2014-12-24 2015-04-29 浙江大学 一种在玻璃基底上沉积二氧化硅薄膜的方法
US9570289B2 (en) * 2015-03-06 2017-02-14 Lam Research Corporation Method and apparatus to minimize seam effect during TEOS oxide film deposition
CN109860507B (zh) * 2018-12-03 2022-01-28 中国计量大学 一种泡沫导电网/二氧化硅制备装置及控制方法
CN113363134A (zh) * 2020-03-05 2021-09-07 上海新微技术研发中心有限公司 沉积氧化硅薄膜的方法
JP7487659B2 (ja) * 2020-12-25 2024-05-21 株式会社Sumco Ｓｏｉウェーハの製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4230773A (en) * 1978-12-04 1980-10-28 International Business Machines Corporation Decreasing the porosity and surface roughness of ceramic substrates
US5028566A (en) * 1987-04-10 1991-07-02 Air Products And Chemicals, Inc. Method of forming silicon dioxide glass films
US5219774A (en) * 1988-05-17 1993-06-15 Xicor, Inc. Deposited tunneling oxide
IT1227245B (it) 1988-09-29 1991-03-27 Sgs Thomson Microelectronics Strato dielettrico di prima interconnessione per dispositivi elettronici a semiconduttore
JPH0697158A (ja) * 1991-09-12 1994-04-08 Semiconductor Energy Lab Co Ltd 光気相反応方法
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5486267A (en) * 1994-02-28 1996-01-23 International Business Machines Corporation Method for applying photoresist
US5491104A (en) * 1994-09-30 1996-02-13 Industrial Technology Research Institute Method for fabricating DRAM cells having fin-type stacked storage capacitors
JP2822910B2 (ja) * 1995-03-17 1998-11-11 日本電気株式会社 半導体装置の層間絶縁膜の形成方法
US5869406A (en) * 1995-09-28 1999-02-09 Mosel Vitelic, Inc. Method for forming insulating layers between polysilicon layers
KR100203134B1 (ko) * 1996-06-27 1999-06-15 김영환 반도체 소자의 층간절연막 평탄화방법
US5849644A (en) * 1996-08-13 1998-12-15 Micron Technology, Inc. Semiconductor processing methods of chemical vapor depositing SiO2 on a substrate
JP3257624B2 (ja) * 1996-11-15 2002-02-18 キヤノン株式会社 半導体部材の製造方法
US5952771A (en) * 1997-01-07 1999-09-14 Micron Technology, Inc. Micropoint switch for use with field emission display and method for making same
US5933739A (en) * 1997-09-11 1999-08-03 Vlsi Technology, Inc. Self-aligned silicidation structure and method of formation thereof
US6232234B1 (en) * 1999-03-24 2001-05-15 Applied Materials, Inc. Method of reducing in film particle number in semiconductor manufacture
KR100297733B1 (ko) * 1999-06-24 2001-09-22 윤종용 하부막질 의존성을 제거한 오존-ｔｅｏｓ 산화막 증착방법 및 다중 온도로 증착이 가능한 증착장치
US6218315B1 (en) * 2000-02-24 2001-04-17 International Business Machines Corporation HTO (high temperature oxide) deposition for capacitor dielectrics
US6281140B1 (en) * 2000-06-12 2001-08-28 Taiwan Semiconductor Manufacturing Company Method of reducing the roughness of a gate insulator layer after exposure of the gate insulator layer to a threshold voltage implantation procedure
JP3916383B2 (ja) * 2000-07-18 2007-05-16 松下電器産業株式会社 半導体装置及びその製造方法
US6511924B2 (en) * 2001-04-20 2003-01-28 Applied Materials, Inc. Method of forming a silicon oxide layer on a substrate
US6858537B2 (en) * 2001-09-11 2005-02-22 Hrl Laboratories, Llc Process for smoothing a rough surface on a substrate by dry etching
FR2835095B1 (fr) 2002-01-22 2005-03-18 Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique
KR100444492B1 (ko) * 2002-05-16 2004-08-16 주식회사 하이닉스반도체 반도체소자의 제조 방법
FR2888663B1 (fr) * 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant

Also Published As

Publication number Publication date
WO2006029651A9 (en) 2007-06-28
US7645486B2 (en) 2010-01-12
WO2006029651A1 (en) 2006-03-23
EP1789999B1 (en) 2017-06-07
TW200633064A (en) 2006-09-16
EP1789999A1 (en) 2007-05-30
CN101023517A (zh) 2007-08-22
US20070134887A1 (en) 2007-06-14
JP2008513600A (ja) 2008-05-01
JP4796066B2 (ja) 2011-10-19
CN100474529C (zh) 2009-04-01

Similar Documents

Publication Publication Date Title
TWI298912B (en) Method of manufacturing a silicon dioxide layer
US11984348B2 (en) Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
JP5455626B2 (ja) ボトムアップギャップ充填のための誘電堆積プロセスとエッチバックプロセス
US8183128B2 (en) Method of reducing roughness of a thick insulating layer
TWI297171B (en) Method for fabricating a germanium on insulator (geoi) type wafer
WO2008087516A1 (en) Process for fabricating a hybrid substrate
WO2005124865A1 (ja) 貼り合わせウェーハの製造方法
US10192778B2 (en) Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof
US10573550B2 (en) Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
JP2009218579A (ja) Ｓｏｉ基板の表面処理方法
US11848227B2 (en) Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment
US8343850B2 (en) Process for fabricating a substrate comprising a deposited buried oxide layer
JP2021061413A (ja) 低温流動性酸化物層を含む半導体オンインシュレータ構造およびその製造方法
CN109742023A (zh) 晶圆表面的平坦化方法
Fournel et al. Low temperature wafer bonding
JPH08236519A (ja) フッ素含有シリコン酸化膜の製造方法
JP7487659B2 (ja) Ｓｏｉウェーハの製造方法
JP5643488B2 (ja) 低応力膜を備えたｓｏｉウェーハの製造方法
KR100845736B1 (ko) 이산화규소층의 제조방법