CN100350743C - 功率器件的驱动电路 - Google Patents
功率器件的驱动电路 Download PDFInfo
- Publication number
- CN100350743C CN100350743C CNB021528144A CN02152814A CN100350743C CN 100350743 C CN100350743 C CN 100350743C CN B021528144 A CNB021528144 A CN B021528144A CN 02152814 A CN02152814 A CN 02152814A CN 100350743 C CN100350743 C CN 100350743C
- Authority
- CN
- China
- Prior art keywords
- signal
- circuit
- potential difference
- main signal
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/18—Modifications for indicating state of switch
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
- Logic Circuits (AREA)
Abstract
本发明提供能够可靠地阻止发生基于高电位侧电位基准的负噪声、dv/dt等的误信号的功率器件驱动装置,驱动电路具备:移动由分别指令功率器件的导通和关断的导通信号、关断信号构成的主信号的电平并输出被移动了电平的信号的电平移动电路10;锁存主信号并将其传输到功率器件上的传输电路30;在由于主信号中的导通信号及关断信号的逻辑相同而有产生误动作的可能性的情况下,根据主信号生成用于阻止主信号传输的屏蔽信号的屏蔽信号电路40;在输入到屏蔽信号电路40上的主信号的电位与输入到传输电路中30上的主信号的电位之间提供电位差ΔV的电位差添加电路11、13。
Description
技术领域
本发明涉及功率器件的驱动电路,特别是涉及对于由高电位侧基准电位的负噪声、dv/dt产生的误信号引起的高电位侧输出的误动作的对策的技术。
背景技术
图9中示出现有的功率器件驱动电路的结构。驱动电路连接到IGBT或者MOSFET等功率器件(未图示)上来使用,生成用于驱动该功率器件的控制信号。以下说明该驱动电路。
图9所示的驱动电路具备电平移动电路10’,传输电路30’和驱动器电路50。电平移动电路10’由电阻R1、R2,高耐压场效应晶体管(以下称为「HNMOS晶体管」。)T1、T2构成。传输电路30’包括RS型触发器31,NOR门33、34,NAND门35、36,反相门37、38,由AND门构成的屏蔽信号电路40c。驱动器电路50连接到IGBT或者MOSFET等功率器件上,由其输出信号控制功率器件的驱动。
对于电平移动电路10’,输入用于控制功率器件的导通和关断动作的高电位侧信号。高电位侧信号是脉冲形的信号,输入到电平移动电路10’的HNMOS晶体管T1、T2上,电平移动到高电位。被电平移动了的信号(以下称为「导通信号」、「关断信号」。)经过传输电路30’的反相门37、38等,从驱动器电路50传输到功率器件。
发明的内容
一般,由驱动电路驱动的功率器件的负载大多是电机或者荧光灯等感性负载。由于这些感性负载或者印刷基板上的布线等寄生电感成分等的影响,在开关动作时驱动电路的高电位侧基准电位(接地线23的电位)对于地(接地线25的电位)向负侧变动,由于该变动,高电位侧信号成为误信号。该误信号有时由施加到高电位侧基准电位上的dv/dt引起,有时由高电位侧基准电位上的大的负噪声电平引起。
由于该误信号通过HNMOS晶体管T1、T2的寄生电容、寄生二极管等的缘故,电流在连接到高电位侧电源21的电平移动电阻R1、R2中流过,产生电压降,把误信号传输到后一级的传输电路30上,导致功率器件的误动作。
作为其误动作的对策,在图9所示的电路中使用逻辑滤波方式。即,设置生成用于抵销误信号的信号(以下称为「屏蔽信号」。)的屏蔽信号电路40c。屏蔽信号电路40c具体地讲生成用于进行屏蔽的信号,使得当导通信号、关断信号都成为有效时,不向RS触发器31传输这些信号。使用该屏蔽信号屏蔽输入到传榆电路30’中的导通信号、关断信号,即NAND门35、36的输出(以下称为「主信号」。)。这时,虽然把主信号与屏蔽信号的动作区域设定为相同,但是在各个动作区域中产生分散性的情况下,有时误信号传输到后一级的传输电路31中。使用图10说明这一点。
例如,考虑电平移动电路10’的输出(即,导通信号、关断信号)由于dv/dt等的影响如图10(a)所示那样急剧下降的情况。NAND门35、36的阈值电平与屏蔽信号电路40c的阈值电平由于分散性等而不同,在用图10(a)的虚线B’示出NAND门35、36的阈值电平,用虚线A’示出屏蔽信号电路40c的AND门的阈值电平的情况下,主信号、屏蔽信号分别如图10(b)、(c)所示那样变化。即,由于屏蔽信号为有效(高)的范围比主信号受到破坏而成为非有效(低)的范围狭窄,因此错误地成为非有效的主信号即误信号不能够被充分屏蔽。因此,如图10(d)所示,在作为RS触发器31的置位输入信号的锁存输入信号中发生误信号。
发明内容
本发明是为解决上述问题而产生的,其目的在于提供能够可靠地防止产生基于高电位侧电位基准的负噪声、dv/dt等的误信号的功率器件驱动装置。
本发明的驱动电路用于驱动功率器件,它具备:用于移动由分别指令功率器件的导通和关断的导通信号和关断信号构成的主信号的电平并输出被移动了电平的信号的电平移动装置;用于锁存主信号并将其传输到功率器件上的传输装置;在由于主信号中的导通信号及关断信号的逻辑相同而有产生误动作的可能性的情况下,根据主信号生成用于阻止主信号传输的屏蔽信号的屏蔽信号装置;以及用于在输入到屏蔽信号装置上的主信号与输入到传输装置上的主信号之间提供电位差的电位差添加装置。
在上述驱动电路中,屏蔽信号装置可以使主信号中的另一个反相,从而生成用于抵销主信号中的一个的屏蔽信号。
在上述驱动电路中,电位差添加装置可以由PMOS晶体管、NMOS晶体管、二极管、齐纳二极管等构成。
附图的简单说明
图1是本发明实施形态1中的功率器件的驱动电路的结构图。
图2示出本发明的功率器件的驱动电路的各节点的信号波形(其中,(a)是电平移动电路的输出波形,(b)是主信号(NAND门的输出波形),(c)是屏蔽信号波形,(d)是对于传输电路的输入信号波形)。
图3示出在功率器件的驱动电路中,用电阻元件构成电位差添加电路的例子(实施形态2)。
图4示出在功率器件的驱动电路中,用PMOS晶体管构成电位差添加电路的例子(实施形态3)。
图5示出在功率器件的驱动电路中,用NMOS晶体管构成电位差添加电路的例子(实施形态4)。
图6示出在功率器件的驱动电路中,用二极管构成电位差添加电路的例子(实施形态5)。
图7示出在功率器件的驱动电路中,用齐纳二极管构成电位差添加电路的例子(实施形态6)。
图8是实施形态7中的功率器件的驱动电路的结构图。
图9是现有的功率器件的驱动电路的结构图。
图10示出现有的功率器件的驱动电路的各节点的信号波形(其中,(a)是电平移动电路的输出波形,(b)是主信号(NAND门的输出波形),(c)是屏蔽信号波形,(d)是对于传输电路的输入信号波形)。
发明的实施形态
以下参照附图,详细地说明本发明的功率器件的驱动电路。
第1实施形态
图1示出本发明的功率器件的驱动电路的电路结构。驱动电路是生成功率器件的驱动信号的电路,具备:电平移动电路10、传输电路30和驱动器电路50。本驱动电路用高耐压集成电路(HVIC)实现。
电平移动电路10由电阻R1、R2,高耐压场效应晶体管(HNMOS晶体管)T1、T2构成。在电阻R1与HNMOS晶体管T1之间,及电阻R2与HNMOS晶体管T2之间,分别连接电位差添加电路11、13。电位差添加电路11、13在其两端之间发生电位差ΔV。
对于电平移动电路10,输入用于指令功率器件的导通和关断动作的高电位侧信号。该高电位侧信号是脉冲形的信号,分别输入到电平移动电路10的HNMOS晶体管T1、T2上,电平移动到高电位。以下,把被电平移动了的用于把功率器件控制为导通的高电位侧信号称为「导通信号」,把被电平移动了的用于把功率器件控制为关断的高电位侧信号称为「关断信号」。另外,把导通信号、关断信号总称为「主信号」。从电平移动电路10传输的主信号经过传输电路30的反相门37、38从驱动器电路50传输到功率器件。高电位侧信号是在使功率器件导通(导通信号为有效)时,使HNMOS晶体管T2导通,另外,在使功率器件关断(关断信号为有效)时,使HNMOS晶体管T1导通的控制信号。
传输电路30由RS型触发器31,NOR门33、34,NAND门35、36,反相门37、38,屏蔽信号电路40构成。屏蔽信号电路40由反相门和AND门构成。传输电路30的反相门37、38分别连接电平移动电路10的电位差添加电路11、13的高电位侧端。屏蔽信号电路40的反相门的输入分别连接电位差添加电路11、13的低电位侧端。
屏蔽信号电路40是生成屏蔽信号的电路,该屏蔽信号用于当导通信号、关断信号的双方都成为有效时,对于这些主信号进行屏蔽,使得不能够向RS触发器31传输这些主信号。这是因为当导通信号、关断信号的双方都成为有效时,如果原样不变地传输这些信号,则RS触发器31将进行误动作。
在传输电路30中,NOR门33进行经过反相门37、NAND门35输入的来自电平移动电路10的导通信号(主信号)与由屏蔽信号电路40生成的屏蔽信号的NOR运算,把其结果传输到RS触发器31的置位输入(S)。NOR门34进行经过反相门38、NAND门36输入的来自电平移动电路10的关断信号(主信号)与由屏蔽信号电路40生成的屏蔽信号的NOR运算,把其结果传榆到RS触发器31的复位输入(R)。
特别是,在上述驱动电路中,把屏蔽信号电路40的输入连接到电位差添加电路11、13的低电位侧,把传输电路30的输入连接到电位差添加电路11、13的高电位侧。由此,在主信号因dv/dt等产生了变动的情况下,向屏蔽信号电路40输入比输入到传输电路30的主信号低了电压ΔV的电压信号,由此,能够使屏蔽信号电路40的动作区域比NAND门35、36的动作区域扩展,即使在反相门等的阈值中存在分散性,也能够更可靠地屏蔽误信号,能够防止发生误信号。
以下,使用图2具体地说明这一点。在图2(a)中,线X示出由于dv/dt等的影响急剧下降的电平移动电路10的输出(即主信号)的变化。虚线Y示出这时的屏蔽信号电路40的输入信号的变化。虚线A示出用于在传输电路30,屏蔽信号电路40内的反相门中的逻辑反相的阈值电平。如图2(a)所示,屏蔽信号电路40的输入信号(虚线Y)变化了比对于传输电路30的输入信号(线X)的电位低了电位差ΔV的电位。由此,扩展了屏蔽信号成为有效的区域(动作区域)。作为NAND门35、36的输出的主信号如图2(b)所示那样变化,屏蔽信号如图2(c)所示那样变化。这样,通过扩展屏蔽信号成为有效的区域(动作区域),能够充分地屏蔽包含产生误信号的可能性的变动成分,如图2(d)所示,在作为对于RS触发器31的置位输入(S)的信号的锁存输入信号中不发生误信号。
如以上那样,在本实施形态中,把生成屏蔽信号时的输入信号的电位取为比控制功率器件驱动的主信号的电位低的电位。由此,能够更好地进行误信号的屏蔽,能够可靠地防止发生误信号。另外,即使在电路元件中存在分散性,也可以把电位差ΔV设定为能够得到充分的屏蔽效果的值。
实施形态2
图3示出用电阻元件构成实施形态1的驱动电路中的电位差添加电路11、13的例子。这时,电位差ΔV能够用电阻元件11a、13a的电阻值与偏置电流的积获得。即,通过适当地决定电阻元件11a、13a的电阻值,能够降低偏置电流,能够改善在该驱动电路中作为潜在问题的热损耗的问题。再有,电阻元件的级数不限定于一级,也可以构成为多级。
实施形态3
图4中示出用PMOS晶体管构成实施形态1的驱动电路的电位差添加电路11、13的例子。在图4(a)所示的电位差添加电路11b、13b中,把PMOS晶体管的反向栅极端子与源极端子进行连接使得它们成为等电位。电位差ΔV可作为PMOS晶体管11b、13b的阈值电压Vth获得。在图4(b)中示出利用了PMOS的反向栅极效果的例子。使得在PMOS晶体管的反向栅极端子与源极端子之间产生电位差那样把这些端子进行连接。这种情况下,与图4(a)的情况相比较,由于阈值电压Vth相应地增加了反向栅极端子与源极端子之间的电位差,因此由电位差添加电路11b’、13b’提供的电位差ΔV也相应地加大了其增值。
实施形态4
图5中示出用NMOS晶体管构成实施形态1的驱动电路中的电位差添加电路11、13的例子。电位差ΔV可作为NMOS晶体管11c、13c的阈值电压Vth获得。因此,电位差ΔV难以受到电流值的影响,与使用电阻元件时相比较成为稳定的值。即,能够稳定地分离主信号动作区域与屏蔽信号动作区域。
实施形态5
图6示出用二极管构成实施形态1的驱动电路中的电位差添加电路11、13的例子。电位差ΔV可作为二极管11d、13d的正向电压降值Vf获得。与使用MOS晶体管的情况相比较,正向电压降值Vf难以受到电流的影响,能够提高稳定度。另外,由于与齐纳二极管相比较,二极管的电压降值Vf小,因此通过把二极管设置成多级结构,能够细致地设定电位差ΔV的设定值。
实施形态6
图7示出用齐纳二极管构成实施形态1的驱动电路中的电位差添加电路11、13的例子。一般由于齐纳二极管的电压降值Vf大,因此用一级齐纳二极管11e、13e就能够得到很大的电位差ΔV,能够缩小设计面积。
实施形态7
图8示出实施形态7的驱动电路的结构。在本实施形态的驱动电路中,相对于一方的主信号,仅使用另一方的主信号生成屏蔽信号这一点与实施形态1的情况不同。因此,仅用2个反相门41、42构成屏蔽信号电路40b。另外,代替实施形态1的驱动电路的传输电路30中的NAND门35、36,使用反相门41、42这一点也不同。
本实施形态的传输电路30b中的NOR门33使用屏蔽信号屏蔽作为主信号的导通信号,把其结果传输到RS触发器31的置位输入(S),其中,该屏蔽信号把从与取出导通信号的半桥不同一侧的半桥中的电位差添加电路13的高电位侧取出的信号反相后得到。另外,另一个NOR门34使用屏蔽信号屏蔽作为主信号的关断信号,把其结果输入到RS触发器31的复位输入(R),其中,屏蔽信号把从与取出关断信号的半桥不同一侧的半桥中的电位差添加电路11的高电位侧取出的信号反相后得到。
在本电路结构中,在包含于屏蔽信号路径和主信号路径中的逻辑门元件的阈值,延迟时间的调整等方面不需要高精度,能够提高设计效率。另外,与实施形态1相比较,具有能够以更少的元件数量构成屏蔽信号电路的优点。
在本实施形态中,也在电平移动电路10中设置电位差添加电路11、13,把生成屏蔽信号时的输入信号的电位取为比控制功率器件的驱动的主信号的电位低的电位。由此,能够更可靠地抵销误信号。
如果依据本发明的驱动电路,则能够使生成屏蔽信号时的输入信号的电位与控制功率器件的驱动的主信号的电位不同。由此,扩展了屏蔽信号装置的动作区域,能够进行更可靠的误信号屏蔽,能够可靠地防止发生误信号。
另外,屏蔽信号装置可以使主信号中的另一个反相而生成用于抵销主信号的一个的屏蔽信号,由此,在包含于屏蔽信号的路径与主信号的路径中的逻辑门的阈值,延迟时间的调整等方面不需要高精度,能够提高设计效率。另外,能够用简单的结构实现屏蔽信号装置。
另外,可以用电阻元件构成电位差添加电路,通过适当地决定电阻元件的电阻值,能够降低偏置电流,能够改善在驱动电路中作为潜在问题的热损耗的问题。
另外,还能够用PMOS晶体管构成电位差添加电路,使用PMOS晶体管的反向栅极效应能够使阈值电压增加,在把电位差添加电路的电位差(ΔV)设定为大值时是有利的。
另外,还能够用NMOS晶体管构成电位差添加电路,这时,电位差添加电路的电位差(ΔV)难以受到电流值的影响,与使用电阻元件的情况相比较成为稳定的值。即,能够稳定地分离主信号动作区域与屏蔽信号动作区域。
另外,还可以用二极管构成电位差添加电路,这时,通过把二极管做成多级结构,能够细致地设定电位差(ΔV)的设定值。
另外,还可以用齐纳二极管构成电位差添加电路,用一级齐纳二极管能够得到很大的电位差(ΔV),能够缩小设计面积。
Claims (7)
1.一种驱动电路,该电路用于驱动功率器件,其特征在于具备:
用于移动由分别指令功率器件的导通和关断的导通信号和关断信号构成的主信号的电平并输出被移动了电平的信号的电平移动装置;
用于锁存主信号并将其传输到功率器件上的传输装置;
在由于主信号中的导通信号及关断信号的逻辑相同而有产生误动作的可能性的情况下,根据主信号生成用于阻止主信号传输的屏蔽信号的屏蔽信号装置;以及
用于在作为主信号输入到上述屏蔽信号装置上的信号与作为主信号输入到上述传输装置上的信号之间提供电位差的电位差添加装置。
2.根据权利要求1所述的驱动电路,其特征在于:
上述屏蔽信号装置通过使主信号中的另一个反相,从而生成用于抵销主信号中的一个的屏蔽信号。
3.根据权利要求1或权利要求2所述的驱动电路,其特征在于:
上述电位差添加装置由电阻元件构成。
4.根据权利要求1或权利要求2所述的驱动电路,其特征在于:
上述电位差添加装置由PMOS晶体管构成。
5.根据权利要求1或权利要求2所述的驱动电路,其特征在于:
上述电位差添加装置由NMOS晶体管构成。
6.根据权利要求1或权利要求2所述的驱动电路,其特征在于:
上述电位差添加装置由二极管构成。
7.根据权利要求1或权利要求2所述的驱动电路,其特征在于:
上述电位差添加装置由齐纳二极管构成。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP75868/2002 | 2002-03-19 | ||
JP75868/02 | 2002-03-19 | ||
JP2002075868A JP4088466B2 (ja) | 2002-03-19 | 2002-03-19 | パワーデバイスの駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1445927A CN1445927A (zh) | 2003-10-01 |
CN100350743C true CN100350743C (zh) | 2007-11-21 |
Family
ID=28035390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB021528144A Expired - Lifetime CN100350743C (zh) | 2002-03-19 | 2002-11-25 | 功率器件的驱动电路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6734706B2 (zh) |
JP (1) | JP4088466B2 (zh) |
KR (1) | KR100555615B1 (zh) |
CN (1) | CN100350743C (zh) |
DE (1) | DE10254618B4 (zh) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4313658B2 (ja) * | 2003-11-28 | 2009-08-12 | 三菱電機株式会社 | インバータ回路 |
JP3874290B2 (ja) * | 2004-01-28 | 2007-01-31 | 松下電器産業株式会社 | モータ駆動装置 |
KR101083093B1 (ko) * | 2004-09-03 | 2011-11-16 | 페어차일드코리아반도체 주식회사 | 게이트 드라이버 회로 |
JP4308735B2 (ja) * | 2004-09-06 | 2009-08-05 | Okiセミコンダクタ株式会社 | 半導体回路 |
JP4360310B2 (ja) * | 2004-10-22 | 2009-11-11 | サンケン電気株式会社 | 駆動装置 |
JP4857814B2 (ja) * | 2006-02-28 | 2012-01-18 | 株式会社日立製作所 | モータ駆動装置 |
JP4672575B2 (ja) * | 2006-03-08 | 2011-04-20 | 三菱電機株式会社 | パワーデバイスの駆動回路 |
JP4857031B2 (ja) * | 2006-06-07 | 2012-01-18 | 日立オートモティブシステムズ株式会社 | 電力変換装置 |
JP4287864B2 (ja) * | 2006-06-09 | 2009-07-01 | 三菱電機株式会社 | 駆動回路 |
DE102007006319B4 (de) * | 2007-02-08 | 2012-12-13 | Semikron Elektronik Gmbh & Co. Kg | Ansteuerschaltung mit TOP-Levelshifter zur Übertragung eines Eingangssignals und zugeordnetes Verfahren |
JP4816500B2 (ja) * | 2007-02-23 | 2011-11-16 | 三菱電機株式会社 | 半導体装置 |
JP2009240151A (ja) * | 2008-03-07 | 2009-10-15 | Seiko Epson Corp | 駆動信号供給制御用半導体装置 |
JP5475970B2 (ja) * | 2008-08-05 | 2014-04-16 | 株式会社日立製作所 | レベルシフト回路、スイッチング素子駆動回路及びインバータ装置 |
JP5402852B2 (ja) * | 2009-12-04 | 2014-01-29 | 富士電機株式会社 | レベルシフト回路 |
JP5466545B2 (ja) * | 2010-03-17 | 2014-04-09 | 株式会社 日立パワーデバイス | レベルシフト回路、および電力変換装置 |
CN101924460B (zh) * | 2010-08-02 | 2012-08-15 | 西安新光明电子科技有限公司 | 一种可抑制噪声的电平移位电路 |
JP5509123B2 (ja) * | 2011-03-01 | 2014-06-04 | ルネサスエレクトロニクス株式会社 | 半導体装置及びデータ取込方法 |
JP5936564B2 (ja) * | 2013-02-18 | 2016-06-22 | 三菱電機株式会社 | 駆動回路 |
JP5936577B2 (ja) * | 2013-04-09 | 2016-06-22 | 三菱電機株式会社 | レベルシフト回路 |
CN105024531B (zh) * | 2015-07-28 | 2017-12-01 | 英特格灵芯片(天津)有限公司 | 一种dv/dt检测与保护装置及方法 |
CN107925409B (zh) | 2016-03-17 | 2020-10-27 | 富士电机株式会社 | 电平转换电路 |
JP6719242B2 (ja) * | 2016-03-23 | 2020-07-08 | エイブリック株式会社 | レベルシフト回路 |
JP6731884B2 (ja) * | 2017-05-19 | 2020-07-29 | 三菱電機株式会社 | ハイサイドゲート駆動回路、半導体モジュール、および3相インバータシステム |
CN111886801B (zh) * | 2018-06-06 | 2022-12-06 | 华为技术有限公司 | 晶体管电路及其制造方法 |
JP7081721B2 (ja) * | 2019-03-29 | 2022-06-07 | 富士電機株式会社 | 駆動回路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60263521A (ja) * | 1984-06-09 | 1985-12-27 | Fujitsu Ltd | 論理回路 |
US5917359A (en) * | 1996-01-12 | 1999-06-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor apparatus having protective circuitry |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4638187A (en) * | 1985-10-01 | 1987-01-20 | Vtc Incorporated | CMOS output buffer providing high drive current with minimum output signal distortion |
DE4114176A1 (de) * | 1990-05-24 | 1991-11-28 | Int Rectifier Corp | Pegelschieberschaltung |
US5396108A (en) * | 1993-09-30 | 1995-03-07 | Sgs-Thomson Microelectronics, Inc. | Latch controlled output driver |
JP3550453B2 (ja) * | 1995-12-20 | 2004-08-04 | 株式会社日立製作所 | インバータ装置 |
KR100298182B1 (ko) * | 1997-06-24 | 2001-08-07 | 박종섭 | 반도체메모리소자의출력버퍼 |
JP2001145370A (ja) * | 1999-11-19 | 2001-05-25 | Mitsubishi Electric Corp | 駆動回路 |
JP2001196906A (ja) * | 2000-01-14 | 2001-07-19 | Mitsubishi Electric Corp | 保護回路、パルス発生回路および駆動回路 |
-
2002
- 2002-03-19 JP JP2002075868A patent/JP4088466B2/ja not_active Expired - Lifetime
- 2002-09-24 US US10/252,694 patent/US6734706B2/en not_active Expired - Lifetime
- 2002-11-20 KR KR1020020072250A patent/KR100555615B1/ko active IP Right Grant
- 2002-11-22 DE DE10254618A patent/DE10254618B4/de not_active Expired - Lifetime
- 2002-11-25 CN CNB021528144A patent/CN100350743C/zh not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60263521A (ja) * | 1984-06-09 | 1985-12-27 | Fujitsu Ltd | 論理回路 |
US5917359A (en) * | 1996-01-12 | 1999-06-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor apparatus having protective circuitry |
Also Published As
Publication number | Publication date |
---|---|
CN1445927A (zh) | 2003-10-01 |
US6734706B2 (en) | 2004-05-11 |
US20030179020A1 (en) | 2003-09-25 |
KR20030076181A (ko) | 2003-09-26 |
JP2003273715A (ja) | 2003-09-26 |
KR100555615B1 (ko) | 2006-03-03 |
DE10254618B4 (de) | 2004-09-23 |
DE10254618A1 (de) | 2003-10-16 |
JP4088466B2 (ja) | 2008-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100350743C (zh) | 功率器件的驱动电路 | |
CN1129969C (zh) | 基准电压半导体器件 | |
JP3635975B2 (ja) | レベルシフト回路 | |
CN1145260C (zh) | 在低电源电压时也必定能操作的电平移动器电路 | |
CN1109405C (zh) | 具有低击穿电压的输出缓冲电路 | |
CN1630172A (zh) | 半导体器件 | |
US7724045B2 (en) | Output buffer circuit | |
CN1773726A (zh) | 半导体集成电路和半导体器件 | |
US8952741B1 (en) | Level shifter | |
CN1175572C (zh) | 时钟信号控制电路和方法以及同步延迟电路 | |
KR100331946B1 (ko) | 출력버퍼회로 | |
CN1200514C (zh) | 输出缓冲装置及方法 | |
CN107947774B (zh) | 用于IGBT栅极驱动芯片的LDMOS电平移位dv/dt噪声抑制电路 | |
CN1707949A (zh) | 半导体集成电路 | |
CN1232039C (zh) | 半导体集成电路 | |
CN101034845A (zh) | 功率器件的驱动电路 | |
CN1317827C (zh) | 输出电路 | |
CN1223089C (zh) | 负载电容补偿缓冲器,其设备及方法 | |
CN1130021C (zh) | 输出电路 | |
JP2005051821A (ja) | レベルシフト回路 | |
CN1147046C (zh) | 具有使能输入的复位置位触发器 | |
CN1159850C (zh) | 低电压低频率偏移的电压控制振荡器 | |
CN1240186C (zh) | 动态电路 | |
CN1294700C (zh) | 带有用来防止伪信息感测的有源阻抗的功率控制电路 | |
CN1276584C (zh) | 有源电压电平总线开关转换器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20071121 |