JP4857814B2 - モータ駆動装置 - Google Patents

モータ駆動装置 Download PDF

Info

Publication number
JP4857814B2
JP4857814B2 JP2006053046A JP2006053046A JP4857814B2 JP 4857814 B2 JP4857814 B2 JP 4857814B2 JP 2006053046 A JP2006053046 A JP 2006053046A JP 2006053046 A JP2006053046 A JP 2006053046A JP 4857814 B2 JP4857814 B2 JP 4857814B2
Authority
JP
Japan
Prior art keywords
signal
signal transmission
semiconductor layer
layer
gate bipolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006053046A
Other languages
English (en)
Other versions
JP2007236077A (ja
Inventor
直樹 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2006053046A priority Critical patent/JP4857814B2/ja
Priority to DE102007002688A priority patent/DE102007002688A1/de
Priority to US11/655,207 priority patent/US7679944B2/en
Publication of JP2007236077A publication Critical patent/JP2007236077A/ja
Application granted granted Critical
Publication of JP4857814B2 publication Critical patent/JP4857814B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/1555—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only for the generation of a regulated current to a load whose impedance is substantially inductive
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Description

本発明は、低圧側回路から高圧側回路に制御信号を伝達するレベルシフト回路を有するモータ駆動装置に関する。
省エネルギーのため、モータをＩＧＢＴ(Insulated Gate Bipolar Transistor) 等の半導体素子で制御することは、近年、半導体素子、特にＩＧＢＴの低価格化により広く利用されている。図２に従来技術の１アーム分のモータ駆動装置の回路図を示す。図２では負荷であるモータはインダクタンスで置き換え、主電源Ｖｄの高電位側と出力間に接続している。主電源Ｖｄｄ高圧端子と上アーム側ＩＧＢＴのコレクタが配線ＨＬ１により接続されている。上アームＩＧＢＴのエミッタと出力端子が配線ＨＬ２で接続されている。下アームＩＧＢＴのコレクタと出力端子が配線Ｌ１にて接続されている。主電源Ｖｄｄ接地端子と下アームＩＧＢＴ１１１のエミッタが配線Ｌ２により接続されている。上アームＩＧＢＴのコレクタ、エミッタ間にはダイオードＨＤＩＯＤＥが並列に接続されている。下アームＩＧＢＴにも並列にダイオードＬＤＩＯＤＥが接続されている。主電源Ｖｄｄ高圧端子と出力端子の間には負荷インダクタンスＬｌｏａｄが接続されている。上アームＩＧＢＴのゲート端子にはＨｎＭＯＳ、ＨｐＭＯＳで構成される駆動回路が接続されている。
上アームＩＧＢＴ１１１のエミッタは出力に接続されているため、上アームＩＧＢＴは主電源接地端子に対して電位的に浮動の状態で駆動される。従って上アームＩＧＢＴがオン状態では主電源と同じ高電圧が加わる。このため駆動回路１１３は接地電位に対して絶縁する必要がある。従来技術では、特許文献１に示すように、絶縁された駆動回路１１３に信号を伝える為にホトカプラ１３０が使用されてきた。特許文献１には、下アームから電位的に浮動な上アームに対して駆動信号を送るとして手段としてレベルシフト回路を使うことも記載されている。
図２ではオン信号伝達用高耐圧ＭＯＳｓｅｔのソースが下アームアースに接続されている。ゲートは論理回路に接続されている。ドレインには抵抗Ｒｓｅｔが接続されている。抵抗Ｒｓｅｔのもう一方は上アーム駆動用電源ＨＶｃｃの高圧側に接続されている。抵抗両端には過電圧を防止するためツェナーダイオードＺｄｓｅｔが接続されている。オフ信号伝達用高耐圧ＭＯＳ、ＭＯＳｒｅｓｅｔのソースは下アームアースに接続されている。ゲートは論理回路に接続されている。ドレインには抵抗Ｒｒｅｓｅｔが接続されている。抵抗Ｒｒｅｓｅｔもう一方は上アーム駆動用電源ＨＶｃｃの高圧側に接続されている。抵抗両端には過電圧を防止するためツェナーダイオードＺＤｒｅｓｅｔが接続されている。
論理回路は、マイコン等の上アーム駆動信号から信号の立ち上がりでパルス状にオン信号伝達用高耐圧ＭＯＳ、ＭＯＳｓｅｔにオン信号を発生する。また信号の立ち下がりでパルス状にオフ信号伝達用高耐圧ＭＯＳ、ＭＯＳｒｅｓｅｔにオン信号を発生する。このように２つのＭＯＳを使うのは低消費電力かつ高速に信号を上アームに伝えるためである。抵抗Ｒｓｅｔはフリップフロップ（ＦＦ）のセット側に接続され、抵抗Ｒｒｅｓｅｔ側はＦＦのリセット側に接続されている。論理回路で立ち上がりパルスと立下りパルスに分解された駆動信号はＦＦにより、マイコンからの駆動信号と同じパルス幅に復元される。ＦＦ出力はＮＯＴ回路により反転され、マイコンからの指令が“Ｈ”のときはＦＦ出力は“Ｈ”従ってＮＯＴ回路出力は“Ｌ”になり、ＨｐＭＯＳがオンして上アーム駆動用電源ＨＶｃｃから電流が供給され上アームＩＧＢＴＨＩＧＢＴはオンする。
特開２０００４−３０４９２９号公報（（０００２）段落の記載と、（００２０）段落、（００２１）段落の記載。）
図３にオン信号伝達用高耐圧ＭＯＳ、ＭＯＳｓｅｔ及びオフ信号伝達用高耐圧ＭＯＳ、ＭＯＳｒｅｓｅｔの断面構造を示す。ドレイン、ソース、ゲート電極が同一平面にある横型の高耐圧ＭＯＳＦＥＴである。上下アームアース間電圧が高くなるほど、オン信号伝達用高耐圧ＭＯＳ、ＭＯＳｓｅｔ及びオフ信号伝達用高耐圧ＭＯＳ、ＭＯＳｒｅｓｅｔには高耐圧が要求される。ＭＯＳＦＥＴにおいて、高耐圧を実現するためにはＭＯＳＦＥＴのｎ-層の不純物濃度を下げるとともにドレイン、ソース間距離を長くする必要がある。そうするとｎ-層の抵抗が上がり、オン抵抗が増加する。オン抵抗が増加すると、セット抵抗、リセット抵抗に発生する電圧が小さくなる。
さらに、モータ駆動の場合、下アームダイオードに電流が還流すると、上下アーム間電圧はダイオードの順方向電圧降下分ＶＦだけ上アームアース電圧が下アーム電圧に対して低くなる。このとき、レベルシフト回路に加わる電圧は上アーム駆動用電源ＨＶｃｃがらダイオードの順方向電圧降下分ＶＦを差し引いた電圧となり、ダイオードの順方向電圧降下分ＶＦが大きいとセット、リセット抵抗に発生する電圧が小さくなり、再度上アームをオンすることができない。ダイオードの耐圧が高いほどダイオードの順方向電圧降下分ＶＦは大きくなる。すなわち、上下アームアース間電圧が高くなるほどセット、リセット抵抗に発生する電圧が小さくなり再度上アームをオンすることができなくなる。
図４に、従来技術で、下アームＩＧＢＴが再度オンした時の各部のシュミレーション波形を示す。下アームＩＧＢＴゲート電圧がしきい値電圧を超えると下アームＩＧＢＴに電流が流れ始める。同時に下アームＩＧＢＴのコレクタ、エミッタ間電圧は低下する。上アームダイオードＨＤＩＯＤＥのリカバリ電流により下アームＩＧＢＴに流れる電流は最大値をもつ。この最大値から定常電流への時間変化ｄＩ１／ｄｔと配線Ｌ１で電圧ΔＶ１が発生する。また上アームダイオードのリカバリ電流減少ｄＩ２／ｄｔと配線Ｌ２で電圧ΔＶ２が発生する。この電圧の和ΔＶ１＋ΔＶ２が上アームアースと下アームアーム間に発生する。この電圧は下アームアースに対して上アームアースが負電位となる。この発生電圧ΔＶ１＋ΔＶ２が上アーム電源電圧ＨＶｃｃより大きいと図５に示すようにオン信号伝達用高耐圧ＭＯＳ、ＭＯＳｓｅｔ、オフ信号伝達用高耐圧ＭＯＳ、ＭＯＳｒｅｓｅｔの寄生ダイオードからツェナーダイオードを通じて過電流が流れる。図４のシュミレーションによれば、ピークで１００Ａ流れており大きな損失を発生する可能性がある。
本発明の目的は、上下アームアース間電圧が高くても安定に動作しかつ損傷を受けにくいモータ駆動装置を提供することを目的とする。
上記目的を達成するため、本発明のモータ駆動装置は、信号伝達用高耐圧素子に絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を使用した。
本発明のモータ駆動装置は、上下アームアース間電圧が高い、すなわち信号伝達用高耐圧素子の耐圧が高くても、セット抵抗、リセット抵抗に発生する電圧が低下することを防止できる。さらに、下アームダイオードに電流が還流している場合、大きな電流が流れても正確にパルスを下アームから上アームに伝えることができる。
以下本発明の詳細を図面を参照しながら説明する。
図１に本実施例のモータ駆動装置の１アーム分を示す。図１に示すように、主電源１の高圧端子と上アーム側ＩＧＢＴのコレクタが配線８により接続されている。上アームＩＧＢＴ４のエミッタと出力端子１２が配線９で接続されている。下アームＩＧＢＴのコレクタと出力端子１２が配線１０にて接続されている。主電源１の接地端子と下アームＩＧＢＴ３のエミッタが配線１１により接続されている。上アームＩＧＢＴ４のコレクタ、エミッタ間にはダイオード６が逆並列に接続されている。下アームＩＧＢＴ３にも逆並列にダイオード５が接続されている。主電源１の高圧端子と出力端子１２の間には負荷インダクタンス７が接続されている。上アームＩＧＢＴ４のゲート端子には、ｎＭＯＳ２８、ｐＭＯＳ２９で構成される駆動回路が接続されている。
オン信号伝達用ＩＧＢＴ３０のエミッタは下アームアース１３に接続されゲートが論理回路１５に、コレクタが抵抗２２に接続されている。抵抗２２のもう一方の端子は、上アームアース１４に接続された電源２の高圧側に接続されている。抵抗２２の両端には過電圧を防止するためツェナーダイオード２３が接続されている。
オフ信号伝達用ＩＧＢＴ３１のエミッタは下アームアース１３に接続され、ゲートが論理回路１５に、コレクタには抵抗２４が接続されている。抵抗２４のもう一方は上アーム駆動用電源２の高圧側に接続されている。抵抗２４の両端には過電圧を防止するためツェナーダイオード２５が接続されている。抵抗２２の出力は非反転フリップフロップ２６のセット側に接続され、抵抗２４の出力は非反転フリップフロップ２６のリセット側に接続されている。
フリップフリップの出力にはＮＯＴ回路２７が接続され、ＮＯＴ回路２７はｎＭＯＳ２８、ｐＭＯＳ２９のゲートに接続されている。ｎＭＯＳ２８のソースは上アームアース１４に接続され、ドレインは上アームＩＧＢＴ４のゲートに接続されている。ｐＭＯＳ２９のソースは上アーム駆動用電源２の高電位側に接続され、ドレインは上アームＩＧＢＴ４のゲートに接続されている。
本実施例の動作を図１を用いて説明する。論理回路１５はマイコン等の上アーム駆動信号から信号の立ち上がりでパルス状にオン信号伝達用ＩＧＢＴ３０にオン信号を発生する。また信号の立ち下がりでパルス状にオフ信号伝達用ＩＧＢＴ３１のゲートにオン信号を発生する。オン信号伝達用ＩＧＢＴ３０がオンすると抵抗２２の端子両端に電圧が発生し、この電圧により非反転フリップフロップ２６の出力が“Ｈ”となる。非反転フリップフロップ２６の“Ｈ”出力はＮＯＴ回路２７で反転され“Ｌ”となり、ｐＭＯＳ２９がオンし、高圧側電源から電流が上アームＩＧＢＴ４に供給され、上アームＩＧＢＴ４はオンする。
また論理回路１５は、信号の立ち下がりでパルス状にオフ信号伝達用ＩＧＢＴ３１のゲートにオン信号を発生する。オフ信号伝達用ＩＧＢＴ３１がオンすると抵抗２４の端子両端に電圧が発生し、非反転フリップフロップ２６の出力が“Ｌ”となる。この非反転フリップフロップ２６の“Ｌ”出力はＮＯＴ回路２７で反転され“Ｈ”となり、ｎＭＯＳ２８がオンし、上アームＩＧＢＴ４のゲートから電荷が引き抜かれ上アームＩＧＢＴ４はオフする。このように論理回路１５で立ち上がりパルスと立下りパルスに分解された駆動信号は上アームで再度マイコンとほぼ同じパルス幅に復元される。
信号伝達用高耐圧素子にＩＧＢＴを使うことにより、上下アームアース間電圧が高い、すなわち信号伝達用高耐圧素子の耐圧が高くても、ＭＯＳＦＥＴのオン抵抗に比べてＩＧＢＴのオン抵抗が小さいため、セット抵抗、リセット抵抗に発生する電圧低下を防止できる。さらに、下アームダイオードに電流が還流している場合、上下アーム間電圧はダイオードの順方向電圧降下分ＶＦだけ上アームアース電圧が下アーム電圧に対して低くなった場合でも、オン抵抗が小さいため、高いＶＦすなわち大きな電流が流れても正確にパルスを下アームから上アームに伝えることができる。
さらにＩＧＢＴは、エミッタに対してコレクタが低い電圧になってもコレクタ側のｐ層とｎ-層が逆バイアスとなるため、ＭＯＳＦＥＴの内蔵ダイオードを通じて電流が流れることがない。このため、配線により下アームアースが上アームアースより高くなっても、下アームアースから上アームアースに電流が流れることがなくＩＣの損傷を回避できる。
図６に本実施例を示す。本実施例では、レベルシフト用の抵抗２２、２４の出力がロジックフィルタ３２に入力され、さらにロジックフィルタ３２の出力がＲＳフリップフロップ２６のセット側、リセット側に入力されている。ロジックフィルタ３２はリセットあるいはセットどちらか一方の信号が入力された時のみ出力を出し、セット、リセット同時に信号が入力された時には、信号を出力しない。ＩＧＢＴはＭＯＳＦＥＴに比べて、ｎ- 層にキャリアが蓄積されているため、ターンオフが遅くテール電流が流れる。このテール電流により例えば、セットからリセットに切り替え信号が加わってもＩＧＢＴのテール電流により本来信号が発生しないセット側にも信号が発生する可能性がある。ＲＳフリップフロップ２６にセット、リセット両方の信号が入力されるとＲＳフリップフロップ２６が不定になってしまい、例えばオフしない可能性がある。ロジックフィルタによりセット、リセット同時に信号が発生しないようにし、ＲＳフリップフロップが不定になって誤動作することを防止できる。
図７に本実施例に用いた信号伝達用高耐圧ＩＧＢＴの断面構造を示す。図７に示すＩＧＢＴは、エミッタ電極、コレクタ電極、ゲート電極が同一平面にある横型ＩＧＢＴであり、ｎ-層４０内にｐ層４１が設けられ、ｐ層４１中にｎ+層４２が設けられている。ｐ層４１とｎ+層４２はエミッタ電極４３により短絡されてる。ｎ+層４２、ｐ層４１、ｎ- 層４０に渡って表面にゲート酸化膜４４が設けられ、さらにゲート電極４２が設けられている。ｐ層４１から離れてｐ+層４６がｎ-層４０内に設けられている。
図７のＩＧＢＴに代えて図８に示すＩＧＢＴを用いると破壊耐量をより高くできる。図８に本実施例に用いた縦型ＩＧＢＴの斜視図を示す。図８に示すように、ｐ+ 層９０上にｎ-層９１が形成され、ｎ-層９１内にｐ層９２ａ、９２ｂが形成されている。さらに、ｐ層９２ａ内にｎ+層９３ａが、ｐ層９２ｂ内にｎ+層９３ｂが形成され、ｎ+ 層９３ａ、ｐ層９２ａ、ｎ-層９１、ｐ層９２ｂ、ｎ+層９３ｂに渡って表面にゲート酸化膜９４が設けられ、さらにゲート酸化膜９４上にはゲート電極９５が設けられている。ｐ層９２ａ、９２ｂ、ｎ+ 層９３ａ、９３ｂ、ゲート酸化膜９４、ゲート電極９５でＭＯＳＦＥＴを構成している。ｐ層９２ａ、９２ｂ、ｎ+ 層９３ａ、９３ｂは、ソース電極９６とオーミック接続している。また、ｎ- 層９１内にはｐ層９７ａ、９７ｂ、９７ｃが設けられ、ｐ層９２ｂ、ｎ-層９１、ｐ層９７ａに渡って酸化膜９９ａが設けられている。ｐ層９７ａ、ｎ-層９１、ｐ層９７ｂに渡って酸化膜９９ｂが設けられている。ｐ層９７ｂ、ｎ -層９１、ｐ層９７ｃに渡って酸化膜９９ｃが設けられている。ｐ層９７ｃ、ｎ-層９１、ｎ+層９８に渡って酸化膜９９ｄが設けられている。エミッタ電極１００は、酸化膜９９ａ上をｎ+層９８方向に伸びている。ｐ層９７ａにオーミック接続して電極１０１ａが酸化膜９９ｂ上をｎ+ 層９８方向に伸びている。ｐ層９７ｂにオーミック接続して電極１０１ｂが酸化膜９９ｃ上をｎ+ 層９８方向に伸びている。ｐ層９７ｃにオーミック接続して電極１０１ｃが酸化膜９９ｄ上をｎ+層９８方向に伸びている。ｎ+層９８にオーミック接続して電極１０２がｐ層９２ｂ方向に伸びている。ｎ+ 層９０にオーミック接続してコレクタ電極１０２がオーミック接続されている。
本実施例のＩＧＢＴは以下の様に動作する。エミッタ電極を接地し、コレクタ電極に高電圧を加えた状態でゲート電極に正の電圧を加える。すると、ｐ層９２ａ、９２ｂが反転してチャネルができ電子がチャネルを通ってｎ-層９１に流れ、さらにｐ+層１０２を通りコレクタ電極１０２に達する。ｐ+層１０２からはホールが高抵抗のｎ-層９１に注入されるため、ｎ- 層９１の抵抗が下がり、このためＭＯＳＦＥＴに比べてオン抵抗を小さくできる。ホール電流はｎ+ 層下９３のｐ層９２を通らずエミッタ電極に達することができるため、横型ＩＧＢＴより破壊耐量を高くできる。
また、エミッタ電極１００、電極１０１ａ、電極１０１ｂ、電極１０ｃをｎ+層方向に伸ばすことで空乏層を伸ばし高耐圧化している。端部は切断面が表面に現れているため、再結合準位が多く、空乏層が端部に達するともれ電流が増加する。ｎ+ 層９８及び電極１０２は酸化膜９９ａ、９９ｂ、９９ｃ、９９ｄ中の電荷や図には示されていない保護膜中の電荷によりｎ-層がｐ型に反転し、空乏層が端部に達することを防止している。ｎ-層９１の抵抗率、厚さ及びｐ層９７ａ、９７ｂ、９７ｃの数を増やすことで製造方法を変えることなく容易に高耐圧化できる。なお、ｎ- 層９１の厚さは素子の定格電圧で空乏化しない厚さとすることが望ましい。すなわち、定格電圧をＶとして、ｎ- 層の不純物濃度：Ｎ（ｎ-）、εＳｉ：シリコンの比誘電率、ε0：真空の誘電率、ｑ：素電荷としたとき、ｎ-層の厚さ：ｄ（ｎ-）は、
ｄ(ｎ-)＞√（２×ε0×εＳｉ×Ｖ／(ｑ×Ｎ（ｎ-))）
を満たすことが望ましい。
また、ｐ+層９０の濃度が高いほどオン抵抗は下がるが、オン時のｎ-層９１のホール濃度が増加するため、破壊しやすくなる。信号を下アームから上アームに伝える場合、電源電圧が加わりながらＩＧＢＴにより制限される飽和電流が流れる。このため、短時間ではあるが大きな損失が発生するので、これを防止するためにはｐ+ 層９０のピーク濃度は１×１０18／cm3以下が望ましい。
図９に図８に示した信号伝達用高耐圧ＩＧＢＴのゲート幅（図７の奥行き方向）と抵抗２２の両端の電圧の関係を示す。ゲート幅が０では電流が流れないので、抵抗２２の両端に発生する電圧は０である。ゲート幅を増やすと流れる電流が増えるので、抵抗２２両端の電圧も増加する。ツェナーダイオード２３が抵抗２２に接続されている場合は、ゲート幅を増やして電流を増加させてもツェナー電圧で抑制される。しかしながら、ゲート幅１００００μｍ以上では抵抗両端の電圧が再び増加している。これは、ＩＣに集積化できるツェナーダイオードは抵抗成分が大きく、電流が多くなると電圧降下が大きくなるためである。抵抗２２の抵抗値を小さくすれば、抵抗の両端電圧は抑制されるが、流れる電流が多くなるため損失が多くなる。このため、抵抗２２の抵抗値を小さくすることは望ましくない。図８よりツェナー電圧で規定される電圧以下で使用するためにはゲート幅は１０００μｍ以下が望ましい。また、ツェナー電圧以下の領域では製造ばらつきや温度変化による電流変動により抵抗３２両端電圧が変動するので、ゲート幅は１１μｍ以上が望ましい。
図８に示した信号伝達用高耐圧ＩＧＢＴを用いたレベルシフト回路を有するインバータ制御回路の実装を図１０に示す。本実施例では、絶縁基板１２０上に下アーム駆動回路と論理回路１５を集積化した下アームＩＣ１１０と抵抗２４、２５、ツェナーダイオード２３、２５、非反転フリップフロップ２６、ｎＭＯＳ２８、ｐＭＯＳ２９を集積化した上アームＩＣ１１１、オン信号伝達用ＩＧＢＴ３０、オフ信号伝達用ＩＧＢＴ３１の４チップが配置されている。ＩＣ１００はワイヤボンデング１４０により、オン信号伝達用ＩＧＢＴ３０、オフ信号伝達用ＩＧＢＴ３１さらに出力端子１５０に接続されている。また、ＩＣ１０１はワイヤボンデイング１４１によりオン信号伝達用ＩＧＢＴ３０、オフ信号伝達用ＩＧＢＴ３１さらに出力端子１５１に接続されている。オン信号伝達用ＩＧＢＴ３０、オフ信号伝達用ＩＧＢＴ３１のコレクタは絶縁基板上１２０の配線１３０を通じてワイヤボンデング１４０によりＩＣ１０１に接続されている。
図８に示した信号伝達用高耐圧ＩＧＢＴは表面にエミッタ、ゲート、裏面にコレクタが形成されているため１つのチップに集積化することは困難である。本実施例では、絶縁基板上に上下アームＩＣ１１０、１１１、２個の信号伝達用高耐圧ＩＧＢＴ３０、３１を配置することで実装面積を小さくできる。さらに、絶縁は絶縁基板とチップ間を適切な距離（０.５mm 以上）離すことで容易に上アームと下アームの絶縁がとれる。さらに信号伝達用高耐圧ＩＧＢＴ３０、３１と上下アームＩＣ１１０、１１１は同一パッケージに、無機物のフィラを含んだエポキシ樹脂組成物でモールドされ、外界からの水分から保護されている。このように本実施例では、シリコンと絶縁基板により構成されるためホトカプラを使用する場合に比べて安価にできる。さらに、本実施例では、信号伝達用高耐圧ＩＧＢＴは上下アームＩＣと別チップとすることで、１チップに集積化するという特殊なプロセスを使うことなく容易に高耐圧化できるため、誘電体分離基板を使う場合より安価にできる。
図１１は図６に示した本実施例による３相交流モータを駆動する回路を構成した例である。下アーム駆動電源はＵ相、Ｖ相、Ｗ相とも共通である。上アーム駆動電源はＵ相、Ｖ相、Ｗ相独立である。主電源電圧及びアースはＵ相、Ｖ相、Ｗ相共通である。マイコン５０からの指令により論理回路１５Ｕ、１５Ｖ、１５ＷがＵ相、Ｖ相、Ｗ相各相の電力スイッチング素子（ＩＧＢＴ）をオン、オフし、それによりモータ４００が回転する。
なお、ＩＧＢＴはｐｎ接合が順バイアスされるまで、電流が流れない。このため、電圧がビルトイン電圧（シリコンで約０．８Ｖ）までは電流が流れず、この点０Ｖから電流が流れるＭＯＳＦＥＴに比べて不利である。素子耐圧が２５０ＶまでのＩＧＢＴでは、ビルトイン電圧まで電流が流れないという特性のため、ＭＯＳＦＥＴに比べて電流駆動能力が劣る。従って、本発明は、耐圧が２５０Ｖ以上のＩＧＢＴの場合で有効である。さらには、ＭＯＳＦＥＴとＩＧＢＴの電流駆動能力が１０倍以上となる耐圧１５００Ｖ以上では、ＭＯＳＦＥＴを用いたレベルシフト回路では動作しなくなるので、耐圧１５００Ｖ以上のＩＧＢＴで本発明を使用することが望ましい。
実施例１のモータ駆動装置の回路図。 従来技術のモータ駆動装置の回路図。 従来技術の横型ＭＯＳＦＥＴの断面説明図。 従来技術のモータ駆動装置の下アームＩＧＢＴをターンオンした時のシュミレーション波形の説明図。 図３のシュミレーションでレベルシフト回路を流れる電流経路の説明図。 実施例２のモータ駆動装置の回路図。 実施例２の信号伝達用高耐圧ＩＧＢＴの断面図。 実施例２の信号伝達用高耐圧ＩＧＢＴの斜視図。 実施例２の信号伝達用高耐圧ＩＧＢＴを用いた場合のゲート幅と抵抗２２両端電圧の関係の説明図。 図８のＩＧＢＴを備えたインバータ駆動回路の実装図。 実施例２の３相交流モータ駆動装置の回路図。
符号の説明
１…高圧電源、２…上アーム電源、３、４…ＩＧＢＴ、５、６…ダイオード、７…負荷インダクタンス、８、９、１０、１１、１３０…配線、１２…出力端子、１３…下アームアース、１４…上アームアース、１５…論理回路、２２…抵抗、２３、２４…ツェナーダイオード、２６…非反転フリップフロップ、２７…ＮＯＴ回路、２８…ｎ型ＭＯＳＦＥＴ、２９…ｐ型ＭＯＳＦＥＴ、３０、３１…信号伝達用高耐圧ＩＧＢＴ、３２…ロジックフィルタ、４０、９１…ｎ−層、４１、９２ａ、９２ｂ、９７ａ、９７ｂ、９７ｃ…ｐ層、４２、９３ａ、９３ｂ、９８…ｎ＋層、４３…エミッタ電極、４４、９４…ゲート酸化膜、４５、９５…ゲート電極、４６、９０…ｐ＋層、４７、１０２…コレクタ電極、５０…マイコン、９６…絶縁膜、１００…エミッタ電極、１０１ａ、１０１ｂ、１０１ｃ…電極、１１０…下アームＩＣ、１１１…上アームＩＣ、１２０…絶縁基板、１４０…ワイヤボンデング、１５０…端子、４００…３相モータ。

Claims (12)

  1. 主端子間に直列接続された高圧側の第１の半導体スイッチング素子と低圧側の前記第２の半導体スイッチング素子と、を有するアームと、
    前記第１の半導体スイッチング素子のゲート信号を、低圧側回路から高圧側回路に伝達するレベルシフト回路と、を備え、
    前記レベルシフト回路は、
    エミッタが前記第２の半導体スイッチング素子の接地側に接続され、コレクタが高圧側回路に接続され、論理回路からパルス状の前記第１の半導体スイッチング素子のオン信号が入力されるオン信号伝達用絶縁ゲートバイポーラトランジスタと、
    エミッタが前記第２の半導体スイッチング素子の接地側に接続され、コレクタが高圧側回路に接続され、論理回路からパルス状の前記第１の半導体スイッチング素子のオフ信号が入力されるオフ信号伝達用絶縁ゲートバイポーラトランジスタと、を有し、
    前記オン信号伝達用絶縁ゲートバイポーラトランジスタがオンとなることにより、前記第１の半導体スイッチング素子をオン状態とし、前記オフ信号伝達用絶縁ゲートバイポーラトランジスタがオフとなることにより、前記第１の半導体スイッチング素子をオフ状態とすることを特徴とするモータ駆動装置。
  2. 請求項１において、
    前記モータ駆動装置の前記レベルシフト回路は、
    前記論理回路から前記オン信号伝達用及びオフ信号伝達用絶縁ゲートバイポーラトランジスタに同時に信号が入力された場合に、信号を遮断するロジックフィルタを有することを特徴とするモータ駆動装置。
  3. 請求項１において、
    前記オン信号伝達用及びオフ信号伝達用絶縁ゲートバイポーラトランジスタのエミッタ電極及びゲート電極と、前記オン信号伝達用及びオフ信号伝達用絶縁ゲートバイポーラトランジスタのコレクタ電極とが、互いに反対の半導体基板面に形成されていることを特徴とするモータ駆動装置。
  4. 請求項３において、
    前記オン信号伝達用及びオフ信号伝達用絶縁ゲートバイポーラトランジスタのゲート幅が１μｍから１０００μｍであることを特徴とするモータ駆動装置。
  5. 請求項３において、
    前記オン信号伝達用及びオフ信号伝達用絶縁ゲートバイポーラトランジスタが、
    ｐ型の第１の半導体層と、
    該ｐ型の第１の半導体層の上に形成した第２の半導体層であるｎ-層と、
    該第２の半導体層であるｎ-層内に形成されたｐ型の第３の半導体層と、
    該第３の半導体層内に形成されたｎ型の第４の半導体層とを備え、
    前記ゲート電極を、前記第２の半導体層と第３の半導体層と第４の半導体層の半導体基板表面の露出部の上に形成した酸化膜を介して配置し、
    前記コレクタ電極を、前記第１の半導体層に接して配置し、
    前記ソース電極を前記第３の半導体層と第４の半導体層とに接して配置し、
    前記第２の半導体層であるｎ-層の厚さが、定格電圧を加えたときに広がる空乏層の厚さよりも厚いことを特徴とするモータ駆動装置。
  6. 請求項５において、
    前記オン信号伝達用及びオフ信号伝達用絶縁ゲートバイポーラトランジスタの前記第２の半導体層であるｎ-層の厚さｄ（ｎ-）が、
    前記オン信号伝達用及びオフ信号伝達用絶縁ゲートバイポーラトランジスタの定格電圧をＶとして、前記第２の半導体層であるｎ-層の不純物濃度をＮ（ｎ-）、シリコンの比誘電率をεＳｉ、真空の誘電率をε0、素電荷をｑとしたときに、ｄ（ｎ-）は
    ｄ（ｎ-）＞√（２×ε0×εＳｉ×Ｖ／（ｑ×Ｎ（ｎ-）））
    を満たすことを特徴とするモータ駆動装置。
  7. 請求項５において、
    前記オン信号伝達用及びオフ信号伝達用絶縁ゲートバイポーラトランジスタの前記コレクタ電極が接する前記第１の半導体層であるｐ+層のピーク濃度が１×１０18／cm3 以下であることを特徴とするモータ駆動装置。
  8. 請求項５において、
    前記第１の半導体スイッチング素子と、前記第２の半導体スイッチング素子と、前記オン信号伝達用及びオフ信号伝達用絶縁ゲートバイポーラトランジスタとが別々の半導体チップに形成されていることを特徴とするモータ駆動装置。
  9. 請求項８において、
    前記第１の半導体スイッチング素子と、前記第２の半導体スイッチング素子と、前記オン信号伝達用及びオフ信号伝達用絶縁ゲートバイポーラトランジスタとが同一パッケージにモールドされていることを特徴とするモータ駆動装置。
  10. 請求項８において、
    前記オン信号伝達用及びオフ信号伝達用絶縁ゲートバイポーラトランジスタの耐圧が１５００Ｖ以上であることを特徴とするモータ駆動装置。
  11. 主端子間に直列に接続した高圧側の第１のＩＧＢＴと低圧側の第２のＩＧＢＴとを備えたアームを３つ備え、負荷の３相交流モータを駆動するモータ駆動装置において、
    該モータ駆動装置が、前記アームの高圧側に接続した第１のＩＧＢＴのゲート信号を、低圧側回路から高圧側回路に伝達するレベルシフト回路を３つ備え、
    前記レベルシフト回路は、
    エミッタが前記第２のＩＧＢＴの接地側に接続され、コレクタが高圧側回路に接続され、論理回路からパルス状の前記第１の半導体スイッチング素子のオン信号が入力されるオン信号伝達用絶縁ゲートバイポーラトランジスタと、
    エミッタが前記第２のＩＧＢＴの接地側に接続され、コレクタが高圧側回路に接続され、論理回路からパルス状の前記第１の半導体スイッチング素子のオフ信号が入力されるオフ信号伝達用絶縁ゲートバイポーラトランジスタと、を有し、
    前記オン信号伝達用絶縁ゲートバイポーラトランジスタがオンとなることにより、前記第１の半導体スイッチング素子をオン状態とし、前記オフ信号伝達用絶縁ゲートバイポーラトランジスタがオフとなることにより、前記第１の半導体スイッチング素子をオフ状態とし、
    前記オン信号伝達用及びオフ信号伝達用絶縁ゲートバイポーラトランジスタが、
    ｐ型の第１の半導体層と、
    該ｐ型の第１の半導体層の上に形成した第２の半導体層であるｎ-層と、
    該第２の半導体層であるｎ-層内に形成されたｐ型の第３の半導体層と、
    該第３の半導体層内に形成されたｎ型の第４の半導体層とを備え、
    前記第２の半導体層と第３の半導体層と第４の半導体層の半導体基板表面の露出部の上に形成した酸化膜を介してゲート電極を配置し、
    コレクタ電極を、前記第１の半導体層に接して配置し、
    ソース電極を前記第３の半導体層と第４の半導体層とに接して配置し、
    前記第２の半導体層であるｎ-層の厚さが、定格電圧を加えたときに広がる空乏層の厚さよりも厚いことを特徴とするモータ駆動装置。
  12. 主端子間に直列に接続した高圧側の第１のＩＧＢＴと低圧側の第２のＩＧＢＴとを備えたアームを３つ備え、負荷の３相交流モータを駆動するモータ駆動装置において、
    該モータ駆動装置が、前記アームの高圧側に接続した第１のＩＧＢＴのゲート信号を、
    低圧側回路から高圧側回路に伝達するレベルシフト回路を３つ備え、
    前記レベルシフト回路は、
    エミッタが前記第２のＩＧＢＴの接地側に接続され、コレクタが高圧側回路に接続され、論理回路からパルス状の前記第１の半導体スイッチング素子のオン信号が入力されるオン信号伝達用絶縁ゲートバイポーラトランジスタと、
    エミッタが前記第２のＩＧＢＴの接地側に接続され、コレクタが高圧側回路に接続され、論理回路からパルス状の前記第１の半導体スイッチング素子のオフ信号が入力されるオフ信号伝達用絶縁ゲートバイポーラトランジスタと、を有し、
    前記オン信号伝達用絶縁ゲートバイポーラトランジスタがオンとなることにより、前記第１の半導体スイッチング素子をオン状態とし、前記オフ信号伝達用絶縁ゲートバイポーラトランジスタがオフとなることにより、前記第１の半導体スイッチング素子をオフ状態し、
    該信号伝達用高耐圧ＩＧＢＴを形成した半導体チップと、
    アーム駆動回路と論理回路とを形成した別の半導体チップとが、
    １つのパッケージに樹脂モールドで実装された半導体装置であることを特徴とするモータ駆動装置。
JP2006053046A 2006-02-28 2006-02-28 モータ駆動装置 Expired - Fee Related JP4857814B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006053046A JP4857814B2 (ja) 2006-02-28 2006-02-28 モータ駆動装置
DE102007002688A DE102007002688A1 (de) 2006-02-28 2007-01-18 Motorantrieb
US11/655,207 US7679944B2 (en) 2006-02-28 2007-01-19 Motor drive

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006053046A JP4857814B2 (ja) 2006-02-28 2006-02-28 モータ駆動装置

Publications (2)

Publication Number Publication Date
JP2007236077A JP2007236077A (ja) 2007-09-13
JP4857814B2 true JP4857814B2 (ja) 2012-01-18

Family

ID=38443789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006053046A Expired - Fee Related JP4857814B2 (ja) 2006-02-28 2006-02-28 モータ駆動装置

Country Status (3)

Country Link
US (1) US7679944B2 (ja)
JP (1) JP4857814B2 (ja)
DE (1) DE102007002688A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5304416B2 (ja) * 2009-04-28 2013-10-02 富士電機株式会社 電力変換回路
JP5267402B2 (ja) * 2009-09-29 2013-08-21 三菱電機株式会社 半導体回路
EP2309632B1 (en) * 2009-10-12 2013-05-29 STMicroelectronics Srl Half bridge resonant DC-DC control device
US8405422B2 (en) * 2010-09-30 2013-03-26 Fuji Electric Co., Ltd. Level shift circuit
ITMI20131283A1 (it) * 2013-07-31 2015-02-01 St Microelectronics Srl Dispositivo elettronico di potenza con caratteristiche di efficienza e radiazione elettromagnetica migliorate.
US10116301B2 (en) * 2016-07-12 2018-10-30 Infineon Technologies Americas Corp. Cross-coupled, narrow pulse, high voltage level shifting circuit with voltage domain common mode rejection

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2896342B2 (ja) * 1995-05-04 1999-05-31 インターナショナル・レクチファイヤー・コーポレーション 半波ブリッジ構成における複数のパワートランジスタを駆動し、かつ出力ノードの過度の負の振動を許容する方法及び回路、並びに上記回路を組み込む集積回路
JPH1026952A (ja) * 1996-07-11 1998-01-27 Hitachi Ltd 容量性負荷の駆動回路及び表示装置
US6040827A (en) * 1996-07-11 2000-03-21 Hitachi, Ltd. Driver circuit, driver integrated circuit, and display device and electronic device using the driver circuit and driver integrated circuit
JP3929557B2 (ja) * 1997-07-30 2007-06-13 三菱電機株式会社 半導体装置およびその製造方法
JP3635975B2 (ja) * 1999-03-02 2005-04-06 富士電機デバイステクノロジー株式会社 レベルシフト回路
CN1248397C (zh) * 2001-02-06 2006-03-29 哈曼国际工业有限公司 半桥门极驱动器电路
JP4088466B2 (ja) * 2002-03-19 2008-05-21 三菱電機株式会社 パワーデバイスの駆動回路
JP3831355B2 (ja) 2003-03-31 2006-10-11 株式会社日立製作所 ゲート駆動方法、ゲート駆動回路及びゲート駆動用パワーｉｃ
JP4091038B2 (ja) * 2003-11-19 2008-05-28 松下電器産業株式会社 プラズマディスプレイのサステインドライバ、及びその制御回路
US7531852B2 (en) * 2004-06-14 2009-05-12 Denso Corporation Electronic unit with a substrate where an electronic circuit is fabricated
JP2005353985A (ja) * 2004-06-14 2005-12-22 Denso Corp 半導体装置
GB2426130B (en) * 2005-01-14 2008-03-12 Mitsubishi Electric Corp Inverter device

Also Published As

Publication number Publication date
US20070201254A1 (en) 2007-08-30
JP2007236077A (ja) 2007-09-13
US7679944B2 (en) 2010-03-16
DE102007002688A1 (de) 2007-10-04

Similar Documents

Publication Publication Date Title
JP3243902B2 (ja) 半導体装置
US7408228B2 (en) Semiconductor device capable of avoiding latchup breakdown resulting from negative variation of floating offset voltage
JP5783997B2 (ja) 電力用半導体装置
JP6337634B2 (ja) 半導体集積回路装置
JP4857814B2 (ja) モータ駆動装置
EP1624570A1 (en) A semiconductor switch arrangement
JPH04291767A (ja) 伝導度変調型ｍｏｓｆｅｔ
JP5293831B2 (ja) 高耐圧半導体装置および駆動回路
US9490793B2 (en) Insulated-gate type device driving circuit
JP2018085449A (ja) 半導体装置
JP2007288774A (ja) 低スイッチング損失、低ノイズを両立するパワーｍｏｓ回路
US10217765B2 (en) Semiconductor integrated circuit
JP4437655B2 (ja) 半導体装置及び半導体装置の駆動回路
JP4000976B2 (ja) インバータ装置とこれを用いたモータ駆動装置
JP4945948B2 (ja) 半導体装置
JPH10189956A (ja) 半導体装置
JP2000286391A (ja) レベルシフタ
JPH10289977A (ja) 複合半導体装置
JP3843570B2 (ja) 横型ダイオード
JP2022094896A (ja) 半導体装置
JP2020155475A (ja) 半導体装置およびその制御方法
JPH09283755A (ja) 半導体装置
JPH07283401A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111017

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees