JP5475970B2 - レベルシフト回路、スイッチング素子駆動回路及びインバータ装置 - Google Patents
レベルシフト回路、スイッチング素子駆動回路及びインバータ装置 Download PDFInfo
- Publication number
- JP5475970B2 JP5475970B2 JP2008201809A JP2008201809A JP5475970B2 JP 5475970 B2 JP5475970 B2 JP 5475970B2 JP 2008201809 A JP2008201809 A JP 2008201809A JP 2008201809 A JP2008201809 A JP 2008201809A JP 5475970 B2 JP5475970 B2 JP 5475970B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- load
- switching element
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
入力レベルは、負荷抵抗の電圧レベルが、スタンバイバイアスレベルよりダイオードのVF分下がったレベルからクランプ回路24,25のクランプ電圧までの範囲に制限される。このため、上下アーム間逆サージ発生時の電流の逆流を阻止する効果もある。
2 上アームIGBT
3 FWD(フリーホイールダイオード)
4 FWD
5 接続点
6 負荷
10 レベルシフト用IGBT
11 レベルシフト用IGBT
12 レベルシフト用MOSFET
13 レベルシフト用MOSFET
18 上アーム側のレベルシフト用負荷
19 上アーム側のレベルシフト用負荷
20 上アーム側のレベルシフト用負荷
21 上アーム側のレベルシフト用負荷
22 上アーム側のレベルシフト用負荷
23 上アーム側のレベルシフト用負荷
24 クランプ回路
25 クランプ回路
30 パルス発生回路
31 パルス発生回路
50 セットパルス検出用コンパレータ
51 リセットパルス検出用コンパレータ
52 セットパルス検出用コンパレータ
53 リセットパルス検出用コンパレータ
60 LPF(ローパスフィルタ)
61 LPF(ローパスフィルタ)
62 RSフリップフロップ
63 バッファ回路(DRV)
64 バッファ回路(DRV)
70 PMOSFET
71 PMOSFET
72 負荷MOS
73 負荷MOS
74 定電流源
75 定電流源
76 抵抗
77 抵抗
78 ダイオード
79 ダイオード
80 定電流源
81 NMOSFET
82 定電流源
90 差電対
91 スタンバイバイアス部
92 インタフェイス部
93 レベル変換部
100 スイッチング素子駆動回路
101 スイッチング素子駆動回路
200 下アーム制御回路
201 上アーム制御回路
300 パワーモジュール
301 下アーム用電力用スイッチング素子(下アーム素子)
302 上アーム用電力用スイッチング素子(上アーム素子)
910 レベルシフト回路
911 電位差付加回路
912 電位差付加回路
930 伝達回路
931 RSフリップフロップ
933 NORゲート
934 NORゲート
935 NANDゲート
936 NANDゲート
937 インバータゲート
938 インバータゲート
9R1 セット抵抗
9R2 リセット抵抗
9T1 HNMOSトランジスタ(高耐圧電界効果トランジスタ)
9T2 HNMOSトランジスタ(高耐圧電界効果トランジスタ)
Claims (4)
- 第1の基準電位及び前記第1の基準電位に対し浮動電位となる第2の基準電位と、
前記第1の基準電位側にあり、前記第1の基準電位側から前記第2の基準電位側へ伝達する制御パルス信号の立ち上がりエッジに対応するセットパルス及び立ち下がりエッジに対応するリセットパルスを発生するパルス発生回路と、
前記セットパルスを電流に変換する第1のスイッチング素子及び前記リセットパルスを電流に変換する第2のスイッチング素子と、
前記第2の基準電位側にあり、前記第1のスイッチング素子で電流に変換された信号を電圧に変換するセット用負荷及び前記第2のスイッチング素子で電流に変換された信号を電圧に変換するリセット用負荷と、
前記第1および第2の負荷の信号レベルから、前記セットパルスを検出するセットパルス検出回路及び前記リセットパルスを検出するリセットパルス検出回路と、
前記セットパルス検出回路の出力信号及び前記リセットパルス検出回路の出力信号から前記制御パルス信号を再生するパルス再生回路と、を備えるレベルシフト回路において、
前記セットパルス検出回路の非反転入力側には、セット用負荷の高レベル側の信号が入力され、反転入力側には、リセット用負荷の低レベル側の信号が入力され、同様に、前記リセットパルス検出回路の非反転入力側には、リセット用負荷の高レベル側の信号が入力され、反転入力側には、セット用負荷の低レベル側の信号が入力され、
前記セットパルス検出回路は、オフセットが設けられた前記セット用負荷の信号レベルと前記リセット用負荷との信号レベルとを比較し、
前記オフセットは、前記セット用負荷及び前記リセット用負荷のそれぞれのレベルが異なる2箇所以上のタップにより形成され、前記2箇所以上のタップのレベル比が、上下アーム間基準電位の変動時に、前記セット用負荷及び前記リセット用負荷の抵抗値のバラツキによりレベルシフト回路のセット側とリセット側に発生する電圧低下の振幅バラツキの比より大きく設定され、
前記セットパルス検出回路は、前記セット用負荷のレベルが高い側のタップと前記リセット用負荷のレベルが低い側のタップとの信号レベルを比較して、前記セットパルス検出回路の非反転入力側に入力されたセット用負荷の高レベル側の信号が、前記セットパルス検出回路のバイアスレベルからダイオードの順電圧降下を差し引いたレベルであるしきい値より低くなると前記セットパルスを検出することを特徴とするレベルシフト回路。 - 主電源端子間に直列に接続された第1及び第2の電力用スイッチング素子を駆動制御するスイッチング素子駆動回路であり、
前記第1の電力用スイッチング素子の接地側電位を基準とする第1の基準電位側から前記第1及び第2の電力用スイッチング素子の接続点を基準とする第2の基準電位側へ制御パルス信号を伝達するレベルシフト回路を備えるスイッチング素子駆動回路において、
前記レベルシフト回路が請求項1に記載のレベルシフト回路であることを特徴とするスイッチング素子駆動回路。 - 請求項2に記載のスイッチング素子駆動回路において、
前記第1及び第2の電力用スイッチング素子がIGBTまたはMOSFETであることを特徴とするスイッチング素子駆動回路。 - 主電源端子間に直列に接続された第1及び第2の電力用スイッチング素子と、前記第1の電力用スイッチング素子の接地側電位を基準とする第1の制御電源と、前記第1及び第2の電力用スイッチング素子の接続点電位を基準電位とする第2の制御電源と、前記第1の電力用スイッチング素子の接地側電位を基準とする電位側から、前記第1及び第2の電力用スイッチング素子の接続点電位を基準とする電位側へ制御パルス信号を伝達するレベルシフト回路と、前記第1及び第2の電力用スイッチング素子を駆動するバッファ回路を備えるインバータ装置において、請求項1に記載のレベルシフト回路を用いたことを特徴とするインバータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008201809A JP5475970B2 (ja) | 2008-08-05 | 2008-08-05 | レベルシフト回路、スイッチング素子駆動回路及びインバータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008201809A JP5475970B2 (ja) | 2008-08-05 | 2008-08-05 | レベルシフト回路、スイッチング素子駆動回路及びインバータ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010041818A JP2010041818A (ja) | 2010-02-18 |
JP5475970B2 true JP5475970B2 (ja) | 2014-04-16 |
Family
ID=42013779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008201809A Expired - Fee Related JP5475970B2 (ja) | 2008-08-05 | 2008-08-05 | レベルシフト回路、スイッチング素子駆動回路及びインバータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5475970B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5338850B2 (ja) | 2011-05-18 | 2013-11-13 | 株式会社デンソー | スイッチング素子の駆動回路 |
CN102324925B (zh) * | 2011-06-28 | 2013-06-26 | 广东美的电器股份有限公司 | 用于高压集成电路的电平转换电路 |
JP5810973B2 (ja) * | 2012-03-05 | 2015-11-11 | 株式会社デンソー | スイッチング素子の駆動回路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5274274A (en) * | 1992-03-23 | 1993-12-28 | Power Integrations, Inc. | Dual threshold differential discriminator |
JPH1117509A (ja) * | 1997-06-20 | 1999-01-22 | Citizen Watch Co Ltd | パワーオンリセット回路 |
JP3773863B2 (ja) * | 2001-07-19 | 2006-05-10 | 三菱電機株式会社 | 半導体装置 |
JP3711257B2 (ja) * | 2001-10-30 | 2005-11-02 | 三菱電機株式会社 | 電力用半導体装置 |
JP4088466B2 (ja) * | 2002-03-19 | 2008-05-21 | 三菱電機株式会社 | パワーデバイスの駆動回路 |
JP2003339151A (ja) * | 2002-05-22 | 2003-11-28 | Hitachi Ltd | Mosゲート駆動回路 |
JP4459689B2 (ja) * | 2004-04-07 | 2010-04-28 | 株式会社日立製作所 | スイッチング素子の駆動回路 |
JP4360310B2 (ja) * | 2004-10-22 | 2009-11-11 | サンケン電気株式会社 | 駆動装置 |
JP4929682B2 (ja) * | 2005-11-04 | 2012-05-09 | 株式会社日立製作所 | インバータ回路装置 |
JP4677928B2 (ja) * | 2006-02-27 | 2011-04-27 | トヨタ自動車株式会社 | スイッチングデバイスの駆動回路 |
JP4857031B2 (ja) * | 2006-06-07 | 2012-01-18 | 日立オートモティブシステムズ株式会社 | 電力変換装置 |
-
2008
- 2008-08-05 JP JP2008201809A patent/JP5475970B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010041818A (ja) | 2010-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4319362B2 (ja) | 逆レベルシフト回路およびパワー用半導体装置 | |
TWI748662B (zh) | 閘極驅動器積體電路 | |
US7323912B2 (en) | Half-bridge driver and power conversion system with such driver | |
JP6498473B2 (ja) | スイッチ駆動回路 | |
US7696650B2 (en) | Driving circuit for switching elements | |
TW201125250A (en) | Power supply and the control method for controlling the same and power supply system incorporating such power supplies | |
JP2006296119A (ja) | 半導体スイッチング素子の駆動回路 | |
US9024660B2 (en) | Driving circuit with zero current shutdown and a driving method thereof | |
JPWO2016204122A1 (ja) | 半導体装置 | |
JP6723175B2 (ja) | パワー半導体のゲート駆動装置およびゲート駆動方法 | |
JP5475970B2 (ja) | レベルシフト回路、スイッチング素子駆動回路及びインバータ装置 | |
WO2015064206A1 (ja) | 半導体装置 | |
KR100680892B1 (ko) | 반도체장치 | |
JP4459689B2 (ja) | スイッチング素子の駆動回路 | |
JP6415252B2 (ja) | 周波数検出装置 | |
JP5321000B2 (ja) | レベルシフト回路 | |
US20210288571A1 (en) | Power conversion device | |
JP2010212742A (ja) | レベルシフト回路、スイッチング素子駆動回路及びインバータ装置 | |
JP2006187101A (ja) | 電圧駆動素子の駆動方法 | |
JP2015220932A (ja) | 半導体装置 | |
JP4218221B2 (ja) | 電力変換器の駆動回路 | |
JP2010147544A (ja) | 駆動装置 | |
JP4401593B2 (ja) | レベルシフト回路 | |
JP2010094020A (ja) | スイッチング素子の駆動回路 | |
JP2005328609A (ja) | 電圧駆動型半導体素子の駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100407 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5475970 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |