CH484517A - Verfahren zum Aufbringen eines Stoffes auf einen begrenzten Oberflächenbereich eines Halbleiters - Google Patents

Verfahren zum Aufbringen eines Stoffes auf einen begrenzten Oberflächenbereich eines Halbleiters

Info

Publication number
CH484517A
CH484517A CH152669A CH152669A CH484517A CH 484517 A CH484517 A CH 484517A CH 152669 A CH152669 A CH 152669A CH 152669 A CH152669 A CH 152669A CH 484517 A CH484517 A CH 484517A
Authority
CH
Switzerland
Prior art keywords
semiconductor
substance
mask
gold
layer
Prior art date
Application number
CH152669A
Other languages
English (en)
Inventor
Simon Dr Middelhoek
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Priority to CH152669A priority Critical patent/CH484517A/de
Publication of CH484517A publication Critical patent/CH484517A/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28537—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description


  Verfahren     zum    Aufbringen eines Stoffes auf einen begrenzten  Oberflächenbereich eines Halbleiters    Das vorliegende Verfahren wird vorzugsweise bei der  Herstellung von elektronischen Halbleiterbauelementen  angewendet.  



  Bei der Herstellung von Halbleiterbauelementen wie  z. B. Transistoren oder integrierten Halbleiterschaltun  gen sind     it-laskierverfahren    weit verbreitet. Wenn die  hergestellten Bauelemente     resp.    Schaltungen besonders  kleine Abmessungen aufweisen sollen, ist es bei bekann  ten Verfahren schwierig bei aufeinanderfolgenden     Mas-          kierschritten    die Masken bezüglich ihrer Stellung genü  gend genau zu justieren. Es sind schon verschiedene  Verfahren bekannt geworden, die das     Maskenjustieren     erleichtern,     resp.    die an die Genauigkeit zu stellender  Anforderungen vermindern sollen. Trotzdem besteht das  Problem nach wie vor bei der Halbleiterherstellung.

         \@'enn    die Dimensionen der einzelnen Elemente in der  Grössenordnung von 1 um oder darunter liegen, wird die  Verwendung     aufeinanderfolgender    Masken, die justiert  werden müssen, ganz unmöglich.  



  Das vorliegende Verfahren ist geeignet, zum Auf  bringen eines Stoffes auf einen begrenzten Oberflächen  bereich eines Halbleiters die Anforderungen an die       3ustiergenauigkeit    der Masken ganz erheblich herabzu  setzen oder in gewissen Fällen einen bisher benötigten       i'vlaskierschritt    Gänzlich zu vermeiden.  



  Das vorliegende Verfahren dürfte auf der bekannten  physikalischen Erscheinung der Oberflächendiffusion be  ruhen (Vergleiche W.     Seith:    Diffusion in Metallen,       Springer-VerlaG,    1955, Seite 185 ff.). Demgemäss kann  sich ein auf eine Oberfläche aufgebrachter Stoff durch  Diffusion über die Oberfläche ausbreiten.  



  Das Verfahren wird nachfolgend anhand eines Bei  spieles näher     dargelegt.    Die Zeichnungen stellen dar:       Fig.    1 eine Aufsicht auf einen Feldeffekt Transi  stor       Fig.    2 ein Querschnitt durch den wirksamen Teil  dieses     Feldeffekttransistors,            Fig.    3 und 4 bei der Herstellung des Transistors  gemäss     Fig.    1 benützte Masken.  



  Als Ausgangsmaterial     di;        nt    das     liochohmicoe        P-          leitende        Siliziumsubstrat    11.     Fig.    2. Das Substrat hat  vorzugsweise eine Leitfähigkeit von     1000n    cm und  besteht aus Silizium, das z. B. mit 1,5 x     101F    Fremdato  men pro     cm3    dotiert ist. Die Dicke des Substrats liegt  üblicherweise in der Grössenordnung von 0,2 mm.

   Auf  das Substrat wird beispielsweise     epitaktisch    die     niederoh-          mige        N-Schicht    12 aufgebracht, die mit 101- Fremdato  men pro cm' Arsen dotiert ist, eine Leitfähigkeit von  0,1     n    cm hat und eine Stärke von z. B. 0,1 um aufweist.  Auf dieser Schicht wird eine zunächst durchgehende       Silizium-Dioxydschicht    8 erzeugt. Dies kann geschehen  entweder durch Aufsprühen oder aber vorzugsweise  durch Oxydation des Siliziums in einer Sauerstoff- und       Wasserdampfatmosphäre    bei erhöhter Temperatur, etwa  1000-1100  C.

   Auf die     Oxydoberfläche    wird in be  kannter Weise Fotolack     aufebracht    und mit Hilfe einer  Maske werden die für die     Source-    Gate- und     Drainelek-          troden    benötigten Flächen 1, 2 und 3 gleichzeitig  belichtet. Darauf wird der Fotolack entwickelt, wonach  die belichteten Gebiete der     S;    Nicht in einem geeigneten       Lösungsmi',tel    entfernt werden.

   Es sind jetzt lediglich die       rahmenartigen    Streifen 8 und die Randstreifen 9 mit  Lack bedeckt. und auf der ganzen übrigen Oberfläche  kann das     SIO,    mittels     gepufferter        Hydrofluorsäure    auf  bekannte     N@\eise        weggeätzt    werden.  



  Es ist zu beachten, dass in der     Oxvdschicht    die  Fenster für alle drei Elektroden des     Feldeffekttransi-          stors,        Source,    Gate und Drain     gleichzeitig,    d. h. mittels  ein und derselben     Fotoätzoperation        geöffnet    werden. Zu  dieser einzigen Operation wird der Fotolack auf die  völlig unversehrte, ebene und homogene     Si0.@    Oberflä  che aufgebracht. Dabei entsteht eine völlig     gleichförmige     Lackschicht     -leiclimäzsi@,er    Dicke.

   Nur eine solche  Schicht     vermag    die ausserordentlich feinen Linien, die      Stege 8 haben eine Breite in der Grössenordnung von  1     a    m oder weniger, aufzulösen. Die dazu verwendete  Maske ist in     Fig.    3 gezeigt. Der Randstreifen 9 in     Fig.    3  dient zur Abgrenzung des Transistors von benachbarten  Vorrichtungen.  



  Auf die freiliegenden     Siliziumflächen    1, 2 und 3 wird  nun z. B. durch ein bekanntes     Aufdampfverfahren    zu  nächst eine Chromschicht von     iner    Dicke von     50.8.     aufgebracht. Über die Chromschicht wird eine zweite  Schicht Gebracht. die aus Nickel besteht und etwa 150 A  dick ist. Auf die Nickelschicht folgt eine etwa 20 A dicke  Schicht aus Gold. Der Zweck der Chromschicht ist es,  eine glatte Unterlage und gute Haftung für das Nickel zu  schaffen. Ausserdem wird die gefürchtete     Klumpenbil-          dung    beim nachfolgenden Goldauftrag vermieden.

   Das  Nickel bildet mit der unterliegenden     Siliziumschicht     einen     Schottkv-Barrieren-Kontakt.    Das Gold dient zur  Kompensation des sogenannten     Snow-Plow    Effektes,  der eine unerwünscht hohe Konzentration des     Dotations-          materiales    an der Oberfläche des Halbleitermateriales  nach einer Oxidation bewirkt.  



  Bisher wurden auf die freiliegenden     Siliziumflächen     eine dünne Schicht Chrom, eine dickere Schicht Nickel,  und     eine    sehr dünnere     Golschicht    aufgetragen. Diese  Metalle bedecken lediglich die     Siliziumflächen,    da die       Oxydstege    8 beim Auftrag der Metalle noch immer mit  Fotolack bedeckt waren. Der restliche Fotolack wurde  nach dem Aufdampfen entfernt, wobei die auf dem Lack  liegenden Metallschichten ebenfalls verschwanden. Es  sind nun also alle freien Flächen des Transistors, d. h.  die Flächen für     Source,    Gate und Drain, mit     Schottky-          Kotakten    belegt.  



  Nun wird eine neue Schicht Fotolack über die  gesamte Oberfläche des Transistors aufgetragen. Die  neue Lackschicht wird mit der in     Fig.        4¯    dargestellten  Maske bedeckt, welche bei Belichtung einen Teil der       Source-,    sowie einen Teil der     Drainfläche    frei lässt.

   Es  ist zu beachten, dass diese Maske, wie ein Vergleich der       Fig.    4 mit     Fig.    3 zeigt, in ihren Dimensionen so gehalten  ist, dass selbst bei kleinster Abmessung der Stege 8 ein       Justierproblem    praktisch nicht auftritt, da auch eine  weitgehende Fehljustierung der Maske gemäss     Fig.    4  noch immer eine genügende Überdeckung mit dem  Muster, das durch die Maske gemäss     Fig.    3 erzeugt war,       gewährleitet    ist.

   Es genügt in anderen Worten, wenn das  Fenster 15 der in     FiG.    4 gezeigten Maske innerhalb der  in     Fig.    1 mit 3 bezeichneten     Drainzone    liegt, und wenn  die Fläche 16 das gesamte Gebiet der mit 2 bezeichneten       Gate-Elektrode    abdeckt. Auf die Flächen, die von der in       Fig.    4 gezeigten Maske in der Oberfläche des Transistors  freigelassen sind, werden nun nacheinander Schichten  von 30 A Chrom, 300 A Gold, dem 1     0,/o    Antimon  zugesetzt wird, sowie weitere 10 A Chrom aufgebracht,  vorzugsweise im Vakuum aufgedampft. Darauf kann die  Maske mit Hilfe eines den Fotolack lösenden Mittels  entfernt werden.

   Der Transistor wird nun einer Wärme  behandlung unterzogen und zwecks Legierung der     Sour-          ce-    und     Drainzoncn    auf 500  C gebracht.  



  Der Zweck der zuletzt genannten Schichten ist  folgender: 30 A dicke Chromschicht ermöglicht gute       Oberflächenhaftung,    für das aufzubringende Gold. Das  Gold seinerseits ist selbst zur Einlegierung in die       darunterliegenden    Schichten bestimmt und dient dabei  als Träger des Antimons. Die     darüberliegende,    sehr  dünne letzte Chromschicht wiederum dient zum Schutz  des     darunterliegenden        Gold-Antimons.    Sie vermeidet die       Möglichkeit    der Bildung feinsten Goldstaubes, der durch    Verunreinigung anderer Teile schädlich wirken könn  te.  



  Es hat sich gezeigt, dass bei dieser Schichtung das  Gold sowie das wirksame Antimon sich sehr leicht auf  den ihnen zur Verfügung stehenden freien Flächen  ausbreiten. Dieser Umstand ermöglichte ja gerade die  grosse     überlappung    der ersten. in     Fig.    3 gezeigten  Maske und der zweiten, in     Fig.    4 gezeigten Maske.  Obwohl die letztere Maske einen wesentlichen Teil der  zu bearbeitenden     Elektrodenflächen    noch abgedeckt,  breitet sich während der     'Kärmebehandlung    das Gold  und das darin enthaltende Antimon über die ganze  Fläche dieser Elektroden aus.

   Wie sich gezeigt hat, ist es  in der Praxis nicht einmal erforderlich, die Maske so  auszubilden, wie     Fig.    4 zeigt, vielmehr würde eine Maske  genügen, die im wesentlichen die gesamte Oberfläche des  Transistors abdeckt und lediglich im Bereich der     Drain-          sowie    der     Source-Elektrode    je ein kleines Loch aufweist.  Wie oben bereits angedeutet, werden die     Metallisierun-          gen    der einzelnen Elektroden nun noch nach bekannten  Verfahren z.

   B.     galvanisch,    verstärkt, und es werden die  Anschlüsse 5, 6 und 7     (Fig.    1) angebracht.     Schlussend-          lich    kann die gesamte Oberfläche des Transistors neutra  lisiert werden, z. B. durch Aufsprühen einer relativ  dicken Schicht aus     Si0_'    oder einem andern     -eeigneten     Glas. Erforderlich ist diese Massnahme zwar nicht  unbedingt, denn es liegen keine empfindlichen Übergänge  ja, nicht einmal offenes Halbleitermaterial zutage. Der  Transistor ist jetzt betriebsfertig.  



  Es ist zu bemerken, dass der soeben beschriebene  Transistor wegen seiner geschlossenen     Elektrodenkonfi-          guration,    die ihn von aussen umschliessende Elektrode  kann in vielen Schaltungen an Erde liegen, sich sehr gut  zur Einfügung in integrierte Schaltungen eignet.

Claims (1)

  1. PATENTANSPRUCH Verfahren zum Aufbringen eines Stoffes auf einen begrenzten Oberflächenbereich eines Halbleiters, da durch gekennzeichnet, dass der Stoff zunächst auf einen Teil des Oberflächenbereichs aufgebracht und dann durch Oberflächendiffusion über den gesamten Bereich verteilt wird. UNTERANSPRÜCHE 1. Verfahren nach Patentanspruch. dadurch gekenn zeichnet, dass der Stoff durch eine Maske hindurch aufgebracht wird, deren Öffnung wesentlich kleiner ist, als der Oberflächenbereich des Halbleiters. 2.
    Verfahren nach Unteranspruch 1 zum Aufbringen von Gold oder Goldlegierungen auf eine Elektrodenhä- che eines Siliziumhalbleiters. dadurch eekennzeichnet. dass das Gold durch Aufdampfen durch die Öffnung der Maske auf der Siliziumfläche niedergeschlagen wird und bei nachfolgender Erwärmung über die freie Siliziumflä- che diffundiert.
CH152669A 1968-06-28 1968-06-28 Verfahren zum Aufbringen eines Stoffes auf einen begrenzten Oberflächenbereich eines Halbleiters CH484517A (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CH152669A CH484517A (de) 1968-06-28 1968-06-28 Verfahren zum Aufbringen eines Stoffes auf einen begrenzten Oberflächenbereich eines Halbleiters

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH152669A CH484517A (de) 1968-06-28 1968-06-28 Verfahren zum Aufbringen eines Stoffes auf einen begrenzten Oberflächenbereich eines Halbleiters
CH971168A CH497792A (de) 1968-06-28 1968-06-28 Verfahren zur Herstellung von Halbleitervorrichtungen

Publications (1)

Publication Number Publication Date
CH484517A true CH484517A (de) 1970-01-15

Family

ID=4354823

Family Applications (2)

Application Number Title Priority Date Filing Date
CH152669A CH484517A (de) 1968-06-28 1968-06-28 Verfahren zum Aufbringen eines Stoffes auf einen begrenzten Oberflächenbereich eines Halbleiters
CH971168A CH497792A (de) 1968-06-28 1968-06-28 Verfahren zur Herstellung von Halbleitervorrichtungen

Family Applications After (1)

Application Number Title Priority Date Filing Date
CH971168A CH497792A (de) 1968-06-28 1968-06-28 Verfahren zur Herstellung von Halbleitervorrichtungen

Country Status (8)

Country Link
US (1) US3669732A (de)
BE (1) BE733950A (de)
CH (2) CH484517A (de)
DE (1) DE1966841A1 (de)
FR (2) FR2012003A1 (de)
GB (2) GB1258158A (de)
NL (1) NL164156C (de)
SE (1) SE355266B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2134528B2 (de) * 1970-09-02 1979-04-19 International Business Machines Corp., Armonk, N.Y. (V.St.A.) Feldeffekt-Transistor, Verfahren zu dessen Herstellung und Verwendung des Feldeffekt-Transistors in einer integrierten Schaltung

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4032341A (en) * 1973-01-16 1977-06-28 Katsumi Momose Pattern exposure using a polychromatic light source
JPS5612011B2 (de) * 1973-01-16 1981-03-18
GB2140460B (en) * 1983-05-27 1986-06-25 Dowty Electronics Ltd Insulated metal substrates

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3226265A (en) * 1961-03-30 1965-12-28 Siemens Ag Method for producing a semiconductor device with a monocrystalline semiconductor body
DE1283970B (de) * 1966-03-19 1968-11-28 Siemens Ag Metallischer Kontakt an einem Halbleiterbauelement
FR1518245A (fr) * 1966-04-07 1968-03-22 Philips Nv Transistors à effet de champ et leur procédé de fabrication
CH471242A (de) * 1968-03-01 1969-04-15 Ibm Verfahren zur selektiven Maskierung zu bearbeitender Flächen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2134528B2 (de) * 1970-09-02 1979-04-19 International Business Machines Corp., Armonk, N.Y. (V.St.A.) Feldeffekt-Transistor, Verfahren zu dessen Herstellung und Verwendung des Feldeffekt-Transistors in einer integrierten Schaltung

Also Published As

Publication number Publication date
NL164156C (nl) 1980-11-17
DE1927955A1 (de) 1970-01-02
FR2012003A1 (de) 1970-03-13
GB1258158A (de) 1971-12-22
DE1966841A1 (de) 1974-08-08
DE1927955B2 (de) 1972-11-16
NL164156B (nl) 1980-06-16
GB1262758A (en) 1972-02-09
FR2012004B1 (de) 1974-02-22
BE733950A (de) 1969-11-17
NL6907747A (de) 1969-12-30
CH497792A (de) 1970-10-15
FR2012004A1 (de) 1970-03-13
SE355266B (de) 1973-04-09
US3669732A (en) 1972-06-13

Similar Documents

Publication Publication Date Title
DE3787421T2 (de) Verfahren zum Herstellen von Strukturen, einschliesslich nichtflüchtiger Speicherzellen vom EEPROM-Typ, mit selbstausrichtenden Siliziumschichten und dazugehörige Transistoren.
DE4433086C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4143116C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer Metallelektrode
DE3150222C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
EP0286708B1 (de) Verfahren zur Herstellung von Kontaktöffnungen in einer Doppellagenisolation
DE2655937A1 (de) Verfahren zum planaren isolieren von leitungsmustern, durch chemischen niederschlag aus der dampfphase
DE2534158A1 (de) Halbleiteraufbau und verfahren zu seiner herstellung
DE2753613B2 (de) Isolierschicht-Feldeffekttransistor
DE2745857A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE3024295C2 (de) Ionenmessfühler und Verfahren zu dessen Herstellung
DE2348199A1 (de) Verfahren zur herstellung von mis-anordnungen
DE3226097C2 (de)
DE3301457C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2450230A1 (de) Verfahren zur herstellung von feldeffekttransistoren
CH484517A (de) Verfahren zum Aufbringen eines Stoffes auf einen begrenzten Oberflächenbereich eines Halbleiters
DE1589890A1 (de) Halbleiterelement mit Isolierueberzuegen und Verfahren zu seiner Herstellung
DE2902303A1 (de) Duennfilmtransistor und verfahren zu seiner herstellung
DE69025784T2 (de) Nichtflüchtige Speicher-Halbleiteranordnung
DE2703618A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE2453528C2 (de) Maskierungsverfahren
DE1918014A1 (de) Integriertes,passives Halbleiterelement
DE3538065A1 (de) Fluessigkristall-anzeigeeinrichtung und verfahren zu ihrer herstellung
DE4442688C1 (de) Verfahren zur Herstellung eines Hochtemperatursupraleitungs- Feldeffekttransistors mit einer dicken supraleitenden Kanalschicht
EP0005181B1 (de) Verfahren zur Herstellung einer, Bauelemente vom Feldeffekttransistortyp enthaltenden, Halbleiteranordnung

Legal Events

Date Code Title Description
PL Patent ceased