DE2517690B2 - Verfahren zum Herstellen eines Halbleiterbauelements - Google Patents

Verfahren zum Herstellen eines Halbleiterbauelements

Info

Publication number
DE2517690B2
DE2517690B2 DE2517690A DE2517690A DE2517690B2 DE 2517690 B2 DE2517690 B2 DE 2517690B2 DE 2517690 A DE2517690 A DE 2517690A DE 2517690 A DE2517690 A DE 2517690A DE 2517690 B2 DE2517690 B2 DE 2517690B2
Authority
DE
Germany
Prior art keywords
layer
silicon layer
areas
polycrystalline silicon
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2517690A
Other languages
English (en)
Other versions
DE2517690A1 (de
Inventor
Donald Raymond Somerville N.J. Carley (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2517690A1 publication Critical patent/DE2517690A1/de
Publication of DE2517690B2 publication Critical patent/DE2517690B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/924—To facilitate selective etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Photovoltaic Devices (AREA)

Description

30 de Siliziumschicht (58) gebildet wird, in die die η-leitenden Bereiche (70,72) eindiffundiert werden.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Donatormaterial aus einem auf die Siliziumschicht (18,58) aufgebrachten, dieses Dotierungsmaterial enthaltenden Schichtbereich (22 bzw. 62) eindiffundiert wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß auf der ganzen Siliziumschicht (18,58) eine Donatormaterial enthaltende Siliziumdioxidschicht (22, 62) gebildet wird, diejenigen Bereiche der Siliziumdioxidschicht photolithograpfisch entfernt werden, die über den vorgesehenen p-leitenden Bereichen (38, 74) der Siliziumschicht (18, 58) liegen und dann die Schichtanordnung zur Eindiffusion des Dotierungsmaterials erhitzt wird.
9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß auf die Siliziumschicht (18, 58) eine maskierende Schicht (30, 64} aufgebracht wird, die die vorgesehenen p-leitenden Bereiche (38, 74) gegen die Eindiffusion von Donatormaterial abdeckt, auf diese maskierende Schicht (30, 64) eine durchweg Donatormaterial enthaltende Schicht (32, 66) aufgebracht, und dann die Schichtenanordnung zur Eindiffusion des Dotierungsmaterial erhitzt wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß eine maskierende Schicht (30) aus Akzeptormaterial enthaltendem Siliziumdioxid verwendet und die Schichtenanordnung zur gleichzeitigen Eindiffusion von Donator- und von Akzeptormaterial in die n- (34, 36) bzw. p-leitenden (38) Bereiche der Siliziumschicht (18,58) erhitzt wird.
Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelementes mit einem auf einer Unterlage befindlichen Muster aus p-leitenden Siliziumbereichen, bei dem eine Siliziumschicht mit p- und η-leitenden Bereichen gebildet und danach die gesamte Siliziumschicht mittels einer Ätzlösung, die das n-leitende, nicht aber das p-leitende Silizium abträgt, so lange geätzt wird, bis die η-leitenden Bereiche entfernt sind.
Ein derartiges Verfahren ist aus der DE-OS 22 29 457 bekannt. r.o
Muster aus p-leitenden polykristallinen Siliziumbereichen werden bekanntlich in integrierten Halbleiterschaltungen als Leiterbahnen und als Widerstände verwendet und liegen meist auf einer isolierenden Unterlage z. B. aus einer mit Siliziumdioxid überzöge- c"» nen Siliziumscheibe oder aus einer Saphirscheibe. Ein Muster aus p-leitenden polykristallinen Siliziumbereichen kann bekanntlich auch als Gate-Elektrode eines MOS-Transistors verwendet werden.
Bei dem aus der DE-OS 22 29 457 bekannten t>o Verfahren wird ein Muster in einer undotierten polykristallinen Siliziumschicht mit Bor bis zu relativ hoher p- Leitfähigkeit dotiert. Die gesamte Siliziumschicht wird dann mit einer selektiv wirksamen Ätzlösung z. B. einer wäßrigen Hydrazin-Lösung oder einer Kaliumhydroxid-Propanol-Lösung in Berührung gebracht, um das undotierte Silizium zu entfernen. Dieses Verfahren ist wegen der gut ausgebildeten sauberen Ränder der Muster zwar für bestimmte Anwendungszwecke zufriedenstellend, jedoch führt es zu Mustern, deren Abmessungen größer als gewünscht sind und bei denen die Kanten überhängen, d. h. die Muster sind an der Oberseite breiter als an ihrer Grundfläche. Dies ist eine Folge des Diffusionsverfahrens unter Verwendung von Masken, mit dessen Hilfe das von der Siliziumschicht verbleibende Muster p-dotiert wird. Die seitwärts in Schichtebene gerichtete Diffusion in der Siliziumschicht vergrößert das p-dotierte Muster im Verhältnis zur Abmessung der Maskenöffnung. Die Form der Diffusionsfront führt zu den rberhängenden Kanten.
Aus der DE-OS 19 96 092 ist ein elektrolytisches Verfahren zum selektiven Ätzen bekannt, das in der Praxis jedoch kaum noch verwendet wird. Die Nachteile dieses Verfahrens bestehen insbesondere darin, daß es zu langsam arbeitet und vergleichsweise teuer ist
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art zu schaffen, das Muster aus Siliziumbereichen mit wesentlich steilerer Kantenform ergibt und deshalb ermöglicht, die Abmessungen genauer einzuhalten und auch von den erwähnten Nachteilen des bekannten elektrolytischen Verfahrens frei ist.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß mindestens die η-leitenden Bereiche durch Eindiffusion gebildet werden. Durch diese Maßnahmen wird
erreicht, daß die Folgen der seitlichen Diffusion hinsichtlich der Vergrößerung und Kantenform der herzustellenden Muster, wie sie bei den bekannten Verfahren eintreten, vermieden werden, so daß die Abmessungen der herzustellenden Muster sehr genau den ursprünglich festgelegten Begrenzungen entsprechen.
Anhand der Zeichnungen werden bevorzugte Ausführungsbeispiele des Verfahrens nach der Erfindung näher erläutert. Es zei^t
F i g. 1 einen teilweisen Querschnitt durch eine Scheibe für ein Halbleiterbauelement, mit einer polykristallinen Siliziumschicht, in einem frühen Zeitpunkt des Herstellungsverfahrens nach einem bevorzugten Ausführungsbeispiel der Erfindung;
Fig.2A und 2B Querschnitte der Scheibe nach den nächsten Verfahrensschritten, in zwei Ausführungsmöglichkeiten;
Fig.3A und 3B Querschnitte der Scheibe nach weiteren anschließenden Verfahrensschritten, in zwei Ausführungsmöglichkeiten;
F i g. 4 einen Querschnitt der Scheibe nach weiteren Verfahrensschritten;
F i g. 5 einen Querschnitt des Halbleiterbaue'ementes nach dem selektiven Ätzschritt;
F i g. 6 einen Querschnitt durch eine Scheibe für ein Halbleiterbauelement ähnlich dem nach der Fig. 1, in einem frühen Herstellungsstadium nach einem anderen bevorzugten Ausführungsbeispiel der Erfindung;
F i g. 7 A und 7B Querschnitte der Scheibe nach F i g. 6 nach den nächsten Verfahrensschritten in zwei Ausführungsmöglichkeiten ;
F i g. 8 einen Querschnitt der Scheibe nach F i g. 7A oder 7B nach weiteren Verfahrensschritten;
F i g. 9 einen Querschnitt des Halbleiterbauelementes nach dem selektiven Ätzschritt
Nach einem Ausführungsbeispiel des Verfahrens nach der Erfindung wird die Herstellung des Halbleiterbauelementes mit einer Scheibe 10 (Fig. 1) begonnen, die aus einer Schicht 18 eigenleitenden, polykristallinen Siliziums au.' einer Isolatorschicht besteht. Die Scheibe 10 kann eine Schicht 12 aus monokristallinem Silizium enthalten, auf deren Oberfläche 14 eine Schicht 16 aus isolierendem Material angeordnet ist. Die Schicht 16 kann beispielsweise aus thermisch gewachsenem Siliziumdioxid bestehen. Die Dicke der eigenleitenden, polykristallinen Siliziumschicht IiI kann ungefähr 8000 A betragen.
Die Scheibe 10 wird sodann einer Behandlung unterzogen, bei der Donatormaterial in die Bereiche eingebracht wird, die im Verlauf des Verfahrens entfernt werden sollen, und bei der Akzeptormateria! in die Bereiche tingebracht wird, die verbleiben sollen. Eine Art, dies zu erreichen, besteht darin, daß auf der Oberfläche 20 der eigentlichen polykristallinen Siliziumschicht 18 ein Überzug aus dotiertem Siliziumdioxid gebildet und diese Siliziumdioxidschicht dann fotolithographisch in die Form des zu entfernenden Musters gebracht wird. Der Querschnitt der in dieser Weise behandelten Scheibe 10 ist in Fig.2A dargestellt, die zwei Schichtbereiche 22 aus dotiertem Siliziumdioxid zeigt. Eine Möglichkeit zur Bildung der Schichtbereiche 22 besteht darin, die Scheibe 10 in einen Ofen zu geben und ihre Oberfläche 20 bei erhöhter Temperatur gasförmigem Silan (S1H4) und Sauerstoff auszusetzen. Ein derartiges Vsrfahren ist bekannt. Ein geringer Anteil an Phosphin (PH3) kann in der Silan-Sauerstoff-Atmosphäre enthalten s .'in, um Phosphor als Donatormaterial in die Schichtbereiche 22 einzubringen. Nachdem die Siliziumdioxidschicht dotiert ist, kann sie mit Hilfe eines bekannten fotolithographischen Verfahrens bis auf die Schichtbereiche 22 entfernt werden. Das Ergebnis dieser Verfahrensschritte ist eine Scheibe 10, bei der ein Teil 24 der Oberfläche der polykristallinen Siliziumschicht 18 freiliegt
Als nächstes wird der Teil 24 der Oberfläche 20, der nicht von den Schichtbereichen 22 bedeckt ist, mit einer Akzeptorquelle versehen. Dies kann beispielsweise dadurch geschehen, daß die Scheibe 10 einer Bor enthaltenden oxidierenden Atmosphäre in einem Diffusionsofen ausgesetzt wird, bis auf der Oberfläche der gesamten Scheibe 10 eine Borsilikatglasschicht entstanden ist, die in F i g. 3A mit Ziffer 26 bezeichnet ist Das Aufbringen der Borsilikatschicht 26 führt, sofern es in der bekannten Art bei erhöhter Temperatur ausgeführt wird, auch zum Entstehen eines Bereiches 28 mit p++-Leitfähigkeit in der polykristallinen Siliziumschicht 18. Die Fläche des Bereichs 28 wird durch die Begrenzung der Schichtbereiche 22 bestimmt So werden zwei Dotierstoffqueilen auf izr Oberfläche 20 der polykristallinen Siliziumschicht 18 vorgesehen, von denen eine aus den Schichtbereichen 22 als Quelle für Donatormaterial und die andere aus der Schicht ϊό aus Borsilikatglas als Quelle für Akzeptormaterial besteht
Eine zweite Möglichkeit die zwei Quellen für Donator- bzw. Akzeptormaterial aufzubringen, ist in den Fig.2B und 3B dargestellt In dieser Ausführung
3n des Verfahrens wird auf der Oberfläche 20 der polykristallinen Siliziumschicht 18 zunächst eine Quelle für Akzeptormaterial gebildet, die die Form eines aufgebrachten Schichtbereichs 30 aus p+-dotiertem Siliziumdioxid haben kann. Der Schichtbereich 30 kann
j5 in einer Weise hergestellt werden, die der Herstellung der Schichtbereiche 22 in F i g. 2A ähnlich ist wobei allerdings Diboran (B2H6: statt des Phosphins während der Niederschlagsreaktion verwendet wird, um den Schichtbereich 30 p-leitend zu machen. Zur Herstellung des Schichtbereichs 30 kann zunächst eine durchgehende Schicht p-dotierten Siliziumdioxids aufgebracht we· Jen, die dann fotolithographisch bis auf den Schichtbereich 30 entfernt wird. Die Begrenzung des Schichtbereichs 30 bildet auch die Begrenzung des Bereichs der polykristallinen Siliziumschicht 18, der erhalten bleiben soll.
Als nächstes wird auf der Scheibe 10 eine Quelle für Donatormaterial gebildet. Dies kann in irgendeiner gewünschten Weise geschehen. Bei dem in Fig.3B
■><> dargestellten Beispiel wird auf die Scheibe 10 eine Schicht 32 aus phosphordotiertem Siliziumdioxid aufgebracht. Dies kann ähnlich der anhand der F i g. 2A beschriebenen Bildung der Schichtbereiche 22 erreicnt werd°r>. Alternativ kann die Schicht 32 aus Phosphorsilikatglas gebildet werden, indem die Oberfläche 20 der Scheibe 10 gasförmigem phosphorigem Oxychlorid ausgesetzt wird.
Sobald die zwei Quellen für Donator- bzw. Akzeptormaterial auf der Oberfläche 20 der polykristallinen
w) Siliziumschicht 18 gebildet sind, wird eine Wärmebehandlung durchgeführt, um das Donator- und das Akzeptormaterial in die polykristalline Siliziumschiehi 18 zu diffundieren, wodurch darin die n- u;id p-leitenden Bereiche gebildet werden. Das Ergebnis einer solchen Wärmebehandlung ist in Fig.4 dargestellt, die einen Querschnitt der Scheibe 10 des Halbleiterbauelements nach der Diffusion entweder aus der. Quellen nach F i g. 3A oder aus den Quellen nach F i g. 3B und nach
dem Entfernen dieser Quellen zeigt. Die polykristalline Siliziumschicht 18, die auf diese Weise hergestellt ist, besitzt zwei Bereiche 34 und 36 mit n-Leitfähigkeit und einen zentralen Bereich 38, der p-leitend ist. Zwischen dem p-leitenden Bereich 38 und den n-leitenden Bereichen 34 und 36 bestehen pn-Übergänge 40 bzw. 42, die relativ steil ansteigend zu der Oberfläche 20 der polykristallinen Siliziumschicht 18 hin verlaufen. Der Grund dafür liegt in der gleichzeitigen Diffusion des Akzeptor- und Donatormaterials. Mit anderen Worten heißt dies, daß das Donatormaterial von seinen Quellen aus in die polykristalline Siliziumschicht 18 diffundiert und zusätzlich auch in Richtung der Schichtebene. In ähnlicher Weise diffundiert das Ak/.epiorinateria! von seiner Quelle zusätzlich seitlich in Richtung auf die Bereiche 34 und 36 hin. Diese gleichzeitigen Diffusionen kompensieren einander und führen zu einer relativ steil 7iir Ohrrflärhp verlaufenden Grenze. Die Lage Her
Grenzen (pn-Übergänge; fällt recht genau mit den Kanten der fotolithographisch begrenzten Quellenbereiche zusammen.
Als nächstes wird die gesamte Oberfläche der polykristallinen Siliziumschicht 18 mit einer Ätzlösung in Berührung gebracht, in dem sich η-leitendes, nicht aber p-leitendes Silizium löst. Die Ätzzeit ist so bemessen, daß die Bereiche 34 und 36 entfernt werden, während der Bereich 38 im gewünschten Muster erhalten bleibt. Geeignete bekannte Ätzlösungen sind eine wäßrige Hydrazin- oder eine Kaliumhydroxid-Propanol-Lösung. Jede dieser Ätzlösungen ist selektiv hinsichtlich relativ hochdotiertem, p-leitenden Silizium. Mit »relativ hochdotiert« wird in diesem Zusammenhang eine Dotierung mit einem Minimum von ungefähr 10'6 Atome/cm3 bezeichnet. Die Diffusionsschritte zur Bildung des Bereichs 38 sollten daher unter Bedingungen stattfinden, die eine solche oder eine höhere Dotierungskonzentration erreichen lassen.
Das Ergebnis des Ätzschrittes führt zu dem fertigen Halbleiterbauelement, wie es in Fig. S dargestellt ist. Der Bereich 38 weist die relativ steilen Kanten 40 und 42 auf. Die Breite des Bereiches 38 entspricht sehr genau den ursprünglich photolithographisch festgelegten Begrenzungen, da die seitliche Diffusion, wie bereits erwähnt, dadurch eingedämmt wird, daß die seitliche Diffusion der Akzeptoren in dem Bereich 38 durch die seitliche Diffusion der Donatoren in entgegengesetzter Richtung kompensiert wird. Die Kanten sind relativ steil, was ebenfalls auf diese sich quasi selbst steuernden Vorgänge zurückzuführen ist.
Beim zuvor beschriebenen Ausführungsbeispiel wird eine gleichzeitige Diffusion sowohl des Donator- als auch des Akzeptormaterials durchgeführt. Alternativ kann wie folgt verfahren und zu Anfang des Verfahrens die polykristalline Siliziumschicht über ihr ganzes Volumen p-dotiert werden. Eine Scheibe 50 mit diesem Aufbau ist in F i g. 6 dargestellt. Die Scheibe 50 kann eine Schicht 52 aus halbleitendem Material enthalten, auf deren Oberfläche 54 eine Isolierschicht 56 vorgesehen ist Diese Teile entsprechen der Schicht 12, der Oberfläche 14 und der Isolierschicht 16 der Scheibe 10.
Auf der Isolierschicht 56 ist eine p-leitende polykristalline Siliziumschicht 58 vorgesehen. Sie kann ungefähr 8000 Ä dick sein. Sie besitzt eine Oberfläche 60, die mit Abstand und parallel rar Oberfläche 54 der Halbleiterschicht 52 verläuft.
Als nächstes wird bei diesem Ausfühningsbeispiel auf der Oberfläche 60 der p-leitenden polykristallinen Siliziumschicht 58 eine Quelle für Donatormaterial vorgesehen, die in ihren Abmessungen so begrenzt ist. daß sie dem Muster der Bereiche der p-leitenden polykristallinen Siliziumschicht 58 entspricht, die ent- r> fernt werden sollen. Eine Möglichkeit, dies durchzuführen, ist in Fig.7A dargestellt. Dabei werden n-dotierte Schichtbereiche 62 auf der Oberfläche 60 der p-leitenden polykristallinen Siliziumschicht 58 gebildet. Die Schichtbereiche 62 können in derselben Weise herge-
in stellt werden, wie dies zuvor im Zusammenhang mit der Herstellung der Schichtbereiche 22 bereits beschrieben wurde.
Als Alternative zur Bildung einer Donator-Diffusionsquelle kann die durch den Querschnitt der Scheibe
r, nach Fig. 7B veranschaulichte Ausführung des Herstellungsverfahrens Verwendung finden.
Dabei wird auf der Oberfläche 60 der p-leitenden polykristallinen Siliziumschicht 58 eine Diffusionsmaske gebildet, die beispielsweise aus einer Siliziumdioxidschicht 64 bestehen kann. Die Maskierschicht 64 wird dann fotolithographisch teilweise entlernt, um über der polykristallinen Siliziumschicht 58 den dargestellten Bereich zu belassen, der von der Polykristallinen Siliziumschicht 58 als Muster verbleiben soll. Als
r» nächstes wird als Quelle für Donatormaterial eine Schich'. 66 aus Phosphorsilikatglas aufgebracht, und zwar über die gesamte Oberfläche der Scheibe 50, wozu ein bekanntes Verfahren verwendet wird. Dieser Schritt führt ebenfalls zur Bildung der n++-dotierten Bereiche
so 68 in der polykristallinen Siliziumschicht 58.
Als nächstes wird die Scheibe 50 erhitzt, um das Donatormaterial aus den auf der Oberfläche 60 befindlichen Quellbereichen 68 in die polykristalline Siliziumschicht 58 zu diffundieren. Das Ergebnis der
3ϊ Diffusion ist in F i g. 8 dargestellt, die eine Diffusion von Donatormaterial durch die gesamte Dicke der polykristallinen Siliziumschicht 5β zeigt. Dadurch entstehen η-leitende Bereiche 70 und 72, die an einen p-leitenden Bereich 74 grenzen. Zwischen dem p-leitenden Bereich
AO 74 und den jeweils benachbarten η-leitenden Bereichen 70 und 72 bilden sich die zum Bereich 74 hin konvexen Begrenzungen 76 und 78, was durch die aus der η-Diffusion resultierende Form der Diffusionsfront bedingt ist. Es sei in diesem Zusammenhang darauf hingewiesen, daß bei diesem Ausführungsbeispiel eine gleichzeitige p-Diffusion nicht stattfindet. Der nächste Verfahrensschritt besteht bei diesem Ausführungsbeispiel darin, daß die gesamte oberfläche der polykristallinen Siliziumschicht 58 einer selektiv wirkenden Ätzlösung so lange ausgesetzt wird, bis die Bereich". 70 und 77 ganz entfernt sind. Dieser Verfahrensschritt führt dazu, daß das Halbleiterbauelement in die in Fig.9 dargestellte Form gebracht wird, bei der auf der Isolierschicht 56 der Bereich 74 verbleibt Die Begrenzungen 76 und 78 stellen die Kanten des Bereichs 74 dar und besitzen relativ geringe Steigung entsprechend der Form der Diffusionsfront der Bereiche 70 und 72. Diese Kantenform wird für viele Anwendungszwekke bevorzugt, z. B. in den Fällen, in denen eine nicht dargestellte Isolierschicht nachfolgend auf dem Bereich 74 gebildet und eine ebenfalls nicht dargestellte kreuzende Leiterbahn über die Isolierschicht geführt werden soll. Ober einer Kante dieser Form kann leichter eine Schicht niedergeschlagen werden, die einen
es kontinuierlichen Verlauf aufweist als dies wegen der mit bekannten Verfahren erhaltenen überhängenden Kanten möglich war.
Hierzu 2 Blatt Zeichnungen

Claims (6)

Patentansprüche:
1. Verfahren zum Herstellen eines Halbleiterbauelementes mit einem auf einer Unterlage befindlichen Muster aus p-leitenden Siliziumbereichen, bei dem eine Siliziumschicht mit p- und n-leitenden Bereichen gebildet und danach die gesamte Siliziumschicht mittels einer Ätzlösung, die das n-leitende, nicht aber das p-leitende Silizium abträgt, so lange geätzt wird, bis die η-leitenden Bereiche entfernt sind, dadurch gekennzeichnet, daß mindestens die η-leitenden Bereiche (34, 36, 70, 72) durch Eindiffusion gebildet werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Ätzlösung eine wäßrige Hydrazinlösung oder eine Kaliumhydroxid-Propanol-Lösung verwendet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine polykristalline Siliziumschicht (t«, 58) verwendet wird und n-leitende Bereiche (34, 35, 70, 72) eindiffundiert werden, die sich über die gesamte Dicke der polykristallinen Siliziumschicht (18,58) erstrecken.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zunächst eine eigenleitende Sliziumschicht (18) gebildet und dann gleichzeitig die n- (34, 36) und die p-leitenden (38) Bereiche eindiffundiert werden.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Dotierungsmaterialien aus auf die eigenleitenc" Siliziumschicht (18) aufgebrachten, diese Dotierungsmaterialien enthaltenden Schichtbereichen (22,26 bzw. 30,32) eindiffundiert werden.
6. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß eine polykristallin«:, durchweg p-leiten
20
DE2517690A 1974-04-25 1975-04-22 Verfahren zum Herstellen eines Halbleiterbauelements Withdrawn DE2517690B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB18165/74A GB1501114A (en) 1974-04-25 1974-04-25 Method of making a semiconductor device

Publications (2)

Publication Number Publication Date
DE2517690A1 DE2517690A1 (de) 1975-11-13
DE2517690B2 true DE2517690B2 (de) 1979-05-17

Family

ID=10107783

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2517690A Withdrawn DE2517690B2 (de) 1974-04-25 1975-04-22 Verfahren zum Herstellen eines Halbleiterbauelements

Country Status (10)

Country Link
US (1) US3980507A (de)
JP (1) JPS50145081A (de)
BE (1) BE828188A (de)
CA (1) CA1050866A (de)
DE (1) DE2517690B2 (de)
FR (1) FR2269199A1 (de)
GB (1) GB1501114A (de)
IN (1) IN144756B (de)
IT (1) IT1037558B (de)
SE (1) SE407307B (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4026733A (en) * 1975-10-29 1977-05-31 Intel Corporation Process for defining polycrystalline silicon patterns
NL7612883A (nl) * 1976-11-19 1978-05-23 Philips Nv Halfgeleiderinrichting, en werkwijze ter ver- vaardiging daarvan.
DE2751481C2 (de) * 1976-11-22 1986-10-23 Mostek Corp. (n.d.Ges.d.Staates Delaware), Carrollton, Tex. Lastimpedanz für eine statische Halbleiterspeicherzelle
US4125854A (en) * 1976-12-02 1978-11-14 Mostek Corporation Symmetrical cell layout for static RAM
US4050967A (en) * 1976-12-09 1977-09-27 Rca Corporation Method of selective aluminum diffusion
US4239559A (en) * 1978-04-21 1980-12-16 Hitachi, Ltd. Method for fabricating a semiconductor device by controlled diffusion between adjacent layers
US4201603A (en) * 1978-12-04 1980-05-06 Rca Corporation Method of fabricating improved short channel MOS devices utilizing selective etching and counterdoping of polycrystalline silicon
US4354309A (en) * 1978-12-29 1982-10-19 International Business Machines Corp. Method of manufacturing a metal-insulator-semiconductor device utilizing a graded deposition of polycrystalline silicon
US4249968A (en) * 1978-12-29 1981-02-10 International Business Machines Corporation Method of manufacturing a metal-insulator-semiconductor utilizing a multiple stage deposition of polycrystalline layers
FR2472268A1 (fr) * 1979-12-21 1981-06-26 Thomson Csf Procede de formation de caisson dans des circuits integres
US4285761A (en) * 1980-06-30 1981-08-25 International Business Machines Corporation Process for selectively forming refractory metal silicide layers on semiconductor devices
US4372803A (en) * 1980-09-26 1983-02-08 The United States Of America As Represented By The Secretary Of The Navy Method for etch thinning silicon devices
US4438556A (en) * 1981-01-12 1984-03-27 Tokyo Shibaura Denki Kabushiki Kaisha Method of forming doped polycrystalline silicon pattern by selective implantation and plasma etching of undoped regions
FR2515427A1 (fr) * 1981-10-27 1983-04-29 Efcis Procede de fabrication de resistances de forte valeur pour circuits integres
US4868631A (en) * 1985-11-18 1989-09-19 Texas Instruments Incorporated Bipolar transistor with shallow junctions and capable of high packing density
JPS63184364A (ja) * 1987-01-27 1988-07-29 Toshiba Corp 半導体装置の製造方法
KR900005871B1 (ko) * 1987-09-21 1990-08-13 삼성전자 주식회사 반도체 메모리소자의 제조방법
US5136344A (en) * 1988-11-02 1992-08-04 Universal Energy Systems, Inc. High energy ion implanted silicon on insulator structure
EP0413042B1 (de) * 1989-08-16 1992-12-16 International Business Machines Corporation Verfahren für die Herstellung mikromechanischer Messfühler für AFM/STM-Profilometrie und mikromechanischer Messfühlerkopf
KR0167271B1 (ko) * 1995-11-30 1998-12-15 문정환 비균등 도우프 채널 구조를 갖는 반도체소자의 제조방법
US5869399A (en) * 1997-08-07 1999-02-09 Mosel Vitelic Inc. Method for increasing utilizable surface of rugged polysilicon layer in semiconductor device
US7247578B2 (en) * 2003-12-30 2007-07-24 Intel Corporation Method of varying etch selectivities of a film
US10763447B2 (en) * 2015-06-09 2020-09-01 Georgia Tech Research Corporation Devices with organic semiconductor layers electrically-doped over a controlled depth

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3160539A (en) * 1958-09-08 1964-12-08 Trw Semiconductors Inc Surface treatment of silicon
US3675319A (en) * 1970-06-29 1972-07-11 Bell Telephone Labor Inc Interconnection of electrical devices
US3738880A (en) * 1971-06-23 1973-06-12 Rca Corp Method of making a semiconductor device
JPS498181A (de) * 1972-05-10 1974-01-24
US3846198A (en) * 1972-10-02 1974-11-05 Rca Corp Method of making semiconductor devices having thin active regions of the semiconductor material
US3847687A (en) * 1972-11-15 1974-11-12 Motorola Inc Methods of forming self aligned transistor structure having polycrystalline contacts
US3830665A (en) * 1972-12-07 1974-08-20 Motorola Inc Method for delineating semiconductor junctions

Also Published As

Publication number Publication date
SE407307B (sv) 1979-03-19
DE2517690A1 (de) 1975-11-13
CA1050866A (en) 1979-03-20
US3980507A (en) 1976-09-14
GB1501114A (en) 1978-02-15
JPS50145081A (de) 1975-11-21
FR2269199A1 (de) 1975-11-21
IN144756B (de) 1978-07-01
SE7504757L (sv) 1975-10-27
BE828188A (fr) 1975-08-18
IT1037558B (it) 1979-11-20

Similar Documents

Publication Publication Date Title
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2745857C2 (de)
DE2916364C2 (de)
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
CH615781A5 (de)
DE2707693A1 (de) Verfahren zum herstellen von dotierten zonen mittels ionenimplantation
DE1444496A1 (de) Epitaxialer Wachstumsprozess
DE2823967A1 (de) Npn-transistor
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE69016840T2 (de) Verfahren zur Herstellung eines lateralen Bipolartransistors.
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE1964979B2 (de) Halbleiterbauelement mit wenigstens einem lateralen transistor und verfahren zu seiner herstellung
DE69113673T2 (de) Halbleiterbauelement mit MOS-Transistoren und Verfahren zu dessen Herstellung.
EP0028786B1 (de) Ionenimplantationsverfahren
DE3133759A1 (de) Feldeffekttransistor
DE2752335A1 (de) Verfahren zur herstellung eines sperrschicht-feldeffekttransistors
DE3015101C2 (de)
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung
DE2840975A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE1090330B (de) Halbleiteranordnung mit einem Halbleiterkoerper mit zwei Zonen entgegengesetzten Leitfaehigkeitstyps und je einer Elektrode an den beiden Zonen
DE2627922A1 (de) Halbleiterbauteil

Legal Events

Date Code Title Description
BHN Withdrawal