WO2024116794A1 - 発光素子の製造方法及び発光素子 - Google Patents

発光素子の製造方法及び発光素子 Download PDF

Info

Publication number
WO2024116794A1
WO2024116794A1 PCT/JP2023/040561 JP2023040561W WO2024116794A1 WO 2024116794 A1 WO2024116794 A1 WO 2024116794A1 JP 2023040561 W JP2023040561 W JP 2023040561W WO 2024116794 A1 WO2024116794 A1 WO 2024116794A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor structure
substrate
semiconductor layer
light
semiconductor
Prior art date
Application number
PCT/JP2023/040561
Other languages
English (en)
French (fr)
Inventor
亮太 山本
陽 藤岡
浩史 川口
Original Assignee
日亜化学工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日亜化学工業株式会社 filed Critical 日亜化学工業株式会社
Publication of WO2024116794A1 publication Critical patent/WO2024116794A1/ja

Links

Images

Definitions

  • the present invention relates to a method for manufacturing a light-emitting element and a light-emitting element.
  • a method for manufacturing a light-emitting element includes the steps of forming a semiconductor layer on a substrate, bonding another substrate to the semiconductor layer, removing the substrate used to form the semiconductor layer, and roughening the surface of the semiconductor layer exposed by removing the substrate. Roughening the surface of the semiconductor layer can improve the light extraction efficiency.
  • the present invention aims to provide a method for efficiently manufacturing a light-emitting element with improved light extraction efficiency, and a light-emitting element.
  • a method for manufacturing a light-emitting element includes the steps of preparing a wafer having a first substrate, a semiconductor structure having a first semiconductor layer, a second semiconductor layer disposed on the first substrate and further from the first substrate than the first semiconductor layer, and an active layer disposed between the first semiconductor layer and the second semiconductor layer, a first electrode disposed on a second surface of the semiconductor structure opposite to a first surface that faces the first substrate and electrically connects to the first semiconductor layer, and a second electrode disposed on the second surface and electrically connects to the second semiconductor layer, and bonding the second surface of the semiconductor structure to the first semiconductor layer via a bonding member.
  • the method includes a step of bonding the first side of the semiconductor structure to a second substrate, a step of separating the semiconductor structure from the first substrate and exposing the first surface of the semiconductor structure after the step of bonding the semiconductor structure to the second substrate, a step of removing a portion of the semiconductor structure after the step of exposing the first surface of the semiconductor structure, a step of forming a first groove in the semiconductor structure that separates the semiconductor structure into a plurality of element portions on the second substrate, a step of roughening the surfaces of the plurality of element portions on the second substrate after the step of forming the first groove in the semiconductor structure, and a step of separating the plurality of element portions from the second substrate.
  • a method for manufacturing a light-emitting element includes the steps of preparing a wafer having a first substrate, a semiconductor structure having a first semiconductor layer disposed on the first substrate, a second semiconductor layer disposed farther from the first substrate than the first semiconductor layer, and an active layer disposed between the first semiconductor layer and the second semiconductor layer, a first electrode disposed on a second surface of the semiconductor structure opposite to a first surface disposed on the first substrate side and electrically connected to the first semiconductor layer, and a second electrode disposed on the second surface and electrically connected to the second semiconductor layer, and bonding the second surface side of the semiconductor structure via a bonding member.
  • the method includes a step of bonding the semiconductor structure to a second substrate, a step of separating the semiconductor structure from the first substrate and exposing the first surface of the semiconductor structure after the step of bonding the semiconductor structure to the second substrate, a step of roughening the first surface of the semiconductor structure on the second substrate after the step of exposing the first surface of the semiconductor structure, a step of removing a portion of the semiconductor structure and forming a first groove in the semiconductor structure on the second substrate that separates the semiconductor structure into a plurality of element portions, and a step of separating the plurality of element portions from the second substrate.
  • a light-emitting element is a semiconductor structure having a first semiconductor layer, a second semiconductor layer, and an active layer located between the first semiconductor layer and the second semiconductor layer, the semiconductor structure having a first surface which is a surface of the first semiconductor layer opposite the active layer, a second surface which is a surface of the first semiconductor layer opposite the first surface, and a side surface connecting the first surface and the second surface, the second surface having a first region where a part of the first semiconductor layer is exposed from the second semiconductor layer and the active layer, and a second region which is a surface of the second semiconductor layer opposite the active layer, the light-emitting element is provided with a first electrode electrically connected to the first semiconductor layer in the first region, and a second electrode electrically connected to the second semiconductor layer in the second region, the first surface and the side surface are rough, and the area of the second surface is larger than the area of the first surface.
  • the present invention provides a method for efficiently manufacturing a light-emitting element with improved light extraction efficiency, and a light-emitting element.
  • 5A to 5C are schematic cross-sectional views for explaining a step of the method for manufacturing the light-emitting element according to the first embodiment.
  • 5A to 5C are schematic cross-sectional views for explaining a step of the method for manufacturing the light-emitting element according to the first embodiment.
  • 5A to 5C are schematic cross-sectional views for explaining a step of the method for manufacturing the light-emitting element according to the first embodiment.
  • 5A to 5C are schematic cross-sectional views for explaining a step of the method for manufacturing the light-emitting element according to the first embodiment.
  • 5A to 5C are schematic cross-sectional views for explaining a step of the method for manufacturing the light-emitting element according to the first embodiment.
  • 5A to 5C are schematic cross-sectional views for explaining a step of the method for manufacturing the light-emitting element according to the first embodiment.
  • 5A to 5C are schematic cross-sectional views for explaining a step of the method for manufacturing the light-emitting element according to the first embodiment.
  • 5A to 5C are schematic cross-sectional views for explaining a step of the method for manufacturing the light-emitting element according to the first embodiment.
  • 5A to 5C are schematic cross-sectional views for explaining a step of the method for manufacturing the light-emitting element according to the first embodiment.
  • 5A to 5C are schematic cross-sectional views for explaining a step of the method for manufacturing the light-emitting element according to the first embodiment.
  • 5A to 5C are schematic cross-sectional views for explaining a step of the method for manufacturing the light-emitting element according to the first embodiment.
  • 10A to 10C are schematic cross-sectional views illustrating a step of a method for manufacturing a light-emitting element according to a second embodiment.
  • 10A to 10C are schematic cross-sectional views illustrating a step of a method for manufacturing a light-emitting element according to a second embodiment.
  • 11 is a schematic cross-sectional view for explaining a step of a method for manufacturing a light-emitting element according to a second embodiment.
  • FIG. 5A to 5C are schematic cross-sectional views for explaining a first modified example of the method for manufacturing the light-emitting element according to the first and second embodiments.
  • the method for manufacturing a light-emitting device according to the first embodiment includes a step of preparing a wafer.
  • Fig. 7 shows a portion of a wafer W.
  • the wafer W has a first substrate 101, a semiconductor structure 10 disposed on the first substrate 101, a first electrode 41, and a second electrode 42.
  • an insulating substrate such as sapphire or spinel (MgAl 2 O 4 ) having any one of the C-plane, R-plane, and A-plane as a main surface
  • a conductive substrate such as SiC (including 6H, 4H, and 3C), ZnS, ZnO, GaAs, or Si can be used as the first substrate 101.
  • a sapphire substrate having the C-plane as a main surface is used as the first substrate 101.
  • the semiconductor structure 10 is formed on the main surface of the first substrate 101.
  • the semiconductor structure 10 is made of a nitride semiconductor.
  • nitride semiconductor includes all compositions in which the composition ratios x and y are changed within the respective ranges in the chemical formula In x Al y Ga 1-x-y N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, x+y ⁇ 1).
  • those that further include a Group V element other than N (nitrogen) and those that further include various elements added to control various physical properties such as the conductivity type are also included in the "nitride semiconductor".
  • the semiconductor structure 10 has a first semiconductor layer 11, a second semiconductor layer 13 that is farther from the first substrate 101 than the first semiconductor layer 11, and an active layer 12 that is located between the first semiconductor layer 11 and the second semiconductor layer 13.
  • the active layer 12 is a light-emitting layer that emits light, and has, for example, an MQW (Multiple Quantum Well) structure that includes multiple barrier layers and multiple well layers.
  • the active layer 12 emits light with a peak wavelength of, for example, 210 nm or more and 580 nm or less.
  • the first semiconductor layer 11 has a semiconductor layer containing n-type impurities
  • the second semiconductor layer 13 has a semiconductor layer containing p-type impurities.
  • the semiconductor structure 10 has a first surface 10a and a second surface 10b.
  • the first surface 10a is located on the first substrate 101 side.
  • the second surface 10b is located on the opposite side to the first surface 10a.
  • the second surface 10b has a first region 10b1 and a second region 10b2.
  • In the first region 10b1, a portion of the first semiconductor layer 11 is exposed from the second semiconductor layer 13 and the active layer 12.
  • the surface of the second region 10b2 is the upper surface of the second semiconductor layer 13.
  • the area of the second region 10b2 is larger than the area of the first region 10b1.
  • the active layer 12 is located closer to the second region 10b2 of the second surface 10b than the first surface 10a.
  • the thickness of the semiconductor structure 10 is, for example, 5 ⁇ m or more and 10 ⁇ m or less.
  • the active layer 12 is located, for example, within a range of 10 nm or more and 1000 nm or less from the second region 10b2 of the second surface 10b.
  • the first electrode 41 is disposed in the first region 10b1 of the second surface 10b and is electrically connected to the first semiconductor layer 11.
  • the second electrode 42 is disposed in the second region 10b2 of the second surface 10b and is electrically connected to the second semiconductor layer 13.
  • the process of preparing the wafer W may include the steps shown in Figures 1 to 6. Each step in Figures 1 to 6 will be described below. Note that in the process of preparing the wafer W, the wafer W shown in Figure 7 may be purchased and prepared.
  • a semiconductor structure 10 is formed on a first substrate 101.
  • a first semiconductor layer 11, an active layer 12, and a second semiconductor layer 13 are formed in this order on the first substrate 101 by MOCVD (Metal Organic Chemical Vapor Deposition).
  • MOCVD Metal Organic Chemical Vapor Deposition
  • a part of the second semiconductor layer 13 and a part of the active layer 12 are removed to form a first region 10b1 and a second region 10b2 on the second surface 10b.
  • a part of the second semiconductor layer 13 and a part of the active layer 12 can be removed by, for example, dry etching or wet etching.
  • the step of preparing the wafer W may include a step of forming a first conductive film 21 on the second region 10b2 of the second surface 10b, as shown in Fig. 2.
  • the first conductive film 21 is in contact with the upper surface of the second semiconductor layer 13, and has a function of diffusing a current supplied through the second electrode 42 in the surface direction of the second semiconductor layer 13.
  • a light-transmitting conductive film such as ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), ZnO , or In2O3 may be used.
  • the first conductive film 21 may be formed by, for example, a sputtering method or a vapor deposition method.
  • the process of preparing the wafer W can include a process of forming an insulating film 30 having a first opening 32a and a second opening 32b on the second surface 10b of the semiconductor structure 10, as shown in FIG. 6.
  • the process of forming the insulating film 30 includes a process of forming a first film 31 on the second surface 10b of the semiconductor structure 10, as shown in FIG. 2.
  • the first film 31 covers the second surface 10b and the first conductive film 21.
  • the first film 31 can be a film having reflectivity to the light emitted by the active layer 12.
  • the reflectivity of the first film 31 to the light emitted by the active layer 12 is 60% or more, preferably 70% or more.
  • the first film 31 includes, for example, a dielectric multilayer film.
  • the dielectric multilayer film includes, for example, SiO 2 layers and Nb 2 O 5 layers alternately stacked.
  • a dielectric multilayer film on the first film 31 by forming a pair of an Nb 2 O 5 layer having a thickness of 10 nm or more and 100 nm or less and an SiO 2 layer having a thickness of 10 nm or more and 100 nm or less in a number of pairs of 2 to 6.
  • a 300 nm thick SiO2 layer may be formed as the first film 31, and then three pairs of a 52 nm thick Nb2O5 layer and a 83 nm thick SiO2 layer may be formed thereon.
  • Materials such as titanium oxide ( TiO2 ), zirconium oxide ( ZrO2 ), aluminum oxide ( Al2O3 ), and aluminum nitride ( AlN ) may be used as the material for the first film 31.
  • the first film 31 may be formed by, for example, a chemical vapor deposition (CVD) method or a sputtering method.
  • the process of forming the insulating film 30 includes the process of forming a fourth opening 31a and a fifth opening 31b in the first film 31, as shown in FIG. 3.
  • the fourth opening 31a the first region 10b1 of the second surface 10b, i.e., the first semiconductor layer 11, is exposed from the first film 31.
  • the fifth opening 31b the first conductive film 21 is exposed from the first film 31.
  • the fourth opening 31a and the fifth opening 31b can be formed by removing a portion of the first film 31 by, for example, dry etching or wet etching.
  • the process of preparing the wafer W can include the steps of forming the second conductive film 22, the third conductive film 23, and the reflective film 24, as shown in FIG. 4.
  • the second conductive film 22, the third conductive film 23, and the reflective film 24 can each be formed by, for example, a sputtering method or a vapor deposition method.
  • the second conductive film 22 is disposed on the first semiconductor layer 11 in the fourth opening 31a and is electrically connected to the first semiconductor layer 11.
  • the second conductive film 22 reduces the contact resistance between the first electrode 41 and the first semiconductor layer 11.
  • the third conductive film 23 is disposed on the first conductive film 21 in the fifth opening 31b and is electrically connected to the first conductive film 21.
  • the third conductive film 23 reduces the contact resistance between the second electrode 42 and the first conductive film 21.
  • the second conductive film 22 and the third conductive film 23 can be, for example, a single metal layer containing Ti, Rh, Au, Pt, Al, Ag, or Ru, or a laminate structure containing at least two of these metal layers.
  • the second conductive film 22 and the third conductive film 23 can be formed simultaneously using the same material.
  • the reflective film 24 is formed on the upper surface of the first film 31.
  • the reflective film 24 is reflective to the light emitted by the active layer 12.
  • the reflective film 24 may be made of, for example, a metal.
  • the reflective film 24 may include, for example, an Al film, a Ti film, or a laminated structure thereof.
  • the step of forming the insulating film 30 further includes a step of forming a second film 32 on the first film 31.
  • the second film 32 covers the semiconductor structure 10, the first conductive film 21, the second conductive film 22, the third conductive film 23, and the reflective film 24.
  • SiO 2 , SiN, SiON, etc. can be used as the second film 32.
  • the second film 32 can be formed by, for example, a CVD method or a sputtering method.
  • a first opening 32a and a second opening 32b are formed in the second film 32.
  • the first opening 32a the second conductive film 22 is exposed from the insulating film 30.
  • the second opening 32b the third conductive film 23 is exposed from the insulating film 30.
  • a first electrode 41 is disposed in the first opening 32a, and the first electrode 41 is in contact with the second conductive film 22.
  • the first electrode 41 is electrically connected to the first semiconductor layer 11 via the second conductive film 22.
  • a second electrode 42 is disposed in the second opening 32b, and the second electrode 42 is in contact with the third conductive film 23.
  • the second electrode 42 is electrically connected to the second semiconductor layer 13 via the third conductive film 23 and the first conductive film 21.
  • the first electrode 41 and the second electrode 42 include, for example, a Ti layer, a Rh layer, an Au layer, or a laminated structure of any two of these.
  • the first electrode 41 and the second electrode 42 can be formed simultaneously using the same material.
  • the first electrode 41 and the second electrode 42 can be formed by sputtering or vapor deposition.
  • the method for manufacturing a light-emitting element according to the first embodiment includes, after the step of preparing a wafer W, a step of bonding the second surface 10b side of the semiconductor structure 10 to a second substrate 102 via a bonding member 50, as shown in FIG. 8.
  • FIG. 8 the top and bottom positions of the wafer W are shown in the opposite direction to those in the figures up to FIG. 7.
  • the bonding member 50 is disposed between the insulating film 30 and the second substrate 102.
  • the bonding member 50 covers the first electrode 41 and the second electrode 42.
  • the bonding member 50 is a resin member mainly composed of, for example, epoxy resin, acrylic resin, or polyimide resin.
  • a substrate such as sapphire, spinel, SiC, ZnS, ZnO, GaAs, or Si can be used as the second substrate 102.
  • the method for manufacturing the light-emitting element according to the first embodiment includes a step of bonding the semiconductor structure 10 to the second substrate 102, followed by a step of separating the semiconductor structure 10 from the first substrate 101 and exposing the first surface 10a of the semiconductor structure 10 as shown in FIG. 9.
  • the first substrate 101 is removed by, for example, the LLO (Laser Lift Off) method, grinding, polishing, etching, or other methods.
  • LLO Laser Lift Off
  • the method for manufacturing a light-emitting element according to the first embodiment includes a step of exposing the first surface 10a of the semiconductor structure 10, followed by a step of removing a portion of the semiconductor structure 10 and forming a first groove 71 in the semiconductor structure 10 as shown in FIG. 11.
  • the first grooves 71 separate the semiconductor structure 10 into multiple element portions 100 on the second substrate 102.
  • the cross section in Figure 11 represents the XI-XI cross section in Figure 12.
  • the dry etching method includes a reactive ion etching (RIE) method.
  • RIE reactive ion etching
  • the first groove 71 may be formed by removing a part of the semiconductor structure 10 by wet etching. Note that, compared with wet etching, dry etching is easier to control the amount of etching, and therefore the shape of the element portion 100 after etching is easier to stabilize.
  • the element portion 100 has a first surface 10a, a second surface 10b, and a side surface 10c that connects the first surface 10a and the second surface 10b.
  • Light emitted by the active layer 12 is extracted to the outside of the semiconductor structure 10 mainly from the first surface 10a and the side surface 10c.
  • the first groove 71 is formed so as to expose a portion 30a of the surface of the insulating film 30 from the semiconductor structure 10.
  • the first groove 71 is defined by the side 10c of the element portion 100 and the portion 30a of the surface of the insulating film 30. As shown in FIG. 11, the side 10c is inclined with respect to the first surface 10a and the second surface 10b.
  • the angle between the side 10c and the second surface 10b (the interior angle formed by the side 10c and the second surface 10b on the inside of the semiconductor structure 10) is an acute angle
  • the angle between the side 10c and the first surface 10a (the interior angle formed by the side 10c and the first surface 10a on the inside of the semiconductor structure 10) is an obtuse angle. Since the active layer 12 is located closer to the second surface 10b than the first surface 10a, the angle between the side surface 10c and the second surface 10b is acute, and the angle between the side surface 10c and the first surface 10a is obtuse, so that the active layer 12 has a large area in the element portion 100.
  • the angle between the side surface 10c and the second surface 10b can be acute, and the angle between the side surface 10c and the first surface 10a can be obtuse.
  • the cross-sectional shape of the element portion 100 is approximately trapezoidal.
  • the time during which the semiconductor structure 10 located on the first surface 10a side is exposed to the etching gas or etching solution is longer than the time during which the semiconductor structure 10 located on the second surface 10b side is exposed to the etching gas or etching solution.
  • the width of the first groove 71 on the first surface 10a side tends to be larger than the width on the second surface 10b side. Therefore, the cross-sectional shape of the semiconductor structure 10 adjacent to the first groove 71 becomes approximately trapezoidal.
  • etching of the semiconductor structure 10 proceeds from the second surface 10b side.
  • the cross-sectional shape of the semiconductor structure 10 becomes a substantially trapezoidal shape in which the area of the first surface 10a is larger than the area of the second surface 10b. Since the active layer 12 is located closer to the second surface 10b than the first surface 10a, the area of the active layer 12 is likely to be reduced in the case of a substantially trapezoidal shape in which the area of the first surface 10a is larger than the area of the second surface 10b.
  • the active layer 12 of the semiconductor structure 10 located on the first substrate 101 is removed only from the first region 10b1 where the first electrode 41 is disposed.
  • the semiconductor structure 10 is located on the first substrate 101, no groove is formed to separate the semiconductor structure 10 into a plurality of element parts.
  • the first substrate 101 is removed, and etching is performed from the first surface 10a side to form the first groove 71.
  • This allows the cross-sectional shape of the semiconductor structure 10 to be a substantially trapezoidal shape in which the area of the lower second surface 10b is larger than the area of the upper first surface 10a. This allows the area of the active layer 12 to be larger than when the semiconductor structure 10 is separated into element parts 100 on the first substrate 101, and the light extraction efficiency to be improved.
  • the method for manufacturing the light-emitting element according to the first embodiment includes, after the step of forming the first groove 71 in the semiconductor structure 10, a step of roughening the surfaces of the multiple element portions 100 on the second substrate 102, as shown in FIG. 13.
  • the first surface 10a and the side surface 10c of the element portion 100 are roughened.
  • the roughened first surface 10a and the side surface 10c include a plurality of protrusions.
  • the light extraction efficiency from the first surface 10a and the side surface 10c can be improved.
  • the first surface 10a and the side surface 10c are roughened by dry etching using a gas containing chlorine, or wet etching using an alkaline solution such as TMAH (Tetramethylammonium hydroxide). In this way, the first surface 10a and the side surface 10c can be roughened in a single process, so that a light-emitting element with improved light extraction efficiency can be efficiently manufactured.
  • TMAH Tetramethylammonium hydroxide
  • the semiconductor structure 10 shown in FIG. 11 described above is not roughened, and a part of the semiconductor structure 10 is removed to form the first groove 71 in the semiconductor structure 10. Therefore, compared to the case where the first surface 10a of the semiconductor structure 10 is roughened and then a part of the semiconductor structure 10 is removed to separate it into the element portion 100, the first surface 10a of the semiconductor structure 10 is etched in a state of high flatness, and the first groove 71 can be formed, so that the shape of the element portion 100 is more likely to be stable.
  • the process can be simplified and the side surface 10c as well as the first surface 10a can be roughened. This can improve the light extraction efficiency from the semiconductor structure 10.
  • the semiconductor structure 10 is grown on the C-plane of a sapphire substrate as the first substrate 101, as shown in FIG. 13, due to the difference in crystal orientation between the first surface 10a and the side surface 10c, the surface roughness of the first surface 10a can be made larger than that of the side surface 10c by performing a roughening process after separating into the element part 100.
  • the surface roughness of the first surface 10a By making the surface roughness of the first surface 10a larger than that of the side surface 10c, it becomes easier for light to be extracted from the first surface 10a than from the side surface 10c, and a light distribution characteristic having high directivity in the direction directly above the first surface 10a can be obtained.
  • the surface roughness of the first surface 10a and the surface roughness of the side surface 10c can be expressed, for example, by the maximum height Rz.
  • the surface roughness of the first surface 10a and the surface roughness of the side surface 10c can be expressed, for example, by the arithmetic mean roughness Ra.
  • the maximum height Rz of the first surface 10a is 0.5 ⁇ m or more and 3.0 ⁇ m or less
  • the maximum height Rz of the side surface 10c is 10 nm or more and 400 nm or less.
  • the arithmetic mean roughness Ra of the first surface 10a is 100 nm or more and 300 nm or less
  • the arithmetic mean roughness Ra of the side surface 10c is 1 nm or more and 100 nm or less.
  • the surface roughness of the first surface 10a and the surface roughness of the side surface 10c can be measured, for example, by a laser microscope or an atomic force microscope.
  • the method for manufacturing the light-emitting element according to the first embodiment can include a step of forming a protective film 80 that covers the first surface 10a and the side surface 10c, as shown in FIG. 14, after the step of roughening the first surface 10a and the side surface 10c.
  • the protective film 80 also covers a portion 30a of the surface of the insulating film 30.
  • the protective film 80 can be formed by, for example, a CVD method or a sputtering method.
  • the surface of the protective film 80 is formed with a shape that conforms to the rough surface shapes of the first surface 10a and the side surface 10c. This can improve the extraction efficiency of light extracted from the first surface 10a and the side surface 10c through the protective film 80.
  • the protective film 80 is transparent to the light emitted by the active layer 12.
  • the transmittance of the protective film 80 to the light emitted by the active layer 12 is 60% or more, preferably 70% or more.
  • SiO 2 , SiN, or SiON can be used as the protective film 80.
  • the method for manufacturing the light-emitting element according to the first embodiment may further include, after the step of forming the first groove 71, a step of removing the insulating film 30 and the bonding member 50 below the first groove 71, and forming a second groove 72 in the insulating film 30 and the bonding member 50, as shown in FIG. 15.
  • the first groove 71 is formed, the first surface 10a and the side surface 10c are roughened, and a protective film 80 is formed, and then the second groove 72 is formed.
  • the insulating film 30 and the bonding member 50 below the first groove 71 are removed by an RIE method using a mask to form the second groove 72.
  • a fluorine-containing gas such as CF4 or CHF3 is used to remove the insulating film 30, and an oxygen-containing gas such as O2 is used to remove the bonding member 50.
  • the second groove 72 reaches the surface of the second substrate 102.
  • the insulating film 30 is separated by the second groove 72 into a plurality of parts for each of the plurality of element units 100. As shown in FIG. 15, in the element unit 100, the end of the insulating film 30 and the end of the second surface 10b are formed to be aligned. Therefore, if the first film 31 has optical reflectivity for the light emitted by the active layer 12, the light emitted by the active layer 12 can be efficiently reflected.
  • the bonding member 50 is also separated by the second groove 72 into a plurality of parts for each of the plurality of element units 100. Each element unit 100 is supported on the second substrate 102 via the bonding member 50 with the second surface 10b facing the second substrate 102.
  • the method for manufacturing the light-emitting element according to the first embodiment includes a process for separating the multiple element portions 100 from the second substrate 102.
  • the bonding member 50 is removed, and the element portion 100 and the second substrate 102 can be separated.
  • the first surface 10a of the element portion 100 separated from the second substrate 102 is bonded to, for example, an adhesive support member 103 via a protective film 80.
  • the element portion 100 may be separated from the second substrate 102 after being bonded to the support member 103.
  • the bonding member 50 remaining on the insulating film 30 side is removed by, for example, an RIE method to expose the first electrode 41 and the second electrode 42. This provides the light-emitting element 1.
  • the exposed first electrode 41 and second electrode 42 function as external connection terminals bonded to a mounting substrate.
  • the light-emitting element 1 is, for example, a light-emitting diode.
  • the method for manufacturing the light-emitting element according to the second embodiment includes, as in the first embodiment, the steps of preparing a wafer W, bonding the second surface 10b side of the semiconductor structure 10 to the second substrate 102 via a bonding member 50, and separating the semiconductor structure 10 from the first substrate 101 to expose the first surface 10a of the semiconductor structure 10.
  • the method for manufacturing a light-emitting element according to the second embodiment includes a step of exposing the first surface 10a of the semiconductor structure 10, followed by a step of roughening the first surface 10a of the semiconductor structure 10 on the second substrate 102, as shown in FIG. 17.
  • the first surface 10a is roughened by, for example, dry etching using a chlorine-containing gas or wet etching using an alkaline solution such as TMAH.
  • the method for manufacturing a light-emitting element according to the second embodiment includes a step of roughening the first surface 10a of the semiconductor structure 10, followed by a step of removing a portion of the semiconductor structure 10 and forming a first groove 71 in the semiconductor structure 10 that separates the semiconductor structure 10 into a plurality of element portions 100 on the second substrate 102.
  • a mask 61 shown in FIG. 18 arranged on the first surface 10a is used to remove a part of the semiconductor structure 10 by dry etching to form the first groove 71.
  • the dry etching method may be RIE.
  • a gas containing chlorine such as Cl 2 or SiCl 4 may be used. Dry etching has good etching controllability and makes it easy to stabilize the shape of the element portion 100 after etching.
  • Dry etching of the semiconductor structure 10 proceeds from the roughened first surface 10a exposed from the mask 61. Therefore, as shown in FIG. 19, the surface roughness of the dry-etched surface is greater than when the first surface 10a is not roughened beforehand. Therefore, the side surface 10c of the element portion 100 exposed in the process of forming the first groove 71 is roughened as shown in FIG. 13. This allows the formation of the first groove 71 and the roughening of the side surface 10c to be performed in a single process, so that a light-emitting element with improved light extraction efficiency can be efficiently manufactured.
  • dry-etching the first surface 10a that has been roughened beforehand and forming the first groove 71 it is easy to control the surface condition of the side surface 10c. For example, compared to the case where the first surface 10a and the side surface 10c are roughened after the first groove 71 is formed, it is easy to reduce the difference in surface roughness between the first surface 10a and the side surface 10c.
  • the first groove 71 may be formed by removing a portion of the semiconductor structure 10 by wet etching. Compared to dry etching, wet etching makes it easier to increase the surface roughness of the side surface 10c and improve the efficiency of light extraction from the side surface 10c.
  • FIGS. 20 to 22 are schematic cross-sectional views for explaining a first modified example of the method for manufacturing the light-emitting element according to the first and second embodiments.
  • the step of preparing the wafer W further includes a step of forming an insulating film 30 having a first opening 32a, a second opening 32b, and a third opening 32c on the second surface 10b of the semiconductor structure 10, as shown in FIG. 20.
  • the third opening 32c penetrates the second film 32 and the first film 31, and reaches the second region 10b2 (the upper surface of the second semiconductor layer 13) of the second surface 10b.
  • the first opening 32a, the second opening 32b, and the third opening 32c are formed simultaneously, for example, by the RIE method.
  • a portion 50a of the bonding member 50 is disposed in the third opening 32c as shown in FIG. 21.
  • the portion 50a of the bonding member 50 contacts, for example, the upper surface of the second semiconductor layer 13 in the third opening 32c.
  • the first groove 71 is formed above the third opening c.
  • the first surface 10a and the side surface 10c of the element portion 100 are roughened.
  • the side surface 10c can be roughened in the step of forming the first groove 71.
  • the insulating film 30 is separated by the third opening 32c in the process of forming the insulating film 30.
  • the third opening 32c can be formed simultaneously with the first opening 32a for arranging the first electrode 41 and the second opening 32b for arranging the second electrode 42.
  • the part 50a of the bonding member 50 arranged in the third opening 32c can be removed when removing the bonding member 50 in the process of separating the element portion 100 and the second substrate 102.
  • a plurality of light-emitting elements 1 separated from each other can be obtained. Therefore, according to the first modification, the process of forming the second groove 72 after forming the first groove 71 is not necessary, and light-emitting elements can be manufactured efficiently.
  • FIGS. 23 and 24 are schematic cross-sectional views for explaining a second modified example of the method for manufacturing the light-emitting element according to the first and second embodiments.
  • the insulating film 30 and the bonding member 50 below the first groove 71 are removed to form the second groove 72.
  • the insulating film 30 and the bonding member 50 can be removed using the semiconductor structure 10 as a mask. Therefore, since there is no need to form a separate mask when forming the second groove 72, the light-emitting element can be manufactured efficiently.
  • the second modified example further includes, after the step of forming the second groove 72, a step of forming a protective film 80 that covers the semiconductor structure 10 and the side surface of the insulating film 30 that defines the second groove 72, as shown in FIG. 24.
  • the protective film 80 covers the first surface 10a and the side surface 10c of the element portion 100.
  • the protective film 80 also covers the side surface of the bonding member 50 that defines the second groove 72.
  • the protective film 80 is also disposed on the surface of the second substrate 102 located at the bottom of the second groove 72.
  • the bonding member 50 is removed, and a plurality of light-emitting elements separated from one another are obtained.
  • the side surface of the insulating film 30 is covered with a protective film 80.
  • the light-emitting element 1 includes the semiconductor structure 10, the first electrode 41, and the second electrode .
  • the semiconductor structure 10 has a first semiconductor layer 11, a second semiconductor layer 13, and an active layer 12 located between the first semiconductor layer 11 and the second semiconductor layer 13.
  • the semiconductor structure 10 also has a first surface 10a, a second surface 10b located on the opposite side of the first surface 10a, and a side surface 10c connecting the first surface 10a and the second surface 10b.
  • the first surface 10a is a surface located on the opposite side of the active layer 12 in the first semiconductor layer 11.
  • the second surface 10b has a first region 10b1 where a part of the first semiconductor layer 11 is exposed from the second semiconductor layer 13 and the active layer 12, and a second region 10b2 which is a surface located on the opposite side of the active layer 12 in the second semiconductor layer 13.
  • the first surface 10a and the side surface 10c are rough surfaces.
  • the shape of the semiconductor structure 10 is a square shape and has four side surfaces 10c. All four side surfaces 10c are rough. By having the first surface 10a and the side surfaces 10c be rough, the light extraction efficiency from the first surface 10a and the side surfaces 10c can be improved.
  • the cross-sectional shape of the semiconductor structure 10 is substantially trapezoidal, and the area of the lower second surface 10b is larger than the area of the upper first surface 10a. This allows the area of the active layer 12 located closer to the second surface 10b than to the first surface 10a to be larger, improving the light extraction efficiency.
  • the surface roughness of the first surface 10a is greater than that of the side surface 10c. This makes it easier for light to be extracted from the first surface 10a than from the side surface 10c, and light distribution characteristics with high directivity in the direction directly above the first surface 10a can be achieved.
  • the surface roughness of the first surface 10a and the surface roughness of the side surface 10c can be expressed, for example, by the maximum height Rz.
  • the surface roughness of the first surface 10a and the surface roughness of the side surface 10c can be expressed, for example, by the arithmetic mean roughness Ra.
  • the maximum height Rz of the first surface 10a is 0.5 ⁇ m or more and 3.0 ⁇ m or less
  • the maximum height Rz of the side surface 10c is 10 nm or more and 400 nm or less.
  • the arithmetic mean roughness Ra of the first surface 10a is 100 nm or more and 300 nm or less
  • the arithmetic mean roughness Ra of the side surface 10c is 1 nm or more and 100 nm or less.
  • the first electrode 41 is electrically connected to the first semiconductor layer 11 in the first region 10b1.
  • the second electrode 42 is electrically connected to the second semiconductor layer 13 in the second region 10b2.
  • the light-emitting element 1 may further include the first conductive film 21, the second conductive film 22, the third conductive film 23, the reflective film 24, the insulating film 30, and the protective film 80 described above.
  • Embodiments of the present invention include the following light-emitting device manufacturing method and light-emitting device.
  • a step of preparing a wafer including a first substrate, a semiconductor structure including a first semiconductor layer disposed on the first substrate, a second semiconductor layer disposed farther from the first substrate than the first semiconductor layer, and an active layer disposed between the first semiconductor layer and the second semiconductor layer, a first electrode disposed on a second surface of the semiconductor structure opposite to a first surface disposed on the first substrate side, the first electrode being electrically connected to the first semiconductor layer, and a second electrode disposed on the second surface and being electrically connected to the second semiconductor layer; bonding the second surface side of the semiconductor structure to a second substrate via a bonding member; after bonding the semiconductor structure to the second substrate, separating the semiconductor structure from the first substrate to expose the first surface of the semiconductor structure; forming a first trench in the semiconductor structure after exposing the first surface of the semiconductor structure and separating the semiconductor structure into a plurality of device portions on the second substrate; roughening a surface of the plurality of element portions on the second substrate after the step of forming the first grooves in
  • the step of preparing the wafer further comprises forming an insulating film on the second side of the semiconductor structure; 4.
  • the method for manufacturing a light-emitting element according to any one of items 1 to 3 wherein in the step of forming the first groove in the semiconductor structure, the first groove is formed so as to expose the insulating film from the semiconductor structure. [Item 5] 5.
  • the step of preparing the wafer further includes forming an insulating film having a first opening, a second opening, and a third opening on the second surface of the semiconductor structure; In the step of preparing the wafer, the first electrode is disposed in the first opening, and the second electrode is disposed in the second opening; 4.
  • a semiconductor structure having a first semiconductor layer, a second semiconductor layer, and an active layer located between the first semiconductor layer and the second semiconductor layer, the semiconductor structure having a first surface which is a surface of the first semiconductor layer opposite to the active layer, a second surface which is opposite to the first surface, and a side surface connecting the first surface and the second surface, the second surface having a first region where a part of the first semiconductor layer is exposed from the second semiconductor layer and the active layer, and a second region which is a surface of the second semiconductor layer opposite to the active layer; a first electrode electrically connected to the first semiconductor layer in the first region; a second electrode electrically connected to the second semiconductor layer in the second region; Equipped with the first surface and the side surface are rough surfaces;
  • the light emitting element has a larger area of the second surface than the area of the first surface.
  • 1...light emitting element 10...semiconductor structure, 10a...first surface, 10b...second surface, 10b1...first region, 10b2...second region, 10c...side surface, 11...first semiconductor layer, 12...active layer, 13...second semiconductor layer, 21...first conductive film, 22...second conductive film, 23...third conductive film, 24...reflective film, 30...insulating film, 31...first film, 32...second film, 32a...first opening, 32b...second opening, 32c...third opening, 41...first electrode, 42...second electrode, 50...bonding member, 71...first groove, 72...second groove, 80...protective film, 100...element portion, 101...first substrate, 102...second substrate, 103...supporting member, W...wafer

Landscapes

  • Led Devices (AREA)

Abstract

光取り出し効率が向上された発光素子を効率良く製造することができる発光素子の製造方法及び発光素子を提供すること。　発光素子の製造方法は、第１基板と、半導体構造体と、第１電極と、第２電極とを有するウェハを準備する工程と、接合部材を介して半導体構造体の第２面側を第２基板に接合する工程と、半導体構造体を第２基板に接合する工程の後、半導体構造体と第１基板とを分離し、半導体構造体の第１面を露出させる工程と、半導体構造体の第１面を露出させる工程の後、半導体構造体の一部を除去し、第２基板上において半導体構造体を複数の素子部に分離する第１溝を半導体構造体に形成する工程と、第１溝を半導体構造体に形成する工程の後、第２基板上において複数の素子部の表面を粗面化する工程と、複数の素子部と第２基板とを分離する工程と、を備える。

Description

発光素子の製造方法及び発光素子
　本発明は、発光素子の製造方法及び発光素子に関する。
　基板上に半導体層を形成する工程と、半導体層に別の基板を接合する工程と、半導体層の形成に用いた基板を除去する工程と、基板を除去することで露出した半導体層の表面を粗面化する工程と、を備えた発光素子の製造方法が知られている。半導体層の表面を粗面化することで光取り出し効率を向上させることができる。
特開２０１５－３２８０９号公報
　本発明は、光取り出し効率が向上された発光素子を効率良く製造することができる発光素子の製造方法及び発光素子を提供することを目的とする。
　本発明の一態様によれば、発光素子の製造方法は、第１基板と、前記第１基板上に配置され、第１半導体層と、前記第１半導体層よりも前記第１基板から離れた第２半導体層と、前記第１半導体層と前記第２半導体層との間に位置する活性層と、を有する半導体構造体と、前記半導体構造体における前記第１基板側に位置する第１面の反対側に位置する第２面に配置され、前記第１半導体層と電気的に接続する第１電極と、前記第２面に配置され、前記第２半導体層と電気的に接続する第２電極と、を有するウェハを準備する工程と、接合部材を介して、前記半導体構造体の前記第２面側を第２基板に接合する工程と、前記半導体構造体を前記第２基板に接合する工程の後、前記半導体構造体と前記第１基板とを分離し、前記半導体構造体の前記第１面を露出させる工程と、前記半導体構造体の前記第１面を露出させる工程の後、前記半導体構造体の一部を除去し、前記第２基板上において前記半導体構造体を複数の素子部に分離する第１溝を前記半導体構造体に形成する工程と、前記第１溝を前記半導体構造体に形成する工程の後、前記第２基板上において前記複数の素子部の表面を粗面化する工程と、前記複数の素子部と前記第２基板とを分離する工程と、を備える。
　本発明の一態様によれば、発光素子の製造方法は、第１基板と、前記第１基板上に配置され、第１半導体層と、前記第１半導体層よりも前記第１基板から離れた第２半導体層と、前記第１半導体層と前記第２半導体層との間に位置する活性層と、を有する半導体構造体と、前記半導体構造体における前記第１基板側に位置する第１面の反対側に位置する第２面に配置され、前記第１半導体層と電気的に接続する第１電極と、前記第２面に配置され、前記第２半導体層と電気的に接続する第２電極と、を有するウェハを準備する工程と、接合部材を介して、前記半導体構造体の前記第２面側を第２基板に接合する工程と、前記半導体構造体を前記第２基板に接合する工程の後、前記半導体構造体と前記第１基板とを分離し、前記半導体構造体の前記第１面を露出させる工程と、前記半導体構造体の前記第１面を露出させる工程の後、前記第２基板上において前記半導体構造体の前記第１面を粗面化する工程と、前記半導体構造体の前記第１面を粗面化する工程の後、前記半導体構造体の一部を除去し、前記第２基板上において前記半導体構造体を複数の素子部に分離する第１溝を前記半導体構造体に形成する工程と、前記複数の素子部と前記第２基板とを分離する工程と、を備える。
　本発明の一態様によれば、発光素子は、第１半導体層と、第２半導体層と、前記第１半導体層と前記第２半導体層との間に位置する活性層とを有する半導体構造体であって、前記第１半導体層における前記活性層の反対側に位置する面である第１面と、前記第１面の反対側に位置する第２面と、前記第１面と前記第２面とを接続する側面とを有し、前記第２面は、前記第１半導体層の一部が前記第２半導体層及び前記活性層から露出する第１領域と、前記第２半導体層における前記活性層の反対側に位置する面である第２領域とを有する、半導体構造体と、前記第１領域において前記第１半導体層と電気的に接続する第１電極と、前記第２領域において前記第２半導体層と電気的に接続する第２電極と、を備え、前記第１面及び前記側面は、粗面であり、前記第２面の面積は、前記第１面の面積よりも大きい。
　本発明によれば、光取り出し効率が向上された発光素子を効率良く製造することができる発光素子の製造方法及び発光素子を提供することができる。
第１実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第１実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第１実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第１実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第１実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第１実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第１実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第１実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第１実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第１実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第１実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第１実施形態に係る発光素子の製造方法の一工程を説明するための模式平面図である。 第１実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第１実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第１実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第１実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第２実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第２実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第２実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第１及び第２実施形態に係る発光素子の製造方法における第１変形例を説明するための模式断面図である。 第１及び第２実施形態に係る発光素子の製造方法における第１変形例を説明するための模式断面図である。 第１及び第２実施形態に係る発光素子の製造方法における第１変形例を説明するための模式断面図である。 第１及び第２実施形態に係る発光素子の製造方法における第２変形例を説明するための模式断面図である。 第１及び第２実施形態に係る発光素子の製造方法における第２変形例を説明するための模式断面図である。 実施形態に係る発光素子の模式平面図である。 図２５ＡのＸＸＶＢ-ＸＸＶＢ線における模式断面図である。
　以下、図面を参照し、実施形態について説明する。実施形態に記載されている構成部の寸法、材料、形状、相対的配置などは、特定的な記載がない限り、それのみに限定する趣旨ではなく、単なる説明例にすぎない。なお、各図面が示す部材の大きさ、位置関係などは、説明を明確にするため誇張していることがある。また、以下の説明において、同一の名称、符号については、同一もしくは同質の部材を示しており、詳細説明を適宜省略する。また、断面図として、切断面のみを示す端面図を示す場合がある。また、断面図において、半導体構造部を見やすくするために、半導体構造部の断面にはハッチングを付していない。
　以下の説明において、特定の方向又は位置を示す用語（例えば、「上」、「下」、及びそれらの用語を含む別の用語）を用いる場合がある。しかしながら、それらの用語は、参照した図面における相対的な方向又は位置を分かり易さのために用いているに過ぎない。参照した図面における「上」、「下」等の用語による相対的な方向又は位置の関係が同一であれば、本開示以外の図面、実際の製品等において、参照した図面と同一の配置でなくてもよい。本明細書において「上（又は下）」と表現する位置関係は、例えば、２つの部材があると仮定した場合に、２つの部材が接している場合と、２つの部材が接しておらず一方の部材が他方の部材の上方（又は下方）に位置している場合を含む。また、本明細書において、特定的な記載がない限り、部材が被覆対象を覆うとは、部材が被覆対象に接して被覆対象を直接覆う場合と、部材が被覆対象に非接触で被覆対象を間接的に覆う場合を含む。
　［第１実施形態］
　図１～図１６を参照して、第１実施形態に係る発光素子の製造方法について説明する。
　＜ウェハを準備する工程＞
　第１実施形態に係る発光素子の製造方法は、ウェハを準備する工程を備える。図７は、ウェハＷの一部分を表す。ウェハＷは、第１基板１０１と、第１基板１０１上に配置された半導体構造体１０と、第１電極４１と、第２電極４２と、を有する。
　第１基板１０１として、例えば、Ｃ面、Ｒ面、及びＡ面のいずれかを主面とするサファイア又はスピネル（ＭｇＡ１２Ｏ４）のような絶縁性基板を用いることができる。また、第１基板１０１として、ＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む）、ＺｎＳ、ＺｎＯ、ＧａＡｓ、Ｓｉなどの導電性の基板を用いても良い。本実施形態においては、Ｃ面を主面とするサファイア基板を第１基板１０１に用いている。半導体構造体１０は、第１基板１０１の主面上に形成される。
　半導体構造体１０は、窒化物半導体からなる。本明細書において「窒化物半導体」とは、例えば、ＩｎｘＡｌｙＧａ１－ｘ－ｙＮ（０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１）なる化学式において組成比ｘ及びｙをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。また、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むものも「窒化物半導体」に含まれるものとする。
　半導体構造体１０は、第１半導体層１１と、第１半導体層１１よりも第１基板１０１から離れた第２半導体層１３と、第１半導体層１１と第２半導体層１３との間に位置する活性層１２とを有する。活性層１２は、光を発する発光層であり、例えば複数の障壁層と、複数の井戸層を含むＭＱＷ（Multiple Quantum well）構造を有する。活性層１２は、例えば、ピーク波長が２１０ｎｍ以上５８０ｎｍ以下の光を発する。例えば、第１半導体層１１はｎ型不純物を含む半導体層を有し、第２半導体層１３はｐ型不純物を含む半導体層を有する。
　半導体構造体１０は、第１面１０ａと第２面１０ｂとを有する。第１面１０ａは、第１基板１０１側に位置する。第２面１０ｂは、第１面１０ａの反対側に位置する。第２面１０ｂは、第１領域１０ｂ１と第２領域１０ｂ２とを有する。第１領域１０ｂ１において、第１半導体層１１の一部が第２半導体層１３及び活性層１２から露出する。第２領域１０ｂ２の表面は、第２半導体層１３の上面である。第２領域１０ｂ２の面積は、第１領域１０ｂ１の面積よりも大きい。
　活性層１２は、第１面１０ａよりも、第２面１０ｂの第２領域１０ｂ２に近い側に位置する。半導体構造体１０の厚さは、例えば、５μｍ以上１０μｍ以下である。活性層１２は、第２面１０ｂの第２領域１０ｂ２から、例えば、１０ｎｍ以上１０００ｎｍ以下の範囲内に位置する。
　第１電極４１は、第２面１０ｂの第１領域１０ｂ１に配置され、第１半導体層１１と電気的に接続される。第２電極４２は、第２面１０ｂの第２領域１０ｂ２に配置され、第２半導体層１３と電気的に接続される。
　ウェハＷを準備する工程は、図１～図６に示す工程を含んでもよい。以下、図１～図６の各工程について説明する。なお、ウェハＷを準備する工程において、図７に示すウェハＷを購入して準備してもよい。
　図１に示す工程において、第１基板１０１上に半導体構造体１０が形成される。例えばＭＯＣＶＤ（Metal　Organic　Chemical　Vapor　Deposition）法により、第１基板１０１上に、第１半導体層１１、活性層１２、及び第２半導体層１３が順に形成される。第１基板１０１上に半導体構造体１０を形成した後、第２半導体層１３の一部及び活性層１２の一部を除去して、第２面１０ｂに第１領域１０ｂ１と第２領域１０ｂ２を形成する。第２半導体層１３の一部及び活性層１２の一部は、例えば、ドライエッチングやウェットエッチングなどにより除去することができる。
　ウェハＷを準備する工程は、図２に示すように、第１導電膜２１を第２面１０ｂの第２領域１０ｂ２上に形成する工程を有することができる。第１導電膜２１は、第２半導体層１３の上面に接し、第２電極４２を通じて供給される電流を第２半導体層１３の面方向に拡散させる機能を有する。第１導電膜２１として、例えば、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、ＺｎＯ、Ｉｎ２Ｏ３などの透光性導電膜を用いることができる。第１導電膜２１は、例えば、スパッタリング法や、蒸着法により形成することができる。
　ウェハＷを準備する工程は、図６に示すように、半導体構造体１０の第２面１０ｂに、第１開口３２ａ及び第２開口３２ｂを有する絶縁膜３０を形成する工程を有することができる。
　絶縁膜３０を形成する工程は、図２に示すように、半導体構造体１０の第２面１０ｂに第１膜３１を形成する工程を有する。第１膜３１は、第２面１０ｂ及び第１導電膜２１を覆う。
　第１膜３１は、活性層１２が発する光に対する反射性を有する膜とすることができる。活性層１２が発する光に対する第１膜３１の反射率は、６０％以上、好ましくは７０％以上である。第１膜３１は、例えば、誘電体多層膜を含む。誘電体多層膜は、例えば、交互に積層されたＳｉＯ２層とＮｂ２Ｏ５層とを含む。第１膜３１として、例えば、厚さが１００ｎｍ以上５００ｎｍ以下の比較的厚いＳｉＯ２層を形成した後、この上に誘電体多層膜として、厚さが１０ｎｍ以上１００ｎｍ以下のＮｂ２Ｏ５層と、厚さが１０ｎｍ以上１００ｎｍ以下のＳｉＯ２層のペアを２以上６以下のペア数で形成することが好ましい。第１膜３１の各層の膜厚及び各層の積層数を、このように設定することで、良好な光反射性にすることができる。例えば、第１膜３１として、厚さが３００ｎｍのＳｉＯ２層を形成した後、この上に厚さが５２ｎｍのＮｂ２Ｏ５層と厚さが８３ｎｍのＳｉＯ２層のペアを３ペア形成することができる。第１膜３１の材料として、酸化チタン（ＴｉＯ２）、酸化ジルコニウム（ＺｒＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）などの材料を用いることができる。第１膜３１は、例えば、ＣＶＤ（Chemical Vapor Deposition）法やスパッタリング法で形成することができる。
　絶縁膜３０を形成する工程は、図３に示すように、第１膜３１に第４開口３１ａと第５開口３１ｂを形成する工程を有する。第４開口３１ａにおいて、第２面１０ｂの第１領域１０ｂ１、すなわち第１半導体層１１が第１膜３１から露出する。第５開口３１ｂにおいて、第１導電膜２１が第１膜３１から露出する。第４開口３１ａと第５開口３１ｂは、例えば、ドライエッチングやウェットエッチングにより、第１膜３１の一部を除去することで形成することができる。
　ウェハＷを準備する工程は、図４に示すように、第２導電膜２２、第３導電膜２３、及び反射膜２４を形成する工程を有することができる。第２導電膜２２、第３導電膜２３、及び反射膜２４は、それぞれ、例えばスパッタリング法や蒸着法により形成することができる。
　第２導電膜２２は、第４開口３１ａにおいて第１半導体層１１上に配置され、第１半導体層１１と電気的に接続される。第２導電膜２２は、第１電極４１と第１半導体層１１との接触抵抗を低減する。
　第３導電膜２３は、第５開口３１ｂにおいて第１導電膜２１上に配置され、第１導電膜２１と電気的に接続される。第３導電膜２３は、第２電極４２と第１導電膜２１との接触抵抗を低減する。
　第２導電膜２２及び第３導電膜２３は、例えば、Ｔｉ、Ｒｈ、Ａｕ、Ｐｔ、Ａｌ、ＡｇまたはＲｕを含む単層の金属層、または、これら金属層のうち少なくとも２つを含む積層構造とすることができる。第２導電膜２２及び第３導電膜２３は、同じ材料を用いて同時に形成することができる。
　反射膜２４は、第１膜３１の上面に形成される。反射膜２４は、活性層１２が発する光に対する反射性を有する。反射膜２４の材料としては、例えば、金属を用いることができる。反射膜２４は、例えば、Ａｌ膜、Ｔｉ膜、またはこれらの積層構造を含む。
　絶縁膜３０を形成する工程は、図５に示すように、第１膜３１上に第２膜３２を形成する工程をさらに有する。第２膜３２は、半導体構造体１０、第１導電膜２１、第２導電膜２２、第３導電膜２３、及び反射膜２４を覆う。第２膜３２として、例えば、ＳｉＯ２、ＳｉＮ、ＳｉＯＮなどを用いることができる。第２膜３２は、例えば、ＣＶＤ法やスパッタリング法で形成することができる。
　第２膜３２を形成した後、図６に示すように、第２膜３２に第１開口３２ａ及び第２開口３２ｂが形成される。第１開口３２ａにおいて、第２導電膜２２が絶縁膜３０から露出する。第２開口３２ｂにおいて、第３導電膜２３が絶縁膜３０から露出する。
　図７に示すように、第１開口３２ａに第１電極４１が配置され、第１電極４１は第２導電膜２２に接する。第１電極４１は、第２導電膜２２を介して、第１半導体層１１と電気的に接続される。第２開口３２ｂに第２電極４２が配置され、第２電極４２は第３導電膜２３に接する。第２電極４２は、第３導電膜２３及び第１導電膜２１を介して、第２半導体層１３と電気的に接続される。第１電極４１及び第２電極４２は、例えば、Ｔｉ層、Ｒｈ層、Ａｕ層、またはこれらいずれか２つの積層構造を含む。第１電極４１及び第２電極４２は、同じ材料を用いて同時に形成することができる。第１電極４１及び第２電極４２は、スパッタリング法や、蒸着により形成することができる。
　第１実施形態に係る発光素子の製造方法は、ウェハＷを準備する工程の後、図８に示すように、接合部材５０を介して、半導体構造体１０の第２面１０ｂ側を第２基板１０２に接合する工程を備える。図８において、ウェハＷの上下の位置を図７までの図とは逆に表している。
　接合部材５０は、絶縁膜３０と第２基板１０２との間に配置される。また、接合部材５０は、第１電極４１及び第２電極４２を覆う。接合部材５０は、例えば、エポキシ樹脂、アクリル樹脂、又はポリイミド樹脂から主として構成される樹脂部材である。第２基板１０２として、例えば、第１基板１０１と同様にサファイア、スピネル、ＳｉＣ、ＺｎＳ、ＺｎＯ、ＧａＡｓ、Ｓｉなどの基板を用いることができる。
　第１実施形態に係る発光素子の製造方法は、半導体構造体１０を第２基板１０２に接合する工程の後、半導体構造体１０と第１基板１０１とを分離し、図９に示すように半導体構造体１０の第１面１０ａを露出させる工程を備える。
　第１基板１０１は、例えば、ＬＬＯ（Laser　Lift　Off）法、研削、研磨、エッチング等の方法によって除去される。
　第１実施形態に係る発光素子の製造方法は、半導体構造体１０の第１面１０ａを露出させる工程の後、半導体構造体１０の一部を除去し、図１１に示す第１溝７１を半導体構造体１０に形成する工程を備える。
　図１１及び図１２に示すように、第１溝７１によって、半導体構造体１０は第２基板１０２上において複数の素子部１００に分離する。図１１の断面は、図１２におけるＸＩ－ＸＩ断面を表す。
　第１溝７１を形成する工程において、例えば、第１面１０ａ上に配置される図１０に示すマスク６１を用いて、半導体構造体１０の一部をドライエッチングにより除去して第１溝７１を形成する。マスク６１は、例えば、レジストマスクである。ドライエッチングとしては、例えば、ＲＩＥ（Reactive Ion Etching）法が挙げられる。ＲＩＥ法において、例えば、Ｃｌ２、ＳｉＣｌ４などの塩素を含むガスを用いることができる。または、半導体構造体１０の一部をウェットエッチングにより除去して第１溝７１を形成してもよい。なお、ドライエッチングはウェットエッチングと比較して、エッチング量を制御しやすいため、エッチング後の素子部１００の形状を安定させやすい。
　素子部１００は、第１面１０ａと、第２面１０ｂと、第１面１０ａと第２面１０ｂとを接続する側面１０ｃとを有する。活性層１２が発する光は、主に第１面１０ａ及び側面１０ｃから半導体構造体１０の外部に取り出される。
　第１溝７１を半導体構造体１０に形成する工程において、絶縁膜３０の表面の一部３０ａを半導体構造体１０から露出させるように第１溝７１を形成する。第１溝７１は、素子部１００の側面１０ｃと、絶縁膜３０の表面の一部３０ａとによって画定される。図１１に示すように、側面１０ｃは、第１面１０ａ及び第２面１０ｂに対して傾斜している。側面１０ｃと第２面１０ｂとがなす角（側面１０ｃと第２面１０ｂとが半導体構造体１０の内側に形成する内角）は、鋭角であり、側面１０ｃと第１面１０ａとがなす角（側面１０ｃと第１面１０ａとが半導体構造体１０の内側に形成する内角）は、鈍角である。活性層１２は、第１面１０ａよりも第２面１０ｂに近い側に位置するため、側面１０ｃと第２面１０ｂとがなす角が鋭角であり、側面１０ｃと第１面１０ａとがなす角が鈍角であることで、活性層１２の面積が大きい素子部１００とすることができる。エッチングにより第１溝７１を半導体構造体１０に形成することで、側面１０ｃと第２面１０ｂとがなす角を鋭角、側面１０ｃと第１面１０ａとがなす角を鈍角にすることができる。図１１に示すように、素子部１００の断面形状は、略台形となる。
　半導体構造体１０を複数の素子部１００に分離する第１溝７１をエッチングにより形成する工程において、第１面１０ａ側に位置する半導体構造体１０がエッチングガスまたはエッチング液にさらされる時間は、第２面１０ｂ側に位置する半導体構造体１０がエッチングガスまたはエッチング液にさらされる時間よりも長くなる。その結果、第１溝７１の第１面１０ａ側の幅が第２面１０ｂ側の幅よりも大きくなる傾向がある。したがって、第１溝７１に隣接する半導体構造体１０の断面形状は、略台形となる。
　比較例として、第１基板１０１を除去する前に、第１基板１０１上に位置する半導体構造体１０に溝を形成して半導体構造体１０を複数の素子部に分離する場合には、半導体構造体１０に対するエッチングは第２面１０ｂ側から進行していく。この場合、半導体構造体１０の断面形状は、第１面１０ａの面積が、第２面１０ｂの面積よりも大きくなる略台形状となる。活性層１２は、第１面１０ａよりも第２面１０ｂに近い側に位置するため、第１面１０ａの面積が第２面１０ｂの面積よりも大きくなる略台形状の場合、活性層１２の面積が低減しやすい。
　本実施形態によれば、第１基板１０１を除去する前の、第１基板１０１上に位置する半導体構造体１０において、活性層１２が除去されるのは第１電極４１を配置する第１領域１０ｂ１だけである。第１基板１０１上に半導体構造体１０が位置する状態においては、半導体構造体１０を複数の素子部に分離する溝が形成されない。半導体構造体１０を第２基板１０２に接合した後、第１基板１０１を除去し、第１面１０ａ側からエッチングを進行させ、第１溝７１を形成する。これにより、半導体構造体１０の断面形状を、下側の第２面１０ｂの面積が、上側の第１面１０ａの面積よりも大きくなる略台形状とすることができる。これにより、第１基板１０１上で半導体構造体１０を素子部１００に分離するよりも、活性層１２の面積を大きくでき、光取り出し効率を向上させることができる。
　第１実施形態に係る発光素子の製造方法は、第１溝７１を半導体構造体１０に形成する工程の後、図１３に示すように、第２基板１０２上において複数の素子部１００の表面を粗面化する工程を備える。
　素子部１００の第１面１０ａ及び側面１０ｃが粗面化される。粗面化された第１面１０ａ及び側面１０ｃは複数の凸部を含む。第１面１０ａ及び側面１０ｃを粗面化することで、第１面１０ａ及び側面１０ｃからの光の取り出し効率を向上させることができる。例えば、塩素を含むガスによるドライエッチング、またはＴＭＡＨ（Tetramethylammonium hydroxide）等のアルカリ溶液を使用したウェットエッチングにより、第１面１０ａ及び側面１０ｃが粗面化される。このように、第１面１０ａ及び側面１０ｃを１つの工程で粗面化することができるため、光取り出し効率が向上された発光素子を効率良く製造することができる。
　第１実施形態によれば、前述した図１１に示す半導体構造体１０が粗面化されていない状態で半導体構造体１０の一部を除去して第１溝７１を半導体構造体１０に形成する。そのため、半導体構造体１０の第１面１０ａを粗面化後に半導体構造体１０の一部を除去して素子部１００に分離する場合に比べて、半導体構造体１０の第１面１０ａが高い平坦性を有する状態でエッチングされ、第１溝７１を形成することができるため素子部１００の形状が安定しやすい。
　また、素子部１００に分離した後に、粗面化工程を行うことで、工程を簡略化して第１面１０ａだけでなく側面１０ｃも粗面化することができる。これにより、半導体構造体１０からの光取り出し効率を向上できる。また、第１基板１０１としてサファイア基板のＣ面上に半導体構造体１０を成長させた場合には第１面１０ａと側面１０ｃの結晶方位の違いから、図１３に示すように、素子部１００に分離した後に粗面化工程を行うことで、第１面１０ａの表面粗さは、側面１０ｃの表面粗さよりも大きくすることができる。第１面１０ａの表面粗さを側面１０ｃの表面粗さよりも大きくすることで、側面１０ｃよりも第１面１０ａから光が取り出されやすくなり、第１面１０ａの直上方向に高い指向性を持つ配光特性を得ることができる。第１面１０ａの表面粗さ及び側面１０ｃの表面粗さは、例えば、最大高さＲｚで表すことができる。また、第１面１０ａの表面粗さ及び側面１０ｃの表面粗さは、例えば、算術平均粗さＲａで表すことができる。例えば、第１面１０ａの最大高さＲｚは０．５μｍ以上３．０μｍ以下であり、側面１０ｃの最大高さＲｚは１０ｎｍ以上４００ｎｍ以下である。また、例えば、第１面１０ａの算術平均粗さＲａは、１００ｎｍ以上３００ｎｍ以下であり、側面１０ｃの算術平均粗さＲａは１ｎｍ以上１００ｎｍ以下である。第１面１０ａの表面粗さ及び側面１０ｃの表面粗さは、例えば、レーザ顕微鏡や原子間力顕微鏡などにより測定することができる。
　第１実施形態に係る発光素子の製造方法は、第１面１０ａ及び側面１０ｃを粗面化する工程の後、図１４に示すように、第１面１０ａ及び側面１０ｃを覆う保護膜８０を形成する工程を備えることができる。また、保護膜８０は、絶縁膜３０の表面の一部３０ａを覆う。保護膜８０は、例えば、ＣＶＤ法やスパッタリング法で形成することができる。
　保護膜８０の表面に、第１面１０ａ及び側面１０ｃの粗面形状に沿った形状が形成される。これにより、第１面１０ａ及び側面１０ｃから保護膜８０を介して取り出される光の取り出し効率を向上させることができる。保護膜８０は、活性層１２が発する光に対する透過性を有する。活性層１２が発する光に対する保護膜８０の透過率は、６０％以上、好ましくは７０％以上である。保護膜８０として、例えば、ＳｉＯ２、ＳｉＮ、ＳｉＯＮを用いることができる。
　第１実施形態に係る発光素子の製造方法は、第１溝７１を形成する工程の後、第１溝７１の下方の絶縁膜３０及び接合部材５０を除去して、図１５に示すように、絶縁膜３０及び接合部材５０に第２溝７２を形成する工程をさらに備えることができる。
　本実施形態では、第１溝７１を形成した後、第１面１０ａ及び側面１０ｃを粗面化し、さらに保護膜８０を形成した後に、第２溝７２を形成する。例えば、マスクを用いたＲＩＥ法により、第１溝７１の下方の絶縁膜３０及び接合部材５０を除去して、第２溝７２を形成する。例えば、絶縁膜３０を除去するときはＣＦ４、ＣＨＦ３などのフッ素を含むガスを用い、接合部材５０を除去するときはＯ２などの酸素を含むガスを用いる。
　第２溝７２は第２基板１０２の表面に達する。絶縁膜３０は、第２溝７２によって、複数の素子部１００ごとに複数の部分に分離される。図１５に示すように、素子部１００において、絶縁膜３０の端部と、第２面１０ｂの端部は揃うように形成される。従って、第１膜３１が、活性層１２が発する光に対する光反射性を有する場合、活性層１２が発する光を効率よく反射することができる。接合部材５０も、第２溝７２によって、複数の素子部１００ごとに複数の部分に分離される。それぞれの素子部１００は、第２面１０ｂを第２基板１０２に対向させて、接合部材５０を介して第２基板１０２上に支持されている。
　第１実施形態に係る発光素子の製造方法は、複数の素子部１００と、第２基板１０２とを分離する工程を備える。
　例えば、第２基板１０２側からレーザ光を照射することで、接合部材５０が除去され、素子部１００と第２基板１０２とを分離することができる。図１６に示すように、第２基板１０２と分離した素子部１００は、第１面１０ａが、保護膜８０を介して、例えば粘着性のある支持部材１０３に接着される。素子部１００は、支持部材１０３に接着させた後、第２基板１０２から分離してもよい。素子部１００を第２基板１０２から分離した後、絶縁膜３０側に残った接合部材５０を、例えばＲＩＥ法により除去して、第１電極４１及び第２電極４２を露出させる。これにより、発光素子１が得られる。露出した第１電極４１及び第２電極４２は、実装基板に接合される外部接続端子として機能する。発光素子１は、例えば、発光ダイオード（Light Emitting Diode）である。
　［第２実施形態］
　図１７～図１９を参照して、第２実施形態に係る発光素子の製造方法について説明する。
　第２実施形態に係る発光素子の製造方法は、第１実施形態と同様に、ウェハＷを準備する工程と、接合部材５０を介して半導体構造体１０の第２面１０ｂ側を第２基板１０２に接合する工程と、半導体構造体１０と第１基板１０１とを分離し、半導体構造体１０の第１面１０ａを露出させる工程と、を備える。
　第２実施形態に係る発光素子の製造方法は、半導体構造体１０の第１面１０ａを露出させる工程の後、図１７に示すように、第２基板１０２上において半導体構造体１０の第１面１０ａを粗面化する工程を備える。
　第１実施形態と同様、例えば、塩素を含むガスによるドライエッチング、またはＴＭＡＨ等のアルカリ溶液を使用したウェットエッチングにより、第１面１０ａが粗面化される。
　第２実施形態に係る発光素子の製造方法は、半導体構造体１０の第１面１０ａを粗面化する工程の後、半導体構造体１０の一部を除去し、第２基板１０２上において半導体構造体１０を複数の素子部１００に分離する第１溝７１を半導体構造体１０に形成する工程を備える。
　第１溝７１を形成する工程において、例えば、第１面１０ａ上に配置される図１８に示すマスク６１を用いて、半導体構造体１０の一部をドライエッチングにより除去して第１溝７１を形成する。ドライエッチングとしては、例えば、ＲＩＥ法が挙げられる。ＲＩＥ法において、例えば、Ｃｌ２、ＳｉＣｌ４などの塩素を含むガスを用いることができる。ドライエッチングはエッチング制御性が良く、エッチング後の素子部１００の形状を安定させやすい。
　半導体構造体１０のドライエッチングは、マスク６１から露出する粗面化された第１面１０ａから進行していく。そのため、第１面１０ａがあらかじめ粗面化されてない場合よりも、図１９に示すように、ドライエッチングされた面の表面粗さが大きくなる。したがって、第１溝７１を形成する工程において露出する素子部１００の側面１０ｃが、図１３に示すように粗面化される。これにより、第１溝７１の形成と側面１０ｃの粗面化を１つの工程で行うことができるため、光取り出し効率が向上された発光素子を効率良く製造することができる。また、あらかじめ粗面化された第１面１０ａをドライエッチングし、第１溝７１を形成することで、側面１０ｃの表面の状態を制御しやすい。例えば、第１溝７１を形成した後、第１面１０ａ及び側面１０ｃを粗面化する場合と比較して、第１面１０ａの表面粗さと、側面１０ｃの表面粗さの差を小さくしやすい。
　また、半導体構造体１０の一部をウェットエッチングにより除去して第１溝７１を形成してもよい。ウェットエッチングは、ドライエッチングに比べて、側面１０ｃの表面粗さを大きくしやすく、側面１０ｃからの光の取り出し効率を向上させやすい。
　第２実施形態に係る発光素子の製造方法において、第１溝７１を形成する工程の後、前述した図１４～図１６に示す第１実施形態と同じ工程が続けられ、発光素子１が得られる。
　図２０～図２２は、第１及び第２実施形態に係る発光素子の製造方法における第１変形例を説明するための模式断面図である。
　第１変形例において、ウェハＷを準備する工程は、図２０に示すように、半導体構造体１０の第２面１０ｂに、第１開口３２ａ、第２開口３２ｂ、及び第３開口３２ｃを有する絶縁膜３０を形成する工程をさらに有する。第３開口３２ｃは、第２膜３２及び第１膜３１を貫通し、第２面１０ｂの第２領域１０ｂ２（第２半導体層１３の上面）に達する。第１開口３２ａ、第２開口３２ｂ、及び第３開口３２ｃは、例えばＲＩＥ法により同時に形成される。
　接合部材５０を介して半導体構造体１０を第２基板１０２に接合する工程において、図２１に示すように、第３開口３２ｃに接合部材５０の一部５０ａが配置される。接合部材５０の一部５０ａは、例えば、第３開口３２ｃにおいて、第２半導体層１３の上面に接する。
　そして、第１溝７１を形成する工程において、図２２に示すように、第１溝７１を第３開口ｃの上方に形成する。第１実施形態においては、第１溝７１を形成した後、素子部１００の第１面１０ａ及び側面１０ｃを粗面化する。第２実施形態においては、前述したように、第１面１０ａを粗面化した後、第１溝７１を形成することで、第１溝７１を形成する工程において側面１０ｃを粗面化することができる。
　第１変形例によれば、絶縁膜３０を形成する工程において第３開口３２ｃによって絶縁膜３０が分離されている。前述したように、第３開口３２ｃは、第１電極４１を配置するための第１開口３２ａと、第２電極４２を配置するための第２開口３２ｂと同時に形成することができる。第３開口３２ｃに配置された接合部材５０の一部５０ａは、素子部１００と第２基板１０２とを分離する工程において、接合部材５０を除去するときに除去することができる。これにより、図１６に示すように、互いに分離された複数の発光素子１が得られる。従って、第１変形例によれば、第１溝７１を形成した後、第２溝７２を形成する工程が不要となり、発光素子を効率よく製造することができる。
　図２３及び図２４は、第１及び第２実施形態に係る発光素子の製造方法における第２変形例を説明するための模式断面図である。
　第２変形例においては、第１面１０ａ及び側面１０ｃを覆う保護膜８０を形成する工程の前に、図２３に示すように、第１溝７１の下方の絶縁膜３０及び接合部材５０を除去して、第２溝７２を形成する。この第２溝７２を形成する工程において、半導体構造体１０をマスクにして絶縁膜３０及び接合部材５０を除去することができる。したがって、第２溝７２を形成するときにマスクを別途形成しなくてよいため、発光素子を効率よく製造することができる。
　第２変形例は、第２溝７２を形成する工程の後、図２４に示すように、半導体構造体１０と、第２溝７２を画定する絶縁膜３０の側面を覆う保護膜８０を形成する工程をさらに備える。保護膜８０は、素子部１００の第１面１０ａ及び側面１０ｃを覆う。また、保護膜８０は、第２溝７２を画定する接合部材５０の側面を覆う。また、保護膜８０は、第２溝７２の底に位置する第２基板１０２の表面にも配置される。
　この後、素子部１００と第２基板１０２とを分離する工程において接合部材５０を除去し、互いに分離された複数の発光素子が得られる。第２変形例で得られた発光素子において、絶縁膜３０の側面は保護膜８０に覆われている。
　［発光素子］
　図２５Ａ及び図２５Ｂを参照して、実施形態に係る発光素子１について説明する。
　発光素子１は、前述したように、半導体構造体１０と、第１電極４１と、第２電極４２とを備える。
　半導体構造体１０は、第１半導体層１１と、第２半導体層１３と、第１半導体層１１と第２半導体層１３との間に位置する活性層１２とを有する。また、半導体構造体１０は、第１面１０ａと、第１面１０ａの反対側に位置する第２面１０ｂと、第１面１０ａと第２面１０ｂとを接続する側面１０ｃとを有する。第１面１０ａは、第１半導体層１１における活性層１２の反対側に位置する面である。第２面１０ｂは、第１半導体層１１の一部が第２半導体層１３及び活性層１２から露出する第１領域１０ｂ１と、第２半導体層１３における活性層１２の反対側に位置する面である第２領域１０ｂ２とを有する。第１面１０ａ及び側面１０ｃは、粗面である。図２５Ａに示すように、平面視において、半導体構造体１０の形状は四角形状であり、４つの側面１０ｃを有する。４つの側面１０ｃのすべてが粗面である。第１面１０ａ及び側面１０ｃが粗面であることで、第１面１０ａ及び側面１０ｃからの光の取り出し効率を向上させることができる。
　図２５Ｂに示すように、半導体構造体１０の断面形状は略台形状であり、下側の第２面１０ｂの面積は、上側の第１面１０ａの面積よりも大きい。これにより、第１面１０ａよりも第２面１０ｂの近くに位置する活性層１２の面積を大きくでき、光取り出し効率を向上させることができる。
　第１面１０ａの表面粗さは、側面１０ｃの表面粗さよりも大きい。これにより、側面１０ｃよりも第１面１０ａから光が取り出されやすくなり、第１面１０ａの直上方向に高い指向性を持つ配光特性とすることができる。上述したように、第１面１０ａの表面粗さ及び側面１０ｃの表面粗さは、例えば、最大高さＲｚで表すことができる。また、第１面１０ａの表面粗さ及び側面１０ｃの表面粗さは、例えば、算術平均粗さＲａで表すことができる。例えば、第１面１０ａの最大高さＲｚは０．５μｍ以上３．０μｍ以下であり、側面１０ｃの最大高さＲｚは１０ｎｍ以上４００ｎｍ以下である。また、例えば、第１面１０ａの算術平均粗さＲａは、１００ｎｍ以上３００ｎｍ以下であり、側面１０ｃの算術平均粗さＲａは１ｎｍ以上１００ｎｍ以下である。
　第１電極４１は、第１領域１０ｂ１において第１半導体層１１と電気的に接続されている。第２電極４２は、第２領域１０ｂ２において第２半導体層１３と電気的に接続されている。
　発光素子１は、その他に、前述した、第１導電膜２１、第２導電膜２２、第３導電膜２３、反射膜２４、絶縁膜３０、及び保護膜８０を備えることができる。
　本発明の実施形態は、以下の発光素子の製造方法及び発光素子を含む。
　［項１］
　第１基板と、前記第１基板上に配置され、第１半導体層と、前記第１半導体層よりも前記第１基板から離れた第２半導体層と、前記第１半導体層と前記第２半導体層との間に位置する活性層と、を有する半導体構造体と、前記半導体構造体における前記第１基板側に位置する第１面の反対側に位置する第２面に配置され、前記第１半導体層と電気的に接続する第１電極と、前記第２面に配置され、前記第２半導体層と電気的に接続する第２電極と、を有するウェハを準備する工程と、
　接合部材を介して、前記半導体構造体の前記第２面側を第２基板に接合する工程と、
　前記半導体構造体を前記第２基板に接合する工程の後、前記半導体構造体と前記第１基板とを分離し、前記半導体構造体の前記第１面を露出させる工程と、
　前記半導体構造体の前記第１面を露出させる工程の後、前記半導体構造体の一部を除去し、前記第２基板上において前記半導体構造体を複数の素子部に分離する第１溝を前記半導体構造体に形成する工程と、
　前記第１溝を前記半導体構造体に形成する工程の後、前記第２基板上において前記複数の素子部の表面を粗面化する工程と、
　前記複数の素子部と前記第２基板とを分離する工程と、
　を備える発光素子の製造方法。
　［項２］
　第１基板と、前記第１基板上に配置され、第１半導体層と、前記第１半導体層よりも前記第１基板から離れた第２半導体層と、前記第１半導体層と前記第２半導体層との間に位置する活性層と、を有する半導体構造体と、前記半導体構造体における前記第１基板側に位置する第１面の反対側に位置する第２面に配置され、前記第１半導体層と電気的に接続する第１電極と、前記第２面に配置され、前記第２半導体層と電気的に接続する第２電極と、を有するウェハを準備する工程と、
　接合部材を介して、前記半導体構造体の前記第２面側を第２基板に接合する工程と、
　前記半導体構造体を前記第２基板に接合する工程の後、前記半導体構造体と前記第１基板とを分離し、前記半導体構造体の前記第１面を露出させる工程と、
　前記半導体構造体の前記第１面を露出させる工程の後、前記第２基板上において前記半導体構造体の前記第１面を粗面化する工程と、
　前記半導体構造体の前記第１面を粗面化する工程の後、前記半導体構造体の一部を除去し、前記第２基板上において前記半導体構造体を複数の素子部に分離する第１溝を前記半導体構造体に形成する工程と、
　前記複数の素子部と前記第２基板とを分離する工程と、
　を備える発光素子の製造方法。
　［項３］
　前記第１溝を前記半導体構造体に形成する形成する工程において、粗面化された前記第１面側から前記半導体構造体の一部をドライエッチングにより除去して前記半導体構造体に前記第１溝を形成する上記項２に記載の発光素子の製造方法。
　［項４］
　前記ウェハを準備する工程は、前記半導体構造体の前記第２面に絶縁膜を形成する工程をさらに有し、
　前記第１溝を前記半導体構造体に形成する工程において、前記絶縁膜を前記半導体構造体から露出させるように前記第１溝を形成する上記項１～３のいずれか１つに記載の発光素子の製造方法。
　［項５］
　前記第１溝を形成する工程の後、前記第１溝の下方の前記絶縁膜及び前記接合部材を除去して前記絶縁膜及び前記接合部材に第２溝を形成する工程をさらに備える上記項４に記載の発光素子の製造方法。
　［項６］
　前記ウェハを準備する工程は、前記半導体構造体の前記第２面に、第１開口、第２開口、及び第３開口を有する絶縁膜を形成する工程をさらに有し、
　前記ウェハを準備する工程において、前記第１開口に前記第１電極が配置され、前記第２開口に前記第２電極が配置され、
　前記第１溝を形成する工程において、前記第１溝を前記第３開口の上方に形成する上記項１～３のいずれか１つに記載の発光素子の製造方法。
　［項７］
　前記第２溝を形成する工程において、前記半導体構造体をマスクにして前記絶縁膜及び前記接合部材を除去する上記項５に記載の発光素子の製造方法。
　［項８］
　前記第２溝を形成する工程の後、前記半導体構造体と、前記第２溝を画定する前記絶縁膜の側面を覆う保護膜を形成する工程をさらに備える上記項７に記載の発光素子の製造方法。
　［項９］
　第１半導体層と、第２半導体層と、前記第１半導体層と前記第２半導体層との間に位置する活性層とを有する半導体構造体であって、前記第１半導体層における前記活性層の反対側に位置する面である第１面と、前記第１面の反対側に位置する第２面と、前記第１面と前記第２面とを接続する側面とを有し、前記第２面は、前記第１半導体層の一部が前記第２半導体層及び前記活性層から露出する第１領域と、前記第２半導体層における前記活性層の反対側に位置する面である第２領域とを有する、半導体構造体と、
　前記第１領域において前記第１半導体層と電気的に接続する第１電極と、
　前記第２領域において前記第２半導体層と電気的に接続する第２電極と、
　を備え、
　前記第１面及び前記側面は、粗面であり、
　前記第２面の面積は、前記第１面の面積よりも大きい発光素子。
　［項１０］
　前記第１面の表面粗さは、前記側面の表面粗さよりも大きい項９に記載の発光素子。
　以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。本発明の上述した実施形態を基にして、当業者が適宜設計変更して実施し得る全ての形態も、本発明の要旨を包含する限り、本発明の範囲に属する。その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものである。
　１…発光素子、１０…半導体構造体、１０ａ…第１面、１０ｂ…第２面、１０ｂ１…第１領域、１０ｂ２…第２領域、１０ｃ…側面、１１…第１半導体層、１２…活性層、１３…第２半導体層、２１…第１導電膜、２２…第２導電膜、２３…第３導電膜、２４…反射膜、３０…絶縁膜、３１…第１膜、３２…第２膜、３２ａ…第１開口、３２ｂ…第２開口、３２ｃ…第３開口、４１…第１電極、４２…第２電極、５０…接合部材、７１…第１溝、７２…第２溝、８０…保護膜、１００…素子部、１０１…第１基板、１０２…第２基板、１０３…支持部材、Ｗ…ウェハ

Claims (10)

  1. 　第１基板と、前記第１基板上に配置され、第１半導体層と、前記第１半導体層よりも前記第１基板から離れた第２半導体層と、前記第１半導体層と前記第２半導体層との間に位置する活性層と、を有する半導体構造体と、前記半導体構造体における前記第１基板側に位置する第１面の反対側に位置する第２面に配置され、前記第１半導体層と電気的に接続する第１電極と、前記第２面に配置され、前記第２半導体層と電気的に接続する第２電極と、を有するウェハを準備する工程と、
    　接合部材を介して、前記半導体構造体の前記第２面側を第２基板に接合する工程と、
    　前記半導体構造体を前記第２基板に接合する工程の後、前記半導体構造体と前記第１基板とを分離し、前記半導体構造体の前記第１面を露出させる工程と、
    　前記半導体構造体の前記第１面を露出させる工程の後、前記半導体構造体の一部を除去し、前記第２基板上において前記半導体構造体を複数の素子部に分離する第１溝を前記半導体構造体に形成する工程と、
    　前記第１溝を前記半導体構造体に形成する工程の後、前記第２基板上において前記複数の素子部の表面を粗面化する工程と、
    　前記複数の素子部と前記第２基板とを分離する工程と、
    　を備える発光素子の製造方法。
  2. 　第１基板と、前記第１基板上に配置され、第１半導体層と、前記第１半導体層よりも前記第１基板から離れた第２半導体層と、前記第１半導体層と前記第２半導体層との間に位置する活性層と、を有する半導体構造体と、前記半導体構造体における前記第１基板側に位置する第１面の反対側に位置する第２面に配置され、前記第１半導体層と電気的に接続する第１電極と、前記第２面に配置され、前記第２半導体層と電気的に接続する第２電極と、を有するウェハを準備する工程と、
    　接合部材を介して、前記半導体構造体の前記第２面側を第２基板に接合する工程と、
    　前記半導体構造体を前記第２基板に接合する工程の後、前記半導体構造体と前記第１基板とを分離し、前記半導体構造体の前記第１面を露出させる工程と、
    　前記半導体構造体の前記第１面を露出させる工程の後、前記第２基板上において前記半導体構造体の前記第１面を粗面化する工程と、
    　前記半導体構造体の前記第１面を粗面化する工程の後、前記半導体構造体の一部を除去し、前記第２基板上において前記半導体構造体を複数の素子部に分離する第１溝を前記半導体構造体に形成する工程と、
    　前記複数の素子部と前記第２基板とを分離する工程と、
    　を備える発光素子の製造方法。
  3. 　前記第１溝を前記半導体構造体に形成する形成する工程において、粗面化された前記第１面側から前記半導体構造体の一部をドライエッチングにより除去して前記半導体構造体に前記第１溝を形成する請求項２に記載の発光素子の製造方法。
  4. 　前記ウェハを準備する工程は、前記半導体構造体の前記第２面に絶縁膜を形成する工程をさらに有し、
    　前記第１溝を前記半導体構造体に形成する工程において、前記絶縁膜を前記半導体構造体から露出させるように前記第１溝を形成する請求項１～３のいずれか１つに記載の発光素子の製造方法。
  5. 　前記第１溝を形成する工程の後、前記第１溝の下方の前記絶縁膜及び前記接合部材を除去して前記絶縁膜及び前記接合部材に第２溝を形成する工程をさらに備える請求項４に記載の発光素子の製造方法。
  6. 　前記ウェハを準備する工程は、前記半導体構造体の前記第２面に、第１開口、第２開口、及び第３開口を有する絶縁膜を形成する工程をさらに有し、
    　前記ウェハを準備する工程において、前記第１開口に前記第１電極が配置され、前記第２開口に前記第２電極が配置され、
    　前記第１溝を形成する工程において、前記第１溝を前記第３開口の上方に形成する請求項１～３のいずれか１つに記載の発光素子の製造方法。
  7. 　前記第２溝を形成する工程において、前記半導体構造体をマスクにして前記絶縁膜及び前記接合部材を除去する請求項５に記載の発光素子の製造方法。
  8. 　前記第２溝を形成する工程の後、前記半導体構造体と、前記第２溝を画定する前記絶縁膜の側面を覆う保護膜を形成する工程をさらに備える請求項７に記載の発光素子の製造方法。
  9. 　第１半導体層と、第２半導体層と、前記第１半導体層と前記第２半導体層との間に位置する活性層とを有する半導体構造体であって、前記第１半導体層における前記活性層の反対側に位置する面である第１面と、前記第１面の反対側に位置する第２面と、前記第１面と前記第２面とを接続する側面とを有し、前記第２面は、前記第１半導体層の一部が前記第２半導体層及び前記活性層から露出する第１領域と、前記第２半導体層における前記活性層の反対側に位置する面である第２領域とを有する、半導体構造体と、
    　前記第１領域において前記第１半導体層と電気的に接続する第１電極と、
    　前記第２領域において前記第２半導体層と電気的に接続する第２電極と、
    　を備え、
    　前記第１面及び前記側面は、粗面であり、
    　前記第２面の面積は、前記第１面の面積よりも大きい発光素子。
  10. 　前記第１面の表面粗さは、前記側面の表面粗さよりも大きい請求項９に記載の発光素子。
PCT/JP2023/040561 2022-11-30 2023-11-10 発光素子の製造方法及び発光素子 WO2024116794A1 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2022192110 2022-11-30
JP2022-192110 2022-11-30
JP2023-186715 2023-10-31
JP2023186715 2023-10-31

Publications (1)

Publication Number Publication Date
WO2024116794A1 true WO2024116794A1 (ja) 2024-06-06

Family

ID=91323441

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/040561 WO2024116794A1 (ja) 2022-11-30 2023-11-10 発光素子の製造方法及び発光素子

Country Status (1)

Country Link
WO (1) WO2024116794A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096928A (ja) * 2009-10-30 2011-05-12 Nichia Corp 発光装置及びその製造方法
JP2014179590A (ja) * 2013-02-12 2014-09-25 Nichia Chem Ind Ltd 発光素子の製造方法
JP2016021591A (ja) * 2009-12-31 2016-02-04 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 発光素子及びその製造方法
US20160035935A1 (en) * 2013-04-05 2016-02-04 Seoul Viosys Co., Ltd. Ultraviolet light emitting device separated from growth substrate and method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096928A (ja) * 2009-10-30 2011-05-12 Nichia Corp 発光装置及びその製造方法
JP2016021591A (ja) * 2009-12-31 2016-02-04 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 発光素子及びその製造方法
JP2014179590A (ja) * 2013-02-12 2014-09-25 Nichia Chem Ind Ltd 発光素子の製造方法
US20160035935A1 (en) * 2013-04-05 2016-02-04 Seoul Viosys Co., Ltd. Ultraviolet light emitting device separated from growth substrate and method of fabricating the same

Similar Documents

Publication Publication Date Title
KR20180088311A (ko) 발광 디바이스
US8390007B2 (en) Semiconductor light emitting device and method of fabricating semiconductor light emitting device
JP2008182110A (ja) 窒化物半導体発光装置
JP2005183911A (ja) 窒化物半導体発光素子及び製造方法
KR20140000818A (ko) 유전체 리플렉터를 구비한 발광소자 및 그 제조방법
US8772790B2 (en) Nitride semiconductor light-emitting element, nitride semiconductor light-emitting device, and method of manufacturing nitride semiconductor light-emitting element
US9601657B2 (en) Light-emitting device
JP5855344B2 (ja) 分布ブラッグ反射器を有する発光ダイオードチップ及びその製造方法
WO2015141166A1 (ja) 半導体発光装置とその製造方法
KR101428088B1 (ko) 반도체 발광소자 및 그 제조방법
TWI625870B (zh) 製造半導體發光裝置的方法
JP2008016629A (ja) ３族窒化物系発光ダイオード素子の製造方法
JP5378131B2 (ja) 窒化物半導体発光ダイオード素子
JP5326383B2 (ja) 発光装置
WO2024116794A1 (ja) 発光素子の製造方法及び発光素子
JP5277066B2 (ja) 半導体発光素子およびその製造方法
JP6631425B2 (ja) 発光素子及び発光素子の製造方法
JP5191937B2 (ja) 発光素子及びその製造方法
JP7502658B2 (ja) 発光素子の製造方法
US20220320369A1 (en) Method of manufacturing light-emitting element and light-emitting element
TWI825507B (zh) 發光器件及其製備方法
JP7227469B2 (ja) 垂直共振器面発光レーザ素子
JP7360592B2 (ja) 発光素子の製造方法及び発光素子
TWI497763B (zh) 水平式發光二極體元件及其製造方法
KR20130101799A (ko) 개선된 광 추출 효율을 갖는 발광 다이오드 및 그것을 제조하는 방법