KR101428088B1 - 반도체 발광소자 및 그 제조방법 - Google Patents
반도체 발광소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR101428088B1 KR101428088B1 KR1020080079129A KR20080079129A KR101428088B1 KR 101428088 B1 KR101428088 B1 KR 101428088B1 KR 1020080079129 A KR1020080079129 A KR 1020080079129A KR 20080079129 A KR20080079129 A KR 20080079129A KR 101428088 B1 KR101428088 B1 KR 101428088B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- layer
- semiconductor layer
- ohmic contact
- type semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 103
- 238000000034 method Methods 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- 238000002955 isolation Methods 0.000 claims abstract description 34
- 239000010410 layer Substances 0.000 claims description 172
- 239000000758 substrate Substances 0.000 claims description 19
- 239000011241 protective layer Substances 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 238000000149 argon plasma sintering Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
실시 예는 반도체 발광소자 및 그 제조방법에 관한 것이다.
실시 예에 따른 반도체 발광소자는 반사 전극층; 상기 반사 전극층의 아래에 형성된 발광 구조물; 상기 반사 전극층과 발광 구조물 사이에 형성된 오믹 접촉층; 상기 발광 구조물을 복수의 발광 영역으로 분리하는 복수개의 구조물 분리 홈; 상기 구조물 분리 홈으로 분리된 발광 구조물의 아래에 형성된 제1전극을 포함한다.
반도체, 발광소자
Description
실시 예는 반도체 발광소자 및 그 제조방법에 관한 것이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.
발광 다이오드(Light Emitting Diode : LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
이러한 질화물 반도체 재료를 이용한 LED 혹은 LD의 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키패드 발광부, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다.
실시 예는 하나의 칩 내부에 복수의 발광 영역으로 분리될 수 있도록 한 반도체 발광소자 및 그 제조방법을 제공한다.
실시 예는 복수의 발광 영역을 통해 외부 양자 효율을 개선시켜 줄 수 있도록 한 반도체 발광소자 및 그 제조방법을 제공한다.
실시 예에 따른 반도체 발광소자는 반사 전극층; 상기 반사 전극층의 아래에 형성된 발광 구조물; 상기 반사 전극층과 발광 구조물 사이에 형성된 오믹 접촉층; 상기 발광 구조물을 복수의 발광 영역으로 분리하는 복수개의 구조물 분리 홈; 상기 구조물 분리 홈으로 분리된 발광 구조물의 아래에 형성된 제1전극을 포함한다.
실시 예에 따른 반도체 발광소자 제조방법은 기판 위에 발광 구조물을 형성하는 단계; 상기 발광 구조물 위에 오믹 접촉층을 형성하는 단계; 상기 오믹 접촉층 위에 반사 전극층을 형성하는 단계; 상기 기판을 분리하는 단계; 상기 발광 구조물의 내측에 대해 복수의 발광 영역으로 분리하는 복수개의 구조물 분리 홈을 형성하는 단계; 상기 발광 구조물의 아래에 제1전극을 형성하는 단계를 포함한다.
실시 예는 하나의 칩에 대해 복수의 발광 영역으로 분리하여 사용하는 경우, 내부 산란을 최소화하여 광 효율을 증가시켜 줄 수 있다.
또한 복수의 발광 영역을 통해 외부 양자 효율을 개선시켜 줄 수 있다.
이하, 첨부된 도면을 참조하여 실시 예를 설명하면 다음과 같다. 이하, 실시 예를 설명함에 있어서, 각 층의 위 또는 아래는 도면을 참조하여 설명하기로 한다.
도 1은 실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이며, 도 2는 도 1의 평면도이다.
도 1 및 도 2를 참조하면, 반도체 발광소자(100)는 발광구조물(105), 제1전극(112), 외벽 보호층(140), 오믹 접촉층(150), 반사 전극층(160), 전도성 지지부재(170)를 포함한다.
상기 발광 구조물(105)은 적어도 제 1도전형 반도체층(110), 활성층(120), 제 2도전형 반도체층(130)을 포함한다. 또한 상기 발광 구조물(105)은 상기 제 2도전형 반도체층(120) 위에 n형 반도체층 또는 p형 반도체층을 형성할 수 있다.
상기 제 1도전형 반도체층(110)은 n형 반도체층으로 구현될 수 있으며, 상기 n형 반도체층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있고, n형 도펀트(예; Si, Ge, Sn , Se, Te 등)가 도핑된다.
상기 제 1도전형 반도체층(110)의 아래에는 제 1전극(180)이 소정의 패턴으로 형성될 수 있다.
상기 제 1도전형 반도체층(110) 위에는 활성층(120)이 형성되며, 상기 활성 층(120)은 단일 또는 다중 양자우물 구조로 형성되는 데, 예컨대, InGaN 우물층/GaN 장벽층을 한 주기로 하여, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 상기 활성층(120)의 위 또는/및 아래에는 클래드층이 형성될 수도 있다.
상기 활성층(120) 위에는 제 2도전형 반도체층(130)이 형성되며, 상기 제 2도전형 반도체층(130)은 p형 도펀트가 도핑된 p형 반도체층으로 구현될 수 있다. 상기 p형 반도체층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 p형 도펀트는 Mg, Be, Zn 등의 원소계열을 포함한다. 상기 제2도전형 반도체층(130)은 500~3000Å의 두께로 형성될 수 있다.
또한 상기 제 1도전형 반도체층(110)이 p형 반도체층이고, 제 2도전형 반도체층(130)이 n형 반도체층으로 구현될 수도 있다. 여기서 제 3도전형 반도체층은 제 2도전형 반도체층이 n형 반도체층인 경우 p형 반도체층으로 형성되며, p형 반도체층인 경우 n형 반도체층으로 구현될 수 있다. 상기 발광 구조물(105)은 np 접합, pn 접합, npn 접합, pnp 접합 구조 중 적어도 하나를 포함할 수 있다.
상기 제2도전형 반도체층(130) 위에는 오믹 접촉층(150)이 형성되며, 상기 오믹 접촉층(150)의 외측 둘레에는 외벽 보호층(140)이 형성될 수 있다.
상기 오믹 접촉층(150)은 ITO(Indium Tin Oxide) 재질로 형성될 수 있으며, 10Å~1um의 두께로 형성될 수 있으며, 이에 한정하지는 않는다.
상기 외벽 보호층(140)은 절연층 또는 전도층으로 형성될 수 있다. 상기 절연층은 예컨대, SiOx, SiNx, Al2O3, TiO2 등을 이용할 수 있으며, 상기 전도층은 예 컨대, ITO, IZO, AZO 등을 이용할 수 있다. 상기 외벽 보호층(140)은 0.1~2um의 두께로 형성될 수 있으며, 이에 한정하지는 않는다.
상기 발광 구조물(105)의 외곽부(103)는 전기적인 특성을 위해 제거되고 상기 외벽 보호층(140)이 노출된다.
상기 오믹 접촉층(150) 및 외벽 보호층(140) 위에는 반사 전극층(160)이 형성되며, 상기 반사 전극층(160) 위에는 전도성 지지부재(170)가 형성된다. 상기 반사 전극층(160)은 Al, Ag, Pd, Rh, Pt 등 중에서 적어도 하나 또는 이들의 합금 등으로 형성될 수 있다. 상기 전도성 지지부재(170)는 베이스 기판으로서, 구리 또는 금과 같은 물질로 형성될 수 있다. 상기 전도성 지지부재(170)의 두께는 30~150um로 형성될 수 있으며, 이에 한정하지는 않는다.
상기 발광 구조물(105)에는 복수개의 구조물 분리 홈(135)이 형성된다. 상기 구조물 분리 홈(135)은 복수개가 일정 간격으로 형성되며, 상기 제1도전형 반도체층(110)의 하면에서 제2도전형 반도체층(130)의 일부까지 에칭된다. 상기 구조물 분리 홈(135)의 각 폭은 0.1um~100um로 형성될 수 있다.
여기서, 상기 구조물 분리 홈(135)의 깊이(D1)는 상기 제2도전형 반도체층(130)의 하단 위치(D2)보다는 깊고 상기 오믹 접촉층(150)의 상단 위치(D3) 보다는 낮은 깊이로 형성될 수 있다. 즉, 상기 구조물 분리 홈(135)이 상기 반사 전극층(160)까지 에칭되면 상기 반사 전극층(160)의 파편이 상기 발광 구조물(105)의 층간을 서로 단락시킬 수 있다. 실시 예는 상기 제2도전형 반도체층(130) 위에 ITO 재질의 오믹 접촉층(150)을 배치하여, 상기와 같은 문제를 해결할 수 있다.
상기 구조물 분리 홈(135)에 의해 상기 발광 구조물(105)은 복수의 발광 영역으로 분리될 수 있다. 상기 제1전극(112)은 상기 제1도전형 반도체층(110) 아래에 소정의 패턴으로 형성된다. 상기 제1전극(112) 패턴 사이에 상기 구조물 분리 홈(135)이 배치될 수 있다.
상기 구조물 분리 홈(135)은 상기 발광 구조물(105)의 발광 영역을 일정 크기로 분리할 수도 있다.
도 2에 도시된 바와 같이, 상기 제1전극(112)은 사각형 패턴이 서로 연결된 구조로 형성되며, 상기 사각형 패턴 내부에 상기 구조물 분리 홈(135)이 각각 형성된다. 상기 구조물 분리 홈(135)은 직선 바 형태로 형성된다. 여기서, 상기 제1전극(112)은 다양한 패턴 예컨대, 복수개의 원형 또는 곡선형 패턴이 연결되는 구조, 복수개의 다각형 패턴이 연결되는 구조 등으로 형성될 수 있으며, 상기 구조물 분리 홈(135)은 상기 제1전극(112)의 패턴 사이에 각각 형성되는 데, 일자형 바, "ㄷ", "Ｅ" 자 등의 문자 형상으로 형성될 수 있다.
상기와 같이 발광 구조물(105)은 복수의 발광 영역 또는 발광 구조물로 분리됨으로써, 소자 내부에서의 광 산란(scattering)을 최소화하여 광 효율을 증가시켜 줄 수 있다. 또한 각각의 발광 구조물(105)로 발광을 함으로써, 외부 양자 효율이 개선될 수 있다.
도 3 내지 도 10은 실시 예에 따른 반도체 발광소자 제조과정을 나타낸 도면이다.
도 3 및 도 4를 참조하면, 기판(101) 위에는 제 1도전형 반도체층(110)이 형성되고, 상기 제 1도전형 반도체층(110) 위에는 활성층(120)이 형성되며, 상기 활성층(120) 위에는 제 2도전형 반도체층(130)이 형성된다.
상기 기판(101)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다. 이러한 기판(101) 위에는 버퍼층 또는/및 언도프드 반도체층이 형성될 수도 있으며, 박막 성장 후 제거될 수도 있다.
상기 제 1도전형 반도체층(110)은 n형 반도체층으로, 상기 제 2도전형 반도체층(130)은 p형 반도체층으로 구현할 수 있으며, 상기 n형 반도체층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있고, n형 도펀트(예; Si, Ge, Sn , Se, Te 등)가 도핑된다. 상기 p형 반도체층은 Mg와 같은 p형 도펀트가 도핑되며, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다.
상기 제2도전형 반도체층(130) 위에는 외벽 보호층(140)이 형성되며, 상기 외벽 보호층(140)은 상기 제2도전형 반도체층(130) 위의 외측에 틀 형태로 형성될 수 있다. 상기 외벽 보호층(140)은 SiOx, SiNx, Al2O3, TiO2 등의 절연 물질 또는 ITO, IZO, AZO 등의 전도성 물질로 형성될 수 있으며, 그 두께는 0.1~2um의 두께로 형성될 수 있으며, 이에 한정하지는 않는다.
상기 제2도전형 반도체층(130) 위의 내측에는 오믹 접촉층(150)이 형성된다. 상기 오믹 접촉층(150)은 ITO 재질로 형성될 수 있으며, 그 두께는 10Å~1um로 형성될 수 있다.
여기서, 상기 제2도전형 반도체층(130) 위에는 오믹 접촉층(150)을 형성한 후 상기 외벽 보호층(140)을 형성할 수 있으며, 이러한 형성 순서에 대해 한정하지는 않는다.
도 5 및 도 6을 참조하면, 상기 외벽 보호층(140) 및 오믹 접촉층(150) 위에는 반사 전극층(160)이 형성되며, 상기 반사 전극층(160)은 Al, Ag, Pd, Rh, Pt 등 중에서 적어도 하나 또는 합금 등으로 형성될 수 있다.
상기 반사 전극층(160) 위에는 전도성 지지부재(170)가 형성되며, 상기 전도성 지지부재(170)는 구리 또는 금 등으로 형성될 수 있으며, 베이스 기판으로 기능하게 된다. 상기 전도성 지지부재(170)는 베이스 기판으로서 기능하며, 그 두께는 30~150um로 형성될 수 있다.
도 6 및 도 7을 참조하면, 상기 기판(101)을 제거하게 된다. 상기 기판(101)의 제거 방법은 레이저 리프트 오프(LLO : Laser Lift Off) 과정으로 제거하게 된다. 즉, 상기 기판(101)에 일정 영역의 파장을 가지는 레이저를 조사하는 방식(LLO : Laser Lift Off)으로 상기 기판(101)을 분리시켜 준다. 또는 상기 기판(101)과 제 1도전형 반도체층(110) 사이에 다른 반도체층(예: 버퍼층)이 형성된 경우, 습식 식각 기술을 이용하여 상기 버퍼층을 제거하여, 상기 기판을 분리할 수도 있다. 상기 기판(101)이 제거된 상기 제 1도전형 반도체층(110)의 표면에 대해 ICP/RIE(Inductively coupled Plasma/Reactive Ion Etching) 방식으로 연마하는 공 정을 수행할 수 있다.
상기 오믹 접촉층(150) 및 상기 반사 전극층(160)은 상기 제 2도전형 반도체층(130) 및 전도성 지지부재(170) 사이를 접착시켜 주어, 상기 기판 제거 공정에 의한 충격으로부터 상기 제2도전형 반도체층(130)과 전도성 지지부재(170) 사이를 보호할 수 있다. 이에 따라 반도체 발광소자의 전기적인 신뢰성을 개선시켜 줄 수 있다.
도 8을 참조하면, 상기 제1도전형 반도체층(110)에서 상기 제2도전형 반도체층(130)의 외곽부(103)를 에칭하여 제거하게 된다. 이는 칩과 칩 사이를 분리할 때 칩 분리 과정에서 발생되는 파편에 의해 상기 제1도전형 반도체층(110)과 제2도전형 반도체층(130) 사이를 전기적으로 단락시키는 문제를 해결할 수 있다.
도 9를 참조하면, 상기 제1도전형 반도체층(110)의 내측에는 구조물 분리 홈(135)을 형성하게 된다. 상기 구조물 분리 홈(135)은 상기 제1도전형 반도체층(110)의 표면에서 일정 간격을 가지고 상기 제2도전형 반도체층(130)의 노출되는 정도의 깊이(D1)까지 각각 에칭된다.
상기 구조물 분리 홈(135)의 깊이(D2)는 상기 제2도전형 반도체층(130)의 하단 위치(D2) 보다는 깊고, 상기 오믹 접촉층(150)의 상단 위치(D3) 보다는 얇게 형성될 수 있다. 상기 구조물 분리 홈(135)은 습식 또는/및 건식 에칭 방식으로 형성될 수 있다. 상기 구조물 분리 홈(135)의 각 폭은 0.1um~100um로 형성될 수 있다.
상기 구조물 분리 홈(135)을 형성함에 있어서, 상기 제2도전형 반도체층(130)의 두께가 예컨대, 500~3000Å로 얇기 때문에, 과도한 에칭일 경우 상기 제2도전형 반도체층(130)까지 에칭되는 문제가 있다. 이때 상기 오믹 접촉층(150)이 과도한 에칭으로부터 소자를 보호하게 된다. 상기 오믹 접촉층(150)의 ITO 물질이 파편이 발생되지 않는 특징을 이용하고자 한다.
여기서, 상기 오믹 접촉층(150)이 없는 경우 과도한 에칭으로 인해 반사 전극층(160)이 에칭될 수 있다. 이때 상기 반사 전극층(160)의 파편이 발광 구조물(105)의 층 간을 단락시키는 문제가 있다. 실시 예는 복수의 발광 구조물(105)로 분리할 때 발생될 수 있는 반사 전극층(160)이 에칭되는 문제를 해결할 수 있다.
도 2 및 도 10에 도시된 바와 같이, 상기 구조물 분리 홈(135)은 칩의 내측 영역에 복수개가 바 형태로 형성되며, 상기 구조물 분리 홈(135)에 의해 분리된 제1도전형 반도체층(110) 아래에는 제1전극(112)을 각각 형성하게 된다. 상기 제1전극(112)은 소정 패턴으로, 상기 구조물 분리 홈(135)으로 분리된 제1도전형 반도체층(110)의 아래에 각각 형성된다.
상기 구조물 분리 홈(135) 및 제1전극(112)은 복수의 발광 구조물로 분리할 수 있는 다양한 형상의 패턴으로 형성될 수 있으며, 이에 한정하지는 않는다.
또한 상기 구조물 분리 홈(135)은 공간으로 남겨둘 수도 있고, 별도의 절연 물질(예: SiO2, Si3N4)로 채워줄 수도 있다.
상기와 같이 발광 구조물(105)은 복수의 발광 영역으로 분리됨으로써, 소자 내부에서의 광 산란(scattering)을 최소화하여 광 효율을 증가시켜 줄 수 있다. 또한 각각의 발광 구조물(105)로 발광을 함으로써, 외부 양자 효율이 개선될 수 있 다.
도 11은 제2실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이며, 도 12는 도 11의 평면도이다. 상기 제2실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 중복 설명은 생략하기로 한다.
도 11 및 도 12를 참조하면, 반도체 발광소자(100A)는 제2도전형 반도체층(130) 위에 패턴형 오믹 접촉층(155)을 포함한다.
상기 오믹 접촉층(155)은 구조물 분리 홈(135)과 대응되며 패턴 형태(예: Bar pattern)로 형성될 수 있으며, 그 폭(W1)은 상기 구조물 분리 홈(135)의 폭(W2 : 0.1um~100um)보다는 넓고, 그 길이는 상기 구조물 분리 홈(135)의 길이 보다는 길게 형성될 수 있다. 즉, 상기 오믹 접촉층(155)의 폭과 길이가 상기 구조물 분리 홈(135) 보다는 크게 형성하여, 과도한 에칭이 발생되더라도 상기 오믹 접촉층(155)이 차단할 수 있게 된다.
상기의 실시 예는 하나의 칩 내부에 복수의 발광 영역으로 분리함으로써, 대면적화되는 칩에서의 외부 양자 효율을 개선시키고, 내부 광 산란을 최소화시켜 줄 수 있다.
상기의 실시 예를 설명함에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
이상에서 본 발명에 대하여 그 바람직한 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 제1실시 예에 따른 반도체 발광소자를 나타낸 측 단면도.
도 2는 도 1의 평면도.
도 3 내지 도 10은 제1실시 예에 따른 반도체 발광 소자의 제조과정을 나타낸 도면.
도 11은 제2실시 예에 따른 반도체 발광소자를 나타낸 측 단면도.
도 12는 도 11의 평면도.
Claims (15)
- 반사 전극층;상기 반사 전극층의 아래에 형성된 발광 구조물;상기 반사 전극층과 발광 구조물 사이에 형성된 오믹 접촉층;상기 발광 구조물을 복수의 발광 영역으로 분리하는 복수개의 구조물 분리 홈;상기 구조물 분리 홈으로 분리된 발광 구조물의 아래에 형성된 제1전극을 포함하고,상기 발광 구조물은 상기 제1전극이 형성된 제1도전형 반도체층;상기 제1도전형 반도체층 위에 활성층; 및상기 활성층 및 상기 오믹 접촉층 사이에 제2도전형 반도체층을 포함하고,상기 구조물 분리 홈은 상기 제1도전형 반도체층의 내측 하면에서 상기 제2도전형 반도체층의 일부까지 형성되는 반도체 발광소자.
- 제1항에 있어서,상기 반사 전극층 위에 형성된 전도성 지지부재를 포함하는 반도체 발광소자.
- 제 1항에 있어서,상기 오믹 접촉층은 ITO 재질을 포함하는 반도체 발광소자.
- 제1항에 있어서,상기 오믹 접촉층의 두께는 10Å~1um로 형성되는 반도체 발광소자.
- 제1항에 있어서,상기 오믹 접촉층은 상기 구조물 분리 홈에 대응되는 복수의 패턴 형태로 형성되고,상기 복수의 패턴 각각은 상기 구조물 분리 홈 각각보다 폭이 넓은 반도체 발광소자.
- 제1항에 있어서,상기 오믹 접촉층은 상기 발광 구조물과 상기 구조물 분리 홈 위에 형성되는 반도체 발광 소자.
- 제1항에 있어서,상기 구조물 분리 홈은 상기 제1도전형 반도체층의 내측 하면에서 상기 오믹 접촉층의 일부까지 형성되는 반도체 발광소자.
- 제1항에 있어서,상기 구조물 분리 홈은 상기 발광 구조물의 발광 영역을 일정 크기로 분리시켜 주는 반도체 발광소자.
- 제1항에 있어서,상기 발광 구조물 위의 외측 영역에 형성된 절연층을 포함하는 반도체 발광 소자.
- 제1항에 있어서,상기 제1전극은 상기 구조물 분리 홈에 의해 분리된 상기 제1도전형 반도체층의 하면에 서로 연결되는 패턴 형태로 형성되는 반도체 발광소자.
- 기판 위에 발광 구조물을 형성하는 단계;상기 발광 구조물 위에 오믹 접촉층을 형성하는 단계;상기 오믹 접촉층 위에 반사 전극층을 형성하는 단계;상기 기판을 분리하는 단계;상기 발광 구조물의 내측에 대해 복수의 발광 영역으로 분리하는 복수개의 구조물 분리 홈을 형성하는 단계;상기 발광 구조물의 아래에 제1전극을 형성하는 단계를 포함하는 반도체 발광소자 제조방법.
- 제11항에 있어서,상기 반사 전극층 위에 전도성 지지부재를 형성하는 단계를 포함하는 반도체 발광소자 제조방법.
- 제11항에 있어서,상기 발광 구조물 위 및 상기 오믹 접촉층의 외측으로 외벽 보호층을 형성하는 단계를 포함하는 반도체 발광소자 제조방법.
- 제11항에 있어서,상기 제1전극은 서로 연결된 구조의 곡선형 또는 다각형 패턴으로 형성되며,상기 구조물 분리 홈은 상기 제1전극 패턴 사이의 발광 구조물에 각각 형성되는 반도체 발광소자 제조방법.
- 제11항에 있어서,상기 발광 구조물은 제1도전형 반도체층, 활성층, 제2도전형 반도체층을 포함하며, 상기 구조물 분리 홈은 상기 제1도전형 반도체층의 내측 하면에서 상기 제2도전형 반도체층의 일부 또는 상기 오믹 접촉층의 일부까지 형성하는 반도체 발광소자 제조방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080079129A KR101428088B1 (ko) | 2008-08-12 | 2008-08-12 | 반도체 발광소자 및 그 제조방법 |
| EP09806808.3A EP2317575B1 (en) | 2008-08-12 | 2009-08-04 | Semiconductor light emitting device and method for manufacturing same |
| CN200980131779.8A CN102124579B (zh) | 2008-08-12 | 2009-08-04 | 半导体发光器件及其制造方法 |
| PCT/KR2009/004349 WO2010018946A2 (ko) | 2008-08-12 | 2009-08-04 | 반도체 발광소자 및 그 제조방법 |
| US12/536,859 US9577145B2 (en) | 2008-08-12 | 2009-08-06 | Semiconductor light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080079129A KR101428088B1 (ko) | 2008-08-12 | 2008-08-12 | 반도체 발광소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100020375A KR20100020375A (ko) | 2010-02-22 |
| KR101428088B1 true KR101428088B1 (ko) | 2014-08-07 |
Family
ID=41669442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080079129A KR101428088B1 (ko) | 2008-08-12 | 2008-08-12 | 반도체 발광소자 및 그 제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9577145B2 (ko) |
| EP (1) | EP2317575B1 (ko) |
| KR (1) | KR101428088B1 (ko) |
| CN (1) | CN102124579B (ko) |
| WO (1) | WO2010018946A2 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101428088B1 (ko) * | 2008-08-12 | 2014-08-07 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR101020945B1 (ko) | 2009-12-21 | 2011-03-09 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법 |
| KR101039946B1 (ko) * | 2009-12-21 | 2011-06-09 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법 |
| WO2012020896A1 (en) * | 2010-08-11 | 2012-02-16 | Seoul Opto Device Co., Ltd. | Uv light emitting diode and method of manufacturing the same |
| TW201415670A (zh) * | 2012-10-03 | 2014-04-16 | Lextar Electronics Corp | 發光二極體晶片 |
| WO2020076452A1 (en) * | 2018-10-10 | 2020-04-16 | Glo Ab | Vertical stacks of light emitting diodes and control transistors and method of making thereof |
| US20230096713A1 (en) * | 2020-02-21 | 2023-03-30 | Sony Semiconductor Solutions Corporation | Light-emiting element |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100727472B1 (ko) * | 2006-10-17 | 2007-06-13 | (주)에피플러스 | 발광 다이오드 및 그 형성 방법 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60136788A (ja) * | 1983-12-26 | 1985-07-20 | 日本ビクター株式会社 | Ｌｅｄ平面パネルデイスプレイの製作法 |
| CN101383393B (zh) * | 2002-01-28 | 2013-03-20 | 日亚化学工业株式会社 | 具有支持衬底的氮化物半导体器件及其制造方法 |
| KR100483049B1 (ko) * | 2003-06-03 | 2005-04-15 | 삼성전기주식회사 | 수직구조 질화갈륨계 발광다이오드의 제조방법 |
| JP4632690B2 (ja) * | 2004-05-11 | 2011-02-16 | スタンレー電気株式会社 | 半導体発光装置とその製造方法 |
| JP4172657B2 (ja) | 2005-04-04 | 2008-10-29 | 株式会社 東北テクノアーチ | ＧａＮ単結晶成長方法，ＧａＮ基板作製方法，ＧａＮ系素子製造方法およびＧａＮ系素子 |
| KR100631993B1 (ko) * | 2005-07-20 | 2006-10-09 | 삼성전기주식회사 | Ｌｅｄ 패키지 및 그 제조방법 |
| KR100668964B1 (ko) | 2005-09-27 | 2007-01-12 | 엘지전자 주식회사 | 나노 홈을 갖는 발광 소자 및 그의 제조 방법 |
| KR20070088145A (ko) | 2006-02-24 | 2007-08-29 | 엘지전자 주식회사 | 발광 다이오드 및 그 제조방법 |
| JP2007324577A (ja) * | 2006-05-01 | 2007-12-13 | Mitsubishi Chemicals Corp | 集積型半導体発光装置およびその製造方法 |
| CN101485001B (zh) | 2006-05-01 | 2011-02-02 | 三菱化学株式会社 | 集成型半导体发光装置及其制造方法 |
| KR101113878B1 (ko) | 2006-06-23 | 2012-03-09 | 엘지이노텍 주식회사 | 수직형 발광 소자 및 그 제조방법 |
| KR20100000020A (ko) * | 2008-06-24 | 2010-01-06 | 한덕영 | 롤 브라인더의 하단 지지부 은폐 장치 |
| KR101428088B1 (ko) * | 2008-08-12 | 2014-08-07 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
-
2008
- 2008-08-12 KR KR1020080079129A patent/KR101428088B1/ko active IP Right Grant
-
2009
- 2009-08-04 WO PCT/KR2009/004349 patent/WO2010018946A2/ko active Application Filing
- 2009-08-04 CN CN200980131779.8A patent/CN102124579B/zh active Active
- 2009-08-04 EP EP09806808.3A patent/EP2317575B1/en active Active
- 2009-08-06 US US12/536,859 patent/US9577145B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100727472B1 (ko) * | 2006-10-17 | 2007-06-13 | (주)에피플러스 | 발광 다이오드 및 그 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2317575B1 (en) | 2018-08-01 |
| CN102124579B (zh) | 2015-05-13 |
| EP2317575A2 (en) | 2011-05-04 |
| WO2010018946A2 (ko) | 2010-02-18 |
| KR20100020375A (ko) | 2010-02-22 |
| US20100163893A1 (en) | 2010-07-01 |
| EP2317575A4 (en) | 2014-08-06 |
| WO2010018946A3 (ko) | 2010-05-14 |
| US9577145B2 (en) | 2017-02-21 |
| CN102124579A (zh) | 2011-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101428085B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR101007099B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR101007117B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| JP6199948B2 (ja) | 発光素子、発光素子パッケージ | |
| KR101154709B1 (ko) | 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템 | |
| KR100993077B1 (ko) | 반도체 발광소자 및 그 제조방법, 발광소자 패키지 | |
| KR100682255B1 (ko) | 수직형 발광 다이오드의 제조방법 | |
| KR101428088B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR100962899B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| US8405101B2 (en) | Semiconductor light emitting device and method of manufacturing the same | |
| KR20100054340A (ko) | 반도체 발광소자 및 그 제조방법 | |
| EP2232594B1 (en) | Semiconductor light emitting device and method of fabricating the same | |
| KR101034144B1 (ko) | 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템 | |
| KR20150142740A (ko) | 발광소자 및 조명시스템 | |
| KR20090119596A (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR100962898B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR20170023522A (ko) | 발광소자 및 이를 구비한 발광 소자 패키지 | |
| KR102164087B1 (ko) | 발광소자 및 이를 구비한 발광소자 패키지 | |
| KR20160056066A (ko) | 발광소자 | |
| KR102237148B1 (ko) | 발광소자 제조방법 | |
| KR101776302B1 (ko) | 발광 소자 및 발광 소자 패키지 | |
| KR20150142737A (ko) | 발광소자 및 조명시스템 | |
| KR101305746B1 (ko) | 반도체 발광소자 | |
| KR101781217B1 (ko) | 발광 소자 및 발광 소자 패키지 | |
| US20130320358A1 (en) | Semiconductor device and a method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170704 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180710 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190711 Year of fee payment: 6 |