JP7502658B2 - 発光素子の製造方法 - Google Patents

発光素子の製造方法 Download PDF

Info

Publication number
JP7502658B2
JP7502658B2 JP2021200902A JP2021200902A JP7502658B2 JP 7502658 B2 JP7502658 B2 JP 7502658B2 JP 2021200902 A JP2021200902 A JP 2021200902A JP 2021200902 A JP2021200902 A JP 2021200902A JP 7502658 B2 JP7502658 B2 JP 7502658B2
Authority
JP
Japan
Prior art keywords
insulating film
light
emitting element
layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021200902A
Other languages
English (en)
Other versions
JP2023086403A (ja
Inventor
浩史 川口
健 馬場
拓 湯浅
和輝 久米川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2021200902A priority Critical patent/JP7502658B2/ja
Priority to US18/061,225 priority patent/US20230187585A1/en
Publication of JP2023086403A publication Critical patent/JP2023086403A/ja
Application granted granted Critical
Publication of JP7502658B2 publication Critical patent/JP7502658B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091Scattering means in or on the semiconductor body or semiconductor body package
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、発光素子の製造方法に関する。
例えば、特許文献1には、移載基板に支持されたLED半導体層の側面に第1絶縁層が形成され、さらにLED半導体層の上面及び第1絶縁層の上面に第2絶縁層が形成された構造体における第2絶縁層上にフォトレジスト層を形成するステップと、フォトレジスト層をマスクとして第2絶縁層をエッチングし、第2絶縁層にスルーホールを形成するステップとが開示されている。
特表2020-521180号公報
本発明は、半導体構造体を覆う絶縁膜の欠けを低減することができる発光素子の製造方法を提供することを目的とする。
本発明の一態様によれば、発光素子の製造方法は、第1面と、前記第1面の反対側に位置する第2面と、前記第1面と前記第2面とを接続する側面と、を有する半導体構造体と、前記側面を覆う第1絶縁膜と、前記第1面及び前記第1絶縁膜における前記第1面側の上面を覆う第2絶縁膜と、前記第2面と対向する基板と、を有する構造体を準備する工程と、前記第1面の上方に位置する前記第2絶縁膜上にマスクを形成する工程と、上面視において前記マスクの周囲に位置し、前記マスクから露出した前記第2絶縁膜の一部を除去する工程と、を備え、前記第2絶縁膜の前記一部を除去する工程において、前記第2絶縁膜の外縁が、上面視において、前記第1面の外側に位置する前記第1絶縁膜の領域内に位置するように、前記第2絶縁膜の前記一部を除去する。
本発明によれば、半導体構造体を覆う絶縁膜の欠けを低減することができる発光素子の製造方法を提供することができる。
実施形態の発光素子の製造方法の一工程を説明するための断面図である。 実施形態の発光素子の製造方法の一工程を説明するための断面図である。 実施形態の発光素子の製造方法の一工程を説明するための断面図である。 実施形態の発光素子の製造方法の一工程を説明するための断面図である。 実施形態の発光素子の製造方法の一工程を説明するための断面図である。 実施形態の発光素子の製造方法の一工程を説明するための断面図である。 実施形態の発光素子の製造方法の一工程を説明するための上面図である。 図7のVIII-VIII線における断面図である。 実施形態の発光素子の製造方法の一工程を説明するための上面図である。 図9のX-X線における断面図である。 実施形態の発光素子の製造方法の一工程を説明するための上面図である。 図11のXII-XII線における断面図である。 実施形態の発光素子の製造方法により得られた発光素子の断面図である。 図13に示す発光素子の下面図である。 実施形態の発光素子の製造方法の変形例の一工程を説明するための断面図である。 図15に示す発光素子の製造方法により得られた発光素子の断面図である。 比較例の発光素子の製造方法により得られた発光素子の断面図である。
以下、図面を参照し、実施形態について説明する。各図面中、同じ構成には同じ符号を付している。なお、各図面は、実施形態を模式的に示したものであるため、各部材のスケール、間隔若しくは位置関係などが誇張、又は部材の一部の図示を省略する場合がある。また、断面図として、切断面のみを示す端面図を示す場合がある。
本発明の実施形態の発光素子の製造方法は、図7及び図8に示す第2構造体100を準備する工程を有する。第2構造体100を準備する工程は、図1に示す第1構造体110を準備する工程を有する。
第1構造体110を準備する工程は、成長基板102上に半導体構造体10を形成する工程を有する。成長基板102として、例えば、C面、R面、及びA面のいずれかを主面とするサファイアやスピネル(MgA1)のような絶縁性基板を用いることができる。また、成長基板102として、SiC(6H、4H、3Cを含む)、ZnS、ZnO、GaAs、Siなどの導電性の基板を用いても良い。
半導体構造体10は、InAlGa1-x-yN(0≦x、0≦y、x+y≦1)などの窒化物半導体を含む。半導体構造体10は、第1半導体層11と、第2半導体層12と、第1半導体層11と第2半導体層12との間に位置する活性層13とを有する。例えば、第1半導体層11は、n型半導体層を含むn側半導体層であり、第2半導体層12は、p型半導体層を含むp側半導体層である。活性層13は、光を発する発光層である。例えば、活性層13は、複数の障壁層と複数の井戸層とを含み、障壁層と井戸層とが交互に積層された多重量子井戸構造とすることができる。
例えば、MOCVD(Metal Organic Chemical Vapor Deposition)法により、成長基板102上に、第1半導体層11、活性層13、及び第2半導体層12が順に形成される。
半導体構造体10は、第1面10aと、第1面10aの反対側に位置する第2面10bとを有する。また、半導体構造体10に溝80が形成されており、半導体構造体10には溝80に露出する側面10cが形成される。溝80は、第2半導体層12側から半導体構造体10の一部を除去することで形成される。図1に示すように、溝80は、第1面10aには達しないように形成される。なお、溝80は、第1面10aには達するように形成してもよい。半導体構造体10は、例えば、RIE(Reactive Ion Etching)法などのドライエッチングやウェットエッチングにより除去することができる。
半導体構造体10の第2面10bは、第1部分10b1と第2部分10b2とを有する。第1部分10b1は、第2面10bにおける第2半導体層12の表面(図1において第2半導体層12の上面)である。第2部分10b2は、第2面10bにおける第1半導体層11の表面(図1において第1半導体層11の上面)である。なお、半導体構造体10の第2面10bは、第1部分10b1と第2部分10b2とを接続する面も有し、第1部分10b1と第2部分10b2とを接続する面は、第1半導体層11の側面、第2半導体層12の側面、及び、活性層13の側面からなる。
第1構造体110を準備する工程は、電流拡散層15を形成する工程をさらに有する。電流拡散層15は、例えば、スパッタ法、蒸着法などの方法で形成することができる。電流拡散層15は、半導体構造体10の第2面10bの第1部分10b1上に配置される。電流拡散層15は、導電性を有する。電流拡散層15の材料として、例えば、ITO(Indium Tin Oxide)、AZO(Aluminum Zinc Oxide)、IZO(Indium Zinc Oxide)、Gaなどの酸化膜を用いることができる。電流拡散層15は、後述する第2電極32を通じて供給される電流を第2半導体層12の面方向に拡散させる。
第1構造体110を準備する工程は、第1電極31及び第2電極32を形成する工程をさらに有する。第1電極31及び第2電極32は、例えば、スパッタ法、蒸着法、CVD(Chemical Vapor Deposition)法などの方法で形成することができる。第1電極31は、半導体構造体10の第2面10bの第2部分10b2上に配置され、第1半導体層11と電気的に接続される。第2電極32は、電流拡散層15上に配置され、電流拡散層15を通じて第2半導体層12と電気的に接続される。なお、電流拡散層15のみを第2電極32として用いてもよい。第1電極31及び第2電極32は、例えば、Ti、Rh、Au、Pt、Al、Ag、RhまたはRuを含む単層の金属層、または、これら金属層のうち少なくとも2つを含む積層構造である。
第1構造体110を準備する工程は、第1反射層40を形成する工程をさらに有する。第1反射層40は、例えば、スパッタ法、蒸着法、CVD法、ALD(Atomic Layer Deposition)法などの方法で形成することができる。第1反射層40は、半導体構造体10の第2面10b、電流拡散層15、第1電極31、及び第2電極32を覆う。
第1反射層40は、活性層13からの光に対して高い光反射性を有する。第1反射層40は、例えば、活性層13からの光のピーク波長に対して70%以上、好ましくは80%以上、さらに好ましくは90%以上の光反射性を有する。第1反射層40は、例えば、誘電体多層膜を含む。誘電体多層膜は、例えば、交互に積層されたSiO層とNb層とを含む。第1反射層40は、例えば、100nm以上500nm以下のSiO層を形成した後、この上に誘電体多層膜として、10nm以上100nm以下のNb層と10nm以上100nm以下のSiO層のペアを2以上6以下のペア数で形成することが好ましい。第1反射層40の各層の膜厚および各層の積層数を、このように設定することで、活性層13からの光に対して高い光反射性を有する第1反射層40とすることができる。例えば、第1反射層40は、300nmのSiO層を形成した後、この上に52nmのNb層と83nmのSiO層のペアを3ペア形成することができる。第1反射層40として、酸化チタン(TiO)、酸化ジルコニウム(ZrO)、酸化アルミニウム(Al)、窒化アルミニウム(AlN)などの材料を用いることができる。
第1構造体110を準備する工程は、第2反射層50を形成する工程をさらに有する。第2反射層50は、例えば、スパッタ法、蒸着法、CVD法などの方法で形成することができる。第2反射層50は、第1反射層40の表面(図1において第1反射層40の上面)に配置される。第2反射層50は、例えば金属層である。第2反射層50は、例えば、Al層、Ti層、またはこれらの積層構造を含む。
第1構造体110を準備する工程は、第1絶縁膜61を形成する工程をさらに有する。第1絶縁膜61は、例えば、スパッタ法、蒸着法、CVD法、ALD法などの方法で形成することができる。第1絶縁膜61は、半導体構造体10の側面10c及び第2面10bを覆う。また、第1絶縁膜61は、溝80の底部に露出する第1半導体層11の上面を覆う。また、第1絶縁膜61は、第2面10b側に配置された電流拡散層15、第1電極31、第2電極32、第1反射層40、及び第2反射層50を覆う。第1絶縁膜61は、活性層13からの光に対する透過性を有する。第1絶縁膜61は、例えば、シリコン酸化膜である。図1に示す例においては、第1反射層40に、第1電極31を露出させる開口と、第2電極32を露出させる開口と、が設けられた状態で、第1絶縁膜61を形成している。
第1構造体110を準備する工程は、第1絶縁膜61に、第1電極31の一部を第1絶縁膜61から露出させる第1開口部41と、第2電極32の一部を第1絶縁膜61から露出させる第2開口部42とを形成する工程をさらに有する。第1開口部41は、第1反射層40の第1電極31を露出させる開口と重なる位置に形成される。第2開口部42は、第1反射層40の第2電極32を露出させる開口と重なる位置に形成される。
第1構造体110を準備する工程は、第1導電部材71及び第2導電部材72を形成する工程をさらに有する。第1導電部材71及び第2導電部材72は、第1絶縁膜61の表面(図1において第1絶縁膜61の上面)において、互いに離隔して配置される。
第1導電部材71の一部は、第1開口部41を通じて、第1電極31と電気的に接続される。第2導電部材72の一部は、第2開口部42を通じて、第2電極32と電気的に接続される。第1導電部材71及び第2導電部材72は、例えば、Ti層、Rh層、Ru層、Pt層、Au層、またはこれらの金属層のうち少なくとも2つの金属層を含む積層構造を含む。
以上の工程により、第1構造体110が準備される。次に、図2に示すように、樹脂部材70を介して半導体構造体10と基板101とを接合する。樹脂部材70は、基板101と複数の半導体構造体10との間、及び複数の半導体構造体10の間(溝80内)に配置される。樹脂部材70は、第1導電部材71、第2導電部材72、及び第1絶縁膜61を覆う。複数の半導体構造体10は、樹脂部材70を介して、基板101上に支持される。樹脂部材70は、例えば、主成分として、エポキシ樹脂、アクリル樹脂、又はポリイミド樹脂を含むことができる。
基板101は、半導体構造体10の第2面10bと対向する。基板101の材料として、例えば、サファイア、スピネル、ガラス、SiC、ZnS、ZnO、GaAs、Siなどを用いることができる。
半導体構造体10と基板101とを接合した後、成長基板102を除去して、図3に示すように、半導体構造体10の第1面10aを露出させる。本明細書内において、成長基板102を除去することにより、第1面10aを構成する半導体構造体10の一部が除去された場合においても、半導体構造体10の第2面10bと反対側の面を第1面10aと称する。成長基板102は、LLO(Laser Lift Off)法、研削、研磨、エッチング等の方法によって除去することができる。
第1面10aは例えば窒化ガリウム(GaN)の表面であり、LLOに用いるレーザー光は例えば深紫外光である。レーザー光を第1面10aに対して照射することにより窒化ガリウムのGaが昇華することで、成長基板102が第1面10aから剥離する。溝80を形成する工程において、溝80の底面と成長基板102との間に半導体構造体10の一部を残すことで、LLOの際に成長基板102の全面にわたって第1面10aが存在する。これにより、LLO法による成長基板102の剥離が容易になる。
成長基板102を除去した後、例えば、CMP(Chemical Mechanical Polishing)法や、RIE法などのエッチングにより第1半導体層11を除去することで、第1面10aの平坦性を向上させる。本明細書内において、平坦性を向上させた第1面10aについても、第1面10aと称する。図4に示すように、第1面10aの平坦性を向上させる際に、溝80の底部を画定していた半導体構造体10の表面に達するように、第1半導体層11を除去する。その結果、半導体構造体10は複数の部分に分離される。また、隣り合う半導体構造体10の間において、樹脂部材70の上面70a、及び第1絶縁膜61における第1面10a側の上面61aが露出する。また、第1面10aに、側面10cと接続する外縁10a1が形成される。外縁10a1は、半導体構造体10を分離した後の上面視における第1面10aの外縁である。側面10cは、第1面10aと第2面10bとを接続する。
次に、第2絶縁膜62を形成する工程が行われる。第2絶縁膜62を形成する工程は、図5に示すように、第1膜62aを形成する工程を有する。第1膜62aは、第1面10aの外縁10a1の近傍の領域の第1面10aを覆う。第1膜62aは、隣り合う半導体構造体10間における第1絶縁膜61の上面61a及び樹脂部材70の上面70aも覆う。第1膜62aは、活性層13からの光に対する透過性を有する。第1膜62aは、例えば、シリコン酸化膜である。第1膜62aが例えばスパッタ法やCVD法で第1面10aの全面に形成された後、レジストマスクを用いたRIE法により、第1面10aの外縁10a1の近傍の領域以外の第1膜62aが除去される。
第1膜62aを形成した後、図6に示すように、第1面10aにおける第1膜62aから露出している領域を粗面化する工程が行われる。第1面10aは、発光素子における光の主な取り出し面であり、第1面10aを粗面とすることで、発光素子の光取り出し効率を向上させることができる。
第1面10aを粗面化する工程において、第1面10aのうち第1膜62aで保護された第1面10aの外縁10a1の近傍の領域は粗面化しない。第1面10aの全面を粗面化した場合、第1面10aの外縁10a1の近傍の領域において第1半導体層11の欠けが発生しやすくなる。そこで、第1面10aの外縁10a1の近傍の領域を粗面化しないことにより第1面10aの外縁10a1の近傍の領域において生じやすい第1半導体層11の欠けを低減することができる。第1面10aの外縁10a1の近傍の領域を第1膜62aで覆った状態で、TMAH(Tetramethylammonium hydroxide)等のアルカリ溶液を使用したウェットエッチングを行う。これにより、第1面10aの外縁10a1の近傍の領域を粗面化せず、第1面10aの外縁10a1の近傍の領域よりも内側の領域を粗面化することができる。ここで、第1面10aの外縁10a1の近傍の領域は、例えば、上面視において、第1面10aのうち第1面10aの外縁10a1から10μm以内の範囲の領域とすることが好ましく、5μm以内の範囲の領域とすることがさらに好ましい。また、例えば、塩素を含むガスによるRIE(Reactive Ion Etching)により、第1面10aの外縁10a1の近傍の領域よりも内側の領域を粗面化してもよい。その場合、第1面10aの外縁10a1の近傍の領域よりも内側の領域に、開口を有するマスクを形成した後、マスクから露出した第1半導体層11をRIEにより除去することで、第1面10aの外縁10a1の近傍の領域よりも内側の領域を粗面化することができる。
第2絶縁膜62を形成する工程は、第1面10aを粗面化する工程の後、第2膜62bを形成する工程を有する。図8に示すように、第2膜62bは、第1面10aの粗面化された領域及び第1膜62aを覆う。第2膜62bは、活性層13からの光に対する透過性を有する。第2膜62bは、例えば、シリコン酸化膜である。第1膜62a及び第2膜62bからなる第2絶縁膜62が、半導体構造体10の第1面10a、第1膜62a、隣り合う半導体構造体10間の第1絶縁膜61の上面61a、及び隣り合う半導体構造体10間の樹脂部材70の上面70aを連続して覆う。
以上のようにして、図7及び図8に示す第2構造体100が準備される。第2構造体100は、1又は複数の半導体構造体10を有する。図7の上面図においては、例えば、4つの半導体構造体10を示す。図7のVIII-VIII線における断面図である図8においては、隣り合う2つの半導体構造体10を示す。複数の半導体構造体10は、互いに分離している。
第2構造体100を準備した後、実施形態の発光素子の製造方法は、図9及び図10に示すように、第1面10aの上方に位置する第2絶縁膜62上にマスク200を形成する工程をさらに備える。
マスク200は、例えば、レジスト層を用いることができる。そのレジスト層を第2構造体100の第2絶縁膜62の全面に形成した後、露光及び現像処理により、レジスト層の一部を除去してマスク200を形成する。図9に示すように、それぞれの半導体構造体10の第1面10aを覆うように、マスク200が形成される。従って、図9に示すように、上面視において、複数のマスク200同士の隙間が格子状になるようにマスク200が形成される。マスク200は、第2絶縁膜62を介して、それぞれの半導体構造体10の第1面10aの全面を覆う。
半導体構造体10の側面10cを覆う第1絶縁膜61の上面61aは、第1端61a1と、第2端61a2とを有する。上面視において、第2端61a2は、第1端61a1と、第1面10aの外縁10a1との間に位置する。図9において、第2端61a2と第1面10aの外縁10a1は、同じ線で示している。上面視において、第2端61a2は、第1端61a1よりも、第1面10aに近い側に位置する。上面視において、第2端61a2は、第1面10aを取り囲む。
マスク200を形成する工程において、それぞれの半導体構造体10の上方に位置するそれぞれのマスク200の上面視における外縁200aを、それぞれの半導体構造体10の側面10cを覆う第1絶縁膜61の上面61aの第1端61a1と第2端61a2との間に位置させる。上面視において、マスク200の周囲に位置する第2絶縁膜62の一部は、マスク200から露出する。換言すると、上面視において、隣り合う半導体構造体10の間に位置する第2絶縁膜62の一部は、マスク200から露出する。
マスク200を形成する工程の後、実施形態の発光素子の製造方法は、マスク200から露出した第2絶縁膜62の一部を除去する工程をさらに備える。例えば、第2絶縁膜62をフッ素を含むガスを用いてエッチングすることで、第2絶縁膜62の一部を除去する。
図11は、第2絶縁膜62の一部を除去した後の第2構造体100の上面図であり、図12は、図11のXII-XII線における断面図である。
第2絶縁膜62の一部を除去する工程において、第2絶縁膜62の外縁62cが、上面視において、半導体構造体10の第1面10aの外側に位置する第1絶縁膜61の領域内に位置するように、第2絶縁膜62の一部を除去する。「第2絶縁膜62の外縁62cが、上面視において、半導体構造体10の第1面10aの外側に位置する第1絶縁膜61の領域内に位置する」、とは、上面視において、第2絶縁膜62の外縁62cが、第1絶縁膜61の外縁と一致している場合を含む。上面視において、第2絶縁膜62の外縁62cが、第1面10aの外縁10a1の外側及び側面10cの外側に位置し、半導体構造体10の第1面10a及び側面10cが第2絶縁膜62から露出しないように、第2絶縁膜62の一部を除去する。第2絶縁膜62の一部が除去され、隣り合う半導体構造体10間に位置する第1絶縁膜61の一部及び樹脂部材70の上面70aが第2絶縁膜62から露出する。
図12に示す例では、第2絶縁膜62の一部を除去した後、第2絶縁膜62の下に位置する第1絶縁膜61も除去し、第2絶縁膜62の一部が除去された領域の下に第1絶縁膜61が残らないようにする。第1絶縁膜61は、第2絶縁膜62と同じ材料の膜(例えば、シリコン酸化膜)であるので、フッ素を含むガスを用いて、第2絶縁膜62と第1絶縁膜61を続けてエッチングすることができる。第2絶縁膜62の一部を除去するエッチング条件においては、樹脂部材70はほとんどエッチングされない。
第2絶縁膜62の一部を除去する工程の後、実施形態の発光素子の製造方法は、第2絶縁膜62から露出した樹脂部材70の上面70a側から樹脂部材70を除去する工程をさらに備える。樹脂部材70は、例えば、エッチングにより除去される。樹脂部材70のエッチングは、マスク200も同時に除去することができるガスを用いることができる。例えば、酸素を含むガスを用いて、樹脂部材70をエッチングする。樹脂部材70を除去するエッチング条件においては、第1絶縁膜61及び第2絶縁膜62はほとんどエッチングされない。
隣り合う半導体構造体10間に位置する樹脂部材70の一部をエッチングにより除去する。これにより、図13に示すように、基板101上において隣の発光素子と空間を隔てて分離された複数の発光素子1が得られる。図13には、2つの発光素子1を示す。基板101と半導体構造体10との間の樹脂部材70は残される。発光素子1は、他の発光素子1と分離されつつ、樹脂部材70を介して基板101上に支持されている。図14は、図13に示す1つの発光素子1の下面図である。
例えば、基板101側からレーザー光を樹脂部材70に対して照射することで、基板101と半導体構造体10との間の樹脂部材70が一部除去され、発光素子1を基板101から取り外すことができる。基板101から取り外された発光素子1の第2絶縁膜62側の面が、粘着性のある別の支持基板に接合される。発光素子1を別の支持基板に接合した後、レーザー光を照射し発光素子1を基板101から取り外してもよい。
その後、発光素子1に残った樹脂部材70を除去し第1導電部材71及び第2導電部材72を露出させる。発光素子1に残った樹脂部材70は、例えば、RIE法により除去することができる。樹脂部材70の除去により露出した第1導電部材71及び第2導電部材72は、実装基板に接合される外部接続端子として機能する。実施形態の発光素子1は、例えば、発光ダイオード(Light Emitting Diode)である。
実施形態の発光素子1によれば、活性層13からの光は、第1面10aから主に外部に取り出される。さらに、活性層13からの光は、第1半導体層11の側面10cからも外部に取り出される。実施形態によれば、第1面10aの反対側に位置する第2面10b側には第1反射層40を配置し、側面10cには反射層を配置しないことで、発光素子1から外部への光取り出し効率を高くすることができる。なお、発光素子1のサイズが小さくなると、発光素子1の光取り出し面を側面10cが占める割合が大きくなるため側面10cから取り出される光の割合が大きくなる。従って、側面10cに反射層を配置しない構造は、発光素子1の一辺の大きさが100μm以下の場合において効果が大きく、発光素子1の一辺の大きさが60μm以下の場合においてさらに効果が大きい。
第1反射層40として誘電体多層膜を形成することで、第1反射層40を金属層にする場合と比べて反射率を高くすることができる。また、第2面10b側にさらに第2反射層50を配置することで、反射率をより高くすることができる。
ここで、比較例による発光素子の製造方法について説明する。
比較例においては、図10に示すマスク200を形成する工程において、マスク200の上面視における外縁200aを、第1絶縁膜61の上面61aの第1端61a1よりも外側に位置させる。すなわち、マスク200の上面視における外縁200aを、隣り合う半導体構造体10の間の樹脂部材70の上面70aの上方に位置させる。
このマスク200を用いて第2絶縁膜62の一部を除去し、さらに、第2絶縁膜62の一部の除去により第2絶縁膜62から露出した樹脂部材70の上面70aから隣り合う半導体構造体10間の樹脂部材70を除去する。この比較例の製造方法により得られた発光素子においては、図17に示すように、第2絶縁膜62の一部が第1絶縁膜61の外側に位置する。この第1絶縁膜61の外側に位置する第2絶縁膜62の一部は、製造工程中において欠けやすい。第2絶縁膜62の欠けた部分は、発光素子を実装基板に実装する際に、実装基板と第1導電部材71との間、及び/又は実装基板と第2導電部材72との間に介在することで、接合不良の原因となり得る。
実施形態によれば、図10に示すように、マスク200を形成する工程において、マスク200の上面視における外縁200aを、第1絶縁膜61の上面61aの第1端61a1と第2端61a2との間に位置させる。このマスク200を用いて第2絶縁膜62の一部を除去すると、図12に示すように、第2絶縁膜62が第1絶縁膜61の外側に形成されにくい。これにより、第2絶縁膜62の欠けを低減でき、発光素子1を実装基板に実装する際の接合を良好に行える。
また、図12に示すように、第2絶縁膜62の一部が除去された領域の下に第1絶縁膜61が残らないように、第1絶縁膜61を除去することで、第2絶縁膜62の外縁62cと第1絶縁膜61の外縁が、上面視において一致する。これにより、第1絶縁膜61の欠けも低減でき、発光素子1を実装基板に実装する際の接合を良好に行える。
第1絶縁膜61の膜厚は、第2絶縁膜62の膜厚よりも厚くすることが好ましい。これにより、マスク200を形成する工程において、マスク200の上面視における外縁200aを、第1絶縁膜61の上面61aの第1端61a1と第2端61a2との間に位置させやすくなる。第1絶縁膜61の膜厚が厚くすることで、マスク200の外縁200aを第1絶縁膜61の上面61a上に位置させやすくなる。一方で、第1絶縁膜61の膜厚の増大は、第1絶縁膜61の成膜時間が長くなることによる製造効率の低下をまねく。そのため、第1絶縁膜61の膜厚は、半導体構造体10の側面10cにおいて100nm以上3000nm以下が好ましく、400nm以上2500nm以下がより好ましく、500nm以上1500nm以下がさらに好ましい。また、第2絶縁膜62の膜厚は、例えば、50nm以上2500nm以下が好ましく、200nm以上1500nm以下がより好ましく、400nm以上1200nm以下がさらに好ましい。第2絶縁膜62をこのような膜厚にすることで、第1面10aからの光の取り出し効率の悪化を低減しつつ、第1面10aを保護することができる。また、第1膜62aの膜厚は、50nm以上200nm以下が好ましい。第1膜62aをこのような厚さにすることで、第1面10aからの光の取り出し効率の悪化を低減しつつ、第1面10aの外縁10a1の近傍の領域を保護することができる。第2膜62bの膜厚は、例えば、1nm以上2300nm以下が好ましく、150nm以上1300nm以下がより好ましく、350nm以上1000nm以下がさらに好ましい。
実施形態の発光素子の製造方法の変形例を図15及び図16を参照して説明する。変形例においては、図15に示すように、第2絶縁膜62の一部を除去する工程において、第2絶縁膜62の一部を除去した後、第2絶縁膜62の下に位置する第1絶縁膜61を除去する際、第2絶縁膜62の一部が除去された領域の下に第1絶縁膜61の一部61bが残るようにする。これにより、第2絶縁膜62の一部が除去された領域の下に第1絶縁膜61が残らないようにする場合に比べて、エッチング時間を短くできる。
図16は、図15に示す工程により得られた発光素子1の断面図である。第1絶縁膜61の一部61bは、第2絶縁膜62の外縁62cよりも外側に位置する。第2絶縁膜62は、第1絶縁膜61の外縁よりも外側に位置する部分において、欠け易い傾向がある。一方、第1絶縁膜61の一部61bは、図17に示される第1絶縁膜61の外縁よりも外側に位置する第2絶縁膜62の一部と比較して、製造工程中において欠けにくい。従って、本実施形態の製造方法においても、第2絶縁膜62の欠けの発生が低減された発光素子1を製造することができる。発光素子1を実装基板に実装した後、実装基板上の発光素子1の側面を、例えば樹脂などの保護部材で覆う際に、第1絶縁膜61の一部61bがあることにより、第1絶縁膜61の一部61bがない場合と比較して、第1絶縁膜61と保護部材の接触面積が増えるため、発光素子1と保護部材との密着力を高めることができる。
以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。本発明の上述した実施形態を基にして、当業者が適宜設計変更して実施し得る全ての形態も、本発明の要旨を包含する限り、本発明の範囲に属する。その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものである。
1…発光素子、10…半導体構造体、10a…第1面、10a1…第1面の外縁、10b…第2面、10c…側面、61…第1絶縁膜、61a…第1絶縁膜の上面、61a1…第1端、61a2…第2端、62…第2絶縁膜、62a…第1膜、62b…第2膜、62c…第2絶縁膜の外縁、70…樹脂部材、70a…樹脂部材の上面、80…溝、100…第2構造体、101…基板、102…成長基板、110…第1構造体、200…マスク、200a…マスクの外縁

Claims (7)

  1. 第1面と、前記第1面の反対側に位置する第2面と、前記第1面と前記第2面とを接続する側面と、を有する半導体構造体と、前記側面を覆う第1絶縁膜と、前記第1面及び前記第1絶縁膜における前記第1面側の上面を覆う第2絶縁膜と、前記第2面と対向する基板と、を有する構造体を準備する工程と、
    前記第1面の上方に位置する前記第2絶縁膜上にマスクを形成する工程と、
    上面視において前記マスクの周囲に位置し、前記マスクから露出した前記第2絶縁膜の一部を除去する工程と、
    を備え、
    前記第2絶縁膜の前記一部を除去する工程において、前記第2絶縁膜の外縁が、上面視において、前記第1面の外側に位置する前記第1絶縁膜の領域内に位置するように、前記第2絶縁膜の前記一部を除去する発光素子の製造方法。
  2. 前記第1絶縁膜の前記上面は、第1端と、上面視において前記第1端と前記第1面の外縁との間に位置する第2端と、を有し、
    前記マスクを形成する工程において、上面視における前記マスクの外縁を、前記第1端と前記第2端との間に位置させる請求項1に記載の発光素子の製造方法。
  3. 前記第2絶縁膜の前記一部を除去する工程において、前記第2絶縁膜の前記一部及び前記第2絶縁膜の下に位置する前記第1絶縁膜を除去し、前記第2絶縁膜の前記一部が除去された領域の下に前記第1絶縁膜が残らないようにする請求項1または2に記載の発光素子の製造方法。
  4. 前記第2絶縁膜の前記一部を除去する工程において、前記第2絶縁膜の前記一部及び前記第2絶縁膜の下に位置する前記第1絶縁膜を除去し、前記第2絶縁膜の前記一部が除去された領域の下に前記第1絶縁膜の一部が残るようにする請求項1または2に記載の発光素子の製造方法。
  5. 前記第1絶縁膜の膜厚を前記第2絶縁膜の膜厚よりも厚くする請求項1~4のいずれか1つに記載の発光素子の製造方法。
  6. 前記構造体は、前記基板と複数の前記半導体構造体との間、及び複数の前記半導体構造体の間に配置された樹脂部材をさらに有し、
    前記第2絶縁膜は、複数の前記半導体構造体の前記第1面と、複数の前記半導体構造体の前記第1絶縁膜の前記上面と、前記樹脂部材の上面と、を覆い、
    前記第2絶縁膜の前記一部を除去する工程において、前記樹脂部材の前記上面を前記第2絶縁膜から露出させ、
    前記第2絶縁膜から露出した前記樹脂部材の前記上面側から前記樹脂部材を除去する工程をさらに備える請求項1~5のいずれか1つに記載の発光素子の製造方法。
  7. 前記第2絶縁膜は、シリコン酸化膜であり、
    前記第2絶縁膜の前記一部を除去する工程において、前記第2絶縁膜をフッ素を含むガスを用いてエッチングし、
    前記樹脂部材を除去する工程において、前記樹脂部材を酸素を含むガスを用いてエッチングする請求項6に記載の発光素子の製造方法。
JP2021200902A 2021-12-10 2021-12-10 発光素子の製造方法 Active JP7502658B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021200902A JP7502658B2 (ja) 2021-12-10 2021-12-10 発光素子の製造方法
US18/061,225 US20230187585A1 (en) 2021-12-10 2022-12-02 Method for manufacturing light-emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021200902A JP7502658B2 (ja) 2021-12-10 2021-12-10 発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2023086403A JP2023086403A (ja) 2023-06-22
JP7502658B2 true JP7502658B2 (ja) 2024-06-19

Family

ID=86695066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021200902A Active JP7502658B2 (ja) 2021-12-10 2021-12-10 発光素子の製造方法

Country Status (2)

Country Link
US (1) US20230187585A1 (ja)
JP (1) JP7502658B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227651A (ja) 2006-02-23 2007-09-06 Rohm Co Ltd 2波長半導体発光装置及びその製造方法
JP2008518436A (ja) 2004-10-22 2008-05-29 ソウル オプト−デバイス カンパニー リミテッド GaN系化合物半導体発光素子及びその製造方法
WO2012160604A1 (ja) 2011-05-25 2012-11-29 Dowaエレクトロニクス株式会社 発光素子チップ及びその製造方法
JP2013232477A (ja) 2012-04-27 2013-11-14 Toshiba Corp 発光モジュール
US20170186908A1 (en) 2015-12-23 2017-06-29 Commissariat A L'energie Atomique Et Aux Energies Alternatives Optoelectronic apparatus for light emission
JP2020521180A (ja) 2017-05-23 2020-07-16 深▲せん▼市華星光電技術有限公司Shenzhen China Star Optoelectronics Technology Co., Ltd. マイクロ発光ダイオード表示パネル及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008518436A (ja) 2004-10-22 2008-05-29 ソウル オプト−デバイス カンパニー リミテッド GaN系化合物半導体発光素子及びその製造方法
JP2007227651A (ja) 2006-02-23 2007-09-06 Rohm Co Ltd 2波長半導体発光装置及びその製造方法
WO2012160604A1 (ja) 2011-05-25 2012-11-29 Dowaエレクトロニクス株式会社 発光素子チップ及びその製造方法
JP2013232477A (ja) 2012-04-27 2013-11-14 Toshiba Corp 発光モジュール
US20170186908A1 (en) 2015-12-23 2017-06-29 Commissariat A L'energie Atomique Et Aux Energies Alternatives Optoelectronic apparatus for light emission
JP2020521180A (ja) 2017-05-23 2020-07-16 深▲せん▼市華星光電技術有限公司Shenzhen China Star Optoelectronics Technology Co., Ltd. マイクロ発光ダイオード表示パネル及びその製造方法

Also Published As

Publication number Publication date
JP2023086403A (ja) 2023-06-22
US20230187585A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
JP5421001B2 (ja) 発光素子及びその製造方法
CN101442096B (zh) 垂直的氮化镓基发光二极管及其制造方法
CN107527976B (zh) 半导体发光装置及其制造方法
JP6720472B2 (ja) 発光素子の製造方法
US20080048206A1 (en) Vertical gallium nitride-based light emitting diode and method of manufacturing the same
JP6087096B2 (ja) 半導体発光素子及びその製造方法
TW202123491A (zh) 半導體發光元件以及半導體發光元件的製造方法
JP5652373B2 (ja) Iii族窒化物半導体発光素子の製造方法
JP2001308383A (ja) 窒化物系半導体発光素子
WO2015141166A1 (ja) 半導体発光装置とその製造方法
TWI399871B (zh) 光電元件及其形成方法
KR20190104693A (ko) 반도체 발광소자
JP2008016629A (ja) 3族窒化物系発光ダイオード素子の製造方法
TWI583023B (zh) 用於一半導體發光裝置的接觸件
JP7502658B2 (ja) 発光素子の製造方法
JP2010040937A (ja) 半導体発光素子、発光装置、照明装置及び表示装置
JP2009038355A (ja) 発光装置
JP6627727B2 (ja) 発光素子の製造方法
JP5586860B2 (ja) 半導体発光素子及び半導体発光装置
US11239392B2 (en) Optoelectronic semiconductor chip, high-voltage semiconductor chip and method for producing an optoelectronic semiconductor chip
JP7360592B2 (ja) 発光素子の製造方法及び発光素子
US20240213038A1 (en) Method of manufacturing semiconductor element
US20220320369A1 (en) Method of manufacturing light-emitting element and light-emitting element
WO2024116794A1 (ja) 発光素子の製造方法及び発光素子
JP2024039386A (ja) 発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240520