WO2023189480A1 - 半導体素子および半導体装置 - Google Patents
半導体素子および半導体装置 Download PDFInfo
- Publication number
- WO2023189480A1 WO2023189480A1 PCT/JP2023/009607 JP2023009607W WO2023189480A1 WO 2023189480 A1 WO2023189480 A1 WO 2023189480A1 JP 2023009607 W JP2023009607 W JP 2023009607W WO 2023189480 A1 WO2023189480 A1 WO 2023189480A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- layer
- thickness direction
- opening
- viewed
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 193
- 229910052751 metal Inorganic materials 0.000 claims abstract description 68
- 239000002184 metal Substances 0.000 claims abstract description 68
- 230000001681 protective effect Effects 0.000 claims abstract description 17
- 239000011347 resin Substances 0.000 claims description 37
- 229920005989 resin Polymers 0.000 claims description 37
- 238000007789 sealing Methods 0.000 claims description 12
- 229920001721 polyimide Polymers 0.000 claims description 3
- 239000009719 polyimide resin Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 185
- 239000000463 material Substances 0.000 description 24
- 230000008646 thermal stress Effects 0.000 description 15
- 239000000758 substrate Substances 0.000 description 14
- 239000010949 copper Substances 0.000 description 8
- 239000010931 gold Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- -1 etc. Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000004092 self-diagnosis Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
Definitions
- the present disclosure relates to a semiconductor element and a semiconductor device.
- Patent Document 1 discloses an example of a semiconductor element.
- the semiconductor element includes a semiconductor substrate, a semiconductor layer, an interlayer insulating film, a wiring layer, a passivation film, an electrode, and a surface protection film.
- a semiconductor layer, an interlayer insulating film, a wiring layer, and a passivation film are stacked on a semiconductor substrate, and an electrode conductive to the wiring layer is arranged in a recess of the passivation film.
- the surface protection film covers the passivation film and has openings that expose the electrodes.
- the wiring layer and the electrode contain Al.
- a metal layer (including a Ni layer, for example) that is in contact with the wiring layer and partially overlaps the surface of the surface protective film is formed instead of the electrode, and this is used to bond the bonding wire.
- Semiconductor elements have been developed that use pads for this purpose.
- the metal layer and the surface protective film have different coefficients of thermal expansion due to the difference in materials, so thermal stress is applied to the surface protective film. Therefore, if the temperature of the semiconductor element changes repeatedly due to the external environment and self-heating during use of the semiconductor element, cracks may occur in the surface protective film.
- An object of the present disclosure is to provide a semiconductor device that is improved over the conventional semiconductor device.
- one object of the present disclosure is to provide a semiconductor element that can suppress the occurrence of cracks in a surface protective film, and a semiconductor device equipped with the semiconductor element.
- a semiconductor element provided by one aspect of the present disclosure includes an element body having an element main surface facing one side in the thickness direction, and a wiring layer formed on the element main surface and electrically connected to the element main body. , an insulating layer that covers the main surface of the element and the wiring layer and has a first opening through which the wiring layer is exposed; and a surface protection having a second opening that covers the insulating layer and exposes the wiring layer. and a metal layer that contacts the wiring layer through the first opening and the second opening and overlaps the surface protection film when viewed in the thickness direction. When viewed in the thickness direction, the outer edge of the metal layer is curved.
- a semiconductor device provided by another aspect of the present disclosure includes a semiconductor element provided by the first aspect, a conductive support member that supports the semiconductor element and is electrically connected to the semiconductor element, and a conductive support member that supports the semiconductor element and is electrically connected to the semiconductor element.
- the device includes a connection member joined to the metal layer and the conductive support member, and a sealing resin that covers the semiconductor element, the connection member, and a portion of the conductive support member.
- FIG. 1 is a perspective view showing a semiconductor device according to a first embodiment of the present disclosure.
- FIG. 2 is a plan view showing the semiconductor device of FIG. 1, and is a view through a sealing resin.
- FIG. 3 is a bottom view showing the semiconductor device of FIG. 1.
- FIG. 4 is a front view showing the semiconductor device of FIG. 1.
- FIG. 5 is a right side view showing the semiconductor device of FIG. 1.
- FIG. 6 is a cross-sectional view taken along line VI-VI in FIG.
- FIG. 7 is a cross-sectional view taken along line VII-VII in FIG.
- FIG. 8 is a plan view showing the semiconductor element according to the first embodiment.
- FIG. 9 is a partial enlarged view of a part of FIG. 8, in which the periphery of one metal layer is enlarged.
- FIG. 10 is a cross-sectional view taken along line XX in FIG.
- FIG. 11 is a partially enlarged plan view showing a semiconductor device according to a second embodiment of the present disclosure.
- FIG. 12 is a partially enlarged plan view showing a semiconductor device according to a third embodiment of the present disclosure.
- FIG. 13 is a partially enlarged plan view showing a semiconductor device according to a fourth embodiment of the present disclosure.
- FIG. 14 is a partially enlarged plan view showing a semiconductor device according to a fifth embodiment of the present disclosure.
- FIG. 15 is a sectional view taken along line XV-XV in FIG. 14.
- FIG. 16 is a partially enlarged plan view showing a semiconductor device according to a sixth embodiment of the present disclosure.
- a thing A is formed on a thing B" and "a thing A is formed on a thing B” mean “a thing A is formed on a thing B" unless otherwise specified.
- A is formed directly on something B
- a thing A is formed on something B, with another thing interposed between them.” including.
- "a certain thing A is placed on a certain thing B” and "a certain thing A is placed on a certain thing B” are used as "a certain thing A is placed on a certain thing B” unless otherwise specified.
- ⁇ It is placed directly on something B,'' and ⁇ A thing A is placed on something B, with another thing interposed between them.'' include.
- an object A is located on an object B
- an object A is in contact with an object B, and an object A is located on an object B.
- an object A overlaps an object B when viewed in a certain direction means, unless otherwise specified, “an object A overlaps all of an object B” and "an object A overlaps an object B”.
- a certain thing A (constituent material) includes a certain material C means "a case where a certain thing A (constituent material) consists of a certain material C" and "a certain thing A (constituent material) includes a certain material C”. Including cases where the main component of is a certain material C.
- First embodiment: 1 to 10 show a semiconductor element A1 according to a first embodiment and a semiconductor device B1 including the semiconductor element A1.
- the outer shape of the sealing resin 7 is shown by an imaginary line (two-dot chain line) that is transmitted through the sealing resin 7.
- the semiconductor device B1 includes a first lead 51, a plurality of second leads 52, a plurality of connection members 6, and a sealing resin 7 in addition to the semiconductor element A1.
- the semiconductor device B1 is a module of the semiconductor element A1.
- the shape and size of the semiconductor device B1 are not limited at all.
- the thickness direction of the semiconductor device B1 will be referred to as the "thickness direction z.”
- one side of the thickness direction z may be referred to as upper side, and the other side may be referred to as lower side.
- descriptions such as “upper”, “lower”, “upper”, “lower”, “upper surface”, and “lower surface” indicate the relative positional relationship of each component etc. in the thickness direction z, and do not necessarily mean It is not a term that defines the relationship with the direction of gravity.
- plane view refers to when viewed in the thickness direction z.
- a direction perpendicular to the thickness direction z is referred to as a "first direction x.”
- the first direction x is the left-right direction in the plan view of the semiconductor device B1 (see FIG. 2).
- a direction perpendicular to the thickness direction z and the first direction x is referred to as a "second direction y.”
- the second direction y is the vertical direction in the plan view of the semiconductor device B1 (see FIG. 2).
- the semiconductor element A1 is an element that performs the electrical functions of the semiconductor device B1.
- the semiconductor element A1 is a BiCDMOS (Bipolar CMOS DMOS), which is a semiconductor composite element in which a bipolar element, a CMOS (Complementary MOS) transistor, and a DMOS (Double diffusion MOS) transistor are formed on a common semiconductor substrate. ) element.
- BiCDMOS Bipolar CMOS DMOS
- CMOS Complementary MOS
- DMOS Double diffusion MOS
- the semiconductor element A1 is mounted on the first lead 51.
- the semiconductor element A1 includes an element body 10, an insulating layer 13, a wiring layer 14, a back electrode 24, a plurality of metal layers 25, and a surface protective film 26.
- the element body 10 has a rectangular shape in plan view, as shown in FIGS. 2 and 8.
- the element body 10 has a main surface 10a and a back surface 10b, as shown in FIGS. 6 and 7.
- the main surface 10a faces one side in the thickness direction z.
- the back surface 10b faces the opposite side to the main surface 10a.
- the element body 10 includes a semiconductor substrate 11 and a semiconductor layer 12.
- the semiconductor substrate 11 supports the semiconductor layer 12.
- the semiconductor substrate 11 is an n+ type semiconductor layer.
- Semiconductor substrate 11 includes Si (silicon), SiC (silicon carbide), or the like.
- the semiconductor layer 12 is laminated on the semiconductor substrate 11.
- the semiconductor layer 12 is electrically connected to the semiconductor substrate 11 .
- the surface of the semiconductor substrate 11 facing away from the surface on which the semiconductor layer 12 is stacked (the lower surface in FIG. 10) is the back surface 10b of the element body 10.
- the surface of the semiconductor layer 12 facing away from the side where the semiconductor substrate 11 is located in the thickness direction z (the upper surface in FIG. 10) is the main surface 10a of the element body 10.
- the wiring layer 14 is formed on the main surface 10a and is electrically connected to the semiconductor layer 12 of the element body 10.
- the wiring layer 14 is made of, for example, an alloy of Al (aluminum) and Cu (copper) (AlCu).
- the material of the wiring layer 14 is not limited, and may be other materials containing Al, such as Al or AlSi, or other materials containing Cu.
- the wiring layer 14 is formed by sputtering, for example. Note that the method for forming the wiring layer 14 is not limited.
- the shape of the wiring layer 14 in plan view is not limited, and is appropriately designed depending on the arrangement position of each circuit in the semiconductor layer 12, the arrangement position of the metal layer 25, and the like.
- the insulating layer 13 is formed on the main surface 10a and covers the main surface 10a and the wiring layer 14.
- the insulating layer 13 has electrical insulation properties and is composed of, for example, a silicon oxide film (SiO 2 ) and a silicon nitride film (Si 3 N 4 ) laminated on the silicon oxide film.
- the insulating layer 13 is formed, for example, by plasma CVD (Chemical Vapor Deposition). Note that the structure, material, and method of forming the insulating layer 13 are not limited.
- the insulating layer 13 has a plurality of openings 13a penetrating in the thickness direction z.
- the wiring layer 14 is exposed through the opening 13a. As shown in FIG. 9, in this embodiment, the opening 13a when viewed in the thickness direction z has a circular shape.
- each wiring layer 14 is shown for simplicity, but a plurality of wiring layers 14 may be stacked.
- an interlayer insulating layer is interposed between each wiring layer 14, and each wiring layer 14 is electrically connected via a via provided in the interlayer insulating layer.
- the surface protection film 26 is formed on the main surface 10a and covers the insulating layer 13. In this embodiment, the surface protection film 26 covers the inner edge of the opening 13a of the insulating layer 13 and is in contact with the wiring layer 14.
- the surface protection film 26 has electrical insulation properties and includes, for example, polyimide resin. Note that the material of the surface protection film 26 is not limited, and other insulating materials may be used.
- the surface protection film 26 has a plurality of openings 26a penetrating in the thickness direction z.
- the wiring layer 14 is exposed through the opening 26a. As shown in FIG. 9, in this embodiment, the opening 26a when viewed in the thickness direction z has a circular shape. In this embodiment, the opening 26a is enclosed in the opening 13a when viewed in the thickness direction z.
- the surface protection film 26 is formed, for example, by applying photolithography to a photosensitive resin material applied using a spin coater. Note that the method of forming the surface protection film 26 is not limited.
- Each of the plurality of metal layers 25 is formed on the wiring layer 14 and is in contact with the wiring layer 14 through the opening 13a and the opening 26a.
- Each metal layer 25 is electrically connected to the internal circuit of the semiconductor layer 12 via the wiring layer 14.
- Each metal layer 25 overlaps a part of the surface protection film 26 when viewed in the thickness direction z.
- the plurality of metal layers 25 function as pads to which the connection member 6 is bonded.
- Each metal layer 25 is protected against cracks in the element body 10, corrosion at the boundary between the wiring layer 14 and the bonding wire, and poor bonding of the bonding wire, which may occur when the bonding wire is directly bonded to the wiring layer 14. This is provided to prevent such things.
- each metal layer 25 is composed of a plurality of metal layers stacked upward from the wiring layer 14, and includes a first layer 251, a second layer 252, a third layer 253, and A base layer 254 is provided.
- the base layer 254 is in contact with the wiring layer 14 and serves as a conductive path for forming the first layer 251, the second layer 252, and the third layer 253 by electrolytic plating.
- the base layer 254 includes a Ti layer in contact with the wiring layer 14 and a Cu layer in contact with the Ti layer.
- Base layer 254 is formed by sputtering. Note that the material and forming method of the base layer 254 are not limited.
- the first layer 251 is in contact with the base layer 254 and contains Ni.
- the second layer 252 is in contact with the first layer 251 and contains Pd.
- the third layer 253 is in contact with the second layer 252 and contains Au.
- the first layer 251, the second layer 252, and the third layer 253 are formed by electroplating. Note that the configuration, material, and formation method of the metal layer 25 are not limited at all. For example, the metal layer 25 may not include the third layer 253.
- each metal layer 25 has a circular shape when viewed in the thickness direction z.
- the opening 13a and the opening 26a are included in the metal layer 25 when viewed in the thickness direction z. That is, when viewed in the thickness direction z, the inner edge of the opening 13a and the inner edge of the opening 26a are located inside the outer edge 25a of the metal layer 25. Note that the inner edge of the opening 13a may be located outside the outer edge 25a of the metal layer 25.
- the back electrode 24 is provided on the back surface 10b of the element body 10, as shown in FIGS. 6, 7, and 10.
- the back electrode 24 is provided on the entire back surface 10b.
- the back electrode 24 is electrically connected to the semiconductor layer 12 via the semiconductor substrate 11.
- the material and structure of the back electrode 24 are not limited in any way, but include, for example, a layer containing silver (Ag) in contact with the semiconductor substrate 11 and a layer containing gold (Au) laminated on the Ag layer.
- the back electrode 24 is bonded to the first lead 51 via a conductive bonding material 29.
- the material of the conductive bonding material 29 is not limited at all, and may be, for example, solder, silver paste, or sintered silver.
- the first lead 51 and the plurality of second leads 52 (hereinafter referred to as "conductive support member 5" when collectively shown) support the semiconductor element A1 and are used to mount the semiconductor device B1 on a wiring board. It serves as a terminal.
- the conductive support member 5 is formed, for example, by etching or stamping a metal plate.
- the conductive support member 5 is made of a metal selected from Cu, Ni, iron (Fe), etc., and an alloy thereof.
- the conductive support member 5 may have a plating layer made of a metal selected from Ag, Ni, Pd, Au, etc. formed at an appropriate location.
- the thickness of the conductive support member 5 is not limited at all, and is, for example, 0.12 mm or more and 0.2 mm or less.
- the first lead 51 supports the semiconductor element A1.
- the first lead 51 is electrically connected to the back electrode 24 of the semiconductor element A1 via the conductive bonding material 29. As shown in FIGS. 2, 6, and 7, the first lead 51 has a die pad portion 511 and two extension portions 512.
- the die pad portion 511 is a portion that supports the semiconductor element A1.
- the shape of the die pad portion 511 is not limited in any way, and in the example shown in FIG. 2, it is rectangular in plan view.
- the die pad section 511 has a die pad main surface 511a and a die pad back surface 511b.
- the die pad main surface 511a is a surface facing one side in the thickness direction z.
- the die pad back surface 511b is a surface facing opposite to the die pad main surface 511a in the thickness direction z.
- the die pad main surface 511a and the die pad back surface 511b are flat.
- a semiconductor element A1 is bonded to the die pad main surface 511a.
- the die pad back surface 511b is exposed from the sealing resin 7 (resin back surface 72, which will be described later), as shown in FIGS. 3, 6, and 7.
- the two extending portions 512 extend from the die pad portion 511 to both sides in the first direction x, as shown in FIGS. 2 and 6.
- the extending portion 512 is a portion extending from the die pad portion 511 along the first direction , and a portion extending from the portion along the first direction x, and has a bent shape as a whole.
- each of the plurality of second leads 52 is separated from the first lead 51.
- the plurality of second leads 52 are arranged around the first lead 51, and in the illustrated example, one is arranged on one side in the second direction y with respect to the first lead 51, and the other is arranged on one side in the second direction y with respect to the first lead 51. There is one placed on the other side of the The plurality of second leads 52 are spaced apart from each other in the first direction x on one side in the second direction y and on the other side in the second direction y.
- each of the plurality of second leads 52 has a pad portion 521 and a terminal portion 522.
- the pad portion 521 is connected to any one of the plurality of connection members 6. In the example shown in FIG. 7, the pad portion 521 is located closer to the die pad main surface 511a than the die pad portion 511 in the thickness direction z.
- the terminal portion 522 extends outward from the pad portion 521 in the second direction y.
- the terminal portion 522 is strip-shaped in plan view. As shown in FIG. 7, the terminal portion 522 is bent in a gullwing shape when viewed in the first direction x. As shown in FIG. 7, the terminal portion 522 has a tip portion (an end portion farthest from the die pad portion 511 in the second direction y) at approximately the same position as the die pad portion 511 in the thickness direction z.
- Each terminal portion 522 of the plurality of second leads 52 is used as an external terminal of the semiconductor device B1.
- External terminals include a control signal input terminal, a ground terminal, an output terminal connected to a load, a power supply terminal, a non-connect terminal, a self-diagnosis output terminal, and the like.
- connection member 6 provides electrical continuity between parts that are spaced apart from each other.
- the connection member 6 is, for example, a bonding wire, but is not limited thereto.
- the connection member 6 contains, for example, Cu.
- the material of the connecting member 6 is not limited, and may include, for example, Al or Au.
- Each of the plurality of connection members 6 is joined to one of the plurality of metal layers 25 (pads) of the semiconductor element A1 and one of the pad portions 521 of the plurality of second leads 52.
- Each of the plurality of connection members 6 connects the internal circuit of the semiconductor element A1 to each second lead 52.
- the sealing resin 7 covers parts of the first lead 51 and the plurality of second leads 52, as well as the semiconductor element A1 and the plurality of connection members 6.
- the sealing resin 7 is made of an insulating resin, and includes, for example, an epoxy resin mixed with a filler.
- the sealing resin 7 has a resin main surface 71, a resin back surface 72, two resin side surfaces 73, and two resin side surfaces 74.
- the resin main surface 71 faces the same side as the die pad main surface 511a in the thickness direction z.
- the main resin surface 71 is, for example, a flat surface.
- the resin back surface 72 faces the opposite side to the resin main surface 71 (the same side as the die pad back surface 511b) in the thickness direction z.
- the resin back surface 72 is, for example, a flat surface.
- the die pad back surface 511b is exposed from the resin back surface 72.
- the two resin side surfaces 73 are located between the resin main surface 71 and the resin back surface 72 in the thickness direction z, and are spaced apart in the first direction x as shown in FIGS. 2 to 4. Each extending portion 512 is exposed from each of the two resin side surfaces 73.
- the two resin side surfaces 74 are located between the resin main surface 71 and the resin back surface 72 in the thickness direction z, and are spaced apart in the second direction y, as shown in FIGS. 2, 3, and 5.
- a plurality of second leads 52 protrude from either of the two resin side surfaces 74, respectively.
- the functions and effects of the semiconductor element A1 and the semiconductor device B1 are as follows.
- the semiconductor element A1 includes a surface protection film 26 and a metal layer 25 formed on the main surface 10a.
- the metal layer 25 partially overlaps the surface protection film 26 when viewed in the thickness direction z.
- Thermal stress is applied to the surface protection film 26 due to the difference in coefficient of thermal expansion due to the difference in materials between the metal layer 25 and the surface protection film 26 . Since the metal layer of a conventional semiconductor element has a rectangular shape when viewed in the thickness direction z, thermal stress is concentrated at the position of the surface protection film 26 that overlaps the corner of the metal layer when viewed in the thickness direction z. Therefore, cracks were likely to occur.
- the metal layer 25 has a circular shape when viewed in the thickness direction z, the thermal stress is dispersed and not concentrated in one part. Thereby, in the semiconductor element A1, the occurrence of cracks in the surface protection film 26 can be suppressed compared to the case where the metal layer 25 has a rectangular shape when viewed in the thickness direction z.
- the opening 26a of the surface protection film 26 is included in the opening 13a of the insulating layer 13 when viewed in the thickness direction z.
- thermal stress caused by the difference in thermal expansion coefficient between the surface protection film 26 and the insulating layer 13 causes surface protection of the insulating layer 13 when viewed in the thickness direction z. Cracks were likely to occur at positions overlapping the openings 26a of the film 26.
- the semiconductor element A1 since the opening 26a is included in the opening 13a, the occurrence of cracks in the insulating layer 13 can be suppressed.
- thermal stress is applied to the surface protective film 26 due to the difference in thermal expansion coefficient between the insulating layer 13 and the surface protective film 26, but since the opening 13a is circular when viewed in the thickness direction z, the thermal stress is dispersed. Don't concentrate on one part. Thereby, in the semiconductor element A1, the occurrence of cracks in the surface protection film 26 can be suppressed compared to the case where the opening 13a has a rectangular shape when viewed in the thickness direction z.
- the opening 26a of the surface protection film 26 when viewed in the thickness direction z has a circular shape that is similar to the opening 13a of the insulating layer 13.
- the area in which the metal layer 25 is in contact with the wiring layer 14 can be increased compared to the case where the opening 26a has another shape such as a rectangular shape.
- the semiconductor device B1 includes a semiconductor element A1.
- the temperature of the semiconductor device B1 changes frequently depending on the environment in which it is used. For example, when mounted on a circuit board such as an automobile, it may be driven under all climatic conditions from cold regions to hot and humid regions, and when mounted in the engine room, temperature caused by the environment and driving pattern may change. Constantly exposed to change.
- the semiconductor element A1 can suppress the occurrence of cracks due to temperature changes, the reliability of the semiconductor device B1 against temperature changes is improved. Therefore, the semiconductor device B1 can be used even in an environment where temperature changes occur frequently, and therefore has a wide range of uses.
- the metal layer 25, the opening 13a, and the opening 26a have a circular shape when viewed in the thickness direction z, but the present invention is not limited to this.
- the shape of the metal layer 25 in the thickness direction z may be any shape, such as an ellipse, in which the outer edge 25a has a curved line and does not include a stress concentration area.
- the shape of the opening 13a as viewed in the thickness direction z is preferably a shape in which the inner edge is formed by a curve and does not include a stress concentration area, but other shapes may be used.
- the shape of the opening 26a as viewed in the thickness direction z is preferably a shape in which the inner edge is a curved line and does not include a stress concentration area, but other shapes may be used. Furthermore, when viewed in the thickness direction z, it is desirable that the metal layer 25, the opening 13a, and the opening 26a have similar shapes to each other, but they do not have to have similar shapes.
- FIG. 11 is a diagram for explaining a semiconductor element A2 according to a second embodiment of the present disclosure.
- FIG. 11 is a partially enlarged plan view showing the semiconductor element A2, and corresponds to FIG. 9.
- the semiconductor element A2 of this embodiment differs from the first embodiment in that the opening 13a of the insulating layer 13 when viewed in the thickness direction z is rectangular.
- the configuration and operation of other parts of this embodiment are similar to those of the first embodiment.
- the metal layer 25 has a circular shape when viewed in the thickness direction z
- the thermal stress applied to the surface protection film 26 is dispersed and not concentrated in one part.
- the occurrence of cracks in the surface protection film 26 can be suppressed compared to the case where the metal layer 25 has a rectangular shape when viewed in the thickness direction z.
- the opening 26a of the surface protective film 26 is included in the opening 13a of the insulating layer 13 when viewed in the thickness direction z, the occurrence of cracks in the insulating layer 13 can be suppressed.
- FIG. 12 is a diagram for explaining a semiconductor element A3 according to a third embodiment of the present disclosure.
- FIG. 12 is a partially enlarged plan view showing the semiconductor element A3, and corresponds to FIG.
- the semiconductor element A3 of this embodiment differs from the first embodiment in that the opening 26a when viewed in the thickness direction z has a rectangular shape.
- the configuration and operation of other parts of this embodiment are similar to those of the first embodiment. Note that each part of the first and second embodiments described above may be combined arbitrarily.
- the metal layer 25 has a circular shape when viewed in the thickness direction z
- the thermal stress applied to the surface protection film 26 is dispersed and not concentrated in one part.
- the occurrence of cracks in the surface protection film 26 can be suppressed compared to the case where the metal layer 25 has a rectangular shape when viewed in the thickness direction z.
- the opening 26a of the surface protective film 26 is included in the opening 13a of the insulating layer 13 when viewed in the thickness direction z, the occurrence of cracks in the insulating layer 13 can be suppressed.
- the opening 13a is circular when viewed in the thickness direction z, thermal stress is dispersed and not concentrated in one part. Thereby, in the semiconductor element A3, the occurrence of cracks in the surface protection film 26 can be suppressed compared to the case where the opening 13a has a rectangular shape when viewed in the thickness direction z.
- FIG. 13 is a diagram for explaining a semiconductor element A4 according to a fourth embodiment of the present disclosure.
- FIG. 13 is a partially enlarged plan view showing the semiconductor element A4, and corresponds to FIG.
- the semiconductor element A4 of this embodiment differs from the first embodiment in that the opening 13a and the opening 26a are rectangular when viewed in the thickness direction z.
- the configuration and operation of other parts of this embodiment are similar to those of the first embodiment. Note that each part of the first to third embodiments described above may be combined arbitrarily.
- the metal layer 25 has a circular shape when viewed in the thickness direction z
- the thermal stress applied to the surface protection film 26 is dispersed and not concentrated in one part.
- the occurrence of cracks in the surface protection film 26 can be suppressed compared to the case where the metal layer 25 has a rectangular shape when viewed in the thickness direction z.
- the opening 26a of the surface protection film 26 is included in the opening 13a of the insulating layer 13 when viewed in the thickness direction z, the occurrence of cracks in the insulating layer 13 can be suppressed.
- FIG. 14 is a partially enlarged plan view showing the semiconductor element A5, and corresponds to FIG. 9.
- FIG. 15 is a sectional view taken along the line XV-XV in FIG. 14, and corresponds to FIG. 10.
- the semiconductor element A5 of this embodiment differs from the first embodiment in that the opening 13a is included in the opening 26a when viewed in the thickness direction z.
- the configuration and operation of other parts of this embodiment are similar to those of the first embodiment. Note that each part of the first to fourth embodiments described above may be combined arbitrarily.
- the metal layer 25 has a circular shape when viewed in the thickness direction z
- the thermal stress applied to the surface protection film 26 is dispersed and not concentrated in one part.
- the occurrence of cracks in the surface protective film 26 can be suppressed compared to the case where the metal layer 25 has a rectangular shape when viewed in the thickness direction z.
- the opening 13a of the insulating layer 13 is included in the opening 26a of the surface protection film 26 when viewed in the thickness direction z, the occurrence of cracks in the surface protection film 26 can be suppressed.
- the opening 13a is enclosed in the opening 26a, since the opening 26a has a circular shape when viewed in the thickness direction z, thermal stress is dispersed and not concentrated in one part. Thereby, in the semiconductor element A5, the occurrence of cracks in the insulating layer 13 can be suppressed compared to the case where the opening 26a has a rectangular shape when viewed in the thickness direction z. Further, in the semiconductor element A5, the opening 13a of the insulating layer 13 when viewed in the thickness direction z has a circular shape similar to the opening 26a of the surface protection film 26. Thereby, in the semiconductor element A5, the area where the metal layer 25 is in contact with the wiring layer 14 can be increased compared to the case where the opening 13a is rectangular.
- FIG. 16 is a diagram for explaining a semiconductor element A6 according to a sixth embodiment of the present disclosure.
- FIG. 16 is a partially enlarged plan view showing the semiconductor element A6, and corresponds to FIG.
- the semiconductor element A6 of this embodiment differs from the fifth embodiment in that the opening 13a when viewed in the thickness direction z has a rectangular shape.
- the configuration and operation of other parts of this embodiment are similar to those of the fifth embodiment. Note that each part of the first to fifth embodiments described above may be combined arbitrarily.
- the metal layer 25 has a circular shape when viewed in the thickness direction z
- the thermal stress applied to the surface protection film 26 is dispersed and not concentrated in one part.
- the occurrence of cracks in the surface protection film 26 can be suppressed compared to the case where the metal layer 25 has a rectangular shape when viewed in the thickness direction z.
- the opening 13a of the insulating layer 13 is included in the opening 26a of the surface protection film 26 when viewed in the thickness direction z, the occurrence of cracks in the surface protection film 26 can be suppressed.
- the opening 13a is enclosed in the opening 26a, since the opening 26a has a circular shape when viewed in the thickness direction z, thermal stress is dispersed and not concentrated in one part. Thereby, in the semiconductor element A6, the occurrence of cracks in the insulating layer 13 can be suppressed compared to the case where the opening 26a has a rectangular shape when viewed in the thickness direction z.
- the semiconductor elements A1 to A6 are LSIs
- the present invention is not limited to this.
- the semiconductor elements A1 to A6 may be discrete semiconductor elements.
- the aspect (type) of the semiconductor device B1 is not limited either.
- the semiconductor element and semiconductor device according to the present disclosure are not limited to the embodiments described above.
- the specific configuration of each part of the semiconductor element and semiconductor device of the present disclosure can be modified in various ways.
- the present disclosure includes the embodiments described in the appendix below.
- Appendix 1 an element body (10) having an element main surface (10a) facing one side in the thickness direction; a wiring layer (14) formed on the main surface of the element and electrically connected to the element main body; an insulating layer (13) that covers the main surface of the element and the wiring layer and has a first opening (13a) through which the wiring layer is exposed; a surface protection film (26) that covers the insulating layer and has a second opening (26a) through which the wiring layer is exposed; a metal layer (25) that is in contact with the wiring layer through the first opening and the second opening and overlaps the surface protection film when viewed in the thickness direction; Equipped with When viewed in the thickness direction, the outer edge (25a) of the metal layer is a curved line; Semiconductor element (A1).
- Addendum 2 The metal layer has a circular shape when viewed in the thickness direction.
- Appendix 3 When viewed in the thickness direction, the inner edge of the first opening is a curved line.
- Appendix 4 The semiconductor device according to appendix 3, wherein the first opening has a shape similar to the shape of the metal layer when viewed in the thickness direction.
- Appendix 5 When viewed in the thickness direction, the inner edge of the second opening is a curved line.
- Appendix 6 When viewed in the thickness direction, the shape of the second opening is similar to the shape of the metal layer; The semiconductor device according to appendix 5.
- Appendix 7 When viewed in the thickness direction, the second opening is included in the first opening.
- Appendix 8 The metal layer is a first layer (251) containing Ni; a second layer (252) that is in contact with the surface of the first layer on the side facing the main surface of the element and contains Pd; It is equipped with The semiconductor device according to any one of Supplementary Notes 1 to 7.
- Appendix 9 The metal layer further includes a third layer (253) that is in contact with the surface of the second layer on the side facing the main surface of the element and includes Au.
- Appendix 10 The metal layer further includes a fourth layer (254) interposed between the first layer and the wiring layer.
- Appendix 11 The surface protective film contains polyimide resin, The semiconductor device according to any one of Supplementary Notes 1 to 10.
- Appendix 12 the wiring layer contains Al; The semiconductor device according to any one of Supplementary Notes 1 to 11.
- Appendix 13 further comprising a back electrode (24) electrically connected to the element body, The element main body further has an element back surface (10b) facing opposite to the element main surface in the thickness direction, The back electrode is arranged on the back surface of the element, The semiconductor device according to any one of Supplementary Notes 1 to 12.
- Appendix 14 A semiconductor device according to any one of Supplementary Notes 1 to 13; a conductive support member (5) that supports the semiconductor element and is electrically connected to the semiconductor element; a connecting member (6) joined to the metal layer of the semiconductor element and the conductive support member; a sealing resin (7) that covers the semiconductor element, the connection member, and a part of the conductive support member; It is equipped with Semiconductor device (B1).
- Appendix 15 The connecting member is a bonding wire containing Cu. The semiconductor device according to appendix 14.
- A1 to A6 Semiconductor element B1: Semiconductor device 10: Element body 10a: Main surface 10b: Back surface 11: Semiconductor substrate 12: Semiconductor layer 13: Insulating layer 13a: Opening 14: Wiring layer 24: Back electrode 25: Metal layer 25a: Outer edge 251: First layer 252: Second layer 253: Third layer 254: Base layer 26: Surface protective film 26a: Opening 29: Conductive bonding material 5: Conductive support member 51: First lead 511: Die pad portion 511a: Die pad main surface 511b: Die pad back surface 512: Extension portion 52: Second lead 521: Pad portion 522: Terminal portion 6: Connection member 7: Sealing resin 71: Resin main surface 72: Resin back surface 73: Resin side surface 74: Resin side
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
半導体素子は、厚さ方向zの一方を向く主面を有する素子本体と、前記主面上に形成され、かつ、前記素子本体に導通する配線層と、前記主面および前記配線層を覆い、かつ、前記配線層が露出する第1の開口を有する絶縁層と、前記絶縁層を覆い、かつ、前記配線層が露出する第2の開口を有する表面保護膜と、前記第1の開口および前記第2の開口を通じて前記配線層に接し、かつ、厚さ方向zに視て前記表面保護膜に重なる金属層と、を備える。厚さ方向zに視て、前記金属層の外縁は曲線である。
Description
本開示は、半導体素子および半導体装置に関する。
様々な産業機器および自動車などにおける電流制御に、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)またはIGBT(Insulated Gate Bipolar Transistor)などのスイッチング回路が構成された半導体素子が用いられている。たとえば、特許文献1には、半導体素子の一例が開示されている。
当該半導体素子は、半導体基板、半導体層、層間絶縁膜、配線層、パッシベーション膜、電極、および表面保護膜を備えている。半導体基板には半導体層、層間絶縁膜、配線層、およびパッシベーション膜が積層され、パッシベーション膜の凹部に、配線層に導通する電極が配置されている。表面保護膜は、パッシベーション膜を覆い、電極を露出させる開口が設けられている。配線層および電極は、Alを含んでいる。当該半導体素子にCuを含むボンディングワイヤを接合すると、半導体層にクラックが生じたり、電極とボンディングワイヤとの境界で腐食が発生してボンディングワイヤの接合不良が生じたりする場合がある。これらの問題を解消するために、電極の代わりに、配線層に接し、かつ、表面保護膜の表面に一部が重なる金属層(たとえばNi層を含む)を形成し、これをボンディングワイヤを接合するためのパッドとした半導体素子が開発されている。
当該半導体素子において、金属層と表面保護膜とは材料の違いにより熱膨張係数が異なるので、表面保護膜に熱応力が加わる。したがって、半導体素子の使用時において外部環境および自己発熱によって温度が繰り返し変化した場合、表面保護膜にクラックが発生する場合がある。
本開示は、従来より改良が施された半導体装置を提供することを一の課題とする。特に本開示は、上記事情に鑑み、表面保護膜にクラックが発生することを抑制できる半導体素子、および、当該半導体素子が搭載された半導体装置を提供することをその一の課題とする。
本開示の一の側面によって提供される半導体素子は、厚さ方向の一方を向く素子主面を有する素子本体と、前記素子主面上に形成され、かつ、前記素子本体に導通する配線層と、前記素子主面および前記配線層を覆い、かつ、前記配線層が露出する第1開口を有する絶縁層と、前記絶縁層を覆い、かつ、前記配線層が露出する第2開口を有する表面保護膜と、前記第1開口および前記第2開口を通じて前記配線層に接し、かつ、前記厚さ方向に視て前記表面保護膜に重なる金属層と、を備える。前記厚さ方向に視て、前記金属層の外縁は曲線である。
本開示の他の側面によって提供される半導体装置は、第1の側面によって提供される半導体素子と、前記半導体素子を支持し、かつ、前記半導体素子に導通する導電支持部材と、前記半導体素子の前記金属層と前記導電支持部材とに接合される接続部材と、前記半導体素子および前記接続部材と前記導電支持部材の一部とを覆う封止樹脂と、を備えている。
上記構成によれば、半導体素子の表面保護膜にクラックが発生することを抑制できる。
本開示の半導体素子および半導体装置の好ましい実施の形態について、図面を参照して、以下に説明する。以下では、同一あるいは類似の構成要素に、同じ符号を付して、重複する説明を省略する。本開示における「第1」、「第2」、「第3」等の用語は、単にラベルとして用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。
本開示において、「ある物Aがある物Bに形成されている」および「ある物Aがある物B(の)上に形成されている」とは、特段の断りのない限り、「ある物Aがある物Bに直接形成されていること」、および、「ある物Aとある物Bとの間に他の物を介在させつつ、ある物Aがある物Bに形成されていること」を含む。同様に、「ある物Aがある物Bに配置されている」および「ある物Aがある物B(の)上に配置されている」とは、特段の断りのない限り、「ある物Aがある物Bに直接配置されていること」、および、「ある物Aとある物Bとの間に他の物を介在させつつ、ある物Aがある物Bに配置されていること」を含む。同様に、「ある物Aがある物B(の)上に位置している」とは、特段の断りのない限り、「ある物Aがある物Bに接して、ある物Aがある物B(の)上に位置していること」、および、「ある物Aとある物Bとの間に他の物が介在しつつ、ある物Aがある物B(の)上に位置していること」を含む。また、「ある方向に視てある物Aがある物Bに重なる」とは、特段の断りのない限り、「ある物Aがある物Bのすべてに重なること」、および、「ある物Aがある物Bの一部に重なること」を含む。また、「ある物A(の構成材料)がある材料Cを含む」とは、「ある物A(の構成材料)がある材料Cからなる場合」、および、「ある物A(の構成材料)の主成分がある材料Cである場合」を含む。
第1実施形態:
図1~図10は、第1実施形態に係る半導体素子A1と、当該半導体素子A1を備える半導体装置B1と、を示している。なお、図2においては、理解の便宜上、封止樹脂7を透過して、封止樹脂7の外形を想像線(二点鎖線)で示している。これらの図に示すように、半導体装置B1は、半導体素子A1の他、第1リード51、複数の第2リード52、複数の接続部材6、および封止樹脂7を備える。半導体装置B1は、半導体素子A1をモジュール化したものである。半導体装置B1の形状および大きさは、何ら限定されない。
図1~図10は、第1実施形態に係る半導体素子A1と、当該半導体素子A1を備える半導体装置B1と、を示している。なお、図2においては、理解の便宜上、封止樹脂7を透過して、封止樹脂7の外形を想像線(二点鎖線)で示している。これらの図に示すように、半導体装置B1は、半導体素子A1の他、第1リード51、複数の第2リード52、複数の接続部材6、および封止樹脂7を備える。半導体装置B1は、半導体素子A1をモジュール化したものである。半導体装置B1の形状および大きさは、何ら限定されない。
説明の便宜上、半導体装置B1の厚さ方向を「厚さ方向z」という。以下の説明では、厚さ方向zの一方を上方といい、他方を下方ということがある。なお、「上」、「下」、「上方」、「下方」、「上面」および「下面」などの記載は、厚さ方向zにおける各部品等の相対的位置関係を示すものであり、必ずしも重力方向との関係を規定する用語ではない。また、「平面視」とは、厚さ方向zに視たときをいう。厚さ方向zに対して直交する方向を「第1方向x」という。第1方向xは、半導体装置B1の平面図(図2参照)における左右方向である。厚さ方向zおよび第1方向xに直交する方向を「第2方向y」という。第2方向yは、半導体装置B1の平面図(図2参照)における上下方向である。
半導体素子A1は、半導体装置B1の電気的機能を発揮する要素である。本実施形態では、半導体素子A1は、たとえば、バイポーラ素子、CMOS(Complementary MOS)型トランジスタおよびDMOS(Double diffusion MOS)型トランジスタを共通の半導体基板上に形成した半導体複合素子であるBiCDMOS(Bipolar CMOS DMOS)素子である。なお、半導体素子A1は、限定されない。
図2、図6および図7に示すように、半導体素子A1は、第1リード51に搭載されている。半導体素子A1は、素子本体10、絶縁層13、配線層14、裏面電極24、複数の金属層25および表面保護膜26を備える。
素子本体10は、図2および図8に示すように、平面視において矩形状である。素子本体10は、図6および図7に示すように、主面10aおよび裏面10bを有する。主面10aは、厚さ方向zの一方を向く。裏面10bは、主面10aとは反対側を向く。図10に示すように、素子本体10は、半導体基板11および半導体層12を含む。
半導体基板11は、半導体層12を支持する。半導体基板11は、n+型半導体層である。半導体基板11は、Si(ケイ素)またはSiC(炭化ケイ素)などを含む。半導体層12は、半導体基板11に積層されている。半導体層12は、半導体基板11に導通する。半導体基板11の半導体層12が積層される面とは反対側を向く面(図10における下側の面)が、素子本体10の裏面10bである。半導体層12の厚さ方向zにおいて半導体基板11が位置する側とは反対側を向く面(図10における上側の面)が、素子本体10の主面10aである。
配線層14は、主面10a上に形成されており、素子本体10の半導体層12に導通している。配線層14は、たとえばAl(アルミニウム)とCu(銅)との合金(AlCu)により構成される。なお、配線層14の材料は限定されず、Al、AlSiなどのAlを含む他の材料であってもよいし、Cuを含む他の材料であってもよい。配線層14は、たとえばスパッタリングにより形成される。なお、配線層14の形成方法は限定されない。配線層14の平面視形状は限定されず、半導体層12における各回路の配置位置、および、金属層25の配置位置などに応じて適宜設計される。
絶縁層13は、主面10a上に形成されており、主面10aおよび配線層14を覆っている。絶縁層13は、電気絶縁性を有しており、たとえば、酸化ケイ素膜(SiO2)と、当該酸化ケイ素膜に積層された窒化ケイ素膜(Si3N4)とにより構成される。絶縁層13は、たとえばプラズマCVD(Chemical Vapor Deposition)により形成される。なお、絶縁層13の構成、材料、および形成方法は限定されない。絶縁層13は、厚さ方向zに貫通する複数の開口13aを有する。開口13aからは、配線層14が露出している。図9に示すように、本実施形態では、厚さ方向zに視た開口13aは円形状である。
図10においては、簡略化して、最上層の配線層14のみを記載しているが、配線層14は、複数積層されてもよい。この場合、各配線層14の間には層間絶縁層が介在し、当該層間絶縁層に設けられたビアを介して、各配線層14が導通接続される。
表面保護膜26は、主面10a上に形成されており、絶縁層13を覆っている。本実施形態では、表面保護膜26は、絶縁層13の開口13aの内縁を覆って、配線層14に接している。表面保護膜26は、電気絶縁性を有しており、たとえばポリイミド樹脂を含む。なお、表面保護膜26の材料は限定されず、他の絶縁材料でもよい。表面保護膜26は、厚さ方向zに貫通する複数の開口26aを有する。開口26aからは、配線層14が露出している。図9に示すように、本実施形態では、厚さ方向zに視た開口26aは円形状である。本実施形態では、厚さ方向zに視て、開口26aが開口13aに内包されている。表面保護膜26は、例えば、スピンコーターによって塗布された感光性樹脂材料に対してフォトリソグラフィ技術を適用することによって、形成される。なお、表面保護膜26の形成方法は限定されない。
複数の金属層25はそれぞれ、配線層14上に形成されており、開口13aおよび開口26aを通じて配線層14に接している。各金属層25は、配線層14を介して、半導体層12の内部回路に導通している。各金属層25は、厚さ方向zに視て、表面保護膜26の一部に重なっている。図2に示すように、複数の金属層25は、接続部材6が接合されるパッドとして機能する。各金属層25は、ボンディングワイヤが配線層14に直接接合された場合に発生することがある、素子本体10のクラック、配線層14とボンディングワイヤとの境界での腐食、およびボンディングワイヤの接合不良などを防止するために設けられている。
各金属層25は、図10に示すように、配線層14から上方に向けて積層された複数の金属層によって構成されており、第1層251、第2層252、第3層253、および下地層254を備えている。下地層254は、配線層14に接し、第1層251、第2層252、および第3層253を電解めっき処理により形成するための導電経路になる。下地層254は、配線層14に接するTi層と、Ti層に接するCu層と、を含んでいる。下地層254は、スパッタリングにより形成される。なお、下地層254の材料および形成方法は限定されない。
第1層251は、下地層254に接し、Niを含む。第2層252は、第1層251に接し、Pdを含む。第3層253は、第2層252に接し、Auを含む。第1層251、第2層252、および第3層253は電解めっき処理により形成される。なお、金属層25の構成、材料、および形成方法は、何ら限定されない。たとえば、金属層25は、第3層253を備えなくてもよい。
図9に示すように、本実施形態では、厚さ方向zに視た各金属層25は円形状である。本実施形態では、厚さ方向zに視て、開口13aおよび開口26aが金属層25に内包されている。つまり、厚さ方向zに視て、開口13aの内縁および開口26aの内縁が金属層25の外縁25aの内側に位置している。なお、開口13aの内縁は、金属層25の外縁25aの外側に位置してもよい。
裏面電極24は、図6、図7、および図10に示すように、素子本体10の裏面10bに設けられている。裏面電極24は、裏面10bの全体に設けられている。裏面電極24は、半導体基板11を介して半導体層12に導通する。裏面電極24の材料および構成は、何ら限定されないが、たとえば半導体基板11に接する銀(Ag)を含んだ層と、当該Ag層に積層された金(Au)を含んだ層とを含む。図6および図7に示すように、裏面電極24は、導電性接合材29を介して、第1リード51に接合される。導電性接合材29の材料は、何ら限定されないが、たとえば、はんだ、銀ペースト、または、焼結銀などのいずれかである。
第1リード51および複数の第2リード52(以下では、まとめて示す場合、「導電支持部材5」と記載する)は、半導体素子A1を支持するとともに、半導体装置B1を配線基板に実装するための端子をなしている。導電支持部材5は、たとえば、金属板にエッチング加工またはスタンピング加工を施すことで形成されている。導電支持部材5は、たとえばCu、Ni、鉄(Fe)等から選択される金属およびこれらの合金からなる。導電支持部材5は、Ag、Ni、Pd、Au等から選択される金属からなるめっき層を、適所に形成されていてもよい。導電支持部材5の厚さは、何ら限定されず、たとえば0.12mm以上0.2mm以下である。
第1リード51は、半導体素子A1を支持する。第1リード51は、導電性接合材29を介して、半導体素子A1の裏面電極24に導通する。図2、図6および図7に示すように、第1リード51は、ダイパッド部511および2つの延出部512を有する。
ダイパッド部511は、半導体素子A1を支持する部位である。ダイパッド部511の形状は、何ら限定されず、図2に示す例では、平面視において矩形状である。図6および図7に示すように、ダイパッド部511は、ダイパッド主面511aおよびダイパッド裏面511bを有する。ダイパッド主面511aは、厚さ方向zの一方を向く面である。ダイパッド裏面511bは、厚さ方向zにおいてダイパッド主面511aとは反対側を向く面である。図示された例においては、ダイパッド主面511aおよびダイパッド裏面511bは、平面である。ダイパッド主面511aには、半導体素子A1が接合される。ダイパッド裏面511bは、図3、図6および図7に示すように、封止樹脂7(後述の樹脂裏面72)から露出する。
2つの延出部512は、図2および図6に示すように、ダイパッド部511から第1方向xの両側に延出する。図6に示す例では、延出部512は、ダイパッド部511から第1方向xに沿って延びる部位、当該部位に対して厚さ方向zにおいてダイパッド主面511aが向く側に傾斜して延びる部位、および当該部位から第1方向xに沿って延びる部位、を有しており、全体として屈曲した形状である。
複数の第2リード52はそれぞれ、図2に示すように、第1リード51から離れている。複数の第2リード52は、第1リード51の周囲に配置され、図示された例では、第1リード51に対して、第2方向yの一方側に配置されたものと、第2方向yの他方側に配置されたものとがある。複数の第2リード52は、第2方向yの一方側および第2方向yの他方側のそれぞれにおいて、第1方向xに互いに離間する。図2および図6に示すように、複数の第2リード52はそれぞれ、パッド部521および端子部522を有する。
パッド部521は、複数の接続部材6のいずれかが接続される。図7に示す例では、パッド部521は、厚さ方向zにおいてダイパッド部511よりもダイパッド主面511aが向く側に位置する。
端子部522は、パッド部521から第2方向yの外方に延びる。端子部522は、平面視において、帯状である。図7に示すように、端子部522は、第1方向xに視て、ガルウィング状に屈曲する。図7に示すように、端子部522は、先端部分(第2方向yにおいてダイパッド部511から遠い側の端部)が厚さ方向zにおいてダイパッド部511と略同じ位置にある。
複数の第2リード52の各端子部522は、半導体装置B1の外部端子として用いられる。外部端子には、制御信号の入力端子、接地端子、負荷に接続される出力端子、電源端子、ノンコネクト端子、自己診断出力端子などがある。
複数の接続部材6はそれぞれ、互いに離間する部位間を導通させる。接続部材6は、たとえばボンディングワイヤであるが、限定されない。接続部材6は、たとえばCuを含む。なお、接続部材6の材料は限定されず、たとえばAlまたはAuなどを含んでもよい。
複数の接続部材6はそれぞれ、半導体素子A1の複数の金属層25(パッド)のいずれかと、複数の第2リード52のパッド部521のいずれかとに接合される。複数の接続部材6はそれぞれ、半導体素子A1の内部回路と各第2リード52とを導通させる。
封止樹脂7は、第1リード51および複数の第2リード52の一部ずつと、半導体素子A1および複数の接続部材6と、を覆う。封止樹脂7は、絶縁性の樹脂により構成され、たとえばフィラーが混入されたエポキシ樹脂を含む。封止樹脂7は、樹脂主面71、樹脂裏面72、2つの樹脂側面73および2つの樹脂側面74を有する。
樹脂主面71は、厚さ方向zにおいてダイパッド主面511aと同じ側を向く。樹脂主面71は、たとえば平面である。樹脂裏面72は、厚さ方向zにおいて樹脂主面71と反対側(ダイパッド裏面511bと同じ側)を向く。樹脂裏面72は、たとえば平面である。樹脂裏面72からは、ダイパッド裏面511bが露出する。
2つの樹脂側面73は、厚さ方向zにおいて樹脂主面71と樹脂裏面72との間に位置し、図2~図4に示すように第1方向xに離間する。2つの樹脂側面73のそれぞれから、各延出部512が露出する。2つの樹脂側面74は、厚さ方向zにおいて樹脂主面71と樹脂裏面72との間に位置し、図2、図3および図5に示すように、第2方向yに離間する。2つの樹脂側面74のいずれかから複数の第2リード52がそれぞれ突き出る。
半導体素子A1および半導体装置B1の作用および効果は、次の通りである。
半導体素子A1は、主面10a上に形成された表面保護膜26および金属層25を備えている。金属層25は、厚さ方向zに視て、表面保護膜26の一部に重なっている。金属層25と表面保護膜26との材料の違いによる熱膨張係数の違いによって、表面保護膜26に熱応力が加わる。従来の半導体素子の金属層は、厚さ方向zに視た形状が矩形状だったので、表面保護膜26の、厚さ方向zに視て金属層の角部に重なる位置に熱応力が集中して、クラックが発生しやすかった。しかし、半導体素子A1においては、金属層25の厚さ方向zに視た形状が円形状なので、熱応力が分散されて一部に集中しない。これにより、半導体素子A1は、金属層25の厚さ方向zに視た形状が矩形状である場合と比較して、表面保護膜26のクラックの発生を抑制できる。
また、半導体素子A1では、厚さ方向zに視て、表面保護膜26の開口26aが、絶縁層13の開口13aに内包されている。反対に、開口13aが開口26aに内包されている場合、表面保護膜26と絶縁層13との熱膨張係数の違いにより生じる熱応力によって、絶縁層13の、厚さ方向zに視て表面保護膜26の開口26aに重なる位置に、クラックが発生しやすかった。しかし、半導体素子A1においては、開口26aが開口13aに内包されているので、絶縁層13のクラックの発生を抑制できる。また、絶縁層13と表面保護膜26との熱膨張係数の違いによって、表面保護膜26に熱応力が加わるが、厚さ方向zに視た開口13aは円形状なので、熱応力が分散されて一部に集中しない。これにより、半導体素子A1は、開口13aの厚さ方向zに視た形状が矩形状である場合と比較して、表面保護膜26のクラックの発生を抑制できる。
また、半導体素子A1では、厚さ方向zに視た表面保護膜26の開口26aが、絶縁層13の開口13aと相似形状である円形状である。これにより、半導体素子A1は、開口26aが矩形状などの他の形状である場合と比較して、金属層25が配線層14に接する面積を大きくできる。
半導体装置B1は、半導体素子A1を備える。半導体装置B1は、その使用環境に応じて、温度変化が頻繁になる。たとえば、自動車などの回路基板に実装される場合、寒冷地から高温多湿地帯まであらゆる気候条件下で走行する可能性があり、また、エンジンルーム内に搭載されると、環境および走行パターンからくる温度変化に常にさらされる。上述の通り半導体素子A1が温度変化によるクラックの発生を抑制できるので、半導体装置B1は、温度変化に対する信頼性が向上される。したがって、半導体装置B1は、温度変化が頻繁に生じる環境においても利用可能となるので、使用用途が幅広い。
なお、本実施形態では、厚さ方向zに視て、金属層25、開口13a、および開口26aが円形状である場合について説明したが、これに限られない。金属層25の厚さ方向z視形状は、たとえば楕円形状などの、外縁25aが曲線によって構成されて応力が集中する箇所を含まない形状であればよい。開口13aの厚さ方向z視形状は、内縁が曲線によって構成されて応力が集中する箇所を含まない形状であるのが望ましいが、その他の形状であってもよい。開口26aの厚さ方向z視形状は、内縁が曲線によって構成されて応力が集中する箇所を含まない形状であるのが望ましいが、その他の形状であってもよい。また、厚さ方向zに視て、金属層25、開口13a、および開口26aは互いに相似形状であるのが望ましいが、相似形状でなくてもよい。
図11~図16は、本開示の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
第2実施形態:
図11は、本開示の第2実施形態に係る半導体素子A2を説明するための図である。図11は、半導体素子A2を示す部分拡大平面図であり、図9に対応する図である。本実施形態の半導体素子A2は、厚さ方向zに視た絶縁層13の開口13aが矩形状である点で、第1実施形態と異なっている。本実施形態の他の部分の構成および動作は、第1実施形態と同様である。
図11は、本開示の第2実施形態に係る半導体素子A2を説明するための図である。図11は、半導体素子A2を示す部分拡大平面図であり、図9に対応する図である。本実施形態の半導体素子A2は、厚さ方向zに視た絶縁層13の開口13aが矩形状である点で、第1実施形態と異なっている。本実施形態の他の部分の構成および動作は、第1実施形態と同様である。
本実施形態においても、金属層25の厚さ方向zに視た形状が円形状なので、表面保護膜26に加わる熱応力が分散されて一部に集中しない。これにより、半導体素子A2は、金属層25の厚さ方向zに視た形状が矩形状である場合と比較して、表面保護膜26のクラックの発生を抑制できる。また、半導体素子A2でも、厚さ方向zに視て、表面保護膜26の開口26aが絶縁層13の開口13aに内包されているので、絶縁層13のクラックの発生を抑制できる。
第3実施形態:
図12は、本開示の第3実施形態に係る半導体素子A3を説明するための図である。図12は、半導体素子A3を示す部分拡大平面図であり、図9に対応する図である。本実施形態の半導体素子A3は、厚さ方向zに視た開口26aが矩形状である点で、第1実施形態と異なっている。本実施形態の他の部分の構成および動作は、第1実施形態と同様である。なお、上記の第1~2実施形態の各部が任意に組み合わせられてもよい。
図12は、本開示の第3実施形態に係る半導体素子A3を説明するための図である。図12は、半導体素子A3を示す部分拡大平面図であり、図9に対応する図である。本実施形態の半導体素子A3は、厚さ方向zに視た開口26aが矩形状である点で、第1実施形態と異なっている。本実施形態の他の部分の構成および動作は、第1実施形態と同様である。なお、上記の第1~2実施形態の各部が任意に組み合わせられてもよい。
本実施形態においても、金属層25の厚さ方向zに視た形状が円形状なので、表面保護膜26に加わる熱応力が分散されて一部に集中しない。これにより、半導体素子A3は、金属層25の厚さ方向zに視た形状が矩形状である場合と比較して、表面保護膜26のクラックの発生を抑制できる。また、半導体素子A3でも、厚さ方向zに視て、表面保護膜26の開口26aが絶縁層13の開口13aに内包されているので、絶縁層13のクラックの発生を抑制できる。また、厚さ方向zに視た開口13aは円形状なので、熱応力が分散されて一部に集中しない。これにより、半導体素子A3は、開口13aの厚さ方向zに視た形状が矩形状である場合と比較して、表面保護膜26のクラックの発生を抑制できる。
第4実施形態:
図13は、本開示の第4実施形態に係る半導体素子A4を説明するための図である。図13は、半導体素子A4を示す部分拡大平面図であり、図9に対応する図である。本実施形態の半導体素子A4は、厚さ方向zに視た開口13aおよび開口26aが矩形状である点で、第1実施形態と異なっている。本実施形態の他の部分の構成および動作は、第1実施形態と同様である。なお、上記の第1~3実施形態の各部が任意に組み合わせられてもよい。
図13は、本開示の第4実施形態に係る半導体素子A4を説明するための図である。図13は、半導体素子A4を示す部分拡大平面図であり、図9に対応する図である。本実施形態の半導体素子A4は、厚さ方向zに視た開口13aおよび開口26aが矩形状である点で、第1実施形態と異なっている。本実施形態の他の部分の構成および動作は、第1実施形態と同様である。なお、上記の第1~3実施形態の各部が任意に組み合わせられてもよい。
本実施形態においても、金属層25の厚さ方向zに視た形状が円形状なので、表面保護膜26に加わる熱応力が分散されて一部に集中しない。これにより、半導体素子A4は、金属層25の厚さ方向zに視た形状が矩形状である場合と比較して、表面保護膜26のクラックの発生を抑制できる。また、半導体素子A4でも、厚さ方向zに視て、表面保護膜26の開口26aが絶縁層13の開口13aに内包されているので、絶縁層13のクラックの発生を抑制できる。
第5実施形態:
図14および図15は、本開示の第5実施形態に係る半導体素子A5を説明するための図である。図14は、半導体素子A5を示す部分拡大平面図であり、図9に対応する図である。図15は、図14のXV-XV線に沿う断面図であり、図10に対応する図である。本実施形態の半導体素子A5は、厚さ方向zに視て、開口13aが開口26aに内包されている点で、第1実施形態と異なっている。本実施形態の他の部分の構成および動作は、第1実施形態と同様である。なお、上記の第1~4実施形態の各部が任意に組み合わせられてもよい。
図14および図15は、本開示の第5実施形態に係る半導体素子A5を説明するための図である。図14は、半導体素子A5を示す部分拡大平面図であり、図9に対応する図である。図15は、図14のXV-XV線に沿う断面図であり、図10に対応する図である。本実施形態の半導体素子A5は、厚さ方向zに視て、開口13aが開口26aに内包されている点で、第1実施形態と異なっている。本実施形態の他の部分の構成および動作は、第1実施形態と同様である。なお、上記の第1~4実施形態の各部が任意に組み合わせられてもよい。
本実施形態においても、金属層25の厚さ方向zに視た形状が円形状なので、表面保護膜26に加わる熱応力が分散されて一部に集中しない。これにより、半導体素子A5は、金属層25の厚さ方向zに視た形状が矩形状である場合と比較して、表面保護膜26のクラックの発生を抑制できる。本実施形態では、厚さ方向zに視て、絶縁層13の開口13aが表面保護膜26の開口26aに内包されているので、表面保護膜26のクラックの発生を抑制できる。また、開口13aが開口26aに内包されているが、厚さ方向zに視た開口26aは円形状なので、熱応力が分散されて一部に集中しない。これにより、半導体素子A5は、開口26aの厚さ方向zに視た形状が矩形状である場合と比較して、絶縁層13のクラックの発生を抑制できる。また、半導体素子A5では、厚さ方向zに視た絶縁層13の開口13aが、表面保護膜26の開口26aと相似形状である円形状である。これにより、半導体素子A5は、開口13aが矩形状である場合と比較して、金属層25が配線層14に接する面積を大きくできる。
第6実施形態:
図16は、本開示の第6実施形態に係る半導体素子A6を説明するための図である。図16は、半導体素子A6を示す部分拡大平面図であり、図9に対応する図である。本実施形態の半導体素子A6は、厚さ方向zに視た開口13aが矩形状である点で、第5実施形態と異なっている。本実施形態の他の部分の構成および動作は、第5実施形態と同様である。なお、上記の第1~5実施形態の各部が任意に組み合わせられてもよい。
図16は、本開示の第6実施形態に係る半導体素子A6を説明するための図である。図16は、半導体素子A6を示す部分拡大平面図であり、図9に対応する図である。本実施形態の半導体素子A6は、厚さ方向zに視た開口13aが矩形状である点で、第5実施形態と異なっている。本実施形態の他の部分の構成および動作は、第5実施形態と同様である。なお、上記の第1~5実施形態の各部が任意に組み合わせられてもよい。
本実施形態においても、金属層25の厚さ方向zに視た形状が円形状なので、表面保護膜26に加わる熱応力が分散されて一部に集中しない。これにより、半導体素子A6は、金属層25の厚さ方向zに視た形状が矩形状である場合と比較して、表面保護膜26のクラックの発生を抑制できる。本実施形態では、厚さ方向zに視て、絶縁層13の開口13aが表面保護膜26の開口26aに内包されているので、表面保護膜26のクラックの発生を抑制できる。また、開口13aが開口26aに内包されているが、厚さ方向zに視た開口26aは円形状なので、熱応力が分散されて一部に集中しない。これにより、半導体素子A6は、開口26aの厚さ方向zに視た形状が矩形状である場合と比較して、絶縁層13のクラックの発生を抑制できる。
上記第1~6実施形態においては、半導体素子A1~A6がLSIである場合について説明したが、これに限られない。半導体素子A1~A6は、ディスクリート半導体素子であってもよい。また、半導体装置B1の態様(タイプ)も限定されない。
本開示に係る半導体素子および半導体装置は、上記した実施形態に限定されるものではない。本開示の半導体素子および半導体装置の各部の具体的な構成は、種々に設計変更自在である。本開示は、以下の付記に記載した実施形態を含む。
付記1:
厚さ方向の一方を向く素子主面(10a)を有する素子本体(10)と、
前記素子主面上に形成され、かつ、前記素子本体に導通する配線層(14)と、
前記素子主面および前記配線層を覆い、かつ、前記配線層が露出する第1開口(13a)を有する絶縁層(13)と、
前記絶縁層を覆い、かつ、前記配線層が露出する第2開口(26a)を有する表面保護膜(26)と、
前記第1開口および前記第2開口を通じて前記配線層に接し、かつ、前記厚さ方向に視て前記表面保護膜に重なる金属層(25)と、
を備え、
前記厚さ方向に視て、前記金属層の外縁(25a)は曲線である、
半導体素子(A1)。
付記2:
前記厚さ方向に視て、前記金属層は円形状である、
付記1に記載の半導体素子。
付記3:
前記厚さ方向に視て、前記第1開口の内縁は曲線である、
付記1または2のいずれかに記載の半導体素子。
付記4:
前記厚さ方向に視て、前記第1開口の形状は、前記金属層の形状と相似形状である、付記3に記載の半導体素子。
付記5:
前記厚さ方向に視て、前記第2開口の内縁は曲線である、
付記1ないし4のいずれかに記載の半導体素子。
付記6:
前記厚さ方向に視て、前記第2開口の形状は、前記金属層の形状と相似形状である、
付記5に記載の半導体素子。
付記7:
前記厚さ方向に視て、前記第2開口は、前記第1開口に内包されている、
付記1ないし6のいずれかに記載の半導体素子。
付記8:
前記金属層は、
Niを含む第1層(251)と、
前記第1層の前記素子主面が向く側の面に接し、かつ、Pdを含む第2層(252)と、
を備えている、
付記1ないし7のいずれかに記載の半導体素子。
付記9:
前記金属層は、前記第2層の前記素子主面が向く側の面に接し、かつ、Auを含む第3層(253)をさらに備えている、
付記8に記載の半導体素子。
付記10:
前記金属層は、前記第1層と前記配線層との間に介在する第4層(254)をさらに備えている、
付記8または9に記載の半導体素子。
付記11:
前記表面保護膜はポリイミド樹脂を含んでいる、
付記1ないし10のいずれかに記載の半導体素子。
付記12:
前記配線層はAlを含んでいる、
付記1ないし11のいずれかに記載の半導体素子。
付記13:
前記素子本体に導通する裏面電極(24)をさらに備え、
前記素子本体は、前記厚さ方向において前記素子主面とは反対側を向く素子裏面(10b)をさらに有し、
前記裏面電極は、前記素子裏面に配置されている、
付記1ないし12のいずれかに記載の半導体素子。
付記14:
付記1ないし13のいずれかに記載の半導体素子と、
前記半導体素子を支持し、かつ、前記半導体素子に導通する導電支持部材(5)と、
前記半導体素子の前記金属層と前記導電支持部材とに接合される接続部材(6)と、
前記半導体素子および前記接続部材と前記導電支持部材の一部とを覆う封止樹脂(7)と、
を備えている、
半導体装置(B1)。
付記15:
前記接続部材はCuを含むボンディングワイヤである、
付記14に記載の半導体装置。
厚さ方向の一方を向く素子主面(10a)を有する素子本体(10)と、
前記素子主面上に形成され、かつ、前記素子本体に導通する配線層(14)と、
前記素子主面および前記配線層を覆い、かつ、前記配線層が露出する第1開口(13a)を有する絶縁層(13)と、
前記絶縁層を覆い、かつ、前記配線層が露出する第2開口(26a)を有する表面保護膜(26)と、
前記第1開口および前記第2開口を通じて前記配線層に接し、かつ、前記厚さ方向に視て前記表面保護膜に重なる金属層(25)と、
を備え、
前記厚さ方向に視て、前記金属層の外縁(25a)は曲線である、
半導体素子(A1)。
付記2:
前記厚さ方向に視て、前記金属層は円形状である、
付記1に記載の半導体素子。
付記3:
前記厚さ方向に視て、前記第1開口の内縁は曲線である、
付記1または2のいずれかに記載の半導体素子。
付記4:
前記厚さ方向に視て、前記第1開口の形状は、前記金属層の形状と相似形状である、付記3に記載の半導体素子。
付記5:
前記厚さ方向に視て、前記第2開口の内縁は曲線である、
付記1ないし4のいずれかに記載の半導体素子。
付記6:
前記厚さ方向に視て、前記第2開口の形状は、前記金属層の形状と相似形状である、
付記5に記載の半導体素子。
付記7:
前記厚さ方向に視て、前記第2開口は、前記第1開口に内包されている、
付記1ないし6のいずれかに記載の半導体素子。
付記8:
前記金属層は、
Niを含む第1層(251)と、
前記第1層の前記素子主面が向く側の面に接し、かつ、Pdを含む第2層(252)と、
を備えている、
付記1ないし7のいずれかに記載の半導体素子。
付記9:
前記金属層は、前記第2層の前記素子主面が向く側の面に接し、かつ、Auを含む第3層(253)をさらに備えている、
付記8に記載の半導体素子。
付記10:
前記金属層は、前記第1層と前記配線層との間に介在する第4層(254)をさらに備えている、
付記8または9に記載の半導体素子。
付記11:
前記表面保護膜はポリイミド樹脂を含んでいる、
付記1ないし10のいずれかに記載の半導体素子。
付記12:
前記配線層はAlを含んでいる、
付記1ないし11のいずれかに記載の半導体素子。
付記13:
前記素子本体に導通する裏面電極(24)をさらに備え、
前記素子本体は、前記厚さ方向において前記素子主面とは反対側を向く素子裏面(10b)をさらに有し、
前記裏面電極は、前記素子裏面に配置されている、
付記1ないし12のいずれかに記載の半導体素子。
付記14:
付記1ないし13のいずれかに記載の半導体素子と、
前記半導体素子を支持し、かつ、前記半導体素子に導通する導電支持部材(5)と、
前記半導体素子の前記金属層と前記導電支持部材とに接合される接続部材(6)と、
前記半導体素子および前記接続部材と前記導電支持部材の一部とを覆う封止樹脂(7)と、
を備えている、
半導体装置(B1)。
付記15:
前記接続部材はCuを含むボンディングワイヤである、
付記14に記載の半導体装置。
A1~A6:半導体素子 B1:半導体装置
10:素子本体 10a:主面
10b:裏面 11:半導体基板
12:半導体層 13:絶縁層
13a:開口 14:配線層
24:裏面電極 25:金属層
25a:外縁 251:第1層
252:第2層 253:第3層
254:下地層 26:表面保護膜
26a:開口 29:導電性接合材
5:導電支持部材 51:第1リード
511:ダイパッド部 511a:ダイパッド主面
511b:ダイパッド裏面 512:延出部
52:第2リード 521:パッド部
522:端子部 6:接続部材
7:封止樹脂 71:樹脂主面
72:樹脂裏面 73:樹脂側面
74:樹脂側面
10:素子本体 10a:主面
10b:裏面 11:半導体基板
12:半導体層 13:絶縁層
13a:開口 14:配線層
24:裏面電極 25:金属層
25a:外縁 251:第1層
252:第2層 253:第3層
254:下地層 26:表面保護膜
26a:開口 29:導電性接合材
5:導電支持部材 51:第1リード
511:ダイパッド部 511a:ダイパッド主面
511b:ダイパッド裏面 512:延出部
52:第2リード 521:パッド部
522:端子部 6:接続部材
7:封止樹脂 71:樹脂主面
72:樹脂裏面 73:樹脂側面
74:樹脂側面
Claims (15)
- 厚さ方向の一方を向く素子主面を有する素子本体と、
前記素子主面上に形成され、かつ、前記素子本体に導通する配線層と、
前記素子主面および前記配線層を覆い、かつ、前記配線層が露出する第1開口を有する絶縁層と、
前記絶縁層を覆い、かつ、前記配線層が露出する第2開口を有する表面保護膜と、
前記第1開口および前記第2開口を通じて前記配線層に接し、かつ、前記厚さ方向に視て前記表面保護膜に重なる金属層と、
を備え、
前記厚さ方向に視て、前記金属層の外縁は曲線である、
半導体素子。 - 前記厚さ方向に視て、前記金属層は円形状である、
請求項1に記載の半導体素子。 - 前記厚さ方向に視て、前記第1開口の内縁は曲線である、
請求項1または2のいずれかに記載の半導体素子。 - 前記厚さ方向に視て、前記第1開口の形状は、前記金属層の形状と相似形状である、
請求項3に記載の半導体素子。 - 前記厚さ方向に視て、前記第2開口の内縁は曲線である、
請求項1ないし4のいずれかに記載の半導体素子。 - 前記厚さ方向に視て、前記第2開口の形状は、前記金属層の形状と相似形状である、
請求項5に記載の半導体素子。 - 前記厚さ方向に視て、前記第2開口は、前記第1開口に内包されている、
請求項1ないし6のいずれかに記載の半導体素子。 - 前記金属層は、
Niを含む第1層と、
前記第1層の前記素子主面が向く側の面に接し、かつ、Pdを含む第2層と、
を備えている、
請求項1ないし7のいずれかに記載の半導体素子。 - 前記金属層は、前記第2層の前記素子主面が向く側の面に接し、かつ、Auを含む第3層をさらに備えている、
請求項8に記載の半導体素子。 - 前記金属層は、前記第1層と前記配線層との間に介在する第4層をさらに備えている、請求項8または9に記載の半導体素子。
- 前記表面保護膜はポリイミド樹脂を含んでいる、
請求項1ないし10のいずれかに記載の半導体素子。 - 前記配線層はAlを含んでいる、
請求項1ないし11のいずれかに記載の半導体素子。 - 前記素子本体に導通する裏面電極をさらに備え、
前記素子本体は、前記厚さ方向において前記素子主面とは反対側を向く素子裏面をさらに有し、
前記裏面電極は、前記素子裏面に配置されている、
請求項1ないし12のいずれかに記載の半導体素子。 - 請求項1ないし13のいずれかに記載の半導体素子と、
前記半導体素子を支持し、かつ、前記半導体素子に導通する導電支持部材と、
前記半導体素子の前記金属層と前記導電支持部材とに接合される接続部材と、
前記半導体素子および前記接続部材と前記導電支持部材の一部とを覆う封止樹脂と、
を備えている、
半導体装置。 - 前記接続部材はCuを含むボンディングワイヤである、
請求項14に記載の半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022058712 | 2022-03-31 | ||
JP2022-058712 | 2022-03-31 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2023189480A1 true WO2023189480A1 (ja) | 2023-10-05 |
Family
ID=88200900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2023/009607 WO2023189480A1 (ja) | 2022-03-31 | 2023-03-13 | 半導体素子および半導体装置 |
Country Status (1)
Country | Link |
---|---|
WO (1) | WO2023189480A1 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03153049A (ja) * | 1989-11-10 | 1991-07-01 | Fujitsu Ltd | 半導体装置 |
JP2012253263A (ja) * | 2011-06-06 | 2012-12-20 | Denso Corp | 半導体チップおよびその製造方法 |
JP2017191840A (ja) * | 2016-04-12 | 2017-10-19 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
-
2023
- 2023-03-13 WO PCT/JP2023/009607 patent/WO2023189480A1/ja unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03153049A (ja) * | 1989-11-10 | 1991-07-01 | Fujitsu Ltd | 半導体装置 |
JP2012253263A (ja) * | 2011-06-06 | 2012-12-20 | Denso Corp | 半導体チップおよびその製造方法 |
JP2017191840A (ja) * | 2016-04-12 | 2017-10-19 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7816784B2 (en) | Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same | |
KR100778356B1 (ko) | 반도체 장치 | |
US8198712B2 (en) | Hermetically sealed semiconductor device module | |
US11417623B2 (en) | Semiconductor chip and semiconductor device including a copper pillar and an intermediate layer | |
WO2021251126A1 (ja) | 半導体装置 | |
JPH08148839A (ja) | 混成集積回路装置 | |
WO2023189480A1 (ja) | 半導体素子および半導体装置 | |
US11626221B2 (en) | Resistance element and its manufacturing method | |
WO2023189930A1 (ja) | 半導体素子および半導体装置 | |
WO2022070741A1 (ja) | 半導体装置 | |
JP2020053580A (ja) | パワーモジュール用基板およびパワーモジュール | |
US20230110154A1 (en) | Semiconductor device | |
JP2003229449A (ja) | 半導体装置およびその製造方法 | |
WO2023140046A1 (ja) | 半導体装置 | |
WO2022259809A1 (ja) | 半導体装置 | |
WO2023248729A1 (ja) | 抵抗体の実装構造 | |
WO2023181957A1 (ja) | 半導体装置 | |
WO2024024371A1 (ja) | 半導体装置 | |
WO2024128062A1 (ja) | 半導体装置 | |
WO2023149257A1 (ja) | 半導体装置 | |
WO2023090137A1 (ja) | 半導体素子および半導体装置 | |
WO2023106151A1 (ja) | 半導体装置 | |
WO2023100681A1 (ja) | 半導体装置 | |
WO2024106219A1 (ja) | 半導体装置 | |
WO2023162700A1 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 23779500 Country of ref document: EP Kind code of ref document: A1 |