JPH08148839A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH08148839A JPH08148839A JP6312448A JP31244894A JPH08148839A JP H08148839 A JPH08148839 A JP H08148839A JP 6312448 A JP6312448 A JP 6312448A JP 31244894 A JP31244894 A JP 31244894A JP H08148839 A JPH08148839 A JP H08148839A
- Authority
- JP
- Japan
- Prior art keywords
- heat
- ceramic substrate
- integrated circuit
- circuit device
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 放熱板への熱伝導性が高く，かつ安定して使
用することができる，混成集積回路装置を提供するこ
と。 【構成】 多層セラミック基板２の表側面に搭載したフ
リップチップ型素子１１と，多層セラミック基板２の裏
側面に放熱板接合層１８を介して接合した放熱板１９と
を有している。多層セラミック基板２の裏側面には，フ
リップチップ型素子１１の底部面積よりも大きな面積の
放熱用金属薄層１７を設けている。多層セラミック基板
２には，フリップチップ型素子１１の底部から放熱用金
属薄層１７に向かう複数の伝熱用スルーホール１５１，
１５２を設けている。伝熱用スルーホールは，フリップ
チップ型素子１１から放熱板１９の方向へ向かうに従っ
て増設してあることが好ましい。
用することができる，混成集積回路装置を提供するこ
と。 【構成】 多層セラミック基板２の表側面に搭載したフ
リップチップ型素子１１と，多層セラミック基板２の裏
側面に放熱板接合層１８を介して接合した放熱板１９と
を有している。多層セラミック基板２の裏側面には，フ
リップチップ型素子１１の底部面積よりも大きな面積の
放熱用金属薄層１７を設けている。多層セラミック基板
２には，フリップチップ型素子１１の底部から放熱用金
属薄層１７に向かう複数の伝熱用スルーホール１５１，
１５２を設けている。伝熱用スルーホールは，フリップ
チップ型素子１１から放熱板１９の方向へ向かうに従っ
て増設してあることが好ましい。
Description
【０００１】
【産業上の利用分野】本発明は，発熱性の電子部品を実
装した混成集積回路装置に関する。
装した混成集積回路装置に関する。
【０００２】
【従来技術】従来，混成集積回路装置としては，例え
ば，図８，図９に示すごとく，多層セラミック基板９１
の表側面に，パワートランジスタ等の電子部品９０及び
導体回路９３，９４を設けたものがある。電子部品９０
は，その裏側面全体に設けたヒートシンク９２を介し
て，導体回路９４に接合されている。電子部品９０はワ
イヤボンド型素子であり，ワイヤ９００により，導体回
路９３と接続している。
ば，図８，図９に示すごとく，多層セラミック基板９１
の表側面に，パワートランジスタ等の電子部品９０及び
導体回路９３，９４を設けたものがある。電子部品９０
は，その裏側面全体に設けたヒートシンク９２を介し
て，導体回路９４に接合されている。電子部品９０はワ
イヤボンド型素子であり，ワイヤ９００により，導体回
路９３と接続している。
【０００３】多層セラミック基板９１は，複数のセラミ
ック基板９１０を積層したものであり，その内部には内
層回路９６が設けられている。また，上記導体回路９３
と内層回路９６との間には，信号用のスルーホール９５
が設けられている。導体回路９４，ヒートシンク９２，
及び電子部品９０の各々の間は，接着材料あるいははん
だからなる接着材９８１により接合されている。また，
放熱板９９は，絶縁性接着材９８により，多層セラミッ
ク基板９１に接合されている。
ック基板９１０を積層したものであり，その内部には内
層回路９６が設けられている。また，上記導体回路９３
と内層回路９６との間には，信号用のスルーホール９５
が設けられている。導体回路９４，ヒートシンク９２，
及び電子部品９０の各々の間は，接着材料あるいははん
だからなる接着材９８１により接合されている。また，
放熱板９９は，絶縁性接着材９８により，多層セラミッ
ク基板９１に接合されている。
【０００４】上記混成集積回路装置９において，電子部
品９０より発生した熱は，ヒートシンク９２を介して多
層セラミック基板９１に伝達され，更にその内部を経て
放熱板９９へと放散される。
品９０より発生した熱は，ヒートシンク９２を介して多
層セラミック基板９１に伝達され，更にその内部を経て
放熱板９９へと放散される。
【０００５】
【解決しようとする課題】しかしながら，上記従来の混
成集積回路装置９においては，多層セラミック基板９１
の熱伝導性が悪く，熱を速やかに放熱板９９に伝達する
ことができない。そこで，図１０に示すごとく，多層セ
ラミック基板９１の内部に伝熱用スルーホール９５１を
設け，これを多層セラミック基板９１の表側面及び裏側
面に露出させることが考えられる。
成集積回路装置９においては，多層セラミック基板９１
の熱伝導性が悪く，熱を速やかに放熱板９９に伝達する
ことができない。そこで，図１０に示すごとく，多層セ
ラミック基板９１の内部に伝熱用スルーホール９５１を
設け，これを多層セラミック基板９１の表側面及び裏側
面に露出させることが考えられる。
【０００６】しかし，この場合，伝熱用スルーホール９
５１と放熱板９９との間の絶縁性を確保するため，絶縁
性接着材９８の厚みを大きくする必要がある。そのた
め，両者間の間隔が大きくなり，伝熱用スルーホール９
５１から放熱板９９への熱伝導性が低下する。
５１と放熱板９９との間の絶縁性を確保するため，絶縁
性接着材９８の厚みを大きくする必要がある。そのた
め，両者間の間隔が大きくなり，伝熱用スルーホール９
５１から放熱板９９への熱伝導性が低下する。
【０００７】そこで，絶縁性接着材の代わりに，熱伝導
性が高い導電性接着材を用いることが考えられる。しか
し，放熱板９９への熱伝導性は高くなるが，その一方，
電子部品９０の高圧電流が放熱板９９と導通するおそれ
があり，混成集積回路装置の安定使用ができない。
性が高い導電性接着材を用いることが考えられる。しか
し，放熱板９９への熱伝導性は高くなるが，その一方，
電子部品９０の高圧電流が放熱板９９と導通するおそれ
があり，混成集積回路装置の安定使用ができない。
【０００８】本発明はかかる従来の問題点に鑑み，放熱
板への熱伝導性が高く，かつ安定して使用することがで
きる，混成集積回路装置を提供しようとするものであ
る。
板への熱伝導性が高く，かつ安定して使用することがで
きる，混成集積回路装置を提供しようとするものであ
る。
【０００９】
【課題の解決手段】本発明は，複数のセラミック基板を
積層してなる多層セラミック基板と，該多層セラミック
基板の表側面に搭載した電子部品と，該多層セラミック
基板の裏側面に放熱板接合層を介して接合した放熱板と
を有する混成集積回路装置であって，上記多層セラミッ
ク基板の裏側面には，上記電子部品の底部面積よりも大
きな面積の放熱用金属薄層を設け，上記多層セラミック
基板には，上記電子部品の底部から上記放熱用金属薄層
に向かう複数の伝熱用スルーホールを設けたことを特徴
とする混成集積回路装置にある。
積層してなる多層セラミック基板と，該多層セラミック
基板の表側面に搭載した電子部品と，該多層セラミック
基板の裏側面に放熱板接合層を介して接合した放熱板と
を有する混成集積回路装置であって，上記多層セラミッ
ク基板の裏側面には，上記電子部品の底部面積よりも大
きな面積の放熱用金属薄層を設け，上記多層セラミック
基板には，上記電子部品の底部から上記放熱用金属薄層
に向かう複数の伝熱用スルーホールを設けたことを特徴
とする混成集積回路装置にある。
【００１０】本発明において最も注目すべきことは，多
層セラミック基板に設けた伝熱用スルーホールと，その
裏側面に設けた幅広の放熱用金属薄層とを通じて，電子
部品の熱を放熱板に伝達していることである。
層セラミック基板に設けた伝熱用スルーホールと，その
裏側面に設けた幅広の放熱用金属薄層とを通じて，電子
部品の熱を放熱板に伝達していることである。
【００１１】上記伝熱用スルーホールは，多層セラミッ
ク基板の内部において，電子部品の底部から放熱用金属
薄層に向かって，複数個設けられている。伝熱用スルー
ホールは，上記電子部品から上記放熱板の方向へ向かう
に従って増設してあることが好ましい。これにより，電
子部品から発生した熱を，放熱用金属薄層へ向けて幅広
く拡散させることができ，更に熱伝導性が向上する。
ク基板の内部において，電子部品の底部から放熱用金属
薄層に向かって，複数個設けられている。伝熱用スルー
ホールは，上記電子部品から上記放熱板の方向へ向かう
に従って増設してあることが好ましい。これにより，電
子部品から発生した熱を，放熱用金属薄層へ向けて幅広
く拡散させることができ，更に熱伝導性が向上する。
【００１２】伝熱用スルーホールは，多層セラミック基
板の表側面から裏側面に向かって貫通する貫通穴とする
こと，又は，その上端又は下端のいずれか或いは双方
を，多層セラミック基板の内部の内層回路に接触させた
未貫通穴とすることができる。多層セラミック基板の内
部には，上記伝熱用スルーホールと接続する内層回路を
設けることが好ましい。これにより，多層セラミック基
板内部の伝熱経路の幅が広がり，より一層熱伝導性が向
上する。
板の表側面から裏側面に向かって貫通する貫通穴とする
こと，又は，その上端又は下端のいずれか或いは双方
を，多層セラミック基板の内部の内層回路に接触させた
未貫通穴とすることができる。多層セラミック基板の内
部には，上記伝熱用スルーホールと接続する内層回路を
設けることが好ましい。これにより，多層セラミック基
板内部の伝熱経路の幅が広がり，より一層熱伝導性が向
上する。
【００１３】上記放熱用金属薄層は，電子部品の底部面
積よりも大きな面積を有している。放熱用金属薄層は，
多層セラミック基板の裏側面に，電子部品の底部の下方
に位置するよう配設されている。多層セラミック基板の
裏側面には，放熱板接合層を介して，放熱板が接合され
ている。放熱板接合層は，絶縁性接着材又は導電性接着
材のいずれも用いることができる。
積よりも大きな面積を有している。放熱用金属薄層は，
多層セラミック基板の裏側面に，電子部品の底部の下方
に位置するよう配設されている。多層セラミック基板の
裏側面には，放熱板接合層を介して，放熱板が接合され
ている。放熱板接合層は，絶縁性接着材又は導電性接着
材のいずれも用いることができる。
【００１４】導電性接着材を用いた場合には，放熱板接
合層の熱伝導性は一般に高くなる点において好ましい
が，電子部品と放熱板との間を電気的に絶縁しなければ
ならない。かかる絶縁手段としては，放熱用金属薄層の
表面を絶縁膜により被覆すること，又は後述するごと
く，多層セラミック基板の内部に中間絶縁層を設けるこ
と等がある。
合層の熱伝導性は一般に高くなる点において好ましい
が，電子部品と放熱板との間を電気的に絶縁しなければ
ならない。かかる絶縁手段としては，放熱用金属薄層の
表面を絶縁膜により被覆すること，又は後述するごと
く，多層セラミック基板の内部に中間絶縁層を設けるこ
と等がある。
【００１５】上記多層セラミック基板は，上記伝熱用ス
ルーホールを設けていない電気絶縁性の中間絶縁層を有
することが好ましい。これにより，中間絶縁層の下方に
位置する伝熱用スルーホールは，電子部品と電気的に絶
縁される。そのため，電子部品がパワートランジスタ等
の高電圧素子であっても，電子部品と放熱板との間の絶
縁性を確保することができる。
ルーホールを設けていない電気絶縁性の中間絶縁層を有
することが好ましい。これにより，中間絶縁層の下方に
位置する伝熱用スルーホールは，電子部品と電気的に絶
縁される。そのため，電子部品がパワートランジスタ等
の高電圧素子であっても，電子部品と放熱板との間の絶
縁性を確保することができる。
【００１６】また，そのため，放熱板接合層として熱伝
導性の良い導電性接着材を用いることができる。また，
放熱板接合層の厚みを薄くすることもできる。そのた
め，放熱板接合層の熱伝導性が向上し，混成集積回路装
置全体の熱伝導性をより一層高めることができる。上記
中間絶縁層としては，セラミック基板を用いることがで
きる。この中間絶縁層の厚みは，熱伝導性を向上させる
ため，できるだけ薄くすることが好ましい。
導性の良い導電性接着材を用いることができる。また，
放熱板接合層の厚みを薄くすることもできる。そのた
め，放熱板接合層の熱伝導性が向上し，混成集積回路装
置全体の熱伝導性をより一層高めることができる。上記
中間絶縁層としては，セラミック基板を用いることがで
きる。この中間絶縁層の厚みは，熱伝導性を向上させる
ため，できるだけ薄くすることが好ましい。
【００１７】更に，上記中間絶縁層の上下に位置するセ
ラミック基板には，該中間絶縁層との対向面に，幅広の
導体層を設けることが好ましい。これにより，伝熱用ス
ルーホールを設けないことによる中間絶縁層の熱伝導性
の悪化を防止することができる。
ラミック基板には，該中間絶縁層との対向面に，幅広の
導体層を設けることが好ましい。これにより，伝熱用ス
ルーホールを設けないことによる中間絶縁層の熱伝導性
の悪化を防止することができる。
【００１８】上記多層セラミック基板の表側面には，電
子部品が搭載されている。電子部品としては，フリップ
チップ型素子，又はワイヤボンド型素子のいずれを用い
てもよい。フリップチップ型素子は，その表面から，電
気信号を取り出すよう構成されたものであり，その表面
を多層セラミック基板の表側面に対面させてバンプによ
り接合して用いるものである。一方，ワイヤボンド型素
子は，その表面から，ワイヤを介して電気信号を取り出
すよう構成されたものである。この中，フリップチップ
型素子を用いることが好ましい。これにより，高密度実
装が可能となり，またワイヤの接合工程が不要となりコ
ストの低減化を図ることができる。
子部品が搭載されている。電子部品としては，フリップ
チップ型素子，又はワイヤボンド型素子のいずれを用い
てもよい。フリップチップ型素子は，その表面から，電
気信号を取り出すよう構成されたものであり，その表面
を多層セラミック基板の表側面に対面させてバンプによ
り接合して用いるものである。一方，ワイヤボンド型素
子は，その表面から，ワイヤを介して電気信号を取り出
すよう構成されたものである。この中，フリップチップ
型素子を用いることが好ましい。これにより，高密度実
装が可能となり，またワイヤの接合工程が不要となりコ
ストの低減化を図ることができる。
【００１９】上記伝熱用スルーホール，放熱用金属薄
層，及び導体層は，熱伝導効率の高い金属，例えばモリ
ブデン，銅，タングステン等を用いて形成する。上記放
熱板接合層は，絶縁性接着材，又は導電性接着材等によ
り形成される。
層，及び導体層は，熱伝導効率の高い金属，例えばモリ
ブデン，銅，タングステン等を用いて形成する。上記放
熱板接合層は，絶縁性接着材，又は導電性接着材等によ
り形成される。
【００２０】
【作用及び効果】本発明の混成集積回路装置において
は，多層セラミック基板の内部には伝熱用スルーホール
を設けており，またその裏側面には放熱板と対向する幅
広の放熱用金属薄層を設けている。伝熱用スルーホール
及び放熱用金属薄層は，共に，セラミック基板よりも熱
伝導率が著しく高い。
は，多層セラミック基板の内部には伝熱用スルーホール
を設けており，またその裏側面には放熱板と対向する幅
広の放熱用金属薄層を設けている。伝熱用スルーホール
及び放熱用金属薄層は，共に，セラミック基板よりも熱
伝導率が著しく高い。
【００２１】そのため，電子部品より発生した熱は，ま
ず，伝熱用スルーホールを通じて放熱用金属薄層に伝達
される。伝達された熱は，放熱用金属薄層において，電
子部品の底部面積よりも広い範囲に拡散される。そのた
め，放熱用金属薄層と放熱板との間に幅広の伝熱経路が
形成される。
ず，伝熱用スルーホールを通じて放熱用金属薄層に伝達
される。伝達された熱は，放熱用金属薄層において，電
子部品の底部面積よりも広い範囲に拡散される。そのた
め，放熱用金属薄層と放熱板との間に幅広の伝熱経路が
形成される。
【００２２】このため，放熱板接合層自体の熱伝導性の
良否にかかわらず，速やかに放熱板に熱が伝達される。
また，絶縁性確保のために放熱板接合層が厚くなったと
しても，熱は，放熱板接合層の中を幅広の伝熱経路を通
じて，大量に速やかに伝達される。それ故，電子部品に
より発生した熱は，速やかに放熱板へ伝達される。従っ
て，本発明の混成集積回路装置は，熱伝導性が高い。
良否にかかわらず，速やかに放熱板に熱が伝達される。
また，絶縁性確保のために放熱板接合層が厚くなったと
しても，熱は，放熱板接合層の中を幅広の伝熱経路を通
じて，大量に速やかに伝達される。それ故，電子部品に
より発生した熱は，速やかに放熱板へ伝達される。従っ
て，本発明の混成集積回路装置は，熱伝導性が高い。
【００２３】また，電子部品と放熱板との間は，上記の
ように放熱板接合層として絶縁性接着材を用いたり，又
は多層セラミック基板の中に中間絶縁層を設けることに
よって，電気的に絶縁することができる。そのため，上
記混成集積回路装置を安定して使用することができる。
ように放熱板接合層として絶縁性接着材を用いたり，又
は多層セラミック基板の中に中間絶縁層を設けることに
よって，電気的に絶縁することができる。そのため，上
記混成集積回路装置を安定して使用することができる。
【００２４】本発明によれば，放熱板への熱伝導性が高
く，かつ安定して使用することができる，混成集積回路
装置を提供することができる。
く，かつ安定して使用することができる，混成集積回路
装置を提供することができる。
【００２５】
実施例１ 本発明の実施例に係る混成集積回路装置について，図１
〜図３を用いて説明する。本例の混成集積回路装置３１
においては，図１に示すごとく，複数のセラミック基板
２１を積層してなる多層セラミック基板２と，多層セラ
ミック基板２の表側面に搭載した電子部品としてのフリ
ップチップ型素子１１と，該多層セラミック基板２の裏
側面に放熱板接合層１８を介して接合された放熱板１９
とを有している。
〜図３を用いて説明する。本例の混成集積回路装置３１
においては，図１に示すごとく，複数のセラミック基板
２１を積層してなる多層セラミック基板２と，多層セラ
ミック基板２の表側面に搭載した電子部品としてのフリ
ップチップ型素子１１と，該多層セラミック基板２の裏
側面に放熱板接合層１８を介して接合された放熱板１９
とを有している。
【００２６】多層セラミック基板２の内部には，フリッ
プチップ型素子１１の底部から放熱用金属薄層１７へ向
かう，複数の伝熱用スルーホール１５１，１５２を設け
ている。この中，伝熱用スルーホール１５１は，多層セ
ラミック基板２を上下に貫通する貫通穴であり，その側
面は多層セラミック基板２の内部に設けた幅広の内層回
路１６と接続している。一方，伝熱用スルーホール１５
２は，その上端又は下端のいずれかを，多層セラミック
基板２の内部に露出させた未貫通穴である。この伝熱用
スルーホール１５２の上端又は下端のいずれかは，内層
回路１６と接続している。
プチップ型素子１１の底部から放熱用金属薄層１７へ向
かう，複数の伝熱用スルーホール１５１，１５２を設け
ている。この中，伝熱用スルーホール１５１は，多層セ
ラミック基板２を上下に貫通する貫通穴であり，その側
面は多層セラミック基板２の内部に設けた幅広の内層回
路１６と接続している。一方，伝熱用スルーホール１５
２は，その上端又は下端のいずれかを，多層セラミック
基板２の内部に露出させた未貫通穴である。この伝熱用
スルーホール１５２の上端又は下端のいずれかは，内層
回路１６と接続している。
【００２７】また，多層セラミック基板２の裏側面に
は，図１，図３に示すごとく，フリップチップ型素子１
１の底部面積よりも大きな面積の放熱用金属薄層１７を
設けている。放熱用金属薄層１７は，フリップチップ型
素子１１の下方に位置している。放熱用金属薄層１７
は，上記伝熱用スルーホール１５１，１５２と接続して
いる。
は，図１，図３に示すごとく，フリップチップ型素子１
１の底部面積よりも大きな面積の放熱用金属薄層１７を
設けている。放熱用金属薄層１７は，フリップチップ型
素子１１の下方に位置している。放熱用金属薄層１７
は，上記伝熱用スルーホール１５１，１５２と接続して
いる。
【００２８】フリップチップ型素子１１は，図１，図２
に示すごとく，バンプ１２により，多層セラミック基板
２の表側面に設けた導体回路１３に接続，固定されてい
る。フリップチップ型素子１１は，その表面１１０から
電流を取り出すよう構成された電子部品であり，その表
面１１０を多層セラミック基板２の表側面に対面させて
バンプ１２により接合している。かかるフリップチップ
型素子１１としては，パワートランジスタ等がある。
に示すごとく，バンプ１２により，多層セラミック基板
２の表側面に設けた導体回路１３に接続，固定されてい
る。フリップチップ型素子１１は，その表面１１０から
電流を取り出すよう構成された電子部品であり，その表
面１１０を多層セラミック基板２の表側面に対面させて
バンプ１２により接合している。かかるフリップチップ
型素子１１としては，パワートランジスタ等がある。
【００２９】伝熱用スルーホール１５１，１５２は，モ
リブデン等の伝熱材料をホール内に充填して形成したも
のである。セラミック基板２１は，アルミナ等のセラミ
ック材料により形成することができる。上記の材料を用
いた場合，セラミック基板の熱伝導率は，約３０Ｗ／ｍ
・ｋであるのに対し，伝熱用スルーホールの熱伝導率
は，上記セラミック基板の熱伝導率よりも一桁以上高
い。
リブデン等の伝熱材料をホール内に充填して形成したも
のである。セラミック基板２１は，アルミナ等のセラミ
ック材料により形成することができる。上記の材料を用
いた場合，セラミック基板の熱伝導率は，約３０Ｗ／ｍ
・ｋであるのに対し，伝熱用スルーホールの熱伝導率
は，上記セラミック基板の熱伝導率よりも一桁以上高
い。
【００３０】バンプ１２は，半田，又は導電性接着材に
より形成することができる。導体回路１３，内層回路１
６，放熱用金属薄層１７は，銅，タングステン，モリブ
デン等を用いて形成することができる。本例の混成集積
回路装置３１は，例えば，自動車に搭載されるイグナイ
タ，レギュレータ等において使用される。
より形成することができる。導体回路１３，内層回路１
６，放熱用金属薄層１７は，銅，タングステン，モリブ
デン等を用いて形成することができる。本例の混成集積
回路装置３１は，例えば，自動車に搭載されるイグナイ
タ，レギュレータ等において使用される。
【００３１】次に，本例の作用効果について説明する。
本例の混成集積回路装置３１においては，多層セラミッ
ク基板２の内部には伝熱用スルーホール１５１，１５２
を設け，その裏側面には放熱板１９と対向する幅広の放
熱用金属薄層１７を設けている。上記伝熱用スルーホー
ル及び放熱用金属薄層は，共に，セラミック基板よりも
熱伝導率が著しく高い。
本例の混成集積回路装置３１においては，多層セラミッ
ク基板２の内部には伝熱用スルーホール１５１，１５２
を設け，その裏側面には放熱板１９と対向する幅広の放
熱用金属薄層１７を設けている。上記伝熱用スルーホー
ル及び放熱用金属薄層は，共に，セラミック基板よりも
熱伝導率が著しく高い。
【００３２】そのため，フリップチップ型素子１１より
発生した熱は，まず，伝熱用スルーホール１５１，１５
２を通じて放熱用金属薄層１７に伝達される。伝達され
た熱は，放熱用金属薄層１７において，フリップチップ
型素子１１の底部面積よりも広い範囲に拡散される。そ
のため，放熱用金属薄層１７と放熱板１９との間に，幅
広の伝熱経路が形成される。
発生した熱は，まず，伝熱用スルーホール１５１，１５
２を通じて放熱用金属薄層１７に伝達される。伝達され
た熱は，放熱用金属薄層１７において，フリップチップ
型素子１１の底部面積よりも広い範囲に拡散される。そ
のため，放熱用金属薄層１７と放熱板１９との間に，幅
広の伝熱経路が形成される。
【００３３】このため，放熱板接合層１８自体の熱伝導
性の良否にかかわらず，速やかに放熱板１９に熱が伝達
される。また，絶縁性確保のために放熱板接合層１８が
厚くなったとしても，熱は，上記幅広の伝熱経路を通じ
て，大量に速やかに伝達される。それ故，フリップチッ
プ型素子１１により発生した熱は，放熱板１９へ速やか
に伝達される。また，多層セラミック基板２の内部に
は，内層回路１６が設けられている。そのため，熱を幅
広く拡散させることができる。従って，本例の混成集積
回路装置３１は，熱伝導性が高い。
性の良否にかかわらず，速やかに放熱板１９に熱が伝達
される。また，絶縁性確保のために放熱板接合層１８が
厚くなったとしても，熱は，上記幅広の伝熱経路を通じ
て，大量に速やかに伝達される。それ故，フリップチッ
プ型素子１１により発生した熱は，放熱板１９へ速やか
に伝達される。また，多層セラミック基板２の内部に
は，内層回路１６が設けられている。そのため，熱を幅
広く拡散させることができる。従って，本例の混成集積
回路装置３１は，熱伝導性が高い。
【００３４】また，放熱板接合層１８は，絶縁可能な厚
みを確保して，絶縁性接着材により形成されている。そ
のため，フリップチップ型素子１１と放熱板１９との間
を，電気的に絶縁することができる。そのため，本例の
混成集積回路装置３１は，安定して使用することができ
る。
みを確保して，絶縁性接着材により形成されている。そ
のため，フリップチップ型素子１１と放熱板１９との間
を，電気的に絶縁することができる。そのため，本例の
混成集積回路装置３１は，安定して使用することができ
る。
【００３５】また，本例においては，電子部品としてフ
リップチップ型素子１１を用いているため，熱及び電流
ともに，その下部を固定するバンプ１２により多層セラ
ミック基板２に導くことができる。そのため，高密度実
装化，及び小型化が可能である。またワイヤの接合工程
が不要となりコストの低減化を図ることができる。
リップチップ型素子１１を用いているため，熱及び電流
ともに，その下部を固定するバンプ１２により多層セラ
ミック基板２に導くことができる。そのため，高密度実
装化，及び小型化が可能である。またワイヤの接合工程
が不要となりコストの低減化を図ることができる。
【００３６】実施例２ 本例の混成集積回路装置においては，図４，図５に示す
ごとく，伝熱用スルーホール１５１，１５２が，フリッ
プチップ型素子１１から放熱用金属薄層１７の方向へ向
かうに従って増設されている。上記伝熱用スルーホール
１５１，１５２は，フリップチップ型素子１１を中心と
して放射状に広がる位置に設けてある。貫通穴の伝熱用
スルーホール１５１は，フリップチップ型素子１１の直
下に位置している。未貫通穴の伝熱用スルーホール１５
２は，貫通穴の伝熱用スルーホール１５１の周囲に放射
状に形成されている。その他は，実施例１と同様であ
る。
ごとく，伝熱用スルーホール１５１，１５２が，フリッ
プチップ型素子１１から放熱用金属薄層１７の方向へ向
かうに従って増設されている。上記伝熱用スルーホール
１５１，１５２は，フリップチップ型素子１１を中心と
して放射状に広がる位置に設けてある。貫通穴の伝熱用
スルーホール１５１は，フリップチップ型素子１１の直
下に位置している。未貫通穴の伝熱用スルーホール１５
２は，貫通穴の伝熱用スルーホール１５１の周囲に放射
状に形成されている。その他は，実施例１と同様であ
る。
【００３７】本例の混成集積回路装置３２においては，
伝熱用スルーホール１５１，１５２が，フリップチップ
型素子１１から放熱用金属薄層１７の方向へ向かうに従
って増設してある。そのため，内層回路１６により熱が
幅広く拡散される。それ故，フリップチップ型素子１１
から発生した熱を，放熱用金属薄層１７へ向けて幅広く
拡散させることができ，更に熱伝導性が向上する。その
他，本例においても実施例１と同様の効果を得ることが
できる。
伝熱用スルーホール１５１，１５２が，フリップチップ
型素子１１から放熱用金属薄層１７の方向へ向かうに従
って増設してある。そのため，内層回路１６により熱が
幅広く拡散される。それ故，フリップチップ型素子１１
から発生した熱を，放熱用金属薄層１７へ向けて幅広く
拡散させることができ，更に熱伝導性が向上する。その
他，本例においても実施例１と同様の効果を得ることが
できる。
【００３８】実施例３ 本例の混成集積回路装置においては，図６に示すごと
く，多層セラミック基板２は，伝熱用スルーホールを設
けていない電気絶縁性の中間絶縁層２０を有している。
中間絶縁層２０としては，セラミック基板を用いてい
る。中間絶縁層２０の上下に位置するセラミック基板２
１には，中間絶縁層２０との対向面に，幅広の導体層１
６０，１６２を設けている。中間絶縁層２０上方の導体
層１６０は，未貫通穴の伝熱用スルーホール１５３を介
して，導体回路１３と接続している。一方，中間絶縁層
２０下方の導体層１６２は，未貫通の伝熱用スルーホー
ル１５４を介して，放熱用金属薄層１７と接続してい
る。
く，多層セラミック基板２は，伝熱用スルーホールを設
けていない電気絶縁性の中間絶縁層２０を有している。
中間絶縁層２０としては，セラミック基板を用いてい
る。中間絶縁層２０の上下に位置するセラミック基板２
１には，中間絶縁層２０との対向面に，幅広の導体層１
６０，１６２を設けている。中間絶縁層２０上方の導体
層１６０は，未貫通穴の伝熱用スルーホール１５３を介
して，導体回路１３と接続している。一方，中間絶縁層
２０下方の導体層１６２は，未貫通の伝熱用スルーホー
ル１５４を介して，放熱用金属薄層１７と接続してい
る。
【００３９】また，放熱板１９を接合する放熱板接合層
１８０は，導電性接着材により形成されている。多層セ
ラミック基板２の裏側面には，放熱用金属薄層１７と，
該放熱用金属薄層１７と導通していない導体回路１７１
とを設けている。多層セラミック基板２の裏側面は，放
熱用金属薄層１７を除く部分を絶縁膜１８１により被覆
させている。
１８０は，導電性接着材により形成されている。多層セ
ラミック基板２の裏側面には，放熱用金属薄層１７と，
該放熱用金属薄層１７と導通していない導体回路１７１
とを設けている。多層セラミック基板２の裏側面は，放
熱用金属薄層１７を除く部分を絶縁膜１８１により被覆
させている。
【００４０】本例の混成集積回路装置３３においては，
伝熱用スルーホールを設けていない中間絶縁層２０を有
している。そのため，中間絶縁層２０の下方に位置する
伝熱用スルーホール１５２は，電気的に絶縁される。そ
れ故，フリップチップ型素子１１がパワートランジスタ
等の高電圧素子であっても，中間絶縁層２０の下方の伝
熱用スルーホール１５２及び放熱用金属薄層１７に電流
が流れることがない。従って，フリップチップ型素子１
１と放熱板１９との間の絶縁性を確保することができ
る。また，放熱板接合層１８０の厚みも薄くできる。
伝熱用スルーホールを設けていない中間絶縁層２０を有
している。そのため，中間絶縁層２０の下方に位置する
伝熱用スルーホール１５２は，電気的に絶縁される。そ
れ故，フリップチップ型素子１１がパワートランジスタ
等の高電圧素子であっても，中間絶縁層２０の下方の伝
熱用スルーホール１５２及び放熱用金属薄層１７に電流
が流れることがない。従って，フリップチップ型素子１
１と放熱板１９との間の絶縁性を確保することができ
る。また，放熱板接合層１８０の厚みも薄くできる。
【００４１】更に，放熱板接合層１８０として熱伝導性
の良い導電性接着材を用いることができ，混成集積回路
装置３３の熱伝導性をより一層高めることができる。
尚，多層セラミック基板２を多層構造とするほど，セラ
ミック基板の１枚当たりの厚みが薄くなる。そのため，
中間絶縁層２０が薄層となり，熱伝導性も高くなる。そ
の他，本例においても実施例１と同様の効果を得ること
ができる。
の良い導電性接着材を用いることができ，混成集積回路
装置３３の熱伝導性をより一層高めることができる。
尚，多層セラミック基板２を多層構造とするほど，セラ
ミック基板の１枚当たりの厚みが薄くなる。そのため，
中間絶縁層２０が薄層となり，熱伝導性も高くなる。そ
の他，本例においても実施例１と同様の効果を得ること
ができる。
【００４２】実施例４ 本例の混成集積回路装置は，図７に示すごとく，電子部
品としてワイヤボンド型素子１１１を搭載している。ワ
イヤボンド型素子１１１は，導電性接着材料あるいはは
んだからなる接着材１２１により，導体回路１３１の上
に接合されている。また，ワイヤボンド型素子１１１
は，ワイヤ１１２により，導体回路１３と電気的に接続
している。その他は，実施例３と同様である。
品としてワイヤボンド型素子１１１を搭載している。ワ
イヤボンド型素子１１１は，導電性接着材料あるいはは
んだからなる接着材１２１により，導体回路１３１の上
に接合されている。また，ワイヤボンド型素子１１１
は，ワイヤ１１２により，導体回路１３と電気的に接続
している。その他は，実施例３と同様である。
【００４３】本例においては，ワイヤボンド型素子１１
１を導体回路１３１に接合している。導体回路１３１の
下方には，実施例３と同様に伝熱用スルーホール１５
３，１５４，内層回路１６０，１６２，及び放熱用金属
薄層１７が設けられている。そのため，本例の混成集積
回路装置３４は，実施例３と同様に，熱伝導性が高く，
安定して使用することができる。
１を導体回路１３１に接合している。導体回路１３１の
下方には，実施例３と同様に伝熱用スルーホール１５
３，１５４，内層回路１６０，１６２，及び放熱用金属
薄層１７が設けられている。そのため，本例の混成集積
回路装置３４は，実施例３と同様に，熱伝導性が高く，
安定して使用することができる。
【００４４】また，ワイヤボンド型素子１１１の裏側面
には，通常コレクタ電極が形成されており，比較的高電
圧がかかる。しかし，本例においては，伝熱用スルーホ
ール１５３，１５４はすべて未貫通であり，また多層セ
ラミック基板２は伝熱用スルーホールを設けていない中
間絶縁層２０を有している。そのため，高電圧電流が放
熱板１９に流れることがなく，安定して使用できる。更
に，ワイヤボンド型素子１１１の下方には，上記のごと
く良好な伝熱経路が形成されるため，その底部にヒート
シンクを設ける必要がない。そのため，部品点数を減少
することができる。
には，通常コレクタ電極が形成されており，比較的高電
圧がかかる。しかし，本例においては，伝熱用スルーホ
ール１５３，１５４はすべて未貫通であり，また多層セ
ラミック基板２は伝熱用スルーホールを設けていない中
間絶縁層２０を有している。そのため，高電圧電流が放
熱板１９に流れることがなく，安定して使用できる。更
に，ワイヤボンド型素子１１１の下方には，上記のごと
く良好な伝熱経路が形成されるため，その底部にヒート
シンクを設ける必要がない。そのため，部品点数を減少
することができる。
【図１】実施例１における，図２及び図３のＡ−Ａ線に
沿って切断した混成集積回路装置の断面図。
沿って切断した混成集積回路装置の断面図。
【図２】実施例１の混成集積回路装置の平面図。
【図３】実施例１の，放熱用金属薄層とフリップチップ
型素子との配置関係を示す，混成集積回路装置の裏面
図。
型素子との配置関係を示す，混成集積回路装置の裏面
図。
【図４】実施例２の混成集積回路装置の断面図。
【図５】実施例２の，多層セラミック基板の裏側面にお
ける，伝熱用スルーホールとフリップチップ型素子との
配置関係を示す説明図。
ける，伝熱用スルーホールとフリップチップ型素子との
配置関係を示す説明図。
【図６】実施例３の混成集積回路装置の断面図。
【図７】実施例４の混成集積回路装置の断面図。
【図８】従来例における，図９のＢ−Ｂ線に沿って切断
した混成集積回路装置の断面図。
した混成集積回路装置の断面図。
【図９】従来例の混成集積回路装置の平面図。
【図１０】従来例の，伝熱用スルーホールを設けた混成
集積回路装置の平面図。
集積回路装置の平面図。
１１．．．フリップチップ型素子， １１１．．．ワイヤボンド型素子， １２．．．バンプ， １３，１３１．．．導体回路， １５１，１５２，１５３，１５４．．．伝熱用スルーホ
ール， １６．．．内層回路， １６０，１６２．．．導体層， １７．．．放熱用金属薄層， １８．．．放熱板接合層， １９．．．放熱板， ２．．．多層セラミック基板， ２０．．．中間絶縁層， ２１．．．セラミック基板， ３１，３２，３３，３４．．．混成集積回路装置，
ール， １６．．．内層回路， １６０，１６２．．．導体層， １７．．．放熱用金属薄層， １８．．．放熱板接合層， １９．．．放熱板， ２．．．多層セラミック基板， ２０．．．中間絶縁層， ２１．．．セラミック基板， ３１，３２，３３，３４．．．混成集積回路装置，
Claims (4)
- 【請求項１】 複数のセラミック基板を積層してなる多
層セラミック基板と，該多層セラミック基板の表側面に
搭載した電子部品と，該多層セラミック基板の裏側面に
放熱板接合層を介して接合した放熱板とを有する混成集
積回路装置であって，上記多層セラミック基板の裏側面
には，上記電子部品の底部面積よりも大きな面積の放熱
用金属薄層を設け，上記多層セラミック基板には，上記
電子部品の底部から上記放熱用金属薄層に向かう複数の
伝熱用スルーホールを設けたことを特徴とする混成集積
回路装置。 - 【請求項２】 請求項１において，上記伝熱用スルーホ
ールは，上記電子部品から上記放熱板の方向へ向かうに
従って増設してあることを特徴とする混成集積回路装
置。 - 【請求項３】 請求項１又は２において，上記多層セラ
ミック基板は，上記伝熱用スルーホールを設けていない
中間絶縁層を有することを特徴とする混成集積回路装
置。 - 【請求項４】 請求項１〜３のいずれか一項において，
上記電子部品は，フリップチップ型素子，又はワイヤボ
ンド型素子のいずれかであることを特徴とする混成集積
回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31244894A JP3603354B2 (ja) | 1994-11-21 | 1994-11-21 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31244894A JP3603354B2 (ja) | 1994-11-21 | 1994-11-21 | 混成集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08148839A true JPH08148839A (ja) | 1996-06-07 |
| JP3603354B2 JP3603354B2 (ja) | 2004-12-22 |
Family
ID=18029323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31244894A Expired - Fee Related JP3603354B2 (ja) | 1994-11-21 | 1994-11-21 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3603354B2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001077540A (ja) * | 1999-09-06 | 2001-03-23 | Toshiba Corp | セラミック基板 |
| JP2001127224A (ja) * | 1999-10-29 | 2001-05-11 | Kyocera Corp | 絶縁性アルミナ質基板およびアルミナ質銅貼回路基板 |
| JP2005340790A (ja) * | 2004-04-30 | 2005-12-08 | Sharp Corp | 高周波半導体装置、送信装置および受信装置 |
| JP2007096009A (ja) * | 2005-09-29 | 2007-04-12 | Sanyo Electric Co Ltd | 積層回路基板及びこれを具えた携帯型電子機器 |
| US7328505B2 (en) | 2001-07-06 | 2008-02-12 | Denso Corporation | Method for manufacturing multilayer circuit board |
| JP2011023384A (ja) * | 2009-07-13 | 2011-02-03 | Denso Corp | 回路基板 |
| JP2011061131A (ja) * | 2009-09-14 | 2011-03-24 | Nec Corp | 半導体装置 |
| WO2015004952A1 (ja) * | 2013-07-09 | 2015-01-15 | 株式会社村田製作所 | 回路基板 |
| JP2015103809A (ja) * | 2013-11-25 | 2015-06-04 | テザト−スペースコム・ゲーエムベーハー・ウント・コー・カーゲー | セラミックインレーを備えた回路板 |
| JP2016500485A (ja) * | 2012-12-21 | 2016-01-12 | エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ | コンポーネントキャリア及びコンポーネントキャリアアセンブリ |
| WO2019130746A1 (ja) * | 2017-12-27 | 2019-07-04 | 株式会社村田製作所 | 半導体複合装置およびそれに用いられるパッケージ基板 |
| JP2019121699A (ja) * | 2018-01-09 | 2019-07-22 | Tdk株式会社 | 多層基板、部品実装基板、放熱構造体および電気機器 |
| JP2020191410A (ja) * | 2019-05-23 | 2020-11-26 | 三菱電機株式会社 | 放熱装置 |
| JP2021174906A (ja) * | 2020-04-27 | 2021-11-01 | Ｎｅｃプラットフォームズ株式会社 | 電子機器 |
| US11240912B2 (en) | 2019-03-11 | 2022-02-01 | Murata Manufacturing Co., Ltd. | Multilayer wiring substrate |
| CN115483315A (zh) * | 2022-10-19 | 2022-12-16 | 武汉云岭光电股份有限公司 | 高速率探测器芯片的to-can封装方法及装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63314858A (ja) * | 1987-06-18 | 1988-12-22 | Ibiden Co Ltd | 表面実装部品用パッケ−ジ |
| JPH01199460A (ja) * | 1988-02-04 | 1989-08-10 | Toshiba Corp | 回路基板 |
| JPH032699U (ja) * | 1989-05-31 | 1991-01-11 | ||
| JPH0396075U (ja) * | 1990-01-22 | 1991-10-01 | ||
| JPH054576U (ja) * | 1991-06-26 | 1993-01-22 | 日本電気株式会社 | 集積回路の放熱実装構造 |
| JPH06302728A (ja) * | 1993-04-12 | 1994-10-28 | Oki Electric Ind Co Ltd | セラミック多層基板上におけるｌｓｉ放熱構造 |
| JPH06310861A (ja) * | 1993-04-21 | 1994-11-04 | Oki Electric Ind Co Ltd | セラミック多層基板におけるサーマルビアの形成方法 |
| JPH07321471A (ja) * | 1994-05-25 | 1995-12-08 | Oki Electric Ind Co Ltd | 多層基板 |
-
1994
- 1994-11-21 JP JP31244894A patent/JP3603354B2/ja not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63314858A (ja) * | 1987-06-18 | 1988-12-22 | Ibiden Co Ltd | 表面実装部品用パッケ−ジ |
| JPH01199460A (ja) * | 1988-02-04 | 1989-08-10 | Toshiba Corp | 回路基板 |
| JPH032699U (ja) * | 1989-05-31 | 1991-01-11 | ||
| JPH0396075U (ja) * | 1990-01-22 | 1991-10-01 | ||
| JPH054576U (ja) * | 1991-06-26 | 1993-01-22 | 日本電気株式会社 | 集積回路の放熱実装構造 |
| JPH06302728A (ja) * | 1993-04-12 | 1994-10-28 | Oki Electric Ind Co Ltd | セラミック多層基板上におけるｌｓｉ放熱構造 |
| JPH06310861A (ja) * | 1993-04-21 | 1994-11-04 | Oki Electric Ind Co Ltd | セラミック多層基板におけるサーマルビアの形成方法 |
| JPH07321471A (ja) * | 1994-05-25 | 1995-12-08 | Oki Electric Ind Co Ltd | 多層基板 |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001077540A (ja) * | 1999-09-06 | 2001-03-23 | Toshiba Corp | セラミック基板 |
| JP2001127224A (ja) * | 1999-10-29 | 2001-05-11 | Kyocera Corp | 絶縁性アルミナ質基板およびアルミナ質銅貼回路基板 |
| US7328505B2 (en) | 2001-07-06 | 2008-02-12 | Denso Corporation | Method for manufacturing multilayer circuit board |
| JP2005340790A (ja) * | 2004-04-30 | 2005-12-08 | Sharp Corp | 高周波半導体装置、送信装置および受信装置 |
| JP4684730B2 (ja) * | 2004-04-30 | 2011-05-18 | シャープ株式会社 | 高周波半導体装置、送信装置および受信装置 |
| JP2007096009A (ja) * | 2005-09-29 | 2007-04-12 | Sanyo Electric Co Ltd | 積層回路基板及びこれを具えた携帯型電子機器 |
| JP2011023384A (ja) * | 2009-07-13 | 2011-02-03 | Denso Corp | 回路基板 |
| JP2011061131A (ja) * | 2009-09-14 | 2011-03-24 | Nec Corp | 半導体装置 |
| JP2018139317A (ja) * | 2012-12-21 | 2018-09-06 | エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ | コンポーネントキャリア及びコンポーネントキャリアアセンブリ |
| JP2016500485A (ja) * | 2012-12-21 | 2016-01-12 | エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ | コンポーネントキャリア及びコンポーネントキャリアアセンブリ |
| US10021776B2 (en) | 2012-12-21 | 2018-07-10 | Epcos Ag | Component carrier and component carrier arrangement |
| WO2015004952A1 (ja) * | 2013-07-09 | 2015-01-15 | 株式会社村田製作所 | 回路基板 |
| JP2015103809A (ja) * | 2013-11-25 | 2015-06-04 | テザト−スペースコム・ゲーエムベーハー・ウント・コー・カーゲー | セラミックインレーを備えた回路板 |
| US10292254B2 (en) | 2013-11-25 | 2019-05-14 | Tesat-Spacecom Gmbh & Co. Kg | Circuit board with ceramic inlays |
| CN111566811A (zh) * | 2017-12-27 | 2020-08-21 | 株式会社村田制作所 | 半导体复合装置及其所使用的封装基板 |
| TWI694584B (zh) * | 2017-12-27 | 2020-05-21 | 日商村田製作所股份有限公司 | 半導體複合裝置及用於其之封裝基板 |
| WO2019130746A1 (ja) * | 2017-12-27 | 2019-07-04 | 株式会社村田製作所 | 半導体複合装置およびそれに用いられるパッケージ基板 |
| JPWO2019130746A1 (ja) * | 2017-12-27 | 2020-09-17 | 株式会社村田製作所 | 半導体複合装置およびそれに用いられるパッケージ基板 |
| US11121123B2 (en) | 2017-12-27 | 2021-09-14 | Murata Manufacturing Co., Ltd. | Semiconductor composite device and package board used therein |
| US11552020B2 (en) | 2017-12-27 | 2023-01-10 | Murata Manufacturing Co., Ltd. | Semiconductor composite device and package board used therein |
| CN111566811B (zh) * | 2017-12-27 | 2023-11-24 | 株式会社村田制作所 | 半导体复合装置及其所使用的封装基板 |
| JP2019121699A (ja) * | 2018-01-09 | 2019-07-22 | Tdk株式会社 | 多層基板、部品実装基板、放熱構造体および電気機器 |
| US11240912B2 (en) | 2019-03-11 | 2022-02-01 | Murata Manufacturing Co., Ltd. | Multilayer wiring substrate |
| US11871513B2 (en) | 2019-03-11 | 2024-01-09 | Murata Manufacturing Co., Ltd. | Multilayer wiring substrate |
| JP2020191410A (ja) * | 2019-05-23 | 2020-11-26 | 三菱電機株式会社 | 放熱装置 |
| JP2021174906A (ja) * | 2020-04-27 | 2021-11-01 | Ｎｅｃプラットフォームズ株式会社 | 電子機器 |
| CN115483315A (zh) * | 2022-10-19 | 2022-12-16 | 武汉云岭光电股份有限公司 | 高速率探测器芯片的to-can封装方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3603354B2 (ja) | 2004-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5856913A (en) | Multilayer semiconductor device having high packing density | |
| JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JP3817453B2 (ja) | 半導体装置 | |
| JP3288840B2 (ja) | 半導体装置およびその製造方法 | |
| JP3603354B2 (ja) | 混成集積回路装置 | |
| JP2988243B2 (ja) | パワー混成集積回路装置 | |
| JP3164658B2 (ja) | 電子回路装置 | |
| JP2735912B2 (ja) | インバータ装置 | |
| JPH09199823A (ja) | チップオンボードプリント配線板 | |
| KR100618759B1 (ko) | 하이브리드 모듈 | |
| US6989590B2 (en) | Power semiconductor device with a control circuit board that includes filled through holes | |
| JPH08148647A (ja) | 半導体装置 | |
| JP2735920B2 (ja) | インバータ装置 | |
| JPH0613487A (ja) | マルチチップモジュール | |
| WO2023189930A1 (ja) | 半導体素子および半導体装置 | |
| JPH05218226A (ja) | 多層配線基板 | |
| US20240063105A1 (en) | Semiconductor assembly having dual conduction channels for electricity and heat passage | |
| JP2867737B2 (ja) | 混成集積回路 | |
| JP2947468B2 (ja) | 複合電子回路装置 | |
| JP2555993B2 (ja) | 半導体装置 | |
| JP2583507B2 (ja) | 半導体実装回路装置 | |
| JP2000156430A (ja) | 半導体装置 | |
| JP2000138340A (ja) | ハイブリッドモジュール | |
| JPH065752A (ja) | 半導体装置 | |
| JPH0131689B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040323 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040920 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |