WO2023171351A1 - 回路基板及び回路基板の製造方法 - Google Patents

回路基板及び回路基板の製造方法 Download PDF

Info

Publication number
WO2023171351A1
WO2023171351A1 PCT/JP2023/006094 JP2023006094W WO2023171351A1 WO 2023171351 A1 WO2023171351 A1 WO 2023171351A1 JP 2023006094 W JP2023006094 W JP 2023006094W WO 2023171351 A1 WO2023171351 A1 WO 2023171351A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulator layer
layer
circuit board
insulator
conductor
Prior art date
Application number
PCT/JP2023/006094
Other languages
English (en)
French (fr)
Inventor
恒亮 西尾
隆之 島村
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2023171351A1 publication Critical patent/WO2023171351A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Definitions

  • the present invention relates to a circuit board having a structure in which a plurality of insulating layers are stacked.
  • This resin substrate includes a resin base material, an interlayer connection conductor, and two conductors.
  • the resin base material has a structure in which a plurality of insulating base material layers are laminated in the vertical direction.
  • the two conductors are provided on the upper main surface and the lower main surface of the insulator layer.
  • the interlayer connection conductor vertically penetrates the insulator layer. Thereby, the interlayer connection conductor electrically connects the two conductors.
  • an object of the present invention is to provide a circuit board and a method for manufacturing a circuit board that can suppress the occurrence of connection failures between interlayer connection conductors and conductor layers.
  • a circuit board includes: A plurality of insulator layers are laminated in the Z-axis direction, including a first insulator layer and a second insulator layer having a Young's modulus at room temperature higher than the Young's modulus at room temperature of the first insulator layer.
  • each of the plurality of insulator layers has a negative main surface located in the negative direction of the Z-axis and a positive main surface located in the positive direction of the Z-axis, a laminate, wherein the negative main surface of the second insulator layer is in contact with the positive main surface of the first insulator layer; an interlayer connection conductor provided inside a through hole penetrating the first insulator layer and the second insulator layer in the Z-axis direction; a first conductor located on the negative main surface of the insulating layer located in the negative direction of the Z-axis from the second insulating layer and in contact with an end of the interlayer connection conductor in the negative direction of the Z-axis; layer and a second conductor layer located on the front main surface of the second insulator layer and in contact with an end in the positive direction of the Z axis of the interlayer connection conductor; It is equipped with The surface roughness of the portion of the inner peripheral surface of the through hole located on the second insulating layer is greater than the surface roughness
  • a method for manufacturing a circuit board includes: A preparation step of preparing a first insulator layer and a second insulator layer having a negative main surface located in the negative direction of the Z-axis and a positive main surface located in the positive direction of the Z-axis, the second insulator layer the layer has a Young's modulus at room temperature higher than the Young's modulus at room temperature of the first insulator layer, and a second conductor layer is provided on the main surface of the second insulator layer, a preparatory step; , After the preparation step, the first insulator layer and the second insulator layer are connected so that the negative main surface of the second insulator layer on the Z axis is in contact with the positive main surface of the first insulator layer.
  • circuit board and the method for manufacturing a circuit board according to the present invention it is possible to suppress the occurrence of a connection failure between an interlayer connection conductor and a conductor layer.
  • FIG. 1 is an exploded perspective view of the circuit board 10.
  • FIG. 2 is a cross-sectional view of the right end portion of the circuit board 10.
  • FIG. 3 is a rear view of the electronic device 1 including the circuit board 10.
  • FIG. 4 is a cross-sectional view of the circuit board 10 during manufacture.
  • FIG. 5 is a cross-sectional view of the circuit board 10 during manufacture.
  • FIG. 6 is a cross-sectional view of the circuit board 10 during manufacture.
  • FIG. 7 is a cross-sectional view of the circuit board 10 during manufacture.
  • FIG. 8 is a cross-sectional view of the circuit board 10 during manufacture.
  • FIG. 9 is a sectional view of the right end portion of the circuit board 10a.
  • FIG. 10 is a sectional view of the right end portion of the circuit board 10b.
  • FIG. 11 is a cross-sectional view of the right end portion of the circuit board 10c.
  • FIG. 12 is a sectional view of the right end portion of the circuit board 10d.
  • FIG. 13 is a cross-sectional view of the right end portion of the circuit board 10e.
  • FIG. 1 is an exploded perspective view of the circuit board 10.
  • FIG. 2 is a cross-sectional view of the right end portion of the circuit board 10.
  • FIG. 2 shows a cross section perpendicular to the front-rear direction.
  • direction is defined as follows.
  • the stacking direction of the stacked body 12 of the circuit board 10 is defined as the vertical direction.
  • the up-down direction coincides with the Z-axis direction.
  • the upward direction is the positive direction of the Z axis.
  • the downward direction is the negative direction of the Z axis.
  • the direction in which the signal conductor layer 20 of the circuit board 10 extends is defined as the left-right direction.
  • the line width direction of the signal conductor layer 20 is defined as the front-back direction.
  • the up-down direction, the front-back direction, and the left-right direction are orthogonal to each other. Note that the upper and lower directions in the vertical direction may be interchanged, the left and right directions in the horizontal direction may be interchanged, and the front and rear directions in the longitudinal direction may be interchanged.
  • X is a component or member of the circuit board 10.
  • each part of X is defined as follows.
  • the front part of the X means the front half of the X.
  • the rear part of the X means the rear half of the X.
  • the left part of X means the left half of X.
  • the right side of X means the right half of X.
  • the upper part of X means the upper half of X.
  • the lower part of X means the lower half of X.
  • the front end of X means the front end of X.
  • the rear end of X means the end of X in the rear direction.
  • the left end of X means the left end of X.
  • the right end of X means the right end of X.
  • the upper end of X means the upper end of X.
  • the lower end of X means the lower end of X.
  • the front end of X means the front end of X and its vicinity.
  • the rear end of X means the rear end of X and its vicinity.
  • the left end of X means the left end of X and its vicinity.
  • the right end of X means the right end of X and its vicinity.
  • the upper end of X means the upper end of X and its vicinity.
  • the lower end of X means the lower end of X and its vicinity.
  • the circuit board 10 transmits high frequency signals.
  • the circuit board 10 is used to electrically connect two circuits in an electronic device such as a smartphone.
  • the circuit board 10 includes a laminate 12, a signal conductor layer 20, a first ground conductor layer 22, a second ground conductor layer 24, signal terminals 26a, 26b, connection conductor layers 28a, 28b, 30a, 30b, 32a, 32b, 34a, 34b, interlayer connection conductors v1 to v4, and a plurality of interlayer connection conductors v5, v6.
  • the laminate 12 has a plate shape. Therefore, the laminate 12 has an upper main surface and a lower main surface.
  • the upper main surface and the lower main surface of the laminate 12 have a rectangular shape with long sides extending in the left-right direction. Therefore, the length of the laminate 12 in the left-right direction is longer than the length of the laminate 12 in the front-rear direction.
  • the laminate 12 has flexibility.
  • the laminate 12 has a structure in which insulator layers 16a, 16b, 17a to 17e, 18a, and 18b are stacked in the vertical direction (Z-axis direction).
  • the insulator layers 18a, 16a, 17a, 16b, 17b to 17e, and 18b are stacked in this order from top to bottom.
  • the insulator layers 16a, 16b, 17a to 17e, 18a, 18b have a lower main surface (a negative main surface located in the negative direction of the Z-axis) and an upper main surface (a positive main surface located in the positive direction of the Z-axis). have.
  • the lower main surface (negative main surface) of the insulator layer 16a (second insulator layer) is in contact with the upper main surface (positive main surface) of the insulator layer 17a (first insulator layer).
  • the lower main surface (negative main surface) of the insulator layer 16b (second insulator layer) is in contact with the upper main surface (positive main surface) of the insulator layer 17b (first insulator layer).
  • the insulator layers 16a, 16b, 17a to 17e, 18a, and 18b have the same rectangular shape as the laminate 12 when viewed in the vertical direction.
  • the insulator layers 16a, 16b, 17a to 17e are flexible dielectric sheets.
  • the material of the insulator layers 16a, 16b, 17a to 17e is, for example, thermoplastic resin.
  • the insulator layers 16a and 16b (second insulator layers) have a Young's modulus at room temperature that is higher than the Young's modulus at room temperature of the insulator layers 17a to 17e (first insulator layers).
  • the material of the insulator layers 16a and 16b is, for example, fluororesin.
  • the material of the insulator layers 17a to 17e is, for example, liquid crystal polymer.
  • the thickness of the insulator layers 16a, 16b (second insulator layer) in the vertical direction (Z-axis direction) is the thickness of the insulator layers 17a, 17b (first insulator layer) in the vertical direction (Z-axis direction). smaller.
  • the vertical thickness of the insulating layer is, for example, the average value of the entire vertical thickness of the insulating layer.
  • the insulator layers 18a and 18b will be described later.
  • the signal conductor layer 20 is provided on the laminate 12, as shown in FIG.
  • the signal conductor layer 20 is located on the upper main surface of the insulator layer 17c.
  • the signal conductor layer 20 (second conductor layer) is the insulator layer 17b (first insulator layer) located below (in the negative direction of the Z axis) than the insulator layer 16b (second insulator layer). It is located on the lower principal plane (negative principal plane) of.
  • the signal conductor layer 20 has a linear shape.
  • the signal conductor layer 20 extends in the left-right direction. A high frequency signal is transmitted to the signal conductor layer 20 .
  • the first ground conductor layer 22 is provided on the laminate 12, as shown in FIG.
  • the first ground conductor layer 22 is provided above the signal conductor layer 20 so as to overlap with the signal conductor layer 20 when viewed in the vertical direction.
  • the first ground conductor layer 22 (second conductor layer) is located on the upper main surface (front main surface) of the insulator layer 16a (second insulator layer). Further, the first ground conductor layer 22 covers substantially the entire upper main surface of the insulator layer 16a. A ground potential is connected to the first ground conductor layer 22 .
  • the second ground conductor layer 24 is provided on the laminate 12, as shown in FIG.
  • the second ground conductor layer 24 is provided below the signal conductor layer 20 so as to overlap with the signal conductor layer 20 when viewed in the vertical direction.
  • the second ground conductor layer 24 is located on the lower main surface of the insulator layer 17e. Further, the second ground conductor layer 24 covers substantially the entire lower main surface of the insulator layer 17e.
  • a ground potential is connected to the second ground conductor layer 24 .
  • the signal conductor layer 20, first ground conductor layer 22, and second ground conductor layer 24 as described above have a strip line structure.
  • the signal terminal 26b is provided at the right end of the laminate 12. More specifically, the signal terminal 26b (second conductor layer) is located on the upper main surface (front main surface) of the insulator layer 16a (second insulator layer). The signal terminal 26b overlaps the right end portion of the signal conductor layer 20 when viewed in the vertical direction. The signal terminal 26b has a rectangular shape when viewed in the vertical direction. The signal terminal 26b is an external terminal to which a high frequency signal is input/output. The signal terminal 26b is not in contact with the first ground conductor layer 22.
  • connection conductor layer 28b is provided at the right end of the laminate 12. More specifically, the connection conductor layer 28b (second conductor layer) is located on the upper main surface (front main surface) of the insulator layer 16b (second insulator layer). In other words, the connection conductor layer 28b (first conductor layer) is the insulator layer 17a (first insulator layer) located below (in the negative direction of the Z axis) than the insulator layer 16a (second insulator layer). It is located on the lower principal plane (negative principal plane) of.
  • the connection conductor layer 28b functions as a first conductor layer for the interlayer connection conductor v2a, and functions as a second conductor layer for the interlayer connection conductor v2b.
  • the connection conductor layer 28b overlaps the right end portion of the signal conductor layer 20 when viewed in the vertical direction.
  • the connection conductor layer 28b has a rectangular shape when viewed in the vertical direction.
  • connection conductor layer 30b is provided at the right end of the laminate 12. More specifically, the connection conductor layer 30b (second conductor layer) is located on the upper main surface (front main surface) of the insulator layer 16b (second insulator layer). The connection conductor layer 30b is located to the right of the connection conductor layer 28b. In other words, the connection conductor layer 30b (first conductor layer) is the insulator layer 17a (first insulator layer) located below (in the negative direction of the Z axis) than the insulator layer 16a (second insulator layer). It is located on the lower principal plane (negative principal plane) of. The connection conductor layer 30b overlaps the first ground conductor layer 22 and the second ground conductor layer 24 when viewed in the vertical direction. The connection conductor layer 30b has a rectangular shape when viewed in the vertical direction.
  • connection conductor layer 32b is provided at the right end of the laminate 12. More specifically, the connection conductor layer 32b (second conductor layer) is located on the upper main surface of the insulator layer 17c. In other words, the connection conductor layer 32b (first conductor layer) is the insulator layer 17b (first insulator layer) located below (in the negative direction of the Z axis) than the insulator layer 16b (second insulator layer). It is located on the lower principal plane (negative principal plane) of. The connection conductor layer 32b overlaps the first ground conductor layer 22 and the second ground conductor layer 24 when viewed in the vertical direction. The connection conductor layer 32b has a rectangular shape when viewed in the vertical direction.
  • connection conductor layer 34b is provided at the right end of the laminate 12. More specifically, the connection conductor layer 34b is located on the upper main surface of the insulator layer 17d. The connection conductor layer 34b overlaps the first ground conductor layer 22 and the second ground conductor layer 24 when viewed in the vertical direction. The connection conductor layer 34b has a rectangular shape when viewed in the vertical direction.
  • the interlayer connection conductor v2 electrically connects the signal terminal 26b, the connection conductor layer 28b, and the right end portion of the signal conductor layer 20. More specifically, the interlayer connection conductor v2 includes interlayer connection conductors v2a and v2b.
  • the interlayer connection conductor v2a is provided inside a through hole that penetrates the insulator layer 16a (second insulator layer) and the insulator layer 17a (first insulator layer) in the vertical direction (Z-axis direction). Thereby, the signal terminal 26b (second conductor layer) is in contact with the upper end (end in the positive direction of the Z-axis) of the interlayer connection conductor v2a.
  • connection conductor layer 28b (first conductor layer) is in contact with the lower end (end in the negative direction of the Z-axis) of the interlayer connection conductor v2a.
  • the interlayer connection conductor v2a does not penetrate the connection conductor layer 28b (first conductor layer) and the signal terminal 26b (second conductor layer) in the vertical direction (Z-axis direction).
  • the interlayer connection conductor v2a has a truncated cone shape.
  • the area of the upper end (end in the positive direction of the Z-axis) of the interlayer connection conductor v2a is smaller than the area of the lower end (end in the negative direction of the Z-axis) of the interlayer connection conductor v2a.
  • the surface roughness of the portion Pa located on the insulator layer 16a (second insulator layer) on the inner circumferential surface of the through hole is determined by The surface roughness is larger than that of the portion Pb located in the body layer).
  • the interlayer connection conductor v2b is provided inside a through hole that penetrates the insulator layer 16b (second insulator layer) and the insulator layer 17b (first insulator layer) in the vertical direction (Z-axis direction).
  • the connection conductor layer 28b (second conductor layer) is in contact with the upper end (end in the positive direction of the Z-axis) of the interlayer connection conductor v2b.
  • the right end of the signal conductor layer 20 (first conductor layer) is in contact with the lower end (end in the negative direction of the Z-axis) of the interlayer connection conductor v2b.
  • the interlayer connection conductor v2b does not penetrate the signal conductor layer 20 (first conductor layer) and the connection conductor layer 28b (second conductor layer) in the vertical direction (Z-axis direction).
  • the interlayer connection conductor v2b has a truncated cone shape.
  • the area of the upper end (end in the positive direction of the Z-axis) of the interlayer connection conductor v2b is smaller than the area of the lower end (end in the negative direction of the Z-axis) of the interlayer connection conductor v2b.
  • the surface roughness of the portion Pa located on the insulating layer 16b (second insulating layer) on the inner circumferential surface of the through hole is determined by The surface roughness is larger than that of the portion Pb located in the body layer).
  • the interlayer connection conductor v4 electrically connects the first ground conductor layer 22, the connection conductor layer 30b, the connection conductor layer 32b, the connection conductor layer 34b, and the second ground conductor layer 24. More specifically, the interlayer connection conductor v4 includes interlayer connection conductors v4a, v4b, v4c, v4d, and v4e.
  • the interlayer connection conductor v4a is provided inside a through hole that penetrates the insulator layer 16a (second insulator layer) and the insulator layer 17a (first insulator layer) in the vertical direction (Z-axis direction).
  • the first ground conductor layer 22 (second conductor layer) is in contact with the upper end (end in the positive direction of the Z-axis) of the interlayer connection conductor v4a.
  • the connection conductor layer 30b (first conductor layer) is in contact with the lower end (end in the negative direction of the Z axis) of the interlayer connection conductor v4a.
  • the interlayer connection conductor v4a does not penetrate the connection conductor layer 30b (first conductor layer) and the first ground conductor layer 22 (second conductor layer) in the vertical direction (Z-axis direction).
  • the interlayer connection conductor v4a has a truncated cone shape.
  • the area of the upper end (end in the positive direction of the Z-axis) of the interlayer connection conductor v4a is smaller than the area of the lower end (end in the negative direction of the Z-axis) of the interlayer connection conductor v4a.
  • the surface roughness of the portion Pa located on the insulator layer 16a (second insulator layer) on the inner circumferential surface of the through hole is determined by The surface roughness is larger than that of the portion Pb located in the body layer).
  • the interlayer connection conductor v4b is provided inside a through hole that penetrates the insulator layer 16b (second insulator layer) and the insulator layer 17b (first insulator layer) in the vertical direction (Z-axis direction).
  • the connection conductor layer 30b (second conductor layer) is in contact with the upper end (end in the positive direction of the Z-axis) of the interlayer connection conductor v4b.
  • the connection conductor layer 32b (first conductor layer) is in contact with the lower end (end in the negative direction of the Z-axis) of the interlayer connection conductor v4b.
  • the interlayer connection conductor v4b does not penetrate the connection conductor layer 32b (first conductor layer) and the connection conductor layer 30b (second conductor layer) in the vertical direction (Z-axis direction).
  • the interlayer connection conductor v4b has a truncated cone shape.
  • the area of the upper end (end in the positive direction of the Z-axis) of the interlayer connection conductor v4b is smaller than the area of the lower end (end in the negative direction of the Z-axis) of the interlayer connection conductor v4b.
  • the surface roughness of the portion Pa located on the insulating layer 16b (second insulating layer) on the inner circumferential surface of the through hole is determined by The surface roughness is larger than that of the portion Pb located in the body layer).
  • the interlayer connection conductor v4c is provided inside a through hole that vertically penetrates the insulator layer 17c. Thereby, the connection conductor layer 32b is in contact with the upper end portion of the interlayer connection conductor v4c. The connection conductor layer 34b is in contact with the lower end of the interlayer connection conductor v4c. However, the interlayer connection conductor v4c does not vertically penetrate the connection conductor layer 34b and the connection conductor layer 32b. Moreover, the interlayer connection conductor v4c has a truncated cone shape. When viewed in the vertical direction, the area of the upper end of the interlayer connection conductor v4c is smaller than the area of the lower end of the interlayer connection conductor v4c.
  • Each of the interlayer connection conductors v4d and v4e is provided inside a through hole that vertically penetrates the insulator layers 17d and 17e.
  • the interlayer connection conductor v4d and the interlayer connection conductor v4e are connected so as to be lined up in the vertical direction. Thereby, the connection conductor layer 34b is in contact with the upper end portion of the interlayer connection conductor v4d.
  • the second ground conductor layer 24 is in contact with the lower end of the interlayer connection conductor v4e.
  • the interlayer connection conductor v4d does not vertically penetrate the connection conductor layer 34b.
  • the interlayer connection conductor v4e does not penetrate the second ground conductor layer 24 in the vertical direction.
  • the interlayer connection conductors v4d and v4e have a truncated cone shape.
  • the area of the upper end of the interlayer connection conductor v4d is smaller than the area of the lower end of the interlayer connection conductor v4d.
  • the area of the lower end of the interlayer connection conductor v4e is smaller than the area of the upper end of the interlayer connection conductor v4e.
  • the vertical position of the lower end of the interlayer connecting conductor v4d and the vertical position of the upper end of the interlayer connecting conductor v4e are the vertical position of the lower main surface of the insulating layer 17d and the vertical direction of the upper main surface of the insulating layer 17e. matches the position of
  • a conductor layer that contacts the interlayer connection conductors v2a and v4a is not provided between the insulator layer 17a (first insulator layer) and the insulator layer 16a (second insulator layer).
  • no conductor layer is provided between the insulator layer 17a (first insulator layer) and the insulator layer 16a (second insulator layer).
  • no conductor layer that contacts the interlayer connection conductors v2b and v4b is provided between the insulator layer 17b (first insulator layer) and the insulator layer 16b (second insulator layer).
  • no conductor layer is provided between the insulator layer 17b (first insulator layer) and the insulator layer 16b (second insulator layer).
  • a plurality of interlayer connection conductors v5 are located in front of the signal conductor layer 20.
  • the plurality of interlayer connection conductors v5 are lined up in a row in the left-right direction.
  • the plurality of interlayer connection conductors v5 electrically connect the first ground conductor layer 22 and the second ground conductor layer 24.
  • the structure of the plurality of interlayer connection conductors v5 is the same as that of the interlayer connection conductor v4, a description thereof will be omitted.
  • the plurality of interlayer connection conductors v6 are located after the signal conductor layer 20.
  • the plurality of interlayer connection conductors v6 are lined up in a row in the left-right direction.
  • the plurality of interlayer connection conductors v6 electrically connect the first ground conductor layer 22 and the second ground conductor layer 24.
  • the structure of the plurality of interlayer connection conductors v6 is the same as that of the interlayer connection conductor v4, a description thereof will be omitted.
  • the insulator layers 18a and 18b are flexible protective layers.
  • the insulator layers 18a and 18b have the same rectangular shape as the laminate 12 when viewed in the vertical direction.
  • the insulator layer 18a covers substantially the entire upper main surface of the insulator layer 16a. Thereby, the insulator layer 18a protects the first ground conductor layer 22.
  • openings h1 to h6 are provided in the insulator layer 18a.
  • the opening h4 overlaps the signal terminal 26b when viewed in the vertical direction. Thereby, the signal terminal 26b is exposed to the outside from the circuit board 10 via the opening h4.
  • the opening h5 is provided after the opening h4.
  • the opening h5 overlaps with the first ground conductor layer 22 when viewed in the vertical direction. As a result, a portion of the first ground conductor layer 22 is exposed to the outside from the circuit board 10 via the opening h5.
  • a portion of the first ground conductor layer 22 functions as a ground terminal.
  • the opening h6 is provided in front of the opening h4.
  • the opening h6 overlaps with the first ground conductor layer 22 when viewed in the vertical direction.
  • a portion of the first ground conductor layer 22 is exposed to the outside from the circuit board 10 via the opening h6.
  • a portion of the first ground conductor layer 22 functions as a ground terminal.
  • the insulator layer 18b covers substantially the entire lower main surface of the insulator layer 17e. Thereby, the insulator layer 18b covers the second ground conductor layer 24.
  • the structure of the right end portion of the circuit board 10 has been described above.
  • the structure of the left end of the circuit board 10 has a bilaterally symmetrical relationship with the structure of the right end of the circuit board 10. Therefore, description of the structure of the left end portion of the circuit board 10 will be omitted.
  • the first ground conductor layer 22, second ground conductor layer 24, signal terminals 26a, 26b, connection conductor layers 28a, 28b, 30a, 30b, 32a, 32b, 34a, 34b are, for example, insulator layer 16a.
  • 16b, 17a to 17e are formed by etching the metal foil provided on the upper or lower main surfaces of the plates.
  • the metal foil is, for example, copper foil.
  • first ground conductor layer 22 the second ground conductor layer 24, the signal terminals 26a, 26b, the connection conductor layers 28a, 28b, 30a, 30b, 32a, 32b, 34a, 34b (first conductor layer/second conductor layer)
  • copper foil chemically bonds with fluororesin. Therefore, the first ground conductor layer 22 and the signal terminals 26a, 26b are firmly fixed to the insulator layer 16b.
  • the connection conductor layers 28a, 28b, 30a, 30b are firmly fixed to the insulator layer 16b.
  • interlayer connection conductors v1 to v6 are, for example, via hole conductors.
  • the via hole conductor is produced by forming through holes in the insulator layers 16a, 16b, 17a to 17e, filling the through holes with conductive paste, and sintering the conductive paste.
  • Conductive paste is a mixture of metal powder and resin.
  • FIG. 3 is a rear view of the electronic device 1 including the circuit board 10.
  • the electronic device 1 is, for example, a portable wireless communication terminal.
  • the electronic device 1 is, for example, a smartphone.
  • the circuit board 10 is used with the laminate 12 bent, as shown in FIG. "The laminate 12 is bent" means that the laminate 12 is deformed and bent by applying an external force to the laminate 12.
  • the deformation may be elastic deformation, plastic deformation, or both elastic deformation and plastic deformation.
  • the laminate 12 has a first section A1, a second section A2, and a third section A3.
  • the first section A1, the second section A2, and the third section A3 are arranged in this order from left to right.
  • the first section A1 and the third section A3 are not bent.
  • the second section A2 is bent downward (in the Z-axis direction) in the first section A1 with respect to the first section A1.
  • the first section A1 and the third section A3 may also be slightly bent. In this case, the radius of curvature of the first section A1 and the radius of curvature of the third section A3 are larger than the radius of curvature of the second section A2.
  • the electronic device 1 includes a circuit board 10, connectors 50a, 50b, 150a, 150b, and circuit boards 100a, 100b.
  • the connector 50a is mounted on the left end of the upper main surface of the circuit board 10.
  • the connector 150b is mounted on the right end of the upper main surface of the circuit board 10.
  • the connector 150a is mounted on the lower main surface of the circuit board 100a. Connector 150a is connected to connector 50a. Connector 150b is mounted on the lower main surface of circuit board 100b. Connector 150b is connected to connector 50b. Thereby, the circuit board 10 electrically connects the circuit board 100a and the circuit board 100b.
  • circuit board 10 Next, a method for manufacturing the circuit board 10 will be described with reference to the drawings. 4 to 8 are cross-sectional views of the circuit board 10 during manufacture.
  • insulator layers 17a and 17b each have a lower main surface (a negative main surface located in the negative direction of the Z-axis) and an upper main surface (a positive main surface located in the positive direction of the Z-axis).
  • 1 insulator layer) and insulator layers 16a and 16b (second insulator layer) (preparation step).
  • the insulator layers 16a and 16b (second insulator layers) have a Young's modulus at room temperature that is higher than the Young's modulus at room temperature of the insulator layers 17a and 17b (first insulator layer). In this specification, normal temperature is 5°C or more and 35°C or less.
  • a conductor layer 200a (second conductor layer) is provided on the upper main surface (front main surface) of the insulator layer 16a (second insulator layer).
  • a conductor layer 200b (second conductor layer) is provided on the upper main surface (front main surface) of the insulator layer 16b (second insulator layer).
  • insulator layers 17c to 17e are prepared.
  • a conductor layer 200c is provided on the upper main surface of the insulator layer 17c.
  • a conductor layer 200d is provided on the upper main surface of the insulator layer 17d.
  • a conductor layer 200e is provided on the upper main surface of the insulator layer 17e.
  • the insulator layer 17a (first insulator layer) and the insulator layer 16a (second insulator layer) are stacked so that the main surfaces thereof are in contact with each other (stacking step).
  • the insulator layer 17a and the insulator layer 16a are thermocompression bonded by subjecting the insulator layer 17a and the insulator layer 16a to heat treatment and pressure treatment.
  • the lower main surface (negative main surface) of the insulator layer 16b (second insulator layer) is in contact with the upper main surface (positive main surface) of the insulator layer 17b (first insulator layer).
  • the insulator layer 17b (first insulator layer) and the insulator layer 16b (second insulator layer) are laminated (lamination step). At this time, the insulator layer 17b and the insulator layer 16b are thermocompression bonded by subjecting the insulator layer 17b and the insulator layer 16b to heat treatment and pressure treatment.
  • the conductor layers 200a to 200e are patterned by a photolithography process (patterning process).
  • the first ground conductor layer 22, the second ground conductor layer 24, the signal terminals 26a, 26b, and the connection conductor layers 28a, 28b, 30a, 30b, 32a, 32b, 34a, 34b are formed.
  • a beam is irradiated to form a through hole H that penetrates the insulator layer 17a (first insulator layer) and the insulator layer 16a (second insulator layer) in the vertical direction (Z-axis direction) (through hole formation).
  • a laser beam is irradiated so that the through-hole H does not penetrate the conductor layer 200a (second conductor layer) in the vertical direction (Z-axis direction).
  • a laser beam is irradiated from a space located below (in the negative direction of the Z axis) the insulator layer 17b (first insulator layer) and the insulator layer 16b (second insulator layer), and the insulator layer is A through hole H passing through the insulating layer 17b (first insulating layer) and the insulating layer 16b (second insulating layer) in the vertical direction (Z-axis direction) is formed (through hole forming step).
  • a laser beam is irradiated so that the through-hole H does not penetrate the conductor layer 200b (second conductor layer) in the vertical direction (Z-axis direction).
  • Insulator layers 17c to 17e are also irradiated with a laser beam to form through holes H.
  • the laser beam is irradiated while increasing the intensity of the laser beam over time.
  • the increase in the intensity of the laser beam may be continuous or stepwise.
  • the surface roughness of the portion Pa located in the insulator layer 16a (second insulator layer) on the inner circumferential surface of the through hole is changed from the surface roughness of the portion Pa located on the insulator layer 17a (the first The surface roughness is larger than that of the portion Pb located in the insulator layer).
  • the surface roughness of the portion Pa located in the insulator layer 16b (second insulator layer) on the inner circumferential surface of the through hole is as follows: The surface roughness is larger than that of the portion Pb located in the insulator layer).
  • interlayer connection conductors v1 to v6 are formed inside the through-hole H (interlayer connection conductor formation step).
  • the through holes H are filled with conductive paste.
  • insulator layers 16a, 16b including insulator layers 17a, 17b (first insulator layer) and insulator layers 16a, 16b (second insulator layer), 17a to 17e, 18a, and 18b are stacked (second stacking step).
  • the insulator layers 16a, 16b, 17a to 17e, 18a, and 18b are thermocompression bonded by subjecting the insulator layers 16a, 16b, 17a to 17e, 18a, and 18b to heat treatment and pressure treatment. .
  • the heat treatment the insulator layers 16a, 16b, 17a to 17e, 18a, and 18b are fused and the conductive paste in the through hole H is solidified.
  • the circuit board 10 it is possible to suppress the occurrence of a connection failure between the interlayer connection conductor v2a and the signal terminal 26b.
  • the insulator layer 16a (second insulator layer) has a Young's modulus at room temperature that is higher than the Young's modulus at room temperature of the insulator layer 17a (first insulator layer) (condition 1). ).
  • the surface roughness of the portion Pa located on the insulator layer 16a (second insulator layer) on the inner circumferential surface of the through hole is determined by The surface roughness is larger than that of the portion Pb located in the body layer (condition 2).
  • the interlayer connection conductor v2a comes to strongly adhere to the hard insulator layer 16a.
  • the interlayer connection conductor v2a comes to be held by the insulator layer 16a due to the anchor effect. As a result, the interlayer connection conductor v2a is prevented from coming off from the through hole when the laminate 12 is deformed or the like.
  • occurrence of a connection failure between the interlayer connection conductor v2a and the signal terminal 26b can be suppressed. Note that for the same reason as the interlayer connection conductor v2a, occurrence of connection failures is also suppressed in the interlayer connection conductors v2b, v4a, and v4b.
  • the proof of condition 1 is as follows. First, the insulator layers 16a and 17a are taken out from the laminate 12 to prepare a test piece. While cutting only the insulator layer 16a from the test piece, the Young's modulus of the test piece at room temperature is measured. When the Young's modulus of the test piece at room temperature decreases due to the removal of the insulator layer 16a, the Young's modulus of the insulator layer 16a at room temperature is higher than the Young's modulus of the insulator layer 17a at room temperature.
  • the proof of condition 2 is as follows.
  • the circuit board 10 is cut to form a cross section as shown in FIG. Then, the cross section is observed using SEM. At this time, an image of the inner circumferential surface of the through hole (that is, the surface formed by the insulating layer) is observed.
  • the surface roughness is measured by tracing an image of the inner peripheral surface of the through hole.
  • Surface roughness in this specification is, for example, arithmetic surface roughness. By tracing the image of the inner circumferential surface of the through hole, it is converted into height information at each location, and the arithmetic mean roughness is calculated according to the definition of arithmetic mean roughness.
  • the circuit board 10 it is possible to suppress the occurrence of a connection failure between the interlayer connection conductor v2a and the signal terminal 26b due to the following reasons. More specifically, when viewed in the vertical direction (Z-axis direction), the area of the upper end (end in the positive direction of the Z-axis) of the interlayer connection conductor v2a is the area of the lower end (end in the negative direction of the Z-axis) of the interlayer connection conductor v2a. smaller than the area of In such an interlayer connection conductor v2a, a connection failure is likely to occur between the upper end of the interlayer connection conductor v2a, which has a small area when viewed in the vertical direction, and the signal terminal 26b.
  • the lower main surface (negative main surface) of the insulator layer 16a (second insulator layer) is in contact with the upper main surface (positive main surface) of the insulator layer 17a (first insulator layer). That is, the insulator layer 16a is located on the insulator layer 17a.
  • the insulator layer 16a (second insulator layer) has a Young's modulus at room temperature that is higher than the Young's modulus at room temperature of the insulator layer 17a (first insulator layer).
  • the surface roughness of the portion Pa located on the insulator layer 16a (second insulator layer) on the inner circumferential surface of the through hole is different from the surface roughness of the portion Pa located on the insulator layer 17a (first insulator layer) on the inner circumferential surface of the through hole.
  • the surface roughness is larger than that of the portion Pb located in the body layer).
  • the upper end of the interlayer connection conductor v2a is prevented from shifting when the laminate 12 is deformed or the like.
  • occurrence of a connection failure between the interlayer connection conductor v2a and the signal terminal 26b can be suppressed. Note that for the same reason as the interlayer connection conductor v2a, occurrence of connection failures is also suppressed in the interlayer connection conductors v2b, v4a, and v4b.
  • the surface roughness of the portion Pa located on the insulator layer 16a (second insulator layer) on the inner circumferential surface of the through hole is equal to that of the insulator layer 17a (second insulator layer) on the inner circumferential surface of the through hole.
  • the surface roughness is larger than that of the portion Pb located in the first insulating layer). That is, the surface roughness of a portion of the interlayer connection conductor v2a is large. Therefore, the portion of the interlayer connection conductor v2a where loss is likely to occur in high frequency signals is reduced. Thereby, according to the circuit board 10, loss in the high frequency signal in the interlayer connection conductor v2a is suppressed. For the same reason as the interlayer connection conductor v2a, loss in high frequency signals is suppressed in the interlayer connection conductors v2b, v4a, and v4b.
  • the occurrence of loss in the high frequency signal in the interlayer connection conductor v2a is suppressed also for the following reasons. More specifically, the thickness of the insulator layers 16a, 16b (second insulator layer) in the vertical direction (Z-axis direction) is equal to the thickness of the insulator layers 17a, 17b (first insulator layer) in the vertical direction (Z-axis direction). ) is smaller than the thickness of As a result, the area of the portion Pb becomes smaller, so that the portion of the interlayer connection conductor v2a where loss is likely to occur in the high frequency signal is reduced. Therefore, according to the circuit board 10, loss in the high frequency signal in the interlayer connection conductor v2a is suppressed. For the same reason as the interlayer connection conductor v2a, loss in high frequency signals is suppressed in the interlayer connection conductors v2b, v4a, and v4b.
  • the connector 50b is mounted on the signal terminal 26b. Therefore, when a mating connector is connected to the connector 50b, force is likely to be applied to the signal terminal 26b. Therefore, a connection failure is likely to occur between the signal terminal 26b and the interlayer connection conductor v2a. Therefore, the insulator layers 16a and 17a located near the signal terminal 26b have the following structure.
  • the insulator layer 16a (second insulator layer) has a Young's modulus at room temperature that is higher than the Young's modulus at room temperature of the insulator layer 17a (first insulator layer).
  • the surface roughness of the portion Pa located on the insulator layer 16a (second insulator layer) on the inner circumferential surface of the through hole is determined by The surface roughness is larger than that of the portion Pb located in the body layer).
  • the material of the insulator layers 16a and 16b is different from the material of the insulator layers 17a and 17b. Thereby, various materials for the insulator layers 16a, 16b and various materials for the insulator layers 17a, 17b can be combined. As a result, various electrical properties and various mechanical properties can be obtained in the circuit board 10.
  • the insulator layers 16a and 16b have a Young's modulus at room temperature that is higher than the Young's modulus at room temperature of the insulator layers 17a and 17b (first insulator layer).
  • the thickness of the insulator layers 16a, 16b (second insulator layer) in the vertical direction (Z-axis direction) is smaller than the thickness of the insulator layers 17a, 17b (first insulator layer) in the vertical direction (Z-axis direction). . That is, the hard insulator layers 16a, 16b are thinner than the soft insulator layers 17a, 17b. Thereby, the laminate 12 can be easily bent.
  • FIG. 9 is a sectional view of the right end portion of the circuit board 10a.
  • the circuit board 10a differs from the circuit board 10 in that the interlayer connection conductors v2a, v2b, v4a to v4d are through-hole conductors and that an insulator layer 16e is provided instead of the insulator layer 17d.
  • the through-hole conductor is formed by plating the inner peripheral surface of the through-hole.
  • the interlayer connection conductor v2a passes through the connection conductor layer 28b in the vertical direction.
  • the interlayer connection conductor v2b passes through the signal conductor layer 20 in the vertical direction.
  • the interlayer connection conductor v4a vertically penetrates the connection conductor layer 30b.
  • the interlayer connection conductor v4b vertically penetrates the connection conductor layer 32b.
  • the interlayer connection conductor v4c vertically penetrates the connection conductor layer 34b.
  • the interlayer connection conductor v4d passes through the second ground conductor layer 24 in the vertical direction. Further, the interlayer connection conductor v4d vertically penetrates the insulator layers 16e and 17e.
  • the insides of the interlayer connection conductors v2a, v2b, v4a to v4c are filled with an insulating material. More specifically, a portion of the insulator layer 16b is filled inside the interlayer connection conductors v2a and v4a. A portion of the insulator layer 17c is filled inside the interlayer connection conductors v2b and v4b. A portion of the insulator layer 16e is filled inside the interlayer connection conductor v4c. However, the inside of the interlayer connection conductor v4d is not filled with an insulating material.
  • the other structure of the circuit board 10a is the same as that of the circuit board 10, so a description thereof will be omitted.
  • the circuit board 10a can have the same effects as the circuit board 10.
  • FIG. 10 is a sectional view of the right end portion of the circuit board 10b.
  • the circuit board 10b differs from the circuit board 10 in that the laminate 12 includes insulator layers 116a and 116b (third insulator layer). More specifically, the insulator layers 116a and 116b (third insulator layer) have a Young's modulus at room temperature that is higher than the Young's modulus at room temperature of the insulator layers 17a and 17b (first insulator layer). There is.
  • the insulator layer 116a (third insulator layer) is located below the insulator layer 17a (first insulator layer) (in the negative direction of the Z axis), and is located below the insulator layer 17a (first insulator layer). layer).
  • the insulator layer 116b (third insulator layer) is located below the insulator layer 17b (first insulator layer) (in the negative direction of the Z axis), and is located below the insulator layer 17b (first insulator layer). is in contact with
  • connection conductor layers 28b and 30b are located below the insulator layer 116a (third insulator layer) located below the insulator layer 16a (second insulator layer) (in the negative direction of the Z axis). It is located on the main surface.
  • the signal conductor layer 20 and the connection conductor layer 32b are connected to the insulator layer 116b (third insulator layer) located below (in the negative direction of the Z axis) than the insulator layer 16b (second insulator layer). ) is located on the lower main surface of the
  • the through holes in which the interlayer connection conductors v2a and v4a are provided penetrate the insulator layer 116a (third insulator layer) in the vertical direction (Z-axis direction).
  • the surface roughness of the portion Pc located in the insulator layer 116a (third insulator layer) on the inner circumferential surface of the through hole is as follows: ) is larger than the surface roughness of the portion Pb located at
  • the through holes in which the interlayer connection conductors v2b and v4b are provided penetrate the insulator layer 116b (third insulator layer) in the vertical direction (Z-axis direction).
  • the surface roughness of the portion Pc located on the insulator layer 116b (third insulator layer) on the inner circumferential surface of the through-hole is the same as the surface roughness of the portion Pc located on the insulator layer 17b (first insulator layer) on the inner circumferential surface of the through-hole. ) is larger than the surface roughness of the portion Pb located at
  • the other structure of the circuit board 10b is the same as that of the circuit board 10, so a description thereof will be omitted.
  • the circuit board 10b can have the same effects as the circuit board 10.
  • the area of the portion where the interlayer connection conductor v2a is firmly held is large. Thereby, occurrence of a connection failure between the interlayer connection conductor v2a and the signal terminal 26b can be suppressed.
  • the insulator layer 116a (third insulator layer) is located below the insulator layer 17a (first insulator layer) (in the negative direction of the Z axis), and is located below the insulator layer 17a (the first insulator layer). 1 insulator layer).
  • the surface roughness of the portion Pc located in the insulator layer 116a (third insulator layer) on the inner circumferential surface of the through hole is determined by The surface roughness is larger than that of the portion Pb located in the body layer).
  • the lower end portion of the interlayer connection conductor v2a comes to tightly adhere to the hard insulator layer 116a. That is, the lower end of the interlayer connection conductor v2a is held by the insulator layer 116a due to the anchor effect. As a result, the lower end of the interlayer connection conductor v2a is prevented from shifting when the laminate 12 is deformed or the like.
  • occurrence of a connection failure between the interlayer connection conductor v2a and the connection conductor layer 28b can be suppressed. Note that for the same reason as the interlayer connection conductor v2a, occurrence of connection failures is also suppressed in the interlayer connection conductors v2b, v4a, and v4b.
  • FIG. 11 is a cross-sectional view of the right end portion of the circuit board 10c.
  • the circuit board 10c differs from the circuit board 10 in the structure of the insulator layers 16a and 16b. More specifically, the insulator layers 16a and 16b (second insulator layers) have a structure in which a plurality of particles P are dispersed in resin.
  • the plurality of particles P have a shape having a longitudinal direction and a lateral direction.
  • the number of particles P whose longitudinal direction and the Z axis form an angle of 45 degrees or more is greater than the number of particles P whose longitudinal direction and the Z axis form an angle of less than 45 degrees. .
  • a portion of the plurality of particles P is exposed on the inner circumferential surface of the through hole in the insulator layers 16a, 16b (second insulator layer).
  • the surface roughness of the portion Pa located on the insulator layer 16a on the inner peripheral surface of the through hole is greater than the surface roughness of the portion Pb located on the insulator layer 17a on the inner peripheral surface of the through hole.
  • the surface roughness of the portion Pa located on the insulator layer 16b on the inner circumferential surface of the through hole is greater than the surface roughness of the portion Pb located on the insulator layer 17b on the inner circumferential surface of the through hole.
  • the resin is, for example, a fluororesin.
  • the material of the plurality of particles P is an inorganic material.
  • the material of the plurality of particles P is, for example, boron nitride. Therefore, the Young's modulus of the plurality of particles P at room temperature is larger than the Young's modulus of the resin at room temperature. As a result, the Young's modulus of the insulating layers 16a and 16b at room temperature becomes larger than the Young's modulus of the insulating layers 17a to 17e at room temperature.
  • the dielectric constant of the plurality of particles P may be lower than the dielectric constant of the resin. This reduces the dielectric constant of the insulator layers 16a and 16b.
  • the material of the insulator layers 17a to 17e is the same fluororesin as the material of the insulator layers 16a and 16b.
  • the other structure of the circuit board 10c is the same as the circuit board 10.
  • the circuit board 10c can have the same effects as the circuit board 10.
  • the plurality of particles P have a shape having a longitudinal direction and a transverse direction.
  • the number of particles P whose longitudinal direction and the Z axis form an angle of 45 degrees or more is greater than the number of particles P whose longitudinal direction and the Z axis form an angle of less than 45 degrees. (Condition 3). This reduces the linear expansion coefficients of the insulator layers 16a, 16b in the front-rear direction and the left-right direction.
  • Condition 3 will be verified using the following procedure.
  • a test piece is cut out from the insulator layers 16a and 16b. By observing the test piece, it is possible to determine the number of particles P in which the longitudinal direction and the Z axis form an angle of 45 degrees or more, and the number of particles P in which the longitudinal direction and the Z axis form an angle of less than 45 degrees. The number of particles P present is counted.
  • FIG. 12 is a sectional view of the right end portion of the circuit board 10d.
  • the surface roughness of the upper main surface (positive main surface) of the connection conductor layers 28b, 30b (first conductor layer) of the circuit board 10d is different from the surface roughness of the lower main surface (negative main surface) of the connection conductor layers 28b, 30b (first conductor layer). surface roughness of the main surface).
  • the connection conductor layers 28b, 30b are firmly fixed to the insulator layer 16b due to the anchor effect.
  • the surface roughness of the lower main surface (negative main surface) of the first ground conductor layer 22 and the signal terminal 26b (second conductor layer) is as follows: Greater than the surface roughness of the upper principal surface (front principal surface).
  • the other structure of the circuit board 10d is the same as that of the circuit board 10, so a description thereof will be omitted.
  • the circuit board 10d can have the same effects as the circuit board 10.
  • connection conductor layers 28b and 30b are firmly fixed to the insulator layer 16b due to the anchor effect. Further, the first ground conductor layer 22 and the signal terminal 26b are firmly fixed to the insulator layer 16a due to the anchor effect. Therefore, the connection conductor layers 28b and 30b do not need to be chemically bonded to the insulator layer 16b. Further, the first ground conductor layer 22 and the signal terminal 26b do not need to be chemically bonded to the insulator layer 16a. Therefore, the degree of freedom in selecting materials for the insulator layers 16a and 16b is improved.
  • FIG. 13 is a cross-sectional view of the right end portion of the circuit board 10e.
  • the circuit board 10e differs from the circuit board 10a in that the interlayer connection conductors v2a, v2b, v4a to v4d are filled with a conductive material.
  • the conductive material is formed, for example, by sintering a conductive paste that is a mixture of resin and metal powder.
  • the other structure of the circuit board 10e is the same as that of the circuit board 10a, so a description thereof will be omitted.
  • the circuit board 10e can have the same effects as the circuit board 10a.
  • the transmission line according to the present invention is not limited to the circuit boards 10, 10a to 10e, and can be modified within the scope of the gist. Note that the configurations of the circuit boards 10, 10a to 10e may be arbitrarily combined.
  • a conductor layer may exist between the first insulator layer and the second insulator layer.
  • interlayer connection conductor may penetrate the first conductor layer or the second conductor layer in the Z-axis direction.
  • the area of the end of the interlayer connection conductor in the positive direction of the Z axis may be greater than or equal to the area of the end of the interlayer connection conductor in the negative direction of the Z axis.
  • the plurality of particles do not need to have a longitudinal direction and a transverse direction. That is, the shape of the plurality of particles may be spherical.
  • the number of particles whose longitudinal direction and the Z axis form an angle of 45 degrees or more is less than or equal to the number of particles whose longitudinal direction and the Z axis form an angle of less than 45 degrees. There may be.
  • the resin of the insulator layers 16a and 16b may be different from the resin of the insulator layers 17a and 17b.
  • the thickness of the second insulator layer in the Z-axis direction may be greater than or equal to the thickness of the first insulator layer in the Z-axis direction.
  • the material of the first insulator layer and/or the material of the second insulator layer may be a fluororesin.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

層間接続導体は、第１絶縁体層及び第２絶縁体層をＺ軸方向に貫通する貫通孔の内部に設けられている。第１導体層は、第２絶縁体層よりＺ軸の負方向に位置する絶縁体層の負主面に位置し、かつ、層間接続導体のＺ軸の負方向の端部に接触している。第２導体層は、第２絶縁体層の正主面に位置し、かつ、層間接続導体のＺ軸の正方向の端部に接触している。貫通孔の内周面の内の第２絶縁体層に位置する部分の表面粗さは、貫通孔の内周面の内の第１絶縁体層に位置する部分の表面粗さより大きい。第１絶縁体層と第２絶縁体層との間には、層間接続導体に接触する導体層が設けられていない。

Description

回路基板及び回路基板の製造方法
　本発明は、複数の絶縁体層が積層された構造を有する回路基板に関する。
　従来の回路基板に関する発明としては、例えば、特許文献１に記載の樹脂基板が知られている。この樹脂基板は、樹脂基材、層間接続導体及び２つの導体を備えている、樹脂基材は、複数の絶縁基材層が上下方向に積層された構造を有している。２つの導体は、絶縁体層の上主面及び下主面に設けられている。層間接続導体は、絶縁体層を上下方向に貫通している。これにより、層間接続導体は、２つの導体を電気的に接続している。
国際公開第２０２０／０４５４０２号
　ところで、特許文献１に記載の樹脂基板において、層間接続導体と導体との間に接続不良が発生することを抑制したいという要望がある。
　そこで、本発明の目的は、層間接続導体と導体層との間に接続不良が発生することを抑制できる回路基板及び回路基板の製造方法を提供することである。
　本発明の一形態に係る回路基板は、
　第１絶縁体層、及び、前記第１絶縁体層の常温でのヤング率より高い常温でのヤング率を有している第２絶縁体層を含む複数の絶縁体層がＺ軸方向に積層された構造を有する積層体であって、前記複数の絶縁体層のそれぞれは、Ｚ軸の負方向に位置する負主面及びＺ軸の正方向に位置する正主面を有しており、前記第２絶縁体層の負主面は、前記第１絶縁体層の正主面に接触している、積層体と、
　前記第１絶縁体層及び前記第２絶縁体層をＺ軸方向に貫通する貫通孔の内部に設けられている層間接続導体と、
　前記第２絶縁体層よりＺ軸の負方向に位置する前記絶縁体層の負主面に位置し、かつ、前記層間接続導体のＺ軸の負方向の端部に接触している第１導体層と、
　前記第２絶縁体層の正主面に位置し、かつ、前記層間接続導体のＺ軸の正方向の端部に接触している第２導体層と、
　を備えており、
　前記貫通孔の内周面の内の前記第２絶縁体層に位置する部分の表面粗さは、前記貫通孔の内周面の内の前記第１絶縁体層に位置する部分の表面粗さより大きく、
　前記第１絶縁体層と前記第２絶縁体層との間には、前記層間接続導体に接触する導体層が設けられていない。
　本発明の一形態に係る回路基板の製造方法は、
　Ｚ軸の負方向に位置する負主面及びＺ軸の正方向に位置する正主面を有する第１絶縁体層及び第２絶縁体層を準備する準備工程であって、前記第２絶縁体層は、前記第１絶縁体層の常温でのヤング率より高い常温でのヤング率を有し、前記第２絶縁体層の正主面に第２導体層が設けられている、準備工程と、
　前記準備工程の後に、前記第１絶縁体層の正主面に前記第２絶縁体層のＺ軸の負主面が接触するように、前記第１絶縁体層と前記第２絶縁体層とを積層する積層工程と、
　前記積層工程の後に、前記第１絶縁体層及び前記第２絶縁体層の負方向に位置する空間からレーザビームを照射して、前記第１絶縁体層及び前記第２絶縁体層をＺ軸方向に貫通する貫通孔を形成する貫通孔形成工程と、
　前記貫通孔形成工程の後に、前記貫通孔の内部に層間接続導体を形成する層間接続導体形成工程と、
　を備えており、
　前記貫通孔形成工程では、前記レーザビームの強度を時間経過に伴って増加させながら、前記レーザビームを照射する。
　本発明に係る回路基板及び回路基板の製造方法によれば、層間接続導体と導体層との間に接続不良が発生することを抑制できる。
図１は、回路基板１０の分解斜視図である。 図２は、回路基板１０の右端部の断面図である。 図３は、回路基板１０を備える電子機器１の背面図である。 図４は、回路基板１０の製造時の断面図である。 図５は、回路基板１０の製造時の断面図である。 図６は、回路基板１０の製造時の断面図である。 図７は、回路基板１０の製造時の断面図である。 図８は、回路基板１０の製造時の断面図である。 図９は、回路基板１０ａの右端部の断面図である。 図１０は、回路基板１０ｂの右端部の断面図である。 図１１は、回路基板１０ｃの右端部の断面図である。 図１２は、回路基板１０ｄの右端部の断面図である。 図１３は、回路基板１０ｅの右端部の断面図である。
（実施形態）
［回路基板の構造］
　以下に、本発明の実施形態に係る回路基板１０の構造について図面を参照しながら説明する。図１は、回路基板１０の分解斜視図である。図２は、回路基板１０の右端部の断面図である。図２では、前後方向に直交する断面を示した。
　本明細書において、方向を以下のように定義する。回路基板１０の積層体１２の積層方向を上下方向と定義する。また、上下方向は、Ｚ軸方向と一致する。上方向は、Ｚ軸の正方向である。下方向は、Ｚ軸の負方向である。また、回路基板１０の信号導体層２０が延びている方向を左右方向と定義する。また、上下方向に見て、信号導体層２０の線幅方向を前後方向と定義する。上下方向、前後方向及び左右方向は、互いに直交している。なお、上下方向の上方向と下方向とが入れ替わってもよいし、左右方向の左方向と右方向とが入れ替わってもよいし、前後方向の前方向と後方向とが入れ替わってもよい。
　以下では、Ｘは、回路基板１０の部品又は部材である。本明細書において、特に断りのない場合には、Ｘの各部について以下のように定義する。Ｘの前部とは、Ｘの前半分を意味する。Ｘの後部とは、Ｘの後半分を意味する。Ｘの左部とは、Ｘの左半分を意味する。Ｘの右部とは、Ｘの右半分を意味する。Ｘの上部とは、Ｘの上半分を意味する。Ｘの下部とは、Ｘの下半分を意味する。Ｘの前端とは、Ｘの前方向の端を意味する。Ｘの後端とは、Ｘの後方向の端を意味する。Ｘの左端とは、Ｘの左方向の端を意味する。Ｘの右端とは、Ｘの右方向の端を意味する。Ｘの上端とは、Ｘの上方向の端を意味する。Ｘの下端とは、Ｘの下方向の端を意味する。Ｘの前端部とは、Ｘの前端及びその近傍を意味する。Ｘの後端部とは、Ｘの後端及びその近傍を意味する。Ｘの左端部とは、Ｘの左端及びその近傍を意味する。Ｘの右端部とは、Ｘの右端及びその近傍を意味する。Ｘの上端部とは、Ｘの上端及びその近傍を意味する。Ｘの下端部とは、Ｘの下端及びその近傍を意味する。
　まず、図１を参照しながら、回路基板１０の構造について説明する。回路基板１０は、高周波信号を伝送する。回路基板１０は、スマートフォン等の電子機器において、２つの回路を電気的に接続するために用いられる。回路基板１０は、図１に示すように、積層体１２、信号導体層２０、第１グランド導体層２２、第２グランド導体層２４、信号端子２６ａ，２６ｂ、接続導体層２８ａ，２８ｂ，３０ａ，３０ｂ，３２ａ，３２ｂ，３４ａ，３４ｂ、層間接続導体ｖ１～ｖ４及び複数の層間接続導体ｖ５，ｖ６を備えている。
　積層体１２は、板形状を有している。従って、積層体１２は、上主面及び下主面を有している。積層体１２の上主面及び下主面は、左右方向に延びる長辺を有する長方形状を有している。従って、積層体１２の左右方向の長さは、積層体１２の前後方向の長さより長い。積層体１２は、可撓性を有している。
　積層体１２は、図１に示すように、絶縁体層１６ａ，１６ｂ，１７ａ～１７ｅ，１８ａ，１８ｂが上下方向（Ｚ軸方向）に積層された構造を有している。絶縁体層１８ａ，１６ａ，１７ａ，１６ｂ，１７ｂ～１７ｅ，１８ｂは、上から下へとこの順に積層されている。絶縁体層１６ａ，１６ｂ，１７ａ～１７ｅ，１８ａ，１８ｂは、下主面（Ｚ軸の負方向に位置する負主面）及び上主面（Ｚ軸の正方向に位置する正主面）を有している。絶縁体層１６ａ（第２絶縁体層）の下主面（負主面）は、絶縁体層１７ａ（第１絶縁体層）の上主面（正主面）に接触している。絶縁体層１６ｂ（第２絶縁体層）の下主面（負主面）は、絶縁体層１７ｂ（第１絶縁体層）の上主面（正主面）に接触している。
　絶縁体層１６ａ，１６ｂ，１７ａ～１７ｅ，１８ａ，１８ｂは、上下方向に見て、積層体１２と同じ長方形状を有している。絶縁体層１６ａ，１６ｂ，１７ａ～１７ｅは、可撓性を有する誘電体シートである。絶縁体層１６ａ，１６ｂ，１７ａ～１７ｅの材料は、例えば、熱可塑性樹脂である。ただし、絶縁体層１６ａ，１６ｂ（第２絶縁体層）は、絶縁体層１７ａ～１７ｅ（第１絶縁体層）の常温でのヤング率より高い常温でのヤング率を有している。絶縁体層１６ａ，１６ｂの材料は、例えば、フッ素樹脂である。絶縁体層１７ａ～１７ｅの材料は、例えば、液晶ポリマである。また、絶縁体層１６ａ，１６ｂ（第２絶縁体層）の上下方向（Ｚ軸方向）の厚みは、絶縁体層１７ａ，１７ｂ（第１絶縁体層）の上下方向（Ｚ軸方向）の厚みより小さい。本明細書において、絶縁体層の上下方向の厚みは、例えば、絶縁体層の全体の上下方向の厚みの平均値である。絶縁体層１８ａ，１８ｂについては後述する。
　信号導体層２０は、図１に示すように、積層体１２に設けられている。本実施形態では、信号導体層２０は、絶縁体層１７ｃの上主面に位置している。換言すれば、信号導体層２０（第２導体層）は、絶縁体層１６ｂ（第２絶縁体層）より下（Ｚ軸の負方向）に位置する絶縁体層１７ｂ（第１絶縁体層）の下主面（負主面）に位置している。信号導体層２０は、線形状を有している。信号導体層２０は、左右方向に延びている。信号導体層２０には、高周波信号が伝送される。
　第１グランド導体層２２は、図１に示すように、積層体１２に設けられている。第１グランド導体層２２は、上下方向に見て、信号導体層２０と重なるように、信号導体層２０より上に設けられている。本実施形態では、第１グランド導体層２２（第２導体層）は、絶縁体層１６ａ（第２絶縁体層）の上主面（正主面）に位置している。また、第１グランド導体層２２は、絶縁体層１６ａの上主面の略全面を覆っている。第１グランド導体層２２には、グランド電位が接続される。
　第２グランド導体層２４は、図１に示すように、積層体１２に設けられている。第２グランド導体層２４は、上下方向に見て、信号導体層２０と重なるように、信号導体層２０より下に設けられている。本実施形態では、第２グランド導体層２４は、絶縁体層１７ｅの下主面に位置している。また、第２グランド導体層２４は、絶縁体層１７ｅの下主面の略全面を覆っている。第２グランド導体層２４には、グランド電位が接続される。以上のような信号導体層２０、第１グランド導体層２２及び第２グランド導体層２４は、ストリップライン構造を有している。
　信号端子２６ｂは、積層体１２の右端部に設けられている。より詳細には、信号端子２６ｂ（第２導体層）は、絶縁体層１６ａ（第２絶縁体層）の上主面（正主面）に位置している。信号端子２６ｂは、上下方向に見て、信号導体層２０の右端部と重なっている。信号端子２６ｂは、上下方向に見て、長方形状を有している。信号端子２６ｂは、高周波信号が入出力する外部端子である。信号端子２６ｂは、第１グランド導体層２２に接触していない。
　接続導体層２８ｂは、積層体１２の右端部に設けられている。より詳細には、接続導体層２８ｂ（第２導体層）は、絶縁体層１６ｂ（第２絶縁体層）の上主面（正主面）に位置している。換言すれば、接続導体層２８ｂ（第１導体層）は、絶縁体層１６ａ（第２絶縁体層）より下（Ｚ軸の負方向）に位置する絶縁体層１７ａ（第１絶縁体層）の下主面（負主面）に位置している。接続導体層２８ｂは、層間接続導体ｖ２ａに対しては第１導体層として機能し、層間接続導体ｖ２ｂに対しては第２導体層として機能する。接続導体層２８ｂは、上下方向に見て、信号導体層２０の右端部と重なっている。接続導体層２８ｂは、上下方向に見て、長方形状を有している。
　接続導体層３０ｂは、積層体１２の右端部に設けられている。より詳細には、接続導体層３０ｂ（第２導体層）は、絶縁体層１６ｂ（第２絶縁体層）の上主面（正主面）に位置している。接続導体層３０ｂは、接続導体層２８ｂの右に位置している。換言すれば、接続導体層３０ｂ（第１導体層）は、絶縁体層１６ａ（第２絶縁体層）より下（Ｚ軸の負方向）に位置する絶縁体層１７ａ（第１絶縁体層）の下主面（負主面）に位置している。接続導体層３０ｂは、上下方向に見て、第１グランド導体層２２及び第２グランド導体層２４と重なっている。接続導体層３０ｂは、上下方向に見て、長方形状を有している。
　接続導体層３２ｂは、積層体１２の右端部に設けられている。より詳細には、接続導体層３２ｂ（第２導体層）は、絶縁体層１７ｃの上主面に位置している。換言すれば、接続導体層３２ｂ（第１導体層）は、絶縁体層１６ｂ（第２絶縁体層）より下（Ｚ軸の負方向）に位置する絶縁体層１７ｂ（第１絶縁体層）の下主面（負主面）に位置している。接続導体層３２ｂは、上下方向に見て、第１グランド導体層２２及び第２グランド導体層２４と重なっている。接続導体層３２ｂは、上下方向に見て、長方形状を有している。
　接続導体層３４ｂは、積層体１２の右端部に設けられている。より詳細には、接続導体層３４ｂは、絶縁体層１７ｄの上主面に位置している。接続導体層３４ｂは、上下方向に見て、第１グランド導体層２２及び第２グランド導体層２４と重なっている。接続導体層３４ｂは、上下方向に見て、長方形状を有している。
　層間接続導体ｖ２は、信号端子２６ｂと接続導体層２８ｂと信号導体層２０の右端部とを電気的に接続している。より詳細には、層間接続導体ｖ２は、層間接続導体ｖ２ａ，ｖ２ｂを含んでいる。層間接続導体ｖ２ａは、絶縁体層１６ａ（第２絶縁体層）及び絶縁体層１７ａ（第１絶縁体層）を上下方向（Ｚ軸方向）に貫通する貫通孔の内部に設けられている。これにより、信号端子２６ｂ（第２導体層）は、層間接続導体ｖ２ａの上端部（Ｚ軸の正方向の端部）に接触している。接続導体層２８ｂ（第１導体層）は、層間接続導体ｖ２ａの下端部（Ｚ軸の負方向の端部）に接触している。ただし、層間接続導体ｖ２ａは、接続導体層２８ｂ（第１導体層）及び信号端子２６ｂ（第２導体層）を上下方向（Ｚ軸方向）に貫通していない。
　また、層間接続導体ｖ２ａは、円錐台形状を有している。上下方向（Ｚ軸方向）に見て、層間接続導体ｖ２ａの上端（Ｚ軸の正方向の端）の面積は、層間接続導体ｖ２ａの下端（Ｚ軸の負方向の端）の面積より小さい。そして、貫通孔の内周面の内の絶縁体層１６ａ（第２絶縁体層）に位置する部分Ｐａの表面粗さは、貫通孔の内周面の内の絶縁体層１７ａ（第１絶縁体層）に位置する部分Ｐｂの表面粗さより大きい。
　層間接続導体ｖ２ｂは、絶縁体層１６ｂ（第２絶縁体層）及び絶縁体層１７ｂ（第１絶縁体層）を上下方向（Ｚ軸方向）に貫通する貫通孔の内部に設けられている。これにより、接続導体層２８ｂ（第２導体層）は、層間接続導体ｖ２ｂの上端部（Ｚ軸の正方向の端部）に接触している。信号導体層２０（第１導体層）の右端部は、層間接続導体ｖ２ｂの下端部（Ｚ軸の負方向の端部）に接触している。ただし、層間接続導体ｖ２ｂは、信号導体層２０（第１導体層）及び接続導体層２８ｂ（第２導体層）を上下方向（Ｚ軸方向）に貫通していない。
　また、層間接続導体ｖ２ｂは、円錐台形状を有している。上下方向（Ｚ軸方向）に見て、層間接続導体ｖ２ｂの上端（Ｚ軸の正方向の端）の面積は、層間接続導体ｖ２ｂの下端（Ｚ軸の負方向の端）の面積より小さい。そして、貫通孔の内周面の内の絶縁体層１６ｂ（第２絶縁体層）に位置する部分Ｐａの表面粗さは、貫通孔の内周面の内の絶縁体層１７ｂ（第１絶縁体層）に位置する部分Ｐｂの表面粗さより大きい。
　層間接続導体ｖ４は、第１グランド導体層２２と接続導体層３０ｂと接続導体層３２ｂと接続導体層３４ｂと第２グランド導体層２４とを電気的に接続している。より詳細には、層間接続導体ｖ４は、層間接続導体ｖ４ａ，ｖ４ｂ，ｖ４ｃ，ｖ４ｄ，ｖ４ｅを含んでいる。層間接続導体ｖ４ａは、絶縁体層１６ａ（第２絶縁体層）及び絶縁体層１７ａ（第１絶縁体層）を上下方向（Ｚ軸方向）に貫通する貫通孔の内部に設けられている。これにより、第１グランド導体層２２（第２導体層）は、層間接続導体ｖ４ａの上端部（Ｚ軸の正方向の端部）に接触している。接続導体層３０ｂ（第１導体層）は、層間接続導体ｖ４ａの下端部（Ｚ軸の負方向の端部）に接触している。ただし、層間接続導体ｖ４ａは、接続導体層３０ｂ（第１導体層）及び第１グランド導体層２２（第２導体層）を上下方向（Ｚ軸方向）に貫通していない。
　また、層間接続導体ｖ４ａは、円錐台形状を有している。上下方向（Ｚ軸方向）に見て、層間接続導体ｖ４ａの上端（Ｚ軸の正方向の端）の面積は、層間接続導体ｖ４ａの下端（Ｚ軸の負方向の端）の面積より小さい。そして、貫通孔の内周面の内の絶縁体層１６ａ（第２絶縁体層）に位置する部分Ｐａの表面粗さは、貫通孔の内周面の内の絶縁体層１７ａ（第１絶縁体層）に位置する部分Ｐｂの表面粗さより大きい。
　層間接続導体ｖ４ｂは、絶縁体層１６ｂ（第２絶縁体層）及び絶縁体層１７ｂ（第１絶縁体層）を上下方向（Ｚ軸方向）に貫通する貫通孔の内部に設けられている。これにより、接続導体層３０ｂ（第２導体層）は、層間接続導体ｖ４ｂの上端部（Ｚ軸の正方向の端部）に接触している。接続導体層３２ｂ（第１導体層）は、層間接続導体ｖ４ｂの下端部（Ｚ軸の負方向の端部）に接触している。ただし、層間接続導体ｖ４ｂは、接続導体層３２ｂ（第１導体層）及び接続導体層３０ｂ（第２導体層）を上下方向（Ｚ軸方向）に貫通していない。
　また、層間接続導体ｖ４ｂは、円錐台形状を有している。上下方向（Ｚ軸方向）に見て、層間接続導体ｖ４ｂの上端（Ｚ軸の正方向の端）の面積は、層間接続導体ｖ４ｂの下端（Ｚ軸の負方向の端）の面積より小さい。そして、貫通孔の内周面の内の絶縁体層１６ｂ（第２絶縁体層）に位置する部分Ｐａの表面粗さは、貫通孔の内周面の内の絶縁体層１７ｂ（第１絶縁体層）に位置する部分Ｐｂの表面粗さより大きい。
　層間接続導体ｖ４ｃは、絶縁体層１７ｃを上下方向に貫通する貫通孔の内部に設けられている。これにより、接続導体層３２ｂは、層間接続導体ｖ４ｃの上端部に接触している。接続導体層３４ｂは、層間接続導体ｖ４ｃの下端部に接触している。ただし、層間接続導体ｖ４ｃは、接続導体層３４ｂ及び接続導体層３２ｂを上下方向に貫通していない。また、層間接続導体ｖ４ｃは、円錐台形状を有している。上下方向に見て、層間接続導体ｖ４ｃの上端の面積は、層間接続導体ｖ４ｃの下端の面積より小さい。
　層間接続導体ｖ４ｄ，ｖ４ｅのそれぞれは、絶縁体層１７ｄ，１７ｅを上下方向に貫通する貫通孔の内部に設けられている。層間接続導体ｖ４ｄと層間接続導体ｖ４ｅとは、上下方向に並ぶように連結されている。これにより、接続導体層３４ｂは、層間接続導体ｖ４ｄの上端部に接触している。第２グランド導体層２４は、層間接続導体ｖ４ｅの下端部に接触している。ただし、層間接続導体ｖ４ｄは、接続導体層３４ｂを上下方向に貫通していない。層間接続導体ｖ４ｅは、第２グランド導体層２４を上下方向に貫通していない。また、層間接続導体ｖ４ｄ，ｖ４ｅは、円錐台形状を有している。上下方向に見て、層間接続導体ｖ４ｄの上端の面積は、層間接続導体ｖ４ｄの下端の面積より小さい。上下方向に見て、層間接続導体ｖ４ｅの下端の面積は、層間接続導体ｖ４ｅの上端の面積より小さい。層間接続導体ｖ４ｄの下端の上下方向の位置及び層間接続導体ｖ４ｅの上端の上下方向の位置は、絶縁体層１７ｄの下主面の上下方向の位置及び絶縁体層１７ｅの上主面の上下方向の位置と一致する。
　また、絶縁体層１７ａ（第１絶縁体層）と絶縁体層１６ａ（第２絶縁体層）との間には、層間接続導体ｖ２ａ，ｖ４ａに接触する導体層が設けられていない。本実施形態では、絶縁体層１７ａ（第１絶縁体層）と絶縁体層１６ａ（第２絶縁体層）との間には導体層が設けられていない。同様に、絶縁体層１７ｂ（第１絶縁体層）と絶縁体層１６ｂ（第２絶縁体層）との間には、層間接続導体ｖ２ｂ，ｖ４ｂに接触する導体層が設けられていない。本実施形態では、絶縁体層１７ｂ（第１絶縁体層）と絶縁体層１６ｂ（第２絶縁体層）との間には導体層が設けられていない。
　複数の層間接続導体ｖ５は、信号導体層２０の前に位置している。複数の層間接続導体ｖ５は、左右方向に一列に並んでいる。複数の層間接続導体ｖ５は、第１グランド導体層２２と第２グランド導体層２４とを電気的に接続している。ただし、複数の層間接続導体ｖ５の構造は、層間接続導体ｖ４と同じであるので説明を省略する。
　複数の層間接続導体ｖ６は、信号導体層２０の後に位置している。複数の層間接続導体ｖ６は、左右方向に一列に並んでいる。複数の層間接続導体ｖ６は、第１グランド導体層２２と第２グランド導体層２４とを電気的に接続している。ただし、複数の層間接続導体ｖ６の構造は、層間接続導体ｖ４と同じであるので説明を省略する。
　絶縁体層１８ａ，１８ｂは、可撓性を有する保護層である。絶縁体層１８ａ，１８ｂは、上下方向に見て、積層体１２と同じ長方形状を有している。
　絶縁体層１８ａは、絶縁体層１６ａの上主面の略全面を覆っている。これにより、絶縁体層１８ａは、第１グランド導体層２２を保護している。ただし、絶縁体層１８ａには、開口ｈ１～ｈ６が設けられている。開口ｈ４は、上下方向に見て、信号端子２６ｂと重なっている。これにより、信号端子２６ｂは、開口ｈ４を介して回路基板１０から外部に露出している。開口ｈ５は、開口ｈ４の後に設けられている。開口ｈ５は、上下方向に見て、第１グランド導体層２２と重なっている。これにより、第１グランド導体層２２の一部分は、開口ｈ５を介して回路基板１０から外部に露出している。第１グランド導体層２２の一部分は、グランド端子として機能する。開口ｈ６は、開口ｈ４の前に設けられている。開口ｈ６は、上下方向に見て、第１グランド導体層２２と重なっている。これにより、第１グランド導体層２２の一部分は、開口ｈ６を介して回路基板１０から外部に露出している。第１グランド導体層２２の一部分は、グランド端子として機能する。
　絶縁体層１８ｂは、絶縁体層１７ｅの下主面の略全面を覆っている。これにより、絶縁体層１８ｂは、第２グランド導体層２４を覆っている。
　以上では、回路基板１０の右端部の構造について説明を行った。回路基板１０の左端部の構造は、回路基板１０の右端部の構造と左右対称な関係を有する。従って、回路基板１０の左端部の構造について説明を省略する。
　以上のような第１グランド導体層２２、第２グランド導体層２４、信号端子２６ａ，２６ｂ、接続導体層２８ａ，２８ｂ，３０ａ，３０ｂ，３２ａ，３２ｂ，３４ａ，３４ｂは、例えば、絶縁体層１６ａ，１６ｂ，１７ａ～１７ｅの上主面又は下主面に設けられた金属箔にエッチングが施されることにより形成されている。金属箔は、例えば、銅箔である。
　なお、第１グランド導体層２２、第２グランド導体層２４、信号端子２６ａ，２６ｂ、接続導体層２８ａ，２８ｂ，３０ａ，３０ｂ，３２ａ，３２ｂ，３４ａ，３４ｂ（第１導体層・第２導体層）の下主面（負主面）の表面粗さは、第１グランド導体層２２、第２グランド導体層２４、信号端子２６ａ，２６ｂ、接続導体層２８ａ，２８ｂ，３０ａ，３０ｂ，３２ａ，３２ｂ，３４ａ，３４ｂ（第１導体層・第２導体層）の上主面（正主面）の表面粗さと実質的に等しい。ただし、銅箔は、フッ素樹脂と化学結合する。そのため、第１グランド導体層２２及び信号端子２６ａ，２６ｂは、絶縁体層１６ｂに強固に固着する。接続導体層２８ａ，２８ｂ，３０ａ，３０ｂは、絶縁体層１６ｂに強固に固着する。
　また、層間接続導体ｖ１～ｖ６は、例えば、ビアホール導体である。ビアホール導体は、絶縁体層１６ａ，１６ｂ，１７ａ～１７ｅに貫通孔を形成し、貫通孔に導電性ペーストを充填し、導電性ペーストを焼結させることにより作製される。導電性ペーストは、金属粉末と樹脂との混合物である。
［電子機器の構造］
　次に、回路基板１０を備える電子機器１の構造について図面を参照しながら説明する。図３は、回路基板１０を備える電子機器１の背面図である。電子機器１は、例えば、携帯無線通信端末である。電子機器１は、例えば、スマートフォンである。
　回路基板１０は、図３に示すように、積層体１２が屈曲した状態で使用される。「積層体１２が屈曲する」とは、積層体１２に外力が加えられることにより積層体１２が変形して曲がっていることを意味する。変形は、弾性変形であってもよいし、塑性変形であってもよいし、弾性変形及び塑性変形であってもよい。
　積層体１２は、第１区間Ａ１、第２区間Ａ２及び第３区間Ａ３を有している。第１区間Ａ１、第２区間Ａ２及び第３区間Ａ３は、左から右へとこの順に並んでいる。第１区間Ａ１及び第３区間Ａ３は、屈曲していない。第２区間Ａ２は、第１区間Ａ１に対して第１区間Ａ１における下方向（Ｚ軸方向）に屈曲している。ただし、第１区間Ａ１及び第３区間Ａ３もわずかに屈曲していてもよい。この場合、第１区間Ａ１の曲率半径及び第３区間Ａ３の曲率半径は、第２区間Ａ２の曲率半径より大きい。
　電子機器１は、回路基板１０、コネクタ５０ａ，５０ｂ，１５０ａ，１５０ｂ及び回路基板１００ａ，１００ｂを備えている。コネクタ５０ａは、回路基板１０の上主面の左端部に実装されている。コネクタ１５０ｂは、回路基板１０の上主面の右端部に実装されている。
　コネクタ１５０ａは、回路基板１００ａの下主面に実装されている。コネクタ１５０ａは、コネクタ５０ａに接続されている。コネクタ１５０ｂは、回路基板１００ｂの下主面に実装されている。コネクタ１５０ｂは、コネクタ５０ｂに接続されている。これにより、回路基板１０は、回路基板１００ａと回路基板１００ｂとを電気的に接続している。
［回路基板１０の製造方法］
　次に、回路基板１０の製造方法について図面を参照しながら説明する。図４ないし図８は、回路基板１０の製造時の断面図である。
　図４に示すように、下主面（Ｚ軸の負方向に位置する負主面）及び上主面（Ｚ軸の正方向に位置する正主面）を有する絶縁体層１７ａ，１７ｂ（第１絶縁体層）及び絶縁体層１６ａ，１６ｂ（第２絶縁体層）を準備する（準備工程）。絶縁体層１６ａ，１６ｂ（第２絶縁体層）は、絶縁体層１７ａ，１７ｂ（第１絶縁体層）の常温でのヤング率より高い常温でのヤング率を有している。本明細書において、常温とは、５℃以上３５℃以下である。また、絶縁体層１６ａ（第２絶縁体層）の上主面（正主面）に導体層２００ａ（第２導体層）が設けられている。絶縁体層１６ｂ（第２絶縁体層）の上主面（正主面）に導体層２００ｂ（第２導体層）が設けられている。
　また、図５に示すように、絶縁体層１７ｃ～１７ｅを準備する。絶縁体層１７ｃの上主面に導体層２００ｃが設けられている。絶縁体層１７ｄの上主面に導体層２００ｄが設けられている。絶縁体層１７ｅの上主面に導体層２００ｅが設けられている。
　準備工程の後に、図５に示すように、絶縁体層１７ａ（第１絶縁体層）の上主面（正主面）に絶縁体層１６ａ（第２絶縁体層）の下主面（負主面）が接触するように、絶縁体層１７ａ（第１絶縁体層）と絶縁体層１６ａ（第２絶縁体層）とを積層する（積層工程）。この際、絶縁体層１７ａと絶縁体層１６ａとに加熱処理及び加圧処理を施すことにより、絶縁体層１７ａと絶縁体層１６ａとを熱圧着する。同様に、絶縁体層１７ｂ（第１絶縁体層）の上主面（正主面）に絶縁体層１６ｂ（第２絶縁体層）の下主面（負主面）が接触するように、絶縁体層１７ｂ（第１絶縁体層）と絶縁体層１６ｂ（第２絶縁体層）とを積層する（積層工程）。この際、絶縁体層１７ｂと絶縁体層１６ｂとに加熱処理及び加圧処理を施すことにより、絶縁体層１７ｂと絶縁体層１６ｂとを熱圧着する。
　積層工程の後に、図６に示すように、フォトリソグラフィ工程により導体層２００ａ～２００ｅにパターニングを施す（パターニング工程）。これにより、第１グランド導体層２２、第２グランド導体層２４、信号端子２６ａ，２６ｂ、接続導体層２８ａ，２８ｂ，３０ａ，３０ｂ，３２ａ，３２ｂ，３４ａ，３４ｂが形成される。
　パターニング工程の後に、図７に示すように、絶縁体層１７ａ（第１絶縁体層）及び絶縁体層１６ａ（第２絶縁体層）より下（Ｚ軸の負方向）に位置する空間からレーザビームを照射して、絶縁体層１７ａ（第１絶縁体層）及び絶縁体層１６ａ（第２絶縁体層）を上下方向（Ｚ軸方向）に貫通する貫通孔Ｈを形成する（貫通孔形成工程）。貫通孔形成工程では、貫通孔Ｈが導体層２００ａ（第２導体層）を上下方向（Ｚ軸方向）に貫通しないように、レーザビームを照射する。同様に、絶縁体層１７ｂ（第１絶縁体層）及び絶縁体層１６ｂ（第２絶縁体層）より下（Ｚ軸の負方向）に位置する空間からレーザビームを照射して、絶縁体層１７ｂ（第１絶縁体層）及び絶縁体層１６ｂ（第２絶縁体層）を上下方向（Ｚ軸方向）に貫通する貫通孔Ｈを形成する（貫通孔形成工程）。貫通孔形成工程では、貫通孔Ｈが導体層２００ｂ（第２導体層）を上下方向（Ｚ軸方向）に貫通しないように、レーザビームを照射する。また、絶縁体層１７ｃ～１７ｅにもレーザビームを照射して貫通孔Ｈを形成する。
　ここで、貫通孔形成工程では、レーザビームの強度を時間経過に伴って増加させながら、レーザビームを照射する。レーザビームの強度の増加は、連続的であってもよいし、段階的であってもよい。これにより、貫通孔の内周面の内の絶縁体層１６ａ（第２絶縁体層）に位置する部分Ｐａの表面粗さは、貫通孔の内周面の内の絶縁体層１７ａ（第１絶縁体層）に位置する部分Ｐｂの表面粗さより大きくなる。同様に、貫通孔の内周面の内の絶縁体層１６ｂ（第２絶縁体層）に位置する部分Ｐａの表面粗さは、貫通孔の内周面の内の絶縁体層１７ｂ（第１絶縁体層）に位置する部分Ｐｂの表面粗さより大きくなる。
　貫通孔形成工程の後に、図８に示すように、貫通孔Ｈの内部に層間接続導体ｖ１～ｖ６を形成する（層間接続導体形成工程）。層間接続導体形成工程では、貫通孔Ｈに導電性ペーストを充填する。
　貫通孔形成工程の後に、図２に示すように、絶縁体層１７ａ，１７ｂ（第１絶縁体層）及び絶縁体層１６ａ，１６ｂ（第２絶縁体層）を含む絶縁体層１６ａ，１６ｂ，１７ａ～１７ｅ，１８ａ，１８ｂを積層する（第２積層工程）。第２積層工程において、絶縁体層１６ａ，１６ｂ，１７ａ～１７ｅ，１８ａ，１８ｂに加熱処理及び加圧処理を施すことにより、絶縁体層１６ａ，１６ｂ，１７ａ～１７ｅ，１８ａ，１８ｂを熱圧着する。加熱処理により、絶縁体層１６ａ，１６ｂ，１７ａ～１７ｅ，１８ａ，１８ｂが融着し、貫通孔Ｈ内の導電性ペーストが固化する。以上の工程を経て、回路基板１０が完成する。
［効果］
　回路基板１０によれば、層間接続導体ｖ２ａと信号端子２６ｂとの間に接続不良が発生することを抑制できる。より詳細には、絶縁体層１６ａ（第２絶縁体層）は、絶縁体層１７ａ（第１絶縁体層）の常温でのヤング率より高い常温でのヤング率を有している（条件１）。そして、貫通孔の内周面の内の絶縁体層１６ａ（第２絶縁体層）に位置する部分Ｐａの表面粗さは、貫通孔の内周面の内の絶縁体層１７ａ（第１絶縁体層）に位置する部分Ｐｂの表面粗さより大きい（条件２）。これにより、層間接続導体ｖ２ａは、硬い絶縁体層１６ａに強く密着するようになる。すなわち、層間接続導体ｖ２ａは、アンカー効果により絶縁体層１６ａに保持されるようになる。その結果、積層体１２の変形時等において貫通孔から層間接続導体ｖ２ａが抜けることが抑制される。以上より、回路基板１０によれば、層間接続導体ｖ２ａと信号端子２６ｂとの間に接続不良が発生することを抑制できる。なお、層間接続導体ｖ２ａと同じ理由により、層間接続導体ｖ２ｂ，ｖ４ａ，ｖ４ｂにおいても接続不良の発生が抑制される。
　条件１の立証は以下の通りである。まず、積層体１２から絶縁体層１６ａ，１７ａを取り出して試験片を作成する。試験片から絶縁体層１６ａのみを削りながら、試験片の常温でのヤング率を計測する。絶縁体層１６ａの除去に伴い試験片の常温でのヤング率が低下した場合、絶縁体層１６ａの常温でのヤング率が絶縁体層１７ａの常温でのヤング率より高い。
　条件２の立証は以下の通りである。回路基板１０をカットして、図２に示すような断面を形成する。そして、断面をＳＥＭにより観察する。この際、貫通孔の内周面（すなわち、絶縁体層により形成された面）の画像を観察する。貫通孔の内周面の画像をトレースすることによって、表面粗さを測定する。本明細書での表面粗さは、例えば、算術表面粗さである。貫通孔の内周面の画像をトレースすることによって、各箇所の高さ情報に変換を行い、算術平均粗さの定義に従って、算術平均粗さを算出する。
　回路基板１０によれば、以下の理由によっても、層間接続導体ｖ２ａと信号端子２６ｂとの間に接続不良が発生することを抑制できる。より詳細には、上下方向（Ｚ軸方向）に見て、層間接続導体ｖ２ａの上端（Ｚ軸の正方向の端）の面積は、層間接続導体ｖ２ａの下端（Ｚ軸の負方向の端）の面積より小さい。このような層間接続導体ｖ２ａでは、上下方向に見た面積が小さな層間接続導体ｖ２ａの上端と信号端子２６ｂとの間に接続不良が発生しやすい。
　そこで、絶縁体層１６ａ（第２絶縁体層）の下主面（負主面）は、絶縁体層１７ａ（第１絶縁体層）の上主面（正主面）に接触している。すなわち、絶縁体層１６ａは、絶縁体層１７ａの上に位置している。そして、絶縁体層１６ａ（第２絶縁体層）は、絶縁体層１７ａ（第１絶縁体層）の常温でのヤング率より高い常温でのヤング率を有している。更に、貫通孔の内周面の内の絶縁体層１６ａ（第２絶縁体層）に位置する部分Ｐａの表面粗さは、貫通孔の内周面の内の絶縁体層１７ａ（第１絶縁体層）に位置する部分Ｐｂの表面粗さより大きい。これにより、接続不良が発生しやすい層間接続導体ｖ２ａの上端部は、硬い絶縁体層１６ａに強く密着するようになる。すなわち、接続不良が発生しやすい層間接続導体ｖ２ａの上端部は、アンカー効果により絶縁体層１６ａに保持されるようになる。その結果、積層体１２の変形時等において層間接続導体ｖ２ａの上端部の位置がずれることが抑制される。以上より、回路基板１０によれば、層間接続導体ｖ２ａと信号端子２６ｂとの間に接続不良が発生することを抑制できる。なお、層間接続導体ｖ２ａと同じ理由により、層間接続導体ｖ２ｂ，ｖ４ａ，ｖ４ｂにおいても接続不良の発生が抑制される。
　回路基板１０では、貫通孔の内周面の内の絶縁体層１６ａ（第２絶縁体層）に位置する部分Ｐａの表面粗さは、貫通孔の内周面の内の絶縁体層１７ａ（第１絶縁体層）に位置する部分Ｐｂの表面粗さより大きい。すなわち、層間接続導体ｖ２ａの一部分の表面粗さが大きい。そのため、層間接続導体ｖ２ａにおいて高周波信号に損失が発生しやすい部分が少なくなる。これにより、回路基板１０によれば、層間接続導体ｖ２ａにおいて高周波信号に損失が発生することが抑制される。層間接続導体ｖ２ａと同じ理由により、層間接続導体ｖ２ｂ，ｖ４ａ，ｖ４ｂにおいて高周波信号に損失が発生することが抑制される。
　回路基板１０によれば、以下の理由によっても、層間接続導体ｖ２ａにおいて高周波信号に損失が発生することが抑制される。より詳細には、絶縁体層１６ａ，１６ｂ（第２絶縁体層）の上下方向（Ｚ軸方向）の厚みは、絶縁体層１７ａ，１７ｂ（第１絶縁体層）の上下方向（Ｚ軸方向）の厚みより小さい。これにより、部分Ｐｂの面積が小さくなるので、層間接続導体ｖ２ａにおいて高周波信号に損失が発生しやすい部分が少なくなる。よって、回路基板１０によれば、層間接続導体ｖ２ａにおいて高周波信号に損失が発生することが抑制される。層間接続導体ｖ２ａと同じ理由により、層間接続導体ｖ２ｂ，ｖ４ａ，ｖ４ｂにおいて高周波信号に損失が発生することが抑制される。
　回路基板１０によれば、信号端子２６ｂにはコネクタ５０ｂが実装される。そのため、コネクタ５０ｂに相手方コネクタが接続されるときには、信号端子２６ｂには力が加わりやすい。従って、信号端子２６ｂと層間接続導体ｖ２ａとの間に接続不良が発生しやすい。そこで、信号端子２６ｂの近くに位置する絶縁体層１６ａ，１７ａが以下の構造を有している。絶縁体層１６ａ（第２絶縁体層）は、絶縁体層１７ａ（第１絶縁体層）の常温でのヤング率より高い常温でのヤング率を有している。そして、貫通孔の内周面の内の絶縁体層１６ａ（第２絶縁体層）に位置する部分Ｐａの表面粗さは、貫通孔の内周面の内の絶縁体層１７ａ（第１絶縁体層）に位置する部分Ｐｂの表面粗さより大きい。これにより、前記の通り、層間接続導体ｖ２ａと信号端子２６ｂとの間に接続不良が発生することを抑制できる。
　回路基板１０では、絶縁体層１６ａ，１６ｂの材料は、絶縁体層１７ａ，１７ｂの材料と異なる。これにより、種々の絶縁体層１６ａ，１６ｂの材料と種々の絶縁体層１７ａ，１７ｂの材料とを組み合わせることができる。その結果、回路基板１０において、種々の電気的特性や種々の機械的特性を得ることができる。
　回路基板１０では、絶縁体層１６ａ，１６ｂ（第２絶縁体層）は、絶縁体層１７ａ，１７ｂ（第１絶縁体層）の常温でのヤング率より高い常温でのヤング率を有している。絶縁体層１６ａ，１６ｂ（第２絶縁体層）の上下方向（Ｚ軸方向）の厚みは、絶縁体層１７ａ，１７ｂ（第１絶縁体層）の上下方向（Ｚ軸方向）の厚みより小さい。すなわち、硬い絶縁体層１６ａ，１６ｂが柔らかい絶縁体層１７ａ，１７ｂより薄い。これにより、積層体１２を容易に屈曲させることができる。
（第１変形例）
　以下に第１変形例に係る回路基板１０ａについて図面を参照しながら説明する。図９は、回路基板１０ａの右端部の断面図である。
　回路基板１０ａは、層間接続導体ｖ２ａ，ｖ２ｂ，ｖ４ａ～ｖ４ｄがスルーホール導体である点及び絶縁体層１７ｄの代わりに絶縁体層１６ｅが設けられている点において回路基板１０と相違する。スルーホール導体は、貫通孔の内周面にメッキを施すことにより形成される。また、層間接続導体ｖ２ａは、接続導体層２８ｂを上下方向に貫通している。層間接続導体ｖ２ｂは、信号導体層２０を上下方向に貫通している。層間接続導体ｖ４ａは、接続導体層３０ｂを上下方向に貫通している。層間接続導体ｖ４ｂは、接続導体層３２ｂを上下方向に貫通している。層間接続導体ｖ４ｃは、接続導体層３４ｂを上下方向に貫通している。層間接続導体ｖ４ｄは、第２グランド導体層２４を上下方向に貫通している。また、層間接続導体ｖ４ｄは、絶縁体層１６ｅ，１７ｅを上下方向に貫通している。
　また、層間接続導体ｖ２ａ，ｖ２ｂ，ｖ４ａ～ｖ４ｃの内部には、絶縁材料が充填されている。より詳細には、層間接続導体ｖ２ａ，ｖ４ａの内部には、絶縁体層１６ｂの一部分が充填されている。層間接続導体ｖ２ｂ，ｖ４ｂの内部には、絶縁体層１７ｃの一部分が充填されている。層間接続導体ｖ４ｃの内部には、絶縁体層１６ｅの一部分が充填されている。ただし、層間接続導体ｖ４ｄの内部には、絶縁材料が充填されていない。回路基板１０ａのその他の構造は、回路基板１０と同じであるので説明を省略する。回路基板１０ａは、回路基板１０と同じ作用効果を奏することができる。
（第２変形例）
　以下に第２変形例に係る回路基板１０ｂについて図面を参照しながら説明する。図１０は、回路基板１０ｂの右端部の断面図である。
　回路基板１０ｂは、積層体１２が絶縁体層１１６ａ，１１６ｂ（第３絶縁体層）を含んでいる点において、回路基板１０と相違する。より詳細には、絶縁体層１１６ａ，１１６ｂ（第３絶縁体層）は、絶縁体層１７ａ，１７ｂ（第１絶縁体層）の常温でのヤング率より高い常温でのヤング率を有している。そして、絶縁体層１１６ａ（第３絶縁体層）は、絶縁体層１７ａ（第１絶縁体層）より下（Ｚ軸の負方向）に位置し、かつ、絶縁体層１７ａ（第１絶縁体層）に接している。絶縁体層１１６ｂ（第３絶縁体層）は、絶縁体層１７ｂ（第１絶縁体層）より下（Ｚ軸の負方向）に位置し、かつ、絶縁体層１７ｂ（第１絶縁体層）に接している。
　接続導体層２８ｂ，３０ｂ（第１導体層）は、絶縁体層１６ａ（第２絶縁体層）より下（Ｚ軸の負方向）に位置する絶縁体層１１６ａ（第３絶縁体層）の下主面に位置している。信号導体層２０及び接続導体層３２ｂ（第１導体層）は、絶縁体層１６ｂ（第２絶縁体層）より下（Ｚ軸の負方向）に位置する絶縁体層１１６ｂ（第３絶縁体層）の下主面に位置している。
　層間接続導体ｖ２ａ，ｖ４ａが設けられている貫通孔は、絶縁体層１１６ａ（第３絶縁体層）を上下方向（Ｚ軸方向）に貫通している。貫通孔の内周面の内の絶縁体層１１６ａ（第３絶縁体層）に位置する部分Ｐｃの表面粗さは、貫通孔の内周面の内の絶縁体層１７ａ（第１絶縁体層）に位置する部分Ｐｂの表面粗さより大きい。層間接続導体ｖ２ｂ，ｖ４ｂが設けられている貫通孔は、絶縁体層１１６ｂ（第３絶縁体層）を上下方向（Ｚ軸方向）に貫通している。貫通孔の内周面の内の絶縁体層１１６ｂ（第３絶縁体層）に位置する部分Ｐｃの表面粗さは、貫通孔の内周面の内の絶縁体層１７ｂ（第１絶縁体層）に位置する部分Ｐｂの表面粗さより大きい。回路基板１０ｂのその他の構造は、回路基板１０と同じであるので説明を省略する。回路基板１０ｂは、回路基板１０と同じ作用効果を奏することができる。
　また、回路基板１０ｂによれば、層間接続導体ｖ２ａが強固に保持される部分の面積が大きい。これにより、層間接続導体ｖ２ａと信号端子２６ｂとの間に接続不良が発生することを抑制できる。
　また、回路基板１０ｂによれば、層間接続導体ｖ２ａと接続導体層２８ｂとの間に接続不良が発生することを抑制できる。より詳細には、絶縁体層１１６ａ（第３絶縁体層）は、絶縁体層１７ａ（第１絶縁体層）より下（Ｚ軸の負方向）に位置し、かつ、絶縁体層１７ａ（第１絶縁体層）に接している。そして、貫通孔の内周面の内の絶縁体層１１６ａ（第３絶縁体層）に位置する部分Ｐｃの表面粗さは、貫通孔の内周面の内の絶縁体層１７ａ（第１絶縁体層）に位置する部分Ｐｂの表面粗さより大きい。これにより、層間接続導体ｖ２ａの下端部は、硬い絶縁体層１１６ａに強く密着するようになる。すなわち、層間接続導体ｖ２ａの下端部は、アンカー効果により絶縁体層１１６ａに保持されるようになる。その結果、積層体１２の変形時等において層間接続導体ｖ２ａの下端部の位置がずれることが抑制される。以上より、回路基板１０によれば、層間接続導体ｖ２ａと接続導体層２８ｂとの間に接続不良が発生することを抑制できる。なお、層間接続導体ｖ２ａと同じ理由により、層間接続導体ｖ２ｂ，ｖ４ａ，ｖ４ｂにおいても接続不良の発生が抑制される。
（第３変形例）
　以下に第３変形例に係る回路基板１０ｃについて図面を参照しながら説明する。図１１は、回路基板１０ｃの右端部の断面図である。
　回路基板１０ｃは、絶縁体層１６ａ，１６ｂの構造において回路基板１０と相違する。より詳細には、絶縁体層１６ａ，１６ｂ（第２絶縁体層）は、樹脂に複数の粒子Ｐが分散した構造を有している。複数の粒子Ｐは、長手方向及び短手方向を有する形状を有している。長手方向とＺ軸とが４５度以上の角度を形成している複数の粒子Ｐの数は、長手方向とＺ軸とが４５度より小さい角度を形成している複数の粒子Ｐの数より多い。そして、複数の粒子Ｐの一部は、絶縁体層１６ａ，１６ｂ（第２絶縁体層）における貫通孔の内周面に露出している。これにより、貫通孔の内周面の内の絶縁体層１６ａに位置する部分Ｐａの表面粗さは、貫通孔の内周面の内の絶縁体層１７ａに位置する部分Ｐｂの表面粗さより大きい。貫通孔の内周面の内の絶縁体層１６ｂに位置する部分Ｐａの表面粗さは、貫通孔の内周面の内の絶縁体層１７ｂに位置する部分Ｐｂの表面粗さより大きい。
　ここで、樹脂は、例えば、フッ素樹脂である。複数の粒子Ｐの材料は、無機材料である。複数の粒子Ｐの材料は、例えば、窒化ホウ素である。従って、複数の粒子Ｐの常温でのヤング率は、樹脂の常温でのヤング率より大きい。これにより、絶縁体層１６ａ，１６ｂの常温でのヤング率が絶縁体層１７ａ～１７ｅの常温でのヤング率より大きくなる。複数の粒子Ｐの誘電率は、樹脂の誘電率より低くてもよい。これにより、絶縁体層１６ａ，１６ｂの誘電率が低下する。
　また、回路基板１０ｃでは、絶縁体層１７ａ～１７ｅの材料は、絶縁体層１６ａ，１６ｂの材料と同じフッ素樹脂である。回路基板１０ｃのその他の構造は、回路基板１０と同じである。回路基板１０ｃは、回路基板１０と同じ作用効果を奏することができる。
　また、回路基板１０ｃでは、複数の粒子Ｐは、長手方向及び短手方向を有する形状を有している。長手方向とＺ軸とが４５度以上の角度を形成している複数の粒子Ｐの数は、長手方向とＺ軸とが４５度より小さい角度を形成している複数の粒子Ｐの数より多い（条件３）。これにより、絶縁体層１６ａ，１６ｂの前後方向及び左右方向の線膨張係数が低くなる。
　なお、条件３の立証は、以下の手順により行う。まず、試験片を絶縁体層１６ａ，１６ｂから切り出す。試験片を観察することにより、長手方向とＺ軸とが４５度以上の角度を形成している複数の粒子Ｐの数、及び、長手方向とＺ軸とが４５度より小さい角度を形成している複数の粒子Ｐの数をカウントする。
（第４変形例）
　以下に第４変形例に係る回路基板１０ｄについて図面を参照しながら説明する。図１２は、回路基板１０ｄの右端部の断面図である。
　回路基板１０ｄは、接続導体層２８ｂ，３０ｂ（第１導体層）の上主面（正主面）の表面粗さは、接続導体層２８ｂ，３０ｂ（第１導体層）の下主面（負主面）の表面粗さより小さい。これにより、接続導体層２８ｂ，３０ｂは、アンカー効果により、絶縁体層１６ｂに強固に固着する。また、第１グランド導体層２２及び信号端子２６ｂ（第２導体層）の下主面（負主面）の表面粗さは、第１グランド導体層２２及び信号端子２６ｂ（第２導体層）の上主面（正主面）の表面粗さより大きい。これにより、第１グランド導体層２２及び信号端子２６ｂは、アンカー効果により、絶縁体層１６ａに強固に固着する。回路基板１０ｄのその他の構造は、回路基板１０と同じであるので説明を省略する。回路基板１０ｄは、回路基板１０と同じ作用効果を奏することができる。
　なお、回路基板１０ｄでは、接続導体層２８ｂ，３０ｂは、アンカー効果により、絶縁体層１６ｂに強固に固着する。また、第１グランド導体層２２及び信号端子２６ｂは、アンカー効果により、絶縁体層１６ａに強固に固着する。そのため、接続導体層２８ｂ，３０ｂは、絶縁体層１６ｂと化学結合しなくてもよい。また、第１グランド導体層２２及び信号端子２６ｂは、絶縁体層１６ａと化学結合しなくてもよい。従って、絶縁体層１６ａ，１６ｂの材料選択の自由度が向上する。
（第５変形例）
　以下に第５変形例に係る回路基板１０ｅについて図面を参照しながら説明する。図１３は、回路基板１０ｅの右端部の断面図である。
　回路基板１０ｅは、層間接続導体ｖ２ａ，ｖ２ｂ，ｖ４ａ～ｖ４ｄの内部に導電性材料が充填されている点において回路基板１０ａと相違する。導電性材料は、例えば、樹脂と金属粉末との混合物である導電性ペーストが焼結されることにより形成される。回路基板１０ｅのその他の構造は、回路基板１０ａと同じであるので説明を省略する。回路基板１０ｅは、回路基板１０ａと同じ作用効果を奏することができる。
（その他の実施形態）
　本発明に係る伝送線路は、回路基板１０，１０ａ～１０ｅに限らず、その要旨の範囲内において変更可能である。なお、回路基板１０，１０ａ～１０ｅの構成を任意に組み合わせてもよい。
　なお、第１絶縁体層と第２絶縁体層との間に導体層が存在してもよい。
　なお、層間接続導体は、第１導体層又は第２導体層をＺ軸方向に貫通してもよい。
　なお、上下方向に見て、層間接続導体のＺ軸の正方向の端の面積は、層間接続導体のＺ軸の負方向の端の面積以上であってもよい。
　なお、複数の粒子は、長手方向及び短手方向を有していなくてもよい。すなわち、複数の粒子の形状は、球形状であってもよい。
　なお、長手方向とＺ軸とが４５度以上の角度を形成している複数の粒子の数は、長手方向とＺ軸とが４５度より小さい角度を形成している複数の粒子の数以下であってもよい。
　なお、回路基板１０ｃにおいて、絶縁体層１６ａ，１６ｂの樹脂は、絶縁体層１７ａ，１７ｂの樹脂と異なっていてもよい。
　なお、第２絶縁体層のＺ軸方向の厚みは、第１絶縁体層のＺ軸方向の厚み以上であってもよい。
　なお、第１絶縁体層の材料及び／又は第２絶縁体層の材料が、フッ素樹脂であってもよい。
１：電子機器
１０，１０ａ～１０ｅ：回路基板
１２：積層体
１６ａ，１６ｂ，１６ｅ，１７ａ～１７ｅ，１８ａ，１８ｂ，１１６ａ，１１６ｂ：絶縁体層
２０：信号導体層
２２：第１グランド導体層
２４：第２グランド導体層
２６ａ，２６ｂ：信号端子
２８ａ，２８ｂ，３０ａ，３０ｂ，３２ａ，３２ｂ，３４ａ，３４ｂ：接続導体層
２００ａ～２００ｅ：導体層
Ａ１：第１区間
Ａ２：第２区間
Ａ３：第３区間
Ｈ：貫通孔
Ｐ：粒子
Ｐａ，Ｐｂ，Ｐｃ：部分
ｖ１，ｖ２，ｖ２ａ，ｖ２ｂ，ｖ３，ｖ４，ｖ４ａ，ｖ４ｂ，ｖ４ｃ，ｖ４ｄ，ｖ４ｅ，ｖ５，ｖ６：層間接続導体

Claims (19)

  1. 　第１絶縁体層、及び、前記第１絶縁体層の常温でのヤング率より高い常温でのヤング率を有している第２絶縁体層を含む複数の絶縁体層がＺ軸方向に積層された構造を有する積層体であって、前記複数の絶縁体層のそれぞれは、Ｚ軸の負方向に位置する負主面及びＺ軸の正方向に位置する正主面を有しており、前記第２絶縁体層の負主面は、前記第１絶縁体層の正主面に接触している、積層体と、
    　前記第１絶縁体層及び前記第２絶縁体層をＺ軸方向に貫通する貫通孔の内部に設けられている層間接続導体と、
    　前記第２絶縁体層よりＺ軸の負方向に位置する前記絶縁体層の負主面に位置し、かつ、前記層間接続導体のＺ軸の負方向の端部に接触している第１導体層と、
    　前記第２絶縁体層の正主面に位置し、かつ、前記層間接続導体のＺ軸の正方向の端部に接触している第２導体層と、
    　を備えており、
    　前記貫通孔の内周面の内の前記第２絶縁体層に位置する部分の表面粗さは、前記貫通孔の内周面の内の前記第１絶縁体層に位置する部分の表面粗さより大きく、
    　前記第１絶縁体層と前記第２絶縁体層との間には、前記層間接続導体に接触する導体層が設けられていない、
    　回路基板。
  2. 　前記第１導体層は、前記第１絶縁体層の負主面に位置している、
    　請求項１に記載の回路基板。
  3. 　前記複数の絶縁体層は、第３絶縁体層を含んでおり、
    　前記第３絶縁体層は、前記第１絶縁体層の常温でのヤング率より高い常温でのヤング率を有し、かつ、前記第１絶縁体層よりＺ軸の負方向に位置し、かつ、前記第１絶縁体層に接しており、
    　前記貫通孔は、前記第３絶縁体層をＺ軸方向に貫通しており、
    　前記第２絶縁体層よりＺ軸の負方向に位置する前記絶縁体層は、前記第３絶縁体層である、
    　請求項１に記載の回路基板。
  4. 　前記貫通孔の内周面の内の前記第３絶縁体層に位置する部分の表面粗さは、前記貫通孔の内周面の内の前記第１絶縁体層に位置する部分の表面粗さより大きい、
    　請求項３に記載の回路基板。
  5. 　前記第１絶縁体層と前記第２絶縁体層との間には導体層が設けられていない、
    　請求項１ないし請求項４のいずれかに記載の回路基板。
  6. 　前記層間接続導体は、前記第１導体層及び前記第２導体層をＺ軸方向に貫通していない、
    　請求項１ないし請求項５のいずれかに記載の回路基板。
  7. 　Ｚ軸方向に見て、前記層間接続導体のＺ軸の正方向の端の面積は、前記層間接続導体のＺ軸の負方向の端の面積より小さい、
    　請求項１ないし請求項６のいずれかに記載の回路基板。
  8. 　前記第２絶縁体層は、樹脂に複数の粒子が分散した構造を有している、
    　請求項１ないし請求項７のいずれかに記載の回路基板。
  9. 　前記複数の粒子は、長手方向及び短手方向を有する形状を有している、
    　請求項８に記載の回路基板。
  10. 　前記長手方向とＺ軸とが４５度以上の角度を形成している前記複数の粒子の数は、前記長手方向とＺ軸とが４５度より小さい角度を形成している前記複数の粒子の数より多い、
    　請求項９に記載の回路基板。
  11. 　前記複数の粒子の一部は、前記第２絶縁体層における前記貫通孔の内周面に露出している、
    　請求項８ないし請求項１０のいずれかに記載の回路基板。
  12. 　前記第１導体層の正主面の表面粗さは、前記第１導体層の負主面の表面粗さより小さく、
    　前記第２導体層の負主面の表面粗さは、前記第２導体層の正主面の表面粗さより大きい、
    　請求項１ないし請求項１１のいずれかに記載の回路基板。
  13. 　前記第１導体層の負主面の表面粗さは、前記第１導体層の正主面の表面粗さと実質的に等しく、
    　前記第２導体層の負主面の表面粗さは、前記第２導体層の正主面の表面粗さと実質的に等しい、
    　請求項１ないし請求項１１のいずれかに記載の回路基板。
  14. 　前記第１絶縁体層の材料及び／又は前記第２絶縁体層の材料は、フッ素樹脂である、
    　請求項１３に記載の回路基板。
  15. 　前記積層体は、第１区間及び第２区間を有しており、
    　前記第２区間は、前記第１区間に対して前記第１区間におけるＺ軸方向に屈曲している、
    　請求項１ないし請求項１４のいずれかに記載の回路基板。
  16. 　前記第２絶縁体層のＺ軸方向の厚みは、前記第１絶縁体層のＺ軸方向の厚みより小さい、
    　請求項１ないし請求項１５のいずれかに記載の回路基板。
  17. 　Ｚ軸の負方向に位置する負主面及びＺ軸の正方向に位置する正主面を有する第１絶縁体層及び第２絶縁体層を準備する準備工程であって、前記第２絶縁体層は、前記第１絶縁体層の常温でのヤング率より高い常温でのヤング率を有し、前記第２絶縁体層の正主面に第２導体層が設けられている、準備工程と、
    　前記準備工程の後に、前記第１絶縁体層の正主面に前記第２絶縁体層のＺ軸の負主面が接触するように、前記第１絶縁体層と前記第２絶縁体層とを積層する積層工程と、
    　前記積層工程の後に、前記第１絶縁体層及び前記第２絶縁体層の負方向に位置する空間からレーザビームを照射して、前記第１絶縁体層及び前記第２絶縁体層をＺ軸方向に貫通する貫通孔を形成する貫通孔形成工程と、
    　前記貫通孔形成工程の後に、前記貫通孔の内部に層間接続導体を形成する層間接続導体形成工程と、
    　を備えており、
    　前記貫通孔形成工程では、前記レーザビームの強度を時間経過に伴って増加させながら、前記レーザビームを照射する、
    　回路基板の製造方法。
  18. 　前記貫通孔形成工程の後に、前記第１絶縁体層及び前記第２絶縁体層を含む複数の絶縁体層を積層する第２積層工程を、
    　更に備える、
    　請求項１７に記載の回路基板の製造方法。
  19. 　前記貫通孔形成工程では、前記貫通孔が前記第２導体層をＺ軸方向に貫通しないように、前記レーザビームを照射する、
    　請求項１７又は請求項１８に記載の回路基板の製造方法。
PCT/JP2023/006094 2022-03-07 2023-02-20 回路基板及び回路基板の製造方法 WO2023171351A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-034373 2022-03-07
JP2022034373 2022-03-07

Publications (1)

Publication Number Publication Date
WO2023171351A1 true WO2023171351A1 (ja) 2023-09-14

Family

ID=87934966

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/006094 WO2023171351A1 (ja) 2022-03-07 2023-02-20 回路基板及び回路基板の製造方法

Country Status (1)

Country Link
WO (1) WO2023171351A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005021917A (ja) * 2003-06-30 2005-01-27 Sumitomo Heavy Ind Ltd 樹脂層への穴あけ方法
WO2017179542A1 (ja) * 2016-04-11 2017-10-19 旭硝子株式会社 積層体、プリント基板、および積層体の製造方法
WO2018163999A1 (ja) * 2017-03-06 2018-09-13 株式会社村田製作所 金属張積層板、回路基板、および多層回路基板
JP2020013976A (ja) * 2018-07-12 2020-01-23 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
WO2020071473A1 (ja) * 2018-10-04 2020-04-09 株式会社村田製作所 積層体及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005021917A (ja) * 2003-06-30 2005-01-27 Sumitomo Heavy Ind Ltd 樹脂層への穴あけ方法
WO2017179542A1 (ja) * 2016-04-11 2017-10-19 旭硝子株式会社 積層体、プリント基板、および積層体の製造方法
WO2018163999A1 (ja) * 2017-03-06 2018-09-13 株式会社村田製作所 金属張積層板、回路基板、および多層回路基板
JP2020013976A (ja) * 2018-07-12 2020-01-23 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
WO2020071473A1 (ja) * 2018-10-04 2020-04-09 株式会社村田製作所 積層体及びその製造方法

Similar Documents

Publication Publication Date Title
KR102443287B1 (ko) 스냅-rf 상호연결
US8609991B2 (en) Flex-rigid wiring board and method for manufacturing the same
WO2006100764A1 (ja) プリント配線基板
JP5794445B2 (ja) 高周波伝送線路の接続・固定方法
US11791577B2 (en) Forming connections to flexible interconnect circuits
JP4414365B2 (ja) 高速伝送用基板
JP2001014956A (ja) 集積回路素子接続用ケーブルおよびその製造方法
TW201711536A (zh) 柔性線路板及其製作方法
US20140116767A1 (en) Wiring board with built-in electronic component and method for manufacturing the same
JP7004004B2 (ja) 多層基板、インターポーザおよび電子機器
US10028388B2 (en) Component-embedded substrate
WO2007040193A1 (ja) ハイブリッド集積回路装置とその製造方法
US10091879B2 (en) Conductor connecting structure and mounting board
WO2023171351A1 (ja) 回路基板及び回路基板の製造方法
KR20150062056A (ko) 전자소자 내장 기판 및 그 제조 방법
WO2017077837A1 (ja) 部品実装基板
JP2015185550A (ja) 多層高周波基板、アンテナ装置
CN115066985A (zh) 布线基板
JPWO2017199747A1 (ja) 多層基板及び多層基板の製造方法
JP6870751B2 (ja) インターポーザおよび電子機器
KR100797669B1 (ko) 인쇄회로기판 및 그 제조방법
WO2013054625A1 (ja) 部品内蔵樹脂基板
JP6197954B2 (ja) 部品内蔵基板および部品内蔵基板の製造方法
WO2022149450A1 (ja) 多層基板、電子機器及び多層基板の製造方法
US20240170301A1 (en) Packaging structure, packaging substrate, and manufacturing method of the packaging structure

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23766529

Country of ref document: EP

Kind code of ref document: A1