JP6870751B2 - インターポーザおよび電子機器 - Google Patents

インターポーザおよび電子機器 Download PDF

Info

Publication number
JP6870751B2
JP6870751B2 JP2019551018A JP2019551018A JP6870751B2 JP 6870751 B2 JP6870751 B2 JP 6870751B2 JP 2019551018 A JP2019551018 A JP 2019551018A JP 2019551018 A JP2019551018 A JP 2019551018A JP 6870751 B2 JP6870751 B2 JP 6870751B2
Authority
JP
Japan
Prior art keywords
mounting surface
conductor
interposer
laminated body
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019551018A
Other languages
English (en)
Other versions
JPWO2019087753A1 (ja
Inventor
汗人 飯田
汗人 飯田
展正 小山
展正 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2019087753A1 publication Critical patent/JPWO2019087753A1/ja
Application granted granted Critical
Publication of JP6870751B2 publication Critical patent/JP6870751B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/366—Assembling printed circuits with other printed circuits substantially perpendicularly to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、それぞれ所定の回路が形成された複数の部材同士等を接続するインターポーザ、およびそのインターポーザを備える電子機器に関する。
電子機器に備えられる回路基板や電子部品の高集積化に伴い、また、互いに異なる配線密度を有する回路基板の混在に伴い、必要に応じてインターポーザを介して複数の回路基板同士を電気的に接続する構造を採ることがある。
例えば、特許文献１には、厚み方向に離間して配置される第１部材（第１回路基板）と第２部材（第２回路基板）との間にインターポーザを挟んで、このインターポーザを介して電気的に接続する構造が示されている。上記インターポーザは、複数の絶縁基材層の積層体に形成される導体パターンと、上記積層体に形成され、厚み方向（複数の絶縁基材層の積層方向。第１部材と第２部材とが離間する方向）に延伸する層間接続導体と、によって第１部材と第２部材とを接続する配線が形成された構造である。
国際公開第２０１４／００２５９２号
しかし、特許文献１に示される構造では、厚み（複数の絶縁基材層の積層方向における厚み）の厚いインターポーザが必要となった場合に、次のような問題が生じる。
（ａ）厚み方向に長い形状の層間接続導体を、例えばめっき法を用いて形成することは難しい。
（ｂ）絶縁基材層の積層数が多い積層体の場合、複数のビア導体（例えば、絶縁基材層に形成した開口に導電性ペーストを充填し、加熱プレス処理により導電性ペーストを固化させてなるビア導体）を互いに接続させて、厚み方向に長い形状の層間接続導体を形成する方法が考えられる。しかし、この場合には、必要なビア導体の数が多くなり、ビア導体の接続箇所が多くなることで電気的な接続信頼性が低くなる。
本発明の目的は、厚み寸法（第１部材と第２部材との間の距離）が大きい場合でも、簡素な構成により、第１部材と第２部材との間の配線の電気的な接続信頼性を高めたインターポーザ、およびそのインターポーザを備える電子機器を提供することにある。
（１）本発明のインターポーザは、
第１部材と第２部材との間に配置され、前記第１部材と前記第２部材とを電気的に接続するインターポーザであって、
複数の絶縁基材層を積層してなり、互いに対向する第１実装面および第２実装面を有する積層体と、
前記積層体に形成され、前記第１実装面および前記第２実装面に垂直な第１方向に延伸する複数の導体パターンと、
前記積層体に形成され、前記第１実装面および前記第２実装面に平行な第２方向に延伸し、前記複数の導体パターン同士を接続する層間接続導体と、
前記第１実装面に形成される第１電極と、
前記第２実装面に形成され、前記複数の導体パターンおよび前記層間接続導体を介して、前記第１電極に電気的に接続される第２電極と、
を備え、
前記第１実装面および前記第２実装面は、前記複数の絶縁基材層の積層方向に平行な面であり、
前記第１実装面と前記第２実装面との間の前記第１方向の長さは、前記層間接続導体の前記第２方向の合計長さよりも長いことを特徴とする。
（２）本発明のインターポーザは、
第１部材と第２部材との間に配置され、前記第１部材と前記第２部材とを電気的に接続するインターポーザであって、
複数の絶縁基材層を積層してなり、一部が屈曲され、且つ、互いに平行な第１実装面および第２実装面を有する積層体と、
前記積層体に形成される複数の導体パターンと、
前記積層体に形成される層間接続導体と、
前記第１実装面に形成される第１電極と、
前記第２実装面に形成され、前記第１電極に電気的に接続される第２電極と、
を備え、
前記積層体は、前記複数の絶縁基材層の積層方向が、前記第１実装面および前記第２実装面に平行な直立部を有し、
前記直立部において、前記複数の導体パターンは前記第１実装面および前記第２実装面に垂直な第１方向に延伸し、
前記直立部において、前記層間接続導体は、前記第１実装面および前記第２実装面に平行な第２方向に延伸し、且つ、前記複数の導体パターン同士を接続し、
前記直立部において、前記第１方向の長さは、前記層間接続導体の前記第２方向の合計長さよりも長いことを特徴とする。
この構成では、相対的に長い第１方向（第１部材と第２部材とが離間する方向）に延びる配線を、導体パターンによって形成している。そのため、第１方向に延びる長い配線を層間接続導体によって形成する場合に比べて、第１電極と第２電極とを接続する配線の電気的な接続信頼性が高いインターポーザを容易に実現できる。
（３）上記（２）において、前記第１実装面および前記第２実装面のいずれか一方は、前記積層方向に平行な前記積層体の端面であってもよい。
（４）上記（１）から（３）のいずれかにおいて、前記複数の導体パターンと前記層間接続導体とは、固相拡散接合により接続されることが好ましい。この構成により、複数の導体パターンに接続される層間接続導体を、めっき法等を用いて形成する場合と比べて、容易な製法により、導体パターンと層間接続導体との間の接合強度を高くできる。
（５）上記（１）から（３）のいずれかにおいて、前記層間接続導体は、めっきで形成された金属であることが好ましい。この構成によれば、層間接続導体が導電性ペーストを固化させてなるビア導体である場合に比べて、第１電極と第２電極との間を接続する配線（信号線）の導体損失をさらに低減できる。
（６）上記（１）から（４）のいずれかにおいて、前記複数の絶縁基材層は樹脂を主材料とし、前記層間接続導体は、樹脂材料を含むことが好ましい。一般的に導電性ペーストを固化させてなるビア導体は、樹脂成分を含むため、単体金属であるスルーホールめっき等に比べて、樹脂を主材料とする絶縁基材層との接合強度が高い。そのため、層間接続導体をめっき法で形成する場合に比べて、層間接続導体と絶縁基材層との接合強度が高まる。したがって、機械的強度と電気的な接続信頼性の高いインターポーザを実現できる。
（７）上記（１）から（６）のいずれかにおいて、前記複数の絶縁基材層は樹脂を主材料とし、前記層間接続導体は、それぞれ異なる絶縁基材層に形成される複数の層間接続導体であり、前記複数の層間接続導体は、前記第２方向から視て、互いに重ならない位置に配置されることが好ましい。一般的に、樹脂を主材料とする複数の絶縁基材層を積層してなる積層体は、外力や衝撃等によって変形しやすい。そして、上記積層体に複数の層間接続導体が連続して配置されている場合に、上記積層体が変形するとこれらの層間接続導体に応力が集中して、これらの層間接続導体が破損しやすくなる。一方、この構成によれば、複数の層間接続導体が積層方向に連続して配置されていないため、積層体に外力や衝撃等が加わった場合に、それぞれの層間接続導体に加わる応力は分散される。そのため、積層体に外力等が加わった場合でも層間接続導体の破損等が抑制され、外力に対する層間接続導体の接続信頼性は高まる。
（８）上記（１）から（７）のいずれかにおいて、前記積層体に形成される面状導体を備え、前記複数の導体パターンは、前記第２方向から視て、少なくとも一部が前記面状導体に重なることが好ましい。この構成によれば、面状導体によるシールド効果によって、インターポーザからみて第２方向の少なくとも一方に位置する物品等に対し、信号線（複数の導体パターンまたは層間接続導体）からの不要輻射を抑制できる、または信号線に対する外部からのノイズの影響を抑制できる。また、この構成によれば、積層体を形成する複数の絶縁基材層の積層方向が第１方向（第１部材と第２部材とが離間する方向）に平行である場合に、第１方向に延伸する複数の層間接続導体を信号線の周囲（信号線に対して第２方向側）に配置する構成と比較して、信号線に対するシールド性が高まる。そのため、信号線と外部とのアイソレーションを高めることができる。
（９）上記（８）において、前記面状導体の数は複数であり、複数の前記面状導体は、前記複数の導体パターンまたは前記層間接続導体を前記第２方向に挟む位置に配置されることが好ましい。この構成によれば、信号線の第２方向の両側に対して面状導体によるシールド効果がさらに高まる。そのため、インターポーザからみて第２方向の両側に位置する物品等に対し、信号線（複数の導体パターンまたは層間接続導体）からの不要輻射がさらに抑制される、または信号線に対する外部からのノイズの影響がさらに抑制される。
（１０）上記（１）から（９）のいずれかにおいて、前記複数の絶縁基材層は、熱可塑性樹脂からなることが好ましい。この構成によれば、容易に塑性変形が可能で、且つ、所望の形状を維持（保持）できるインターポーザを実現できる。また、この構成によれば、インターポーザを所望の形状に変形させやすいため、インターポーザに高い寸法精度が要求される場合でも、第１部材または第２部材に接続が容易なインターポーザを実現できる。
（１１）本発明の電子機器は、
第１部材と、
第２部材と、
前記第１部材と前記第２部材との間に配置され、前記第１部材と前記第２部材とを電気的に接続するインターポーザと、
を備え、
前記インターポーザは、
複数の絶縁基材層を積層してなり、互いに対向する第１実装面および第２実装面を有する積層体と、
前記積層体に形成され、前記第１実装面および前記第２実装面に垂直な第１方向に延伸する複数の導体パターンと、
前記積層体に形成され、前記第１実装面および前記第２実装面に平行な第２方向に延伸し、前記複数の導体パターン同士を接続する層間接続導体と、
前記第１実装面に形成される第１電極と、
前記第２実装面に形成され、前記複数の導体パターンおよび前記層間接続導体を介して、前記第１電極に電気的に接続される第２電極と、
を有し、
前記第１実装面および前記第２実装面は、前記複数の絶縁基材層の積層方向に平行な面であり、
前記第１実装面と前記第２実装面との間の前記第１方向の長さは、前記層間接続導体の前記第２方向の合計長さよりも長く、
前記第１電極は前記第１部材に電気的に接続され、前記第２電極は前記第２部材に電気的に接続されることを特徴とする。
（１２）本発明の電子機器は、
第１部材と、
第２部材と、
前記第１部材と前記第２部材との間に配置され、前記第１部材と前記第２部材とを電気的に接続するインターポーザと、
を備え、
前記インターポーザは、
複数の絶縁基材層を積層してなり、一部が屈曲され、且つ、互いに平行な第１実装面および第２実装面を有する積層体と、
前記積層体に形成される複数の導体パターンと、
前記積層体に形成される層間接続導体と、
前記第１実装面に形成される第１電極と、
前記第２実装面に形成され、前記複数の導体パターンおよび前記層間接続導体を介して、前記第１電極に電気的に接続される第２電極と、
を有し、
前記積層体は、前記複数の絶縁基材層の積層方向が、前記第１実装面および前記第２実装面に平行な直立部を有し、
前記直立部において、前記複数の導体パターンは前記第１実装面および前記第２実装面に垂直な第１方向に延伸し、
前記直立部において、前記層間接続導体は、前記第１実装面および前記第２実装面に平行な第２方向に延伸し、且つ、前記複数の導体パターン同士を接続し、
前記直立部において、前記第１方向の長さは、前記層間接続導体の前記第２方向の合計長さよりも長く、
前記第１電極は前記第１部材に電気的に接続され、前記第２電極は前記第２部材に電気的に接続されることを特徴とする。
この構成によれば、厚み寸法（第１部材と第２部材との間の距離）が大きい場合でも、第１部材と第２部材との間の配線の電気的な接続信頼性を高めた電子機器を実現できる。
（１３）上記（１１）または（１２）において、前記積層体は、前記第１部材および前記第２部材よりも実効弾性率が小さいことが好ましい。この構成によれば、第１部材や第２部材よりもインターポーザの可撓性が高いため、第１部材や第２部材に加わる応力等による接合箇所の破損が抑制される。
（１４）上記（１１）から（１３）のいずれかにおいて、前記第１部材または前記第２部材に実装され、前記第１部材と前記第２部材との間に配置される部品をさらに備えていてもよい。
（１５）上記（１４）において、前記インターポーザは、前記積層体に形成される面状導体を有し、前記面状導体は、少なくとも一部が前記複数の導体パターンと前記部品との間に位置することが好ましい。この構成によれば、部品に対する面状導体によるシールド効果が高まり、信号線（複数の導体パターンまたは層間接続導体）から部品に対する不要輻射を抑制できる、または信号線に対する部品からのノイズの影響を抑制できる。
本発明によれば、厚み寸法（第１部材と第２部材との間の距離）が大きい場合でも、簡素な構成により、第１部材と第２部材との間の配線の電気的な接続信頼性を高めたインターポーザを実現できる。また、そのインターポーザを備える電子機器を実現できる。
図１は第１の実施形態に係るインターポーザ３０１の断面図である。 図２は第１の実施形態に係る電子機器４０１の主要部を示す断面図である。 図３はインターポーザ３０１の製造工程を順に示す断面図である。 図４は第２の実施形態に係るインターポーザ３０２の断面図である。 図５はインターポーザ３０２の製造工程を順に示す断面図である。 図６は第３の実施形態に係るインターポーザ３０３の断面図である。 図７はインターポーザ３０３の分解平面図である。 図８は第３の実施形態に係る電子機器４０３の主要部を示す断面図である。 図９は第４の実施形態に係るインターポーザ３０４の断面図である。 図１０は第５の実施形態に係るインターポーザ３０５の断面図である。 図１１はインターポーザ３０５の折り曲げる前の状態を示す断面図である。
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明または理解の容易性を考慮して、便宜上実施形態を分けて示すが、異なる実施形態で示した構成の部分的な置換または組み合わせが可能である。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
《第１の実施形態》
図１は第１の実施形態に係るインターポーザ３０１の断面図である。
本発明のインターポーザは、第１部材と第２部材との間に配置され（挟まれ）、第１部材と第２部材とを電気的に接続するものである。また、本発明の電子機器は、本発明のインターポーザ等を備える装置であり、例えば携帯電話端末、いわゆるスマートフォン、タブレット端末、ノートＰＣやＰＤＡ、ウェアラブル端末（いわゆるスマートウォッチやスマートグラス等）、カメラ、ゲーム機、玩具等である。
インターポーザ３０１は、積層体１０と、複数の導体パターン２１，２２と、層間接続導体Ｖ１と、第１電極Ｐ１と、第２電極Ｐ２と、を備える。
積層体１０は、可撓性を有する複数の絶縁基材層１１，１２，１３を積層してなる直方体状の絶縁体である。積層体１０は、互いに対向する第１主面ＭＳ１および第２主面ＭＳ２を有する。第１主面ＭＳ１および第２主面ＭＳ２は、複数の絶縁基材層１１，１２，１３の積層方向（Ｚ軸方向）に垂直な面である。また、積層体１０は、互いに対向する端面ＳＳ１および端面ＳＳ２を有する。端面ＳＳ１，ＳＳ２は、積層方向（Ｚ軸方向）に平行な面（積層体１０の端面）である。絶縁基材層１１，１２，１３は、例えば液晶ポリマー（ＬＣＰ）またはポリエーテルエーテルケトン（ＰＥＥＫ）等の熱可塑性樹脂からなるシートである。
本実施形態では、端面ＳＳ１が本発明における「第１実装面」に相当し、端面ＳＳ２が本発明における「第２実装面」に相当する。
複数の導体パターン２１，２２は、積層体１０内に形成され、端面ＳＳ１（第１実装面）および端面ＳＳ２（第２実装面）に垂直な第１方向（例えば、図１に示すＸ軸方向）に延伸する導体パターンである。複数の導体パターン２１，２２は、例えばＣｕ箔等の導体パターンである。
層間接続導体Ｖ１は、積層体１０内に形成され、端面ＳＳ１（第１実装面）および端面ＳＳ２（第２実装面）に平行な第２方向（図１に示すＺ軸方向）に延伸する導体であり、複数の導体パターン２１，２２同士を接続する。層間接続導体Ｖ１は、例えば無電解めっき法で形成された金属（例えば、Ｃｕ）である。
第１電極Ｐ１は、端面ＳＳ１（第１実装面）に形成される導体であり、第２電極Ｐ２は、端面ＳＳ２（第２実装面）に形成される導体である。第１電極Ｐ１と第２電極Ｐ２とは、複数の導体パターン２１，２２および層間接続導体Ｖ１を介して、電気的に接続されている。具体的には、第１電極Ｐ１は導体パターン２１の一端に接続される。導体パターン２１の他端は、層間接続導体Ｖ１を介して導体パターン２２の一端に接続され、導体パターン２２の他端は第２電極Ｐ２に接続される。第１電極Ｐ１および第２電極Ｐ２は、例えば無電解めっき（または、電気めっき）によって形成されるＣｕ等のめっき膜である。
このように、本実施形態では、電気的に接続された複数の導体パターン２１，２２および層間接続導体Ｖ１によって、第１電極Ｐ１と第２電極Ｐ２との間を接続する配線（信号線）が形成される。
また、図１に示すように、端面ＳＳ１（第１実装面）と端面ＳＳ２（第２実装面）との間のＸ軸方向（第１方向）の長さＬａ１は、層間接続導体Ｖ１のＺ軸方向（第２方向）の合計長さＬｂ１よりも長い（Ｌａ１＞Ｌｂ１）。言い換えると、第１電極Ｐ１と第２電極Ｐ２との間を接続する配線のうち、第１方向（Ｘ軸方向）に延びる配線（複数の導体パターン２１，２２の電気的経路）の長さは、第２方向（Ｚ軸方向）に延びる配線（層間接続導体Ｖ１）の長さよりも長い。
次に、本発明のインターポーザ３０１を備える電子機器について、図を参照して説明する。図２は、第１の実施形態に係る電子機器４０１の主要部を示す断面図である。
電子機器４０１は、第１回路基板１０１、第２回路基板２０１、インターポーザ３０１および部品８１，９１等を備える。第１回路基板１０１と第２回路基板２０１とは、第１方向（Ｘ軸方向）に離間して配置され、インターポーザ３０１および部品８１，９１は第１回路基板１０１と第２回路基板２０１との間に配置されている（挟まれている）。第１回路基板１０１および第２回路基板２０１は、例えばガラス／エポキシ基板である。部品８１，９１は、例えばチップ型インダクタやチップ型キャパシタ等のチップ部品、ＲＦＩＣ素子またはインピーダンス整合回路等である。
本実施形態では、第１回路基板１０１が本発明における「第１部材」に相当し、第２回路基板２０１が本発明における「第２部材」に相当する。
図２に示すように、第１回路基板１０１の上面Ｓ１には、インターポーザ３０１および部品８１が実装されている。第２回路基板２０１の下面Ｓ２には、部品９１が実装されている。インターポーザ３０１は、直立した状態（積層体１０の端面ＳＳ１（第１実装面）が第１回路基板１０１に対向し、積層体１０の端面ＳＳ２（第２実装面）が第２回路基板２０１の下面Ｓ２に対向した状態）で、第１回路基板１０１および第２回路基板２０１にそれぞれ接続されている。
第１回路基板１０１の上面Ｓ１には、複数のランド６１，６２，６３が形成されている。インターポーザ３０１の第１電極Ｐ１は、上記ランド６１に直接はんだ付けされる。これにより、インターポーザ３０１の第１電極Ｐ１は、第１回路基板１０１（第１部材）に電気的に接続される。また、部品８１の端子は、上記ランド６２，６３にそれぞれ直接はんだ付けされる。
第２回路基板２０１の下面Ｓ２には、複数のランド７１，７２，７３が形成されている。インターポーザ３０１の第２電極Ｐ２は、上記ランド７１に直接はんだ付けされる。これにより、インターポーザ３０１の第２電極Ｐ２は、第２回路基板２０１（第２部材）に電気的に接続される。また、部品９１の端子は、上記ランド７２，７３にそれぞれ直接はんだ付けされる。
本実施形態では、インターポーザ３０１の実効弾性率が、第１回路基板１０１および第２回路基板２０１の実効弾性率よりも小さい。例えば、ガラス／エポキシ基板のヤング率は約２５ＧＰａである。一方、インターポーザ３０１の積層体１０である液晶ポリマー（ＬＣＰ）のヤング率は、約１５ＧＰａである。
なお、本明細書における「実効弾性率」は、単一材料の「弾性率」に限らず、複合材料（樹脂・導体パターン・層間接続導体・接着剤等で構成される複合材料）全体の「弾性率」を指す。
本実施形態に係るインターポーザ３０１および電子機器４０１によれば、次のような効果を奏する。
（ａ）本実施形態では、第１電極Ｐ１と第２電極Ｐ２との間の配線のうち、相対的に長い第１方向（Ｘ軸方向。第１部材と第２部材とが離間する方向）に延びる配線を、導体パターン２１，２２によって形成している。通常のインターポーザ（複数の絶縁基材層を第１方向に積層してなる積層体を備えたインターポーザ）の場合、第１方向に延びる配線は、スルーホールめっきやビア導体（導電性ペーストを固化させてなるビア導体）等の層間接続導体で行う。特に、第１方向に延びる長い配線をスルーホールめっきで行う場合には、細長いスルーホールを形成する必要があり、スルーホールの形成やめっき加工が困難となる。また、第１方向に延びる長い配線をビア導体で行う場合には、複数の絶縁基材層にそれぞれ開口を形成し、導電性ペーストを充填する等の工程が必要となり、製造工程が複雑化する。上記構成によれば、簡素な構成により、第１方向に延びる長い配線を層間接続導体（スルーホールめっきやビア導体）によって形成する場合に比べて、信号線（第１電極Ｐ１と第２電極Ｐ２との間を接続する配線）の電気的な接続信頼性が高いインターポーザを実現できる。
（ｂ）また、上述したように、本実施形態では、信号線（第１電極Ｐ１と第２電極Ｐ２との間を接続する配線）のうち、第１方向に延びる長い配線が、導体パターン２１，２２によって形成される。一般的に、導電性ペーストを固化してなるビア導体の体積抵抗率は導体パターン（金属単体）に比べて高い。そのため、通常のインターポーザのように、第１方向に延びる長い配線を全てビア導体で形成すると、導体損失は大きくなる。一方、導体パターンは線幅を容易に調整できるため、導体パターンの線幅を広くすることにより導体損失を容易に低減できる。したがって、上記構成により、第１方向に延びる長い配線を上記ビア導体によって形成する場合に比べて、信号線の導体損失を容易に低減できる。
（ｃ）また、本実施形態では、層間接続導体Ｖ１がスルーホールめっきである。この構成によれば、層間接続導体が導電性ペーストを固化してなるビア導体である場合に比べて、信号線（第１電極Ｐ１と第２電極Ｐ２との間を接続する配線）の導体損失をさらに低減できる。
（ｄ）本実施形態では、第１部材（第１回路基板１０１）と第２部材（第２回路基板２０１）との間にインターポーザ３０１が挟まれ、第１部材および第２部材がインターポーザ３０１を介して電気的に接続されている。この構成によれば、第１部材の表面（第１回路基板１０１の上面Ｓ１）および第２部材の表面（第２回路基板２０１の下面Ｓ２）に部品８１，９１を実装する空間を確保しつつ、第１回路基板１０１と第２回路基板２０１とが離間した状態で両者を電気的に接続できる。
（ｅ）また、本実施形態に係る電子機器では、インターポーザ３０１の第１電極Ｐ１が、第１回路基板１０１のランド６１に直接はんだ付けされ、インターポーザ３０１の第２電極Ｐ２が、第２回路基板２０１のランド７１に直接はんだ付けされている。この構成によれば、不要な隙間が殆ど無くインターポーザ３０１と第１回路基板１０１とを接合できるため、電子機器内の狭いスペースにもインターポーザ３０１を配置できる。また、インターポーザ３０１と第１回路基板１０１との間に不要な隙間が殆どないため、電磁波の漏洩による不要輻射およびエネルギー損失が抑えられる。さらに、この構成によれば、コネクタを介してインターポーザを第１回路基板に接続する場合と比較して、インピーダンス不整合が生じ難く、反射損失も抑えることができる。なお、このことは、インターポーザ３０１と第２回路基板２０１と間の接続関係についても同様である。
（ｆ）本実施形態に係るインターポーザ３０１（積層体１０）は、第１回路基板１０１（第１部材）および第２回路基板２０１（第２部材）よりも実効弾性率が小さく、可撓性（可変形性）を有する。この構成によれば、例えば、第１部材（または第２部材）の多少の凸凹がある箇所にもインターポーザを実装することができる。また、第１回路基板１０１や第２回路基板２０１よりもインターポーザ３０１の可撓性が高いため、第１回路基板１０１や第２回路基板２０１に加わる応力等による接合箇所（第１電極Ｐ１とランド６１との接合箇所、第２電極Ｐ２とランド７１との接合箇所）の破損が抑制される。
なお、本実施形態では、積層体１０を形成する複数の絶縁基材層１１，１２，１３が、熱可塑性樹脂からなる。この構成によれば、容易に塑性変形が可能で、且つ、所望の形状を維持（保持）できるインターポーザを実現できる。なお、変形し難い第１部材や第２部材にインターポーザをはんだで直接接続する場合、インターポーザには高い寸法精度が要求される。一方、上記構成によれば、熱可塑性樹脂からなる複数のシートを積層してなる積層体１０を用いるため、インターポーザが可撓性（可変形性）を有し、インターポーザを所望の形状に変形させやすい。そのため、特に、上述したようなインターポーザに高い寸法精度が要求される場合でも、インターポーザを接続する前に変形させることによって、第１部材または第２部材とインターポーザとの接続が容易となる。
なお、通常のインターポーザ（複数の絶縁基材層を第１方向に積層してなる積層体を備えるインターポーザ）の場合、第１方向の厚み（厚み寸法）が安定し難い。例えば、積層した複数の絶縁基材層を加熱プレスして積層体を形成する際に、電極の積層体への沈み込み量がばらつき、インターポーザの第１方向の厚みがばらつく虞がある。また、積層体に形成される導体パターンにより、積層体の主面（電極の形成面）に凹凸ができる場合もある。さらに、加熱プレス後の積層体の主面に、ソルダーレジスト膜等の保護膜を形成すると、保護膜の濡れ具合や粘性によって厚みにばらつきが生じる虞もある。一方、本実施形態に係る電子機器４０１では、インターポーザ３０１が直立した状態（積層体１０の端面ＳＳ１が第１部材に対向し、端面ＳＳ２が第２部材に対向した状態）で第１部材および第２部材に接続される構造のため、第１方向の厚み寸法を安定させやすい。これは、後に詳述するとおり、インターポーザ３０１は、集合基板から個々の個片に切り出して形成されるからである。すなわち、インターポーザ３０１の厚み（第１方向の厚み寸法）は、カットの精度によって定まり、積層体の主面に形成される凹凸や保護膜の濡れ具合等による厚み寸法のばらつきの影響は受けない。
本実施形態に係るインターポーザ３０１は、例えば次のような工程で製造される。図３は、インターポーザ３０１の製造工程を順に示す断面図である。なお、図３では、説明の都合上、ワンチップ（個片）での製造工程で説明するが、実際のインターポーザの製造工程は集合基板状態で行われる。
まず、図３中の（１）に示すように、両面に導体パターン２１，２２が形成された絶縁基材層１２を準備する。具体的には、集合基板状態の絶縁基材層１２の両面に、金属箔（例えばＣｕ箔）をラミネートし、その後、その金属箔をフォトリソグラフィでパターニングする。絶縁基材層１２は、例えば液晶ポリマー（ＬＣＰ）またはポリエーテルエーテルケトン（ＰＥＥＫ）等の熱可塑性樹脂を主材料とするシートである。
次に、図３中の（２）に示すように、絶縁基材層１２に開口Ｈ１を形成する。開口Ｈ１は、絶縁基材層１２の表面から裏面にまで達する貫通孔である。開口Ｈ１は、例えばパンチング等による型抜きによって形成される。
その後、図３中の（３）に示すように、絶縁基材層１２に層間接続導体Ｖ１を形成し、絶縁基材層１１，１３を準備する。層間接続導体Ｖ１は、例えば無電解めっき等によって形成される金属（Ｃｕ等のスルーホールめっき）である。絶縁基材層１１，１３の平面形状は、絶縁基材層１２の平面形状と略同じである。絶縁基材層１１，１３は、例えば液晶ポリマー（ＬＣＰ）またはポリエーテルエーテルケトン（ＰＥＥＫ）等の熱可塑性樹脂を主材料とするシートである。
次に、図３中の（４）に示すように、絶縁基材層１３，１２，１１の順に積層する。その後、積層した絶縁基材層１１，１２，１３を加熱プレスすることにより、図３中の（５）に示すような集合基板状態の積層体１０を形成した後、集合基板から個々の個片に分離する。
最後に、積層体１０の端面ＳＳ１，ＳＳ２に、第１電極Ｐ１および第２電極Ｐ２をそれぞれ形成して、図３中の（６）に示すインターポーザ３０１を得る。第１電極Ｐ１および第２電極Ｐ２は、例えば無電解めっき（または、電気めっき）によって形成されるＣｕ等のめっき膜である。
《第２の実施形態》
第２の実施形態では、層間接続導体の構成が異なるインターポーザの例を示す。
図４は、第２の実施形態に係るインターポーザ３０２の断面図である。
インターポーザ３０２は、層間接続導体Ｖ２を備える点で、第１の実施形態に係るインターポーザ３０１と異なる。インターポーザ３０２の他の構成については、インターポーザ３０１と同じである。
以下、第１の実施形態に係るインターポーザ３０１と異なる部分について説明する。
層間接続導体Ｖ２は、積層体１０に形成され、端面ＳＳ１（第１実装面）および端面ＳＳ２（第２実装面）に平行な第２方向（図４に示すＺ軸方向）に延伸する導体であり、複数の導体パターン２１，２２同士を接続する。層間接続導体Ｖ２は、例えば絶縁基材層１２に設けた開口にＣｕ，Ｓｎのうち１以上もしくはそれらの合金を含む導電性ペーストを配設した後、積層プロセスにおける加熱プレス処理により固化させることによって設けられたビア導体である。
図４に示すように、端面ＳＳ１（第１実装面）と端面ＳＳ２（第２実装面）との間のＸ軸方向（第１方向）の長さＬａ２は、層間接続導体Ｖ２のＺ軸方向（第２方向）の合計長さＬｂ２よりも長い（Ｌａ２＞Ｌｂ２）。
本実施形態に係るインターポーザ３０２によれば、第１の実施形態で述べた効果以外に、次のような効果を奏する。
（ｇ）本実施形態では、複数の導体パターン２１，２２と層間接続導体Ｖ２とが、固相拡散接合により接続される。この構成により、複数の導体パターン２１，２２に接続される層間接続導体を、めっき法等を用いて形成する場合と比べて、容易な製法により、導体パターンと層間接続導体との間の接合強度を高くできる。
（ｈ）また、本実施形態では、層間接続導体Ｖ２が樹脂材料を含む。導電性ペーストを固化してなるビア導体（層間接続導体Ｖ２）は、樹脂成分を含むため、単体金属であるスルーホールめっき等に比べて、樹脂を主材料とする絶縁基材層との接合強度が高い。そのため、層間接続導体をめっき法で形成する場合に比べて、層間接続導体Ｖ２と絶縁基材層１２との接合強度が高まる。したがって、この構成により、機械的強度と電気的な接続信頼性の高いインターポーザを実現できる。
（ｉ）さらに、本実施形態では、積層体１０を形成する複数の絶縁基材層１１，１２，１３が、熱可塑性樹脂からなり、且つ、層間接続導体Ｖ２が導電性ペーストを固化して形成されるビア導体である。この構成によれば、後に詳述するように、積層した複数の絶縁基材層１１，１２，１３を一括プレスすることにより、積層体１０を容易に形成できるため、積層体１０の製造工程の工数が削減され、コストを低く抑えることができる。
本実施形態に係るインターポーザ３０２は、例えば次のような工程で製造される。図５は、インターポーザ３０２の製造工程を順に示す断面図である。
まず、図５中の（１）に示すように、絶縁基材層１１，１２，１３を準備する。また、絶縁基材層１２に導体パターン２１を形成し、絶縁基材層１３に導体パターン２２を形成する。具体的には、集合基板状態の絶縁基材層１２，１３の片面に、金属箔（例えばＣｕ箔）をラミネートし、その後、その金属箔をフォトリソグラフィでパターニングする。
また、絶縁基材層１２には、層間接続導体Ｖ２が形成される。層間接続導体Ｖ２は、絶縁基材層１２にレーザー等で開口を設けた後、Ｃｕ，Ｓｎ等のうち１以上もしくはそれらの合金を含む導電性ペーストを配設（充填）した後、積層プロセスにおける加熱プレス処理により導電性ペーストを固化させることによって形成される。そのため、層間接続導体Ｖ２は、後の加熱プレス時の温度よりも融点（溶融温度）の低い材料とする。
次に、図５中の（２）に示すように、絶縁基材層１３，１２，１１の順に積層する。その後、積層した絶縁基材層１１，１２，１３を加熱プレスすることにより、図５中の（３）に示すような集合基板状態の積層体１０を形成した後、集合基板から個々の個片に分離する。
最後に、積層体１０の端面ＳＳ１，ＳＳ２に、第１電極Ｐ１および第２電極Ｐ２をそれぞれ形成して、図５中の（６）に示すインターポーザ３０２を得る。
上記製造方法によれば、積層した複数の絶縁基材層１１，１２，１３を一括プレスすることにより、インターポーザ３０２（積層体１０）を容易に形成できるため、製造工程の工数が削減され、コストを低く抑えることができる。
《第３の実施形態》
第３の実施形態では、複数の層間接続導体、および面状導体を備えるインターポーザの例を示す。
図６は、第３の実施形態に係るインターポーザ３０３の断面図である。図７は、インターポーザ３０３の分解平面図である。
インターポーザ３０３は、積層体１０Ａと、複数の導体パターン２１，２２，２３と、面状導体３１，３２と、層間接続導体Ｖ２１，Ｖ２２と、第１電極Ｐ１と、第２電極Ｐ２と、グランド電極ＧＰ１１，ＧＰ１２，ＧＰ２１，ＧＰ２２と、を備える。
インターポーザ３０３は、積層体１０Ａ、面状導体３１，３２およびグランド電極ＧＰ１１，ＧＰ１２，ＧＰ２１，ＧＰ２２を備える点で、第２の実施形態に係るインターポーザ３０２と異なる。また、インターポーザ３０３は、導体パターンの数および層間接続導体の数が、インターポーザ３０２と異なる。インターポーザ３０３の他の構成については、インターポーザ３０２と実質的に同じである。
以下、第２の実施形態に係るインターポーザ３０２と異なる部分について説明する。
積層体１０Ａは、可撓性を有する複数の絶縁基材層１１ａ，１２ａ，１３ａ，１４ａ，１５ａ，１６ａ，１７ａを積層してなる直方体状の絶縁体である。積層体１０Ａは、互いに対向する端面ＳＳ１（第１実装面）および端面ＳＳ２（第２実装面）を有する。端面ＳＳ１は、複数の絶縁基材層１１ａ〜１７ａの積層方向（Ｚ軸方向）に平行な面（積層体１０Ａの端面）である。絶縁基材層１１ａ〜１７ａは、第１の実施形態で説明した絶縁基材層１１，１２，１３と実質的に同じものである。
複数の導体パターン２１，２２，２３は、積層体１０Ａに形成され、端面ＳＳ１（第１実装面）および端面ＳＳ２（第２実装面）に垂直な第１方向（例えば、図６に示すＸ軸方向）に延伸する導体パターンである。面状導体３１，３２は、積層体１０Ａに形成され、第１方向に延伸する導体パターンである。導体パターン２１，２２，２３および面状導体３１，３２は、例えばＣｕ箔等の導体パターンである。
層間接続導体Ｖ２１，Ｖ２２は、積層体１０Ａに形成され、端面ＳＳ１（第１実装面）および端面ＳＳ２（第２実装面）に平行な第２方向（図６に示すＺ軸方向）に延伸する導体であり、複数の導体パターン２１，２２，２３同士を接続する。層間接続導体Ｖ２１，Ｖ２２は、絶縁基材層にレーザー等で開口を設けた後、Ｃｕ，Ｓｎ等のうち１以上もしくはそれらの合金を含む導電性ペーストを配設（充填）した後、積層プロセスにおける加熱プレス処理により固化させることによって設けられたビア導体である。
図６および図７に示すように、層間接続導体Ｖ２１，Ｖ２２は、それぞれ異なる絶縁基材層に形成されている。具体的には、層間接続導体Ｖ２１は絶縁基材層１４ａに形成されており、層間接続導体Ｖ２２は絶縁基材層１５ａに形成されている。複数の層間接続導体Ｖ２１，Ｖ２２は、第２方向（Ｚ軸方向）から視て、互いに重ならない位置に配置されている。
第１電極Ｐ１およびグランド電極ＧＰ１１，ＧＰ１２は、端面ＳＳ１（第１実装面）に形成される導体であり、第２電極Ｐ２およびグランド電極ＧＰ２１，ＧＰ２２は、端面ＳＳ２（第２実装面）に形成される導体である。グランド電極ＧＰ１１，ＧＰ１２，ＧＰ２１，ＧＰ２２は、例えば無電解めっき（または、電気めっき）によって形成されるＣｕ等のめっき膜である。
第１電極Ｐ１と第２電極Ｐ２とは、複数の導体パターン２１，２２，２３および層間接続導体Ｖ２１，Ｖ２２を介して、電気的に接続されている。具体的には、図６および図７に示すように、第１電極Ｐ１は導体パターン２１の一端に接続され、導体パターン２１の他端は、層間接続導体Ｖ２１を介して導体パターン２２の一端に接続される。導体パターン２２の他端は、層間接続導体Ｖ２２を介して導体パターン２３の一端に接続され、導体パターン２３の他端は第２電極Ｐ２に接続される。また、グランド電極ＧＰ１１とグランド電極ＧＰ２１とは、面状導体３１を介して電気的に接続される。グランド電極ＧＰ１２とグランド電極ＧＰ２２とは、面状導体３２を介して電気的に接続される。
このように、本実施形態では、電気的に接続された複数の導体パターン２１，２２，２３および層間接続導体Ｖ２１，Ｖ２２によって、第１電極Ｐ１と第２電極Ｐ２との間を接続する配線（信号線）が形成される。
本実施形態では、導体パターン２１、面状導体３１，３２、導体パターン２１と面状導体３１とで挟まれる絶縁基材層１２ａ，１３ａ、導体パターン２１と面状導体３２とで挟まれる絶縁基材層１４ａ，１５ａ，１６ａによって、ストリップライン構造の伝送線路が構成されている。また、導体パターン２３、面状導体３１，３２、導体パターン２３と面状導体３１とで挟まれる絶縁基材層１２ａ，１３ａ，１４ａ，１５ａ、導体パターン２３と面状導体３２とで挟まれる絶縁基材層１６ａによって、ストリップライン構造の伝送線路が構成されている。
図６に示すように、端面ＳＳ１（第１実装面）と端面ＳＳ２（第２実装面）との間のＸ軸方向（第１方向）の長さＬａ３は、層間接続導体Ｖ２１，Ｖ２２のＺ軸方向（第２方向）の合計長さＬｂ３よりも長い（Ｌａ３＞Ｌｂ３）。
複数の導体パターン２１，２２，２３は、第２方向（Ｚ軸方向）から視て、全体が面状導体３１，３２に重なっている。また、面状導体３１，３２は、複数の導体パターン２１，２２，２３または層間接続導体Ｖ２１，Ｖ２２を、第２方向（Ｚ軸方向）に挟む位置に配置されている。
次に、本発明のインターポーザ３０３を備える電子機器について、図を参照して説明する。図８は、第３の実施形態に係る電子機器４０３の主要部を示す断面図である。
電子機器４０３は、第１回路基板１０２（第１部材）、第２回路基板２０２（第２部材）、インターポーザ３０３および部品８２等を備える。なお、第１回路基板１０２および第２回路基板２０２には、部品８２以外の多数の部品が配置されているが、図示を省略している。第１回路基板１０２と第２回路基板２０２は、第１方向（Ｘ軸方向）に離間して配置され、インターポーザ３０３および部品８２は第１回路基板１０２と第２回路基板２０２との間に配置されている。第１回路基板１０２の構成は、第１の実施形態で説明した第１回路基板１０１と実質的に同じである。第２回路基板２０２の構成は、第１の実施形態で説明した第２回路基板２０１と実質的に同じである。また、部品８２は、例えばインピーダンス整合回路を構成するチップコンデンサ等である。なお、インターポーザ３０３を挟んで部品８２とは反対側（インターポーザ３０３の＋Ｚ方向側）に、別の部品が近接して配置されていてもよい。
図８に示すように、第１回路基板１０２の上面Ｓ１には、インターポーザ３０３および部品８２が実装されている。積層体１０Ａの端面ＳＳ１（第１実装面）は第１回路基板１０２に対向し、積層体１０Ａの端面ＳＳ２（第２実装面）は第２回路基板２０２の下面Ｓ２に対向する。
第１回路基板１０２の上面Ｓ１には、複数のランド６１，６２，６３，６４，６５が形成されている。インターポーザ３０３の第１電極Ｐ１は、上記ランド６１に直接はんだ付けされる。これにより、インターポーザ３０３の第１電極Ｐ１は、第１回路基板１０２（第１部材）に電気的に接続される。また、インターポーザ３０３のグランド電極ＧＰ１１，ＧＰ１２は、上記ランドにそれぞれ直接はんだ付けされる。これにより、インターポーザ３０３のグランド電極ＧＰ１１，ＧＰ１２は、第１回路基板１０２のグランドに電気的に接続される。また、部品８２の端子は、上記ランド６４，６５にそれぞれ直接はんだ付けされる。
第２回路基板２０２の下面Ｓ２には、複数のランド７１，７２，７３が形成されている。インターポーザ３０３の第２電極Ｐ２は、上記ランド７１に直接はんだ付けされる。これにより、インターポーザ３０３の第２電極Ｐ２は、第２回路基板２０１（第２部材）に電気的に接続される。また、インターポーザ３０３のグランド電極ＧＰ２１，ＧＰ２２は、上記ランド７２，７３にそれぞれ直接はんだ付けされる。これにより、インターポーザ３０３のグランド電極ＧＰ２１，ＧＰ２２は、第２回路基板２０２のグランドに電気的に接続される。
図８に示すように、面状導体３２は、少なくとも一部が複数の導体パターン２１，２２，２３と部品８２との間に位置している。
また、本実施形態では、第１回路基板１０１および第２回路基板２０１がガラス／エポキシ基板であり、実効比誘電率は約４である。一方、インターポーザ３０１の積層体１０は液晶ポリマー（ＬＣＰ）であり、実効比誘電率は約３である。すなわち、本実施形態では、インターポーザ３０１の積層体１０の実効比誘電率が、第１回路基板１０１および第２回路基板２０１の実効比誘電率よりも小さい。
なお、本明細書における「実効比誘電率」は、単一材料の「比誘電率」に限らず、複合材料（樹脂・導体パターン・層間接続導体・接着剤等で構成される複合材料）全体の「比誘電率」を指す。
本実施形態に係るインターポーザ３０３および電子機器４０３によれば、第２の実施形態で述べた効果以外に、次のような効果を奏する。
（ｊ）一般的に、樹脂を主材料とする複数の絶縁基材層を積層してなる積層体は、外力や衝撃等によって変形しやすい。そして、上記積層体に複数の層間接続導体が連続して配置されている場合に、上記積層体が変形するとこれらの層間接続導体に応力が集中して、これらの層間接続導体が破損しやすくなる。一方、本実施形態では、複数の層間接続導体Ｖ２１，Ｖ２２が、第２方向（Ｚ軸方向）から視て、互いに重ならない位置に配置されている。この構成によれば、複数の層間接続導体Ｖ２１，Ｖ２２が第２方向に連続して配置されていないため、積層体１０Ａに外力や衝撃等が加わった場合（特にＺ軸方向に対する外力）に、層間接続導体Ｖ２１，Ｖ２２に加わる応力が分散される。そのため、積層体１０Ａに外力等が加わった場合でも、層間接続導体Ｖ２１，Ｖ２２の破損等が抑制され、外力に対する層間接続導体Ｖ２１，Ｖ２２の接続信頼性は高まる。したがって、機械的強度の高いインターポーザを実現できる。
（ｋ）本実施形態に係るインターポーザ３０３は、第１回路基板１０２（第１部材）および第２回路基板２０２（第２部材）に比べて実効比誘電率が小さい。そのため、インターポーザ３０３の導体パターン間（例えば、導体パターン２１と面状導体３２間、または、導体パターン２３と面状導体３１間）に生じる容量成分を小さくできる。一般的に、部品が搭載される回路基板の線膨張係数は、搭載される部品の線膨張係数に合わせる必要があり、従来はガラス繊維等のフィラーが入ったガラス／エポキシ基板が回路基板に用いられる。これに対し、本発明のインターポーザは、第１回路基板１０２や第２回路基板２０２のように多くの部品が搭載されるものではないため、そのような制約はなく、第１回路基板１０１や第２回路基板２０２よりも実効比誘電率の低い材料を用いることが可能である。
（ｌ）本実施形態では、複数の導体パターン２１，２２，２３が、第２方向（Ｚ軸方向）から視て、面状導体３１，３２に重なっている。この構成によれば、面状導体３１，３２によるシールド効果によって、インターポーザ３０３からみて第２方向の少なくとも一方に位置する物品（例えば、部品８２）等に対し、信号線（電気的に接続された導体パターン２１，２２，２３および層間接続導体Ｖ２１，Ｖ２２）からの不要輻射を抑制できる、または信号線に対する外部（例えば、部品８２）からのノイズの影響を抑制できる。また、この構成によれば、積層体を形成する複数の絶縁基材層の積層方向が第１方向（第１部材と第２部材とが離間する方向）に平行である場合に、第１方向に延伸する複数の層間接続導体を信号線の周囲（信号線に対して第２方向側）に配置する構成と比較して、信号線に対するシールド性が高まる。そのため、信号線と外部とのアイソレーションを高めることができる。
なお、本実施形態では、複数の導体パターン２１，２２，２３全体が、第２方向（Ｚ軸方向）から視て、面状導体３１，３２に重なる構成を示したが、この構成に限定されるものではない。複数の導体パターンの少なくとも一部が、第２方向から視て、面状導体に重なっていれば、上記作用効果を奏する。但し、上記作用効果の点から、複数の導体パターン全体が、第２方向から視て、面状導体に重なることが好ましい。
（ｍ）本実施形態では、複数の面状導体３１，３２が、信号線を第２方向（Ｚ軸方向）に挟む位置に配置されている。この構成によれば、信号線の第２方向の両側に対して面状導体によるシールド効果がさらに高まる。そのため、インターポーザ３０３からみて第２方向の両側に位置する物品（例えば、部品８２）等に対し、信号線からの不要輻射がさらに抑制される、または信号線に対する外部（例えば、部品８２）からのノイズの影響がさらに抑制される。
（ｎ）さらに、本実施形態に係る電子機器４０３では、面状導体３２が、少なくとも一部が複数の導体パターン２１，２２，２３と部品８２との間に位置している。この構成によれば、面状導体によるシールド効果によって、信号線から部品８２に対する不要輻射を抑制できる、または信号線に対する部品８２からのノイズの影響を抑制できる。
なお、本実施形態では、３つの導体パターン２１，２２，２３と２つの層間接続導体Ｖ２１，Ｖ２２とによって、第１電極Ｐ１と第２電極Ｐ２との間を接続する信号線が形成される例を示したが、信号線の構成はこれに限定されるものではない。導体パターンの数および層間接続導体の数は、本発明の作用効果を奏する範囲において適宜変更可能であり、例えば、４つ以上の導体パターンと３つ以上の層間接続導体とによって信号線が形成されていてもよい。
《第４の実施形態》
第４の実施形態では、積層体の表面に面状導体が形成されている例を示す。
図９は、第４の実施形態に係るインターポーザ３０４の断面図である。
インターポーザ３０４は、積層体１０Ｂと、複数の導体パターン２１，２２と、面状導体３１Ａ，３２Ａと、層間接続導体Ｖ２１，Ｖ２２と、第１電極Ｐ１と、第２電極Ｐ２と、を備える。
インターポーザ３０４は、積層体１０Ｂおよび面状導体３１Ａ，３２Ａを備える点で、第２の実施形態に係るインターポーザ３０２と異なる。また、インターポーザ３０４は、層間接続導体の数が、インターポーザ３０２と異なる。インターポーザ３０４の他の構成については、インターポーザ３０２と実質的に同じである。
以下、第２の実施形態に係るインターポーザ３０２と異なる部分について説明する。
積層体１０Ｂは、可撓性を有する複数の絶縁基材層１１ｂ，１２ｂ，１３ｂ，１４ｂを積層してなる直方体状の絶縁体である。積層体１０Ｂは、互いに対向する第１主面ＭＳ１および第２主面ＭＳ２を有する。第１主面ＭＳ１および第２主面ＭＳ２は、複数の絶縁基材層１１ｂ〜１４ｂの積層方向（Ｚ軸方向）に垂直な面である。絶縁基材層１１ｂ〜１４ｂは、第１の実施形態で説明した絶縁基材層１１，１２，１３と実質的に同じものである。
複数の導体パターン２１，２２は、積層体１０Ｂに形成され、端面ＳＳ１（第１実装面）および端面ＳＳ２（第２実装面）に垂直な第１方向（例えば、図９に示すＸ軸方向）に延伸する導体パターンである。面状導体３１Ａは、第１主面ＭＳ１全体に形成される導体であり、面状導体３２Ａは、第２主面ＭＳ２全体に形成される導体である。面状導体３１Ａ，３２Ａは、例えば無電解めっき（または、電気めっき）によって形成されるＣｕ等のめっき膜である。
複数の導体パターン２１，２２は、第２方向（Ｚ軸方向）から視て、全体が面状導体３１Ａ，３２Ａに重なっている（図示省略）。また、面状導体３１Ａ，３２Ａは、複数の導体パターン２１，２２または層間接続導体Ｖ２１，Ｖ２２を、第２方向（Ｚ軸方向）に挟む位置に配置されている。
層間接続導体Ｖ２１，Ｖ２２は、積層体１０Ｂに形成され、端面ＳＳ１（第１実装面）および端面ＳＳ２（第２実装面）に平行な第２方向（図９に示すＺ軸方向）に延伸する導体であり、複数の導体パターン２１，２２同士を接続する。層間接続導体Ｖ２１，Ｖ２２は、絶縁基材層にレーザー等で開口を設けた後、Ｃｕ，Ｓｎ等のうち１以上もしくはそれらの合金を含む導電性ペーストを配設（充填）した後、積層プロセスにおける加熱プレス処理により固化させることによって設けられたビア導体である。
図９に示すように、層間接続導体Ｖ２１，Ｖ２２は、それぞれ異なる絶縁基材層に形成されている。なお、本実施形態では、複数の層間接続導体Ｖ２１，Ｖ２２が、第２方向（Ｚ軸方向）から視て、互いに重なる位置に配置されている。
第１電極Ｐ１と第２電極Ｐ２とは、複数の導体パターン２１，２２および層間接続導体Ｖ２１，Ｖ２２を介して、電気的に接続されている。具体的には、図９に示すように、第１電極Ｐ１は導体パターン２１の一端に接続される。導体パターン２１の他端は、層間接続導体Ｖ２１，Ｖ２２を介して導体パターン２２の一端に接続され、導体パターン２２の他端は第２電極Ｐ２に接続される。
このように、本実施形態では、電気的に接続された複数の導体パターン２１，２２および層間接続導体Ｖ２１，Ｖ２２によって、第１電極Ｐ１と第２電極Ｐ２との間を接続する配線（信号線）が形成される。
本実施形態では、導体パターン２１、面状導体３１Ａ，３２Ａ、導体パターン２１と面状導体３１Ａとで挟まれる絶縁基材層１１ｂ、導体パターン２１と面状導体３２Ａとで挟まれる絶縁基材層１２ｂ，１３ｂ，１４ｂによって、ストリップライン構造の伝送線路が構成されている。また、導体パターン２２、面状導体３１Ａ，３２Ａ、導体パターン２２と面状導体３１Ａとで挟まれる絶縁基材層１１ｂ，１２ｂ，１３ｂ、導体パターン２２と面状導体３２Ａとで挟まれる絶縁基材層１４ｂによって、ストリップライン構造の伝送線路が構成されている。
このような構成であっても、第３の実施形態に係るインターポーザ３０３と同様の作用効果を奏する。
《第５の実施形態》
第５の実施形態では、一部が屈曲した積層体を備えるインターポーザの例を示す。
図１０は、第５の実施形態に係るインターポーザ３０５の断面図である。図１１は、インターポーザ３０５の折り曲げる前の状態を示す断面図である。
インターポーザ３０５は、積層体１０Ｃ、第１電極Ｐ１Ａおよび複数の層間接続導体Ｖ２１，Ｖ２２を備える点で、第２の実施形態に係るインターポーザ３０２と異なる。インターポーザ３０５の他の構成については、インターポーザ３０２と実質的に同じである。
以下、第２の実施形態に係るインターポーザ３０２と異なる部分について説明する。
積層体１０Ｃは、可撓性を有する複数の絶縁基材層１１ｃ，１２ｃ，１３ｃを積層してなり、一部が屈曲されたＬ字形の絶縁体である。積層体１０Ｃは、互いに平行な第２主面ＭＳ２Ａおよび端面ＳＳ２を有する。なお、本実施形態では、第２主面ＭＳ２Ａの一部と端面ＳＳ２の一部とが対向している。端面ＳＳ２は、複数の絶縁基材層１１ｃ，１２ｃ，１３ｃの積層方向（Ｚ軸方向）に平行な面（積層体１０Ｃの端面）である。
本実施形態では、積層体１０Ｃの第２主面ＭＳ２Ａが本発明における「第１実装面」に相当し、端面ＳＳ２が本発明における「第２実装面」に相当する。
一部が屈曲された積層体１０Ｃは、例えば図１１に示す直方体状の積層体１０Ｃ（長手方向がＸ軸方向に一致する矩形の平板）を、加熱・加圧しながら、折り曲げ線ＣＬ（図１１中の一点鎖線）に沿ってＬ字形に折り曲げることにより得られる。これにより、曲げ加工された形状を維持（保持）した積層体が得られる。図１１に示す積層体１０Ｃの第２主面ＭＳ２の一部が、折り曲げられた後に、図１０に示す積層体１０Ｃの第２実装面（第２主面ＭＳ２Ａ）となる。
一部が屈曲された積層体１０Ｃは、直立部ＳＰを有する。直立部ＳＰは、複数の絶縁基材層１１ｃ，１２ｃ，１３ｃの積層方向が、第１実装面（第２主面ＭＳ２Ａ）および第２実装面（端面ＳＳ２）に平行な部分を言う。
複数の導体パターン２１，２２は、積層体１０Ｃ内に形成される導体パターンである。直立部ＳＰにおいて、複数の導体パターン２１，２２は第２主面ＭＳ２Ａ（第１実装面）および端面ＳＳ２（第２実装面）に垂直な第１方向（例えば、図１０に示すＸ軸方向）に延伸している。
層間接続導体Ｖ２１，Ｖ２２は、積層体１０Ｃ内に形成される導体である。直立部ＳＰにおいて、層間接続導体Ｖ２１は、第２主面ＭＳ２Ａ（第１実装面）および端面ＳＳ２（第２実装面）に平行な第２方向（図１０に示すＺ軸方向）延伸し、複数の導体パターン２１，２２同士を接続する。なお、層間接続導体Ｖ２２は、第２主面ＭＳ２Ａ（第１実装面）および端面ＳＳ２（第２実装面）に垂直な第１方向（Ｘ軸方向）に延伸している。層間接続導体Ｖ２１，Ｖ２２は、絶縁基材層にレーザー等で開口を設けた後、Ｃｕ，Ｓｎ等のうち１以上もしくはそれらの合金を含む導電性ペーストを配設（充填）した後、積層プロセスにおける加熱プレス処理により固化させることによって設けられるビア導体である。
また、層間接続導体Ｖ２１，Ｖ２２は、それぞれ異なる絶縁基材層に形成されている。具体的には、層間接続導体Ｖ２１は絶縁基材層１２ｃに形成されており、層間接続導体Ｖ２２は絶縁基材層１３ｃに形成されている。
第１電極Ｐ１Ａは、第２主面ＭＳ２Ａ（第１実装面）に形成される導体パターンであり、第２電極Ｐ２は、端面ＳＳ２（第２実装面）に形成される導体である。第１電極Ｐ１Ａは、例えばＣｕ等の導体パターンであり、第２電極Ｐ２は、例えば無電解めっき（または電気めっき）によって形成されるＣｕ等のめっき膜である。
第１電極Ｐ１Ａと第２電極Ｐ２とは、複数の導体パターン２１，２２および層間接続導体Ｖ２１，Ｖ２２を介して、電気的に接続されている。具体的には、図１０に示すように、第１電極Ｐ１Ａは、層間接続導体Ｖ２２を介して導体パターン２２の一端に接続される。導体パターン２２の他端は、層間接続導体Ｖ２１を介して導体パターン２１の一端に接続される。導体パターン２１の他端は第２電極Ｐ２に接続される。
このように、本実施形態では、電気的に接続された複数の導体パターン２１，２２および層間接続導体Ｖ２１，Ｖ２２によって、第１電極Ｐ１Ａと第２電極Ｐ２との間を接続する配線（信号線）が形成される。
また、図１１に示すように、直立部ＳＰにおいて、第１方向（Ｘ軸方向）の長さＬａ５は、層間接続導体Ｖ２１の第２方向（Ｚ軸方向）の合計長さＬｂ５よりも長い（Ｌａ５＞Ｌｂ５）。言い換えると、第１電極Ｐ１と第２電極Ｐ２との間を接続する配線のうち、直立部ＳＰにおける第１方向（Ｘ軸方向）に延びる配線（複数の導体パターン２１，２２）の長さは、直立部ＳＰにおける第２方向（Ｚ軸方向）に延びる配線（層間接続導体Ｖ２１）の長さよりも長い。
このように、一部が屈曲された積層体でも、直立部において上記構成を満たすことにより、第２の実施形態に係るインターポーザ３０２と同様の作用効果を奏する。なお、本実施形態に係るインターポーザ３０５によれば、第２の実施形態で述べた効果以外に、次のような効果を奏する。
（ｏ）本実施形態では、第１電極Ｐ１Ａが、積層体１０Ｃの主面（積層体の積層方向に垂直な面。図１１に示す積層体１０Ｃの第２主面ＭＳ２）の一部に形成される導体パターンである。この構成によれば、積層体の端面に第１電極を形成する場合と比較して、第１電極を大面積化しやすい。そのため、第１電極を大面積化することにより、第１部材に対するインターポーザの実装性が高まり、インターポーザと第１部材との接合強度（第１電極Ｐ１Ａと第１部材のランドとの接合強度）を高めることができる。なお、第２電極が積層体の主面の一部に形成される導体パターンである場合には、第２電極を大面積化しやすく、第１部材に対するインターポーザの実装性を高めることができる。
（ｐ）また、本実施形態に係るインターポーザ３０５は、可撓性を有する積層体１０Ｃの一部が屈曲された構成である。この構成によれば、積層体１０Ｃ自体の可撓性や屈曲した部分を利用してインターポーザ（積層体）を変形させやすい。そのため、電子機器ごとに第１部材と第２部材との間の距離（第１方向の距離）に多少ばらつきがある場合でも、インターポーザの第１方向の長さを変化させる（微調整する）ことにより、第１部材と第２部材との間にインターポーザを容易に配置することができる。また、この構成によれば、積層体１０Ｃ自体の可撓性や屈曲した部分を利用してインターポーザを第１部材や第２部材に接続するため、接合箇所（第１電極Ｐ１Ａと第１部材のランドとの接合箇所、第２電極Ｐ２と第２部材のランドとの接合箇所）に第１部材や第２部材に加わる応力等が伝わり難い。したがって、第１部材や第２部材に加わる応力等による上記接合箇所の破損等が抑制され、第１部材（または第２部材）とインターポーザとの間の接続信頼性を高めることができる。
なお、本実施形態では、第１実装面（第２主面ＭＳ２Ａ）の一部と第２実装面（端面ＳＳ２）の一部とが対向した例を示したが、この構成に限定されるものではない。第１実装面と第２実装面とは、必ずしも対向している必要はなく、互いに平行であればよい。さらに、本実施形態では、「第１実装面」が積層体１０Ｃの第２主面ＭＳ２Ａであり、「第２実装面」が端面ＳＳ２である例を示したが、これに限定されるものではない。例えば、「第１実装面」が積層体の端面であり、「第２実装面」が積層体の第１主面または第２主面のいずれか一方でもよい。
また、本実施形態では、Ｌ字形に屈曲された積層体１０Ｃの例を示したが、屈曲された積層体の形状は、これに限定されるものではない。屈曲された積層体の形状は、本発明の作用効果を奏する範囲において適宜変更可能である。また、積層体を屈曲させる部分や方向等についても、本実施形態で説明した構成に限定されるものではなく、本発明の作用効果を奏する範囲において適宜変更可能である。
《その他の実施形態》
以上に示した各実施形態では、インターポーザ全体が第１部材（第１回路基板）と第２部材（第２回路基板）との間に配置される（挟まれる）構成について示したが、この構成に限定されるものではない。インターポーザの一部が、第１部材と第２部材との間に配置される構成でもよい。
なお、以上に示した各実施形態では、インターポーザと第１部材（第１回路基板）とが、はんだを介して直接的に接続される例を示したが、インターポーザと第１部材とは、コネクタを介して接続されてもよい。例えば、インターポーザの第１実装面にプラグを実装し、第１部材にレセプタクルを実装し、プラグとレセプタクルとの嵌合により電気的・機械的に接続する構成でもよい。また、インターポーザと第２部材とは、コネクタを介して接続されてもよい。但し、上述した作用効果（上記（ｅ）を参照）の点から、インターポーザと第１部材とがはんだを介して直接接続され、インターポーザと第２部材とがはんだを介して直接接続されることが好ましい。
以上に示した各実施形態では、積層体の形状が直方体状である例を示したが、この構成に限定されるものではない。積層体の形状は、本発明の作用効果を奏する範囲において適宜変更可能であり、例えば平面形状が多角形、円形、楕円形、Ｌ字形、Ｔ字形、Ｙ字形、クランク形等であってもよい。
以上に示した各実施形態では、３、４または７の絶縁基材層を積層してなる積層体の例を示したが、この構成に限定されるものではない。積層体を形成する絶縁基材層の積層数は、本発明の作用効果をそうする範囲において適宜変更可能であり、例えば２、５、６でもよく、８以上でもよい。
以上に示した各実施形態では、積層体が、熱可塑性樹脂からなる複数の絶縁基材層を積層して形成される例を示したが、この構成に限定されるものではない。各絶縁基材層は、例えば、エポキシ樹脂等の熱硬化性樹脂からなるシートや、ソルダーレジスト膜やカバーレイフィルム等の保護層であってもよい。積層体は、複数の樹脂の複合材であってもよく、例えばガラス／エポキシ基板等の熱硬化性樹脂と、熱可塑性樹脂とが積層されて形成される構成でもよい。また、積層体は、積層した複数の絶縁基材層を加熱プレスすることで表面同士を融着したものに限らず、各絶縁基材層間に接着材層を有する構成でもよい。
以上に示した各実施形態では、インターポーザが、第１部材（第１回路基板）と第２部材（第２回路基板）との間を電気的に接続する電極（第１電極、第２電極およびグランド電極）のみ備える例を示したが、この構成に限定されるものではない。例えば、インターポーザは、補助電極（第１部材と第２部材との間を電気的に接続しない電極）を備えていてもよい。補助電極を備える構成により、インターポーザが長尺状である場合でも、他の部品と同様に第１部材または第２部材にはんだ実装が可能となる。
以上に示した各実施形態では、複数の導体パターンが積層体内に形成されるインターポーザの例を示したが、この構成に限定されるものではない。複数の導体パターンは、一部が積層体の表面に形成されていてもよい。
なお、インターポーザ（積層体）に形成される回路構成は、各実施形態で説明した構成に限定されるものではない。インターポーザに形成される回路は、本発明の作用・効果を奏する範囲において適宜変更可能である。
インターポーザには、例えば、信号線以外のインダクタやキャパシタ等が導体パターンで形成されていてもよい。さらに、インターポーザには、各種フィルタ（ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ、バンドエリミネーションフィルタ）等の周波数フィルタを設けてもよい。また、インターポーザには、ストリップライン構造以外の各種伝送線路（例えばマイクロストリップライン、コプレーナライン等）等が、形成されていてもよい。
さらに、本発明のインターポーザは、チップ部品等の各種部品が実装（または、埋設）される構成でもよい。
最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。
Ｈ１…開口
Ｌａ１，Ｌａ２，Ｌａ３，Ｌａ４…第１電極と第２電極との間の第１方向の長さ
Ｌａ５…直立部における第１方向の長さ
Ｌｂ１，Ｌｂ２，Ｌｂ３，Ｌｂ４…層間接続導体の第２方向の合計長さ
Ｌｂ５…直立部における層間接続導体の第２方向の合計長さ
ＭＳ１…積層体の第１主面
ＭＳ２，ＭＳ２Ａ…積層体の第２主面
Ｐ１，Ｐ１Ａ…第１電極
Ｐ２…第２電極
ＧＰ１１，ＧＰ１２，ＧＰ２１，ＧＰ２２…グランド電極
Ｓ１…第１回路基板の上面
Ｓ２…第２回路基板の下面
ＳＳ１，ＳＳ２…積層体の端面
ＳＰ…積層体の直立部
Ｖ１，Ｖ２，Ｖ２１，Ｖ２２…層間接続導体
１０，１０Ａ，１０Ｂ，１０Ｃ…積層体
１１，１１ａ，１１ｂ，１１ｃ，１２，１２ａ，１２ｂ，１２ｃ，１３，１３ａ，１３ｂ，１３ｃ，１４ａ，１４ｂ，１５ａ…絶縁基材層
２１，２２，２３…導体パターン
３１，３１Ａ，３２，３２Ａ…面状導体
６１，６２，６３，６４，６５，７１，７２，７３…ランド
８１，８２，９１…部品
１０１，１０２…第１回路基板（第１部材）
２０１，２０２…第２回路基板（第２部材）
３０１，３０２，３０３，３０４，３０５…インターポーザ
４０１，４０３…電子機器

Claims (15)

  1. 第１部材と第２部材との間に配置され、前記第１部材と前記第２部材とを電気的に接続するインターポーザであって、
    複数の絶縁基材層を積層してなり、一部が屈曲された状態で保持され、且つ、互いに対向する第１実装面および第２実装面を有する積層体と、
    前記積層体に形成され、前記第１実装面および前記第２実装面に垂直な第１方向に延伸する複数の導体パターンと、
    前記積層体に形成され、前記第１実装面および前記第２実装面に平行な第２方向に延伸し、前記複数の導体パターン同士を接続する層間接続導体と、
    前記第１実装面に形成される第１電極と、
    前記第２実装面に形成され、前記複数の導体パターンおよび前記層間接続導体を介して、前記第１電極に電気的に接続される第２電極と、
    を備え、
    前記第１実装面および前記第２実装面は、前記複数の絶縁基材層の積層方向に平行な面であり、
    前記第１実装面と前記第２実装面との間の前記第１方向の長さは、前記層間接続導体の前記第２方向の合計長さよりも長い、インターポーザ。
  2. 第１部材と第２部材との間に配置され、前記第１部材と前記第２部材とを電気的に接続するインターポーザであって、
    複数の絶縁基材層を積層してなり、一部が屈曲された状態で保持され、且つ、互いに平行な第１実装面および第２実装面を有する積層体と、
    前記積層体に形成される複数の導体パターンと、
    前記積層体に形成される層間接続導体と、
    前記第１実装面に形成される第１電極と、
    前記第２実装面に形成され、前記複数の導体パターンおよび前記層間接続導体を介して、前記第１電極に電気的に接続される第２電極と、
    を備え、
    前記積層体は、前記複数の絶縁基材層の積層方向が、前記第１実装面および前記第２実装面に平行な直立部を有し、
    前記直立部において、前記複数の導体パターンは前記第１実装面および前記第２実装面に垂直な第１方向に延伸し、
    前記直立部において、前記層間接続導体は、前記第１実装面および前記第２実装面に平行な第２方向に延伸し、且つ、前記複数の導体パターン同士を接続し、
    前記直立部において、前記第１方向の長さは、前記層間接続導体の前記第２方向の合計長さよりも長い、インターポーザ。
  3. 前記第１実装面および前記第２実装面のいずれか一方は、前記積層方向に平行な前記積層体の端面である、請求項２に記載のインターポーザ。
  4. 前記複数の導体パターンと前記層間接続導体とは、固相拡散接合により接続される、請求項１から３のいずれかに記載のインターポーザ。
  5. 前記層間接続導体は、めっきで形成された金属である、請求項１から３のいずれかに記載のインターポーザ。
  6. 前記複数の絶縁基材層は樹脂を主材料とし、
    前記層間接続導体は、樹脂材料を含む、請求項１から４のいずれかに記載のインターポーザ。
  7. 前記複数の絶縁基材層は樹脂を主材料とし、
    前記層間接続導体は、それぞれ異なる絶縁基材層に形成される複数の層間接続導体であり、
    前記複数の層間接続導体は、前記第２方向から視て、互いに重ならない位置に配置される、請求項１から６のいずれかに記載のインターポーザ。
  8. 前記積層体に形成される面状導体を備え、
    前記複数の導体パターンは、前記第２方向から視て、少なくとも一部が前記面状導体に重なる、請求項１から７のいずれかに記載のインターポーザ。
  9. 前記面状導体の数は複数であり、
    複数の前記面状導体は、前記複数の導体パターンまたは前記層間接続導体を前記第２方向に挟む位置に配置される、請求項８に記載のインターポーザ。
  10. 前記複数の絶縁基材層は、熱可塑性樹脂からなる、請求項１から９のいずれかに記載のインターポーザ。
  11. 第１部材と、
    第２部材と、
    前記第１部材と前記第２部材との間に配置され、前記第１部材と前記第２部材とを電気的に接続するインターポーザと、
    を備え、
    前記インターポーザは、
    複数の絶縁基材層を積層してなり、一部が屈曲された状態で保持され、且つ、互いに対向する第１実装面および第２実装面を有する積層体と、
    前記積層体に形成され、前記第１実装面および前記第２実装面に垂直な第１方向に延伸する複数の導体パターンと、
    前記積層体に形成され、前記第１実装面および前記第２実装面に平行な第２方向に延伸し、前記複数の導体パターン同士を接続する層間接続導体と、
    前記第１実装面に形成される第１電極と、
    前記第２実装面に形成され、前記複数の導体パターンおよび前記層間接続導体を介して、前記第１電極に電気的に接続される第２電極と、
    を有し、
    前記第１実装面および前記第２実装面は、前記複数の絶縁基材層の積層方向に平行な面であり、
    前記第１実装面と前記第２実装面との間の前記第１方向の長さは、前記層間接続導体の前記第２方向の合計長さよりも長く、
    前記第１電極は前記第１部材に電気的に接続され、前記第２電極は前記第２部材に電気的に接続される、電子機器。
  12. 第１部材と、
    第２部材と、
    前記第１部材と前記第２部材との間に配置され、前記第１部材と前記第２部材とを電気的に接続するインターポーザと、
    を備え、
    前記インターポーザは、
    複数の絶縁基材層を積層してなり、一部が屈曲された状態で保持され、且つ、互いに平行な第１実装面および第２実装面を有する積層体と、
    前記積層体に形成される複数の導体パターンと、
    前記積層体に形成される層間接続導体と、
    前記第１実装面に形成される第１電極と、
    前記第２実装面に形成され、前記複数の導体パターンおよび前記層間接続導体を介して、前記第１電極に電気的に接続される第２電極と、
    を有し、
    前記積層体は、前記複数の絶縁基材層の積層方向が、前記第１実装面および前記第２実装面に平行な直立部を有し、
    前記直立部において、前記複数の導体パターンは前記第１実装面および前記第２実装面に垂直な第１方向に延伸し、
    前記直立部において、前記層間接続導体は、前記第１実装面および前記第２実装面に平行な第２方向に延伸し、且つ、前記複数の導体パターン同士を接続し、
    前記直立部において、前記第１方向の長さは、前記層間接続導体の前記第２方向の合計長さよりも長く、
    前記第１電極は前記第１部材に電気的に接続され、前記第２電極は前記第２部材に電気的に接続される、電子機器。
  13. 前記積層体は、前記第１部材および前記第２部材よりも実効弾性率が小さい、請求項１１または１２に記載の電子機器。
  14. 前記第１部材または前記第２部材に実装され、前記第１部材と前記第２部材との間に配置される部品をさらに備える、請求項１１から１３のいずれかに記載の電子機器。
  15. 前記インターポーザは、前記積層体に形成される面状導体を有し、
    前記面状導体は、少なくとも一部が前記複数の導体パターンと前記部品との間に位置する、請求項１４に記載の電子機器。
JP2019551018A 2017-11-01 2018-10-15 インターポーザおよび電子機器 Active JP6870751B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017211580 2017-11-01
JP2017211580 2017-11-01
PCT/JP2018/038283 WO2019087753A1 (ja) 2017-11-01 2018-10-15 インターポーザおよび電子機器

Publications (2)

Publication Number Publication Date
JPWO2019087753A1 JPWO2019087753A1 (ja) 2020-07-30
JP6870751B2 true JP6870751B2 (ja) 2021-05-12

Family

ID=66331736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019551018A Active JP6870751B2 (ja) 2017-11-01 2018-10-15 インターポーザおよび電子機器

Country Status (4)

Country Link
US (1) US11145586B2 (ja)
JP (1) JP6870751B2 (ja)
CN (1) CN212034479U (ja)
WO (1) WO2019087753A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4040926A1 (en) * 2021-02-09 2022-08-10 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carriers connected by staggered interconnect elements

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0429337A (ja) * 1990-05-24 1992-01-31 Shimadzu Corp フリップチップ実装用プリント基板
JPH06326475A (ja) * 1993-05-12 1994-11-25 Nitto Denko Corp 突起状接点部付き多層回路基板とその接続方法
JPH11284342A (ja) * 1998-03-31 1999-10-15 Sumitomo Metal Ind Ltd パッケージとその製造方法
JP2001077290A (ja) * 1999-09-08 2001-03-23 Sony Corp 三次元電子部品用モジュール、三次元電子部品モジュールおよびそれらの製造方法
JP2001111195A (ja) 1999-10-13 2001-04-20 Eastern Co Ltd 回路基板の製造方法
US20020117753A1 (en) 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
GB2407207B (en) * 2003-10-13 2006-06-07 Micron Technology Inc Structure and method for forming a capacitively coupled chip-to-chip signalling interface
JP2009065008A (ja) * 2007-09-07 2009-03-26 Mitsubishi Plastics Inc 導電性ペースト組成物
WO2011024469A1 (ja) 2009-08-28 2011-03-03 株式会社村田製作所 基板製造方法および樹脂基板
JP5926890B2 (ja) 2011-03-04 2016-05-25 オリンパス株式会社 配線板、配線板の製造方法、および撮像装置
US8363418B2 (en) * 2011-04-18 2013-01-29 Morgan/Weiss Technologies Inc. Above motherboard interposer with peripheral circuits
CN204597019U (zh) 2012-06-29 2015-08-26 株式会社村田制作所 将电缆固定于布线基板的固定结构、以及电缆
JP6098217B2 (ja) * 2013-02-20 2017-03-22 株式会社村田製作所 回路基板およびその製造方法
JP6070909B2 (ja) 2014-12-01 2017-02-01 株式会社村田製作所 電子機器、電気素子および電気素子用トレイ
US9706607B2 (en) * 2014-12-10 2017-07-11 Lg Display Co., Ltd. Flexible display device with multiple types of micro-coating layers
WO2019069637A1 (ja) * 2017-10-03 2019-04-11 株式会社村田製作所 インターポーザおよび電子機器

Also Published As

Publication number Publication date
CN212034479U (zh) 2020-11-27
US11145586B2 (en) 2021-10-12
JPWO2019087753A1 (ja) 2020-07-30
US20200258828A1 (en) 2020-08-13
WO2019087753A1 (ja) 2019-05-09

Similar Documents

Publication Publication Date Title
JP6156610B2 (ja) 電子機器、およびアンテナ素子
JP7001101B2 (ja) インターポーザおよび電子機器
US10756462B2 (en) Resin multilayer substrate and an electronic device and a joint structure of a resin multilayer substrate
US11510315B2 (en) Multilayer substrate, interposer, and electronic device
JPWO2019131647A1 (ja) 基板接合構造
JP6870751B2 (ja) インターポーザおよび電子機器
JP6344476B2 (ja) 多層回路基板
CN210443547U (zh) 电子设备
WO2018139382A1 (ja) 多層基板および電子機器
WO2021020019A1 (ja) 伝送線路基板および電子機器
JP7095739B2 (ja) 電気素子の製造方法
CN210959022U (zh) 复合多层基板
WO2020262372A1 (ja) 樹脂多層基板およびその製造方法
JPWO2015198870A1 (ja) 部品内蔵基板および部品内蔵基板の製造方法
JP2014175829A (ja) 伝送線路、アンテナ装置及び伝送線路製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210329

R150 Certificate of patent or registration of utility model

Ref document number: 6870751

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150