WO2022172673A1 - 半導体装置および電子機器 - Google Patents
半導体装置および電子機器 Download PDFInfo
- Publication number
- WO2022172673A1 WO2022172673A1 PCT/JP2022/000687 JP2022000687W WO2022172673A1 WO 2022172673 A1 WO2022172673 A1 WO 2022172673A1 JP 2022000687 W JP2022000687 W JP 2022000687W WO 2022172673 A1 WO2022172673 A1 WO 2022172673A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- chip
- substrate
- semiconductor device
- cavity substrate
- cavity
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 184
- 239000000758 substrate Substances 0.000 claims abstract description 370
- 229920005989 resin Polymers 0.000 claims description 139
- 239000011347 resin Substances 0.000 claims description 139
- 229910000679 solder Inorganic materials 0.000 claims description 108
- 239000000463 material Substances 0.000 claims description 67
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 239000010949 copper Substances 0.000 claims description 25
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 22
- 229910052802 copper Inorganic materials 0.000 claims description 22
- 239000007769 metal material Substances 0.000 claims description 11
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 230000017525 heat dissipation Effects 0.000 abstract description 33
- 239000010410 layer Substances 0.000 description 65
- 238000003384 imaging method Methods 0.000 description 52
- 230000004048 modification Effects 0.000 description 46
- 238000012986 modification Methods 0.000 description 46
- 238000000034 method Methods 0.000 description 29
- 238000005516 engineering process Methods 0.000 description 28
- 238000004519 manufacturing process Methods 0.000 description 22
- 230000005855 radiation Effects 0.000 description 18
- 239000011521 glass Substances 0.000 description 16
- 239000010931 gold Substances 0.000 description 11
- 239000000203 mixture Substances 0.000 description 11
- 238000007747 plating Methods 0.000 description 11
- 239000000919 ceramic Substances 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 8
- 238000005476 soldering Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229920001187 thermosetting polymer Polymers 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000007639 printing Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 229920001971 elastomer Polymers 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 229920000106 Liquid crystal polymer Polymers 0.000 description 2
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 2
- 239000004962 Polyamide-imide Substances 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011231 conductive filler Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920002312 polyamide-imide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- -1 polypropylene Polymers 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 239000005060 rubber Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229920002430 Fibre-reinforced plastic Polymers 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000806 elastomer Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011151 fibre-reinforced plastic Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/8114—Guiding structures outside the body
Definitions
- the present disclosure relates to semiconductor devices and electronic equipment.
- the structure of a semiconductor device comprises a main substrate, which is a mother board, and a cavity substrate having a concave portion (cavity) formed facing the plate surface of the main substrate side and mounted on the main substrate.
- a semiconductor element such as an IC chip is provided. In such a package structure, it is important to dissipate the heat generated from the semiconductor element, which is a heating element, from the viewpoint of maintaining a good operating state and obtaining desired characteristics.
- thermal via holes penetrating in the thickness direction of the substrate in the cavity substrate or to change the material of the cavity substrate to a material with good thermal conductivity.
- the formation of thermal via holes in the cavity substrate and the change of the substrate material cause an increase in substrate size and an increase in manufacturing cost.
- Patent Document 1 discloses a configuration in which an IC chip provided in a concave portion of a cavity substrate is mounted on a printed wiring board that is a main substrate. With such a configuration, the heat generated by the IC chip is directly conducted to the main substrate and radiated.
- the wiring length becomes long. . An increase in wiring length increases inductance and impedance, which can lead to deterioration of the electrical characteristics of the device.
- Patent Document 2 a technique is known in which a heat dissipation member such as a heat dissipation plate is provided for a semiconductor element.
- a semiconductor element provided in a concave portion of a cavity substrate is mounted on the cavity substrate, a metal heat sink is provided in a state of being connected to the semiconductor element and closing the concave portion, and the heat sink is provided on the main substrate.
- a configuration connected to the is disclosed. According to such a configuration, a heat radiation path is formed from the semiconductor element to the main substrate through the heat radiation plate.
- JP 2017-27970 A Japanese Patent Application Laid-Open No. 2003-60523
- An object of the present technology is to provide a semiconductor device and an electronic device that can obtain good heat dissipation with a simple and inexpensive configuration in which a semiconductor element is provided in a concave portion of a cavity substrate mounted on a main substrate.
- a semiconductor device includes a main substrate and a recess formed facing a back surface that is a plate surface on the main substrate side, a cavity substrate mounted on the main substrate, and a cavity substrate positioned in the recess.
- the cavity substrate is in contact with the other surface of the semiconductor element opposite to the one surface of the semiconductor element, It has a stepped portion for restricting the semiconductor element from sinking into the recessed portion.
- the recess includes a bottom surface parallel to the back surface of the cavity substrate and a plurality of side surfaces formed around the bottom surface,
- the step portion has a first surface that is parallel to the bottom surface and faces or contacts the other surface of the semiconductor element, and a second surface that forms a step between the first surface and the bottom surface. , is included.
- the recess is formed in a rectangular shape including the bottom surface and the four side surfaces, and the stepped portion is formed in a rectangular shape formed by the recess. are formed along at least two opposing sides of the .
- the recess is formed in a rectangular shape including the bottom surface and the four side surfaces, and the stepped portion is formed in a rectangular shape formed by the recess. are formed at least at two corners located diagonally in .
- a heat sink formed of a material having thermal conductivity in the recess so as to fill a gap between the cavity substrate and the semiconductor element.
- a conductive part is provided.
- the thermally conductive portion is formed of a first resin material having thermal conductivity, and forms a portion of the thermally conductive portion on the main substrate side. and a second thermally conductive portion formed of a second resin material having a thermal conductivity lower than that of the first resin material and forming a portion of the thermally conductive portion on the side opposite to the main substrate side.
- a metal film made of a metal material is formed on the one surface side of the semiconductor element.
- the semiconductor element has connection terminals for mounting on the cavity substrate, and the connection terminals are made of copper or an alloy containing copper. and a solder layer portion provided on the tip side of the connection terminal with respect to the metal layer portion and formed by soldering.
- Another aspect of the semiconductor device according to the present technology is the semiconductor device including an active component mounted on a surface opposite to the back surface of the cavity substrate.
- An electronic device includes a main substrate and a recess formed facing a back surface that is a plate surface on the main substrate side, a cavity substrate mounted on the main substrate, and a cavity substrate positioned in the recess.
- FIG. 4 is a cross-sectional view taken along the line BB in FIG. 3; It is a sectional view showing composition of an IC chip concerning a 1st embodiment of this art. It is an explanatory view about a manufacturing method of a semiconductor device concerning a 1st embodiment of this art. It is an explanatory view about a manufacturing method of a semiconductor device concerning a 1st embodiment of this art. It is an explanatory view about a manufacturing method of a semiconductor device concerning a 1st embodiment of this art.
- FIG. 8A is a bottom view showing the configuration of the cavity substrate of Modification 1.
- FIG. 8B is a cross-sectional view taken along line CC in FIG. 8A. It is a bottom view which shows the mounting state of the IC chip with respect to the cavity board
- 10A is a bottom view showing the configuration of the cavity substrate of Modification 2.
- FIG. 10B is a cross-sectional view taken along line DD in FIG.
- 10A It is a bottom view showing a mounting state of an IC chip on a cavity substrate according to Modification 2 of the first embodiment of the present technology. It is a figure which shows the structure of the modification 3 of the semiconductor device which concerns on 1st Embodiment of this technique.
- 12A is a bottom view showing the configuration of the cavity substrate of Modification 3.
- FIG. 12B is a cross-sectional view along EE in FIG. 12A. It is a bottom view showing a mounting state of an IC chip on a cavity substrate according to Modification 3 of the first embodiment of the present technology. It is a figure which shows the structure of the modification 4 of the semiconductor device which concerns on 1st Embodiment of this technique.
- FIG. 14A is a bottom view showing the configuration of the cavity substrate of Modification 4.
- FIG. 14B is a cross-sectional view along FF in FIG. 14A. It is a bottom view which shows the mounting state of the IC chip with respect to the cavity board
- 16A is a bottom view showing the configuration of the cavity substrate of Modification 5.
- FIG. 16B is a cross-sectional view along GG in FIG. 16A. It is a sectional view showing composition of a semiconductor device concerning modification 5 of a 1st embodiment of this art.
- This technology provides good heat dissipation with a simple and inexpensive configuration by devising the mounting mode of the semiconductor element on the cavity substrate in the configuration in which the semiconductor element is provided in the concave portion of the cavity substrate mounted on the main substrate. I am trying to get it.
- FIG. 1 is a cross-sectional view corresponding to the AA position in FIG.
- a semiconductor device 1 includes a main substrate 2, a cavity substrate 3, and an IC chip 4, which is an example of a semiconductor element, and these members form an integrated package structure.
- the thickness direction of the main substrate 2 (the vertical direction in FIG. 1) is defined as the vertical direction.
- the main board 2 is a motherboard in the semiconductor device 1, and is a circuit board having a predetermined circuit.
- the main substrate 2 is, for example, an organic substrate made of an organic material such as plastic, or a ceramic substrate made of ceramics or the like.
- the main board 2 has a rectangular plate-like outer shape, and has a surface 2a on the side on which the cavity board 3 is mounted as one plate surface, and a surface opposite to the surface 2a as the other plate surface. It has a back surface 2b which is a surface. Both the front surface 2a and the back surface 2b are horizontal surfaces.
- the cavity substrate 3 is a ceramic substrate made of ceramic such as alumina (Al 2 O 3 ), aluminum nitride (AlN), silicon nitride (Si 3 N 4 ), or the like.
- the cavity substrate 3 may be another type of substrate such as an organic substrate made of an organic material such as glass epoxy resin, which is a type of fiber-reinforced plastic.
- the cavity substrate 3 has a rectangular plate-like outer shape, and has a back surface 3b that is the plate surface on the side of the main substrate 2 and a front surface 3a that is the surface opposite to the back surface 3b. Both the back surface 3b and the front surface 3a are horizontal surfaces. Further, the cavity substrate 3 has four vertical side surfaces 3c.
- the cavity substrate 3 has a concave portion 5 formed facing the back surface 3b as a cavity. As shown in FIGS. 3 and 4, the concave portion 5 is a hollow portion formed in a rectangular shape along the contour of the cavity substrate 3 .
- the recess 5 includes a bottom surface 5a parallel to the back surface 3b of the cavity substrate 3, and a plurality of side surfaces 5b formed around the bottom surface 5a.
- the concave portion 5 is formed in a rectangular shape including a bottom surface 5a and four side surfaces 5b.
- the shape of the concave portion 5 is not particularly limited.
- the cavity substrate 3 is mounted on the main substrate 2.
- a plurality of electrodes (not shown) of LGA (Land Grid Array) are formed as an external terminal structure on the back surface 3b side of the cavity substrate 3, and the cavity substrate 3 is electrically connected to the main substrate 2 by these electrodes. be done.
- the cavity substrate 3 is soldered to the main substrate 2. Therefore, between the back surface 3b of the cavity substrate 3 and the front surface 2a of the main substrate 2, a solder layer 6 made of a solder material is interposed as a bonding layer.
- the solder layer portion 6 is formed in a frame shape along the frame shape of the back surface 3 b surrounding the concave portion 5 in the cavity substrate 3 .
- the solder layer portion 6 is formed entirely or partially on the back surface 3 b of the cavity substrate 3 .
- the solder layer portion 6 has a substantially constant layer thickness as a whole. Therefore, a clearance d1 corresponding to the thickness dimension of the solder layer portion 6 exists between the front surface 2a of the main substrate 2 and the back surface 3b of the cavity substrate 3. As shown in FIG.
- the cavity substrate 3 may be adhered and fixed to the main substrate 2 with an insulating or conductive adhesive.
- the bonding layer interposed between the cavity substrate 3 and the main substrate 2 is a layer portion formed of an insulating or conductive adhesive.
- the external terminal structure provided on the back surface 3b side of the cavity substrate 3 may be a BGA (Ball Grid Array) in which a plurality of solder balls are arranged in a grid pattern.
- the IC chip 4 is a rectangular plate-shaped semiconductor chip having a predetermined circuit structure as an integrated circuit.
- the IC chip 4 has a configuration in which transistors, diodes, resistors, and the like are formed on a semiconductor substrate such as a silicon substrate and wired.
- the IC chip 4 has one surface on the main substrate 2 side as a back surface 4b and the other surface opposite to the back surface 4b as a front surface 4a. Both the back surface 4b and the front surface 4a are horizontal surfaces.
- the IC chip 4 has a rectangular plate-like chip body 11 that forms most of the IC chip 4 .
- a surface 11 a which is one plate surface of the chip body 11 , becomes a surface 4 a of the IC chip 4 .
- a plurality of BGA solder balls 12 are formed on the surface 11a of the chip body 11 as connection terminals for external connection.
- Each solder ball 12 is provided to a terminal electrode for external connection formed on the surface 11 a of the chip body 11 .
- the plurality of solder balls 12 are, for example, arranged in a two-dimensional grid pattern along the rectangular contour of the chip body 11 (see FIG. 2).
- the solder balls 12 serve as terminals for electrically connecting the IC chip 4 to the cavity substrate 3 .
- a metal film made of a metal material is formed on the back surface 4 b side of the IC chip 4 .
- a sputtered film 14 as a first metal film and a second metal film are formed on the back surface 11b, which is the other plate surface of the chip body 11, as metal films. and a plated film 15 are formed.
- the sputtered film 14 is formed on the back surface 11b of the chip body 11 by sputtering so as to cover the entire back surface 11b.
- the sputtered film 14 is made of, for example, a metal material such as titanium (Ti), tungsten (W), copper (Cu), platinum (Pt), Au (gold), or a combination of these metal materials.
- the plated film 15 is formed on the sputtered film 14 by plating so as to cover the entire surface of the sputtered film 14 .
- the plated film 15 is formed by plating with nickel (Ni), gold (Au), or the like.
- the surface 15 a of the plated film 15 becomes the surface 4 a of the IC chip 4 .
- the metal film formed on the back surface 4b side of the IC chip 4 may be formed by using a film forming method such as printing.
- the IC chip 4 is positioned within the recess 5 of the cavity substrate 3 and mounted on the cavity substrate 3 with a plurality of solder balls 12 .
- the IC chip 4 has a planar outer shape smaller than the rectangular concave portion 5 when viewed from the back surface 3 b of the cavity substrate 3 .
- the IC chip 4 is provided, for example, at a position where the center of the plane of the recess 5 coincides with that of the recess 5 .
- the IC chip 4 is provided at a position with respect to the concave portion 5 such that the gap s1 is formed over the entire circumference of the IC chip 4 (see FIGS. 1 and 2).
- the size of the gap s1 between the four sides of the IC chip 4 and the side surface 5b may be a common (constant) size or may vary depending on the position. May not exist.
- the IC chip 4 is reflow-mounted on the bottom surface 5a of the recess 5 with a plurality of solder balls 12. That is, the IC chip 4 is set at a predetermined position in the concave portion 5 with the surface 4a side facing the cavity substrate 3 facing the bottom surface 5a side, and is subjected to a reflow process at a predetermined temperature. They are soldered and mounted.
- a connection terminal electrode (not shown) for receiving electrical connection of the solder ball 12 is formed on the bottom surface 5 a of the cavity substrate 3 .
- the solder balls 12 formed on the IC chip 4 are temporarily melted by reflow processing between the surface 4a of the IC chip 4 and the bottom surface 5a of the recess 5 by mounting the IC chip 4 on the cavity substrate 3. It solidifies later and becomes the solder connection portion 12X.
- the height of the solder connection portion 12X with respect to the surface 4a of the IC chip 4, that is, the amount of protrusion of the solder connection portion 12X from the surface 4a, is smaller than the height of the solder ball 12 with respect to the surface 4a.
- the circuits in the IC chip 4 are electrically connected to the wiring portions of the main substrate 2 and the like through the solder connection portions 12X and the wiring portions formed in the cavity substrate 3 and the like.
- the height of the solder connection portion 12X is, for example, about 30 ⁇ m.
- the IC chip 4 is fixed to the main substrate 2 by metal bonding while being mounted on the cavity substrate 3 within the recess 5 .
- the cavity substrate 3 is fixed to the main substrate 2 by soldering. Therefore, between the back surface 4b (the surface 15a of the plating film 15) of the IC chip 4 and the surface 2a of the main substrate 2, a solder layer 16 made of a solder material is interposed as a bonding layer.
- the solder layer portion 16 is formed so as to cover the entire back surface 4 b of the IC chip 4 . However, the solder layer portion 16 may be partially formed on the back surface 4 b of the IC chip 4 .
- the solder layer portion 16 has a substantially constant layer thickness as a whole. Therefore, a clearance corresponding to the thickness dimension of the solder layer portion 16 exists between the front surface 2 a of the main substrate 2 and the back surface 4 b of the IC chip 4 .
- the IC chip 4 may be adhered and fixed to the main substrate 2 with an insulating or conductive adhesive.
- the bonding layer interposed between the IC chip 4 and the main substrate 2 is a layer portion formed of an insulating or conductive adhesive.
- the back surface 4 b of the IC chip 4 is positioned on the same or substantially the same plane as the back surface 3 b of the cavity substrate 3 . That is, as shown in FIG. 1, the back surface 4b of the IC chip 4 and the back surface 3b of the cavity substrate 3 are substantially positioned on a common horizontal imaginary plane O1.
- the mounting height A1 of the IC chip 4 mounted in the recess 5 of the cavity substrate 3 matches or substantially matches the depth A2 of the recess 5 . That is, the mounting height A1 of the IC chip 4 and the depth A2 of the recess 5 are substantially the same.
- the mounting height A1 of the IC chip 4 is the vertical dimension from the bottom surface 5a of the recess 5 to the back surface 4b of the IC chip 4 (see FIG. 1).
- the depth A2 of the recess 5 is the vertical dimension from the bottom surface 5a to the back surface 3b of the cavity substrate 3, that is, the vertical dimension of the side surface 5b of the recess 5 (see FIG. 4).
- the mounting height A1 of the IC chip 4 is, for example, a value within the range of 0.1 to 1 mm.
- the difference in height between the solder balls 12 and the solder connection portions 12X and the like are considered, and the mounting height A1 of the IC chip 4 mounted on the cavity substrate 3 coincides with the depth A2 of the recess 5. It can be obtained by adjusting the depth of the concave portion 5 and the portion where the IC chip 4 is mounted, etc. Specifically, as the adjustment of the mounting portion of the IC chip 4, for example, the size and material of the solder balls 12 are adjusted.
- the clearance between the IC chip 4 and the main substrate 2 has the same or substantially the same size as the clearance d1 between the cavity substrate 3 and the main substrate 2.
- the back surface 3b of the cavity substrate 3 and the back surface 4b of the IC chip 4 located on the common virtual plane O1 serve as mounting surfaces for the main substrate 2.
- the cavity substrate 3 has a stepped portion 20 in the concave portion 5 as a configuration for facilitating the positioning of the back surface 4b of the IC chip 4 on the same or substantially the same plane as the back surface 3b of the cavity substrate 3.
- the stepped portion 20 is a portion that restricts the IC chip 4 from sinking into the recessed portion 5 by coming into contact with the surface 4 a of the IC chip 4 , and is provided in the recessed portion 5 as a part of the cavity substrate 3 .
- the sinking of the IC chip 4 into the concave portion 5 is a phenomenon that can occur when the solder balls 12 are temporarily melted by the reflow process when the IC chip 4 is mounted on the cavity substrate 3 . That is, the sinking of the IC chip 4 is such that the back surface 4b of the IC chip 4 is located closer to the bottom surface 5a of the recess 5 than the back surface 3b of the cavity substrate 3 when the solder balls 12 are melted. It is a phenomenon that the mounting height of the IC chip 4 is lowered by moving closer to the bottom surface 5a due to, for example, the bottom surface 5a. Therefore, the stepped portion 20 is provided on the side of the bottom surface 5a of the concave portion 5 and contacts the IC chip 4 which is about to sink into the concave portion 5, thereby restricting the IC chip 4 from sinking.
- the stepped portion 20 is provided so as to form a stepped portion at the corner of the recessed portion 5 formed by the bottom surface 5a and the side surface 5b.
- the stepped portion 20 has a support surface 21 that is a first surface parallel to the bottom surface 5a of the recess 5, and a side surface 22 that is a vertical second surface forming a step between the support surface 21 and the bottom surface 5a. .
- the stepped portion 20 is provided so that the support surface 21 and the side surface 22 form a right-angled ridgeline portion 23 .
- a stepped portion is formed by the bottom surface 5a of the recessed portion 5, the side surface 22 and the supporting surface 21 of the stepped portion 20, the side surface 5b of the recessed portion 5, and the back surface 3b of the cavity substrate 3. .
- the support surface 21 is a surface that faces or contacts the surface 4a of the IC chip 4. That is, the height difference between the solder balls 12 and the solder connection portions 12X is the height difference between the surface 4a of the IC chip 4 and the support surface 21 of the step portion 20 when the solder balls 12 before melting are in contact with the bottom surface 5a of the recess 5. If it is smaller than the gap between the chips (hereinafter referred to as the "chip-to-stepped gap”), the support surface 21 of the stepped portion 20 has a slight gap between it and the surface 4a of the IC chip 4. They are in a facing state (substantially in contact).
- the support surface 21 of the step portion 20 is in contact with the surface 4a of the IC chip 4. .
- the height of the stepped portion 20 matches the height of the solder connection portion 12X.
- the height of the stepped portion 20 is the vertical dimension from the bottom surface 5a of the recess 5 to the support surface 21, that is, the vertical dimension B1 of the side surface 22 of the stepped portion 20 (see FIG. 4).
- the IC chip 4 and the step portion 20 may be in contact with each other, or there may be a gap between them.
- the cavity substrate 3 is designed so that the height B1 of the stepped portion 20 in the concave portion 5 matches or substantially matches the height of the solder connection portion 12X. That is, by aligning the height B1 of the step portion 20 with the height of the solder connection portion 12X, the back surface 4b of the IC chip 4 mounted on the cavity substrate 3 and the mounting surface of the cavity substrate 3 on the main substrate 2 are adjusted. The height of the rear surface 3b can be made to match. It is preferable that the height B1 of the step portion 20 is a value within the range of minus 30 to 0 ⁇ m with respect to the height of the solder connection portion 12X.
- the height B1 of the stepped portion 20 is a negative value with respect to the height of the solder connection portion 12X
- a gap exists between the surface 4a of the IC chip 4 and the support surface 21 of the stepped portion 20.
- the height B1 of the stepped portion 20 and the height of the solder connection portion 12X are the same, that is, when the above numerical value is minus 0 ⁇ m
- the IC chip is positioned at the height of the solder connection portion 12X from the bottom surface 5a of the concave portion 5. 4 comes into contact with the support surface 21 of the stepped portion 20 .
- the numerical range of minus 30 to 0 ⁇ m corresponds to the gap between the chip and the stepped portion of the IC chip 4 mounted on the cavity substrate 3 being smaller than 30 ⁇ m.
- the minus 30 ⁇ m value that defines the above numerical range is based on the fact that the layer thickness of the solder paste 16X (see FIG. 6C) that becomes the solder layer portion 16 for mounting the IC chip 4 on the main substrate 2 is about 30 ⁇ m. .
- the fact that the height B1 of the stepped portion 20 is greater than the height of the solder connection portion 12X (that the above numerical value is a positive value) means that the solder connection portion 12X is in a good connection state with the bottom surface 5a of the cavity substrate 3. is not preferable from the viewpoint of obtaining
- the stepped portion 20 is formed along two opposing sides of the rectangular shape formed by the recessed portion 5 .
- the cavity substrate 3 has, as a stepped portion 20, one side surface 5b1 (on the left side in FIG. 3) of the four side surfaces 5b of the concave portion 5 forming a rectangular shape when viewed from the back surface 3b of the cavity substrate 3. and a second linear stepped portion 20B formed along another side surface 5b2 (on the right side in FIG. 3) facing the side surface 5b1.
- a stepped portion 20 one side surface 5b1 (on the left side in FIG. 3) of the four side surfaces 5b of the concave portion 5 forming a rectangular shape when viewed from the back surface 3b of the cavity substrate 3.
- a second linear stepped portion 20B formed along another side surface 5b2 (on the right side in FIG. 3) facing the side surface 5b1.
- Both the first linear step portion 20A and the second linear step portion 20B are formed over the entire side surface 5b of the recess 5 in the extending direction. Therefore, both longitudinal sides of the supporting surface 21 and the side surface 22 of the stepped portion 20 are connected to the side surface 5b (5b3) on which the stepped portion 20 is not formed.
- the side surfaces 22 of the first linear stepped portion 20A and the second linear stepped portion 20B face each other.
- the first linear stepped portion 20A and the second linear stepped portion 20B are configured such that the inner edge portions of the supporting surfaces 21 of the two stepped portions 20 in the facing direction (horizontal direction in FIG. facing or in contact with the edge of the surface 4a, which is the region outside the formation sites of the plurality of solder balls 12 on the surface 4a of the .
- the semiconductor device 1 includes a thermally conductive resin portion 25 as a thermally conductive portion inside the concave portion 5 . That is, in the semiconductor device 1, a thermally conductive resin portion 25 made of a resin material having thermal conductivity is provided in the concave portion 5 so as to fill the gap between the cavity substrate 3 and the IC chip 4. ing.
- the thermally conductive resin portion 25 is formed by filling a resin material into the concave portion 5 with the IC chip 4 mounted thereon and curing the resin material.
- the resin material forming the thermally conductive resin portion 25 include thermosetting resins such as epoxy resins and polyimide resins, thermoplastic resins such as polyamide-imide, polypropylene, and liquid crystal polymers, rubber, and other materials whose thermal conductivity is comparable.
- thermosetting resins such as epoxy resins and polyimide resins
- thermoplastic resins such as polyamide-imide, polypropylene, and liquid crystal polymers, rubber, and other materials whose thermal conductivity is comparable.
- a well-known resin material having high resistance is used singly or in combination.
- thermally conductive filler having a high thermal conductivity in the resin material forming the thermally conductive resin portion 25
- the thermal conductivity of the material forming the thermally conductive resin portion 25 can be increased.
- the filler for example, known materials such as those containing silicon oxide as a main component are used.
- the thermally conductive resin part 25 has an insulating property.
- the thermally conductive resin portion 25 includes an upper forming portion 25a forming its upper portion and a side forming portion 25b forming its lower portion.
- the upper forming portion 25a is a portion above the surface 4a of the IC chip 4
- the side forming portion 25b is a portion below the upper forming portion 25a.
- the upper forming portion 25a and the side forming portion 25b are connected to each other.
- the upper forming portion 25a fills the gaps between the plurality of solder connection portions 12X, the gaps between the left and right step portions 20 and the solder connection portions 12X, and the like. This is the part to fill.
- the side forming portion 25 b is a portion that fills the space between the outer side surface 4 c of the IC chip 4 and the side surface 5 b of the recess 5 .
- the thermally conductive resin portion 25 is arranged so that the lower surface 25c, which is the surface on the lower side of the side portion forming portion 25b, is positioned above the imaginary plane O1 along which the back surface 3b of the cavity substrate 3 extends so as not to protrude from the concave portion 5 toward the back surface 3b. It is formed so as to be positioned on the upper side.
- the semiconductor device 1 also includes, as an active component mounted on the surface 3a of the cavity substrate 3, a solid-state imaging device 30 adopting a WL-CSP (wafer level chip size (or scale) package) structure.
- the WL-CSP is a package structure that is produced by individualizing each wafer into individual chips each having the size of a chip, after being processed to form a package in a wafer state.
- the solid-state imaging device 30 includes an image sensor 31 that is a solid-state imaging element, glass 32 that is a transparent member, and a support portion 33 that supports the glass 32 on the image sensor 31 .
- a gap-like cavity 34 is formed between the image sensor 31 and the glass 32 .
- the image sensor 31 is a rectangular plate-shaped chip made of silicon, which is a semiconductor, and the surface on the glass 32 side is a light receiving surface on which a plurality of light receiving elements are formed.
- the image sensor 31 is, for example, a CMOS (Complementary Metal Oxide Semiconductor) type image sensor or a CCD (Charge Coupled Device) type image sensor.
- CMOS Complementary Metal Oxide Semiconductor
- CCD Charge Coupled Device
- the glass 32 is a rectangular plate-shaped member having approximately the same external dimensions as the image sensor 31 in plan view.
- the glass 32 transmits light incident from its surface side, and makes the light incident on the light receiving surface of the image sensor 31 via the cavity 34 .
- the glass 32 may be, for example, a plastic plate, a silicon plate, or the like.
- the support portion 33 is formed in a rectangular frame shape along the outer edge of the image sensor 31 and functions as a sealing portion that seals the periphery of the cavity 34 .
- the material of the support portion 33 is, for example, a photosensitive adhesive such as a UV (ultraviolet) curable resin that is an acrylic resin, a thermosetting resin such as an epoxy resin, or a mixture thereof.
- the support portion 33 may be a portion made of, for example, ceramics such as glass, or an inorganic material such as metal or silicon.
- the solid-state imaging device 30 may have a cavityless structure in which a translucent resin is filled between the image sensor 31 and the glass 32 .
- a plurality of solder connection portions 35 are formed on the back side of the image sensor 31 as electrode portions for external connection.
- Each solder connection portion 35 is a portion formed of a solder ball, and is provided to a terminal electrode for external connection formed on the back surface of the image sensor 31 .
- the plurality of solder joints 35 are arranged in a two-dimensional grid pattern along the rectangular contour of the image sensor 31 .
- the solder connection portion 35 serves as a terminal for electrically connecting the solid-state imaging device 30 to the cavity substrate 3 .
- a plurality of terminal electrodes for connecting to an external device are formed on the surface 3a side of the cavity substrate 3.
- Each electrode is connected to a solder ball (solder connection portion 35 ) of the solid-state imaging device 30 mounted on the cavity substrate 3 .
- the solid-state imaging device 30 is electrically connected to the cavity substrate 3 .
- the solid-state imaging device 30 becomes a heat generating body using the image sensor 31 as a heat generating source.
- a step of preparing the IC chip 4 is performed. First, as shown in FIG. 6A, a chip body 11 having a plurality of solder balls 12 formed on its surface 11a is prepared. A step of forming a sputter film 14 is performed on the back surface 11 b of the chip body 11 .
- the sputtered film 14 is formed by sputtering using a metal material such as titanium (Ti), tungsten (W), copper (Cu), platinum (Pt), Au (gold), or a combination of these metal materials. It is formed.
- a step of forming a plated film 15 on the sputtered film 14 is performed.
- the plated film 15 is formed by plating using a metal material such as nickel (Ni) or gold (Au).
- a flux-containing solder paste 16X is applied onto the plated film 15 by a method such as transfer (printing).
- the solder paste 16X is used for mounting the IC chip 4 on the main substrate 2.
- a step of preparing the cavity substrate 3 having the recess 5 and the stepped portion 20 formed in the recess 5 is performed.
- the cavity substrate 3 is a multi-layered ceramic substrate in which sheet-shaped members made of ceramic material or the like are laminated, the following manufacturing method can be used.
- a cavity having a concave portion 5 and a stepped portion 20 is formed by laminating the sheet-shaped members after forming a through-shaped opening as a portion for forming the recessed portion 5 or the stepped portion 20 in each of the laminated sheet-shaped members.
- a substrate 3 is formed.
- a cavity substrate 3 having a recessed portion 5 and a stepped portion 20 is formed by forming a portion to be the recessed portion 5 or the stepped portion 20 with a processing device such as a drill in a state in which sheet-like members are laminated. is obtained.
- the cavity substrate 3 is a multi-layered resin substrate in which resin sheet-like members are laminated, the cavity substrate having the concave portion 5 and the stepped portion 20 can be obtained by using the same manufacturing method as in the case of the multi-layered ceramic substrate. 3 can be obtained.
- the flux-containing solder paste 6X is applied to the back surface 3b around the recess 5 by a method such as transfer (printing) (see FIG. 6D).
- the solder paste 6X is used for mounting the cavity substrate 3 on the main substrate 2.
- the IC chip 4 is mounted on the cavity substrate 3 as shown in FIG. 6D.
- the IC chip 4 is set at a predetermined position in the recess 5 by a chip mounter or the like, and reflow is performed at a predetermined temperature.
- the solder balls 12 are temporarily melted and solidified to form solder connection portions 12X, and the IC chip 4 is electrically connected and fixed to the cavity substrate 3.
- FIG. 6D shows that the solder balls 12 are temporarily melted and solidified to form solder connection portions 12X, and the IC chip 4 is electrically connected and fixed to the cavity substrate 3.
- a step of forming a thermally conductive resin portion 25 in the concave portion 5 of the cavity substrate 3 on which the IC chip 4 is mounted is performed.
- the resin material 25X that becomes the thermally conductive resin portion 25 is discharged from, for example, a nozzle of a dispenser, and through the gap around the IC chip 4 in the recess 5, the cavity substrate 3 and the IC chip 4 in the recess 5 are separated from each other. It is applied and filled so as to fill the gaps between them.
- the resin material 25X filled in the concave portion 5 is cured at a predetermined timing to form the thermally conductive resin portion 25.
- the resin material 25X is a thermosetting resin
- the step of curing the resin material 25X by heating at a predetermined temperature is performed.
- a first package structure 41 is obtained in which the IC chip 4 is mounted in the concave portion 5 of the cavity substrate 3 and the thermal conductive resin portion 25 is formed.
- the solid-state imaging device 30 which is an example of an active component, is mounted on the first package structure 41. Then, as shown in FIG. Here, the solid-state imaging device 30 is set at a predetermined position on the surface 3a by a chip mounter or the like with the first package structure 41 facing the surface 3a side of the cavity substrate 3, and is heated at a predetermined temperature. Reflow is performed.
- the solid-state imaging device 30 is obtained, for example, by the following manufacturing method. First, a glass plate serving as glass 32 is attached via a portion serving as support portion 33 to a silicon wafer that has undergone various processes for forming image sensor 31, thereby manufacturing a CSP in a wafer state. A plurality of solid-state imaging devices 30 are obtained by dividing the wafer-state CSP into individual pieces by dicing.
- the second package structure 42 is mounted on the main substrate 2, as shown in FIG. 7C.
- the second package structure 42 is set at a predetermined position on the surface 2a of the main substrate 2 by a chip mounter or the like, and reflow is performed at a predetermined temperature.
- the solder pastes 6X and 16X provided for the cavity substrate 3 and the IC chip 4 are once melted and solidified to become the solder layers 6 and 16, and the cavity substrate 3 and the IC chip 4 are the main substrates. 2 is fixed.
- the semiconductor device 1 is obtained.
- the semiconductor device 1 in the configuration in which the IC chip 4 is provided in the concave portion 5 of the cavity substrate 3 mounted on the main substrate 2, good heat dissipation is achieved with a simple and inexpensive configuration. can be obtained.
- the back surface 4b of the IC chip 4 mounted on the cavity substrate 3 and the back surface 3b of the cavity substrate 3 are positioned substantially on a common plane.
- the IC chip 4 can be reliably mounted together with the cavity substrate 3 .
- heat generated in the IC chip 4 can be conducted to the main substrate 2 side without requiring a heat radiation member such as a heat radiation plate. Therefore, since there is no need to newly add a heat-dissipating member, the heat generated from the IC chip 4 can be effectively efficiently dissipated by a low-cost and simple structure without increasing the number of parts and the number of manufacturing steps that lead to an increase in cost. It can dissipate heat well.
- the semiconductor device 1 of this embodiment if a metal film such as the plating film 15 or the like is formed only on the surface 4a of the IC chip 4, sufficient adhesion to the main substrate 2 will not be achieved due to the unevenness of the surface of the metal film that is the contact surface with the main substrate 2. is not obtained.
- the IC chip 4 is metal-bonded to the main substrate 2 by soldering. For this reason, the IC chip 4 can be firmly fixed to the main substrate 2, and the adhesion of the IC chip 4 to the main substrate 2 can be improved. Obtainable. As described above, according to the semiconductor device 1 of the present embodiment, it is possible to obtain a compact, inexpensive, and highly heat-dissipating mounting structure as a package structure.
- the IC chip 4 is mounted in the recess 5 in a state of being electrically connected to the cavity substrate 3.
- the wiring connected to the IC chip 4 and the wiring connecting the IC chip 4 and the cavity substrate 3 can be omitted in the main substrate 2, thereby shortening the wiring length. be able to. This makes it possible to improve the electrical characteristics of the device.
- the semiconductor device 1 is provided with a stepped portion 20 that restricts the IC chip 4 from sinking into the recessed portion 5 in the recessed portion 5 of the cavity substrate 3 .
- the IC chip 4 can be positioned so that the back surface 4 b of the IC chip 4 and the back surface 3 b of the cavity substrate 3 are flush with each other in the depth direction of the recess 5 . That is, the maximum sinking amount of the IC chip 4 with respect to the concave portion 5 can be made constant.
- the mounting surfaces of the cavity substrate 3 and the IC chip 4 with respect to the main substrate 2 can be reliably positioned on a common plane. good heat dissipation can be obtained.
- the step portion 20 has a support surface 21 and side surfaces 22 .
- the IC chip 4 can be supported on the surface of the stepped portion 20 .
- the IC chip 4 can be firmly supported, it can be reliably positioned, and heat dissipation from the IC chip 4 to the cavity substrate 3 can be improved.
- the semiconductor device 1 has, as the step portion 20, a first linear step portion 20A and a second linear step portion 20B formed along two opposing sides of the rectangular concave portion 5. As shown in FIG. With such a configuration, since the IC chip 4 can be supported at both end edges, the IC chip 4 can be prevented from tilting, and the IC chip 4 can be mounted on the cavity substrate 3 in a favorable mounting state. can be obtained.
- a thermally conductive resin portion 25 is formed inside the concave portion 5 .
- a heat dissipation path from the IC chip 4 to the cavity substrate 3 can be formed by the heat conductive resin portion 25, so heat generated from the IC chip 4 can be effectively radiated to the main substrate 2.
- the upper forming portion 25a of the thermally conductive resin portion 25 forms a heat dissipation path from the front surface 4a, which is the connection terminal surface of the IC chip 4, to the cavity substrate 3, and the side forming portion 25b forms the IC chip
- a heat radiation path to the cavity substrate 3 is formed from the outer side surface 4c of 4. As shown in FIG.
- heat generated from the IC chip 4 can be efficiently transferred to the cavity substrate 3 , and heat from the IC chip 4 can be effectively radiated to the main substrate 2 via the cavity substrate 3 .
- connection reliability can be improved.
- a sputtered film 14 and a plated film 15 are formed as metal films on the back surface 4 b side of the IC chip 4 .
- the sputtered film 14 and the plated film 15 can function as a heat radiating section for the heat generated by the IC chip 4 .
- the thermal conductivity in the layer portion between the chip body 11 and the main substrate 2 can be improved, and the heat dissipation of the IC chip 4 can be improved.
- the IC chip 4 is soldered to the main substrate 2 at the same time that the cavity substrate 3 is mounted on the main substrate 2 . That is, in this embodiment, the plating film 15 of the IC chip 4 is soldered to the main substrate 2 by the solder layer portion 16 at the same time as the cavity substrate 3 is mounted on the main substrate 2 . As a result, the heat generated by the IC chip 4 can be dissipated directly to the main substrate 2 through the plating film 15, and good heat dissipation can be obtained.
- the metal film formed on the back surface 4b side of the IC chip 4 may be either one of the sputtered film 14 and the plated film 15, or three or more layers of films may be formed. Also, the method of forming the metal film is not limited to plating or sputtering, and printing or other film forming methods may be used. In addition to the metal film, for example, a sheet-like member made of TIM (Thermal Interface Material) such as elastomer or silicon may be attached to the back surface 4b side of the IC chip 4, or the like.
- TIM Thermal Interface Material
- the semiconductor device 1 also includes a solid-state imaging device 30 mounted on the surface 3 a side of the cavity substrate 3 . According to such a configuration, the heat of the solid-state imaging device 30, which becomes a heat generating body when operated, can be dissipated to the main substrate 2 through the cavity substrate 3, thereby improving the heat dissipation of the semiconductor device 1. be able to.
- the heat radiation path to the main substrate 2 for the heat generated from the IC chip 4 and the solid-state imaging device 30 is the cavity. Since there is only the substrate 3 , heat dissipation from the IC chip 4 and the solid-state imaging device 30 is hindered in the cavity substrate 3 , and heat tends to stay in the cavity substrate 3 . If the heat stays in the cavity substrate 3, it may cause malfunction or fail to obtain desired characteristics.
- the semiconductor device 1 of the present embodiment since heat is directly radiated from the IC chip 4 to the main substrate 2, the heat of the IC chip 4 can be efficiently released to the main substrate 2. .
- heat radiation from the IC chip 4 and the solid-state imaging device 30 is efficiently radiated from each of the IC chip 4 and the solid-state imaging device 30 to the main substrate 2 without hindering heat radiation from the solid-state imaging device 30 in the cavity substrate 3 by heat radiation from the IC chip 4 or the like. be able to.
- Modification of Semiconductor Device According to First Embodiment> A modification of the semiconductor device 1 according to this embodiment will be described. Modifications 1 to 5 described below are modifications of the cavity substrate 3 . Modifications 6 and 7 are modifications of the active component mounted on the surface 3a side of the cavity substrate 3. FIG.
- the cavity substrate 3 has, as the stepped portion 20, a frame-shaped stepped portion 20C formed along four sides of the rectangular shape formed by the recessed portion 5.
- the support surface 21 of the frame-shaped stepped portion 20C has a continuous frame shape along the rectangular shape of the recessed portion 5 . Moreover, the side surface 22 of the frame-shaped stepped portion 20C forms a right angle between the adjacent linear stepped portions 20a.
- the frame-shaped stepped portion 20C is configured such that the inner edges of each of the four linear stepped portions 20a of the support surface 21 are formed on the surface 4a of the IC chip 4 where the plurality of solder balls 12 are formed. is opposed to or in contact with the edge of the surface 4a, which is the area outside the .
- the IC chip 4 when the IC chip 4 comes into contact with the stepped portion 20, the IC chip 4 is supported by the stepped portion 20 over the entire circumference. can be done.
- the contact area of the IC chip 4 with respect to the stepped portion 20 is increased compared to the structure having the stepped portion 20 along the two opposing sides of the recessed portion 5, the heat dissipation from the IC chip 4 to the cavity substrate 3 is improved. be able to.
- the stepped portion 20 formed along the rectangular side portion of the concave portion 5 may be formed along at least two opposite sides. It may be formed along three sides of a rectangular shape.
- Modification 2 As shown in FIGS. 10A and 10B, in Modified Example 2, cavity substrate 3 has corner stepped portions 20D formed at two diagonal corners of the rectangular shape formed by concave portion 5 as stepped portions 20. have.
- the support surface 21 of the corner stepped portion 20D has a rectangular shape.
- the corner stepped portion 20D has two side surfaces 22 forming a right angle.
- the two corner stepped portions 20D each have an inner corner portion of the support surface 21, which serves as a region outside the formation portions of the plurality of solder balls 12 on the surface 4a of the IC chip 4. It faces or touches the edge of 4a.
- Modification 3 As shown in FIGS. 12A and 12B, in Modification 3, cavity substrate 3 has stepped corners 20 ⁇ /b>D formed at four corners of the rectangular shape of concave portion 5 as stepped portion 20 . That is, in Modification 3, corner steps 20 ⁇ /b>D are provided at the four corners of the recess 5 .
- each of the four corner stepped portions 20D has inner corners of the support surface 21, which are surfaces of the surface 4a of the IC chip 4 outside the regions where the plurality of solder balls 12 are formed. It faces or touches the edge of 4a.
- the rectangular IC chip 4 is supported by the stepped portion 20 at the four corners, so that the IC chip 4 is stably supported. can do.
- the contact area of the IC chip 4 with the stepped portion 20 is larger than in the configuration having the corner stepped portions 20D at the two opposing corners of the recessed portion 5, heat dissipation from the IC chip 4 to the cavity substrate 3 is improved. can be improved.
- the corner stepped portions 20D formed at the rectangular corners of the recessed portion 5 may be formed at least at two opposing corners. may be formed at three corners in
- the cavity substrate 3 has, as the stepped portion 20, a straight line formed in the middle portion of each side along two opposite sides of the rectangular shape formed by the concave portion 5. It has a stepped portion 20E.
- the linear stepped portion 20E has side end surfaces 24 at both ends in its longitudinal direction (vertical direction in FIG. 14A). The side end surface 24 is a surface facing the side surface 5b adjacent to the side surface 5b on which the linear stepped portion 20E is formed.
- the two linear stepped portions 20E each have an inner edge portion of the support surface 21, which is an outer region of the plurality of solder balls 12 formed on the surface 4a of the IC chip 4. It faces or touches the edge of the surface 4a.
- the linear stepped portion 20E formed along the rectangular side portion of the concave portion 5 may be formed along at least two opposing side portions. It may be formed along three or four sides of the rectangular shape formed by the recess 5 .
- Modification 5 As shown in FIGS. 16A, 16B, and 17, in Modified Example 5, stepped portion 20 is not formed in cavity substrate 3 .
- the semiconductor device 1 ⁇ /b>A of Modification 5 does not include the stepped portion 20 in the concave portion 5 .
- the shape of the opening of the recess 5 matches the shape of the bottom surface 5a, and the entire bottom of the recess 5 serves as the bottom surface 5a.
- the back surface 4b of the IC chip 4 and the back surface 3b of the cavity substrate 3 are positioned on a common horizontal imaginary plane O1.
- the semiconductor device 1B of Modification 6 includes an image sensor device 50 as an active component mounted on the surface 3a of the cavity substrate 3.
- the image sensor device 50 includes an image sensor 51 that is a solid-state imaging device, a glass 52 that is a transparent member, a substrate 53 such as an organic substrate on which the image sensor 51 is mounted, and a rectangular frame that supports the glass 52 on the substrate 53 . and a resin frame 54 having a shape.
- the image sensor device 50 has an image sensor 51 positioned inside a frame 54 on a substrate 53 , a glass 52 mounted on the substrate 53 via the frame 54 , and a cavity 55 formed between the substrate 53 and the glass 52 . It has a package structure with The image sensor 51 is die-bonded to the substrate 53 by an adhesive layer 56 formed of a die-bonding material. Image sensor 51 and substrate 53 are electrically connected to each other by a plurality of bonding wires 57 .
- the image sensor device 50 is mounted on the cavity substrate 3 by electrically connecting the substrate 53 to the surface 3 a of the cavity substrate 3 .
- the substrate 53 is bonded to the cavity substrate 3 by soldering, for example.
- the image sensor device 50 operates in the semiconductor device 1B to become a heating element using the image sensor 51 as a heat source.
- the semiconductor device 1C of Modification 7 includes a VCSEL (Vertical Cavity Surface Emitting Laser) 60 as an active component mounted on the surface 3a of the cavity substrate 3.
- VCSEL 60 includes a light source 61 having a laser light emitting element as a VCSEL.
- the light source 61 has a predetermined emission surface for emitting laser light.
- the light source 61 is mounted on the surface 3a side of the cavity substrate 3 with a bonding layer 62 formed by die bonding or the like.
- the light source 61 and the cavity substrate 3 are electrically connected to each other by bonding wires 63 .
- the VCSEL 60 operates in the semiconductor device 1C to become a heat generator using the light source 61 as a heat source.
- heat dissipation from the IC chip 4 and the VCSELs 60 is efficiently conducted to the main substrate 2 without hindrance of heat dissipation from the VCSELs 60 in the cavity substrate 3 by heat dissipation from the IC chip 4 or the like. can be done.
- FIG. FIG. 20 is a cross-sectional view corresponding to the HH position in FIG.
- a semiconductor device 71 according to the present embodiment differs from the first embodiment in the configuration of connection terminals for external connection of the IC chip 4 .
- the same reference numerals are given to the configurations common to the first embodiment, and the description thereof will be omitted as appropriate.
- the IC chip 4 has pillar bumps 80 as connection terminals for mounting on the cavity substrate 3 .
- the pillar bumps 80 are formed as cylindrical projections on the front surface 11 a of the chip body 11 .
- the pillar bump 80 includes a copper layer portion 81 which is a metal layer portion formed of copper or an alloy containing copper, and a solder layer portion 82 provided on the tip side of the pillar bump 80 with respect to the copper layer portion 81 and formed by soldering. including.
- the solder layer portion 82 is formed of a solder material containing, for example, tin (Sn) as a main component and silver (Ag).
- a barrier metal layer portion 83 made of a metal material such as nickel (Ni) or gold (Au) is interposed between the copper layer portion 81 and the solder layer portion 82 .
- the pillar bump 80 is provided in a state in which a copper layer portion 81 forming a base portion of the pillar bump 80 is connected to a terminal electrode for external connection formed on the surface 11 a of the chip body 11 .
- the plurality of pillar bumps 80 are, for example, arranged in a two-dimensional grid pattern along the rectangular outer shape of the chip body 11 (see FIG. 21).
- the pillar bumps 80 serve as terminals for electrically connecting the IC chip 4 to the cavity substrate 3 .
- the copper layer portion 81 is formed by plating, sputtering, vapor deposition, or the like with copper (Cu) or a copper alloy.
- a barrier metal layer portion 83 is formed on the tip side surface of the copper layer portion 81 by plating, sputtering, vapor deposition, or the like.
- the solder layer portion 82 is formed by applying solder paste containing flux to the surface of the barrier metal layer portion 83 by a method such as transfer (printing).
- the copper layer portion 81 and the solder layer portion 82 have approximately the same layer thickness (dimension in the vertical direction).
- the size relationship between the thicknesses of the layers forming the pillar bump 80 is not particularly limited.
- the cavity substrate 3 is placed with the back surface 3b, which is the opening side of the recess 5, facing upward, and the recess is mounted by a chip mounter or the like.
- An IC chip 4 is set at a predetermined position within 5, and reflow is performed at a predetermined temperature.
- the solder layer portions 82 of the pillar bumps 80 are temporarily melted and solidified to form solder connection portions 82X, and the IC chip 4 is electrically connected and fixed to the cavity substrate 3.
- the height of the pillar bump 80X with the solder layer portion 82 as the solder connection portion 82X relative to the surface 4a of the IC chip 4 is smaller than the height of the pillar bump 80 having the solder layer portion 82 before mounting.
- the circuits in the IC chip 4 are electrically connected to the wiring portions of the main substrate 2 and the like through the pillar bumps 80X and the wiring portions formed in the cavity substrate 3 .
- the height of the pillar bump 80X is, for example, about 30 ⁇ m.
- the back surface 4b of the IC chip 4 and the back surface 3b of the cavity substrate 3 are positioned on a common horizontal imaginary plane O1. That is, in the semiconductor device 71, the mounting height E1 of the IC chip 4 mounted in the recess 5 of the cavity substrate 3 matches or substantially matches the depth A2 of the recess 5 (see FIG. 4).
- the mounting height E1 of the IC chip 4 is, for example, a value within the range of 0.1 to 1 mm.
- the difference in height between the pillar bumps 80 before mounting and the pillar bumps 80X after mounting, etc. is taken into account, and the mounting height E1 of the IC chip 4 in the mounted state with respect to the cavity substrate 3 is equal to the depth of the recess 5. It can be obtained by adjusting the depth of the concave portion 5 and the mounting portion of the IC chip 4 so as to match A2. Specifically, as the adjustment of the mounting portion of the IC chip 4, for example, the thickness and material of the solder layer portion 82 of the pillar bump 80 are adjusted.
- the difference in height between the pillar bump 80 before mounting and the pillar bump 80X after mounting causes the solder layer portion 82 before melting to adhere to the bottom surface 5a of the recess 5. If it is smaller than the gap between the surface 4a of the IC chip 4 and the support surface 21 of the stepped portion 20 in the contact state (chip-to-stepped portion gap), the support surface 21 of the stepped portion 20 will be closer to the surface of the IC chip 4. It has a slight gap between it and the surface 4a, and is in a state of facing (substantially in contact with) the surface 4a.
- the support surface 21 of the step portion 20 is in contact with the surface 4a of the IC chip 4. Become. In this state, the height B1 (see FIG. 4) of the step portion 20 matches the height of the pillar bump 80X after mounting.
- the cavity substrate 3 is designed so that the height B1 of the stepped portion 20 in the concave portion 5 matches or substantially matches the height of the pillar bump 80X after mounting. That is, by matching the height B1 of the step portion 20 to the height of the pillar bumps 80X after mounting, the back surface 4b of the IC chip 4 mounted on the cavity substrate 3 and the mounting surface of the cavity substrate 3 on the main substrate 2 are adjusted. The height of the rear surface 3b can be made to match.
- the height B1 of the step portion 20 is preferably in the range of minus 10 ⁇ m to 0 ⁇ m with respect to the height of the pillar bump 80X after mounting.
- the height B1 of the step portion 20 is a negative value with respect to the height of the pillar bump 80X after mounting, there will be a gap between the chip and the step portion. Further, when the height B1 of the step portion 20 and the height of the pillar bump 80X after mounting match, that is, when the above numerical value is minus 0 ⁇ m, the height of the pillar bump 80X after mounting from the bottom surface 5a of the recess 5 is The surface 4a of the IC chip 4 comes into contact with the supporting surface 21 of the stepped portion 20. As shown in FIG.
- the numerical range of minus 10 to 0 ⁇ m corresponds to the gap between the chip and the stepped portion of the IC chip 4 mounted on the cavity substrate 3 being smaller than 10 ⁇ m.
- the fact that the height B1 of the stepped portion 20 is greater than the height of the pillar bump 80X after mounting (that the above numerical value is a positive value) indicates that the pillar bump 80X is well connected to the bottom surface 5a of the cavity substrate 3. It is not preferable from the viewpoint of obtaining Also, the reason why the above numerical range is narrower than in the first embodiment is that the pillar bump 80 includes the copper layer portion 81 that does not melt when the IC chip 4 is mounted, and the solder that becomes the portion that melts when the IC chip 4 is mounted. This is because layer 82 is smaller than solder ball 12 .
- the configuration in which the IC chip 4 is provided in the concave portion 5 of the cavity substrate 3 mounted on the main substrate 2 is simple. Good heat dissipation can be obtained with an inexpensive configuration.
- the IC chip 4 since the IC chip 4 has the pillar bumps 80 including the copper layer portions 81 as connection terminals for the cavity substrate 3, it is possible to easily adjust the dimensions of the pillar bumps 80X after the IC chip 4 is mounted. can.
- the portion of the pillar bump 80 that melts during reflow mounting of the IC chip 4 becomes smaller than that of the solder ball 12 due to the copper layer portion 81, the crushing margin due to mounting becomes smaller, so that the height of the pillar bump 80X after mounting fluctuation can be suppressed.
- variations in mounting height of the IC chip 4 can be suppressed, so that the back surface 4b of the IC chip 4 coincides with the imaginary plane O1 on which the front surface 3a of the cavity substrate 3 is located in relation to the depth of the recess 5.
- the configuration can be easily realized.
- a configuration example of a semiconductor device according to a third embodiment of the present technology will be described with reference to FIG.
- a semiconductor device 91 according to the present embodiment differs from the first embodiment in the configuration of the thermally conductive resin portion 25 inside the concave portion 5 of the cavity substrate 3 .
- the thermally conductive resin portion 25 includes a high thermal conductivity resin portion 101 which is a first thermally conductive portion forming the lower portion of the thermally conductive resin portion 25, and a thermally conductive resin portion 101. and a low thermal conductive resin portion 102 which is a second thermal conductive portion forming an upper portion of the flexible resin portion 25 . That is, the thermally conductive resin portion 25 according to the present embodiment has a high thermally conductive resin portion 101 and a low thermally conductive resin portion 102 as resin portions formed of two kinds of resins having different thermal conductivity characteristics on the upper and lower sides.
- the high thermal conductivity resin portion 101 is a portion of the thermally conductive resin portion 25 that is formed of a first resin material having thermal conductivity and forms a portion on the main substrate 2 side (lower side).
- the low thermal conductive resin portion 102 is a portion formed of a second resin material having a thermal conductivity lower than that of the first resin material and forming a portion (upper side) of the thermal conductive resin portion 25 opposite to the main substrate 2 side. be.
- the high thermal conductivity resin portion 101 is provided as the side portion forming portion 25b of the thermal conductive resin portion 25. That is, the high thermal conductivity resin portion 101 is provided as a portion of the thermal conductive resin portion 25 that fills the space between the outer side surface 4 c of the IC chip 4 and the side surface 5 b of the recess 5 .
- the low thermal conductive resin portion 102 is provided as an upper forming portion 25 a of the thermal conductive resin portion 25 . That is, the low thermal conductive resin portion 102 is formed between the front surface 4a of the IC chip 4 and the bottom surface 5a of the concave portion 5 in the thermal conductive resin portion 25, and is located between the plurality of solder connection portions 12X and between the left and right step portions 20. and the solder connection portion 12X.
- High thermal conductivity resin portion 101 and low thermal conductivity resin portion 102 may be provided in contact with each other, or may be provided in non-contact with each other.
- the first resin material forming the high thermal conductivity resin portion 101 for example, a relatively high thermal conductivity resin material having a thermal conductivity value of 2 W/(m ⁇ k) or more is used.
- the second resin material forming the low thermal conductive resin portion 102 for example, a relatively low thermal conductivity resin material having a thermal conductivity value of less than 1 W/(m ⁇ k) is used.
- the value of the thermal conductivity of each material of the first resin material and the second resin material is not particularly limited. Both the first resin material and the second resin material have insulating properties.
- first resin material and the second resin material examples include thermosetting resins such as epoxy resin and polyimide resin; thermoplastic resins such as polyamideimide, polypropylene, and liquid crystal polymer; rubber; and other known resin materials. Used singly or in combination.
- first resin material for example, by including a thermally conductive filler having a high thermal conductivity, such as a material containing silicon oxide as a main component, the thermal conductivity is made higher than that of the second resin material. be able to.
- a step of forming a low thermal conductive resin portion 102 in the concave portion 5 of the cavity substrate 3 on which the IC chip 4 is mounted is performed.
- the second resin material 102X to be the low thermal conductive resin portion 102 is discharged from, for example, a nozzle of a dispenser, and flows through the gap around the IC chip 4 in the recess 5 and the bottom surface 5a of the cavity substrate 3 in the recess 5. It is applied and filled so as to fill the gap between the IC chip 4 and the front surface 4a.
- the second resin material 102X filled in the concave portion 5 is cured at a predetermined timing to form the low thermal conductive resin portion 102.
- the second resin material 102X is a thermosetting resin
- the first resin material 101X to be the high thermal conductivity resin portion 101 is discharged from, for example, a nozzle of a dispenser, and applied so as to fill the gap around the IC chip 4 in the concave portion 5. As shown in FIG. 24B, a step of forming the high thermal conductivity resin portion 101 in the recess 5 in which the low thermal conductivity resin portion 102 is formed is performed.
- the first resin material 101X to be the high thermal conductivity resin portion 101 is discharged from, for example, a nozzle of a dispenser, and applied so as to fill the gap around the IC chip 4 in the concave portion 5. As shown in FIG.
- the first resin material 101X filled in the concave portion 5 is cured at a predetermined timing to form the high thermal conductivity resin portion 101 .
- the first resin material 101X is a thermosetting resin
- after the step of filling the recess 5 with the first resin material 101X there is a step of heating the first resin material 101X at a predetermined temperature to harden it. done.
- a high thermal conductivity resin portion 101 is formed, and a first package structure in which the IC chip 4 is mounted in the concave portion 5 of the cavity substrate 3 and the thermal conductive resin portion 25 is formed. 41 is obtained.
- Other steps are common to the first embodiment.
- the configuration in which the IC chip 4 is provided in the concave portion 5 of the cavity substrate 3 mounted on the main substrate 2 is simple. Good heat dissipation can be obtained with an inexpensive configuration.
- the configuration in which the solid-state imaging device 30 serving as a heating element is mounted on the surface 3a side of the cavity substrate 3 provides the following effects.
- heat conduction from the IC chip 4 to the cavity substrate 3 compared with heat conduction to the cavity substrate 3 from the surface 4a side of the IC chip 4 where the low heat conductive resin portion 102 with relatively low heat conductivity is located, the heat conductivity Heat conduction to the cavity substrate 3 from the side of the outer surface 4c of the IC chip 4 where the high thermal conductivity resin portion 101 is located is superior.
- the path via the high thermal conductivity resin portion 101 is the main path compared to the path via the low thermal conductivity resin portion 102 (see FIG. 23). , dashed arrow F1).
- the heat generated in the IC chip 4 is radiated to the soldered main substrate 2 through the layer portion 16 with relatively high conductivity (see FIG. 23, dashed arrow F2).
- the heat radiation path from the IC chip 4 includes a heat radiation path (F1) from the outer side surface 4c side via the high thermal conductivity resin portion 101 and a heat radiation path (F1) from the back surface 4b side via the solder layer portion 16. (F2) mainly acts.
- heat generated in the solid-state imaging device 30 is radiated from the cavity substrate 3 to the main substrate 2 via the solder layer portion 6 (see dashed arrow F3 in FIG. 23).
- the heat radiation from the IC chip 4 and the solid-state imaging device 30 interfere with each other, causing heat to stay in the cavity substrate 3. can be suppressed. Thereby, heat generated from the IC chip 4 and the solid-state imaging device 30 can be efficiently radiated to the main substrate 2 . That is, of the thermally conductive resin portion 25, the upper portion, which is the side where the solid-state imaging device 30 is positioned with respect to the IC chip 4, is made a low thermally conductive resin portion 102 having a relatively low thermal conductivity. Since the heat radiation from the chip 4 to the solid-state imaging device 30 side can be suppressed, the heat radiation paths from the IC chip 4 and the solid-state imaging device 30 can be divided as a tendency, and heat can be efficiently radiated.
- the configuration of this modification can be easily realized by using, for example, a configuration having a frame-shaped stepped portion 20C as the cavity substrate 3, as shown in FIGS. 8A and 8B. That is, when the IC chip 4 is mounted on the cavity substrate 3 having the frame-shaped stepped portion 20C (see FIG. 6D), the surface 4a of the IC chip 4 must be brought into close contact with the support surface 21 of the frame-shaped stepped portion 20C over the entire circumference.
- a cavity 103 is formed as a closed space between the surface 4a and the bottom surface 5a of the recess 5.
- the thermally conductive resin portion 25 can be formed between the outer side surface 4c of the IC chip 4 and the side surface 5b of the recess 5 without intrusion of material.
- the cavity 103 above the IC chip 4 in the concave portion 5 can act as a heat insulating portion, and heat radiation from the IC chip 4 to the solid-state imaging device 30 side can be suppressed. .
- the heat generated from the IC chip 4 and the solid-state imaging device 30 can be suppressed from interfering with each other in the cavity substrate 3, so that heat can be efficiently dissipated.
- the imaging device 210 includes a camera device such as a digital still camera or a video camera, a mobile terminal device having an imaging function, a copier using an imaging device as an image reading unit, or the like, and an imaging device in an image capturing unit (photoelectric conversion unit). It is applicable to all electronic devices using
- the imaging element may be formed as a single chip, or may be in the form of a module having an imaging function in which an imaging section and a signal processing section or an optical system are packaged together. good too.
- a camera device 200 as an electronic device includes an optical unit 202, an imaging device 210, a DSP (Digital Signal Processor) circuit 203 as a camera signal processing circuit, a frame memory 204, and a display unit 205. , a recording unit 206 , an operation unit 207 , and a power supply unit 208 .
- the DSP circuit 203, frame memory 204, display unit 205, recording unit 206, operation unit 207, and power supply unit 208 are appropriately connected via a connection line 209 such as a bus line.
- the optical unit 202 includes a plurality of lenses, captures incident light (image light) from a subject, and forms an image on the imaging surface of the imaging device 210 .
- the imaging device 210 converts the amount of incident light imaged on the imaging surface by the optical unit 202 into an electric signal for each pixel, and outputs the electric signal as a pixel signal.
- the display unit 205 is composed of, for example, a panel-type display device such as a liquid crystal panel or an organic EL (Electro Luminescence) panel, and displays moving images or still images captured by the imaging device 210 .
- a recording unit 206 records a moving image or still image captured by the imaging device 210 in a recording medium such as a hard disk or a semiconductor memory.
- the operation unit 207 issues operation commands for various functions of the camera device 200 under the user's operation.
- the power supply unit 208 appropriately supplies various power supplies as operating power supplies for the DSP circuit 203, the frame memory 204, the display unit 205, the recording unit 206, and the operation unit 207 to these supply targets.
- the camera device 200 in the configuration in which the IC chip 4 is provided in the concave portion 5 of the cavity substrate 3 mounted on the main substrate 2, good heat dissipation is achieved with a simple and inexpensive configuration. can be obtained. As a result, the camera device 200 can maintain a good operating state and obtain desired characteristics.
- This technology can be widely used as a heat dissipation measure for component-mounted module products.
- connection terminals of the IC chip 4 are the solder balls 12 or the pillar bumps 80, but are not limited to these, and may be other connection terminals such as gold bumps or plated bumps.
- soldering using a solder material is used as metal bonding of the IC chip 4 to the main substrate 2, but the bonding of the IC chip 4 to the main substrate 2 is performed using other metal materials. It may be a metal joint used.
- the thermally conductive resin portion 25 provided in the concave portion 5 of the cavity substrate 3 has the upper forming portion 25a and the side portion forming portion 25b.
- the formation area is not particularly limited.
- Thermally conductive resin portion 25 may be formed so as to contact both IC chip 4 and cavity substrate 3 within concave portion 5 . Therefore, the heat-conducting resin portion 25 does not need to fill the recess 5 entirely. may be partially formed in
- the stepped portion 20 in the recess 5 is formed as a part of the cavity substrate 3, but the stepped portion 20 may be provided by attaching a separate component to the cavity substrate 3. . However, from the viewpoint of ease of manufacture, reduction in the number of parts, etc., it is preferable that the stepped portion 20 is provided as a part of the cavity substrate 3 .
- the semiconductor element included in the semiconductor device according to the present technology is not limited to the IC chip 4 in the above-described embodiment, and may be other semiconductor chips such as optical elements such as light receiving elements.
- the active components included in the semiconductor device according to the present technology are not limited to the solid-state imaging device 30, the image sensor device 50, and the VCSEL 60 in the above-described embodiments, but may be memory or other LSI (Large Scale Integration) in the semiconductor device. Other parts/devices that serve as heating elements may also be used.
- this technique can take the following configurations.
- a main board a cavity substrate mounted on the main substrate, having a concave portion facing a back surface, which is a plate surface on the side of the main substrate; It is located in the recess, is mounted on the cavity substrate, has one surface on the side of the main substrate positioned on the same or substantially the same plane as the back surface of the cavity substrate, and is metal-bonded to the main substrate.
- a semiconductor device comprising: (2) The cavity substrate has a stepped portion that restricts the sinking of the semiconductor element into the recessed portion by contacting the other surface of the semiconductor element that is opposite to the one surface of the semiconductor element.
- the recess includes a bottom surface parallel to the back surface of the cavity substrate and a plurality of side surfaces formed around the bottom surface;
- the step portion has a first surface that is parallel to the bottom surface and faces or contacts the other surface of the semiconductor element, and a second surface that forms a step between the first surface and the bottom surface.
- the recess is formed in a rectangular shape including the bottom surface and the four side surfaces, The semiconductor device according to (3), wherein the stepped portion is formed along at least two opposing sides of the rectangular shape formed by the recess.
- the recess is formed in a rectangular shape including the bottom surface and the four side surfaces, The semiconductor device according to (3), wherein the step portion is formed at least at two diagonal corners of the rectangular shape formed by the recess. (6) Any one of (1) to (5) above, wherein a heat conducting portion made of a material having heat conductivity is provided in the recess so as to fill a gap between the cavity substrate and the semiconductor element. 1. The semiconductor device according to claim 1.
- the heat conducting part is a first thermally conductive portion formed of a first resin material having thermal conductivity and forming a portion of the thermally conductive portion on the side of the main substrate; a second thermally conductive portion formed of a second resin material having a thermal conductivity lower than that of the first resin material and forming a portion of the thermally conductive portion opposite to the main substrate side; ).
- a metal film made of a metal material is formed on the one surface side of the semiconductor element.
- the semiconductor element has connection terminals for mounting on the cavity substrate,
- the connection terminal includes a metal layer portion formed of copper or an alloy containing copper, and a solder layer portion provided on the tip side of the connection terminal with respect to the metal layer portion and formed of solder.
- a main board (11) a main board; a cavity substrate mounted on the main substrate and having a concave portion facing the back surface, which is the plate surface on the main substrate side; It is located in the recess, is mounted on the cavity substrate, has one surface on the side of the main substrate positioned on the same or substantially the same plane as the back surface of the cavity substrate, and is metal-bonded to the main substrate.
- An electronic device having a semiconductor device comprising:
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
主基板に実装されるキャビティ基板の凹部内に半導体素子を設けた構成を備えた半導体装置において、簡単で安価な構成により良好な放熱性を得る。 半導体装置は、主基板と、前記主基板側の板面である裏面に臨んで形成された凹部を有し、前記主基板に実装されたキャビティ基板と、前記凹部内に位置し、前記キャビティ基板に実装され、前記主基板側の面である一方の面を前記キャビティ基板の前記裏面と同一または略同一の平面上に位置させ、前記主基板に金属接合された半導体素子と、を備える。
Description
本開示は、半導体装置および電子機器に関する。
半導体装置の構成として、マザーボードである主基板と、主基板側の板面に臨んで形成された凹部(キャビティ)を有し主基板に実装されるキャビティ基板とを備え、キャビティ基板の凹部内にICチップ等の半導体素子を設けたパッケージ構造を備えたものがある。このようなパッケージ構造においては、良好な動作状態を保持して所望の特性を得る観点から、発熱体となる半導体素子から発生した熱を放熱することが重要となる。
半導体素子から発生した熱の放熱に関しては、従来、半導体素子からキャビティ基板を通して主基板へと放熱させる構成が用いられている。このような構成において、例えばキャビティ基板の凹部と反対側の板面である表面に、発熱体となるICチップ等の別の電子部品が実装された場合、凹部内の半導体素子と表面側の電子部品の両方から生じる熱について十分な放熱を行うことが難しくなる。
そこで、放熱性を向上させるため、例えば、キャビティ基板に、基板の板厚方向に貫通するサーマルビアホールを形成したり、キャビティ基板の材料を熱伝導性の良い材料に変更したりすることができる。しかしながら、キャビティ基板におけるサーマルビアホールの形成や基板材料の変更は、基板サイズの拡大や製造コストの増大を招く原因となる。
そこで、例えば、特許文献1には、キャビティ基板の凹部内に設けられるICチップを主基板であるプリント配線板に実装した構成が開示されている。このような構成によれば、ICチップで発生した熱が直接的に主基板に伝導して放熱される。しかしながら、特許文献1に開示された構成の場合、主基板内に、ICチップに接続される配線やICチップとキャビティ基板を相互に接続する配線等が設けられるため、配線長が長くなってしまう。配線長が長くなることは、インダクタンスやインピーダンスを増大させ、装置の電気特性の悪化を招く原因となり得る。
そこで、放熱性を向上させるための技術として、例えば特許文献2に開示されているように、半導体素子に対して放熱板等の放熱部材を設ける技術が知られている。特許文献2には、キャビティ基板の凹部内に設けられる半導体素子をキャビティ基板に実装し、金属製の放熱板を、半導体素子に接続されるとともに凹部を塞いだ状態で設け、放熱板を主基板に接続された構成が開示されている。このような構成によれば、半導体素子から放熱板を介して主基板への放熱経路が形成される。
上述したように半導体素子と主基板との間に放熱板等の放熱部材を設ける構成によれば、放熱部材が必要となるため、部品点数が多くなり、製造工程の工程数が増え、製造コストが高くなるという問題がある。
本技術は、主基板に実装されるキャビティ基板の凹部内に半導体素子を設けた構成において、簡単で安価な構成により良好な放熱性を得ることができる半導体装置および電子機器を提供することを目的とする。
本技術に係る半導体装置は、主基板と、前記主基板側の板面である裏面に臨んで形成された凹部を有し、前記主基板に実装されたキャビティ基板と、前記凹部内に位置し、前記キャビティ基板に実装され、前記主基板側の面である一方の面を前記キャビティ基板の前記裏面と同一または略同一の平面上に位置させ、前記主基板に金属接合された半導体素子と、を備えたものである。
本技術に係る半導体装置の他の態様は、前記半導体装置において、前記キャビティ基板は、前記凹部に、前記半導体素子の前記一方の面と反対側の面である他方の面に接触することで、前記半導体素子の前記凹部内への沈み込みを規制する段部を有するものである。
本技術に係る半導体装置の他の態様は、前記半導体装置において、前記凹部は、前記キャビティ基板の前記裏面と平行状の底面と、前記底面の周囲に形成された複数の側面と、を含み、前記段部は、前記底面と平行状であり、前記半導体素子の前記他方の面に対向または接触する第1の面と、前記第1の面と前記底面との段差をなす第2の面と、を含むものである。
本技術に係る半導体装置の他の態様は、前記半導体装置において、前記凹部は、前記底面および四方の前記側面を含んで矩形状に形成されており、前記段部は、前記凹部がなす矩形状における少なくとも対向する2辺に沿うように形成されているものである。
本技術に係る半導体装置の他の態様は、前記半導体装置において、前記凹部は、前記底面および四方の前記側面を含んで矩形状に形成されており、前記段部は、前記凹部がなす矩形状における少なくとも対角に位置する2つの角部に形成されているものである。
本技術に係る半導体装置の他の態様は、前記半導体装置において、前記凹部内に、前記キャビティ基板と前記半導体素子との間の隙間を埋めるように、熱伝導性を有する材料により形成された熱伝導部が設けられているものである。
本技術に係る半導体装置の他の態様は、前記半導体装置において、前記熱伝導部は、熱伝導性を有する第1の樹脂材料により形成され前記熱伝導部の前記主基板側の部分をなす第1の熱伝導部と、前記第1の樹脂材料よりも熱伝導率が低い第2の樹脂材料により形成され前記熱伝導部の前記主基板側と反対側の部分をなす第2の熱伝導部と、を有するものである。
本技術に係る半導体装置の他の態様は、前記半導体装置において、前記半導体素子の前記一方の面側には、金属材料からなる金属膜が形成されているものである。
本技術に係る半導体装置の他の態様は、前記半導体装置において、前記半導体素子は、前記キャビティ基板に実装するための接続端子を有し、前記接続端子は、銅または銅を含む合金により形成された金属層部と、前記金属層部に対して前記接続端子の先端側に設けられはんだにより形成されたはんだ層部と、を含むものである。
本技術に係る半導体装置の他の態様は、前記半導体装置において、前記キャビティ基板の前記裏面と反対側の面に実装された能動部品を備えたものである。
本技術に係る電子機器は、主基板と、前記主基板側の板面である裏面に臨んで形成された凹部を有し、前記主基板に実装されたキャビティ基板と、前記凹部内に位置し、前記キャビティ基板に実装され、前記主基板側の面である一方の面を前記キャビティ基板の前記裏面と同一または略同一の平面上に位置させ、前記主基板に金属接合された半導体素子と、を備えた半導体装置を有するものである。
本技術は、主基板に実装されるキャビティ基板の凹部内に半導体素子を設けた構成において、キャビティ基板に対する半導体素子の実装態様等を工夫することにより、簡単で安価な構成により良好な放熱性を得ようとするものである。
以下、図面を参照して、本技術を実施するための形態(以下「実施形態」と称する。)を説明する。なお、実施形態の説明は以下の順序で行う。
1.第1実施形態に係る半導体装置の構成例
2.第1実施形態に係る半導体装置の製造方法
3.第1実施形態に係る半導体装置の変形例
4.第2実施形態に係る半導体装置の構成例
5.第3実施形態に係る半導体装置の構成例
6.第3実施形態に係る半導体装置の製造方法
7.第3実施形態に係る半導体装置の変形例
8.電子機器の構成例
1.第1実施形態に係る半導体装置の構成例
2.第1実施形態に係る半導体装置の製造方法
3.第1実施形態に係る半導体装置の変形例
4.第2実施形態に係る半導体装置の構成例
5.第3実施形態に係る半導体装置の構成例
6.第3実施形態に係る半導体装置の製造方法
7.第3実施形態に係る半導体装置の変形例
8.電子機器の構成例
<1.第1実施形態に係る半導体装置の構成例>
本技術の第1実施形態に係る半導体装置の構成例について、図1から図5を参照して説明する。なお、図1は、図2におけるA-A位置に対応した断面図である。
本技術の第1実施形態に係る半導体装置の構成例について、図1から図5を参照して説明する。なお、図1は、図2におけるA-A位置に対応した断面図である。
図1に示すように、半導体装置1は、主基板2と、キャビティ基板3と、半導体素子の一例であるICチップ4とを備え、これらの部材により一体的なパッケージ構造を構成している。なお、半導体装置1においては、主基板2の板厚方向(図1における上下方向)を上下方向とする。
主基板2は、半導体装置1におけるマザーボードであり、所定の回路を有する回路基板である。主基板2は、例えば、プラスチック等の有機材料等からなる有機基板や、セラミックス等を材料として形成されたセラミック基板等である。
主基板2は、矩形板状の外形を有し、一方の板面として、キャビティ基板3の実装を受ける側の面である表面2aを有し、他方の板面として、表面2aの反対側の面である裏面2bを有する。表面2aおよび裏面2bは、いずれも水平状の面である。
キャビティ基板3は、例えばアルミナ(Al2O3)や窒化アルミニウム(AlN)窒化ケイ素(Si3N4)等のセラミックスを材料として形成されたセラミック基板である。ただし、キャビティ基板3は、例えば、繊維強化プラスチックの一種であるガラスエポキシ樹脂等の有機材料により形成された有機基板等の他の種類の基板であってもよい。
キャビティ基板3は、矩形板状の外形を有し、主基板2側の板面である裏面3bと、裏面3bの反対側の面である表面3aとを有する。裏面3bおよび表面3aは、いずれも水平状の面である。また、キャビティ基板3は、四方に鉛直状の側面3cを有する。
キャビティ基板3は、キャビティとして裏面3bに臨んで形成された凹部5を有する。凹部5は、図3および図4に示すように、キャビティ基板3の外形に沿って矩形状をなすように形成された窪み部分である。
凹部5は、キャビティ基板3の裏面3bと平行状の底面5aと、底面5aの周囲に形成された複数の側面5bとを含む。本実施形態では、凹部5は、底面5aおよび四方の側面5bを含んで矩形状に形成されている。ただし、凹部5の形状は、特に限定されるものではなく、例えば四角形以外の多角形状や部分的に曲線部や曲面部により形成された形状等であってもよい。
図1に示すように、キャビティ基板3は、主基板2に実装されている。キャビティ基板3の裏面3b側には、外部端子構造としてLGA(Land Grid Array)による複数の電極(図示略)が形成されており、これらの電極によってキャビティ基板3が主基板2に電気的に接続される。
キャビティ基板3は、主基板2に対してはんだ接合されている。このため、キャビティ基板3の裏面3bと主基板2の表面2aとの間には、接合層として、はんだ材料により形成されたはんだ層部6が介在している。はんだ層部6は、キャビティ基板3において凹部5を囲む裏面3bの枠形状に沿って枠状に形成されている。はんだ層部6は、キャビティ基板3の裏面3bに対して全面的にあるいは部分的に形成される。
はんだ層部6は、全体として略一定の層厚を有する。このため、主基板2の表面2aとキャビティ基板3の裏面3bとの間には、はんだ層部6の厚さ寸法に対応したクリアランスd1が存在している。
なお、キャビティ基板3は、絶縁性または導電性の接着剤により主基板2に接着固定されてもよい。この場合、キャビティ基板3と主基板2との間に介在する接合層は、絶縁性または導電性の接着剤により形成された層部分となる。また、キャビティ基板3の裏面3b側に設けられる外部端子構造は、複数のはんだボールを格子点状に配置したBGA(Ball Grid Array)であってもよい。
ICチップ4は、集積回路として所定の回路構造を有する矩形板状の半導体チップである。ICチップ4は、シリコン基板等の半導体基板上にトランジスタやダイオードや抵抗などを形成して配線した構成を有する。ICチップ4は、主基板2側の面である一方の面を裏面4bとし、裏面4bの反対側の面である他方の面を表面4aとする。裏面4bおよび表面4aは、いずれも水平状の面である。
ICチップ4は、図5に示すように、ICチップ4の大部分をなす矩形板状のチップ本体11を有する。チップ本体11の一方の板面である表面11aが、ICチップ4の表面4aとなる。チップ本体11の表面11aには、外部接続用の接続端子として、BGAによる複数のはんだボール12が形成されている。
各はんだボール12は、チップ本体11の表面11aに形成された外部接続用の端子電極に対して設けられている。複数のはんだボール12は、例えば、チップ本体11の矩形状に外形に沿うように2次元的に格子点状の配置で形成されている(図2参照)。はんだボール12は、キャビティ基板3に対するICチップ4の電気的な接続を行うための端子となる。
ICチップ4の裏面4b側には、金属材料からなる金属膜が形成されている。ICチップ4においては、図5に示すように、チップ本体11の他方の板面である裏面11bに対して、金属膜として、第1の金属膜であるスパッタ膜14と、第2の金属膜であるメッキ膜15とが形成されている。
スパッタ膜14は、チップ本体11の裏面11bに対して、スパッタリングにより裏面11bの全体を被覆するように形成されている。スパッタ膜14は、例えば、チタン(Ti)、タングステン(W)、銅(Cu)、プラチナ(Pt)、Au(金)等の金属材料により、あるいはこれらの金属材料の組合せにより形成されている。
メッキ膜15は、スパッタ膜14上にメッキによりスパッタ膜14の表面の全体を被覆するように形成されている。メッキ膜15は、例えばニッケル(Ni)、金(Au)等のメッキにより形成されている。メッキ膜15の表面15aが、ICチップ4の表面4aとなる。なお、ICチップ4の裏面4b側に形成される金属膜としては、印刷その他の膜形成方法が用いられて形成されたものであってもよい。
ICチップ4は、キャビティ基板3の凹部5内に位置し、複数のはんだボール12により、キャビティ基板3に対して実装されている。ICチップ4は、平面的な外形について、キャビティ基板3の裏面3b視で矩形状をなす凹部5の寸法よりも小さい外形寸法を有する。そして、ICチップ4は、例えば凹部5に対して平面的な中心を一致させるような位置に設けられる。
ICチップ4の四方の外側面4cと、各外側面4cに対向する凹部5の側面5bとの間には、ICチップ4の全周にわたって隙間s1が存在している。つまり、ICチップ4は、凹部5に対して、ICチップ4の全周にわたって隙間s1が形成されるような位置に設けられている(図1、図2参照)。なお、ICチップ4の四方における側面5bとの間の隙間s1の大きさは共通の(一定の)大きさであってもよく、位置によって異なっていてもよく、また、位置によっては隙間s1が存在しなくてもよい。
ICチップ4は、複数のはんだボール12により、凹部5の底面5aに対してリフロー実装される。すなわち、ICチップ4は、キャビティ基板3に対し表面4a側を底面5a側とする向きで凹部5内の所定の位置にセットされ、所定の温度でリフロー処理を受けることで、キャビティ基板3に対してはんだ接合されて実装される。
キャビティ基板3の底面5aには、はんだボール12の電気的な接続を受ける接続用の端子電極(図示略)が形成されている。ICチップ4において形成されたはんだボール12は、ICチップ4をキャビティ基板3に実装させることで、ICチップ4の表面4aと凹部5の底面5aとの間において、リフロー処理により一時的に溶融した後に固化し、はんだ接続部12Xとなる。
はんだ接続部12XのICチップ4の表面4aに対する高さ、つまり表面4aからのはんだ接続部12Xの突出量は、表面4aに対するはんだボール12の高さよりも小さくなる。ICチップ4内の回路は、はんだ接続部12Xやキャビティ基板3内に形成された配線部等を介して、主基板2の配線部等に電気的に接続された状態となる。なお、はんだ接続部12Xの高さは、例えば30μm程度である。
ICチップ4は、凹部5内でキャビティ基板3に実装された状態で、主基板2に金属接合により固定されている。本実施形態では、キャビティ基板3は、主基板2に対してはんだ接合されることで固定されている。このため、ICチップ4の裏面4b(メッキ膜15の表面15a)と主基板2の表面2aとの間には、接合層として、はんだ材料により形成されたはんだ層部16が介在している。はんだ層部16は、ICチップ4の裏面4bの全体を被覆するように形成されている。ただし、はんだ層部16は、ICチップ4の裏面4bに対して部分的に形成されてもよい。
はんだ層部16は、全体として略一定の層厚を有する。このため、主基板2の表面2aとICチップ4の裏面4bとの間には、はんだ層部16の厚さ寸法に対応したクリアランスが存在している。なお、ICチップ4は、絶縁性または導電性の接着剤により主基板2に接着固定されてもよい。この場合、ICチップ4と主基板2との間に介在する接合層は、絶縁性または導電性の接着剤により形成された層部分となる。
ICチップ4は、裏面4bをキャビティ基板3の裏面3bと同一または略同一の平面上に位置させている。すなわち、図1に示すように、ICチップ4の裏面4bと、キャビティ基板3の裏面3bとは、実質的に共通の水平状の仮想平面O1上に位置している。
言い換えると、キャビティ基板3の凹部5に実装された状態のICチップ4の取付け高さA1は、凹部5の深さA2と一致または略一致している。つまり、ICチップ4の取付け高さA1と凹部5の深さA2とは、実質的に同一となっている。ここで、ICチップ4の取付け高さA1は、凹部5の底面5aからICチップ4の裏面4bまでの上下方向の寸法である(図1参照)。また、凹部5の深さA2は、底面5aからキャビティ基板3の裏面3bまでの上下方向の寸法、つまり凹部5の側面5bの上下方向の寸法である(図4参照)。ICチップ4の取付け高さA1は、例えば0.1~1mmの範囲内の値である。
このような構成は、はんだボール12とはんだ接続部12Xの高さの差等が考慮され、キャビティ基板3に対するICチップ4の実装状態での取付け高さA1が、凹部5の深さA2に一致するように、凹部5の深さやICチップ4の実装部分についての調整をすること等によって得られる。具体的には、ICチップ4の実装部分の調整としては、例えば、はんだボール12の大きさや材料等についての調整が行われる。
このような構成において、ICチップ4と主基板2との間のクリアランスは、キャビティ基板3と主基板2との間のクリアランスd1と同一または略同一の大きさとなる。キャビティ基板3の凹部5にICチップ4を実装した構造体において、共通の仮想平面O1上に位置するキャビティ基板3の裏面3bおよびICチップ4の裏面4bが、主基板2に対する実装面となる。
キャビティ基板3は、ICチップ4の裏面4bをキャビティ基板3の裏面3bと同一または略同一の平面上に位置させやすくするための構成として、凹部5内に段部20を有する。段部20は、ICチップ4の表面4aに接触することで、ICチップ4の凹部5内への沈み込みを規制する部分であり、キャビティ基板3の一部として凹部5に設けられている。
ICチップ4の凹部5内への沈み込みは、キャビティ基板3に対するICチップ4の実装において、リフロー処理によりはんだボール12が一時的に溶融することで生じ得る現象である。すなわち、ICチップ4の沈み込みは、はんだボール12が溶融した状態において、ICチップ4の裏面4bがキャビティ基板3の裏面3bより凹部5の底面5a側に位置するように、チップ本体11が自重等によって底面5aに近付くように移動し、ICチップ4の取付け高さが低くなる現象である。そこで、段部20は、凹部5の底面5a側に設けられ、凹部5に対して沈み込もうとするICチップ4に当接し、ICチップ4の沈み込みを規制する。
段部20は、凹部5における底面5aと側面5bとによる角部に対して、階段状の形状部分をなすように設けられている。段部20は、凹部5の底面5aと平行状の第1の面である支持面21と、支持面21と底面5aとの段差をなす鉛直状の第2の面である側面22とを有する。
段部20は、支持面21および側面22によって直角状の稜線部23を形成するように設けられている。段部20の形成部位においては、凹部5の底面5a、段部20の側面22および支持面21、凹部5の側面5b、並びにキャビティ基板3の裏面3bとによって階段状の部分が形成されている。
段部20において、支持面21は、ICチップ4の表面4aに対向または接触する面となる。すなわち、はんだボール12とはんだ接続部12Xの高さの差が、溶融前のはんだボール12が凹部5の底面5aに接触した状態におけるICチップ4の表面4aと段部20の支持面21との間の隙間(以下「チップ-段部間隙間」という。)よりも小さい場合、段部20の支持面21は、ICチップ4の表面4aとの間にわずかな隙間を有し、表面4aと対向した状態(略接触した状態)となる。
一方、はんだボール12とはんだ接続部12Xの高さの差が、チップ-段部間隙間よりも大きくなる場合、段部20の支持面21は、ICチップ4の表面4aに接触した状態となる。かかる状態においては、段部20の高さは、はんだ接続部12Xの高さに一致することとなる。ここで、段部20の高さは、凹部5の底面5aから支持面21までの上下方向の寸法、つまり段部20の側面22の上下方向の寸法B1である(図4参照)。このように、半導体装置1において、ICチップ4と段部20とは互いに接触していてもよく、また、両者の間に隙間があってもよい。
以上のように、キャビティ基板3は、凹部5内の段部20の高さB1がはんだ接続部12Xの高さと一致または略一致するように設計されている。つまり、段部20の高さB1を、はんだ接続部12Xの高さに合わせることで、キャビティ基板3に対する実装状態のICチップ4の裏面4bと、キャビティ基板3の主基板2への搭載面となる裏面3bとの高さを一致させることができる。段部20の高さB1は、はんだ接続部12Xの高さに対して、マイナス30~0μmの範囲内の値であることが好ましい。
ここで、段部20の高さB1がはんだ接続部12Xの高さに対してマイナスの値の場合、ICチップ4の表面4aと段部20の支持面21との間に隙間が存在することになる。また、段部20の高さB1とはんだ接続部12Xの高さが一致する場合、つまり上記の数値がマイナス0μmの場合、凹部5の底面5aからはんだ接続部12Xの高さの位置においてICチップ4の表面4aが段部20の支持面21に接触することになる。
すなわち、上記のマイナス30~0μmの数値範囲は、ICチップ4のキャビティ基板3に対する実装状態におけるチップ-段部間隙間が30μmよりも小さいことに相当する。上記の数値範囲を規定するマイナス30μmの値は、ICチップ4を主基板2に実装するためのはんだ層部16となるはんだペースト16X(図6C参照)の層厚が30μm程度であることに基づく。なお、段部20の高さB1がはんだ接続部12Xの高さよりも大きいこと(上記の数値がプラスの値であること)は、キャビティ基板3の底面5aに対するはんだ接続部12Xの良好な接続状態を得る観点から好ましくない。
本実施形態では、段部20は、凹部5がなす矩形状における対向する2辺に沿うように形成されている。図3に示すように、キャビティ基板3は、段部20として、キャビティ基板3の裏面3b視において矩形状をなす凹部5の4つの側面5bのうち、1つの(図3における左側の)側面5b1に沿うように形成された第1直線状段部20Aと、側面5b1に対向する他の1つの(図3における右側の)側面5b2に沿うように形成された第2直線状段部20Bとを有する。
第1直線状段部20Aおよび第2直線状段部20Bは、いずれも凹部5の側面5bの延伸方向の全体にわたって形成されている。したがって、これらの段部20の支持面21および側面22それぞれの長手方向の両側は、いずれも段部20が形成されていない側の側面5b(5b3)に繋がっている。第1直線状段部20Aおよび第2直線状段部20Bは、側面22同士を互いに対向させている。
第1直線状段部20Aおよび第2直線状段部20Bは、それぞれの支持面21のうち、2つの段部20の対向方向(図3における左右方向)の内側の縁部を、ICチップ4の表面4aにおける複数のはんだボール12の形成部位の外側の領域となる表面4aの縁部に対して対向または接触させている。
また、図1に示すように、半導体装置1は、凹部5内に、熱伝導部としての熱伝導性樹脂部25を備える。すなわち、半導体装置1においては、凹部5内に、キャビティ基板3とICチップ4との間の隙間を埋めるように、熱伝導性を有する樹脂材料により形成された熱伝導性樹脂部25が設けられている。
熱伝導性樹脂部25は、ICチップ4が実装された状態の凹部5内に樹脂材料を充填させて硬化させることにより形成される。熱伝導性樹脂部25を形成する樹脂材料としては、例えば、エポキシ樹脂、ポリイミド樹脂等の熱硬化性樹脂、ポリアミドイミド、ポリプロピレン、液晶ポリマー等の熱可塑性樹脂、ゴム、その他の熱伝導率が比較的高い公知の樹脂材料が単独であるいは複数組み合わせて用いられる。
また、熱伝導性樹脂部25を形成する樹脂材料には、熱伝導率の高い熱伝導性フィラーを含有させることで、熱伝導性樹脂部25を形成する材料の熱伝導率を高めることができる。フィラーとしては、例えば、ケイ素酸化物を主成分としたもの等、公知の材料のものが用いられる。なお、熱伝導性樹脂部25は、絶縁性を有する。
熱伝導性樹脂部25は、その上部をなす上部形成部25aと、下部をなす側部形成部25bとを含む。熱伝導性樹脂部25のうち、上部形成部25aは、ICチップ4の表面4aより上側の部分であり、側部形成部25bは、上部形成部25aの下側の部分である。上部形成部25aと側部形成部25bは、互いにつながっている。
上部形成部25aは、ICチップ4の表面4aと凹部5の底面5aとの間において、複数のはんだ接続部12X間の隙間や左右の段部20とはんだ接続部12Xとの間の隙間等を埋める部分である。側部形成部25bは、ICチップ4の外側面4cと凹部5の側面5bとの間を埋める部分である。熱伝導性樹脂部25は、凹部5から裏面3b側へと出ないように、側部形成部25bの下側の面である下面25cを、キャビティ基板3の裏面3bが沿う仮想平面O1よりも上側に位置させるように形成される。
また、半導体装置1は、キャビティ基板3の表面3aに実装された能動部品として、WL-CSP(ウェーハレベルチップサイズ(またはスケール)パッケージ)構造を採用した固体撮像装置30を備えている。WL-CSPは、ウェーハ状態でパッケージを作り込む加工が施された後に、チップの大きさで個片化されて製造されるパッケージ構造である。
固体撮像装置30は、固体撮像素子であるイメージセンサ31と、透明部材であるガラス32と、イメージセンサ31上にガラス32を支持する支持部33とを備える。イメージセンサ31とガラス32との間には空隙状のキャビティ34が形成されている。
イメージセンサ31は、半導体であるシリコン等によって形成された矩形板状のチップであり、ガラス32側の面を、複数の受光素子が形成された受光面としている。イメージセンサ31は、例えば、CMOS(Complementary Metal Oxide Semiconductor)型のイメージセンサやCCD(Charge Coupled Device)型のイメージセンサである。
ガラス32は、平面視でイメージセンサ31と略同じ外形寸法を有する矩形板状の部材である。ガラス32は、その表面側から入射する光を透過させ、キャビティ34を介してイメージセンサ31の受光面に入射させる。ガラス32は、例えば、プラスチック板やシリコン板等であってもよい。
支持部33は、イメージセンサ31の外縁に沿って矩形枠状をなすように形成されており、キャビティ34の周囲を封止する封止部として機能する。支持部33の材料は、例えば、アクリル系樹脂であるUV(紫外線)硬化性樹脂等の感光性接着剤や、エポキシ系樹脂等の熱硬化性樹脂、あるいはこれらの混合剤である。ただし、支持部33は、例えばガラス等のセラミックスや金属やシリコン等の無機材料からなる部分であってもよい。また、固体撮像装置30としては、イメージセンサ31とガラス32との間に透光性の樹脂を充填したキャビティレスの構造のものであってもよい。
イメージセンサ31の裏面側には、外部接続用の電極部として、複数のはんだ接続部35が形成されている。各はんだ接続部35は、はんだボールにより形成された部分であり、イメージセンサ31の裏面に形成された外部接続用の端子電極に対して設けられている。複数のはんだ接続部35は、イメージセンサ31の矩形状に外形に沿うように2次元的に格子点状の配置で形成されている。はんだ接続部35は、キャビティ基板3に対する固体撮像装置30の電気的な接続を行うための端子となる。
一方、キャビティ基板3の表面3a側には、外部装置接続用の複数の端子電極(図示略)が形成されている。各電極は、キャビティ基板3に実装される固体撮像装置30のはんだボール(はんだ接続部35)の接続を受ける。これにより、固体撮像装置30がキャビティ基板3に対して電気的に接続される。固体撮像装置30は、半導体装置1において動作することでイメージセンサ31を発熱源とした発熱体となる。
<2.第1実施形態に係る半導体装置の製造方法>
本技術の第1実施形態に係る半導体装置1の製造方法について、図6および図7を参照して説明する。
本技術の第1実施形態に係る半導体装置1の製造方法について、図6および図7を参照して説明する。
半導体装置1の製造方法においては、ICチップ4を準備する工程が行われる。まず、図6Aに示すように、表面11aに複数のはんだボール12が形成されたチップ本体11が準備される。このチップ本体11の裏面11bに対して、スパッタ膜14を形成する工程が行われる。スパッタ膜14は、例えば、チタン(Ti)、タングステン(W)、銅(Cu)、プラチナ(Pt)、Au(金)等の金属材料、あるいはこれらの金属材料を組み合わせた材料を用いたスパッタリングにより形成される。
次に、図6Bに示すように、スパッタ膜14上にメッキ膜15を形成する工程が行われる。メッキ膜15は、例えばニッケル(Ni)、金(Au)等の金属材料を用いたメッキにより形成される。
次に、図6Cに示すように、メッキ膜15上に、転写(印刷)等の方法でフラックス入りのはんだペースト16Xが塗布される。はんだペースト16Xは、ICチップ4を主基板2に実装するために用いられる。
また、半導体装置1の製造方法においては、凹部5および凹部5内に形成された段部20を有するキャビティ基板3を準備する工程が行われる。例えば、キャビティ基板3が、セラミック材料等により形成されたシート状の部材を積層した多層構造のセラミック基板である場合、次のような製法を用いることができる。
積層される各シート状の部材に、凹部5または段部20を形成する部分として貫通状の開口部を形成した後、シート状の部材を積層することで、凹部5および段部20を有するキャビティ基板3が形成される。また、他の方法としては、シート状の部材を積層した状態において、凹部5または段部20となる部分をドリル等の加工装置により形成することで、凹部5および段部20を有するキャビティ基板3が得られる。
多層構造のセラミック基板としては、例えば、LTCC(Low Temperature Co-fired Ceramics)基板と言われる低温焼成積層セラミックス基板がある。なお、キャビティ基板3が樹脂製のシート状部材を積層した多層構造の樹脂基板である場合、多層構造のセラミック基板の場合と同様の製法を用いることで、凹部5および段部20を有するキャビティ基板3を得ることができる。
キャビティ基板3に対しては、凹部5の周囲の裏面3bに、転写(印刷)等の方法でフラックス入りのはんだペースト6Xが塗布される(図6D参照)。はんだペースト6Xは、キャビティ基板3を主基板2に実装するために用いられる。
次に、図6Dに示すように、キャビティ基板3にICチップ4が実装される。ここでは、キャビティ基板3が凹部5の開口側である裏面3bを上側とした状態で、チップマウンタ等によって凹部5内の所定の位置にICチップ4がセットされ、所定の温度でリフローが行われる。これにより、はんだボール12が一旦溶融して固化してはんだ接続部12Xとなり、ICチップ4がキャビティ基板3に電気的に接続されて固定された状態となる。
続いて、図7Aに示すように、ICチップ4が実装されたキャビティ基板3の凹部5内に、熱伝導性樹脂部25を形成する工程が行われる。ここでは、熱伝導性樹脂部25となる樹脂材料25Xが、例えば、ディスペンサのノズルから吐出され、凹部5におけるICチップ4の周囲の隙間から、凹部5内におけるキャビティ基板3とICチップ4との間の隙間を埋めるように塗布されて充填される。
凹部5内に充填された樹脂材料25Xは、所定のタイミングで硬化させられ、熱伝導性樹脂部25となる。樹脂材料25Xが熱硬化性の樹脂の場合、凹部5内に樹脂材料25Xを充填する工程の後に、樹脂材料25Xを所定の温度で加熱して硬化させる工程が行われる。これにより、図7Aに示すように、キャビティ基板3の凹部5内にICチップ4を実装して熱伝導性樹脂部25を形成した第1のパッケージ構造体41が得られる。
次に、図7Bに示すように、第1のパッケージ構造体41に対して、能動部品の一例である固体撮像装置30が実装される。ここでは、第1のパッケージ構造体41が、キャビティ基板3の表面3a側を上側とした状態で、チップマウンタ等によって表面3a上の所定の位置に固体撮像装置30がセットされ、所定の温度でリフローが行われる。
リフロー処理により、イメージセンサ31の裏面側に形成されたはんだボールが一旦溶融して固化してはんだ接続部35となり、固体撮像装置30がキャビティ基板3に電気的に接続されて固定された状態となる。これにより、図7Bに示すように、第1のパッケージ構造体41に固体撮像装置30を実装した第2のパッケージ構造体42が得られる。
なお、固体撮像装置30は、例えば、次のような製法によって得られる。まず、イメージセンサ31を形成するための各種工程を経たシリコンウェーハに対し、支持部33となる部分を介して、ガラス32となるガラス板を貼り付けることで、ウェーハ状態のCSPが製造される。このウェーハ状態のCSPをダイシングによって個片化することにより、複数の固体撮像装置30が得られる。
そして、図7Cに示すように、第2のパッケージ構造体42が、主基板2に実装される。ここでは、チップマウンタ等によって第2のパッケージ構造体42が主基板2の表面2a上の所定の位置にセットされ、所定の温度でリフローが行われる。これにより、キャビティ基板3およびICチップ4のそれぞれに対して設けられたはんだペースト6X,16Xが一旦溶融して固化してはんだ層部6,16となり、キャビティ基板3およびICチップ4がそれぞれ主基板2に固定された状態となる。以上のようにして、半導体装置1が得られる。
以上のような本実施形態に係る半導体装置1によれば、主基板2に実装されるキャビティ基板3の凹部5内にICチップ4を設けた構成において、簡単で安価な構成により良好な放熱性を得ることができる。
すなわち、半導体装置1においては、キャビティ基板3に実装されたICチップ4の裏面4bと、キャビティ基板3の裏面3bとが実質的に共通の平面上に位置するため、主基板2に対して、キャビティ基板3とともにICチップ4を確実に実装することができる。これにより、放熱板等の放熱部材を要することなく、ICチップ4で生じる熱を主基板2側へと伝導させることができる。したがって、放熱部材を新たに追加する必要がないことから、コストアップにつながる部品点数の増加や製造工程の工程数の増加を招くことなく、安価に簡単な構成によってICチップ4からの発熱を効率よく放熱させることができる。
また、ICチップ4の表面4aにメッキ膜15等の金属膜を形成するだけでは、主基板2に対する接触面となる金属膜の表面の凹凸の影響により、主基板2に対して十分な密着性が得られない場合が予想される。この点、本実施形態の半導体装置1において、ICチップ4は、主基板2に対してはんだによって金属接合されている。このため、ICチップ4を主基板2にしっかりと固定することができ、主基板2に対するICチップ4の密着性を向上させることができるので、ICチップ4から主基板2に対する良好な放熱性を得ることができる。このように、本実施形態の半導体装置1によれば、パッケージ構造として、小型かつ安価で高放熱な実装構造を得ることができる。
また、半導体装置1においては、ICチップ4が凹部5内においてキャビティ基板3に対して電気的に接続された状態で実装されている。このような構成によれば、主基板2内において、例えばICチップ4に接続される配線やICチップ4とキャビティ基板3を相互に接続する配線等を省略することができ、配線長を短くすることができる。これにより、装置の電気特性を向上させることが可能となる。
また、半導体装置1は、キャビティ基板3の凹部5内に、ICチップ4の凹部5内への沈み込みを規制する段部20が設けられている。このような構成によれば、凹部5の深さ方向について、ICチップ4の裏面4bがキャビティ基板3の裏面3bと同一平面上に位置するように、ICチップ4を位置決めすることができる。つまり、凹部5に対するICチップ4の最大の沈み込み量を一定とすることができる。これにより、キャビティ基板3およびICチップ4の主基板2に対する実装面を確実に共通の平面上に位置させることができるので、主基板2に対する良好な実装性を得ることができ、ICチップ4からの良好な放熱性を得ることができる。
また、半導体装置1において、段部20は、支持面21および側面22を有する。このような構成によれば、段部20に対してICチップ4を面で支持することができる。これにより、ICチップ4をしっかりと支持することができるので、確実に位置決めすることができ、また、ICチップ4からキャビティ基板3への放熱性を向上させることができる。
また、半導体装置1は、段部20として、矩形状の凹部5における対向する2辺に沿って形成された第1直線状段部20Aおよび第2直線状段部20Bを有する。このような構成によれば、ICチップ4を両端縁部において支持することができるので、ICチップ4が傾くことを抑制することができ、キャビティ基板3に対するICチップ4の実装について良好な実装状態を得ることができる。
また、半導体装置1において、凹部5内に熱伝導性樹脂部25が形成されている。このような構成によれば、熱伝導性樹脂部25によってICチップ4からキャビティ基板3に対する放熱経路を形成することができるので、ICチップ4からの発熱を効果的に主基板2へと放熱させることができる。具体的には、熱伝導性樹脂部25の上部形成部25aによって、ICチップ4の接続端子面である表面4a側からキャビティ基板3に対する放熱経路が形成され、側部形成部25bによって、ICチップ4の外側面4cからキャビティ基板3に対する放熱経路が形成される。これにより、ICチップ4からの発熱を効率的にキャビティ基板3に伝達させることができ、ICチップ4の熱をキャビティ基板3を介して主基板2へと効果的に放熱させることができる。
また、熱伝導性樹脂部25を設けた構成によれば、キャビティ基板3に対するICチップ4の接続部が熱伝導性樹脂部25によって被覆された状態となるため、ICチップ4のはんだ接続等による接続信頼性を向上することができる。
また、半導体装置1において、ICチップ4の裏面4b側には、金属膜としてスパッタ膜14およびメッキ膜15が形成されている。このような構成によれば、ICチップ4の発熱に対して、スパッタ膜14やメッキ膜15が放熱部として機能させることができる。これにより、チップ本体11と主基板2との間の層部分における熱伝導性を向上させることができ、ICチップ4の放熱性を向上させることができる。
すなわち、半導体装置1においては、キャビティ基板3が主基板2に実装されると同時に、ICチップ4が主基板2にはんだ接合されることになる。つまり、本実施形態では、主基板2に対するキャビティ基板3の実装と同時に、ICチップ4のメッキ膜15がはんだ層部16によって主基板2にはんだ接合されることになる。これにより、ICチップ4が発する熱をメッキ膜15を介して直接的に主基板2へと放熱させることができ、良好な放熱性を得ることができる。
なお、ICチップ4の裏面4b側に形成する金属膜は、スパッタ膜14およびメッキ膜15のいずれか一方であってもよく、また、3層以上の膜が形成されてもよい。また、金属膜の形成方法についてもメッキやスパッタリングに限らず、印刷その他の膜形成方法が用いられてもよい。また、金属膜に限らず、例えばエラストマーやシリコン等のTIM(Thermal Interface Material)を材料としたシート状の部材をICチップ4の裏面4b側に貼り付けた構成等であってもよい。
また、半導体装置1は、キャビティ基板3の表面3a側に実装された固体撮像装置30を備える。このような構成によれば、動作することで発熱体となる固体撮像装置30の熱を、キャビティ基板3を介して主基板2へと放熱させることができ、半導体装置1の放熱性を向上させることができる。
すなわち、半導体装置1において、例えば、ICチップ4が主基板2に接触していない構成を想定すると、ICチップ4および固体撮像装置30のそれぞれから発生する熱の主基板2への放熱経路がキャビティ基板3だけとなるため、キャビティ基板3においてICチップ4および固体撮像装置30からの放熱が阻害し合い、キャビティ基板3に熱が滞留しやすくなる。キャビティ基板3に熱が滞留すると、動作不良を生じさせたり所望の特性が得られなくなったりする。
そこで、本実施形態の半導体装置1によれば、ICチップ4から主基板2への直接的な放熱が行われることから、ICチップ4の熱を効率的に主基板2へと逃がすことができる。これにより、キャビティ基板3において固体撮像装置30からの放熱がICチップ4からの放熱等によって阻害されることなく、ICチップ4および固体撮像装置30のそれぞれから効率よく主基板2への放熱を行うことができる。
<3.第1実施形態に係る半導体装置の変形例>
本実施形態に係る半導体装置1の変形例について説明する。以下に説明する変形例1~5は、キャビティ基板3についての変形例である。変形例6,7は、キャビティ基板3の表面3a側に実装する能動部品についての変形例である。
本実施形態に係る半導体装置1の変形例について説明する。以下に説明する変形例1~5は、キャビティ基板3についての変形例である。変形例6,7は、キャビティ基板3の表面3a側に実装する能動部品についての変形例である。
(変形例1)
図8Aおよび図8Bに示すように、変形例1では、キャビティ基板3は、段部20として、凹部5がなす矩形状における4辺に沿うように形成された枠状段部20Cを有する。すなわち、枠状段部20Cは、キャビティ基板3の裏面3b視において矩形状をなす凹部5の4つの側面5bのそれぞれに沿うように形成された4つの直線状段部20aを有し、凹部5の形状に沿って枠状に形成されている。
図8Aおよび図8Bに示すように、変形例1では、キャビティ基板3は、段部20として、凹部5がなす矩形状における4辺に沿うように形成された枠状段部20Cを有する。すなわち、枠状段部20Cは、キャビティ基板3の裏面3b視において矩形状をなす凹部5の4つの側面5bのそれぞれに沿うように形成された4つの直線状段部20aを有し、凹部5の形状に沿って枠状に形成されている。
枠状段部20Cの支持面21は、凹部5の矩形状に沿って連続した枠形状を有する。また、枠状段部20Cの側面22は、隣り合う直線状段部20a間において直角状をなしている。
図9に示すように、枠状段部20Cは、支持面21のうち、4つの直線状段部20aそれぞれの内側の縁部を、ICチップ4の表面4aにおける複数のはんだボール12の形成部位の外側の領域となる表面4aの縁部に対して対向または接触させている。
変形例1の構成によれば、ICチップ4が段部20に接触する場合、ICチップ4が全周にわたって段部20により支持されることになるので、ICチップ4を安定的に支持することができる。また、凹部5の対向する2辺に沿う段部20を有する構成と比べて、段部20に対するICチップ4の接触面積が大きくなるため、ICチップ4からキャビティ基板3への放熱性を向上することができる。なお、凹部5の矩形状の辺部に沿うように形成される段部20としては、少なくとも対向する2辺に沿うように形成されていればよく、段部20は、例えば、凹部5がなす矩形状における3辺に沿うように形成されてもよい。
(変形例2)
図10Aおよび図10Bに示すように、変形例2では、キャビティ基板3は、段部20として、凹部5がなす矩形状における対角に位置する2つの角部に形成されたコーナー段部20Dを有する。
図10Aおよび図10Bに示すように、変形例2では、キャビティ基板3は、段部20として、凹部5がなす矩形状における対角に位置する2つの角部に形成されたコーナー段部20Dを有する。
コーナー段部20Dの支持面21は、矩形状を有する。また、コーナー段部20Dは、直角状をなす2つの側面22を有する。
図11に示すように、2つのコーナー段部20Dは、それぞれ支持面21のうち、内側の角部を、ICチップ4の表面4aにおける複数のはんだボール12の形成部位の外側の領域となる表面4aの縁部に対して対向または接触させている。
変形例2のような構成によっても、ICチップ4が段部20に接触する場合、ICチップ4を支持することができ、上下方向についてICチップ4を位置決めすることができる。
(変形例3)
図12Aおよび図12Bに示すように、変形例3では、キャビティ基板3は、段部20として、凹部5がなす矩形状における4つの角部に形成されたコーナー段部20Dを有する。つまり、変形例3では、凹部5の四隅にコーナー段部20Dが設けられている。
図12Aおよび図12Bに示すように、変形例3では、キャビティ基板3は、段部20として、凹部5がなす矩形状における4つの角部に形成されたコーナー段部20Dを有する。つまり、変形例3では、凹部5の四隅にコーナー段部20Dが設けられている。
図13に示すように、4つのコーナー段部20Dは、それぞれ支持面21のうち、内側の角部を、ICチップ4の表面4aにおける複数のはんだボール12の形成部位の外側の領域となる表面4aの縁部に対して対向または接触させている。
変形例3の構成によれば、ICチップ4が段部20に接触する場合、矩形状のICチップ4が四隅において段部20により支持されることになるので、ICチップ4を安定的に支持することができる。また、凹部5の対向する2つの角部にコーナー段部20Dを有する構成と比べて、段部20に対するICチップ4の接触面積が大きくなるため、ICチップ4からキャビティ基板3への放熱性を向上することができる。なお、凹部5の矩形状の角部に形成されるコーナー段部20Dとしては、少なくとも対向する2つの角部に形成されていればよく、コーナー段部20Dは、例えば、凹部5がなす矩形状における3つの角部に形成されてもよい。
(変形例4)
図14Aおよび図14Bに示すように、変形例4では、キャビティ基板3は、段部20として、凹部5がなす矩形状における対向する2辺に沿うように各辺の中間部に形成された直線状段部20Eを有する。直線状段部20Eは、その長手方向(図14Aにおける上下方向)の両端に側端面24を有する。側端面24は、直線状段部20Eが形成された側面5bの隣の側面5bに対向した面となる。
図14Aおよび図14Bに示すように、変形例4では、キャビティ基板3は、段部20として、凹部5がなす矩形状における対向する2辺に沿うように各辺の中間部に形成された直線状段部20Eを有する。直線状段部20Eは、その長手方向(図14Aにおける上下方向)の両端に側端面24を有する。側端面24は、直線状段部20Eが形成された側面5bの隣の側面5bに対向した面となる。
図15に示すように、2つの直線状段部20Eは、それぞれ支持面21のうち、内側の縁部を、ICチップ4の表面4aにおける複数のはんだボール12の形成部位の外側の領域となる表面4aの縁部に対して対向または接触させている。
変形例4のような構成によっても、ICチップ4が段部20に接触する場合、ICチップ4を支持することができ、上下方向についてICチップ4を位置決めすることができる。なお、凹部5の矩形状の辺部に沿って形成される直線状段部20Eとしては、少なくとも対向する2つの辺部に沿って形成されていればよく、直線状段部20Eは、例えば、凹部5がなす矩形状における3辺または4辺に沿うように形成されてもよい。
(変形例5)
図16A、図16Bおよび図17に示すように、変形例5では、キャビティ基板3において段部20が形成されていない。つまり、変形例5の半導体装置1Aは、凹部5内に段部20を備えていない。変形例5の構成においては、凹部5の開口形状が底面5aの形状と一致し、凹部5の底部の全体が底面5aとなる。半導体装置1Aにおいて、ICチップ4の裏面4bと、キャビティ基板3の裏面3bとは、共通の水平状の仮想平面O1上に位置している。
図16A、図16Bおよび図17に示すように、変形例5では、キャビティ基板3において段部20が形成されていない。つまり、変形例5の半導体装置1Aは、凹部5内に段部20を備えていない。変形例5の構成においては、凹部5の開口形状が底面5aの形状と一致し、凹部5の底部の全体が底面5aとなる。半導体装置1Aにおいて、ICチップ4の裏面4bと、キャビティ基板3の裏面3bとは、共通の水平状の仮想平面O1上に位置している。
変形例5の構成によれば、段部20が存在しない分、熱伝導性樹脂部25の体積が増えるため、熱伝導性樹脂部25によるICチップ4からキャビティ基板3に対する放熱経路を拡張することができるので、ICチップ4からの発熱を、キャビティ基板3を介して効果的に主基板2へと放熱させることができる。
(変形例6)
図18に示すように、変形例6の半導体装置1Bは、キャビティ基板3の表面3aに実装された能動部品として、イメージセンサ装置50を備えている。イメージセンサ装置50は、固体撮像素子であるイメージセンサ51と、透明部材であるガラス52と、イメージセンサ51の実装を受ける有機基板等の基板53と、基板53上にガラス52を支持する矩形枠状の樹脂製のフレーム54とを備える。
図18に示すように、変形例6の半導体装置1Bは、キャビティ基板3の表面3aに実装された能動部品として、イメージセンサ装置50を備えている。イメージセンサ装置50は、固体撮像素子であるイメージセンサ51と、透明部材であるガラス52と、イメージセンサ51の実装を受ける有機基板等の基板53と、基板53上にガラス52を支持する矩形枠状の樹脂製のフレーム54とを備える。
イメージセンサ装置50は、基板53上においてフレーム54の内側にイメージセンサ51を位置させるとともに、基板53上にフレーム54を介してガラス52をマウントし、基板53とガラス52との間にキャビティ55を有するパッケージ構造を備えている。イメージセンサ51は、基板53に対してダイボンド材により形成された接着層56によってダイボンドされている。イメージセンサ51と基板53とは、複数のボンディングワイヤ57により互いに電気的に接続されている。
イメージセンサ装置50は、キャビティ基板3の表面3a側に基板53を電気的に接続させることによってキャビティ基板3に実装されている。基板53は、例えばはんだ接合等によってキャビティ基板3に接合される。イメージセンサ装置50は、半導体装置1Bにおいて動作することでイメージセンサ51を発熱源とした発熱体となる。
変形例6の構成においては、キャビティ基板3においてイメージセンサ装置50からの放熱がICチップ4からの放熱等によって阻害されることなく、ICチップ4およびイメージセンサ装置50のそれぞれから効率よく主基板2への放熱を行うことができる。
(変形例7)
図19に示すように、変形例7の半導体装置1Cは、キャビティ基板3の表面3aに実装された能動部品として、VCSEL(Vertical Cavity Surface Emitting LASER:垂直共振器面発光レーザ)60を備えている。VCSEL60は、VCSELとしてのレーザ発光素子を有する光源61を備える。
図19に示すように、変形例7の半導体装置1Cは、キャビティ基板3の表面3aに実装された能動部品として、VCSEL(Vertical Cavity Surface Emitting LASER:垂直共振器面発光レーザ)60を備えている。VCSEL60は、VCSELとしてのレーザ発光素子を有する光源61を備える。
光源61は、レーザ光を出射する所定の出射面を有する。光源61は、ダイボンディング等による接合層62によってキャビティ基板3の表面3a側に実装されている。光源61とキャビティ基板3とは、ボンディングワイヤ63により互いに電気的に接続されている。VCSEL60は、半導体装置1Cにおいて動作することで光源61を発熱源とした発熱体となる。
変形例7の構成においては、キャビティ基板3においてVCSEL60からの放熱がICチップ4からの放熱等によって阻害されることなく、ICチップ4およびVCSEL60のそれぞれから効率よく主基板2への放熱を行うことができる。
<4.第2実施形態に係る半導体装置の構成例>
本技術の第2実施形態に係る半導体装置の構成例について、図20から図22を参照して説明する。図20は、図21におけるH-H位置に対応した断面図である。本実施形態に係る半導体装置71は、第1実施形態との対比において、ICチップ4が有する外部接続用の接続端子の構成が異なる。なお、以下に説明する実施形態では、第1実施形態と共通の構成については同一の符号を付して適宜説明を省略する。
本技術の第2実施形態に係る半導体装置の構成例について、図20から図22を参照して説明する。図20は、図21におけるH-H位置に対応した断面図である。本実施形態に係る半導体装置71は、第1実施形態との対比において、ICチップ4が有する外部接続用の接続端子の構成が異なる。なお、以下に説明する実施形態では、第1実施形態と共通の構成については同一の符号を付して適宜説明を省略する。
図20から図22に示すように、半導体装置71において、ICチップ4は、キャビティ基板3に実装するための接続端子として、ピラーバンプ80を有する。ピラーバンプ80は、チップ本体11の表面11aにおいて、円柱状の突起部分として形成されている。
ピラーバンプ80は、銅または銅を含む合金により形成された金属層部である銅層部81と、銅層部81に対してピラーバンプ80の先端側に設けられはんだにより形成されたはんだ層部82とを含む。はんだ層部82は、例えば錫(Sn)を主成分として銀(Ag)を含むはんだ材料により形成されている。銅層部81とはんだ層部82の間には、ニッケル(Ni)や金(Au)等の金属材料により形成されたバリアメタル層部83が介在している。
ピラーバンプ80は、チップ本体11の表面11aに形成された外部接続用の端子電極に対して、ピラーバンプ80の基部をなす銅層部81を接続させた状態で設けられている。複数のピラーバンプ80は、例えば、チップ本体11の矩形状に外形に沿うように2次元的に格子点状の配置で形成されている(図21参照)。ピラーバンプ80は、キャビティ基板3に対するICチップ4の電気的な接続を行うための端子となる。
銅層部81は、銅(Cu)または銅合金によるめっき、スパッタリング、蒸着等により形成される。銅層部81の先端側の面に対して、バリアメタル層部83が、めっき、スパッタリング、蒸着等により形成される。その後、バリアメタル層部83の表面に対して、転写(印刷)等の方法でフラックス入りのはんだペーストを塗布することにより、はんだ層部82が形成される。
図22に示す例では、銅層部81とはんだ層部82は、互いに略同じ層厚(上下方向の寸法)を有する。ただし、ピラーバンプ80を形成する各層部の厚さの大小関係は特に限定されない。
本実施形態の半導体装置71の製造方法において、キャビティ基板3にICチップ4を実装する工程では、キャビティ基板3が凹部5の開口側である裏面3bを上側とした状態で、チップマウンタ等によって凹部5内の所定の位置にICチップ4がセットされ、所定の温度でリフローが行われる。これにより、ピラーバンプ80のはんだ層部82が一旦溶融して固化してはんだ接続部82Xとなり、ICチップ4がキャビティ基板3に電気的に接続されて固定された状態となる。
はんだ層部82がはんだ接続部82Xとなった状態のピラーバンプ80XのICチップ4の表面4aに対する高さは、はんだ層部82を有する実装前のピラーバンプ80の高さよりも小さくなる。ICチップ4内の回路は、ピラーバンプ80Xやキャビティ基板3内に形成された配線部等を介して、主基板2の配線部等に電気的に接続された状態となる。なお、ピラーバンプ80Xの高さは、例えば30μm程度である。
図20に示すように、半導体装置71において、ICチップ4の裏面4bと、キャビティ基板3の裏面3bとは、共通の水平状の仮想平面O1上に位置している。すなわち、半導体装置71において、キャビティ基板3の凹部5に実装された状態のICチップ4の取付け高さE1は、凹部5の深さA2(図4参照)と一致または略一致している。ICチップ4の取付け高さE1は、例えば0.1~1mmの範囲内の値である。
このような構成は、実装前のピラーバンプ80と実装後のピラーバンプ80Xの高さの差等が考慮され、キャビティ基板3に対するICチップ4の実装状態での取付け高さE1が、凹部5の深さA2に一致するように、凹部5の深さやICチップ4の実装部分についての調整をすること等によって得られる。具体的には、ICチップ4の実装部分の調整としては、例えば、ピラーバンプ80におけるはんだ層部82の厚さや材料等についての調整が行われる。
そして、実装前のピラーバンプ80と実装後のピラーバンプ80Xの高さの差、つまりはんだ層部82とはんだ接続部82Xの厚さの差が、溶融前のはんだ層部82が凹部5の底面5aに接触した状態におけるICチップ4の表面4aと段部20の支持面21との間の隙間(チップ-段部間隙間)よりも小さい場合、段部20の支持面21は、ICチップ4の表面4aとの間にわずかな隙間を有し、表面4aと対向した状態(略接触した状態)となる。
一方、はんだ層部82とはんだ接続部82Xの厚さの差が、チップ-段部間隙間よりも大きくなる場合、段部20の支持面21は、ICチップ4の表面4aに接触した状態となる。かかる状態においては、段部20の高さB1(図4参照)は、実装後のピラーバンプ80Xの高さに一致することとなる。
以上のように、キャビティ基板3は、凹部5内の段部20の高さB1が実装後のピラーバンプ80Xの高さと一致または略一致するように設計されている。つまり、段部20の高さB1を実装後のピラーバンプ80Xの高さに合わせることで、キャビティ基板3に対する実装状態のICチップ4の裏面4bと、キャビティ基板3の主基板2への搭載面となる裏面3bとの高さを一致させることができる。段部20の高さB1は、実装後のピラーバンプ80Xの高さに対してマイナス10μm~0μmの範囲であることが好ましい。
ここで、段部20の高さB1が実装後のピラーバンプ80Xの高さに対してマイナスの値の場合、チップ-段部間隙間が存在することになる。また、段部20の高さB1と実装後のピラーバンプ80Xの高さが一致する場合、つまり上記の数値がマイナス0μmの場合、凹部5の底面5aから実装後のピラーバンプ80Xの高さの位置においてICチップ4の表面4aが段部20の支持面21に接触することになる。
すなわち、上記のマイナス10~0μmの数値範囲は、ICチップ4のキャビティ基板3に対する実装状態におけるチップ-段部間隙間が10μmよりも小さいことに相当する。なお、段部20の高さB1が実装後のピラーバンプ80Xの高さよりも大きいこと(上記の数値がプラスの値であること)は、キャビティ基板3の底面5aに対するピラーバンプ80Xの良好な接続状態を得る観点から好ましくない。また、上記の数値範囲が第1実施形態の場合と比べて狭いことは、ピラーバンプ80がICチップ4の実装時に溶融しない銅層部81を含み、ICチップ4の実装時に溶融する部分となるはんだ層部82がはんだボール12と比べて小さいことに基づく。
本実施形態に係る半導体装置71によれば、第1実施形態の半導体装置1と同様に、主基板2に実装されるキャビティ基板3の凹部5内にICチップ4を設けた構成において、簡単で安価な構成により良好な放熱性を得ることができる。また、本実施形態では、ICチップ4がキャビティ基板3に対する接続端子として銅層部81を含むピラーバンプ80を有することから、ICチップ4の実装後におけるピラーバンプ80Xの寸法の調整を容易に行うことができる。
すなわち、銅層部81により、ピラーバンプ80においてICチップ4のリフロー実装時に溶融する部分がはんだボール12と比べて少なくなることから、実装によるつぶれ代が小さくなるため、実装後のピラーバンプ80Xの高さの変動を抑えることができる。これにより、ICチップ4の取付け高さのばらつきを抑えることができるので、凹部5の深さとの関係において、キャビティ基板3の表面3aが位置する仮想平面O1にICチップ4の裏面4bが一致する構成を容易に実現することができる。
<5.第3実施形態に係る半導体装置の構成例>
本技術の第3実施形態に係る半導体装置の構成例について、図23を参照して説明する。本実施形態に係る半導体装置91は、第1実施形態との対比において、キャビティ基板3の凹部5内の熱伝導性樹脂部25の構成が異なる。
本技術の第3実施形態に係る半導体装置の構成例について、図23を参照して説明する。本実施形態に係る半導体装置91は、第1実施形態との対比において、キャビティ基板3の凹部5内の熱伝導性樹脂部25の構成が異なる。
図23に示すように、半導体装置91において、熱伝導性樹脂部25は、熱伝導性樹脂部25の下側部分をなす第1の熱伝導部である高熱伝導率樹脂部101と、熱伝導性樹脂部25の上側部分をなす第2の熱伝導部である低熱伝導樹脂部102とを有する。すなわち、本実施形態に係る熱伝導性樹脂部25は、上下で熱伝導特性が互いに異なる2種類の樹脂により形成された樹脂部分として、高熱伝導率樹脂部101および低熱伝導樹脂部102を有する。
高熱伝導率樹脂部101は、熱伝導性を有する第1の樹脂材料により形成され熱伝導性樹脂部25の主基板2側(下側)の部分をなす部分である。低熱伝導樹脂部102は、第1の樹脂材料よりも熱伝導率が低い第2の樹脂材料により形成され熱伝導性樹脂部25の主基板2側と反対側(上側)の部分をなす部分である。
高熱伝導率樹脂部101は、熱伝導性樹脂部25の側部形成部25bとして設けられている。すなわち、高熱伝導率樹脂部101は、熱伝導性樹脂部25のうち、ICチップ4の外側面4cと凹部5の側面5bとの間を埋める部分として設けられている。低熱伝導樹脂部102は、熱伝導性樹脂部25の上部形成部25aとして設けられている。すなわち、低熱伝導樹脂部102は、熱伝導性樹脂部25のうち、ICチップ4の表面4aと凹部5の底面5aとの間において、複数のはんだ接続部12X間の隙間や左右の段部20とはんだ接続部12Xとの間の隙間等を埋める部分として設けられている。高熱伝導率樹脂部101および低熱伝導樹脂部102は、互いに接触した状態で設けられてもよく、互いに非接触状態で設けられてもよい。
高熱伝導率樹脂部101を形成する第1の樹脂材料としては、例えば、熱伝導率の値を2W/(m・k)以上とする比較的高熱伝導率の樹脂材料が用いられる。低熱伝導樹脂部102を形成する第2の樹脂材料としては、例えば、熱伝導率の値を1W/(m・k)未満とする比較的低熱伝導率の樹脂材料が用いられる。ただし、第1の樹脂材料および第2の樹脂材料の各材料の熱伝導率の値は特に限定されるものではない。なお、第1の樹脂材料および第2の樹脂材料は、いずれも絶縁性を有する。
第1の樹脂材料および第2の樹脂材料としては、例えば、エポキシ樹脂、ポリイミド樹脂等の熱硬化性樹脂、ポリアミドイミド、ポリプロピレン、液晶ポリマー等の熱可塑性樹脂、ゴム、その他の公知の樹脂材料が単独であるいは複数組み合わせて用いられる。第1の樹脂材料に関しては、例えば、ケイ素酸化物を主成分としたもの等、熱伝導率の高い熱伝導性フィラーを含有させることで、第2の樹脂材料に対して熱伝導率を高くすることができる。
<6.第3実施形態に係る半導体装置の製造方法>
本技術の第3実施形態に係る半導体装置91の製造方法について、図24を参照して説明する。本実施形態に係る半導体装置91の製造方法に関しては、熱伝導性樹脂部25を形成する工程において、先に低熱伝導樹脂部102が形成され、その後、高熱伝導率樹脂部101が形成されることになる。
本技術の第3実施形態に係る半導体装置91の製造方法について、図24を参照して説明する。本実施形態に係る半導体装置91の製造方法に関しては、熱伝導性樹脂部25を形成する工程において、先に低熱伝導樹脂部102が形成され、その後、高熱伝導率樹脂部101が形成されることになる。
まず、図24Aに示すように、ICチップ4が実装されたキャビティ基板3の凹部5内に、低熱伝導樹脂部102を形成する工程が行われる。ここでは、低熱伝導樹脂部102となる第2の樹脂材料102Xが、例えば、ディスペンサのノズルから吐出され、凹部5におけるICチップ4の周囲の隙間から、凹部5内におけるキャビティ基板3の底面5aとICチップ4の表面4aとの間の隙間を埋めるように塗布されて充填される。
凹部5内に充填された第2の樹脂材料102Xは、所定のタイミングで硬化させられ、低熱伝導樹脂部102となる。第2の樹脂材料102Xが熱硬化性の樹脂の場合、凹部5内に第2の樹脂材料102Xを充填する工程の後に、第2の樹脂材料102Xを所定の温度で加熱して硬化させる工程が行われる。これにより、図24Aに示すように、低熱伝導樹脂部102が形成される。
次に、図24Bに示すように、低熱伝導樹脂部102が形成された凹部5内に、高熱伝導率樹脂部101を形成する工程が行われる。ここでは、高熱伝導率樹脂部101となる第1の樹脂材料101Xが、例えば、ディスペンサのノズルから吐出され、凹部5内におけるICチップ4の周囲の隙間を埋めるように塗布されて充填される。
凹部5内に充填された第1の樹脂材料101Xは、所定のタイミングで硬化させられ、高熱伝導率樹脂部101となる。第1の樹脂材料101Xが熱硬化性の樹脂の場合、凹部5内に第1の樹脂材料101Xを充填する工程の後に、第1の樹脂材料101Xを所定の温度で加熱して硬化させる工程が行われる。これにより、図24Bに示すように、高熱伝導率樹脂部101が形成され、キャビティ基板3の凹部5内にICチップ4を実装して熱伝導性樹脂部25を形成した第1のパッケージ構造体41が得られる。他の工程は第1実施形態と共通である。
本実施形態に係る半導体装置91によれば、第1実施形態の半導体装置1と同様に、主基板2に実装されるキャビティ基板3の凹部5内にICチップ4を設けた構成において、簡単で安価な構成により良好な放熱性を得ることができる。また、本実施形態では、凹部5内に充填する樹脂部の部位によって熱伝導率に差をつけることにより、ICチップ4で生じる熱の放熱経路をコントロールすることが可能となり、効果的に放熱性を向上させることができる。
例えば、図23に示す本実施形態に係る半導体装置91のように、キャビティ基板3の表面3a側に発熱体となる固体撮像装置30を実装した構成においては、次のような作用が得られる。ICチップ4からキャビティ基板3への熱伝導に関し、熱伝導率が比較的低い低熱伝導樹脂部102が位置するICチップ4の表面4a側からのキャビティ基板3に対する熱伝導と比べて、熱伝導率が比較的高い高熱伝導率樹脂部101が位置するICチップ4の外側面4c側からのキャビティ基板3への熱伝導の方が優位となる。つまり、ICチップ4からキャビティ基板3への熱の放熱経路としては、低熱伝導樹脂部102を介した経路に比べて、高熱伝導率樹脂部101を介した経路が主な経路となる(図23、破線矢印F1参照)。
また、ICチップ4で生じる熱は、はんだ接合された主基板2に対しても層部16を介して比較的高い伝導率で放熱される(図23、破線矢印F2参照)。このように、ICチップ4からの放熱経路としては、高熱伝導率樹脂部101を介した外側面4c側からの放熱経路(F1)と、はんだ層部16を介した裏面4b側からの放熱経路(F2)とが主に作用することになる。
一方、固体撮像装置30で生じる熱は、キャビティ基板3からはんだ層部6を介して主基板2へと放熱される(図23、破線矢印F3参照)。
これらのことから、キャビティ基板3におけるICチップ4と固体撮像装置30とに挟まれた部位において、ICチップ4および固体撮像装置30それぞれからの放熱が干渉してキャビティ基板3に熱が滞留することを抑制することができる。これにより、ICチップ4および固体撮像装置30それぞれから生じる熱を主基板2へと効率よく放熱することができる。すなわち、熱伝導性樹脂部25のうち、ICチップ4に対して固体撮像装置30が位置する側である上側の部分を相対的に熱伝導率が低い低熱伝導樹脂部102とすることにより、ICチップ4から固体撮像装置30側への放熱を抑えることができるため、ICチップ4および固体撮像装置30それぞれからの放熱経路を傾向として分けることができ、効率の良い放熱を行うことができる。
<7.第3実施形態に係る半導体装置の変形例>
本実施形態に係る半導体装置91の変形例について説明する。この変形例では、図25に示すように、熱伝導性樹脂部25において、低熱伝導樹脂部102が省略されている。つまり、この変形例では、熱伝導性樹脂部25として、側部形成部25bに相当する高熱伝導率樹脂部101のみが形成されており、凹部5内におけるICチップ4の表面4aと凹部5の底面5aとの間には空洞103が存在している。
本実施形態に係る半導体装置91の変形例について説明する。この変形例では、図25に示すように、熱伝導性樹脂部25において、低熱伝導樹脂部102が省略されている。つまり、この変形例では、熱伝導性樹脂部25として、側部形成部25bに相当する高熱伝導率樹脂部101のみが形成されており、凹部5内におけるICチップ4の表面4aと凹部5の底面5aとの間には空洞103が存在している。
この変形例の構成は、例えば、キャビティ基板3として、図8Aおよび図8Bに示すように枠状段部20Cを有する構成を用いることで容易に実現することができる。すなわち、枠状段部20Cを有するキャビティ基板3にICチップ4を実装する際に(図6D参照)、ICチップ4の表面4aを全周にわたって枠状段部20Cの支持面21に密着させることで、表面4aと凹部5の底面5aとの間に密閉空間としての空洞103が形成される。その後、図24Bに示す高熱伝導率樹脂部101の形成工程と同様に、凹部5内におけるICチップ4の周囲の隙間を埋めるように樹脂材料を充填して硬化させることで、空洞103内に樹脂材料を浸入させることなく、ICチップ4の外側面4cと凹部5の側面5bとの間に熱伝導性樹脂部25を形成することができる。
このような変形例の構成によれば、凹部5内におけるICチップ4の上側の空洞103を断熱部として作用させることができ、ICチップ4から固体撮像装置30側への放熱を抑えることができる。これにより、ICチップ4および固体撮像装置30それぞれから生じる熱がキャビティ基板3において干渉することを抑制することができ、効率の良い放熱を行うことができる。
<8.電子機器の構成例>
上述した実施形態に係る半導体装置の電子機器への適用例について、図26を用いて説明する。なお、ここでは、能動部品として固体撮像装置30を備えた半導体装置1,71,91を撮像装置210とし、半導体装置1,71,91の適用例について説明する。
上述した実施形態に係る半導体装置の電子機器への適用例について、図26を用いて説明する。なお、ここでは、能動部品として固体撮像装置30を備えた半導体装置1,71,91を撮像装置210とし、半導体装置1,71,91の適用例について説明する。
撮像装置210は、デジタルスチルカメラやビデオカメラ等のカメラ装置や、撮像機能を有する携帯端末装置や、画像読取部に撮像素子を用いる複写機など、画像取込部(光電変換部)に撮像素子を用いる電子機器全般に対して適用可能である。撮像素子は、ワンチップとして形成された形態のものであってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態のものであってもよい。
図26に示すように、電子機器としてのカメラ装置200は、光学部202と、撮像装置210と、カメラ信号処理回路であるDSP(Digital Signal Processor)回路203と、フレームメモリ204と、表示部205と、記録部206と、操作部207と、電源部208とを備える。DSP回路203、フレームメモリ204、表示部205、記録部206、操作部207および電源部208は、バスライン等の接続線209を介して適宜接続されている。
光学部202は、複数のレンズを含み、被写体からの入射光(像光)を取り込んで撮像装置210の撮像面上に結像する。撮像装置210は、光学部202によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
表示部205は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、撮像装置210で撮像された動画または静止画を表示する。記録部206は、撮像装置210で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
操作部207は、ユーザによる操作の下に、カメラ装置200が持つ様々な機能について操作指令を発する。電源部208は、DSP回路203、フレームメモリ204、表示部205、記録部206および操作部207の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
以上のようなカメラ装置200によれば、撮像装置210に関し、主基板2に実装されるキャビティ基板3の凹部5内にICチップ4を設けた構成において、簡単で安価な構成により良好な放熱性を得ることができる。これにより、カメラ装置200において良好な動作状態を保持することができ所望の特性を得ることができる。
上述した実施形態の説明は本技術の一例であり、本技術は上述の実施形態に限定されることはない。このため、上述した実施形態以外であっても、本開示に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。また、本開示に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。また、上述した各実施形態の構成および変形例の構成は適宜組み合せることができる。
本技術は、部品実装モジュール製品の放熱対策として広範囲で使用可能である。
上述した実施形態では、ICチップ4が有する接続端子は、はんだボール12またはピラーバンプ80であるが、これらに限定されず、例えば金バンプやメッキバンプ等の他の接続端子であってもよい。
また、上述した実施形態では、主基板2に対するICチップ4の金属接合として、はんだ材料を用いたはんだ接合が用いられているが、主基板2に対するICチップ4の接合は、他の金属材料を用いた金属接合であってもよい。
また、上述した実施形態において、キャビティ基板3の凹部5内に設けられる熱伝導性樹脂部25は、上部形成部25aおよび側部形成部25bを有するものであるが、熱伝導性樹脂部25の形成領域は特に限定されるものではない。熱伝導性樹脂部25は、凹部5内においてICチップ4およびキャビティ基板3の両方に接触するように形成されればよい。したがって、熱伝導性樹脂部25は、凹部5を全体的に充填する必要はなく、例えば、上部形成部25aおよび側部形成部25bのいずれか一方のみを有する構成等のように、凹部5内において部分的に形成されてもよい。
また、上述した実施形態において、凹部5内の段部20は、キャビティ基板3の一部として形成されているが、キャビティ基板3に対して別部品を取り付けることによって段部20を設けてもよい。ただし、製造の容易さや部品点数削減等の観点からは、段部20はキャビティ基板3の一部として設けられることが好ましい。
また、本技術に係る半導体装置が備える半導体素子としては、上述した実施形態におけるICチップ4に限らず、例えば受光素子等の光学素子等の他の半導体チップであってもよい。また、本技術に係る半導体装置が備える能動部品としては、上述した実施形態における固体撮像装置30、イメージセンサ装置50およびVCSEL60に限らず、例えばメモリその他のLSI(Large Scale Integration)等、半導体装置において発熱体となる他の部品・装置であってもよい。
なお、本技術は、以下のような構成を取ることができる。
(1)
主基板と、
前記主基板側の板面である裏面に臨んで形成された凹部を有し、前記主基板に実装されたキャビティ基板と、
前記凹部内に位置し、前記キャビティ基板に実装され、前記主基板側の面である一方の面を前記キャビティ基板の前記裏面と同一または略同一の平面上に位置させ、前記主基板に金属接合された半導体素子と、を備えた
半導体装置。
(2)
前記キャビティ基板は、前記凹部に、前記半導体素子の前記一方の面と反対側の面である他方の面に接触することで、前記半導体素子の前記凹部内への沈み込みを規制する段部を有する
前記(1)に記載の半導体装置。
(3)
前記凹部は、前記キャビティ基板の前記裏面と平行状の底面と、前記底面の周囲に形成された複数の側面と、を含み、
前記段部は、前記底面と平行状であり、前記半導体素子の前記他方の面に対向または接触する第1の面と、前記第1の面と前記底面との段差をなす第2の面と、を含む
前記(2)に記載の半導体装置。
(4)
前記凹部は、前記底面および四方の前記側面を含んで矩形状に形成されており、
前記段部は、前記凹部がなす矩形状における少なくとも対向する2辺に沿うように形成されている
前記(3)に記載の半導体装置。
(5)
前記凹部は、前記底面および四方の前記側面を含んで矩形状に形成されており、
前記段部は、前記凹部がなす矩形状における少なくとも対角に位置する2つの角部に形成されている
前記(3)に記載の半導体装置。
(6)
前記凹部内に、前記キャビティ基板と前記半導体素子との間の隙間を埋めるように、熱伝導性を有する材料により形成された熱伝導部が設けられている
前記(1)~(5)のいずれか1つに記載の半導体装置。
(7)
前記熱伝導部は、
熱伝導性を有する第1の樹脂材料により形成され前記熱伝導部の前記主基板側の部分をなす第1の熱伝導部と、
前記第1の樹脂材料よりも熱伝導率が低い第2の樹脂材料により形成され前記熱伝導部の前記主基板側と反対側の部分をなす第2の熱伝導部と、を有する
前記(6)に記載の半導体装置。
(8)
前記半導体素子の前記一方の面側には、金属材料からなる金属膜が形成されている
前記(1)~(7)のいずれか1つに記載の半導体装置。
(9)
前記半導体素子は、前記キャビティ基板に実装するための接続端子を有し、
前記接続端子は、銅または銅を含む合金により形成された金属層部と、前記金属層部に対して前記接続端子の先端側に設けられはんだにより形成されたはんだ層部と、を含む
前記(1)~(8)のいずれか1つに記載の半導体装置。
(10)
前記キャビティ基板の前記裏面と反対側の面に実装された能動部品を備えた
前記(1)~(9)のいずれか1つに記載の半導体装置。
(11)
主基板と、
前記主基板側の板面である裏面に臨んで形成された凹部を有し、前記主基板に実装されたキャビティ基板と、
前記凹部内に位置し、前記キャビティ基板に実装され、前記主基板側の面である一方の面を前記キャビティ基板の前記裏面と同一または略同一の平面上に位置させ、前記主基板に金属接合された半導体素子と、を備えた
半導体装置を有する
電子機器。
(1)
主基板と、
前記主基板側の板面である裏面に臨んで形成された凹部を有し、前記主基板に実装されたキャビティ基板と、
前記凹部内に位置し、前記キャビティ基板に実装され、前記主基板側の面である一方の面を前記キャビティ基板の前記裏面と同一または略同一の平面上に位置させ、前記主基板に金属接合された半導体素子と、を備えた
半導体装置。
(2)
前記キャビティ基板は、前記凹部に、前記半導体素子の前記一方の面と反対側の面である他方の面に接触することで、前記半導体素子の前記凹部内への沈み込みを規制する段部を有する
前記(1)に記載の半導体装置。
(3)
前記凹部は、前記キャビティ基板の前記裏面と平行状の底面と、前記底面の周囲に形成された複数の側面と、を含み、
前記段部は、前記底面と平行状であり、前記半導体素子の前記他方の面に対向または接触する第1の面と、前記第1の面と前記底面との段差をなす第2の面と、を含む
前記(2)に記載の半導体装置。
(4)
前記凹部は、前記底面および四方の前記側面を含んで矩形状に形成されており、
前記段部は、前記凹部がなす矩形状における少なくとも対向する2辺に沿うように形成されている
前記(3)に記載の半導体装置。
(5)
前記凹部は、前記底面および四方の前記側面を含んで矩形状に形成されており、
前記段部は、前記凹部がなす矩形状における少なくとも対角に位置する2つの角部に形成されている
前記(3)に記載の半導体装置。
(6)
前記凹部内に、前記キャビティ基板と前記半導体素子との間の隙間を埋めるように、熱伝導性を有する材料により形成された熱伝導部が設けられている
前記(1)~(5)のいずれか1つに記載の半導体装置。
(7)
前記熱伝導部は、
熱伝導性を有する第1の樹脂材料により形成され前記熱伝導部の前記主基板側の部分をなす第1の熱伝導部と、
前記第1の樹脂材料よりも熱伝導率が低い第2の樹脂材料により形成され前記熱伝導部の前記主基板側と反対側の部分をなす第2の熱伝導部と、を有する
前記(6)に記載の半導体装置。
(8)
前記半導体素子の前記一方の面側には、金属材料からなる金属膜が形成されている
前記(1)~(7)のいずれか1つに記載の半導体装置。
(9)
前記半導体素子は、前記キャビティ基板に実装するための接続端子を有し、
前記接続端子は、銅または銅を含む合金により形成された金属層部と、前記金属層部に対して前記接続端子の先端側に設けられはんだにより形成されたはんだ層部と、を含む
前記(1)~(8)のいずれか1つに記載の半導体装置。
(10)
前記キャビティ基板の前記裏面と反対側の面に実装された能動部品を備えた
前記(1)~(9)のいずれか1つに記載の半導体装置。
(11)
主基板と、
前記主基板側の板面である裏面に臨んで形成された凹部を有し、前記主基板に実装されたキャビティ基板と、
前記凹部内に位置し、前記キャビティ基板に実装され、前記主基板側の面である一方の面を前記キャビティ基板の前記裏面と同一または略同一の平面上に位置させ、前記主基板に金属接合された半導体素子と、を備えた
半導体装置を有する
電子機器。
1 半導体装置
2 主基板
3 キャビティ基板
3b 裏面
4 ICチップ(半導体素子)
4a 表面(他方の面)
4b 裏面(一方の面)
5 凹部
5a 底面
5b 側面
12 はんだボール
14 スパッタ膜(金属膜)
15 メッキ膜(金属膜)
20 段部
20A 第1直線状段部
20B 第2直線状段部
20C 枠状段部
20D コーナー段部
20E 直線状段部
21 支持面(第1の面)
22 側面(第2の面)
25 熱伝導性樹脂部(熱伝導部)
30 固体撮像装置(能動部品)
50 イメージセンサ装置(能動部品)
60 VCSEL(能動部品)
80 ピラーバンプ(接続端子)
81 銅層部(金属層部)
82 はんだ層部
101 高熱伝導率樹脂部(第1の熱伝導部)
102 低熱伝導樹脂部(第2の熱伝導部)
200 カメラ装置(電子機器)
210 撮像装置
2 主基板
3 キャビティ基板
3b 裏面
4 ICチップ(半導体素子)
4a 表面(他方の面)
4b 裏面(一方の面)
5 凹部
5a 底面
5b 側面
12 はんだボール
14 スパッタ膜(金属膜)
15 メッキ膜(金属膜)
20 段部
20A 第1直線状段部
20B 第2直線状段部
20C 枠状段部
20D コーナー段部
20E 直線状段部
21 支持面(第1の面)
22 側面(第2の面)
25 熱伝導性樹脂部(熱伝導部)
30 固体撮像装置(能動部品)
50 イメージセンサ装置(能動部品)
60 VCSEL(能動部品)
80 ピラーバンプ(接続端子)
81 銅層部(金属層部)
82 はんだ層部
101 高熱伝導率樹脂部(第1の熱伝導部)
102 低熱伝導樹脂部(第2の熱伝導部)
200 カメラ装置(電子機器)
210 撮像装置
Claims (11)
- 主基板と、
前記主基板側の板面である裏面に臨んで形成された凹部を有し、前記主基板に実装されたキャビティ基板と、
前記凹部内に位置し、前記キャビティ基板に実装され、前記主基板側の面である一方の面を前記キャビティ基板の前記裏面と同一または略同一の平面上に位置させ、前記主基板に金属接合された半導体素子と、を備えた
半導体装置。 - 前記キャビティ基板は、前記凹部に、前記半導体素子の前記一方の面と反対側の面である他方の面に接触することで、前記半導体素子の前記凹部内への沈み込みを規制する段部を有する
請求項1に記載の半導体装置。 - 前記凹部は、前記キャビティ基板の前記裏面と平行状の底面と、前記底面の周囲に形成された複数の側面と、を含み、
前記段部は、前記底面と平行状であり、前記半導体素子の前記他方の面に対向または接触する第1の面と、前記第1の面と前記底面との段差をなす第2の面と、を含む
請求項2に記載の半導体装置。 - 前記凹部は、前記底面および四方の前記側面を含んで矩形状に形成されており、
前記段部は、前記凹部がなす矩形状における少なくとも対向する2辺に沿うように形成されている
請求項3に記載の半導体装置。 - 前記凹部は、前記底面および四方の前記側面を含んで矩形状に形成されており、
前記段部は、前記凹部がなす矩形状における少なくとも対角に位置する2つの角部に形成されている
請求項3に記載の半導体装置。 - 前記凹部内に、前記キャビティ基板と前記半導体素子との間の隙間を埋めるように、熱伝導性を有する材料により形成された熱伝導部が設けられている
請求項1に記載の半導体装置。 - 前記熱伝導部は、
熱伝導性を有する第1の樹脂材料により形成され前記熱伝導部の前記主基板側の部分をなす第1の熱伝導部と、
前記第1の樹脂材料よりも熱伝導率が低い第2の樹脂材料により形成され前記熱伝導部の前記主基板側と反対側の部分をなす第2の熱伝導部と、を有する
請求項6に記載の半導体装置。 - 前記半導体素子の前記一方の面側には、金属材料からなる金属膜が形成されている
請求項1に記載の半導体装置。 - 前記半導体素子は、前記キャビティ基板に実装するための接続端子を有し、
前記接続端子は、銅または銅を含む合金により形成された金属層部と、前記金属層部に対して前記接続端子の先端側に設けられはんだにより形成されたはんだ層部と、を含む
請求項1に記載の半導体装置。 - 前記キャビティ基板の前記裏面と反対側の面に実装された能動部品を備えた
請求項1に記載の半導体装置。 - 主基板と、
前記主基板側の板面である裏面に臨んで形成された凹部を有し、前記主基板に実装されたキャビティ基板と、
前記凹部内に位置し、前記キャビティ基板に実装され、前記主基板側の面である一方の面を前記キャビティ基板の前記裏面と同一または略同一の平面上に位置させ、前記主基板に金属接合された半導体素子と、を備えた
半導体装置を有する
電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022581260A JPWO2022172673A1 (ja) | 2021-02-09 | 2022-01-12 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021-019125 | 2021-02-09 | ||
JP2021019125 | 2021-02-09 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2022172673A1 true WO2022172673A1 (ja) | 2022-08-18 |
Family
ID=82837782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2022/000687 WO2022172673A1 (ja) | 2021-02-09 | 2022-01-12 | 半導体装置および電子機器 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2022172673A1 (ja) |
WO (1) | WO2022172673A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1050926A (ja) * | 1996-07-31 | 1998-02-20 | Taiyo Yuden Co Ltd | ハイブリッドモジュール |
JPH1140608A (ja) * | 1997-07-23 | 1999-02-12 | Hitachi Ltd | 半導体装置およびその実装方法 |
JP2005260385A (ja) * | 2004-03-10 | 2005-09-22 | Alps Electric Co Ltd | 電子部品及びその製造方法 |
JP2007157784A (ja) * | 2005-11-30 | 2007-06-21 | Kyocera Kinseki Corp | 電子部品 |
-
2022
- 2022-01-12 WO PCT/JP2022/000687 patent/WO2022172673A1/ja active Application Filing
- 2022-01-12 JP JP2022581260A patent/JPWO2022172673A1/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1050926A (ja) * | 1996-07-31 | 1998-02-20 | Taiyo Yuden Co Ltd | ハイブリッドモジュール |
JPH1140608A (ja) * | 1997-07-23 | 1999-02-12 | Hitachi Ltd | 半導体装置およびその実装方法 |
JP2005260385A (ja) * | 2004-03-10 | 2005-09-22 | Alps Electric Co Ltd | 電子部品及びその製造方法 |
JP2007157784A (ja) * | 2005-11-30 | 2007-06-21 | Kyocera Kinseki Corp | 電子部品 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2022172673A1 (ja) | 2022-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6401468B2 (ja) | パワーオーバーレイ構造およびその製造方法 | |
US9253922B2 (en) | Electronic component and electronic apparatus | |
TWI485817B (zh) | 微電子封裝及其散熱方法 | |
US20150044824A1 (en) | Fan-Out WLP With Package | |
US20080211079A1 (en) | Heat dissipation methods and structures for semiconductor device | |
TW201501248A (zh) | 功率覆蓋結構及其製造方法 | |
JPH0964099A (ja) | 半導体装置及びその実装構造 | |
JP2003124435A (ja) | 高周波半導体装置 | |
JPS6373650A (ja) | 半導体装置 | |
US12027433B2 (en) | Semiconductor package and method for making the same | |
JP2006303400A (ja) | 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造 | |
EP1988574A1 (en) | Semiconductor device | |
JP6939561B2 (ja) | 撮像素子パッケージ、撮像装置及び撮像素子パッケージの製造方法 | |
JP2012074497A (ja) | 回路基板 | |
JPWO2007138771A1 (ja) | 半導体装置、電子部品モジュールおよび半導体装置の製造方法 | |
JP6079000B2 (ja) | 半導体パッケージ | |
WO2022172673A1 (ja) | 半導体装置および電子機器 | |
JPS6084848A (ja) | 半導体装置 | |
JP4833678B2 (ja) | 圧電発振器の製造方法 | |
JP2016219535A (ja) | 電子回路装置 | |
JP2016207956A (ja) | 中空パッケージの製造方法、固体撮像素子の製造方法、中空パッケージおよび固体撮像素子 | |
WO2022202487A1 (ja) | 半導体装置、半導体装置の製造方法及び電子機器 | |
JPH0661368A (ja) | フリップチップ型半導体装置 | |
WO2024053466A1 (ja) | 半導体装置および電子機器 | |
JP2017168486A (ja) | 電子装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 22752506 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2022581260 Country of ref document: JP Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 22752506 Country of ref document: EP Kind code of ref document: A1 |