WO2021002490A1 - 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법 - Google Patents

마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법 Download PDF

Info

Publication number
WO2021002490A1
WO2021002490A1 PCT/KR2019/007973 KR2019007973W WO2021002490A1 WO 2021002490 A1 WO2021002490 A1 WO 2021002490A1 KR 2019007973 W KR2019007973 W KR 2019007973W WO 2021002490 A1 WO2021002490 A1 WO 2021002490A1
Authority
WO
WIPO (PCT)
Prior art keywords
assembly
light emitting
semiconductor light
electrode
emitting device
Prior art date
Application number
PCT/KR2019/007973
Other languages
English (en)
French (fr)
Inventor
최원석
김수현
박성민
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to EP19936069.4A priority Critical patent/EP3996139A4/en
Priority to US17/619,549 priority patent/US20220415859A1/en
Publication of WO2021002490A1 publication Critical patent/WO2021002490A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Definitions

  • the present invention is applicable to the technical field related to a display device, and relates to, for example, a display device using a micro LED (Light Emitting Diode) and a method of manufacturing the same.
  • a micro LED Light Emitting Diode
  • LCD Liquid Crystal Display
  • OLED Organic Light Emitting Diodes
  • LED Light Emitting Diode
  • GaAsP compound semiconductor in 1962 has been used as a light source for display images in electronic devices including information communication devices. Accordingly, a method for solving the above-described problems by implementing a display using the semiconductor light emitting device may be proposed.
  • the semiconductor light emitting device has various advantages, such as a long lifespan, low power consumption, excellent initial driving characteristics, and high vibration resistance compared to the filament-based light emitting device.
  • An object of an embodiment of the present invention is to provide a display device and a manufacturing method using a semiconductor light emitting device.
  • Another object of an embodiment of the present invention is to provide a display device capable of precise position control and a method of manufacturing the same when assembling a semiconductor light emitting device to a substrate.
  • Another object of an embodiment of the present invention is to solve various problems not mentioned herein. Those skilled in the art can understand through the entire purpose of the specification and drawings.
  • a display device for achieving the above object includes: a substrate; A first assembly electrode and a second assembly electrode spaced apart from each other on the substrate; An insulating layer deposited on the first assembly electrode and the second assembly electrode; An assembly hole defining a pixel area formed on the insulating layer; A semiconductor light emitting device assembled in the assembly hole; And a wiring electrode electrically connected to the semiconductor light emitting device.
  • the first assembly electrode and the second assembly electrode has a pattern to generate a non-uniform electric field in the assembly hole by the applied voltage, the semiconductor light emitting device based on the non-uniform electric field, It is characterized in that it is assembled at a specific position in the assembly hole after moving in a specific direction.
  • the specific position in the assembly hole is characterized in that it corresponds to a region in which the intensity of the electric field is relatively strong in the uneven electric field generated in the assembly hole.
  • the first assembly electrode and the second assembly electrode are formed at a position overlapping the assembly hole, and the separation distance between the first assembly electrode and the second assembly electrode is shorter than the horizontal length of the semiconductor light emitting device. It features.
  • the separation distance has at least two or more different values
  • the semiconductor light emitting device is assembled in a direction of a separation distance having a minimum value among the separation distances.
  • At least one of the first assembly electrode and the second assembly electrode is formed at a position overlapping the assembly hole.
  • the first assembly electrode and the second assembly electrode have a symmetrical structure, and have a protrusion protruding toward the center of the assembly hole, and the semiconductor light emitting device is assembled at a center position of the assembly hole. do.
  • a width of the assembly hole is longer than a horizontal length of the semiconductor light emitting device, and a depth of the assembly hole is greater than a vertical length of the semiconductor light emitting device.
  • the semiconductor light emitting device includes a first conductive type semiconductor layer, an active layer, a second conductive type semiconductor layer, and a magnetic layer.
  • the substrate is characterized in that a transistor for driving an active matrix is provided.
  • a method of manufacturing a display device using a semiconductor light emitting device includes forming a pair of assembly electrodes spaced apart on a first substrate; Depositing an insulating layer on the substrate on which the pair of assembly electrodes are formed; Forming an assembly hole in the substrate on which the insulating layer is deposited; Providing a semiconductor light emitting device having a shape corresponding to the assembly hole and having a magnetic layer; Contacting the semiconductor light emitting device with the assembly hole of the substrate using an assembly device having a magnetic material; And assembling the semiconductor light emitting device at a specific position of the assembly hole by applying a voltage to the pair of assembly electrodes formed under the assembly hole, wherein the pair of assembly electrodes are applied by the applied voltage.
  • the semiconductor light emitting device is characterized in that it has a pattern to generate a non-uniform electric field in the assembly hole, and the semiconductor light emitting device is assembled in a direction in which the intensity of the electric field in the assembly hole is strong based on the non-uniform electric field.
  • it includes transferring the semiconductor light emitting device assembled on the first substrate to a second substrate.
  • the transferring to the second substrate includes forming a wiring electrode and a conductive adhesive layer on the second substrate, and aligning the semiconductor light emitting device of the first substrate with the wiring electrode. And attaching the first substrate to the conductive adhesive layer.
  • the forming of the assembly hole includes forming the assembly hole at a position overlapping with at least one assembly electrode of the pair of assembly electrodes.
  • the assembling of the semiconductor light emitting device includes applying an AC voltage to one assembly electrode of the pair of assembly electrodes and grounding the other assembly electrode.
  • the semiconductor light emitting device is characterized in that it is an LED (Micro-LED) having a size of a micrometer unit.
  • a display device and a manufacturing method using a semiconductor light emitting device can be provided.
  • the shape and arrangement of the first assembly electrode and the second assembly electrode are adjusted to form a non-uniform electric field in the assembly hole.
  • the semiconductor light emitting device can be assembled.
  • FIG. 1 is a conceptual diagram showing an embodiment of a display device using a semiconductor light emitting device of the present invention.
  • FIG. 2 is a partially enlarged view of part A of FIG. 1.
  • 3A and 3B are cross-sectional views taken along lines B-B and C-C of FIG. 2.
  • FIG. 4 is a conceptual diagram illustrating the flip chip type semiconductor light emitting device of FIG. 3.
  • 5A to 5C are conceptual diagrams illustrating various forms of implementing colors in relation to a flip chip type semiconductor light emitting device.
  • FIG. 6 is a cross-sectional view showing a method of manufacturing a display device using the semiconductor light emitting device of the present invention.
  • FIG. 7 is a perspective view showing another embodiment of a display device using the semiconductor light emitting device of the present invention.
  • FIG. 8 is a cross-sectional view taken along line D-D of FIG. 7.
  • FIG. 9 is a conceptual diagram illustrating the vertical semiconductor light emitting device of FIG. 8.
  • FIG. 10 is a schematic diagram illustrating a structure of a semiconductor light emitting device according to another embodiment of the present invention.
  • FIG. 11 is a diagram illustrating an embodiment of a method in which the semiconductor light emitting device having the structure shown in FIG. 10 is assembled to a substrate by a self-assembly method.
  • FIG. 13 is a flowchart specifically illustrating a method of manufacturing a display device according to another exemplary embodiment of the present invention.
  • FIG. 14 is a view showing an embodiment of an assembly electrode for forming a non-uniform electric field of FIG.
  • FIG. 15 is a view showing the strength of an electric field according to a separation distance between the assembled electrodes based on the assembled electrode shown in FIG. 14.
  • FIG. 16 is a diagram illustrating a semiconductor light emitting device assembled in an assembly hole of a substrate having an assembly electrode of FIG. 14.
  • FIG. 17 is a plan view showing a shape after a wiring electrode is formed on the semiconductor light emitting device of FIG. 16.
  • FIG. 18 is a cross-sectional view of a semiconductor light emitting device having a wiring electrode cut along the F-F line of FIG. 17.
  • 19 is a view showing another embodiment of an assembly electrode for forming a non-uniform electric field.
  • 20 is a view showing a shape of a conventional assembly electrode and a defect phenomenon after formation of a semiconductor light emitting device and a wiring electrode assembled accordingly.
  • 21 are optical images showing differences in electrode hole formation positions between actually assembled semiconductor light emitting devices according to the shape of the assembled electrode.
  • an element such as a layer, region or substrate is referred to as being “on” another component, it will be understood that it may exist directly on the other element or there may be intermediate elements between them. There will be.
  • the display device described herein is a concept including all display devices that display information as a unit pixel or a set of unit pixels. Therefore, it can be applied to parts, not limited to finished products.
  • a panel corresponding to a part of a digital TV is also independently a display device in the present specification.
  • Finished products include mobile phones, smart phones, laptop computers, digital broadcasting terminals, personal digital assistants (PDAs), portable multimedia players (PMPs), navigation, Slate PC, Tablet PC, and Ultra. This could include books, digital TVs, and desktop computers.
  • the semiconductor light emitting device mentioned in this specification is a concept including LEDs, micro LEDs, and the like, and may be used interchangeably.
  • FIG. 1 is a conceptual diagram showing an embodiment of a display device using a semiconductor light emitting device of the present invention.
  • information processed by a controller (not shown) of the display apparatus 100 may be displayed using a flexible display.
  • Flexible displays include displays that can be bent, or bendable, or twistable, or foldable, or rollable by external force, for example.
  • the flexible display may be a display manufactured on a thin and flexible substrate that can be bent, bent, or foldable or rolled like paper while maintaining the display characteristics of a conventional flat panel display.
  • the display area of the flexible display becomes a flat surface.
  • the display area may be a curved surface.
  • the information displayed in the second state may be visual information output on a curved surface. This visual information is implemented by independently controlling light emission of sub-pixels arranged in a matrix form.
  • the unit pixel means, for example, a minimum unit for implementing one color.
  • the unit pixel of the flexible display may be implemented by a semiconductor light emitting device.
  • a light emitting diode LED
  • the light emitting diode is formed in a small size, and through this, it can serve as a unit pixel even in the second state.
  • FIG. 2 is a partially enlarged view of part A of FIG. 1.
  • 3A and 3B are cross-sectional views taken along lines B-B and C-C of FIG. 2.
  • FIG. 4 is a conceptual diagram illustrating the flip chip type semiconductor light emitting device of FIG. 3.
  • 5A to 5C are conceptual diagrams illustrating various forms of implementing colors in relation to a flip chip type semiconductor light emitting device.
  • a display device 100 using a passive matrix (PM) type semiconductor light emitting device is illustrated as a display device 100 using a semiconductor light emitting device.
  • PM passive matrix
  • AM active matrix
  • the display device 100 shown in FIG. 1 includes a substrate 110, a first electrode 120, a conductive adhesive layer 130, a second electrode 140, and at least one semiconductor light emitting device as shown in FIG. Includes 150.
  • the substrate 110 may be a flexible substrate.
  • the substrate 110 may include glass or polyimide (PI).
  • PI polyimide
  • any material such as polyethylene naphthalate (PEN) and polyethylene terephthalate (PET) may be used as long as it has insulation and is flexible.
  • the substrate 110 may be a transparent material or an opaque material.
  • the substrate 110 may be a wiring board on which the first electrode 120 is disposed, and thus the first electrode 120 may be positioned on the substrate 110.
  • the insulating layer 160 may be disposed on the substrate 110 on which the first electrode 120 is located, and the auxiliary electrode 170 may be disposed on the insulating layer 160.
  • a state in which the insulating layer 160 is stacked on the substrate 110 may be a single wiring board.
  • the insulating layer 160 is made of an insulating and flexible material such as polyimide (PI), PET, and PEN, and may be formed integrally with the substrate 110 to form a single substrate.
  • the auxiliary electrode 170 is an electrode that electrically connects the first electrode 120 and the semiconductor light emitting device 150, and is positioned on the insulating layer 160 and is disposed corresponding to the position of the first electrode 120.
  • the auxiliary electrode 170 has a dot shape and may be electrically connected to the first electrode 120 through an electrode hole 171 penetrating through the insulating layer 160.
  • the electrode hole 171 may be formed by filling a via hole with a conductive material.
  • a conductive adhesive layer 130 is formed on one surface of the insulating layer 160, but the present invention is not limited thereto.
  • a layer performing a specific function is formed between the insulating layer 160 and the conductive adhesive layer 130, or a structure in which the conductive adhesive layer 130 is disposed on the substrate 110 without the insulating layer 160 It is also possible.
  • the conductive adhesive layer 130 may serve as an insulating layer.
  • the conductive adhesive layer 130 may be a layer having adhesiveness and conductivity, and for this purpose, a material having conductivity and a material having adhesiveness may be mixed in the conductive adhesive layer 130.
  • the conductive adhesive layer 130 has ductility, thereby enabling a flexible function in the display device.
  • the conductive adhesive layer 130 may be an anisotropic conductive film (ACF), an anisotropic conductive paste, a solution containing conductive particles, or the like.
  • ACF anisotropic conductive film
  • the conductive adhesive layer 130 allows electrical interconnection in the Z direction passing through the thickness, but may be configured as a layer having electrical insulation in the horizontal X-Y direction. Therefore, the conductive adhesive layer 130 may be referred to as a Z-axis conductive layer (however, hereinafter referred to as a'conductive adhesive layer').
  • the anisotropic conductive film is a film in which an anisotropic conductive medium is mixed with an insulating base member, and when heat and pressure are applied, only a specific portion becomes conductive by the anisotropic conductive medium.
  • heat and pressure are applied to the anisotropic conductive film, but other methods may be applied in order for the anisotropic conductive film to partially have conductivity.
  • Other methods described above may be, for example, that only one of the above heat and pressure is applied or UV cured or the like.
  • the anisotropic conductive medium may be, for example, conductive balls or conductive particles.
  • the anisotropic conductive film is a film in which conductive balls are mixed with an insulating base member, and when heat and pressure are applied, only a specific portion becomes conductive by the conductive balls.
  • a core of a conductive material may contain a plurality of particles covered by an insulating film made of a polymer material, and in this case, a portion to which heat and pressure is applied is destroyed by the insulating film and becomes conductive by the core .
  • the shape of the core may be deformed to form a layer in contact with each other in the thickness direction of the film.
  • heat and pressure are applied to the anisotropic conductive film as a whole, and an electrical connection in the Z-axis direction is partially formed due to a height difference of a counterpart adhered by the anisotropic conductive film.
  • the anisotropic conductive film may contain a plurality of particles coated with a conductive material in an insulating core.
  • the part to which heat and pressure are applied is deformed (pressed together) to have conductivity in the thickness direction of the film.
  • a form in which the conductive material penetrates the insulating base member in the Z-axis direction and has conductivity in the thickness direction of the film is also possible.
  • the conductive material may have a pointed end.
  • the anisotropic conductive film may be a fixed array anisotropic conductive film (ACF) in which conductive balls are inserted into one surface of an insulating base member. More specifically, the insulating base member is formed of an adhesive material, and the conductive ball is intensively disposed on the bottom of the insulating base member, and when heat and pressure are applied from the base member, it is deformed together with the conductive ball. Accordingly, it has conductivity in the vertical direction.
  • ACF fixed array anisotropic conductive film
  • the present invention is not necessarily limited thereto, and the anisotropic conductive film has a form in which conductive balls are randomly mixed in an insulating base member, or consists of a plurality of layers, and a form in which conductive balls are disposed on one layer (double- ACF) etc. are all possible.
  • the anisotropic conductive paste is a combination of a paste and a conductive ball, and may be a paste in which conductive balls are mixed with an insulating and adhesive base material.
  • the solution containing conductive particles may be a solution containing conductive particles or nanoparticles.
  • the second electrode 140 is positioned on the insulating layer 160 to be spaced apart from the auxiliary electrode 170. That is, the conductive adhesive layer 130 is disposed on the insulating layer 160 on which the auxiliary electrode 170 and the second electrode 140 are located.
  • the semiconductor light emitting device 150 After forming the conductive adhesive layer 130 with the auxiliary electrode 170 and the second electrode 140 positioned on the insulating layer 160, the semiconductor light emitting device 150 is connected in a flip chip form by applying heat and pressure. Then, the semiconductor light emitting device 150 is electrically connected to the first electrode 120 and the second electrode 140.
  • the semiconductor light emitting device may be a flip chip type light emitting device.
  • the semiconductor light emitting device includes a p-type electrode 156, a p-type semiconductor layer 155 on which the p-type electrode 156 is formed, an active layer 154 formed on the p-type semiconductor layer 155, and an active layer ( And an n-type semiconductor layer 153 formed on 154) and an n-type electrode 152 disposed horizontally apart from the p-type electrode 156 on the n-type semiconductor layer 153.
  • the p-type electrode 156 may be electrically connected by the auxiliary electrode 170 and the conductive adhesive layer 130 shown in FIG. 3, and the n-type electrode 152 is electrically connected to the second electrode 140. Can be connected to.
  • the auxiliary electrode 170 is formed to be elongated in one direction, so that one auxiliary electrode may be electrically connected to the plurality of semiconductor light emitting devices 150.
  • one auxiliary electrode may be electrically connected to the plurality of semiconductor light emitting devices 150.
  • p-type electrodes of the left and right semiconductor light emitting devices with the auxiliary electrode as the center may be electrically connected to one auxiliary electrode.
  • the semiconductor light emitting device 150 is pressed into the conductive adhesive layer 130 by heat and pressure, through which the portion between the p-type electrode 156 and the auxiliary electrode 170 of the semiconductor light emitting device 150 And, only a portion between the n-type electrode 152 and the second electrode 140 of the semiconductor light emitting device 150 has conductivity, and the remaining portion does not have conductivity because there is no press-fitting of the semiconductor light emitting device.
  • the conductive adhesive layer 130 not only mutually couples the semiconductor light emitting device 150 and the auxiliary electrode 170 and between the semiconductor light emitting device 150 and the second electrode 140, but also forms an electrical connection.
  • the plurality of semiconductor light emitting devices 150 constitute a light emitting device array, and a phosphor layer 180 is formed in the light emitting device array.
  • the light emitting device array may include a plurality of semiconductor light emitting devices having different luminance values.
  • Each semiconductor light emitting device 150 constitutes a unit pixel, and is electrically connected to the first electrode 120.
  • the first electrode 120 may be plural, the semiconductor light emitting elements are arranged in rows, for example, and the semiconductor light emitting elements of each row may be electrically connected to any one of the plurality of first electrodes.
  • semiconductor light emitting devices are connected in a flip chip form, semiconductor light emitting devices grown on a transparent dielectric substrate can be used. Further, the semiconductor light emitting devices may be, for example, nitride semiconductor light emitting devices. Since the semiconductor light emitting device 150 has excellent luminance, individual unit pixels can be configured with a small size.
  • a partition wall 190 may be formed between the semiconductor light emitting devices 150.
  • the partition wall 190 may serve to separate individual unit pixels from each other, and may be integrally formed with the conductive adhesive layer 130.
  • the base member of the anisotropic conductive film may form the partition wall.
  • the partition wall 190 may have reflective properties and a contrast ratio may be increased even without a separate black insulator.
  • a reflective partition wall may be separately provided as the partition wall 190.
  • the partition wall 190 may include a black or white insulator depending on the purpose of the display device. When a partition wall of a white insulator is used, it is possible to increase reflectivity, and when a partition wall of a black insulator is used, it is possible to increase the contrast while having reflective characteristics.
  • the phosphor layer 180 may be located on the outer surface of the semiconductor light emitting device 150.
  • the semiconductor light emitting device 150 is a blue semiconductor light emitting device emitting blue (B) light
  • the phosphor layer 180 performs a function of converting the blue (B) light into a color of a unit pixel.
  • the phosphor layer 180 may be a red phosphor 181 or a green phosphor 182 constituting individual pixels.
  • a red phosphor 181 capable of converting blue light into red (R) light may be stacked on a blue semiconductor light emitting device, and at a position forming a green unit pixel, blue A green phosphor 182 capable of converting blue light into green (G) light may be stacked on the semiconductor light emitting device.
  • a blue semiconductor light emitting device may be used alone in a portion of the blue unit pixel.
  • unit pixels of red (R), green (G), and blue (B) may form one pixel.
  • a phosphor of one color may be stacked along each line of the first electrode 120. Accordingly, one line of the first electrode 120 may be an electrode that controls one color. That is, along the second electrode 140, red (R), green (G), and blue (B) may be sequentially disposed, and a unit pixel may be implemented through this.
  • unit pixels of red (R), green (G), and blue (B) can be implemented by combining the semiconductor light emitting device 150 and the quantum dot (QD) instead of the phosphor. have.
  • a black matrix 191 may be disposed between each of the phosphor layers in order to improve contrast. That is, the black matrix 191 may improve contrast of the contrast.
  • the present invention is not necessarily limited thereto, and other structures for implementing blue, red, and green colors may be applied.
  • each of the semiconductor light emitting devices 150 is made of gallium nitride (GaN) as a main material, and indium (In) and/or aluminum (Al) are added together to emit various light including blue. It can be implemented as a light emitting device.
  • GaN gallium nitride
  • Al aluminum
  • the semiconductor light emitting device may be a red, green, and blue semiconductor light emitting device to form a sub-pixel, respectively.
  • red, green, and blue semiconductor light emitting devices R, G, B
  • R, G, B red, green, and blue semiconductor light emitting devices
  • unit pixels of red, green, and blue by red, green, and blue semiconductor light emitting devices They form one pixel, through which a full color display can be implemented.
  • the semiconductor light emitting device may include a white light emitting device W in which a yellow phosphor layer is provided for each individual device.
  • a red phosphor layer 181, a green phosphor layer 182, and a blue phosphor layer 183 may be provided on the white light emitting device W.
  • a unit pixel may be formed by using a color filter in which red, green, and blue are repeated on the white light emitting device W.
  • a structure in which a red phosphor layer 181, a green phosphor layer 182, and a blue phosphor layer 183 are provided on the ultraviolet light emitting device UV is also possible.
  • the semiconductor light emitting device can be used not only for visible light but also for ultraviolet (UV) light, and the ultraviolet (UV) can be extended in the form of a semiconductor light emitting device that can be used as an excitation source of the upper phosphor. .
  • the semiconductor light emitting device is positioned on the conductive adhesive layer to constitute a unit pixel in the display device. Since the semiconductor light emitting device has excellent luminance, individual unit pixels can be configured even with a small size.
  • the individual semiconductor light emitting device 150 may have, for example, a side length of 80 ⁇ m or less, and may be a rectangular or square device. In the case of a rectangle, the size may be 20 X 80 ⁇ m or less.
  • the distance between the semiconductor light emitting devices is relatively large enough.
  • the display device using the semiconductor light emitting device described above can be manufactured by a new type of manufacturing method. Hereinafter, the manufacturing method will be described with reference to FIG. 6.
  • FIG. 6 is a cross-sectional view showing a method of manufacturing a display device using the semiconductor light emitting device of the present invention.
  • a conductive adhesive layer 130 is formed on the insulating layer 160 on which the auxiliary electrode 170 and the second electrode 140 are positioned.
  • An insulating layer 160 is stacked on the wiring board 110, and a first electrode 120, an auxiliary electrode 170, and a second electrode 140 are disposed on the wiring board 110.
  • the first electrode 120 and the second electrode 140 may be disposed in a mutually orthogonal direction.
  • the wiring board 110 and the insulating layer 160 may each include glass or polyimide (PI).
  • the conductive adhesive layer 130 may be implemented by, for example, an anisotropic conductive film, and for this purpose, an anisotropic conductive film may be applied to a substrate on which the insulating layer 160 is positioned.
  • a temporary substrate 112 corresponding to the positions of the auxiliary electrodes 170 and the second electrodes 140 and on which a plurality of semiconductor light emitting elements 150 constituting individual pixels are positioned is provided, and the semiconductor light emitting element 150 ) Is disposed to face the auxiliary electrode 170 and the second electrode 140.
  • the temporary substrate 112 is a growth substrate on which the semiconductor light emitting device 150 is grown, and may be a spire substrate or a silicon substrate.
  • the semiconductor light emitting device When the semiconductor light emitting device is formed in units of a wafer, it can be effectively used in a display device by having a gap and a size capable of forming a display device.
  • the wiring board and the temporary board 112 are thermally compressed.
  • the wiring board and the temporary board 112 may be thermally compressed by applying an ACF press head.
  • the wiring board and the temporary board 112 are bonded by the thermal compression. Due to the characteristics of the anisotropic conductive film having conductivity by thermal compression, only the portion between the semiconductor light emitting device 150 and the auxiliary electrode 170 and the second electrode 140 has conductivity, through which electrodes and semiconductor light emission The device 150 may be electrically connected. In this case, the semiconductor light emitting device 150 is inserted into the anisotropic conductive film, and a partition wall may be formed between the semiconductor light emitting devices 150 through this.
  • the temporary substrate 112 is removed.
  • the temporary substrate 112 may be removed using a laser lift-off method (LLO) or a chemical lift-off method (CLO).
  • LLO laser lift-off method
  • CLO chemical lift-off method
  • a transparent insulating layer (not shown) may be formed by coating silicon oxide (SiOx) or the like on the wiring board to which the semiconductor light emitting device 150 is bonded.
  • the semiconductor light-emitting device 150 is a blue semiconductor light-emitting device that emits blue (B) light, and a red or green phosphor for converting the blue (B) light into the color of a unit pixel emits the blue semiconductor light.
  • a layer can be formed on one side of the device.
  • the manufacturing method or structure of a display device using the semiconductor light emitting device described above may be modified in various forms.
  • a vertical semiconductor light emitting device may also be applied to the display device described above.
  • FIG. 7 is a perspective view illustrating another embodiment of a display device using the semiconductor light emitting device of the present invention
  • FIG. 8 is a cross-sectional view taken along line DD of FIG. 7
  • FIG. 9 is a vertical semiconductor light emitting device of FIG. It is a conceptual diagram.
  • the display device may be a display device using a passive matrix (PM) type vertical semiconductor light emitting device.
  • PM passive matrix
  • the display device includes a substrate 210, a first electrode 220, a conductive adhesive layer 230, a second electrode 240, and at least one semiconductor light emitting device 250.
  • the substrate 210 is a wiring board on which the first electrode 220 is disposed, and may include polyimide (PI) to implement a flexible display device.
  • PI polyimide
  • any material that has insulation and is flexible may be used.
  • the first electrode 220 is positioned on the substrate 210 and may be formed as an electrode having a long bar shape in one direction.
  • the first electrode 220 may be formed to serve as a data electrode.
  • the conductive adhesive layer 230 is formed on the substrate 210 on which the first electrode 220 is located.
  • the conductive adhesive layer 230 is a solution containing anisotropy conductive film (ACF), anisotropic conductive paste, and conductive particles. ), etc.
  • ACF anisotropy conductive film
  • anisotropic conductive paste anisotropic conductive paste
  • conductive particles conductive particles.
  • the semiconductor light emitting element 250 is connected by applying heat and pressure to the semiconductor light emitting element 250. It is electrically connected to the electrode 220.
  • the semiconductor light emitting device 250 is preferably disposed to be positioned on the first electrode 220.
  • the electrical connection is created because the anisotropic conductive film partially has conductivity in the thickness direction when heat and pressure are applied. Accordingly, in the anisotropic conductive film, it is divided into a part having conductivity and a part not having conductivity in the thickness direction.
  • the conductive adhesive layer 230 implements electrical connection as well as mechanical coupling between the semiconductor light emitting device 250 and the first electrode 220.
  • the semiconductor light emitting device 250 is positioned on the conductive adhesive layer 230, thereby configuring individual pixels in the display device. Since the semiconductor light emitting device 250 has excellent luminance, individual unit pixels can be configured with a small size.
  • the individual semiconductor light emitting device 250 may have, for example, a side length of 80 ⁇ m or less, and may be a rectangular or square device. In the case of a rectangle, for example, it may have a size of 20 X 80 ⁇ m or less.
  • the semiconductor light emitting device 250 may have a vertical structure.
  • a plurality of second electrodes 240 are disposed between the vertical semiconductor light emitting devices in a direction crossing the length direction of the first electrode 220 and electrically connected to the vertical semiconductor light emitting device 250.
  • such a vertical semiconductor light emitting device includes a p-type electrode 256, a p-type semiconductor layer 255 formed on the p-type electrode 256, and an active layer 254 formed on the p-type semiconductor layer 255. ), an n-type semiconductor layer 253 formed on the active layer 254 and an n-type electrode 252 formed on the n-type semiconductor layer 253.
  • the p-type electrode 256 located at the bottom may be electrically connected by the first electrode 220 and the conductive adhesive layer 230, and the n-type electrode 252 located at the top is a second electrode 240 to be described later. ) And can be electrically connected.
  • the vertical semiconductor light emitting device 250 has a great advantage of reducing a chip size since electrodes can be arranged up and down.
  • a phosphor layer 280 may be formed on one surface of the semiconductor light emitting device 250.
  • the semiconductor light emitting device 250 is a blue semiconductor light emitting device 251 that emits blue (B) light, and a phosphor layer 280 for converting the blue (B) light into a color of a unit pixel is provided.
  • the phosphor layer 280 may be a red phosphor 281 and a green phosphor 282 constituting individual pixels.
  • a red phosphor 281 capable of converting blue light into red (R) light may be stacked on a blue semiconductor light emitting device, and at a position forming a green unit pixel, blue A green phosphor 282 capable of converting blue light into green (G) light may be stacked on the semiconductor light emitting device.
  • a blue semiconductor light emitting device may be used alone in a portion of the blue unit pixel. In this case, unit pixels of red (R), green (G), and blue (B) may form one pixel.
  • the present invention is not necessarily limited thereto, and other structures for implementing blue, red, and green colors may be applied as described above in a display device to which a flip chip type light emitting device is applied.
  • the second electrode 240 is positioned between the semiconductor light emitting devices 250 and is electrically connected to the semiconductor light emitting devices 250.
  • the semiconductor light emitting devices 250 may be arranged in a plurality of rows, and the second electrode 240 may be located between the rows of the semiconductor light emitting devices 250.
  • the second electrode 240 may be positioned between the semiconductor light emitting devices 250.
  • the second electrode 240 may be formed as a long bar-shaped electrode in one direction, and may be disposed in a direction perpendicular to the first electrode.
  • the second electrode 240 and the semiconductor light emitting device 250 may be electrically connected by a connection electrode protruding from the second electrode 240.
  • the connection electrode may be an n-type electrode of the semiconductor light emitting device 250.
  • the n-type electrode is formed as an ohmic electrode for ohmic contact, and the second electrode covers at least a portion of the ohmic electrode by printing or vapor deposition. Through this, the second electrode 240 and the n-type electrode of the semiconductor light emitting device 250 may be electrically connected.
  • the second electrode 240 may be positioned on the conductive adhesive layer 230.
  • a transparent insulating layer (not shown) including silicon oxide (SiOx) or the like may be formed on the substrate 210 on which the semiconductor light emitting device 250 is formed.
  • SiOx silicon oxide
  • the second electrode 240 is positioned after the transparent insulating layer is formed, the second electrode 240 is positioned on the transparent insulating layer.
  • the second electrode 240 may be formed to be spaced apart from the conductive adhesive layer 230 or the transparent insulating layer.
  • a transparent electrode such as ITO Indium Tin Oxide
  • the ITO material has poor adhesion to the n-type semiconductor layer. have. Accordingly, according to the present invention, by placing the second electrode 240 between the semiconductor light emitting devices 250, there is an advantage in that a transparent electrode such as ITO is not required. Accordingly, the light extraction efficiency can be improved by using the n-type semiconductor layer and a conductive material having good adhesion as a horizontal electrode without being restricted by the selection of a transparent material.
  • a partition wall 290 may be positioned between the semiconductor light emitting devices 250. That is, a partition wall 290 may be disposed between the vertical semiconductor light emitting devices 250 to isolate the semiconductor light emitting devices 250 constituting individual pixels. In this case, the partition wall 290 may serve to separate individual unit pixels from each other, and may be integrally formed with the conductive adhesive layer 230. For example, by inserting the semiconductor light emitting device 250 into the anisotropic conductive film, the base member of the anisotropic conductive film may form the partition wall.
  • the partition wall 290 may have reflective properties and a contrast ratio may be increased even without a separate black insulator.
  • a reflective partition wall may be separately provided.
  • the partition wall 290 may include a black or white insulator depending on the purpose of the display device.
  • the partition wall 290 is between the vertical semiconductor light emitting element 250 and the second electrode 240. It can be located between. Accordingly, individual unit pixels can be configured with a small size using the semiconductor light emitting device 250, and the distance between the semiconductor light emitting device 250 is relatively large enough, so that the second electrode 240 is connected to the semiconductor light emitting device 250. ), there is an effect of implementing a flexible display device having HD image quality.
  • a black matrix 291 may be disposed between each phosphor to improve contrast. That is, the black matrix 291 can improve contrast of light and dark.
  • a semiconductor light emitting device grown on a wafer is disposed on a wiring board in a flip chip type and used as individual pixels.
  • FIGS. 10 to 21 Another embodiment of the present invention for solving such a problem will be described later in detail in FIGS. 10 to 21.
  • FIG. 10 is a schematic diagram illustrating a structure of a semiconductor light emitting device according to another embodiment of the present invention.
  • the semiconductor light emitting device 1000 is a horizontal type semiconductor light emitting device.
  • the embodiment of the present invention is not limited to the horizontal type semiconductor light emitting device, and may be similarly applied to the vertical type semiconductor light emitting device.
  • an upper direction of the semiconductor light emitting device 1000 may mean a direction in which the magnetic layer 1050 is located, and a lower direction may mean a direction in which the second conductive type semiconductor layer 1010 is located. In this case, light extracted from the semiconductor light emitting device 1000 may be emitted to the outside through the upper portion of the semiconductor light emitting device 1000.
  • the semiconductor light emitting device 1000 includes a second conductive type semiconductor layer 1010 and a first conductive type semiconductor layer 1030 formed on the second conductive type semiconductor layer 1010. can do.
  • An active layer (not shown) may be formed between the first conductive semiconductor layer 1030 and the second conductive semiconductor layer 1010.
  • Each of the first conductive semiconductor layer 1030 and the second conductive semiconductor layer 1010 is made of gallium nitride (GaN) or gallium arsenide (GaAs) as a main material, and is a material such as indium (In) and aluminum (Al). This can be added to emit light of various colors.
  • GaN gallium nitride
  • GaAs gallium arsenide
  • Al aluminum
  • the semiconductor light emitting device 1000 may include a magnetic layer 1050 having a magnetic material.
  • the magnetic layer 1050 may include a metal having magnetism such as nickel (Ni).
  • the magnetic layer 1050 is shown to be disposed on the second conductive type semiconductor layer 1010, but the arrangement position of the magnetic layer 1050 may be changed according to the manufacturing method of the semiconductor light emitting device 1000. .
  • one of the first conductive type semiconductor layer 1030 and the second conductive type semiconductor layer 1010 is an n-type semiconductor layer
  • the other is composed of a p-type semiconductor layer and has a structure of a pn diode.
  • the semiconductor light emitting device 1000 may be injected into a fluid to be assembled on a substrate. Since the semiconductor light emitting device 1000 injected into the fluid includes the magnetic layer 1050, it can be moved to the substrate by a magnetic field and assembled on the substrate.
  • the passivation layer 1070 may be formed to surround the top and side surfaces of the semiconductor light emitting device 1000. Since the passivation layer 1070 is formed while the semiconductor light emitting device 1000 is connected to a growth substrate (not shown), the passivation layer 1070 may not be formed under the semiconductor light emitting device 1000. However, this is an exemplary case, and the present invention is not limited thereto.
  • the passivation layer 1070 is formed by using an inorganic insulator such as silica or alumina through PECVD (Plasma Enhanced Chemical Vapor Deposition), LPCVD (Low Pressure Chemical Vapor Deposition), sputtering deposition, or a photoresist, polymer. It may be formed through a method of spin coating an organic material such as a material.
  • PECVD Pullasma Enhanced Chemical Vapor Deposition
  • LPCVD Low Pressure Chemical Vapor Deposition
  • sputtering deposition or a photoresist, polymer. It may be formed through a method of spin coating an organic material such as a material.
  • a first conductive type electrode may be connected to the first conductive type semiconductor layer 1030, and a second conductive type electrode may be connected to the second conductive type semiconductor layer 1010.
  • some regions of the first conductive type semiconductor layer 1030 and the second conductive type semiconductor layer 1010 must be exposed to the outside. Accordingly, in a later manufacturing process of the display device, a portion of the passivation layer 1070 may be etched.
  • FIG. 11 is a diagram illustrating an embodiment of a method in which the semiconductor light emitting device having the structure shown in FIG. 10 is assembled to a substrate by a self-assembly method.
  • FIG. 12 is an enlarged view of an enlarged portion E of FIG. 11.
  • 11 to 12 briefly describe an example in which a semiconductor light emitting device is assembled on a substrate by a self-assembly method using an electromagnetic field.
  • the semiconductor light emitting device 1000 may be introduced into the chamber 1300 filled with the fluid 1200.
  • the substrate 1100 may be disposed on the chamber 1300. Depending on the embodiment, the substrate 1100 may be introduced into the chamber 1300.
  • a pair of electrodes 1111 and 1112 corresponding to each of the semiconductor light emitting devices 1000 to be assembled may be formed on the substrate 1100.
  • the electrodes 1111 and 1112 may be implemented as a transparent electrode (ITO), or may be implemented using other general materials.
  • the electrodes 1111 and 1112 correspond to assembly electrodes for stably fixing the semiconductor light emitting device 1000 in contact with the assembly hole 1102 by generating an electric field as a voltage is applied.
  • the spacing between the electrodes 1111 and 1112 is formed smaller than the width of the semiconductor light emitting device 1000 and the width of the assembly hole 1102, so that the assembly position of the semiconductor light emitting device 1000 using an electric field is more precise. Can be fixed.
  • An insulating layer 1120 is formed on the electrodes 1111 and 1112 to protect the electrodes 1111 and 1112 from the fluid 1200 and to prevent leakage of current flowing through the electrodes 1111 and 1112.
  • the insulating layer 1120 may be formed of a single layer or multiple layers of inorganic or organic insulators such as silica and alumina.
  • the insulating layer 1120 may have a minimum thickness to prevent damage to the electrodes 1111 and 1112 when the semiconductor light emitting device 1000 is assembled, and may have a maximum thickness for stably assembling the semiconductor light emitting device 1000. Can have.
  • a partition wall 1130 may be formed on the insulating layer 1120.
  • a partial region of the partition wall 1130 may be positioned above the electrodes 1111 and 1112, and the remaining region may be positioned above the substrate 1100.
  • An assembly hole 1102 to which the semiconductor light emitting devices 1000 are coupled may be formed in the substrate 1100, and a surface on which the assembly hole 1102 is formed may contact the fluid 1200.
  • the assembly hole 1102 may guide an accurate assembly position of the semiconductor light emitting device 1000.
  • the assembly hole 1102 may have a shape and size corresponding to the shape of the semiconductor light emitting device 1000 to be assembled. Accordingly, it is possible to prevent other semiconductor light emitting devices from being assembled in the assembly hole 1102 or from being assembled of a plurality of semiconductor light emitting devices.
  • the depth of the assembly hole 1102 is larger than the vertical height of the semiconductor light emitting device 1000, so that once the semiconductor light emitting device 1000 is assembled, it may be formed so that it is difficult to detach it thereafter.
  • an assembly apparatus 1400 including a magnetic material may move along the substrate 1100.
  • the assembly device 1400 may move in contact with the substrate 1100 in order to maximize a region of the magnetic field into the fluid 1200.
  • the assembly apparatus 1400 may include a plurality of magnetic materials, or may include a magnetic material having a size corresponding to that of the substrate 1100. In this case, the moving distance of the assembly device 1400 may be limited within a predetermined range.
  • the semiconductor light emitting element 1000 in the chamber 1300 can move toward the assembly device 1400 by the magnetic field generated by the assembly device 1400.
  • the semiconductor light emitting device 1000 may enter the assembly hole 1102 and contact the substrate 1100.
  • a pattern or shape for contacting the second conductive type semiconductor layer 1010 of the semiconductor light emitting device 1000 with the substrate 1100 may be formed. have.
  • the semiconductor light emitting device 1000 in contact with the substrate 1100 is prevented from being separated by the movement of the assembly device 1400. can do.
  • the self-assembly method using the electromagnetic field described above the time required for the semiconductor light emitting devices to be assembled to the substrate can be rapidly reduced, and thus a large-area high-pixel display can be realized more quickly and economically.
  • the width of the semiconductor light emitting device to be assembled must be smaller than the width of the assembly hole. If the horizontal length of the semiconductor light emitting device is larger than the width of the assembly hole, the semiconductor light emitting device will not be assembled in the assembly hole. In addition, for example, if the horizontal length of the semiconductor light emitting device is substantially the same as the width of the assembly hole, the assembly may be precisely assembled, but the assembly time will rapidly increase.
  • the horizontal length of the semiconductor light emitting device has an appropriate difference from the width of the assembly hole, and is assembled in the assembly hole.
  • the width of the semiconductor light emitting device is 50 ⁇ m
  • the width of the assembly hole is formed to be 55 ⁇ m, and it has been confirmed that it is effective in terms of assembly time to have a gap within approximately 5 ⁇ m. .
  • the gap difference provides an efficient assembly time
  • a new problem may arise in a process such as etching or electrode connection performed after assembly of the semiconductor light emitting device.
  • the error range of electrode arrangement should be managed to the level of ⁇ 3 ⁇ m, which is the most important key factor in the panel process yield.
  • the error range of the assembly interval may be a maximum of 5 ⁇ m.
  • the error range acts as an error in the arrangement of electrode formations, and thus exceeds the appropriate error range of ⁇ 3 ⁇ m, resulting in a high probability of occurrence of short and open defects. You lose.
  • a display device for solving the above-described problem and a method of manufacturing the same will be described below with reference to FIGS. 13 to 21.
  • FIG. 13 is a flowchart specifically illustrating a method of manufacturing a display device according to another exemplary embodiment of the present invention.
  • the substrate may be a flexible substrate.
  • the substrate may include glass or polyimide (PI).
  • the assembly electrode may be implemented as, for example, a transparent electrode (ITO), a single layer of molybdenum or a multilayer structure of molybdenum and aluminum.
  • ITO transparent electrode
  • the assembly electrodes are configured as a pair, causing a voltage difference between the assembly electrodes.
  • the primary goal of forming the assembly electrode is to induce a dielectrophoresis (DEP) phenomenon due to an electric field during self-assembly to fix the semiconductor light emitting device in the assembly hole.
  • DEP dielectrophoresis
  • the dielectrophoresis phenomenon refers to a phenomenon in which the polarizable particles are attracted toward a large or small electric field when polarizable particles exist in an uneven electric field.
  • the role of the assembly electrode is not only to fix the semiconductor light emitting element in the assembly hole, but to set the arrangement or shape of the assembly electrode so that the semiconductor light emitting element can be assembled at a specific position in the assembly hole. .
  • a specific embodiment for this will be described later in 14.
  • an insulating layer is deposited thereon (S1320). As described above, the insulating layer protects the assembly electrode from fluid during self-assembly, and prevents leakage current in the process of applying a voltage to the assembly electrode.
  • the assembly hole is formed at a position overlapping with at least one assembly electrode among the pair of assembly electrodes.
  • a metal reflective layer may be formed under the assembly hole.
  • the metal reflective layer may include a plurality of layers having different refractive indices to reflect light emitted below the semiconductor light emitting device.
  • a material having a relatively high refractive index and a material having a low refractive index may be repeatedly stacked.
  • an adhesive layer for stably fixing the semiconductor light emitting device may be included under the assembly hole.
  • the adhesive layer may be, for example, an organic material such as polydimethylsiloxane (PDMS), polyethylene terephthalate (PET), or polyurethane film.
  • a semiconductor light emitting device (LED) having a magnetic layer is provided in the fluid in which the substrate having the assembly hole is located (S1340). Thereafter, the semiconductor light emitting device (LED) is brought into contact with the assembly hole by using an assembly device having a magnetic material on the upper portion of the substrate (S1350).
  • the semiconductor light emitting device is, for example, an LED (Micro-LED) having a size of a micrometer unit for realizing a large-area display device.
  • LED Micro-LED
  • a pair of assembly electrodes formed at the bottom of the assembly hole generates a non-uniform electric field in the assembly hole by applying a voltage, so that the semiconductor light emitting device (LED) moves in a specific direction and is assembled at a specific position in the assembly hole. make it possible (S1360).
  • an AC voltage is applied to one assembly electrode of the pair of assembly electrodes, and the other assembly electrode is grounded to generate an electric field between the two assembly electrodes.
  • the non-polar semiconductor light emitting device Due to the difference in voltage applied to the pair of assembly electrodes, the non-polar semiconductor light emitting device has a gene polarization phenomenon, and then, while the voltage is applied, it has the properties of polarized particles, due to the DEP force. Can be affected.
  • the AC voltage may be varied in the range of 5V to 20V. It is preferable to refrain from applying an excessively large voltage as it may cause diode operation of the semiconductor light emitting device to be directly/indirectly assembled.
  • a step of forming a wiring electrode electrically connected to the semiconductor light emitting device to the substrate on which the semiconductor light emitting device is assembled may be added.
  • a step of transferring the semiconductor light emitting device assembled on the first substrate to a second substrate by using the substrate as a first substrate may be added.
  • the second substrate may be a donor substrate for transfer to another substrate, and may be a wiring substrate or a final substrate on which wiring electrodes are already formed.
  • a transistor for driving an active matrix may be provided on the final substrate.
  • the transferring may include forming a wiring electrode and a conductive adhesive layer on the second substrate, and applying the first substrate to the conductive adhesive layer so that the semiconductor light emitting device of the first substrate is aligned with the wiring electrode. It may include an alignment step attached to.
  • the alignment is performed by horizontally moving any one of the donor substrate and the wiring board with respect to the other, and then vertically moving the other one. Thereafter, the semiconductor light emitting element of the donor substrate and the position of the assembly groove of the wiring board corresponding to the semiconductor light emitting element are inspected to overlap each other by a camera sensor, and if overlapped, the semiconductor light emitting element is assembled to fit the assembly groove.
  • FIG. 14 is a view showing an embodiment of an assembly electrode for forming a non-uniform electric field of FIG.
  • a pair of assembly electrodes 1111 and 1112 may be overlapped with the assembly hole 1102 to be disposed under the assembly hole 1102.
  • the assembly hole 1102 is formed surrounded by a partition wall 1130.
  • the pair of assembly electrodes 1111 and 1112 may be longitudinally arranged on the substrate in a row, and a plurality of assembly holes may be provided above the assembly electrodes. However, the shape of the assembly electrode overlapping the assembly hole has a pattern to form an uneven electric field.
  • the assembly electrodes 1111 and 1112 overlapping the assembly hole 1102 have a plurality of separation distances d1 and d2.
  • the separation distance d1 is longer than the separation distance d2. That is, the assembly electrodes 1111 and 1112 are not arranged at least horizontally inside the assembly hole.
  • the dielectric force acts from d1 to d2.
  • FIG. 15 is a view showing the strength of an electric field according to a separation distance between the assembled electrodes based on the assembled electrode shown in FIG. 14.
  • the separation distance between the assembly electrodes 1111 and 1112 becomes shorter as it goes down from the top to the bottom.
  • FIG. 15(b) is a simulation graph showing the strength of an electric field according to the separation distances (20 ⁇ m, 15 ⁇ m, 5 ⁇ m) between the assembled electrodes of FIG. 15(a).
  • an electric field strength of about 110 kV/m exists within the range of ⁇ 10 ⁇ m of the assembled electrode.
  • an electric field strength of about 60 kV/m exists within the range of ⁇ 10 ⁇ m of the assembled electrode.
  • the strength of the electric field increases, and the direction of the dielectrophoretic force is also directed from the 20 ⁇ m separation distance to the 5 ⁇ m separation distance.
  • FIG. 16 is a diagram illustrating a semiconductor light emitting device assembled in an assembly hole of a substrate having an assembly electrode of FIG. 14.
  • the semiconductor light emitting device 1000 is a horizontal semiconductor in a circular shape provided with a first conductive semiconductor layer 1030, an insulating layer 1070, and a magnetic layer 1050 when viewed from the top.
  • a light-emitting element Take a light-emitting element as an example.
  • the present invention is not limited thereto.
  • a second conductive type semiconductor layer is present under the magnetic layer 1050.
  • the assembly hole 1102 is provided with the assembly electrodes 1111 and 1112 as shown in FIG. 14, when voltage is applied, the assembly hole 1102 is uneven according to the separation distance of the assembly electrodes.
  • An electric field is created.
  • the non-uniform electric field may occur in both a direction horizontal to the substrate in the assembly hole 1102 and a direction perpendicular to the substrate, but from the viewpoint of assembling the semiconductor light emitting device, the non-uniform electric field generated in the horizontal direction is important. This is because the direction of the DEP force in the assembly hole is determined by the non-uniform electric field generated in the horizontal direction.
  • the direction of the dielectrophoretic force corresponds to a region in which the electric field strength is strong in the horizontal direction in the assembly hole.
  • a dielectrophoretic force is generated in the downward direction of the assembly hole 1102 (a region below the assembly hole when viewed from a plan view). Accordingly, when the semiconductor light-emitting device 1000 contacts the assembly hole 1102 in a fluid, the semiconductor light-emitting device 1000 is positioned downward of the assembly hole 1102 by the dielectric force.
  • FIG. 17 is a plan view showing a shape after a wiring electrode is formed on the semiconductor light emitting device of FIG. 16.
  • the specific direction coincides with the direction in which the dielectrophoretic force acts.
  • a second conductive type electrode 1781 and a second wiring electrode 1780 electrically connected to the magnetic layer 1050 are formed on the semiconductor light emitting device 1000. Since the second conductive type semiconductor layer is located under the magnetic layer 1050, the second wiring electrode 1780 is for electrically connecting the second conductive type semiconductor layer.
  • first conductive type electrode 1791 and a first wiring electrode 1790 electrically connected to the first conductive type semiconductor layer 1030 are formed.
  • FIG. 18 is a cross-sectional view of a semiconductor light emitting device having wiring electrodes formed along the F-F line of FIG. 17.
  • a semiconductor light emitting device including a first conductive type semiconductor layer 1030, a second conductive type semiconductor layer 1010, and a magnetic layer 1050 in the assembly hole 1102 of the substrate 1100 Assembled.
  • a planarization process for a wiring process is preceded over the semiconductor light emitting device, and an insulating material 1870 is deposited accordingly.
  • the semiconductor light emitting device is assembled to be biased in one direction of the assembly hole 1102 due to the influence of the dielectric force induced by the assembly electrode, and the assembly interval of G in relation to the assembly hole 1102 Have.
  • a subsequent wiring process in consideration of the predetermined assembly interval of G can minimize an alignment error that may occur during electrode formation.
  • a very large number of semiconductor light emitting devices have to be assembled in an assembly hole of a substrate.
  • the process of forming electrode holes collectively for a plurality of devices rather than individual devices is preceded.
  • the correct positions of the first conductive type semiconductor layer and the second conductive type semiconductor layer must be etched, and if the etching position is incorrect, a defect such as a short is caused in the subsequent wiring process. It is directly connected.
  • the semiconductor light emitting device has the same structure as the semiconductor light emitting device shown in FIG. 18 and all of the plurality of semiconductor light emitting devices are assembled at a specific position in the assembly hole, it is necessary to consider the error range of the assembly interval occurring during the assembly of the semiconductor light emitting device. Without, it is possible to collectively perform a process of forming the electrode hole by reflecting the difference in the preset assembly interval.
  • a first conductive type electrode 1791 and a first wiring electrode 1790 are stably formed on the first conductive type semiconductor layer 1030, and a first conductive type electrode 1790 is formed on the magnetic layer 1050.
  • a two-conductive electrode 1781 and a second wiring electrode 1780 may be formed.
  • 19 is a view showing another embodiment of an assembly electrode for forming a non-uniform electric field.
  • the assembly electrodes 1911 and 1912 of FIG. 19 are designed to act in the direction of the center of the assembly hole 1102. .
  • the present invention is not limited to the above embodiments, and for example, the assembly electrode having a plurality of separation distances may be formed, and the semiconductor light emitting device may be designed to be assembled in the direction of the separation distance having the minimum value among the separation distances. .
  • FIG. 19(a) shows an assembly hole 1102 surrounded by a partition wall 1130 and assembly electrodes 1911 and 1912 formed below it.
  • the first assembly electrode 1911 and the second assembly electrode 1912 overlapping with the assembly hole 1102 have a symmetrical structure and have a protrusion protruding toward the center of the assembly hole 1102.
  • a separation distance between the first assembly electrode 1911 and the second assembly electrode 1912 is formed to be shorter than the horizontal length of the semiconductor light emitting device to be assembled.
  • FIG. 19(b) is a first conductive semiconductor layer 1030, an insulating layer 1070, and a magnetic layer 1050 assembled in an assembly hole 1102 of the substrate on which the assembly electrodes 1911 and 1912 of FIG. 19(a) are formed.
  • a semiconductor light emitting device 1000 having) is shown. As described above, a dielectrophoretic force acts in the direction of the center of the assembly hole 1102, and the semiconductor light emitting device 1000 is assembled at the center of the assembly hole 1102.
  • 20 is a view showing a shape of a conventional assembly electrode and a defect phenomenon after formation of a semiconductor light emitting device and a wiring electrode assembled accordingly.
  • the assembly electrodes 2011 and 2012 are disposed horizontally in the vertical direction. Therefore, for example, even if a voltage is applied to the assembly electrodes 2011 and 2012, a uniform electric field is formed in the assembly hole 1102 surrounded by the partition wall 1130.
  • FIG. 20(b) is a view showing the semiconductor light emitting device 1000 fixed by the uniform electric field shown in FIG. 20(a).
  • the semiconductor light emitting device 1000 may be fixed at arbitrary positions in the partition wall 1130 and the assembly hole 1102. Accordingly, there may be an assembly interval equal to the difference between the width of the semiconductor light emitting device 1000 and the width of the assembly hole 1102.
  • the electrode hole for the wiring process is the semiconductor light emitting device 1000 ) Is formed on the assumption that it is located in the center of the assembly hole 1102.
  • FIG. 20(c) shows a defect phenomenon that may appear after performing a subsequent wiring process for the semiconductor light emitting device 1000 assembled to be biased in one direction of the assembly hole 1102 as shown in FIG. 20(b). It is a diagram showing. In this case, the electrode hole and wiring process is performed on the assumption that, for example, the semiconductor light emitting device is formed based on the center of the assembly hole.
  • a first conductive type electrode 2091 and a first wiring electrode 2090 are formed in the center of the assembly hole 1102.
  • a second conductive type electrode 2080 and a second wiring electrode 2081 were formed on the magnetic layer 1050 as well.
  • the first conductive type semiconductor layer 1030 Is not positioned exactly on the top. That is, the region where the electrode 2091 is formed includes the first conductive type semiconductor layer 1030, the insulating layer 1070, and the magnetic layer 1050. Therefore, the first conductive type semiconductor layer 1030 and the second conductive type semiconductor layer under the magnetic layer 1050 are electrically connected by the same electrode.
  • the semiconductor layers are energized and there is no voltage difference, so the semiconductor light emitting device 1000 emit light. It cannot function as a diode.
  • 21 are optical images showing differences in electrode hole formation positions between actually assembled semiconductor light emitting devices according to the shape of the assembled electrode.
  • FIG. 21(a) is an optical image of a semiconductor light emitting device 2100 provided with an assembly electrode forming a non-uniform electric field in a horizontal direction with a substrate according to the present invention.
  • the semiconductor light emitting device 2100 includes a first conductive type semiconductor layer, a second conductive type semiconductor layer 2110 and 2111, an insulating layer 2170, and a magnetic layer 2150. do.
  • the semiconductor light emitting device 2100 is observed from the top as shown in the optical image of FIG. 21(a) by the magnetic layer 2150 disposed in a strip shape on the second conductive type semiconductor layer
  • the semiconductor layers 2110 and 2111 are divided into two regions.
  • the semiconductor light emitting device 2100 is assembled in a specific direction of the assembly hole 2102, and in consideration of this, electrode holes 2182 and 2192 are formed.
  • first electrode hole 2192 for electrically connecting the first conductive type semiconductor layer is accurately positioned above the first conductive type semiconductor layer, and the insulating layer 2170 is surrounded by the periphery thereof.
  • second electrode holes 2182 for electrically connecting the second conductive semiconductor layers 2110 and 2111 are formed in the magnetic layer 2150 and the second conductive semiconductor layers 2110 and 2111. In this case, since the second conductive type semiconductor layers 2110 and 2111 are electrically connected through the magnetic layer 2150, the location of the second electrode hole 2182 is not a problem.
  • FIG. 21B is an optical image of a semiconductor light emitting device 2102 provided with an assembly electrode that forms a uniform electric field in a horizontal direction with a substrate according to the prior art.
  • the semiconductor light emitting device 2101 includes a first conductive type semiconductor layer 2131, a second conductive type semiconductor layer 2112 and 2113, an insulating layer 2171, and a magnetic layer 2151. ).
  • the semiconductor light emitting device 2101 is assembled at an arbitrary position in the assembly hole 2102, and the electrode holes 2183 and 2193 are formed based on the center position of the assembly hole 2103.
  • the electrode holes 2183 and 2193 are separated from the semiconductor light emitting device 2101 and the assembly hole 2103. It was formed without reflecting the assembly gap between.
  • the first electrode hole 2191 for electrically connecting the first conductive type semiconductor layer 2131 is the first conductive type semiconductor layer 2131 and the insulating layer 2171.
  • a second electrode hole 2183 for electrically connecting the second conductive semiconductor layer is formed on the magnetic layer 2151.
  • the electrodes formed through the first electrode hole 2191 are the first conductive type semiconductor layer 2131, the insulating layer 2171, and the second It is formed at the boundary of the conductive semiconductor layer 2112. Therefore, when a voltage is applied to an individual semiconductor layer to drive the semiconductor light emitting device 2101, the first conductive type semiconductor layer 2131 and the second conductive type semiconductor layers 2112 and 2113 are electrically connected to the semiconductor The light-emitting element 2101 cannot function as a light-emitting diode.
  • the present invention it is possible to pre-set the assembly distance between the assembly hole and the semiconductor light emitting device, which may be a problem in the self-assembly method. Therefore, by performing the subsequent electrode hole and wiring process based on the set assembly interval, short and open defects that may occur in the wiring process can be minimized.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)

Abstract

본 명세서에서는 불균일한 전기장을 형성할 수 있는 조립전극이 구비된 조립 홀에 조립되는 마이크로 LED디스플레이 장치 및 이의 제조 방법을 개시한다. 여기서 본 발명의 일 실시예에 따른 디스플레이 장치는, 기판; 상기 기판 상에 이격 배치되는 제 1조립전극 및 제 2조립전극; 상기 제 1조립전극 및 상기 제 2조립전극의 상부에 증착되는 절연층; 상기 절연층 상에 형성되는 화소 영역을 정의하는 조립 홀; 상기 조립 홀에 조립(assembly)되는 반도체 발광 소자; 및 상기 반도체 발광 소자와 전기적으로 연결되는 배선전극; 을 포함하고, 상기 제 1조립전극 및 상기 제 2조립전극은, 인가되는 전압에 의해 상기 조립 홀 내 불균일한 전기장을 생성하도록 하는 패턴을 가지며, 상기 반도체 발광 소자는 상기 불균일한 전기장에 기초하여, 특정 방향으로 이동 후 상기 조립 홀 내 특정 위치에 조립되는 것을 특징으로 한다.

Description

마이크로 LED를 이용한 디스플레이 장치 및 이의 제조 방법
본 발명은 디스플레이 장치 관련 기술 분야에 적용 가능하며, 예를 들어 마이크로 LED(Light Emitting Diode)를 이용한 디스플레이 장치 및 이의 제조 방법에 관한 것이다.
최근에는 디스플레이 기술 분야에서 박형, 플렉서블 등의 우수한 특성을 가지는 디스플레이 장치가 개발되고 있다. 이에 반해, 현재 상용화된 주요 디스플레이는 LCD(Liquid Crystal Display)와 OLED(Organic Light Emitting Diodes)로 대표되고 있다.
그러나, LCD의 경우에 빠르지 않은 반응 시간과, 플렉서블의 구현이 어렵다는 문제점이 있고, OLED의 경우에 수명이 짧고, 양산 수율이 좋지 않다는 문제점이 있다.
한편, 발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 것으로 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다. 따라서, 상기 반도체 발광 소자를 이용하여 디스플레이를 구현하여, 전술한 문제점을 해결하는 방안이 제시될 수 있다. 상기 반도체 발광 소자는 필라멘트 기반의 발광 소자에 비해 긴 수명, 낮은 전력 소모, 우수한 초기 구동 특성, 및 높은 진동 저항 등의 다양한 장점을 갖는다.
이러한 반도체 발광소자의 크기는 최근에 수십 마이크로미터까지 줄어들었다. 따라서 상기 반도체 발광소자들을 이용하여 디스플레이 장치를 구현하는 경우, 매우 많은 수의 반도체 발광 소자들을 디스플레이 장치의 배선기판에 조립하여야 한다.
하지만 상기 조립과정에서, 배선기판의 원하는 위치에 수많은 반도체 발광소자를 정밀하게 위치시키는 것은 매우 어렵다는 문제점이 있다.
본 발명의 일 실시예의 목적은, 반도체 발광 소자를 이용한 디스플레이 장치 및 제조 방법을 제공하는 것이다.
본 발명의 일 실시예의 다른 목적은, 반도체 발광 소자를 기판에 조립할 때, 정밀한 위치제어가 가능한 디스플레이 장치 및 이의 제조 방법을 제공하는 것이다.
나아가, 본 발명의 일 실시예의 또 다른 목적은, 여기에서 언급하지 않은 다양한 문제점들도 해결하고자 한다. 당업자는 명세서 및 도면의 전 취지를 통해 이해할 수 있다.
상기 목적을 달성하기 위한 디스플레이 장치는, 기판; 상기 기판 상에 이격 배치되는 제 1조립전극 및 제 2조립전극; 상기 제 1조립전극 및 상기 제 2조립전극의 상부에 증착되는 절연층; 상기 절연층 상에 형성되는 화소 영역을 정의하는 조립 홀; 상기 조립 홀에 조립(assembly)되는 반도체 발광 소자; 및 상기 반도체 발광 소자와 전기적으로 연결되는 배선전극; 을 포함하고, 상기 제 1조립전극 및 상기 제 2조립전극은, 인가되는 전압에 의해 상기 조립 홀 내 불균일한 전기장을 생성하도록 하는 패턴을 가지며, 상기 반도체 발광 소자는 상기 불균일한 전기장에 기초하여, 특정 방향으로 이동 후 상기 조립 홀 내 특정 위치에 조립되는 것을 특징으로 한다.
실시예로서, 상기 조립 홀 내 특정 위치는 상기 조립 홀 내 생성된 불균일한 전기장에서, 상대적으로 전기장의 세기가 강한 영역에 대응하는 것을 특징으로 한다.
실시예로서, 상기 제 1조립전극 및 상기 제 2조립전극은 상기 조립 홀과 오버랩되는 위치에 형성되고, 상기 제 1조립전극 및 상기 제 2조립전극의 이격 거리는 상기 반도체 발광 소자의 가로 길이보다 짧은 것을 특징으로 한다.
실시예로서, 상기 이격 거리는, 서로 다른 적어도 두 개 이상의 값을 가지고, 상기 반도체 발광 소자는 상기 이격 거리 중 최소값을 가지는 이격 거리의 방향으로 조립되는 것을 특징으로 한다.
실시예로서, 상기 제 1조립전극 및 상기 제 2조립전극 중 적어도 하나는 상기 조립 홀과 오버랩되는 위치에 형성된 것을 특징으로 한다.
실시예로서, 상기 제 1조립전극 및 상기 제 2조립전극은 대칭 구조를 이루며, 상기 조립 홀의 중심을 향해 돌출되는 돌출부를 구비하고, 상기 반도체 발광 소자는 상기 조립 홀의 중심 위치에 조립되는 것을 특징으로 한다.
실시예로서, 상기 조립 홀의 너비는 상기 반도체 발광 소자의 가로 길이보다 길고, 상기 조립 홀의 깊이는 상기 반도체 발광 소자의 세로 길이보다 큰 것을 특징으로 한다.
실시예로서, 상기 반도체 발광 소자는 제 1도전형 반도체층, 활성층, 제 2도전형 반도체층 및 자성층을 포함한다.
실시예로서, 상기 기판은 액티브 매트릭스 구동을 하기 위한 트랜지스터가 구비된 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법은, 제 1기판 상에 이격 배치되는 한 쌍의 조립전극을 형성하는 단계; 상기 한 쌍의 조립전극이 형성된 기판에 절연층을 증착하는 단계; 상기 절연층을 증착한 기판에 조립 홀을 형성하는 단계; 상기 조립 홀에 대응하는 형상을 가지며, 자성층을 구비하는 반도체 발광 소자를 제공하는 단계; 자성체를 갖는 조립 장치를 이용하여 상기 반도체 발광 소자를 상기 기판의 상기 조립 홀에 접촉하는 단계; 및 상기 조립 홀의 하부에 형성된 상기 한 쌍의 조립전극에 전압을 인가하여, 상기 반도체 발광 소자를 상기 조립 홀의 특정 위치에 조립하는 단계를 포함하고, 상기 한 쌍의 조립전극은 상기 인가되는 전압에 의해 상기 조립 홀 내 불균일한 전기장을 생성하도록 하는 패턴을 가지며, 상기 반도체 발광 소자는 상기 불균일한 전기장에 기초하여, 상기 조립 홀 내 상기 전기장의 세기가 강한 방향으로 조립되는 것을 특징으로 한다.
실시예로서, 상기 1기판 상에 조립된 상기 반도체 발광 소자를 제 2기판으로 전사하는 단계를 포함한다.
실시예로서, 상기 제 2기판으로 전사하는 단계는, 상기 제 2기판에 배선 전극 및 전도성 접착층을 형성하는 단계 및 상기 제 1기판의 상기 반도체 발광 소자가 상기 배선 전극에 얼라인(Align)되도록 상기 제 1기판을 상기 전도성 접착층에 부착하는 단계를 포함한다.
실시예로서, 상기 조립 홀을 형성하는 단계는 상기 한 쌍의 조립전극 중 적어도 하나의 조립전극과 오버랩되는 위치에 상기 조립 홀을 형성하는 단계를 포함한다.
실시예로서, 상기 반도체 발광 소자를 조립하는 단계는, 상기 한 쌍의 조립전극 중 하나의 조립전극에는 교류 전압을 인가하고, 다른 하나의 조립전극은 접지하는 단계를 포함한다.
실시예로서, 상기 반도체 발광 소자는 마이크로미터 단위의 크기를 가진 LED(Micro-LED)인 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 반도체 발광 소자를 이용한 디스플레이 장치 및 제조 방법을 제공할 수 있다.
구체적으로, 복수의 반도체 발광 소자를 유체 내에서 자가 조립하는 경우, 조립 홀의 불균일한 전기장을 형성하도록 제 1조립전극 및 제 2조립전극의 형상 및 배치를 조절하여, 상기 조립 홀의 특정 위치에 정밀하게 상기 반도체 발광 소자를 조립할 수 있다.
따라서, 상기 조립 홀과 상기 반도체 발광 소자의 너비 차이에 의해 발생하는 조립 오차를 최소화하고, 이후 평탄화 공정 및 전극형성 공정에서 발생하는 칩의 쇼트(Short) 또는 오픈(Open) 불량을 감소시키는 기술적 효과가 있다.
나아가, 본 발명의 또 다른 일실시예에 따르면, 여기에서 언급하지 않은 추가적인 기술적 효과들도 있다. 당업자는 명세서 및 도면의 전취지를 통해 이해할 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일실시예를 나타내는 개념도이다.
도 2는 도 1의 A부분의 부분 확대도 이다.
도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 절단된 단면도들이다.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러 가지 형태를 나타내는 개념도들이다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이다.
도 8은 도 7의 라인 D-D를 따라 절단된 단면도이다.
도 9는 도 8의 수직형 반도체 발광 소자를 나타내는 개념도이다.
도 10은 본 발명의 다른 실시예에 따른 반도체 발광 소자의 구조를 개략적으로 도시한 도면이다.
도 11은 도 10에 도시된 구조를 갖는 반도체 발광 소자가 자가조립 방식에 의해 기판에 조립되는 방법의 일 실시예를 나타내는 도면이다.
도 12는 도 11의 E부분을 확대한 도면이다.
도 13은 본 발명의 다른 실시예에 따른 디스플레이 장치의 제조 방법을 구체적으로 나타내는 순서도이다.
도 14는 도 13의 불균일한 전기장을 형성하기 위한 조립전극에 대한 일 실시예를 나타내는 도면이다.
도 15는 도 14에 도시된 조립전극을 기초로, 조립전극간의 이격 거리에 따른 전기장의 세기를 나타내는 도면이다.
도 16은 도 14의 조립전극을 구비한 기판의 조립 홀에 조립되는 반도체 발광 소자를 나타내는 도면이다.
도 17은 도 16의 반도체 발광 소자의 상부에 배선전극을 형성한 후의 형상을 나타내는 평면도이다.
도 18은 도 17의 F-F라인을 따라 절단한 배선전극이 형성된 반도체 발광 소자의 단면도이다.
도 19는 불균일한 전기장을 형성하기 위한 조립전극에 대한 다른 실시예를 나타내는 도면이다.
도 20은 종래 조립전극의 형상 및 이에 따라 조립된 반도체 발광 소자와 배선전극 형성 후의 불량현상을 나타내는 도면이다.
도 21은 조립전극의 형상에 따라 실제 조립된 반도체 발광 소자들간의 전극홀 형성 위치의 차이를 나타내는 광학 이미지들이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
나아가, 설명의 편의를 위해 각각의 도면에 대해 설명하고 있으나, 당업자가 적어도 2개 이상의 도면을 결합하여 다른 실시예를 구현하는 것도 본 발명의 권리범위에 속한다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치는 단위 화소 또는 단위 화소의 집합으로 정보를 표시하는 모든 디스플레이 장치를 포함하는 개념이다. 따라서 완성품에 한정하지 않고 부품에도 적용될 수 있다. 예를 들어 디지털 TV의 일 부품에 해당하는 패널도 독자적으로 본 명세서 상의 디스플레이 장치에 해당한다. 완성품으로는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 데스크 탑 컴퓨터 등이 포함될 수 있다.
그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품 형태이라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술 분야의 당업자라면 쉽게 알 수 있을 것이다.
또한, 당해 명세서에서 언급된 반도체 발광 소자는 LED, 마이크로 LED 등을 포함하는 개념이며, 혼용되어 사용될 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일실시예를 나타내는 개념도이다.
도 1에 도시된 바와 같이, 디스플레이 장치(100)의 제어부(미도시)에서 처리되는 정보는 플렉서블 디스플레이(flexible display)를 이용하여 표시될 수 있다.
플렉서블 디스플레이는, 예를 들어 외력에 의하여 휘어질 수 있는, 또는 구부러질 수 있는, 또는 비틀어질 수 있는, 또는 접힐 수 있는, 또는 말려질 수 있는 디스플레이를 포함한다.
나아가, 플렉서블 디스플레이는, 예를 들어 기존의 평판 디스플레이의 디스플레이 특성을 유지하면서, 종이와 같이 휘어지거나, 또는 구부리거나, 또는 접을 수 있거나 또는 말 수 있는 얇고 유연한 기판 위에 제작되는 디스플레이가 될 수 있다.
상기 플렉서블 디스플레이가 휘어지지 않는 상태(예를 들어, 무한대의 곡률반경을 가지는 상태, 이하 제1상태라 한다)에서는 상기 플렉서블 디스플레이의 디스플레이 영역이 평면이 된다. 상기 제1상태에서 외력에 의하여 휘어진 상태(예를 들어, 유한의 곡률 반경을 가지는 상태, 이하, 제2상태라 한다)에서는 상기 디스플레이 영역이 곡면이 될 수 있다. 도 1에 도시된 바와 같이, 상기 제2상태에서 표시되는 정보는 곡면상에 출력되는 시각 정보가 될 수 있다. 이러한 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 독자적으로 제어됨에 의하여 구현된다. 상기 단위 화소는, 예를 들어 하나의 색을 구현하기 위한 최소 단위를 의미한다.
상기 플렉서블 디스플레이의 단위 화소는 반도체 발광 소자에 의하여 구현될 수 있다. 본 발명에서는 전류를 빛으로 변환시키는 반도체 발광 소자의 일 종류로서 발광 다이오드(Light Emitting Diode: LED)를 예시한다. 상기 발광 다이오드는 작은 크기로 형성되며, 이를 통하여 상기 제2상태에서도 단위 화소의 역할을 할 수 있게 된다.
상기 발광 다이오드를 이용하여 구현된 플렉서블 디스플레이에 대하여, 이하 도면들을 참조하여 보다 상세히 설명한다.
도 2는 도 1의 A부분의 부분 확대도 이다.
도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 절단된 단면도들이다.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러 가지 형태를 나타내는 개념도들이다.
도 2, 도 3a 및 도 3b에 도시된 바와 같이, 반도체 발광 소자를 이용한 디스플레이 장치(100)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치(100)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.
도 1에 도시된 디스플레이 장치(100)는, 도 2에 도시된 바와 같이 기판(110), 제1전극(120), 전도성 접착층(130), 제2전극(140) 및 적어도 하나의 반도체 발광 소자(150)를 포함한다.
기판(110)은 플렉서블 기판일 수 있다. 예를 들어, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 기판(110)은 유리나 폴리이미드(PI, Polyimide)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면, 예를 들어 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등 어느 것이라도 사용될 수 있다. 또한, 상기 기판(110)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다.
상기 기판(110)은 제1전극(120)이 배치되는 배선기판이 될 수 있으며, 따라서 상기 제1전극(120)은 기판(110) 상에 위치할 수 있다.
도 3a에 도시된 바와 같이 절연층(160)은 제1전극(120)이 위치한 기판(110) 상에 배치될 수 있으며, 상기 절연층(160)에는 보조전극(170)이 위치할 수 있다. 이 경우에, 상기 기판(110)에 절연층(160)이 적층된 상태가 하나의 배선기판이 될 수 있다. 보다 구체적으로, 절연층(160)은 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성이 있고, 유연성 있는 재질로, 상기 기판(110)과 일체로 이루어져 하나의 기판을 형성할 수 있다.
보조전극(170)은 제1전극(120)과 반도체 발광 소자(150)를 전기적으로 연결하는 전극으로서, 절연층(160) 상에 위치하고, 제1전극(120)의 위치에 대응하여 배치된다. 예를 들어, 보조전극(170)은 닷(dot) 형태이며, 절연층(160)을 관통하는 전극홀(171)에 의하여 제1전극(120)과 전기적으로 연결될 수 있다. 상기 전극홀(171)은 비아홀에 도전물질이 채워짐에 의하여 형성될 수 있다.
도 2 또는 도 3a에 도시된 바와 같이, 절연층(160)의 일면에는 전도성 접착층(130)이 형성되나, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 절연층(160)과 전도성 접착층(130)의 사이에 특정 기능을 수행하는 레이어가 형성되거나, 절연층(160)이 없이 전도성 접착층(130)이 기판(110)상에 배치되는 구조도 가능하다. 전도성 접착층(130)이 기판(110)상에 배치되는 구조에서는 전도성 접착층(130)이 절연층의 역할을 할 수 있다.
상기 전도성 접착층(130)은 접착성과 전도성을 가지는 층이 될 수 있으며, 이를 위하여 상기 전도성 접착층(130)에서는 전도성을 가지는 물질과 접착성을 가지는 물질이 혼합될 수 있다. 또한 전도성 접착층(130)은 연성을 가지며, 이를 통하여 디스플레이 장치에서 플렉서블 기능을 가능하게 한다.
이러한 예로서, 전도성 접착층(130)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 상기 전도성 접착층(130)은 두께를 관통하는 Z 방향으로는 전기적 상호 연결을 허용하나, 수평적인 X-Y 방향으로는 전기 절연성을 가지는 레이어로서 구성될 수 있다. 따라서 상기 전도성 접착층(130)은 Z축 전도층으로 명명될 수 있다(다만, 이하 '전도성 접착층'이라 한다).
상기 이방성 전도성 필름은 이방성 전도매질(anisotropic conductive medium)이 절연성 베이스부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 이방성 전도매질에 의하여 전도성을 가지게 된다. 이하, 상기 이방성 전도성 필름에는 열 및 압력이 가해지는 것으로 설명하나, 상기 이방성 전도성 필름이 부분적으로 전도성을 가지기 위하여 다른 방법이 적용될 수도 있다. 전술한 다른 방법은, 예를 들어 상기 열 및 압력 중 어느 하나만이 가해지거나 UV 경화 등이 될 수 있다.
또한, 상기 이방성 전도매질은 예를 들어, 도전볼이나 전도성 입자가 될 수 있다. 예를 들어, 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 도전볼에 의하여 전도성을 가지게 된다. 이방성 전도성 필름은 전도성 물질의 코어가 폴리머 재질의 절연막에 의하여 피복된 복수의 입자가 함유된 상태가 될 수 있으며, 이 경우에 열 및 압력이 가해진 부분이 절연막이 파괴되면서 코어에 의하여 도전성을 가지게 된다. 이때, 코어의 형태는 변형되어 필름의 두께방향으로 서로 접촉하는 층을 이룰 수 있다. 보다 구체적인 예로서, 열 및 압력은 이방성 전도성 필름에 전체적으로 가해지며, 이방성 전도성 필름에 의하여 접착되는 상대물의 높이 차에 의하여 Z축 방향의 전기적 연결이 부분적으로 형성된다.
다른 예로서, 이방성 전도성 필름은 절연 코어에 전도성 물질이 피복된 복수의 입자가 함유된 상태가 될 수 있다. 이 경우에는 열 및 압력이 가해진 부분이 전도성 물질이 변형되어(눌러 붙어서) 필름의 두께방향으로 전도성을 가지게 된다. 또 다른 예로서, 전도성 물질이 Z축 방향으로 절연성 베이스 부재를 관통하여 필름의 두께방향으로 전도성을 가지는 형태도 가능하다. 이 경우에, 전도성 물질은 뽀족한 단부를 가질 수 있다.
상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재의 일면에 삽입된 형태로 구성되는 고정배열 이방성 전도성 필름(fixed array ACF)이 될 수 있다. 보다 구체적으로, 절연성 베이스 부재는 접착성을 가지는 물질로 형성되며, 도전볼은 상기 절연성 베이스 부재의 바닥 부분에 집중적으로 배치되며, 상기 베이스 부재에서 열 및 압력이 가해지면 상기 도전볼과 함께 변형됨에 따라 수직 방향으로 전도성을 가지게 된다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 이방성 전도성 필름은 절연성 베이스 부재에 도전볼이 랜덤하게 혼입된 형태나, 복수의 층으로 구성되며 어느 한 층에 도전볼이 배치되는 형태(double-ACF) 등이 모두 가능하다.
이방성 전도 페이스트는 페이스트와 도전볼의 결합 형태로서, 절연성 및 접착성의 베이스 물질에 도전볼이 혼합된 페이스트가 될 수 있다. 또한, 전도성 입자를 함유한 솔루션은 전도성 파티클 혹은 나노 입자를 함유한 형태의 솔루션이 될 수 있다.
다시 도3a를 참조하면, 제2전극(140)은 보조전극(170)과 이격하여 절연층(160)에 위치한다. 즉, 상기 전도성 접착층(130)은 보조전극(170) 및 제2전극(140)이 위치하는 절연층(160) 상에 배치된다.
절연층(160)에 보조전극(170)과 제2전극(140)이 위치된 상태에서 전도성 접착층(130)을 형성한 후에, 반도체 발광 소자(150)를 열 및 압력을 가하여 플립 칩 형태로 접속시키면, 상기 반도체 발광 소자(150)는 제1전극(120) 및 제2전극(140)과 전기적으로 연결된다.
도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입(flip chiptype)의 발광 소자가 될 수 있다.
예를 들어, 상기 반도체 발광 소자는 p형 전극(156), p형 전극(156)이 형성되는 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153) 및 n형 반도체층(153) 상에서 p형 전극(156)과 수평방향으로 이격 배치되는 n형 전극(152)을 포함한다. 이 경우, p형 전극(156)은 도3에 도시된, 보조전극(170)과 전도성 접착층(130)에 의하여 전기적으로 연결될 수 있고, n형 전극(152)은 제2전극(140)과 전기적으로 연결될 수 있다.
다시 도 2, 도 3a 및 도 3b를 참조하면, 보조전극(170)은 일방향으로 길게 형성되어, 하나의 보조전극이 복수의 반도체 발광 소자(150)에 전기적으로 연결될 수 있다. 예를 들어, 보조전극을 중심으로 좌우의 반도체 발광 소자들의 p 형 전극들이 하나의 보조전극에 전기적으로 연결될 수 있다.
보다 구체적으로, 열 및 압력에 의하여 전도성 접착층(130)의 내부로 반도체 발광 소자(150)가 압입되며 이를 통하여 반도체 발광 소자(150)의 p형 전극(156)과 보조전극(170) 사이의 부분과, 반도체 발광 소자(150)의 n형 전극(152)과 제2전극(140) 사이의 부분에서만 전도성을 가지게 되고, 나머지 부분에서는 반도체 발광 소자의 압입이 없어 전도성을 가지지 않게 된다. 이와 같이, 전도성 접착층(130)은 반도체 발광 소자(150)와 보조전극(170) 사이 및 반도체 발광 소자(150)와 제2전극(140) 사이를 상호 결합시켜줄 뿐만 아니라 전기적 연결까지 형성시킨다.
또한, 복수의 반도체 발광 소자(150)는 발광 소자 어레이(array)를 구성하며, 발광 소자 어레이에는 형광체층(180)이 형성된다.
발광 소자 어레이는 자체 휘도 값이 상이한 복수의 반도체 발광 소자들을 포함할 수 있다. 각각의 반도체 발광 소자(150)는 단위 화소를 구성하며, 제1전극(120)에 전기적으로 연결된다. 예를 들어, 제1전극(120)은 복수 개일 수 있고, 반도체 발광 소자들은 예컨대 수 열로 배치되며, 각 열의 반도체 발광 소자들은 상기 복수 개의 제1전극 중 어느 하나에 전기적으로 연결될 수 있다.
또한, 반도체 발광 소자들이 플립 칩 형태로 접속되므로, 투명 유전체 기판에 성장시킨 반도체 발광 소자들을 이용할 수 있다. 또한, 상기 반도체 발광 소자들은 예컨대 질화물 반도체 발광 소자일 수 있다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다.
도3에 도시된 바와 같이, 반도체 발광 소자(150)의 사이에 격벽(190)이 형성될 수 있다. 이 경우, 격벽(190)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 전도성 접착층(130)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(150)가 삽입됨에 의하여 이방성 전도성 필름의 베이스 부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(190)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로 반사성 격벽이 별도로 구비될 수 있다. 이 경우에, 상기 격벽(190)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다. 화이트 절연체의 격벽을 이용할 경우 반사성을 높이는 효과가 있을 수 있고, 블랙 절연체의 격벽을 이용할 경우, 반사 특성을 가지는 동시에 대비비(contrast)를 증가시킬 수 있다.
형광체층(180)은 반도체 발광 소자(150)의 외면에 위치할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자고, 형광체층(180)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(180)은 개별 화소를 구성하는 적색 형광체(181) 또는 녹색 형광체(182)가 될 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(181)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자 상에 청색광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(182)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G), 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(120)의 각 라인을 따라 하나의 색상의 형광체가 적층될 수 있다. 따라서, 제1전극(120)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(140)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광 소자(150)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)의 단위 화소들을 구현할 수 있다.
또한, 대비비(contrast) 향상을 위하여 각각의 형광체층들의 사이에는 블랙 매트릭스(191)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(191)는 명암의 대조를 향상시킬 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
도 5a를 참조하면, 각각의 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주재료로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이 경우, 반도체 발광 소자는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색, 녹색 및 청색 반도체 발광 소자일 수 있다. 예컨대, 적색, 녹색 및 청색 반도체 발광 소자(R, G, B)가 교대로 배치되고, 적색, 녹색 및 청색 반도체 발광 소자에 의하여 적색(Red), 녹색(Green) 및 청색(Blue)의 단위 화소들이 하나의 화소(pixel)를 이루며, 이를 통하여 풀 칼라 디스플레이가 구현될 수 있다.
도 5b를 참조하면, 반도체 발광 소자는 황색 형광체층이 개별 소자 마다 구비된 백색 발광 소자(W)를 구비할 수 있다. 이 경우에는, 단위 화소를 이루기 위하여, 백색 발광 소자(W) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비될 수 있다. 또한, 이러한 백색 발광 소자(W) 상에 적색, 녹색, 및 청색이 반복되는 컬러 필터를 이용하여 단위 화소를 이룰 수 있다.
도 5c를 참조하면, 자외선 발광 소자(UV) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비되는 구조도 가능하다. 이와 같이, 반도체 발광 소자는 가시광선뿐만 아니라 자외선(UV)까지 전 영역에 사용 가능하며, 자외선(UV)이 상부 형광체의 여기원(excitation source)으로 사용 가능한 반도체 발광 소자의 형태로 확장될 수 있다.
본 예시를 다시 살펴보면, 반도체 발광 소자는 전도성 접착층 상에 위치되어, 디스플레이 장치에서 단위 화소를 구성한다. 반도체 발광 소자는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다.
이와 같은 개별 반도체 발광 소자(150)의 크기는 예를 들어, 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20 X 80㎛ 이하의 크기가 될 수 있다.
또한, 한 변의 길이가 10㎛인 정사각형의 반도체 발광 소자(150)를 단위 화소로 이용하여도 디스플레이 장치를 이루기 위한 충분한 밝기가 나타난다.
따라서, 단위 화소의 크기가 한 변이 600㎛, 나머지 한 변이 300㎛인 직사각형 화소인 경우를 예로 들면, 반도체 발광 소자의 거리가 상대적으로 충분히 크게 된다.
따라서, 이러한 경우, HD화질 이상의 고화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있게 된다.
상기에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치는 새로운 형태의 제조방법에 의하여 제조될 수 있다. 이하, 도 6을 참조하여 상기 제조 방법에 대하여 설명한다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법을 나타낸 단면도들이다.
도 6에 도시된 바와 같이, 먼저, 보조전극(170) 및 제2전극(140)이 위치된 절연층(160) 상에 전도성 접착층(130)을 형성한다. 배선기판(110)에 절연층(160)이 적층되며, 상기 배선기판(110)에는 제1전극(120), 보조전극(170) 및 제2전극(140)이 배치된다. 이 경우에, 제1전극(120)과 제2전극(140)은 상호 직교 방향으로 배치될 수 있다. 또한, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 배선기판(110) 및 절연층(160)은 각각 유리 또는 폴리이미드(PI)를 포함할 수 있다.
상기 전도성 접착층(130)은 예를 들어, 이방성 전도성 필름에 의하여 구현될 수 있으며, 이를 위하여 절연층(160)이 위치된 기판에 이방성 전도성 필름이 도포될 수 있다.
다음에, 보조전극(170) 및 제2전극(140)들의 위치에 대응하고, 개별 화소를 구성하는 복수의 반도체 발광 소자(150)가 위치된 임시기판(112)을, 상기 반도체 발광 소자(150)가 보조전극(170) 및 제2전극(140)와 마주하도록 배치한다.
이 경우에, 임시기판(112)은 반도체 발광 소자(150)를 성장시키는 성장 기판으로서, 사파이어(spire) 기판 또는 실리콘(silicon) 기판이 될 수 있다.
상기 반도체 발광 소자는 웨이퍼(wafer) 단위로 형성될 때, 디스플레이 장치를 이룰 수 있는 간격 및 크기를 가지도록 함으로써, 디스플레이 장치에 효과적으로 이용될 수 있다.
그 다음에, 배선기판과 임시기판(112)을 열 압착한다. 예를 들어, 배선기판과 임시기판(112)은 ACF 프레스 헤드를 적용하여 열 압착할 수 있다. 상기 열 압착에 의하여 배선기판과 임시기판(112)은 본딩(bonding)된다. 열 압착에 의하여 전도성을 갖는 이방성 전도성 필름의 특성에 의해 반도체 발광 소자(150)와 보조전극(170) 및 제2전극(140)의 사이의 부분만 전도성을 가지게 되며, 이를 통하여 전극들과 반도체 발광 소자(150)는 전기적으로 연결될 수 있다. 이 때에, 반도체 발광 소자(150)가 상기 이방성 전도성 필름의 내부로 삽입되며, 이를 통하여 반도체 발광 소자(150) 사이에 격벽이 형성될 수 있다.
그 다음에, 상기 임시기판(112)을 제거한다. 예를 들어, 임시기판(112)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다.
마지막으로, 상기 임시기판(112)을 제거하여 반도체 발광 소자들(150)을 외부로 노출시킨다. 필요에 따라, 반도체 발광 소자(150)가 결합된 배선기판 상을 실리콘 옥사이드(SiOx) 등을 코팅하여 투명 절연층(미도시)을 형성할 수 있다.
또한, 상기 반도체 발광 소자(150)의 일 면에 형광체층을 형성하는 단계를 더 포함할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 적색 형광체 또는 녹색 형광체가 상기 청색 반도체 발광 소자의 일면에 레이어를 형성할 수 있다.
이상에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법이나 구조는 여러 가지 형태로 변형될 수 있다. 그 예로서, 상기에서 설명된 디스플레이 장치에는 수직형 반도체 발광 소자도 적용될 수 있다.
또한, 이하 설명되는 변형예 또는 실시예에서는 앞선 예와 동일 또는 유사한 구성에 대해서는 동일, 유사한 참조번호가 부여되고, 그 설명은 처음 설명으로 갈음된다.
도 7은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이고, 도 8은 도 7의 라인 D-D를 따라 취한 단면도이며, 도 9은 도 8의 수직형 반도체 발광 소자를 나타내는 개념도이다.
본 도면들을 참조하면, 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광 소자를 이용한 디스플레이 장치가 될 수 있다.
상기 디스플레이 장치는 기판(210), 제1전극(220), 전도성 접착층(230), 제2전극(240) 및 적어도 하나의 반도체 발광 소자(250)를 포함한다.
기판(210)은 제1전극(220)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면 어느 것이라도 사용 가능할 것이다.
제1전극(220)은 기판(210) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 상기 제1 전극(220)은 데이터 전극의 역할을 하도록 이루어질 수 있다.
전도성 접착층(230)은 제1전극(220)이 위치하는 기판(210)상에 형성된다. 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치와 같이, 전도성 접착층(230)은 이방성 전도성 필름(Anisotropy Conductive Film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 다만, 본 실시 예에서도 이방성 전도성 필름에 의하여 전도성 접착층(230)이 구현되는 경우를 예시한다.
기판(210) 상에 제1전극(220)이 위치하는 상태에서 이방성 전도성 필름을 위치시킨 후에, 반도체 발광 소자(250)를 열 및 압력을 가하여 접속시키면, 상기 반도체 발광 소자(250)가 제1전극(220)과 전기적으로 연결된다. 이 때, 상기 반도체 발광 소자(250)는 제1전극(220) 상에 위치되도록 배치되는 것이 바람직하다.
상기 전기적 연결은 전술한 바와 같이, 이방성 전도성 필름에서 열 및 압력이 가해지면 부분적으로 두께방향으로 전도성을 가지기 때문에 생성된다. 따라서, 이방성 전도성 필름에서는 두께 방향으로 전도성을 가지는 부분과 전도성을 가지지 않는 부분으로 구획된다.
또한, 이방성 전도성 필름은 접착 성분을 함유하기 때문에, 전도성 접착층(230)은 반도체 발광 소자(250)와 제1전극(220) 사이에서 전기적 연결뿐만 아니라 기계적 결합까지 구현한다.
이와 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(250)의 크기는 예를 들어, 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 예를 들어, 20 X 80㎛ 이하의 크기가 될 수 있다.
상기 반도체 발광 소자(250)는 수직형 구조가 될 수 있다.
수직형 반도체 발광 소자들의 사이에는, 제1전극(220)의 길이 방향과 교차하는 방향으로 배치되고, 수직형 반도체 발광 소자(250)와 전기적으로 연결된 복수의 제2전극(240)이 위치한다.
도 9를 참조하면, 이러한 수직형 반도체 발광 소자는 p형 전극(256), p형 전극(256) 상에 형성된 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254)상에 형성된 n형 반도체층(253) 및 n형 반도체층(253) 상에 형성된 n형 전극(252)을 포함한다. 이 경우, 하부에 위치한 p형 전극(256)은 제1전극(220)과 전도성 접착층(230)에 의하여 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(252)은 후술하는 제2전극(240)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(250)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다시 도 8을 참조하면, 상기 반도체 발광 소자(250)의 일면에는 형광체층(280)이 형성될 수 있다. 예를 들어, 반도체 발광 소자(250)는 청색(B) 광을 발광하는 청색 반도체 발광 소자(251)이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 형광체층(280)이 구비될 수 있다. 이 경우에, 형광체층(280)은 개별 화소를 구성하는 적색 형광체(281) 및 녹색 형광체(282) 일 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(281)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자 상에 청색광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(282)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G), 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치에서 전술한 바와 같이, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
다시 본 실시예를 살펴보면, 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치하고, 반도체 발광 소자들(250)과 전기적으로 연결된다. 예를 들어, 반도체 발광 소자들(250)은 복수의 열로 배치되고, 제2전극(240)은 반도체 발광 소자들(250)의 열들 사이에 위치할 수 있다.
개별 화소를 이루는 반도체 발광 소자(250) 사이의 거리가 충분히 크기 때문에 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치될 수 있다.
제2전극(240)은 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있으며, 제1전극과 상호 수직한 방향으로 배치될 수 있다.
또한, 제2전극(240)과 반도체 발광 소자(250)는 제2전극(240)에서 돌출된 연결 전극에 의해 전기적으로 연결될 수 있다. 보다 구체적으로, 상기 연결 전극이 반도체 발광 소자(250)의 n형 전극이 될 수 있다. 예를 들어, n형 전극은 오믹(ohmic) 접촉을 위한 오믹 전극으로 형성되며, 상기 제2전극은 인쇄 또는 증착에 의하여 오믹 전극의 적어도 일부를 덮게 된다. 이를 통하여 제2전극(240)과 반도체 발광 소자(250)의 n형 전극이 전기적으로 연결될 수 있다.
다시 도 8을 참조하면, 상기 제2전극(240)은 전도성 접착층(230) 상에 위치될 수 있다. 경우에 따라, 반도체 발광 소자(250)가 형성된 기판(210) 상에 실리콘 옥사이드(SiOx) 등을 포함하는 투명 절연층(미도시)이 형성될 수 있다. 투명 절연층이 형성된 후에 제2전극(240)을 위치시킬 경우, 상기 제2전극(240)은 투명 절연층 상에 위치하게 된다. 또한, 제2전극(240)은 전도성 접착층(230) 또는 투명 절연층에 이격되어 형성될 수도 있다.
만약 반도체 발광 소자(250) 상에 제2전극(240)을 위치시키기 위하여는 ITO(Indium Tin Oxide)와 같은 투명 전극을 사용한다면, ITO 물질은 n형 반도체층과는 접착성이 좋지 않은 문제가 있다. 따라서, 본 발명은 반도체 발광 소자(250) 사이에 제2전극(240)을 위치시킴으로써, ITO와 같은 투명 전극을 사용하지 않아도 되는 이점이 있다. 따라서, 투명한 재료 선택에 구속되지 않고, n형 반도체층과 접착성이 좋은 전도성 물질을 수평 전극으로 사용하여 광추출 효율을 향상시킬 수 있다.
다시 도 8을 참조하면, 반도체 발광 소자(250) 사이에는 격벽(290)이 위치할 수 있다. 즉, 개별 화소를 이루는 반도체 발광 소자(250)를 격리시키기 위하여 수직형 반도체 발광 소자(250) 사이에는 격벽(290)이 배치될 수 있다. 이 경우, 격벽(290)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 상기 전도성 접착층(230)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(250)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(290)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로서, 반사성 격벽이 별도로 구비될 수 있다. 격벽(290)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다.
만일 제2전극(240)이 반도체 발광 소자(250) 사이의 전도성 접착층(230) 상에 바로 위치된 경우, 격벽(290)은 수직형 반도체 발광 소자(250) 및 제2전극(240)의 사이 사이에 위치될 수 있다. 따라서, 반도체 발광 소자(250)를 이용하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있고, 반도체 발광 소자(250)의 거리가 상대적으로 충분히 크게 되어 제2전극(240)을 반도체 발광 소자(250) 사이에 위치시킬 수 있고, HD 화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있는 효과가 있게 된다.
또한, 도8에 도시된 바와 같이, 대비비(contrast) 향상을 위하여 각각의 형광체 사이에는 블랙 매트릭스(291)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(291)는 명암의 대조를 향상시킬 수 있다.
상기에서 설명된 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치에서는 웨이퍼 상에서 성장된 반도체 발광 소자가 플립 칩 타입으로 배선 기판에 배치되어 개별 화소로 이용된다.
따라서, 웨이퍼의 크기 제약으로 인하여 대화면 디스플레이를 구현하기 어려운 문제가 있다. 이와 같은 문제점을 해결하기 위한 본 발명의 다른 실시예에 대하여, 이하 도 10 내지 도 21에서 상세히 후술하도록 하겠다.
나아가, 예를 들어, 유체 내에서 자가 조립되는 수평형 반도체 발광 소자가 적용된 디스플레이 장치를 기준으로 설명하도록 하겠으나, 본 발명의 권리범위가 반드시 이에 한정되는 것은 아니다.
도 10은 본 발명의 다른 실시예에 따른 반도체 발광 소자의 구조를 개략적으로 도시한 도면이다.
이하 도면들에서, 반도체 발광 소자(1000)는 수평형 반도체 발광 소자인 것으로 가정하여 설명한다. 다만, 본 발명의 실시 예가 수평형 반도체 발광 소자에만 한정되는 것은 아니며, 수직형 반도체 발광 소자에도 유사하게 적용될 수 있다.
또한, 이하 도면들에서 반도체 발광 소자(1000)의 상부 방향은 자성층(1050)이 위치한 방향을 의미하고, 하부 방향은 제 2도전형 반도체층(1010)이 위치한 방향을 의미할 수 있다. 이 경우, 반도체 발광 소자(1000)로부터 추출되는 광은 반도체 발광 소자(1000)의 상부를 통해 외부로 방출될 수 있다.
도 10에 도시된 바와 같이, 반도체 발광 소자(1000)는 제 2도전형 반도체층(1010) 및 제 2도전형 반도체층(1010)의 상부에 형성되는 제 1도전형 반도체층(1030)을 포함할 수 있다. 제 1도전형 반도체층(1030) 및 제 2도전형 반도체층(1010) 사이에는 활성층(미도시)이 형성될 수 있다.
제 1도전형 반도체층(1030) 및 제 2도전형 반도체층(1010) 각각은 질화갈륨(GaN) 또는 갈륨비소(GaAs)를 주 물질로 하여, 인듐(In), 알루미늄(Al) 등의 물질이 첨가되어 다양한 색상의 빛을 발광할 수 있다.
한편, 반도체 발광 소자(1000)는 자성체를 갖는 자성층(1050)을 포함할 수 있다. 상기 자성층(1050)은 니켈(Ni) 등 자성을 갖는 금속을 포함할 수 있다.
도 10에서는 자성층(1050)이 제 2도전형 반도체층(1010)의 상부에 배치된 것으로 도시되어 있으나, 반도체 발광 소자(1000)의 제조 방법에 따라 자성층(1050)의 배치 위치는 변경될 수 있다.
또한, 제 1도전형 반도체층(1030) 및 제 2도전형 반도체층(1010)은 하나가 n형 반도체층이면, 나머지 하나는 p형 반도체층으로 구성되어 pn 다이오드의 구조를 지닌다.
도 11에서 후술하겠지만, 상기 반도체 발광 소자(1000)는 기판에 조립되기 위해 유체 내로 투입될 수 있다. 유체 내로 투입된 반도체 발광 소자(1000)는 자성층(1050)을 포함하므로, 자기장에 의해 기판으로 이동하여 상기 기판에 조립될 수 있다.
한편, 패시베이션층(1070)은 반도체 발광 소자(1000)의 상면 및 측면을 둘러싸도록 형성될 수 있다. 패시베이션층(1070)은 반도체 발광 소자(1000)가 성장기판(미도시)에 연결된 상태에서 형성되므로, 반도체 발광 소자(1000)의 하부에는 패시베이션층(1070)이 형성되지 않을 수 있다. 다만, 이는 하나의 예시적인 경우이며, 본 발명이 이에 한정되지 않는다.
패시베이션층(1070)은 실리카, 알루미나 등의 무기물 절연체를 PECVD(Plasma Enhanced Chemical Vapor Deposition), LPCVD(Low Pressure Chemical Vapor Deposition), 스퍼터링(sputtering) 증착법 등을 통해 형성되거나, 포토레지스트(photoresist), 고분자 물질과 같은 유기물을 스핀 코팅(spin coating)하는 방법을 통해 형성될 수 있다.
한편, 제 1도전형 반도체층(1030)에는 제 1도전형 전극이 연결될 수 있고, 제 2도전형 반도체층(1010)에는 제 2도전형 전극이 연결될 수 있다. 이를 위해서는, 예를 들어, 제 1도전형 반도체층(1030) 및 제 2도전형 반도체층(1010)의 일부 영역이 외부로 노출되어야 한다. 따라서, 추후 디스플레이 장치의 제조 공정에서, 패시베이션 층(1070) 중 일부 영역이 식각될 수 있다.
도 11은 도 10에 도시된 구조를 갖는 반도체 발광 소자가 자가조립 방식에 의해 기판에 조립되는 방법의 일 실시예를 나타내는 도면이다.
또한, 도 12는 도11의 E 부분을 확대한 확대도이다.
도 11 내지 도 12에서는 반도체 발광 소자가 전자기장을 이용한 자가조립 방식에 의해 기판에 조립되는 예를 간략히 설명한다.
도 11과 도 12를 참조하면, 반도체 발광 소자(1000)는 유체(1200)가 채워진 챔버(1300)에 투입될 수 있다.
이 후, 기판(1100)이 챔버(1300) 상에 배치될 수 있다. 실시 예에 따라, 기판(1100)은 챔버(1300) 내로 투입될 수도 있다.
기판(1100)에는 조립될 반도체 발광 소자(1000) 각각에 대응하는 한 쌍의 전극(1111, 1112)이 형성될 수 있다. 상기 전극(1111, 1112)은 투명 전극(ITO)으로 구현되거나, 기타 일반적인 재료를 이용해 구현될 수 있다. 상기 전극(1111, 1112)은 전압이 인가됨에 따라 전기장을 생성함으로써, 조립 홀(1102)에 접촉한 반도체 발광 소자(1000)를 안정적으로 고정시키는 조립전극에 해당한다.
상기 전극(1111,1112)간의 간격은 예를 들어, 반도체 발광 소자(1000)의 폭 및 조립 홀(1102)의 폭보다 작게 형성되어, 전기장을 이용한 반도체 발광 소자(1000)의 조립 위치를 보다 정밀하게 고정할 수 있다.
상기 전극(1111, 1112) 상에는 절연층(1120)이 형성되어, 전극(1111,1112)을 유체(1200)로부터 보호하고, 전극(1111, 1112)에 흐르는 전류의 누출을 방지할 수 있다. 예컨대, 절연층(1120)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다. 절연층(1120)은, 반도체 발광 소자(1000)의 조립 시 전극(1111, 1112)의 손상을 방지하기 위한 최소 두께를 가질 수 있고, 반도체 발광 소자(1000)가 안정적으로 조립되기 위한 최대 두께를 가질 수 있다.
절연층(1120)의 상부에는 격벽(1130)이 형성될 수 있다. 상기 격벽(1130)의 일부 영역은 상기 전극(1111, 1112)의 상부에 위치하고, 나머지 영역은 상기 기판(1100)의 상부에 위치할 수 있다.
예컨대, 기판(1100)의 제조 시, 절연층(1120) 상부 전체에 형성된 격벽 중 일부가 제거됨으로써, 반도체 발광 소자(1000)들 각각이 상기 기판(1100)에 결합되는 조립 홀(1102)이 형성될 수 있다.
상기 기판(1100)에는 반도체 발광 소자(1000)들이 결합되는 조립 홀(1102)이 형성되고, 상기 조립 홀(1102)이 형성된 면은 유체(1200)와 접촉할 수 있다. 상기 조립 홀(1102)은 반도체 발광 소자(1000)의 정확한 조립 위치를 가이드할 수 있다.
한편, 상기 조립 홀(1102)은 조립되는 반도체 발광 소자(1000)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 조립 홀(1102)에 다른 반도체 발광 소자가 조립되거나 복수의 반도체 발광 소자들이 조립되는 것을 방지할 수 있다.
또한 상기 조립 홀(1102)의 깊이는, 상기 반도체 발광 소자(1000)의 세로 높이보다는 커서, 상기 반도체 발광 소자(1000)가 한번 조립되면, 이후 이탈하는 것은 어렵도록 형성할 수 있다.
기판(1100)이 배치된 후, 자성체를 포함하는 조립 장치(1400)가 기판(1100)을 따라 이동할 수 있다. 조립 장치(1400)는 자기장이 미치는 영역을 유체(1200) 내로 최대화하기 위해, 기판(1100)과 접촉한 상태로 이동할 수 있다. 예를 들어, 조립 장치(1400)는 복수의 자성체를 포함하거나, 기판(1100)과 대응하는 크기의 자성체를 포함할 수도 있다. 이 경우, 조립 장치(1400)의 이동 거리는 소정 범위 이내로 제한될 수도 있다.
조립 장치(1400)에 의해 발생하는 자기장에 의해, 챔버(1300) 내의 반도체 발광 소자(1000)는 조립 장치(1400)를 향해 이동할 수 있다.
반도체 발광 소자(1000)는 조립 장치(1400)를 향해 이동 중, 조립 홀(1102)로 진입하여 기판(1100)과 접촉될 수 있다. 예컨대, 조립 홀(1102) 및/또는 반도체 발광 소자(1000)에는 반도체 발광 소자(1000)의 제 2도전형 반도체층(1010)이 기판(1100)과 접촉되기 위한 패턴이나 형상 등이 형성될 수 있다.
또한, 기판(1100)의 조립전극(1111, 1112)에 의해 생성된 전기장으로 인해, 기판(1100)에 접촉된 반도체 발광 소자(1000)는 조립 장치(1400)의 이동에 의해 이탈되는 현상을 방지할 수 있다.
즉, 상술한 전자기장을 이용한 자가조립 방식에 의해, 반도체 발광 소자들은 기판에 조립되는 데 소요되는 시간을 급격히 단축시킬 수 있으므로, 대면적 고화소 디스플레이를 보다 신속하고 경제적으로 구현할 수 있다.
다만, 상기 자가조립 방식의 경우, 조립되는 반도체 발광 소자의 가로 길이가 조립 홀의 너비보다 작아야 한다. 반도체 발광 소자의 가로 길이가 조립 홀의 너비보다 크면 상기 조립 홀에 반도체 발광 소자는 조립되지 않을 것이다. 또한 예를 들어, 반도체 발광 소자의 가로 길이가 조립 홀의 너비와 거의 동일하다면, 정밀하게 조립될 수는 있으나, 조립되는 시간이 급격하게 증가할 것이다.
따라서 반도체 발광 소자의 가로 길이는 조립 홀의 너비와 적절한 차이를 가지며, 상기 조립 홀에 조립된다. 실험적으로, 수평형 반도체 발광 소자에서 상기 반도체 발광 소자의 가로 길이가 50㎛일 때, 조립 홀의 너비는 55㎛로 형성하여, 대략 5㎛ 이내의 간격 차이를 두는 것이 조립시간 관점에서 효율적임을 확인하였다.
하지만 이러한 간격 차이는 효율적인 조립시간을 제공하는 반면, 반도체 발광 소자의 조립 후 수행되는 식각이나 전극 연결 등의 공정 과정에서는 새로운 문제를 발생시킬 수 있다. 예를 들어, 디스플레이 장치의 양산 관리 단계에서는, 전극 배치의 오차범위는 ±3㎛ 수준까지 관리되어야 하며, 이는 패널 공정 수율에 있어서 가장 중요한 핵심 요소이다.
예컨데, 반도체 발광 소자의 가로 길이가 조립 홀의 너비보다 5㎛ 작다면, 조립 간격의 오차범위는 최대 5㎛ 범위일 수 있다. 또한 후속 배선 공정에서 상기 오차범위는 전극 형성의 배열 오차로 그대로 작용하는 바, 적절한 오차 범위인 ±3㎛ 수준을 초과하게 되어, 이에 따른 쇼트(short) 및 오픈(Open) 불량이 발생할 확률이 커지게 된다.
상술한 문제를 해결하기 위한 본 발명의 실시 예에 따른 디스플레이 장치 및 이의 제조 방법에 대해 이하 도 13 내지 도 21에서 설명한다.
도 13은 본 발명의 다른 실시예에 따른 디스플레이 장치의 제조 방법을 구체적으로 나타내는 순서도이다.
먼저, 기판에 조립전극을 형성한다(S1310). 상기 기판은 플렉서블 기판일 수 있다. 예를 들어, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 기판은 유리나 폴리이미드(PI, Polyimide)를 포함할 수 있다.
또한 상기 조립전극은 예를 들어, 투명 전극(ITO)으로 구현되거나, 몰리브덴 단일층 또는 몰리브덴과 알루미늄의 다층구조로 구현될 수 있다.
또한 상기 조립전극은 한 쌍으로 구성되어, 조립전극들 간에 전압 차이를 유발한다.
상기 조립전극 형성의1차적 목표는 자가조립 시 전기장에 의한 유전영동(Dielectrophoresis; DEP) 현상을 유발하여 반도체 발광 소자를 조립 홀에 고정시키기 위함이다.
유전영동 현상은 균일하지 않는 전기장 내에서 분극성 입자가 존재할 때, 상기 분극성 입자가 전기장이 큰 영역 또는 작은 영역을 향하여 끌려가는 현상을 말한다.
본 발명에서 상기 조립전극의 역할은 단순히 조립 홀 내 반도체 발광 소자를 고정시키는 데 그치지 않고, 상기 조립전극의 배치 또는 형상을 조절하여 상기 조립 홀의 특정 위치에 반도체 발광 소자가 조립될 수 있도록 설정하는 것이다. 이에 대한 구체적인 실시예는 14에서 후술한다.
상기 기판에 조립전극이 형성되면, 그 상부에 절연층을 증착한다(S1320). 전술하였듯이, 절연층은 자가조립 시 유체로부터 조립전극을 보호하고, 상기 조립전극에 전압을 인가하는 과정에서 누설전류를 방지한다.
이후, 상기 절연층의 상부에 조립 홀을 형성하고(S1330), 상기 기판을 유체가 채워진 챔버의 상부에 위치시킨다.
상기 조립 홀을 형성하는 과정은 예를 들어, 상기 한 쌍의 조립전극 중 적어도 하나의 조립전극과 오버랩되는 위치에 상기 조립 홀을 형성한다.
또한, 상기 조립 홀을 형성하는 과정에서, 상기 조립 홀의 하부에 금속 반사막을 형성할 수 있다. 금속 반사막은 반도체 발광 소자의 하부로 방출되는 빛을 반사하도록, 서로 다른 굴절률을 가지는 복수의 레이어를 구비할 수 있다. 또한, 상기 복수의 레이어는 상대적으로 굴절률이 높은 물질과 낮은 물질이 반복하여 적층될 수 있다.
또한, 상기 조립 홀의 하부에는 상기 반도체 발광 소자를 안정적으로 고정하기 위한 접착층이 포함될 수 있다. 상기 접착층은 예를 들어, PDMS(Polydimethylsiloxane)이나 PET(Polyethylene Terephthalate) 또는 폴리우레탄 필름과 같은 유기물 소재일 수 있다.
이후, 상기 조립 홀을 구비한 기판이 위치하는 유체 내에는 자성층을 구비한 반도체 발광 소자(LED)가 제공된다(S1340). 이후 기판의 상부에 자성체를 구비한 조립 장치를 이용하여 상기 반도체 발광 소자(LED)를 상기 조립 홀에 접촉시킨다(S1350).
상기 반도체 발광 소자는 예를 들어, 대면적 디스플레이 장치를 구현하기 위한 마이크로미터 단위의 크기를 가진 LED(Micro-LED)이다.
또한, 상기 조립 홀의 하부에 형성된 한 쌍의 조립전극은 전압 인가에 의하여 상기 조립 홀 내 불균일한 전기장을 생성함으로써, 상기 반도체 발광 소자(LED)가 특정 방향으로 이동하여 상기 조립 홀 내 특정 위치에 조립되도록 한다(S1360).
상기 조립과정(S1360)에서 예를 들어, 상기 한 쌍의 조립전극 중 하나의 조립전극에는 교류 전압을 인가하고, 다른 하나의 조립전극은 접지하여 두 조립전극간에 전기장을 생성할 수 있다.
상기 한 쌍의 조립전극에 인가된 전압 차이에 의해 무극성의 반도체 발광 소자는 유전자 분극 현상이 발생하고, 이후 상기 전압이 인가되는 동안에는 분극 입자의 성질을 지니게 되어, 유전영동력(DEP force)에 의해 영향을 받을 수 있다.
또한, 상기 교류 전압은 5V 내지 20V 범위에서 가변될 수 있다. 과도한 크기의 인가전압은 직/간접적으로 조립되는 반도체 발광 소자의 다이오드 동작을 유발시킬 수 있어 자제하는 것이 바람직하다.
또한, 상기 반도체 발광 소자가 조립된 기판은 상기 반도체 발광 소자와 전기적으로 연결되는 배선전극을 형성하는 단계가 추가될 수 있다.
또한, 상기 기판을 제 1기판으로 하여, 상기 제 1기판 상에 조립된 상기 반도체 발광 소자를 제 2기판으로 전사하는 단계가 추가될 수 있다. 이 경우, 제 2기판은 또 다른 기판으로 전사를 위한 도너기판일 수 있고, 배선전극이 이미 형성되어 있는 배선기판 또는 최종기판일 수 있다. 상기 최종기판에는 액티브 매트릭스 (Active Matrix) 구동을 위한 트랜지스터가 구비될 수 있다.
또한 상기 전사하는 단계는, 상기 제 2기판에 배선 전극 및 전도성 접착층을 형성하는 단계 및 상기 제 1기판의 상기 반도체 발광 소자가 상기 배선 전극에 얼라인(Align)되도록 상기 제 1기판을 상기 전도성 접착층에 부착하는 얼라인먼트(Alignment) 단계를 포함할 수 있다.
상기 얼라인먼트(Alignment)하는 단계는, 예를 들어, 도너기판 및 배선기판 중 어느 하나를 다른 하나에 대해 수평 이동시킨 후, 상기 다른 하나에 대해 수직 이동 시킴으로써 수행된다. 이후, 카메라 센서 등에 의해 도너기판의 반도체 발광 소자와 상기 반도체 발광 소자에 대응하는 배선기판의 조립홈의 위치가 중첩되는지 검사하고, 중첩된다면 조립 홈에 맞게 반도체 발광 소자를 조립하게 된다.
도 14는 도 13의 불균일한 전기장을 형성하기 위한 조립전극에 대한 일 실시예를 나타내는 도면이다.
도 14에 도시된 바와 같이, 한 쌍의 조립전극(1111,1112)이 조립 홀(1102)에 오버랩되어 상기 조립 홀(1102)의 하부에 배치될 수 있다. 상기 조립 홀(1102)은 격벽(1130)에 의해 둘러싸여 형성된다.
상기 한 쌍의 조립전극(1111,1112)은 기판 상에 세로 방향으로 일렬로 길게 배열될 수 있으며, 상기 조립전극의 상부에는 다수의 조립 홀이 구비될 수도 있다. 다만 조립 홀과 오버랩 되는 조립전극의 형상은 불균일한 전기장이 형성되도록 하는 패턴을 갖는다.
도 14에 도시된 바와 같이, 상기 조립 홀(1102)과 오버랩되는 조립전극(1111,1112)은 복수의 이격 거리(d1, d2)를 갖는다. 이격 거리 d1은 이격 거리 d2보다 길다. 즉 상기 조립전극(1111,1112)은 조립 홀의 내부에서는 적어도 수평으로 배열되어 있지 않다.
상기 조립전극에 전압을 인가하는 경우, 예를 들어, 제 1조립전극(1111)에는 교류전압을 인가하고, 제 2조립전극(1112)은 접지하면, 상기 조립 홀(1102)에서 유전영동력(DEP force)은 d1에서 d2방향으로 작용하게 된다.
도 15는 도 14에 도시된 조립전극을 기초로, 조립전극간의 이격 거리에 따른 전기장의 세기를 나타내는 도면이다.
일 실시예로, 도 15(a)에 도시된 바와 같이, 조립전극(1111,1112)간의 이격 거리는 상부에서 하부로 내려올수록 짧아진다.
도 15(b)는 도 15(a)의 조립전극간 이격 거리(20㎛, 15㎛, 5㎛)에 따른 전기장의 세기를 나타내는 시뮬레이션 그래프이다.
도 15(b)에 도시된 바와 같이, 조립전극간의 이격 거리가 짧아질수록 상기 조립전극 사이에 형성되는 전기장의 세기는 커진다.
예를 들어, 조립전극간의 이격 거리가 5㎛일 때, 상기 조립전극의 ±10㎛ 범위 내에서는 약 110kV/m의 전기장의 세기가 존재한다. 반면, 상기 조립전극간의 이격 거리가 20㎛일 때, 상기 조립전극의 ±10㎛ 범위 내에서는 약 60kV/m의 전기장의 세기가 존재한다.
따라서, 20㎛의 이격 거리 위치에서 5㎛의 이격 거리 위치로 이동함에 따라 전기장의 세기가 강해지며, 유전영동력의 방향도 20㎛의 이격 거리 위치에서 5㎛의 이격 거리 위치로 향하게 된다.
도 16은 도 14의 조립전극을 구비한 기판의 조립 홀에 조립되는 반도체 발광 소자를 나타내는 도면이다.
반도체 발광 소자(1000)는 도 16에 도시된 바와 같이, 상부에서 관찰할 때, 제 1도전형 반도체층(1030), 절연층(1070) 및 자성층(1050)이 구비된 원형 모양의 수평형 반도체 발광 소자를 예로 한다. 다만, 본 발명이 이에 한정되는 것은 아니다.
또한, 상기 반도체 발광 소자(1000)에서 상기 자성층(1050)의 하부에는 제 2도전형 반도체층이 존재한다.
상기 조립 홀(1102)은 도 14에 도시된 바와 같은 조립전극(1111,1112)이 구비되어 있기 때문에, 전압을 인가하게 되면, 상기 조립 홀(1102) 내에는 조립전극의 이격 거리에 따른 불균일한 전기장이 생성된다. 구체적으로 상기 불균일한 전기장은 조립 홀(1102)내 기판과 수평한 방향 및 기판과 수직한 방향 모두에서 발생할 수 있으나, 반도체 발광 소자가 조립되는 관점에서는 수평 방향으로 생성되는 불균일한 전기장이 중요하다. 상기 수평 방향으로 생성된 불균일한 전기장에 의해 조립 홀 내 유전영동력(DEP force)의 방향성이 결정되기 때문이다. 구체적으로 상기 유전영동력의 방향은 조립 홀 내 수평 방향으로 전기장의 세기가 강한 영역에 대응한다.
도 16에 구비된 조립전극의 경우, 조립 홀(1102)의 아래 방향(평면도로 관찰할 때, 조립 홀의 아래 영역)으로 유전영동력이 발생하게 된다. 따라서 유체 내에서 상기 반도체 발광 소자(1000)가 조립 홀(1102)에 접촉하는 경우, 상기 유전영동력에 의해 반도체 발광 소자(1000)는 조립 홀(1102) 의 아래 방향으로 위치하게 된다.
도 17은 도 16의 반도체 발광 소자의 상부에 배선전극을 형성한 후의 형상을 나타내는 평면도이다.
한 쌍의 조립전극(1111,1112)을 구비한 조립 홀(1102)의 특정 방향으로 제 1도전형 반도체층(1030), 절연층(1070) 및 자성층(1050)을 구비한 반도체 발광 소자(1000)가 조립된다. 상기 특정 방향은 유전영동력이 작용하는 방향과 일치한다.
상기 반도체 발광 소자(1000)의 상부에는 자성층(1050)과 전기적으로 연결되는 제 2도전형 전극(1781) 및 제 2배선전극(1780)이 형성된다. 상기 자성층(1050)의 하부에는 제 2도전형 반도체층이 위치하기 때문에, 상기 제 2배선전극(1780)은 제 2도전형 반도체층을 전기적으로 연결하기 위한 것이다.
또한, 상기 제 1도전형 반도체층(1030)과 전기적으로 연결되는 제 1도전형 전극(1791) 및 제 1배선전극(1790)이 형성된다.
도 18은 도 17의 F-F라인을 따라 절단한, 배선전극이 형성된 반도체 발광 소자의 단면도이다.
도 18에 도시된 바와 같이, 기판(1100)의 조립 홀(1102)에 제 1도전형 반도체층(1030), 제 2도전형 반도체층(1010) 및 자성층(1050)을 구비한 반도체 발광 소자가 조립된다. 또한 상기 반도체 발광 소자의 상부에는 배선공정을 위한 평탄화 공정이 선행되며, 이에 따라 절연물질(1870)이 증착되어있다.
또한, 상기 반도체 발광 소자는 조립전극에 의해 유도된 유전영동력의 영향으로 상기 조립 홀(1102)의 한쪽 방향으로 치우쳐 조립되어 있으며, 상기 조립 홀(1102)과의 관계에서 G만큼의 조립 간격을 가진다.
상기 기 설정된 G만큼의 조립 간격을 감안한 후속의 배선공정은 전극 형성 과정에서 발생할 수 있는 배열 오차를 최소화할 수 있다.
예를 들어, 반도체 발광 소자를 이용하여 디스플레이 장치를 구현함에 있어서, 매우 많은 수의 반도체 발광 소자들이 기판의 조립 홀에 조립되어야 한다. 또한, 이후 상기 매우 많은 수의 반도체 발광 소자들에 대해 배선공정을 진행하는 경우에는 개별 소자가 아닌 복수의 소자들에 대한 일괄적인 전극홀 형성 공정을 선행한다. 상기 전극홀 형성을 위한 식각 공정을 진행하는 경우에는, 제 1도전형 반도체층과 제 2도전형 반도체층의 정확한 위치를 식각해야 하며, 상기 식각 위치가 잘못되면 후속 배선공정에서 쇼트와 같은 불량으로 직결된다.
한편, 도 18에 도시된 반도체 발광 소자와 같은 구조로, 복수의 반도체 발광 소자들이 조립 홀 내 특정 위치로 모두 조립되어 있다면, 반도체 발광 소자가 조립되는 과정에서 발생하는 조립 간격의 오차범위를 고려할 필요없이, 일괄적으로 기 설정된 조립 간격의 차이를 반영하여 전극홀을 형성하는 공정을 수행할 수 있다.
따라서 도 18에 도시된 바와 같이, 안정적으로 제 1도전형 반도체층(1030)의 상부에는 제 1도전형 전극(1791) 및 제 1배선전극(1790)이 형성되며, 자성층(1050) 상부에는 제 2도전형 전극(1781) 및 제 2배선전극(1780)이 형성될 수 있다.
도 19는 불균일한 전기장을 형성하기 위한 조립전극에 대한 다른 실시예를 나타내는 도면이다.
도 14에 도시된 조립전극에 의한 유전영동력이 조립 홀 내 한쪽 방향을 향했다면, 도 19의 조립전극(1911,1912)은 조립 홀(1102)의 중심 방향으로 유전영동력이 작용하도록 설계된다. 다만 본 발명은 상기 실시예에 한정되지 않으며, 예를 들어, 복수의 이격 거리를 가진 조립전극을 형성하고, 상기 이격 거리 중 최소값을 지니는 이격 거리의 방향으로 반도체 발광 소자가 조립되도록 설계할 수 있다.
도 19(a)는 격벽(1130)에 의해 둘러 싸여진 조립 홀(1102) 및 하부에 형성된 조립전극(1911,1912)를 도시하고 있다. 상기 조립 홀(1102)과 오버랩되는 제 1조립전극(1911)과 제 2조립전극(1912)은 대칭 구조를 이루며, 상기 조립 홀(1102)의 중심을 향해 돌출되는 돌출부를 구비하고 있다.
또한 상기 제 1조립전극(1911) 및 상기 제 2조립전극(1912)의 이격 거리는 조립되는 반도체 발광 소자의 가로 길이보다 짧게 형성되어 있다.
또한, 상기 조립전극간의 형성된 이격 거리(d3내지 d5)의 경우, 상기 돌출부들 사이의 이격 거리 d4가 다른 이격 거리들(d3,d5)보다 짧으므로, 상기 조립전극에 전압을 인가하게 되면, 상기 조립 홀(1102)의 중심 방향인, 이격 거리 d4의 방향으로 유전영동력이 작용하게 된다.
도 19(b)는 도 19(a)의 조립전극(1911,1912)이 형성된 기판의 조립 홀(1102)에 조립되는 제 1도전형 반도체층(1030), 절연층(1070) 및 자성층(1050)을 구비한 반도체 발광 소자(1000)를 나타낸다. 전술하였듯이, 상기 조립 홀(1102)의 중심 방향으로 유전영동력이 작용하게 되며, 상기 반도체 발광 소자(1000)는 조립 홀(1102)의 중심에 조립된다.
도 20은 종래 조립전극의 형상 및 이에 따라 조립된 반도체 발광 소자와 배선전극 형성 후의 불량현상을 나타내는 도면이다.
도 20(a)에 도시된 바와 같이, 종래에는 자가조립 방식에 의해 반도체 발광 소자를 조립하는 경우에도, 조립전극(2011, 2012)은 세로 방향으로 수평하게 배치되었다. 따라서 예를 들어, 상기 조립전극(2011, 2012)에 전압을 인가하더라도 격벽(1130)에 의해 둘러 싸여진 조립 홀(1102) 내부에는 균일한 전기장이 형성된다.
도 20(b)는 도 20(a)에 의한 균일한 전기장에 의해 고정되는 반도체 발광 소자(1000)를 나타내는 도면이다. 상기 반도체 발광 소자(1000)는 격벽(1130) 및 조립 홀(1102)의 임의의 위치에 고정될 수 있다. 따라서 상기 반도체 발광 소자(1000)의 가로 길이와 상기 조립 홀(1102)의 너비 차이만큼의 조립 간격이 존재할 수 있다. 이후 배선공정을 진행하는 경우, 상기 조립 홀(1102)에 임의의 조립 간격을 가지고 상기 반도체 발광 소자(1000)가 조립되기 때문에, 예를 들어, 배선공정을 위한 전극홀은 상기 반도체 발광 소자(1000)가 조립 홀(1102)의 중앙에 위치하는 것을 가정하고 형성된다.
도 20(c)는 도 20(b)에 도시된 바와 같이, 조립 홀(1102)의 한쪽 방향으로 치우쳐 조립된 반도체 발광 소자(1000)에 대해, 이후 배선 공정을 진행한 후 나타날 수 있는 불량 현상을 도시한 도면이다. 이 때 전극홀 및 배선공정은 예를 들어, 반도체 발광소자가 조립 홀의 중심을 기준으로 형성되는 것을 가정하여 수행된다.
도 20(c)에 도시된 바와 같이, 조립 홀(1102)의 중심부에 제 1도전형 전극(2091) 및 제 1배선전극(2090)이 형성된다. 또한, 이에 따라 자성층(1050)의 상부에도 제 2도전형 전극(2080) 및 제 2배선전극(2081)이 형성되었다.
상기 제 2도전형 전극(2091)의 경우, 상기 전극(2091)이 형성된 영역은 반도체 발광 소자(1000)가 조립 홀(1102) 내 한쪽 방향으로 치우쳐 조립됨으로 인해, 제 1도전형 반도체층(1030)의 상부에 정확히 위치하지 않는다. 즉, 상기 전극(2091)이 형성되는 영역은 제 1도전형 반도체층(1030), 절연층(1070) 및 자성층(1050)을 포함한다. 따라서 제 1도전형 반도체층(1030)과 상기 자성층(1050) 하부의 제 2도전형 반도체층은 같은 전극에 의해 전기적으로 연결되게 된다. 결국 상기 반도체 발광 소자(1000)를 구동하기 위해, 상기 제 1도전형 전극(2091)으로 전압을 인가하면, 상기 반도체층들은 통전되어 전압 차이를 발생하지 않으므로, 상기 반도체 발광 소자(1000)는 발광 다이오드로써 역할을 수행할 수 없게 된다.
도 21은 조립전극의 형상에 따라 실제 조립된 반도체 발광 소자들간의 전극홀 형성 위치 차이를 나타내는 광학 이미지들이다.
도 21(a)는 본 발명에 따라 기판과 수평 방향으로 불균일한 전기장을 형성하는 조립전극이 구비된 반도체 발광 소자(2100)의 광학 이미지이다.
도 21(a)에 도시된 바와 같이, 상기 반도체 발광 소자(2100)는 제 1도전형 반도체층, 제 2도전형 반도체층(2110,2111), 절연층(2170) 및 자성층(2150)을 구비한다. 제 2도전형 반도체층의 상부에 띠 모양으로 배치된 자성층(2150)에 의해, 도 21(a)의 광학이미지와 같이 상부에서 상기 반도체 발광 소자(2100)를 관찰할 때, 상기 제 2도전형 반도체층(2110,2111)은 두 영역으로 구분된다. 또한 상기 조립 홀(2102)의 특정 방향으로 반도체 발광 소자(2100)는 조립되어 있고, 이를 감안하여 전극홀(2182,2192)이 형성되어 있다.
따라서 제 1도전형 반도체층을 전기적으로 연결하기 위한 제 1전극홀(2192)은 제 1도전형 반도체층 상부에 정확하게 위치하고 있으며, 그 주변부로 절연층(2170)이 둘러 쌓여 있음을 관찰할 수 있다. 또한 제 2도전형 반도체층(2110, 2111)을 전기적으로 연결하기 위한 제 2전극홀(2182)은 자성층(2150) 및 제 2도전형 반도체층(2110,2111)에 형성되어 있다. 이 때, 상기 자성층(2150)을 통해 제 2도전형 반도체층(2110,2111)이 전기적으로 연결되는 구조인 바, 제 2전극홀(2182)의 형성 위치는 문제되지 않는다.
도 21(b)는 종래 기술에 따라 기판과 수평 방향으로 균일한 전기장을 형성하는 조립전극이 구비된 반도체 발광 소자(2102)의 광학 이미지이다.
도 21(b)에 도시된 바와 같이, 상기 반도체 발광 소자(2101)는 제 1도전형 반도체층(2131), 제 2도전형 반도체층(2112,2113), 절연층(2171) 및 자성층(2151)을 구비하고 있다. 상기 조립 홀(2102) 내 임의의 위치에 반도체 발광 소자(2101)는 조립되어 있고, 전극홀(2183,2193)은 조립 홀(2103)의 중심 위치를 기준으로 형성되었다. 도 21(b)에서는 상기 반도체 발광 소자(2101)가 상기 조립 홀(2103)의 위쪽 방향을 접하며 조립되어 있기 때문에 상기 전극홀(2183,2193)은 상기 반도체 발광 소자(2101)와 조립 홀(2103) 간의 조립 간격을 반영하지 못하고 형성되었다.
따라서, 도 21(b)에 도시된 바와 같이, 제 1도전형 반도체층(2131)을 전기적으로 연결하기 위한 제 1전극홀(2193)은 제 1도전형 반도체층(2131), 절연층(2171) 및 제 2도전형 반도체층(2112)의 경계에 위치한다. 또한 제 2도전형 반도체층을 전기적으로 연결하기 위한 제 2전극홀(2183)은 자성층(2151)의 상부에 형성된다.
결국, 상기 반도체 발광 소자(2101)에 이후 배선공정을 진행하게 되면, 상기 제 1전극홀(2193)을 통해 형성되는 전극은 제 1도전형 반도체층(2131), 절연층(2171) 및 제 2도전형 반도체층(2112)의 경계에 형성된다. 따라서 상기 반도체 발광 소자(2101)를 구동하기 위해 개별 반도체층에 전압을 인가하는 경우, 제 1도전형 반도체층(2131)과 제 2도전형 반도체층(2112,2113)이 전기적으로 연결되어 상기 반도체 발광 소자(2101)은 발광 다이오드로서의 역할을 수행할 수 없게 된다.
즉, 본 발명에 따르면, 자가조립 방식에서 문제될 수 있는 조립 홀과 반도체 발광 소자의 조립 간격을 미리 설정할 수 있다. 따라서 상기 설정된 조립 간격을 기초로 이후 전극홀 및 배선공정을 수행함으로써, 배선 공정에서 발생할 수 있는 쇼트(short) 및 오픈(open) 불량을 최소화시킬 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (17)

  1. 기판;
    상기 기판 상에 이격 배치되는 제 1조립전극 및 제 2조립전극;
    상기 제 1조립전극 및 상기 제 2조립전극의 상부에 증착되는 절연층;
    상기 절연층 상에 형성되는 화소 영역을 정의하는 조립 홀;
    상기 조립 홀에 조립(assembly)되는 반도체 발광 소자; 및
    상기 반도체 발광 소자와 전기적으로 연결되는 배선전극; 을 포함하고,
    상기 제 1조립전극 및 상기 제 2조립전극은, 인가되는 전압에 의해 상기 조립 홀 내 불균일한 전기장을 생성하도록 하는 패턴을 가지며,
    상기 반도체 발광 소자는 상기 불균일한 전기장에 기초하여, 특정 방향으로 이동 후 상기 조립 홀 내 특정 위치에 조립되는 것을 특징으로 하는 디스플레이 장치.
  2. 제 1항에 있어서,
    상기 조립 홀 내 특정 위치는 상기 조립 홀 내 생성된 불균일한 전기장에서, 상대적으로 전기장의 세기가 강한 영역에 대응하는 것을 특징으로 하는 디스플레이 장치.
  3. 제 2항에 있어서,
    상기 제 1조립전극 및 상기 제 2조립전극은 상기 조립 홀과 오버랩되는 위치에 형성되고, 상기 제 1조립전극 및 상기 제 2조립전극의 이격 거리는 상기 반도체 발광 소자의 가로 길이보다 짧은 것을 특징으로 하는 디스플레이 장치.
  4. 제 3항에 있어서,
    상기 이격 거리는, 서로 다른 적어도 두 개 이상의 값을 가지고,
    상기 반도체 발광 소자는 상기 이격 거리 중 최소값을 가지는 이격 거리의 방향으로 조립되는 것을 특징으로 하는 디스플레이 장치.
  5. 제 2항에 있어서,
    상기 제 1조립전극 및 상기 제 2조립전극 중 적어도 하나는 상기 조립 홀과 오버랩되는 위치에 형성된 것을 특징으로 하는 디스플레이 장치.
  6. 제 1항에 있어서,
    상기 제 1조립전극 및 상기 제 2조립전극은 대칭 구조를 이루며, 상기 조립 홀의 중심을 향해 돌출되는 돌출부를 구비하고,
    상기 반도체 발광 소자는 상기 조립 홀의 중심 위치에 조립되는 것을 특징으로 하는 디스플레이 장치.
  7. 제 2항에 있어서,
    상기 조립 홀의 너비는 상기 반도체 발광 소자의 가로 길이보다 길고, 상기 조립 홀의 깊이는 상기 반도체 발광 소자의 세로 길이보다 큰 것을 특징으로 하는 디스플레이 장치.
  8. 제 1항에 있어서,
    상기 반도체 발광 소자는 제 1도전형 반도체층, 활성층, 제 2도전형 반도체층 및 자성층을 포함하는 디스플레이 장치.
  9. 제 1항에 있어서,
    상기 기판은 액티브 매트릭스 구동을 하기 위한 트랜지스터가 구비된 것을 특징으로 하는 디스플레이 장치.
  10. 제 1기판 상에 이격 배치되는 한 쌍의 조립전극을 형성하는 단계;
    상기 한 쌍의 조립전극이 형성된 기판에 절연층을 증착하는 단계;
    상기 절연층을 증착한 기판에 조립 홀을 형성하는 단계;
    상기 조립 홀에 대응하는 형상을 가지며, 자성층을 구비하는 반도체 발광 소자를 제공하는 단계;
    자성체를 갖는 조립 장치를 이용하여 상기 반도체 발광 소자를 상기 기판의 상기 조립 홀에 접촉하는 단계; 및
    상기 조립 홀의 하부에 형성된 상기 한 쌍의 조립전극에 전압을 인가하여, 상기 반도체 발광 소자를 상기 조립 홀의 특정 위치에 조립하는 단계를 포함하고,
    상기 한 쌍의 조립전극은 상기 인가되는 전압에 의해 상기 조립 홀 내 불균일한 전기장을 생성하도록 하는 패턴을 가지며,
    상기 반도체 발광 소자는 상기 불균일한 전기장에 기초하여, 상기 조립 홀 내 전기장의 세기가 강한 방향으로 조립되는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  11. 제 10항에 있어서,
    상기 1기판 상에 조립된 상기 반도체 발광 소자를 제 2기판으로 전사하는 단계를 포함하는 디스플레이 장치의 제조 방법.
  12. 제 11항에 있어서,
    상기 제 2기판으로 전사하는 단계는,
    상기 제 2기판에 배선 전극 및 전도성 접착층을 형성하는 단계 및 상기 제 1기판의 상기 반도체 발광 소자가 상기 배선 전극에 얼라인(Align)되도록 상기 제 1기판을 상기 전도성 접착층에 부착하는 단계를 포함하는 디스플레이 장치의 제조 방법.
  13. 제 10항에 있어서,
    상기 제 1기판 상에 조립된 상기 반도체 발광 소자와 전기적으로 연결되는 배선 전극을 형성하는 단계를 포함하는 디스플레이 장치의 제조 방법.
  14. 제 10항에 있어서,
    상기 조립 홀을 형성하는 단계는 상기 한 쌍의 조립전극 중 적어도 하나의 조립전극과 오버랩되는 위치에 상기 조립 홀을 형성하는 단계를 포함하는 디스플레이 장치의 제조 방법.
  15. 제 10항에 있어서,
    상기 반도체 발광 소자를 조립하는 단계는,
    상기 한 쌍의 조립전극 중 하나의 조립전극에는 교류 전압을 인가하고, 다른 하나의 조립전극은 접지하는 단계를 포함하는 디스플레이 장치의 제조 방법.
  16. 제 15항에 있어서,
    상기 교류 전압은 5V 내지 20V범위에서 가변되는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  17. 제 10항에 있어서,
    상기 반도체 발광 소자는 마이크로미터 단위의 크기를 가진 LED(Micro-LED)인 것을 특징으로 하는 디스플레이 장치의 제조 방법.
PCT/KR2019/007973 2019-07-01 2019-07-01 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법 WO2021002490A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP19936069.4A EP3996139A4 (en) 2019-07-01 2019-07-01 DISPLAY DEVICE WITH MICRO-LED AND MANUFACTURING METHOD THEREOF
US17/619,549 US20220415859A1 (en) 2019-07-01 2019-07-01 Display device using micro led, and manufacturing method therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190078747A KR20190085892A (ko) 2019-07-01 2019-07-01 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR10-2019-0078747 2019-07-01

Publications (1)

Publication Number Publication Date
WO2021002490A1 true WO2021002490A1 (ko) 2021-01-07

Family

ID=67512102

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/007973 WO2021002490A1 (ko) 2019-07-01 2019-07-01 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US20220415859A1 (ko)
EP (1) EP3996139A4 (ko)
KR (1) KR20190085892A (ko)
WO (1) WO2021002490A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113964151A (zh) * 2021-10-29 2022-01-21 季华实验室 一种全彩微型显示器件及其制备方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102233158B1 (ko) * 2019-07-23 2021-03-29 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
KR20190099164A (ko) * 2019-08-06 2019-08-26 엘지전자 주식회사 디스플레이 장치의 제조 방법 및 디스플레이 장치 제조를 위한 기판
KR102221470B1 (ko) * 2019-08-08 2021-03-02 엘지전자 주식회사 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
KR20190104277A (ko) * 2019-08-20 2019-09-09 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR102190064B1 (ko) * 2019-08-23 2020-12-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20190105537A (ko) * 2019-08-26 2019-09-17 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20200026760A (ko) * 2019-09-09 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
EP4033536A4 (en) * 2019-09-18 2023-06-07 LG Electronics Inc. MICRO-LED DISPLAY DEVICE AND METHOD OF MAKING IT
KR102345331B1 (ko) * 2019-09-27 2021-12-31 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
WO2021054508A1 (ko) 2019-09-19 2021-03-25 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
WO2021054507A1 (ko) 2019-09-19 2021-03-25 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
KR102387811B1 (ko) * 2019-09-27 2022-04-18 엘지전자 주식회사 반도체 발광소자의 자가조립용 기판 척
WO2020117032A2 (ko) 2019-09-19 2020-06-11 엘지전자 주식회사 반도체 발광소자의 자가조립용 기판 척
KR102323256B1 (ko) 2019-09-19 2021-11-08 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
WO2021054548A1 (en) 2019-09-19 2021-03-25 Lg Electronics Inc. Substrate chuck for self-assembling semiconductor light-emitting diodes
KR20190117413A (ko) * 2019-09-26 2019-10-16 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20190121274A (ko) * 2019-10-07 2019-10-25 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
US11869880B2 (en) 2019-11-05 2024-01-09 Samsung Electronics Co., Ltd. Method of transferring micro-light emitting diode for LED display
KR20200026768A (ko) * 2019-11-22 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치의 제조방법 및 이에 사용되는 자가조립 장치
KR20200026781A (ko) * 2019-12-20 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
US11901497B2 (en) * 2019-12-24 2024-02-13 Seoul Viosys Co., Ltd. Method of repairing light emitting device, apparatus for repairing light emitting device, and display panel having repaired light emitting device
KR20200014868A (ko) * 2020-01-22 2020-02-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
KR20200021485A (ko) * 2020-02-10 2020-02-28 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20210107988A (ko) * 2020-02-24 2021-09-02 삼성디스플레이 주식회사 검사장치, 및 이를 이용한 표시패널의 검사 방법 및 수선 방법
KR20230021016A (ko) * 2020-08-10 2023-02-13 엘지전자 주식회사 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법
WO2023136378A1 (ko) * 2022-01-14 2023-07-20 엘지전자 주식회사 디스플레이 장치
WO2023153532A1 (ko) * 2022-02-08 2023-08-17 엘지전자 주식회사 디스플레이 장치
WO2023157987A1 (ko) * 2022-02-17 2023-08-24 엘지전자 주식회사 디스플레이 장치의 제조 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6536106B1 (en) * 1999-06-30 2003-03-25 The Penn State Research Foundation Electric field assisted assembly process
KR20130033450A (ko) * 2010-07-14 2013-04-03 샤프 가부시키가이샤 미세한 물체의 배치 방법, 배열 장치, 조명 장치 및 표시 장치
KR20150005628A (ko) * 2012-04-20 2015-01-14 렌슬러 폴리테크닉 인스티튜트 발광 다이오드들 및 이를 패키징하는 방법
KR20170141305A (ko) * 2016-06-14 2017-12-26 삼성디스플레이 주식회사 픽셀 구조체, 픽셀 구조체를 포함하는 표시장치 및 그 제조 방법
KR20180102424A (ko) * 2017-03-07 2018-09-17 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW573190B (en) * 2000-08-14 2004-01-21 Samsung Electronics Co Ltd Liquid crystal display and fabricating method thereof
US6780696B1 (en) * 2000-09-12 2004-08-24 Alien Technology Corporation Method and apparatus for self-assembly of functional blocks on a substrate facilitated by electrode pairs
KR20120039947A (ko) * 2010-10-18 2012-04-26 삼성모바일디스플레이주식회사 표시 장치 및 그 제조 방법
US9835587B2 (en) * 2014-04-01 2017-12-05 C.C. Imex Electrophoresis running tank assembly
CN104090402A (zh) * 2014-06-19 2014-10-08 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
US10543486B2 (en) * 2014-10-31 2020-01-28 eLux Inc. Microperturbation assembly system and method
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
WO2018223391A1 (en) * 2017-06-09 2018-12-13 Goertek. Inc Micro-led array transfer method, manufacturing method and display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6536106B1 (en) * 1999-06-30 2003-03-25 The Penn State Research Foundation Electric field assisted assembly process
KR20130033450A (ko) * 2010-07-14 2013-04-03 샤프 가부시키가이샤 미세한 물체의 배치 방법, 배열 장치, 조명 장치 및 표시 장치
KR20150005628A (ko) * 2012-04-20 2015-01-14 렌슬러 폴리테크닉 인스티튜트 발광 다이오드들 및 이를 패키징하는 방법
KR20170141305A (ko) * 2016-06-14 2017-12-26 삼성디스플레이 주식회사 픽셀 구조체, 픽셀 구조체를 포함하는 표시장치 및 그 제조 방법
KR20180102424A (ko) * 2017-03-07 2018-09-17 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3996139A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113964151A (zh) * 2021-10-29 2022-01-21 季华实验室 一种全彩微型显示器件及其制备方法
CN113964151B (zh) * 2021-10-29 2023-01-31 季华实验室 一种全彩微型显示器件及其制备方法

Also Published As

Publication number Publication date
US20220415859A1 (en) 2022-12-29
EP3996139A4 (en) 2023-03-22
EP3996139A1 (en) 2022-05-11
KR20190085892A (ko) 2019-07-19

Similar Documents

Publication Publication Date Title
WO2021002490A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021040066A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021040102A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021033802A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021025202A1 (ko) 디스플레이 장치의 제조 방법 및 디스플레이 장치 제조를 위한 기판
WO2021066221A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021080028A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021117979A1 (ko) 마이크로 led와 관련된 디스플레이 장치 및 이의 제조 방법
WO2021070977A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2020251076A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021054491A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2014163325A1 (en) Display device using semiconductor light emitting device
WO2015072685A1 (en) Display apparatus using semiconductor light emitting device
WO2021060595A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2019151550A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021125421A1 (ko) 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
WO2021015306A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2018092977A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2016003019A1 (en) Display device using semiconductor light emitting device
WO2021100955A1 (ko) 발광 소자를 이용한 디스플레이 장치
WO2020166777A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021060577A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021033801A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021132789A1 (ko) 발광 소자를 이용한 디스플레이의 제조 장치 및 그 제조 방법
WO2021015350A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19936069

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019936069

Country of ref document: EP

Effective date: 20220201