WO2021015350A1 - 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법 - Google Patents

반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법 Download PDF

Info

Publication number
WO2021015350A1
WO2021015350A1 PCT/KR2019/009630 KR2019009630W WO2021015350A1 WO 2021015350 A1 WO2021015350 A1 WO 2021015350A1 KR 2019009630 W KR2019009630 W KR 2019009630W WO 2021015350 A1 WO2021015350 A1 WO 2021015350A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
semiconductor light
region
emitting device
stepped
Prior art date
Application number
PCT/KR2019/009630
Other languages
English (en)
French (fr)
Inventor
고지수
양혜영
장원재
조현우
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to US17/623,853 priority Critical patent/US20220367421A1/en
Priority to EP19938257.3A priority patent/EP4002468A4/en
Publication of WO2021015350A1 publication Critical patent/WO2021015350A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/34—Materials of the light emitting region containing only elements of Group IV of the Periodic Table
    • H01L33/346—Materials of the light emitting region containing only elements of Group IV of the Periodic Table containing porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Definitions

  • the present invention is applicable to the technical field related to a display device, and relates to a display device using a semiconductor light emitting device, for example, a micro LED (Light Emitting Diode), and a method of manufacturing the same.
  • a semiconductor light emitting device for example, a micro LED (Light Emitting Diode), and a method of manufacturing the same.
  • LCD Liquid Crystal Display
  • OLED Organic Light Emitting Diodes
  • LED Light Emitting Diode
  • GaAsP compound semiconductor in 1962 has been used as a light source for display images in electronic devices including information communication devices. Accordingly, a method for solving the above-described problems by implementing a display using the semiconductor light emitting device may be proposed.
  • the semiconductor light emitting device has various advantages, such as long life, low power consumption, excellent initial driving characteristics, and high vibration resistance compared to the filament-based light emitting device.
  • such a light emitting device In order to be used as a pixel of a display device, such a light emitting device must be assembled in individual pixel areas and electrically connected.
  • a self-assembly method using an electromagnetic field may be used.
  • this phenomenon may further increase as the distance between electrodes for self-assembly is narrowed for miniaturization and high resolution implementation of a light emitting device (LED) chip. That is, as the distance between electrodes and the distance between pixels decreases, interference of an electric field may occur in adjacent pixel regions. Accordingly, a phenomenon in which the light emitting device is attached to the surface of the substrate in a region other than the assembly groove may become more frequent due to such electric field interference.
  • LED light emitting device
  • the technical problem to be solved of the present invention is to provide a display device and a method of manufacturing the same that can prevent the phenomenon that the light emitting element is attached to a position other than the individual pixel area when assembling a semiconductor light emitting element to a substrate.
  • the present invention provides a display device capable of preventing interference of an electric field in each pixel region and preventing a phenomenon in which a light emitting device chip is assembled in a region other than the pixel region, and a method of manufacturing the same.
  • the height may be set differently for each pixel.
  • the interference of the electric field in each pixel area can be prevented by using a step difference for each pixel area, and a phenomenon in which the light emitting device chip is assembled in an area other than the pixel area can be prevented.
  • the present invention is characterized in that a stepped film positioned in at least some of the plurality of individual pixel regions is provided.
  • the substrate As a more specific example, the present invention, the substrate; A stepped film positioned in at least some of the plurality of individual pixel regions on the substrate; An assembly electrode positioned on the substrate or the stepped film; An insulating layer positioned on the assembly electrode; A partition wall positioned on the insulating layer and defining an assembly groove in which the semiconductor light emitting elements constituting the individual pixels are mounted; A semiconductor light emitting device mounted on an assembly surface of the assembly groove; And a lighting electrode electrically connected to the semiconductor light emitting device.
  • the height of the partition wall may be changed in the region between the individual pixels by the stepped layer.
  • the partition wall may have a step shape in a region between the individual pixels.
  • the plurality of individual pixel areas include a red area, a green area, and a blue area, and the assembly surface of one of the red area, green area, and blue area is formed by the stepped layer. And height may vary.
  • assembly surfaces of adjacent regions of the red region, green region, and blue region may have different heights.
  • the plurality of individual pixel areas may include a red area, a green area, and a blue area, and the heights of assembly surfaces of the red area, green area, and blue area may be different from each other by the stepped layer.
  • the heights of the assembly surfaces of the red, green, and blue regions may be sequentially changed.
  • a protective layer may be further included between the light emitting device and the lighting electrode.
  • the passivation layer may flatten a height difference due to the stepped layer.
  • the present invention includes the steps of forming a stepped film in at least some of a plurality of individual pixel regions including a first region, a second region, and a third region positioned on a substrate and repeatedly positioned; Forming an assembly electrode on the substrate or the stepped film; Forming an insulating layer on the assembly electrode; Forming a partition wall defining an assembly groove in which the semiconductor light emitting elements constituting the individual pixels are mounted on the insulating layer; Mounting a semiconductor light emitting device on an assembly surface of the assembly groove; And forming a lighting electrode electrically connected to the semiconductor light emitting device.
  • the step of forming the stepped film may include forming the stepped film in at least one of the first region, the second region, and the third region.
  • forming the stepped layer may include forming a first stepped layer covering two regions of the first region, the second region, and the third region.
  • first stepped layer may be alternately formed among the first region, the second region, and the third region.
  • first stepped layer may be continuously formed in two of the first region, the second region, and the third region.
  • the step of forming a second stepped film covering one of the two continuously formed regions on the first stepped film may be further included.
  • the surface between the pixel regions is not flat (stepped shape), so the influence of magnetic force is greater than that of the interfered electric field, so that the chip is magnetic. During the assembly process, it can be pulled and attached to the assembly groove.
  • FIG. 1 is a conceptual diagram showing an embodiment of a display device using a semiconductor light emitting device of the present invention.
  • FIG. 2 is a partially enlarged view of portion A of FIG. 1.
  • 3A and 3B are cross-sectional views taken along lines B-B and C-C of FIG. 2.
  • FIG. 4 is a conceptual diagram illustrating the flip chip type semiconductor light emitting device of FIG. 3.
  • 5A to 5C are conceptual diagrams illustrating various forms of implementing colors in relation to a flip chip type semiconductor light emitting device.
  • FIG. 6 is a cross-sectional view showing a method of manufacturing a display device using the semiconductor light emitting device of the present invention.
  • FIG. 7 is a perspective view showing another embodiment of a display device using the semiconductor light emitting device of the present invention.
  • FIG. 8 is a cross-sectional view taken along line D-D of FIG. 7.
  • FIG. 9 is a conceptual diagram illustrating the vertical semiconductor light emitting device of FIG. 8.
  • FIG. 10 is a schematic plan view showing an example of a display device using a semiconductor light emitting device to which the present invention can be applied.
  • FIG. 11 is a cross-sectional view taken along line a-b of FIG. 10.
  • FIG. 12 is a schematic cross-sectional view showing a display device using a semiconductor light emitting device according to the first embodiment of the present invention.
  • FIG. 13 is a schematic cross-sectional view showing a display device using a semiconductor light emitting device according to a second embodiment of the present invention.
  • FIGS. 14 to 19 are cross-sectional schematic diagrams showing a manufacturing process of a display device using a semiconductor light emitting device according to the first embodiment of the present invention.
  • 20 to 24 are cross-sectional schematic diagrams showing a manufacturing process of a display device using a semiconductor light emitting device according to a second embodiment of the present invention.
  • 25 to 33 are perspective views illustrating a manufacturing process of a display device using a semiconductor light emitting device according to a third embodiment of the present invention.
  • FIG. 34 is a cross-sectional view illustrating a pixel area of FIG. 33.
  • 35 is a cross-sectional view showing an example of a light emitting element used in the display device of the present invention.
  • an element such as a layer, region or substrate is referred to as being “on” another component, it will be understood that it may exist directly on the other element or there may be intermediate elements between them. There will be.
  • the display device described herein is a concept including all display devices that display information as a unit pixel or a set of unit pixels. Therefore, it can be applied to parts, not limited to finished products.
  • a panel corresponding to a part of a digital TV is also independently a display device in the present specification.
  • Finished products include mobile phones, smart phones, laptop computers, digital broadcasting terminals, personal digital assistants (PDAs), portable multimedia players (PMPs), navigation, Slate PC, Tablet PC, and Ultra. This could include books, digital TVs, and desktop computers.
  • the semiconductor light emitting device mentioned in this specification is a concept including LEDs, micro LEDs, and the like, and may be used interchangeably.
  • FIG. 1 is a conceptual diagram showing an embodiment of a display device using a semiconductor light emitting device of the present invention.
  • information processed by a controller (not shown) of the display apparatus 100 may be displayed using a flexible display.
  • Flexible displays include, for example, displays that can be bent, or bent, or twistable, or foldable, or rollable by an external force.
  • the flexible display may be a display manufactured on a thin and flexible substrate that can be bent, bent, or foldable or rolled like paper while maintaining the display characteristics of a conventional flat panel display. .
  • the display area of the flexible display becomes flat.
  • the display area in a state that is bent by an external force (for example, a state having a finite radius of curvature, hereinafter referred to as a second state), the display area may become a curved surface.
  • information displayed in the second state may be visual information output on a curved surface.
  • This visual information is implemented by independently controlling light emission of sub-pixels arranged in a matrix form.
  • the unit pixel means, for example, a minimum unit for implementing one color.
  • the unit pixel of such a flexible display may be implemented by a semiconductor light emitting device.
  • a light emitting diode LED
  • Such a light emitting diode is formed in a small size, and through this, it can serve as a unit pixel even in the second state.
  • FIG. 2 is a partially enlarged view of portion A of FIG. 1.
  • 3A and 3B are cross-sectional views taken along lines B-B and C-C of FIG. 2.
  • a display device 100 using a passive matrix (PM) type semiconductor light emitting device is illustrated as a display device 100 using a semiconductor light emitting device.
  • PM passive matrix
  • AM active matrix
  • the display device 100 shown in FIG. 1 includes a substrate 110, a first electrode 120, a conductive adhesive layer 130, a second electrode 140, and at least one semiconductor light emitting device as shown in FIG. Includes 150.
  • the substrate 110 may be a flexible substrate.
  • the substrate 110 may include glass or polyimide (PI).
  • PI polyimide
  • any material such as polyethylene naphthalate (PEN) and polyethylene terephthalate (PET) may be used as long as it has insulation and is flexible.
  • the substrate 110 may be a transparent material or an opaque material.
  • the substrate 110 may be a wiring board on which the first electrode 120 is disposed, and thus the first electrode 120 may be positioned on the substrate 110.
  • the insulating layer 160 may be disposed on the substrate 110 on which the first electrode 120 is located, and the auxiliary electrode 170 may be disposed on the insulating layer 160.
  • a state in which the insulating layer 160 is stacked on the substrate 110 may be a single wiring board.
  • the insulating layer 160 is made of an insulating and flexible material such as polyimide (PI), PET, and PEN, and may be formed integrally with the substrate 110 to form a single substrate.
  • the auxiliary electrode 170 is an electrode that electrically connects the first electrode 120 and the semiconductor light emitting device 150, and is positioned on the insulating layer 160 and is disposed corresponding to the position of the first electrode 120.
  • the auxiliary electrode 170 has a dot shape and may be electrically connected to the first electrode 120 through an electrode hole 171 penetrating through the insulating layer 160.
  • the electrode hole 171 may be formed by filling the via hole with a conductive material.
  • a conductive adhesive layer 130 is formed on one surface of the insulating layer 160, but the present invention is not limited thereto.
  • a layer performing a specific function is formed between the insulating layer 160 and the conductive adhesive layer 130, or a structure in which the conductive adhesive layer 130 is disposed on the substrate 110 without the insulating layer 160 It is also possible.
  • the conductive adhesive layer 130 may serve as an insulating layer.
  • the conductive adhesive layer 130 may be a layer having adhesiveness and conductivity, and for this purpose, a conductive material and a material having adhesiveness may be mixed in the conductive adhesive layer 130.
  • the conductive adhesive layer 130 has ductility, thereby enabling a flexible function in the display device.
  • the conductive adhesive layer 130 may be an anisotropic conductive film (ACF), an anisotropic conductive paste, a solution containing conductive particles, or the like.
  • ACF anisotropic conductive film
  • the conductive adhesive layer 130 allows electrical interconnection in the Z direction passing through the thickness, but may be configured as a layer having electrical insulation in the horizontal X-Y direction. Therefore, the conductive adhesive layer 130 may be referred to as a Z-axis conductive layer (however, hereinafter referred to as a'conductive adhesive layer').
  • the anisotropic conductive film is a film in which an anisotropic conductive medium is mixed with an insulating base member, and when heat and pressure are applied, only a specific portion becomes conductive by the anisotropic conductive medium.
  • heat and pressure are applied to the anisotropic conductive film, but other methods may be applied in order for the anisotropic conductive film to partially have conductivity. Other methods described above may be, for example, that only one of heat and pressure is applied or UV cured or the like.
  • the anisotropic conductive medium may be, for example, conductive balls or conductive particles.
  • the anisotropic conductive film is a film in which conductive balls are mixed with an insulating base member, and when heat and pressure are applied, only a specific portion becomes conductive by the conductive balls.
  • a core of a conductive material may contain a plurality of particles covered by an insulating film made of a polymer material, and in this case, a portion to which heat and pressure is applied is destroyed by the insulating film and becomes conductive by the core. .
  • the shape of the core may be deformed to form a layer in contact with each other in the thickness direction of the film.
  • heat and pressure are applied to the anisotropic conductive film as a whole, and an electrical connection in the Z-axis direction is partially formed due to a height difference of a counterpart adhered by the anisotropic conductive film.
  • the anisotropic conductive film may contain a plurality of particles coated with a conductive material in an insulating core.
  • the part to which heat and pressure are applied is deformed (pressed together) to have conductivity in the thickness direction of the film.
  • a form in which the conductive material penetrates the insulating base member in the Z-axis direction and has conductivity in the thickness direction of the film is also possible.
  • the conductive material may have a pointed end.
  • the anisotropic conductive film may be a fixed array anisotropic conductive film (ACF) in which conductive balls are inserted into one surface of an insulating base member. More specifically, the insulating base member is formed of an adhesive material, and the conductive ball is intensively disposed on the bottom of the insulating base member, and when heat and pressure are applied from the base member, it is deformed together with the conductive ball in a vertical direction. It becomes conductive.
  • ACF fixed array anisotropic conductive film
  • the anisotropic conductive film is a form in which conductive balls are randomly mixed in an insulating base member, or consists of a plurality of layers, and a form in which conductive balls are disposed on one layer (double-ACF ), etc. are all possible.
  • the anisotropic conductive paste is a combination of a paste and a conductive ball, and may be a paste in which conductive balls are mixed with an insulating and adhesive base material.
  • the solution containing conductive particles may be a solution containing conductive particles or nanoparticles.
  • the second electrode 140 is spaced apart from the auxiliary electrode 170 and is positioned on the insulating layer 160. That is, the conductive adhesive layer 130 is disposed on the insulating layer 160 on which the auxiliary electrode 170 and the second electrode 140 are located.
  • the semiconductor light emitting device 150 After forming the conductive adhesive layer 130 with the auxiliary electrode 170 and the second electrode 140 positioned on the insulating layer 160, the semiconductor light emitting device 150 is connected in a flip chip form by applying heat and pressure. Then, the semiconductor light emitting device 150 is electrically connected to the first electrode 120 and the second electrode 140.
  • FIG. 4 is a conceptual diagram illustrating the flip chip type semiconductor light emitting device of FIG. 3.
  • the semiconductor light emitting device may be a flip chip type light emitting device.
  • the semiconductor light emitting device includes a p-type electrode 156, a p-type semiconductor layer 155 on which the p-type electrode 156 is formed, an active layer 154 formed on the p-type semiconductor layer 155, and an active layer 154.
  • a p-type electrode 156 Formed on the n-type semiconductor layer 153 and the p-type electrode 156 on the n-type semiconductor layer 153 and an n-type electrode 152 disposed horizontally spaced apart from each other.
  • the p-type electrode 156 may be electrically connected by the auxiliary electrode 170 and the conductive adhesive layer 130 shown in FIGS. 3A and 3B, and the n-type electrode 152 is the second electrode 140.
  • And can be electrically connected.
  • the auxiliary electrode 170 is formed to be elongated in one direction, so that one auxiliary electrode may be electrically connected to the plurality of semiconductor light emitting devices 150.
  • one auxiliary electrode may be electrically connected to the plurality of semiconductor light emitting devices 150.
  • p-type electrodes of the left and right semiconductor light emitting devices with the auxiliary electrode as the center may be electrically connected to one auxiliary electrode.
  • the semiconductor light emitting device 150 is pressed into the conductive adhesive layer 130 by heat and pressure, through which the portion between the p-type electrode 156 and the auxiliary electrode 170 of the semiconductor light emitting device 150 And, only a portion between the n-type electrode 152 and the second electrode 140 of the semiconductor light emitting device 150 has conductivity, and the remaining portion does not have conductivity because there is no press-fitting of the semiconductor light emitting device.
  • the conductive adhesive layer 130 not only mutually couples the semiconductor light emitting device 150 and the auxiliary electrode 170 and between the semiconductor light emitting device 150 and the second electrode 140, but also forms an electrical connection.
  • the plurality of semiconductor light emitting devices 150 constitute a light emitting device array, and a phosphor layer 180 is formed in the light emitting device array.
  • the light emitting device array may include a plurality of semiconductor light emitting devices having different luminance values.
  • Each semiconductor light emitting device 150 constitutes a unit pixel, and is electrically connected to the first electrode 120.
  • the first electrode 120 may be plural, the semiconductor light emitting elements are arranged in rows, for example, and the semiconductor light emitting elements of each row may be electrically connected to any one of the plurality of first electrodes.
  • semiconductor light emitting devices are connected in a flip chip form, semiconductor light emitting devices grown on a transparent dielectric substrate can be used. Further, the semiconductor light emitting devices may be, for example, nitride semiconductor light emitting devices. Since the semiconductor light emitting device 150 has excellent luminance, individual unit pixels can be configured with a small size.
  • a partition wall 190 may be positioned between the semiconductor light emitting devices 150.
  • the partition wall 190 may serve to separate individual unit pixels from each other, and may be integrally formed with the conductive adhesive layer 130.
  • the base member of the anisotropic conductive film may form a partition wall by inserting the semiconductor light emitting device 150 into the anisotropic conductive film.
  • the partition wall 190 may have reflective properties and a contrast ratio may be increased.
  • a reflective partition wall may be separately provided as the partition wall 190.
  • the partition wall 190 may include a black or white insulator depending on the purpose of the display device. When a partition wall of a white insulator is used, it is possible to increase reflectivity, and when a partition wall of a black insulator is used, it is possible to increase the contrast while having reflective characteristics.
  • the phosphor layer 180 may be located on the outer surface of the semiconductor light emitting device 150.
  • the semiconductor light emitting device 150 is a blue semiconductor light emitting device emitting blue (B) light
  • the phosphor layer 180 performs a function of converting the blue (B) light into a color of a unit pixel.
  • the phosphor layer 180 may be a red phosphor 181 or a green phosphor 182 constituting individual pixels.
  • a red phosphor 181 capable of converting blue light into red (R) light may be stacked on a blue semiconductor light emitting device, and at a position forming a green unit pixel, blue A green phosphor 182 capable of converting blue light into green (G) light may be stacked on the semiconductor light emitting device.
  • a blue semiconductor light emitting device may be used alone in a portion of the blue unit pixel.
  • unit pixels of red (R), green (G), and blue (B) may form one pixel.
  • a phosphor of one color may be stacked along each line of the first electrode 120. Accordingly, one line of the first electrode 120 may be an electrode that controls one color. That is, along the second electrode 140, red (R), green (G), and blue (B) may be sequentially disposed, and a unit pixel may be implemented through this.
  • unit pixels of red (R), green (G), and blue (B) can be implemented by combining the semiconductor light emitting device 150 and the quantum dot (QD) instead of the phosphor. have.
  • a black matrix 191 may be disposed between each of the phosphor layers in order to improve contrast. That is, the black matrix 191 may improve contrast of the contrast.
  • the present invention is not necessarily limited thereto, and other structures for implementing blue, red, and green colors may be applied.
  • 5A to 5C are conceptual diagrams illustrating various forms of implementing colors in relation to a flip chip type semiconductor light emitting device.
  • each of the semiconductor light emitting devices 150 is made of gallium nitride (GaN) as a main material, and indium (In) and/or aluminum (Al) are added together to emit various light including blue. It can be implemented as a light emitting device.
  • GaN gallium nitride
  • Al aluminum
  • the semiconductor light emitting device 150 may be a red (R), green (G), and blue (B) semiconductor light emitting device to form a sub-pixel, respectively.
  • red, green, and blue semiconductor light emitting devices R, G, B
  • R, G, B red, green, and blue semiconductor light emitting devices
  • unit pixels of red, green, and blue by red, green, and blue semiconductor light emitting devices They form one pixel, through which a full color display can be implemented.
  • the semiconductor light emitting device 150a may include a white light emitting device W in which a yellow phosphor layer is provided for each individual device.
  • a red phosphor layer 181, a green phosphor layer 182, and a blue phosphor layer 183 may be provided on the white light emitting device W.
  • a unit pixel may be formed on the white light emitting device W by using a color filter in which red, green, and blue are repeated.
  • the semiconductor light emitting device 150b may have a structure in which a red phosphor layer 184, a green phosphor layer 185, and a blue phosphor layer 186 are provided on an ultraviolet light emitting device UV.
  • the semiconductor light emitting device can be used not only for visible light but also for ultraviolet (UV) light, and the ultraviolet (UV) can be extended in the form of a semiconductor light emitting device that can be used as an excitation source of the upper phosphor .
  • the semiconductor light emitting device is positioned on the conductive adhesive layer to constitute a unit pixel in the display device. Since the semiconductor light emitting device has excellent luminance, individual unit pixels can be configured even with a small size.
  • the size of the individual semiconductor light emitting devices 150, 150a, 150b may have a side length of 80 ⁇ m or less, and may be rectangular or square devices. In the case of a rectangle, the size may be 20 ⁇ 80 ⁇ m or less.
  • the distance between the semiconductor light emitting devices 150, 150a, and 150b is relatively large enough.
  • the display device using the semiconductor light emitting device described above can be manufactured by a new type of manufacturing method. Hereinafter, a manufacturing method will be described with reference to FIG. 6.
  • FIG. 6 is a cross-sectional view showing a method of manufacturing a display device using the semiconductor light emitting device of the present invention.
  • a conductive adhesive layer 130 is formed on the insulating layer 160 on which the auxiliary electrode 170 and the second electrode 140 are positioned.
  • An insulating layer 160 is stacked on the first substrate 110 to form one substrate (or wiring board), and the first electrode 120, the auxiliary electrode 170, and the second electrode 140 are formed on the wiring board. Is placed.
  • the first electrode 120 and the second electrode 140 may be disposed in a mutually orthogonal direction.
  • the first substrate 110 and the insulating layer 160 may each include glass or polyimide (PI).
  • the conductive adhesive layer 130 may be implemented by, for example, an anisotropic conductive film, and for this purpose, an anisotropic conductive film may be applied to a substrate on which the insulating layer 160 is positioned.
  • the second substrate 112 corresponding to the positions of the auxiliary electrodes 170 and the second electrodes 140 and on which the plurality of semiconductor light emitting elements 150 constituting individual pixels are positioned, is provided with the semiconductor light emitting element 150.
  • the second substrate 112 is a growth substrate on which the semiconductor light emitting device 150 is grown, and may be a spire substrate or a silicon substrate.
  • the semiconductor light emitting device When the semiconductor light emitting device is formed in units of a wafer, it can be effectively used in a display device by having a gap and a size capable of forming a display device.
  • the wiring board and the second board 112 are thermally compressed.
  • the wiring board and the second board 112 may be thermally compressed by applying an ACF press head.
  • the wiring board and the second board 112 are bonded by thermal compression. Due to the characteristics of the anisotropic conductive film having conductivity by thermal compression, only the portion between the semiconductor light emitting device 150 and the auxiliary electrode 170 and the second electrode 140 has conductivity, through which electrodes and semiconductor light emission The device 150 may be electrically connected. At this time, the semiconductor light emitting device 150 is inserted into the anisotropic conductive film, through which a partition wall may be formed between the semiconductor light emitting devices 150.
  • the second substrate 112 is removed.
  • the second substrate 112 may be removed using a laser lift-off method (LLO) or a chemical lift-off method (CLO).
  • LLO laser lift-off method
  • CLO chemical lift-off method
  • a transparent insulating layer (not shown) may be formed by coating silicon oxide (SiOx) or the like on the wiring board to which the semiconductor light emitting device 150 is bonded.
  • a step of forming a phosphor layer on one surface of the semiconductor light emitting device 150 may be further included.
  • the semiconductor light emitting device 150 is a blue semiconductor light emitting device that emits blue (B) light, and a red or green phosphor for converting the blue (B) light into the color of a unit pixel is a blue semiconductor light emitting device. It is possible to form a layer on one side of the.
  • the manufacturing method or structure of a display device using the semiconductor light emitting device described above may be modified in various forms.
  • a vertical semiconductor light emitting device may also be applied to the display device described above.
  • FIG. 7 is a perspective view showing another embodiment of a display device using the semiconductor light emitting device of the present invention
  • FIG. 8 is a cross-sectional view taken along the line DD of FIG. 7
  • FIG. 9 is a conceptual diagram showing the vertical semiconductor light emitting device of FIG. to be.
  • the display device may be a display device using a passive matrix (PM) type vertical semiconductor light emitting device.
  • PM passive matrix
  • Such a display device includes a substrate 210, a first electrode 220, a conductive adhesive layer 230, a second electrode 240, and at least one semiconductor light emitting device 250.
  • the substrate 210 is a wiring board on which the first electrode 220 is disposed, and may include polyimide (PI) to implement a flexible display device.
  • PI polyimide
  • any material that has insulation and is flexible may be used.
  • the first electrode 220 is positioned on the substrate 210 and may be formed as an electrode having a long bar shape in one direction.
  • the first electrode 220 may be formed to serve as a data electrode.
  • the conductive adhesive layer 230 is formed on the substrate 210 on which the first electrode 220 is located.
  • the conductive adhesive layer 230 is a solution containing anisotropy conductive film (ACF), anisotropic conductive paste, and conductive particles. ), etc.
  • ACF anisotropy conductive film
  • anisotropic conductive paste anisotropic conductive paste
  • conductive particles conductive particles.
  • the semiconductor light emitting element 250 After placing the anisotropic conductive film on the substrate 210 with the first electrode 220 positioned, the semiconductor light emitting element 250 is connected by applying heat and pressure to the semiconductor light emitting element 250 as the first electrode. It is electrically connected to 220. In this case, the semiconductor light emitting device 250 is preferably disposed to be positioned on the first electrode 220.
  • anisotropic conductive film As described above, such an electrical connection is generated because it partially has conductivity in the thickness direction when heat and pressure are applied to the anisotropic conductive film. Accordingly, in the anisotropic conductive film, it is divided into a part having conductivity and a part not having conductivity in the thickness direction.
  • the conductive adhesive layer 230 implements electrical connection as well as mechanical coupling between the semiconductor light emitting device 250 and the first electrode 220.
  • the semiconductor light emitting device 250 is positioned on the conductive adhesive layer 230, thereby configuring individual pixels in the display device. Since the semiconductor light emitting device 250 has excellent luminance, individual unit pixels can be configured with a small size.
  • the individual semiconductor light emitting device 250 may have, for example, a side length of 80 ⁇ m or less, and may be a rectangular or square device. In the case of a rectangle, for example, it may have a size of 20 ⁇ 80 ⁇ m or less.
  • the semiconductor light emitting device 250 may have a vertical structure.
  • a plurality of second electrodes 240 are disposed between the vertical semiconductor light emitting devices in a direction crossing the length direction of the first electrode 220 and electrically connected to the vertical semiconductor light emitting device 250.
  • such a vertical semiconductor light emitting device includes a p-type electrode 256, a p-type semiconductor layer 255 formed on the p-type electrode 256, and an active layer 254 formed on the p-type semiconductor layer 255. ), an n-type semiconductor layer 253 formed on the active layer 254 and an n-type electrode 252 formed on the n-type semiconductor layer 253.
  • the p-type electrode 256 located at the bottom may be electrically connected by the first electrode 220 and the conductive adhesive layer 230, and the n-type electrode 252 located at the top is a second electrode 240 to be described later. ) And can be electrically connected.
  • the vertical semiconductor light emitting device 250 has a great advantage of reducing a chip size since electrodes can be arranged up and down.
  • a phosphor layer 280 may be formed on one surface of the semiconductor light emitting device 250.
  • the semiconductor light emitting device 250 is a blue semiconductor light emitting device 251 that emits blue (B) light, and a phosphor layer 280 for converting the blue (B) light into a color of a unit pixel is provided.
  • the phosphor layer 280 may be a red phosphor 281 and a green phosphor 282 constituting individual pixels.
  • a red phosphor 281 capable of converting blue light into red (R) light may be stacked on a blue semiconductor light emitting device, and at a position forming a green unit pixel, blue A green phosphor 282 capable of converting blue light into green (G) light may be stacked on the semiconductor light emitting device.
  • a blue semiconductor light emitting device may be used alone in a portion of the blue unit pixel. In this case, unit pixels of red (R), green (G), and blue (B) may form one pixel.
  • the present invention is not necessarily limited thereto, and other structures for implementing blue, red, and green colors may be applied as described above in a display device to which a flip chip type light emitting device is applied.
  • the second electrode 240 is positioned between the semiconductor light emitting devices 250 and is electrically connected to the semiconductor light emitting devices 250.
  • the semiconductor light emitting devices 250 may be arranged in a plurality of rows, and the second electrode 240 may be located between the rows of the semiconductor light emitting devices 250.
  • the second electrode 240 may be positioned between the semiconductor light emitting devices 250.
  • the second electrode 240 may be formed as a long bar-shaped electrode in one direction, and may be disposed in a direction perpendicular to the first electrode.
  • the second electrode 240 and the semiconductor light emitting device 250 may be electrically connected by a connection electrode protruding from the second electrode 240.
  • the connection electrode may be an n-type electrode of the semiconductor light emitting device 250.
  • the n-type electrode is formed as an ohmic electrode for ohmic contact, and the second electrode 240 covers at least a part of the ohmic electrode by printing or deposition. Through this, the second electrode 240 and the n-type electrode of the semiconductor light emitting device 250 may be electrically connected.
  • the second electrode 240 may be positioned on the conductive adhesive layer 230.
  • a transparent insulating layer (not shown) including silicon oxide (SiOx) or the like may be formed on the substrate 210 on which the semiconductor light emitting device 250 is formed.
  • SiOx silicon oxide
  • the second electrode 240 is positioned after the transparent insulating layer is formed, the second electrode 240 is positioned on the transparent insulating layer.
  • the second electrode 240 may be formed to be spaced apart from the conductive adhesive layer 230 or the transparent insulating layer.
  • a transparent electrode such as ITO Indium Tin Oxide
  • the ITO material has poor adhesion to the n-type semiconductor layer. have. Accordingly, according to the present invention, by placing the second electrode 240 between the semiconductor light emitting devices 250, there is an advantage in that a transparent electrode such as ITO is not required. Accordingly, the light extraction efficiency can be improved by using the n-type semiconductor layer and a conductive material having good adhesion as a horizontal electrode without being restricted by the selection of a transparent material.
  • a partition wall 290 may be positioned between the semiconductor light emitting devices 250. That is, a partition wall 290 may be disposed between the vertical semiconductor light emitting devices 250 to isolate the semiconductor light emitting devices 250 constituting individual pixels. In this case, the partition wall 290 may serve to separate individual unit pixels from each other, and may be integrally formed with the conductive adhesive layer 230. For example, by inserting the semiconductor light emitting device 250 into the anisotropic conductive film, the base member of the anisotropic conductive film may form the partition wall 290.
  • the partition wall 290 may have reflective properties and a contrast ratio may be increased even without a separate black insulator.
  • a reflective partition wall may be separately provided.
  • the partition wall 290 may include a black or white insulator depending on the purpose of the display device.
  • the partition wall 290 is between the vertical semiconductor light emitting element 250 and the second electrode 240. It can be located between. Accordingly, individual unit pixels can be configured with a small size using the semiconductor light emitting device 250, and the distance between the semiconductor light emitting device 250 is relatively large enough, so that the second electrode 240 is connected to the semiconductor light emitting device 250. ), there is an effect of implementing a flexible display device having HD image quality.
  • a black matrix 291 may be disposed between each of the phosphors to improve contrast. That is, the black matrix 291 can improve contrast of light and dark.
  • the semiconductor light emitting device is disposed on a wiring board in a flip chip type and used as individual pixels.
  • FIG. 10 is a schematic plan view showing an example of a display device using a semiconductor light emitting device to which the present invention can be applied.
  • FIG. 11 is a cross-sectional view taken along line a-b of FIG. 10.
  • a plurality of assembly electrodes 320 may be positioned on a substrate 310.
  • the assembled electrode 320 may be disposed on the substrate 310 by forming a pair of two electrodes 321 and 322.
  • Red (R), green (G), and blue (B) pixels may be repeatedly disposed on the substrate 310.
  • pixels of the same color may be repeatedly positioned at predetermined intervals in a horizontal direction.
  • the assembly electrode 320 may be disposed to induce a dielectrophoresis (DEP) phenomenon due to an electric field when the semiconductor light emitting devices 351, 352, and 353 constituting individual pixels are assembled.
  • DEP dielectrophoresis
  • the assembly electrode 320 may be used when the semiconductor light emitting devices 351, 352, and 353 are self-assembled.
  • the self-assembly method refers to a process in which, for example, a plurality of semiconductor light emitting devices 351, 352, 353 grown on a wafer are separated into individual devices, dispersed in a fluid, and then assembled on a substrate using an electromagnetic field. It can mean.
  • the semiconductor light emitting devices 351, 352, and 353 constituting individual pixels may be temporarily fixed to each pixel area by the dielectric phoresis phenomenon induced by the assembly electrode 320.
  • An insulating layer 320 that covers and insulates the assembled electrode 320 may be positioned on the assembled electrode 320.
  • a partition wall 340 for defining (defining) individual pixel regions may be formed on the insulating layer 320. That is, referring to FIG. 11, a partition wall 340 formed around a location where the semiconductor light emitting devices 351, 352, and 353 constituting individual pixels are installed may be formed. Hole regions (assembly grooves) in which the semiconductor light emitting devices 351, 352, and 353 are installed may be formed by the barrier ribs 340.
  • the semiconductor light emitting devices 351, 352, and 353 may be self-assembled and installed in the hole region (assembly groove) formed by the partition wall 340.
  • a phenomenon in which the light emitting devices are attached to individual pixel regions, that is, locations other than the hole region, may occur. That is, referring to FIGS. 10 and 11, a light emitting element 354 attached to a region other than the hole region formed by the partition wall 340 may be present.
  • this phenomenon may further increase as the distance between electrodes for self-assembly is narrowed for miniaturization and high resolution implementation of a light emitting device (LED) chip. That is, as the distance between electrodes and the distance between pixels decreases, interference of an electric field may occur in adjacent pixel regions. Accordingly, a phenomenon in which the light emitting device 354 is attached to the surface of the substrate in a region other than the assembly groove may become more frequent due to such electric field interference.
  • LED light emitting device
  • FIG. 12 is a schematic cross-sectional view showing a display device using a semiconductor light emitting device according to the first embodiment of the present invention.
  • the display device 400 using the semiconductor light emitting device according to the present embodiment may have different heights for each pixel.
  • the stepped layer 420 may be provided in at least some of the plurality of individual pixel areas (assembly grooves).
  • the stepped layer 420 may be provided to have different heights of adjacent pixel regions. That is, the heights of the assembly grooves in which the light emitting elements are installed may be different by the stepped layer 420.
  • the stepped layer 420 may include a first stepped layer 421 forming the pixel area to have a first height, and a second stepped layer 422 forming the pixel area to a second height higher than the first height. have.
  • the first stepped layer 421 and the second stepped layer 422 may have different heights of neighboring pixel regions. That is, due to the first stepped layer 421 and the second stepped layer 422, the heights of the light emitting devices provided on the first stepped layer 421 and the second stepped layer 422 may be different from each other.
  • a bent region may be formed in a space between individual pixel regions in which the light emitting device is installed.
  • a position where it is difficult to install the light emitting elements constituting individual pixels may be provided. That is, it may be difficult to self-assemble the light emitting device in the step shape between the individual pixel regions due to the height difference.
  • interference of an electric field in each pixel region may not occur in the stepped shape between the individual pixel regions.
  • the plurality of individual pixel areas may include a red area, a green area, and a blue area. That is, the red light-emitting device 463 may be installed in the red area, the green light-emitting device 462 may be installed in the green area, and the blue light-emitting device 461 may be installed in the blue area.
  • the plurality of individual pixel areas includes a red area, a green area, and a blue area, and the assembly surface of one of the red area, green area, and blue area is assembled by the other two areas by the stepped layer 420.
  • the face and height can be different.
  • assembly surfaces of adjacent regions among the red, green, and blue regions may have different heights.
  • the heights of the assembly surfaces of the red area, green area, and blue area may be sequentially changed.
  • a second stepped layer 422 may be positioned in a red area on the substrate 410, and a first stepped layer 421 is positioned in a green area adjacent to the red area. can do.
  • the second stepped layer 422 may be formed on the first stepped layer 421 (see FIG. 16 ).
  • a stepped film may not be formed in the blue region. In this case, depending on the case, the positions of the red region, the green region, and the blue region may be changed.
  • a pair of assembly electrodes may be positioned on the substrate 410, the first stepped layer 421 and the second stepped layer 422. That is, for example, a pair of assembly electrodes 431 and 432 may be directly positioned on a substrate in a blue region, and a pair of assembly electrodes 433 and 434 on the first stepped film 421 in a green region. ) May be positioned, and a pair of assembly electrodes 435 and 436 may be positioned on the second stepped layer 422 in the blue region.
  • the insulating layers 441, 442, 443 covering the assembled electrode 430 may be positioned on the assembled electrode 430.
  • a stepped space may be formed by an insulating layer having different heights between adjacent portions of the pixel area, that is, between each pixel area and the pixel area.
  • Partition walls 451, 452, and 453 may be positioned on the insulating layers 441, 442, and 443 to define assembly grooves in which semiconductor light emitting devices constituting individual pixels are mounted.
  • the partition wall includes a first partition wall 451 having the lowest height, a second partition wall 452 having a height higher than the first partition wall 451, and a third partition wall 453 having a height higher than the second partition wall 452.
  • the partition walls 451, 452, and 453 may be positioned in a step shape in a location other than each assembly groove, that is, a location other than a location where a light emitting element constituting an individual pixel is installed.
  • first partition wall 451 and the second partition wall 452 are continuously positioned between the blue region and the green region, and the second partition wall 452 and the third partition wall 453 are positioned between the green region and the red region. These can be positioned consecutively to each other.
  • Light-emitting elements 461, 462, and 463 may be installed in the assembly grooves formed by the partition walls 451, 452, and 453, respectively. At this time, as described above, the light-emitting elements 461, 462, 463 are attached to regions other than each assembly groove by a stepped shape formed by extending to the partition walls 451, 452, 453 by the stepped film 420. The possibilities can be very small.
  • a pair of lighting electrodes 680 (see FIGS. 33 and 34) electrically connected to each of the light emitting devices 461, 462, and 463 may be provided.
  • a protective layer 670 (refer to FIGS. 32 and 34) may be provided between the light emitting devices 461, 462, and 463 and the lighting electrode 680.
  • the passivation layer 670 may flatten a height difference due to the stepped layers 421 and 422.
  • the surface between the pixel regions is not flat (stepped shape), so the influence of magnetic force is greater than that of the interfered electric field, so that the chip is magnetic. During the assembly process, it can be pulled and attached to the assembly groove.
  • FIG. 13 is a schematic cross-sectional view showing a display device using a semiconductor light emitting device according to a second embodiment of the present invention.
  • the display device 500 using the semiconductor light emitting device according to the present embodiment may have different heights for each pixel.
  • the stepped layer 521 may be provided in at least some of the plurality of individual pixel areas (assembly grooves).
  • the stepped layer 521 may be provided to have different heights of adjacent pixel regions. That is, the heights of the assembly grooves in which the light emitting elements are installed may be different by the stepped layer 521.
  • the stepped layers 521 may be alternately positioned in the pixel area. For example, as illustrated in FIG. 13, a stepped layer 521 may exist in a blue area, but a stepped layer 521 may not exist in a green area adjacent to the blue area. In addition, a stepped film 521 may be present in a red region adjacent to the green region.
  • the heights of the pixel regions adjacent to each other of the stepped layer 521 may be different from each other. That is, due to the stepped layer 521, the heights of light emitting devices installed on adjacent assembly grooves may be different.
  • a bent region may be formed in a space between individual pixel regions in which the light emitting device is installed.
  • a position where it is difficult to install the light emitting elements constituting individual pixels may be provided. That is, it may be difficult to self-assemble the light emitting device in the step shape between the individual pixel regions due to the height difference.
  • interference of an electric field in each pixel region may not occur in the stepped shape between the individual pixel regions.
  • the plurality of individual pixel areas may include a red area, a green area, and a blue area. That is, the red light-emitting device 563 may be installed in the red area, the green light-emitting device 462 may be installed in the green area, and the blue light-emitting device 461 may be installed in the blue area.
  • the plurality of individual pixel areas include a red area, a green area, and a blue area, and the assembly surface of one of the red area, green area, and blue area is assembled by the stepped layer 521.
  • the face and height can be different. That is, the assembly surfaces may be alternately formed at different heights.
  • assembly surfaces of adjacent regions among the red, green, and blue regions may have different heights.
  • a stepped film 521 may be disposed in a red region and a blue region on a substrate 510, and a stepped film 521 may be provided in a green region between the red region and the blue region. ) May not be located.
  • the stepped layer 521 may not be positioned even in the red area outside the blue area. In this way, the stepped layers 521 may be alternately positioned in each pixel area. In this case, depending on the case, the positions of the red region, the green region, and the blue region may be changed to each other.
  • a pair of assembly electrodes may be positioned on the substrate 510 and the stepped layer 521. That is, for example, a pair of assembly electrodes 531 and 532 may be positioned directly on the substrate 510 in the green region, and a pair of assembly electrodes on the stepped film 521 in the red region and the blue region. (533, 534) may be located. In addition, a pair of assembly electrodes 531 and 532 may be directly positioned on the substrate 510 in the red region outside the blue region.
  • the insulating layers 541 and 542 covering the assembled electrode 530 may be positioned on the assembled electrode 530.
  • a stepped space may be formed by an insulating layer having different heights between adjacent portions of the pixel area, that is, between each pixel area and the pixel area.
  • Partition walls 551 and 552 defining assembly grooves in which semiconductor light emitting devices constituting individual pixels are mounted may be positioned on the insulating layers 541 and 542.
  • the partition wall may include a first partition wall 551 having the lowest height, and a second partition wall 552 having a height higher than the first partition wall 451.
  • the barrier ribs 551 and 552 may be positioned in a step shape.
  • Light-emitting elements 561, 562, and 563 may be installed in the assembly grooves formed by the partition walls 551 and 552, respectively. At this time, as described above, there is a possibility that the light emitting elements 561, 562, and 563 may be attached to regions other than each assembly groove by a stepped shape formed by extending to the partition walls 551 and 552 by the stepped film 521. It can be very small.
  • a pair of lighting electrodes 660 (see FIGS. 33 and 34) electrically connected to each of the light emitting devices 561, 562, and 563 may be provided.
  • a protective layer 670 (refer to FIGS. 32 and 34) may be provided between the light emitting devices 561, 562, and 563 and the lighting electrode 680.
  • the passivation layer 670 may flatten a height difference due to the stepped layer 521.
  • the surface between the pixel regions is not flat (stepped shape), so the influence of magnetic force is greater than that of the interfered electric field, so that the chip is magnetic. During the assembly process, it can be pulled and attached to the assembly groove.
  • FIGS. 14 to 19 are cross-sectional schematic diagrams showing a manufacturing process of a display device using a semiconductor light emitting device according to the first embodiment of the present invention.
  • a state in which three pixel regions P1, P2, and P3 are defined on a substrate 410 will be described as an example. These three areas may correspond to the red area P1, the green area P2, and the blue area P3, respectively. However, the present invention is not limited thereto.
  • a stepped film 420 may be formed on the substrate 410.
  • a first stepped film 421 may be formed on the substrate 410.
  • the first stepped layer 421 may be formed on two pixel regions P1 and P2 of the three pixel regions P1, P2, and P3.
  • a second stepped layer 422 may be formed on the first stepped layer 421.
  • the second stepped layer 422 may be formed only on the red region P1. Accordingly, the red area P1, the green area P2, and the blue area P3 may be formed in a step shape so as to have sequential heights, respectively.
  • an assembly electrode 430 may be formed on the substrate 410, the first stepped film 421, and the second stepped film 422.
  • a pair of assembly electrodes 431/432, 433/434, and 435/436 may be formed on the substrate 410, the first stepped layer 421, and the second stepped layer 422, respectively.
  • an insulating layer 440 covering the assembly electrodes 431/432, 433/434, and 435/436 may be formed.
  • the insulating layer 440 may be formed on the substrate 410, the first stepped layer 421, and the second stepped layer 422, respectively. That is, the first insulating layer 441 is positioned on the substrate 410, the second insulating layer 442 is positioned on the first stepped layer 421, and the third insulating layer 443 is positioned on the second stepped layer 422. ) Can be located.
  • an assembly surface may be formed between each pair of assembly electrodes 431/432, 433/434, and 435/436. That is, a light emitting device may be assembled between the pair of assembly electrodes 431/432, 433/434, and 435/436.
  • partition walls 451, 452, and 453 may be formed on the insulating layer 440 to define assembly grooves in which light-emitting elements constituting individual pixels are installed.
  • Each assembly groove 454, 455, 456 may be defined by the partition walls 451, 452, and 453.
  • a light emitting device may be installed in each of the assembly grooves 454, 455, and 456.
  • a blue light emitting device may be installed in the first assembly groove 454, a green light emitting device may be installed in the second assembly groove 455, and a red light emitting device may be installed in the third assembly groove 456. .
  • the barrier ribs 451, 452, and 453 may have different heights. That is, the partition wall is formed on the side of the first partition wall 451 formed on the side of the first assembly groove 454, the second partition wall 452 formed on the side of the second assembly groove 455 and the third assembly groove 456 The third partition wall 453 may be included.
  • a portion where the height difference occurs is present in an area other than the respective assembly grooves 454, 455, and 456.
  • a step is generated by the first partition wall 451 and the second partition wall 452.
  • the electric field can prevent interference that may act between the pixel areas, thereby preventing the phenomenon that the light emitting device is attached to the surface of the substrate other than the assembly groove.
  • the surface between the pixel regions is not flat (stepped shape), so the influence of magnetic force is greater than that of the interfered electric field, so that the chip is magnetic. During the assembly process, it can be pulled and attached to the assembly groove.
  • 20 to 24 are cross-sectional schematic diagrams showing a manufacturing process of a display device using a semiconductor light emitting device according to a second embodiment of the present invention.
  • a state in which three pixel regions P1, P2, and P3 are defined on a substrate 510 will be described as an example. These three areas may correspond to the red area P1, the green area P2, and the blue area P3, respectively. However, the present invention is not limited thereto.
  • a stepped film 520 may be formed on a substrate 510.
  • a stepped layer 521 may be formed on each of the two pixel regions P1 and P2 on the substrate 510.
  • the red region P1, the green region P2, and the blue region P3 may be alternately formed in a step shape so as to have different heights.
  • the height of the red area P1 may be the same as the height of the blue area P3.
  • the green area P2 may have the same height as the red area adjacent to the blue area P3.
  • an assembly electrode 530 may be formed on the substrate 510 and the stepped film 520.
  • a pair of assembly electrodes 531/532 and 533/534 may be formed on the substrate 510 and each stepped layer 521, respectively.
  • an insulating layer 540 covering the assembled electrodes 531/532 and 533/534 may be formed.
  • the insulating layer 540 may be formed on the substrate 510 and the stepped layer 520, respectively. That is, the first insulating layer 541 may be positioned on the substrate 510, and the second insulating layer 542 may be positioned on the individual stepped layer 521.
  • an assembly surface may be formed between each pair of assembly electrodes 531/532 and 533/534. That is, the light emitting device may be assembled between the assembly electrodes 531/532 and 533/534 of each pair.
  • a partition wall 550 defining an assembly groove in which a light emitting element constituting an individual pixel is installed may be formed on the insulating layer 540.
  • the partition walls 551 and 552 are formed on the first insulating layer 541 and the second insulating layer 542, respectively, and each assembly groove may be defined by the partition walls 551 and 552. Light-emitting elements may be installed in each of these assembly grooves.
  • the partition walls 551 and 552 may have different heights. That is, the partition wall may include a first partition wall 551 formed on the first insulating layer 541 and a second partition wall 552 formed on the second insulating layer 542.
  • the electric field can prevent interference that may act between the pixel areas, thereby preventing the phenomenon that the light emitting device is attached to the surface of the substrate other than the assembly groove.
  • the surface between the pixel regions is not flat (stepped shape), so the influence of magnetic force is greater than that of the interfered electric field, so that the chip is magnetic. During the assembly process, it can be pulled and attached to the assembly groove.
  • 25 to 33 are perspective views illustrating a manufacturing process of a display device using a semiconductor light emitting device according to a third embodiment of the present invention.
  • a process of forming three pixel regions on the substrate 610 will be described as an example.
  • Each of these three regions may correspond to a red region, a green region, and a blue region.
  • the present invention is not limited thereto.
  • the lighting electrode 660 may be first formed on the substrate 610.
  • the lighting electrode 660 may be connected to a light emitting device that is later assembled in the pixel area. That is, current is applied through the lighting electrode 660 so that the light emitting element can emit light.
  • three pairs of lighting electrodes 661/662, 663/664, and 665/666 capable of assembling three light-emitting elements on the substrate 610 may be formed.
  • an insulating layer 670 covering three pairs of lighting electrodes 661/662, 663/664, and 665/666 may be formed on the substrate 610.
  • a stepped layer 620 may be formed on the insulating layer 670. Specifically, a first stepped film 621 and a second stepped film 622 positioned on the first stepped film 621 may be formed on the substrate 670.
  • the first stepped layer 621 may be formed on two pixel regions P1 and P2 of the three pixel regions P1, P2, and P3.
  • the second stepped layer 622 may be formed on only one pixel area P1 of the first stepped layer 621. Accordingly, each pixel area may be formed in a step shape so as to have sequential heights.
  • an assembly electrode 630 may be formed on the insulating layer 670, the first stepped layer 621, and the second stepped layer 622.
  • a pair of assembly electrodes 631/632, 633/634, and 635/636 may be formed on the insulating layer 670, the first stepped layer 621, and the second stepped layer 622, respectively.
  • an insulating layer 640 covering the assembled electrodes 631/632, 633/634, and 635/636 may be formed.
  • the insulating layer 640 may be formed on the insulating layer 670, the first stepped layer 621, and the second stepped layer 622, respectively. That is, the first insulating layer 641 is positioned on the insulating layer 670, the second insulating layer 642 is positioned on the first stepped layer 621, and the third insulating layer 643 is positioned on the second stepped layer 622. ) Can be located.
  • an assembly surface may be formed between each pair of assembly electrodes 631/632, 633/634, and 635/636. That is, the light emitting device may be assembled between the assembly electrodes 631/632, 633/634, and 635/636 of each pair.
  • a partition wall 650 (refer to FIG. 34) defining an assembly groove 650 in which a light emitting device constituting an individual pixel is installed may be formed on the insulating layer 640.
  • the partition wall is omitted for convenience of explanation.
  • each assembly groove 651, 652, 653 may be defined.
  • a light emitting element 690 may be installed in each of the assembly grooves 651, 652, and 653.
  • a blue light emitting element 691 is installed in the first assembly groove 651
  • a green light emitting element 692 is installed in the second assembly groove 652, and red light is emitted in the third assembly groove 653.
  • Element 693 may be installed.
  • the light emitting device 690 installed as described above may be fixed and a protective layer 671 may be formed.
  • the passivation layer 671 may flatten a height difference formed by the stepped layer 620.
  • the lighting electrodes 681 to 686 may be connected to the light emitting device 690.
  • a first electrode 685 and a second electrode 686 connected to two electrodes of the red light emitting device 693 may be formed.
  • a first electrode 683 and a second electrode 684 connected to the two electrodes of the green light emitting device 692 may be formed.
  • a first electrode 683 and a second electrode 684 connected to two electrodes of the blue light emitting device 691 may be formed.
  • FIG. 34 is a cross-sectional view illustrating a pixel area of FIG. 33.
  • FIG. 34 shows a cross-sectional structure of a region in which the red light-emitting element 693 is installed. That is, FIG. 34 shows a cross-sectional structure of a region in which the red light emitting element 693 manufactured by the process described above is installed.
  • lighting electrodes 661 and 662 are positioned on a substrate 610, and an insulating film 670 covering the lighting electrodes 661 and 662 is positioned.
  • a stepped film 620 is positioned on the insulating film 670, and an assembly electrode 630 is positioned on the stepped film 620.
  • An insulating layer 640 is positioned on the assembly electrode 630, and a partition wall 650 defining an assembly groove of an individual element region is positioned on the insulating layer 640.
  • the upper surface of the insulating layer 640 positioned in the assembly groove may mean an assembly surface.
  • a light emitting element 693 is installed in the assembly groove, and a protective film 671 covering and planarizing the light emitting element 693 is positioned.
  • a first electrode 685 and a second electrode 686 that are electrically connected to the two electrodes 697 and 699 of the light emitting element 693 (see FIG. 35) are positioned on the passivation layer 671.
  • the first electrode 685 and the second electrode 686 may be electrically connected to the lighting electrodes 661 and 662, respectively.
  • the first electrode 685 and the second electrode 686 may be connected to the lighting electrodes 661 and 662 by through electrodes 667 and 668, respectively.
  • the electric field can prevent interference that may act between the pixel areas, thereby preventing the phenomenon that the light emitting device is attached to the surface of the substrate other than the assembly groove.
  • the surface between the pixel regions is not flat (stepped shape), so the influence of magnetic force is greater than that of the interfered electric field, so that the chip is magnetic. During the assembly process, it can be pulled and attached to the assembly groove.
  • 35 is a cross-sectional view showing an example of a light emitting element used in the display device of the present invention.
  • FIG. 35 an example of the horizontal light emitting device described above with reference to FIG. 4 is shown.
  • a p-type semiconductor layer 697 is positioned on the n-type semiconductor layer 694.
  • An active layer (not shown) from which light is emitted is positioned between the n-type semiconductor layer 694 and the p-type semiconductor layer 697.
  • the p-type semiconductor layer 697 has an area smaller than that of the n-type semiconductor layer 694, and the n-type electrode 698 is positioned in the exposed portion.
  • a p-type electrode 699 is positioned on the n-type semiconductor layer 697.
  • the p-type electrode 699 may be formed of a transparent conductive layer such as ITO.
  • the present invention can provide a light emitting device and a manufacturing method using a semiconductor light emitting device of a micrometer ( ⁇ m) unit size.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 디스플레이 장치 관련 기술 분야에 적용 가능하며, 반도체 발광 소자, 예를 들어 마이크로 LED(Light Emitting Diode)를 이용한 디스플레이 장치 및 그 제조 방법에 관한 것이다. 일례로서, 본 발명은, 기판; 상기 기판 상에 위치하는 다수의 개별 화소 영역 중 적어도 일부의 화소 영역에 위치하는 단차막; 상기 기판 또는 단차막 상에 위치하는 조립 전극; 상기 조립 전극 상에 위치하는 절연층; 상기 절연층 상에 위치하여 상기 개별 화소를 이루는 반도체 발광 소자가 장착되는 조립 홈을 정의하는 격벽; 상기 조립 홈의 조립 면에 장착되는 반도체 발광 소자; 및 상기 반도체 발광 소자와 전기적으로 연결되는 점등 전극을 포함하여 구성될 수 있다.

Description

반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
본 발명은 디스플레이 장치 관련 기술 분야에 적용 가능하며, 반도체 발광 소자, 예를 들어 마이크로 LED(Light Emitting Diode)를 이용한 디스플레이 장치 및 그 제조 방법에 관한 것이다.
최근에는 디스플레이 기술 분야에서 박형, 플렉서블 등의 우수한 특성을 가지는 디스플레이 장치가 개발되고 있다. 이에 반해, 현재 상용화된 주요 디스플레이는 LCD(Liquid Crystal Display)와 OLED(Organic Light Emitting Diodes)로 대표되고 있다.
그러나, LCD의 경우에 빠르지 않은 반응 시간과, 플렉서블의 구현이 어렵다는 문제점이 있고, OLED의 경우에 수명이 짧고, 양산 수율이 좋지 않다는 문제점이 있다.
한편, 발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 것으로 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다. 따라서, 상기 반도체 발광 소자를 이용하여 디스플레이를 구현하여, 전술한 문제점을 해결하는 방안이 제시될 수 있다. 상기 반도체 발광 소자는 필라멘트 기반의 발광 소자에 비해 긴 수명, 낮은 전력 소모, 우수한 초기 구동 특성, 및 높은 진동 저항 등의 다양한 장점을 가진다.
이러한 발광 소자가 디스플레이 장치의 화소로 이용되기 위하여 개별 화소 영역에 조립되어 전기적으로 연결되어야 한다.
이와 같은 발광 소자의 조립에는 전자기장을 이용한 자가 조립 방식이 이용될 수 있다.
그런데, 경우에 따라, 발광 소자의 자가 조립 시에, 발광 소자가 개별 화소 영역 이외의 위치에 부착되는 현상이 발생할 수 있다.
특히, 발광 소자(LED) 칩의 소형화와 고해상도 구현을 위해 자가 조립을 위한 전극 간 거리가 좁혀짐에 따라 이러한 현상은 더욱 증가할 수 있다. 즉, 전극 간 거리 및 화소 간 거리가 좁혀짐에 따라 인접 화소 영역에 전기장의 간섭이 발생할 수 있다. 따라서, 이러한 전기장 간섭에 의해 조립 홈이 아닌 다른 영역의 기판 표면에 발광 소자가 부착되는 현상이 더욱 빈번해질 수 있다.
따라서, 이러한 현상을 방지하고 정확한 위치에 발광 소자를 조립하기 위한 방안이 요구된다.
본 발명의 해결하고자 하는 기술적 과제는 반도체 발광 소자를 기판에 조립할 때, 발광 소자가 개별 화소 영역 이외의 위치에 부착되는 현상을 방지할 수 있는 디스플레이 장치 및 이의 제조방법을 제공하는 것이다.
또한, 본 발명은 각 화소 영역에서의 전기장의 간섭을 막을 수 있고, 발광 소자 칩이 화소 영역이 아닌 다른 영역에 조립되는 현상을 방지할 수 있는 디스플레이 장치 및 이의 제조방법을 제공하는 것이다.
본 발명의 일 실시예에 의하면, 반도체 발광 소자를 이용한 디스플레이 장치에서 각 화소 별로 높이를 다르게 설정할 수 있다.
따라서, 각 화소 영역별로 단차를 이용하여 각 화소 영역에서의 전기장의 간섭을 막을 수 있고, 발광 소자 칩이 화소 영역이 아닌 다른 영역에 조립되는 현상을 방지할 수 있다.
구체적인 일례로서, 본 발명은, 다수의 개별 화소 영역 중 적어도 일부의 화소 영역에 위치하는 단차막이 구비되는 것을 특징으로 한다.
보다 구체적인 일례로서, 본 발명은, 기판; 상기 기판 상에 위치하는 다수의 개별 화소 영역 중 적어도 일부의 화소 영역에 위치하는 단차막; 상기 기판 또는 단차막 상에 위치하는 조립 전극; 상기 조립 전극 상에 위치하는 절연층; 상기 절연층 상에 위치하여 상기 개별 화소를 이루는 반도체 발광 소자가 장착되는 조립 홈을 정의하는 격벽; 상기 조립 홈의 조립 면에 장착되는 반도체 발광 소자; 및 상기 반도체 발광 소자와 전기적으로 연결되는 점등 전극을 포함하여 구성될 수 있다.
또한, 상기 단차막에 의하여 상기 개별 화소 사이의 영역에서는 격벽의 높이가 변화할 수 있다.
또한, 상기 격벽은 상기 개별 화소 사이의 영역에서 계단 형상을 포함할 수 있다.
또한, 상기 다수의 개별 화소 영역은 적색 영역, 녹색 영역 및 청색 영역을 포함하고, 상기 단차막에 의하여, 상기 적색 영역, 녹색 영역 및 청색 영역 중 하나의 영역의 조립 면은 나머지 두 영역의 조립 면과 높이가 달라질 수 있다.
또한, 상기 적색 영역, 녹색 영역 및 청색 영역 중 서로 이웃하는 영역의 조립 면은 높이가 서로 다를 수 있다.
또한, 상기 다수의 개별 화소 영역은 적색 영역, 녹색 영역 및 청색 영역을 포함하고, 상기 단차막에 의하여, 상기 적색 영역, 녹색 영역 및 청색 영역의 조립 면은 서로 높이가 달라질 수 있다.
또한, 상기 적색 영역, 녹색 영역 및 청색 영역의 조립 면의 높이는 순차적으로 변화할 수 있다.
또한, 상기 발광 소자와 상기 점등 전극 사이에는 보호막을 더 포함할 수 있다.
또한, 상기 보호막은 상기 단차막에 의한 높이 차이를 평탄화할 수 있다.
보다 구체적인 다른 예로서, 본 발명은, 기판 상에 위치하고 반복적으로 위치하는 제1영역, 제2영역 및 제3영역을 포함하는 다수의 개별 화소 영역 중 적어도 일부의 화소 영역에 단차막을 형성하는 단계; 상기 기판 또는 단차막 상에 조립 전극을 형성하는 단계; 상기 조립 전극 상에 절연층을 형성하는 단계; 상기 절연층 상에 상기 개별 화소를 이루는 반도체 발광 소자가 장착되는 조립 홈을 정의하는 격벽을 형성하는 단계; 상기 조립 홈의 조립 면에 반도체 발광 소자를 장착하는 단계; 및 상기 반도체 발광 소자와 전기적으로 연결되는 점등 전극을 형성하는 단계를 포함하여 구성될 수 있다.
또한, 상기 단차막을 형성하는 단계는, 상기 제1영역, 제2영역 및 제3영역 중 적어도 하나의 영역에 상기 단차막을 형성하는 단계를 포함할 수 있다.
또한, 상기 단차막을 형성하는 단계는, 상기 제1영역, 제2영역 및 제3영역 중 두 영역을 덮는 제1 단차막을 형성하는 단계를 포함할 수 있다.
또한, 상기 제1 단차막은 상기 제1영역, 제2영역 및 제3영역 중 번갈아 형성될 수 있다.
또한, 상기 제1 단차막은 상기 제1영역, 제2영역 및 제3영역 중 두 영역에 연속적으로 형성될 수 있다.
또한, 상기 제1 단차막 상에 상기 연속적으로 형성된 두 영역 중 한 영역을 덮는 제2 단차막을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일실시예에 따르면, 각 화소 영역의 조립 면의 높이 차이로 인하여 전기장이 화소 영역 사이에 작용할 수 있는 간섭 현상을 막을 수 있어, 발광 소자가 조립 홈 이외의 기판 표면에 부착되는 현상을 방지할 수 있다.
또한, 이러한 높이 차이가 크지 않을지라도, 즉, 일부 간섭된 전기장이 존재할지라도, 화소 영역 사이의 표면이 평탄하지 않으므로(계단 형상), 이러한 간섭된 전기장보다 자기력의 영향이 커지게 되어, 칩이 자기 조립 과정에서 조립 홈으로 이끌려 부착될 수 있다.
나아가, 본 발명의 또 다른 일실시예에 따르면, 여기에서 언급하지 않은 추가적인 기술적 효과들도 있다. 당업자는 명세서 및 도면의 전취지를 통해 이해할 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일실시예를 나타내는 개념도이다.
도 2는 도 1의 A부분의 부분 확대도이다.
도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 절단된 단면도들이다.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러 가지 형태를 나타내는 개념도들이다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이다.
도 8은 도 7의 라인 D-D를 따라 절단된 단면도이다.
도 9는 도 8의 수직형 반도체 발광 소자를 나타내는 개념도이다.
도 10은 본 발명이 적용될 수 있는 반도체 발광 소자를 이용한 디스플레이 장치의 일례를 나타내는 평면 개략도이다.
도 11은 도 10의 a - b 선 단면도이다.
도 12는 본 발명의 제1 실시예에 의한 반도체 발광 소자를 이용한 디스플레이 장치를 나타내는 단면 개략도이다.
도 13은 본 발명의 제2 실시예에 의한 반도체 발광 소자를 이용한 디스플레이 장치를 나타내는 단면 개략도이다.
도 14 내지 도 19는 본 발명의 제1 실시예에 의한 반도체 발광 소자를 이용한 디스플레이 장치의 제조 과정을 나타내는 단면 개략도이다.
도 20 내지 도 24는 본 발명의 제2 실시예에 의한 반도체 발광 소자를 이용한 디스플레이 장치의 제조 과정을 나타내는 단면 개략도이다.
도 25 내지 도 33은 본 발명의 제3 실시예에 의한 반도체 발광 소자를 이용한 디스플레이 장치의 제조 과정을 나타내는 사시도이다.
도 34는 도 33의 화소 영역을 나타내는 단면도이다.
도 35는 본 발명의 디스플레이 장치에 이용되는 발광 소자의 일례를 나타내는 단면도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
나아가, 설명의 편의를 위해 각각의 도면에 대해 설명하고 있으나, 당업자가 적어도 2개 이상의 도면을 결합하여 다른 실시예를 구현하는 것도 본 발명의 권리범위에 속한다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치는 단위 화소 또는 단위 화소의 집합으로 정보를 표시하는 모든 디스플레이 장치를 포함하는 개념이다. 따라서 완성품에 한정하지 않고 부품에도 적용될 수 있다. 예를 들어 디지털 TV의 일 부품에 해당하는 패널도 독자적으로 본 명세서 상의 디스플레이 장치에 해당한다. 완성품으로는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 데스크 탑 컴퓨터 등이 포함될 수 있다.
그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품 형태이라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술 분야의 당업자라면 쉽게 알 수 있을 것이다.
또한, 당해 명세서에서 언급된 반도체 발광 소자는 LED, 마이크로 LED 등을 포함하는 개념이며, 혼용되어 사용될 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일실시예를 나타내는 개념도이다.
도 1에 도시된 바와 같이, 디스플레이 장치(100)의 제어부(미도시)에서 처리되는 정보는 플렉서블 디스플레이(flexible display)를 이용하여 표시될 수 있다.
플렉서블 디스플레이는, 예를 들어, 외력에 의하여 휘어질 수 있는, 또는 구부러질 수 있는, 또는 비틀어질 수 있는, 또는 접힐 수 있는, 또는 말려질 수 있는 디스플레이를 포함한다.
나아가, 플렉서블 디스플레이는, 예를 들어 기존의 평판 디스플레이의 디스플레이 특성을 유지하면서, 종이와 같이 휘어지거나, 또는 구부리거나, 또는 접을 수 있거나 또는 말려질 수 있는 얇고 유연한 기판 위에 제작되는 디스플레이가 될 수 있다.
플렉서블 디스플레이가 휘어지지 않는 상태(예를 들어, 무한대의 곡률반경을 가지는 상태, 이하 제1상태라 한다)에서는 플렉서블 디스플레이의 디스플레이 영역이 평면이 된다. 이러한 제1상태에서 외력에 의하여 휘어진 상태(예를 들어, 유한의 곡률 반경을 가지는 상태, 이하, 제2상태라 한다)에서는 디스플레이 영역이 곡면이 될 수 있다. 도 1에 도시된 바와 같이, 제2상태에서 표시되는 정보는 곡면상에 출력되는 시각 정보가 될 수 있다. 이러한 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 독자적으로 제어됨에 의하여 구현된다. 여기서 단위 화소는, 예를 들어 하나의 색을 구현하기 위한 최소 단위를 의미한다.
이러한 플렉서블 디스플레이의 단위 화소는 반도체 발광 소자에 의하여 구현될 수 있다. 본 발명에서는 전류를 빛으로 변환시키는 반도체 발광 소자의 일 종류로서 발광 다이오드(Light Emitting Diode: LED)를 예시한다. 이러한 발광 다이오드는 작은 크기로 형성되며, 이를 통하여 상기 제2상태에서도 단위 화소의 역할을 할 수 있게 된다.
이와 같은 발광 다이오드를 이용하여 구현된 플렉서블 디스플레이에 대하여, 이하 도면들을 참조하여 상세히 설명한다.
도 2는 도 1의 A부분의 부분 확대도이다.
도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 절단된 단면도들이다.
도 2, 도 3a 및 도 3b에 도시된 바와 같이, 반도체 발광 소자를 이용한 디스플레이 장치(100)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치(100)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.
도 1에 도시된 디스플레이 장치(100)는, 도 2에 도시된 바와 같이 기판(110), 제1전극(120), 전도성 접착층(130), 제2전극(140) 및 적어도 하나의 반도체 발광 소자(150)를 포함한다.
기판(110)은 플렉서블 기판일 수 있다. 예를 들어, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 기판(110)은 유리나 폴리이미드(PI, Polyimide)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면, 예를 들어 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등 어느 것이라도 사용될 수 있다. 또한, 기판(110)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다.
기판(110)은 제1전극(120)이 배치되는 배선기판이 될 수 있으며, 따라서 제1전극(120)은 기판(110) 상에 위치할 수 있다.
도 3a에 도시된 바와 같이 절연층(160)은 제1전극(120)이 위치한 기판(110) 상에 배치될 수 있으며, 이 절연층(160)에는 보조전극(170)이 위치할 수 있다. 이 경우에, 기판(110)에 절연층(160)이 적층된 상태가 하나의 배선기판이 될 수 있다. 보다 구체적으로, 절연층(160)은 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성이 있고, 유연성 있는 재질로, 기판(110)과 일체로 이루어져 하나의 기판을 형성할 수 있다.
보조전극(170)은 제1전극(120)과 반도체 발광 소자(150)를 전기적으로 연결하는 전극으로서, 절연층(160) 상에 위치하고, 제1전극(120)의 위치에 대응하여 배치된다. 예를 들어, 보조전극(170)은 닷(dot) 형태이며, 절연층(160)을 관통하는 전극홀(171)에 의하여 제1전극(120)과 전기적으로 연결될 수 있다. 전극홀(171)은 비아홀에 도전물질이 채워짐에 의하여 형성될 수 있다.
도 2 또는 도 3a에 도시된 바와 같이, 절연층(160)의 일면에는 전도성 접착층(130)이 형성되나, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 절연층(160)과 전도성 접착층(130)의 사이에 특정 기능을 수행하는 레이어가 형성되거나, 절연층(160)이 없이 전도성 접착층(130)이 기판(110)상에 배치되는 구조도 가능하다. 전도성 접착층(130)이 기판(110)상에 배치되는 구조에서는 전도성 접착층(130)이 절연층의 역할을 할 수 있다.
전도성 접착층(130)은 접착성과 전도성을 가지는 층이 될 수 있으며, 이를 위하여 전도성 접착층(130)에서는 전도성을 가지는 물질과 접착성을 가지는 물질이 혼합될 수 있다. 또한, 전도성 접착층(130)은 연성을 가지며, 이를 통하여 디스플레이 장치에서 플렉서블 기능을 가능하게 한다.
이러한 예로서, 전도성 접착층(130)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 전도성 접착층(130)은 두께를 관통하는 Z 방향으로는 전기적 상호 연결을 허용하나, 수평적인 X-Y 방향으로는 전기 절연성을 가지는 레이어로서 구성될 수 있다. 따라서 전도성 접착층(130)은 Z축 전도층으로 명명될 수 있다(다만, 이하 '전도성 접착층'이라 한다).
이방성 전도성 필름은 이방성 전도 매질(anisotropic conductive medium)이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 이방성 전도 매질에 의하여 전도성을 가지게 된다. 이하, 이방성 전도성 필름에는 열 및 압력이 가해지는 것으로 설명하나, 이방성 전도성 필름이 부분적으로 전도성을 가지기 위하여 다른 방법이 적용될 수도 있다. 전술한 다른 방법은, 예를 들어, 열 및 압력 중 어느 하나만이 가해지거나 UV 경화 등이 될 수 있다.
또한, 이방성 전도 매질은 예를 들어, 도전볼이나 전도성 입자가 될 수 있다. 예를 들어, 이방성 전도성 필름은 도전볼이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 도전볼에 의하여 전도성을 가지게 된다. 이방성 전도성 필름은 전도성 물질의 코어가 폴리머 재질의 절연막에 의하여 피복된 복수의 입자가 함유된 상태가 될 수 있으며, 이 경우에 열 및 압력이 가해진 부분이 절연막이 파괴되면서 코어에 의하여 도전성을 가지게 된다. 이때, 코어의 형태는 변형되어 필름의 두께방향으로 서로 접촉하는 층을 이룰 수 있다. 보다 구체적인 예로서, 열 및 압력은 이방성 전도성 필름에 전체적으로 가해지며, 이방성 전도성 필름에 의하여 접착되는 상대물의 높이 차에 의하여 Z축 방향의 전기적 연결이 부분적으로 형성된다.
다른 예로서, 이방성 전도성 필름은 절연 코어에 전도성 물질이 피복된 복수의 입자가 함유된 상태가 될 수 있다. 이 경우에는 열 및 압력이 가해진 부분이 전도성 물질이 변형되어(눌러 붙어서) 필름의 두께방향으로 전도성을 가지게 된다. 또 다른 예로서, 전도성 물질이 Z축 방향으로 절연성 베이스 부재를 관통하여 필름의 두께방향으로 전도성을 가지는 형태도 가능하다. 이 경우에, 전도성 물질은 뽀족한 단부를 가질 수 있다.
이방성 전도성 필름은 도전볼이 절연성 베이스 부재의 일면에 삽입된 형태로 구성되는 고정배열 이방성 전도성 필름(fixed array ACF)이 될 수 있다. 보다 구체적으로, 절연성 베이스 부재는 접착성을 가지는 물질로 형성되며, 도전볼은 절연성 베이스 부재의 바닥 부분에 집중적으로 배치되며, 베이스 부재에서 열 및 압력이 가해지면 도전볼과 함께 변형됨에 따라 수직 방향으로 전도성을 가지게 된다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 이방성 전도성 필름은 절연성 베이스 부재에 도전볼이 랜덤하게 혼입된 형태나, 복수의 층으로 구성되며 어느 한 층에 도전볼이 배치되는 형태(double-ACF) 등이 모두 가능하다.
이방성 전도 페이스트는 페이스트와 도전볼의 결합 형태로서, 절연성 및 접착성의 베이스 물질에 도전볼이 혼합된 페이스트가 될 수 있다. 또한, 전도성 입자를 함유한 솔루션은 전도성 파티클 혹은 나노 입자를 함유한 형태의 솔루션이 될 수 있다.
다시 도 3a를 참조하면, 제2전극(140)은 보조전극(170)과 이격되어 절연층(160)에 위치한다. 즉, 전도성 접착층(130)은 보조전극(170) 및 제2전극(140)이 위치하는 절연층(160) 상에 배치된다.
절연층(160)에 보조전극(170)과 제2전극(140)이 위치된 상태에서 전도성 접착층(130)을 형성한 후에, 반도체 발광 소자(150)를 열 및 압력을 가하여 플립 칩 형태로 접속시키면, 반도체 발광 소자(150)는 제1전극(120) 및 제2전극(140)과 전기적으로 연결된다.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 4를 참조하면, 반도체 발광 소자는 플립 칩 타입(flip chiptype)의 발광 소자가 될 수 있다.
예를 들어, 반도체 발광 소자는 p형 전극(156), p형 전극(156)이 형성되는 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153) 및 n형 반도체층(153) 상에서 p형 전극(156)과 수평방향으로 이격 배치되는 n형 전극(152)을 포함한다. 이 경우, p형 전극(156)은 도 3a 및 도 3b에 도시된, 보조전극(170)과 전도성 접착층(130)에 의하여 전기적으로 연결될 수 있고, n형 전극(152)은 제2전극(140)과 전기적으로 연결될 수 있다.
다시 도 2, 도 3a 및 도 3b를 참조하면, 보조전극(170)은 일방향으로 길게 형성되어, 하나의 보조전극이 복수의 반도체 발광 소자(150)에 전기적으로 연결될 수 있다. 예를 들어, 보조전극을 중심으로 좌우의 반도체 발광 소자들의 p 형 전극들이 하나의 보조전극에 전기적으로 연결될 수 있다.
보다 구체적으로, 열 및 압력에 의하여 전도성 접착층(130)의 내부로 반도체 발광 소자(150)가 압입되며 이를 통하여 반도체 발광 소자(150)의 p형 전극(156)과 보조전극(170) 사이의 부분과, 반도체 발광 소자(150)의 n형 전극(152)과 제2전극(140) 사이의 부분에서만 전도성을 가지게 되고, 나머지 부분에서는 반도체 발광 소자의 압입이 없어 전도성을 가지지 않게 된다. 이와 같이, 전도성 접착층(130)은 반도체 발광 소자(150)와 보조전극(170) 사이 및 반도체 발광 소자(150)와 제2전극(140) 사이를 상호 결합시켜줄 뿐만 아니라 전기적 연결까지 형성시킨다.
또한, 복수의 반도체 발광 소자(150)는 발광 소자 어레이(array)를 구성하며, 발광 소자 어레이에는 형광체층(180)이 형성된다.
발광 소자 어레이는 자체 휘도 값이 상이한 복수의 반도체 발광 소자들을 포함할 수 있다. 각각의 반도체 발광 소자(150)는 단위 화소를 구성하며, 제1전극(120)에 전기적으로 연결된다. 예를 들어, 제1전극(120)은 복수 개일 수 있고, 반도체 발광 소자들은 예컨대 수 열로 배치되며, 각 열의 반도체 발광 소자들은 복수 개의 제1전극 중 어느 하나에 전기적으로 연결될 수 있다.
또한, 반도체 발광 소자들이 플립 칩 형태로 접속되므로, 투명 유전체 기판에 성장시킨 반도체 발광 소자들을 이용할 수 있다. 또한, 반도체 발광 소자들은 예컨대 질화물 반도체 발광 소자일 수 있다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다.
도 3a 및 도 3b에 도시된 바와 같이, 반도체 발광 소자(150)의 사이에 격벽(190)이 위치할 수 있다. 이 경우, 격벽(190)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 전도성 접착층(130)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(150)가 삽입됨에 의하여 이방성 전도성 필름의 베이스 부재가 격벽을 형성할 수 있다.
또한, 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 격벽(190)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 격벽(190)으로 반사성 격벽이 별도로 구비될 수 있다. 이 경우에, 격벽(190)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다. 화이트 절연체의 격벽을 이용할 경우 반사성을 높이는 효과가 있을 수 있고, 블랙 절연체의 격벽을 이용할 경우, 반사 특성을 가지는 동시에 대비비(contrast)를 증가시킬 수 있다.
형광체층(180)은 반도체 발광 소자(150)의 외면에 위치할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 형광체층(180)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 형광체층(180)은 개별 화소를 구성하는 적색 형광체(181) 또는 녹색 형광체(182)가 될 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(181)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자 상에 청색광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(182)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G), 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(120)의 각 라인을 따라 하나의 색상의 형광체가 적층될 수 있다. 따라서, 제1전극(120)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(140)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광 소자(150)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)의 단위 화소들을 구현할 수 있다.
또한, 대비비(contrast) 향상을 위하여 각각의 형광체층들의 사이에는 블랙 매트릭스(191)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(191)는 명암의 대조를 향상시킬 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러 가지 형태를 나타내는 개념도들이다.
도 5a를 참조하면, 각각의 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주재료로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이 경우, 반도체 발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색(R), 녹색(G) 및 청색(B) 반도체 발광 소자일 수 있다. 예컨대, 적색, 녹색 및 청색 반도체 발광 소자(R, G, B)가 교대로 배치되고, 적색, 녹색 및 청색 반도체 발광 소자에 의하여 적색(Red), 녹색(Green) 및 청색(Blue)의 단위 화소들이 하나의 화소(pixel)를 이루며, 이를 통하여 풀 칼라 디스플레이가 구현될 수 있다.
도 5b를 참조하면, 반도체 발광 소자(150a)는 황색 형광체층이 개별 소자 마다 구비된 백색 발광 소자(W)를 구비할 수 있다. 이 경우에는, 단위 화소를 이루기 위하여, 백색 발광 소자(W) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비될 수 있다. 또한, 이러한 백색 발광 소자(W) 상에 적색, 녹색, 및 청색이 반복되는 컬러 필터를 이용하여 단위 화소를 이룰 수 있다.
도 5c를 참조하면, 반도체 발광 소자(150b)는 자외선 발광 소자(UV) 상에 적색 형광체층(184), 녹색 형광체층(185), 및 청색 형광체층(186)이 구비되는 구조도 가능하다. 이와 같이, 반도체 발광 소자는 가시광선뿐만 아니라 자외선(UV)까지 전 영역에 사용 가능하며, 자외선(UV)이 상부 형광체의 여기원(excitation source)으로 사용 가능한 반도체 발광 소자의 형태로 확장될 수 있다.
본 예시를 다시 살펴보면, 반도체 발광 소자는 전도성 접착층 상에 위치되어, 디스플레이 장치에서 단위 화소를 구성한다. 반도체 발광 소자는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다.
이와 같은 개별 반도체 발광 소자(150, 150a, 150b)의 크기는 예를 들어, 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20×80㎛ 이하의 크기가 될 수 있다.
또한, 한 변의 길이가 10㎛인 정사각형의 반도체 발광 소자(150, 150a, 150b)를 단위 화소로 이용하여도 디스플레이 장치를 이루기 위한 충분한 밝기가 나타난다.
따라서, 단위 화소의 크기가 한 변이 600㎛, 나머지 한 변이 300㎛인 직사각형 화소인 경우를 예로 들면, 반도체 발광 소자(150, 150a, 150b)의 거리가 상대적으로 충분히 크게 된다.
따라서, 이러한 경우, HD화질 이상의 고화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있게 된다.
상기에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치는 새로운 형태의 제조방법에 의하여 제조될 수 있다. 이하, 도 6을 참조하여 제조 방법에 대하여 설명한다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법을 나타낸 단면도들이다.
도 6에 도시된 바와 같이, 먼저, 보조전극(170) 및 제2전극(140)이 위치된 절연층(160) 상에 전도성 접착층(130)을 형성한다. 제1기판(110)에 절연층(160)이 적층되어 하나의 기판(또는 배선기판)을 형성하며, 배선기판에는 제1전극(120), 보조전극(170) 및 제2전극(140)이 배치된다. 이 경우에, 제1전극(120)과 제2전극(140)은 상호 직교 방향으로 배치될 수 있다. 또한, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 제1기판(110) 및 절연층(160)은 각각 유리 또는 폴리이미드(PI)를 포함할 수 있다.
전도성 접착층(130)은 예를 들어, 이방성 전도성 필름에 의하여 구현될 수 있으며, 이를 위하여 절연층(160)이 위치된 기판에 이방성 전도성 필름이 도포될 수 있다.
다음에, 보조전극(170) 및 제2전극(140)들의 위치에 대응하고, 개별 화소를 구성하는 복수의 반도체 발광 소자(150)가 위치된 제2기판(112)을, 반도체 발광 소자(150)가 보조전극(170) 및 제2전극(140)와 마주하도록 배치한다.
이 경우에, 제2기판(112)은 반도체 발광 소자(150)를 성장시키는 성장 기판으로서, 사파이어(spire) 기판 또는 실리콘(silicon) 기판이 될 수 있다.
반도체 발광 소자는 웨이퍼(wafer) 단위로 형성될 때, 디스플레이 장치를 이룰 수 있는 간격 및 크기를 가지도록 함으로써, 디스플레이 장치에 효과적으로 이용될 수 있다.
그 다음에, 배선기판과 제2기판(112)을 열 압착한다. 예를 들어, 배선기판과 제2기판(112)은 ACF 프레스 헤드를 적용하여 열 압착할 수 있다. 열 압착에 의하여 배선기판과 제2기판(112)은 본딩(bonding)된다. 열 압착에 의하여 전도성을 갖는 이방성 전도성 필름의 특성에 의해 반도체 발광 소자(150)와 보조전극(170) 및 제2전극(140)의 사이의 부분만 전도성을 가지게 되며, 이를 통하여 전극들과 반도체 발광 소자(150)는 전기적으로 연결될 수 있다. 이 때에, 반도체 발광 소자(150)가 이방성 전도성 필름의 내부로 삽입되며, 이를 통하여 반도체 발광 소자(150) 사이에 격벽이 형성될 수 있다.
그 다음에, 제2기판(112)을 제거한다. 예를 들어, 제2기판(112)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다.
마지막으로, 상기 제2기판(112)을 제거하여 반도체 발광 소자들(150)을 외부로 노출시킨다. 필요에 따라, 반도체 발광 소자(150)가 결합된 배선기판 상을 실리콘 옥사이드(SiOx) 등을 코팅하여 투명 절연층(미도시)을 형성할 수 있다.
또한, 반도체 발광 소자(150)의 일 면에 형광체층을 형성하는 단계를 더 포함할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 적색 형광체 또는 녹색 형광체가 청색 반도체 발광 소자의 일면에 레이어를 형성할 수 있다.
이상에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법이나 구조는 여러 가지 형태로 변형될 수 있다. 그 예로서, 상기에서 설명된 디스플레이 장치에는 수직형 반도체 발광 소자도 적용될 수 있다.
또한, 이하 설명되는 변형예 또는 실시예에서는 앞선 예와 동일 또는 유사한 구성에 대해서는 동일, 유사한 참조번호가 부여되고, 그 설명은 처음 설명으로 갈음된다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이고, 도 8은 도 7의 라인 D-D를 따라 취한 단면도이며, 도 9은 도 8의 수직형 반도체 발광 소자를 나타내는 개념도이다.
본 도면들을 참조하면, 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광 소자를 이용한 디스플레이 장치가 될 수 있다.
이러한 디스플레이 장치는 기판(210), 제1전극(220), 전도성 접착층(230), 제2전극(240) 및 적어도 하나의 반도체 발광 소자(250)를 포함한다.
기판(210)은 제1전극(220)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면 어느 것이라도 사용 가능할 것이다.
제1전극(220)은 기판(210) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 제1 전극(220)은 데이터 전극의 역할을 하도록 이루어질 수 있다.
전도성 접착층(230)은 제1전극(220)이 위치하는 기판(210)상에 형성된다. 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치와 같이, 전도성 접착층(230)은 이방성 전도성 필름(Anisotropy Conductive Film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 다만, 본 실시 예에서도 이방성 전도성 필름에 의하여 전도성 접착층(230)이 구현되는 경우를 예시한다.
기판(210) 상에 제1전극(220)이 위치하는 상태에서 이방성 전도성 필름을 위치시킨 후에, 반도체 발광 소자(250)를 열 및 압력을 가하여 접속시키면, 반도체 발광 소자(250)가 제1전극(220)과 전기적으로 연결된다. 이때, 반도체 발광 소자(250)는 제1전극(220) 상에 위치되도록 배치되는 것이 바람직하다.
이와 같은 전기적 연결은 전술한 바와 같이, 이방성 전도성 필름에서 열 및 압력이 가해지면 부분적으로 두께 방향으로 전도성을 가지기 때문에 생성된다. 따라서, 이방성 전도성 필름에서는 두께 방향으로 전도성을 가지는 부분과 전도성을 가지지 않는 부분으로 구획된다.
또한, 이방성 전도성 필름은 접착 성분을 함유하기 때문에, 전도성 접착층(230)은 반도체 발광 소자(250)와 제1전극(220) 사이에서 전기적 연결뿐만 아니라 기계적 결합까지 구현한다.
이와 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(250)의 크기는 예를 들어, 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 예를 들어, 20X80㎛ 이하의 크기가 될 수 있다.
이러한 반도체 발광 소자(250)는 수직형 구조가 될 수 있다.
수직형 반도체 발광 소자들의 사이에는, 제1전극(220)의 길이 방향과 교차하는 방향으로 배치되고, 수직형 반도체 발광 소자(250)와 전기적으로 연결된 복수의 제2전극(240)이 위치한다.
도 9를 참조하면, 이러한 수직형 반도체 발광 소자는 p형 전극(256), p형 전극(256) 상에 형성된 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254)상에 형성된 n형 반도체층(253) 및 n형 반도체층(253) 상에 형성된 n형 전극(252)을 포함한다. 이 경우, 하부에 위치한 p형 전극(256)은 제1전극(220)과 전도성 접착층(230)에 의하여 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(252)은 후술하는 제2전극(240)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(250)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다시 도 8을 참조하면, 반도체 발광 소자(250)의 일면에는 형광체층(280)이 형성될 수 있다. 예를 들어, 반도체 발광 소자(250)는 청색(B) 광을 발광하는 청색 반도체 발광 소자(251)이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 형광체층(280)이 구비될 수 있다. 이 경우에, 형광체층(280)은 개별 화소를 구성하는 적색 형광체(281) 및 녹색 형광체(282) 일 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(281)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자 상에 청색광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(282)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G), 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치에서 전술한 바와 같이, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
다시 본 실시예를 살펴보면, 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치하고, 반도체 발광 소자들(250)과 전기적으로 연결된다. 예를 들어, 반도체 발광 소자들(250)은 복수의 열로 배치되고, 제2전극(240)은 반도체 발광 소자들(250)의 열들 사이에 위치할 수 있다.
개별 화소를 이루는 반도체 발광 소자(250) 사이의 거리가 충분히 크기 때문에 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치될 수 있다.
제2전극(240)은 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있으며, 제1전극과 상호 수직한 방향으로 배치될 수 있다.
또한, 제2전극(240)과 반도체 발광 소자(250)는 제2전극(240)에서 돌출된 연결 전극에 의해 전기적으로 연결될 수 있다. 보다 구체적으로, 연결 전극이 반도체 발광 소자(250)의 n형 전극이 될 수 있다. 예를 들어, n형 전극은 오믹(ohmic) 접촉을 위한 오믹 전극으로 형성되며, 제2전극(240)은 인쇄 또는 증착에 의하여 오믹 전극의 적어도 일부를 덮게 된다. 이를 통하여 제2전극(240)과 반도체 발광 소자(250)의 n형 전극이 전기적으로 연결될 수 있다.
다시 도 8을 참조하면, 제2전극(240)은 전도성 접착층(230) 상에 위치될 수 있다. 경우에 따라, 반도체 발광 소자(250)가 형성된 기판(210) 상에 실리콘 옥사이드(SiOx) 등을 포함하는 투명 절연층(미도시)이 형성될 수 있다. 투명 절연층이 형성된 후에 제2전극(240)을 위치시킬 경우, 제2전극(240)은 투명 절연층 상에 위치하게 된다. 또한, 제2전극(240)은 전도성 접착층(230) 또는 투명 절연층에 이격되어 형성될 수도 있다.
만약 반도체 발광 소자(250) 상에 제2전극(240)을 위치시키기 위하여는 ITO(Indium Tin Oxide)와 같은 투명 전극을 사용한다면, ITO 물질은 n형 반도체층과는 접착성이 좋지 않은 문제가 있다. 따라서, 본 발명은 반도체 발광 소자(250) 사이에 제2전극(240)을 위치시킴으로써, ITO와 같은 투명 전극을 사용하지 않아도 되는 이점이 있다. 따라서, 투명한 재료 선택에 구속되지 않고, n형 반도체층과 접착성이 좋은 전도성 물질을 수평 전극으로 사용하여 광추출 효율을 향상시킬 수 있다.
다시 도 8을 참조하면, 반도체 발광 소자(250) 사이에는 격벽(290)이 위치할 수 있다. 즉, 개별 화소를 이루는 반도체 발광 소자(250)를 격리시키기 위하여 수직형 반도체 발광 소자(250) 사이에는 격벽(290)이 배치될 수 있다. 이 경우, 격벽(290)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 전도성 접착층(230)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(250)가 삽입됨에 의하여 이방성 전도성 필름의 베이스 부재가 격벽(290)을 형성할 수 있다.
또한, 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(290)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 격벽(290)으로서, 반사성 격벽이 별도로 구비될 수 있다. 격벽(290)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다.
만일 제2전극(240)이 반도체 발광 소자(250) 사이의 전도성 접착층(230) 상에 바로 위치된 경우, 격벽(290)은 수직형 반도체 발광 소자(250) 및 제2전극(240)의 사이 사이에 위치될 수 있다. 따라서, 반도체 발광 소자(250)를 이용하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있고, 반도체 발광 소자(250)의 거리가 상대적으로 충분히 크게 되어 제2전극(240)을 반도체 발광 소자(250) 사이에 위치시킬 수 있고, HD 화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있는 효과가 있게 된다.
또한, 도 8에 도시된 바와 같이, 대비비(contrast) 향상을 위하여 각각의 형광체 사이에는 블랙 매트릭스(291)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(291)는 명암의 대조를 향상시킬 수 있다.
상기에서 설명된 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치에서는 반도체 발광 소자가 플립 칩 타입으로 배선 기판에 배치되어 개별 화소로 이용된다.
도 10은 본 발명이 적용될 수 있는 반도체 발광 소자를 이용한 디스플레이 장치의 일례를 나타내는 평면 개략도이다.
또한, 도 11은 도 10의 a - b 선 단면도이다.
도 10 및 도 11을 참조하면, 반도체 발광 소자를 이용한 디스플레이 장치(300)는 기판(310) 상에 다수의 조립 전극(320)이 위치할 수 있다. 이러한 조립 전극(320)은 두 전극(321, 322)이 쌍을 이루어 기판(310) 상에 배치될 수 있다.
이러한 기판(310) 상에는 적색(R), 녹색(G) 및 청색(B) 화소가 반복되어 배치될 수 있다. 도 10을 참조하면, 가로 방향으로 동일 색상의 화소가 일정 간격으로 반복되어 위치할 수 있다.
여기서, 조립 전극(320)은 개별 화소를 이루는 반도체 발광 소자(351, 352, 353)가 조립될 때 전기장에 의한 유전 영동(Dielectrophoresis; DEP) 현상을 유도하기 위한 용도로 배치될 수 있다.
이때, 조립 전극(320)은 반도체 발광 소자(351, 352, 353)의 자가 조립 시에 이용될 수 있다. 여기서, 자가 조립 방식은 예를 들어, 웨이퍼 상에서 성장된 복수 개의 반도체 발광 소자(351, 352, 353)들이 개별 소자들로 분리되어 유체 내에서 분산된 후, 전자기장을 이용하여 기판에 조립되는 과정을 의미할 수 있다.
이와 같이, 조립 전극(320)에 의하여 유도되는 유전 영동 현상에 의하여, 개별 화소를 이루는 반도체 발광 소자(351, 352, 353)가 각 화소 영역에 임시적으로 고정될 수 있다.
이러한 조립 전극(320) 상에는 이들 조립 전극(320)을 피복하여 절연하는 절연층(320)이 위치할 수 있다.
또한, 절연층(320) 상에는 개별 화소 영역을 한정(정의)하기 위한 격벽(340)이 형성될 수 있다. 즉, 도 11을 참조하면, 개별 화소를 이루는 반도체 발광 소자(351, 352, 353)가 설치되는 위치의 주변에 형성되는 격벽(340)이 형성될 수 있다. 이러한 격벽(340)에 의하여 반도체 발광 소자(351, 352, 353)가 설치되는 홀 영역(조립 홈)이 형성될 수 있다.
따라서, 이러한 격벽(340)에 의하여 형성되는 홀 영역(조립 홈)에 반도체 발광 소자(351, 352, 353)가 자가 조립되어 설치될 수 있다.
그런데, 경우에 따라, 위에서 설명한 반도체 발광 소자(351, 352, 353)의 자가 조립 시에, 발광 소자가 개별 화소 영역, 즉, 홀 영역 외의 위치에 부착되는 현상이 발생할 수 있다. 즉, 도 10 및 도 11을 참조하면, 격벽(340)에 의하여 형성되는 홀 영역 외의 영역에 부착되는 발광 소자(354)가 존재할 수 있다.
특히, 발광 소자(LED) 칩의 소형화와 고해상도 구현을 위해 자가 조립을 위한 전극 간 거리가 좁혀짐에 따라 이러한 현상은 더욱 증가할 수 있다. 즉, 전극 간 거리 및 화소 간 거리가 좁혀짐에 따라 인접 화소 영역에 전기장의 간섭이 발생할 수 있다. 따라서, 이러한 전기장 간섭에 의해 조립 홈이 아닌 다른 영역의 기판 표면에 발광 소자(354)가 부착되는 현상이 더욱 빈번해질 수 있다.
도 12는 본 발명의 제1 실시예에 의한 반도체 발광 소자를 이용한 디스플레이 장치를 나타내는 단면 개략도이다.
도 12를 참조하면, 본 실시예에 의한 반도체 발광 소자를 이용한 디스플레이 장치(400)는 각 화소별로 높이를 다르게 설정할 수 있다.
즉, 다수의 개별 화소 영역(조립 홈) 중 적어도 일부의 화소 영역에 단차막(420)이 구비될 수 있다. 이러한 단차막(420)은 인접 화소 영역의 높이가 서로 다르도록 구비될 수 있다. 즉, 단차막(420)에 의하여 발광 소자가 설치되는 조립 홈의 높이가 서로 달라질 수 있다.
이러한 단차막(420)은 화소 영역을 제1 높이로 형성하는 제1 단차막(421)과, 화소 영역을 제1 높이보다 높은 제2 높이로 형성하는 제2 단차막(422)을 포함할 수 있다.
이와 같이, 제1 단차막(421)과 제2 단차막(422)은 서로 이웃하는 화소 영역의 높이를 서로 다르게 할 수 있다. 즉, 이러한 제1 단차막(421)과 제2 단차막(422)에 의하여, 이러한 제1 단차막(421)과 제2 단차막(422) 상에 설치되는 발광 소자의 높이는 서로 다를 수 있다.
또한, 이로 인하여, 발광 소자가 설치되는 개별 화소 영역 사이의 공간에는 절곡 영역(계단 형상)이 형성될 수 있다. 이러한 절곡 영역(계단 형상)에는 개별 화소를 이루는 발광 소자가 설치되기 어려운 위치를 제공할 수 있다. 즉, 이러한 개별 화소 영역 사이의 계단 형상에는 높이의 단차에 의하여 발광 소자가 자가 조립되기 어려울 수 있다. 또한, 이러한 개별 화소 영역 사이의 계단 형상에는 각 화소 영역에서의 전기장의 간섭이 발생하지 않을 수 있다.
다수의 개별 화소 영역은 적색 영역, 녹색 영역 및 청색 영역을 포함할 수 있다. 즉, 적색 영역에는 적색 발광 소자(463)가 설치될 수 있고, 녹색 영역에는 녹색 발광 소자(462)가 설치될 수 있고, 청색 영역에는 청색 발광 소자(461)가 설치될 수 있다.
이와 같이, 다수의 개별 화소 영역은 적색 영역, 녹색 영역 및 청색 영역을 포함하고, 단차막(420)에 의하여, 적색 영역, 녹색 영역 및 청색 영역 중 하나의 영역의 조립 면은 나머지 두 영역의 조립 면과 높이가 달라질 수 있다.
또한, 적색 영역, 녹색 영역 및 청색 영역 중 서로 이웃하는 영역의 조립 면은 높이가 서로 다를 수 있다.
이때, 이러한 적색 영역, 녹색 영역 및 청색 영역의 조립 면의 높이는 순차적으로 변화할 수 있다.
도 12를 참조하면, 예를 들어, 기판(410) 상에 적색 영역에는 제2 단차막(422)이 위치할 수 있고, 이 적색 영역에 이웃하는 녹색 영역에는 제1 단차막(421)이 위치할 수 있다. 이때, 제2 단차막(422)은 제1 단차막(421) 상에 형성될 수도 있다(도 16 참조). 또한, 청색 영역에는 단차막이 형성되지 않을 수 있다. 이때, 경우에 따라, 적색 영역, 녹색 영역 및 청색 영역의 위치는 서로 변경될 수 있다.
이러한 기판(410), 제1 단차막(421) 및 제2 단차막(422) 상에는 한 쌍의 조립 전극이 위치할 수 있다. 즉, 예를 들어, 청색 영역에는 기판 상에 바로 한 쌍의 조립 전극(431, 432)가 위치할 수 있고, 녹색 영역에는 제1 단차막(421) 상에 한 쌍의 조립 전극(433, 434)가 위치할 수 있으며, 청색 영역에는 제2 단차막(422) 상에 한 쌍의 조립 전극(435, 436)가 위치할 수 있다.
이와 같은 조립 전극(430) 상에는 이 조립 전극(430)을 피복하는 절연층(441, 442, 443)이 위치할 수 있다.
위에서 설명한 제1 단차막(421) 및 제2 단차막(422)에 의하여, 절연층(441, 442, 443)의 높이는 서로 다를 수 있다. 따라서, 화소 영역의 이웃하는 부분, 즉, 각 화소 영역과 화소 영역 사이에는 서로 높이가 다른 절연층에 의하여 계단 형상의 공간이 형성될 수 있다.
이러한 절연층(441, 442, 443) 상에는 개별 화소를 이루는 반도체 발광 소자가 장착되는 조립 홈을 정의하는 격벽(451, 452, 453)이 위치할 수 있다.
이때, 격벽은 가장 높이가 낮은 제1 격벽(451), 제1 격벽(451)보다 높이가 높은 제2 격벽(452), 그리고 제2 격벽(452)보다 높이가 높은 제3 격벽(453)을 포함할 수 있다.
이때, 각 조립 홈 이외의 위치, 즉, 개별 화소를 이루는 발광 소자가 설치되는 위치 이외의 영역에서는 이러한 격벽(451, 452, 453)들이 계단 형상을 이루어 위치할 수 있다.
예를 들어, 청색 영역과 녹색 영역 사이에는 제1 격벽(451) 및 제2 격벽(452)이 서로 연속적으로 위치하고, 녹색 영역과 적색 영역 사이에는 제2 격벽(452)와 제3 격벽(453)이 서로 연속적으로 위치할 수 있다.
이러한 격벽(451, 452, 453)에 의하여 형성되는 조립 홈에는 발광 소자(461, 462, 463)가 각각 설치될 수 있다. 이때, 위에서 설명한 바와 같이, 각 조립 홈 이외의 영역에는 단차막(420)에 의하여 격벽(451, 452, 453)에까지 연장되어 형성되는 계단 형상에 의하여 발광 소자(461, 462, 463)가 부착될 가능성이 매우 작아질 수 있다.
또한, 각각의 발광 소자(461, 462, 463)와 전기적으로 연결되는 한 쌍의 점등 전극(680; 도 33, 도 34 참조)이 구비될 수 있다.
이러한 발광 소자(461, 462, 463)와 점등 전극(680) 사이에는 보호막(670; 도 32, 도 34 참조)이 구비될 수 있다. 보호막(670)은 단차막(421, 422)에 의한 높이 차이를 평탄화할 수 있다.
이와 같이, 각 화소 영역의 높이 차이로 인하여 전기장이 화소 영역 사이에 작용할 수 있는 간섭 현상을 막을 수 있어, 발광 소자가 조립 홈 이외의 기판 표면에 부착되는 현상을 방지할 수 있다.
또한, 이러한 높이 차이가 크지 않을지라도, 즉, 일부 간섭된 전기장이 존재할지라도, 화소 영역 사이의 표면이 평탄하지 않으므로(계단 형상), 이러한 간섭된 전기장보다 자기력의 영향이 커지게 되어, 칩이 자기 조립 과정에서 조립 홈으로 이끌려 부착될 수 있다.
도 13은 본 발명의 제2 실시예에 의한 반도체 발광 소자를 이용한 디스플레이 장치를 나타내는 단면 개략도이다.
도 13을 참조하면, 본 실시예에 의한 반도체 발광 소자를 이용한 디스플레이 장치(500)는 각 화소별로 높이를 다르게 설정할 수 있다.
즉, 다수의 개별 화소 영역(조립 홈) 중 적어도 일부의 화소 영역에 단차막(521)이 구비될 수 있다. 이러한 단차막(521)은 인접 화소 영역의 높이가 서로 다르도록 구비될 수 있다. 즉, 단차막(521)에 의하여 발광 소자가 설치되는 조립 홈의 높이가 서로 달라질 수 있다.
이러한 단차막(521)은 화소 영역에서 번갈아 위치할 수 있다. 일례로, 도 13에서 도시하는 바와 같이, 청색 영역에는 단차막(521)이 존재하나 이 청색 영역에 이웃하는 녹색 영역에는 단차막(521)이 존재하지 않을 수 있다. 또한, 이 녹색 영역에 이웃하는 적색 영역에는 단차막(521)이 존재할 수 있다.
이와 같이, 단차막(521)서로 이웃하는 화소 영역의 높이를 서로 다르게 할 수 있다. 즉, 이러한 단차막(521)에 의하여, 이웃하는 조립 홈 상에 설치되는 발광 소자의 높이는 서로 다를 수 있다.
또한, 이로 인하여, 발광 소자가 설치되는 개별 화소 영역 사이의 공간에는 절곡 영역(계단 형상)이 형성될 수 있다. 이러한 절곡 영역(계단 형상)에는 개별 화소를 이루는 발광 소자가 설치되기 어려운 위치를 제공할 수 있다. 즉, 이러한 개별 화소 영역 사이의 계단 형상에는 높이의 단차에 의하여 발광 소자가 자가 조립되기 어려울 수 있다. 또한, 이러한 개별 화소 영역 사이의 계단 형상에는 각 화소 영역에서의 전기장의 간섭이 발생하지 않을 수 있다.
다수의 개별 화소 영역은 적색 영역, 녹색 영역 및 청색 영역을 포함할 수 있다. 즉, 적색 영역에는 적색 발광 소자(563)가 설치될 수 있고, 녹색 영역에는 녹색 발광 소자(462)가 설치될 수 있고, 청색 영역에는 청색 발광 소자(461)가 설치될 수 있다.
이와 같이, 다수의 개별 화소 영역은 적색 영역, 녹색 영역 및 청색 영역을 포함하고, 단차막(521)에 의하여, 적색 영역, 녹색 영역 및 청색 영역 중 하나의 영역의 조립 면은 나머지 두 영역의 조립 면과 높이가 달라질 수 있다. 즉, 조립 면은 번갈아 다른 높이로 형성될 수 있다.
또한, 적색 영역, 녹색 영역 및 청색 영역 중 서로 이웃하는 영역의 조립 면은 높이가 서로 다를 수 있다.
도 13을 참조하면, 예를 들어, 기판(510) 상에 적색 영역과 청색 영역에는 단차막(521)이 위치할 수 있고, 이 적색 영역과 청색 영역 사이에 위치하는 녹색 영역에는 단차막(521)이 위치하지 않을 수 있다. 또한, 청색 영역의 외측에 위치하는 적색 영역에도 단차막(521)이 위치하지 않을 수 있다. 이와 같이, 단차막(521)은 각 화소 영역에서 번갈아 위치할 수 있다. 이때, 경우에 따라, 적색 영역, 녹색 영역 및 청색 영역의 위치는 서로 변경될 수 있다.
이러한 기판(510) 및 단차막(521) 상에는 한 쌍의 조립 전극이 위치할 수 있다. 즉, 예를 들어, 녹색 영역에는 기판(510) 상에 바로 한 쌍의 조립 전극(531, 532)가 위치할 수 있고, 적색 영역 및 청색 영역에는 단차막(521) 상에 한 쌍의 조립 전극(533, 534)가 위치할 수 있다. 또한, 청색 영역 외측에 위치하는 적색 영역에는 기판(510) 상에 바로 한 쌍의 조립 전극(531, 532)가 위치할 수 있다.
이와 같은 조립 전극(530) 상에는 이 조립 전극(530)을 피복하는 절연층(541, 542)이 위치할 수 있다.
위에서 설명한 단차막(521)에 의하여, 절연층(541, 542)의 높이는 서로 다를 수 있다. 따라서, 화소 영역의 이웃하는 부분, 즉, 각 화소 영역과 화소 영역 사이에는 서로 높이가 다른 절연층에 의하여 계단 형상의 공간이 형성될 수 있다.
이러한 절연층(541, 542) 상에는 개별 화소를 이루는 반도체 발광 소자가 장착되는 조립 홈을 정의하는 격벽(551, 552)이 위치할 수 있다.
이때, 격벽은 가장 높이가 낮은 제1 격벽(551), 제1 격벽(451)보다 높이가 높은 제2 격벽(552)을 포함할 수 있다.
이때, 각 조립 홈 이외의 위치, 즉, 개별 화소를 이루는 발광 소자가 설치되는 위치 이외의 영역에서는 이러한 격벽(551, 552)들이 계단 형상을 이루어 위치할 수 있다.
이러한 격벽(551, 552)에 의하여 형성되는 조립 홈에는 발광 소자(561, 562, 563)가 각각 설치될 수 있다. 이때, 위에서 설명한 바와 같이, 각 조립 홈 이외의 영역에는 단차막(521)에 의하여 격벽(551, 552)에까지 연장되어 형성되는 계단 형상에 의하여 발광 소자(561, 562, 563)가 부착될 가능성이 매우 작아질 수 있다.
또한, 각각의 발광 소자(561, 562, 563)와 전기적으로 연결되는 한 쌍의 점등 전극(660; 도 33, 도 34 참조)이 구비될 수 있다.
이러한 발광 소자(561, 562, 563)와 점등 전극(680) 사이에는 보호막(670; 도 32, 도 34 참조)이 구비될 수 있다. 보호막(670)은 단차막(521)에 의한 높이 차이를 평탄화할 수 있다.
이와 같이, 각 화소 영역의 높이 차이로 인하여 전기장이 화소 영역 사이에 작용할 수 있는 간섭 현상을 막을 수 있어, 발광 소자가 조립 홈 이외의 기판 표면에 부착되는 현상을 방지할 수 있다.
또한, 이러한 높이 차이가 크지 않을지라도, 즉, 일부 간섭된 전기장이 존재할지라도, 화소 영역 사이의 표면이 평탄하지 않으므로(계단 형상), 이러한 간섭된 전기장보다 자기력의 영향이 커지게 되어, 칩이 자기 조립 과정에서 조립 홈으로 이끌려 부착될 수 있다.
도 14 내지 도 19는 본 발명의 제1 실시예에 의한 반도체 발광 소자를 이용한 디스플레이 장치의 제조 과정을 나타내는 단면 개략도이다.
이하, 도 14 내지 도 19를 참조하여, 본 발명의 제1 실시예에 의한 반도체 발광 소자를 이용한 디스플레이 장치의 제조 과정을 단계적으로 설명한다.
도 14를 참조하면, 기판(410) 상에 세 화소 영역(P1, P2, P3)이 정의된 상태를 예를 들어 설명한다. 이러한 세 영역은 각각 적색 영역(P1), 녹색 영역(P2) 및 청색 영역(P3)에 해당할 수 있다. 그러나 본 발명은 이에 제한되지 않는다.
도 15 및 도 16을 참조하면, 기판(410) 상에 단차막(420)이 형성될 수 있다. 구체적으로, 도 15를 참조하면, 기판(410) 상에 제1 단차막(421)이 형성될 수 있다. 도시하는 바와 같이, 제1 단차막(421)은 세 화소 영역(P1, P2, P3) 중 두 화소 영역(P1, P2) 상에 형성될 수 있다.
이후, 도 16에서 도시하는 바와 같이, 제1 단차막(421) 상에 제2 단차막(422)이 형성될 수 있다. 도시하는 바와 같이, 제2 단차막(422)은 적색 영역(P1) 상에만 형성될 수 있다. 이에 따라, 적색 영역(P1), 녹색 영역(P2) 및 청색 영역(P3)은 각각 순차적인 높이를 가지도록 계단 형으로 형성될 수 있다.
다음, 도 17을 참조하면, 기판(410), 제1 단차막(421), 그리고 제2 단차막(422) 상에 조립 전극(430)이 형성될 수 있다.
즉, 기판(410), 제1 단차막(421), 그리고 제2 단차막(422) 상에 각각 한 쌍의 조립 전극(431/432, 433/434, 435/436)이 형성될 수 있다.
이후, 도 18을 참조하면, 이러한 조립 전극(431/432, 433/434, 435/436)을 피복하는 절연층(440)이 형성될 수 있다. 이러한 절연층(440)은 기판(410), 제1 단차막(421), 그리고 제2 단차막(422) 상에 각각 형성될 수 있다. 즉, 기판(410) 상에는 제1 절연층(441)이 위치하고, 제1 단차막(421) 상에는 제2 절연층(442)이 위치하며, 제2 단차막(422) 상에는 제3 절연층(443)이 위치할 수 있다.
이때, 각 쌍의 조립 전극(431/432, 433/434, 435/436) 사이에는 조립 면이 이루어질 수 있다. 즉, 각 쌍의 조립 전극(431/432, 433/434, 435/436) 사이에는 발광 소자가 조립될 수 있다.
다음, 도 19를 참조하면, 절연층(440) 상에는 개별 화소를 이루는 발광 소자가 설치되는 조립 홈을 정의하는 격벽(451, 452, 453)이 형성될 수 있다.
이러한 격벽(451, 452, 453)에 의하여, 각 조립 홈(454, 455, 456)이 정의될 수 있다. 이러한 각 조립 홈(454, 455, 456)에는 발광 소자가 설치될 수 있다. 예를 들어, 제1 조립 홈(454)에는 청색 발광 소자가 설치되고, 제2 조립 홈(455)에는 녹색 발광 소자가 설치되고, 제3 조립 홈(456)에는 적색 발광 소자가 설치될 수 있다.
한편, 격벽(451, 452, 453)은 각각 서로 높이가 다르게 형성될 수 있다. 즉, 격벽은 제1 조립 홈(454) 측에 형성되는 제1 격벽(451), 제2 조립 홈(455) 측에 형성되는 제2 격벽(452) 및 제3 조립 홈(456) 측에 형성되는 제3 격벽(453)을 포함할 수 있다.
이때, 이러한 격벽(451, 452, 453)의 높이 차이에 의하여, 각 조립 홈(454, 455, 456) 이외의 영역에서는 높이 차이가 발생하는 부분이 존재하게 된다. 예를 들어, 제1 조립 홈(454)과 제2 조립 홈(455) 사이의 영역에서는 제1 격벽(451) 및 제2 격벽(452)에 의하여 단차가 발생하게 된다.
위에서 설명한 바와 같이, 각 화소 영역의 조립 면의 높이 차이로 인하여 전기장이 화소 영역 사이에 작용할 수 있는 간섭 현상을 막을 수 있어, 발광 소자가 조립 홈 이외의 기판 표면에 부착되는 현상을 방지할 수 있다.
또한, 이러한 높이 차이가 크지 않을지라도, 즉, 일부 간섭된 전기장이 존재할지라도, 화소 영역 사이의 표면이 평탄하지 않으므로(계단 형상), 이러한 간섭된 전기장보다 자기력의 영향이 커지게 되어, 칩이 자기 조립 과정에서 조립 홈으로 이끌려 부착될 수 있다.
도 20 내지 도 24는 본 발명의 제2 실시예에 의한 반도체 발광 소자를 이용한 디스플레이 장치의 제조 과정을 나타내는 단면 개략도이다.
이하, 도 20 내지 도 24를 참조하여, 본 발명의 제2 실시예에 의한 반도체 발광 소자를 이용한 디스플레이 장치의 제조 과정을 단계적으로 설명한다.
도 20을 참조하면, 기판(510) 상에 세 화소 영역(P1, P2, P3)이 정의된 상태를 예를 들어 설명한다. 이러한 세 영역은 각각 적색 영역(P1), 녹색 영역(P2) 및 청색 영역(P3)에 해당할 수 있다. 그러나 본 발명은 이에 제한되지 않는다.
도 21을 참조하면, 기판(510) 상에 단차막(520)이 형성될 수 있다. 구체적으로, 도 21를 참조하면, 기판(510) 상의 두 화소 영역(P1, P2) 상에 각각 단차막(521)이 형성될 수 있다. 이와 같이, 단차막(520)에 의하여, 적색 영역(P1), 녹색 영역(P2) 및 청색 영역(P3)은 번갈아서 서로 다른 높이를 가지도록 계단 형으로 형성될 수 있다. 이때, 적색 영역(P1)의 높이는 청색 영역(P3)의 높이와 동일할 수 있다. 또한, 도시되지 않았으나, 녹색 영역(P2)는 청색 영역(P3)에 이웃하는 적색 영역과 높이가 동일할 수 있다.
다음, 도 22를 참조하면, 기판(510)과 단차막(520) 상에 조립 전극(530)이 형성될 수 있다.
즉, 기판(510)과 각각의 단차막(521) 상에 각각 한 쌍의 조립 전극(531/532, 533/534)이 형성될 수 있다.
이후, 도 23을 참조하면, 이러한 조립 전극(531/532, 533/534)을 피복하는 절연층(540)이 형성될 수 있다. 이러한 절연층(540)은 기판(510)과 단차막(520) 상에 각각 형성될 수 있다. 즉, 기판(510) 상에는 제1 절연층(541)이 위치하고, 개별 단차막(521) 상에는 제2 절연층(542)이 위치할 수 있다.
이때, 각 쌍의 조립 전극(531/532, 533/534) 사이에는 조립 면이 이루어질 수 있다. 즉, 각 쌍의 조립 전극(531/532, 533/534) 사이에는 발광 소자가 조립될 수 있다.
다음, 도 24를 참조하면, 절연층(540) 상에는 개별 화소를 이루는 발광 소자가 설치되는 조립 홈을 정의하는 격벽(550)이 형성될 수 있다.
이러한 격벽(551, 552)은 제1 절연층(541) 및 제2 절연층(542)에 각각 형성되고, 이러한 격벽(551, 552)에 의하여, 각 조립 홈이 정의될 수 있다. 이러한 각 조립 홈에는 발광 소자가 설치될 수 있다.
한편, 격벽(551, 552)은 각각 서로 높이가 다르게 형성될 수 있다. 즉, 격벽은 제1 절연층(541) 상에 형성되는 제1 격벽(551) 및 제2 절연층(542) 상에 형성되는 제2 격벽(552)을 포함할 수 있다.
이때, 이러한 격벽(551, 552)의 높이 차이에 의하여, 각 조립 홈 이외의 영역에서는 높이 차이가 발생하는 부분이 존재하게 된다.
위에서 설명한 바와 같이, 각 화소 영역의 조립 면의 높이 차이로 인하여 전기장이 화소 영역 사이에 작용할 수 있는 간섭 현상을 막을 수 있어, 발광 소자가 조립 홈 이외의 기판 표면에 부착되는 현상을 방지할 수 있다.
또한, 이러한 높이 차이가 크지 않을지라도, 즉, 일부 간섭된 전기장이 존재할지라도, 화소 영역 사이의 표면이 평탄하지 않으므로(계단 형상), 이러한 간섭된 전기장보다 자기력의 영향이 커지게 되어, 칩이 자기 조립 과정에서 조립 홈으로 이끌려 부착될 수 있다.
본 제2 실시예에서 설명하지 않은 부분은 위에서 설명한 제1 실시예의 사항이 그대로 적용될 수 있다.
도 25 내지 도 33은 본 발명의 제3 실시예에 의한 반도체 발광 소자를 이용한 디스플레이 장치의 제조 과정을 나타내는 사시도이다.
이하, 도 25 내지 도 33를 참조하여, 본 발명의 제3 실시예에 의한 반도체 발광 소자를 이용한 디스플레이 장치의 제조 과정을 단계적으로 설명한다.
도 25를 참조하면, 기판(610) 상에 세 화소 영역을 형성하는 과정을 예를 들어 설명한다. 이러한 세 영역은 각각 적색 영역, 녹색 영역 및 청색 영역에 해당할 수 있다. 그러나 본 발명은 이에 제한되지 않는다.
도 25에 도시하는 바와 같이, 기판(610) 상에 먼저 점등 전극(660)을 형성할 수 있다. 이러한 점등 전극(660)은 추후 화소 영역에 조립되는 발광 소자에 연결될 수 있다. 즉, 점등 전극(660)을 통하여 전류가 인가되어 발광 소자가 발광할 수 있다.
이와 같이, 기판(610) 상에 세 개의 발광 소자를 조립할 수 있는 세 쌍의 점등 전극(661/662, 663/664, 665/666)을 형성할 수 있다.
이후, 도 26을 참조하면, 기판(610) 상에는 세 쌍의 점등 전극(661/662, 663/664, 665/666)을 피복하는 절연막(670)이 형성될 수 있다.
다음, 도 27을 참조하면, 절연막(670) 상에 단차막(620)이 형성될 수 있다. 구체적으로, 기판(670) 상에 제1 단차막(621) 및 이 제1 단차막(621) 상에 위치하는 제2 단차막(622)이 형성될 수 있다.
도시하는 바와 같이, 제1 단차막(621)은 세 화소 영역(P1, P2, P3) 중 두 화소 영역(P1, P2) 상에 형성될 수 있다.
또한, 제2 단차막(622)은 제1 단차막(621)에서 하나의 화소 영역(P1) 상에만 형성될 수 있다. 이에 따라, 각 화소 영역은 각각 순차적인 높이를 가지도록 계단 형으로 형성될 수 있다.
다음, 도 28을 참조하면, 절연막(670), 제1 단차막(621), 그리고 제2 단차막(622) 상에 조립 전극(630)이 형성될 수 있다.
즉, 절연막(670), 제1 단차막(621), 그리고 제2 단차막(622) 상에 각각 한 쌍의 조립 전극(631/632, 633/634, 635/636)이 형성될 수 있다.
이후, 도 29를 참조하면, 이러한 조립 전극(631/632, 633/634, 635/636)을 피복하는 절연층(640)이 형성될 수 있다. 이러한 절연층(640)은 절연막(670), 제1 단차막(621), 그리고 제2 단차막(622) 상에 각각 형성될 수 있다. 즉, 절연막(670) 상에는 제1 절연층(641)이 위치하고, 제1 단차막(621) 상에는 제2 절연층(642)이 위치하며, 제2 단차막(622) 상에는 제3 절연층(643)이 위치할 수 있다.
이때, 각 쌍의 조립 전극(631/632, 633/634, 635/636) 사이에는 조립 면이 이루어질 수 있다. 즉, 각 쌍의 조립 전극(631/632, 633/634, 635/636) 사이에는 발광 소자가 조립될 수 있다.
다음, 도 30을 참조하면, 절연층(640) 상에는 개별 화소를 이루는 발광 소자가 설치되는 조립 홈(650)을 정의하는 격벽(650; 도 34 참조)이 형성될 수 있다. 여기서, 설명의 편의상 격벽은 생략되어 있다. 이러한 격벽(650)에 의하여, 각 조립 홈(651, 652, 653)이 정의될 수 있다.
이후, 도 31을 참조하면, 이러한 각 조립 홈(651, 652, 653)에는 발광 소자(690)가 설치될 수 있다. 예를 들어, 제1 조립 홈(651)에는 청색 발광 소자(691)가 설치되고, 제2 조립 홈(652)에는 녹색 발광 소자(692)가 설치되고, 제3 조립 홈(653)에는 적색 발광 소자(693)가 설치될 수 있다.
다음, 도 32를 참조하면, 이와 같이 설치된 발광 소자(690)를 고정하고 보호막(671)을 형성할 수 있다. 이때, 이러한 보호막(671)은 단차막(620)에 의하여 형성된 높이 차이를 평탄화할 수 있다.
이후, 도 33을 참조하면, 발광 소자(690)에는 점등 전극(681~686)이 연결될 수 있다. 예를 들어, 적색 발광 소자(693)의 두 전극과 연결되는 제1 전극(685) 및 제2 전극(686)이 형성될 수 있다. 또한, 녹색 발광 소자(692)의 두 전극과 연결되는 제1 전극(683) 및 제2 전극(684)이 형성될 수 있다. 또한, 청색 발광 소자(691)의 두 전극과 연결되는 제1 전극(683) 및 제2 전극(684)이 형성될 수 있다.
도 34는 도 33의 화소 영역을 나타내는 단면도이다.
일례로서, 도 34에서는 적색 발광 소자(693)가 설치된 영역의 단면 구조를 도시하고 있다. 즉, 도 34는 위에서 설명한 바와 같은 과정에 의하여 제조된 적색 발광 소자(693)가 설치된 영역의 단면 구조를 도시하고 있다.
도 34를 참조하면, 기판(610) 상에 점등 전극(661, 662)이 위치하고, 이러한 점등 전극(661, 662)을 피복하는 절연막(670)이 위치한다.
이러한 절연막(670) 상에는 단차막(620)이 위치하고, 이 단차막(620) 상에는 조립 전극(630)이 위치한다.
조립 전극(630) 상에는 절연층(640)이 위치하고, 이 절연층(640) 상에는 개별 소자 영역의 조립 홈을 정의하는 격벽(650)이 위치하게 된다. 조립 홈 내에 위치하는 절연층(640)의 상면은 조립 면을 의미할 수 있다.
이러한 조립 홈에는 발광 소자(693)가 설치되고, 이러한 발광 소자(693)를 피복하며 평탄화하는 보호막(671)이 위치하게 된다.
보호막(671) 상에는 발광 소자(693)의 두 전극(697, 699; 도 35 참조)과 전기적으로 연결되는 연결되는 제1 전극(685) 및 제2 전극(686)이 위치하게 된다. 이러한 제1 전극(685) 및 제2 전극(686)은 각각 점등 전극(661, 662)과 전기적으로 연결될 수 있다. 예를 들어, 제1 전극(685) 및 제2 전극(686)은 각각 관통 전극(667, 668)에 의하여 점등 전극(661, 662)과 연결될 수 있다.
위에서 설명한 바와 같이, 각 화소 영역의 조립 면의 높이 차이로 인하여 전기장이 화소 영역 사이에 작용할 수 있는 간섭 현상을 막을 수 있어, 발광 소자가 조립 홈 이외의 기판 표면에 부착되는 현상을 방지할 수 있다.
또한, 이러한 높이 차이가 크지 않을지라도, 즉, 일부 간섭된 전기장이 존재할지라도, 화소 영역 사이의 표면이 평탄하지 않으므로(계단 형상), 이러한 간섭된 전기장보다 자기력의 영향이 커지게 되어, 칩이 자기 조립 과정에서 조립 홈으로 이끌려 부착될 수 있다.
도 35는 본 발명의 디스플레이 장치에 이용되는 발광 소자의 일례를 나타내는 단면도이다.
도 35를 참조하면, 위에서 도 4를 참조하여 설명한 바 있는 수평형 발광 소자의 일례를 나타내고 있다.
이러한 발광 소자(690)는 n-형 반도체층(694) 상에 p-형 반도체층(697)이 위치한다. 이러한 n-형 반도체층(694)과 p-형 반도체층(697) 사이에는 빛이 방출되는 활성층(미도시)이 위치한다.
도시하는 바와 같이, p-형 반도체층(697)은 n-형 반도체층(694)보다 면적이 작게 형성되며, 이와 같이 노출된 부분에 n-형 전극(698)이 위치한다. 또한, n-형 반도체층(697) 상에는 p-형 전극(699)이 위치한다.
이때, p-형 전극(699)은 ITO와 같은 투명 전도성층으로 형성될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명은 마이크로미터(㎛) 단위 크기의 반도체 발광 소자를 이용하는 발광 장치 및 제조 방법을 제공할 수 있다.

Claims (15)

  1. 기판;
    상기 기판 상에 위치하는 다수의 개별 화소 영역 중 적어도 일부의 화소 영역에 위치하는 단차막;
    상기 기판 또는 단차막 상에 위치하는 조립 전극;
    상기 조립 전극 상에 위치하는 절연층;
    상기 절연층 상에 위치하여 상기 개별 화소를 이루는 반도체 발광 소자가 장착되는 조립 홈을 정의하는 격벽;
    상기 조립 홈의 조립 면에 장착되는 반도체 발광 소자; 및
    상기 반도체 발광 소자와 전기적으로 연결되는 점등 전극을 포함하여 구성되는 것을 특징으로 하는 반도체 발광 소자를 이용한 디스플레이 장치.
  2. 제1항에 있어서, 상기 단차막에 의하여 상기 개별 화소 사이의 영역에서는 격벽의 높이가 변화하는 것을 특징으로 하는 반도체 발광 소자를 이용한 디스플레이 장치.
  3. 제2항에 있어서, 상기 격벽은 상기 개별 화소 사이의 영역에서 계단 형상을 포함하는 것을 특징으로 하는 반도체 발광 소자를 이용한 디스플레이 장치.
  4. 제1항에 있어서, 상기 다수의 개별 화소 영역은 적색 영역, 녹색 영역 및 청색 영역을 포함하고, 상기 단차막에 의하여, 상기 적색 영역, 녹색 영역 및 청색 영역 중 하나의 영역의 조립 면은 나머지 두 영역의 조립 면과 높이가 다른 것을 특징으로 하는 반도체 발광 소자를 이용한 디스플레이 장치.
  5. 제4항에 있어서, 상기 적색 영역, 녹색 영역 및 청색 영역 중 서로 이웃하는 영역의 조립 면은 높이가 서로 다른 것을 특징으로 하는 반도체 발광 소자를 이용한 디스플레이 장치.
  6. 제1항에 있어서, 상기 다수의 개별 화소 영역은 적색 영역, 녹색 영역 및 청색 영역을 포함하고, 상기 단차막에 의하여, 상기 적색 영역, 녹색 영역 및 청색 영역의 조립 면은 서로 높이가 다른 것을 특징으로 하는 반도체 발광 소자를 이용한 디스플레이 장치.
  7. 제6항에 있어서, 상기 적색 영역, 녹색 영역 및 청색 영역의 조립 면의 높이는 순차적으로 변화하는 것을 특징으로 하는 반도체 발광 소자를 이용한 디스플레이 장치.
  8. 제1항에 있어서, 상기 발광 소자와 상기 점등 전극 사이에는 보호막을 더 포함하는 것을 특징으로 하는 반도체 발광 소자를 이용한 디스플레이 장치.
  9. 제8항에 있어서, 상기 보호막은 상기 단차막에 의한 높이 차이를 평탄화하는 것을 특징으로 하는 반도체 발광 소자를 이용한 디스플레이 장치.
  10. 기판 상에 위치하고 반복적으로 위치하는 제1영역, 제2영역 및 제3영역을 포함하는 다수의 개별 화소 영역 중 적어도 일부의 화소 영역에 단차막을 형성하는 단계;
    상기 기판 또는 단차막 상에 조립 전극을 형성하는 단계;
    상기 조립 전극 상에 절연층을 형성하는 단계;
    상기 절연층 상에 상기 개별 화소를 이루는 반도체 발광 소자가 장착되는 조립 홈을 정의하는 격벽을 형성하는 단계;
    상기 조립 홈의 조립 면에 반도체 발광 소자를 장착하는 단계; 및
    상기 반도체 발광 소자와 전기적으로 연결되는 점등 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법.
  11. 제10항에 있어서, 상기 단차막을 형성하는 단계는,
    상기 제1영역, 제2영역 및 제3영역 중 적어도 하나의 영역에 상기 단차막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법.
  12. 제10항에 있어서, 상기 단차막을 형성하는 단계는,
    상기 제1영역, 제2영역 및 제3영역 중 두 영역을 덮는 제1 단차막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법.
  13. 제12항에 있어서, 상기 제1 단차막은 상기 제1영역, 제2영역 및 제3영역 중 번갈아 형성되는 것을 특징으로 하는 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법.
  14. 제12항에 있어서, 상기 제1 단차막은 상기 제1영역, 제2영역 및 제3영역 중 두 영역에 연속적으로 형성되는 것을 특징으로 하는 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법.
  15. 제14항에 있어서, 상기 제1 단차막 상에 상기 연속적으로 형성된 두 영역 중 한 영역을 덮는 제2 단차막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법.
PCT/KR2019/009630 2019-07-19 2019-08-01 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법 WO2021015350A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/623,853 US20220367421A1 (en) 2019-07-19 2019-08-01 Display device using semiconductor light-emitting element and manufacturing method therefor
EP19938257.3A EP4002468A4 (en) 2019-07-19 2019-08-01 DISPLAY DEVICE USING A SEMICONDUCTOR ELECTROLUMINESCENT ELEMENT AND METHOD OF FABRICATION THEREOF

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190087643A KR20190092330A (ko) 2019-07-19 2019-07-19 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
KR10-2019-0087643 2019-07-19

Publications (1)

Publication Number Publication Date
WO2021015350A1 true WO2021015350A1 (ko) 2021-01-28

Family

ID=67621826

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/009630 WO2021015350A1 (ko) 2019-07-19 2019-08-01 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US20220367421A1 (ko)
EP (1) EP4002468A4 (ko)
KR (1) KR20190092330A (ko)
WO (1) WO2021015350A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102190064B1 (ko) * 2019-08-23 2020-12-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
US20230006119A1 (en) * 2019-12-12 2023-01-05 Samsung Display Co., Ltd. Display device and method for manufacturing same
KR20200005516A (ko) * 2019-12-26 2020-01-15 엘지전자 주식회사 발광 소자를 이용한 디스플레이의 제조 장치 및 그 제조 방법
KR20210111920A (ko) * 2020-03-03 2021-09-14 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치
WO2021261627A1 (ko) * 2020-06-26 2021-12-30 엘지전자 주식회사 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130214302A1 (en) * 2012-02-17 2013-08-22 Industrial Technology Research Institute Light emitting element and fabricating method thereof
US20170338372A1 (en) * 2014-11-26 2017-11-23 Sharp Kabushiki Kaisha Display device and method of producing display device
KR20190029343A (ko) * 2017-09-12 2019-03-20 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
KR20190057681A (ko) * 2017-11-20 2019-05-29 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20190075869A (ko) * 2019-06-11 2019-07-01 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016100657A2 (en) * 2014-12-19 2016-06-23 Glo Ab Method of making a light emitting diode array on a backplane
KR102393374B1 (ko) * 2015-08-31 2022-05-03 삼성디스플레이 주식회사 표시 장치 및 상기 표시 장치의 제조 방법
JP2017072812A (ja) * 2015-10-09 2017-04-13 株式会社ジャパンディスプレイ 表示装置
US10804429B2 (en) * 2017-12-22 2020-10-13 Lumileds Llc III-nitride multi-wavelength LED for visible light communication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130214302A1 (en) * 2012-02-17 2013-08-22 Industrial Technology Research Institute Light emitting element and fabricating method thereof
US20170338372A1 (en) * 2014-11-26 2017-11-23 Sharp Kabushiki Kaisha Display device and method of producing display device
KR20190029343A (ko) * 2017-09-12 2019-03-20 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
KR20190057681A (ko) * 2017-11-20 2019-05-29 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20190075869A (ko) * 2019-06-11 2019-07-01 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20190092330A (ko) 2019-08-07
US20220367421A1 (en) 2022-11-17
EP4002468A1 (en) 2022-05-25
EP4002468A4 (en) 2023-08-23

Similar Documents

Publication Publication Date Title
WO2021002490A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021033802A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021040066A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021040102A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021066221A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021080028A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021015350A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
WO2021070977A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2020251076A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021125421A1 (ko) 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
WO2014163325A1 (en) Display device using semiconductor light emitting device
WO2016003019A1 (en) Display device using semiconductor light emitting device
WO2021060595A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021054491A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2019151550A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021100955A1 (ko) 발광 소자를 이용한 디스플레이 장치
EP3072035A1 (en) Display apparatus using semiconductor light emitting device
WO2021060577A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021015306A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021025243A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2020166777A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021033801A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021006385A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2020251070A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2022019348A1 (ko) 디스플레이 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19938257

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019938257

Country of ref document: EP

Effective date: 20220221