WO2020235373A1 - 基板処理方法及び基板処理システム - Google Patents

基板処理方法及び基板処理システム Download PDF

Info

Publication number
WO2020235373A1
WO2020235373A1 PCT/JP2020/018795 JP2020018795W WO2020235373A1 WO 2020235373 A1 WO2020235373 A1 WO 2020235373A1 JP 2020018795 W JP2020018795 W JP 2020018795W WO 2020235373 A1 WO2020235373 A1 WO 2020235373A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
wafer
separation
separated
module
Prior art date
Application number
PCT/JP2020/018795
Other languages
English (en)
French (fr)
Inventor
隼斗 田之上
溝本　康隆
陽平 山下
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Priority to CN202080035527.1A priority Critical patent/CN113811983A/zh
Priority to KR1020217040979A priority patent/KR20220011141A/ko
Priority to JP2021520707A priority patent/JP7224456B2/ja
Priority to US17/595,658 priority patent/US20220223475A1/en
Publication of WO2020235373A1 publication Critical patent/WO2020235373A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Definitions

  • This disclosure relates to a substrate processing method and a substrate processing system.
  • Patent Document 1 discloses a method for manufacturing a semiconductor device.
  • the back surface of the wafer is ground while the front surface of the wafer is fixed to the support member, the wafer is further divided, and then the support member is peeled off from the wafer to obtain a plurality of semiconductor chips.
  • the thickness of the support member is thicker than the thickness of the wafer after grinding, for example, the thickness of the wafer is about 700 ⁇ m to 800 ⁇ m, while the thickness of the support member is about 1 mm to 2 mm.
  • Patent Document 2 discloses a method for manufacturing a semiconductor chip. In this manufacturing method, with the support member attached to the front surface of the wafer, the back surface of the wafer is ground, the wafer is attached to the dicing frame, the support member is further peeled from the wafer, and then the wafer is divided into a plurality of pieces. Manufactures semiconductor chips.
  • the technology according to the present disclosure reduces the cost in manufacturing a semiconductor device by separating the substrate and joining the thinned substrate to the substrate to be processed and reusing it.
  • One aspect of the present disclosure is a substrate processing method for processing a substrate to be processed in which a device is formed on the surface, and the first separation substrate on the side where the device substrate is separated and the side without the device are separated.
  • the second separation substrates the second separation substrate is prepared, and the second separation substrate is reused and joined to the substrate to be processed.
  • a semiconductor wafer (hereinafter referred to as a wafer) in which a plurality of devices are formed on the surface is thinned and further diced with a support substrate attached to the surface. .. Then, the support substrate is peeled off from the wafer to manufacture a semiconductor chip (hereinafter referred to as a chip).
  • the support substrate is temporarily attached to the wafer and peeled off from the wafer after the desired processing is completed. Therefore, from the viewpoint of cost reduction, it is preferable that the support substrate is used repeatedly. Therefore, the present inventors further reduced the cost, and when thinning the wafer, separated the front side wafer and the back side wafer on which the device was formed, and re-used the separated back side wafer as a support substrate. I came up with the idea of using it.
  • FIG. 1 is a plan view schematically showing an outline of the configuration of the wafer processing system 1.
  • the device wafer W as the processing target substrate (device substrate) and the reused wafer S reused as the support wafer are formed via the adhesive tape B as the adhesive layer. They are joined to form a polymerized wafer T, and the desired treatment is performed.
  • the surface bonded to the reused wafer S via the adhesive tape B is referred to as a front surface Wa
  • the surface opposite to the front surface Wa is referred to as a back surface Wb.
  • the surface bonded to the device wafer W via the adhesive tape B is referred to as a front surface Sa
  • the surface opposite to the front surface Sa is referred to as a back surface Sb.
  • the device wafer W is, for example, a semiconductor wafer such as a silicon substrate, and a device layer (not shown) containing a plurality of devices is formed on the surface Wa.
  • the reused wafer S is a wafer that supports the device wafer W, and is, for example, a silicon wafer.
  • the second separated wafer W2 separated from the previously processed device wafer W is reused and used.
  • the device wafer W in the polymerization wafer T is separated.
  • the separated device wafer W on the surface Wa side is referred to as a first separation wafer W1 as a first separation substrate, and is shown in FIG. 3B.
  • the device wafer W on the back surface Wb side separated in this way is referred to as a second separation wafer W2 as a second separation substrate.
  • the first separation wafer W1 has a device layer and is divided into a plurality of chips to be commercialized.
  • the second separation wafer W2 is reused for the reuse wafer S as described later.
  • the surface separated in the first separation wafer W1 is referred to as a separation surface W1a, that is, the separation surface W1a is a surface opposite to the surface Wa.
  • the surface separated in the second separation wafer W2 is referred to as a separation surface W2a, that is, the separation surface W2a is a surface opposite to the back surface Wb.
  • a dicing film D (DAF: Die Attach Film) and a dicing tape P are attached to the device wafer W (first separation wafer W1) to form a dicing frame. It is fixed to F and the desired treatment is performed.
  • DAF Die Attach Film
  • the die attach film D has adhesiveness on both sides, and joins the first separated wafers W1 to each other when a plurality of the first separated wafers W1 are laminated.
  • the dicing tape P has adhesiveness on only one side, and the die attach film D is attached to the one side.
  • the dicing frame F fixes the dicing tape P attached to the first separation wafer W1 via the die attach film D.
  • the wafer processing system 1 includes a joining device 10 for joining the device wafer W and the reused wafer S, and a wafer processing device 20 for performing desired processing on the polymerized wafer T after joining. ..
  • the device configuration in the wafer processing system 1 is arbitrary, and for example, the module of the joining device 10 and the module of the wafer processing device 20 may be provided in different devices.
  • the wafer processing system 1 is provided with a control device 30.
  • the control device 30 is, for example, a computer equipped with a CPU, a memory, or the like, and has a program storage unit (not shown).
  • the program storage unit stores a program that controls wafer processing in the wafer processing system 1. Further, the program storage unit also stores a program for controlling the operation of drive systems such as various processing devices and transfer devices to realize wafer processing in the wafer processing system 1.
  • the program may be recorded on a computer-readable storage medium H and may be installed on the control device 30 from the storage medium H.
  • the joining device 10 has a configuration in which the loading / unloading station 40 and the processing station 41 are integrally connected.
  • the loading / unloading station 40 and the processing station 41 are arranged side by side from the negative direction side of the X axis to the positive direction side.
  • the carry-in / out station 40 carries in / out cassettes Cw, Cs, and Ct capable of accommodating a plurality of device wafers W, a plurality of reused wafers S, and a plurality of polymerized wafers T, respectively, to and from the outside.
  • the processing station 41 includes various processing devices that perform desired processing on the device wafer W, the recycled wafer S, and the polymerization wafer T.
  • the loading / unloading station 40 is provided with a cassette mounting stand 50.
  • a plurality of cassettes for example, three cassettes Cw, Cs, and Ct can be freely mounted in a row in the Y-axis direction on the cassette mounting table 50.
  • the number of cassettes Cw, Cs, and Ct mounted on the cassette mounting table 50 is not limited to this embodiment and can be arbitrarily determined.
  • the loading / unloading station 40 is provided with a wafer transfer area 60 adjacent to the cassette mounting table 50 on the X-axis positive direction side of the cassette mounting table 50.
  • the wafer transfer region 60 is provided with a wafer transfer device 62 that is movable on a transfer path 61 extending in the Y-axis direction.
  • the wafer transfer device 62 has two transfer arms 63 and 63 that hold and transfer the device wafer W, the recycled wafer S, and the polymerized wafer T.
  • Each transport arm 63 is configured to be movable in the horizontal direction, the vertical direction, the horizontal axis, and the vertical axis.
  • the configuration of the transport arm 63 is not limited to this embodiment, and any configuration can be adopted.
  • the wafer transfer device 62 transfers the device wafer W, the reused wafer S, and the polymerized wafer T to the cassettes Cw, Cs, and Ct of the cassette mounting table 50, and the adhesive layer forming module 70 and the bonding module 71 described later. It is configured to be possible.
  • the adhesive layer forming module 70 and the bonding module 71 as a bonding portion are arranged side by side in the Y-axis direction on the X-axis positive direction side of the wafer transfer region 60.
  • the number and arrangement of these modules 70 to 71 are not limited to this embodiment, and can be arbitrarily determined.
  • the adhesive tape B is attached to the surface Wa of the device wafer W.
  • the adhesive tape B may be attached to the surface Sa of the recycled wafer S. Further, a known device is used for the adhesive layer forming module 70.
  • the device wafer W and the reused wafer S are joined.
  • the device wafer W and the reused wafer S are pressed and joined via the adhesive tape B.
  • a known device is used for the joining module 71.
  • the wafer processing device 20 has a configuration in which the loading / unloading station 80 and the processing station 81 are integrally connected.
  • the loading / unloading station 80 and the processing station 81 are arranged side by side from the negative direction side of the X axis to the positive direction side.
  • cassettes Ct, Cw1 and Cw2 capable of accommodating a plurality of polymerization wafers T, a plurality of first separation wafers W1 and a plurality of second separation wafers W2 are carried in / out from the outside. Is done.
  • the processing station 81 is provided with various processing devices that perform desired processing on the polymerization wafer T, the separation wafers W1 and W2.
  • the cassette Ct and the cassette Cw1 are provided separately, but the same cassette may be used. That is, a cassette containing the polymerized wafer T before processing and a cassette containing the first separation wafer W1 after processing may be used in common.
  • the loading / unloading station 80 is provided with a cassette mounting stand 90.
  • a plurality of cassettes for example, three cassettes Ct, Cw1 and Cw2 can be freely mounted in a row in the Y-axis direction on the cassette mounting table 90.
  • the number of cassettes Ct, Cw1 and Cw2 mounted on the cassette mounting table 90 is not limited to this embodiment and can be arbitrarily determined.
  • the loading / unloading station 80 is provided with a wafer transfer area 100 adjacent to the cassette mounting table 90 on the X-axis positive direction side of the cassette mounting table 90.
  • the wafer transfer region 100 is provided with a wafer transfer device 102 that is movable on a transfer path 101 extending in the Y-axis direction.
  • the wafer transfer device 102 has two transfer arms 103 and 103 that hold and transfer the polymerized wafer T and the separated wafers W1 and W2.
  • Each transport arm 103 is configured to be movable in the horizontal direction, the vertical direction, the horizontal axis, and the vertical axis.
  • the configuration of the transport arm 103 is not limited to this embodiment, and any configuration can be adopted.
  • the wafer transfer device 102 is configured to be able to transfer the polymerization wafer T and the separation wafers W1 and W2 to the cassettes Ct, Cw1, Cw2 of the cassette mounting table 90 and the transition device 110 described later.
  • the loading / unloading station 80 is provided with a transition device 110 for delivering the polymerized wafer T and the separated wafers W1 and W2 adjacent to the wafer transport region 100 on the X-axis positive direction side of the wafer transport region 100. There is.
  • the processing station 81 is provided with a wafer transfer area 120, a first processing block 130, and a second processing block 140.
  • the first processing block 130 is arranged on the Y-axis positive direction side of the wafer transfer area 120
  • the second processing block 140 is arranged on the Y-axis negative direction side of the wafer transfer area 120.
  • the wafer transfer region 120 is provided with a wafer transfer device 122 that is movable on a transfer path 121 extending in the X-axis direction.
  • the wafer transfer device 122 has two transfer arms 123 and 123 that hold and transfer the polymerization wafer T and the separation wafers W1 and W2.
  • Each transport arm 123 is configured to be movable in the horizontal direction, the vertical direction, the horizontal axis, and the vertical axis.
  • the configuration of the transport arm 123 is not limited to this embodiment, and any configuration can be adopted.
  • the wafer transfer device 122 is configured to be capable of transferring the polymerization wafer T, the separation wafers W1 and W2 to each processing module of the transition device 110, the first processing block 130, and the second processing block 140. There is.
  • a reforming module 131 a separation module 132 as a separation unit, a grinding module 133 as a grinding unit, an inversion module 134, a cleaning module 135, and an etching module 136 as an etching unit are provided on the X-axis. They are arranged side by side in the direction. The number and arrangement of these modules 131 to 136 are not limited to this embodiment and can be arbitrarily determined.
  • the inside of the device wafer W is irradiated with a laser beam to form a reforming layer.
  • a laser beam As the laser light, a laser light having a wavelength that is transparent to the device wafer W is used.
  • the modified layer is formed along the separation surface W1a of the first separation wafer W1 and the separation surface W2a of the second separation wafer W2.
  • the configuration of the modification module 131 is arbitrary.
  • the device wafer W is separated into the first separation wafer W1 and the second separation wafer W2 based on the modification layer formed by the modification module 131.
  • the separation module 132 while the first separation wafer W1 and the second separation wafer W2 are attracted and held by chucks (not shown), for example, a wedge-shaped blade (not shown) is inserted and separated.
  • the first separation wafer W1 and the second separation wafer W2 are edge-cut with the surfaces W1a and W2a as boundaries. After that, the chuck is separated to separate the first separation wafer W1 and the second separation wafer W2.
  • the configuration of the separation module 132 is arbitrary.
  • the grinding module 133 grinds the separation surface W1a of the first separation wafer W1 or the separation surface W2a of the second separation wafer W2.
  • a known device is used for the grinding module 133.
  • the inversion module 134 In the inversion module 134, the front and back surfaces of the first separation wafer W1 or the second separation wafer W2 separated by the separation module 132 are inverted.
  • a known device is used for the inversion module 134.
  • the separation surface W1a of the first separation wafer W1 or the separation surface W2a of the second separation wafer W2 is scrubbed.
  • a known device is used for the cleaning module 135.
  • the separation surface W1a of the first separation wafer W1 or the separation surface W2a of the second separation wafer W2 is etched.
  • a known device is used for the etching module 136.
  • a sticking module 141 as a sticking part, a dicing module 142 as a dicing part, a fixing module 143 as a fixing part, a peeling module 144 as a peeling part, and an adhesive layer removing module 145 are X. They are arranged side by side in the axial direction. The number and arrangement of these modules 141 to 145 are not limited to this embodiment, and can be arbitrarily determined.
  • the attachment module 141 a mounting process is performed in which the die attach film D is attached to the separation surface W1a of the first separation wafer W1.
  • a known device is used for the sticking module 141.
  • the die attach film D or the first separation wafer W1 is diced using a laser beam.
  • the specifications of the laser beam used for dicing the die attach film D and the laser beam used for dicing the first separation wafer W1 are different.
  • the configuration of the dicing module 142 is arbitrary, but for example, different laser beams may be emitted from the same laser head, or different laser beams may be emitted from different laser heads.
  • the dicing tape P is attached to the first separation wafer W1 supported by the reused wafer S, and the mounting process of fixing the first separation wafer W1 to the dicing frame F is performed.
  • a known device is used for the fixing module 143.
  • the peeling module 144 peels the reused wafer S from the first separated wafer W1.
  • a known device is used for the peeling module 144.
  • the adhesive tape B remaining on the surface Wa of the first separation wafer W1 is peeled off and removed.
  • a known device is used for the adhesive layer removing module 145.
  • FIG. 4 is a flow chart showing a main process of wafer processing according to the first embodiment.
  • FIG. 5 is an explanatory diagram schematically showing each step of wafer processing according to the first embodiment.
  • FIG. 6 is an explanatory side view schematically showing a part of the wafer processing steps according to the first embodiment.
  • cassettes Cw and Cs containing a plurality of device wafers W and reused wafers S shown in FIG. 5A are placed on the cassette mounting table 50 of the loading / unloading station 40.
  • the device wafer W in the cassette Cw is taken out by the wafer transfer device 62 and transferred to the adhesive layer forming module 70.
  • the adhesive tape B is attached to the surface Wa of the device wafer W.
  • the device wafer W is transferred to the bonding module 71 by the wafer transfer device 62.
  • the recycled wafer S in the cassette Cs is also taken out by the wafer transfer device 62 and transferred to the joining module 71.
  • the joining module 71 the device wafer W and the reused wafer S are pressed and joined via the adhesive tape B as shown in FIG. 5 (b) (step A1 in FIG. 4).
  • the polymerized wafer T to which the device wafer W and the reused wafer S are bonded is transferred to the cassette Ct of the cassette mounting table 50 by the wafer transfer device 62. In this way, a series of joining processes in the joining device 10 is completed.
  • the cassette Ct containing the plurality of polymerized wafers T is carried out from the loading / unloading station 40 and transported to the wafer processing apparatus 20.
  • the cassette Ct is placed on the cassette mounting table 90 of the loading / unloading station 80.
  • the polymerized wafer T in the cassette Ct is taken out by the wafer transfer device 102 and transferred to the transition device 110.
  • the wafer transfer device 122 takes out the polymerized wafer T of the transition device 110 and transfers it to the reforming module 131.
  • the modification module 131 as shown in FIG. 5C, the inside of the device wafer W is irradiated with laser light to form the modification layer M (step A2 in FIG. 4).
  • the peripheral modified layer M1 and the internal surface modified layer M2 are formed as shown in FIG. 6A.
  • the peripheral edge modification layer M1 is formed in an annular shape and serves as a base point when the peripheral edge portion We is removed in the edge trim.
  • the edge trim is a process for preventing the peripheral edge portion We of the device wafer W from becoming a sharply pointed shape (so-called knife edge shape) after the device wafer W is separated as described later.
  • the internal surface modification layer M2 serves as a base point for separating and thinning the device wafer W.
  • the internal surface modification layer M2 is formed by extending from the central portion to the peripheral surface modification layer M1 along the surface direction of the device wafer W.
  • the polymerized wafer T is transferred to the separation module 132 by the wafer transfer device 102.
  • the separation module 132 as shown in FIG. 5D, the device wafer W in the polymerization wafer T is separated into the first separation wafer W1 and the second separation wafer W2 (step A3 in FIG. 4).
  • step A3 as shown in FIG. 6B, the device wafer W is separated into the first separation wafer W1 and the second separation wafer W2 based on the peripheral modification layer M1 and the inner surface modification layer M2. .. At this time, the peripheral edge portion We is attached to the second separation wafer W2 and integrated, and the peripheral edge portion We is removed from the first separation wafer W1.
  • the second separated wafer W2 is transferred to the reversing module 134 by the wafer transfer device 122.
  • the inversion module 134 the front and back surfaces of the second separation wafer W2 are inverted (step A4 in FIG. 4). That is, in the inversion module 134, the separation surface W2a of the second separation wafer W2 is directed upward.
  • the second separated wafer W2 is transferred to the cleaning module 135 by the wafer transfer device 122.
  • the cleaning module 135 the separation surface W2a of the second separation wafer W2 is scrubbed (step A5 in FIG. 4).
  • the second separated wafer W2 is transferred to the etching module 136 by the wafer transfer device 122.
  • the etching module 136 as shown in FIG. 5E, the separation surface W2a of the second separation wafer W2 is wet-etched by the etching solution (step A6 in FIG. 4). By this etching, the peripheral modification layer M1 and the internal modification layer M2 remaining on the separation surface W2a are removed.
  • the second separated wafer W2 is transferred to the grinding module 133 by the wafer transfer device 122.
  • the separation surface W2a of the second separation wafer W2 is ground as shown in FIG. 5 (f) (step A7 in FIG. 4).
  • the protruding peripheral edge portion on the outer peripheral portion of the separation surface W2a is removed.
  • the second separated wafer W2 is transferred to the cleaning module 135 by the wafer transfer device 122.
  • the cleaning module 135 the separation surface W2a of the second separation wafer W2 is scrubbed (step A8 in FIG. 4).
  • the second separated wafer W2 is transferred to the etching module 136 by the wafer transfer device 122.
  • the etching module 136 as shown in FIG. 5 (g), the separation surface W2a of the second separation wafer W2 is wet-etched by the etching solution (step A9 in FIG. 4). By this etching, the grinding marks remaining on the separation surface W2a are removed.
  • the second separated wafer W2 that has been subjected to all the processing is conveyed to the transition device 110 by the wafer transfer device 122, and further transferred to the cassette Cw2 of the cassette mounting table 90 by the wafer transfer device 102.
  • the second separation wafer W2 subjected to the above treatment has a thickness of, for example, 400 ⁇ m to 700 ⁇ m. Therefore, the second separation wafer W2 is reused as the reuse wafer S of the device wafer W to be processed next. That is, as shown in FIGS. 5A and 5B, the second separation wafer W2 is joined to the device wafer W to be processed next and functions as a support wafer.
  • the desired processing is performed on the first separation wafer W1.
  • the first separated wafer W1 is transferred to the grinding module 133 by the wafer transfer device 122.
  • the separation surface W1a of the first separation wafer W1 is ground as shown in FIG. 5 (h) (step A10 in FIG. 4).
  • the first separation wafer W1 is thinned to a desired thickness.
  • the first separated wafer W1 is transferred to the cleaning module 135 by the wafer transfer device 122.
  • the cleaning module 135 the separation surface W1a of the first separation wafer W1 is scrubbed (step A11 in FIG. 4).
  • the first separated wafer W1 is transferred to the etching module 136 by the wafer transfer device 122.
  • the etching module 136 as shown in FIG. 5 (i), the separation surface W1a of the first separation wafer W1 is wet-etched by the etching solution (step A12 in FIG. 4).
  • the peripheral surface modified layer M1, the internal surface modified layer M2, and the grinding marks remaining on the separation surface W1a are removed.
  • the first separated wafer W1 is transferred to the attachment module 141 by the wafer transfer device 122.
  • the die attach film D is attached to the separation surface W1a of the first separation wafer W1 as shown in FIG. 5 (j) (step A13 in FIG. 4).
  • the first separated wafer W1 is transferred to the dicing module 142 by the wafer transfer device 122.
  • the die attach film D is irradiated with laser light as shown in FIG. 5 (k), and the die attach film D is diced (step A14 in FIG. 4).
  • the first separation wafer W1 is irradiated with a laser beam as shown in FIG. 5 (l), and the first separation wafer W1 is diced (the first separation wafer W1 is diced. Step A15 in FIG. 4).
  • the first separated wafer W1 is transferred to the fixed module 143 by the wafer transfer device 122.
  • the dicing tape P is further attached to the die attach film D attached to the surface Wa of the first separation wafer W1 as shown in FIG. 5 (m).
  • the first separation wafer W1 is fixed to the dicing frame F via the dicing tape P (step A16 in FIG. 4).
  • the first separated wafer W1 is transferred to the reversing module 134 by the wafer transfer device 122.
  • the inversion module 134 the front and back surfaces of the first separation wafer W1 (polymerized wafer T) are inverted (step A17 in FIG. 4).
  • the first separated wafer W1 is transferred to the peeling module 144 by the wafer transfer device 122.
  • the peeling module 144 the reused wafer S is peeled from the first separated wafer W1 as shown in FIG. 5 (n) (step A18 in FIG. 4).
  • the first separated wafer W1 is transferred to the adhesive layer removing module 145 by the wafer transfer device 122.
  • the adhesive tape B is removed from the surface Wa of the first separation wafer W1 as shown in FIG. 5 (o) (step A19 in FIG. 4).
  • the first separated wafer W1 that has been subjected to all the processing is conveyed to the transition device 110 by the wafer transfer device 122, and further transferred to the cassette Cw1 of the cassette mounting table 90 by the wafer transfer device 102.
  • the first separation wafer W1 may be conveyed to the cassette Ct. In this way, a series of wafer processing in the wafer processing system 1 is completed.
  • Chip C is manufactured by the above process. Then, outside the wafer processing system 1, the chip C is die-bonded as shown in FIG. 5 (p).
  • the device wafer W is separated into the first separation wafer W1 and the second separation wafer W2. Then, the first separation wafer W1 is divided into chip C as a product.
  • the second separation wafer W2 is joined to the device wafer W to be processed next and reused as the reuse wafer S. Then, the reused wafer S in which the second separated wafer W2 is reused in this way can be repeatedly used for the subsequent processing of the device wafer W.
  • the support member of the device wafer W for example, a BG tape or a support wafer (not a reused wafer, but a separately newly prepared support wafer) has been used.
  • a cost for preparing the support member there is a cost for preparing the support member.
  • the second separation wafer W2 since the second separation wafer W2 is reused as the reuse wafer S of the device wafer W, the cost can be reduced.
  • the device wafer W after joining the device wafer W and the reused wafer S, a desired process is performed on the device wafer W, so that these processes can be stably performed. Further, the device wafer W (first separated wafer W1) in a thin state can also be subjected to a desired process such as etching.
  • the separation surface W1a of the first separation wafer W1 is formed in step A10. Since it is ground, the amount of grinding in the grinding can be reduced. That is, the grinding of the separation surface W1a can be simplified. Further, when the first separation wafer W1 is etched to a desired thickness in step A12, the grinding in step A10 can be omitted.
  • the device wafer W was separated into the first separated wafer W1 and the second separated wafer W2 by performing steps A2 to A3, but the back surface Wb of the device wafer W was ground. May be good.
  • step A10 is performed instead of steps A2 to A3 shown in FIG. 4, and subsequent steps A11 to A19 are further performed.
  • steps A4 to A9 are omitted.
  • the reforming module 131 and the separation module 132 can be omitted.
  • FIG. 7 is a flow chart showing a main process of wafer processing according to the second embodiment.
  • FIG. 8 is an explanatory diagram schematically showing each step of the wafer processing according to the second embodiment.
  • the wafer processing system 1 shown in FIG. 1 is also used in the wafer processing according to the second embodiment.
  • steps B1 to B9 of FIG. 7 are sequentially performed in the same manner as the wafer processing steps A1 to A9 of the first embodiment. That is, the joining of the device wafer W and the reused wafer S in step B1 shown in FIGS. 8A and 8B, and the modification layer M (peripheral modification) to the device wafer W in step B2 shown in FIG. 8C.
  • the formation of the layer M1 and the internal surface modification layer M2) and the separation of the device wafer W in step B3 shown in FIG. 8D are sequentially performed.
  • steps B4 to B9 are performed on the second separated wafer W2 after separation. That is, inversion of the second separation wafer W2 in step B4, scrubbing of the separation surface W2a in step B5, and etching of the separation surface W2a in step B6 shown in FIG. 8E are sequentially performed. Subsequently, grinding of the separation surface W2a in step B7 shown in FIG. 8 (f), scrubbing of the separation surface W2a in step B8, and etching of the separation surface W2a in step B9 shown in FIG. 8 (g) are sequentially performed. Then, the second separation wafer W2 that has been subjected to all the processing is conveyed to the cassette Cw2.
  • steps B1 to B9 are the same as steps A1 to A9 of the first embodiment, so description thereof will be omitted.
  • the difference between the wafer processing of the second embodiment and the wafer processing of the first embodiment is the processing of the separated first separated wafer W1 described below, specifically, the first separation.
  • the timing of dicing the wafer W1 is different.
  • the first separated wafer W1 is transferred to the grinding module 133 by the wafer transfer device 122.
  • the separation surface W1a of the first separation wafer W1 is ground as shown in FIG. 8 (h) (step B10 in FIG. 7).
  • the first separated wafer W1 is transferred to the dicing module 142 by the wafer transfer device 122.
  • the dicing module 142 as shown in FIG. 8 (i), the first separation wafer W1 is irradiated with laser light, and the first separation wafer W1 is diced (step B11 in FIG. 7).
  • the first separated wafer W1 is transferred to the etching module 136 by the wafer transfer device 122.
  • the etching module 136 as shown in FIG. 8J, the separation surface W1a of the first separation wafer W1 is wet-etched by the etching solution (step B12 in FIG. 7).
  • the first separated wafer W1 is transferred to the attachment module 141 by the wafer transfer device 122.
  • the die attach film D is attached to the separation surface W1a of the first separation wafer W1 as shown in FIG. 8 (k) (step B13 in FIG. 7).
  • the first separated wafer W1 is transferred to the dicing module 142 by the wafer transfer device 122.
  • the die attach film D is irradiated with a laser beam as shown in FIG. 8 (l), and the die attach film D is diced (step B14 in FIG. 7).
  • the first separated wafer W1 is transferred to the fixed module 143 by the wafer transfer device 122.
  • the dicing tape P is further attached to the die attach film D attached to the surface Wa of the first separation wafer W1 as shown in FIG. 8 (m).
  • the first separation wafer W1 is fixed to the dicing frame F via the dicing tape P (step B15 in FIG. 7).
  • the first separated wafer W1 is transferred to the reversing module 134 by the wafer transfer device 122.
  • the inversion module 134 the front and back surfaces of the first separation wafer W1 (polymerized wafer T) are inverted (step B16 in FIG. 7).
  • the first separated wafer W1 is transferred to the peeling module 144 by the wafer transfer device 122.
  • the peeling module 144 the reused wafer S is peeled from the first separated wafer W1 as shown in FIG. 8 (n) (step B17 in FIG. 7).
  • the first separated wafer W1 is transferred to the adhesive layer removing module 145 by the wafer transfer device 122.
  • the adhesive tape B is removed from the surface Wa of the first separation wafer W1 as shown in FIG. 8 (o) (step B18 in FIG. 7).
  • Chip C is manufactured by the above steps. Then, outside the wafer processing system 1, the chip C is die-bonded as shown in FIG. 8 (p).
  • the device wafer W is separated into the first separation wafer W1 and the second separation wafer W2 by performing steps B2 to B3, but the device wafer is the same as in the first embodiment.
  • the back surface Wb of W may be ground.
  • step B10 is performed instead of steps B2 to B3 shown in FIG. 7, and subsequent steps B11 to B18 are further performed. Further, since the device wafer W is ground, steps B4 to B9 are omitted.
  • the dicing apparatus 150 shown in FIG. 9 is used.
  • the dicing device 150 is provided in the wafer processing system 1 shown in FIG.
  • the operation of the dicing device 150 is controlled by the control device 30.
  • the dicing device 150 has a configuration in which the loading / unloading station 160 and the processing station 161 are integrally connected.
  • the loading / unloading station 160 and the processing station 161 are arranged side by side from the negative direction side of the X axis to the positive direction side.
  • cassettes Cw capable of accommodating a plurality of device wafers W are carried in / out from the outside.
  • the processing station 161 is provided with various processing devices that perform desired processing on the device wafer W.
  • the loading / unloading station 160 is provided with a cassette mounting stand 170.
  • a cassette mounting stand 170 In the illustrated example, a plurality of cassettes Cw, for example, three cassettes Cw can be freely mounted in a row in the Y-axis direction on the cassette mounting table 170.
  • the number of cassettes Cw mounted on the cassette mounting table 170 is not limited to this embodiment and can be arbitrarily determined.
  • the loading / unloading station 160 is provided with a wafer transfer area 180 adjacent to the cassette mounting table 170 on the X-axis positive direction side of the cassette mounting table 170.
  • the wafer transfer region 180 is provided with a wafer transfer device 182 that is movable on a transfer path 181 extending in the Y-axis direction.
  • the wafer transfer device 182 has two transfer arms 183 and 183 that hold and transfer the device wafer W.
  • Each transport arm 183 is configured to be movable in the horizontal direction, the vertical direction, the horizontal axis, and the vertical axis.
  • the configuration of the transport arm 183 is not limited to this embodiment, and any configuration can be adopted.
  • the wafer transfer device 182 is configured to transfer the device wafer W to the cassette Cw of the cassette mounting table 170, the protective layer forming module 190, the dicing module 191 and the protective layer removing module 192, which will be described later.
  • the processing station 161 includes a protective layer forming module 190 as a protective layer forming portion, a dicing module 191 as a dicing portion, and a protective layer removing module 192 as a protective layer removing portion on the X-axis positive direction side of the wafer transfer region 180.
  • a protective layer forming module 190 as a protective layer forming portion
  • a dicing module 191 as a dicing portion
  • a protective layer removing module 192 as a protective layer removing portion on the X-axis positive direction side of the wafer transfer region 180.
  • the number and arrangement of these modules 190 to 192 are not limited to this embodiment and can be arbitrarily determined.
  • a protective agent is spin-coated on the surface Wa of the device wafer W to form a protective film as a protective layer.
  • a known device is used for the protective layer forming module 190.
  • the device wafer W is diced using a laser beam.
  • the configuration of the dicing module 191 is the same as the configuration of the dicing module 142 described above, and a known device is used.
  • the protective film is removed from the surface Wa of the device wafer W, and the surface Wa is spin-cleaned.
  • a known device is used for the protective layer removing module 192.
  • FIG. 10 is a flow chart showing a main process of wafer processing according to the third embodiment.
  • 11 and 12 are explanatory views schematically showing each step of the wafer processing according to the third embodiment. Note that FIG. 11 shows the wafer processing until the device wafer W is separated, and FIG. 12 shows the wafer processing after the device wafer W is separated.
  • the cassette Cw containing a plurality of device wafers W shown in FIG. 11A is placed on the cassette mounting table 170 of the loading / unloading station 160.
  • the device wafer W in the cassette Cw is taken out by the wafer transfer device 182 and transferred to the protective layer forming module 190.
  • the protective agent is spin-coated on the surface Wa of the device wafer W to form the protective film L (step C1 in FIG. 10).
  • the device wafer W is transferred to the dicing module 191 by the wafer transfer device 182.
  • the dicing module 191 the device wafer W is irradiated with a laser beam as shown in FIG. 11C, and the device wafer W is diced (step C2 in FIG. 10).
  • the protective film L protects the device layer formed on the device wafer W.
  • the device wafer W is transferred to the protective layer removal module 192 by the wafer transfer device 182.
  • the protective layer removing module 192 as shown in FIG. 11D, the solvent of the protective film L is supplied to the surface Wa of the device wafer W, and the protective film L is removed (step C3 in FIG. 10).
  • the device wafer W is transferred to the cassette Cw of the cassette mounting table 170 by the wafer transfer device 182. In this way, a series of dicing processes in the dicing apparatus 150 is completed.
  • the cassette Cw containing the plurality of device wafers W is carried out from the loading / unloading station 160 and transported to the joining device 10.
  • the cassette Cw is placed on the cassette mounting table 50 of the loading / unloading station 40.
  • cassettes Cs containing a plurality of reused wafers S shown in FIG. 11E are also mounted on the cassette mounting table 50 of the loading / unloading station 40.
  • step C4 is the same as step A1 of the first embodiment, the description thereof will be omitted.
  • steps C5 to C12 of FIG. 10 are sequentially performed in the same manner as the wafer processing steps A2 to A9 of the first embodiment. That is, the formation of the modified layer M (peripheral modified layer M1 and the internal surface modified layer M2) on the device wafer W in step C5 shown in FIG. 11 (g), and the device wafer in step C6 shown in FIG. 11 (h). Separation of W is performed in sequence.
  • steps C7 to C12 are performed on the second separated wafer W2 after separation. That is, inversion of the second separation wafer W2 in step C7, scrubbing of the separation surface W2a in step C8, and etching of the separation surface W2a in step C9 shown in FIG. 12 (i) are sequentially performed. Subsequently, grinding of the separation surface W2a in step C10 shown in FIG. 12 (j), scrubbing of the separation surface W2a in step C11, and etching of the separation surface W2a in step C12 shown in FIG. 12 (k) are sequentially performed. Then, the second separation wafer W2 that has been subjected to all the processing is conveyed to the cassette Cw2.
  • steps C5 to C12 are the same as steps A2 to A9 of the first embodiment, so description thereof will be omitted.
  • the first separated wafer W1 is transferred to the grinding module 133 by the wafer transfer device 122.
  • the separation surface W1a of the first separation wafer W1 is ground as shown in FIG. 12 (l) (step C13 in FIG. 10).
  • the first separated wafer W1 is transferred to the etching module 136 by the wafer transfer device 122.
  • the etching module 136 as shown in FIG. 12 (m), the separation surface W1a of the first separation wafer W1 is wet-etched by the etching solution (step C14 in FIG. 10).
  • the first separated wafer W1 is transferred to the attachment module 141 by the wafer transfer device 122.
  • the die attach film D is attached to the separation surface W1a of the first separation wafer W1 as shown in FIG. 12 (n) (step C15 in FIG. 10).
  • the first separated wafer W1 is transferred to the dicing module 142 by the wafer transfer device 122.
  • the die attach film D is irradiated with a laser beam as shown in FIG. 12 (o), and the die attach film D is diced (step C16 in FIG. 10).
  • the first separated wafer W1 is transferred to the fixed module 143 by the wafer transfer device 122.
  • the dicing tape P is further attached to the die attach film D attached to the surface Wa of the first separation wafer W1 as shown in FIG. 12 (p).
  • the first separation wafer W1 is fixed to the dicing frame F via the dicing tape P (step C17 in FIG. 10).
  • the first separated wafer W1 is transferred to the reversing module 134 by the wafer transfer device 122.
  • the inverting module 134 the front and back surfaces of the first separation wafer W1 (polymerized wafer T) are inverted (step C18 in FIG. 10).
  • the first separated wafer W1 is transferred to the peeling module 144 by the wafer transfer device 122.
  • the peeling module 144 the reused wafer S is peeled from the first separated wafer W1 as shown in FIG. 12 (q) (step C19 in FIG. 10).
  • the first separated wafer W1 is transferred to the adhesive layer removing module 145 by the wafer transfer device 122.
  • the adhesive tape B is removed from the surface Wa of the first separation wafer W1 as shown in FIG. 12 (r) (step C20 in FIG. 10).
  • Chip C is manufactured by the above steps. Then, outside the wafer processing system 1, the chip C is die-bonded as shown in FIG. 12 (s).
  • the device wafer W was separated into the first separation wafer W1 and the second separation wafer W2 by performing steps C5 to C6, but the same as in the first and second embodiments.
  • the back surface Wb of the device wafer W may be ground.
  • step C13 is performed instead of steps C5 to C6 shown in FIG. 10, and subsequent steps C14 to C20 are further performed.
  • steps C7 to C12 are omitted.
  • the peripheral edge portion We is integrated with the second separated wafer W2, but the device wafer W
  • the method of separating the wafers is not limited to this.
  • the peripheral modification layer M1 is formed inside the device wafer W up to the outer edge of the device wafer W. Then, when the device wafer W is separated as shown in FIG. 13B, the first separation wafer W1, the second separation wafer W2, and the peripheral edge portion We are separated separately. Even in such a case, the second separation wafer W2 shown in FIG. 13C can be reused, and the chip C can be manufactured from the first separation wafer W1 shown in FIG. 13D. ..
  • the adhesive tape B is used as the adhesive layer for joining the device wafer W and the reused wafer S, but an adhesive may be used, for example.
  • the adhesive layer forming module 70 the adhesive is spin-coated on the surface Wa of the device wafer W.
  • a known device is used for the adhesive layer forming module 70.
  • the adhesive layer removing module 145 the adhesive remaining on the surface Wa of the first separation wafer W1 is removed, and the surface Wa is spin-cleaned.
  • a known device is used for the adhesive layer removing module 145.
  • the second separated wafer W2 subjected to the desired processing in the wafer processing system 1 is reused as the reused wafer S bonded to the device wafer W.
  • the reuse destination is not limited to this.
  • the thickness of the second separation wafer W2 after the desired treatment is 700 ⁇ m, it can be reused as a substrate of the device wafer W.
  • the device wafer W as the substrate to be processed is separated into the first separation wafer W1 and the second separation wafer W2, and the second separation wafer W2 is re-used. It was reused as the used wafer S.
  • the reused wafer S may be a wafer separated from the device wafer as another device substrate.
  • the pretreatment performed before being transferred to the wafer processing system 1 includes a process of thinning the device wafer. In this thinning process, the device wafer is separated into a first separation wafer in which the device is formed and a second separation wafer in which the device is not formed. The second separated wafer thus separated may be reused as the reused wafer S of the present embodiment.
  • Wafer processing system 10 Joining device 20 Wafer processing device 71 Joining module 132 Separation module W device wafer W1 First separation wafer W2 Second separation wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

表面にデバイスが形成された処理対象基板を処理する基板処理方法であって、デバイス基板が分離された、デバイスがある側の第１の分離基板とデバイスがない側の第２の分離基板のうち、前記第２の分離基板を準備することと、前記第２の分離基板を再利用して処理対象基板と接合することと、を有する。表面にデバイスが形成された処理対象基板を処理する基板処理システムであって、デバイス基板が分離された、デバイスがある側の第１の分離基板とデバイスがない側の第２の分離基板のうち、前記第２の分離基板を再利用して処理対象基板と接合する接合部を有する。

Description

基板処理方法及び基板処理システム
　本開示は、基板処理方法及び基板処理システムに関する。
　特許文献１には、半導体装置の製造方法が開示されている。この製造方法では、ウェハの表面が支持部材に固定された状態で、ウェハの裏面を研削し、さらにウェハを分割した後、ウェハから支持部材を剥離して、複数の半導体チップを取得する。支持部材の厚さは、研削された後のウェハの厚さよりも厚く、例えばウェハの厚さが７００μｍ～８００μｍ程度であるのに対し、支持部材の厚さは１ｍｍ～２ｍｍ程度である。
　特許文献２には、半導体チップの製造方法が開示されている。この製造方法では、ウェハの表面に支持部材が貼着された状態で、ウェハの裏面を研削し、ウェハをダイシングフレームに取り付け、さらにウェハから支持部材を剥離した後、ウェハを分割して、複数の半導体チップを製造する。
特開２０１２－１４６８９２号公報 国際公開第２００３／０４９１６４号公報
　本開示にかかる技術は、基板を分離して薄化された基板を処理対象基板と接合して再利用することで、半導体デバイスの製造におけるコストを低減する。
　本開示の一態様は、表面にデバイスが形成された処理対象基板を処理する基板処理方法であって、デバイス基板が分離された、デバイスがある側の第１の分離基板とデバイスがない側の第２の分離基板のうち、前記第２の分離基板を準備することと、前記第２の分離基板を再利用して処理対象基板と接合することと、を有する。
　本開示によれば、基板を分離して薄化された基板を処理対象基板と接合して再利用することで、半導体デバイスの製造におけるコストを低減することができる。
本実施形態にかかるウェハ処理システムの構成の概略を模式的に示す平面図である。 重合ウェハの構成の概略を示す側面図である。 第１の分離ウェハと第２の分離ウェハの概略を示す側面図である。 第１の実施形態にかかるウェハ処理の主な工程を示すフロー図である。 第１の実施形態にかかるウェハ処理の各工程を模式的に示す説明図である。 第１の実施形態にかかるウェハ処理の一部工程を模式的に示す側面視の説明図である。 第２の実施形態にかかるウェハ処理の主な工程を示すフロー図である。 第２の実施形態にかかるウェハ処理の各工程を模式的に示す説明図である。 他の実施形態にかかるダイシング装置の構成の概略を模式的に示す平面図である。 第３の実施形態にかかるウェハ処理の主な工程を示すフロー図である。 第３の実施形態にかかるウェハ処理の各工程を模式的に示す説明図である。 第３の実施形態にかかるウェハ処理の各工程を模式的に示す説明図である。 他の実施形態にかかるウェハ処理の一部工程を模式的に示す側面視の説明図である。
　半導体デバイスの製造工程においては、表面に複数のデバイスが形成された半導体ウェハ（以下、ウェハという）に対し、表面に支持基板が貼り付けられた状態で、当該ウェハを薄化し、さらにダイシングを行う。その後、ウェハから支持基板を剥離して、半導体チップ（以下、チップという）を製造する。
　支持基板は、ウェハに一時的に貼り付けられ、所望の処理が終了した後ウェハから剥離される。このため、コストダウンの観点から、支持基板は繰り返し使用されるのが好ましい。そこで、本発明者らは更なるコストダウンを図り、ウェハを薄化する際に、デバイスが形成された表面側ウェハと裏面側ウェハとに分離し、分離された裏面側ウェハを支持基板に再利用することを想到した。
　なお、上述した特許文献１や特許文献２に開示された方法では、ウェハを薄化する際にウェハの裏面を研削しているため、本開示のように、分離された裏面側ウェハを再利用することはできない。特に、特許文献１には、支持基板（支持部材）の厚さがウェハの厚さよりも大きいため、分離された裏面側ウェハを再利用することは、全く想定されていない。
　本開示にかかる技術は、ウェハを分離して薄化し、さらに分離されたウェハを再利用する。以下、本実施形態にかかる基板処理システムとしてのウェハ処理システム、及び基板処理方法としてのウェハ処理方法について、図面を参照しながら説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する要素においては、同一の符号を付することにより重複説明を省略する。
　先ず、本実施形態にかかるウェハ処理システムの構成について説明する。図１は、ウェハ処理システム１の構成の概略を模式的に示す平面図である。
　ウェハ処理システム１では、図２に示すように接着層としての接着テープＢを介して、処理対象基板（デバイス基板）としてのデバイスウェハＷと、支持ウェハとして再利用された再利用ウェハＳとを接合して重合ウェハＴを形成し、所望の処理が行われる。以下、デバイスウェハＷにおいて、接着テープＢを介して再利用ウェハＳと接合された面を表面Ｗａといい、表面Ｗａと反対側の面を裏面Ｗｂという。同様に、再利用ウェハＳにおいて、接着テープＢを介してデバイスウェハＷに接合された面を表面Ｓａといい、表面Ｓａと反対側の面を裏面Ｓｂという。
　デバイスウェハＷは、例えばシリコン基板などの半導体ウェハであって、表面Ｗａに複数のデバイスを含むデバイス層（図示せず）が形成されている。
　再利用ウェハＳは、デバイスウェハＷを支持するウェハであって、例えばシリコンウェハである。なお、再利用ウェハＳには、後述するように、先に処理されたデバイスウェハＷから分離された第２の分離ウェハＷ２が再利用されて用いられる。
　本実施形態のウェハ処理システム１では、重合ウェハＴにおけるデバイスウェハＷを分離する。以下の説明においては、図３（ａ）に示すように、分離された表面Ｗａ側のデバイスウェハＷを第１の分離基板としての第１の分離ウェハＷ１といい、図３（ｂ）に示すように分離された裏面Ｗｂ側のデバイスウェハＷを第２の分離基板としての第２の分離ウェハＷ２という。第１の分離ウェハＷ１はデバイス層を有し、複数のチップに分割されて製品化される。第２の分離ウェハＷ２は、後述するように再利用ウェハＳに再利用される。なお、第１の分離ウェハＷ１において分離された面を分離面Ｗ１ａといい、すなわち分離面Ｗ１ａは表面Ｗａの反対側の面である。また、第２の分離ウェハＷ２において分離された面を分離面Ｗ２ａといい、すなわち分離面Ｗ２ａは裏面Ｗｂの反対側の面である。
　また、ウェハ処理システム１では、図３に示すようにデバイスウェハＷ（第１の分離ウェハＷ１）に対して、ダイアタッチフィルムＤ（ＤＡＦ：Ｄｉｅ　Ａｔｔａｃｈ　Ｆｉｌｍ）とダイシングテープＰを貼り付け、ダイシングフレームＦに固定し、所望の処理が行われる。
　ダイアタッチフィルムＤは、両面に接着性を有し、第１の分離ウェハＷ１を複数積層する際の、当該第１の分離ウェハＷ１同士を接合するものである。ダイシングテープＰは、片面のみに接着性を有し、当該片面にダイアタッチフィルムＤが貼り付けられる。ダイシングフレームＦは、ダイアタッチフィルムＤを介して第１の分離ウェハＷ１に貼り付けられたダイシングテープＰを固定するものである。
　図１に示すようにウェハ処理システム１は、デバイスウェハＷと再利用ウェハＳを接合する接合装置１０と、接合後の重合ウェハＴに所望の処理を行うウェハ処理装置２０とを有している。なお、ウェハ処理システム１における装置構成は任意であり、例えば接合装置１０のモジュールやウェハ処理装置２０のモジュールはそれぞれ別の装置に設けられていてもよい。
　また、ウェハ処理システム１には、制御装置３０が設けられている。制御装置３０は、例えばＣＰＵやメモリなどを備えたコンピュータであり、プログラム格納部（図示せず）を有している。プログラム格納部には、ウェハ処理システム１におけるウェハ処理を制御するプログラムが格納されている。また、プログラム格納部には、各種処理装置や搬送装置などの駆動系の動作を制御して、ウェハ処理システム１におけるウェハ処理を実現させるためのプログラムも格納されている。なお、上記プログラムは、コンピュータに読み取り可能な記憶媒体Ｈに記録されていたものであって、当該記憶媒体Ｈから制御装置３０にインストールされたものであってもよい。
　接合装置１０は、搬入出ステーション４０と処理ステーション４１を一体に接続した構成を有している。搬入出ステーション４０と処理ステーション４１は、Ｘ軸負方向側から正方向側に向けて並べて配置されている。搬入出ステーション４０は、例えば外部との間で複数のデバイスウェハＷ、複数の再利用ウェハＳ、複数の重合ウェハＴをそれぞれ収容可能なカセットＣｗ、Ｃｓ、Ｃｔがそれぞれ搬入出される。処理ステーション４１は、デバイスウェハＷ、再利用ウェハＳ、重合ウェハＴに対して所望の処理を施す各種処理装置を備えている。
　搬入出ステーション４０には、カセット載置台５０が設けられている。図示の例では、カセット載置台５０には、複数、例えば３つのカセットＣｗ、Ｃｓ、ＣｔをＹ軸方向に一列に載置自在になっている。なお、カセット載置台５０に載置されるカセットＣｗ、Ｃｓ、Ｃｔの個数は、本実施形態に限定されず、任意に決定することができる。
　搬入出ステーション４０には、カセット載置台５０のＸ軸正方向側において、当該カセット載置台５０に隣接してウェハ搬送領域６０が設けられている。ウェハ搬送領域６０には、Ｙ軸方向に延伸する搬送路６１上を移動自在なウェハ搬送装置６２が設けられている。ウェハ搬送装置６２は、デバイスウェハＷ、再利用ウェハＳ、重合ウェハＴを保持して搬送する、２つの搬送アーム６３、６３を有している。各搬送アーム６３は、水平方向、鉛直方向、水平軸回り及び鉛直軸周りに移動自在に構成されている。なお、搬送アーム６３の構成は本実施形態に限定されず、任意の構成を取り得る。そして、ウェハ搬送装置６２は、カセット載置台５０のカセットＣｗ、Ｃｓ、Ｃｔ、及び後述する接着層形成モジュール７０、接合モジュール７１に対して、デバイスウェハＷ、再利用ウェハＳ、重合ウェハＴを搬送可能に構成されている。
　処理ステーション４１には、ウェハ搬送領域６０のＸ軸正方向側において、接着層形成モジュール７０と、接合部としての接合モジュール７１とが、Ｙ軸方向に並べて配置されている。なお、これらモジュール７０～７１の数や配置は本実施形態に限定されず、任意に決定することができる。
　接着層形成モジュール７０では、デバイスウェハＷの表面Ｗａに接着テープＢを貼り付ける。なお、接着層形成モジュール７０では、再利用ウェハＳの表面Ｓａに接着テープＢを貼り付けてもよい。また、接着層形成モジュール７０には、公知の装置が用いられる。
　接合モジュール７１では、デバイスウェハＷと再利用ウェハＳを接合する。例えば接合モジュール７１では、接着テープＢを介してデバイスウェハＷと再利用ウェハＳを押圧して接合する。なお、接合モジュール７１には、公知の装置が用いられる。
　ウェハ処理装置２０は、搬入出ステーション８０と処理ステーション８１を一体に接続した構成を有している。搬入出ステーション８０と処理ステーション８１は、Ｘ軸負方向側から正方向側に向けて並べて配置されている。搬入出ステーション８０は、例えば外部との間で複数の重合ウェハＴ、複数の第１の分離ウェハＷ１、複数の第２の分離ウェハＷ２をそれぞれ収容可能なカセットＣｔ、Ｃｗ１、Ｃｗ２がそれぞれ搬入出される。処理ステーション８１は、重合ウェハＴ、分離ウェハＷ１、Ｗ２に対して所望の処理を施す各種処理装置を備えている。
　なお、本実施形態では、カセットＣｔとカセットＣｗ１を別々に設けたが、同じカセットとしてもよい。すなわち、処理前の重合ウェハＴを収容するカセットと、処理後の第１の分離ウェハＷ１を収容するカセットとを共通に用いてもよい。
　搬入出ステーション８０には、カセット載置台９０が設けられている。図示の例では、カセット載置台９０には、複数、例えば３つのカセットＣｔ、Ｃｗ１、Ｃｗ２をＹ軸方向に一列に載置自在になっている。なお、カセット載置台９０に載置されるカセットＣｔ、Ｃｗ１、Ｃｗ２の個数は、本実施形態に限定されず、任意に決定することができる。
　搬入出ステーション８０には、カセット載置台９０のＸ軸正方向側において、当該カセット載置台９０に隣接してウェハ搬送領域１００が設けられている。ウェハ搬送領域１００には、Ｙ軸方向に延伸する搬送路１０１上を移動自在なウェハ搬送装置１０２が設けられている。ウェハ搬送装置１０２は、重合ウェハＴ、分離ウェハＷ１、Ｗ２を保持して搬送する、２つの搬送アーム１０３、１０３を有している。各搬送アーム１０３は、水平方向、鉛直方向、水平軸回り及び鉛直軸周りに移動自在に構成されている。なお、搬送アーム１０３の構成は本実施形態に限定されず、任意の構成を取り得る。そして、ウェハ搬送装置１０２は、カセット載置台９０のカセットＣｔ、Ｃｗ１、Ｃｗ２、及び後述するトランジション装置１１０に対して、重合ウェハＴ、分離ウェハＷ１、Ｗ２を搬送可能に構成されている。
　搬入出ステーション８０には、ウェハ搬送領域１００のＸ軸正方向側において、当該ウェハ搬送領域１００に隣接して、重合ウェハＴ、分離ウェハＷ１、Ｗ２を受け渡すためのトランジション装置１１０が設けられている。
　処理ステーション８１には、ウェハ搬送領域１２０、第１の処理ブロック１３０、及び第２の処理ブロック１４０が設けられている。第１の処理ブロック１３０はウェハ搬送領域１２０のＹ軸正方向側に配置され、第２の処理ブロック１４０はウェハ搬送領域１２０のＹ軸負方向側に配置されている。
　ウェハ搬送領域１２０には、Ｘ軸方向に延伸する搬送路１２１上を移動自在なウェハ搬送装置１２２が設けられている。ウェハ搬送装置１２２は、重合ウェハＴ、分離ウェハＷ１、Ｗ２を保持して搬送する、２つの搬送アーム１２３、１２３を有している。各搬送アーム１２３は、水平方向、鉛直方向、水平軸回り及び鉛直軸周りに移動自在に構成されている。なお、搬送アーム１２３の構成は本実施形態に限定されず、任意の構成を取り得る。そして、ウェハ搬送装置１２２は、トランジション装置１１０、第１の処理ブロック１３０、及び第２の処理ブロック１４０の各処理モジュールに対して、重合ウェハＴ、分離ウェハＷ１、Ｗ２を搬送可能に構成されている。
　第１の処理ブロック１３０には、改質モジュール１３１、分離部としての分離モジュール１３２、研削部としての研削モジュール１３３、反転モジュール１３４、洗浄モジュール１３５、及びエッチング部としてのエッチングモジュール１３６が、Ｘ軸方向に並べて配置されている。なお、これらモジュール１３１～１３６の数や配置は本実施形態に限定されず、任意に決定することができる。
　改質モジュール１３１では、デバイスウェハＷの内部にレーザ光を照射し、改質層を形成する。レーザ光には、デバイスウェハＷに対して透過性を有する波長のレーザ光が用いられる。改質層は、第１の分離ウェハＷ１の分離面Ｗ１ａと第２の分離ウェハＷ２の分離面Ｗ２ａに沿って形成される。なお、改質モジュール１３１の構成は任意である。
　分離モジュール１３２では、改質モジュール１３１で形成された改質層を基点に、デバイスウェハＷを第１の分離ウェハＷ１と第２の分離ウェハＷ２に分離する。例えば分離モジュール１３２では、第１の分離ウェハＷ１と第２の分離ウェハＷ２をそれぞれチャック（図示せず）で吸着保持した状態で、例えばくさび形状からなるブレード（図示せず）を挿入し、分離面Ｗ１ａ、Ｗ２ａを境界に第１の分離ウェハＷ１と第２の分離ウェハＷ２を縁切りする。その後、チャックを離隔させて、第１の分離ウェハＷ１と第２の分離ウェハＷ２を分離する。なお、分離モジュール１３２の構成は任意である。
　研削モジュール１３３では、第１の分離ウェハＷ１の分離面Ｗ１ａ又は第２の分離ウェハＷ２の分離面Ｗ２ａを研削する。なお、研削モジュール１３３には、公知の装置が用いられる。
　反転モジュール１３４では、分離モジュール１３２で分離された第１の分離ウェハＷ１又は第２の分離ウェハＷ２の表裏面を反転させる。なお、反転モジュール１３４には、公知の装置が用いられる。
　洗浄モジュール１３５では、第１の分離ウェハＷ１の分離面Ｗ１ａ又は第２の分離ウェハＷ２の分離面Ｗ２ａをスクラブ洗浄する。なお、洗浄モジュール１３５には、公知の装置が用いられる。
　エッチングモジュール１３６では、第１の分離ウェハＷ１の分離面Ｗ１ａ又は第２の分離ウェハＷ２の分離面Ｗ２ａをエッチングする。なお、エッチングモジュール１３６には、公知の装置が用いられる。
　第２の処理ブロック１４０には、貼付部としての貼付モジュール１４１、ダイシング部としてのダイシングモジュール１４２、固定部としての固定モジュール１４３、剥離部としての剥離モジュール１４４、及び接着層除去モジュール１４５が、Ｘ軸方向に並べて配置されている。なお、これらモジュール１４１～１４５の数や配置は本実施形態に限定されず、任意に決定することができる。
　貼付モジュール１４１では、第１の分離ウェハＷ１の分離面Ｗ１ａにダイアタッチフィルムＤを貼り付けるマウント処理が行われる。なお、貼付モジュール１４１には、公知の装置が用いられる。
　ダイシングモジュール１４２では、レーザ光を用いて、ダイアタッチフィルムＤ又は第１の分離ウェハＷ１をダイシングする。ダイアタッチフィルムＤのダイシングで用いられるレーザ光と、第１の分離ウェハＷ１のダイシングで用いられるレーザ光では、その仕様が異なる。ダイシングモジュール１４２の構成は任意であるが、例えば同じレーザヘッドから異なるレーザ光を照射してもよいし、あるいは異なるレーザヘッドから異なるレーザ光をそれぞれ照射してもよい。
　固定モジュール１４３では、再利用ウェハＳに支持された第１の分離ウェハＷ１にダイシングテープＰを貼り付け、当該第１の分離ウェハＷ１をダイシングフレームＦに固定するマウント処理が行われる。なお、固定モジュール１４３には、公知の装置が用いられる。
　剥離モジュール１４４では、第１の分離ウェハＷ１から再利用ウェハＳを剥離する。なお、剥離モジュール１４４には、公知の装置が用いられる。
　接着層除去モジュール１４５では、第１の分離ウェハＷ１の表面Ｗａに残存する接着テープＢを剥離して除去する。なお、接着層除去モジュール１４５には、公知の装置が用いられる。
　次に、以上のように構成されたウェハ処理システム１において行われる、第１の実施形態にかかるウェハ処理について説明する。図４は、第１の実施形態にかかるウェハ処理の主な工程を示すフロー図である。図５は、第１の実施形態にかかるウェハ処理の各工程を模式的に示す説明図である。図６は、第１の実施形態にかかるウェハ処理の一部工程を模式的に示す側面視の説明図である。
　先ず、接合装置１０において、図５（ａ）に示すデバイスウェハＷと再利用ウェハＳをそれぞれ複数収納したカセットＣｗ、Ｃｓが、搬入出ステーション４０のカセット載置台５０に載置される。
　次に、ウェハ搬送装置６２によりカセットＣｗ内のデバイスウェハＷが取り出され、接着層形成モジュール７０に搬送される。接着層形成モジュール７０では、デバイスウェハＷの表面Ｗａに接着テープＢが貼り付けられる。
　次に、ウェハ搬送装置６２によりデバイスウェハＷは、接合モジュール７１に搬送される。続けて、ウェハ搬送装置６２によりカセットＣｓ内の再利用ウェハＳも取り出され、接合モジュール７１に搬送される。接合モジュール７１では、図５（ｂ）に示すように接着テープＢを介して、デバイスウェハＷと再利用ウェハＳが押圧されて接合される（図４のステップＡ１）。
　次に、ウェハ搬送装置６２により、デバイスウェハＷと再利用ウェハＳが接合された重合ウェハＴは、カセット載置台５０のカセットＣｔに搬送される。こうして、接合装置１０における一連の接合処理が終了する。
　その後、複数の重合ウェハＴを収納したカセットＣｔが搬入出ステーション４０から搬出され、ウェハ処理装置２０に搬送される。ウェハ処理装置２０では、カセットＣｔが、搬入出ステーション８０のカセット載置台９０に載置される。
　次に、ウェハ搬送装置１０２によりカセットＣｔ内の重合ウェハＴが取り出され、トランジション装置１１０に搬送される。続けて、ウェハ搬送装置１２２により、トランジション装置１１０の重合ウェハＴが取り出され、改質モジュール１３１に搬送される。改質モジュール１３１では、図５（ｃ）に示すようにデバイスウェハＷの内部にレーザ光が照射され、改質層Ｍが形成される（図４のステップＡ２）。
　ステップＡ２では改質層Ｍとして、図６（ａ）に示すように周縁改質層Ｍ１と内部面改質層Ｍ２が形成される。周縁改質層Ｍ１は、円環状に形成され、エッジトリムにおいて周縁部Ｗｅを除去の際の基点となるものである。エッジトリムは、後述するようにデバイスウェハＷを分離した後、デバイスウェハＷの周縁部Ｗｅが鋭く尖った形状（いわゆるナイフエッジ形状）になることを防止するための処理である。また、内部面改質層Ｍ２は、デバイスウェハＷを分離して薄化するための基点となるものである。内部面改質層Ｍ２は、デバイスウェハＷの面方向に沿って、中心部から周縁改質層Ｍ１まで延伸して形成される。
　次に、重合ウェハＴはウェハ搬送装置１０２により分離モジュール１３２に搬送される。分離モジュール１３２では、図５（ｄ）に示すように重合ウェハＴにおけるデバイスウェハＷが、第１の分離ウェハＷ１と第２の分離ウェハＷ２に分離される（図４のステップＡ３）。
　ステップＡ３では、図６（ｂ）に示すように周縁改質層Ｍ１と内部面改質層Ｍ２を基点に、デバイスウェハＷが第１の分離ウェハＷ１と第２の分離ウェハＷ２に分離される。この際、周縁部Ｗｅは第２の分離ウェハＷ２に付いて一体となり、第１の分離ウェハＷ１から周縁部Ｗｅが除去される。
　分離モジュール１３２で分離された第１の分離ウェハＷ１と第２の分離ウェハＷ２には、後続の別々の処理が行われる。
　第２の分離ウェハＷ２はウェハ搬送装置１２２により反転モジュール１３４に搬送される。反転モジュール１３４では、第２の分離ウェハＷ２の表裏面が反転される（図４のステップＡ４）。すなわち、反転モジュール１３４では、第２の分離ウェハＷ２の分離面Ｗ２ａが上方に向けられる。
　次に、第２の分離ウェハＷ２はウェハ搬送装置１２２により洗浄モジュール１３５に搬送される。洗浄モジュール１３５では、第２の分離ウェハＷ２の分離面Ｗ２ａがスクラブ洗浄される（図４のステップＡ５）。
　次に、第２の分離ウェハＷ２はウェハ搬送装置１２２によりエッチングモジュール１３６に搬送される。エッチングモジュール１３６では、図５（ｅ）に示すように第２の分離ウェハＷ２の分離面Ｗ２ａがエッチング液によりウェットエッチングされる（図４のステップＡ６）。このエッチングにより、分離面Ｗ２ａに残存する周縁改質層Ｍ１と内部面改質層Ｍ２が除去される。
　次に、第２の分離ウェハＷ２はウェハ搬送装置１２２により研削モジュール１３３に搬送される。研削モジュール１３３では、図５（ｆ）に示すように第２の分離ウェハＷ２の分離面Ｗ２ａが研削される（図４のステップＡ７）。この研削により、図６（ｃ）に示すように分離面Ｗ２ａの外周部において突出した周縁部が除去される。
　次に、第２の分離ウェハＷ２はウェハ搬送装置１２２により洗浄モジュール１３５に搬送される。洗浄モジュール１３５では、第２の分離ウェハＷ２の分離面Ｗ２ａがスクラブ洗浄される（図４のステップＡ８）。
　次に、第２の分離ウェハＷ２はウェハ搬送装置１２２によりエッチングモジュール１３６に搬送される。エッチングモジュール１３６では、図５（ｇ）に示すように第２の分離ウェハＷ２の分離面Ｗ２ａがエッチング液によりウェットエッチングされる（図４のステップＡ９）。このエッチングにより、分離面Ｗ２ａに残存する研削痕が除去される。
　その後、すべての処理が施された第２の分離ウェハＷ２は、ウェハ搬送装置１２２によりトランジション装置１１０に搬送され、さらにウェハ搬送装置１０２によりカセット載置台９０のカセットＣｗ２に搬送される。
　そして、以上の処理が施された第２の分離ウェハＷ２は、例えば４００μｍ～７００μｍの厚さを有している。このため、第２の分離ウェハＷ２は、次に処理されるデバイスウェハＷの再利用ウェハＳとして再利用される。すなわち、図５（ａ）及び（ｂ）に示したように第２の分離ウェハＷ２は、次に処理されるデバイスウェハＷに接合され、支持ウェハとして機能する。
　以上のように第２の分離ウェハＷ２に対してステップＡ４～Ａ９が行われるのに並行して、第１の分離ウェハＷ１に対して所望の処理が行われる。
　第１の分離ウェハＷ１はウェハ搬送装置１２２により研削モジュール１３３に搬送される。研削モジュール１３３では、図５（ｈ）に示すように第１の分離ウェハＷ１の分離面Ｗ１ａが研削される（図４のステップＡ１０）。この研削により、図６（ｄ）に示すように第１の分離ウェハＷ１は所望の厚みに薄化される。
　次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により洗浄モジュール１３５に搬送される。洗浄モジュール１３５では、第１の分離ウェハＷ１の分離面Ｗ１ａがスクラブ洗浄される（図４のステップＡ１１）。
　次に、第１の分離ウェハＷ１はウェハ搬送装置１２２によりエッチングモジュール１３６に搬送される。エッチングモジュール１３６では、図５（ｉ）に示すように第１の分離ウェハＷ１の分離面Ｗ１ａがエッチング液によりウェットエッチングされる（図４のステップＡ１２）。このエッチングにより、分離面Ｗ１ａに残存する周縁改質層Ｍ１、内部面改質層Ｍ２、研削痕が除去される。
　次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により貼付モジュール１４１に搬送される。貼付モジュール１４１では、図５（ｊ）に示すように第１の分離ウェハＷ１の分離面Ｗ１ａにダイアタッチフィルムＤが貼り付けられる（図４のステップＡ１３）。
　次に、第１の分離ウェハＷ１はウェハ搬送装置１２２によりダイシングモジュール１４２に搬送される。ダイシングモジュール１４２では、図５（ｋ）に示すようにダイアタッチフィルムＤにレーザ光が照射され、当該ダイアタッチフィルムＤがダイシングされる（図４のステップＡ１４）。
　次に、第１の分離ウェハＷ１は同じダイシングモジュール１４２において、図５（ｌ）に示すように第１の分離ウェハＷ１にレーザ光が照射され、当該第１の分離ウェハＷ１がダイシングされる（図４のステップＡ１５）。
　次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により固定モジュール１４３に搬送される。固定モジュール１４３では、図５（ｍ）に示すように第１の分離ウェハＷ１の表面Ｗａに貼り付けられたダイアタッチフィルムＤに対して、さらにダイシングテープＰが貼り付けられる。そして、第１の分離ウェハＷ１が、ダイシングテープＰを介してダイシングフレームＦに固定される（図４のステップＡ１６）。
　次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により反転モジュール１３４に搬送される。反転モジュール１３４では、第１の分離ウェハＷ１（重合ウェハＴ）の表裏面が反転される（図４のステップＡ１７）。
　次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により剥離モジュール１４４に搬送される。剥離モジュール１４４では、図５（ｎ）に示すように第１の分離ウェハＷ１から再利用ウェハＳが剥離される（図４のステップＡ１８）。
　次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により接着層除去モジュール１４５に搬送される。接着層除去モジュール１４５では、図５（ｏ）に示すように第１の分離ウェハＷ１の表面Ｗａから接着テープＢが除去される（図４のステップＡ１９）。
　その後、すべての処理が施された第１の分離ウェハＷ１は、ウェハ搬送装置１２２によりトランジション装置１１０に搬送され、さらにウェハ搬送装置１０２によりカセット載置台９０のカセットＣｗ１に搬送される。この際、カセットＣｔが空の場合には、第１の分離ウェハＷ１はカセットＣｔに搬送されるようにしてもよい。こうして、ウェハ処理システム１における一連のウェハ処理が終了する。
　以上の工程により、チップＣが製造される。そして、ウェハ処理システム１の外部において、図５（ｐ）に示すようにチップＣがダイボンディングされる。
　以上の第１の実施形態によれば、デバイスウェハＷを第１の分離ウェハＷ１と第２の分離ウェハＷ２に分離する。そして、第１の分離ウェハＷ１は製品となるチップＣに分割される。一方、第２の分離ウェハＷ２は、次に処理されるデバイスウェハＷに接合され、再利用ウェハＳとして再利用される。そして、このように第２の分離ウェハＷ２が再利用された再利用ウェハＳは、その後のデバイスウェハＷの処理に対して繰り返し使用することができる。
　ここで従来、デバイスウェハＷの支持部材には、例えばＢＧテープや支持ウェハ（再利用ウェハではなく、別途新たに用意された支持ウェハ）が用いられてきた。かかる場合、支持部材を準備するためのコストがかかる。この点、第１の実施形態では、デバイスウェハＷの再利用ウェハＳとして、第２の分離ウェハＷ２を再利用するので、コストを低減することができる。
　また、第１の実施形態によれば、デバイスウェハＷと再利用ウェハＳを接合した後、デバイスウェハＷに所望の処理を行うので、これら処理を安定的に行うことができる。また、薄化した状態のデバイスウェハＷ（第１の分離ウェハＷ１）に対しても、エッチングなどの所望の処理を行うことができる。
　また、第１の実施形態によれば、ステップＡ３でデバイスウェハＷを第１の分離ウェハＷ１と第２の分離ウェハＷ２に分離した後、ステップＡ１０において第１の分離ウェハＷ１の分離面Ｗ１ａを研削するので、当該研削における研削量を小さくすることができる。すなわち、分離面Ｗ１ａの研削を簡略化することができる。また、ステップＡ１２において第１の分離ウェハＷ１を所望の厚みまでエッチングする場合には、このステップＡ１０における研削を省略することも可能となる。
　なお、上述した第１の実施形態では、ステップＡ２～Ａ３を行ってデバイスウェハＷを第１の分離ウェハＷ１と第２の分離ウェハＷ２に分離したが、デバイスウェハＷの裏面Ｗｂを研削してもよい。かかる場合、図４に示したステップＡ２～Ａ３に代えてステップＡ１０が行われ、さらに後続のステップＡ１１～Ａ１９が行われる。また、デバイスウェハＷが研削されるため、ステップＡ４～Ａ９は省略される。さらに、ウェハ処理システム１において、改質モジュール１３１と分離モジュール１３２を省略することも可能となる。
　次に、第２の実施形態にかかるウェハ処理について説明する。図７は、第２の実施形態にかかるウェハ処理の主な工程を示すフロー図である。図８は、第２の実施形態にかかるウェハ処理の各工程を模式的に示す説明図である。なお、第２の実施形態にかかるウェハ処理においても、図１に示したウェハ処理システム１が用いられる。
　第２の実施形態のウェハ処理では、第１の実施形態のウェハ処理のステップＡ１～Ａ９と同様の、図７のステップＢ１～Ｂ９が順次行われる。すなわち、図８（ａ）及び（ｂ）に示すステップＢ１におけるデバイスウェハＷと再利用ウェハＳの接合、図８（ｃ）に示すステップＢ２におけるデバイスウェハＷへの改質層Ｍ（周縁改質層Ｍ１と内部面改質層Ｍ２）の形成、図８（ｄ）に示すステップＢ３におけるデバイスウェハＷの分離、が順次行われる。
　また、分離後の第２の分離ウェハＷ２に対して、ステップＢ４～Ｂ９が行われる。すなわち、ステップＢ４における第２の分離ウェハＷ２の反転、ステップＢ５における分離面Ｗ２ａのスクラブ洗浄、図８（ｅ）に示すステップＢ６における分離面Ｗ２ａのエッチング、が順次行われる。続いて、図８（ｆ）に示すステップＢ７における分離面Ｗ２ａの研削、ステップＢ８における分離面Ｗ２ａのスクラブ洗浄、図８（ｇ）に示すステップＢ９における分離面Ｗ２ａのエッチング、が順次行われる。そして、すべての処理が施された第２の分離ウェハＷ２は、カセットＣｗ２に搬送される。
　なお、上述したようにステップＢ１～Ｂ９はそれぞれ、第１の実施形態のステップＡ１～Ａ９と同様であるので説明を省略する。そして、第２の実施形態のウェハ処理が第１の実施のウェハ処理と異なる点は、以下に説明する、分離された第１の分離ウェハＷ１の処理であり、具体的には第１の分離ウェハＷ１のダイシングを行うタイミングが異なる。
　第１の分離ウェハＷ１はウェハ搬送装置１２２により研削モジュール１３３に搬送される。研削モジュール１３３では、図８（ｈ）に示すように第１の分離ウェハＷ１の分離面Ｗ１ａが研削される（図７のステップＢ１０）。
　次に、第１の分離ウェハＷ１はウェハ搬送装置１２２によりダイシングモジュール１４２に搬送される。ダイシングモジュール１４２では、図８（ｉ）に示すように第１の分離ウェハＷ１にレーザ光が照射され、当該第１の分離ウェハＷ１がダイシングされる（図７のステップＢ１１）。
　次に、第１の分離ウェハＷ１はウェハ搬送装置１２２によりエッチングモジュール１３６に搬送される。エッチングモジュール１３６では、図８（ｊ）に示すように第１の分離ウェハＷ１の分離面Ｗ１ａがエッチング液によりウェットエッチングされる（図７のステップＢ１２）。
　次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により貼付モジュール１４１に搬送される。貼付モジュール１４１では、図８（ｋ）に示すように第１の分離ウェハＷ１の分離面Ｗ１ａにダイアタッチフィルムＤが貼り付けられる（図７のステップＢ１３）。
　次に、第１の分離ウェハＷ１はウェハ搬送装置１２２によりダイシングモジュール１４２に搬送される。ダイシングモジュール１４２では、図８（ｌ）に示すようにダイアタッチフィルムＤにレーザ光が照射され、当該ダイアタッチフィルムＤがダイシングされる（図７のステップＢ１４）。
　次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により固定モジュール１４３に搬送される。固定モジュール１４３では、図８（ｍ）に示すように第１の分離ウェハＷ１の表面Ｗａに貼り付けられたダイアタッチフィルムＤに対して、さらにダイシングテープＰが貼り付けられる。そして、第１の分離ウェハＷ１が、ダイシングテープＰを介してダイシングフレームＦに固定される（図７のステップＢ１５）。
　次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により反転モジュール１３４に搬送される。反転モジュール１３４では、第１の分離ウェハＷ１（重合ウェハＴ）の表裏面が反転される（図７のステップＢ１６）。
　次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により剥離モジュール１４４に搬送される。剥離モジュール１４４では、図８（ｎ）に示すように第１の分離ウェハＷ１から再利用ウェハＳが剥離される（図７のステップＢ１７）。
　次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により接着層除去モジュール１４５に搬送される。接着層除去モジュール１４５では、図８（ｏ）に示すように第１の分離ウェハＷ１の表面Ｗａから接着テープＢが除去される（図７のステップＢ１８）。
　その後、すべての処理が施された第１の分離ウェハＷ１は、カセットＣｗ１に搬送される。以上の工程により、チップＣが製造される。そして、ウェハ処理システム１の外部において、図８（ｐ）に示すようにチップＣがダイボンディングされる。
　以上の第２の実施形態においても、第１の実施形態と同様の効果を享受することができる。
　なお、上述した第２の実施形態では、ステップＢ２～Ｂ３を行ってデバイスウェハＷを第１の分離ウェハＷ１と第２の分離ウェハＷ２に分離したが、第１の実施形態と同様にデバイスウェハＷの裏面Ｗｂを研削してもよい。かかる場合、図７に示したステップＢ２～Ｂ３に代えてステップＢ１０が行われ、さらに後続のステップＢ１１～Ｂ１８が行われる。また、デバイスウェハＷが研削されるため、ステップＢ４～Ｂ９は省略される。
　次に、第３の実施形態にかかるウェハ処理について説明する。上述した第１の実施形態及び第２の実施形態のウェハ処理では、再利用ウェハＳに接合されたデバイスウェハＷの分離後に第１の分離ウェハＷ１のダイシングを行ったが、第３の実施形態では、接合前のデバイスウェハＷに対してダイシングを行う。
　そこで、第３の実施形態のウェハ処理を行うにあたっては、図９に示すダイシング装置１５０を用いる。ダイシング装置１５０は、図１に示したウェハ処理システム１に設けられる。そして、ダイシング装置１５０の動作は、制御装置３０によって制御される。
　図９に示すようにダイシング装置１５０は、搬入出ステーション１６０と処理ステーション１６１を一体に接続した構成を有している。搬入出ステーション１６０と処理ステーション１６１は、Ｘ軸負方向側から正方向側に向けて並べて配置されている。搬入出ステーション１６０は、例えば外部との間で複数のデバイスウェハＷを収容可能なカセットＣｗがそれぞれ搬入出される。処理ステーション１６１は、デバイスウェハＷに対して所望の処理を施す各種処理装置を備えている。
　搬入出ステーション１６０には、カセット載置台１７０が設けられている。図示の例では、カセット載置台１７０には、複数、例えば３つのカセットＣｗをＹ軸方向に一列に載置自在になっている。なお、カセット載置台１７０に載置されるカセットＣｗの個数は、本実施形態に限定されず、任意に決定することができる。
　搬入出ステーション１６０には、カセット載置台１７０のＸ軸正方向側において、当該カセット載置台１７０に隣接してウェハ搬送領域１８０が設けられている。ウェハ搬送領域１８０には、Ｙ軸方向に延伸する搬送路１８１上を移動自在なウェハ搬送装置１８２が設けられている。ウェハ搬送装置１８２は、デバイスウェハＷを保持して搬送する、２つの搬送アーム１８３、１８３を有している。各搬送アーム１８３は、水平方向、鉛直方向、水平軸回り及び鉛直軸周りに移動自在に構成されている。なお、搬送アーム１８３の構成は本実施形態に限定されず、任意の構成を取り得る。そして、ウェハ搬送装置１８２は、カセット載置台１７０のカセットＣｗ、及び後述する保護層形成モジュール１９０、ダイシングモジュール１９１、保護層除去モジュール１９２に対して、デバイスウェハＷを搬送可能に構成されている。
　処理ステーション１６１には、ウェハ搬送領域１８０のＸ軸正方向側において、保護層形成部としての保護層形成モジュール１９０、ダイシング部としてのダイシングモジュール１９１、保護層除去部としての保護層除去モジュール１９２とが、Ｙ軸方向に並べて配置されている。なお、これらモジュール１９０～１９２の数や配置は本実施形態に限定されず、任意に決定することができる。
　保護層形成モジュール１９０では、デバイスウェハＷの表面Ｗａに保護剤をスピン塗布して、保護層としての保護膜を形成する。なお、保護層形成モジュール１９０には、公知の装置が用いられる。
　ダイシングモジュール１９１では、レーザ光を用いてデバイスウェハＷをダイシングする。なお、ダイシングモジュール１９１の構成は、上述したダイシングモジュール１４２の構成と同様であって、公知の装置が用いられる。
　保護層除去モジュール１９２では、デバイスウェハＷの表面Ｗａから保護膜を除去して、表面Ｗａをスピン洗浄する。なお、保護層除去モジュール１９２には、公知の装置が用いられる。
　次に、以上のように構成されたウェハ処理システム１において行われる、第３の実施形態にかかるウェハ処理について説明する。図１０は、第３の実施形態にかかるウェハ処理の主な工程を示すフロー図である。図１１及び図１２は、第３の実施形態にかかるウェハ処理の各工程を模式的に示す説明図である。なお、図１１はデバイスウェハＷを分離するまでのウェハ処理を示し、図１２はデバイスウェハＷを分離後のウェハ処理を示している。
　先ず、ダイシング装置１５０において、図１１（ａ）に示すデバイスウェハＷを複数収納したカセットＣｗが、搬入出ステーション１６０のカセット載置台１７０に載置される。
　次に、ウェハ搬送装置１８２によりカセットＣｗ内のデバイスウェハＷが取り出され、保護層形成モジュール１９０に搬送される。保護層形成モジュール１９０では、図１１（ｂ）に示すようにデバイスウェハＷの表面Ｗａに保護剤がスピン塗布され、保護膜Ｌが形成される（図１０のステップＣ１）。
　次に、デバイスウェハＷはウェハ搬送装置１８２によりダイシングモジュール１９１に搬送される。ダイシングモジュール１９１では、図１１（ｃ）に示すようにデバイスウェハＷにレーザ光が照射され、当該デバイスウェハＷがダイシングされる（図１０のステップＣ２）。このダイシングの際、保護膜Ｌによって、デバイスウェハＷに形成されたデバイス層が保護される。
　次に、デバイスウェハＷはウェハ搬送装置１８２により保護層除去モジュール１９２に搬送される。保護層除去モジュール１９２では、図１１（ｄ）に示すようにデバイスウェハＷの表面Ｗａに保護膜Ｌの溶剤が供給され、当該保護膜Ｌが除去される（図１０のステップＣ３）。
　次に、デバイスウェハＷはウェハ搬送装置１８２によりカセット載置台１７０のカセットＣｗに搬送される。こうして、ダイシング装置１５０における一連のダイシング処理が終了する。
　その後、複数のデバイスウェハＷを収納したカセットＣｗが搬入出ステーション１６０から搬出され、接合装置１０に搬送される。接合装置１０では、カセットＣｗが、搬入出ステーション４０のカセット載置台５０に載置される。また、接合装置１０には、図１１（ｅ）に示す複数の再利用ウェハＳを収納したカセットＣｓも、搬入出ステーション４０のカセット載置台５０に載置される。
　接合装置１０では、接着層形成モジュール７０においてデバイスウェハＷの表面Ｗａに接着テープＢが貼り付けられた後、図１１（ｆ）に示すように接合モジュール７１において、接着テープＢを介してデバイスウェハＷと再利用ウェハＳが押圧されて接合される（図１０のステップＣ４）。なお、ステップＣ４は、第１の実施形態のステップＡ１と同様であるので説明を省略する。
　その後、複数の重合ウェハＴを収納したカセットＣｔが搬入出ステーション４０から搬出され、ウェハ処理装置２０に搬送される。ウェハ処理装置２０では、第１の実施形態のウェハ処理のステップＡ２～Ａ９と同様の、図１０のステップＣ５～Ｃ１２が順次行われる。すなわち、図１１（ｇ）に示すステップＣ５におけるデバイスウェハＷへの改質層Ｍ（周縁改質層Ｍ１と内部面改質層Ｍ２）の形成、図１１（ｈ）に示すステップＣ６におけるデバイスウェハＷの分離、が順次行われる。
　また、分離後の第２の分離ウェハＷ２に対して、ステップＣ７～Ｃ１２が行われる。すなわち、ステップＣ７における第２の分離ウェハＷ２の反転、ステップＣ８における分離面Ｗ２ａのスクラブ洗浄、図１２（ｉ）に示すステップＣ９における分離面Ｗ２ａのエッチング、が順次行われる。続いて、図１２（ｊ）に示すステップＣ１０における分離面Ｗ２ａの研削、ステップＣ１１における分離面Ｗ２ａのスクラブ洗浄、図１２（ｋ）に示すステップＣ１２における分離面Ｗ２ａのエッチング、が順次行われる。そして、すべての処理が施された第２の分離ウェハＷ２は、カセットＣｗ２に搬送される。
　なお、上述したようにステップＣ５～Ｃ１２はそれぞれ、第１の実施形態のステップＡ２～Ａ９と同様であるので説明を省略する。
　第１の分離ウェハＷ１はウェハ搬送装置１２２により研削モジュール１３３に搬送される。研削モジュール１３３では、図１２（ｌ）に示すように第１の分離ウェハＷ１の分離面Ｗ１ａが研削される（図１０のステップＣ１３）。
　次に、第１の分離ウェハＷ１はウェハ搬送装置１２２によりエッチングモジュール１３６に搬送される。エッチングモジュール１３６では、図１２（ｍ）に示すように第１の分離ウェハＷ１の分離面Ｗ１ａがエッチング液によりウェットエッチングされる（図１０のステップＣ１４）。
　次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により貼付モジュール１４１に搬送される。貼付モジュール１４１では、図１２（ｎ）に示すように第１の分離ウェハＷ１の分離面Ｗ１ａにダイアタッチフィルムＤが貼り付けられる（図１０のステップＣ１５）。
　次に、第１の分離ウェハＷ１はウェハ搬送装置１２２によりダイシングモジュール１４２に搬送される。ダイシングモジュール１４２では、図１２（ｏ）に示すようにダイアタッチフィルムＤにレーザ光が照射され、当該ダイアタッチフィルムＤがダイシングされる（図１０のステップＣ１６）。
　次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により固定モジュール１４３に搬送される。固定モジュール１４３では、図１２（ｐ）に示すように第１の分離ウェハＷ１の表面Ｗａに貼り付けられたダイアタッチフィルムＤに対して、さらにダイシングテープＰが貼り付けられる。そして、第１の分離ウェハＷ１が、ダイシングテープＰを介してダイシングフレームＦに固定される（図１０のステップＣ１７）。
　次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により反転モジュール１３４に搬送される。反転モジュール１３４では、第１の分離ウェハＷ１（重合ウェハＴ）の表裏面が反転される（図１０のステップＣ１８）。
　次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により剥離モジュール１４４に搬送される。剥離モジュール１４４では、図１２（ｑ）に示すように第１の分離ウェハＷ１から再利用ウェハＳが剥離される（図１０のステップＣ１９）。
　次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により接着層除去モジュール１４５に搬送される。接着層除去モジュール１４５では、図１２（ｒ）に示すように第１の分離ウェハＷ１の表面Ｗａから接着テープＢが除去される（図１０のステップＣ２０）。
　その後、すべての処理が施された第１の分離ウェハＷ１は、カセットＣｗ１に搬送される。以上の工程により、チップＣが製造される。そして、ウェハ処理システム１の外部において、図１２（ｓ）に示すようにチップＣがダイボンディングされる。
　以上の第３の実施形態においても、第１の実施形態と同様の効果を享受することができる。
　なお、上述した第３の実施形態では、ステップＣ５～Ｃ６を行ってデバイスウェハＷを第１の分離ウェハＷ１と第２の分離ウェハＷ２に分離したが、第１及び第２の実施形態と同様にデバイスウェハＷの裏面Ｗｂを研削してもよい。かかる場合、図１０に示したステップＣ５～Ｃ６に代えてステップＣ１３が行われ、さらに後続のステップＣ１４～Ｃ２０が行われる。また、デバイスウェハＷが研削されるため、ステップＣ７～Ｃ１２は省略される。
　以上の第１～第３の実施形態においては、図６に示すようにデバイスウェハＷを分離する際、周縁部Ｗｅは第２の分離ウェハＷ２に付いて一体となっていたが、デバイスウェハＷを分離する方法はこれに限定されない。
　例えば図１３（ａ）に示すように、デバイスウェハＷの内部において周縁改質層Ｍ１をデバイスウェハＷの外縁部まで形成する。そうすると、図１３（ｂ）に示すようにデバイスウェハＷを分離する際、第１の分離ウェハＷ１、第２の分離ウェハＷ２、及び周縁部Ｗｅが別々に分離される。かかる場合であっても、図１３（ｃ）に示す第２の分離ウェハＷ２を再利用することができ、図１３（ｄ）に示す第１の分離ウェハＷ１からチップＣを製造することができる。
　以上の第１～第３の実施形態においては、デバイスウェハＷと再利用ウェハＳを接合する接着層として接着テープＢを用いたが、例えば接着剤を用いてもよい。
　かかる場合、接着層形成モジュール７０では、デバイスウェハＷの表面Ｗａに接着剤をスピン塗布する。なお、接着層形成モジュール７０には、公知の装置が用いられる。
　また、接着層除去モジュール１４５では、第１の分離ウェハＷ１の表面Ｗａに残存する接着剤を除去して、表面Ｗａをスピン洗浄する。なお、接着層除去モジュール１４５には、公知の装置が用いられる。
　以上の第１～第３の実施形態においては、ウェハ処理システム１において所望の処理が行われた第２の分離ウェハＷ２は、デバイスウェハＷに接合される再利用ウェハＳとして再利用したが、再利用先はこれに限定されない。例えば所望の処理後の第２の分離ウェハＷ２の厚みが７００μｍの場合、デバイスウェハＷの基板として再利用することも可能である。
　また、以上の第１～第３の実施形態においては、処理対象基板としてのデバイスウェハＷを第１の分離ウェハＷ１と第２の分離ウェハＷ２に分離し、当該第２の分離ウェハＷ２を再利用ウェハＳとして再利用した。この点、再利用ウェハＳは、他のデバイス基板としてのデバイスウェハから分離されたウェハであってもよい。例えば、ウェハ処理システム１に搬送される前に行われる前処理には、デバイスウェハを薄化する処理がある。この薄化処理では、デバイスウェハを、デバイスが形成された第１の分離ウェハと、デバイスが形成されていない第２の分離ウェハに分離する。このように分離された第２の分離ウェハを、本実施形態の再利用ウェハＳとして再利用してもよい。
　今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
　　１　　　ウェハ処理システム
　　１０　　接合装置
　　２０　　ウェハ処理装置
　　７１　　接合モジュール
　　１３２　分離モジュール
　　Ｗ　　　デバイスウェハ
　　Ｗ１　　第１の分離ウェハ
　　Ｗ２　　第２の分離ウェハ

Claims (15)

  1. 表面にデバイスが形成された処理対象基板を処理する基板処理方法であって、
    デバイス基板が分離された、デバイスがある側の第１の分離基板とデバイスがない側の第２の分離基板のうち、前記第２の分離基板を準備することと、
    前記第２の分離基板を再利用して処理対象基板と接合することと、を有する、基板処理方法。
  2. 前記処理対象基板は前記デバイス基板として用いられ、
    前記処理対象基板を、表面側の第１の分離基板と裏面側の第２の分離基板に分離することを有する、請求項１に記載の基板処理方法。
  3. 前記処理対象基板から分離された前記第２の分離基板の分離面を研削することと、
    前記研削された前記第２の分離基板の分離面をエッチングすることと、を有する、請求項２に記載の基板処理方法。
  4. 前記処理対象基板から分離された前記第１の分離基板の分離面をエッチングすることと、
    前記エッチングされた前記第１の分離基板をダイシングすることと、
    前記ダイシングされた前記第１の分離基板をダイシングフレームに固定することと、
    前記ダイシングフレームに固定された前記第１の分離基板から前記第２の分離基板を剥離することと、を有する、請求項２又は３に記載の基板処理方法。
  5. 前記エッチングされた前記第１の分離基板の分離面にダイアタッチフィルムを貼り付けることと、
    前記ダイアタッチフィルムをダイシングすることと、を有する、請求項４に記載の基板処理方法。
  6. 前記ダイシングされた第１の分離基板の分離面にダイアタッチフィルムを貼り付けることと、
    前記ダイアタッチフィルムをダイシングすることと、を有する、請求項４に記載の基板処理方法。
  7. 前記第２の分離基板に接合する前の前記処理対象基板の表面に保護層を形成することと、
    前記保護層が形成された前記処理対象基板をダイシングすることと、
    前記ダイシングされた前記処理対象基板から前記保護層を除去することと、
    前記保護層が除去された前記処理対象基板に対して、前記第２の分離基板を再利用して接合することと、
    前記処理対象基板を、表面側の第１の分離基板と裏面側の第２の分離基板に分離することと、
    前記処理対象基板から分離された前記第１の分離基板の分離面をエッチングすることと、
    前記エッチングされた前記第１の分離基板をダイシングフレームに固定することと、
    前記ダイシングフレームに固定された前記第１の分離基板から前記第２の分離基板を剥離することと、を有する、請求項１に記載の基板処理方法。
  8. 前記エッチングされた第１の分離基板の分離面にダイアタッチフィルムを貼り付けることと、
    前記ダイアタッチフィルムをダイシングすることと、を有する、請求項７に記載の基板処理方法。
  9. 前記第２の分離基板に接合された前記処理対象基板を研削することと、
    前記研削された前記処理対象基板の研削面をエッチングすることと、
    前記エッチングされた前記処理対象基板をダイシングすることと、
    前記ダイシングされた前記処理対象基板をダイシングフレームに固定することと、
    前記ダイシングフレームに固定された前記処理対象基板から前記第２の分離基板を剥離することと、を有する、請求項１に記載の基板処理方法。
  10. 表面にデバイスが形成された処理対象基板を処理する基板処理システムであって、
    デバイス基板が分離された、デバイスがある側の第１の分離基板とデバイスがない側の第２の分離基板のうち、前記第２の分離基板を再利用して処理対象基板と接合する接合部を有する、基板処理システム。
  11. 前記処理対象基板は前記デバイス基板として用いられ、
    前記処理対象基板を、表面側の第１の分離基板と裏面側の第２の分離基板に分離する分離部を有する、請求項１０に記載の基板処理システム。
  12. 前記第２の分離基板の分離面を研削する研削部と、
    前記第２の分離基板の分離面をエッチングするエッチング部と、を有する、請求項１０又は１１に記載の基板処理システム。
  13. 前記第１の分離基板をダイシングするダイシング部と、
    前記第１の分離基板をダイシングフレームに固定する固定部と、
    前記第１の分離基板から前記第２の分離基板を剥離する剥離部と、を有する、請求項１０～１２のいずれか一項に記載の基板処理システム。
  14. 前記第１の分離基板の分離面にダイアタッチフィルムを貼り付ける貼付部を有する、請求項１０～１３のいずれかに記載の基板処理システム。
  15. 前記第２の分離基板に接合される前の前記処理対象基板の表面に保護層を形成する保護層形成部と、
    前記処理対象基板から前記保護層を除去する保護層除去部と、を有する、請求項１０～１４のいずれか一項に記載の基板処理システム。
PCT/JP2020/018795 2019-05-23 2020-05-11 基板処理方法及び基板処理システム WO2020235373A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202080035527.1A CN113811983A (zh) 2019-05-23 2020-05-11 基板处理方法和基板处理***
KR1020217040979A KR20220011141A (ko) 2019-05-23 2020-05-11 기판 처리 방법 및 기판 처리 시스템
JP2021520707A JP7224456B2 (ja) 2019-05-23 2020-05-11 基板処理方法及び基板処理システム
US17/595,658 US20220223475A1 (en) 2019-05-23 2020-05-11 Substrate processing method and substrate processing system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019096791 2019-05-23
JP2019-096791 2019-05-23

Publications (1)

Publication Number Publication Date
WO2020235373A1 true WO2020235373A1 (ja) 2020-11-26

Family

ID=73458441

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/018795 WO2020235373A1 (ja) 2019-05-23 2020-05-11 基板処理方法及び基板処理システム

Country Status (5)

Country Link
US (1) US20220223475A1 (ja)
JP (1) JP7224456B2 (ja)
KR (1) KR20220011141A (ja)
CN (1) CN113811983A (ja)
WO (1) WO2020235373A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7332398B2 (ja) * 2019-09-04 2023-08-23 キオクシア株式会社 半導体ウェハ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108532A (ja) * 2004-10-08 2006-04-20 Disco Abrasive Syst Ltd ウエーハの研削方法
JP2010263041A (ja) * 2009-05-01 2010-11-18 Nitto Denko Corp ダイアタッチフィルム付きダイシングテープおよび半導体装置の製造方法
JP2011171382A (ja) * 2010-02-16 2011-09-01 Disco Corp 分割方法
JP2016035965A (ja) * 2014-08-01 2016-03-17 リンテック株式会社 板状部材の分割装置および板状部材の分割方法
JP2017024039A (ja) * 2015-07-21 2017-02-02 株式会社ディスコ ウエーハの薄化方法
JP2017041481A (ja) * 2015-08-18 2017-02-23 株式会社ディスコ ウエーハの加工方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI241674B (en) 2001-11-30 2005-10-11 Disco Corp Manufacturing method of semiconductor chip
JP5645678B2 (ja) 2011-01-14 2014-12-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6486240B2 (ja) * 2015-08-18 2019-03-20 株式会社ディスコ ウエーハの加工方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108532A (ja) * 2004-10-08 2006-04-20 Disco Abrasive Syst Ltd ウエーハの研削方法
JP2010263041A (ja) * 2009-05-01 2010-11-18 Nitto Denko Corp ダイアタッチフィルム付きダイシングテープおよび半導体装置の製造方法
JP2011171382A (ja) * 2010-02-16 2011-09-01 Disco Corp 分割方法
JP2016035965A (ja) * 2014-08-01 2016-03-17 リンテック株式会社 板状部材の分割装置および板状部材の分割方法
JP2017024039A (ja) * 2015-07-21 2017-02-02 株式会社ディスコ ウエーハの薄化方法
JP2017041481A (ja) * 2015-08-18 2017-02-23 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
US20220223475A1 (en) 2022-07-14
CN113811983A (zh) 2021-12-17
JP7224456B2 (ja) 2023-02-17
JPWO2020235373A1 (ja) 2020-11-26
TW202109638A (zh) 2021-03-01
KR20220011141A (ko) 2022-01-27

Similar Documents

Publication Publication Date Title
KR101561359B1 (ko) 적층체, 및 그 적층체의 분리 방법
TWI837149B (zh) 基板處理系統及基板處理方法
KR101579772B1 (ko) 웨이퍼 레벨 싱귤레이션 방법 및 시스템
JP7133633B2 (ja) 処理システム及び処理方法
US9595504B2 (en) Methods and systems for releasably attaching support members to microfeature workpieces
CN110199379B (zh) 半导体基板的处理方法和半导体基板的处理装置
KR102061369B1 (ko) 제품 기판을 캐리어 기판에 임시로 결합하기 위한 방법
KR20150039685A (ko) 웨이퍼의 가공 방법
US7846776B2 (en) Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods
WO2020235373A1 (ja) 基板処理方法及び基板処理システム
JP2021103725A (ja) 基板処理方法及び基板処理システム
JP2014017287A (ja) ウエーハの加工方法
JP7412131B2 (ja) 基板処理方法及び基板処理システム
JP2007134510A (ja) ウェーハマウンタ装置
TWI845675B (zh) 基板處理方法及基板處理系統
JP2007005366A (ja) 半導体装置の製造方法
JP2021040077A (ja) 基板処理装置及び基板処理方法
CN111052313A (zh) 基板处理方法
CN114599479B (zh) 基板处理方法和基板处理***
JP2005116588A (ja) チップ部品の製造方法
JP2018064121A (ja) 半導体の製造方法及び半導体製造装置
JP7208062B2 (ja) デバイスチップの形成方法
JP5489784B2 (ja) 半導体デバイスの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20810485

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
ENP Entry into the national phase

Ref document number: 2021520707

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20217040979

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 20810485

Country of ref document: EP

Kind code of ref document: A1