WO2020129184A1 - Ab級アンプおよびオペアンプ - Google Patents
Ab級アンプおよびオペアンプ Download PDFInfo
- Publication number
- WO2020129184A1 WO2020129184A1 PCT/JP2018/046795 JP2018046795W WO2020129184A1 WO 2020129184 A1 WO2020129184 A1 WO 2020129184A1 JP 2018046795 W JP2018046795 W JP 2018046795W WO 2020129184 A1 WO2020129184 A1 WO 2020129184A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- transistor
- voltage
- current
- amplifier
- output
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45192—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
- H03F3/265—Push-pull amplifiers; Phase-splitters therefor with field-effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3022—CMOS common source output SEPP amplifiers
- H03F3/3028—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage
Definitions
- the present disclosure relates to class AB amplifiers and operational amplifiers.
- a technique using a feedback class AB amplifier in an output stage is known as a circuit configuration for supplying a current exceeding a quiescent current to a load in a load driving state of the operational amplifier while suppressing a quiescent current in the quiescent state of the operational amplifier. (For example, see Non-Patent Document 1).
- a feedback class AB amplifier described in Non-Patent Document 1 includes a driver amplifier including first and second transistors connected in series, a first input current input to an inverting input terminal and a non-inverting input terminal.
- the active load that amplifies the difference between the input second input current and the gate voltage that is input to the gates of the first and second transistors, and the current that flows in the first and second transistors have a specified value.
- a minimum selector that feeds back the gate voltage of the first and second transistors so that the voltage does not fall below.
- Non-Patent Document 1 when one of the first and second transistors forming the driver amplifier is in the load driving state, the current flowing through the other transistor in the quiescent state is It is controlled to a minimum current that is less than the quiescent current of the op amp in its quiescent state.
- Non-Patent Document 1 has a trade-off between the signal quality and the consumption current with respect to the minimum current value.
- an object of the present disclosure is to provide a class AB amplifier and an operational amplifier using the same, in which a current flowing through a transistor forming a driver amplifier does not fall below a quiescent current of the driver amplifier.
- a class AB amplifier includes a first input terminal that receives a first input current, a second input terminal that receives a second input current, an output terminal, a first reference potential terminal, and a first reference potential terminal.
- a second reference potential terminal an active load stage that receives the first input current and the second input current, and converts the first input current and the second input current into a first voltage and a second voltage, and a first voltage and a second voltage from the active load stage.
- a driver amplifier that outputs a current to the output terminal.
- the driver amplifier has a first transistor and a second transistor connected in series between a first reference potential terminal and a second reference potential terminal, and a connection point of the first transistor and the second transistor is It is configured to connect to the output terminal.
- the first transistor is configured to receive a first voltage at its gate to allow a first current to flow therethrough, and the second transistor to be configured to receive a second voltage at its gate to allow a second current to flow therethrough.
- the class AB amplifier is further configured to feed back the first voltage and the second voltage so that the absolute value of each of the first current and the second current is greater than or equal to the quiescent current of the driver amplifier. It further comprises a minimum selector.
- FIG. 3 is a diagram showing a configuration of an operational amplifier according to the first embodiment.
- FIG. 6 is a diagram for explaining a relationship between a drain current IDS of a transistor of a driver amplifier and an output current in the operational amplifier according to the first embodiment.
- FIG. 3 is a diagram showing a first configuration example of the operational amplifier according to the first embodiment.
- FIG. 6 is a diagram showing a second configuration example of the operational amplifier according to the first embodiment.
- 7 is a diagram showing a configuration of an operational amplifier according to a modification of the first embodiment.
- FIG. It is a figure which shows the structural example of the operational amplifier shown in FIG. 5 is a diagram showing a configuration of an operational amplifier according to the second embodiment.
- FIG. 8 is a diagram showing a configuration example of the operational amplifier shown in FIG. 7.
- FIG. 11 is a diagram showing a configuration of an operational amplifier according to a modification of the second embodiment. It is a figure which shows the structural example of the operational amplifier shown in FIG. 6 is a diagram showing a configuration of an operational amplifier according to Reference Example 1.
- FIG. 6 is a diagram showing a configuration of an operational amplifier according to Reference Example 2.
- FIG. 11 is a diagram for explaining the relationship between the drain current of the transistor of the driver amplifier and the output current in the operational amplifier according to the second reference example.
- FIG. 11 is a diagram showing the configuration of the operational amplifier according to the first reference example.
- the operational amplifier according to the first reference example is a folded cascode operational amplifier including a class A amplifier, and is configured to amplify the potential difference input to the differential input terminals VIP and VIM and output the amplified potential difference to the output terminal VO. It
- the operational amplifier according to Reference Example 1 includes a differential input stage A100, an output stage 200, and reference potential terminals V1 and V2.
- the reference potential terminal V1 is referred to as a "first reference potential terminal V1”
- the reference potential terminal V2 is referred to as a "second reference potential terminal V2”.
- the potential of the first reference potential terminal V1 is lower than the potential of the second reference potential terminal V2.
- the differential input stage A100 has differential input terminals VIP and VIM and transistors M0, M1 and M2.
- the differential input stage A100 converts the difference between the first potential input to the non-inverting input terminal VIP and the second potential input to the inverting input terminal VIM into a current difference.
- Transistors M0, M1 and M2 are N-type MOSFETs (Metal Oxide Semiconductor Field Effect Transistor).
- the source of the transistor M0 is connected to the second reference potential terminal V2.
- the gate of the transistor M0 receives the control voltage Vbp1.
- the transistor M0 constitutes a constant current source.
- the source of the transistor M1 is connected to the drain of the transistor M0, and the drain of the transistor M1 is connected to the first input terminal IIM of the output stage A200.
- the gate of the transistor M1 is connected to the non-inverting input terminal VIP and receives the first potential VIP.
- the source of the transistor M2 is connected to the drain of the transistor M0, and the drain of the transistor M2 is connected to the second input terminal IIP of the output stage A200.
- the gate of the transistor M2 is connected to the inverting input terminal VIM and receives the second potential VIM.
- the transistors M1 and M2 form a differential pair.
- the output stage A200 has input terminals IIP and IIM, an output terminal VO, an active load stage AL210, and a driver amplifier A230.
- the first input terminal IIM receives the current flowing through the transistor M1.
- the second input terminal IIP receives the current flowing through the transistor M2.
- the active load stage AL210 has transistors M201, M202, transistors M203, M204, and transistors M205, M206, M207, M208.
- the transistors M201, M202, M205, M206 are N-type MOSFETs.
- the transistors M203, M204, M207, M208 are P-type MOSFETs.
- the transistors M201 and M202 form a constant current source.
- the transistors M203 and M204 form a current mirror circuit.
- the current mirror circuit outputs the difference in current generated in the differential input stage A100 to the driver amplifier A230.
- the transistors M205, M206, M207, M208 form a cascode circuit.
- the cascode circuit increases the gain of the differential input stage by increasing the output resistance of the differential pair (transistors M1 and M2).
- the transistor M203, the transistor M207, the transistor M205, and the transistor M201 are connected in series between the second reference potential terminal V2 and the first reference potential terminal V1.
- the transistor M204, the transistor M208, the transistor M206, and the transistor M202 are connected in series between the second reference potential terminal V2 and the first reference potential terminal V1.
- the gates of the transistors M207 and M208 receive the bias voltage Vbp2.
- the gates of the transistors M205 and M206 receive the bias voltage Vbn2.
- the gates of the transistors M201 and M202 receive the bias voltage Vbn1.
- connection point between the source of the transistor M205 and the drain of the transistor M201 is connected to the second input terminal IIP.
- the connection point between the source of the transistor M206 and the drain of the transistor M202 is connected to the first input terminal IIM.
- the connection point between the drain of the transistor M208 and the drain of the transistor M206 is connected to the gate of the transistor M232 of the driver amplifier A230.
- the driver amplifier A230 has transistors M231 and M232.
- the transistor M232 and the transistor M231 are connected in series between the second reference potential terminal V2 and the first reference potential terminal V1.
- a connection point between the drain of the transistor M232 and the drain of the transistor M231 is connected to the output terminal VO.
- the transistor M232 constitutes a common source amplification stage.
- the transistor M231 forms a current drawing load.
- the driver amplifier A230 has a role of increasing gain and drive capability.
- the transistor M231 corresponds to one example of the "first transistor", and the transistor M232 corresponds to one example of the "second transistor”.
- FIG. 12 is a diagram illustrating the configuration of the operational amplifier according to the second reference example.
- the operational amplifier according to the reference example 2 is an operational amplifier including a feedback class AB amplifier.
- the operational amplifier according to the second reference example is different from the operational amplifier according to the first reference example shown in FIG. 11 in the configuration of the output stage A200.
- the output stage A200 of the reference example 2 includes an active load stage AL210, a minimum selector MS220, and a driver amplifier A230.
- the active load stage AL210 of the reference example 2 the transistor M208 forming the cascode circuit in the active load stage AL210 of the reference example 1 is divided into the transistor M2081 and the transistor M2082, and the transistor M206 is divided into the transistor M2061 and the transistor M2062.
- a node ND1 which is a connection point between the drain of the transistor M2081 and the drain of the transistor M2061 is connected to the gate of the transistor M231.
- a node ND2 that is a connection point between the drain of the transistor M2082 and the drain of the transistor M2062 is connected to the gate of the transistor M232.
- the transistor M2081 and the transistor M2082 form a differential pair, and the transistor M2061 and the transistor M2062 form an active load.
- the differential pair and the active load form a differential amplifier.
- the differential amplifier functions as a "bias control amplifier" for controlling the bias control voltage Vbab generated by the minimum selector MS220.
- the minimum selector MS220 selects a smaller absolute value of the current flowing through the transistor M232 (grounded source amplification stage) and the current flowing through the transistor M231 (current drawing load), and generates the bias control voltage Vbab according to the selected current. To do.
- the minimum selector MS220 plays a role of feeding back the bias control voltage Vbab so that the absolute value of the selected current does not fall below a specified value.
- the minimum selector MS220 has transistors M220, M221, M222 and transistors M223, M224.
- the transistors M220, M221, M222 are N-type MOSFETs.
- the transistors M223 and M224 are P-type MOSFETs.
- the transistor M223, the transistor M221 and the transistor M220 are connected in series between the second reference potential terminal V2 and the first reference potential terminal V1. More specifically, the second reference potential terminal V2 is connected to the source of the transistor M223.
- the drain of the transistor M223 is connected to the drain of the transistor M221.
- the source of the transistor M221 is connected to the drain of the transistor M220.
- the source of the transistor M220 is connected to the first reference potential terminal V1.
- the connection point between the drain of the transistor M223 and the drain of the transistor M221 and the gate of the transistor M223 are connected to the gate of the transistor M2082 of the active load stage AL210.
- the gate of the transistor M2082 receives the bias control voltage Vbab generated by the minimum selector MS220.
- the gate of the transistor M220 is connected to the gate of the transistor M231.
- the transistor M220 is a replica of the transistor M231.
- the transistor M224 and the transistor M222 are connected in series between the second reference potential terminal V2 and the first reference potential terminal V1. More specifically, the second reference potential terminal V2 is connected to the source of the transistor M224.
- the drain of the transistor M224 is connected to the drain of the transistor M222.
- the source of the transistor M222 is connected to the first reference potential terminal V1.
- the gate of the transistor M224 is connected to the gate of the transistor M232.
- the transistor M224 is a replica of the transistor M232.
- the drain and gate of the transistor M222 are connected to the gate of the transistor M221.
- the transistor M221 and the transistor M222 form a current mirror circuit.
- the minimum selector MS220 monitors the current flowing through the transistor M232 (hereinafter also referred to as “drain current IDS232”) and the current flowing through the transistor M231 (hereinafter also referred to as “drain current IDS231”) by the replica transistors M220 and M224. ..
- the current mirror circuit including the transistors M221 and M222 selects the drain current IDS232 or the drain current IDS231 having the smaller absolute value.
- the minimum selector MS220 supplies the minimum drain current IDSmin to the diode-connected transistor M223 to generate the bias control voltage Vbab according to the minimum drain current IDSmin.
- the minimum selector MS220 outputs the generated bias control voltage Vbab to the bias control amplifier in the active load stage AL210.
- the bias control amplifier has the differential pair including the transistor M2081 and the transistor M2082.
- the gate of the transistor M2081 receives the reference voltage Vbp2.
- the gate of the transistor M2082 receives the bias control voltage Vbab.
- the reference voltage Vbp2 is set to a voltage corresponding to an idling current (hereinafter, also referred to as “quiescent current IQ”) in a state where the operational amplifier is not driving a load (hereinafter, also referred to as “quiescent state”).
- the bias control amplifier raises the potential of the node ND1 and lowers the potential of the node ND2. That is, the gate voltage of the transistor M231 is lowered and the gate voltage of the transistor M232 is raised. As a result, the bias control voltage Vbab is controlled to be the reference voltage Vbp2.
- the differential amplifier lowers the potential of the node ND1 and raises the potential of the node ND2. That is, the gate voltage of the transistor M231 is increased and the gate voltage of the transistor M232 is decreased. As a result, control is performed to raise the bias control voltage Vbab to the reference voltage Vbp2.
- the bias control amplifier is configured to generate the gate voltages of the transistors M231 and M232 so that the bias control voltage Vbab becomes equal to the reference voltage Vbp2. According to this, when the operational amplifier is in the quiescent state, the absolute values of the drain current IDS231 and the drain current IDS232 are both controlled to be equal to the quiescent current IQ.
- the operational amplifier when the operational amplifier is driving the load (hereinafter, also referred to as “load driving state”), one of the transistors M231 and M232 is in the load driving state and the drain current IDS The absolute value becomes larger than the quiescent current IQ. Therefore, the minimum selector MS220 detects the drain current IDS of the other transistor which is not in the load driving state as the minimum drain current IDSmin.
- the bias control amplifier generates the gate voltages of the transistor M231 and the transistor M232 so that the bias control voltage Vbab becomes equal to the reference voltage Vbp2 by the same mechanism as in the stationary state described above. As a result, the other transistor is controlled to the minimum current state.
- the drain current IDS in the minimum current state has a value smaller than the quiescent current IQ.
- the drain current IDS in the minimum current state is also referred to as “minimum current IM”.
- FIG. 13 is a diagram for explaining the relationship between the drain current IDS of the transistors M231 and M232 of the driver amplifier A230 and the output current IO in the operational amplifier according to the second reference example.
- FIG. 13 shows characteristic curves of the absolute value
- the vertical axis of FIG. 13 represents the absolute value
- the output current IO is positive when the current flows out from the output terminal VO and negative when the current flows into the output terminal VO.
- of the drain currents of the transistors M231 and M232 both indicate the quiescent current IQ.
- the other transistor is controlled to the minimum current state.
- of the drain current of the other transistor is controlled to the minimum current IM smaller than the quiescent current IQ.
- the operational amplifier according to the second reference example monitors the drain current IDS flowing through the transistor M231 and the transistor M232 of the driver amplifier A230, and performs feedback so that the drain current IDS does not fall below the minimum current IM. Guarantees class AB operation.
- the value of the minimum current IM is reduced, the distortion of the operational amplifier is deteriorated, and there is a concern that the quality of the signal may deteriorate in the analog signal processing in communication or sensing.
- the value of the minimum current IM is increased in order to secure the quality of the signal, the value of the quiescent current IQ also increases, which increases the current consumption.
- the value of the minimum current IM there is a trade-off between the signal quality and the consumption current.
- the operational amplifier according to the second reference example has a plurality of current mirror circuits as constituent elements for realizing class AB operation.
- the current mirror circuit it is usually necessary to make the mirror ratio of the original transistor (primary side transistor) and the replica transistor (secondary side transistor) as close to 1 as possible.
- the mirror ratio is the ratio of the drain current of the original transistor and the drain current of the replica transistor.
- the operational amplifier according to the second reference example in order to secure the output current IO in the load driving state, it is necessary to set the aspect ratios of the transistors M231 and M232 forming the driver amplifier A230 to be large.
- the aspect ratio of a transistor means the ratio W/L of the gate width W and the gate length L of the transistor. As the aspect ratio of the transistor is increased, the size of the transistor is increased.
- the size of the replica transistor is increased, the gate capacitance of the replica transistor increases, which may cause deterioration of the frequency characteristics of the operational amplifier. Therefore, in order to secure the frequency characteristic of the operational amplifier, it is desirable to make the size of the replica transistor as small as possible. In order to suppress the current consumption of the current mirror circuit, it is desirable to reduce the drain current of the replica transistor, that is, to make the mirror ratio of the current mirror circuit as close to zero as possible. As described above, in the current mirror circuit, the control accuracy of the class AB operation, the frequency characteristic, and the current consumption have tradeoffs with each other.
- FIG. 1 is a diagram showing the configuration of the operational amplifier according to the first embodiment.
- the names of terminals and the names of signals are the same.
- those with a capital letter (V, I, etc.) prefix indicate a large signal (DC signal)
- those with a lowercase letter (v, i etc.) have a small signal ( AC signal).
- the operational amplifier includes a differential input stage A100 and an output stage A200.
- the output stage A200 is a feedback type class AB amplifier, and has an active load stage AL210, a minimum selector MS220, and a driver amplifier A230.
- the differential input stage A100 receives the first potential VIP at the non-inverting input terminal VIP and the second potential VIM at the inverting input terminal VIM.
- the differential input stage A100 converts the first potential VIP and the second potential VIM into a first input current IIM and a second input current IIP.
- the active load stage AL210 receives the first input current IIM output from the differential input stage A100 at the first input terminal IIM and the second input current IIP at the second input terminal IIP. Active load stage AL210 converts input currents IIP, IIM into voltage signals Vgpp, Vgpn.
- the gate of the transistor M232 receives the voltage signal Vgpp, and the gate of the transistor M231 receives the voltage signal Vgpn.
- the voltage signal Vgpn corresponds to the “first voltage”
- the voltage signal Vgpp corresponds to the “second voltage”.
- Each of the transistors M231 and M232 outputs a current amplified according to the voltage signal applied to its gate to the output terminal VO.
- the minimum selector MS220 detects whether each of the transistor M231 and the transistor M232 forming the output stage A230 is in a load driving state or a stationary state.
- the minimum selector MS220 is configured to detect the bias state of the transistor in the stationary state and generate the bias control voltage Vbab based on the detected bias state.
- the operational amplifier according to the first embodiment is different from the operational amplifier according to the second reference example shown in FIG. 12 in the configuration of the minimum selector MS220.
- the configurations of differential input stage A100, active load stage AL210, and driver amplifier A230 are the same as those in the first embodiment and reference example 2, and therefore description thereof will not be repeated.
- the minimum selector MS220 has a voltage comparator A221, a first transconductance amplifier A242, a second transconductance amplifier A243, and an active load AL244.
- the voltage comparator A221 receives the reference voltage Vref0 at its inverting input terminal and the gate voltage Vgpn of the transistor M231 at its non-inverting input terminal.
- the reference voltage Vrefn0 corresponds to the “third reference voltage”.
- the voltage comparator A221 compares the gate voltage Vgpn with the reference voltage Vrefn0, and generates the first selection control signal SEL1 and the second selection control signal SEL2 based on the comparison result.
- the voltage comparator A221 turns on the first selection control signal SEL1 and turns off the second selection control signal SEL2.
- the voltage comparator A221 turns on the second selection control signal SEL2 and turns off the first selection control signal SEL1.
- the first transconductance amplifier A242 receives the first selection control signal SEL1.
- the first selection control signal SEL1 When the first selection control signal SEL1 is in the ON state (that is, when Vgpn>Vrefn0), the first transconductance amplifier A242 operates.
- the first transconductance amplifier A242 receives the gate voltage Vgpn of the transistor M231 at its inverting input terminal and the reference voltage Vrefn1 at its non-inverting input terminal.
- the reference voltage Vrefn1 corresponds to the “first reference voltage”.
- the reference voltage Vrefn1 is set to a voltage corresponding to the gate voltage Vgpn when the absolute value of the drain current IDS231 of the transistor M231 becomes IQ.
- the first transconductance amplifier A242 converts the voltage difference between the gate voltage Vgpn and the reference voltage Vrefn1 into a current and outputs the current when the first selection control signal SEL1 is in the ON state.
- the second transconductance amplifier A243 receives the second selection control signal SEL2.
- the second selection control signal SEL2 When the second selection control signal SEL2 is in the on state (that is, when Vgpn ⁇ Vrefn0), the second transconductance amplifier A243 operates.
- the second transconductance amplifier A243 receives the gate voltage Vgpp of the transistor M232 at its inverting input terminal and the reference voltage Vrefp1 at its non-inverting input terminal.
- the reference voltage Vrefp1 corresponds to the “second reference voltage”.
- the reference voltage Vrefp1 is set to a voltage corresponding to the gate voltage Vgpp when the absolute value of the drain current IDS232 of the transistor M232 becomes IQ.
- the second transconductance amplifier A243 converts the voltage difference between the gate voltage Vgpp and the reference voltage Vrefp1 into a current and outputs the current when the second selection control signal SEL2 is in the ON state.
- the active load AL244 sums the output current of the first transconductance amplifier A242 and the output current of the second transconductance amplifier A243, and converts the summed current into the bias control voltage Vbab.
- the minimum selector MS200 determines that the transistor M231 is in the load driving state and the transistor M232 is in the stationary state when the gate voltage Vgpn of the transistor M231>the reference voltage Vrefn0.
- the second selection control signal SEL2 is turned on. Therefore, the second transconductance amplifier A243 operates by receiving the second selection control signal SEL2, converts the voltage difference between the gate voltage Vgpp of the transistor M232 and the reference voltage Vrefp1 into a current, and outputs the current.
- the active load AL244 generates the bias control voltage Vbab according to the output current of the second transconductance amplifier A43. The generated bias control voltage Vbab is input to the gate of the transistor M2082 of the active load stage AL210.
- the transistor M2081 and the transistor M2082 form a differential pair, and the transistor M2061 and the transistor M2062 form an active load.
- the differential pair and the active load form a differential amplifier.
- the differential amplifier functions as a bias control amplifier for controlling the bias control voltage Vbab generated in the minimum selector MS220.
- the gate of the transistor M2081 receives the reference voltage Vbp2.
- the reference voltage Vbp2 corresponds to the “fourth reference voltage”.
- the gate of the transistor M2082 receives the bias control voltage Vbab.
- the reference voltage Vbp2 is set to the ground voltage.
- the bias control amplifier generates the voltage signals Vgpp and Vgpn so that the bias control voltage Vbab becomes equal to the reference voltage Vbp2.
- the bias control voltage Vbab is controlled so that the gate voltage Vgpp of the transistor M232 becomes the reference voltage Vrefp1.
- the absolute value of the drain current IDS232 of the transistor M232 can be made equal to the quiescent current IQ.
- the minimum selector AL244 determines that the transistor M231 is in the quiescent state and the transistor M232 is in the load driving state. In this case, the first selection control signal SEL1 is turned on. Therefore, the first transconductance amplifier A242 operates by receiving the first selection control signal SEL1 and converts the voltage difference between the gate voltage Vgpn of the transistor M231 and the reference voltage Vrefn1 into a current and outputs the current.
- the active load AL244 generates the bias control voltage Vbab according to the output current of the first transconductance amplifier A242.
- the gate of the transistor M2081 receives the reference voltage Vbp2, and the gate of the transistor M2082 receives the bias control voltage Vbab.
- the bias control amplifier generates the voltage signals Vgpp and Vgpn so that the bias control voltage Vbab becomes equal to the reference voltage Vbp2.
- the bias control voltage Vbab is controlled so that the gate voltage Vgpn of the transistor M231 becomes the reference voltage Vrefn1.
- the absolute value of the drain current IDS231 of the transistor M231 can be made equal to the quiescent current IQ.
- FIG. 2 is a diagram for explaining the relationship between the drain current IDS of the transistors M231 and M232 of the driver amplifier A230 and the output current IO in the operational amplifier according to the first embodiment.
- FIG. 2 shows characteristic curves of the absolute value of drain current
- the vertical axis of FIG. 2 represents the absolute value
- the output current IO is positive when the current flows out from the output terminal VO and negative when the current flows into the output terminal VO.
- the absolute values of the drain currents IDS of the transistors M231 and M232 that form the driver amplifier A230 are both the quiescent current IQ.
- of the drain current of the other transistor in the quiescent state is the quiescent current IQ. Controlled by.
- the quiescent current IQ can be set to a smaller value than the quiescent current IQ in the reference example 2. Specifically, the quiescent current IQ can be set to a value similar to the minimum current IM in the reference example 2.
- the minimum selector MS220 does not have a current mirror circuit. Therefore, it is not necessary to consider the trade-off between the mirror ratio and the control accuracy of class AB operation shown in Reference Example 2. Further, the problem of deterioration of frequency characteristics due to the gate capacitance of the replica transistor does not occur. Therefore, according to the operational amplifier according to the first embodiment, it is possible to improve the tradeoff between the signal quality, the control accuracy of the class AB operation, the frequency characteristic, and the current consumption, which the operational amplifier according to the second reference example has.
- FIG. 3 is a diagram showing a first configuration example of the operational amplifier according to the first embodiment.
- minimum selector MS220 includes transistors M220, M221 and M222, transistors M223 and M224, transistors M225 and M226, and transistors M227 and M228.
- the transistors M220, M221, M222, M223, M224, M225, M226 are N-type MOSFETs.
- the transistors M227 and M228 are P-type MOSFETs.
- the voltage comparator A221 has transistors M220, M221, M222.
- the transistor M221 and the transistor M222 form a differential pair.
- the transistor M220 constitutes a constant current source.
- the gate of the transistor M220 receives the bias voltage Vbn1.
- the gate of the transistor M222 receives the gate voltage Vgpn of the transistor M231.
- the gate of the transistor M221 receives the reference voltage Vgrefn0.
- the differential pair compares the gate voltage Vgpn of the transistor M231 with the reference voltage Vgrefn0, and distributes the bias current supplied from the transistor M220 to the transistor M221 and the transistor M222 based on the comparison result. Specifically, when Vgpn ⁇ Vgrefn0, the transistor M221 is turned on, and the bias current IDS221 is supplied to the first transconductance amplifier A242 from its drain. On the other hand, when Vgpn>Vgrefn0, the transistor M222 is turned on, and the bias current IDS222 is supplied to the second transconductance amplifier A243 from its drain.
- the bias current supplied by the transistor M220 that is the constant current source is Ibias
- the bias currents IDS221 and IDS222 can be expressed by the following equations (1) and (2), respectively.
- the first transconductance amplifier A242 includes transistors M223 and M224.
- the transistor M223 and the transistor M224 form a differential pair.
- the gate of the transistor M223 receives the gate voltage Vgpn of the transistor M231.
- the gate of the transistor M224 receives the reference voltage Vrefn1.
- the differential pair of the first transconductance amplifier A242 is biased by the transistor M221.
- the differential pair operates when the bias current IDS221 is supplied from the transistor M221 and amplifies the potential difference between the gate voltage Vgpn of the transistor M231 and the reference voltage Vrefn1.
- the transistor M223 outputs the bias control current ids223 represented by the following equation (3).
- the transistor M224 outputs the bias control current ids224 represented by the following equation (4).
- gm11 is the transconductance (current gain) of the first transconductance amplifier A242.
- the second transconductance amplifier A243 has transistors M225 and M226.
- the transistor M225 and the transistor M226 form a differential pair.
- the gate of the transistor M225 receives the reference voltage Vrefn2.
- the gate of the transistor M226 receives the gate voltage Vgpp of the transistor M232.
- the differential pair of the second transconductance amplifier A243 is biased by the transistor M222.
- the differential pair operates when the bias current IDS222 is supplied from the transistor M222, and amplifies the potential difference between the gate voltage Vgpp of the transistor M232 and the reference voltage Vrefn2.
- the transistor M225 outputs the bias control current ids225 represented by the following equation (5).
- the transistor M226 outputs the bias control current ids226 represented by the following equation (6).
- gm12 is the transconductance (current gain) of the second transconductance amplifier A243.
- gm12 is determined according to the value of the bias current IDS222.
- the bias control currents ids 223, ids 224, ids 225, and ids 226 respectively represented by the formulas (3), (4), (5), and (6) are supplied to the active load AL244.
- the active load AL244 has transistors M227 and M228.
- the transistor M227 and the transistor M228 form a current mirror circuit.
- the active load AL244 generates the bias control voltage Vbab based on the bias control current according to the following equations (7), (8) and (9).
- rds 228 is a drain-source resistance of the transistor M22
- rds 224 is a drain-source resistance of the transistor M224
- rds 226 is a drain-source resistance of the transistor M226.
- the symbol “//” in equation (9) means parallel connection.
- the bias control voltage Vbab generated by the active load AL244 is input to the gate of the transistor M2082 of the bias control amplifier of the active load stage AL210.
- the gate of the transistor M2081 receives the reference voltage Vbp2.
- the reference voltage Vbp2 is a ground voltage.
- the transistor M2081 and the transistor M2082 form a differential pair of the bias control amplifier.
- the transistor M2081 outputs the drain current ids2081 expressed by the following equation (10).
- the transistor M2082 outputs the drain current ids2082 represented by the following equation (11).
- gm2 is the transconductance (current gain) of the differential stage composed of the transistors M2081 and M2082.
- gm2 is determined according to the value of the current IDS204 supplied to the differential pair by the transistor M204.
- vbab shown in the equation (7) is represented by the following equation (12) using the large signal component Vbab of the bias control signal and the reference voltage Vbp2.
- vbab Vbab-Vbp2 (12)
- the drain current ids2081 and the drain current ids2082 output from the differential pair of the bias control amplifier are supplied to the active load of the bias control amplifier.
- the active load is composed of transistors M2061 and M2062.
- the active load converts the drain currents ids2081 and ids208 into the gate voltages vgpn_o and vgpp_o of the transistors M231 and M232 of the driver amplifier A230.
- the gate voltages vgpn_o and vgpp_o are given by the following equations (13) and (14).
- equations (13) and (14) can be rewritten as equations (16) and (17), respectively.
- vgpn_o -gm1 ⁇ gm2 ⁇ (vgpn+vgpp) ⁇ rms ⁇ rbc
- vgpp_o gm1 ⁇ gm2 ⁇ (vgpn+vgpp) ⁇ rms ⁇ rbc
- [gm1 ⁇ gm2 ⁇ rms ⁇ rbc] is sufficiently large and can be regarded as infinity
- the following expression (18) must be satisfied in order for vgpn_o and vgpp_o to take finite values.
- Vgpn Vrefn1 (19)
- Vgpp Vrefn2 (20)
- IDS 232 IDS 232 is given by the following equation (21).
- vgpn_o -gm1, gm2, vgpp, rms, rbc (22)
- vgpp_o gm1, gm2, vgpp, rms, rbc (23)
- [gm1 ⁇ gm2 ⁇ rms ⁇ rbc] is sufficiently large and can be regarded as infinity
- the following expression (24) needs to be satisfied in order for vgpn_o and vgpp_o to take finite values.
- Vgpp Vrefn2 (25)
- IDS232 IQ (26) In this way, when the transistor M231 is in the load driving state, the drain current IDS232 (quiescent current) of the transistor M232 is controlled to IQ.
- IDS231 IQ (29) In this way, when the transistor M232 is in a load driving state, the drain current IDS231 (quiescent current) of the transistor M231 is controlled to IQ.
- the absolute values of the drain current IDS of the transistor M231 and the transistor M232 are both equal to or greater than the quiescent current IQ regardless of the load driving state of the driver amplifier A230. Can be controlled.
- the size of the transistors forming the voltage comparator A221, the transconductance amplifiers A242 and A243, and the active load AL244 in the minimum selector MS220 can be made smaller than the transistors forming the current mirror circuit.
- the bias current in the minimum selector MS220 can be set regardless of the size of the transistor that constitutes the drive amplifier A230 and the quiescent current. Therefore, good class AB operation, low current consumption, and good frequency characteristics can be realized while suppressing parasitic capacitance.
- the absolute values of the threshold voltages of the transistors M223, M224, M225, and M226 can be made smaller than the absolute values of the threshold voltages of the transistors M220, M221, and M222. According to this, since the operating voltage range of the minimum selector MS220 is widened, it is possible to improve the signal quality and frequency characteristics.
- FIG. 4 is a diagram showing a second configuration example of the operational amplifier according to the first embodiment.
- the operational amplifier according to the second configuration example has a different minimum selector MS220 configuration as compared with the operational amplifier according to the first configuration example shown in FIG.
- the minimum selector MS220 according to the second configuration example has a different active load AL244 configuration as compared to the minimum selector MS220 according to the first configuration example.
- each of the transistor M227 and the transistor M228 forming the active load AL244 is a so-called diode connection in which the gate and the drain are connected.
- the voltage gain of the minimum selector MS220 is reduced, so that the accuracy of the control of the class AB operation is reduced, but it is possible to improve the frequency characteristic of the minimum selector MS220.
- the reference voltage Vrefn0 of the voltage comparator A221 (third reference voltage) and the reference voltage Vrefn1 of the first transconductance amplifier A242 (first Although the reference voltage) is a different voltage, the same voltage may be used.
- the bias control voltage Vbab supplied from the minimum selector MS220 to the active load stage AL210 may be supplied via an amplifier.
- the voltage comparator A221 compares the gate voltage Vgpn (first voltage) of the transistor M231 of the driver amplifier A230 with the reference voltage Vrefn0 (third reference voltage) to determine the load driving state of the driver amplifier A230.
- the load driving state of the driver amplifier A230 may be detected based on the gate voltage Vgpp (second voltage) of the transistor M232.
- the gate voltage of the transistor M2081 of the bias control amplifier included in the active load stage AL210 is replaced with the drain voltage of the transistor M228 of the minimum selector MS220, and the drain voltage of the transistor M227 is supplied. It may be configured.
- the transistors forming the differential pair have a low threshold MOSFET or a so-called native in which the threshold is zero.
- an operational amplifier which can be applied to an application with a low power supply voltage can be provided.
- FIG. 5 is a diagram showing a configuration of an operational amplifier according to a modification of the first embodiment.
- FIG. 6 is a diagram showing a configuration example of the operational amplifier shown in FIG.
- the operational amplifier according to the modification of the first embodiment includes a differential input stage A100, an output stage A200, and a common mode feedback circuit A400.
- the output stage A200 according to this modification is obtained by adding a minimum selector MS320 and a driver amplifier A330 to the output stage A200 according to the first embodiment.
- the minimum selector MS320 has the same configuration as the minimum selector MS220.
- the minimum selector MS320 has a voltage comparator A321, a first transconductance amplifier A342, a second transconductance amplifier A343, and an active load AL344.
- the minimum selector MS220 corresponds to one example of the "first minimum selector”
- the minimum selector MS320 corresponds to one example of the "second minimum selector”.
- the driver amplifier A330 has the same configuration as the driver amplifier A230.
- the driver amplifier A230 outputs a first output current to the first output terminal VOP.
- the driver amplifier A330 outputs a second output current to the second output terminal VOM.
- the driver amplifier A230 corresponds to one example of the "first driver amplifier”
- the driver amplifier A330 corresponds to one example of the "second driver amplifier”.
- the transistor M231 corresponds to the "first transistor” and the transistor M232 corresponds to the "second transistor”.
- the transistor M231 corresponds to the “third transistor” and the transistor M232 corresponds to the “fourth transistor”.
- the active load stage AL210 includes a first bias control amplifier for controlling the bias control voltage Vbabp supplied from the minimum selector MS220, and a second bias control amplifier for controlling the bias control voltage Vbabn supplied from the minimum selector MS320. And a control amplifier.
- the second bias control amplifier has the same configuration as the first bias control amplifier. Specifically, in the second bias control amplifier, the transistor M207 in the first embodiment is divided into the transistor M2071 and the transistor M2082, and the transistor M205 is divided into the transistor M2051 and the transistor M2052. A node ND3 that is a connection point between the drain of the transistor M2071 and the drain of the transistor M2051 is connected to the gate of the transistor M232. A node ND4, which is a connection point between the drain of the transistor M2072 and the drain of the transistor M2052, is connected to the gate of the transistor M231. The transistor M2071 and the transistor M2072 form a differential pair, and the transistor M2051 and the transistor M2052 form an active load. The differential pair and the active load form a differential amplifier. The differential amplifier functions as a bias control amplifier for controlling the bias control voltage Vbabn generated in the minimum selector MS320.
- the common mode feedback circuit A400 has resistors R401 and R402 and an amplifier A410.
- the resistors R401 and R402 are connected in series between the output terminal VOP and the output terminal VOM.
- the connection point of the resistors R401 and R402 is connected to the inverting input terminal of the amplifier A410.
- the inverting input terminal of the amplifier A410 receives an intermediate voltage between the voltage VOP of the output terminal VOP and the voltage VOM of the output terminal VOM.
- the non-inverting input terminal of the amplifier A410 receives the reference voltage VCM.
- the amplifier A410 amplifies and outputs the potential difference between the intermediate voltage between the voltage VOM and the voltage VOP and the reference voltage VCM.
- the output voltage vcmfb of the amplifier A410 is input to the gates of the transistor M204 and the transistor M203 of the active load stage AL210.
- the common mode feedback circuit A400 controls the active load stage AL210 so that the intermediate voltage becomes the reference voltage VCM.
- the drain currents IDS of the transistor M231 and the transistor M232 are both equal to or greater than the quiescent current IQ regardless of the load driving state of the driver amplifier A230.
- the drain current IDS of the transistor M231 and the drain current IDS of the transistor M232 can be controlled to be equal to or higher than the quiescent current IQ regardless of the load driving state of the driver amplifier A330.
- each differential pair can have a rail-to-rail configuration, or the polarity can be operated. Further, the N-type MOSFET and the P-type MOSFET can be exchanged, and the positive power supply and the negative power supply can be exchanged. Furthermore, each transistor can be configured as a cascode, or the transistors can be divided or integrated. Also, other configurations can be applied as the common mode feedback circuit. In any of these configurations, the same operational effect as the operational amplifier according to the first embodiment can be obtained.
- FIG. 7 is a diagram showing the configuration of the operational amplifier according to the second embodiment.
- FIG. 8 is a diagram showing a configuration example of the operational amplifier shown in FIG. 7.
- the operational amplifier according to the second embodiment is different in the configuration of minimum selector MS220 from the operational amplifier according to the first embodiment shown in FIG.
- the minimum selector MS220 of the second embodiment is obtained by removing the active load AL244 from the minimum selector MS220 of the first embodiment.
- the output terminal of the first transconductance amplifier A242 is connected to the drain of the transistor M2081 which is the output part of the bias control amplifier of the active load stage AL210 and the gate of the transistor M232 of the driver amplifier A230.
- the output terminal of the second transconductance amplifier A243 is connected to the drain of the transistor M2082, which is the output part of the bias control amplifier of the active load stage AL210, and the gate of the transistor M231 of the driver amplifier A230.
- the gates of the transistor M2081 and the transistor M2082 forming the differential pair receive the reference voltage Vbp2.
- the current Ibabp1 that is the sum of the output current of the first transconductance amplifier A242 and the output current of the second transconductance amplifier A243 is input to the gate of the transistor M232.
- the minimum selector MS220 can be configured with a single conductivity type transistor (N-type MOSFET in FIG. 8). Therefore, it is possible to realize an operational amplifier that is simpler and has a smaller area than the operational amplifier according to the first embodiment and that achieves the same operational effect as the first embodiment.
- FIG. 9 is a diagram showing a configuration of an operational amplifier according to a modification of the second embodiment.
- FIG. 10 is a diagram showing a configuration example of the operational amplifier shown in FIG.
- the operational amplifier according to the modification of the second embodiment includes a differential input stage A100, an output stage A200, and a common mode feedback circuit A400.
- the output stage A200 according to this modification is obtained by adding a minimum selector MS320 and a driver amplifier A330 to the output stage A200 according to the second embodiment.
- the minimum selector MS320 has the same configuration as the minimum selector MS220.
- the minimum selector MS320 has a voltage comparator A321, a first transconductance amplifier A342, a second transconductance amplifier A343, and an active load AL344.
- the minimum selector MS220 corresponds to one example of the "first minimum selector”
- the minimum selector MS320 corresponds to one example of the "second minimum selector”.
- the current Ibabp1 that is the sum of the output current of the first transconductance amplifier A242 and the output current of the second transconductance amplifier A243 is input to the gate of the transistor M232.
- the current Ibabp2 which is the sum of the output current of the first transconductance amplifier A242 and the output current of the second transconductance amplifier A243, is input to the gate of the transistor M231.
- the current Ibabp1 that is the sum of the output currents of the first transconductance amplifier A342 and the second transconductance amplifier A343 is input to the gate of the transistor M232.
- the current Ibabp2 which is the sum of the output current of the first transconductance amplifier A342 and the output current of the second transconductance amplifier A343, is input to the gate of the transistor M231.
- the driver amplifier A330 has the same configuration as the driver amplifier A230.
- the driver amplifier A230 outputs a first output current to the first output terminal VOP.
- the driver amplifier A330 outputs a second output current to the second output terminal VOM.
- the driver amplifier A230 corresponds to one example of the "first driver amplifier”
- the driver amplifier A330 corresponds to one example of the "second driver amplifier”.
- the transistor M231 corresponds to the "first transistor” and the transistor M232 corresponds to the "second transistor”.
- the transistor M231 corresponds to the “third transistor” and the transistor M232 corresponds to the “fourth transistor”.
- transistor M207 in the second embodiment is divided into transistor M2071 and transistor M2082, and transistor M205 is divided into transistor M2051 and transistor M2052.
- a node ND3 that is a connection point between the drain of the transistor M2071 and the drain of the transistor M2051 is connected to the gate of the transistor M232.
- a node ND4, which is a connection point between the drain of the transistor M2072 and the drain of the transistor M2052, is connected to the gate of the transistor M231.
- the transistor M2071 and the transistor M2072 form a differential pair
- the transistor M2051 and the transistor M2052 form an active load.
- the differential pair and the active load form a differential amplifier.
- the common mode feedback circuit A400 has resistors R401 and R402 and an amplifier A410.
- the resistors R401 and R402 are connected in series between the output terminal VOP and the output terminal VOM.
- the connection point of the resistors R401 and R402 is connected to the inverting input terminal of the amplifier A410.
- the inverting input terminal of the amplifier A410 receives an intermediate voltage between the voltage VOP of the output terminal VOP and the voltage VOM of the output terminal VOM.
- the non-inverting input terminal of the amplifier A410 receives the reference voltage VCM.
- the amplifier A410 amplifies and outputs the potential difference between the intermediate voltage between the voltage VOM and the voltage VOP and the reference voltage VCM.
- the output voltage vcmfb of the amplifier A410 is input to the gates of the transistor M204 and the transistor M203 of the active load stage AL210.
- the common mode feedback circuit A400 controls the active load stage AL210 so that the intermediate voltage becomes the reference voltage VCM.
- the drain currents IDS of the transistor M231 and the transistor M232 are both equal to or greater than the quiescent current IQ regardless of the load driving state of the driver amplifier A230.
- the drain current IDS of the transistor M231 and the drain current IDS of the transistor M232 can be controlled to be equal to or higher than the quiescent current IQ regardless of the load driving state of the driver amplifier A330.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
AB級アンプ(A200)は、第1の入力電流(IIM)および第2の入力電流(IIP)を受けて、第1の電圧(Vgpn)および第2の電圧(Vgpp)に変換する能動負荷段(AL210)と、能動負荷段(AL210)から第1の電圧(Vgpn)および第2の電圧(Vgpp)を受けて動作し、出力端子(VO)に電流を出力するドライバアンプ(A230)とを備える。ドライバアンプ(A230)は、第1の基準電位端子(V1)および第2の基準電位端子(V2)の間に直列接続される第1のトランジスタ(M231)および第2のトランジスタ(M232)を有し、第1のトランジスタ(M231)および第2のトランジスタ(M232)の接続点を出力端子(VO)に接続する。第1のトランジスタ(M231)は第1の電圧(Vgpn)をゲートに受けて第1の電流を流し、第2のトランジスタ(M232)は第2の電圧(Vgpp)をゲートに受けて第2の電流を流すように構成される。AB級アンプ(A200)はさらに、第1の電流および第2の電流の各々の絶対値がドライバアンプ(A230)の静止電流以上となるように、第1の電圧(Vgpn)および第2の電圧(Vgpp)にフィードバックをかけるように構成されたミニマムセレクタ(MS220)を備える。
Description
本開示は、AB級アンプおよびオペアンプに関する。
オペアンプの静止状態における静止電流を抑制しつつ、オペアンプの負荷駆動状態において、静止電流を超える電流を負荷に供給するための回路構成として、フィードバック型AB級アンプを出力段に用いる技術が知られている(例えば、非特許文献1を参照)。
非特許文献1に記載されるフィードバック型AB級アンプは、直列接続された第1および第2のトランジスタからなるドライバアンプと、反転入力端子に入力される第1の入力電流と非反転入力端子に入力される第2の入力電流との差を増幅し、第1および第2のトランジスタのゲートに入力するゲート電圧を生成する能動負荷と、第1および第2のトランジスタに流れる電流が規定値を下回らないように、第1および第2のトランジスタのゲート電圧にフィードバックをかけるミニマムセレクタとを有する。
"COMPACT LOW-VOLTAGE AND HIGH-SPEED CMOS, BiCMOS AND BIPOLAR OPERATIONAL AMPLIFIERS", P.79, Klaas-Jan de Langen他、Kluwer Academic Publishers
しかしながら、非特許文献1に記載されるオペアンプでは、ドライバアンプを構成する第1および第2のトランジスタの一方のトランジスタが負荷駆動状態である場合に、静止状態である他方のトランジスタを流れる電流が、オペアンプの静止状態における静止電流よりも小さい最小電流に制御される。
このような構成において、最小電流の値を小さくすると、オペアンプの歪みが悪化することになり、通信またはセンシングにおけるアナログ信号処理において、信号の品位が劣化することが懸念される。一方、信号の品位を確保するために最小電流の値を大きくすると、静止電流の値も大きくなるため、消費電流を増大させてしまうことになる。このように、非特許文献1に記載されるオペアンプは、最小電流の値に関して、信号の品位と消費電流との間にトレードオフを有している。
それゆえ、本開示の目的は、ドライバアンプを構成するトランジスタに流れる電流がドライバアンプの静止電流を下回らないようなAB級アンプおよびそれを用いたオペアンプを提供することである。
本開示に係るAB級アンプは、第1の入力電流を受ける第1の入力端子と、第2の入力電流を受ける第2の入力端子と、出力端子と、第1の基準電位端子と、第2の基準電位端子と、第1の入力電流および第2の入力電流を受けて、第1の電圧および第2の電圧に変換する能動負荷段と、能動負荷段から第1の電圧および第2の電圧を受けて動作し、出力端子に電流を出力するドライバアンプとを備える。ドライバアンプは、第1の基準電位端子および第2の基準電位端子の間に直列接続される第1のトランジスタおよび第2のトランジスタを有し、第1のトランジスタおよび第2のトランジスタの接続点を出力端子に接続するように構成される。第1のトランジスタは第1の電圧をゲートに受けて第1の電流を流し、第2のトランジスタは第2の電圧をゲートに受けて第2の電流を流すように構成される。AB級アンプはさらに、第1の電流および第2の電流の各々の絶対値がドライバアンプの静止電流以上となるように、第1の電圧および第2の電圧にフィードバックをかけるように構成されたミニマムセレクタをさらに備える。
本開示によれば、ドライバアンプを構成するトランジスタに流れる電流がドライバアンプの静止電流を下回らないようなAB級アンプおよびそれを用いたオペアンプを提供することができる。
以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、以下では図中の同一または相当部分には同一符号を付してその説明は原則的に繰返さないものとする。以下の説明では、トランジスタがMOS(Metal Oxide Semiconductor)トランジスタで構成される場合について説明する。
参考例1.
最初に、参考例に係るオペアンプの構成およびその課題について説明する。
最初に、参考例に係るオペアンプの構成およびその課題について説明する。
図11は、参考例1に係るオペアンプの構成を示す図である。参考例1に係るオペアンプは、A級アンプを備えたフォールデッド・カスコード型のオペアンプであり、差動入力端子VIP,VIMに入力される電位差を増幅して出力端子VOに出力するように構成される。
参考例1に係るオペアンプは、差動入力段A100と、出力段200と、基準電位端子V1,V2とを備える。本願明細書では、基準電位端子V1を「第1の基準電位端子V1」とし、基準電位端子V2を「第2の基準電位端子V2」とする。第1の基準電位端子V1の電位が第2の基準電位端子V2の電位よりも低い。
差動入力段A100は、差動入力端子VIP,VIMと、トランジスタM0,M1,M2とを有する。差動入力段A100は、非反転入力端子VIPに入力される第1の電位と反転入力端子VIMに入力される第2の電位との差を電流の差に変換する。
トランジスタM0,M1,M2はN型MOSFET(Metal Oxide Semiconductor Field Effect Transistor)である。トランジスタM0のソースは第2の基準電位端子V2に接続される。トランジスタM0のゲートは制御電圧Vbp1を受ける。トランジスタM0は定電流源を構成する。
トランジスタM1のソースはトランジスタM0のドレインに接続され、トランジスタM1のドレインは出力段A200の第1の入力端子IIMに接続される。トランジスタM1のゲートは非反転入力端子VIPに接続され、第1の電位VIPを受ける。トランジスタM2のソースはトランジスタM0のドレインに接続され、トランジスタM2のドレインは出力段A200の第2の入力端子IIPに接続される。トランジスタM2のゲートは反転入力端子VIMに接続され、第2の電位VIMを受ける。トランジスタM1,M2は差動対を構成する。
出力段A200は、入力端子IIP,IIMと、出力端子VOと、能動負荷段AL210と、ドライバアンプA230とを有する。第1の入力端子IIMはトランジスタM1に流れる電流を受ける。第2の入力端子IIPはトランジスタM2に流れる電流を受ける。
能動負荷段AL210は、トランジスタM201,M202と、トランジスタM203,M204と、トランジスタM205,M206,M207,M208とを有する。トランジスタM201,M202,M205,M206はN型MOSFETである。トランジスタM203,M204,M207,M208はP型MOSFETである。トランジスタM201,M202は定電流源を構成する。トランジスタM203,M204はカレントミラー回路を構成する。カレントミラー回路は、差動入力段A100で生じた電流の差分をドライバアンプA230に出力する。トランジスタM205,M206,M207,M208はカスコード回路を構成する。カスコード回路は差動対(トランジスタM1,M2)の出力抵抗を増加することで、差動入力段の利得を増加する。
トランジスタM203、トランジスタM207、トランジスタM205およびトランジスタM201は、第2の基準電位端子V2および第1の基準電位端子V1の間に直列に接続される。トランジスタM204、トランジスタM208、トランジスタM206およびトランジスタM202は、第2の基準電位端子V2および第1の基準電位端子V1の間に直列に接続される。トランジスタM207およびトランジスタM208のゲートは、バイアス電圧Vbp2を受ける。トランジスタM205およびトランジスタM206のゲートは、バイアス電圧Vbn2を受ける。トランジスタM201およびトランジスタM202のゲートは、バイアス電圧Vbn1を受ける。
トランジスタM205のソースとトランジスタM201のドレインとの接続点は第2の入力端子IIPに接続される。トランジスタM206のソースとトランジスタM202のドレインとの接続点は第1の入力端子IIMに接続される。トランジスタM208のドレインとトランジスタM206のドレインとの接続点はドライバアンプA230のトランジスタM232のゲートに接続される。
ドライバアンプA230は、トランジスタM231,M232を有する。トランジスタM232およびトランジスタM231は、第2の基準電位端子V2および第1の基準電位端子V1の間に直列に接続される。トランジスタM232のドレインおよびトランジスタM231のドレインの接続点は出力端子VOに接続される。トランジスタM232はソース接地増幅段を構成する。トランジスタM231は電流引き込み負荷を構成する。ドライバアンプA230はゲインおよびドライブ能力を高める役割を有する。
トランジスタM231は「第1のトランジスタ」の一実施例に対応し、トランジスタM232は「第2のトランジスタ」の一実施例に対応する。
参考例2.
図12は、参考例2に係るオペアンプの構成を示す図である。参考例2に係るオペアンプは、フィードバック型AB級アンプを備えたオペアンプである。
図12は、参考例2に係るオペアンプの構成を示す図である。参考例2に係るオペアンプは、フィードバック型AB級アンプを備えたオペアンプである。
図12を参照して、参考例2に係るオペアンプは、図11に示す参考例1に係るオペアンプと比較して、出力段A200の構成が異なる。参考例2の出力段A200は、能動負荷段AL210と、ミニマムセレクタMS220と、ドライバアンプA230とを有する。参考例2の能動負荷段AL210では、参考例1の能動負荷段AL210においてカスコード回路を構成するトランジスタM208がトランジスタM2081およびトランジスタM2082に分割されるとともに、トランジスタM206がトランジスタM2061およびトランジスタM2062に分割されている。トランジスタM2081のドレインおよびトランジスタM2061のドレインの接続点であるノードND1は、トランジスタM231のゲートに接続される。トランジスタM2082のドレインおよびトランジスタM2062のドレインの接続点であるノードND2は、トランジスタM232のゲートに接続される。
トランジスタM2081およびトランジスタM2082は差動対を構成し、トランジスタM2061およびトランジスタM2062は能動負荷を構成する。差動対および能動負荷は差動アンプを構成する。差動アンプは、ミニマムセレクタMS220にて生成されるバイアス制御電圧Vbabを制御するための「バイアス制御アンプ」として機能する。
ミニマムセレクタMS220は、トランジスタM232(ソース接地増幅段)に流れる電流およびトランジスタM231(電流引き込み負荷)に流れる電流のうち絶対値の小さい方を選択し、選択した電流に応じたバイアス制御電圧Vbabを生成する。ミニマムセレクタMS220は、選択した電流の絶対値が規定値を下回らないように、バイアス制御電圧Vbabにフィードバックをかける役割を担う。
具体的には、ミニマムセレクタMS220は、トランジスタM220,M221,M222と、トランジスタM223,M224とを有する。トランジスタM220,M221,M222はN型MOSFETである。トランジスタM223,M224はP型MOSFETである。
トランジスタM223、トランジスタM221およびトランジスタM220は、第2の基準電位端子V2および第1の基準電位端子V1の間に直列に接続される。より具体的には、第2の基準電位端子V2は、トランジスタM223のソースに接続される。トランジスタM223のドレインは、トランジスタM221のドレインに接続される。トランジスタM221のソースはトランジスタM220のドレインに接続される。トランジスタM220のソースは第1の基準電位端子V1に接続される。トランジスタM223のドレインおよびトランジスタM221のドレインの接続点、およびトランジスタM223のゲートは能動負荷段AL210のトランジスタM2082のゲートに接続される。トランジスタM2082のゲートは、ミニマムセレクタMS220にて生成されたバイアス制御電圧Vbabを受ける。トランジスタM220のゲートはトランジスタM231のゲートに接続される。トランジスタM220は、トランジスタM231のレプリカである。
トランジスタM224およびトランジスタM222は、第2の基準電位端子V2および第1の基準電位端子V1の間に直列に接続される。より具体的には、第2の基準電位端子V2は、トランジスタM224のソースに接続される。トランジスタM224のドレインはトランジスタM222のドレインに接続される。トランジスタM222のソースは第1の基準電位端子V1に接続される。トランジスタM224のゲートはトランジスタM232のゲートに接続される。トランジスタM224は、トランジスタM232のレプリカである。トランジスタM222のドレインおよびゲートはトランジスタM221のゲートに接続される。トランジスタM221およびトランジスタM222はカレントミラー回路を構成する。
ミニマムセレクタMS220は、レプリカトランジスタM220,M224により、トランジスタM232に流れる電流(以下、「ドレイン電流IDS232」とも称する)と、トランジスタM231に流れる電流(以下、「ドレイン電流IDS231」とも称する)とをモニタする。トランジスタM221,M222からなるカレントミラー回路は、ドレイン電流IDS232およびドレイン電流IDS231のうち絶対値が小さい方を選択する。以下の説明では、選択されたドレイン電流IDSを「最小ドレイン電流IDSmin」とも称する。すなわち、IDSmin=min(|IDS231|,|IDS232|)である。
ミニマムセレクタMS220は、最小ドレイン電流IDSminを、ダイオード接続されたトランジスタM223に流すことにより、最小ドレイン電流IDSminに応じたバイアス制御電圧Vbabを生成する。ミニマムセレクタMS220は、生成したバイアス制御電圧Vbabを能動負荷段AL210内のバイアス制御アンプへ出力する。
バイアス制御アンプは、上述したように、トランジスタM2081およびトランジスタM2082からなる差動対を有する。トランジスタM2081のゲートは、基準電圧Vbp2を受ける。トランジスタM2082のゲートは、バイアス制御電圧Vbabを受ける。基準電圧Vbp2は、オペアンプが負荷を駆動していない状態(以下、「静止状態」とも称する)におけるアイドリング電流(以下、「静止電流IQ」とも称する)に対応する電圧に設定される。
バイアス制御電圧Vbabが基準電圧Vbp2より大きい場合、すなわち最小ドレイン電流IDSminが静止電流IQより小さい場合、バイアス制御アンプは、ノードND1の電位を上昇させるとともに、ノードND2の電位を低下させる。すなわち、トランジスタM231のゲート電圧を低下させるとともに、トランジスタM232のゲート電圧を上昇させる。これにより、バイアス制御電圧Vbabを基準電圧Vbp2に抑える制御がなされる。
一方、バイアス制御電圧Vbabが基準電圧Vbp2より小さい場合、すなわち最小ドレイン電流IDSminが静止電流IQより小さい場合、差動アンプは、ノードND1の電位を低下させるとともに、ノードND2の電位を上昇させる。すなわち、トランジスタM231のゲート電圧を上昇させるとともに、トランジスタM232のゲート電圧を低下させる。これにより、バイアス制御電圧Vbabを基準電圧Vbp2に引き上げる制御がなされる。
以上説明したように、バイアス制御アンプは、バイアス制御電圧Vbabが基準電圧Vbp2に等しくなるように、トランジスタM231およびトランジスタM232のゲート電圧を生成するように構成される。これによると、オペアンプが静止状態である場合、ドレイン電流IDS231およびドレイン電流IDS232の絶対値はともに静止電流IQに等しくなるように制御される。
その一方で、オペアンプが負荷を駆動している状態(以下、「負荷駆動状態」とも称する)であるときには、トランジスタM231およびトランジスタM232のいずれか一方のトランジスタが負荷駆動状態となり、そのドレイン電流IDSの絶対値が静止電流IQよりも大きくなる。したがって、ミニマムセレクタMS220は、負荷駆動状態でない他方のトランジスタのドレイン電流IDSを最小ドレイン電流IDSminとして検出する。バイアス制御アンプは、上述した静止状態と同じメカニズムにより、バイアス制御電圧Vbabが基準電圧Vbp2に等しくなるように、トランジスタM231およびトランジスタM232のゲート電圧を生成する。その結果、他方のトランジスタは最小電流状態に制御される。ただし、最小電流状態のドレイン電流IDSは、静止電流IQよりも小さい値となる。以下、最小電流状態におけるドレイン電流IDSを「最小電流IM」とも称する。
図13は、参考例2に係るオペアンプにおいて、ドライバアンプA230のトランジスタM231,M232のドレイン電流IDSと出力電流IOとの関係を説明するための図である。図13には、トランジスタM231のドレイン電流の絶対値|IDS231|およびトランジスタM232のドレイン電流の絶対値|IDS232|の特性曲線が示される。図13の縦軸はドレイン電流の絶対値|IDS|を示し、横軸は出力端子VOからの出力電流IOを示す。出力電流IOは、出力端子VOから電流が流出する方向を正とし、出力端子VOに電流が流入する方向と負とする。
図13に示すように、オペアンプが静止状態である場合、すなわち出力電流IO=0である場合、トランジスタM231,M232のドレイン電流の絶対値|IDS|はともに静止電流IQを示している。
一方、トランジスタM231およびM232のいずれか一方のトランジスタが負荷駆動状態である場合、他方のトランジスタは最小電流状態に制御される。このとき、他方のトランジスタのドレイン電流の絶対値|IDS|は、静止電流IQよりも小さい最小電流IMに制御される。
以上説明したように、参考例2に係るオペアンプは、ドライバアンプA230のトランジスタM231およびトランジスタM232に流れるドレイン電流IDSをモニタし、ドレイン電流IDSが最小電流IMを下回らないようにフィードバックをかけることにより、AB級動作を保証する。
(参考例2に係るオペアンプの課題)
図13に示したように、参考例2に係るオペアンプでは、ドライバアンプA230を構成するトランジスタM231,M232のいずれか一方のトランジスタが負荷駆動状態である場合、静止状態である他方のトランジスタのドレイン電流IDSの絶対値は、静止電流IQよりも小さい最小電流IMに制御される。
図13に示したように、参考例2に係るオペアンプでは、ドライバアンプA230を構成するトランジスタM231,M232のいずれか一方のトランジスタが負荷駆動状態である場合、静止状態である他方のトランジスタのドレイン電流IDSの絶対値は、静止電流IQよりも小さい最小電流IMに制御される。
このような構成において、最小電流IMの値を小さくすると、オペアンプの歪みが悪化することになり、通信またはセンシングにおけるアナログ信号処理において、信号の品位が劣化することが懸念される。その一方で、信号の品位を確保するために最小電流IMの値を大きくすると、静止電流IQの値も大きくなるため、消費電流を増大させてしまう。このように、最小電流IMの値に関して、信号の品位と消費電流とはトレードオフを有する。
また、参考例2に係るオペアンプは、AB級動作を実現するための構成要素として、複数のカレントミラー回路を有している。カレントミラー回路においては、通常、オリジナルトランジスタ(1次側のトランジスタ)と、レプリカトランジスタ(2次側のトランジスタ)とのミラー比を極力1に近づける必要がある。なお、ミラー比とは、オリジナルトランジスタのドレイン電流とレプリカトランジスタのドレイン電流との比である。
参考例2に係るオペアンプでは、負荷駆動状態での出力電流IOを確保するために、ドライバアンプA230を構成するトランジスタM231,M232のアスペクト比を大きく設定する必要がある。トランジスタのアスペクト比とは、トランジスタのゲート幅Wとゲート長Lとの比W/Lを意味する。トランジスタのアスペクト比を大きくするに従って、トランジスタのサイズが大きくなる。サイズが大きいトランジスタM231,M232をオン状態にバイアスするためには、オペアンプの静止状態において、トランジスタM231,M232に静止電流IQを流しておく必要がある。よって、AB級動作の制御の精度、すなわちトランジスタM231,M232のドレイン電流IDSの検出精度を確保するためには、レプリカトランジスタM220,M224のサイズ大きくすることが求められる。
ただし、レプリカトランジスタのサイズを大きくすると、そのゲート容量が増大するため、オペアンプの周波数特性が悪化することが懸念される。よって、オペアンプの周波数特性を確保するためには、レプリカトランジスタのサイズを極力小さくすることが望ましい。また、カレントミラー回路の消費電流を抑えるためには、レプリカトランジスタのドレイン電流を小さくすること、すなわちカレントミラー回路のミラー比を極力ゼロに近づけることが望ましい。このように、カレントミラー回路において、AB級動作の制御の精度、周波数特性および消費電流は互いにトレードオフを有する。
以上に述べたように、参考例2に係るオペアンプには、信号の品位、AB級動作の制御の精度、周波数特性、および消費電流の間にトレードオフが存在するため、これら全てを両立させることが難しいという課題がある。
そこで、本実施の形態では、参考例2に係るオペアンプが有するトレードオフを改善することができる新規なオペアンプの構成を提供する。以下、本実施の形態に係るオペアンプの構成例について、図面を参照しながら詳細に説明する。
実施の形態1.
図1は、実施の形態1に係るオペアンプの構成を示す図である。以下の説明では、端子の名称と信号の名称とを同一とする。また、電圧および電流の表記について、接頭字が大文字(V,I等)のものは大信号(直流信号)であることを表し、接頭字が小文字(v,i等)のものは小信号(交流信号)であることを表すものとする。
図1は、実施の形態1に係るオペアンプの構成を示す図である。以下の説明では、端子の名称と信号の名称とを同一とする。また、電圧および電流の表記について、接頭字が大文字(V,I等)のものは大信号(直流信号)であることを表し、接頭字が小文字(v,i等)のものは小信号(交流信号)であることを表すものとする。
図1を参照して、実施の形態1に係るオペアンプは、差動入力段A100と、出力段A200とを備える。出力段A200は、フィードバック型AB級アンプであり、能動負荷段AL210と、ミニマムセレクタMS220と、ドライバアンプA230とを有する。
差動入力段A100は、非反転入力端子VIPに第1の電位VIPを受け、反転入力端子VIMに第2の電位VIMを受ける。差動入力段A100は、第1の電位VIPおよび第2の電位VIMを、第1の入力電流IIMおよび第2の入力電流IIPに変換する。
能動負荷段AL210は、差動入力段A100から出力される第1の入力電流IIMを第1の入力端子IIMに受け、第2の入力電流IIPを第2の入力端子IIPに受ける。能動負荷段AL210は、入力電流IIP,IIMを電圧信号Vgpp,Vgpnに変換する。
出力段A230において、トランジスタM232のゲートは電圧信号Vgppを受け、トランジスタM231のゲートは電圧信号Vgpnを受ける。電圧信号Vgpnは「第1の電圧」に対応し、電圧信号Vgppは「第2の電圧」に対応する。トランジスタM231,M232の各々は、ゲートに印加された電圧信号に応じて増幅した電流を出力端子VOに出力する。
ミニマムセレクタMS220は、出力段A230を構成するトランジスタM231およびトランジスタM232の各々が負荷駆動状態であるか静止状態であるかを検出する。ミニマムセレクタMS220は、静止状態であるトランジスタのバイアス状態を検出し、検出したバイアス状態に基づいてバイアス制御電圧Vbabを生成するように構成される。
図1に示すように、実施の形態1に係るオペアンプは、図12に示す参考例2に係るオペアンプと比較して、ミニマムセレクタMS220の構成が異なる。差動入力段A100、能動負荷段AL210およびドライバアンプA230の各々の構成は、実施の形態1および参考例2と同じであるため説明は繰り返さない。
ミニマムセレクタMS220は、電圧比較器A221と、第1のトランスコンダクタンスアンプA242と、第2のトランスコンダクタンスアンプA243と、能動負荷AL244とを有する。
電圧比較器A221は、反転入力端子に基準電圧Vref0を受け、非反転入力端子にトランジスタM231のゲート電圧Vgpnを受ける。基準電圧Vrefn0は「第3の基準電圧」に対応する。電圧比較器A221は、ゲート電圧Vgpnと基準電圧Vrefn0とを比較し、比較結果に基づいて第1の選択制御信号SEL1および第2の選択制御信号SEL2を生成する。
具体的には、ゲート電圧Vgpn>基準電圧Vrefn0のとき、電圧比較器A221は、第1の選択制御信号SEL1をオン状態にするとともに、第2の選択制御信号SEL2をオフ状態にする。一方、ゲート電圧Vgpn≦基準電圧Vrefn0のときには、電圧比較器A221は、第2の選択制御信号SEL2をオン状態にするとともに、第1の選択制御信号SEL1をオフ状態にする。
第1のトランスコンダクタンスアンプA242は、第1の選択制御信号SEL1を受ける。第1の選択制御信号SEL1がオン状態であるとき(すなわちVgpn>Vrefn0のとき)、第1のトランスコンダクタンスアンプA242は動作する。第1のトランスコンダクタンスアンプA242は、反転入力端子にトランジスタM231のゲート電圧Vgpnを受け、非反転入力端子に基準電圧Vrefn1を受ける。基準電圧Vrefn1は「第1の基準電圧」に対応する。基準電圧Vrefn1は、トランジスタM231のドレイン電流IDS231の絶対値がIQになるときのゲート電圧Vgpnに対応する電圧に設定される。第1のトランスコンダクタンスアンプA242は、第1の選択制御信号SEL1がオン状態のとき、ゲート電圧Vgpnと基準電圧Vrefn1との電圧差を電流に変換して出力する。
第2のトランスコンダクタンスアンプA243は、第2の選択制御信号SEL2を受ける。第2の選択制御信号SEL2がオン状態であるとき(すなわちVgpn≦Vrefn0のとき)、第2のトランスコンダクタンスアンプA243は動作する。第2のトランスコンダクタンスアンプA243は、反転入力端子にトランジスタM232のゲート電圧Vgppを受け、非反転入力端子に基準電圧Vrefp1を受ける。基準電圧Vrefp1は「第2の基準電圧」に対応する。基準電圧Vrefp1は、トランジスタM232のドレイン電流IDS232の絶対値がIQになるときのゲート電圧Vgppに対応する電圧に設定される。第2のトランスコンダクタンスアンプA243は、第2の選択制御信号SEL2がオン状態のとき、ゲート電圧Vgppと基準電圧Vrefp1との電圧差を電流に変換して出力する。
能動負荷AL244は、第1のトランスコンダクタンスアンプA242の出力電流と、第2のトランスコンダクタンスアンプA243の出力電流とを合算し、合算した電流をバイアス制御電圧Vbabに変換する。
上記構成において、ミニマムセレクタMS200は、トランジスタM231のゲート電圧Vgpn>基準電圧Vrefn0の場合、トランジスタM231が負荷駆動状態であり、トランジスタM232が静止状態であると判定する。この場合、第2の選択制御信号SEL2がオン状態となる。したがって、第2のトランスコンダクタンスアンプA243は、第2の選択制御信号SEL2を受けて動作し、トランジスタM232のゲート電圧Vgppと基準電圧Vrefp1との電圧差を電流に変換して出力する。能動負荷AL244は、第2のトランスコンダクタンスアンプA43の出力電流に応じたバイアス制御電圧Vbabを生成する。生成したバイアス制御電圧Vbabは、能動負荷段AL210のトランジスタM2082のゲートに入力される。
能動負荷段AL210において、トランジスタM2081およびトランジスタM2082は差動対を構成し、トランジスタM2061およびトランジスタM2062は能動負荷を構成する。差動対および能動負荷は差動アンプを構成する。差動アンプは、ミニマムセレクタMS220にて発生するバイアス制御電圧Vbabを制御するためのバイアス制御アンプとして機能する。具体的には、トランジスタM2081のゲートは、基準電圧Vbp2を受ける。基準電圧Vbp2は「第4の基準電圧」に対応する。トランジスタM2082のゲートは、バイアス制御電圧Vbabを受ける。基準電圧Vbp2は接地電圧に設定されている。バイアス制御アンプは、バイアス制御電圧Vbabが基準電圧Vbp2に等しくなるように、電圧信号Vgpp,Vgpnを生成する。これにより、バイアス制御電圧Vbabは、トランジスタM232のゲート電圧Vgppが基準電圧Vrefp1になるように制御される。その結果、トランジスタM232のドレイン電流IDS232の絶対値を静止電流IQに一致させることができる。
これに対して、ミニマムセレクタAL244は、トランジスタM231のゲート電圧Vgpn≦基準電圧Vrefn0の場合、トランジスタM231が静止状態であり、トランジスタM232が負荷駆動状態であると判定する。この場合、第1の選択制御信号SEL1がオン状態となる。したがって、第1のトランスコンダクタンスアンプA242は、第1の選択制御信号SEL1を受けて動作し、トランジスタM231のゲート電圧Vgpnと基準電圧Vrefn1との電圧差を電流に変換して出力する。能動負荷AL244は、第1のトランスコンダクタンスアンプA242の出力電流に応じたバイアス制御電圧Vbabを生成する。
バイアス制御アンプにおいて、トランジスタM2081のゲートは基準電圧Vbp2を受け、トランジスタM2082のゲートはバイアス制御電圧Vbabを受ける。バイアス制御アンプは、バイアス制御電圧Vbabが基準電圧Vbp2に等しくなるように、電圧信号Vgpp,Vgpnを生成する。これにより、バイアス制御電圧Vbabは、トランジスタM231のゲート電圧Vgpnが基準電圧Vrefn1になるように制御される。その結果、トランジスタM231のドレイン電流IDS231の絶対値を静止電流IQに一致させることができる。
図2は、実施の形態1に係るオペアンプにおいて、ドライバアンプA230のトランジスタM231,M232のドレイン電流IDSと出力電流IOとの関係を説明するための図である。図2には、トランジスタM231のドレイン電流の絶対値|IDS231|およびトランジスタM232のドレイン電流の絶対値|IDS232|の特性曲線が示される。図2の縦軸はドレイン電流の絶対値|IDS|を示し、横軸は出力端子VOからの出力電流IOを示す。出力電流IOは、出力端子VOから電流が流出する方向を正とし、出力端子VOに電流が流入する方向と負とする。
図2に示すように、オペアンプが静止状態である場合(出力電流IO=0の場合)、ドライバアンプA230を構成するトランジスタM231,M232のドレイン電流IDSの絶対値はともに静止電流IQとなる。また、トランジスタM231およびトランジスタM232のいずれか一方のトランジスタが負荷駆動状態である場合(出力電流IO≠0の場合)、静止状態である他方のトランジスタのドレイン電流の絶対値|IDS|は静止電流IQに制御される。
これによると、トランジスタM231およびトランジスタM232のドレイン電流の絶対値|IDS|が静止電流IQを下回ることがない。したがって、実施の形態1では、静止電流IQを、参考例2における静止電流IQに比べてより小さい値に設定することができる。具体的には、静止電流IQを、参考例2における最小電流IMと同程度の値に設定することができる。
これによれば、オペアンプが静止状態であるときの消費電流を低減することができる。また、参考例2における最小電流IMが静止電流IQと同程度にまで引き上げられるため、信号の品位を確保することが可能となる。よって、消費電流および信号の品位のトレードオフを改善することができる。
また、実施の形態1に係るオペアンプにおいて、ミニマムセレクタMS220はカレントミラー回路を有していない。そのため、参考例2で示したミラー比およびAB級動作の制御精度のトレードオフを考慮する必要がない。さらに、レプリカトランジスタのゲート容量による周波数特性の劣化という課題も生じることがない。よって、実施の形態1に係るオペアンプによると、参考例2に係るオペアンプが有する、信号の品位、AB級動作の制御の精度、周波数特性および消費電流の間のトレードオフを改善することができる。
(実施の形態1に係るオペアンプの構成例)
次に、実施の形態1に係るオペアンプの具体的な構成例について説明する。以下の説明では、主に図1に示したミニマムセレクタMS220の構成例を説明する。
次に、実施の形態1に係るオペアンプの具体的な構成例について説明する。以下の説明では、主に図1に示したミニマムセレクタMS220の構成例を説明する。
(オペアンプの第1構成例)
図3は、実施の形態1に係るオペアンプの第1構成例を示す図である。
図3は、実施の形態1に係るオペアンプの第1構成例を示す図である。
図3を参照して、第1構成例に係るオペアンプにおいて、ミニマムセレクタMS220は、トランジスタM220,M221,M222と、トランジスタM223,M224と、トランジスタM225,M226と、トランジスタM227,M228とを有する。トランジスタM220,M221,M222,M223,M224,M225,M226はN型MOSFETである。トランジスタM227,M228はP型MOSFETである。
電圧比較器A221は、トランジスタM220,M221,M222を有する。トランジスタM221およびトランジスタM222は差動対を構成する。トランジスタM220は定電流源を構成する。トランジスタM220のゲートは、バイアス電圧Vbn1を受ける。トランジスタM222のゲートは、トランジスタM231のゲート電圧Vgpnを受ける。トランジスタM221のゲートは、基準電圧Vgrefn0を受ける。
差動対は、トランジスタM231のゲート電圧Vgpnと、基準電圧Vgrefn0とを比較し、その比較結果に基づいて、トランジスタM221およびトランジスタM222に対し、トランジスタM220から供給されるバイアス電流を振り分ける。具体的には、Vgpn<Vgrefn0の場合、トランジスタM221がオンし、そのドレインから第1のトランスコンダクタンスアンプA242にバイアス電流IDS221を供給する。一方、Vgpn>Vgrefn0の場合、トランジスタM222がオンし、そのドレインから第2のトランスコンダクタンスアンプA243にバイアス電流IDS222を供給する。
ここで、定電流源であるトランジスタM220により供給されるバイアス電流をIbiasとすると、バイアス電流IDS221,IDS222は次式(1),(2)でそれぞれ表わすことができる。
IDS221=Ibias [Vgpn<Vrefn0] …(1-1)
IDS222=Ibias/2 [Vgpn=Vrefn0] …(1-2)
IDS221=0 [Vgpn>Vrefn0] …(1-3)
IDS222=0 [Vgpn<Vrefn0] …(2-1)
IDS222=Ibias/2 [Vgpn=Vrefn0] …(2-2)
IDS222=Ibias [Vgpn>Vrefn0] …(2-3)
第1のトランスコンダクタンスアンプA242は、トランジスタM223,M224を有する。トランジスタM223およびトランジスタM224は差動対を構成する。トランジスタM223のゲートは、トランジスタM231のゲート電圧Vgpnを受ける。トランジスタM224のゲートは、基準電圧Vrefn1を受ける。
IDS222=Ibias/2 [Vgpn=Vrefn0] …(1-2)
IDS221=0 [Vgpn>Vrefn0] …(1-3)
IDS222=0 [Vgpn<Vrefn0] …(2-1)
IDS222=Ibias/2 [Vgpn=Vrefn0] …(2-2)
IDS222=Ibias [Vgpn>Vrefn0] …(2-3)
第1のトランスコンダクタンスアンプA242は、トランジスタM223,M224を有する。トランジスタM223およびトランジスタM224は差動対を構成する。トランジスタM223のゲートは、トランジスタM231のゲート電圧Vgpnを受ける。トランジスタM224のゲートは、基準電圧Vrefn1を受ける。
第1のトランスコンダクタンスアンプA242の差動対はトランジスタM221によりバイアスされる。差動対はトランジスタM221からバイアス電流IDS221が供給されたときに動作し、トランジスタM231のゲート電圧Vgpnと基準電圧Vrefn1との電位差を増幅する。トランジスタM223は次式(3)で表わされるバイアス制御電流ids223を出力する。トランジスタM224は次式(4)で表わされるバイアス制御電流ids224を出力する。
ids223= gm11・vgpn …(3)
ids224=-gm11・vgpn …(4)
ここで、gm11は第1のトランスコンダクタンスアンプA242のトランスコンダクタンス(電流利得)である。IDS221=0の場合、gm11=0となり、それ以外の場合、gm11はバイアス電流IDS221の値に応じて決定される。また、vgpnはトランジスタM231の小信号成分であり、vgpn=Vgpn-Vrefn1で表わされるものとする。
ids224=-gm11・vgpn …(4)
ここで、gm11は第1のトランスコンダクタンスアンプA242のトランスコンダクタンス(電流利得)である。IDS221=0の場合、gm11=0となり、それ以外の場合、gm11はバイアス電流IDS221の値に応じて決定される。また、vgpnはトランジスタM231の小信号成分であり、vgpn=Vgpn-Vrefn1で表わされるものとする。
同様に、第2のトランスコンダクタンスアンプA243は、トランジスタM225,M226を有する。トランジスタM225およびトランジスタM226は差動対を構成する。トランジスタM225のゲートは、基準電圧Vrefn2を受ける。トランジスタM226のゲートは、トランジスタM232のゲート電圧Vgppを受ける。
第2のトランスコンダクタンスアンプA243の差動対はトランジスタM222によりバイアスされる。差動対はトランジスタM222からバイアス電流IDS222が供給されたときに動作し、トランジスタM232のゲート電圧Vgppと基準電圧Vrefn2との電位差を増幅する。トランジスタM225は次式(5)で表わされるバイアス制御電流ids225を出力する。トランジスタM226は次式(6)で表わされるバイアス制御電流ids226を出力する。
ids225=gm12・vgpp …(5)
ids226=-gm12・vgpp …(6)
ここで、gm12は第2のトランスコンダクタンスアンプA243のトランスコンダクタンス(電流利得)である。IDS222=0の場合、gm12=0となり、それ以外の場合、gm12はバイアス電流IDS222の値に応じて決定される。また、vgppはトランジスタM232の小信号成分であり、vgpp=Vgpp-Vrefn2で表わされるものとする。
ids226=-gm12・vgpp …(6)
ここで、gm12は第2のトランスコンダクタンスアンプA243のトランスコンダクタンス(電流利得)である。IDS222=0の場合、gm12=0となり、それ以外の場合、gm12はバイアス電流IDS222の値に応じて決定される。また、vgppはトランジスタM232の小信号成分であり、vgpp=Vgpp-Vrefn2で表わされるものとする。
式(3),(4),(5),(6)でそれぞれ表わされるバイアス制御電流ids223,ids224,ids225,ids226は、能動負荷AL244に供給される。能動負荷AL244は、トランジスタM227,M228を有する。トランジスタM227およびトランジスタM228はカレントミラー回路を構成する。能動負荷AL244は、次式(7),(8),(9)に従って、バイアス制御電流に基づいてバイアス制御電圧Vbabを生成する。
vbab=ims・rms …(7)
ims=(ids223+ids25)-(ids224+ids226)
=2・(gm11・vgpn+gm12・vgpp) …(8)
rms=rds228//rds224//rds226 …(9)
ここで、rds228はトランジスタM228のドレインーソース間抵抗であり、rds224はトランジスタM224のドレインーソース間抵抗であり、rds226はトランジスタM226のドレインーソース間抵抗である。式(9)中の符号“//”は並列接続を意味する。
ims=(ids223+ids25)-(ids224+ids226)
=2・(gm11・vgpn+gm12・vgpp) …(8)
rms=rds228//rds224//rds226 …(9)
ここで、rds228はトランジスタM228のドレインーソース間抵抗であり、rds224はトランジスタM224のドレインーソース間抵抗であり、rds226はトランジスタM226のドレインーソース間抵抗である。式(9)中の符号“//”は並列接続を意味する。
能動負荷AL244により生成されたバイアス制御電圧Vbabは、能動負荷段AL210のバイアス制御アンプのトランジスタM2082のゲートに入力される。トランジスタM2081のゲートは、基準電圧Vbp2を受ける。基準電圧Vbp2は接地電圧である。トランジスタM2081およびトランジスタM2082はバイアス制御アンプの差動対を構成する。トランジスタM2081は次式(10)で表わされるドレイン電流ids2081を出力する。トランジスタM2082は次式(11)で表わされるドレイン電流ids2082を出力する。
ids2081=gm2・vbab/2 …(10)
ids2082=-gm2・vbab/2 …(11)
ここで、gm2はトランジスタM2081,M2082で構成される差動段のトランスコンダクタンス(電流利得)である。gm2はトランジスタM204により差動対に供給される電流IDS204の値に応じて決定される。また、式(7)に示すvbabは、バイアス制御信号の大信号成分Vbabと基準電圧Vbp2とを用いて次式(12)で表わされるものとする。
ids2082=-gm2・vbab/2 …(11)
ここで、gm2はトランジスタM2081,M2082で構成される差動段のトランスコンダクタンス(電流利得)である。gm2はトランジスタM204により差動対に供給される電流IDS204の値に応じて決定される。また、式(7)に示すvbabは、バイアス制御信号の大信号成分Vbabと基準電圧Vbp2とを用いて次式(12)で表わされるものとする。
vbab=Vbab-Vbp2 …(12)
バイアス制御アンプの差動対から出力されたドレイン電流ids2081およびドレイン電流ids2082は、バイアス制御アンプの能動負荷に供給される。能動負荷はトランジスタM2061,M2062により構成される。能動負荷は、ドレイン電流ids2081,ids208をドライバアンプA230のトランジスタM231,M232のゲート電圧vgpn_o,vgpp_oに変換する。ゲート電圧vgpn_o,vgpp_oは次式(13),(14)で与えられる。
バイアス制御アンプの差動対から出力されたドレイン電流ids2081およびドレイン電流ids2082は、バイアス制御アンプの能動負荷に供給される。能動負荷はトランジスタM2061,M2062により構成される。能動負荷は、ドレイン電流ids2081,ids208をドライバアンプA230のトランジスタM231,M232のゲート電圧vgpn_o,vgpp_oに変換する。ゲート電圧vgpn_o,vgpp_oは次式(13),(14)で与えられる。
vgpn_o=ids2082・rbc
=-gm2・vbab・rbc/2
=-gm2・(gm11・vgpn+gm12・vgpp)・rms・rbc …(13)
vgpp_o=ids2081・rbc
=gm2・vbab・rbc/2
=gm2・(gm11・vgpn+gm12・vgpp)・rms・rbc …(14)
次に、上述した式(13),(14)を用いて、実施の形態1に係るオペアンプにおけるドライバアンプA230のドレイン電流IDS231,IDS232を説明する。
=-gm2・vbab・rbc/2
=-gm2・(gm11・vgpn+gm12・vgpp)・rms・rbc …(13)
vgpp_o=ids2081・rbc
=gm2・vbab・rbc/2
=gm2・(gm11・vgpn+gm12・vgpp)・rms・rbc …(14)
次に、上述した式(13),(14)を用いて、実施の形態1に係るオペアンプにおけるドライバアンプA230のドレイン電流IDS231,IDS232を説明する。
<オペアンプが静止状態である場合>
最初に、オペアンプが静止状態である場合のドレイン電流IDSを考える。
最初に、オペアンプが静止状態である場合のドレイン電流IDSを考える。
ミニマムセレクタMS220において、電圧比較器A221を構成するトランジスタM221およびトランジスタM222がともにオン状態であり、gm11およびgm12が略等しいと仮定する。gm11およびgm12の値をgm1と置くと、gm11およびgm12は次式(15)で表わされる。
gm11≒gm12=gm1 …(15)
式(15)を用いると、式(13),(14)はそれぞれ式(16),(17)に書き換えることができる。
式(15)を用いると、式(13),(14)はそれぞれ式(16),(17)に書き換えることができる。
vgpn_o=-gm1・gm2・(vgpn+vgpp)・rms・rbc …(16)
vgpp_o=gm1・gm2・(vgpn+vgpp)・rms・rbc …(17)
さらに、[gm1・gm2・rms・rbc]が十分大きく無限大とみなせるものとすると、vgpn_oおよびvgpp_oが有限値をとるためには、次式(18)を満たす必要がある。
vgpp_o=gm1・gm2・(vgpn+vgpp)・rms・rbc …(17)
さらに、[gm1・gm2・rms・rbc]が十分大きく無限大とみなせるものとすると、vgpn_oおよびvgpp_oが有限値をとるためには、次式(18)を満たす必要がある。
vgpn=vgpp=0 …(18)
すなわち、このとき、次式(19),(20)に示すように、ゲート電圧Vgpn,Vgppは、基準電圧Vrefn1,Vrefn2にそれぞれ等しくなる。
すなわち、このとき、次式(19),(20)に示すように、ゲート電圧Vgpn,Vgppは、基準電圧Vrefn1,Vrefn2にそれぞれ等しくなる。
Vgpn=Vrefn1 …(19)
Vgpp=Vrefn2 …(20)
ここで、ゲート電圧Vgpnが基準電圧Vrefn1に等しいときのトランジスタM231のドレイン電流IDS231、および、ゲート電圧Vgppが基準電圧Vrefn2に等しいときのトランジスタM232のドレイン電流IDS232がともにIQとなるとすると、ドレイン電流IDS231,IDS232は次式(21)で与えられる。
Vgpp=Vrefn2 …(20)
ここで、ゲート電圧Vgpnが基準電圧Vrefn1に等しいときのトランジスタM231のドレイン電流IDS231、および、ゲート電圧Vgppが基準電圧Vrefn2に等しいときのトランジスタM232のドレイン電流IDS232がともにIQとなるとすると、ドレイン電流IDS231,IDS232は次式(21)で与えられる。
IDS231=IDS232=IQ …(21)
このようにして、オペアンプが静止状態である場合、ドライバアンプA230において、トランジスタM231のドレイン電流IDS231(静止電流)およびトランジスタM232のドレイン電流IDS232(静止電流)はともにIQに制御される。
このようにして、オペアンプが静止状態である場合、ドライバアンプA230において、トランジスタM231のドレイン電流IDS231(静止電流)およびトランジスタM232のドレイン電流IDS232(静止電流)はともにIQに制御される。
<トランジスタM231が負荷駆動状態である場合>
次に、オペアンプが出力端子VOに電流を引き込む方向に負荷を駆動している場合のドレイン電流IDSを考える。すなわち、トランジスタM231が負荷駆動状態であり、トランジスタM232が静止状態である場合であり、の出力電流IO<0となる。
次に、オペアンプが出力端子VOに電流を引き込む方向に負荷を駆動している場合のドレイン電流IDSを考える。すなわち、トランジスタM231が負荷駆動状態であり、トランジスタM232が静止状態である場合であり、の出力電流IO<0となる。
トランジスタM231のゲート電圧Vgpnが基準電圧Vgpnより大きいため、電圧比較器A221では、トランジスタM221がオフし、トランジスタM222がオンする。gm11=0であり、gm12=gm1(ただし、gm1≠0)とすると、式(13)および式(14)は、次式(22)および式(23)にそれぞれ置き換えられる。
vgpn_o=-gm1・gm2・vgpp・rms・rbc …(22)
vgpp_o=gm1・gm2・vgpp・rms・rbc …(23)
さらに、[gm1・gm2・rms・rbc]が十分大きく無限大とみなせるものとすると、vgpn_oおよびvgpp_oが有限値をとるためには、次式(24)を満たす必要がある。
vgpp_o=gm1・gm2・vgpp・rms・rbc …(23)
さらに、[gm1・gm2・rms・rbc]が十分大きく無限大とみなせるものとすると、vgpn_oおよびvgpp_oが有限値をとるためには、次式(24)を満たす必要がある。
vgpp=0 …(24)
すなわち、このとき、次式(25)に示すように、ゲート電圧Vgppは基準電圧Vrefn2に等しくなる。
すなわち、このとき、次式(25)に示すように、ゲート電圧Vgppは基準電圧Vrefn2に等しくなる。
Vgpp=Vrefn2 …(25)
ここで、ゲート電圧Vgppが基準電圧Vrefn2に等しいときのトランジスタM232のドレイン電流IDS232=IQとすると、ドレイン電流IDS232は次式(26)で与えられる。
ここで、ゲート電圧Vgppが基準電圧Vrefn2に等しいときのトランジスタM232のドレイン電流IDS232=IQとすると、ドレイン電流IDS232は次式(26)で与えられる。
IDS232=IQ …(26)
このようにして、トランジスタM231が負荷駆動状態である場合、トランジスタM232のドレイン電流IDS232(静止電流)はIQに制御される。
このようにして、トランジスタM231が負荷駆動状態である場合、トランジスタM232のドレイン電流IDS232(静止電流)はIQに制御される。
<トランジスタM232が負荷駆動状態である場合>
次に、オペアンプが出力端子VOから電流を出力する方向に負荷を駆動している場合のドレイン電流IDSを考える。すなわち、トランジスタM231が静止状態であり、トランジスタM232が負荷駆動状態である場合であり、出力電流IO>0となる。
次に、オペアンプが出力端子VOから電流を出力する方向に負荷を駆動している場合のドレイン電流IDSを考える。すなわち、トランジスタM231が静止状態であり、トランジスタM232が負荷駆動状態である場合であり、出力電流IO>0となる。
トランジスタM232のゲート電圧Vgppが基準電圧Vgppより小さいため、電圧比較器A221では、トランジスタM221がオンし、トランジスタM222がオフする。gm11=gm1(ただし、gm1≠0)であり、gm12=0とすると、上述したトランジスタM231が負荷駆動状態である場合と同様の考察により、次式(27)および式(28)が導出される。
vgpn=0 …(27)
Vgpn=Vrefn1 …(28)
ここで、ゲート電圧Vgpnが基準電圧Vrefn1に等しいときのトランジスタM231のドレイン電流IDS231=IQとすると、ドレイン電流IDS231は次式(29)で与えられる。
Vgpn=Vrefn1 …(28)
ここで、ゲート電圧Vgpnが基準電圧Vrefn1に等しいときのトランジスタM231のドレイン電流IDS231=IQとすると、ドレイン電流IDS231は次式(29)で与えられる。
IDS231=IQ …(29)
このようにして、トランジスタM232が負荷駆動状態である場合、トランジスタM231のドレイン電流IDS231(静止電流)はIQに制御される。
このようにして、トランジスタM232が負荷駆動状態である場合、トランジスタM231のドレイン電流IDS231(静止電流)はIQに制御される。
以上説明したように、実施の形態1に係るオペアンプによれば、ドライバアンプA230の負荷駆動状態によらず、トランジスタM231およびトランジスタM232のドレイン電流IDSの絶対値をともに静止電流IQ以上の値となるように制御することができる。
また、ミニマムセレクタMS220における電圧比較器A221、トランスコンダクタンスアンプA242,A243および能動負荷AL244を構成するトランジスタのサイズはいずれも、カレントミラー回路を構成するトランジスタに比べて小さくすることができる。
さらに、ミニマムセレクタMS220におけるバイアス電流は、ドライブアンプA230を構成するトランジスタのサイズおよび静止電流に無関係に設定することができる。そのため、寄生容量を抑えつつ良好なAB級動作、低消費電流および良好な周波数特性を実現することができる。
なお、第1構成例において、トランジスタM223,M224,M225,M226の閾値電圧の絶対値は、トランジスタM220,M221,M222の閾値電圧の絶対値よりも小さくする構成とすることができる。これによると、ミニマムセレクタMS220の動作電圧範囲が広くなるため、信号の品位および周波数特性を向上させることができる。
(オペアンプの第2構成例)
図4は、実施の形態1に係るオペアンプの第2構成例を示す図である。
図4は、実施の形態1に係るオペアンプの第2構成例を示す図である。
図4を参照して、第2構成例に係るオペアンプは、図3に示す第1構成例に係るオペアンプと比較して、ミニマムセレクタMS220の構成が異なる。
具体的には、第2構成例に係るミニマムセレクタMS220は、第1構成例に係るミニマムセレクタMS220に比較して、能動負荷AL244の構成が異なる。図4に示すように、能動負荷AL244を構成するトランジスタM227およびトランジスタM228の各々は、ゲートおよびドレインが接続された、いわゆるダイオード接続となっている。このようにすると、ミニマムセレクタMS220の電圧利得が低下するため、AB級動作の制御の精度が低下するものの、ミニマムセレクタMS220の周波数特性を向上させることが可能となる。
(実施の形態1に係るオペアンプのその他の構成例)
(1)上述した第1の構成例および第2の構成例では、電圧比較器A221の基準電圧Vrefn0(第3の基準電圧)と、第1のトランスコンダクタンスアンプA242の基準電圧Vrefn1(第1の基準電圧)とを別の電圧としていたが、同じ電圧としてもよい。
(1)上述した第1の構成例および第2の構成例では、電圧比較器A221の基準電圧Vrefn0(第3の基準電圧)と、第1のトランスコンダクタンスアンプA242の基準電圧Vrefn1(第1の基準電圧)とを別の電圧としていたが、同じ電圧としてもよい。
(2)ミニマムセレクタMS220から能動負荷段AL210に供給されるバイアス制御電圧Vbabを、増幅器を介して供給する構成としてもよい。
(3)電圧比較器A221において、ドライバアンプA230のトランジスタM231のゲート電圧Vgpn(第1の電圧)と基準電圧Vrefn0(第3の基準電圧)とを比較することによりドライバアンプA230の負荷駆動状態を検出する構成について説明したが、トランジスタM232のゲート電圧Vgpp(第2の電圧)に基づいてドライバアンプA230の負荷駆動状態を検出する構成としてもよい。
(4)図4に示すミニマムセレクタMS220において、能動負荷段AL210が有するバイアス制御アンプのトランジスタM2081のゲート電位を、ミニマムセレクタMS220のトランジスタM228のドレイン電圧に代えて、トランジスタM227のドレイン電圧を供給する構成としてもよい。
(5)電圧比較器A221、第1のトランスコンダクタンスアンプA242および第2のトランスコンダクタンスアンプA243の各々において、差動対を構成するトランジスタに、低閾値のMOSFET、または閾値がゼロである、いわゆるネイティブトランジスタを用いることで、電源電圧の低いアプリケーションに適用可能なオペアンプを提供することができる。
(6)実施の形態1に係るオペアンプは、図5および図6に示されるような全差動オペアンプにも適用することができる。図5は、実施の形態1の変更例に係るオペアンプの構成を示す図である。図6は、図5に示すオペアンプの構成例を示す図である。
図5および図6を参照して、実施の形態1の変更例に係るオペアンプは、差動入力段A100と、出力段A200と、コモンモード・フィードバック回路A400とを備える。本変更例に係る出力段A200は、実施の形態1に係る出力段A200に対して、ミニマムセレクタMS320およびドライバアンプA330を追加したものである。
ミニマムセレクタMS320は、ミニマムセレクタMS220と同じ構成を有する。ミニマムセレクタMS320は、電圧比較器A321と、第1のトランスコンダクタンスアンプA342と、第2のトランスコンダクタンスアンプA343と、能動負荷AL344とを有する。ミニマムセレクタMS220は「第1のミニマムセレクタ」の一実施例に対応し、ミニマムセレクタMS320は「第2のミニマムセレクタ」の一実施例に対応する。
ドライバアンプA330は、ドライバアンプA230と同じ構成を有する。ドライバアンプA230は第1の出力端子VOPに第1の出力電流を出力する。ドライバアンプA330は第2の出力端子VOMに第2の出力電流を出力する。ドライバアンプA230は「第1のドライバアンプ」の一実施例に対応し、ドライバアンプA330は「第2のドライバアンプ」の一実施例に対応する。ドライバアンプA230において、トランジスタM231は「第1のトランジスタ」に対応し、トランジスタM232は「第2のトランジスタ」に対応する。ドライバアンプA330において、トランジスタM231は「第3のトランジスタ」に対応し、トランジスタM232は「第4のトランジスタ」に対応する。
能動負荷段AL210は、ミニマムセレクタMS220から供給されるバイアス制御電圧Vbabpを制御するための第1のバイアス制御アンプと、ミニマムセレクタMS320から供給されるバイアス制御電圧Vbabnを制御するための第2のバイアス制御アンプとを有する。
第2のバイアス制御アンプは、第1のバイアス制御アンプと同一の構成を有する。具体的には、第2のバイアス制御アンプでは、実施の形態1におけるトランジスタM207がトランジスタM2071およびトランジスタM2082に分割されるとともに、トランジスタM205がトランジスタM2051およびトランジスタM2052に分割されている。トランジスタM2071のドレインおよびトランジスタM2051のドレインの接続点であるノードND3は、トランジスタM232のゲートに接続される。トランジスタM2072のドレインおよびトランジスタM2052のドレインの接続点であるノードND4は、トランジスタM231のゲートに接続される。トランジスタM2071およびトランジスタM2072は差動対を構成し、トランジスタM2051およびトランジスタM2052は能動負荷を構成する。差動対および能動負荷は差動アンプを構成する。差動アンプは、ミニマムセレクタMS320にて発生するバイアス制御電圧Vbabnを制御するためのバイアス制御アンプとして機能する。
コモンモード・フィードバック回路A400は、抵抗R401,R402と、アンプA410とを有する。抵抗R401および抵抗R402は、出力端子VOPおよび出力端子VOMの間に直列に接続される。抵抗R401および抵抗R402の接続点はアンプA410の反転入力端子に接続される。アンプA410の反転入力端子は、出力端子VOPの電圧VOPおよび出力端子VOMの電圧VOMの中間の電圧を受ける。アンプA410の非反転入力端子は基準電圧VCMを受ける。アンプA410は、電圧VOMおよび電圧VOPの中間電圧と基準電圧VCMとの電位差を増幅して出力する。アンプA410の出力電圧vcmfbは、能動負荷段AL210のトランジスタM204およびトランジスタM203のゲートに入力される。コモンモード・フィードバック回路A400は、中間電圧が基準電圧VCMとなるように能動負荷段AL210を制御する。
本変更例に係るオペアンプにおいても、実施の形態1に係るオペアンプと同様に、ドライバアンプA230の負荷駆動状態によらず、トランジスタM231およびトランジスタM232のドレイン電流IDSはともに静止電流IQ以上の値となるように制御することができるとともに、ドライバアンプA330の負荷駆動状態によらず、トランジスタM231およびトランジスタM232のドレイン電流IDSはともに静止電流IQ以上の値となるように制御することができる。
(7)図1~図6に示した構成例に限らず、各差動対をレール・トゥ・レール構成とする、あるいは、極性を操作することができる。また、N型MOSFETとP型MOSFETとを入れ替えるとともに、正電源および負電源を入れ替えることができる。さらに、各トランジスタをカスコード構成とする、あるいは、トランジスタを分割または統合する構成とすることができる。また、コモンモード・フィードバック回路として他の構成を適用することができる。これらの構成のいずれにおいても、実施の形態1に係るオペアンプと同様の作用効果を得ることができる。
実施の形態2.
図7は、実施の形態2に係るオペアンプの構成を示す図である。図8は、図7に示すオペアンプの構成例を示す図である。
図7は、実施の形態2に係るオペアンプの構成を示す図である。図8は、図7に示すオペアンプの構成例を示す図である。
図7を参照して、実施の形態2に係るオペアンプは、図1に示す実施の形態1に係るオペアンプと比較して、ミニマムセレクタMS220の構成が異なる。実施の形態2のミニマムセレクタMS220は、実施の形態1のミニマムセレクタMS220から能動負荷AL244を除去したものである。
実施の形態2のミニマムセレクタMS220では、第1のトランスコンダクタンスアンプA242の出力端子は、能動負荷段AL210のバイアス制御アンプの出力部であるトランジスタM2081のドレイン、およびドライバアンプA230のトランジスタM232のゲートに接続される。第2のトランスコンダクタンスアンプA243の出力端子は、能動負荷段AL210のバイアス制御アンプの出力部であるトランジスタM2082のドレイン、およびドライバアンプA230のトランジスタM231のゲートに接続される。差動対を構成するトランジスタM2081およびトランジスタM2082のゲートは基準電圧Vbp2を受ける。
第1のトランスコンダクタンスアンプA242の出力電流と第2のトランスコンダクタンスアンプA243の出力電流とを合計した電流Ibabp1はトランジスタM232のゲートに入力される。第1のトランスコンダクタンスアンプA242の出力電流と第2のトランスコンダクタンスアンプA243の出力電流とを合計した電流Ibabp2はトランジスタM231のゲートに入力される。
実施の形態2に係るオペアンプによれば、ミニマムセレクタMS220を単一の導電型のトランジスタ(図8ではN型MOSFET)で構成することができる。したがって、実施の形態1に係るオペアンプよりも簡易かつ小面積で、実施の形態1と同様の作用効果を実現するオペアンプを実現することができる。
なお、実施の形態2に係るオペアンプにおいても、図9および図10に示されるような全差動オペアンプに適用することが可能である。図9は、実施の形態2の変更例に係るオペアンプの構成を示す図である。図10は、図9に示すオペアンプの構成例を示す図である。
図9および図10を参照して、実施の形態2の変更例に係るオペアンプは、差動入力段A100と、出力段A200と、コモンモード・フィードバック回路A400とを備える。本変更例に係る出力段A200は、実施の形態2に係る出力段A200に対して、ミニマムセレクタMS320およびドライバアンプA330を追加したものである。
ミニマムセレクタMS320は、ミニマムセレクタMS220と同じ構成を有する。ミニマムセレクタMS320は、電圧比較器A321と、第1のトランスコンダクタンスアンプA342と、第2のトランスコンダクタンスアンプA343と、能動負荷AL344とを有する。ミニマムセレクタMS220は「第1のミニマムセレクタ」の一実施例に対応し、ミニマムセレクタMS320は「第2のミニマムセレクタ」の一実施例に対応する。
ミニマムセレクタMS220において、第1のトランスコンダクタンスアンプA242の出力電流と第2のトランスコンダクタンスアンプA243の出力電流とを合計した電流Ibabp1はトランジスタM232のゲートに入力される。第1のトランスコンダクタンスアンプA242の出力電流と第2のトランスコンダクタンスアンプA243の出力電流とを合計した電流Ibabp2はトランジスタM231のゲートに入力される。
ミニマムセレクタMS320において、第1のトランスコンダクタンスアンプA342の出力電流と第2のトランスコンダクタンスアンプA343の出力電流とを合計した電流Ibabp1はトランジスタM232のゲートに入力される。第1のトランスコンダクタンスアンプA342の出力電流と第2のトランスコンダクタンスアンプA343の出力電流とを合計した電流Ibabp2はトランジスタM231のゲートに入力される。
ドライバアンプA330は、ドライバアンプA230と同じ構成を有する。ドライバアンプA230は第1の出力端子VOPに第1の出力電流を出力する。ドライバアンプA330は第2の出力端子VOMに第2の出力電流を出力する。ドライバアンプA230は「第1のドライバアンプ」の一実施例に対応し、ドライバアンプA330は「第2のドライバアンプ」の一実施例に対応する。ドライバアンプA230において、トランジスタM231は「第1のトランジスタ」に対応し、トランジスタM232は「第2のトランジスタ」に対応する。ドライバアンプA330において、トランジスタM231は「第3のトランジスタ」に対応し、トランジスタM232は「第4のトランジスタ」に対応する。
本変更例において、能動負荷段AL210では、実施の形態2におけるトランジスタM207がトランジスタM2071およびトランジスタM2082に分割されるとともに、トランジスタM205がトランジスタM2051およびトランジスタM2052に分割されている。トランジスタM2071のドレインおよびトランジスタM2051のドレインの接続点であるノードND3は、トランジスタM232のゲートに接続される。トランジスタM2072のドレインおよびトランジスタM2052のドレインの接続点であるノードND4は、トランジスタM231のゲートに接続される。トランジスタM2071およびトランジスタM2072は差動対を構成し、トランジスタM2051およびトランジスタM2052は能動負荷を構成する。差動対および能動負荷は差動アンプを構成する。
コモンモード・フィードバック回路A400は、抵抗R401,R402と、アンプA410とを有する。抵抗R401および抵抗R402は、出力端子VOPおよび出力端子VOMの間に直列に接続される。抵抗R401および抵抗R402の接続点はアンプA410の反転入力端子に接続される。アンプA410の反転入力端子は、出力端子VOPの電圧VOPおよび出力端子VOMの電圧VOMの中間の電圧を受ける。アンプA410の非反転入力端子は基準電圧VCMを受ける。アンプA410は、電圧VOMおよび電圧VOPの中間電圧と基準電圧VCMとの電位差を増幅して出力する。アンプA410の出力電圧vcmfbは、能動負荷段AL210のトランジスタM204およびトランジスタM203のゲートに入力される。コモンモード・フィードバック回路A400は、中間電圧が基準電圧VCMとなるように能動負荷段AL210を制御する。
本変更例に係るオペアンプにおいても、実施の形態2に係るオペアンプと同様に、ドライバアンプA230の負荷駆動状態によらず、トランジスタM231およびトランジスタM232のドレイン電流IDSはともに静止電流IQ以上の値となるように制御することができるとともに、ドライバアンプA330の負荷駆動状態によらず、トランジスタM231およびトランジスタM232のドレイン電流IDSはともに静止電流IQ以上の値となるように制御することができる。
なお、実施の形態1で示した他の構成例および変更例を、実施の形態2に係るオペアンプにも適用することが可能である。
また、以上で説明した実施の形態1,2およびその変更例について、明細書内で言及されていない組み合わせを含めて、不整合や矛盾が生じない範囲内で、各実施の形態で説明された構成を適宜組み合わせることは出願当初から予定されている。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
A100 差動入力段、A200 出力段(AB級アンプ)、A230,A330 ドライバアンプ、MS220,MS320 ミニマムセレクタ、VIP 非反転入力端子、VIM 反転入力端子、V1 第1の基準電位端子、V2 第2の基準電位端子、AL210 能動負荷段、AL244,AL344 能動負荷、A221,A321 電圧比較器、A242,A342 第1のトランスコンダクタンスアンプ、A243,A343 第2のトランスコンダクタンスアンプ、A410 アンプ、R401,R402 抵抗、M0,M1,M2,M201~M208,M2051,M2052,M2061,M2062,M2071,M2072,M2081,M2082,M220~M228,M231,M232 トランジスタ、A400 コモンモード・フィードバック回路、IIP,IIM 入力端子、VO,VOP,VOM 出力端子。
Claims (9)
- 第1の入力電流を受ける第1の入力端子と、
第2の入力電流を受ける第2の入力端子と、
出力端子と、
第1の基準電位端子と、
第2の基準電位端子と、
前記第1の入力電流および前記第2の入力電流を受けて、第1の電圧および第2の電圧に変換する能動負荷段と、
前記能動負荷段から前記第1の電圧および前記第2の電圧を受けて動作し、前記出力端子に電流を出力するドライバアンプとを備え、
前記ドライバアンプは、前記1の基準電位端子および前記第2の基準電位端子の間に直列接続される第1のトランジスタおよび第2のトランジスタを有し、前記第1のトランジスタおよび前記第2のトランジスタの接続点を前記出力端子に接続するように構成され、
前記第1のトランジスタは前記第1の電圧をゲートに受けて第1の電流を流し、前記第2のトランジスタは前記第2の電圧をゲートに受けて第2の電流を流すように構成され、
前記第1の電流および前記第2の電流の各々の絶対値が前記ドライバアンプの静止電流以上となるように、前記第1の電圧および前記第2の電圧にフィードバックをかけるように構成されたミニマムセレクタをさらに備える、AB級アンプ。 - 前記ミニマムセレクタは、
前記第2のトランジスタが負荷駆動状態であり、かつ、前記第1のトランジスタが静止状態である場合、前記第1の電圧と第1の基準電圧との電圧差に基づいてバイアス制御電圧を生成する一方で、
前記第1のトランジスタが負荷駆動状態であり、かつ、前記第2のトランジスタが静止状態である場合、前記第2の電圧と第2の基準電圧との電圧差に基づいて前記バイアス制御電圧を生成するように構成され、
前記能動負荷段は、前記バイアス制御電圧に応じて、静止状態のトランジスタを流れる電流が前記静止電流となるように前記第1の電圧および前記第2の電圧を制御する、請求項1に記載のAB級アンプ。 - 前記ミニマムセレクタは、
前記第1の電圧が第3の基準電圧よりも小さい場合に第1の選択制御信号を出力し、前記第1の電圧が前記第3の基準電圧より大きい場合に第2の選択制御信号を出力するように構成された電圧比較器と、
前記第1の選択制御信号を受けて動作し、前記第1の電圧と前記第1の基準電圧との電圧差を電流に変換するように構成された第1のトランスコンダクタンスアンプと、
前記第2の選択制御信号を受けて動作し、前記第2の電圧と前記第2の基準電圧との電圧差を電流に変換するように構成された第2のトランスコンダクタンスアンプと、
前記第1のトランスコンダクタンスアンプの出力電流および前記第2のトランスコンダクタンスアンプの出力電流を合算した電流を、前記バイアス制御電圧に変換して前記能動負荷段に出力するように構成された能動負荷とを有し、
前記能動負荷段は、前記バイアス制御電圧が第4の基準電圧に一致するように、前記第1の電圧および前記第2の電圧を制御するように構成された差動アンプを有する、請求項2に記載のAB級アンプ。 - 前記電圧比較器は、定電流源を構成する第3のトランジスタと、前記第1の電圧をゲートに受ける第4のトランジスタと、前記第3の基準電圧をゲートに受け、前記第4のトランジスタと差動対を構成する第5のトランジスタを有し、
前記第1のトランスコンダクタンスアンプは、前記第1の電圧をゲートに受ける第6のトランジスタと、前記第1の基準電圧をゲートに受け、前記第6のトランジスタと差動対を構成する第7のトランジスタとを有し、
前記第2のトランスコンダクタンスアンプは、前記第2の電圧をゲートに受ける第8のトランジスタと、前記第2の基準電圧をゲートに受け、前記第8のトランジスタと差動対を構成する第9のトランジスタとを有し、
前記第6のトランジスタ、前記第7のトランジスタ、前記第8のトランジスタおよび前記第9のトランジスタの閾値電圧の絶対値は、前記第3のトランジスタ、前記第4のトランジスタおよび前記第5のトランジスタの閾値電圧の絶対値よりも小さい、請求項3に記載のAB級アンプ。 - 前記能動負荷は、第10のトランジスタおよび第11のトランジスタからなるカレントミラー回路を有し、
前記第4のトランジスタ、前記第5のトランジスタ、前記第6のトランジスタ、前記第7のトランジスタ、前記第8のトランジスタおよび前記第9のトランジスタの各々は第1導電型トランジスタであり、
前記第10のトランジスタおよび前記第11のトランジスタの各々は第2導電型トランジスタである、請求項4に記載のAB級アンプ。 - 前記ミニマムセレクタは、
前記第1の電圧が第3の基準電圧よりも小さい場合に第1の選択制御信号を出力し、前記第1の電圧が前記第3の基準電圧より大きい場合に第2の選択制御信号を出力するように構成された電圧比較器と、
前記第1の選択制御信号を受けて動作し、前記第1の電圧と前記第1の基準電圧との電圧差を電流に変換するように構成された第1のトランスコンダクタンスアンプと、
前記第2の選択制御信号を受けて動作し、前記第2の電圧と前記第2の基準電圧との電圧差を電流に変換するように構成された第2のトランスコンダクタンスアンプとを有し、
前記第1のトランスコンダクタンスアンプの出力電流および第2のトランスコンダクタンスアンプの出力電流を合算した電流を、前記第1のトランジスタおよび前記第2のトランジスタのゲートに入力する、請求項1に記載のAB級アンプ。 - 非反転入力端子および反転入力端子を有し、前記非反転入力端子の第1の電位と前記反転入力端子の第2の電位との差を前記第1の入力電流および前記第2の入力電流に変換する差動入力段と、
前記第1の入力電流および前記第2の入力電流の差を増幅して、前記出力端子に電流を出力する出力段とを備え、
前記出力段は、請求項1~6のいずれか1項に記載のAB級アンプで構成される、オペアンプ。 - 第1の入力電流を受ける第1の入力端子と、
第2の入力電流を受ける第2の入力端子と、
第1の出力電流を出力する第1の出力端子と、
第2の出力電流を出力する第2の出力端子と、
第1の基準電位端子と、
第2の基準電位端子と、
前記第1の入力電流を受けて、第1の電圧および第2の電圧に変換するとともに、前記第2の入力電流を受けて、第3の電圧および第4の電圧に変換する能動負荷段と、
前記能動負荷段から前記第1の電圧および前記第2の電圧を受けて動作し、前記第1の出力端子に前記第1の出力電流を出力する第1のドライバアンプと、
前記能動負荷段から前記第3の電圧および前記第4の電圧を受けて動作し、前記第2の出力端子に前記第2の出力電流を出力する第2のドライバアンプとを備え、
前記第1のドライバアンプは、前記1の基準電位端子および前記第2の基準電位端子の間に直列接続される第1のトランジスタおよび第2のトランジスタを有し、前記第1のトランジスタおよび前記第2のトランジスタの接続点を前記第1の出力端子に接続するように構成され、
前記第2のドライバアンプは、前記1の基準電位端子および前記第2の基準電位端子の間に直列接続される第3のトランジスタおよび第4のトランジスタを有し、前記第3のトランジスタおよび前記第4のトランジスタの接続点を前記第2の出力端子に接続するように構成され、
前記第1のトランジスタは前記第1の電圧をゲートに受けて第1の電流を流し、前記第2のトランジスタは前記第2の電圧をゲートに受けて第2の電流を流すように構成され、
前記第3のトランジスタは前記第3の電圧をゲートに受けて第3の電流を流し、前記第4のトランジスタは前記第4の電圧をゲートに受けて第4の電流を流すように構成され、
前記第1の電流および前記第2の電流の各々の絶対値が前記第1のドライバアンプの静止電流以上となるように、前記第1の電圧および前記第2の電圧にフィードバックをかけるように構成された第1のミニマムセレクタと、
前記第3の電流および前記第4の電流の各々の絶対値が前記第2のドライバアンプの静止電流以上となるように、前記第3の電圧および前記第4の電圧にフィードバックをかけるように構成された第2のミニマムセレクタとをさらに備える、AB級アンプ。 - 非反転入力端子および反転入力端子を有し、前記非反転入力端子の第1の電位と前記反転入力端子の第2の電位との差を前記第1の入力電流および前記第2の入力電流に変換する差動入力段と、
前記第1の入力電流を増幅して、前記第1の出力端子に前記第1の出力電流を出力するとともに、前記第2の入力電流を増幅して、前記第2の出力端子に前記第2の出力電流を出力するように構成された出力段と、
前記第1の出力端子の電圧および前記第2の出力端子の電圧の中間の電圧が基準電圧となるように前記出力段を制御するコモンモード・フィードバック回路とを備え、
前記出力段は、請求項8に記載のAB級アンプで構成される、オペアンプ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020560703A JP7278306B2 (ja) | 2018-12-19 | 2018-12-19 | Ab級アンプおよびオペアンプ |
US17/291,673 US11811373B2 (en) | 2018-12-19 | 2018-12-19 | Class AB amplifier and operational amplifier |
PCT/JP2018/046795 WO2020129184A1 (ja) | 2018-12-19 | 2018-12-19 | Ab級アンプおよびオペアンプ |
CN201880100140.2A CN113169716A (zh) | 2018-12-19 | 2018-12-19 | Ab类放大器以及运算放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/046795 WO2020129184A1 (ja) | 2018-12-19 | 2018-12-19 | Ab級アンプおよびオペアンプ |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2020129184A1 true WO2020129184A1 (ja) | 2020-06-25 |
Family
ID=71101114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2018/046795 WO2020129184A1 (ja) | 2018-12-19 | 2018-12-19 | Ab級アンプおよびオペアンプ |
Country Status (4)
Country | Link |
---|---|
US (1) | US11811373B2 (ja) |
JP (1) | JP7278306B2 (ja) |
CN (1) | CN113169716A (ja) |
WO (1) | WO2020129184A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114070213A (zh) * | 2020-08-05 | 2022-02-18 | 圣邦微电子(北京)股份有限公司 | 运算放大器 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20230092097A1 (en) * | 2021-09-22 | 2023-03-23 | Texas Instruments Incorporated | Amplifier output stage circuitry |
CN115203106A (zh) * | 2022-07-28 | 2022-10-18 | 普源精电科技股份有限公司 | 信号传输电路、接收电路以及信号传输*** |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786850A (ja) * | 1993-08-19 | 1995-03-31 | Advanced Micro Devices Inc | 完全差動演算増幅器、および差動演算増幅器における同相再構築の方法 |
JPH0823247A (ja) * | 1994-07-07 | 1996-01-23 | Fujitsu Ltd | 電流検出回路及び増幅器 |
JPH11238091A (ja) * | 1998-02-23 | 1999-08-31 | Toshiba Corp | 演算増幅器 |
JPH11308057A (ja) * | 1998-04-20 | 1999-11-05 | Nec Ic Microcomput Syst Ltd | 演算増幅回路 |
JP2000196383A (ja) * | 1998-12-25 | 2000-07-14 | Fujitsu Ltd | プッシュプル型増幅回路 |
JP2001251146A (ja) * | 2000-03-03 | 2001-09-14 | Nec Corp | Cmos演算増幅器 |
US20130064398A1 (en) * | 2010-09-03 | 2013-03-14 | Broadcom Corporation | Class-AB/B amplifier with quiescent control circuit |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5828122A (ja) | 1981-08-13 | 1983-02-19 | 株式会社明電舎 | 真空しや断器 |
JPH05283950A (ja) | 1992-03-31 | 1993-10-29 | Nec Corp | 演算増幅器 |
US5606287A (en) | 1994-06-17 | 1997-02-25 | Fujitsu Limited | Operational amplifier having stable operations for a wide range of source voltage, and current detector circuit employing a small number of elements |
US6150883A (en) * | 1999-07-22 | 2000-11-21 | Burr-Brown Corporation | Rail-to-rail input/output operational amplifier and method |
JP3452004B2 (ja) * | 1999-12-02 | 2003-09-29 | ヤマハ株式会社 | 差動増幅回路 |
JP2002208854A (ja) | 2001-01-12 | 2002-07-26 | Toko Inc | 半導体装置の出力回路 |
JP2004222015A (ja) * | 2003-01-16 | 2004-08-05 | Fuji Electric Device Technology Co Ltd | 増幅回路 |
US7800447B2 (en) * | 2007-10-18 | 2010-09-21 | Analog Devices, Inc. | Operational amplifier with improved current monitoring and scalable output |
JP2011023924A (ja) | 2009-07-15 | 2011-02-03 | Renesas Electronics Corp | 出力バッファ回路 |
FR2974690B1 (fr) * | 2011-04-27 | 2013-05-10 | Easii Ic | Amplificateur |
EP2996266A4 (en) | 2013-05-09 | 2017-03-15 | Nippon Telegraph and Telephone Corporation | Optical modulator driver circuit and optical transmitter |
US10187012B1 (en) * | 2017-11-09 | 2019-01-22 | Texas Instruments Incorporated | Low voltage amplifier with gain boost circuit |
WO2019092887A1 (ja) | 2017-11-13 | 2019-05-16 | 三菱電機株式会社 | Ab級アンプおよびオペアンプ |
US10461707B2 (en) * | 2018-03-06 | 2019-10-29 | Texas Instruments Incorporated | Amplifier class AB output stage |
-
2018
- 2018-12-19 CN CN201880100140.2A patent/CN113169716A/zh active Pending
- 2018-12-19 JP JP2020560703A patent/JP7278306B2/ja active Active
- 2018-12-19 WO PCT/JP2018/046795 patent/WO2020129184A1/ja active Application Filing
- 2018-12-19 US US17/291,673 patent/US11811373B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786850A (ja) * | 1993-08-19 | 1995-03-31 | Advanced Micro Devices Inc | 完全差動演算増幅器、および差動演算増幅器における同相再構築の方法 |
JPH0823247A (ja) * | 1994-07-07 | 1996-01-23 | Fujitsu Ltd | 電流検出回路及び増幅器 |
JPH11238091A (ja) * | 1998-02-23 | 1999-08-31 | Toshiba Corp | 演算増幅器 |
JPH11308057A (ja) * | 1998-04-20 | 1999-11-05 | Nec Ic Microcomput Syst Ltd | 演算増幅回路 |
JP2000196383A (ja) * | 1998-12-25 | 2000-07-14 | Fujitsu Ltd | プッシュプル型増幅回路 |
JP2001251146A (ja) * | 2000-03-03 | 2001-09-14 | Nec Corp | Cmos演算増幅器 |
US20130064398A1 (en) * | 2010-09-03 | 2013-03-14 | Broadcom Corporation | Class-AB/B amplifier with quiescent control circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114070213A (zh) * | 2020-08-05 | 2022-02-18 | 圣邦微电子(北京)股份有限公司 | 运算放大器 |
Also Published As
Publication number | Publication date |
---|---|
CN113169716A (zh) | 2021-07-23 |
JPWO2020129184A1 (ja) | 2021-11-04 |
US20220006434A1 (en) | 2022-01-06 |
US11811373B2 (en) | 2023-11-07 |
JP7278306B2 (ja) | 2023-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7298210B2 (en) | Fast settling, low noise, low offset operational amplifier and method | |
US7474151B2 (en) | Active load with adjustable common-mode level | |
US7253685B2 (en) | Class AB amplifier having adjustable quiescent current and output current | |
US7193466B2 (en) | Operational transconductance amplifier with DC offset elimination and low mismatch | |
US7884671B2 (en) | Low power operational amplifier | |
US7679444B2 (en) | Differential amplifier system | |
JP7278306B2 (ja) | Ab級アンプおよびオペアンプ | |
US9130521B2 (en) | Operational amplifier circuit | |
US7728669B2 (en) | Output stage circuit and operational amplifier thereof | |
US6919767B2 (en) | Circuit arrangement for low-noise fully differential amplification | |
US7834693B2 (en) | Amplifying circuit | |
JP6338807B1 (ja) | Ab級アンプおよびオペアンプ | |
US7443238B2 (en) | Amplifier stage, operational amplifier and method for amplifying a signal | |
US6781463B2 (en) | Low voltage amplifier | |
US7609112B2 (en) | Boosted tail-current circuit | |
US6933784B2 (en) | Output stage for high gain and low distortion operational amplifier | |
JP4559908B2 (ja) | 演算増幅器 | |
US20010026194A1 (en) | Operational amplifier with high gain and symmetrical output-current capability | |
US20050218981A1 (en) | Differential amplifier with two outputs and a single input of improved linearity | |
US11368129B2 (en) | Amplifier circuit | |
US7411453B1 (en) | Tail-current steering circuit and method for rail-to-rail operational amplifier input stage | |
JP2008067193A (ja) | プッシュプル増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 18943456 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2020560703 Country of ref document: JP Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 18943456 Country of ref document: EP Kind code of ref document: A1 |