JP2008067193A - プッシュプル増幅器 - Google Patents

Abstract

【課題】低消費電流で高い出力電流が可能であり、かつ出力増幅器のトランジスタのベース電流変化によって発生するオフセットの影響を排除できるプッシュプル増幅器の提供
【解決手段】この発明は、差動増幅器１、２と、電圧バッファ１８、１９と、ｐｎｐ型とｎｐｎ型のバイポーラトランジスタ３、４からなる出力増幅部１５と、オフセット制御部１７と、を備えている。差動増幅器１は、オフセットを調整するためのオフセット調整端子を有している。オフセット制御部１７は、差動増幅器１または差動増幅器２に発生するオフセット電圧を調整してそれらの出力電圧差を基準電圧にするものであり、電圧バッファ１８の出力電圧Ｖ１と電圧バッファ１９の出力電圧Ｖ２との減算を行う減算回路１１と、減算回路１１の出力電圧Ｖ３と所定の基準電圧Ｖｒｅｆとの減算を行う減算回路１３と、減算回路１３の出力電圧を増幅する増幅回路１４とからなる。
【選択図】 図１

Description

本発明は、無駆動時（無信号時）の消費電流が低くかつ高い電流駆動能力を有するプッシュプル増幅器に関するものである。

従来のプッシュプル増幅器は多種多様な構成のものが提案されており、それぞれの目的および電源電圧などの条件によって使い分けている。
図５に示すプッシュプル増幅器は、低い出力抵抗でかつ出力の動作範囲が広いという特徴を有するものである（例えば、非特許文献１参照）。このプッシュプル増幅器は、図示のように、差動増幅器１０１と、差動増幅器１０２と、Ｐ型のＭＯＳトランジスタ１０３およびＮ型のＭＯＳトランジスタ１０４からなる出力増幅部と、を備えている。

また、このプッシュプル増幅器は、反転入力端子１０５と非反転入力端子１０６とを有し、反転入力端子１０５が差動増幅器１０１および差動増幅器１０２の各非反転入力端子に接続され、非反転入力端子１０６が差動増幅器１０１および差動増幅器１０２の各反転入力端子に接続されている。差動増幅器１０１の出力端子１０７はＭＯＳトランジスタ１０３のゲートに接続され、差動増幅器１０２の出力端子１０８はＭＯＳトランジスタ１０４のゲートに接続されている。さらに、このプッシュプル増幅器は、出力端子１０９を備えている。

図６は、図５に示す従来のプッシュプル増幅器をボルテージフォロワの構成にした回路であり、図５に示す出力端子１０９と反転入力端子１０５とを接続している。そして、その出力端子１０９に抵抗値がＲである負荷抵抗１１０の一端側が接続され、その他端側がアナロググランド１１１に接続されている。

次に、図６に示すプッシュプル増幅器の動作について説明する。
図６において、非反転入力端子１０６の入力電圧がアナロググランドの場合、出力端子１０９の電圧も入力と同じとなり、すなわちアナロググランドの電圧になる。この時、抵抗１１０の両端の電圧差はゼロであるので、抵抗１１０に電流は流れない。このため、出力増幅部を構成するＭＯＳトランジスタ１０３とＭＯＳトランジスタ１０４に流れる電流は、いわゆる無負荷時の電流が流れているのみである。

次に、非反転入力端子１０６の入力電圧がアナログ電圧よりも高くなると、差動増幅器１０１、１０２の反転入力端子の電圧が非反転入力端子の電圧に比べて上昇する。このため、出力端子１０７、１０８の各電圧は下降して、Ｐ型のＭＯＳトランジスタ１０３はより多くの電流を供給でき、Ｎ型のＭＯＳトランジスタ１０４は電流がより少なくなるようになる。このようにして余った電流は抵抗１１０に供給され、出力端子１０９の電圧は上昇して最終的には、入力端子１０６と出力端子１０９の電圧は等しくなる。

逆に、非反転入力端子１０６の入力電圧がアナログ電圧よりも低くなると、差動増幅器１０１、１０２の反転入力端子の電圧が非反転入力端子の電圧に比べて下降する。このため、出力端子１０７、１０８の各電圧は上昇して、Ｐ型のＭＯＳトランジスタ１０３はより少ない電流を供給し、Ｎ型のＭＯＳトランジスタ１０４は電流をより多く供給するようになる。このようにして余った電流は抵抗１１０に供給され、出力端子１０９の電圧は下降して最終的には、入力端子１０６と出力端子１０９電圧は等しくなる。

このように、ＭＯＳトランジスタ１０３、１０４の各ゲートに印加する電圧は同じ方向に同じ電圧だけシフトするので、一方が強くオンするとき他方は弱くオンすることになり、プッシュプル動作することが理解できる。しかも、それぞれのゲートに印加する電圧は差動増幅器が理想的に動作するなら正の電源から負の電源まで印加できるので、出力増幅部の電流供給能力に優れているという特徴がある。

しかし、このプッシュプル増幅器は、差動増幅器１０１および差動増幅器１０２のオフセットに弱いという欠点がある。
例えば、差動増幅器１０１にオフセット電圧が＋１０〔ｍＶ〕あると仮定する。差動増幅器１０１のゲインを低めに見積もって１００倍とすると、その出力はオフセットがゼロの場合に比べて１０００〔ｍＶ〕だけ正の電源であるＶｄｄの方向へずれる。この場合には、Ｐ型のＭＯＳトランジスタ１０３はほぼオフ状態になり、一方、Ｎ型のＭＯＳトランジスタ１０４は本来の設定値の電流が流れることになり、電流がアンバランスになる。しかし、このアンバランスは負帰還の作用により、それぞれの電流が等しくなるように差動増幅器１０１、１０２のそれぞれの出力電圧は再調整される。

これを具体的に説明すると、Ｐ型のＭＯＳトランジスタ１０３からの電流の供給はほぼゼロでＮ型のＭＯＳトランジスタ１０４がある電流を流すと出力端子１０９の出力電圧は下降する。これによって、差動増幅器１０２の非反転入力端子の電圧が下降するので、差動増幅器１０２の出力端子１０８の電圧も下がり、Ｎ型ＭＯＳトランジスタ１０４に流れる電流量は大幅に減る。

一方、差動増幅器１０１の非反転入力端子の電圧は下がり、差動増幅器１０１の出力端子１０７の電圧も下がり、電流が少し流れるようになって、最終的に、ＭＯＳトランジスタ１０３、１０４の電流量が同じになったところで安定状態になる。
ただし、そのオフセットが大きい場合には、ＭＯＳトランジスタ１０３、１０４に流れる電流はオフ状態で安定することがある。

ここで、差動増幅器１０１、１０２の出力端子１０７、１０８の電圧差について考えてみると、オフセットが１０〔ｍＶ〕で差動増幅器１０１、１０２のゲインが１００倍の時には、その出力電圧差は本来の設計値より１〔Ｖ〕大きくなるため、出力増幅部に流れる電流は極めて少ない値またはゼロになる。電流が少ない状態では、ＭＯＳトランジスタのｇｍ値も非常に小さい値になり位相シフトが大きくなり、結果的に回路は不安定で発振を起こすことになる。

次に、差動増幅器１０１にオフセット電圧が−１０〔ｍＶ〕ある場合について説明する。差動増幅器１０１のゲインを低めに見積もって１００倍とすると、その出力はオフセットがゼロの場合に比べて１〔Ｖ〕だけ負の電源であるＶｓｓの方向へずれる。この場合、Ｐ型のＭＯＳトランジスタ１０３は大きくオンした状態になり、一方、Ｎ型のＭＯＳトランジスタ１０４は本来の設定値の電流が流れることになり、電流がアンバランスになる。このアンバランスは負帰還の作用により、それぞれの電流が等しくなるように差動増幅器１０１、１０２のそれぞれの出力電圧は再調整される。

ただし、それぞれの出力電圧差は本来の設計値より１〔Ｖ〕小さくなるため、出力増幅部に流れる電流は極めて大きい値になる。その電流が大きいと、外部負荷を駆動しない時でも多くの電流が流れることになり、プッシュプル増幅器を用いる意味がなくなる。
以上の説明からわかるように、図６に示す従来のプッシュプル増幅器では、オフセットが本来の値より正に大きくなっても、あるいは負に大きくなっても上記のような不具合が発生する。

次に、従来の第２のプッシュプル増幅器の回路例として、図７に示すものが知られている（特許文献１参照）。このプッシュプル増幅器は、図５、図６の増幅器で不具合を生じさせていたオフセットの影響を排除するようにしたものである。以下、その回路および動作について説明する。
そのプッシュプル増幅回路は、図７に示すように、差動増幅器１と、差動増幅器２と、Ｐ型のＭＯＳトランジスタ１２３およびＮ型のＭＯＳトランジスタ１２４からなる出力増幅部１５と、オフセット制御部１７と、反転入力端子５と、非反転入力端子６と、出力端子９と、を備えている。

差動増幅器１は、非反転入力端子（＋）、反転入力端子（−）、出力端子７を有し、その非反転入力端子が反転入力端子５に接続され、その反転入力端子が非反転入力端子６に接続され、出力端子７がＭＯＳトランジスタ１２３のゲートに接続されている。さらに、差動増幅器１は、オフセット電圧を調整するためのオフセット調整端子１０を有する。
差動増幅器２は、非反転入力端子（＋）、反転入力端子（−）、出力端子８を有し、その非反転入力端子が反転入力端子５に接続され、その反転入力端子が非反転入力端子６に接続され、出力端子８がＭＯＳトランジスタ１２４のゲートに接続されている。

出力増幅部１５は、互いに極性の異なる相補型のＭＯＳトランジスタ１２３、１２４からなり、ＭＯＳトランジスタ１２３、１２４は差動増幅器１、２の各出力信号を入力してプッシュプル動作を行うようになっている。
このため、Ｐ型のＭＯＳトランジスタ１２３のゲートには差動増幅器１の出力電圧が供給され、そのソースには正の電源電圧Ｖｄｄが供給されるようになっている。また、Ｎ型のＭＯＳトランジスタ１２４のゲートには差動増幅器２の出力電圧が供給され、そのソースには負の電源電圧Ｖｓｓが供給されるようになっている。さらに、ＭＯＳトランジス１２３のドレインとＭＯＳトランジスタ１２４のドレインとが接続され、その共通接続部が出力端子９に接続されている。

オフセット制御部１７は、差動増幅器１または差動増幅器２に発生するオフセット電圧を調整して出力電圧を基準電圧にするものである。このため、オフセット制御部１７は、図７に示すように、差動増幅器１の出力電圧Ｖ１と差動増幅器２の出力電圧Ｖ２との減算を行う減算回路１１と、この減算回路１１の出力電圧Ｖ３と基準電圧供給端子１６に供給される基準電圧Ｖｒｅｆとの減算を行う減算回路１３と、この減算回路１３の出力電圧を増幅する増幅回路１４とを備え、増幅回路１４の出力電圧を差動増幅器１のオフセット調整端子１０に供給するようになっている。

次に、差動増幅器１または差動増幅器２として使用される回路の具体的な構成について、図８を参照して説明する。
図８に示す差動増幅器は、図示のように、差動対を構成する入力用のＮ型のＭＯＳトランジスタ１４１、１４２と、カレントミラー回路を構成し能動負荷として機能するＰ型のＭＯＳトランジスタ１４３、１４４と、ＭＯＳトランジスタ１４１、１４２に定電流を供給する電流源として機能するＮ型のＭＯＳトランジスタ１４０とを備えている。

さらに詳述すると、ＭＯＳトランジスタ１４１、１４２の各ゲートは、非反転入力端子１４５および反転入力端子１４６にそれぞれ接続されている。また、ＭＯＳトランジスタ１４１、１４２の各ソースは共通接続され、その共通接続部がＭＯＳトランジスタ１４０を介して負の電源Ｖｓｓに接続され、または接地されている。ＭＯＳトランジスタ１４０のゲートはバイアス供給端子１４９に接続され、そのバイアス供給端子１４９にバイアス電圧が供給され、そのバイアス電圧の値によりＭＯＳトランジスタ１４０に流れる電流値を任意に設定できるようになっている。

ＭＯＳトランジスタ１４３、１４４の各ゲートは共通接続され、その共通接続部がＭＯＳトランジスタ１４３、１４１の各ドレインに接続されている。また、ＭＯＳトランジスタ１４４のドレインはＭＯＳトランジスタ１４２のドレインに接続され、その共通接続部が出力端子１５０に接続されている。ＭＯＳトランジスタ１４３、１４４の各ソースには正の電源Ｖｄｄに接続されている。

さらに、ＭＯＳトランジスタ１４３のウエルは、そのウエル電圧を制御する端子１４７に接続され、その端子１４７には所定の固定電圧が供給されるようになっている。また、ＭＯＳトランジスタ１４４のウエルは、ウエル電圧を制御する端子１４８に接続され、その端子１４８には図７に示す増幅回路１４の出力電圧Ｖ５が供給されるようになっている。

次に、このような構成からなる従来の第２のプッシュプル増幅器の動作について、図７を参照して説明する。
いま、図７に示すように差動増幅器１の出力電圧をＶ１、差動増幅器２の出力電圧をＶ２、減算回路１１の出力電圧をＶ３、減算回路１３の出力電圧をＶ４、増幅回路１４の出力電圧をＶ５とすると、以下のような（１）式〜（３）式が成立する。
Ｖ３＝Ｖ１−Ｖ２ ・・・（１）
Ｖ４＝Ｖ３−Ｖｒｅｆ・・・（２）
Ｖ５＝Ａ・Ｖ４ ・・・（３）
但し、（３）式において、Ａは増幅回路１４のゲイン（利得）であり、理想的には無限の値をとる。

（１）式〜（３）式により、次の（４）式が成立する。
Ｖ５＝Ａ｛（Ｖ１−Ｖ２）−Ｖｒｅｆ｝・・・（４）
また、差動増幅器１のオフセット調整端子１０に入力される電圧Ｖ５と、差動増幅器１の出力電圧Ｖ１との関係式が、次の（５）式のように反転の関係にあるとする。
Ｖ１＝−Ｂ・Ｖ５ ・・・（５）
ここで、Ｂは正の定数である。

ところで、差動増幅器１と差動増幅器２の出力の電圧差である（Ｖ１−Ｖ２）が基準電圧Ｖｒｅｆよりも大きな場合、（４）式により増幅回路１４の出力電圧Ｖ５はより大きくなり、（５）式により差動増幅器１の出力電圧Ｖ１は下がる。
また逆に、その電圧差（Ｖ１−Ｖ２）が基準電圧Ｖｒｅｆよりも小さい場合、（４）式により増幅回路１４の出力電圧Ｖ５はより小さくなり、（５）式により差動増幅器１の出力電圧Ｖ１は上がる。

このような動作により、上記のゲインＡとゲインＢの積である（Ａ・Ｂ）が十分大きい場合には、電位差（Ｖ１−Ｖ２）は基準電圧Ｖｒｅｆに等しくなる。
これを式によって説明すると、上記の（Ａ・Ｂ）が十分に大きいと、（４）式の右辺はゼロとなるため、次の（６）式が得られる。
（Ｖ１−Ｖ２）−Ｖｒｅｆ＝０ ・・・（６）

すなわち、オフセット制御部１７は、次の（７）式になるような制御を行う。
Ｖ１−Ｖ２＝Ｖｒｅｆ ・・・（７）
従って、オフセット制御部１７は、差動増幅器１と差動増幅器２の出力の電圧差である（Ｖ１−Ｖ２）の値が基準電圧Ｖｒｅｆに等しくなるような制御を行う。
以上の説明は、図７に示すようにオフセット調整端子１０が差動増幅器１にある場合だが、そのオフセット調整端子１０が差動増幅器２にある場合にも全く同じ作用をする。

次に、差動増幅器１または差動増幅器２において、オフセットを調整する方法について図８を参照して説明する。
まず、図８に示す負荷用のＰ型のＭＯＳトランジスタ１４３、１４４のウエル電圧の制御について説明する。いま、ウエル電圧Ｖｗとソース電圧Ｖｓの差の電圧をＶｓｗ＝Ｖｓ−Ｖｗとすると、ＭＯＳトランジスタのしきい値ＶｔｈｐとＶｓｗの間には、次の（８）式のような関係式が一次近似として成立する。
Ｖｔｈｐ＝Ｖｔｈｏ＋γ・Ｖｓｗ ・・・（８）
ここで、ＶｔｈｏはＶｓｗ＝０のときのしきい値で、γは比例定数で通常は０．１〜０．５程度の値になる。

（８）式によれば、ウエル電圧Ｖｗが変化すると、ＭＯＳトランジスタのしきい値Ｖｔｈｐが変化することになる。このため、差動増幅器１において、一対からなるＭＯＳトランジスタ１４３、１４４のしきい値に差が生ずると、オフセットが発生することが知られている（Ｐ．Ｒ．グレイ、Ｐ．Ｊ．フルスト、Ｒ．Ｇ．メイヤー著、浅田邦博、永田譲監訳アナログ集積回路設計技術 上巻、第４版 培風館 ５０８ページ）。

ところが、Ｐ型のＭＯＳトランジスタ１４３、１４４のいずれか一方のウエル電圧を固定値に設定し、他方のウエル電圧を可変制御することで、オフセット電圧を制御することが可能になる。
そこで、図８に示す差動増幅器１では、ＭＯＳトランジスタ１４３のウエルと接続する端子１４７にはウエル電圧として固定の電圧値を供給し、ＭＯＳトランジスタ１４４のウエルと接続する端子１４８にはウエル電圧として可変電圧を供給するようにした。

この場合、端子１４８の電圧が端子１４７の電圧より高くなると、（８）式によりＭＯＳトランジスタ１４４のしきい値は負側に大きくなり、ＭＯＳトランジスタ１４４に流れる電流がＭＯＳＦＥＴ１４３に流れる電流よりも減少して、出力端子１５０の電圧は下がる。逆に、端子１４８の電圧が端子１４７の電圧より低くなると、ＭＯＳトランジスタ１４４のしきい値は負側に小さくなり、ＭＯＳトランジスタ１４４に流れる電流がＭＯＳＦＥＴ１４３に流れる電流よりも増加して、出力端子１５０の電圧は上がる。

結果として、図５に示す従来のプッシュプル増幅器では、差動増幅器１０１または差動増幅器１０２において発生するオフセットによって、出力増幅部のＭＯＳトランジスタ１０３、１０４の電流が設計値よりも過剰に流れたり、逆にわずかしか流れなくなるという不具合があった。
しかし、図７に示す従来の第２のプッシュプル増幅器によれば、差動増幅器１または差動増幅器２においてオフセット電圧が発生しても、出力電圧差をいつも一定に制御できるので、出力増幅部１５のＭＯＳトランジスタ１２３、１２４の無負荷時電流をいつも一定に保つことができる。

ところで、図７の回路において、出力増幅部のトランジスタ１２３、および１２４はＭＯＳＦＥＴを使用しているが、より高い電流駆動能力を持たせるために図９のようにバイポーラトランジスタに置き換えることができる。
図９の回路の構成は、出力増幅部１５に使用されているトランジスタ１５３および１５４がＭＯＳトランジスタからバイポーラトランジスタに置き換えられている点を除けば、図７の回路構成と同じである。

しかしながら、図９の回路では以下のような問題がある。すなわち、トランジスタ１５３、１５４に流れる駆動電流であるエミッタ・コレクタ間に流れる電流Ｉｃｅは、出力状態に応じて変動する。そのエミッタ・コレクタ電流Ｉｃｅが変動すると、ベース電流Ｉｂｅも同時に変動する。ベース電流は差動増幅器１、２から供給されている。差動増幅器はベース電流を供給する時、非反転入力端子（＋）と反転入力端子（−）において電圧差が必要になる。この電圧差は図９の演算増幅器のオフセット電圧として現れてくる。そしてベース電流が変動すると差動増幅器１、２のオフセット電圧が出力状態によって変動する。

このオフセット電圧の動きについて、図１０を参照して説明する。
図１０（ａ）はプッシュプル増幅器の出力電流を示している。図１０（ｂ）は出力増幅部１５のｎｐｎトランジスタ１５４を流れる電流、図１０（ｃ）はｐｎｐトランジスタ１５３を流れる電流を示している。図１０（ｄ）はｎｐｎトランジスタ１５４のベース電流（差動増幅器２のオフセット電圧）の様子を示している。すなわち、出力電流が大きい所では、オフセット電圧も大きく変化している。同様に、図１０（ｅ）はｐｎｐトランジスタ１５３のベース電流（差動増幅器１のオフセット電圧）の様子を示している。

なお、図１０において出力電流以外は符号は正とすべきであるが、わかりやすくするため、出力電流と同じ符号としている。またベース電流はコレクタ電流に比べてはるかに小さいが（Ｉｅｃ＝β・Ｉｂｅ）、実際の場合よりも大きめに図示している。すなわち、出力電流が大きい所では、オフセット電圧も大きく変化している。オフセット電圧が変動することで、歪が発生するという問題が出てくる。
ところで、オフセット制御部１７（増幅回路１４）の働きで、出力電流変化に伴うオフセット電圧を補正することは可能である。しかし、オフセット制御部１７は、本来、差動増幅器１、２が有する固有のＤＣオフセット電圧を補正すること目的としており、出力信号の変化に追随させてオフセットを補正することは簡単ではない。

さらに、差動増幅器１、２が供給または吸い込むベース電流が大きい場合、オフセットを補正するための増幅回路１４の出力電圧Ｖ５が適正な電圧範囲を超えるという問題もある。例えば、図８において、オフセットを調整する端子１４７または１４８の電圧がＶｄｄに到達して調整できなくなるとか、または逆にＶｄｄ−０．７Ｖ以下になるとＭＯＳトランジスタ１４３、１４４のソース・ウエル間の寄生ダイオードが順方向でオンして、制御が効かなくなる。
Ｐ．Ｒ．グレイ、Ｐ．Ｊ．フルスト、Ｒ．Ｇ．メイヤー著 浅田邦博、永田譲監訳 アナログ集積回路設計技術 上巻 培風館 ４５１ページ 特開２００６−５６４８号公報

そこで、本発明の目的は、上記の点に鑑み、低消費電流で高い出力電流が可能であって、しかも、出力増幅器を構成するトランジスタのベース電流変化によって発生するオフセットの影響を排除できるプッシュプル増幅器を提供することにある。

上記課題を解決して本発明の目的を達成するために、請求項に係る各発明は以下のように構成した。
すなわち、請求項１に係る発明は、非反転入力端子、反転入力端子、および出力端子をそれぞれ有する第１差動増幅器および第２差動増幅器と、前記第１差動増幅器および前記第２差動増幅器の後段にそれぞれ接続される第１電圧バッファおよび第２電圧バッファと、互いに極性の異なる相補型のバイポーラトランジスタからなり、前記各トランジスタのベースに前記第１電圧バッファおよび前記第２電圧バッファの各出力信号を入力してプッシュプル動作を行う出力増幅部と、前記第１電圧バッファの出力信号と前記第２電圧バッファの出力信号とのレベル差を求め、この求めたレベル差と所定の基準値との差に応じた制御信号を生成するオフセット制御部と、を備え、前記第１差動増幅器および前記第２差動増幅器のうちの少なくとも一方の差動増幅器がオフセットを調整するためのオフセット調整端子を有し、前記オフセット制御部が生成する制御信号を前記オフセット調整端子に供給するようにした。

請求項２に係る発明は、請求項１に記載のプッシュプル増幅器において、前記オフセット調整端子を有する差動増幅器は、入力用のＭＯＳトランジスタ対を有し、そのＭＯＳトランジスタ対の一方のウエルに基準電圧を供給するようにし、他方のウエルに前記オフセット調整端子を接続するようにした。
請求項３に係る発明は、請求項１に記載のプッシュプル増幅器において、前記オフセット調整端子を有する差動増幅器は、負荷となるＭＯＳトランジスタ対を有し、そのＭＯＳトランジスタ対の一方のウエルに基準電圧を供給するようにし、他方のウエルに前記オフセット調整端子を接続するようにした。

請求項４に係る発明は、請求項１、請求項２または請求項３に記載のプッシュプル増幅器において、前記電圧バッファがソースフォロワである。
請求項５に係る発明は、請求項１、請求項２または請求項３に記載のプッシュプル増幅器において、前記電圧バッファがボルテージフォロワである。
請求項６に係る発明は、請求項１乃至請求項５のうちの何れかに記載のプッシュプル増幅器において、前記オフセット制御部は、前記第１電圧バッファの出力電圧と前記第２電圧バッファの出力電圧との差の電圧を求める第１減算回路と、前記第１減算回路の出力電圧と所定の基準電圧とのレベル差を求める第２減算回路と、前記第２減算回路の出力電圧を増幅する増幅回路とからなる。

このような構成からなる本発明によれば、低消費電流でかつ大電流駆動能力を有し、かつ、差動増幅器で発生するオフセットの影響を排除することができるので、効率が良く、バイポーラトランジスタのベース電流の変動の影響がないプッシュプル増幅器を提供できる。

以下、本発明の実施の形態について図面を参照して説明する。
図１は、本発明のプッシュプル増幅器の実施形態の構成を示すブロック図である。
この実施形態は、図１に示すように、差動増幅器１と、差動増幅器２と、電圧バッファ１８、１９と、ｐｎｐ型のバイポーラトランジスタ３およびｎｐｎ型のバイポーラトランジスタ４からなる出力増幅部１５と、オフセット制御部１７と、反転入力端子５と、非反転入力端子６と、出力端子９と、を備えている。

差動増幅器１は、非反転入力端子（＋）、反転入力端子（−）、および出力端子７を有し、その非反転入力端子が反転入力端子５に接続され、その反転入力端子が非反転入力端子６に接続され、出力端子７が後段の電圧バッファ１８の入力端子に接続されている。さらに、差動増幅器１は、オフセット電圧を調整するためのオフセット調整端子１０を有する。

差動増幅器２は、非反転入力端子（＋）、反転入力端子（−）、および出力端子８を有し、その非反転入力端子が反転入力端子５に接続され、その反転入力端子が非反転入力端子６に接続され、出力端子８が後段の電圧バッファ１９の入力端子に接続されている。
ここで、差動増幅器１がオフセット調整端子１０を有するようにしたが、そのオフセット調整端子１０は差動増幅器１、２のうちの少なくとも一方が有していれば良い。

電圧バッファ１８、１９は、出力端子９に低インピーダンス負荷があっても、差動増幅器１、２の出力電圧の損失が無視できるようにしたものであり、そのゲインについては如何なる数値であるかについては、その回路の安定性等含めた特性に問題がなければ特に拘らない。

この例では、動作を簡単に説明するために電圧バッファ１８、１９のゲインは１倍とする。電圧バッファ１８、１９の入力電圧Ｖ６、Ｖ７と出力電圧Ｖ１、Ｖ２の関係は、次式で表すことができる。
Ｖ１＝Ｖ６＋Ｖａ・・・（９）
Ｖ２＝Ｖ７＋Ｖｂ・・・（１０）
ここでＶａ、Ｖｂは一定の値である。

出力増幅部１５は、互いに極性の異なるｐｎｐバイポーラトランジスタ３と、ｎｐｎバイポーラトランジスタ４とからなり、バイポーラトランジスタ３、４は電圧バッファ１８、１９の各出力信号を入力してプッシュプル動作を行うようになっている。
このため、ｐｎｐバイポーラトランジスタ３のベースには電圧バッファ１８の出力電圧が供給され、そのエミッタには正の電源電圧Ｖｄｄが供給されるようになっている。また、ｎｐｎバイポーラトランジスタ４のベースには電圧バッファ１９の出力電圧が供給され、そのエミッタには負の電源電圧Ｖｓｓが供給されるようになっている。さらに、ｐｎｐバイポーラトランジスタ３のコレクタとｎｐｎバイポーラトランジスタ４のコレクタとが接続され、その共通接続部が出力端子９に接続されている。

オフセット制御部１７は、差動増幅器１または差動増幅器２に発生するオフセット電圧を調整して出力電圧を基準電圧にするものである。このため、オフセット制御部１７は、図１に示すように、電圧バッファ１８の出力電圧Ｖ１と電圧バッファ１９の出力電圧Ｖ２との減算を行う減算回路１１と、この減算回路１１の出力電圧Ｖ３と基準電圧供給端子１６に供給される所定の基準電圧Ｖｒｅｆとの減算を行う減算回路１３と、この減算回路１３の出力電圧Ｖ４を増幅する増幅回路１４とを備え、増幅回路１４の出力電圧を差動増幅器１のオフセット調整端子１０に供給するようになっている。

以上のように、この実施形態では、電圧バッファ１８、１９をバイポーラトランジスタ３、４のベースに接続するようにした。このため、出力電流（出力負荷電流）の変化に応じてそのバイポーラトランジスタ３、４のベース電流が変化しても、差動増幅器１、２の出力電圧Ｖ６、Ｖ７は変化することはないし、さらに、電圧バッファ１８、１９の出力電圧Ｖ１、Ｖ２は（９）式、（１０）式によりベース電流の大小によって変化することがない。

従って、出力増幅部１５にバイポーラトランジスタ３、４を用いた場合でも、電圧バッファ１８、１９の作用により差動増幅器１、２のオフセット電圧が出力電流によって非定常的に変化することがない。
また、オフセット制御部１７は、図７に示すオフセット制御部１７と同様の機能を発揮することができる。すなわち、図１に示すオフセット制御部１７は、差動増幅器１、２のオフセット電圧のみを制御するので、電圧バッファ１８、１９の出力電圧差Ｖ１−Ｖ２は（７）式によって常に一定に保つことが出来る。

次に、図１に示すオフセット制御部１７の具体的な回路例を図２に示す。
このオフセット制御部１７は、図２に示すように、２つの非反転入力端子２３、２５、２つの反転入力端子２４、２６、および１つの出力端子２７を有する４入力１出力の差動増幅器２２からなる。ここで、この差動増幅器２２は、図１に示す減算回路１１、１３および増幅回路１４の各機能を有するものである。

差動増幅器２２の非反転入力端子２３に電圧バッファ１８の出力電圧Ｖ１が供給され、差動増幅器２２の反転入力端子２４に電圧バッファ１９の出力電圧Ｖ２が供給されるようになっている。また、差動増幅器２２の非反転入力端子２５に第２基準電圧Ｖｒｅｆ２が供給されるようになっており、差動増幅器２２の反転入力端子２６に第１基準電圧Ｖｒｅｆ１が供給されるようになっている。

このような構成からなる差動増幅器２１では、出力電圧と入力電圧の関係は、以下の（１１）式のように表すことができる（Ｅ．Ｓａｃｋｉｎｇｅｒ、Ｗ．Ｇｕｇｇｅｎｂｕｈｌ著 ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ
１９８７年 ２２巻 ２号 ２８７ページ）。
Ｖ６＝Ａ・（Ｖ１−Ｖ２６−Ｖ２＋Ｖ２５）・・・（１１）

但し、Ｖ６は差動増幅器２２の出力端子２７の出力電圧、Ｖ１は電圧バッファ１８の出力電圧であって差動増幅器２２の非反転入力端子２３に入力される電圧、Ｖ２は電圧バッファ１９の出力電圧であって差動増幅器２２の反転入力端子２４に入力される電圧である。また、Ｖ２５は差動増幅器２２の非反転入力端子２５に入力される電圧、Ｖ２６は差動増幅器２２の反転入力端子２６に入力される電圧である。さらに、Ａは差動増幅器２２のゲインである。

ここで、Ｖ２６として第１基準電圧Ｖｒｅｆ１を用い、Ｖ２５としてその第２基準電圧Ｖｒｅｆ２を用いると、（１１）式は次の（１２）式のようになる。
Ｖ６＝Ａ・（Ｖ１−Ｖｒｅｆ１−Ｖ２＋Ｖｒｅｆ２）・・・（１２）
（１２）式においてＡが十分大きいとすると、次の（１３）式で表すことができる。
Ｖ１−Ｖ２＝Ｖｒｅｆ１−Ｖｒｅｆ２・・・（１３）

これは式（７）において、基準電圧Ｖｒｅｆの代わりに基準電圧（Ｖｒｅｆ１−Ｖｒｅｆ２）を用いた場合に相当している。従って、図２に示す差動増幅器２２は、図１に示す減算回路１１、１３と増幅回路１４からなるオフセット制御部１７を具現化した一例の回路であることがわかる。
そのオフセット制御部１７によってオフセット電圧が調整される図１に示す差動増幅器１の回路例としては、既に説明した図８に示す回路を使用できる。この場合、負荷となるＭＯＳトランジスタ１４３、１４４以外のＭＯＳトランジスタ１４０、１４１、１４２は、ＭＯＳＦＥＴ以外のトランジスタ、例えばバイポーラトランジスタを使用しても構わない。それは増幅器としての機能は変わらないからである。

図１に示す差動増幅器１として図８に示す回路を使用する場合には、負荷となるＭＯＳトランジスタ１４３、１４４のうち、ＭＯＳトランジスタ１４３のウエルに所定の固定電圧を供給し、ＭＯＳトランジスタ１４４のウエルに図１のオフセット制御部１７の増幅回路１４の出力電圧Ｖ５を供給する。

次に、図１に示す差動増幅器１または差動増幅器２の具体的な回路の他の構成例について、図１１を参照して説明する。
図１１に示す差動増幅器は、図示のように、差動対を構成する入力用のＰ型のＭＯＳトランジスタ６１、６２と、カレントミラー回路を構成し能動負荷として機能するＮ型のＭＯＳトランジスタ６３、６４と、ＭＯＳトランジスタ６１、６２に定電流を供給する電流源として機能するＰ型のＭＯＳトランジスタ６０と、を備えている。

図１１に示す差動増幅器と図８に示す差動増幅器の差異は、図８では定電流源用のＭＯＳトランジスタ１４０がＮ型、入力用のＭＯＳトランジスタ１４１、１４２がＮ型、負荷用のＭＯＳトランジスタ１４３、１４４がＰ型であるのに対し、図１１では定電流源用のＭＯＳトランジスタ６０がＰ型、入力用のＭＯＳトランジスタ６１、６２がＰ型、負荷用のＭＯＳトランジスタ６３、６４がＮ型とした点である。

また、図８では負荷用のＭＯＳトランジスタ１４３、１４４のウエルの各電圧を制御するようにしたが、図１１では入力用のＭＯＳトランジスタ６１、６２のウエルの各電圧を制御するようにした点が異なる。このため、ＭＯＳトランジスタ６１のウエルは、ウエル電圧を制御する端子６７に接続され、その端子６７には所定の固定電圧が供給されるようになっている。また、ＭＯＳトランジスタ６２のウエルは、ウエル電圧を制御する端子６８に接続され、その端子６８には増幅回路１４の出力電圧Ｖ５が供給されるようになっている。

また、非反転入力端子６５および反転入力端子６６は、ＭＯＳトランジスタ６１、６２の各ゲートにそれぞれ接続されている。さらに、出力端子７０はＭＯＳトランジスタ６２のドレインとＭＯＳトランジスタ６４のドレインとが接続される共通接続部に接続されている。また、ＭＯＳトランジスタ６０のゲートはバイアス供給端子６９に接続され、そのバイアス供給端子６９にバイアス電圧が供給され、そのバイアス電圧の値によりＭＯＳトランジスタ６０に流れる電流値を任意に設定できるようになっている。

このような構成からなる図１１に示す差動増幅器によれば、図８に示す差動増幅器と同様に、ＭＯＳトランジスタ６１、６２のウエルに供給するウエル電圧を制御することで、一対からなるＭＯＳトランジスタ６１、６２のしきい値電圧に差が生じてオフセットが発生することは同じである（上記の文献参照：Ｐ．Ｒ．グレイ、Ｐ．Ｊ．フルスト、Ｒ．Ｇ．メイヤー著、浅田邦博、永田譲監訳アナログ集積回路設計技術 上巻、第４版 培風館 ５０８ページ）。

次に、図１に示す電圧バッファ１８、１９の第１の具体的な回路構成について、図３を参照して説明する。
電圧バッファ１８は、図３（ａ）に示すように、２つのＰ型のＭＯＳトランジスタ３０、３１が直列に接続するように構成されている。ＭＯＳトランジスタ３１のゲート端子は入力端子３７に接続され、ＭＯＳトランジスタ３１のソース端子が出力端子２０に接続されている。ＭＯＳトランジスタ３０のゲート３２には一定の電圧が供給されており、その結果、ＭＯＳトランジスタ３０は定電流源として機能する。

電圧バッファ１９は、図３（ｂ）に示すように、２つのＮ型のＭＯＳトランジスタ３３、３４が直列に接続するように構成されている。ＭＯＳトランジスタ３３のゲート端子は入力端子３８に接続され、ＭＯＳトランジスタ３３のソース端子が出力端子２１に接続されている。ＭＯＳトランジスタ３４のゲート３５には一定の電圧が供給されており、その結果、ＭＯＳトランジスタ３４は定電流源として機能する。
これら図３（ａ）、（ｂ）のような構成からなる電圧バッファ回路は、ソースフォロワという名称で一般に知られている。

次に、図１に示す電圧バッファ１８、１９として図３（ａ）、（ｂ）の回路を使用した場合の作用について説明する。
図１の回路において、出力端子９に電流を供給する場合には、ｐｎｐトランジスタ３は出力電流に応じたコレクタ電流Ｉｃｅを流すために、それに応じてベース電流Ｉｂｅも流すことになる。ベース電流Ｉｂｅは電圧バッファ１８の出力端子２０から電圧バッファ１８の内側に吸い込まれる。この時、ベース電流Ｉｂｅが流れ込む分だけ余分にＭＯＳトランジスタ３１のゲート・ソース間電圧Ｖｇｓが大きくなる。

ここで、そのＭＯＳトランジスタ３１のサイズを大きくし、かつ定電流源であるＭＯＳトランジスタ３０から流れる電流を大きく設定しておけば、ベース電流Ｉｂｅが変化しても、ゲート・ソース間電圧Ｖｇｓは殆ど変化しないので、図３（ａ）に示す回路はほぼ理想的にバッファ回路として働くことになる。
なお、ｎｐｎトランジスタ４と図３（ｂ）に示す回路の関係についても、上記の場合と同様である。

次に、図１に示す電圧バッファ１８、１９の第２の具体的な回路構成について、図４を参照して説明する。
図４の回路は、ＭＯＳトランジスタ４０〜４４から構成される差動増幅部と、ＭＯＳトランジスタ４５、４６から構成される出力増幅部と、位相補償用の抵抗４７および容量４８とを備えたよく知られた演算増幅器であって、入力用のＭＯＳトランジスタのゲート端子に相当する反転入力端子と出力端子５０を接続したボルテージフォロワ回路である。

このようなボルテージフォロワ回路は、電圧バッファの代表的な回路であり、図１の電圧バッファ１８、１９に用いることで、バイポーラトランジスタ３、４のベース電流が大きく変化しても、常に入力端子４９の入力電圧Ｖｉｎと出力端子５０の出力電圧Ｖｏｕｔの関係式は以下のように表すことができる。
Ｖｏｕｔ＝Ｖｉｎ・・・（１４）
すなわち、電圧バッファ１８、１９としてボルテージフォロワ回路を用いることで、出力増幅部１５におけるバイポーラトランジスタ３、４のベース電流が増減することによって発生するオフセットの影響を排除することができる。

本発明のプッシュプル増幅器は、差動増幅器にオフセットが生じてもオフセットを自己補償して２つの差動増幅器の出力電位差を一定にする機能があるため、低消費電流でありながら大電流駆動能力を有する効果がある。

本発明のプッシュプル増幅器の実施形態の全体構成を示すブロック図である。 図１に示すオフセット制御部に使用される回路を示す回路図である。 図１に示す電圧バッファに使用される回路を示す回路図である。 図１に示す電圧バッファに使用される他の回路を示す回路図である。 従来のプッシュプル増幅器の一例の回路図である。 従来のプッシュプル増幅器をボルテージフォロワ構成にした例を示す回路図である。 従来のプッシュプル増幅器の２例目の回路図である。 差動増幅器に使用される回路を示す回路図である。 従来のプッシュプル増幅器の２例目の回路において、バイポーラトランジスタを使用した時の回路図である。 プッシュプル増幅器の出力電流と出力増幅部のｐｎｐおよびｎｐｎトランジスタを流れる電流の関係を示す図である。 実施形態の差動増幅器に使用される他の回路を示す回路図である。

符号の説明

１、２ 差動増幅器
３ ｐｎｐバイポーラトランジスタ
４ ｎｐｎバイポーラトランジスタ
１１、１３ 減算回路
１０ オフセット調整端子
１４ 増幅回路
１５ 出力増幅部
１７ オフセット制御部
１８、１９ 電圧バッファ

Claims (6)

1. 非反転入力端子、反転入力端子、および出力端子をそれぞれ有する第１差動増幅器および第２差動増幅器と、
   前記第１差動増幅器および前記第２差動増幅器の後段にそれぞれ接続される第１電圧バッファおよび第２電圧バッファと、
   互いに極性の異なる相補型のバイポーラトランジスタからなり、前記各トランジスタのベースに前記第１電圧バッファおよび前記第２電圧バッファの各出力信号を入力してプッシュプル動作を行う出力増幅部と、
   前記第１電圧バッファの出力信号と前記第２電圧バッファの出力信号とのレベル差を求め、この求めたレベル差と所定の基準値との差に応じた制御信号を生成するオフセット制御部と、を備え、
   前記第１差動増幅器および前記第２差動増幅器のうちの少なくとも一方の差動増幅器がオフセットを調整するためのオフセット調整端子を有し、前記オフセット制御部が生成する制御信号を前記オフセット調整端子に供給するようにしたことを特徴とするプッシュプル増幅器。
2. 前記オフセット調整端子を有する差動増幅器は、入力用のＭＯＳトランジスタ対を有し、そのＭＯＳトランジスタ対の一方のウエルに基準電圧を供給するようにし、他方のウエルに前記オフセット調整端子を接続するようにしたこと特徴とする請求項１に記載のプッシュプル増幅器。
3. 前記オフセット調整端子を有する差動増幅器は、負荷となるＭＯＳトランジスタ対を有し、そのＭＯＳトランジスタ対の一方のウエルに基準電圧を供給するようにし、他方のウエルに前記オフセット調整端子を接続するようにしたこと特徴とする請求項１に記載のプッシュプル増幅器。
4. 前記電圧バッファがソースフォロワであることを特徴とする請求項１、請求項２または請求項３に記載のプッシュプル増幅器。
5. 前記電圧バッファがボルテージフォロワであることを特徴とする請求項１、請求項２または請求項３に記載のプッシュプル増幅器。
6. 前記オフセット制御部は、
   前記第１電圧バッファの出力電圧と前記第２電圧バッファの出力電圧との差の電圧を求める第１減算回路と、
   前記第１減算回路の出力電圧と所定の基準電圧とのレベル差を求める第２減算回路と、
   前記第２減算回路の出力電圧を増幅する増幅回路とからなることを特徴とする請求項１乃至請求項５のうちのいずれかに記載のプッシュプル増幅器。

Images