WO2018146965A1 - 半導体装置、および半導体装置の製造方法 - Google Patents
半導体装置、および半導体装置の製造方法 Download PDFInfo
- Publication number
- WO2018146965A1 WO2018146965A1 PCT/JP2017/046637 JP2017046637W WO2018146965A1 WO 2018146965 A1 WO2018146965 A1 WO 2018146965A1 JP 2017046637 W JP2017046637 W JP 2017046637W WO 2018146965 A1 WO2018146965 A1 WO 2018146965A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- substrate
- chip
- semiconductor device
- wiring layer
- hole via
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 123
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 153
- 238000010030 laminating Methods 0.000 claims abstract description 10
- 230000000149 penetrating effect Effects 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 32
- 230000004888 barrier function Effects 0.000 claims description 17
- 238000005498 polishing Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 141
- 239000011229 interlayer Substances 0.000 description 38
- 230000001681 protective effect Effects 0.000 description 17
- 239000000463 material Substances 0.000 description 13
- 230000003287 optical effect Effects 0.000 description 13
- 230000008569 process Effects 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- 239000011521 glass Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000000227 grinding Methods 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000010292 electrical insulation Methods 0.000 description 7
- 239000012212 insulator Substances 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000004952 Polyamide Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 230000001151 other effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 150000003377 silicon compounds Chemical class 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/1469—Assemblies, i.e. hybrid integration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
Definitions
- the present disclosure relates to a semiconductor device and a method for manufacturing the semiconductor device.
- WLCSP wafer level chip scale package
- Patent Document 1 in a semiconductor image sensor, a pixel array is formed on the surface of the device substrate, and then an opening is provided on the back surface of the device substrate to electrically connect with the wiring layer of the pixel array. Forming an electrode is disclosed.
- Patent Document 1 when the opening is provided on the back surface of the device substrate, it is necessary to align the position of the wiring layer provided in the device substrate with the opening. I had to make a large opening in anticipation. Therefore, in the technique described in Patent Document 1, there is a limit to miniaturization of an electrode or a terminal for extracting an electric signal from the device substrate.
- the present disclosure proposes a new and improved semiconductor device and a method for manufacturing the semiconductor device, in which a terminal for extracting an electric signal from a chip on which various semiconductor elements are mounted can be formed more finely.
- the first substrate is formed by stacking the first wiring layer, the first chip including the sensor element, the second substrate and the second wiring layer are stacked, and the first wiring layer is formed. And the second chip bonded to the first chip so that the second wiring layer is opposed to each other, and the second chip is electrically connected to the second wiring layer and penetrates the second substrate.
- a semiconductor device including at least one or more through-hole vias protruding from a surface of the second chip facing a surface on which chips are stacked.
- the first substrate and the first wiring layer are stacked to form the first chip including the sensor element, and the second substrate and the second wiring layer are stacked.
- a step of forming two chips a step of forming at least one or more through-hole vias electrically connected to the second wiring layer and extending in a thickness direction of the second substrate, the first wiring layer, And a step of bonding the first chip and the second chip so that the second wiring layers face each other.
- a terminal for external connection can be formed in advance on a chip on which a semiconductor device is mounted using a semiconductor element manufacturing process, a terminal for outputting an electric signal from the semiconductor device to the outside can be further provided. It can be formed finely.
- FIG. 8 is a cross-sectional view explaining a step of the first manufacturing method of the semiconductor device according to the embodiment.
- FIG. 8 is a cross-sectional view explaining a step of the first manufacturing method of the semiconductor device according to the embodiment.
- FIG. 8 is a cross-sectional view explaining a step of the first manufacturing method of the semiconductor device according to the embodiment.
- FIG. 8 is a cross-sectional view explaining a step of the first manufacturing method of the semiconductor device according to the embodiment.
- FIG. 8 is a cross-sectional view explaining a step of the first manufacturing method of the semiconductor device according to the embodiment.
- FIG. 8 is a cross-sectional view explaining a step of the first manufacturing method of the semiconductor device according to the embodiment. It is sectional drawing which shows the 2nd chip
- the side on which the second substrate 210 is provided is the lower side.
- the side on which the first substrate 110 or the second substrate 210 is provided is expressed as the lower side.
- FIG. 1 is a cross-sectional view schematically showing a cross section of a semiconductor device according to an embodiment of the present disclosure cut in the thickness direction.
- the semiconductor device 300 is a stacked semiconductor device in which a first chip 100 provided with a first element portion 121 including a sensor element and a second chip 200 are bonded together.
- the sensor element included in the semiconductor device 300 may be a solid-state imaging element such as an image sensor. That is, the semiconductor device 300 according to the present embodiment may be a stacked solid-state imaging device, and may be a back-illuminated solid-state imaging device.
- the first chip 100 is a semiconductor chip that includes at least a sensor element, and a first wiring layer composed of a multilayer wiring layer 123 and an interlayer insulating film 140 is stacked on a first substrate 110.
- the first chip 100 is electrically connected to the first substrate 110, the first element portion 121 formed on the first substrate 110, the optical element 125 formed on the surface of the first substrate 110, and the first element portion 121.
- a multilayer wiring layer 123 connected to the interlayer wiring layer 123; an interlayer insulating film 140 that embeds the multilayer wiring layer 123; and a connection terminal 130 that is electrically connected to the multilayer wiring layer 123.
- the first chip 100 is bonded to the second chip 200 so that the interlayer insulating film 140 faces the interlayer insulating film 240 of the second chip 200.
- the first substrate 110 is a substrate on which the first element unit 121 is formed.
- the first substrate 110 may be a semiconductor substrate on which a semiconductor element can be easily formed.
- the first substrate 110 may be a semiconductor substrate such as a silicon (Si) substrate, a germanium (Ge) substrate, or a silicon-germanium (SiGe) substrate.
- the first element unit 121 is constituted by a semiconductor element and executes a main function provided in the semiconductor device 300.
- the first element unit 121 may be composed of semiconductor elements such as various diodes and various transistors.
- the first element unit 121 includes at least a sensor element.
- the sensor element may be, for example, a CMOS (Complementary Metal-Oxide-Semiconductor) image sensor, a CCD (Charge-Coupled Device) image sensor, or a photodiode.
- the first element unit 121 may include an integrated circuit such as a signal processing circuit that processes a signal from the sensor element or a control circuit.
- the optical element 125 is provided when the sensor element included in the first element unit 121 is an image sensor or the like. Specifically, the optical element 125 is provided on one surface of the first substrate 110 on the region where the first element unit 121 is provided, and optically transmits incident light to the sensor element included in the first element unit 121. Control.
- the optical element 125 includes a microlens that collects light incident on the sensor element, a color filter that separates color incident light on the sensor element, a pixel separation film or a light shielding film that prevents light from entering other than the sensor element. As well as a protective layer for protecting them.
- the semiconductor device 300 can improve performance as a solid-state imaging device such as resolution and color resolution.
- the multilayer wiring layer 123 is provided on the other surface of the first substrate 110 opposite to the surface on which the optical element 125 is provided. Specifically, in the multilayer wiring layer 123, a wiring provided in the same layer and a via that electrically connects wirings provided in different layers are laminated on the first substrate 110 over a plurality of layers. Formed with. In addition, the multilayer wiring layer 123 is electrically connected to the first element unit 121 and takes out an electric signal from the first element unit 121. For example, the multilayer wiring layer 123 may extract an electrical signal generated by photoelectric conversion of incident light from a sensor element (for example, a CMOS image sensor) included in the first element unit 121 from the first element unit 121.
- the multilayer wiring layer 123 can be formed of, for example, a metal such as aluminum, copper, or silver, or an alloy or silicide of these metals.
- the interlayer insulating film 140 is provided on the other surface of the first substrate 110 opposite to the surface on which the optical element 125 is provided, and electrically insulates each layer of the multilayer wiring layer 123 by embedding the multilayer wiring layer 123. Specifically, the interlayer insulating film 140 electrically insulates the wiring provided in each layer of the multilayer wiring layer 123 by embedding each of the wiring and vias of the multilayer wiring layer 123 for each layer. The interlayer insulating film 140 can also improve the mechanical strength of the first chip 100.
- the interlayer insulating film 140 may be formed of, for example, a silicon compound such as silicon oxide, silicon nitride, or silicon oxynitride, an inorganic glass such as spin-on glass or silicate glass, or an organic compound such as polyimide or polyamide.
- connection terminal 130 is provided so as to protrude from the interlayer insulating film 140, and forms an interface for inputting and outputting electric signals between the first chip 100 and the second chip 200.
- the connection terminal 130 is electrically connected to the multilayer wiring layer 123, and takes out an electrical signal from the first element unit 121 to the outside of the first chip 100 through the multilayer wiring layer 123.
- the connection terminal 130 is electrically connected to the connection terminal 230 of the second chip 200 by a metal-metal bond or the like, and outputs an electric signal from the first element unit 121 to the second chip 200.
- the connection terminal 130 may be formed of, for example, a metal such as aluminum, copper, silver, gold, or platinum that is a conductor, or an alloy of these metals.
- connection terminals 130 may be provided for the same signal line of the multilayer wiring layer 123.
- connection terminals 130 By providing a plurality of connection terminals 130 for the same signal line, even if a connection failure occurs in any one of the connection terminals 130, an electrical signal can be output to the second chip 200 by the other connection terminal 130. it can. In such a case, the connection terminal 130 can improve the reliability of electrical connection with the connection terminal 230.
- the second chip 200 is a semiconductor chip in which a second wiring layer composed of a multilayer wiring layer 223 and an interlayer insulating film 240 is stacked on a second substrate 210.
- the second chip 200 includes a second substrate 210, a second element portion 221 formed on the second substrate 210, a multilayer wiring layer 223 electrically connected to the second element portion 221, and the multilayer wiring layer 223.
- An interlayer insulating film 240 to be embedded, a plurality of through-hole vias 250 penetrating the second substrate 210, and connection terminals 230 electrically connected to the multilayer wiring layer 223 are provided.
- the second chip 200 is bonded to the first chip 100 so that the interlayer insulating film 240 faces the interlayer insulating film 140 of the first chip 100.
- the second substrate 210 is a substrate on which a through-hole via 250 serving as an external connection terminal of the semiconductor device 300 is formed.
- the second substrate 210 may be a semiconductor substrate on which a semiconductor element can be easily formed.
- the second substrate 210 may be a semiconductor substrate such as a silicon (Si) substrate, a germanium (Ge) substrate, or a silicon-germanium (SiGe) substrate.
- the second substrate 210 may be formed of the same material as the first substrate 110 or may be formed of a different material.
- the 2nd element part 221 is an element or circuit comprised with a semiconductor element.
- the second element unit 221 may be an active element that is electrically connected to the first element unit 121.
- the second element unit 221 may be an arithmetic processing circuit such as an MPU (Micro Processing Unit) that controls the first element unit 121, and stores an electrical signal empty in the first element unit 121.
- MPU Micro Processing Unit
- a memory element such as a DRAM (Dynamic Random Access Memory) may be used.
- the second element portion 221 has an arbitrary configuration, and may not be provided depending on the configuration of the semiconductor device 300 or the function performed by the semiconductor device 300.
- the multilayer wiring layer 223 is provided on the surface of the second substrate 210 facing the first chip 100. Specifically, in the multilayer wiring layer 223, wirings provided in the same layer and vias that electrically connect the wirings provided in different layers are laminated on the second substrate 210 over a plurality of layers. Formed with. In addition, the multilayer wiring layer 223 is electrically connected to the multilayer wiring layer 123 of the first chip 100 via the connection terminal 230 and receives an electrical signal output from the first chip 100. Specifically, the multilayer wiring layer 223 may receive an electrical signal from the first element unit 121 of the first chip 100 and output the received electrical signal to the second element unit 221 or the outside of the semiconductor device 300.
- the multilayer wiring layer 223 can be formed of a metal such as aluminum, copper, or silver, or an alloy or silicide of these metals.
- the multilayer wiring layer 223 may be formed of the same material as the multilayer wiring layer 123, or may be formed of a different material.
- the interlayer insulating film 240 is provided on the surface of the second substrate 210 facing the first chip 100 and embeds the multilayer wiring layer 223 to electrically insulate each layer of the multilayer wiring layer 223. Specifically, the interlayer insulating film 240 electrically insulates the wiring provided in each layer of the multilayer wiring layer 223 by embedding the wiring and vias of the multilayer wiring layer 223 for each layer. In addition, the interlayer insulating film 240 can improve the mechanical strength of the second chip 200.
- the interlayer insulating film 240 may be formed of, for example, a silicon compound such as silicon oxide, silicon nitride, or silicon oxynitride, an inorganic glass such as spin-on glass or silicate glass, or an organic compound such as polyimide or polyamide.
- the interlayer insulating film 240 may be formed of the same material as the interlayer insulating film 140 or may be formed of a different material.
- connection terminal 230 is provided so as to protrude from the interlayer insulating film 240 at a position corresponding to the connection terminal 130, and forms an interface for inputting and outputting electric signals between the first chip 100 and the second chip 200. Specifically, the connection terminal 230 receives an electrical signal from the first element unit 121 by being electrically connected to the connection terminal 130 of the first chip 100 by a metal-metal bond or the like, and receives the received electrical signal. Is output to the electrically connected multilayer wiring layer 223.
- connection terminal 230 may be formed of, for example, a metal such as aluminum, copper, silver, gold, or platinum, which is a conductor, or an alloy of these metals.
- the connection terminal 230 may be formed of a material different from that of the connection terminal 130, but in order to easily form a metal-metal bond between the connection terminal 230 and the connection terminal 130, the connection terminal 230 is connected to the connection terminal 130. It is preferable to form with the same material.
- the through-hole via 250 is electrically connected to the multilayer wiring layer 223 and provided through the second substrate 210.
- the through-hole via 250 may be formed as a filled via filled with metal or the like inside the via.
- the through-hole via 250 can increase the cross-sectional area of the conduction path, so that the conductivity can be improved when the semiconductor device 300 is mounted. A specific structure of the through-hole via 250 will be described later with reference to FIG.
- the through-hole via 250 is formed such that the cross-sectional area on the first surface that contacts the interlayer insulating film 240 of the second substrate 210 is the same as or larger than the cross-sectional area on the second surface facing the first surface. Also good. That is, when the stacking direction of the interlayer insulating film 240 on the second substrate 210 is viewed as an upward direction, the through-hole via 250 has a reverse tapered shape or a rectangular cross-sectional shape (in other words, a forward tapered shape). May be formed so as not to have a cross-sectional shape.
- Such a through-hole via 250 opens the second substrate 210 before forming the second wiring layer (that is, the multilayer wiring layer 223 and the interlayer insulating film 240) on the second substrate 210, and the opening is made of metal or the like. It can be formed by filling with.
- the through-hole via 250 can be connected to the multilayer wiring layer 223 with high accuracy.
- the through-hole via 250 since the through-hole via 250 does not need to consider an alignment error with the multilayer wiring layer 223, the through-hole via 250 can be formed with a finer arrangement and shape, and the multilayer wiring layer 223 The accuracy of connection can be improved.
- the through-hole via 250 having such a shape as a filled via, the area of the opening formed in the second substrate 210 can be reduced, so that the mechanical strength of the second chip 200 is improved. Can do.
- the through-hole via 250 is formed so as to protrude from the second substrate 210, it can be used as a connection structure (so-called bump or the like) with the outside when the semiconductor device 300 is mounted on the printed wiring board. Therefore, the semiconductor device 300 according to the present embodiment can omit the step of forming bumps separately, so that the productivity of the semiconductor device 300 can be improved.
- the protruding amount of the through-hole via 250 from the second substrate 210 may be about 1 ⁇ m to 9 ⁇ m, for example.
- the through-hole via 250 as a bump, it is possible to omit wiring from the through-hole via 250 to the bump. According to this, since the wirings or structures provided on the surface where the connection structure with the outside of the semiconductor device 300 is formed can be reduced, the through-hole vias 250 can be arranged more flexibly. For example, the through-hole vias 250 can be evenly arranged at a fine pitch over the entire surface of the semiconductor device 300.
- a plurality of through-hole vias 250 may be provided for the same signal line of the multilayer wiring layer 223.
- a connection failure occurs in any one of the through-hole vias 250, an electrical signal can be output to the outside through the other through-hole via 250. it can. Therefore, in such a case, the through-hole via 250 can improve the reliability of electrical connection of the semiconductor device 300.
- FIG. 2 is an enlarged cross-sectional view of a region via including the through-hole via 250 in FIG.
- a barrier metal layer 251 is provided on the surface of the through-hole via 250, and an insulating layer 241 is provided between the through-hole via 250 and the second substrate 210.
- the barrier metal layer 251 is a layer that functions as a barrier so that the material of the through-hole via 250 does not diffuse into the second substrate 210 when the through-hole via 250 is formed.
- the barrier metal layer 251 is provided on the surface of the through-hole via 250 by being provided in the opening in which the through-hole via 250 is formed before the through-hole via 250 is formed.
- the barrier metal layer 251 is formed of a metal material that does not react with the material of the through-hole via 250 and the second substrate 210 and has high adhesion to these materials.
- the barrier metal layer 251 may be formed of, for example, a metal such as tungsten, titanium, or tantalum, or an alloy or nitride of these metals.
- the barrier metal layer 251 since the material of the through-hole via 250 can be prevented from diffusing into the second substrate 210, electrical insulation is provided between the through-hole via 250 and the second substrate 210. Can be improved.
- the insulating layer 241 is provided between the through hole via 250 including the barrier metal layer 251 and the second substrate 210, and electrically insulates the through hole via 250 and the second substrate 210. Therefore, according to the insulating layer 241, electrical insulation between the through-hole via 250 and the second substrate 210 can be improved, so that current leakage from the through-hole via 250 to the second substrate 210 is prevented. be able to.
- the insulating layer 241 is preferably formed of an insulator having a high electrical insulating property generated by a high temperature process.
- An insulator generated by a high-temperature process is more electrically insulating because an atomic bond in the insulator becomes strong and the density of the insulator increases. Therefore, the insulating layer 241 is formed of an insulator generated by a high temperature process, so that electrical insulation between the through-hole via 250 and the second substrate 210 can be further improved.
- Such an insulating layer 241 is, for example, an oxide formed by thermally oxidizing the second substrate 210 or silicon such as silicon oxide, silicon nitride, or silicon oxynitride deposited by high temperature CVD (Chemical Vapor deposition). It is possible to form with a compound.
- the first element unit 121 includes a sensor element. Since the sensor element is vulnerable to heat, when the sensor element is exposed to a high temperature in the manufacturing process of the semiconductor device 300, the characteristics and reliability of the sensor element deteriorate, and in some cases, the sensor element may break down. It was. Therefore, in the semiconductor device 300 after the sensor element is formed, it is difficult to form an insulator in a high temperature process. Therefore, when the insulating layer 241 is formed on the semiconductor device 300 after the sensor element is formed, The insulating property of the insulating layer 241 has been lowered.
- the semiconductor device 300 since the through-hole via 250 is formed in the second substrate 210 in advance, the insulating layer 241 between the through-hole via 250 and the second substrate 210 is insulated by a high temperature process. It can be formed with objects. Therefore, the semiconductor device 300 according to the present embodiment can further improve the electrical insulation between the through-hole via 250 and the second substrate 210.
- the insulating layer 241 between the second substrate 210 is formed of an insulator generated by a high temperature process, so that the insulating layer 241 is compared with other processes.
- the film thickness can be made uniform. In such a case, since local electric field concentration is less likely to occur in the insulating layer 241, the semiconductor device 300 can suppress dielectric breakdown due to local electric field concentration or generation of leakage current.
- the semiconductor device 300 since the through-hole via 250 is formed in the second substrate 210 in advance, a connection structure with the outside can be formed at an arbitrary position of the semiconductor device 300. According to this, the semiconductor device 300 can change the number and arrangement of external connection structures more flexibly.
- FIGS. 3 to 7 are cross-sectional views illustrating each step of the first manufacturing method of the semiconductor device according to this embodiment.
- the first chip 100 is prepared.
- the first element portion 121 is formed on the first substrate 110 that is a silicon substrate by using a semiconductor manufacturing process. Thereafter, the multilayer wiring layer 123 and the interlayer insulating film 140 are formed on the first substrate 110 on which the first element portion 121 is formed by using CVD, sputtering, plating, or the like. A connection terminal 130 is further formed on the uppermost multilayer wiring layer 123. Thereby, the first chip 100 is formed. Note that the multilayer wiring layer 123 and the connection terminal 130 can be formed of copper or the like.
- the interlayer insulating film 140 can be formed of silicon oxide, silicon nitride, or the like.
- a second chip 200 is prepared.
- the second element portion 221 is formed on the second substrate 210 that is a silicon substrate by using a semiconductor manufacturing process.
- etching is performed to form an opening for forming the through-hole via 250 in the second substrate 210.
- the arrangement of the openings formed at this time is the arrangement of the external connection terminals of the semiconductor device 300. Therefore, the opening may be formed in an arrangement corresponding to the position of the terminal of the printed wiring board on which the semiconductor device 300 is mounted while avoiding the region where the second element portion 221 is formed.
- the opening of the second substrate 210 may be formed by isotropic etching. By using isotropic etching, the opening provided in the second substrate 210 is formed in a columnar shape or a reverse tapered shape with respect to the second substrate 210.
- an insulating layer 241 is formed inside the opening formed in the second substrate 210.
- the insulating layer 241 is formed by a high-temperature semiconductor manufacturing process in order to increase electrical insulation.
- the insulating layer 241 may be formed by thermal oxidation of the second substrate 210 or film formation of silicon oxide.
- a seed layer made of copper is formed on the barrier metal layer 251 using sputtering. Further, by growing the seed layer by electrolytic plating, the opening formed in the second substrate 210 is filled with copper, and the through-hole via 250 is formed. Thereafter, the barrier metal layer and the seed layer formed on the surface of the second substrate 210 are removed by CMP (Chemical Mechanical Polish) or the like. Thereby, the through-hole via 250 can be formed as a filled via.
- CMP Chemical Mechanical Polish
- the remaining portions of the multilayer wiring layer 223 and the interlayer insulating film 240 are formed on the second substrate 210 on which the through-hole vias 250 are formed by using CVD, sputtering, plating, or the like.
- a connection terminal 230 is further formed on the uppermost multilayer wiring layer 223. Thereby, the second chip 200 is formed.
- the multilayer wiring layer 223 and the connection terminal 230 can be formed of copper or the like.
- the interlayer insulating film 240 can be formed using silicon oxide, silicon nitride, or the like.
- the second chip 200 is bonded to the first chip 100.
- the first chip 100 and the second chip 200 are bonded so that the interlayer insulating film 140 and the interlayer insulating film 240 face each other.
- the connection terminal 130 and the connection terminal 230 are electrically connected to each other by a metal-metal bond.
- a protective tape 310 is attached to one surface of the second substrate 210.
- the second substrate 210 is thinned from the surface facing the surface bonded to the first chip 100 by back grinding, and then mirror-processed to form the inside of the second substrate 210.
- the through-hole via 250 exposed is exposed.
- the through-hole via 250 is harder than the second substrate 210 and hard to be cut, so that the second substrate 210 is cut more than the through-hole via 250.
- the through-hole via 250 is exposed so as to protrude from the second substrate 210.
- the protruding amount of the through-hole via 250 from the second substrate 210 may be, for example, 1 ⁇ m to 9 ⁇ m.
- a protective tape 310 is attached to the surface on which the back grind is applied.
- the protective tape 310 may be formed of, for example, a resin having mechanical strength and heat resistance that can withstand the manufacturing process of the semiconductor device 300. Further, since the protective tape 310 is removed after the semiconductor device 300 is formed, the protective tape 310 is preferably provided so as to be peelable, for example.
- an optical element 125 is formed on one surface of the first substrate 110.
- the first substrate 110 is thinned from the surface facing the surface bonded to the second chip 200 by back grinding, and then mirror-finished. Thereafter, an optical element 125 including a pixel separation film, a light shielding film, a color filter, a microlens, and a protective film is formed on the first substrate 110 so as to correspond to the sensor elements included in the first element unit 121.
- the protective tape 310 is removed, whereby the semiconductor device 300 according to this embodiment as shown in FIG. 1 is formed.
- FIG. 8 is a cross-sectional view showing the second chip 200 ⁇ / b> A that does not include the second element unit 221.
- FIG. 9 is a cross-sectional view showing a configuration in which the second chip 200 ⁇ / b> A shown in FIG. 8 is bonded to the first chip 100.
- a second chip 200A that does not include the second element unit 221 may be prepared.
- etching is performed to form the through-hole via 250 in the second substrate 210. Form an opening.
- the position of the opening to be formed is determined considering only the arrangement of the terminals of the printed wiring board on which the semiconductor device 300 is mounted. Can do.
- an insulating layer 241 is formed inside the opening formed in the second substrate 210.
- the insulating layer 241 is formed by a high-temperature process such as thermal oxidation of the second substrate 210 or film formation of silicon oxide in order to further increase electrical insulation.
- a seed layer made of copper is formed on the barrier metal layer 251 using sputtering. Further, by growing the seed layer by electrolytic plating, the opening formed in the second substrate 210 is filled with copper, and the through-hole via 250 is formed. Thereafter, the barrier metal layer and the seed layer formed on the surface of the second substrate 210 are removed by CMP or the like.
- the remainder of the multilayer wiring layer 223 and the interlayer insulating film 240 is formed on the second substrate 210 on which the through-hole vias 250 are formed by using CVD, sputtering, plating, or the like.
- a connection terminal 230 is further formed on the uppermost multilayer wiring layer 223.
- the second chip 200 ⁇ / b> A that does not include the second element unit 221 is formed.
- the multilayer wiring layer 223 and the connection terminal 230 can be formed of copper or the like.
- the interlayer insulating film 240 can be formed using silicon oxide, silicon nitride, or the like.
- the first chip 100 may be bonded to the second chip 200A that does not include the second element portion 221.
- the first chip 100 and the second chip 200A can be bonded so that the interlayer insulating film 140 and the interlayer insulating film 240 face each other.
- the position of the connection terminal 130 and the connection terminal 230 is controlled by using a wafer alignment technique in a semiconductor manufacturing process, so that the connection terminal 130 and the connection terminal 230 are electrically connected to each other. Can be made.
- the semiconductor device 300 according to the present embodiment is similarly manufactured even when the second chip 200 ⁇ / b> A that does not include the second element unit 221 is used. be able to.
- FIGS. 10 to 12 are cross-sectional views illustrating each step of the second manufacturing method of the semiconductor device according to this embodiment.
- the second manufacturing method is a method of forming the semiconductor device 300 as WLCSP that can be directly mounted on a printed wiring board.
- an optical element 125 is formed on one surface of the first substrate 110.
- the first substrate 110 is thinned from the surface facing the surface bonded to the second chip 200 by back grinding, and then mirror-finished. Thereafter, an optical element 125 including a pixel separation film, a light shielding film, a color filter, a microlens, and a protective film is formed on the first substrate 110 so as to correspond to the sensor elements included in the first element unit 121.
- a resin layer 320 and a protective glass 330 are formed on the first substrate 110, and a protective tape 310 is further adhered.
- the protective glass 330 having the same planar shape as the first substrate 110 is formed.
- the organic resin that forms the resin layer 320 and the glass that forms the protective glass 330 are both made of a material having high light transmittance so as not to affect the light incident on the sensor element.
- the protective tape 310 is stuck on the protective glass 330. The protective tape 310 plays a role of protecting the protective glass 330 in the step of thinning the second substrate 210 in the subsequent stage.
- the second substrate 210 is thinned by back grinding, and the through-hole via 250 is exposed.
- the second substrate 210 is thinned from the surface facing the surface bonded to the first chip 100 by back grinding, and then mirror-processed to form the inside of the second substrate 210.
- the through-hole via 250 exposed is exposed.
- the through-hole via 250 is harder than the second substrate 210 and is less likely to be scraped, so that the second substrate 210 is scraped more than the through-hole via 250. Therefore, the through-hole via 250 is exposed so as to protrude from the second substrate 210.
- the protective tape 310 is removed to form the semiconductor device 300 according to the present embodiment.
- the semiconductor device 300 manufactured by the second manufacturing method can be directly mounted on a printed wiring board or the like after being cut into individual chips by dicing.
- the through-hole via 250 is formed in advance on the second substrate 210, thereby aligning the multilayer wiring layer 223 and the through-hole via 250. Accuracy can be improved. Therefore, since the semiconductor device 300 can reduce the margin for the alignment error of the through-hole via 250, the through-hole via 250 can be further miniaturized.
- the through-hole via 250 is formed in the second chip 200 before the first chip 100 including the heat-sensitive sensor element is bonded to the second chip 200. it can. According to this, since the insulating layer 241 provided between the through-hole via 250 and the second substrate 210 can be formed by a high-temperature process, electrical insulation between the through-hole via 250 and the second substrate 210 is achieved. Can be increased.
- the through-hole via 250 can be formed in a pillar shape or an inversely tapered shape with a filled via, the conductivity of the through-hole via 250 is improved and the semiconductor device The mechanical strength of 300 can be increased.
- a semiconductor device comprising: (2) The semiconductor device according to (1), wherein the through-hole via is a filled via filled with a via.
- the cross-sectional area of the through-hole via on the one surface of the second substrate on which the second wiring layer is stacked is the same as or larger than the cross-sectional area of the through-hole via on the other surface of the second substrate facing the one surface.
- an insulating layer is provided between the through-hole via and the second substrate.
- a barrier metal layer is provided on a surface of the through-hole via in contact with the insulating layer.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Noodles (AREA)
Abstract
【課題】外部に電気信号を出力する端子がより微細化された半導体装置、および半導体装置の製造方法を提供する。 【解決手段】第1基板および第1配線層を積層して形成され、センサ素子を含む第1チップと、第2基板および第2配線層を積層して形成され、前記第1配線層および前記第2配線層が互いに対向するように前記第1チップと貼り合わされた第2チップと、前記第2配線層と電気的に接続し、前記第2基板を貫通することで、前記第1チップが積層された面と対向する前記第2チップの面から突出する少なくとも1つ以上のスルーホールビアと、を備える、半導体装置。
Description
本開示は、半導体装置、および半導体装置の製造方法に関する。
近年、各種半導体素子の小型化に伴って、各種半導体素子が搭載されるパッケージについても小型化が進んでいる。
例えば、パッケージ(すなわち、外周器)の面積を半導体チップの面積とほぼ同じとすることで、より小型化されたウェハーレベルチップスケールパッケージ(Wafer Level Chip Scale Package:WLCSP)が提案されている。
このようなWLCSPでは、パッケージの外周に形成された外部端子へのボンディングワイヤー等による配線が行われておらず、外部接続端子となるバンプ構造が半導体チップの裏面に直接形成されている。
例えば、下記の特許文献1には、半導体イメージセンサにおいて、装置基板の表面に画素アレイを形成した後、装置基板の裏面に開口を設けることで、画素アレイの配線層と電気的に接続する引出電極を形成することが開示されている。
しかし、特許文献1に開示された技術では、装置基板の裏面に開口を設ける際に、装置基板の内部に設けられた配線層と、開口との位置を合わせる必要があるため、位置合わせ誤差を見込んで開口を大きめに形成しなくてはいけなかった。そのため、特許文献1に記載された技術では、装置基板から電気信号を取り出す電極または端子の微細化には限界があった。
そこで、本開示では、各種半導体素子を搭載したチップから電気信号を取り出す端子をより微細に形成することが可能な、新規かつ改良された半導体装置、および半導体装置の製造方法を提案する。
本開示によれば、第1基板および第1配線層を積層して形成され、センサ素子を含む第1チップと、第2基板および第2配線層を積層して形成され、前記第1配線層および前記第2配線層が互いに対向するように前記第1チップと貼り合わされた第2チップと、前記第2配線層と電気的に接続し、前記第2基板を貫通することで、前記第1チップが積層された面と対向する前記第2チップの面から突出する少なくとも1つ以上のスルーホールビアと、を備える、半導体装置が提供される。
また、本開示によれば、第1基板および第1配線層を積層することで、センサ素子を含む第1チップを形成する工程と、第2基板および第2配線層を積層することで、第2チップを形成する工程と、前記第2配線層と電気的に接続し、前記第2基板の厚み方向に延伸する少なくとも1つ以上のスルーホールビアを形成する工程と、前記第1配線層および前記第2配線層が互いに対向するように前記第1チップ、および前記第2チップを貼り合せる工程と、を含む、半導体装置の製造方法が提供される。
本開示によれば、半導体素子の製造プロセスを用いて、半導体装置が搭載されるチップに外部接続用の端子をあらかじめ形成することができるため、半導体装置から外部に電気信号を出力する端子をより微細に形成することが可能である。
以上説明したように本開示によれば、各種素子を搭載したチップから電気信号を取り出す端子をより微細に形成することが可能である。
なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
本明細書では、説明の便宜上、半導体装置300について説明する場合(図1、図2、図5~図7、図9~図12)は、第2基板210が設けられた側を下側として表現する。また、第1チップ100または第2チップ200のみについて説明する場合(図3、図4および図8)は、第1基板110または第2基板210が設けられた側を下側として表現する。
なお、説明は以下の順序で行うものとする。
1.半導体装置の構成
2.半導体装置の製造方法
2.1.第1の製造方法
2.2.第2の製造方法
3.まとめ
1.半導体装置の構成
2.半導体装置の製造方法
2.1.第1の製造方法
2.2.第2の製造方法
3.まとめ
<1.半導体装置の構成>
まず、図1を参照して、本開示の一実施形態に係る半導体装置の構成について説明する。図1は、本開示の一実施形態に係る半導体装置を厚さ方向に切断した断面を模式的に示す断面図である。
まず、図1を参照して、本開示の一実施形態に係る半導体装置の構成について説明する。図1は、本開示の一実施形態に係る半導体装置を厚さ方向に切断した断面を模式的に示す断面図である。
図1に示すように、半導体装置300は、センサ素子を含む第1素子部121が設けられた第1チップ100と、第2チップ200とを貼り合せた積層型の半導体装置である。また、半導体装置300に含まれるセンサ素子は、イメージセンサ等の固体撮像素子であってもよい。すなわち、本実施形態に係る半導体装置300は、積層型の固体撮像装置であってもよく、特に裏面照射型の固体撮像装置であってもよい。
(第1チップ100)
第1チップ100は、少なくともセンサ素子を含み、第1基板110の上に、多層配線層123および層間絶縁膜140からなる第1配線層が積層された半導体チップである。
第1チップ100は、少なくともセンサ素子を含み、第1基板110の上に、多層配線層123および層間絶縁膜140からなる第1配線層が積層された半導体チップである。
第1チップ100は、第1基板110と、第1基板110に形成された第1素子部121と、第1基板110の表面に形成された光学要素125と、第1素子部121と電気的に接続された多層配線層123と、多層配線層123を埋め込む層間絶縁膜140と、多層配線層123と電気的に接続する接続端子130と、を備える。なお、第1チップ100は、層間絶縁膜140が第2チップ200の層間絶縁膜240と互いに対向するように第2チップ200と貼り合わされる。
第1基板110は、第1素子部121が形成される基板である。具体的には、第1基板110は、半導体素子の形成が容易な半導体基板であってもよい。例えば、第1基板110は、シリコン(Si)基板、ゲルマニウム(Ge)基板、またはシリコン-ゲルマニウム(SiGe)基板などの半導体基板であってもよい。
第1素子部121は、半導体素子にて構成され、半導体装置300が備える主要な機能を実行する。具体的には、第1素子部121は、各種ダイオード、および各種トランジスタなどの半導体素子にて構成されてもよい。また、第1素子部121は、少なくともセンサ素子を含む。センサ素子は、例えば、CMOS(Complementary Metal-Oxide-Semiconductor)イメージセンサ、CCD(Charge-Coupled Device)イメージセンサ、またはフォトダイオードであってもよい。さらに、第1素子部121は、センサ素子からの信号を処理する信号処理回路、または制御回路などの集積回路を含んでもよい。
光学要素125は、第1素子部121に含まれるセンサ素子がイメージセンサ等である場合に設けられる。具体的には、光学要素125は、第1素子部121が設けられた領域上の第1基板110の一面に設けられ、第1素子部121に含まれるセンサ素子への入射光を光学的に制御する。
例えば、光学要素125は、センサ素子への入射光を集光するマイクロレンズ、センサ素子への入射光を色分離するカラーフィルタ、センサ素子以外への光の入射を防止する画素分離膜または遮光膜、ならびにこれらを保護する保護層などを含んでもよい。光学要素125を設けることにより、半導体装置300は、解像度および色分解能などの固体撮像装置としての性能を向上させることができる。
多層配線層123は、第1基板110の光学要素125が設けられた一面と対向する他面に設けられる。具体的には、多層配線層123は、同一層に設けられた配線と、異なる層に設けられた配線同士を電気的に接続するビアとを第1基板110に複数層に亘って積層することで形成される。また、多層配線層123は、第1素子部121と電気的に接続しており、第1素子部121から電気信号を取り出す。例えば、多層配線層123は、第1素子部121に含まれるセンサ素子(例えば、CMOSイメージセンサ)による入射光の光電変換によって生成された電気信号を第1素子部121から取り出してもよい。多層配線層123は、例えば、導電体であるアルミニウム、銅もしくは銀などの金属、またはこれら金属の合金もしくはシリサイドにて形成することが可能である。
層間絶縁膜140は、第1基板110の光学要素125が設けられた一面と対向する他面に設けられ、多層配線層123を埋め込むことで、多層配線層123の各層を電気的に絶縁する。具体的には、層間絶縁膜140は、多層配線層123の配線およびビアの各々を層ごとに埋め込むことによって、多層配線層123の各層に設けられた配線を電気的に絶縁する。また、層間絶縁膜140は、第1チップ100の機械的強度を向上させることも可能である。層間絶縁膜140は、例えば、酸化ケイ素、窒化ケイ素もしくは酸窒化ケイ素などのケイ素化合物、スピンオンガラスもしくはケイ酸塩ガラスなどの無機ガラス、またはポリイミドもしくはポリアミドなどの有機化合物などによって形成されてもよい。
接続端子130は、層間絶縁膜140から突出して設けられ、第1チップ100と第2チップ200との間で電気信号の入出力を行うためのインターフェースを形成する。具体的には、接続端子130は、多層配線層123と電気的に接続されており、多層配線層123を介して第1素子部121からの電気信号を第1チップ100の外部へと取り出す。また、接続端子130は、金属-金属結合等にて第2チップ200の接続端子230と電気的に接続されており、第1素子部121からの電気信号を第2チップ200へと出力する。接続端子130は、例えば、導電体であるアルミニウム、銅、銀、金もしくは白金などの金属、またはこれら金属の合金にて形成されてもよい。
なお、接続端子130は、多層配線層123の同一の信号線に対して複数設けられてもよい。同一の信号線に対して複数の接続端子130を設けることにより、いずれかの接続端子130に接続不良が生じた場合でも、他の接続端子130によって電気信号を第2チップ200へ出力することができる。このような場合、接続端子130は、接続端子230との電気的接続の信頼性を向上させることができる。
(第2チップ200)
第2チップ200は、多層配線層223および層間絶縁膜240からなる第2配線層が第2基板210の上に積層された半導体チップである。
第2チップ200は、多層配線層223および層間絶縁膜240からなる第2配線層が第2基板210の上に積層された半導体チップである。
第2チップ200は、第2基板210と、第2基板210に形成された第2素子部221と、第2素子部221と電気的に接続された多層配線層223と、多層配線層223を埋め込む層間絶縁膜240と、第2基板210を貫通する複数のスルーホールビア250と、多層配線層223と電気的に接続する接続端子230と、を備える。なお、第2チップ200は、層間絶縁膜240が第1チップ100の層間絶縁膜140と互いに対向するように第1チップ100と貼り合わされる。
第2基板210は、半導体装置300の外部接続端子となるスルーホールビア250が形成される基板である。具体的には、第2基板210は、半導体素子の形成が容易な半導体基板であってもよい。例えば、第2基板210は、シリコン(Si)基板、ゲルマニウム(Ge)基板、またはシリコン-ゲルマニウム(SiGe)基板などの半導体基板であってもよい。なお、第2基板210は、第1基板110と同一の材料で形成されてもよく、異なる材料で形成されてもよい。
第2素子部221は、半導体素子にて構成される素子または回路である。例えば、第2素子部221は、第1素子部121と電気的に接続された能動素子であってもよい。より具体的には、第2素子部221は、第1素子部121を制御するMPU(Micro Processing Unit)などの演算処理回路であってもよく、第1素子部121空の電気信号を記憶するDRAM(Dynamic Random Access Memory)などの記憶素子などであってもよい。なお、第2素子部221は、任意の構成であり、半導体装置300の構成、または半導体装置300が実行する機能によっては、設けられなくともよい。
多層配線層223は、第2基板210の第1チップ100と互いに対向する面に設けられる。具体的には、多層配線層223は、同一層に設けられた配線と、異なる層に設けられた配線同士を電気的に接続するビアとを第2基板210に複数層に亘って積層することで形成される。また、多層配線層223は、接続端子230を介して、第1チップ100の多層配線層123と電気的に接続されており、第1チップ100から出力される電気信号を受け取る。具体的には、多層配線層223は、第1チップ100の第1素子部121から電気信号を受け取り、受け取った電気信号を第2素子部221または半導体装置300の外部に出力してもよい。多層配線層223は、導電体であるアルミニウム、銅もしくは銀などの金属、またはこれら金属の合金もしくはシリサイドにて形成することが可能である。なお、多層配線層223は、多層配線層123と同一の材料で形成されてもよく、異なる材料で形成されてもよい。
層間絶縁膜240は、第2基板210の第1チップ100と互いに対向する面に設けられ、多層配線層223を埋め込むことで、多層配線層223の各層を電気的に絶縁する。具体的には、層間絶縁膜240は、多層配線層223の配線およびビアの各々を層ごとに埋め込むことによって、多層配線層223の各層に設けられた配線を電気的に絶縁する。また、層間絶縁膜240は、第2チップ200の機械的強度を向上させることも可能である。層間絶縁膜240は、例えば、酸化ケイ素、窒化ケイ素もしくは酸窒化ケイ素などのケイ素化合物、スピンオンガラスもしくはケイ酸塩ガラスなどの無機ガラス、またはポリイミドもしくはポリアミドなどの有機化合物などによって形成されてもよい。また、層間絶縁膜240は、層間絶縁膜140と同一の材料で形成されてもよく、異なる材料で形成されてもよい。
接続端子230は、接続端子130と対応する位置に層間絶縁膜240から突出して設けられ、第1チップ100と第2チップ200との間で電気信号の入出力を行うためのインターフェースを形成する。具体的には、接続端子230は、金属-金属結合等にて第1チップ100の接続端子130と電気的に接続することによって、第1素子部121からの電気信号を受け取り、受け取った電気信号を電気的に接続された多層配線層223に出力する。
接続端子230は、例えば、導電体であるアルミニウム、銅、銀、金もしくは白金などの金属、またはこれら金属の合金にて形成されてもよい。接続端子230は、接続端子130と異なる材料で形成されてもよいが、接続端子230および接続端子130の間の金属-金属結合を容易に形成するためには、接続端子230は、接続端子130と同一の材料で形成されることが好ましい。
スルーホールビア250は、多層配線層223と電気的に接続し、第2基板210を貫通して設けられる。具体的には、スルーホールビア250は、ビア内部が金属等で充填されたフィルドビアとして形成されてもよい。フィルドビアとして形成されることにより、スルーホールビア250は、導通路の断面積を増加させることができるため、半導体装置300の実装時に導通性を向上させることができる。スルーホールビア250の具体的な構造については、図2を参照して後述する。
また、スルーホールビア250は、第2基板210の層間絶縁膜240と接する第1面における断面積が、第1面と対向する第2面における断面積と同じまたはより大きくなるように形成されてもよい。すなわち、第2基板210への層間絶縁膜240の積層方向を上方向として見た場合に、スルーホールビア250は、逆テーパー形状または長方形状の断面形状を有するように(換言すると、順テーパー形状の断面形状を有しないように)形成されてもよい。
このようなスルーホールビア250は、第2基板210に第2配線層(すなわち、多層配線層223および層間絶縁膜240)を形成する前に、第2基板210を開口し、該開口を金属等で充填することによって形成することができる。このように、あらかじめスルーホールビア250を第2基板210に形成することによって、スルーホールビア250は、多層配線層223と高い精度で接続することができる。このような場合、スルーホールビア250は、多層配線層223との位置合わせ誤差を考慮する必要がないため、より微細な配置および形状にて形成することが可能であり、かつ多層配線層223との接続の精度を向上させることができる。
また、このような形状のスルーホールビア250をフィルドビアとして形成することによって、第2基板210に形成される開口の面積を小さくすることができるため、第2チップ200の機械的強度を向上させることができる。
さらに、スルーホールビア250は、第2基板210から突出して形成されるため、半導体装置300のプリント配線基板への実装時に、外部との接続構造(いわゆる、バンプなど)として用いることができる。したがって、本実施形態に係る半導体装置300は、別途、バンプを形成する工程を省略することができるため、半導体装置300の生産性を向上させることができる。なお、スルーホールビア250の第2基板210からの突出量は、例えば、1μm~9μm程度であってもよい。
また、スルーホールビア250をバンプとして用いることによって、スルーホールビア250からバンプまでの配線の引き回し等も省略することができる。これによれば、半導体装置300の外部との接続構造が形成される面に設けられた配線または構造物を減らすことができるため、スルーホールビア250の配置をより柔軟に行うことができる。例えば、半導体装置300の全面に亘ってスルーホールビア250をファインピッチで均等に配置することも可能である。
なお、スルーホールビア250は、多層配線層223の同一信号線に対して複数設けられてもよい。同一の信号線に対して複数のスルーホールビア250を設けることにより、いずれかのスルーホールビア250に接続不良が生じた場合でも、他のスルーホールビア250によって電気信号を外部に出力することができる。したがって、このような場合、スルーホールビア250は、半導体装置300の電気的接続の信頼性を向上させることができる。
続いて、図2を参照して、本実施形態に係る半導体装置300に形成されるスルーホールビア250のより具体的な構造について説明する。図2は、図1のスルーホールビア250を含む領域viaを拡大した断面図である。
図2に示すように、スルーホールビア250の表面には、バリアメタル層251が設けられ、スルーホールビア250と、第2基板210との間には、絶縁層241が設けられる。
バリアメタル層251は、スルーホールビア250の形成時に、スルーホールビア250の材質が第2基板210中に拡散しないように、障壁として機能する層である。バリアメタル層251は、スルーホールビア250の形成前にスルーホールビア250が形成される開口に設けられることによって、スルーホールビア250の表面に存在するようになる。バリアメタル層251は、スルーホールビア250および第2基板210の材質と反応せず、かつこれらの材質との密着性が高い金属材料で形成される。バリアメタル層251は、例えば、タングステン、チタンもしくはタンタルなどの金属、またはこれら金属の合金もしくは窒化物にて形成されてもよい。
バリアメタル層251によれば、スルーホールビア250の材質が第2基板210に拡散することを抑制することができるため、スルーホールビア250と第2基板210との間で、電気的な絶縁性を向上させることができる。
絶縁層241は、バリアメタル層251を含むスルーホールビア250と、第2基板210との間に設けられ、スルーホールビア250と第2基板210とを電気的に絶縁する。したがって、絶縁層241によれば、スルーホールビア250と第2基板210との電気的な絶縁性を高めることができるため、スルーホールビア250から第2基板210に電流がリークすることを防止することができる。
ここで、絶縁層241は、高温プロセスにて生成された電気的絶縁性の高い絶縁物にて形成されることが好ましい。高温プロセスにて生成される絶縁物は、絶縁物中の原子結合が強固になり、かつ絶縁物の密度が増加するため、電気的な絶縁性がより高くなる。したがって、絶縁層241は、高温プロセスにて生成された絶縁物にて形成されることにより、スルーホールビア250と第2基板210と電気的な絶縁性をより高めることができる。
このような絶縁層241は、例えば、第2基板210を熱酸化することで形成された酸化物、または高温CVD(Chemical Vapor deposition)にて蒸着した酸化ケイ素、窒化ケイ素もしくは酸窒化ケイ素などのケイ素化合物にて形成することが可能である。
ただし、本実施形態に係る半導体装置300では、第1素子部121にセンサ素子が含まれる。センサ素子は、熱に弱いため、半導体装置300の製造工程において、センサ素子が高温に曝された場合、センサ素子の特性および信頼性が低下し、場合によってはセンサ素子が故障する可能性があった。したがって、センサ素子が形成された後の半導体装置300では、高温プロセスにて絶縁物を成膜することが困難となるため、センサ素子を形成した後に半導体装置300に絶縁層241を形成した場合、絶縁層241の電気的な絶縁性が低くなってしまっていた。
本実施形態に係る半導体装置300では、あらかじめ第2基板210にスルーホールビア250を形成するため、スルーホールビア250と、第2基板210との間の絶縁層241を高温プロセスで生成された絶縁物にて形成することができる。したがって、本実施形態に係る半導体装置300は、スルーホールビア250と、第2基板210との間の電気的な絶縁性をより高めることができる。
また、本実施形態に係る半導体装置300では、第2基板210との間の絶縁層241を高温プロセスで生成された絶縁物にて形成することで、他のプロセスと比較して、絶縁層241の膜厚を均一にすることができる。このような場合、絶縁層241には、局所的な電界集中が生じにくくなるため、半導体装置300は、局所的な電界集中による絶縁破壊、またはリーク電流の発生を抑制することができる。
さらに、本実施形態に係る半導体装置300では、あらかじめ第2基板210にスルーホールビア250を形成するため、半導体装置300の任意の位置に外部との接続構造を形成することができる。これによれば、半導体装置300は、外部との接続構造の数および配置をより柔軟に変更することが可能である。
<2.半導体装置の製造方法>
(2.1.第1の製造方法)
ここで、図3~図7を参照して、本実施形態に係る半導体装置の第1の製造方法について説明する。図3~図7は、本実施形態に係る半導体装置の第1の製造方法の各工程を説明する断面図である。
(2.1.第1の製造方法)
ここで、図3~図7を参照して、本実施形態に係る半導体装置の第1の製造方法について説明する。図3~図7は、本実施形態に係る半導体装置の第1の製造方法の各工程を説明する断面図である。
まず、図3に示すように、第1チップ100を用意する。
具体的には、半導体製造プロセスを用いて、シリコン基板である第1基板110に第1素子部121を形成する。その後、第1素子部121が形成された第1基板110の上にCVD、スパッタ、およびめっき法などを用いて多層配線層123および層間絶縁膜140を形成する。また、最上層の多層配線層123の上には、接続端子130をさらに形成する。これにより、第1チップ100が形成される。なお、多層配線層123および接続端子130は、銅などで形成することが可能である。また、層間絶縁膜140は、酸化シリコンまたは窒化シリコンなどで形成することが可能である。
次に、図4に示すように、第2チップ200を用意する。
具体的には、半導体製造プロセスを用いて、シリコン基板である第2基板210に第2素子部221を形成する。次に、第2基板210の上に層間絶縁膜240のうちの1層を形成した後、エッチングを行うことで、第2基板210にスルーホールビア250を形成するための開口を形成する。
このとき形成された開口の配置が半導体装置300の外部接続端子の配置となる。したがって、開口は、第2素子部221が形成された領域を避けつつ、半導体装置300を実装するプリント配線基板の端子の位置と対応するような配置で形成されてもよい。また、第2基板210の開口は、等方性エッチングにて形成されてもよい。等方性エッチングを用いることにより、第2基板210に設けられた開口は、第2基板210に対して柱状形状または逆テーパー形状にて形成されることになる。
続いて、第2基板210に形成された開口の内部に絶縁層241を形成する。絶縁層241は、電気的な絶縁性をより高くするために、高温の半導体製造プロセスにて形成される。例えば、絶縁層241は、第2基板210の熱酸化、または酸化シリコンの成膜によって形成されてもよい。
次に、スパッタを用いて第2基板210の全面に均一にバリアメタル層251を形成した後、バリアメタル層251の上に、スパッタを用いて銅からなるシード層を形成する。さらに、電解めっきによってシード層を成長させることで、第2基板210に形成された開口を銅で充填し、スルーホールビア250を形成する。その後、CMP(Chemical Mechanical Polish)等によって、第2基板210の表面に形成されたバリアメタル層およびシード層を除去する。これにより、スルーホールビア250をフィルドビアとして形成することができる。
さらに、スルーホールビア250を形成した第2基板210の上にCVD、スパッタ、およびめっき法などを用いて多層配線層223および層間絶縁膜240の残部を形成する。また、最上層の多層配線層223の上には、接続端子230をさらに形成する。これにより、第2チップ200が形成される。なお、多層配線層223および接続端子230は、銅などで形成することが可能である。また、層間絶縁膜240は、酸化シリコンまたは窒化シリコンなどで形成することが可能である。
続いて、図5に示すように、第1チップ100に第2チップ200を貼り合せる。
具体的には、層間絶縁膜140および層間絶縁膜240が互いに対向するように、第1チップ100および第2チップ200を貼り合せる。このとき、半導体製造プロセスにおけるウェハのアライメント技術を適用することで、接続端子130および接続端子230の位置の合わせ誤差を数μm未満に制御することが可能である。これにより、接続端子130および接続端子230は、金属-金属結合にて互いに電気的に接続される。
次に、図6に示すように、第2基板210をバックグラインドによって薄膜化した後、第2基板210の一面に保護テープ310を貼着する。
具体的には、バックグラインドによって、第1チップ100と貼り合わされた面と対向する面側から第2基板210を薄膜化した後、鏡面処理することで、第2基板210の内部に形成されていたスルーホールビア250を露出させる。このとき、スルーホールビア250は、第2基板210よりも硬く、削られにくいため、第2基板210の方がスルーホールビア250よりも多く削られることになる。これにより、スルーホールビア250は、第2基板210から突出するように露出する。なお、第2基板210からのスルーホールビア250の突出量は、例えば、1μm~9μmであってもよい。
その後、第2基板210およびスルーホールビア250を保護するために、バックグラインドが施された面に保護テープ310が貼着される。保護テープ310は、例えば、半導体装置300の製造プロセスに耐え得る程度の機械的強度および耐熱性を備える樹脂等で形成されてもよい。また、保護テープ310は、半導体装置300が形成された後、除去されるため、例えば、剥離可能に設けられることが好ましい。
さらに、図7に示すように、第1基板110をバックグラインドによって薄膜化した後、第1基板110の一面に光学要素125を形成する。
具体的には、バックグラインドによって、第2チップ200と貼り合わされた面と対向する面側から第1基板110を薄膜化した後、鏡面処理する。その後、第1素子部121に含まれるセンサ素子に対応するように、第1基板110の上に画素分離膜、遮光膜、カラーフィルタ、マイクロレンズ、および保護膜を含む光学要素125を形成する。
その後、保護テープ310が除去されることで、図1で示したような本実施形態に係る半導体装置300が形成される。
なお、上記製造方法において、第2素子部221を備えない第2チップ200Aを用いることも可能である。このような場合について、図8および図9を参照して説明する。図8は、第2素子部221を備えない第2チップ200Aを示す断面図である。また、図9は、図8で示した第2チップ200Aを第1チップ100と貼り合せた構成を示す断面図である。
図8に示すように、第2素子部221を備えない第2チップ200Aを用意してもよい。
具体的には、シリコン基板である第2基板210の上に層間絶縁膜240のうちの1層を形成した後、エッチングを行うことで、第2基板210にスルーホールビア250を形成するための開口を形成する。このとき、第2基板210には第2素子部221が形成されていないため、形成される開口の位置は、半導体装置300を実装するプリント配線基板の端子の配置のみを考慮して決定することができる。
続いて、第2基板210に形成された開口の内部に絶縁層241を形成する。ここで、絶縁層241は、電気的な絶縁性をより高くするために、第2基板210の熱酸化、または酸化シリコンの成膜などの高温プロセスにて形成される。
次に、スパッタを用いて第2基板210の全面に均一にバリアメタル層251を形成した後、バリアメタル層251の上に、スパッタを用いて銅からなるシード層を形成する。さらに、電解めっきによってシード層を成長させることで、第2基板210に形成された開口を銅で充填し、スルーホールビア250を形成する。その後、CMP等によって、第2基板210の表面に形成されたバリアメタル層およびシード層を除去する。
さらに、スルーホールビア250を形成した第2基板210の上にCVD、スパッタ、およびめっき法などを用いて多層配線層223および層間絶縁膜240の残りを形成する。また、最上層の多層配線層223の上には、接続端子230をさらに形成する。これにより、第2素子部221を備えない第2チップ200Aが形成される。なお、多層配線層223および接続端子230は、銅などで形成することが可能である。また、層間絶縁膜240は、酸化シリコンまたは窒化シリコンなどで形成することが可能である。
さらに、図9に示すように、第2素子部221を備えない第2チップ200Aに第1チップ100を貼り合せてもよい。
具体的には、層間絶縁膜140および層間絶縁膜240が互いに対向するように、第1チップ100および第2チップ200Aを貼り合せることができる。このとき、半導体製造プロセスにおけるウェハのアライメント技術を用いて、接続端子130および接続端子230の位置を制御することで、接続端子130および接続端子230が互いに電気的に接続するように金属-金属結合させることができる。
以下、図6および図7を参照して説明した工程を経ることで、第2素子部221を備えない第2チップ200Aを用いた場合でも同様に、本実施形態に係る半導体装置300を製造することができる。
(2.2.第2の製造方法)
続いて、図10~図12を参照して、本実施形態に係る半導体装置の第2の製造方法について説明する。図10~図12は、本実施形態に係る半導体装置の第2の製造方法の各工程を説明する断面図である。
続いて、図10~図12を参照して、本実施形態に係る半導体装置の第2の製造方法について説明する。図10~図12は、本実施形態に係る半導体装置の第2の製造方法の各工程を説明する断面図である。
第2の製造方法は、第1の製造方法と異なり、プリント配線基板への直接実装が可能なWLCSPとして半導体装置300を形成する方法である。
第1チップ100および第2チップ200を用意し、第1チップ100に第2チップ200を貼り合せるまでの工程については、図3~図5を参照して説明したとおりであるため、ここでの説明は省略する。
次に、図10に示すように、第1基板110をバックグラインドによって薄膜化した後、第1基板110の一面に光学要素125を形成する。
具体的には、バックグラインドによって、第2チップ200と貼り合わされた面と対向する面側から第1基板110を薄膜化した後、鏡面処理する。その後、第1素子部121に含まれるセンサ素子に対応するように、第1基板110の上に画素分離膜、遮光膜、カラーフィルタ、マイクロレンズ、および保護膜を含む光学要素125を形成する。
続いて、図11に示すように、第1基板110の上に樹脂層320、および保護ガラス330を形成し、さらに保護テープ310を貼着する。
具体的には、第1基板110の光学要素125が形成された面の上に、有機樹脂を塗布することで樹脂層320を形成した後、第1基板110と同じ平面形状の保護ガラス330を張り付ける。なお、樹脂層320を形成する有機樹脂、および保護ガラス330を構成するガラスは、センサ素子に入射する光に影響を及ぼさないようにするために、いずれも光透過性が高い材料を用いることが好ましい。さらに、保護ガラス330の上に保護テープ310を貼着する。保護テープ310は、後段の第2基板210を薄膜化する工程において、保護ガラス330を保護する役割を果たす。
次に、図12に示すように、第2基板210をバックグラインドによって薄膜化し、スルーホールビア250を露出させる。
具体的には、バックグラインドによって、第1チップ100と貼り合わされた面と対向する面側から第2基板210を薄膜化した後、鏡面処理することで、第2基板210の内部に形成されていたスルーホールビア250を露出させる。このとき、スルーホールビア250は、第2基板210よりも硬く、削られにくいため、第2基板210の方がスルーホールビア250よりも多く削られる。このため、スルーホールビア250は、第2基板210から突出するように露出する。その後、保護テープ310が除去されることで、本実施形態に係る半導体装置300が形成される。
第2の製造方法にて製造された半導体装置300は、ダイシングによって個別のチップに切断された後、プリント配線基板等に直接実装することが可能である。
<3.まとめ>
以上にて説明したように、本実施形態に係る半導体装置300によれば、第2基板210にスルーホールビア250をあらかじめ形成することによって、多層配線層223とスルーホールビア250との位置合わせの精度を向上させることができる。したがって、半導体装置300は、スルーホールビア250の位置合わせ誤差に対するマージンを縮小することができるため、スルーホールビア250をより微細化することができる。
以上にて説明したように、本実施形態に係る半導体装置300によれば、第2基板210にスルーホールビア250をあらかじめ形成することによって、多層配線層223とスルーホールビア250との位置合わせの精度を向上させることができる。したがって、半導体装置300は、スルーホールビア250の位置合わせ誤差に対するマージンを縮小することができるため、スルーホールビア250をより微細化することができる。
また、本実施形態に係る半導体装置300によれば、熱に弱いセンサ素子を備える第1チップ100を第2チップ200に貼り合せる前に、第2チップ200にスルーホールビア250を形成することができる。これによれば、スルーホールビア250と第2基板210との間に設けられる絶縁層241を高温プロセスにて形成することができるため、スルーホールビア250と第2基板210との電気的絶縁性を高めることができる。
さらに、本実施形態に係る半導体装置300によれば、スルーホールビア250をフィルドビアにて柱形状または逆テーパー形状にて形成することができるため、スルーホールビア250の導電性を高めると共に、半導体装置300の機械的強度を高めることができる。
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
なお、以下のような構成も本開示の技術的範囲に属する。
(1)
第1基板および第1配線層を積層して形成され、センサ素子を含む第1チップと、
第2基板および第2配線層を積層して形成され、前記第1配線層および前記第2配線層が互いに対向するように前記第1チップと貼り合わされた第2チップと、
前記第2配線層と電気的に接続し、前記第2基板を貫通することで、前記第1チップが積層された面と対向する前記第2チップの面から突出する少なくとも1つ以上のスルーホールビアと、
を備える、半導体装置。
(2)
前記スルーホールビアは、ビア内部が充填されたフィルドビアである、前記(1)に記載の半導体装置。
(3)
前記第2基板の前記第2配線層が積層された一面における前記スルーホールビアの断面積は、前記一面と対向する前記第2基板の他面における前記スルーホールビアの断面積と同じまたはより大きい、前記(2)に記載の半導体装置。
(4)
前記スルーホールビアは、前記第2配線層に設けられた信号線ごとに、1つまたは複数設けられる、前記(1)~(3)のいずれか一項に記載の半導体装置。
(5)
前記スルーホールビアと、前記第2基板との間には、絶縁層が設けられる、前記(1)~(4)のいずれか一項に記載の半導体装置。
(6)
前記絶縁層と接する前記スルーホールビアの表面には、バリアメタル層が設けられる、前記(5)に記載の半導体装置。
(7)
前記第1配線層、および前記第2配線層は、互いにチップ面から突出する接続端子を介して電気的に接続される、前記(1)~(6)のいずれか一項に記載の半導体装置。
(8)
前記第2チップは、前記センサ素子と電気的に接続された能動回路を含む、前記(1)~(7)のいずれか一項に記載の半導体装置。
(9)
前記センサ素子は、イメージセンサである、前記(1)~(8)のいずれか一項に記載の半導体装置。
(10)
第1基板および第1配線層を積層することで、センサ素子を含む第1チップを形成する工程と、
第2基板および第2配線層を積層することで、第2チップを形成する工程と、
前記第2配線層と電気的に接続し、前記第2基板の厚み方向に延伸する少なくとも1つ以上のスルーホールビアを形成する工程と、
前記第1配線層および前記第2配線層が互いに対向するように前記第1チップ、および前記第2チップを貼り合せる工程と、
を含む、半導体装置の製造方法。
(11)
前記第1チップ、および前記第2チップを貼り合せた後、前記第1チップが積層された面と対向する前記第2チップの面を研磨することで、前記スルーホールビアを露出させる工程をさらに含む、前記(10)に記載の半導体装置の製造方法。
(1)
第1基板および第1配線層を積層して形成され、センサ素子を含む第1チップと、
第2基板および第2配線層を積層して形成され、前記第1配線層および前記第2配線層が互いに対向するように前記第1チップと貼り合わされた第2チップと、
前記第2配線層と電気的に接続し、前記第2基板を貫通することで、前記第1チップが積層された面と対向する前記第2チップの面から突出する少なくとも1つ以上のスルーホールビアと、
を備える、半導体装置。
(2)
前記スルーホールビアは、ビア内部が充填されたフィルドビアである、前記(1)に記載の半導体装置。
(3)
前記第2基板の前記第2配線層が積層された一面における前記スルーホールビアの断面積は、前記一面と対向する前記第2基板の他面における前記スルーホールビアの断面積と同じまたはより大きい、前記(2)に記載の半導体装置。
(4)
前記スルーホールビアは、前記第2配線層に設けられた信号線ごとに、1つまたは複数設けられる、前記(1)~(3)のいずれか一項に記載の半導体装置。
(5)
前記スルーホールビアと、前記第2基板との間には、絶縁層が設けられる、前記(1)~(4)のいずれか一項に記載の半導体装置。
(6)
前記絶縁層と接する前記スルーホールビアの表面には、バリアメタル層が設けられる、前記(5)に記載の半導体装置。
(7)
前記第1配線層、および前記第2配線層は、互いにチップ面から突出する接続端子を介して電気的に接続される、前記(1)~(6)のいずれか一項に記載の半導体装置。
(8)
前記第2チップは、前記センサ素子と電気的に接続された能動回路を含む、前記(1)~(7)のいずれか一項に記載の半導体装置。
(9)
前記センサ素子は、イメージセンサである、前記(1)~(8)のいずれか一項に記載の半導体装置。
(10)
第1基板および第1配線層を積層することで、センサ素子を含む第1チップを形成する工程と、
第2基板および第2配線層を積層することで、第2チップを形成する工程と、
前記第2配線層と電気的に接続し、前記第2基板の厚み方向に延伸する少なくとも1つ以上のスルーホールビアを形成する工程と、
前記第1配線層および前記第2配線層が互いに対向するように前記第1チップ、および前記第2チップを貼り合せる工程と、
を含む、半導体装置の製造方法。
(11)
前記第1チップ、および前記第2チップを貼り合せた後、前記第1チップが積層された面と対向する前記第2チップの面を研磨することで、前記スルーホールビアを露出させる工程をさらに含む、前記(10)に記載の半導体装置の製造方法。
100 第1チップ
110 第1基板
121 第1素子部
123 多層配線層
125 光学要素
130 接続端子
140 層間絶縁膜
200 第2チップ
210 第2基板
221 第2素子部
223 多層配線層
230 接続端子
240 層間絶縁膜
241 絶縁層
250 スルーホールビア
251 バリアメタル層
300 半導体装置
110 第1基板
121 第1素子部
123 多層配線層
125 光学要素
130 接続端子
140 層間絶縁膜
200 第2チップ
210 第2基板
221 第2素子部
223 多層配線層
230 接続端子
240 層間絶縁膜
241 絶縁層
250 スルーホールビア
251 バリアメタル層
300 半導体装置
Claims (11)
- 第1基板および第1配線層を積層して形成され、センサ素子を含む第1チップと、
第2基板および第2配線層を積層して形成され、前記第1配線層および前記第2配線層が互いに対向するように前記第1チップと貼り合わされた第2チップと、
前記第2配線層と電気的に接続し、前記第2基板を貫通することで、前記第1チップが積層された面と対向する前記第2チップの面から突出する少なくとも1つ以上のスルーホールビアと、
を備える、半導体装置。 - 前記スルーホールビアは、ビア内部が充填されたフィルドビアである、請求項1に記載の半導体装置。
- 前記第2基板の前記第2配線層が積層された一面における前記スルーホールビアの断面積は、前記一面と対向する前記第2基板の他面における前記スルーホールビアの断面積と同じまたはより大きい、請求項2に記載の半導体装置。
- 前記スルーホールビアは、前記第2配線層に設けられた信号線ごとに、1つまたは複数設けられる、請求項1に記載の半導体装置。
- 前記スルーホールビアと、前記第2基板との間には、絶縁層が設けられる、請求項1に記載の半導体装置。
- 前記絶縁層と接する前記スルーホールビアの表面には、バリアメタル層が設けられる、請求項5に記載の半導体装置。
- 前記第1配線層、および前記第2配線層は、互いにチップ面から突出する接続端子を介して電気的に接続される、請求項1に記載の半導体装置。
- 前記第2チップは、前記センサ素子と電気的に接続された能動回路を含む、請求項1に記載の半導体装置。
- 前記センサ素子は、イメージセンサである、請求項1に記載の半導体装置。
- 第1基板および第1配線層を積層することで、センサ素子を含む第1チップを形成する工程と、
第2基板および第2配線層を積層することで、第2チップを形成する工程と、
前記第2配線層と電気的に接続し、前記第2基板の厚み方向に延伸する少なくとも1つ以上のスルーホールビアを形成する工程と、
前記第1配線層および前記第2配線層が互いに対向するように前記第1チップ、および前記第2チップを貼り合せる工程と、
を含む、半導体装置の製造方法。 - 前記第1チップ、および前記第2チップを貼り合せた後、前記第1チップが積層された面と対向する前記第2チップの面を研磨することで、前記スルーホールビアを露出させる工程をさらに含む、請求項10に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/480,512 US20190386053A1 (en) | 2017-02-09 | 2017-12-26 | Semiconductor device and manufacturing method of semiconductor device |
CN201780085335.XA CN110235253A (zh) | 2017-02-09 | 2017-12-26 | 半导体器件以及半导体器件的制造方法 |
KR1020197022450A KR102490636B1 (ko) | 2017-02-09 | 2017-12-26 | 반도체 장치, 및 반도체 장치의 제조 방법 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017021853A JP2018129412A (ja) | 2017-02-09 | 2017-02-09 | 半導体装置、および半導体装置の製造方法 |
JP2017-021853 | 2017-02-09 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2018146965A1 true WO2018146965A1 (ja) | 2018-08-16 |
Family
ID=63107407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2017/046637 WO2018146965A1 (ja) | 2017-02-09 | 2017-12-26 | 半導体装置、および半導体装置の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20190386053A1 (ja) |
JP (1) | JP2018129412A (ja) |
KR (1) | KR102490636B1 (ja) |
CN (1) | CN110235253A (ja) |
TW (1) | TWI798198B (ja) |
WO (1) | WO2018146965A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11538843B2 (en) * | 2018-04-09 | 2022-12-27 | Sony Semiconductor Solutions Corporation | Imaging unit, method for manufacturing the same, and electronic apparatus |
WO2020071103A1 (ja) | 2018-10-05 | 2020-04-09 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置およびその製造方法、撮像素子 |
US11171076B2 (en) | 2018-10-10 | 2021-11-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Compute-in-memory packages and methods forming the same |
DE102019121087A1 (de) * | 2018-10-10 | 2020-04-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Computing-in-memory-packages und verfahren zu deren herstellung |
WO2022097427A1 (ja) * | 2020-11-09 | 2022-05-12 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置、撮像装置の製造方法及び電子機器 |
CN113594117B (zh) * | 2021-07-28 | 2024-04-09 | 联合微电子中心有限责任公司 | 半导体器件及其制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008130603A (ja) * | 2006-11-16 | 2008-06-05 | Toshiba Corp | イメージセンサ用ウェハレベルパッケージ及びその製造方法 |
JP2014072294A (ja) * | 2012-09-28 | 2014-04-21 | Canon Inc | 光電変換装置および半導体装置の製造方法 |
WO2016185901A1 (ja) * | 2015-05-15 | 2016-11-24 | ソニー株式会社 | 固体撮像装置およびその製造方法、並びに電子機器 |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4415984B2 (ja) * | 2006-12-06 | 2010-02-17 | ソニー株式会社 | 半導体装置の製造方法 |
US9142586B2 (en) | 2009-02-24 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pad design for backside illuminated image sensor |
JP5985136B2 (ja) * | 2009-03-19 | 2016-09-06 | ソニー株式会社 | 半導体装置とその製造方法、及び電子機器 |
ATE543215T1 (de) * | 2009-03-24 | 2012-02-15 | Sony Corp | Festkörper-abbildungsvorrichtung, ansteuerverfahren für festkörper- abbildungsvorrichtung und elektronische vorrichtung |
JP5509846B2 (ja) * | 2009-12-28 | 2014-06-04 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
JP5517800B2 (ja) * | 2010-07-09 | 2014-06-11 | キヤノン株式会社 | 固体撮像装置用の部材および固体撮像装置の製造方法 |
US8314498B2 (en) * | 2010-09-10 | 2012-11-20 | Aptina Imaging Corporation | Isolated bond pad with conductive via interconnect |
US8742535B2 (en) * | 2010-12-16 | 2014-06-03 | Lsi Corporation | Integration of shallow trench isolation and through-substrate vias into integrated circuit designs |
JP5791571B2 (ja) * | 2011-08-02 | 2015-10-07 | キヤノン株式会社 | 撮像素子及び撮像装置 |
TWI540710B (zh) * | 2012-06-22 | 2016-07-01 | Sony Corp | A semiconductor device, a method for manufacturing a semiconductor device, and an electronic device |
US9911772B2 (en) * | 2012-06-29 | 2018-03-06 | Sony Semiconductor Solutions Corporation | Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus |
JP2014099582A (ja) * | 2012-10-18 | 2014-05-29 | Sony Corp | 固体撮像装置 |
JP2014199898A (ja) * | 2013-03-11 | 2014-10-23 | ソニー株式会社 | 固体撮像素子および製造方法、並びに、電子機器 |
JP6079502B2 (ja) * | 2013-08-19 | 2017-02-15 | ソニー株式会社 | 固体撮像素子および電子機器 |
KR101395235B1 (ko) * | 2013-10-31 | 2014-05-16 | (주)실리콘화일 | 배면광 포토다이오드를 이용한 이미지 센서 및 그 제조방법 |
JP6299406B2 (ja) * | 2013-12-19 | 2018-03-28 | ソニー株式会社 | 半導体装置、半導体装置の製造方法、及び電子機器 |
JP2015170702A (ja) * | 2014-03-06 | 2015-09-28 | ソニー株式会社 | 固体撮像装置およびその製造方法、並びに電子機器 |
KR102180102B1 (ko) * | 2014-03-07 | 2020-11-17 | 삼성전자주식회사 | 이미지 센서 및 그 제조방법 |
JP2016018879A (ja) * | 2014-07-08 | 2016-02-01 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
US10020336B2 (en) * | 2015-12-28 | 2018-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device and electronic device using three dimentional (3D) integration |
US10121812B2 (en) * | 2015-12-29 | 2018-11-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Stacked substrate structure with inter-tier interconnection |
EP3468169B1 (en) * | 2016-05-31 | 2020-08-26 | Sony Semiconductor Solutions Corporation | Image capturing device, image capturing method, camera module, and electronic device |
US9899443B2 (en) * | 2016-07-22 | 2018-02-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Complementary metal-oxide-semiconductor (CMOS) image sensor (CIS) package with an image buffer |
KR102635858B1 (ko) * | 2017-01-05 | 2024-02-15 | 삼성전자주식회사 | 이미지 센서 |
US9859312B1 (en) * | 2017-02-08 | 2018-01-02 | Omnivision Technologies, Inc. | Feedback capacitor formed by bonding-via in pixel level bond |
KR20230156451A (ko) * | 2017-04-04 | 2023-11-14 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 고체 촬상 장치, 및 전자 기기 |
KR102421726B1 (ko) * | 2017-09-25 | 2022-07-15 | 삼성전자주식회사 | 이미지 센서 |
KR102542614B1 (ko) * | 2017-10-30 | 2023-06-15 | 삼성전자주식회사 | 이미지 센서 |
KR102483548B1 (ko) * | 2017-10-31 | 2023-01-02 | 삼성전자주식회사 | 이미지 센싱 장치 |
KR102427639B1 (ko) * | 2017-11-13 | 2022-08-01 | 삼성전자주식회사 | 이미지 센싱 소자 |
-
2017
- 2017-02-09 JP JP2017021853A patent/JP2018129412A/ja active Pending
- 2017-12-26 KR KR1020197022450A patent/KR102490636B1/ko active IP Right Grant
- 2017-12-26 US US16/480,512 patent/US20190386053A1/en not_active Abandoned
- 2017-12-26 WO PCT/JP2017/046637 patent/WO2018146965A1/ja active Application Filing
- 2017-12-26 CN CN201780085335.XA patent/CN110235253A/zh active Pending
-
2018
- 2018-02-01 TW TW107103561A patent/TWI798198B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008130603A (ja) * | 2006-11-16 | 2008-06-05 | Toshiba Corp | イメージセンサ用ウェハレベルパッケージ及びその製造方法 |
JP2014072294A (ja) * | 2012-09-28 | 2014-04-21 | Canon Inc | 光電変換装置および半導体装置の製造方法 |
WO2016185901A1 (ja) * | 2015-05-15 | 2016-11-24 | ソニー株式会社 | 固体撮像装置およびその製造方法、並びに電子機器 |
Also Published As
Publication number | Publication date |
---|---|
CN110235253A (zh) | 2019-09-13 |
TW201834069A (zh) | 2018-09-16 |
US20190386053A1 (en) | 2019-12-19 |
KR102490636B1 (ko) | 2023-01-20 |
TWI798198B (zh) | 2023-04-11 |
KR20190116288A (ko) | 2019-10-14 |
JP2018129412A (ja) | 2018-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018146965A1 (ja) | 半導体装置、および半導体装置の製造方法 | |
US10431546B2 (en) | Manufacturing method for semiconductor device and semiconductor device | |
US10056419B2 (en) | Chip package having chip connected to sensing device with redistribution layer in insulator layer | |
JP5618348B2 (ja) | 半導体イメージセンサ装置及びその製造方法 | |
US9082820B2 (en) | Manufacturing method of semiconductor apparatus | |
US11557573B2 (en) | Semiconductor device, manufacturing method for semiconductor device, and electronic device | |
JP2011009645A (ja) | 半導体装置及びその製造方法 | |
JP6140965B2 (ja) | 半導体装置およびその製造方法 | |
JP4987928B2 (ja) | 半導体装置の製造方法 | |
JP2011258687A (ja) | 半導体装置およびその製造方法 | |
US20140021596A1 (en) | Wafer-level device packaging | |
JP2009283503A (ja) | 半導体装置及びその製造方法 | |
EP2863436B1 (en) | Manufacturing method for solid-state imaging device and solid-state imaging device | |
WO2021162127A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6385515B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 17895680 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 20197022450 Country of ref document: KR Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 17895680 Country of ref document: EP Kind code of ref document: A1 |