WO2018123079A1 - 電源装置、及び電源装置の制御方法 - Google Patents
電源装置、及び電源装置の制御方法 Download PDFInfo
- Publication number
- WO2018123079A1 WO2018123079A1 PCT/JP2017/006736 JP2017006736W WO2018123079A1 WO 2018123079 A1 WO2018123079 A1 WO 2018123079A1 JP 2017006736 W JP2017006736 W JP 2017006736W WO 2018123079 A1 WO2018123079 A1 WO 2018123079A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- control
- current
- constant current
- voltage
- capacitance
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/125—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M3/135—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
- H02M3/1586—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel switched with a phase shift, i.e. interleaved
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0009—Devices or circuits for detecting current in a converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0012—Control circuits using digital or numerical techniques
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0043—Converters switched with a phase shift, i.e. interleaved
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
Definitions
- the present invention relates to a power supply device and a control method for the power supply device.
- Semiconductor and flat panel manufacturing apparatuses and the like are required to have a function capable of supplying RF power in a pulsed state to a plasma load in accordance with high density and high precision of thin film generation such as ashing and etching.
- two-level pulse power control is desired that performs high / low pulse power operation in a wide band in which RF power is continuously varied between minimum power that does not extinguish plasma and high power necessary for thin film generation. Has been.
- the frequency band required for high / low pulse power operation is 1 Hz to 50 kHz.
- power supply devices that supply RF power those using class A to class E amplifiers with PI control are known, but with PI control, 2-level pulse power control covering a wide band of several Hz to several tens of kHz is realized. Impossible.
- a power source used in the field such as an RF power source for facilities is required to have a power source capable of two-level pulse power control for performing a high / low pulse power operation in a wide band.
- Patent Documents 1 to 3 are known.
- Patent Document 1 discloses that an interleave control power supply device that performs power factor improvement includes a master converter and a slave converter, and each of the master converter switching element and the slave converter switching element operates with a predetermined phase difference. And voltage control by interleaving based on the output voltage fed back is described.
- a step-up chopper circuit is configured by a multiphase control type interleave circuit of two or more phases n in which main switches perform switching operations with a predetermined phase difference, and interleaving is performed based on a feedback output voltage. It is described that control is performed.
- Patent Document 3 describes that the problem of current non-uniformity for each phase that occurs in a multi-phase interleaved converter is solved and the power element is protected, and is performed based on the phase current of the sub-circuit provided for each phase. It describes that current control is performed by interleaving.
- FIG. 19 shows an equivalent circuit of the LCR circuit, and is a diagram for explaining the constant voltage control for feeding back the output voltage vo.
- a power supply device including a step-down chopper circuit configured with an LCR circuit is shown.
- the present invention solves the above-described conventional problems, suppresses the occurrence of output voltage overshoot and undershoot in multiphase interleave control of a power supply device, and the number of detection units and the control system do not depend on the number of phases. For control purposes.
- the pulse width ⁇ T (k) is set so that the sampling period (k + 1) -th output becomes equal to the target value for the state equation obtained by developing the circuit state with the input and output as state variables by a discrete model. Is calculated for each sampling period, and the switching operation is controlled by the obtained pulse width ⁇ T (k).
- the present invention provides a control current that is a combined current of multiphase phase currents in multiphase control by multiphase interleaving.
- the control system realizes control that does not depend on the number of phases, and performs constant current control using this control current, thereby suppressing the occurrence of overshoot and undershoot.
- the present invention includes a power supply device aspect and a power supply device control method aspect.
- the power supply apparatus of the present invention is a multiphase interleaved control power supply apparatus that performs multiphase control with a plurality of phase currents, and includes an LC chopper circuit that constitutes a step-down chopper circuit that operates by multiphase control of multiphase interleave, and LC And a controller that controls the step response by multiphase control of the chopper circuit.
- the control unit controls the switching of each phase of the LC circuit by constant current control using the combined current of each phase current of the LC chopper circuit as a control current in the multiphase control of the LC chopper circuit.
- a power supply device control method is a control method for a power supply device including an LC chopper circuit, which is a control method for a multiphase interleaved control power supply device that performs multiphase control with a plurality of phase currents.
- switching of each phase of the LC circuit is controlled by constant current control using a combined current of each phase current of the LC chopper circuit as a control current.
- the detection mechanism that detects the feedback signal by performing constant current control using the combined current of each phase current of the LC chopper circuit as the control current is one of detecting the combined current.
- One control system is sufficient for the control system that switches each phase of the LC circuit. Therefore, the number of detection units and the control system can be configured by one detection means and one control system without depending on the number of phases of multiphase control.
- the occurrence of overshoot and undershoot can be suppressed by performing constant current control with the control current.
- an inductance current flowing through the connection end of the inductance of each phase of the LC chopper circuit or a capacitance current flowing through the capacitance of the LC chopper circuit can be used.
- the configuration in which an ammeter is provided at the connection end of the inductance detects a combined current obtained by combining the inductance currents flowing through the inductances of the respective phases, and performs constant current control using a feedback signal of the detected combined current as a control current.
- the capacitance current is detected by a configuration in which an ammeter is provided in the capacitance, and constant current control is performed using the feedback signal of the detected capacitance current as a control current. Since the capacitance current is a current obtained by subtracting the load current from the combined current of the inductance current of each phase, the combined current of the inductance current can be detected by detecting the capacitance current.
- a detection mechanism for detecting the control current is sufficient.
- a single control system is sufficient for performing the constant current control using the control current.
- control current an inductance current, a capacitance current, and a combination of the inductance current and the capacitance current can be used, and there are a plurality of forms for constant current control using each current as a control current. Can be adopted.
- Table 1 shows a plurality of forms of constant current control.
- overshoot, undershoot, and problem current are described for the form of constant current control of inductance current, the form of constant current control of capacitance current, and the form of combination of constant current control of capacitance current and constant current control of inductance current. , And the effect on each problem of control to the target value.
- the constant current control When the constant current control is performed by feeding back the inductance current, the step response of the output voltage increases exponentially toward the voltage determined according to the predetermined inductance current value without causing the secondary oscillation voltage. . Accordingly, the constant current control of the inductance current allows a step response that converges to a predetermined value without overshooting or undershooting the output voltage.
- the control current is the inductance current that flows through the connection end of the inductance of each phase of the LC circuit, or the inductance current is the sum of the capacitance current and the load current. Use flowing capacitance current.
- the current control is performed such that the difference between the rated current value or the value obtained by multiplying the rated current value by a predetermined coefficient becomes zero.
- Constant current control of capacitance current is a constant current charge or constant current discharge of the capacitance of the LC circuit.
- the output voltage of each sampling period is represented by the sum of the output voltage of the previous sampling period and a command current multiplied by a coefficient, and the output voltage increases or decreases every sampling period.
- the output voltage does not converge to the command voltage, but since the capacitance current is controlled to a constant current, the generation of an excessive current is suppressed.
- the capacitance current flowing through the capacitance of the LC circuit is adopted as the control current.
- the third form of constant current control is a two-stage constant current control including constant current control of capacitance current and constant current control of inductance current, which suppresses overshoot and undershoot and suppresses excessive current.
- the output voltage is made to follow the command voltage that is the target value.
- the first stage constant current control is a constant current control of the capacitance current that causes the capacitance current to follow the command current
- the second stage constant current control is a constant current of the inductance current that causes the output voltage to follow the command voltage. Control.
- the constant current control of the capacitance current in the first stage further includes two modes of mode 1 constant current control and mode 2 constant current control.
- the mode 1 constant current control is switched from the mode 1 constant current control to the mode 2 constant current control in the first switching voltage Vc1, and the second in the mode 2 constant current control.
- the constant current control in mode 2 is switched to the constant current of the second stage inductance current.
- mode2 is provided between mode1 and mode3 as a transition section for connecting the voltage between both modes.
- the constant current control can be applied to a two-level control in which the set voltage V is a high level VH and a low level VL.
- ⁇ H is a high level current coefficient
- IR-rat is a rated current
- VL is a low level set voltage
- T is a sampling period
- C is a capacitance
- N is an integer at a high level.
- Vc1 When the set voltage V is the low level VL, The first switching voltage Vc1 is Obtained by.
- ⁇ L is a low level current coefficient
- IR-rat is a rated current
- VH is a high level set voltage
- T is a sampling period
- C is a capacitance
- N is an integer at a low level.
- the second switching voltage Vc2 is Obtained by.
- VREF is a high level setting voltage VH or a low level setting voltage VL
- Vc1 is a first switching voltage
- IC-REF is a command current
- Av and ⁇ 3 are coefficients that determine a tracking characteristic with respect to the command voltage VREF
- T is a sampling.
- Period C is capacitance.
- the command current of mode 2 constant current control uses the command current ⁇ 2 ⁇ IC-REF reduced from the command current IC-REF in mode 1 as the value obtained by multiplying the command current in mode 1 constant current control by the coefficient ⁇ 2.
- the coefficient ⁇ 2 is Is obtained.
- VREF is a high level set voltage VH or low level set voltage VL
- Av and ⁇ 3 are coefficients for determining the follow-up characteristic with respect to the command voltage VREF
- Vc2 is a second switching voltage
- IC-REF is a command current.
- Control form One form of control of the power supply device of the present invention is two-level deadbeat control by a multiphase interleaved bidirectional step-down chopper circuit that does not use PI control.
- the switching frequency can be increased to n times the drive switching frequency, and the control response can be increased to n times.
- the smoothing capacitor can be set to a switching frequency that is n times the drive switching frequency.
- a detector that detects a DC signal has a low-speed response
- an AC current transformer that detects an AC signal is capable of a high-speed response. Therefore, a capacitance is used as a control current in the control of the power supply device of the present invention. According to the form using current, by detecting the alternating current signal of the capacitance current at a high speed, even if a direct current signal including other AC components is detected at a relatively low speed, a high-speed response of deadbeat control is possible.
- step response overshoot and undershoot can be suppressed by performing constant current control.
- control current is a combined current of the inductance currents of the respective phases, the number of detection units that detect the feedback signal that is the control current can be reduced.
- class A to class E amplifiers are known as amplifiers that control RF power by converting the DC voltage of the previous stage into AC voltage using an inverter.
- the class A to class C amplifiers control the RF power by the dropper method, so the conversion efficiency of the RF power is about 30% to 50%.
- the conversion efficiency of the RF power is 90% at a typical high frequency of 13.56 MHz. High efficiency of ⁇ 93% can be obtained.
- class D amplifier and class E amplifier are suitable as amplifiers to which switching control can be applied.
- FIGS. 10 to 12 A power supply apparatus and a control method of the power supply apparatus according to the present invention will be described with reference to FIGS.
- FIGS. 10 to 12 A power supply apparatus and a control method of the power supply apparatus according to the present invention will be described with reference to FIGS.
- FIGS. 10 to 12 A power supply apparatus and a control method of the power supply apparatus according to the present invention will be described with reference to FIGS.
- FIGS. 10 to 12 The derivation of the pulse width ⁇ T (k) of the present invention will be described with reference to FIGS. 10 to 12
- the followability with respect to the command value will be described with reference to FIGS. 13 and 14
- the power source of the present invention An application example of the apparatus will be described.
- the power supply device 1 of the present invention receives the input voltage Vin, generates an output voltage vo and a load current iR, and generates a switching signal for controlling the on / off operation of the switching element of the LC chopper circuit 2.
- the switching signal generator 5, the LC chopper circuit 2, and a feedback signal from the load are input to calculate the pulse width ⁇ T (k), and the calculated pulse width ⁇ T (k) is output to the switching signal generator 5. Is provided.
- the LC chopper circuit 2 includes an LC circuit 4 configured by series-parallel connection of an inductance L and a capacitance C, and a switching circuit 3 that supplies an inductance current iL formed by switching the input voltage Vin in multiple phases to the LC circuit 4. It consists of.
- the control unit 6 calculates the pulse width ⁇ T (k) of the switching signal that controls the on / off operation of the switching element of the switching circuit 3.
- the pulse width ⁇ T (k) determines the time width of the ON state of the switching element within one switching cycle, and controls the power supplied to the load via the LC circuit 4 according to the length of the pulse width ⁇ T (k). For example, when the time width of the switching period is T, the pulse width ⁇ T (k) with respect to the time width T is expressed as a duty ratio.
- the control unit 6 calculates the pulse width ⁇ T (k) for each sampling period so that the sampling period (k + 1) -th output becomes equal to the target value, and controls the switching operation according to the obtained pulse width ⁇ T (k). Perform beat control.
- the control unit 6 performs constant current control at a predetermined period based on a control current including a combined current obtained by combining phase currents in the LC chopper circuit 2 in the deadbeat control, and the switching circuit 3 of the LC chopper circuit 2.
- the pulse width ⁇ T (k) of the switching signal for driving the switching element is calculated every sampling period T.
- the control unit 6 sets the pulse width ⁇ T (k) calculated by the constant current control of the control current including the combined current as the pulse width ⁇ T (k) of each phase current. By controlling the control current at a constant current, the secondary oscillation voltage of the output voltage is suppressed in the step response.
- the switching signal generator 5 of the present invention generates a switching signal for each phase with the pulse width ⁇ T (k) calculated by the controller 6 as the pulse width ⁇ T (k) of each phase current.
- the pulse width ⁇ T (k) is calculated based on the control current including the combined current obtained by combining the phase currents.
- the limitation due to the overlap of the pulse width ⁇ T (k) of each phase can be removed, and the pulse width ⁇ T of each phase can be allowed to overlap each other.
- the obtained pulse width ⁇ T (k) can be obtained.
- FIG. 2 shows an example of the pulse width ⁇ T (k) in the case of a three-phase phase current.
- FIG. 2A shows an example in which the pulse width ⁇ T (k) overlaps the pulse width ⁇ T (k) of three phase currents out of the three phase currents with respect to the time width T of one period of switching.
- FIG. 2B shows an example in which the pulse width ⁇ T (k) overlaps the pulse width ⁇ T (k) of two phase currents out of three phase currents with respect to the time width T of one period of switching.
- FIG. 2C shows an example in which there is no overlap in the pulse width ⁇ T (k) of the phase current for the three-phase phase current.
- the inductance currents iL1 to iLn flow through the n inductances L (L1 to Ln) in the LC chopper circuit 2, respectively.
- the control unit 6 inputs, as a control current, a current including a combined current iL obtained by combining the phase currents that are the inductance currents iL1 to iLn.
- the control current may be a capacitance current ic obtained by subtracting the load current iR from the combined current iL in addition to the combined current iL obtained by combining the inductance current of each phase current.
- the constant current control by the control unit 6 includes a plurality of control forms.
- a control mode there are a control mode of inductance current control, a control mode of capacitance current control, and a control mode combining inductance current control and capacitance current control.
- the inductance current iL (t) in the above equation (2) is a combined current obtained by synthesizing the inductance currents iL1 to iLn of each phase of n inductances L (L1 to Ln) included in the LC chopper circuit. is there.
- iL (t) ic (t) + iR (t) between the inductance current iL (t) and the capacitance current ic.
- iR (t) is a load current of the load R.
- the pulse width ⁇ T (k) when performing the constant current control using the above-described inductance current and capacitance current as the control current is expressed by the following formula (3).
- Vin (k) is the input voltage
- vo (k) is the output voltage
- iL (k) is the combined current of the inductance current of each phase
- iR (k) is the load current
- L is the inductance of the LC circuit
- C is the LC
- the circuit capacitance, T is the sampling period.
- the constant current control can be a constant current control of an inductance current using the inductance current as a control current, or a constant current control of a capacitance current using the capacitance current as a control current.
- control forms of constant current control of inductance current control forms of constant current control of capacitance current, and control forms in which constant current control of inductance current and constant current control of capacitance current are combined will be described.
- three-phase interleave control will be described as an example in multiphase interleave control.
- FIGS. 3A and 3B are diagrams for explaining the outline of the control mode of the inductance current control by the control unit
- FIGS. 3A and 3B show the schematic configuration of the control mode
- FIG. 3C is the command voltage.
- An example of VREF is shown
- FIG. 3D shows an example of the output voltage vo.
- FIG. 3 shows three-phase interleave control as an example of two configuration examples of constant current control of inductance current.
- the current control is performed such that the difference between the rated current value or the value obtained by multiplying the rated current value by a predetermined coefficient becomes zero.
- the feedback capacitance current ic is fed using the pulse width ⁇ T (k) expressed by the following equation (4).
- ⁇ T (k) expressed by the following equation (4).
- the step response is controlled so that the output voltage vo (k) becomes the command voltage VREF.
- the feedback capacitance current ic is fed back using the pulse width ⁇ T (k) expressed by the following equation (5) in the control mode of the constant current control of the inductance current in the three-phase interleave control.
- the step response is controlled so that the output voltage vo (k) becomes the command voltage VREF.
- the command voltage VREF shown in FIG. 3C is an example of a two-level command voltage of a high level VH and a low level VL in the two-level control of H / L, and the output shown in FIG.
- the voltage vo shows a two-level step response example.
- FIGS. 3C and 3D are schematically shown for explanation, and do not show actual voltage waveforms.
- Control mode of constant current control of capacitance current 4A and 4B are diagrams for explaining an outline of the three-phase interleave control as an example of the capacitance current control by the control unit, FIG. 4A shows a schematic configuration, and FIG. 4B shows the capacitance current control. An example of the command current IC-REF is shown, and FIG. 4C shows the capacitance current ic.
- the feedback capacitance current ic is fed using the pulse width ⁇ T (k) represented by the following formula (6).
- ⁇ T (k) represented by the following formula (6).
- the step response is controlled so that the capacitance command current IC-REF is obtained.
- the command current IC-REF of the capacitance current shown in FIG. 4 (c) is the difference between IC-REFH corresponding to the high level VH and IC-REFL corresponding to the low level VL in the two-level control of H / L.
- An example of a two-level command current is shown, and a capacitance current ic shown in FIG. 4C shows an example of a two-level step response.
- FIGS. 4B and 4C are schematically shown for explanation and do not show actual voltage waveforms.
- the constant current control according to the present invention includes the constant current control of the inductance current and the constant current control of the capacitance current, the constant current control of the capacitance current, and the constant current control of the inductance current performed thereafter.
- a control mode for controlling the step response by the multi-stage constant current control is provided.
- the constant current control of the inductance current is performed in two stages in addition to the first control mode of performing the constant current control of the inductance current after the constant current control of the capacitance current.
- a second control mode for performing current control is provided.
- FIG. 5 to 7 are diagrams for explaining a control mode of a combination of constant current control of inductance current and constant current control of capacitance current.
- FIG. 5A shows an outline of the control unit, and FIG. ) Indicates the command voltage VREF.
- FIGS. 7A and 7B show the command currents when the constant current control of the capacitance current is performed in two stages of mode1 and mode2 and the constant current control of the inductance current is performed in mode3 in the second control mode.
- IC-REF and output voltage vo are shown.
- the constant current control of the first stage capacitance current uses the pulse width ⁇ T (k) by the constant current control of the capacitance current, and the constant current control of the inductance current in the second stage constant current control.
- the pulse width ⁇ T (k) is used.
- the control mode that combines the constant current control of the capacitance current and the constant current control of the inductance current avoids the generation of excessive current assumed in the constant current control of the inductance current.
- the constant current control of the capacitance current is changed from the constant current control of the capacitance current in the second stage. Switching to current control, the output voltage vo is controlled toward the target control command voltage VREF.
- the switching voltage Vc when the constant current control of the first stage capacitance current is switched to the constant current control of the second stage inductance current is an output voltage depending on the current energy held in the inductance in the constant current control of the capacitance current. Is a voltage for switching so as not to overshoot the target value.
- the control mode shown in FIG. 6 shows a mode in which inductance current control is performed following capacitance current control.
- the voltage V1 indicated by a thin solid line indicates a step response when the entire section is controlled by constant current control of the inductance current
- the voltage indicated by a dark solid line indicates a constant current of the capacitance current.
- the step response of the control form which combined control and constant current control of inductance current is shown, and voltage V2 at the time of capacitance current control and voltage V3 at the time of inductance current control are included.
- constant current control is performed with the output voltage vo directed to the target value while suppressing the occurrence of excessive current, and the output voltage vo is set to the target value.
- switching to constant current control of the inductance current is performed.
- a voltage at the time of controlling the capacitance current is indicated by a voltage V2.
- the command voltage VREF is controlled by constant current control of the inductance current.
- a voltage at the time of inductance current control is indicated by a voltage V3.
- FIG. 7 The control form shown in FIG. 7 is a two-stage form in which constant current control of inductance current is performed following constant current control of capacitance current control.
- FIG. 7A shows the command current IC-REF in the constant current control of the capacitance current
- FIG. 7B shows the voltage waveform of the output voltage vo.
- the voltage V1 indicated by a thin solid line indicates a step response when the constant current control of the inductance current is performed in the entire section.
- the voltage indicated by the dark solid line is the voltage V2a at the time of constant current control of the first stage capacitance current and the capacitance current of the second stage in a mode in which constant current control of capacitance current and constant current control of inductance current are combined.
- constant current control is performed with the output voltage vo directed to the target value while suppressing the occurrence of excessive current based on the command current IC-REF shown in FIG.
- the control is switched to the constant current control of the second stage capacitance current.
- the voltage of constant current control of the first stage capacitance current is indicated by voltage V2a
- the voltage of constant current control of the second stage capacitance current is indicated by voltage V2b.
- a voltage at the time of constant current control of the inductance current is indicated by a voltage V3b.
- the constant current control of the second stage capacitance current is a constant current control that connects between the constant current control of the first stage capacitance current and the constant current control of the inductance current, and the voltage at the time of switching the constant current control.
- the constant current control of the first stage capacitance current, the constant current control of the second stage capacitance current, and the constant current control of the inductance current are the constant current control of the capacitance currents of mode1 and mode2, which will be described later. This corresponds to constant current control of the inductance current of mode3.
- the waveforms of the command current and voltage shown in FIGS. 6 and 7 are schematically shown for explanation, and do not show actual waveforms.
- Table 2 shows the relationship between the constant current control of the inductance current and the command signal and the input signal of the constant current control of the capacitance current.
- FIG. 8 is a diagram for explaining the control modes of mode1, mode2, and mode3.
- FIG. 8A shows the mode 1 control mode
- FIG. 8B shows the mode 2 control mode
- FIG. 8C shows the mode 3 control mode.
- three-phase interleave control will be described as an example of multiphase interleave control.
- step response is performed by multi-stage constant current control by constant current control of capacitance current in two stages of mode 1 and mode 2 and constant current control of inductance current in mode 3 performed thereafter.
- the constant current control in mode 1 is the first stage of the constant current control of the capacitance current performed in two stages.
- This constant current control in mode 1 is a mode in which the output voltage does not go beyond the target value due to the current energy held in the inductance.
- a voltage Vc1 for switching to the next second-stage mode2 is set in advance. When the output voltage vo reaches the switching voltage Vc1, mode1 is terminated, and the mode2 is shifted to mode2.
- the pulse width ⁇ T (k) in mode 1 of the three-phase interleave control is It is represented by
- FIG. 8A is a diagram for explaining a control mode of constant current control of the capacitance current of mode1.
- the control unit inputs the input voltage Vin, feeds back the capacitance current ic (k) and the output voltage vo (k), and performs constant current control toward the command current IC-REF of the capacitance current.
- the constant current control in mode 2 is the second stage of the constant current control of the capacitance current performed in two stages.
- the constant current control in mode 2 is a transfer mode in which the output voltage vo reached by the constant current control of the capacitance current in mode 1 is transferred to the initial voltage when starting the constant current control of the inductance current in mode 3. .
- the constant current control of the capacitance current has a function of suppressing an excessive current, but since it does not have a function of directing the output voltage to the target value, it is necessary to control so that the output voltage does not go beyond the target value. .
- the output voltage vo at the time of switching is the inductance current throughout the entire section of the step response. The voltage becomes different from the output voltage vo when the constant current control is performed at, and a gap is generated.
- the voltage and the step response when switching to the constant current control of the inductance current are determined by the inductance current. Since there is a gap between the output when current control is performed, constant current control of the inductance current after switching must start from a voltage different from the output voltage when constant current control is performed with the inductance current for all sections. become.
- ⁇ Constant current control of capacitance current in two steps, mode1 and mode2 eliminates the voltage difference at the time of switching described above.
- the constant current control of the capacitance current is made into two steps of mode1 and mode2, the deviation of the output voltage generated by the constant current control of mode1 is eliminated in mode2, and the constant current control of the inductance current of mode3 is started.
- the voltage value at the time is matched with the output voltage when the constant current control is performed with the inductance current in the entire step response.
- the output voltage starting with the constant current control of the inductance current in mode 3 can be started from the output voltage when the constant current control is performed with the inductance current throughout the entire step response.
- the interval of mode2 is a transition interval in which the final value of mode2 is adjusted to be the predetermined value of mode3, the initial value of mode2 is the final value Vc1 of mode1, and the final value of mode2 is the initial value Vc2 required by mode3 Constant current control is performed so that
- the pulse width ⁇ T (k) in mode 2 of the three-phase interleave control is It is represented by
- FIG. 8B is a diagram for explaining a control mode of constant current control of the capacitance current of mode2.
- the control unit performs constant current control toward the command current ⁇ 2 ⁇ IC-REF of the capacitance current.
- ⁇ 2 is a coefficient for setting the command current in mode2.
- mode3 In mode 3, the output voltage vo is controlled so as not to exceed the target value by constant current control of the inductance current. In the case of two-level control of High / Low, constant current control is performed so that the target values VH and VL are not excessively exceeded.
- FIG. 8C is a diagram for explaining a control mode of constant current control of the inductance current of mode3.
- the controller feeds back the capacitance current ic (k) and the output voltage vo (k), or feeds back the capacitance current ic (k), and performs constant current control with the output voltage directed to the command voltage VREF.
- ⁇ 3 is a coefficient set for causing the output voltage to stably follow the command voltage VREF.
- Table 3 below shows the signal relationship in each constant current control of mode1 to mode3.
- Ic (k) and vo (k) are detected (P3), and the pulse width ⁇ T (k) of mode1 is calculated.
- the calculation of the pulse width ⁇ T (k) in mode 1 is performed using Expression (7) (Expression (24)). Note that equation (24) described below is the same calculation equation as equation (7) (P4).
- the switching operation of the LC chopper circuit is controlled, constant current control of the capacitance current is performed, and the output voltage vo (k) is detected (P5).
- Ic (k) and vo (k) are detected (P11), and the pulse width ⁇ T (k) of mode 3 is calculated.
- the calculation of the pulse width ⁇ T (k) in mode 3 is performed using Expression (9) (Expression (26), Expression (28)). Note that equation (26) described below is the same calculation equation as equation (9) (P12).
- the switching operation of the LC chopper circuit is controlled, the constant current control of the inductance current is performed, and the output voltage vo (k) is detected (P13).
- the configuration example of the LC chopper circuit shown in FIG. 10 is an example of a bidirectional step-down chopper circuit using a multiphase interleave method.
- This step-down chopper circuit replaces the commutation diodes of the diodes D1 to D3 used in a general step-down chopper circuit with a controllable element so that high speed control from full load to no load is possible. Energy is regenerating on the input side.
- three-phase interleaving is shown as multi-phase interleaving.
- Three switching circuits constituting a three-phase interleave are provided, and switching elements Q1 to Q3 and diodes D1 to D3 are provided.
- the inductance L of the LC circuit 4 corresponds to the inductance L of each of the three switching circuits, and the inductance currents iL1 to iL3 of the inductances L are the phase currents of the interleaving.
- the LC circuit 4 includes one capacitance C, and a current obtained by subtracting the load current iR from the combined current (iL1 + iL2 + iL3) of the inductance currents iL1 to iL3 flows through the capacitance C.
- the derivation of the pulse width ⁇ T (k) will be described.
- the preceding step will be described first.
- a multiphase interleave type bidirectional step-down chopper circuit and a state equation of the pulse width ⁇ T (k) are obtained ( Derivation steps 2 and 3), and a function expression (derivation step 4) of the pulse width ⁇ T (k) is obtained based on this state equation.
- each mode 1, mode 2 Derivation steps (derivation step 7 to derivation step 9) for deriving the pulse width ⁇ T (k) of mode 3 will be described.
- FIG. 11 is an equivalent circuit of the circuit of FIG. 10 and represents an equivalent circuit having a time band sufficiently longer than the switching frequency in the closed loop automatic control response region.
- the step response of the output voltage vo due to the input current (iL) input from the current source is It is represented by
- Equation (11) indicates that the step response of the output voltage vo increases exponentially toward (R ⁇ iL) without causing a secondary oscillation voltage.
- the output voltage vo (t) represented by the equation (13) is obtained after the load resistance R is deleted from the output voltage vo (t) represented by the equation (11) and a sufficient time has elapsed (t ⁇ ⁇ ). The final value indicates that it converges to the command voltage VREF.
- the step response can be controlled without generating a secondary oscillation voltage.
- Av is a coefficient by which the difference value (VREF ⁇ Vo (t)) between the output voltage Vo (t) and the command voltage VREF is multiplied
- ⁇ is a capacitance. This is a coefficient to be multiplied by the current ic (t) and determines the follow-up characteristic with respect to the command voltage VREF.
- Derivation process 2 Next, a state equation of a three-phase interleaved bidirectional step-down chopper circuit is derived.
- FIG. 12 shows an equivalent circuit in one of the three phases.
- iL the combined current represented by the formula (12)
- iL iL1 + iL2 + iL3
- a state equation is obtained, and a relational expression with the pulse width ⁇ T is derived.
- U1 ( ⁇ ) Vin or 0 voltage is applied to U1 ( ⁇ ), U2 ( ⁇ ), and U3 ( ⁇ ) by the ON / OFF operation of Q1 / D1 to Q3 / D3 of each phase in FIG.
- U1 ( ⁇ ) is represented by the equivalent circuit of FIG. In FIG. 12, U1 ( ⁇ ) is Vin when Q1 is turned on and D1 is turned off, and U1 ( ⁇ ) is 0 when Q1 is turned off and D1 is turned on.
- the combined current i (t) is obtained by multiplying the general solution x (t) by the transformation matrix F corresponding to the circuit configuration of FIG. 10 from the left.
- a GFe AT is derived using the transformation matrix G.
- FB and FAB are converted as shown in the following formula.
- Derivation process 4 Next, a functional expression of the pulse width ⁇ T (k) is derived.
- the pulse width ⁇ T (k) represented by the above equation (21) indicates the pulse width ⁇ T (k) in the constant current control of the control current of the inductance current.
- derivation of the pulse width ⁇ T (k) of the inductance current control (derivation step 5) and derivation of the pulse width ⁇ T (k) of the capacitance current control (derivation step 6) will be shown based on the equation (21).
- the pulse width ⁇ T (k) described above is shown by using the capacitance current ic (k) and the output voltage vo (k) instead of the inductance current iL (k) in the constant current control of the inductance current.
- the capacitance current ic (k) instead of the inductance current iL (k)
- the constant current control of the inductance current and the constant current control of the capacitance current are fed back to the common capacitance current ic (k). Can be done.
- iL (k + 1) IC-REF + iR (k) is defined with the command current as IC-REF.
- the pulse width ⁇ T (k) described above since the elements of the load current iR (k) and the inductance current iL (k) are removed, the load current iR (k) and the inductance current iL (k) are fed back.
- the pulse width ⁇ T (k) can be obtained by feeding back the capacitance current ic (k) and the output voltage vo (k).
- the first constant current control of the capacitance current is executed.
- Vc1 is an output voltage when switching from mode1 to mode2.
- a high DC command voltage VH and a low DC command voltage VL are determined as DC command voltages.
- Derivation process 8 Next, the derivation of the pulse width ⁇ T (k) for constant current control of the capacitance current in mode 2 will be described.
- ⁇ 2 is selected so that the initial value Vc 1 reaches the final value Vc 2 in one period from the output voltage vo (k) to vo (k + 1).
- mode2 can be completed in one sampling time.
- the pulse width ⁇ T (k) for constant current control of the inductance current in mode 3 is the same as the pulse width ⁇ T (k) for constant current control of the inductance current shown in (derivation step 5), and is expressed by the following equation (26): expressed.
- an AC current transformer that detects an AC signal can respond at a high speed, whereas a general-purpose detector that detects a DC signal has a relatively low speed response.
- the pulse width ⁇ T (k) shown in the above equation detects the capacitance current ic (k) and the output voltage vo (k) and uses it as a feedback signal.
- Capacitance current ic (k) can be quickly responded by an AC current transformer, but the response of the detector that detects output voltage vo (k) is relatively slow. In order to speed up the step response, it is necessary to obtain a feedback signal at a high speed, and for this purpose, it is desirable that the detection of the detector be fast.
- the pulse width ⁇ T (k) expressed by Equation (28) includes only the capacitance current ic (k) as a feedback signal. Since the AC current transformer that detects the capacitance current ic (k) can respond at high speed, the pulse width ⁇ T (k) can be obtained at high speed.
- the elements of the output voltage vo (k), the load current iR (k), and the inductance current iL (k) can be excluded from the functional expression of the pulse width ⁇ T (k) that determines the constant current control of the inductance current of mode3.
- ⁇ 3 is selected so as to obtain a control response following the DC command voltage VREF in the constant current control of the inductance current iL (t).
- the constant current control of the capacitance current in mode 1 is a current control for charging the capacitor with a constant current
- the output voltages vo (1) to vo (n) at each time point are expressed by the following equation (29).
- the sampling frequency is 1, 2,... K,.
- k and n are positive integers.
- the constant current control of the capacitance current of the first stage mode1 is finished, and the switching to the constant current control of the capacitance current of the next second stage mode2 is performed. .
- N represents the value of the integer part of n. Therefore, if the number of samplings is N times or less, the output voltage vo (N) does not overshoot beyond the high level command voltage VH.
- the output voltage vo (n) expressed by equation (29) satisfies the following relationship at the number of sampling times N that satisfies the above equation (31). .
- VL is the initial voltage vo (0) of the output voltage in the High / Low control.
- transition voltage Vtrans is selected using the average value of the upper and lower values of the relational expression (32), it is expressed by the following expression (33).
- the target voltage at the low level is VL
- the rated output current is IR-rat
- the constant current coefficient is ⁇ L
- the initial value of the output voltage is vo (0)
- the command voltage VREF VL
- the capacitance current command current IC-REF - ⁇ L ⁇ IR-rat
- the initial value of the output voltage vo (0) VH.
- N represents the value of the integer part of n. If the number of samplings is N times or less, the output voltage vo (N) exceeds the low level command voltage VL and does not undershoot.
- the output voltage vo (n) expressed by equation (29) satisfies the following relationship at the number of sampling times N that satisfies the condition of equation (36). .
- VL is the initial voltage vo (0) of the output voltage in the High / Low control.
- transition voltage Vtrans is selected using the average value of the upper and lower values of the above relational expression, it is represented by the following expression (38).
- Mode 2 executes the constant current control of the second stage of the capacitance current.
- the constant current control of mode 2 in the second stage is a mode in which the constant current control of mode 1 and the constant current control of mode 3 are connected.
- the time point of the final value of mode2 is the same time point as the initial time point of mode3.
- Vc2 and ic2 are the final values of mode2 and the initial values of mode3.
- the switching voltage Vc2 in mode 2 is expressed by the following formula (42) using ic2 of the formula (41).
- mode2 is a transfer mode for transferring from mode1 to mode3 without causing turbulence as much as possible.
- the final values are Vc2 and ic2. .
- ⁇ 2 is a coefficient for adjusting the command current IC-REF of the capacitance current in mode2.
- the capacitance current ic can be set to ic2 when mode 2 is switched.
- ⁇ 3 is a coefficient of the capacitance current ic and is selected so as to obtain a control response following the DC command voltage VREF in the constant current control of the inductance current iL (t).
- the coefficient ⁇ 3 is selected so as to obtain a control response that follows the command voltage VREF in the constant current control of the inductance current iL represented by the equation (12).
- the selection of the coefficient ⁇ 3 is performed by stability determination in the mode3 automatic control system. Hereinafter, selection of the coefficient ⁇ 3 will be described.
- FIG. 13 shows a circuit block of the closed-loop transfer function represented by the above equation (45), and shows a circuit state by a primary transfer function of constant voltage control.
- the control response frequency ⁇ c is a point where the gain of the loop transfer function reaches “1”.
- ⁇ c at which the gain of the loop transfer function in FIG. 13 becomes 1 is obtained by the following equation (46) by substituting Av in equation (27).
- Vin (t) ⁇ T (t) / T on the left side represents the average value of the output voltage vo (t). That is, in the circuit of FIG. 10, this corresponds to the average value of the voltages across D1 to D3.
- FIG. 14 shows a circuit state of a secondary transfer function of constant voltage control.
- the circular transfer function of vo (s) in FIG. 14 is expressed by the following equation (49).
- control response frequency ⁇ c is limited by the above conditional expression, and the influence of the switching time T on the dead time is further considered.
- the detection signal Vo-slow detected by the detection means having a relatively slow response characteristic of the general-purpose sensor is used as the initial value vo (0), and the initial value vo (0) Capacitance current ic (t) is processed at high-speed discrete time to obtain output voltage vo (t).
- the detection signal Vo-slow detected by the detection means having a relatively slow response characteristic is set to the initial value vo (0), but this detection is only the initial value vo (0). Since the calculation of the output voltage vo (t) at each time point can be performed without using detection means having a slow response speed, high-speed detection is possible.
- mode3 can be obtained without using the output voltage vo (t) at each time t as a feedback signal, it is not affected by disturbance due to vo-slow, and vo-slow is set in the settling interval of mode3. ing.
- the final value vo-slow of mode 3 in the previous sampling period is an initial value for obtaining vo (t) used in mode 1 and mode 2 of the next sampling period Used as vo (0).
- Fs is a switching frequency.
- a sampling time Th that is sufficiently shorter than the sampling time T that satisfies Th ⁇ 0.1 ⁇ (T / 3) is set.
- the capacitance current ic (t) is detected by an AC current transformer that is easy to detect at high speed, and the following discrete time processing is performed.
- Th tm-tm-1.
- the initial value vo (0) corresponding to VL can use the detection signal vo-slow detected by the detection means of the general-purpose sensor having a relatively slow response.
- vo (0) corresponding to VH is a general-purpose sensor with a relatively slow response.
- the detection signal vo-slow obtained by detection can be used. Even after vo (km) reaches the settling voltage VL-set, the control of mode 3 is continued.
- the main loop is controlled according to the command signal of the power supply apparatus, and the minor loop is dual level deadbeat control according to the high / low DC command voltage of the multi-phase interleaved bidirectional step-down chopper circuit.
- the present invention can be applied to a control system, and can be applied to a DC power supply device, an AC power supply device such as UPS, and an RF generator.
- FIG. 15 An example in which the power supply device of the present invention is applied to an RF generator will be described using FIG. 15, and an example of operation when the power supply device of the present invention is applied to an RF generator will be described using the flowchart of FIG. 16.
- a control example of High / Low will be described with reference to the flowchart of FIG.
- An example in which the power supply device of the present invention is applied to a DC power supply device and an AC power supply device will be described with reference to FIG.
- FIG. 15 is a control block diagram for explaining a control system of an application example of the RF generator.
- the control system includes PI control that constitutes the main loop control system and debit control that constitutes the minor loop control system.
- the two-level deadbeat control system according to the High / Low DC command voltage of the multi-phase interleaved bidirectional step-down chopper circuit of the power supply apparatus of the present invention is applied to the debit control constituting the minor loop control system.
- a high level traveling wave power command PH-Forward or a high level load power command PH-Load is used as a high level command signal in the main loop.
- PI control is performed by feeding back low level load power.
- the rated DC voltage Vo-rat, the rated DC current Io-rat, and the rated traveling wave power Ph-rat are input as rated values.
- the high level command voltage VH and the low level command voltage VL obtained by PI control are used as command values, and the output voltage vo or the capacitance current ic is fed back to perform deadbeat control.
- FIG. 16 shows a start-up mode in which plasma is ignited with a plasma load by an RF generator.
- the respective steps are denoted by reference numerals S1 to S10, S11, and S12.
- a high level traveling wave power command PH-Forward or a high level load power command PH-Load is input as the high level power command PH
- the low level traveling wave power command PL-Forward is input as the low level power command PL.
- a low level load power command PL-Load is set (S1).
- the ascending operation (Ramp Up (PH-rat / 20 ms)) is performed in, for example, 20 ms until the high level power command PH in the continuous mode (S2).
- the pre-pulse control is a control for forming a plasma ignition atmosphere by applying a plurality of pre-pulses having a pulse width narrower than that of the main pulse as a pre-stage of the main pulse for inducing plasma ignition. It is disclosed in Patent Document 4.
- the supply power is increased to PH while maintaining the average reflected power PREF-ave at a predetermined value by duty control of 5 kHz.
- the predetermined value of the average reflected power PREF-ave is determined by, for example, multiplying the High level rated power PH-rat by a predetermined coefficient.
- the predetermined coefficient for example, 0.1 can be set.
- the average reflected power PREF-ave in the pre-pulse mode can be a pulse that is on / off controlled with a duty ratio of 10%.
- the voltage is lowered to the Low level power command PL from the High level power command PH by the lowering operation (Ramp Down (P H-rat / 20 ms)) (S6), and is set to the Low level power command PL.
- VL is secured (S7).
- VREF (Low) can be set by the low level command voltage VL after settling.
- the high / low level control is based on the output power, power command of traveling wave power PH (Forward) / PL (Forward), or power of load power PH (Load) / PL (Load).
- processing is performed at a sampling cycle Tc slower than the sampling cycle T performed by the deadbeat control of the minor loop (S11A).
- the sampling period Tc can be 50 ⁇ s
- the H / L pulse period can be 1 Hz to 50 kHz.
- Km is the resolution.
- a resolution of 480 or higher is obtained (S12A).
- a high level command voltage VH and a low level command voltage VL are acquired (S12B), and vo (km) at the k time point after settling is acquired as a high level and low level output voltage vo (k), respectively ( S12C).
- a high level pulse width ⁇ T (k) is obtained (S12D), and the control is performed using the obtained pulse width ⁇ T (k) to follow the output voltage vo to the high level command voltage VH.
- a pulse width ⁇ T (k) is obtained (S12E), and control is performed using the obtained pulse width ⁇ T (k) to follow the output voltage vo to the low level command voltage VL.
- the control to follow the Low level power command PL is then performed, and the High / Low pulse power control operation is repeated by repeating the High level PH control and the Low level PL control. To continue.
- the high level end power PH-end, the low level end power PL-end, the high level end voltage VH-end, and the low level end voltage VL-end are changed. Peak hold data.
- the high-level end voltage VH-end and the low-level end voltage VL-end hold the command voltage VREF of the equation (12) corresponding to the high / low level as the command voltages VH and VL. Further, the high-level end power PH-end and the low-level end power PL-end are used as feedback signals for the high / low pulse.
- FIG. 18 is a control block diagram for explaining a control system of an application example of the power supply device of the present invention to a DC power supply device and an AC power supply device.
- the control system includes PI control that constitutes the main loop control system and debit control that constitutes the minor loop control system.
- the two-level deadbeat control system according to the High / Low DC command voltage of the multi-phase interleaved bidirectional step-down chopper circuit of the power supply apparatus of the present invention is applied to the debit control constituting the minor loop control system.
- the high-level power command PH or voltage command VrefH, low-level power command PL or voltage command VrefL is used as the command signal in the main loop, and obtained from the load side PI control is performed by feeding back power or voltage.
- the rated DC voltage Vo-rat, rated DC current Io-rat, and rated traveling wave power PH-rat are input as rated values.
- the high level command voltage VH and the low level command voltage VL obtained by PI control are used as command values, and the output voltage vo or the capacitance current ic is fed back to perform deadbeat control.
- the power supply device of the present invention can be applied to the supply of high frequency power to devices using high frequency such as manufacturing devices such as semiconductors and liquid crystal panels, vacuum vapor deposition devices, heating / melting devices and the like.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
電源装置の多相インターリーブ制御において、出力電圧のオーバーシュートやアンダーシュートの発生を抑制すると共に、検出部の個数や制御系が相数に依存しない制御とする。多相インターリーブにデッドビート制御を適用した電源装置の電力制御において、多相インターリーブによる多相制御において、多相の相電流の合成電流を制御電流とすることによって、検出部の個数や制御系が相数に依存しない制御を実現し、この制御電流を用いて定電流制御を行うことによって、オーバーシュートやアンダーシュートの発生を抑制する。電源装置は、複数の相電流によって多相制御を行う多相インターリーブ制御の電源装置であって、多相インターリーブの多相制御によって動作する降圧チョッパ回路を構成するLCチョッパ回路と、LCチョッパ回路の多相制御によってステップ応答を制御する制御部とを備える。
Description
本願発明は、電源装置、及び電源装置の制御方法に関する。
半導体やフラットパネル製造装置等は、アッシングやエッチング等の薄膜生成の高密度・高精度化に伴い、プラズマ負荷にRF電力をパルス状態で供給できる機能が要求されている。特に、プラズマを消滅させない最少電力のLow電力と薄膜生成に必要なHigh電力との間で連続してRF電力を可変させる方式のHigh/Lowパルス電力動作を広帯域で行う2レベルパルス電力制御が要望されている。
例えば、High/Lowパルス電力動作に要求される周波数帯域は1Hz~50kHzである。RF電力を供給する電源装置として、PI制御によるA級~E級増幅器を用いたものが知られているが、PI制御では数Hz~数十kHzの広帯域をカバーする2レベルパルス電力制御は実現不可能である。
このような状況において、設備用RF電源など分野で使用する電源では、High/Lowパルス電力動作を広帯域で行う2レベルパルス電力制御が可能な電源が求められている。
高速応答が期待される電源として、インターリーブ方式を用いた電源があり、例えば、以下の特許文献1~3が知られている。
特許文献1には、力率改善を行うインターリーブ制御電源装置において、マスターのコンバータとスレーブのコンバータを備え、マスターのコンバータのスイッチング素子とスレーブのコンバータのスイッチング素子を所定の位相差でそれぞれ動作させること、及びフィードバックした出力電圧に基づいて行うインターリーブによる電圧制御を行うことが記載されている。
特許文献2には、相互に所定位相差で主スイッチがスイッチング動作する2相n以上の多相制御型のインターリーブ回路で昇圧チョッパ回路を構成すること、及びフィードバックした出力電圧に基づいて行うインターリーブによる制御を行うことが記載されている。
特許文献3には、多相インターリーブ方式のコンバータで起こる相ごとの電流不均等の問題を解決し、パワー素子を保護することが記載され、相ごとに設けたサブ回路の相電流に基づいて行うインターリーブによる電流制御を行うことが記載されている。
電源装置において、広帯域でのパルス電力制御として多相インターリーブの適用が考えられる。しかしながら、前記した特許文献1,2に開示されるインターリーブ制御は、フィードバックした出力電圧に基づいて電圧制御を行う制御方式であり、また、特許文献3は、各相の相電流に基づいて電流制御を行う制御方式であって、それぞれ以下に示すような問題がある。
特許文献1,2で示されるインターリーブ制御は、出力電圧voをフィードバックして行う定電圧制御であるため、ステップ応答において二次振動電圧が発生し、出力電圧にオーバーシュートやアンダーシュートが生じるという問題がある。このオーバーシュートやアンダーシュートを抑制するには、制御応答の速度を低速に設定する必要があり、高速応答に対応することができない。
図19はLCR回路の等価回路を示し、出力電圧voをフィードバックする定電圧制御を説明するための図である。なお、ここでは、LCR回路で構成された降圧チョッパ回路を含む電源装置の例を示している。
上記の式(1)は、出力電圧voが二次振動電圧であることを示し、オーバーシュートやアンダーシュートの発生を示唆している。
また、特許文献3で示されるインターリーブ制御は、各相の相電流に基づいて行う電流制御であるため、各相電流を検出するために複数個の検出部が必要である他、制御が複雑となるという問題がある。
本発明は前記した従来の問題点を解決し、電源装置の多相インターリーブ制御において、出力電圧のオーバーシュートやアンダーシュートの発生を抑制すると共に、検出部の個数や制御系が相数に依存しない制御を目的とする。
制御方式として、PI制御と比較して速い動的応答と高利得が得られるデッドビート制御が知られている。デッドビート制御は、入力及び出力を状態変数とする回路状態を離散モデルで展開して得られる状態方程式について、サンプリング周期(k+1)番目の出力が目標値と等しくなるようにパルス幅ΔT(k)をサンプリング周期ごとに演算し、求めたパルス幅ΔT(k)によってスイッチング動作を制御する。
多相インターリーブにデッドビート制御を適用した電源装置の電力制御は知られていない。仮に、多相インターリーブの各相に対してデッドビート制御を適用しようとした場合においても、引用文献3で示したように相ごとにサブ回路を設けて各相の相電流を検出し、各相電流に基づいて各相のパルス幅ΔT(k)を求める必要がある。そのため、複数個の検出部が必要となる他、相ごとに制御を行う必要があるため、依然として、検出部の個数や制御系は相数と共に増加及び複雑化する課題がある。
本発明は、多相インターリーブにデッドビート制御を適用した電源装置の電力制御において、多相インターリーブによる多相制御において、多相の相電流の合成電流を制御電流とすることによって、検出部の個数や制御系が相数に依存しない制御を実現し、この制御電流を用いて定電流制御を行うことによって、オーバーシュートやアンダーシュートの発生を抑制する。
本発明は電源装置の態様、及び電源装置の制御方法の態様を含む。
本発明の電源装置は、複数の相電流によって多相制御を行う多相インターリーブ制御の電源装置であって、多相インターリーブの多相制御によって動作する降圧チョッパ回路を構成するLCチョッパ回路と、LCチョッパ回路の多相制御によってステップ応答を制御する制御部とを備える。
本発明の電源装置は、複数の相電流によって多相制御を行う多相インターリーブ制御の電源装置であって、多相インターリーブの多相制御によって動作する降圧チョッパ回路を構成するLCチョッパ回路と、LCチョッパ回路の多相制御によってステップ応答を制御する制御部とを備える。
制御部は、LCチョッパ回路の多相制御において、LCチョッパ回路の各相電流の合成電流を制御電流とする定電流制御によってLC回路の各相のスイッチングを制御する。
本発明の電源装置の制御方法は、LCチョッパ回路を含む電源装置の制御方法であって、複数の相電流によって多相制御を行う多相インターリーブ制御の電源装置の制御方法であり、LCチョッパ回路の多相制御によるステップ応答の制御において、LCチョッパ回路の各相電流の合成電流を制御電流とする定電流制御によって、LC回路の各相のスイッチングを制御する。
本発明の電源装置及び電源装置の制御方法において、LCチョッパ回路の各相電流の合成電流を制御電流として定電流制御を行うことによって、フィードバック信号を検出する検出機構は合成電流を検出する一つの検出手段で足り、LC回路の各相をスイッチングする制御系についても一つの制御系で足りる。したがって、検出部の個数や制御系は多相制御の相数に依存することなく一つの検出手段及び一つの制御系で構成することができる。
また、制御電流によって定電流制御を行うことによって、オーバーシュートやアンダーシュートの発生を抑制することができる。
各相電流の合成電流は、LCチョッパ回路の各相のインダクタンスの接続端に流れるインダクタンス電流、あるいは、LCチョッパ回路のキャパシタンスに流れるキャパシタンス電流を用いることができる。
インダクタンスの接続端に電流計を設ける構成によって、各相のインダクタンスに流れる各インダクタンス電流を合わせた合成電流を検出し、検出した合成電流のフィードバック信号を制御電流として定電流制御を行う。
また、キャパシタンスに電流計を設ける構成によって、キャパシタンス電流を検出し、検出したキャパシタンス電流のフィードバック信号を制御電流として定電流制御を行う。キャパシタンス電流は、各相のインダクタンス電流の合成電流から負荷電流を差し引いた電流であるため、キャパシタンス電流を検出することで、インダクタンス電流の合成電流を検出することができる。
インダクタンス電流を検出する構成、及びキャパシタンス電流を検出する構成のいずれの構成においても、制御電流を検出する検出機構は一つの検出手段で足りる。
また、インダクタンス電流を検出する構成、及びキャパシタンス電流を検出する構成のいずれの構成においても、制御電流を用いて定電流制御を行う制御系は一つの制御系で足りる。
本発明の電源装置の制御方法において、制御電流として、インダクタンス電流、キャパシタンス電流、及びインダクタンス電流とキャパシタンス電流との組み合わせを用いることができ、各電流を制御電流とする定電流制御について複数の形態を採用することができる。
表1は、定電流制御の複数の形態を示している。表1では、インダクタンス電流の定電流制御の形態、キャパシタンス電流の定電流制御の形態、キャパシタンス電流の定電流制御とインダクタンス電流の定電流制御とを組み合わせた形態について、オーバーシュート、アンダーシュート、課題電流、及び目標値への制御の各課題に対する作用と共に示している。
(インダクタンス電流の定電流制御)
定電流制御の第1の形態は、インダクタンス電流の定電流制御によって、オーバーシュート及びアンダーシュートを抑制すると共に、出力電圧を目標値である指令電圧に追従させる。
定電流制御の第1の形態は、インダクタンス電流の定電流制御によって、オーバーシュート及びアンダーシュートを抑制すると共に、出力電圧を目標値である指令電圧に追従させる。
インダクタンス電流をフィードバックして定電流制御を行った場合には、出力電圧のステップ応答は二次振動電圧を起こすこと無く、所定のインダクタンス電流値に応じて定まる電圧に向かって指数関数的に増加する。したがって、インダクタンス電流の定電流制御によって、出力電圧をオーバーシュート又はアンダーシュートさせることなく、所定値に収束するステップ応答させることができる。
インダクタンス電流の定電流制御において、制御電流として、LC回路の各相のインダクタンスの接続端を流れるインダクタンス電流、あるいは、インダクタンス電流はキャパシタンス電流と負荷電流との和であることから、LC回路のキャパシタンスを流れるキャパシタンス電流を用いる。インダクタンス電流の定電流制御は、インダクタンス電流が定格電流値あるいは定格電流値に所定係数を乗じた値との差分が零となるように電流制御を行う。
(キャパシタンス電流の定電流制御)
定電流制御の第2の形態は、キャパシタンス電流の定電流制御によって、オーバーシュート及びアンダーシュートを抑制すると共に、過大電流を抑制する。
定電流制御の第2の形態は、キャパシタンス電流の定電流制御によって、オーバーシュート及びアンダーシュートを抑制すると共に、過大電流を抑制する。
キャパシタンス電流の定電流制御は、LC回路のキャパシタンスを定電流充電または定電流放電させる。各サンプリング周期の出力電圧は、前サンプリング周期の出力電圧に係数が乗ぜられた指令電流との和で表され、サンプリング周期毎に出力電圧が増加、あるいは減少する。このキャパシタンス電流の定電流制御では、出力電圧は指令電圧に収束しないが、キャパシタンス電流が定電流に制御されることから過大電流の発生が抑制される。
キャパシタンス電流の定電流制御において、制御電流として、LC回路のキャパシタンスを流れるキャパシタンス電流を採用する。
(キャパシタンス電流の定電流制御とインダクタンス電流の定電流制御)
定電流制御の第3の形態は、キャパシタンス電流の定電流制御とインダクタンス電流の定電流制御とを含む2段階の定電流制御であり、オーバーシュート及びアンダーシュートを抑制すると共に、過大電流を抑制し、出力電圧を目標値である指令電圧に追従させる。
定電流制御の第3の形態は、キャパシタンス電流の定電流制御とインダクタンス電流の定電流制御とを含む2段階の定電流制御であり、オーバーシュート及びアンダーシュートを抑制すると共に、過大電流を抑制し、出力電圧を目標値である指令電圧に追従させる。
第1段目の定電流制御は、キャパシタンス電流を指令電流に追従させるキャパシタンス電流の定電流制御であり、第2段目の定電流制御は、出力電圧を指令電圧に追従させるインダクタンス電流の定電流制御である。
第1段目のキャパシタンス電流の定電流制御において出力電圧が切り替え電圧Vcに達した時点で第2段のインダクタンス電流の定電流制御に切り替える。
定電流制御の第3の形態において、更に、第1段目のキャパシタンス電流の定電流制御はmode1の定電流制御とmode2の定電流制御の2つのモードとを備える。
第1段目のキャパシタンス電流の定電流制御において、mode1の定電流制御において、第1の切り替え電圧Vc1においてmode1の定電流制御からmode2の定電流制御に切り替え、mode2の定電流制御において、第2の切り替え電圧Vc2においてmode2の定電流制御から第2段目のインダクタンス電流の定電流に切り替える。
出力電圧を目標値である指定電圧に制御するには、インダクタンス電流の定電流制御を行う必要があるが、mode1のキャパシタンス電流の定電流制御で得られる出力電圧は指定電圧への制御を行わないため、mode3のインダクタンス電流の定電流制御に切り替えるときの電圧は、仮に全区間をインダクタンス電流の定電流制御したときの電圧と相違が生じる。そのため、電流制御に切り替え時に出力電圧に波形乱れが発生するおそれがある。そこで、mode1とmode3との間に、両mode間の電圧を繋ぐための移行区間としてmode2を設ける。mode1とmode3との間にmode2を挟むことによって、出力電圧の波形乱れの発生を抑制する。
定電流制御は、設定電圧VをHighレベルのVHとLowレベルのVLとする2レベル制御に適用することができる。
この2レベル制御において、設定電圧VがHighレベルVHである場合には、
第1の切り替え電圧Vc1は、
によって得られる。
なお、αHはHighレベルの電流係数、IR-ratは定格電流、VLはLowレベルの設定電圧、Tはサンプリング周期、Cはキャパシタンス、NはHighレベル時の整数である。
第1の切り替え電圧Vc1は、
なお、αHはHighレベルの電流係数、IR-ratは定格電流、VLはLowレベルの設定電圧、Tはサンプリング周期、Cはキャパシタンス、NはHighレベル時の整数である。
また、設定電圧VがLowレベルVLである場合には、
前記第1の切り替え電圧Vc1は、
によって得られる。
なお、αLはLowレベルの電流係数、IR-ratは定格電流、VHはHighレベルの設定電圧、Tはサンプリング周期、Cはキャパシタンス、NはLowレベル時の整数である。
前記第1の切り替え電圧Vc1は、
なお、αLはLowレベルの電流係数、IR-ratは定格電流、VHはHighレベルの設定電圧、Tはサンプリング周期、Cはキャパシタンス、NはLowレベル時の整数である。
第2の切り替え電圧Vc2は、
によって得られる。
なお、VREFはHighレベルの設定電圧VH又はLowレベルの設定電圧VL、Vc1は第1の切り替え電圧、IC-REFは指令電流、Av、β3は指令電圧VREFに対する追従特性を定める係数、Tはサンプリング周期、Cはキャパシタンスである。
なお、VREFはHighレベルの設定電圧VH又はLowレベルの設定電圧VL、Vc1は第1の切り替え電圧、IC-REFは指令電流、Av、β3は指令電圧VREFに対する追従特性を定める係数、Tはサンプリング周期、Cはキャパシタンスである。
mode2の定電流制御の指令電流は、mode1の定電流制御における指令電流に係数β2を乗じた値として、mode1における指令電流IC-REFから減少した指令電流β2・IC-REFを用いる。
係数β2は、
により得られる。
なお、VREFはHighレベルの設定電圧VH又はLowレベルの設定電圧VL、Av及びβ3は指令電圧VREFに対する追従特性を定める係数、Vc2は第2の切り替え電圧、IC-REFは指令電流である。
なお、VREFはHighレベルの設定電圧VH又はLowレベルの設定電圧VL、Av及びβ3は指令電圧VREFに対する追従特性を定める係数、Vc2は第2の切り替え電圧、IC-REFは指令電流である。
(制御形態)
本発明の電源装置の制御の一形態は、PI制御を用いない多相インターリーブの双方向降圧チョッパ回路による2レベルデッドビート制御である。
本発明の電源装置の制御の一形態は、PI制御を用いない多相インターリーブの双方向降圧チョッパ回路による2レベルデッドビート制御である。
インターリーブ方式では、相数nを多相とすることにより、スイッチング周波数を駆動スイッチング周波数のn倍として制御応答をn倍とすることができる他、平滑キャパシタを駆動スイッチング周波数のn倍のスイッチング周波数に相当した値を採用することによって平滑キャパシタの量を大幅な低減が期待される。
一般に、直流信号を検出する検出器は低速応答であるのに対して、交流信号を検出する交流変流器は高速応答が可能であることから、本発明の電源装置の制御において制御電流としてキャパシタンス電流を用いる形態によれば、キャパシタンス電流の交流信号を高速検出することで、その他の交流分を含む直流信号を比較的低速で検出してもデッドビート制御の高速応答が可能である。
更に、本発明の形態によれば、定電流制御を行うことによって、ステップ応答のオーバーシュートやアンダーシュートを抑制することができる。
また、本発明の形態によれば、制御電流は各相のインダクタンス電流の合成電流であることから、制御電流であるフィードバック信号を検出する検出部の個数を減少させることができる。
なお、LCチョッパ回路において、インバータを用いて前段の直流電圧を交流電圧に変換することによってRF電力を制御する増幅器として、A級~E級増幅器が知られている。これら増幅器の内、A級~C級増幅器はドロッパー方式によってRF電力を制御しているため、RF電力の変換効率は30%~50%程度である。一方、D級増幅器及びE級増幅器はスイッチング方式を用いて前段の直流電圧を可変させてRF電力を制御しているため、代表的な13.56MHzの高周波では、RF電力の変換効率は90%~93%の高効率が得られる。
したがって、本発明の電源装置の多相インターリーブによるデッドビート制御においては、スイッチング制御が適用できる増幅器としてD級増幅器及びE級増幅器が好適である。
本発明の電源装置、及び電源装置の制御方法について図1~図18を用いて説明する。以下、図1を用いて本発明の電源装置の概略構成例を説明し、図2~9を用いて本発明の電源装置の制御例を説明する。図10~12を用いて本発明のパルス幅ΔT(k)の導出について説明し、図13,14を用いて指令値に対する追従性を説明し、図15~図18を用いて本発明の電源装置の適用例を説明する。
(本発明の電源装置の概略構成)
本発明の電源装置の概略構成について図1を用いて説明する。本発明の電源装置1は、入力電圧Vinを入力とし、出力電圧vo及び負荷電流iRを出力するLCチョッパ回路2、LCチョッパ回路2のスイッチング素子のオン/オフ動作を制御するスイッチング信号を生成するスイッチング信号生成部5、LCチョッパ回路2及び負荷からのフィードバック信号を入力してパルス幅ΔT(k)を演算し、演算したパルス幅ΔT(k)をスイッチング信号生成部5に出力する制御部6を備える。
本発明の電源装置の概略構成について図1を用いて説明する。本発明の電源装置1は、入力電圧Vinを入力とし、出力電圧vo及び負荷電流iRを出力するLCチョッパ回路2、LCチョッパ回路2のスイッチング素子のオン/オフ動作を制御するスイッチング信号を生成するスイッチング信号生成部5、LCチョッパ回路2及び負荷からのフィードバック信号を入力してパルス幅ΔT(k)を演算し、演算したパルス幅ΔT(k)をスイッチング信号生成部5に出力する制御部6を備える。
LCチョッパ回路2は、インダクタンスLとキャパシタンスCの直並列接続で構成されるLC回路4と、入力電圧Vinを多相でスイッチング制御して形成したインダクタンス電流iLをLC回路4に供給するスイッチング回路3とにより構成される。
制御部6は、スイッチング回路3のスイッチング素子のオン/オフ動作を制御するスイッチング信号のパルス幅ΔT(k)を演算する。パルス幅ΔT(k)はスイッチングの1周期内において、スイッチング素子のオン状態の時間幅を定め、パルス幅ΔT(k)の長短によってLC回路4を経て負荷に供給する電力を制御する。例えば、スイッチング周期の時間幅をTとした場合には、時間幅Tに対するパルス幅ΔT(k)はデューティー比として表される。
制御部6は、サンプリング周期(k+1)番目の出力が目標値と等しくなるようにパルス幅ΔT(k)をサンプリング周期ごとに演算し、求めたパルス幅ΔT(k)によってスイッチング動作を制御するデッドビート制御を行う。制御部6は、デッドビート制御において、LCチョッパ回路2中の相電流を合成して得られる合成電流を含む制御電流に基づいて所定周期で定電流制御を行い、LCチョッパ回路2のスイッチング回路3のスイッチング素子(図示していない)を駆動するスイッチング信号のパルス幅ΔT(k)の演算をサンプリング周期T毎に行う。
制御部6は、合成電流を含む制御電流の定電流制御により演算されたパルス幅ΔT(k)を各相電流のパルス幅ΔT(k)とする。制御電流を定電流制御することによって、ステップ応答において出力電圧の二次振動電圧を抑制する。
本発明のスイッチング信号生成部5は、制御部6が演算したパルス幅ΔT(k)を各相電流のパルス幅ΔT(k)として各相のスイッチング信号を生成する。パルス幅ΔT(k)の演算において、相電流を合成して得られる合成電流を含む制御電流に基づいてパルス幅ΔT(k)を演算する。この演算において、制御電流は相電流の合成電流に基づくものであるため、各相のパルス幅ΔT(k)の重なりによる制限を除くことができ、各相のパルス幅ΔTが互いに重なることを許容したパルス幅ΔT(k)を求めることができる。
図2は、3相の位相電流の場合のパルス幅ΔT(k)の例について示している。図2(a)はスイッチングの1周期の時間幅Tに対してパルス幅ΔT(k)が、3相の位相電流の内3つの位相電流のパルス幅ΔT(k)に重なりがある例を示している。図2(b)はスイッチングの1周期の時間幅Tに対してパルス幅ΔT(k)が、3相の位相電流の内2つの位相電流のパルス幅ΔT(k)に重なりがある例を示している。図2(c)は3相の位相電流について位相電流のパルス幅ΔT(k)に重なりがない例を示している。
n相の多相インターリーブによってスイッチング回路3をスイッチング動作させる場合には、LCチョッパ回路2において、n個のインダクタンスL(L1~Ln)にはそれぞれインダクタンス電流iL1~iLnが流れる。制御部6は、これらのインダクタンス電流iL1~iLnである各相電流を合成した合成電流iLを含む電流を制御電流として入力する。
制御電流は、各相電流のインダクタンス電流を合成した合成電流iLの他、合成電流iLから負荷電流iRを減算したキャパシタンス電流icを用いても良い。
(定電流制御)
制御部6による定電流制御は複数の制御形態を備える。制御形態として、インダクタンス電流制御の制御形態、キャパシタンス電流制御の制御形態、及びインダクタンス電流制御とキャパシタンス電流制御とを組み合わせた制御形態がある。
制御部6による定電流制御は複数の制御形態を備える。制御形態として、インダクタンス電流制御の制御形態、キャパシタンス電流制御の制御形態、及びインダクタンス電流制御とキャパシタンス電流制御とを組み合わせた制御形態がある。
以下、図3~図8を用いて定電流制御の複数の制御形態、及び各制御形態におけるパルス幅ΔT(k)について説明する。
(定電流制御の制御形態及びパルス幅ΔT(k))
図1のLCチョッパ回路2に負荷7を接続して構成されるLCR回路において、LCチョッパ回路中のインダクタンスLのインダクタンス電流iL、あるいはキャパシタンスCのキャパシタンス電流icを制御電流として定電流制御を行う。インダクタンス電流iL(t)、キャパシタンス電流ic(t)、及び出力電圧vo(t)はそれぞれ以下の式(2)で表される。
図1のLCチョッパ回路2に負荷7を接続して構成されるLCR回路において、LCチョッパ回路中のインダクタンスLのインダクタンス電流iL、あるいはキャパシタンスCのキャパシタンス電流icを制御電流として定電流制御を行う。インダクタンス電流iL(t)、キャパシタンス電流ic(t)、及び出力電圧vo(t)はそれぞれ以下の式(2)で表される。
多相インターリーブにおいては、上記式(2)のインダクタンス電流iL(t)は、LCチョッパ回路が含むn個のインダクタンスL(L1~Ln)の各相のインダクタンス電流iL1~iLnを合成した合成電流である。インダクタンス電流iL(t)とキャパシタンス電流icとの間にはiL(t)=ic(t)+iR(t)の関係がある。なお、iR(t)は負荷Rの負荷電流である。
多相インターリーブ制御において、一例である3相インターリーブ制御では、上記したインダクタンス電流及びキャパシタンス電流を制御電流として定電流制御を行うときのパルス幅ΔT(k)は以下の式(3)で表される。
なお、Vin(k)は入力電圧、vo(k)は出力電圧、iL(k)は各相のインダクタンス電流の合成電流、iR(k)は負荷電流、LはLC回路のインダクタンス、CはLC回路のキャパシタンス、Tはサンプリング周期である。
定電流制御は、インダクタンス電流を制御電流とするインダクタンス電流の定電流制御、あるいは、キャパシタンス電流を制御電流とするキャパシタンス電流の定電流制御とすることができる。
以下、インダクタンス電流の定電流制御の制御形態、キャパシタンス電流の定電流制御の制御形態、及びインダクタンス電流の定電流制御とキャパシタンス電流の定電流制御とを組み合わせた制御形態の各制御形態について説明する。ここでは、多相インターリーブ制御において3相インターリーブ制御を例として説明する。
(インダクタンス電流の定電流制御の制御形態)
図3は、制御部によるインダクタンス電流制御の制御形態の概略を説明するための図であり、図3(a)、(b)は制御形態の概略構成を示し、図3(c)は指令電圧VREFの例を示し、図3(d)は出力電圧voの例を示している。
図3は、制御部によるインダクタンス電流制御の制御形態の概略を説明するための図であり、図3(a)、(b)は制御形態の概略構成を示し、図3(c)は指令電圧VREFの例を示し、図3(d)は出力電圧voの例を示している。
図3は、インダクタンス電流の定電流制御についての2つの構成例について、3相インターリーブ制御を例として示している。インダクタンス電流の定電流制御は、インダクタンス電流が定格電流値あるいは定格電流値に所定係数を乗じた値との差分が零となるように電流制御を行う。
図3(a)の構成では、3相インターリーブ制御においてインダクタンス電流の定電流制御の制御形態において、以下の式(4)で表されるパルス幅ΔT(k)を用い、フィードバックされたキャパシタンス電流ic(k)及び出力電圧vo(k)を用いて、出力電圧vo(k)が指令電圧VREFとなるようにステップ応答を制御する。
図3(b)の構成では、3相インターリーブ制御においてインダクタンス電流の定電流制御の制御形態において、以下の式(5)で表されるパルス幅ΔT(k)を用い、フィードバックされたキャパシタンス電流ic(k)を用いて、出力電圧vo(k)が指令電圧VREFとなるようにステップ応答の制御を行う。なお、この構成では、係数AvをAv=3T/Lに設定することによって、出力電圧vo(k)のフィードバックを不要とし、キャパシタンス電流ic(k)のみを検出してフィードバックするだけでパルス幅ΔT(k)を定めることができる。
図3(c)に示す指令電圧VREFは、H/Lの2レベル制御において、HighレベルのVHとLowレベルのVLとの2レベルの指令電圧の例を示し、図3(d)に示す出力電圧voは、2レベルのステップ応答例を示している。
なお、図3(c)、(d)に示す電圧波形は説明の為に模式的に示すものであって、実際の電圧波形を示すものではない。
(キャパシタンス電流の定電流制御の制御形態)
図4は、制御部によるキャパシタンス電流制御について、3相インターリーブ制御を例とした概略を説明するための図であり、図4(a)は概略構成を示し、図4(b)はキャパシタンス電流の指令電流IC-REFの例を示し、図4(c)はキャパシタンス電流icを示している。
図4は、制御部によるキャパシタンス電流制御について、3相インターリーブ制御を例とした概略を説明するための図であり、図4(a)は概略構成を示し、図4(b)はキャパシタンス電流の指令電流IC-REFの例を示し、図4(c)はキャパシタンス電流icを示している。
図4(a)の構成では、3相インターリーブ制御においてキャパシタンス電流の定電流制御の制御形態において、以下の式(6)で表されるパルス幅ΔT(k)を用い、フィードバックされたキャパシタンス電流ic(k)及び出力電圧vo(k)を用いて、キャパシタンス指令電流IC-REFとなるようにステップ応答を制御する。
図4(c)に示すキャパシタンス電流の指令電流IC-REFは、H/Lの2レベル制御において、HighレベルのVHに対応するIC-REFHと、LowレベルのVLに対応するIC-REFLとの2レベルの指令電流の例を示し、図4(c)に示すキャパシタンス電流icは、2レベルのステップ応答例を示している。
なお、図4(b)、(c)に示す電圧波形は説明の為に模式的に示すものであって、実際の電圧波形を示すものではない。
(インダクタンス電流の定電流制御とキャパシタンス電流の定電流制御とを組み合わせた制御形態)
本発明の定電流制御は、前記したインダクタンス電流の定電流制御の制御形態、及びキャパシタンス電流の定電流制御の制御形態の他、キャパシタンス電流の定電流制御と、その後に行うインダクタンス電流の定電流制御の多段階の定電流制御によってステップ応答を制御する制御形態を備える。
本発明の定電流制御は、前記したインダクタンス電流の定電流制御の制御形態、及びキャパシタンス電流の定電流制御の制御形態の他、キャパシタンス電流の定電流制御と、その後に行うインダクタンス電流の定電流制御の多段階の定電流制御によってステップ応答を制御する制御形態を備える。
この多段階の制御形態は、キャパシタンス電流の定電流制御の後にインダクタンス電流の定電流制御を行う第1の制御形態の他、キャパシタンス電流の定電流制御を2段階で行い、その後にインダクタンス電流の定電流制御を行う第2の制御形態を備える。
図5~図7はインダクタンス電流の定電流制御とキャパシタンス電流の定電流制御の組み合わせの制御態様を説明するための図であり、図5(a)は制御部の概略を示し、図5(b)は指令電圧VREFを示している。
キャパシタンス電流の定電流制御とインダクタンス電流の定電流制御との組み合わせの制御形態において、図6(a)、(b)は第1の制御形態において、指令電流IC-REFと出力電圧voを示し、図7(a)、(b)は第2の制御形態において、キャパシタンス電流の定電流制御をmode1及びmode2の2段階で行い、その後にインダクタンス電流の定電流制御をmode3で行う際のそれぞれ指令電流IC-REFと出力電圧voを示している。
(第1の制御形態)
キャパシタンス電流の定電流制御とインダクタンス電流の定電流制御との組み合わせの制御形態において、第1の制御形態では、第1段目のキャパシタンス電流の定電流制御を行い、出力電圧voが切り替え電圧Vcに達した時点で、第2段目のインダクタンス電流の定電流制御に切り替え、指令電圧VREFに向けて定電流制御を行う。
キャパシタンス電流の定電流制御とインダクタンス電流の定電流制御との組み合わせの制御形態において、第1の制御形態では、第1段目のキャパシタンス電流の定電流制御を行い、出力電圧voが切り替え電圧Vcに達した時点で、第2段目のインダクタンス電流の定電流制御に切り替え、指令電圧VREFに向けて定電流制御を行う。
第1段目のキャパシタンス電流の定電流制御では前記したキャパシタンス電流の定電流制御によるパルス幅ΔT(k)を用い、第2段目のインダクタンス電流の定電流制御では前記したインダクタンス電流の定電流制御によるパルス幅ΔT(k)を用いる。
仮に、ステップ応答の全区間をインダクタンス電流の定電流制御した場合には過大電流の発生が想定される。この過大電流を避けるために、キャパシタンス電流の定電流制御を組み合わせる。
キャパシタンス電流の定電流制御とインダクタンス電流の定電流制御とを組み合わせて行う制御形態は、インダクタンス電流の定電流制御で想定される過大電流の発生を避ける。第1段目でキャパシタンス電流の定電流制御を行うことによって過大電流の発生を抑制し、過大電流の発生のおそれが無くなった後、第2段目においてキャパシタンス電流の定電流制御からインダクタンス電流の定電流制御に切り替えて、出力電圧voを目標値の制御指令電圧VREFに向けて制御する。
第1段目のキャパシタンス電流の定電流制御を第2段目のインダクタンス電流の定電流制御に切り替えるときの切り替え電圧Vcは、キャパシタンス電流の定電流制御において、インダクタンスに保有された電流エネルギーによって出力電圧が目標値を行き過ぎない様に切り替えるための電圧である。
図6に示す制御形態は、キャパシタンス電流制御に続いてインダクタンス電流制御を行う態様を示している。図6(b)に示す電圧波形において、薄い実線で示した電圧V1は全区間をインダクタンス電流の定電流制御によって制御した場合のステップ応答を示し、濃い実線で示した電圧はキャパシタンス電流の定電流制御とインダクタンス電流の定電流制御とを組み合わせた制御形態のステップ応答を示し、キャパシタンス電流制御時の電圧V2とインダクタンス電流制御時の電圧V3を含む。
キャパシタンス電流制御では、図6(a)に示す指令電流IC-REFに基づいて、過大電流の発生を抑制しながら出力電圧voを目標値に向けて定電流制御を行い、出力電圧voが目標値を過ぎないように設定した切り替え電圧Vcに達した時点でインダクタンス電流の定電流制御に切り替える。キャパシタンス電流制御時の電圧を電圧V2で示している。その後、インダクタンス電流の定電流制御によって指令電圧VREFに制御する。インダクタンス電流制御時の電圧を電圧V3で示している。
(第2の制御形態)
キャパシタンス電流の定電流制御とインダクタンス電流の定電流制御との組み合わせの制御形態において、第2の制御形態では、キャパシタンス電流の定電流制御を2段階で行った後、インダクタンス電流の定電流制御を行う。
キャパシタンス電流の定電流制御とインダクタンス電流の定電流制御との組み合わせの制御形態において、第2の制御形態では、キャパシタンス電流の定電流制御を2段階で行った後、インダクタンス電流の定電流制御を行う。
図7に示す制御形態は、キャパシタンス電流制御の定電流制御に続いてインダクタンス電流の定電流制御を行う、2段階による形態を示している。図7(a)は、キャパシタンス電流の定電流制御における指令電流IC-REFを示し、図7(b)は出力電圧voの電圧波形を示している。図7(b)に示す電圧波形において、薄い実線で示した電圧V1は全区間をインダクタンス電流の定電流制御を行った場合のステップ応答を示している。濃い実線で示した電圧はキャパシタンス電流の定電流制御とインダクタンス電流の定電流制御とを組み合わせた態様において、第1段目のキャパシタンス電流の定電流制御時の電圧V2a、第2段目のキャパシタンス電流の定電流制御時の電圧V2b、及びインダクタンス電流制御時の電圧V3bによるステップ応答を示している。なお、図7(b)では、インダクタンス電流の定電流制御時において、電圧V1と電圧V3bとはほぼ重なった状態で示されている。
第1段目のキャパシタンス電流の定電流制御では、図7(a)に示す指令電流IC-REFに基づいて、過大電流の発生を抑制しながら出力電圧voを目標値に向けて定電流制御を行い、出力電圧voが目標値を過ぎないように設定した切り替え電圧Vc1に達した時点で第2段目のキャパシタンス電流の定電流制御に切り替える。第1段目のキャパシタンス電流の定電流制御の電圧を電圧V2aで示し、第2段目のキャパシタンス電流の定電流制御の電圧を電圧V2bで示している。
第2段目のキャパシタンス電流の定電流制御において、出力電圧voが切り替え電圧Vc2に達した時点においてインダクタンス電流の定電流制御に切り替える。第2段目のキャパシタンス電流の定電流制御時の電圧を電圧V2bで示している。
その後、インダクタンス電流の定電流制御によって指令電圧VREFに制御する。インダクタンス電流の定電流制御時の電圧を電圧V3bで示している。
第2段目のキャパシタンス電流の定電流制御は、第1段目のキャパシタンス電流の定電流制御とインダクタンス電流の定電流制御との間をつなぐ定電流制御であり、定電流制御の切り替え時における電圧のずれを解消して、キャパシタンス電流の定電流制御から切り替えてインダクタンス電流の定電流制御を開始する時点の電圧を、仮にキャパシタンス電流制御を行うことなく、全区間をインダクタンス電流の定電流制御のみで行ったときの電圧と一致させる。したがって、第2段目のキャパシタンス電流の定電流制御からインダクタンス電流の定電流制御への切り替え電圧Vc2は、インダクタンス電流の定電流制御のみで得られる電圧の切り替え時点での電圧に相当する。
上記した第1段目のキャパシタンス電流の定電流制御、第2段目のキャパシタンス電流の定電流制御、及びインダクタンス電流の定電流制御は、以後で説明するmode1,mode2のキャパシタンス電流の定電流制御、及びにmode3のインダクタンス電流の定電流制御に相当する。なお、図6、図7に示す指令電流及び電圧の波形は説明の為に模式的に示すものであって、実際の波形を示すものではない。
表2は、インダクタンス電流の定電流制御と、キャパシタンス電流の定電流制御の指令信号及び入力信号の関係を示している。
次に、一ステップ応答において、mode1、mode2およびmode3の各モードによって行う定電流制御の制御形態を説明する。図8はmode1、mode2およびmode3の各制御形態を説明するための図である。図8(a)はmode1の制御形態を示し、図8(b)はmode2の制御形態を示し、図8(c)はmode3の制御形態を示している。以下では、多相インターリーブ制御として3相インターリーブ制御を例として説明する。
この定電流制御では、mode1とmode2の2段階のキャパシタンス電流の定電流制御と、その後に行うmode3のインダクタンス電流の定電流制御とによる多段階の定電流制御によってステップ応答を行う。
mode1:
mode1の定電流制御は2段階で行うキャパシタンス電流の定電流制御の第1段目である。このmode1の定電流制御では、インダクタンスに保有された電流エネルギーによって、出力電圧が目標値を行き過ぎない様にするモードである。第1段目のmode1では次の第2段目のmode2に切り替えるための電圧Vc1を予め設定しておき、出力電圧voが切り替え電圧Vc1に到達した時点でmode1を終了し、mode2に移行する。
mode1の定電流制御は2段階で行うキャパシタンス電流の定電流制御の第1段目である。このmode1の定電流制御では、インダクタンスに保有された電流エネルギーによって、出力電圧が目標値を行き過ぎない様にするモードである。第1段目のmode1では次の第2段目のmode2に切り替えるための電圧Vc1を予め設定しておき、出力電圧voが切り替え電圧Vc1に到達した時点でmode1を終了し、mode2に移行する。
図8(a)はmode1のキャパシタンス電流の定電流制御の制御形態を説明するための図である。制御部は、入力電圧Vinを入力すると共に、キャパシタンス電流ic(k)及び出力電圧vo(k)をフィードバックし、キャパシタンス電流の指令電流IC-REFに向けて定電流制御を行う。
mode2:
mode2の定電流制御は2段階で行うキャパシタンス電流の定電流制御の第2段目である。このmode2の定電流制御では、mode1のキャパシタンス電流の定電流制御によって達した出力電圧voを、mode3のインダクタンス電流の定電流制御を開始するときの初期電圧に移行させる移行モード(Transfer mode)である。
mode2の定電流制御は2段階で行うキャパシタンス電流の定電流制御の第2段目である。このmode2の定電流制御では、mode1のキャパシタンス電流の定電流制御によって達した出力電圧voを、mode3のインダクタンス電流の定電流制御を開始するときの初期電圧に移行させる移行モード(Transfer mode)である。
キャパシタンス電流の定電流制御は、過大電流を抑制するという機能を有するが、出力電圧を目標値に向かわせる機能を有していないため、出力電圧が目標値を行き過ぎないように制御する必要がある。キャパシタンス電流の定電流制御を行った後、インダクタンス電流の定電流制御に切り替えて出力電圧が目標値を行き過ぎない制御しようとした際、切り替え時の出力電圧voは、ステップ応答の全区間をインダクタンス電流で定電流制御した場合の出力電圧voと異なる電圧となり、ギャップが生じる。
このように、キャパシタンス電流の定電流制御を行った後に、インダクタンス電流の定電流制御に切り替える制御形態では、インダクタンス電流の定電流制御に切り替えた際の電圧とステップ応答の全区間をインダクタンス電流で定電流制御した場合の出力との間にギャップが発生するため、切り替え後のインダクタンス電流の定電流制御は、全区間をインダクタンス電流で定電流制御した場合の出力電圧と異なる電圧から制御を開始することになる。
キャパシタンス電流の定電流制御をmode1とmode2の2段階で行う態様は、上記した切り替え時の電圧の差異を解消する。この制御形態は、キャパシタンス電流の定電流制御をmode1とmode2の2段階とし、mode1の定電流制御で発生した出力電圧のずれをmode2で解消して、mode3のインダクタンス電流の定電流制御を開始する際の電圧値を、ステップ応答の全区間をインダクタンス電流で定電流制御した場合の出力電圧に合わせる。これによって、mode3のインダクタンス電流の定電流制御で開始する出力電圧を、仮にステップ応答の全区間をインダクタンス電流で定電流制御した場合の出力電圧から開始することができる。
したがって、mode2の区間はmode2の最終値がmode3の所定値になるよう調整する移行区間であり、mode2の初期値をmode1の最終値Vc1とし、mode2の最終値がmode3で要求される初期値Vc2になる様に定電流制御を行う。
図8(b)はmode2のキャパシタンス電流の定電流制御の制御形態を説明するための図である。制御部は、キャパシタンス電流の指令電流β2・IC-REFに向けて定電流制御を行う。β2は、mode2における指令電流を設定する係数である。
mode3:
mode3ではインダクタンス電流の定電流制御によって、出力電圧voが目標値を行き過ぎない様に制御する。High/Lowの2レベル制御の場合には、それぞれの目標値VH,VLを行き過ぎない様に定電流制御を行う。
mode3ではインダクタンス電流の定電流制御によって、出力電圧voが目標値を行き過ぎない様に制御する。High/Lowの2レベル制御の場合には、それぞれの目標値VH,VLを行き過ぎない様に定電流制御を行う。
図8(c)はmode3のインダクタンス電流の定電流制御の制御形態を説明するための図である。制御部は、キャパシタンス電流ic(k)及び出力電圧vo(k)をフィードバックして、あるいは、キャパシタンス電流ic(k)をフィードバックして、出力電圧を指令電圧VREFに向けて定電流制御を行う。β3は、出力電圧を指令電圧VREFに安定して追従させるために設定する係数である。
以下の表3はmode1~mode3の各定電流制御における信号関係を示している。
(指令電圧への整定)
次に、上記したmode1~mode3の工程による指令電圧への整定工程について、図9のフローチャートを用いて説明する。図9のフローチャートでは各工程をP1~P14の符号を付して示している。
次に、上記したmode1~mode3の工程による指令電圧への整定工程について、図9のフローチャートを用いて説明する。図9のフローチャートでは各工程をP1~P14の符号を付して示している。
はじめに、指令電圧VREF、指令電流IC-REF、定格出力電流IR-rat、定電流係数αH,αLを設定する。なお、High/Lowの2レベルパルス電力制御の場合には、Highレベルの指令電圧をVHとし、Lowレベルの指令電圧をVLとする。また、αHはHigh/Lowの2レベルパルス電力制御のHighレベルの定電流係数であり、αLはHigh/Lowの2レベルパルス電力制御のLowレベルの定電流係数である(P1)。
mode1からmode2への切り替え電圧Vc1、及びmode2からmode3への切り替え電圧Vc2を算出する。切り替え電圧Vc1及びVc2の電圧の算出は、以後で説明する式(34)、式(39)を用いて行う(P2)。
(mode1の工程:P3~P6)
初めにmode1の工程によってキャパシタンス電流の定電流制御を行う。
初めにmode1の工程によってキャパシタンス電流の定電流制御を行う。
ic(k)、vo(k)を検出し(P3)、mode1のパルス幅ΔT(k)を算出する。mode1のパルス幅ΔT(k)の算出は式(7)(式(24))を用いて行う。なお、以後で説明する式(24)は式(7)と同じ算出式である(P4)。P4で算出したパルス幅ΔT(k)に基づいて、LCチョッパ回路のスイッチング動作を制御して、キャパシタンス電流の定電流制御を行い、出力電圧vo(k)を検出する(P5)。
検出した出力電流vo(k)がP2で算出した切り替え電圧vc1に到達したか否かを判定する(P6)。出力電流vo(k)が切り替え電圧vc1に達していない場合には、P3~P5の工程を繰り返し、出力電流vo(k)が切り替え電圧vc1に達した場合には、次のmode2の工程に移行する。
(mode2の工程:P7~P10)
mode2の工程によってキャパシタンス電流の定電流制御を行う。
mode2の工程によってキャパシタンス電流の定電流制御を行う。
ic(k)、vo(k)を検出し(P7)、mode2のパルス幅ΔT(k)を算出する。mode2のパルス幅ΔT(k)の算出は式(8)(式(25))を用いて行う。なお、以後で説明する式(25)は式(8)と同じ算出式である(P8)。P8で算出したパルス幅ΔT(k)に基づいて、LCチョッパ回路のスイッチング動作を制御して、キャパシタンス電流の定電流制御を行い、出力電圧vo(k)を検出する(P9)。
検出した出力電流vo(k)がP2で算出した切り替え電圧vc2に到達したか否かを判定する(P10)。出力電流vo(k)が切り替え電圧vc2に達していない場合には、P7~P9の工程を繰り返し、出力電流vo(k)が切り替え電圧vc2に達した場合には、次にmode3の工程に移行する。
(mode3の工程:P11~P14)
mode3の工程によってインダクタンス電流の定電流制御を行う。
mode3の工程によってインダクタンス電流の定電流制御を行う。
ic(k)、vo(k)を検出し(P11)、mode3のパルス幅ΔT(k)を算出する。mode3のパルス幅ΔT(k)の算出は式(9)(式(26),式(28))を用いて行う。なお、以後で説明する式(26)は式(9)と同じ算出式である(P12)。P12で算出したパルス幅ΔT(k)に基づいて、LCチョッパ回路のスイッチング動作を制御して、インダクタンス電流の定電流制御を行い、出力電圧vo(k)を検出する(P13)。
検出した出力電流vo(k)がP1で設定した指令電圧VREFに到達したか否かを判定する(P14)。出力電流vo(k)が指令電圧VREFに達していない場合には、P11~P13の工程を繰り返し、出力電流vo(k)が指令電圧VREFに達した場合には、指令電圧VREFへの整定を終了する。次の指令電圧VREFが設定された場合には、上記したP1~P14の工程を繰り返して出力電流voを指令電圧VREFに整定する。
(パルス幅ΔT(k)の導出(導出1~導出9))
図10に示すLCチョッパ回路の構成例は、多相インターリーブ方式による双方向降圧チョッパ回路の一例である。この降圧チョッパ回路は全負荷から無負荷まで高速制御が可能になる様に、一般的な降圧チョッパ回路に用いられているダイオードD1~D3の転流ダイオードを可制御素子に置換え、出力の余分なエネルギーが入力側に回生している。
図10に示すLCチョッパ回路の構成例は、多相インターリーブ方式による双方向降圧チョッパ回路の一例である。この降圧チョッパ回路は全負荷から無負荷まで高速制御が可能になる様に、一般的な降圧チョッパ回路に用いられているダイオードD1~D3の転流ダイオードを可制御素子に置換え、出力の余分なエネルギーが入力側に回生している。
ここでは多相インターリーブとして3相インターリーブを示している。3相インターリーブを構成する3つのスイッチング回路を備え、それぞれスイッチング素子Q1~Q3とダイオードD1~D3を備える。3相インターリーブの各相は、LC回路4のインダクタンスLが3つのスイッチング回路のそれぞれのインダクタンスLに対応し、各インダクタンスLのインダクタンス電流iL1~iL3はインターリーブの各相電流である。多相インターリーブにおいて、LC回路4は1つののキャパシタンスCは備え、キャパシタンスCにはインダクタンス電流iL1~iL3の合成電流(iL1+iL2+iL3)から負荷電流iRを減算した電流が流れる。
以下、パルス幅ΔT(k)の導出について説明する。パルス幅ΔT(k)の導出において、はじめに前段工程を説明する。前段工程では、多相インターリーブの合成電流を制御電流としてフィードバックする定電流制御(導出工程1)において、多相インターリーブ方式の双方向降圧チョッパ回路、及びパルス幅ΔT(k)の状態方程式を求め(導出工程2,3)、この状態方程式に基づいてパルス幅ΔT(k)の関数式(導出工程4)を求める。
次に、前段工程において制御電流について求めたパルス幅ΔT(k)の関係式を用いて、インダクタンス電流の定電流制御のパルス幅ΔT(k)の導出(導出工程5)、及びキャパシタンス電流の定電流制御のパルス幅ΔT(k)の導出(導出工程6)を説明する。
その後、mode1とmode2の2段階のキャパシタンス電流の定電流制御と、その後に行うmode3のインダクタンス電流の定電流制御の多段階の定電流制御とによってステップ応答を行う制御形態において、各mode1、mode2、mode3のパルス幅ΔT(k)を導出する導出工程(導出工程7~導出工程9)を説明する。
・導出工程1:
合成電流を制御電流としてフィードバックする定電流制御の制御電流および出力電圧の式を導出する。図11は図10の回路の等価回路であり、閉ループ自動制御応答の領域において、スイッチング周波数より充分長い時間帯域の等価回路を表している。
合成電流を制御電流としてフィードバックする定電流制御の制御電流および出力電圧の式を導出する。図11は図10の回路の等価回路であり、閉ループ自動制御応答の領域において、スイッチング周波数より充分長い時間帯域の等価回路を表している。
図11に等価回路において、各相の相電流iL1、iL2、及びiL3の合成電流(iL1+iL2+iL3=iL)を電流源で表し、3つのスイッチング回路のそれぞれのインダクタンスLの合成インダクタンスを(L/3)で表している。この等価回路において、電流源から入力された入力電流(iL)による出力電圧voのステップ応答は、
で表される。
式 (11)は、出力電圧voのステップ応答は、二次振動電圧を起こすことなく、(R・iL)に向かって指数関数的に増加することを示している。
式(13)で示される出力電圧vo(t)は、式(11)で表される出力電圧vo(t)から負荷抵抗Rが削除され、十分な時間が経過した後(t→∞)の最終値は指令電圧VREFに収束することを示している。
したがって、式(12)で示されるインダクタンス電流iL(t)の合成電流を制御電流として定電流制御を行うことによって、二次振動電圧を生じさせることなく、ステップ応答を制御することができる。
なお、式(13)で示される出力電圧vo(t)において、Avは出力電圧Vo(t)と指令電圧VREFとの差分値(VREF-Vo(t))に乗じる係数であり、βはキャパシタンス電流ic(t)に乗じる係数であり、指令電圧VREFに対する追従特性を定める。
例えば、係数Avが"1"に近いほど、差分値(VREF-Vo(t))の大きさが強く反映されたステップ応答となり、係数βが"1"に近いほど、指令電圧VREFに対する追従度が高いステップ応答となる。
・導出工程2:
次に、3相インターリーブ方式の双方向降圧チョッパ回路の状態方程式を導出する。図12は3相の内の一つの相での等価回路を示している。前記式(12)で表される合成電流(iL)を、定電流制御に適用した形態に変換するために、図10に示すiL1,iL2,及びiL3の合成電流であるiL(=iL1+iL2+iL3)の状態方程式を求め、パルス幅ΔTとの関係式を導出する。
次に、3相インターリーブ方式の双方向降圧チョッパ回路の状態方程式を導出する。図12は3相の内の一つの相での等価回路を示している。前記式(12)で表される合成電流(iL)を、定電流制御に適用した形態に変換するために、図10に示すiL1,iL2,及びiL3の合成電流であるiL(=iL1+iL2+iL3)の状態方程式を求め、パルス幅ΔTとの関係式を導出する。
図10の各相のQ1/D1~Q3/D3のON/OFF動作によって、U1(τ)、U2(τ)およびU3(τ)にはVinまたは0電圧が印加される。重ねの理を用いて表現すると、U1(τ)に関しては図12の等価回路で表される。図12において、U1(τ)は、Q1をオンとしD1をオフとした場合にはVinとなり、Q1をオフとしD1をオンとした場合にはU1(τ)は0となる。
・導出工程3:
次に、パルス幅ΔT(k)の状態方程式を導出する。
次に、パルス幅ΔT(k)の状態方程式を導出する。
図2(a)に示す一周期の区間Tにおいて、パルス幅ΔT(k)の関係式を求める。式(15)に対して式(16)及び式(17)を用いてi(T)を導出すると以下の式(18)で表される状態方程式が得られる。なお、記述しないが、図2(b)及び(c)の一周期の区間Tにおけるi(T)も式(18)と同式になる。
・導出工程4:
次に、パルス幅ΔT(k)の関数式を導出する。
次に、パルス幅ΔT(k)の関数式を導出する。
上記式(21)で示されるパルス幅ΔT(k)は、インダクタンス電流の制御電流の定電流制御におけるパルス幅ΔT(k)を示している。以下、式(21)に基づいて、インダクタンス電流制御のパルス幅ΔT(k)の導出(導出工程5)と、キャパシタンス電流制御のパルス幅ΔT(k)の導出(導出工程6)を示す。
・導出工程5:
次に、インダクタンス電流の定電流制御のパルス幅ΔT(k)を導出する。
次に、インダクタンス電流の定電流制御のパルス幅ΔT(k)を導出する。
式(21)に示すパルス幅ΔT(k)において、iL(k+1)として式(12)で示したインダクタンス電流iLを離散時間形式に変換した関数式を用いることによって、インダクタンス電流の定電流制御によるパルス幅ΔT(k)が得られる。ここでは式(12)に示すβを、mode3のインダクタンス電流の定電流制御に合わせてβ=β3としている。
なお、上記したパルス幅ΔT(k)は、インダクタンス電流の定電流制御において、インダクタンス電流iL(k)に代えてキャパシタンス電流ic(k)及び出力電圧vo(k)を用いて示している。インダクタンス電流iL(k)に替えてキャパシタンス電流ic(k)を用いて表すことによって、インダクタンス電流の定電流制御とキャパシタンス電流の定電流制御とを、共通のキャパシタンス電流ic(k)をフィードバックすることで行うことができる。
・導出工程6:
次に、キャパシタンス電流の定電流制御のパルス幅ΔT(k)を導出する。
次に、キャパシタンス電流の定電流制御のパルス幅ΔT(k)を導出する。
キャパシタンス電流の定電流制御では、指令電流をIC-REFとして、iL(k+1)=IC-REF+iR(k)を定義する。
上記したパルス幅ΔT(k)によれば、負荷電流iR(k)及びインダクタンス電流iL(k)の要素が除かれているため、負荷電流iR(k)及びインダクタンス電流iL(k)をフィードバックすることなく、キャパシタンス電流ic(k)及び出力電圧vo(k)をフィードバックすることでパルス幅ΔT(k)を求めることができる。
次に、キャパシタンス電流の定電流制御においてmode1とmoed2のパルス幅ΔT(k)、及びインダクタンス電流の定電流制御のmode3のパルス幅ΔT(k)の導出(導出工程7~導出工程9)を説明する。
・導出工程7:
mode1におけるキャパシタンス電流の定電流制御のパルス幅ΔT(k)の導出を説明する。
mode1におけるキャパシタンス電流の定電流制御のパルス幅ΔT(k)の導出を説明する。
mode1ではキャパシタンス電流の第1段目の定電流制御を実行する。第1段目の定電流制御における指令電流をIC-REFとして、インダクタンス電流iL(k+1)としてiL(k+1)=IC-REF+iR(k)を定義する。式(21)で示される制御電流の定電流制御におけるパルス幅ΔT(k)を用いることによってmode1のパルス幅ΔT(k)は以下の式(24)が得られる。
mode1の制御を定めるパルス幅ΔT(k)の関数式は、負荷電流iR(k)及びインダクタンス電流iL(k)の要素が除かれているため、負荷電流iR(k)及びインダクタンス電流iL(k)のフィードバックは不要となる。
mode1のキャパシタンス電流の定電流制御では、このmode1の期間内において出力電圧vo(k)が直流指令電圧VREFを超えて行き過ぎない様にするために、出力電圧vo(k)がVc1に達した時点で第1段のmode1のキャパシタンス電流の定電流制御を終了して、第2段のmode2のキャパシタンス電流の定電流制御に切り替える。なお、Vc1はmode1からmode2への切り替え時の出力電圧である。2レベルデッドビート制御では、直流指令電圧としてHighの直流指令電圧VH、及びLowの直流指令電圧VLを定める。
・導出工程8:
次に、mode2におけるキャパシタンス電流の定電流制御のパルス幅ΔT(k)の導出を説明する。
次に、mode2におけるキャパシタンス電流の定電流制御のパルス幅ΔT(k)の導出を説明する。
上記式(25)はmode2の制御を定めるΔT(k)の関数式において負荷電流iR(k)及びインダクタンス電流iL(k)の要素が除かれて表される。
mode2の期間において、定電流制御を高速応答とするために、出力電圧vo(k)からvo(k+1)の1期間において、初期値であるVc1から最終値Vc2に到達するようにβ2を選定することによって、mode2を1サンプリング時間で終了させることができる。
・導出工程9:
次に、mode3におけるインダクタンス電流の定電流制御のパルス幅ΔT(k)の導出を説明する。
次に、mode3におけるインダクタンス電流の定電流制御のパルス幅ΔT(k)の導出を説明する。
一般的に交流信号を検出する交流変流器は高速応答が可能であるのに対して、直流信号を検出する汎用品の検出器は比較的に低速応答である。
上記式で示すパルス幅ΔT(k)は、キャパシタンス電流ic(k)と出力電圧vo(k)とを検出し、フィードバック信号としている。キャパシタンス電流ic(k)は交流変流器によって高速応答が可能であるが、出力電圧vo(k)を検出する検出器の応答は比較的に低速である。ステップ応答を高速化するには、フィードバック信号を高速で得ることが必要であり、そのためには検出器の検出は高速であることが望ましい。
そこで、低速応答の出力電圧vo(k)の検出を省き、キャパシタンス電流の交流信号のみを高速で検出することによって応答の高速化を図る制御を示す。
上記式(26)で示すパルス幅ΔT(k)において、Avを以下の式(27)の関係に定めることで出力電圧vo(k)の影響を除く。
Av=3T/L …(27)
なお、Tはサンプリング周期であり、Lは図10に示すLC回路のインダクタンスである。
Av=3T/L …(27)
なお、Tはサンプリング周期であり、Lは図10に示すLC回路のインダクタンスである。
式(28)で示されるパルス幅ΔT(k)は、フィードバック信号としてキャパシタンス電流ic(k)のみを含む。キャパシタンス電流ic(k)を検出する交流変流器は高速応答が可能であるため、パルス幅ΔT(k)を高速応答で得ることができる。
したがって、mode3のインダクタンス電流の定電流制御を定めるパルス幅ΔT(k)の関数式から出力電圧vo(k)、負荷電流iR(k)およびインダクタンス電流iL(k)の要素を除くことができる。なお、β3はインダクタンス電流iL(t)の定電流制御において、直流指令電圧VREFに追従した制御応答が得られるように選定される。
(切り替え電圧Vc1,Vc2の導出)
以下、mode1からmode2に切り替える際の切り替え電圧Vc1、及びmode2からmode3に切り替える際の切り替え電圧Vc2の導出を説明する。
以下、mode1からmode2に切り替える際の切り替え電圧Vc1、及びmode2からmode3に切り替える際の切り替え電圧Vc2の導出を説明する。
・切り替え電圧Vc1の導出
ここで、2レベルデッドビート制御では、直流指令電圧VREFとしてHighの直流指令電圧VH、及びLowの直流指令電圧VLを定める。
ここで、2レベルデッドビート制御では、直流指令電圧VREFとしてHighの直流指令電圧VH、及びLowの直流指令電圧VLを定める。
ステップ応答の目標電圧がHighレベル指令電圧VHの場合とLowレベル指令電圧VLの場合の各切り替え電圧Vc1の導出を説明する。
(Highレベルのパルス制御時のmode1におけるVc1の導出)
Highレベルの目標電圧をVH、定格出力電流をIR-rat、定電流係数をαH、出力電圧の初期値をvo(0)とすると、指令電圧VREF=VH、キャパシタンス電流の指令電流IC-REF=αH・IR-rat、出力電圧の初期値vo(0)=VLとなる。
Highレベルの目標電圧をVH、定格出力電流をIR-rat、定電流係数をαH、出力電圧の初期値をvo(0)とすると、指令電圧VREF=VH、キャパシタンス電流の指令電流IC-REF=αH・IR-rat、出力電圧の初期値vo(0)=VLとなる。
mode1のキャパシタンス電流の定電流制御は、コンデンサを定電流充電する電流制御であるため、各時点での出力電圧vo(1)~vo(n)は以下の式(29)で表される。ここで、サンプリング回数を1,2,…k,…n,…としている。
ただし、k及びnは正の整数である。
切り替え電圧Vc1は、mode1のキャパシタンス電流の定電流制御の期間内において、出力電圧vo(k)が指令電圧VREF(=VH)を超えて行き過ぎることを防いでmode1を終了させるための電圧である。出力電圧vo(k)が切り替え電圧Vc1に達した時点で第1段のmode1のキャパシタンス電流の定電流制御を終了し、次の第2段のmode2のキャパシタンス電流の定電流制御への切り替えを行う。
出力電圧vo(n)をHighレベルの指令電圧VHを越えてオーバーシュートさせないためには、図11に示す等価回路において、コンデンサに蓄積されるエネルギーと、入出力エネルギーとの関係から、以下の式(30)で表される関係式を満たす必要がある。
ここで、Nはnの整数部分の値を表す。したがって、サンプリング回数がN回以下であれば、出力電圧vo(N)はHighレベルの指令電圧VHを越えてオーバーシュートしない。
mode1からmode2に移行させるための移行電圧をVtransとすれば、上記式(31)の条件を満たすサンプリング回数Nにおいて、式(29)で示される出力電圧vo(n)は以下の関係を満足する。なお、VLは、High/Low制御において出力電圧の初期電圧vo(0)である。
出力電圧voが、式(33)を満足する移行電圧Vtrans以上のVc1となった時点でmode2に移行する。したがって、Highレベルのパルス制御時のmode1における切り替え電圧Vc1は以下の式(34)で表される。
(Lowパルス制御時のmode1におけるVc1の導出 )
次に、Lowパルス制御時のmode1におけるVc1の導出について説明する。
次に、Lowパルス制御時のmode1におけるVc1の導出について説明する。
Lowレベルの目標電圧をVL、定格出力電流をIR-rat、定電流係数をαL、出力電圧の初期値をvo(0)とすると、指令電圧VREF=VL、キャパシタンス電流の指令電流IC-REF=-αL・IR-rat、出力電圧の初期値vo(0)=VHとなる。
Lowレベルの出力電圧voを目標電圧のVLを超えてアンダーシュートさせないためには、図10のQ1~Q3、及びD1~D3がすべてオフ状態での入力電圧Vinへの回生が終了するまでの時間、換言すると、キャパシタンス電流icがIC-REFからゼロ電流になるまで時間tusは、この時間tusの時間内において式(29)のvo(n)から始まりVREF=VLで終了させる必要がある。無負荷状態でのエネルギーの関係式から、以下の式(35)で表される関係を満たす必要がある。
ここで、Nはnの整数部分の値を表す。サンプリング回数がN回以下であれば、出力電圧vo(N)はLowレベルの指令電圧VLを越えてアンダーシュートしない。
mode1からmode2に移行させるための移行電圧をVtransとすれば、上記式(36)の条件を満たすサンプリング回数Nにおいて、式(29)で示される出力電圧vo(n)は以下の関係を満足する。なお、VLは、High/Low制御において出力電圧の初期電圧vo(0)である。
出力電圧vo(n)が、式(38)を満足する移行電圧Vtrans以下のVc1となった時点でmode2に移行する。したがって、Lowレベルのパルス制御時のmode1における切り替え電圧Vc1は以下の式(39)で表される。
・切り替え電圧Vc2の導出
次に、切り替え電圧Vc2の導出について説明する。
次に、切り替え電圧Vc2の導出について説明する。
mode2はキャパシタンス電流の第2段目の定電流制御を実行する。この第2段目のmode2の定電流制御は、mode1の定電流制御とmode3の定電流制御とを繋ぐモードである。
ステップ応答の全期間をインダクタンス電流の定電流制御によって実行すると、出力電圧vo(k)は式(13)に示す指数関数の動作となり、以下の式(40)で表される。なお、ここでは、キャパシタンス電流ic(t)中のβをmode3のインダクタンス電流による定電流制御のβ3を用いてβ=β3としている。
Vc2,及びic2はmode2の最終値であると共にmode3の初期値である。mode2の切り替え電圧Vc2は、式(41)のic2を用いて以下の式(42)で表される。
ここで、VREF=VH又はVREF=VLである。
(係数β2,β3の導出)
次に、係数β2,及びβ3の導出について説明する。
次に、係数β2,及びβ3の導出について説明する。
・係数β2の導出:
mode2はmode1からmode3へ乱調を極力生じさせることなく転送するための移行モード(Transfer mode)であり、mode2において、初期値はVc1及びic1=IC-REFであり、最終値はVc2及びic2である。
mode2はmode1からmode3へ乱調を極力生じさせることなく転送するための移行モード(Transfer mode)であり、mode2において、初期値はVc1及びic1=IC-REFであり、最終値はVc2及びic2である。
そこで、mode2では、mode2の最終値が式(41)の値に達するように制御すると共に、β=β2に設定してキャパシタンス電流を定電流β2・IC-REFで制御する。β2は、mode2においてキャパシタンス電流の指令電流IC-REFを調整する係数である。
係数β2を式(44)によって設定することによって、キャパシタンス電流icをmode2の切り替え時のic2とすることができる。
・係数β3の導出:
次に、mode3の制御におけるβ3の導出について説明する。β3はキャパシタンス電流icの係数であり、インダクタンス電流iL(t)の定電流制御において、直流指令電圧VREFに追従した制御応答が得られるように選定される。
次に、mode3の制御におけるβ3の導出について説明する。β3はキャパシタンス電流icの係数であり、インダクタンス電流iL(t)の定電流制御において、直流指令電圧VREFに追従した制御応答が得られるように選定される。
係数β3は、式(12)で表されるインダクタンス電流iLの定電流制御において、指令電圧VREFに追従する制御応答が得られるように選定される。この係数β3の選定はmode3の自動制御系における安定判別によって行われる。以下、係数β3の選定について説明する。
(定電圧制御の閉ループ一次系伝達関数)
はじめに、定電圧制御の閉ループ一次系伝達関数について示す。式(12)で表されるインダクタンス電流iL(t)において、β=β3としてs関数で表現すると以下の式(45)で表される。
はじめに、定電圧制御の閉ループ一次系伝達関数について示す。式(12)で表されるインダクタンス電流iL(t)において、β=β3としてs関数で表現すると以下の式(45)で表される。
図13は、上記した式(45)で表される閉ループ伝達関数の回路ブロックを示し、定電圧制御の一次系伝達関数による回路状態を示している。図13に示す閉ループ伝達関数の回路ブロックにおいて、制御応答周波数ωcは一巡伝達関数のゲインが"1"に達する点である。図13の一巡伝達関数のゲインが1になるωcは式(27)のAvを代入して以下の式(46)で得られる。
上記式(46)は、制御応答周波数ωcがβ3で選定されることを示しているが、ゲインが"1"となる制御応答周波数ωcは、β3の他、パラメータωn及びTの影響を受けるため、β3の選定には制限が生じる。そこで、β3の値を選定範囲によって定める。
(閉ループ二次系伝達関数とβ3の選定範囲)
次に 閉ループ二次系伝達関数とβ3の選定範囲について示す。
次に 閉ループ二次系伝達関数とβ3の選定範囲について示す。
上記式(47)の左辺のVin(t)ΔT(t)/Tは出力電圧vo(t)の平均値を示している。すなわち、図10の回路において、D1~D3の両端電圧の平均値電圧に相当する。
したがって、二次系伝達関数vo(s)/VREF(s)は図13及び図14で表現される。図14は、定電圧制御の二次系伝達関数の回路状態を示している。図14のvo(s)の一巡伝達関数は、以下の式(49)で表される。
安定判別において、制御応答周波数ωcは上記の条件式で制限される他、更にスイッチング時間Tのむだ時間における影響について考慮する。
むだ時間はexp(-jωcT)=cos(ωcT)-jcos(ωcT)で表される。よって、図13に示すvo(s)の一巡伝達関数の位相余裕を0[deg]、すなわちωcT=π/2まで許容するωcの範囲はωc<π/(2T)である。
インダクタンス電流iL(t)の定電流制御において、係数β3を上記範囲から選定することによって、ゲインを"1"以下に抑制し、制御応答を直流指令電圧VREFに安定して追従させることができる。
(出力電圧vo(t)の検出)
次に、出力電圧vo(t)の高速検出について説明する。
次に、出力電圧vo(t)の高速検出について説明する。
高いスイッチング周波数で制御するためには、出力電圧vo(t)とキャパシタンス電流ic(t)を高速で検出する必要がある。High/Lowの2レベルを含むパルス制御において、特に、キャパシタンス電流の定電流制御を行うmode1及びmode2の定電流制御において、出力電圧vo(t)とキャパシタンス電流ic(t)を検出する検出器は高速で測定されることが要求される。
出力電圧vo(t)を高速検出するために、汎用品センサの比較的遅い応答特性の検出手段で検出した検出信号Vo-slowを初期値vo(0)として用い、初期値vo(0)とキャパシタンス電流ic(t)を高速離散時間処理して出力電圧vo(t)を得る。出力電圧vo(t)の取得において、比較的遅い応答特性の検出手段で検出した検出信号Vo-slowを初期値vo(0)としているが、この検出は初期値vo(0)のみであり、各時点の出力電圧vo(t)の算出は応答速度が遅い検出手段を用いることなく行うことができるため、高速検出が可能である。
mode3は、各時点tでの出力電圧vo(t)をフィードバック信号として使用すること無く得ることができるため、vo-slowによる外乱の影響を受けず、mode3の整定区間ではvo-slowを整定している。各サンプリング周期で行うmode1~mode3の定電流制御において、前サンプリング周期でのmode3の最終値のvo-slowは、次のサンプリング周期のmode1とmode2で使用するvo(t)を得るための初期値vo(0)として使用する。
図1に示す3相インターリーブ方式の降圧チョッパ回路の回路例において、サンプリング時間TをT=1/Fsとする。ここで、Fsはスイッチング周波数である。
出力電圧vo(t)を高速検出するために、Th<0.1・(T/3)を満足するサンプリング時間Tより充分に短いサンプリング時間Thを設定する。
High/Lowの2レベルパルス動作を広帯域(1Hz~50Hz)で行う2レベルパルス制御において、Low(High)レベルを整定した後、次の出力電圧を次のHigh/Lowの2レベルパルス動作のHigh(Low)の初期値電圧として用いる。
上記式(55)においてVLに相当する初期値vo(0)は、応答が比較的遅い汎用品センサの検出手段で検出した検出信号vo-slowを用いることが可能になる。
出力電圧vo(km)が整定電圧VH-setに到達した後もmode3の制御を継続する。VH-setに達する時間をTsetとすると、mode1及びmode2におけるサンプリング回数kmとTsetとの間には以下の関係がある。
km・Th>Tset
km>Tset/Th
km・Th>Tset
km>Tset/Th
実用例では、Tset=8μs、Th=1/60MHzの場合には、km>8μs×60MHz=480となる。この例では、分解能は480以上が得られ、検出スピードはTh=1/60MHz=0.0167μsである。
同様にして、Highレベルパルス動作の整定後の電圧VHからLowレベルパルス動作を開始し、整定後に電圧VLに達する場合は、VHに相当するvo(0)は応答が比較的遅い汎用品センサで検出して得られる検出信号vo-slowを用いることが可能になる。vo(km)が整定電圧VL-setに到達した後もmode3の制御を継続する。
本発明の電源装置は、メインループを電源装置の指令信号に従う制御とし、マイナーループを多相インターリーブ方式の双方向降圧チョッパ回路のHigh/Lowの直流指令電圧に従う2レベルデッドビート制御とする二重制御系に適用することができ、直流電源装置、UPS等の交流電源装置、RFジェネレータ等に適用することができる。
以下、図15を用いて本発明の電源装置をRFジェネレータに適用した例を説明し、図16のフローチャートを用いて、本発明の電源装置をRFジェネレータに適用した場合の動作例を説明し、High/Lowの制御例を図17のフローチャートを用いて説明する。また、図18を用いて本発明の電源装置を直流電源装置、交流電源装置に適用した例を説明する。
(RFジェネレータの適用例)
図15は、RFジェネレータの適用例の制御系を説明するための制御ブロック図である。制御系は、メインループ制御系を構成するPI制御と、マイナーループ制御系を構成するデビット制御とを備える。マイナーループ制御系を構成するデビット制御に、本発明の電源装置の、多相インターリーブ方式の双方向降圧チョッパ回路のHigh/Lowの直流指令電圧に従う2レベルデッドビート制御系を適用する。
図15は、RFジェネレータの適用例の制御系を説明するための制御ブロック図である。制御系は、メインループ制御系を構成するPI制御と、マイナーループ制御系を構成するデビット制御とを備える。マイナーループ制御系を構成するデビット制御に、本発明の電源装置の、多相インターリーブ方式の双方向降圧チョッパ回路のHigh/Lowの直流指令電圧に従う2レベルデッドビート制御系を適用する。
HighレベルとLowレベルの2レベル制御を行う場合には、メインループにおいて、Highレベルの指令信号として、Highレベル進行波電力指令PH-Forward、あるいはHighレベルロード電力指令PH-Loadを用い、Lowレベルの指令信号として、Lowレベル進行波電力指令PL-Forward、あるいはLowレベルロード電力指令PL-Loadを用い、負荷側から取得したHighレベル進行波電力あるいはLowレベル進行波電力、又は、Highレベルロード電力あるいはLowレベルロード電力をフィードバックしてPI制御を行う。なお、定格値として定格直流電圧Vo-rat,定格直流電流Io-rat,及び定格進行波電力Ph-ratを入力する。
一方、マイナーループでは、PI制御で得られたHighレベル指令電圧VH及びLowレベル指令電圧VLを指令値とし、出力電圧voあるいはキャパシタンス電流icをフィードバックしてデッドビート制御を行う。
図16のフローチャートは、RFジェネレータによってプラズマ負荷においてプラズマを着火させる起動モードを示している。図16,17のフローチャートでは各工程をS1~S10,S11,S12の符号を付して示している。
RFジェネレータの定格値、及びRFジェネレータを駆動する指令値を設定する。定格値として、定格直流電圧Vo-rat,定格直流電流Io-rat,及び定格進行波電力PH-ratを入力して定格値を設定する。また、Highレベルの電力指令PHとして、Highレベル進行波電力指令PH-Forward、あるいはHighレベルロード電力指令PH-Loadを入力し、Lowレベルの電力指令PLとして、Lowレベル進行波電力指令PL-Forward、あるいはLowレベルロード電力指令PL-Loadを設定する(S1)。
はじめに、連続モードでHighレベル電力指令PHまで、例えば20msで上昇動作(Ramp Up(PH-rat/20ms))を行う(S2)。
連続モードによる電圧上昇によってプラズマが着火しない場合(S3)は、プリパルス制御によって着火動作を行う。なお、プリパルス制御は、プラズマ着火を誘起させるメインパルスの前段階として、メインパルスよりもパルス幅が狭い複数のプリパルスを印加して、プラズマ着火の雰囲気を形成する制御であり、このプリパルス制御については特許文献4に開示されている。
プリパルス制御では、例えば5kHzのデューティー制御により平均反射電力PREF-aveを所定値に維持した状態で供給電力をPHまで上昇させる。平均反射電力PREF-aveの所定値は、例えば、Highレベル定格電力PH-ratに所定の係数を掛けることで定める。所定係数は、例えば0.1を設定することができる。このプリパルスモードの平均反射電力PREF-aveはデューティー比10%でオン/オフ制御するパルスを用いることができる。
プリパルスモードのパターン運転を繰り返し、繰り返し動作の回数が規定回数に達した場合には、着火(イグニッション)失敗を表示して停止する(S4)。
プラズマが着火した場合(S3)は、Highレベルで設定されたHighレベル電力指令PHからスタートし、Highレベル電力指令PHで整定した後のHighレベルの電圧値VHを確保する(S5)。
その後、下降動作(Ramp Down(PH-rat /20ms))によってHighレベル電力指令PH からLowレベル電力指令PLへ下降させ(S6)、Lowレベル電力指令PL に整定した後のLowレベルの電圧値VLを確保する(S7)。これによって、VREF(High)=VHとして、Highレベルの指令電圧VREF(High)を整定後のHighレベルの指令電圧VHで設定することができ、VREF(Low)=VLとして、Lowレベルの指令電圧VREF(Low)を整定後のLowレベルの指令電圧VLで設定することができる。
その後、アークが発生した場合にはアーク遮断制御によって電力供給を停止した後、S2~S7の着火動作を行い(S8)、アーク遮断制御を行わない場合には、High/Lowの2レベル制御(S10)を行う。
(High/Lowレベル制御)
次に、図17のフローチャートを用いて、High/Lowレベル制御例を説明する。図17のフローチャートにおいて、High/Lowレベル制御は、出力電力を、進行波電力のPH (Forward)/PL (Forward)、の電力指令、又はロード電力のPH (Load)/PL (Load)の電力指令に追従させるメインループ(S11)によるPI制御と、出力電圧をHigh/Lowの2レベルの指令電圧に追従させるマイナーループ(S12)にるデッドビート制御とを含む。
次に、図17のフローチャートを用いて、High/Lowレベル制御例を説明する。図17のフローチャートにおいて、High/Lowレベル制御は、出力電力を、進行波電力のPH (Forward)/PL (Forward)、の電力指令、又はロード電力のPH (Load)/PL (Load)の電力指令に追従させるメインループ(S11)によるPI制御と、出力電圧をHigh/Lowの2レベルの指令電圧に追従させるマイナーループ(S12)にるデッドビート制御とを含む。
S11のメインループによるPH及びPLのPI制御では、マイナーループのデッドビート制御で行うサンプリング周期Tよりも遅いサンプリング周期Tcで処理を行う(S11A)。例えば、サンプリング周期Tcは50μsとし、H/Lパルス周期は1Hz~50kHzとすることができる。
S11AのPI制御の制御工程中に行うマイナーループ制御(S12)において、例えば3相インターリーブによる場合には、式(55)中に示される以下の式(56)
vo(km)=(ic(km-1)/C)・Th+vo(km-1) …(56)
によって、サンプリング周期Thを用いた出力電圧vo(km)を演算する。3相インターリーブの各相について、サンプリング周期Tの1/3であるT/3毎に得られるvo(km)を出力電圧vo(k)として検出する。
vo(km)=(ic(km-1)/C)・Th+vo(km-1) …(56)
によって、サンプリング周期Thを用いた出力電圧vo(km)を演算する。3相インターリーブの各相について、サンプリング周期Tの1/3であるT/3毎に得られるvo(km)を出力電圧vo(k)として検出する。
kmは分解能であり、例えば、Tset=8μs、Th=1/60MHzの場合には、km>Tset/Th=88μs×60MHz=480となる。この例では、分解能は480以上が得られる(S12A)。
Highレベルの指令電圧VH、及びLowレベルの指令電圧VLを取得し(S12B)、整定後のk時点のvo(km)をそれぞれHighレベル、及びLowレベルの出力電圧vo(k)として取得する(S12C)。
Highレベルのパルス幅ΔT(k)を求め(S12D)、得られたパルス幅ΔT(k)を用いて出力電圧voをHighレベルの指令電圧VHに追従させる制御を行い、次に、Lowレベルのパルス幅ΔT(k)を求め(S12E)、得られたパルス幅ΔT(k)を用いて出力電圧voをLowレベルの指令電圧VLに追従させる制御を行う。
Highレベル電力指令PHへ追従させる制御からスタートし、次にLowレベルの電力指令PLへ追従させる制御を行い、このHighレベルPH制御とLowレベルPL制御とを繰り返してHigh/Lowパルス電力制御の運転を続行する。
各High/Lowパルス電力制御が終了する毎に、Highレベルの終了電力PH-end及びLowレベルの終了電力PL-endと、Highレベルの終了電圧VH-end及びLowレベルの終了電圧VL-endのデータをピークホールドする。
このHighレベルの終了電圧VH-end及びLowレベルの終了電圧VL-end は、High/Lowレベルに対応する式(12)の指令電圧VREFを指令電圧VH及びVLとして保持する。また、Highレベルの終了電力PH-end及びLowレベルの終了電力PL-endはHigh/Lowパルスのフィードバック信号として使用する。
(直流電源装置、交流電源装置の適用例)
次に、図18を用いて本発明の電源装置を直流電源装置、交流電源装置に適用した例を説明する。
次に、図18を用いて本発明の電源装置を直流電源装置、交流電源装置に適用した例を説明する。
図18は、本発明の電源装置を直流電源装置、交流電源装置への適用例の制御系を説明するための制御ブロック図である。制御系は、メインループ制御系を構成するPI制御と、マイナーループ制御系を構成するデビット制御とを備える。マイナーループ制御系を構成するデビット制御に、本発明の電源装置の、多相インターリーブ方式の双方向降圧チョッパ回路のHigh/Lowの直流指令電圧に従う2レベルデッドビート制御系を適用する。
HighレベルとLowレベルの2レベル制御を行う場合には、メインループにおいて、指令信号として、Highレベル電力指令PH又は電圧指令VrefH、Lowレベル電力指令PL又は電圧指令VrefLを用い、負荷側から取得した電力又は電圧をフィードバックしてPI制御を行う。なお、定格値として定格直流電圧Vo-rat,定格直流電流Io-rat,及び定格進行波電力PH-ratを入力する。
一方、マイナーループでは、PI制御で得られたHighレベル指令電圧VH及びLowレベル指令電圧VLを指令値とし、出力電圧voあるいはキャパシタンス電流icをフィードバックしてデッドビート制御を行う。
なお、上記実施の形態及び変形例における記述は、本発明に係る電源装置の一例であり、本発明は各実施の形態に限定されるものではなく、本発明の趣旨に基づいて種々変形することが可能であり、これらを本発明の範囲から排除するものではない。
本発明の電源装置は、半導体や液晶パネル等の製造装置、真空蒸着装置、加熱・溶融装置等の高周波を使用する装置に対する高周波電力の供給に適用することができる。
1 電源装置
2 チョッパ回路
3 スイッチング回路
4 LC回路
5 スイッチング信号生成部
6 制御部
7 負荷
Av、β 係数
C キャパシタンス
D1-D3 ダイオード
F 変換行列
G 変換行列
IC-REF キャパシタンス電流の指令電流
IR-rat 定格出力電流
Io-rat, 定格直流電流
ic キャパシタンス電流
iL インダクタンス電流
iL1-iLn インダクタンス電流
iR 負荷電流
L インダクタンス
N サンプリング回数
PH Highレベル電力指令
PH-Forward Highレベル進行波電力指令
PH-Load Highレベルロード電力指令
PH-end Highレベル終了電力
PH-rat Highレベル定格電力
PL Lowレベル電力指令
PL-Forward ローレベル進行波電力指令
PL-Load ローレベルロード電力指令
PL-end Lowレベル終了電力
PREF-ave 平均反射電力
Q1-Q3 スイッチング素子
R 負荷抵抗
T サンプリング周期
Th サンプリング時間
Tc サンプリング周期
V 入力電圧
Vc1 切り替え電圧
Vc2 切り替え電圧
VH Highレベル指令電圧
VH-end Highレベル終了電圧
VH-set Highレベル整定電圧
VL Lowレベル指令電圧
VL-end Lowレベル終了電圧
VREF 指令電圧
Vin 入力電圧
Vl 整定電圧
vo 出力電圧
Vo-rat 定格直流電圧
Vo-slow 検出信号
Vtrans 移行電圧
km サンプリング回数
vo 出力電圧
ΔT(k) パルス幅
2 チョッパ回路
3 スイッチング回路
4 LC回路
5 スイッチング信号生成部
6 制御部
7 負荷
Av、β 係数
C キャパシタンス
D1-D3 ダイオード
F 変換行列
G 変換行列
IC-REF キャパシタンス電流の指令電流
IR-rat 定格出力電流
Io-rat, 定格直流電流
ic キャパシタンス電流
iL インダクタンス電流
iL1-iLn インダクタンス電流
iR 負荷電流
L インダクタンス
N サンプリング回数
PH Highレベル電力指令
PH-Forward Highレベル進行波電力指令
PH-Load Highレベルロード電力指令
PH-end Highレベル終了電力
PH-rat Highレベル定格電力
PL Lowレベル電力指令
PL-Forward ローレベル進行波電力指令
PL-Load ローレベルロード電力指令
PL-end Lowレベル終了電力
PREF-ave 平均反射電力
Q1-Q3 スイッチング素子
R 負荷抵抗
T サンプリング周期
Th サンプリング時間
Tc サンプリング周期
V 入力電圧
Vc1 切り替え電圧
Vc2 切り替え電圧
VH Highレベル指令電圧
VH-end Highレベル終了電圧
VH-set Highレベル整定電圧
VL Lowレベル指令電圧
VL-end Lowレベル終了電圧
VREF 指令電圧
Vin 入力電圧
Vl 整定電圧
vo 出力電圧
Vo-rat 定格直流電圧
Vo-slow 検出信号
Vtrans 移行電圧
km サンプリング回数
vo 出力電圧
ΔT(k) パルス幅
Claims (12)
- 複数の相電流によって多相制御を行う多相インターリーブ制御の電源装置であって、
多相インターリーブの多相制御によって動作する降圧チョッパ回路を構成するLCチョッパ回路と、
前記LCチョッパ回路の多相制御によってステップ応答を制御する制御部を備え、
前記制御部は、前記LCチョッパ回路の多相制御において、前記LCチョッパ回路の各相電流の合成電流を制御電流とする定電流制御によって、前記LC回路の各相のスイッチングを制御することを特徴とする電源装置。 - LCチョッパ回路を含む電源装置の制御方法であって、
複数の相電流によって多相制御を行う多相インターリーブ制御の電源装置の制御方法であって、
前記LCチョッパ回路の多相制御によるステップ応答の制御において、前記LCチョッパ回路の各相電流の合成電流を制御電流とする定電流制御によって、前記LC回路の各相のスイッチングを制御することを特徴とする電源装置の制御方法。 - 前記定電流制御は、
出力電圧を指令電圧に追従させる、インダクタンス電流の定電流制御であることを特徴とする請求項2に記載の電源装置の制御方法。 - 前記インダクタンス電流の定電流制御において、
前記制御電流は、前記LC回路の各相のインダクタンスの接続端を流れるインダクタンス電流であることを特徴とする請求項3に記載の電源装置の制御方法。 - 前記インダクタンス電流の定電流制御において、
前記制御電流は、前記LC回路のキャパシタンスを流れるキャパシタンス電流であることを特徴とする請求項3に記載の電源装置の制御方法。 - 前記定電流制御は、
キャパシタンス電流を指令電流に追従させる、キャパシタンス電流の定電流制御であることを特徴とする請求項2に記載の電源装置の制御方法。 - 前記キャパシタンス電流の定電流制御において、
前記制御電流は、前記LC回路のキャパシタンスを流れるキャパシタンス電流であることを特徴とする請求項6に記載の電源装置の制御方法。 - 前記定電流制御は、2段の定電流制御であり、
第1段目の定電流制御は、キャパシタンス電流を指令電流に追従させるキャパシタンス電流の定電流制御であり、
第2段目の定電流制御は、出力電圧を指令電圧に追従させる、インダクタンス電流の定電流制御であり、
第1段目の定電流制御において出力電圧が切り替え電圧Vcに達した時点で第2段の定電流制御に切り替えることを特徴とする請求項2に記載の電源装置の制御方法。 - 前記第1段目のキャパシタンス電流の定電流制御は、更に、mode1の定電流制御とmode2の定電流制御の2つのモードを備え、
第1段目のキャパシタンス電流の定電流制御において、
mode1の定電流制御において、第1の切り替え電圧Vc1においてmode1の定電流制御からmode2の定電流制御に切り替え、
mode2の定電流制御において、第2の切り替え電圧Vc2においてmode2の定電流制御から第2段目のインダクタンス電流の定電流に切り替えるとを備えることを特徴とする請求項8に記載の電源装置の制御方法。 - 前記定電流制御は、設定電圧VをHighレベルのVHとLowレベルのVLとする2レベル制御であり、
設定電圧VがHighレベルVHである場合には、
前記第1の切り替え電圧Vc1は、
αHはHighレベルの電流係数、
IR-ratは定格電流
VLはLowレベルの設定電圧
Tはサンプリング周期
Cはキャパシタンス
NはHighレベル時の整数
であり、
設定電圧VがLowレベルVLである場合には、
前記第1の切り替え電圧Vc1は、
αLはLowレベルの電流係数、
IR-ratは定格電流
VHはHighレベルの設定電圧
Tはサンプリング周期
Cはキャパシタンス
NはLowレベル時の整数
であり、
前記第2の切り替え電圧Vc2は、
VREFはHighレベルの設定電圧VH又はLowレベルの設定電圧VL、
Vc1は第1の切り替え電圧、
IC-REFは指令電流、
Av、β3は指令電圧VREFに対する追従特性を定める係数、
Tはサンプリング周期
Cはキャパシタンス
であることを特徴とする請求項9に記載の電源装置の制御方法。 - 前記mode2の定電流制御の指令電流は、前記mode1の定電流制御における指令電流に係数β2を乗じた値であることを特徴とする請求項9に記載の電源装置の制御方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201780081281.XA CN110168885B (zh) | 2016-12-27 | 2017-02-23 | 电源装置以及电源装置的控制方法 |
EP17887036.6A EP3565099B1 (en) | 2016-12-27 | 2017-02-23 | Power supply device and method for controlling power supply device |
PL17887036T PL3565099T3 (pl) | 2016-12-27 | 2017-02-23 | Urządzenie zasilające i sposób sterowania urządzeniem zasilającym |
US16/473,416 US10978950B2 (en) | 2016-12-27 | 2017-02-23 | Power supply device and method for controlling power supply device |
KR1020197017432A KR102288650B1 (ko) | 2016-12-27 | 2017-02-23 | 전원 장치 및 전원 장치의 제어 방법 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016-254291 | 2016-12-27 | ||
JP2016254291A JP6873687B2 (ja) | 2016-12-27 | 2016-12-27 | 電源装置、及び電源装置の制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2018123079A1 true WO2018123079A1 (ja) | 2018-07-05 |
Family
ID=62710372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2017/006736 WO2018123079A1 (ja) | 2016-12-27 | 2017-02-23 | 電源装置、及び電源装置の制御方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US10978950B2 (ja) |
EP (1) | EP3565099B1 (ja) |
JP (1) | JP6873687B2 (ja) |
KR (1) | KR102288650B1 (ja) |
CN (1) | CN110168885B (ja) |
PL (1) | PL3565099T3 (ja) |
TW (1) | TWI734762B (ja) |
WO (1) | WO2018123079A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6805201B2 (ja) * | 2018-04-20 | 2020-12-23 | 株式会社京三製作所 | Dc/dcコンバータ、及びdc/dcコンバータの制御方法 |
TWI792805B (zh) * | 2021-10-24 | 2023-02-11 | 立錡科技股份有限公司 | 降壓轉換器及降壓轉換器的操作方法、最大快速響應訊號產生器及最大快速響應訊號產生器的操作方法 |
US20230223849A1 (en) * | 2022-01-11 | 2023-07-13 | Mediatek Inc. | Apparatus and method for improving adaptive voltage postioning performance of voltage regulator by sensing output capacitor current |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS574772B2 (ja) | 1977-12-03 | 1982-01-27 | ||
JP2010119285A (ja) | 2008-10-16 | 2010-05-27 | Fuji Electric Systems Co Ltd | インターリーブ制御電源装置、該電源装置の制御回路および制御方法 |
JP2010233439A (ja) * | 2009-03-03 | 2010-10-14 | Toshiba Corp | 電源制御装置、及びそれを用いた電源装置 |
JP2013059141A (ja) * | 2011-09-07 | 2013-03-28 | Univ Of Electro-Communications | ロバストディジタル制御を適用した力率改善装置および電源装置 |
JP2015136202A (ja) * | 2014-01-16 | 2015-07-27 | 日新電機株式会社 | チョッパ回路 |
JP2015177636A (ja) | 2014-03-14 | 2015-10-05 | 新電元工業株式会社 | 高調波抑制電源およびその制御回路 |
JP2015220976A (ja) | 2014-05-15 | 2015-12-07 | 現代自動車株式会社Hyundaimotor Company | 多相インターリーブコンバータ及びその制御方法 |
JP2016119753A (ja) * | 2014-12-19 | 2016-06-30 | 株式会社豊田自動織機 | 電力変換装置 |
JP2016123158A (ja) * | 2014-12-24 | 2016-07-07 | パナソニックIpマネジメント株式会社 | 電力変換装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200703853A (en) * | 2005-03-17 | 2007-01-16 | Int Rectifier Corp | POL system architecture with analog bus |
CN101795515B (zh) * | 2010-01-05 | 2012-12-12 | 艾迪光电(杭州)有限公司 | 启动过冲电流抑制电路 |
US8710810B1 (en) * | 2010-06-23 | 2014-04-29 | Volterra Semiconductor Corporation | Systems and methods for DC-to-DC converter control |
US8885368B2 (en) * | 2010-09-29 | 2014-11-11 | Panasonic Corporation | Power converting apparatus suppressing switching noise by controlling switching operation |
CN102427294B (zh) * | 2011-09-14 | 2014-03-12 | 矽力杰半导体技术(杭州)有限公司 | 一种开关型调节器的恒定时间控制电路以及应用其的开关型调节器 |
JP6040565B2 (ja) * | 2012-05-11 | 2016-12-07 | 学校法人東京理科大学 | 多相の電力変換回路 |
JP5679241B1 (ja) * | 2013-09-27 | 2015-03-04 | 株式会社京三製作所 | 電圧形直流電源装置および電圧形直流電源装置の制御方法 |
US9287790B2 (en) * | 2013-12-24 | 2016-03-15 | Panasonic Intellectual Property Management Co., Ltd. | Electric power converter |
JP5704772B1 (ja) | 2014-02-04 | 2015-04-22 | 株式会社京三製作所 | 高周波電源装置およびプラズマ着火方法 |
JP2015213402A (ja) * | 2014-05-07 | 2015-11-26 | 三菱電機株式会社 | Dc/dcコンバータ |
CN104052266A (zh) * | 2014-06-15 | 2014-09-17 | 西南交通大学 | 电容电流型恒定导通时间控制技术及其装置 |
CN106114265B (zh) * | 2016-07-29 | 2018-10-09 | 武汉理工大学 | 电动汽车大功率直流充电机/桩dcdc变换装置及控制方法 |
-
2016
- 2016-12-27 JP JP2016254291A patent/JP6873687B2/ja active Active
-
2017
- 2017-02-23 WO PCT/JP2017/006736 patent/WO2018123079A1/ja unknown
- 2017-02-23 KR KR1020197017432A patent/KR102288650B1/ko active IP Right Grant
- 2017-02-23 EP EP17887036.6A patent/EP3565099B1/en active Active
- 2017-02-23 CN CN201780081281.XA patent/CN110168885B/zh active Active
- 2017-02-23 PL PL17887036T patent/PL3565099T3/pl unknown
- 2017-02-23 US US16/473,416 patent/US10978950B2/en active Active
- 2017-03-28 TW TW106110345A patent/TWI734762B/zh active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS574772B2 (ja) | 1977-12-03 | 1982-01-27 | ||
JP2010119285A (ja) | 2008-10-16 | 2010-05-27 | Fuji Electric Systems Co Ltd | インターリーブ制御電源装置、該電源装置の制御回路および制御方法 |
JP2010233439A (ja) * | 2009-03-03 | 2010-10-14 | Toshiba Corp | 電源制御装置、及びそれを用いた電源装置 |
JP2013059141A (ja) * | 2011-09-07 | 2013-03-28 | Univ Of Electro-Communications | ロバストディジタル制御を適用した力率改善装置および電源装置 |
JP2015136202A (ja) * | 2014-01-16 | 2015-07-27 | 日新電機株式会社 | チョッパ回路 |
JP2015177636A (ja) | 2014-03-14 | 2015-10-05 | 新電元工業株式会社 | 高調波抑制電源およびその制御回路 |
JP2015220976A (ja) | 2014-05-15 | 2015-12-07 | 現代自動車株式会社Hyundaimotor Company | 多相インターリーブコンバータ及びその制御方法 |
JP2016119753A (ja) * | 2014-12-19 | 2016-06-30 | 株式会社豊田自動織機 | 電力変換装置 |
JP2016123158A (ja) * | 2014-12-24 | 2016-07-07 | パナソニックIpマネジメント株式会社 | 電力変換装置 |
Non-Patent Citations (1)
Title |
---|
See also references of EP3565099A4 |
Also Published As
Publication number | Publication date |
---|---|
JP6873687B2 (ja) | 2021-05-19 |
TW201824719A (zh) | 2018-07-01 |
CN110168885B (zh) | 2021-07-16 |
CN110168885A (zh) | 2019-08-23 |
EP3565099B1 (en) | 2022-01-26 |
KR20190084304A (ko) | 2019-07-16 |
KR102288650B1 (ko) | 2021-08-10 |
US10978950B2 (en) | 2021-04-13 |
PL3565099T3 (pl) | 2022-04-04 |
EP3565099A1 (en) | 2019-11-06 |
EP3565099A4 (en) | 2020-07-08 |
JP2018107966A (ja) | 2018-07-05 |
TWI734762B (zh) | 2021-08-01 |
US20200144921A1 (en) | 2020-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018123079A1 (ja) | 電源装置、及び電源装置の制御方法 | |
WO2018123081A1 (ja) | 電源装置、及び電源装置の制御方法 | |
JP2000152647A (ja) | 系統連系インバータ | |
WO2018123082A1 (ja) | 電源装置、及び電源装置の制御方法 | |
WO2019202745A1 (ja) | Dc/dcコンバータ、及びdc/dcコンバータの制御方法 | |
WO2018123080A1 (ja) | 電源装置、及び電源装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 17887036 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 20197017432 Country of ref document: KR Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
ENP | Entry into the national phase |
Ref document number: 2017887036 Country of ref document: EP Effective date: 20190729 |