WO2019202745A1 - Dc/dcコンバータ、及びdc/dcコンバータの制御方法 - Google Patents
Dc/dcコンバータ、及びdc/dcコンバータの制御方法 Download PDFInfo
- Publication number
- WO2019202745A1 WO2019202745A1 PCT/JP2018/016537 JP2018016537W WO2019202745A1 WO 2019202745 A1 WO2019202745 A1 WO 2019202745A1 JP 2018016537 W JP2018016537 W JP 2018016537W WO 2019202745 A1 WO2019202745 A1 WO 2019202745A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- control
- voltage
- switching
- pulse width
- current
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
- H02M3/1586—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel switched with a phase shift, i.e. interleaved
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Definitions
- the present invention relates to a DC / DC converter that switches a voltage level of a DC voltage, and a control method of the DC / DC converter.
- High / Low pulse operation In recent years, for example, in a plasma application field, high-frequency power (RF output) generated by ON / OFF pulse operation that is turned ON / OFF at a period of several tens of Hz to several tens of kHz, or high / low pulse operation that varies RF power amplitude at high speed. ) Is used.
- RF output high-frequency power generated by ON / OFF pulse operation that is turned ON / OFF at a period of several tens of Hz to several tens of kHz, or high / low pulse operation that varies RF power amplitude at high speed.
- pulse operations are said to be effective for suppressing abnormal discharge generated by particles during film formation and for microfabrication using low temperature plasma.
- ON / OFF pulse operation is an operation mode in which intermittent high frequency power (RF output) is supplied to the load.
- RF output intermittent high frequency power
- the High / Low pulse operation is an operation mode in which continuous high-frequency power that is not constantly interrupted with respect to the load is periodically varied by dividing it into two different levels of High level and Low level.
- the OFF section of the OFF pulse operation power of a level different from the high level is supplied.
- the plasma disappearance can be prevented and stabilized. Always maintain the plasma discharge.
- DC / DC converter In the generation of high-frequency power, there is a method in which high / low pulse operation is performed by control of a DC / DC converter unit.
- PI control is generally known as a DC / DC converter control method.
- PI control is a classic control that calculates an operation amount by proportionally and integrating a difference between a command value and a detected value.
- the PI control of the closed loop control method is a classical control, and the control response of the major loop and the minor loop has the following restrictions respectively.
- the major loop has a maximum control response of about 1/10 the frequency of the minor loop control response.
- the maximum control response is about 1/100 of the switching frequency. Due to this control response limitation, when high / low pulse operation is performed at a frequency of 10 kHz or higher, the switching frequency exceeds 1 MHz, the control becomes complicated, and the control response of the closed loop control exceeds the limit. . Therefore, with PI control, it is difficult to realize a stable high / low pulse operation that can obtain a fast rise time and fall time.
- FIG. 20 shows an outline of PI control and discrete control.
- an operation amount is obtained by detecting an error between the output and the command value, and gradually follows in accordance with the response frequency of the control.
- a pulse width ⁇ T (k) is set so that a sampling period (ks + 1) -th control value is equal to a target value for a state equation obtained by developing a circuit state with input and output state variables as a discrete model. Is calculated for each sampling period, and the output is controlled by a switching operation with the obtained pulse width ⁇ T (k).
- the switching frequency is the maximum control response in the ideal state.
- the operation amount of the discrete control is obtained from the modeled relational expression of the main circuit and the detected value.
- Non-Patent Document 1 proposes control using only voltage detection values.
- Non-Patent Documents 2-4 describe control for estimating and compensating for delay.
- Non-Patent Document 5 mentions the influence on the stability given by the delay time caused by averaging in digital control.
- Non-Patent Document 6 ILref control using the inductor current iL as a detection value has been proposed for control by high / low pulse operation.
- This ILref control is output control performed by regarding the inductor current as a target value and regarding the output current Iout as fluctuation disturbance.
- Non-Patent Document 7 shows that a transition of 108V from Low to 12V to High to 120V is realized in 518 ⁇ s under the condition of a switching frequency of 200 kHz.
- the delay time include an acquisition delay at the detector, a calculation delay when calculating an operation amount for discrete control, a reaction delay of a switching device of the DC / DC converter, and the like.
- a DC current sensor for detecting an inductor current in a DC / DC converter has a delay time of about 1 ⁇ s even if it is a high-speed device, and cannot be ignored. The delay time may cause an error between the controlled object and the control model, causing a problem in the accuracy of discrete control and causing control oscillation.
- An object of the present invention is to solve the above-described conventional problems and suppress the influence of control due to delay time in voltage switching between a plurality of different voltages.
- the present invention compensates for inevitable delay time issues such as control calculation delay by modeling the main circuit in discrete control.
- Discrete control according to the present invention is control for determining a pulse width ⁇ T so that an output according to a command value can be obtained at a time point after n samples from the present time point, where n can be an arbitrary integer. In the case of 1 ′′, the time point after one sample is controlled.
- Compensation by modeling of the main circuit is performed by deriving an operation amount of discrete control in consideration of the existence of the delay time Td .
- the pulse width ⁇ T (k) of the discrete control to which the parameter of the delay time Td is added is used as the operation amount of the discrete control considering the delay time Td.
- an AC current sensor is used instead of the DC current sensor, and a capacitor current that can be detected by the AC current sensor is used as a detection value of discrete control.
- the present invention includes a DC / DC converter form and a DC / DC converter control method form.
- the DC / DC converter includes a main circuit including a switching circuit, a control unit that performs discrete control by discrete control toward a command value, and a switching signal generation unit that generates a switching signal that drives the switching circuit.
- the control unit calculates the pulse width ⁇ T (k) of the switching signal having the delay time Td as a parameter as an operation amount of discrete control performed every control cycle Ts.
- the switching signal generator generates a switching signal based on the pulse width ⁇ T (k) obtained by the calculation of the controller.
- the main circuit switches the voltage level by driving the switching circuit based on the switching signal of the switching signal generator.
- the pulse width ⁇ T (k) of the period (k) of the main circuit of the discrete control by the control unit is LC
- the voltage component applied to the capacitor C in the control cycle (ks), the input voltage vo in the control cycle (ks), and the pulse width ⁇ T (k-1) of the previous cycle (k-1) of the main circuit are: It is a time term.
- the voltage component applied to the capacitor C when the inductance current is used as the detection value is ((Ts + Td) 2 / 2C) ⁇ iLA-ave (ks) / Vin and ((Ts + Td) 2 / 2C) ⁇ iR (ks) ) / Vin
- the voltage component applied to the capacitor C when the capacitance current is the detected value is ((Ts + Td) 2 / 2C) ⁇ iC-ave (ks) / Vin, both of which are (Ts + Td) 2 It is a time term.
- the input voltage vo is ((Ts + Td) ⁇ vo (ks)) / Vin, which is a time term of (Ts + Td).
- the pulse width ⁇ T (k ⁇ 1) is a time term having a coefficient of (Td / Ts). Note that an expression representing each pulse width ⁇ T (k) will be described later.
- the time term of each voltage component includes an added value (Ts + Td) obtained by adding the delay time Td to the control cycle Ts as a parameter.
- the time term of the pulse width ⁇ T (k ⁇ 1) has a coefficient (Td / Ts) obtained by dividing the delay time Td by the control period Ts.
- the DC / DC converter of the present invention suppresses the influence of the control due to the delay time by having the parameter of the delay time Td in the pulse width ⁇ T (k).
- the present invention can apply one-phase or multi-phase interleave control.
- the inductance value in the pulse width ⁇ T (k) of the multiphase interleave control of n-phase (n is an integer of 2 or more) is the inductance value of the pulse width ⁇ T (k) of the single-phase interleave control. 1 / n.
- the main circuit includes a one-phase switching circuit and a one-phase LC circuit composed of a series-parallel circuit of an inductance LA and a capacitor C.
- the control unit obtains by calculation the pulse width ⁇ T (k) of the switching signal with the parameter (Ts + Td) obtained by adding the delay time Td to the control period Ts as the operation amount of one-phase discrete control.
- the pulse width ⁇ T (k) which is an operation amount of the discrete control, is expressed by the following equation when the inductance current iLA is used as a detection value.
- the pulse width ⁇ T (k) using the capacitance current iC as a detection value is expressed by the following equation.
- the pulse width ⁇ T (k) in the above equation is a case where an average value is used as a detection value.
- iLA-ave (ks) is an average value of the inductance current iLA
- iC-ave (ks) is an average value of the capacitance current iC
- Vo (ks) is an average value of the detected output voltage vo.
- the discrete control formula in the case of using the detected value at each point in the control cycle is obtained by using the detected value at each point in the control cycle instead of the average value in the above formula.
- the parameter width ⁇ T (k) is an approximate expression obtained by approximating the general solution x (t) of the state equation with a quadratic expansion expression, and includes a quadratic term with respect to (Ts + Td) including the control cycle Ts and the delay time Td. Is included.
- the general solution x (t) of the state equation is not limited to approximation by a quadratic expansion equation, but may be approximated by a higher-order expansion equation, and the degree of approximation of ⁇ T (k) is increased by higher-order expansion. it can.
- the switching signal generator generates a one-phase switching signal based on the operation amount (pulse width ⁇ T (k)), and drives the switching circuit of the main circuit.
- the main circuit includes an n-phase LC circuit including a series-parallel circuit of an inductance L and a capacitor C of each phase connected in parallel.
- the control unit obtains, by calculation, the pulse width ⁇ T (k) of the switching signal with the parameter (Ts + Td) obtained by adding the delay time Td of the control period Ts as the operation amount of the n-phase discrete control.
- the pulse width ⁇ T (k), which is an operation amount of discrete control by n-phase interleaving of the control unit, is expressed by the following equation when the inductance current iLA is a detected value.
- the pulse width ⁇ T (k) using the capacitance current iC as a detection value is expressed by the following equation.
- the pulse width ⁇ T (k) described above is a case where the average value of the inductance current and the capacitance current is used as the current detection value.
- Vin (k) is the input voltage
- vo (ks) is the output voltage at the time ks of the control cycle
- iL (k) is the combined current of the inductance current at the time point k of the period of the main circuit
- iL-ave (ks) is the average value of the combined currents of the inductance currents from the time point ks-1 to the time point ks of the control cycle
- iC (k) is the combined current of the capacitance current at time k in the main circuit cycle
- iC-ave (ks) is the average value of the combined currents of the capacitance currents from the time point ks-1 to the time point ks of the control cycle
- iR (ks) is the load current at the time ks of the control cycle
- ICref is the
- the parameter width ⁇ T (k) when the n-phase is three-phase is expressed by the following equation when the inductance current iLA is used as a detection value.
- the pulse width ⁇ T (k) using the capacitance current iC as a detection value is expressed by the following equation.
- the switching signal generation unit generates an n-phase switching signal based on the operation amount (pulse width ⁇ T (k)) and drives the switching circuit of the main circuit.
- the switching of the voltage level of the direct current input has a control mode by three modes.
- the controller is A first mode in which a transition section for transition between the first power level and the second power level is performed by constant current control; A third mode in which a sustain interval for holding each voltage of the first power level and the second power level is performed by constant voltage control; as well as, A DC input is converted into a high-frequency pulse output of a different voltage level by repeating three modes of the second mode in which a buffer interval between the transition interval and the sustain interval is performed by constant voltage control.
- the voltage level can be switched between multiple voltage levels (multi-level).
- the manipulated variable (pulse width ⁇ T (k)) of the discrete control in the first mode is The operation amount (pulse width ⁇ T (k)) of the discrete control in the second mode is The manipulated variable (pulse width ⁇ T (k)) of the third mode discrete control is It becomes.
- Vin (k) is the input voltage
- Vref is the voltage command value
- vodet (ks) is an output voltage detection value obtained from the initial value vo (ks) and vo (ks-1)
- ICref is the command value of capacitance current
- iC-ave (ks) is an average value of the last triangular ripple current of n phase ⁇ switching frequency, and is obtained by the average value of the capacitance current at the time point ks of the control period.
- L is the inductance of the LC circuit
- C is the capacitance of the LC circuit.
- the switching signal generation unit generates an n-phase switching signal based on the operation amount.
- a control method of a DC / DC converter comprising: a main circuit including a switching circuit; a control unit that performs discrete control by discrete control toward a command value; and a switching signal generation unit that generates a switching signal that drives the switching circuit.
- the unit calculates a pulse width ⁇ T (k) of a switching signal having a delay time Td as a parameter as an operation amount of discrete control performed every control cycle Ts, and the switching signal generation unit calculates the pulse width ⁇ T (k).
- the main circuit drives the switching circuit based on the switching signal.
- the discrete control can be each control mode of one-phase control or multi-phase interleave control.
- the discrete control pulse width ⁇ T (k) including the parameter of the delay time Td is used as the operation amount of the discrete control in consideration of the delay time Td.
- FIG. 10 is a diagram for explaining an equivalent circuit of the step-down DC / DC converter circuit of FIG. 9.
- the DC / DC converter 1 of the present invention controls the on / off operation of the main circuit (LC chopper circuit) 2 that receives the input voltage Vin and outputs the detection output voltage vo and the load current iR, and the switching device of the main circuit 2.
- the switching signal generator 5 for generating the switching signal, the detection signal from the main circuit 2 and the load 7 are input to calculate the pulse width ⁇ T (k), and the calculated pulse width ⁇ T (k) is calculated as the switching signal generator 5.
- the control part 6 which outputs to is provided.
- the LC chopper circuit of the main circuit 2 performs switching control of the input voltage Vin in multiple phases, and supplies the formed inductance current iL to the LC circuit 4 and the LC circuit 4 configured by series-parallel connection of the inductance L and the capacitance C. And a switching circuit 3 to be provided.
- the control unit 6 calculates the pulse width ⁇ T (k) of the switching signal that controls the on / off operation of the switching device of the switching circuit 3.
- the pulse width ⁇ T (k) determines the time width of the ON state of the switching device within one switching period.
- the controller 6 controls the power supplied to the load 7 via the LC circuit 4 according to the length of the pulse width ⁇ T (k).
- the control unit 6 performs each control form of voltage control, current control, and power control according to the form of the specified value.
- the control unit 6 uses the output of the sampling period (ks + 1) -th as a control value, and the pulse width ⁇ T (k) so that this control value becomes equal to the command value that is the target value. Is calculated for each sampling period, and discrete control is performed to control the switching operation according to the obtained pulse width ⁇ T (k).
- the control unit 6 performs constant current control at a predetermined cycle based on the control current including the phase current in the main circuit 2, and drives a switching device (not shown) of the switching circuit 3 of the main circuit 2.
- the pulse width ⁇ T (k) of the switching signal to be calculated is calculated every sampling period Ts.
- a control signal is generated using a combined current obtained by combining phase currents of respective phases.
- the sampling period is used as the switching period.
- the control unit 6 sets the pulse width ⁇ T (k) calculated by the constant current control of the control current including the combined current as the pulse width ⁇ T (k) of each phase current.
- the step response becomes a step response of the current and is no longer a step response of the voltage, so that the secondary oscillation voltage of the output voltage is suppressed.
- the switching signal generator 5 of the present invention generates a switching signal for each phase with the pulse width ⁇ T (k) calculated by the controller 6 as the pulse width ⁇ T (k) for each phase.
- the pulse width ⁇ T (k) is calculated based on the control current including the combined current obtained by combining the phase currents.
- the limitation due to the overlap of the pulse width ⁇ T (k) of each phase can be removed, and the pulse width ⁇ T of each phase can be allowed to overlap each other.
- the obtained pulse width ⁇ T (k) can be obtained.
- the pulse width ⁇ T is controlled so that an output according to the command value is obtained at a time point n samples after the current time point.
- n can be an arbitrary integer.
- n is “1”, the time point after one sample is controlled.
- a control that determines a feedback gain is known in order to set current and voltage state variables after n samples. This control is called dead beat control.
- the discrete control of the present invention is similar to this deadbeat control in that it is controlled toward a predetermined value after n samples. However, instead of acquiring the feedback gain, each control is used as an operation amount necessary for the discrete control.
- a pulse width ⁇ T that determines the power of the period is determined.
- a control in which a series of control signals having a predetermined cycle is set as one phase is referred to as one-phase control in order to distinguish it from single-phase AC and multi-phase AC of commercial AC signals.
- Control in which a plurality of control signals having a predetermined cycle are provided with a plurality of phases shifted in phase is referred to as multiphase control.
- the DC / DC converter of the present invention can be applied not only to the case of one phase but also to the case of a plurality of phases.
- the case of one phase will be described first, and then the case of a plurality of phases will be described.
- a case where the phase is a plurality of phases (n-phase) will be described in the case of three phases.
- FIG. 2 shows a circuit example of a one-phase step-down DC / DC converter.
- the DC / DC converter is connected in series between the input voltage Vin and the load RL, the switching device S1A connected in series, the switching circuit including the switching device S2A connected in parallel, the switching circuit and the load.
- an LC circuit having a capacitance C connected in parallel to the switching circuit and the load.
- x (t), A, B, u (t) are as follows.
- Equation (4) a relational expression between the discrete control command value and the manipulated variable is derived.
- an acquisition delay when the detection value of voltage or current is acquired by the detector, and an operation amount is calculated from the detection value by the control unit there is a delay time due to the calculation delay and the operation delay until the switching device operates after receiving the gate signal in the main circuit.
- the delay time becomes an error between the actual circuit to be controlled and the control model, which causes a problem in the accuracy of discrete control and may cause control oscillation.
- ⁇ In order to consider the delay time, a discrete control formula that introduces a term of delay time is derived, and an operation amount for controlling the output of the main circuit to the command value is derived.
- the control circuit (controller) generates a pulse width ⁇ T (k) for controlling the output by turning on / off the input voltage as an operation amount for controlling the switching of the main circuit based on the discrete control formula.
- Td the delay time
- the switching operation of the switching circuit is performed by a gate signal output from the control unit.
- the switching operation can be performed by a multi-phase gate signal by a plurality of phases (n-phase) in addition to the one-phase gate signal, and the switching operation by the multi-phase gate signal is a multi-phase interleave.
- the time width of the delay time Td varies depending on the various factors described above.
- FIG. 3 shows a case where it is assumed that the delay time Td is within one cycle of the sampling cycle Ts.
- the control cycle of the main circuit is indicated by k
- the control cycle (sampling cycle) of the control unit (controller) is indicated by ks.
- Discrete control is performed so that the output of the main circuit follows the command value after one cycle of the control cycle k of the main circuit.
- a general solution of the state equation up to a time point (k + 1) which is the end of one cycle of the control cycle of the main circuit is obtained at the time point ks of the control cycle of the control unit (controller).
- the term of the delay time Td is introduced into the general solution to obtain the pulse width ⁇ T (k), which is the operation amount of the discrete control.
- the control unit calculates an operation amount for the control amount to coincide with the command value at the time point (k + 1) of the control cycle of the main circuit at the ks time point, and calculates the pulse width ⁇ T (k) based on this operation amount.
- the switching circuit opens and closes the switching device of the main circuit by a gate signal formed based on the obtained pulse width ⁇ T (k).
- the general solution x (t) of the state equation includes the inductance current iLA (t) and the detected output voltage vo (t).
- the inductance current iLA (t) uses the value at each point in the control cycle in the equation. Since the inductance current iLA (t) includes a ripple component at the time of switching, the current value varies within one cycle k of the main circuit in one phase. Therefore, in addition to using the value at each time point of the control cycle, the detected value of the inductance current iLA (t) is acquired from the average value of one cycle of the cycle k of the main circuit in order to suppress the influence due to the fluctuation of the current value. Also good. Since the ripple component of the inductance current iLA (t) does not affect the rising voltage or the falling voltage of the detected output voltage vo, the average value does not reflect the influence due to the fluctuation of the detected output voltage vo.
- the value at each point in the control cycle is used in the equation.
- the input voltage u1 (t) of the main circuit has a pulsed input waveform corresponding to the gate signal. Therefore, in addition to using the value at each time point of the control cycle, the input voltage may be obtained from the average value of one sampling cycle of the control cycle ks in order to avoid fluctuations in the detected voltage value due to different sampling time points. Since the input voltage u1 (t) is output with a time width determined by the duty (Duty) of the pulse width ⁇ T (t) of the gate signal for the two values of the input voltage value Vin and the zero voltage, one sampling of the control cycle ks The average value of the periods is calculated as (input voltage value Vin ⁇ Duty).
- the duty determined at the time point (ks ⁇ 1) is represented by a ratio ⁇ T (k ⁇ 1) / Ts of the time width ⁇ T (k ⁇ 1) of the gate signal to the time width Ts of one cycle
- the duty of ⁇ T (k) derived from the detected value is expressed by the ratio ⁇ T (k) / Ts of the time width ⁇ T (k) of the gate signal to the time width Ts of one cycle.
- the pulse width ⁇ T (k) of the period (k) of the main circuit is the voltage component of the inductance LA due to iLA (k + 1) in the next period (k + 1) of the main circuit in the LC circuit.
- LA ⁇ iLA (k + 1) and the voltage component of the inductance LA and capacitor C (LA ⁇ (Ts + Td) 2 / 2C) ⁇ iLA-ave by iLA-ave (ks) which is the average detected current in the control period (ks) (Ks), input voltage (Ts + Td) ⁇ vo (ks), the ratio of each voltage component of the voltage component ((Ts + Td) 2 / 2C) ⁇ iR (ks) of the capacitor C to iR (ks) to the input voltage Vin, and It has a term (Td / Ts) ⁇ ⁇ T (k ⁇ 1) of the pulse width ⁇ T (k ⁇ 1) of the previous period (k ⁇ 1).
- the pulse width ⁇ T (k) is obtained by adding the delay time Td to the control cycle Ts (Ts + Td) or (Ts + Td) 2 with respect to the ratio of the voltage components of the inductance, capacitance, and resistance elements to the input voltage Vin.
- Ts + Td the delay time
- Ts + Td the control cycle
- Ts + Td the control cycle
- Ts + Td the control cycle
- Ts + Td the control cycle
- the pulse width ⁇ T (k) in Equation (5) indicates a case where the average value of the inductance current is used as the detection value.
- iLA-ave (ks) is the average value of the inductance current iLA
- Vo (ks) is the detected output voltage vo.
- the average current iLA-ave of the inductance current at the time point ks is the average value of [k to k + 1] derived at the time point ks using the average value in the section of [ks-1 to ks] that is one cycle of switching.
- Vin ⁇ Duty ( ⁇ T (k) / Ts).
- the discrete control formula in the case of using the detected value at each time point in the control cycle is obtained by using the detected value at each time point in the control cycle instead of the average value in Equation (5).
- Equation (5) is an approximate expression obtained by approximating the general solution x (t) of the state equation by a quadratic expansion expression, and includes a quadratic term for (Ts + Td) including the delay time Td.
- the pulse width ⁇ T (k) represented by Equation (5) includes a term of delay time Td. Control in consideration of the delay time Td is performed by opening and closing the switching device of the main circuit based on the pulse width ⁇ T (K) including the term of the delay time Td.
- FIG. 4 shows a case where there is no delay time Td.
- the cycle k of the main circuit coincides with the control cycle ks of the control unit (controller).
- FIGS. 4A to 4D show sampling, detection output, command value, and manipulated variable in the control unit (controller), and FIGS. 4E and 4F show the gate signal and output in the main circuit. Is shown.
- a pulse width ⁇ T (k) that is an operation amount is formed based on the detection output (b) and the command value (c) at the time point ks.
- the pulse width ⁇ T (k) is an operation amount for performing control so that the output becomes a command value at the time point (k + 1).
- the main circuit performs the closing operation of the switching device with the pulse width ⁇ T (k) at the time point ks in the control cycle between the time point k and the time point (k + 1) so that the output reaches the command value at the time point (k + 1). Control.
- FIG. 5 shows a case where there is a delay and the delay time Td is not considered for the pulse width ⁇ T (k), which is the operation amount of the discrete control. Due to the delay, a deviation of the delay time Td occurs between the cycle k of the main circuit and the control cycle ks of the controller (controller).
- FIGS. 5A to 5D show sampling, detection output, command value, and manipulated variable in the control unit (controller), and FIGS. 5E and 5F show gate signals and outputs in the main circuit. Is shown.
- the illustrated detection output (b) shows an output waveform at a time point ks that is a delay time Td before the time point ks when there is no delay.
- the formed pulse width ⁇ T (k) is an operation amount for the output to follow the command value at the time point ks based on the detection output (b) and the command value (c) at the time point ks.
- the control cycle ks of the control unit (controller) is delayed by the delay time Td from the cycle k of the main circuit, so that the detection output (b A detection error as shown in FIG.
- the detection error shown in FIG. 5B is the difference between the output (represented by a square in the figure) and the detected output (represented by a cross in the figure), and is detected at the time point (ks + 1). Indicates an error.
- the main circuit obtains the pulse width ⁇ T (k) obtained at the time point ks delayed by the delay time Td in the control period between the time point k and the time point (k + 1), and closes the switching device. . Since the pulse width ⁇ T (k), which is the operation amount of the main circuit, is formed based on the detection output including the output error due to the delay time Td, the gate control of the pulse width ⁇ T (k) is set to [ks to ks + 1]. ], A sufficient time is not obtained for completion, and an output error (FIG. 5 (f)) occurs between the output controlled by the pulse width ⁇ T (k) and the command value. The detected value error and the output error cause oscillation.
- FIG. 6 shows a case where there is a delay and the delay time Td is considered in the pulse width ⁇ T (k) which is the operation amount of the discrete control. Due to delays such as acquisition delays at the detector when acquiring detected values of voltage and current, calculation delays when calculating manipulated variables such as discrete control, reaction delays of switching devices of the DC / DC converter, etc. There is a difference of the delay time Td between the period k and the control period ks of the control unit (controller).
- the detection output for obtaining the operation amount includes a delay due to the delay time Td. An error occurs in the operation amount.
- the prediction of the time point (ks + 1) using the value of the detection signal at the time point ks in the control period interval [ks to ks + 1] of the control unit is predicted.
- This prediction time is the time (k + 1) of the control cycle of the main circuit.
- the operation amount (pulse width ⁇ T (k)) for the controlled object to follow the command value is obtained at the time point (k + 1) after the elapse of (ks + 1) + Td) from the time point ks.
- FIGS. 6A to 6D show sampling, detection output, estimated output (average value), command value, and manipulated variable in the control unit (controller).
- FIGS. The gate signal and output in the circuit are shown.
- the detection output (b) is detected with a delay of Td from the output.
- the detection output (indicated by a dark line) in FIG. 6B indicates a state detected with a delay time Td from the output (indicated by a light line).
- the pulse width ⁇ T (k) that is the operation amount at the time point (k + 1) is determined based on the detection output (b) at the time point ks, the command value (c), and the previous pulse width ⁇ T (k ⁇ 1).
- the previous pulse width ⁇ T is compensated for the detected value of (k-1) and the time point ks, and the value at the time point k corresponding to the time point after the delay time Td from the time point ks is obtained.
- the pulse period ks on the control side is recognized as being delayed by Td when viewed from the main circuit side, while the period k on the main circuit side is only the delay time Td when viewed from the control side. Perceived as moving forward.
- the detection value at the time point ks of the control unit is delayed by the delay time Td. Therefore, the detection value of the control unit is delayed by the delay time Td at the time point k of the main circuit.
- a value obtained by compensating the delay time Td for the previous pulse width ⁇ T (k ⁇ 1) and the detected value at the time point ks is obtained on the control side, and the pulse width ⁇ T ( k).
- This pulse width ⁇ T (k) is an operation amount performed at a period k from the time k of the main circuit.
- the main circuit is advanced by the delay time Td as viewed from the control side, but the error due to the delay time Td is eliminated by controlling the gate using the manipulated variable of the pulse width ⁇ T (k) in which the delay time Td is compensated. Is done.
- the period k of the main circuit is a section between a time point k and a time point (k + 1), and the gate is controlled by an operation amount of the pulse width ⁇ T (k) in this period.
- the detection value used for forming the pulse width ⁇ T (k) between [k to k + 1] in the period k is that the detection value at the time point ks before the delay time Td from the time point k is used as the value of the time point k.
- An estimated value obtained from a value in a predetermined interval in a pulse period ks earlier than the time point ks can be used. By using an estimated value obtained from a value within a predetermined interval, it is possible to avoid a detection error due to a change in the detected value within the period of the pulse period ks.
- the average value of the detected value of the capacitance current ic in the interval [ks ⁇ 1 to ks] is obtained, and the estimated value based on this average value is the capacitance at the time point ks.
- a detected value of the current ic is used, and a pulse width ⁇ T (k) for performing gate control between [k to k + 1] of the period k is formed using the detected value.
- the control cycle ks of the control unit is delayed by the delay time Td from the cycle k of the main circuit, but the time point (ks + 1) is not predicted, but the time point ( The time (k + 1) of the control cycle of the main circuit, which is the time ((ks + 1) + Td) after the delay time Td by ks + 1), is predicted.
- the main circuit closes the switching device by the pulse width ⁇ T (k) obtained at the time point ks delayed by the delay time Td in the control period [k to k + 1] between the time point k and the time point (k + 1).
- the manipulated variable pulse width ⁇ T (k) of the discrete control in consideration of the delay time Td shown in the equation (5) is a time term (Ts + Td) of the control cycle Ts corresponding to the delay time Td and the time (k + 1) of the control cycle. ) Is considered.
- the operation amount (pulse width ⁇ T (k)) obtained in the period k of the main circuit is an operation amount that correctly recognizes the state of the main circuit, and the main circuit and the control side according to the delay time Td. The error at is eliminated.
- FIG. 6B shows a detection error (difference in detection output with respect to output) at the time point (ks + 1).
- FIG. 7A shows a case where the delay time Td is within one sampling period Ts
- FIG. 7B shows a case where the delay time Td exceeds one sampling period Ts and is within two sampling periods 2Ts.
- the delay time Td from the time point ks to one sampling period Ts based on the detection output and the command value at the time point ks is predicted. Even in the case of multiphase interleaving, the time point (k + 1) of the control cycle of the main circuit, which is the time point (Ts + Td) after the delay time Td from the time point ks by one sampling cycle Ts, is predicted.
- time point (k + 1) after (Ts + Td) is predicted with [ks to k + 1] as the integration period of the state equation with respect to the time point ks, and switching is performed with the pulse width ⁇ T (k) in the control period of [k to k + 1]. Take control.
- the delay time Td and the sampling are performed from the time ks based on the detection output and the command value at the time ks.
- the time (k + 2) of the control cycle of the main circuit is predicted. Since the delay time Td exceeds one sampling period Ts, the time point after (Ts + Td) from the time point ks is the time point (k + 2).
- time point (k + 2) after (2Ts + Td) is predicted with [ks ⁇ k + 2] as the integration period of the state equation with respect to the time point ks, and switching is performed with the pulse width ⁇ T (k) in the control period of [k + 1 to k + 2]. Take control.
- FIG. 8 shows an example in which the three-phase interleaving method is applied as the multi-phase interleaving method, and shows an example of the pulse width ⁇ T (k) in the case of a three-phase phase current.
- the ripple frequency is tripled by shifting the phase of each of the three phases by 120 degrees. Therefore, in the three-phase interleaving method, an equivalent output ripple is realized with a capacity of 1/3 of the output capacitor as compared with one phase, and the operation of switching to the voltage level of the DC / DC converter is speeded up.
- FIG. 8A shows an example in which the pulse widths ⁇ T (k) of the three phase currents of the three-phase phase currents overlap in the time width T of one cycle of switching.
- FIG. 8B shows an example in which the pulse width ⁇ T (k) of two phase currents of three phase currents overlaps in the time width Ts of one cycle of switching.
- FIG. 8C shows an example in which there is no overlap in the pulse width ⁇ T (k) of the phase current for the three-phase phase current.
- inductance currents iL1 to iLn flow through n inductances L (L1 to Ln) included in the LC chopper circuit of the main circuit 2, respectively.
- the control unit 6 inputs, as a control current, a current including a combined current iL obtained by combining the phase currents that are the inductance currents iL1 to iLn.
- the control current may be a capacitance current iC obtained by subtracting the load current iR from the combined current iL, in addition to the combined current iL obtained by combining the inductance current of each phase current.
- the manipulated variable of the discrete control considering the delay time Td is expressed by the equation (5).
- this pulse width ⁇ T (k) By extending this pulse width ⁇ T (k) to a three-phase interleaved step-down DC / DC converter, an operation amount of discrete control in consideration of the delay time Td of the converter speeded up by the three-phase interleaved method can be obtained.
- a three-phase interleaving scheme is shown here, the three-phase interleaving is an example of a multi-phase interleaving, and is similarly applied to a multi-phase interleaving scheme of three or more phases.
- FIG. 9 shows a schematic configuration of a step-down DC / DC converter using a three-phase interleave method.
- the switching devices S1A and S2A and the inductance LA, the switching devices S1B and S2B and the inductance LB, and the switching devices S1C and S2C and the inductance LC constitute each of three phases, and have a capacitance C and a load resistance RL in common.
- FIGS. 10A and 10B are equivalent circuits of the step-down DC / DC converter circuit using the three-phase interleave method shown in FIG. 9. In the closed loop automatic control response region, an equivalent circuit having a time band sufficiently longer than the switching frequency is shown. Represents.
- the equivalent circuit of the LCR circuit of FIG. 10B is a diagram for explaining constant voltage control for detecting the detected output voltage vo.
- an example of a DC / DC converter including a step-down chopper circuit configured by an LCR circuit is shown.
- the detected output voltage vo obtained by the step response when the input voltage U is input is expressed by the following equation.
- Equation (7) indicates that the step response of the detected output voltage vo increases exponentially toward (RL ⁇ iL) without causing a secondary oscillation voltage.
- the combined current (iL (t)), the capacitance current iC (t), and the detected output voltage vo (t) are each expressed by the following equation (9).
- the detected output voltage vo (t) represented by the equation (9) is obtained after the load resistance RL is deleted from the detected output voltage vo (t) represented by the equation (7) and a sufficient time has elapsed (t ⁇ ⁇ ). The final value of) indicates that it converges to the command voltage Vref.
- the step response can be controlled without generating a secondary vibration voltage.
- Av is a coefficient to be multiplied by the difference value (Vref ⁇ Vo (t)) between the detection output voltage vo (t) and the command voltage Vref. For example, as the coefficient Av is larger, the step response is more strongly reflected in the difference value (Vref ⁇ Vo (t)).
- FIG. 11 shows an equivalent circuit of one of the three phases.
- u1 ( ⁇ ) is expressed by the equivalent circuit of FIG. In FIG. 11, u1 ( ⁇ ) is Vin when S1A is turned on and S2A is turned off, and u1 ( ⁇ ) is 0 when S1A is turned off and S2A is turned on. However, the input Vin of S1B and S2B and S1C and S2C is short-circuited.
- x (t) is an element of each current iLA (t), iLB (t), iLC (t), and detection output voltage vo (t) of the inductances LA, LB, LC, and u (t) is each Phase input voltages u1 (t), u2 (t), and u3 (t),
- A2 is a coefficient term consisting of elements of inductance L, capacitance C, and resistance R of each phase
- B2 is a phase of each phase It is a term of a coefficient consisting of an element of inductance L.
- the duty in the [(ks ⁇ 1) ⁇ k] interval is ⁇ T (k ⁇ 1) / Ts
- the duty in the [k ⁇ (k + 1)] interval is ⁇ T (k) / Ts.
- the pulse width ⁇ T (k) that is the manipulated variable is calculated by the following equation (11).
- Equation (5) the discrete control equation that takes the delay time Td into consideration with the manipulated variable as ⁇ T (k) and the command value as iL (k + 1) is derived from Equation (5) for one phase and from Equation (11) for three phases. Derived.
- n-phase pulse width ⁇ T (k) is expressed by the following equation.
- the multiphase switching operation is performed from the time point ks to the sampling period based on the detection output and the command value at the time point ks when the delay time Td is within the sampling period Ts.
- the time (k + 1) of the control cycle of the main circuit which is the time (Ts + Td) obtained by adding the delay time Td to Ts, is predicted.
- the average period is a ripple instead of the sampling period Ts.
- the period Tr is used.
- the time ksA of the A phase takes into account the delay time Td and the time kA + 1 of the main circuit. Is determined, and the pulse width ⁇ T (k) of the section [kA to kA + 1] of the period k of the main circuit period is determined.
- the average value of the section of the control cycle [ksC-1 to ksA] is used as the detected value at the time point ksA of the capacitor current iC.
- the time point ksC-1 is the time point of the C phase in the cycle ks
- one ripple period Tr in the case of n phase is Ts / n.
- the time point (k + 1) of the main circuit is predicted in consideration of the delay time Td, and the pulse width ⁇ T (k) of [k to k + 1] is determined.
- the average value is used as the detection value, the average value of the previous section from the time point k by (ripple period Tr + delay time Td for one phase) is used.
- the delay time Td from the time point ks to the n sampling period Ts is determined based on the detection output or estimated value of the time point ks and the command value.
- the time point (k + 2) of the control cycle of the main circuit which is the time point (nTs + Td) after the minute, is predicted. Since the delay time Td exceeds one sampling period Ts, the time point (nTs + Td) after the time point ks is the time point (k + 2).
- the pulse width ⁇ T (k) is determined for each sampling period Ts.
- the pulse width ⁇ T (k) of [k to k + 1] is determined at the time point ks.
- the pulse width ⁇ T (k) of [k + 1 to k + 2] is determined at the time point ks.
- the detected value of the inductance current iLA (t) is averaged in order to suppress the influence of fluctuation due to the ripple component included in the detected inductance current, as in the single-phase discrete control. Get from.
- the section where the current fluctuates corresponds to one ripple frequency.
- a section for one cycle of the ripple frequency is an average value acquisition section, fluctuations due to the ripple component are averaged.
- the acquisition interval for obtaining the average value of the detection values is one cycle of the main circuit cycle k, which is one cycle of the ripple frequency.
- One cycle k of the main circuit is one cycle of switching of the switching device of the main circuit.
- the ripple frequency is one cycle.
- the ripple frequency for one period is 1/3 of the period k of the switching main circuit.
- an average value is obtained by setting the acquisition interval as 1 / n period of the period k of the switching main circuit.
- FIG. 12 shows (a) ON / OFF state of a three-phase switching circuit, (b) inductance currents iL1 to iL3 flowing through switching by one phase, and (c) a combined current flowing through switching by three phases (iL1 + iL2 + iL3). Is shown.
- the interval for obtaining the average current is one switching period for one phase and one third of the switching period for three phases.
- the DC current sensor that detects the inductor current iL and the insulation amplifier that detects the detection output voltage vo are expected to have a delay time longer than the control cycle. In such a case, it is expected that the pulse width ⁇ T (k) derived from the equation (5) or the equation (12) does not provide sufficient stability for the switching operation.
- the capacitor current iC detected by the AC current sensor is used instead of the inductor current iL detected by the DC current sensor, and the capacitor current iC is detected. Discrete control by the control system is performed. Since an alternating current sensor can detect at high speed, a delay in detection is reduced.
- FIGS. 12B and 12C are schematically shown for explanation and do not show actual current waveforms.
- the transition between the two levels for switching the power level from the low power side to the high power side and switching the power level from the high power side to the low power side is performed by constant voltage control and constant current control. Is performed in combination.
- FIG. 13 is a diagram for explaining a control mode of a combination of constant voltage control and constant current control.
- FIG. 13A shows an outline of the control unit
- FIGS. 13B and 13C show the command voltage Vref.
- the command current IC-ref shows the detected output voltage vo.
- the capacitance current iC is used as the detection current.
- Constant voltage control is performed in the maintenance section in which the low power side and the high power side are held at the command voltage, and constant current control is performed in the transition section in which the power level is switched between the low power side and the high power side.
- the command voltage Vref is held using the pulse width ⁇ T (k) of the equation (13) or the equation (14).
- the detected output voltage vo (k) becomes the command voltage Vref using the detected capacitance current iC (k) and the detected output voltage vo (k). So as to control.
- the pulse width ⁇ T (k) represented by Equation (14) is controlled using the detected capacitance current iC (k) so that the detected output voltage vo (k) becomes the command voltage Vref.
- the pulse width ⁇ T is detected only by detecting only the capacitance current iC (k). (K) is defined.
- the detected current iC is maintained at the command current IC-ref using the pulse width ⁇ T (k) of the equation (15), and the command voltage VL on the low power side is changed to the command voltage VH on the high power side. Or from the command voltage VH on the high power side toward the command voltage VL on the low power side.
- Capacitance current command current IC-ref is an example of IC-refH command current corresponding to high level VH and IC-refL command current corresponding to low level VL in H / L two-level control. Use.
- discrete control is performed in a plurality of modes in which constant current control and constant voltage control are combined in order to smoothly transition between the high power side and the low pulse power side.
- control is performed using three modes described below.
- the discrete control of the present invention is a first mode of constant current control (mode I) used at the time of voltage transition between the high power side and the low power side, and
- mode III constant voltage control
- the second mode of control of the buffer section for smoothly switching from constant current control to constant voltage control It consists of three modes (Mode II).
- Mode II the first mode, the second mode, and the third mode are represented as mode I, mode II, and mode III, respectively.
- FIG. 14 shows the power transition states of the three modes of discrete control mode I to mode III according to the present invention, and shows each mode in the high / low pulse operation.
- FIG. 14A shows a power transition from the low power side to the high power side
- FIG. 14B shows a power transition from the high power side to the low power side.
- the mode III constant voltage control is performed at the time of the low power, and the mode I constant current control is performed at the voltage transition from the low power side to the high power side.
- Mode II buffer mode constant voltage control is performed during switching from mode I constant current control to mode III constant voltage control.
- mode III constant voltage control is performed at the time of high power
- mode I constant current control is performed at the voltage transition from the high power side to the low power side.
- the mode II buffer mode constant voltage control is performed during the switching from the mode I constant current control to the mode III constant voltage control.
- Mode I Constant current discrete control>
- Mode I is constant current discrete control that is performed at the time of voltage transition between the high power side and the low power side, and is defined at the time of transition from the low power side to the high power side, and at the transition from the high power side to the low power side.
- Use discrete current control By performing constant current discrete control, the occurrence of overshoot and undershoot at the time of transition and the occurrence of overcurrent are suppressed.
- a command value iL (k + 1) related to the inductance current iL is defined by the following equation (16).
- the voltage command value is expressed as Vref
- the capacitance current command value is expressed as IC-ref or ICref.
- Equation (16) and Equation (17) are discrete control equation using the detected capacitance current iC.
- the pulse width ⁇ T (k) in the equations (19) and (20) includes a capacitance average current iC-ave (ks) and a detected output voltage vo (ks) as detected values.
- the calculation of the average capacitance current iC-ave (ks) is obtained by detecting the capacitance current iC for each sampling period Tsample shorter than the control period Ts and obtaining the average value, thereby obtaining the average current during the control period Ts.
- the detected output voltage vo (ks) is obtained using the capacitor current detected by the AC current sensor capable of high-speed detection.
- the calculation of the detection output voltage vo (ks) using the capacitor current iC uses the average current and the average current during the sampling period Ts by performing detection and calculation for each sampling period Tsample shorter than the sampling period Ts. This is done by determining the voltage change that occurred.
- the output voltage vodet (ks + 1) is obtained by calculation at the time of control sampling after the sampling period Ts.
- the output voltage vodet (ks + 1) has a coefficient of (ks + (m-1) ⁇ Tsample / Ts) for each of the voltage i c / C of the sampling period Ts of the capacitance C and the output voltage vodet (ks) at the time point ks. It is expressed as the sum of the multiplied values and is calculated as follows.
- Tsample is the time interval for detecting the capacitor current iC at high speed
- Mode II Buffer mode when switching control>
- Mode II and mode III use constant voltage discrete control.
- the capacitor current iC is used as a detection value as in the constant current discrete control.
- the command value iL (k + 1) is defined as follows using the gain A1.
- Mode II is a buffer mode for shifting from constant current control to constant voltage control as shown in FIG.
- this buffer mode overshoot and undershoot are suppressed by using a gain A1 smaller than the gain A2 in the constant voltage control of mode III.
- the output voltage is in transition in Mode II, the use of a low-speed detection voltage is greatly affected by the delay time. Therefore, as in mode I, the output voltage vodet estimated from the capacitor current is used for discrete control.
- the operation amount of the iC discrete control using the capacitance current iC in the mode II can be obtained by substituting the gain A1 of the pulse width T (k) represented by the equation (24) by AH1 and AL1 as follows: ), (26).
- the gain AH1 is a gain on the high power side
- the gain AL1 is a gain on the low power side.
- iL (k + 1) is defined as a command value by equation (23) as in mode II.
- the gain A2 is newly defined by the following equation (27).
- FIG. 15 shows the control mode, control section, pulse width ⁇ T (k), command value, output detection voltage, delay time Td, control target, gain, etc. of each mode I, mode II, and mode III described above.
- FIG. 16 shows control modes in each of the mode I, mode II, and mode III.
- mode I performs constant current discrete control in a transition section in which a transition is made between the low power side and the high power side, and the capacitance current iC to be controlled becomes the command value IC-ref. Constant current discrete control is performed so that In this mode I, the output detection voltage is estimated from the capacitance current iC.
- the output voltage vodet (ks) of discrete control at the time point ks is estimated from the output detection voltage vo (ks-1) at the time point ks or the output voltage vodet (ks-1) of discrete control at the time point (ks-1). To do.
- mode II performs constant voltage discrete control in the buffer section between the transition section and the sustain section, so that the detected output voltage vo to be controlled becomes the command value Vref. Take control. Also in this mode II, the output detection voltage is estimated from the capacitance current iC. Switching from mode I to mode II is performed after the detected output voltage vo reaches the switching voltage Vc1 or Vc2.
- the buffer section in which control switching is performed in mode II is one sampling cycle Ts of the control cycle of the control circuit (controller), and switching to mode III control is performed after one sampling cycle Ts.
- mode III constant voltage discrete control is performed in the sustain period, and constant voltage control is performed so that the detected output voltage vo to be controlled is maintained at the command value Vref.
- this mode III by setting the gain A2 in the pulse width ⁇ T (K) to 3 (Ts + Td) / L and removing the term of the detected output voltage vo (ks), the output detection voltage becomes unnecessary. The speed of control can be increased by eliminating the need for the output detection voltage.
- FIG. 17 is a diagram for explaining a control mode of discrete control by mode I, mode II, and mode III.
- FIG. 17A shows an outline of the control unit, and FIGS.
- the command voltage Vref and the command current IC-ref are shown, and
- FIG. 17D shows the detected output voltage vo.
- the capacitance current iC is used as the detection current.
- ⁇ Mode I> The transition from the low power side to the high power side and the transition from the high power side to the power side are performed by mode I constant current discrete control.
- mode I a command on the high power side from a command voltage VL on the low power side is maintained in a state where the detected current iC is maintained at the command current IC-ref using the pulse width ⁇ T (k) of formula (20) or formula (22)
- a transition is made toward the voltage VH or from the command voltage VH on the high power side toward the command voltage VL on the low power side.
- This mode II control section is a buffer section that performs smooth control switching from constant current control to constant voltage control.
- the time width of the buffer section can be an integral multiple of the sampling period Ts of the control period of the control circuit (controller). By setting the time width of the buffer section to one sampling period Ts, switching from mode I to mode III can be performed in one sampling period Ts, and the control can be speeded up.
- the time width of the buffer section is not limited to one sampling period Ts, and may be n sampling periods (n ⁇ Ts). Note that n is an integer.
- Mode II using the pulse width ⁇ T (k) of Expression (25), the command voltage VL on the low power side is directed toward the command voltage VH on the high power side, or from the command voltage VH on the high power side, The transition is made toward the command voltage VL.
- Mode II suppresses overshoot and undershoot caused by constant voltage control. After the mode II constant voltage discrete control is performed only for one sampling period Ts of the control period, the mode II is switched to the mode III constant voltage discrete control.
- the mode III constant voltage discrete control is performed to control the detected output voltage vo to the command voltage value Vref.
- the command voltage Vref on the low power side is set to VL
- the command voltage Vref on the high power side is set to VH.
- the mode I, the mode II, and the mode III form one pulse having two levels, a high level and a low level, and a plurality of pulse outputs are formed by repeating these three modes. Note that the voltage waveforms shown in FIGS. 17B to 17D are schematically shown for explanation, and do not show actual voltage waveforms.
- FIG. 18 is a flowchart showing an example of mode transition at the time of transition from the low power side to the high power side.
- Mode II is performed in one cycle of one sampling period.
- Mode II may be performed in a plurality of cycles, and each cycle is not limited to a sampling period, and may be an arbitrary period. Also good.
- Voltage detection at the time of sampling is calculated with the detected output voltage vo (k) obtained by the calculation performed at the time of the control sample after the command as the transition command from the low power side to the high power side (s1), and vodet (ks)
- the value is set as a calculation initial value vodet (0) for calculating the output voltage vodet (k).
- the detected value vo (k) of the output voltage acquired immediately before the transition is set to the initial value vo (ks) (s2).
- vodet (ks + 1) is estimated as the output voltage (s3).
- vodet (ks + 1), vodet (ks + 2), and vodet (ks + 3) can be estimated for vodets after time point (ks + 1).
- mode II When the estimated output voltage vodet estimated in mode I exceeds the switching voltage Vc1, the mode shifts to mode II which is a buffer mode (s4).
- mode II the estimated output voltage vodet is estimated by calculation.
- mode III Mode II may be performed in only one sampling period, or may be performed in several sampling periods. The period is not limited to the sampling period, and an arbitrarily set period may be used (s5).
- Constant voltage control is performed in mode III. In this constant voltage control, a low-speed voltage detection value is detected and controlled to a command voltage value. Since the constant voltage control in mode III is based on a command to shift to the high power side, it is a constant voltage control on the high power side. In the mode III constant voltage control, the voltage detection value can be made unnecessary by setting the gain value according to the circuit constant. By making the detection of the voltage detection value unnecessary, it is possible to eliminate the influence of delay caused by low-speed voltage detection. (S6).
- This transition is a transition from the high power side to the low power side.
- Switching voltages Vc1 and Vc2 from mode I to mode II are calculated by the following equations (29) and (30).
- Vc1 is a switching voltage when switching from the low power side to the high power side
- Vc2 is a switching voltage when switching from the high power side to the low power side.
- the switching voltages Vc1 and Vc2 are set in consideration of the maximum voltage change in the time until switching to mode III, and are values of the generation limit voltage at which the voltage change at the start of mode III overshoots or undershoots. For example, in consideration of the voltage change at the maximum time Ts generated by the switching voltage jitter, the voltage change that occurs during one sample after the command value is changed, and the voltage change during the control delay time Td, Select a voltage that does not occur.
- the switching voltages Vc1 and Vc2 are switched to a mode in which no overshoot occurs in all conditions by subtracting the maximum voltage change from the voltage command value in the time until switching to mode III.
- the switching voltages Vc1 and Vc2 represented by the equations (29) and (30) are examples of three-phase interleaving, taking into consideration the maximum voltage change, and when the number of phases is n-phase This can be dealt with by changing the coefficient of Ts in the equation from 3 to n, and when the maximum voltage change is allowed, a coefficient of a predetermined value smaller than 1 is set to the switching voltages Vc1 and Vc2. You can respond by multiplying.
- ⁇ Gain A1 (AH1, AL1)> The manipulated variable of the mode II discrete control is expressed by equations (25) and (26), and overshoot and undershoot are suppressed by the gain A1 (AH1, AL1) included in this equation.
- the range of mode II gain A1 (AH1, AL1) will be described below.
- the transition time from the low power side to the high power side will be described.
- Mode I ICref
- Mode II AH1 (VHref-Vodet-mode2)
- mode II is a buffer section connecting mode I and mode III
- the capacitor current command in mode II is in the range between mode I and mode III, and the relationship of ICref> AH1 (VHref-Vodet-mode2)> 0 or less It is in.
- the range of the gain AH1 is represented by the following equation.
- the gain AH1 is used as a coefficient for determining the follow-up characteristic with respect to the high-side command voltage VHref in the above range.
- the gain AL1 is not described, it can be the same as the gain AH1.
- the detected voltage terms are ⁇ (L / 3) ⁇ A1 ⁇ vo (ks) / Vin ⁇ and ⁇ (Td + Ts) ⁇ vo (ks). / Vin ⁇ .
- a conventional DC current sensor that detects an inductor current has a delay of about 1 ⁇ s even if it is a high-speed device.
- the numerical example of the response characteristic of the sensor described above is an example, and is not limited to this numerical example. In general, an alternating current sensor has higher response performance than a direct current sensor.
- FIG. 19 is a control block diagram for explaining a control system of an application example of the DC / DC converter of the present invention to a DC power supply device and an AC power supply device.
- the control system of the control block shown in FIG. 19A is a configuration example including PI control constituting the main loop control system and discrete control constituting the minor loop control system, and the control shown in FIG.
- the block control system is a configuration example of only discrete control constituting the minor loop control system.
- command voltages VH and VL are generated by PI control based on the command powers PH and PL in the main loop control system, and discrete control is performed in the minor loop control system.
- the configuration shown in FIG. 19B performs discrete control in the minor loop control system based on the given command voltages VH and VL.
- the main loop control system becomes unnecessary and discrete control can be performed as it is.
- the DC command of the high level command voltage VH and the low level command voltage VL of the multi-phase interleave type bidirectional step-down chopper circuit of the DC / DC converter of the present invention is applied to the discrete control constituting the minor loop control system.
- a two-level discrete control system that controls according to voltage is applied.
- PI control is performed by detecting the power acquired from the load side using the high level power command PH and low level power command PL as the command signal in the main loop. As a result, a high level command voltage VH and a low level command voltage VL are obtained.
- the high level command voltage VH and the low level command voltage VL obtained by PI control are used as command values, and the detection output voltage vo or the capacitance current iC is detected to perform discrete control.
- the DC / DC converter of the present invention can be applied to supply high-frequency power to a device using a high frequency such as a manufacturing apparatus such as a semiconductor or a liquid crystal panel, a vacuum deposition apparatus, a heating / melting apparatus, or the like.
- a high frequency such as a manufacturing apparatus such as a semiconductor or a liquid crystal panel, a vacuum deposition apparatus, a heating / melting apparatus, or the like.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
複数の異なる電圧間での電圧切替において遅延時間による制御の影響を抑制する。DC/DCコンバータは、スイッチング回路を含む主回路と、指令値に向けて離散制御による離散制御を行う制御部と、スイッチング回路を駆動するスイッチング信号を生成するスイッチング信号生成部を備える。制御部は、制御周期Ts毎に行う離散制御の操作量として、遅延時間Tdをパラメータとして備えるスイッチング信号のパルス幅ΔT(k)を演算する。スイッチング信号生成部は、制御部の演算で得られたパルス幅ΔT(k)に基づいてスイッチング信号を生成する。主回路は、スイッチング信号生成部のスイッチング信号に基づいてスイッチング回路を駆動して電圧レベルを切り替える。
Description
本願発明は、直流電圧の電圧レベルを切り替えるDC/DCコンバータ、及びDC/DCコンバータの制御方法に関する。
(High/Lowパルス運転)
近年、例えばプラズマ応用分野において、数十Hz~数十kHzの周期でON/OFFさせるON/OFFパルス運転や、RF電力振幅を高速に可変するHigh/Lowパルス運転により生成した高周波電力(RF出力)が使用されている。
近年、例えばプラズマ応用分野において、数十Hz~数十kHzの周期でON/OFFさせるON/OFFパルス運転や、RF電力振幅を高速に可変するHigh/Lowパルス運転により生成した高周波電力(RF出力)が使用されている。
これらのパルス運転は、成膜時におけるパーティクルにより発生する異常放電の抑制や、低温プラズマによる微細加工等に有効であると言われている。
ON/OFFパルス運転は、負荷に対して断続した高周波電力(RF出力)を供給する運転モードである。この運転モードは、負荷に電力が供給されないOFF区間において、プラズマが消滅するおそれがある。そのため、一度プラズマが消滅すると、RF出力はプラズマインピーダンスとミスマッチングが生じる。
一方、High/Lowパルス運転は、負荷に対して常に断続することのない連続した高周波電力を、HighレベルとLowレベルの異なる2つのレベルに分けて周期的に可変させる運転モードであり、ON/OFFパルス運転のOFF区間の代わりにHighレベルとは異なるレベルの電力を供給する。例えば、プラズマへの電力供給では、薄膜生成に必要なHigh側電力と、プラズマ放電を維持し続けるためのLow側電力との間で連続した出力を供給することによって、プラズマの消滅を防ぎ、安定したプラズマ放電を常に維持する。
(DC/DCコンバータ)
高周波電力の生成において、High/Lowパルス運転をDC/DCコンバータ部の制御で行う方式がある。
高周波電力の生成において、High/Lowパルス運転をDC/DCコンバータ部の制御で行う方式がある。
DC/DCコンバータ部の制御では、2つの異なる電圧レベルを高速に遷移する必要があるため、High/Lowパルス運転の周波数限界はDC/DCコンバータの制御応答性に依存する。そのため、電圧レベル間を高速に遷移させるには、DC/DCコンバータにおいて高速な電圧変化と共に、安定な電圧制御が求められる。
DC/DCコンバータの制御方式としてPI制御が一般的に知られている。PI制御は、指令値と検出値の差分を比例及び積分することで操作量を計算する古典的な制御である。一例としてコンデンサ電流を用いたマイナーループと、出力電圧を用いたメジャーループを備えた2重閉ループ制御系によるPI制御がある。閉ループ制御方式のPI制御は古典制御であり、メジャーループ及びマイナーループの制御応答には、それぞれ以下の制限がある。
1)マイナーループは、むだ時間等の影響を受けるため、スイッチング周波数の約1/10の周波数が最大の制御応答となる。
2)メジャーループは、マイナーループとの干渉防止のため、マイナーループの制御応答の約1/10の周波数が最大の制御応答となる。
2)メジャーループは、マイナーループとの干渉防止のため、マイナーループの制御応答の約1/10の周波数が最大の制御応答となる。
従って、メジャーループは、スイッチング周波数に対して約1/100の周波数が最大の制御応答となる。この制御応答の制約により、10kHzやそれ以上の周波数でのHigh/Lowパルス運転を行う場合、スイッチング周波数が1MHzを越えて制御が複雑化する上、閉ループ制御の制御応答は限界を超えることになる。従って、PI制御では、高速な立ち上がり時間と立ち下がり時間が得ることができる安定なHigh/Lowパルス運転を実現することは困難である。
(離散制御)
高い応答性を有するDC/DCコンバータの制御方式として離散制御がある。図20はPI制御と離散制御の概略を示している。図20(a)に示すPI制御では、出力と指令値とのエラー分を検出して操作量を求め、制御の応答周波数に応じて徐々に追従する。
高い応答性を有するDC/DCコンバータの制御方式として離散制御がある。図20はPI制御と離散制御の概略を示している。図20(a)に示すPI制御では、出力と指令値とのエラー分を検出して操作量を求め、制御の応答周波数に応じて徐々に追従する。
これに対して、図20(b)に示す離散制御では、DC/DCコンバータの主回路のモデルと検出値を用いて、1サンプル後に制御値が目標値と一致するために必要な操作量を求める。その操作量を主回路へ与えることにより、指令値と制御値とを次のサンプル点において一致させる非線形制御を行う。
離散制御は、入力及び出力を状態変数とする回路状態を離散モデルで展開して得られる状態方程式について、サンプリング周期(ks+1)番目の制御値が目標値と等しくなるようにパルス幅ΔT(k)をサンプリング周期ごとに演算し、求めたパルス幅ΔT(k)によるスイッチング動作によって出力を制御する。
離散制御は、理想状態においてはスイッチング周波数がそのまま最大の制御応答となる。このとき、離散制御の操作量は、モデル化された主回路の関係式と検出値から求める。
非特許文献1では、電圧検出値のみを用いた制御が提案されている。また、非特許文献2-4では、遅延に対して推定し補償する制御について記述されている。また、非特許文献5では、ディジタル制御において、平均化により生じる遅延時間が与える安定性への影響について言及されている。
これまでにHigh/Lowパルス運転による制御について、インダクタ電流iLを検出値として用いるILref制御が提案されている(非特許文献6)。このILref制御は、インダクタ電流を目標値として、出力電流Ioutを変動外乱とみなして行う出力制御である。非特許文献7では、スイッチング周波数200kHzの条件において、Low 12VからHigh 120Vへの108Vの遷移を518μsで実現することが示されている。
A. Kawamura, T. Haneyoshi, and R. G. Hoft: "Deadbeat Controlled PWM Inverter with Parameter Estimation Using Only Voltage Sensor", IEEE transactions on Power Electronics, Vol. 3, Issue 2, pp. 118-125 (1988)
C. Li, S. Shen, M. Guan, J. Lu, and J. Zhang: "A Delay-compensated Deadbeat Current Controller for AC Electronic Load", In Proceeding of the 25th Chinese Control Conference, CCC 2006, pp. 1981-1985 (2006)
K. Hung, C. Chang, and L. Chen : "Analysis and Implementation of a Delay-compensated Deadbeat Current Controller for Solar Inverters", In Proceeding of Circuits, Devices and Systems, Vol. 148, pp. 279-286 (2001)
T. Nussbaumer, M. L. Heldwein, G. Gong, S. D. Round, and J. W. Kolar: "Comparison of Prediction Techniques to Compensate Time Delays Caused by Digital Control of a Three-Phase Buck-Type PWM Rectifier System", IEEE Transactions on Industrial Electronics, Vol. 55, Issue 2, pp. 791-799 (2008)
J. Chen, A. Prodic, R. W. Erickson, and D. Maksimovic: "Predictive Digital Current Programmed Control", IEEE Transactions on Power Electronics, Vol. 18, Issue 1, pp. 411-419 (2003)
S. Mizushima, A. Kawamura, I. Yuzurihara, A. Takayanagi, and R. Ohma : "DC Converter Control Using Deadbeat Control of High Switching Frequency for Two-type Operation Modes", In Proceeding of the 40th Annual Conference of the IEEE, IECON 2014, Vol. 1, pp. 5029-5034 (2014)
S. Mizushima, H. Adachi, A. Kawamura, I. Yuzurihara, and R. Ohma : "High/Low Pulse Generation of Deadbeat Based High Power DC-DC converter with Very Short Rise Time", In Proceeding of the 8th International Power Electronics and Motion Control Conference of the IEEE, IPEMC-ECCE Asia 2016, Vol. 1, pp. 609-615 (2016)
DC/DCコンバータのHigh/Lowパルス運転では、Low側電力からHigh側電力へ遷移する際の立ち上がりに要する遷移時間、及びHigh側電力からLow側電力へ遷移する際の立ち下がりに要する遷移時間が遅い場合には、遷移区間で不安定なプラズマが生じ、不均一な薄膜生成の要因になる。そのため、立ち上がりと立ち下がりを高速化して遷移時間を短縮することが求められている。
高速応答のためスイッチング周波数を高周波化すると、電圧や電流の検出値を取得する際において、主回路と制御部との間で生じる遅延時間による影響が無視できなくなる。遅延時間として、検出器での取得遅延、離散制御等の操作量を算出する際の計算遅延、DC/DCコンバータのスイッチングデバイスの反応遅延等がある。
例えば、DC/DCコンバータのHigh/Lowパルス運転の制御によって高周波パルス電力を発生し、この高周波パルス電力でプラズマ制御を行う場合には、高周波パルス信号の立ち上がり及び立ち下がり時の電圧変化において、プラズマイオンの生成/消滅する時間であるμs単位の短い遷移時間が求められる。DC/DCコンバータ中のインダクタ電流を検出する直流電流センサは、高速なデバイスであっても約1μsの遅延時間が存在し、無視できない。遅延時間は、制御対象と制御モデルとの間に誤差を生じさせ、離散制御の精度に問題を生じさせて制御発振の原因となることもある。
そこで、複数の異なる電圧間での電圧切替において、高速制御と共に遅延時間による制御の影響を抑制することが求められる。
本発明は前記した従来の問題点を解決し、複数の異なる電圧間での電圧切替において遅延時間による制御の影響を抑制することを目的とする。
本発明は、制御の計算遅延等の不可避な遅延時間の課題に対して、離散制御における主回路のモデリングにより補償する。本発明の離散制御は、現時点からnサンプル後の時点において指令値とおりの出力が得られるようにするパルス幅ΔTを決定する制御であり、nは任意の整数とすることができ、nを“1”とした場合には1サンプル後の時点を制御する。
主回路のモデリングによる補償は、遅延時間Tdの存在を考慮した離散制御の操作量の導出することにより行う。遅延時間Tdを考慮した離散制御の操作量として、遅延時間Tdのパラメータを加えた離散制御のパルス幅ΔT(k)を用いる。これにより、高速な応答性を持つDC/DCCコンバータの制御を実現する。またこの技術を用いることにより、異なる電圧レベル間の電圧切替において遅延時間による制御の影響が抑制され、高速な電圧切替を可能とする。本発明をHigh/Lowパルス運転に適用した際には、高電圧レベルと低電圧レベルとの間で電圧の切替が行われる。
交流電流センサは10MHz以上の応答性能を持つデバイスが多く存在するため、直流電流センサに代えて交流電流センサを用いると共に、離散制御の検出値として交流電流センサにより検出が可能なキャパシタ電流を用いる。
本発明はDC/DCコンバータの形態とDC/DCコンバータの制御方法の形態を備える。
(DC/DCコンバータ)
DC/DCコンバータは、スイッチング回路を含む主回路と、指令値に向けて離散制御による離散制御を行う制御部と、スイッチング回路を駆動するスイッチング信号を生成するスイッチング信号生成部を備える。
DC/DCコンバータは、スイッチング回路を含む主回路と、指令値に向けて離散制御による離散制御を行う制御部と、スイッチング回路を駆動するスイッチング信号を生成するスイッチング信号生成部を備える。
制御部は、制御周期Ts毎に行う離散制御の操作量として、遅延時間Tdをパラメータとして備えるスイッチング信号のパルス幅ΔT(k)を演算する。スイッチング信号生成部は、制御部の演算で得られたパルス幅ΔT(k)に基づいてスイッチング信号を生成する。主回路は、スイッチング信号生成部のスイッチング信号に基づいてスイッチング回路を駆動して電圧レベルを切り替える。
主回路がスイッチング回路と、インダクタンスLA及びコンデンサCの直並列回路からなるLC回路とを備えた構成において、制御部による離散制御の主回路の周期(k)のパルス幅ΔT(k)は、LC回路において、制御周期(ks)でのコンデンサCにかかる電圧成分、制御周期(ks)での入力電圧vo、及び主回路の前回の周期(k-1)のパルス幅ΔT(k-1)は時間項である。
例えば、インダクタンス電流を検出値とする場合のコンデンサCにかかる電圧成分は、((Ts+Td)2/2C)・iLA-ave(ks)/Vin、及び((Ts+Td)2/2C)・iR(ks)/Vinであり、キャパシタンス電流を検出値とする場合のコンデンサCにかかる電圧成分は、((Ts+Td)2/2C)・iC-ave(ks)/Vinであり、いずれも(Ts+Td)2の時間項である。入力電圧voは((Ts+Td)・vo(ks))/Vinであり、(Ts+Td)の時間項である。また、パルス幅ΔT(k-1)は(Td/Ts)の係数を有する時間項である。なお、各パルス幅ΔT(k)を表す式は後に記述する。
各電圧成分の時間項は、制御周期Tsに遅延時間Tdを加算した加算値(Ts+Td)をパラメータとして備える。パルス幅ΔT(k-1)の時間項は、遅延時間Tdを制御周期Tsで除算した(Td/Ts)の係数を備える。本発明のDC/DCコンバータは、パルス幅ΔT(k)に遅延時間Tdのパラメータを有することにより、遅延時間による制御の影響を抑制する。
本発明は、1相又は多相のインターリーブ制御を適用することができる。n相(nは2以上の整数)の多相のインターリ-ブ制御のパルス幅ΔT(k)におけるインダクタンスの値は、1相のインターリ-ブ制御のパルス幅ΔT(k)のインダクタンスの値の1/nである。
(1相)
1相による離散制御において、主回路は1相のスイッチング回路と、インダクタンスLA及びコンデンサCの直並列回路からなる1相のLC回路とを備える。
1相による離散制御において、主回路は1相のスイッチング回路と、インダクタンスLA及びコンデンサCの直並列回路からなる1相のLC回路とを備える。
制御部は、1相の離散制御の操作量として、制御周期Tsに遅延時間Tdを加算した(Ts+Td)をパラメータとするスイッチング信号のパルス幅ΔT(k)を演算により取得する。
上記式のパルス幅ΔT(k)は、検出値として平均値を用いた場合である。式中のiLA-ave(ks)はインダクタンス電流iLAの平均値、iC-ave(ks)はキャパシタンス電流iCの平均値、Vo(ks)は検出出力電圧voの平均値である。時点ksでのインダクタンス電流の平均電流iLA-ave及びキャパシタンス電流iC-ave(ks)はスイッチングの一周期である[ks-1~ks]の区間の平均値を用い、時点ksで導出する[k~k+1]の平均値入力はVin×Duty(=ΔT(k)/Ts)を用いる。
制御周期の各時点の検出値を用いる場合の離散制御式は、上記の式中の平均値に代えて制御周期の各時点の検出値を用いることで得られる。
上記したパラメータ幅ΔT(k)は、状態方程式の一般解x(t)を2次の展開式で近似した近似式であり、制御周期Ts及び遅延時間Tdを含む(Ts+Td)について2次の項を含んでいる。状態方程式の一般解x(t)は2次の展開式による近似に限らず、より高次の展開式で近似しても良く、高次の展開によってΔT(k)の近似度を高めることができる。
スイッチング信号生成部は、操作量(パルス幅ΔT(k))に基づいて1相のスイッチング信号を生成し、主回路のスイッチング回路を駆動する。
(多相:n相)
多相による離散制御において、主回路は、並列接続された各相のインダクタンスLとコンデンサCの直並列回路からなるn相のLC回路を備える。
多相による離散制御において、主回路は、並列接続された各相のインダクタンスLとコンデンサCの直並列回路からなるn相のLC回路を備える。
制御部は、n相の離散制御の操作量として、制御周期Tsの遅延時間Tdを加算した(Ts+Td)をパラメータとするスイッチング信号のパルス幅ΔT(k)を演算により取得する。
上記したパルス幅ΔT(k)は、電流検出値としてインダクタンス電流及びキャパシタンス電流の平均値を用いた場合である。
なお、式において
Vin(k)は入力電圧、
vo(ks)は制御周期の時点ksの出力電圧、
iL(k)は主回路の周期の時点kでのインダクタンス電流の合成電流、
iL-ave(ks)は制御周期の時点ks-1~時点ksの間のインダクタンス電流の合成電流の平均値、
iC(k)は主回路の周期のk時点でのキャパシタンス電流の合成電流、
iC-ave(ks)は制御周期の時点ks-1~時点ks時点の間のキャパシタンス電流の合成電流の平均値、
iR(ks)は制御周期の時点ksの負荷電流、
ICrefはキャパシタンス電流の指令値、
LはLC回路のインダクタンス、
CはLC回路のキャパシタンス、
である。
なお、式において
Vin(k)は入力電圧、
vo(ks)は制御周期の時点ksの出力電圧、
iL(k)は主回路の周期の時点kでのインダクタンス電流の合成電流、
iL-ave(ks)は制御周期の時点ks-1~時点ksの間のインダクタンス電流の合成電流の平均値、
iC(k)は主回路の周期のk時点でのキャパシタンス電流の合成電流、
iC-ave(ks)は制御周期の時点ks-1~時点ks時点の間のキャパシタンス電流の合成電流の平均値、
iR(ks)は制御周期の時点ksの負荷電流、
ICrefはキャパシタンス電流の指令値、
LはLC回路のインダクタンス、
CはLC回路のキャパシタンス、
である。
スイッチング信号生成部は、操作量(パルス幅ΔT(k))に基づいてn相のスイッチング信号を生成し、主回路のスイッチング回路を駆動する。
(電圧レベル切替の3モード制御)
本発明のDC/DCコンバータは、直流入力を異なる電圧レベルの切替は、3モードによる制御態様を備える。
本発明のDC/DCコンバータは、直流入力を異なる電圧レベルの切替は、3モードによる制御態様を備える。
前記制御部は、
第1の電力レベルと第2の電力レベルの間の遷移させる遷移区間を定電流制御で行う第1のモード、
第1の電力レベル及び第2の電力レベルの各電圧を保持する維持区間を定電圧制御で行う第3のモード、
及び、
前記遷移区間から前記維持区間との間の緩衝区間を定電圧制御で行う第2のモード
の3つのモードの繰り返しにより、直流入力を異なる電圧レベルの高周波パルス出力に変換する。
第1の電力レベルと第2の電力レベルの間の遷移させる遷移区間を定電流制御で行う第1のモード、
第1の電力レベル及び第2の電力レベルの各電圧を保持する維持区間を定電圧制御で行う第3のモード、
及び、
前記遷移区間から前記維持区間との間の緩衝区間を定電圧制御で行う第2のモード
の3つのモードの繰り返しにより、直流入力を異なる電圧レベルの高周波パルス出力に変換する。
切替の電圧レベルを変えることにより、複数の電圧レベル(マルチレベル)間において電圧レベルを切り替えることができる。
各モードのn相インターリーブによる離散制御の操作量(パルス幅ΔT(k))において、
第1のモードの離散制御の操作量(パルス幅ΔT(k))は、
第2のモードの離散制御の操作量(パルス幅ΔT(k))は、
第3のモードの離散制御の操作量(パルス幅ΔT(k))は、
となる。
第1のモードの離散制御の操作量(パルス幅ΔT(k))は、
ここで、
Vin(k)は入力電圧、
Vrefは電圧指令値、
vodet(ks)は初期値vo(ks)、及びvo(ks-1)から求めた出力電圧検出値、
ICrefはキャパシタンス電流の指令値、
iC-ave(ks)はn相×スイッチング周波数の最後の三角リプル電流を平均値であり、制御周期の時点ksのキャパシタンス電流の平均値により得られる。
LはLC回路のインダクタンス、
CはLC回路のキャパシタンス
である。
スイッチング信号生成部は、操作量に基づいてn相のスイッチング信号を生成する。
Vin(k)は入力電圧、
Vrefは電圧指令値、
vodet(ks)は初期値vo(ks)、及びvo(ks-1)から求めた出力電圧検出値、
ICrefはキャパシタンス電流の指令値、
iC-ave(ks)はn相×スイッチング周波数の最後の三角リプル電流を平均値であり、制御周期の時点ksのキャパシタンス電流の平均値により得られる。
LはLC回路のインダクタンス、
CはLC回路のキャパシタンス
である。
スイッチング信号生成部は、操作量に基づいてn相のスイッチング信号を生成する。
(DC/DCコンバータの制御方法)
スイッチング回路を含む主回路と、指令値に向けて離散制御による離散制御を行う制御部と、スイッチング回路を駆動するスイッチング信号を生成するスイッチング信号生成部を備えるDC/DCコンバータの制御方法において、制御部は、制御周期Ts毎に行う離散制御の操作量として、遅延時間Tdをパラメータとして備えるスイッチング信号のパルス幅ΔT(k)を演算し、スイッチング信号生成部は、前記パルス幅ΔT(k)に基づいてスイッチング信号を生成し、主回路は、スイッチング信号に基づいてスイッチング回路を駆動する。離散制御は、1相の制御、又は多相のインターリーブ制御の各制御態様とすることができる。
スイッチング回路を含む主回路と、指令値に向けて離散制御による離散制御を行う制御部と、スイッチング回路を駆動するスイッチング信号を生成するスイッチング信号生成部を備えるDC/DCコンバータの制御方法において、制御部は、制御周期Ts毎に行う離散制御の操作量として、遅延時間Tdをパラメータとして備えるスイッチング信号のパルス幅ΔT(k)を演算し、スイッチング信号生成部は、前記パルス幅ΔT(k)に基づいてスイッチング信号を生成し、主回路は、スイッチング信号に基づいてスイッチング回路を駆動する。離散制御は、1相の制御、又は多相のインターリーブ制御の各制御態様とすることができる。
本発明のDC/DCコンバータによれば、遅延時間Tdを考慮した離散制御の操作量として、遅延時間Tdのパラメータを加えた離散制御のパルス幅ΔT(k)を用いて、離散制御における主回路のモデリングを行うことにより、異なる電圧レベル間の電圧切替において遅延時間による制御の影響が抑制され、高速な電圧切替が可能となり、制御の計算遅延等の不可避な遅延時間の影響が抑制される。
本発明のDC/DCコンバータ、及びDC/DCコンバータの制御方法について図を用いて説明する。以下、図1を用いて本発明のDC/DCコンバータの概略構成例を説明し、図2~7を用いて本発明の離散制御について1相の場合を説明し、図8~図12を用いて本発明の離散制御について多相の場合を説明する。図13~図18を用いて本発明の離散制御の各モードを説明する。
(本発明のDC/DCコンバータの概略構成)
本発明のDC/DCコンバータの概略構成について図1を用いて説明する。本発明のDC/DCコンバータ1は、入力電圧Vinを入力とし、検出出力電圧vo及び負荷電流iRを出力する主回路(LCチョッパ回路)2、主回路2のスイッチングデバイスのオン/オフ動作を制御するスイッチング信号を生成するスイッチング信号生成部5、主回路2及び負荷7からの検出信号を入力してパルス幅ΔT(k)を演算し、演算したパルス幅ΔT(k)をスイッチング信号生成部5に出力する制御部6を備える。
本発明のDC/DCコンバータの概略構成について図1を用いて説明する。本発明のDC/DCコンバータ1は、入力電圧Vinを入力とし、検出出力電圧vo及び負荷電流iRを出力する主回路(LCチョッパ回路)2、主回路2のスイッチングデバイスのオン/オフ動作を制御するスイッチング信号を生成するスイッチング信号生成部5、主回路2及び負荷7からの検出信号を入力してパルス幅ΔT(k)を演算し、演算したパルス幅ΔT(k)をスイッチング信号生成部5に出力する制御部6を備える。
主回路2のLCチョッパ回路は、インダクタンスLとキャパシタンスCの直並列接続で構成されるLC回路4と、入力電圧Vinを多相でスイッチング制御を行い、形成したインダクタンス電流iLをLC回路4に供給するスイッチング回路3とを備える。
制御部6は、スイッチング回路3のスイッチングデバイスのオン/オフ動作を制御するスイッチング信号のパルス幅ΔT(k)を演算する。パルス幅ΔT(k)はスイッチングの1周期内において、スイッチングデバイスのオン状態の時間幅を定める。制御部6は、パルス幅ΔT(k)の長短によってLC回路4を経て負荷7に供給する電力を制御する。制御部6は、スイッチング周期の時間幅をTsとした場合には、時間幅Tに対するパルス幅ΔT(k)のデューティー比Duty(=ΔT(k)/Ts)を演算し、このDutyに基づいて制御を行っても良い。制御部6は、指定値の形態に応じて電圧制御、電流制御、及び電力制御の各制御形態で行う。
制御部6は、図20(b)に示したように、サンプリング周期(ks+1)番目の出力を制御値とし、この制御値が目標値である指令値と等しくなるようにパルス幅ΔT(k)をサンプリング周期ごとに演算し、求めたパルス幅ΔT(k)によってスイッチング動作を制御する離散制御を行う。制御部6は、離散制御において、主回路2中の相電流を含む制御電流に基づいて所定周期で定電流制御を行い、主回路2のスイッチング回路3のスイッチングデバイス(図示していない)を駆動するスイッチング信号のパルス幅ΔT(k)の演算をサンプリング周期Ts毎に行う。多相インターリーブによる離散制御では、各相の相電流を合成した合成電流を用いて制御信号とする。なお、ここでは、スイッチング周期としてサンプリング周期を用いている。
制御部6は、合成電流を含む制御電流の定電流制御により演算されたパルス幅ΔT(k)を各相電流のパルス幅ΔT(k)とする。制御電流を定電流制御することによって、ステップ応答は電流のステップ応答となり電圧のステップ応答でなくなるため、出力電圧の二次振動電圧は抑制される。
本発明のスイッチング信号生成部5は、制御部6が演算したパルス幅ΔT(k)を各相のパルス幅ΔT(k)として各相のスイッチング信号を生成する。パルス幅ΔT(k)の演算において、相電流を合成して得られる合成電流を含む制御電流に基づいてパルス幅ΔT(k)を演算する。この演算において、制御電流は相電流の合成電流に基づくものであるため、各相のパルス幅ΔT(k)の重なりによる制限を除くことができ、各相のパルス幅ΔTが互いに重なることを許容したパルス幅ΔT(k)を求めることができる。
(離散制御)
本発明の離散制御は、現時点からnサンプル後の時点において指令値とおりの出力が得られるようにするパルス幅ΔTを制御する。なお、nは任意の整数とすることができ、nを“1”とした場合には1サンプル後の時点を制御する。
本発明の離散制御は、現時点からnサンプル後の時点において指令値とおりの出力が得られるようにするパルス幅ΔTを制御する。なお、nは任意の整数とすることができ、nを“1”とした場合には1サンプル後の時点を制御する。
電流や電圧の状態変数をnサンプル後に整定させるためにフィードバックゲインを定める制御が知られている。この制御はデッドビート制御と称される。本発明の離散制御は、nサンプル後に所定値に向けて制御するという点においてこのデッドビート制御御と類似しているが、フィードバックゲインの取得に代えて、離散制御に必要な操作量として各制御周期の電力を定めるパルス幅ΔTを決定する。
離散制御において、制御量が1サンプル後の指令値に追従するために必要な操作量を導出するため、制御対象の主回路の状態方程式を用いてモデル化する。なお、本発明のDC/DCコンバータの制御において、商用交流信号の単相交流、多相交流と区別するために、所定周期の一連の制御信号を1相として行う制御を1相の制御と称し、所定周期の一連の制御信号を互いに位相をずらして複数備えて行う制御を多相の制御と称する。本発明のDC/DCコンバータは、相が1相の場合に限らず複数相の場合についても適用することができる。以下、はじめに1相の場合について説明し、次に複数相の場合について説明する。相が複数相(n相)の場合については3相の場合について説明する。
〈主回路の状態方程式〉
図2は1相の降圧型DC/DCコンバータの回路例を示している。DC/DCコンバータは、入力電圧Vinと負荷RLとの間に、直列接続されたスイッチングデバイスS1Aと、並列接続されたスイッチングデバイスS2Aを備えたスイッチング回路と、スイッチング回路及び負荷に対して直列接続されたインダクタンスLAと、同じくスイッチング回路及び負荷に対して並列接続されたキャパシタンスCを備えたLC回路とを備える。
図2は1相の降圧型DC/DCコンバータの回路例を示している。DC/DCコンバータは、入力電圧Vinと負荷RLとの間に、直列接続されたスイッチングデバイスS1Aと、並列接続されたスイッチングデバイスS2Aを備えたスイッチング回路と、スイッチング回路及び負荷に対して直列接続されたインダクタンスLAと、同じくスイッチング回路及び負荷に対して並列接続されたキャパシタンスCを備えたLC回路とを備える。
〈遅延時間を考慮した離散制御式の導出〉
次に、主回路の状態方程式を用いて離散制御式を導出する。式(2),(3)の状態方程式の一般解は、入力u1(τ)が一定である区間ごとに分割して次式(4)で表される。
次に、主回路の状態方程式を用いて離散制御式を導出する。式(2),(3)の状態方程式の一般解は、入力u1(τ)が一定である区間ごとに分割して次式(4)で表される。
式(4)の一般解を用いて、離散制御の指令値と操作量の関係式を導出する。ここで、制御部(コントローラ)の制御と主回路の動作との間には、検出器において電圧や電流の検出値を取得する際の取得遅延、制御部において検出値から操作量を算出する際の計算遅延、また、主回路においてスイッチングデバイスがゲート信号を受けてから動作するまでの動作遅延等により、遅延時間が存在する。遅延時間は、制御対象である実回路と制御モデルとの誤差となり、離散制御の精度に問題が生じ、制御発振の原因となることもある。
遅延時間を考慮するために、遅延時間の項を導入した離散制御式を導出し、主回路の出力を指令値に制御する操作量を導出する。制御回路(コントローラ)は、離散制御式に基づいて主回路のスイッチングを制御する操作量として、入力電圧をON/OFFして出力を制御するパルス幅ΔT(k)を生成する。以下、遅延時間をTdで表す。
スイッチング回路のスイッチング動作は、制御部から出力されるゲート信号により行われる。スイッチング動作は、1相のゲート信号で行う他、複数の相(n相)による多相ゲート信号で行うことができ、多相ゲート信号によるスイッチング動作は多相インターリーブとなる。
以下、はじめに1相の場合の離散制御式について説明し、次に複数相(n相)の場合の離散制御式について説明する。なお、相が複数相(n相)の場合については3相の場合について説明する。
(1相の離散制御式)
以下、スイッチング動作を1相で行う場合について、遅延時間Tdを考慮した離散制御式の導出を説明する。
以下、スイッチング動作を1相で行う場合について、遅延時間Tdを考慮した離散制御式の導出を説明する。
遅延時間Tdは前記した種々の要因に依存して時間幅が変動する。図3は遅延時間Tdがサンプリング周期Tsの1周期以内であると仮定した場合を示している。図3において、主回路の制御周期をkで示し、制御部(コントローラ)の制御周期(サンプリング周期)をksで示している。
離散制御は、主回路の制御周期kの1周期後において、主回路の出力が指令値に追従するように制御する。このために、制御部(コントローラ)の制御周期の時点ksにおいて、主回路の制御周期の1周期の終わりである時点(k+1)までの状態方程式の一般解を求める。遅延時間Tdを考慮するために、一般解に遅延時間Tdの項を導入して離散制御の操作量であるパルス幅ΔT(k)を求める。
制御部(コントローラ)は、主回路の制御周期の時点(k+1)において制御量が指令値に一致するための操作量をks時点で算出し、この操作量に基づいてパルス幅ΔT(k)を求める。スイッチング回路は、求めたパルス幅ΔT(k)に基づいて形成したゲート信号により主回路のスイッチングデバイスを開閉する。
状態方程式(2)、(3)において、状態方程式の一般解x(t)はインダクタンス電流iLA(t)と検出出力電圧vo(t)を含んでいる。
操作量の算出において、インダクタンス電流iLA(t)は、式の上では制御周期の各時点の値を用いる。インダクタンス電流iLA(t)はスイッチング時のリプル成分を含むため、1相では主回路の周期kの1周期内で電流値が変動する。そのため、制御周期の各時点の値を用いる他、電流値の変動による影響を抑制するために、インダクタンス電流iLA(t)の検出値を主回路の周期kの1周期の平均値から取得しても良い。なお、インダクタンス電流iLA(t)のリプル成分は検出出力電圧voの上昇電圧や下降電圧に影響しないため、平均値には検出出力電圧voの変動による影響は反映されない。
入力電圧u1(t)についても式の上では制御周期の各時点の値を用いる。主回路の入力電圧u1(t)はゲート信号に応じたパルス状の入力波形となる。そのため、制御周期の各時点の値を用いる他、サンプリング時点が異なることによる検出電圧値の変動を避けるために、入力電圧においても制御周期ksの1サンプリング周期の平均値から取得しても良い。入力電圧u1(t)は入力電圧値Vinと零電圧の2つの値について、ゲート信号のパルス幅ΔT(t)のデューティー(Duty)で定まる時間幅で出力されるため、制御周期ksの1サンプリング周期の平均値は(入力電圧値Vin×Duty)として計算される。ただし、時点(ks-1)で決定したDutyは、一周期分の時間幅Tsに対するゲート信号の時間幅ΔT(k-1)の比率ΔT(k-1)/Tsによって表され、時点ksの検出値から導出されるΔT(k)のDutyは一周期分の時間幅Tsに対するゲート信号の時間幅ΔT(k)の比率ΔT(k)/Tsによって表される。
検出電流であるインダクタンス電流iLA(t)や入力電圧u1(t)は、インターリーブの相数や遅延時間によっては、上記したように平均値を用いる必要がないため、制御周期の各時点の検出値を用いることができる。
式(5)において、主回路の周期(k)のパルス幅ΔT(k)は、LC回路において、主回路の次の周期(k+1)におけるiLA(k+1)によるインダクタンスLAの電圧成分LA・iLA(k+1)、及び制御周期(ks)における平均検出電流であるiLA-ave(ks)によるインダクタンスLA及びコンデンサCの電圧成分(LA-(Ts+Td)2/2C)・iLA-ave(ks)、入力電圧(Ts+Td)・vo(ks)、iR(ks)によるコンデンサCの電圧成分((Ts+Td)2/2C)・iR(ks)の各電圧成分の入力電圧Vinに対する比率、及び前回の周期(k-1)のパルス幅ΔT(k-1)の項(Td/Ts)・ΔT(k-1)を有している。
パルス幅ΔT(k)は、インダクタンス、キャパシタンス、及び抵抗の各素子の電圧成分の各電圧成分の入力電圧Vinに対する比率について、制御周期Tsに遅延時間Tdを加算した(Ts+Td)又は(Ts+Td)2の時間項を有する。また、前回のパルス幅ΔT(k-1)については、制御周期Tsで遅延時間Tdを除算した(Td/Ts)の時間項の係数を有する。
式(5)のパルス幅ΔT(k)は、検出値としてインダクタンス電流の平均値を用いた場合を示している。式(5)において、iLA-ave(ks)はインダクタンス電流iLAの平均値、Vo(ks)は検出出力電圧voである。時点ksでのインダクタンス電流の平均電流iLA-aveはスイッチングの一周期である[ks-1~ks]の区間の平均値を用い、時点ksで導出する[k~k+1]の平均値入力はVin×Duty(=ΔT(k)/Ts)を用いる。
制御周期の各時点の検出値を用いる場合の離散制御式は、式(5)において平均値に代えて制御周期の各時点の検出値を用いることで得られる。
式(5)は、状態方程式の一般解x(t)を2次の展開式で近似した近似式であり、遅延時間Tdを含む(Ts+Td)について2次の項を含んでいる。状態方程式の一般解x(t)をより高次の展開式で近似することによって、ΔT(k)の近似度を高めることができる。
式(5)で表されるパルス幅ΔT(k)は遅延時間Tdの項を含む。この遅延時間Tdの項を含むパルス幅ΔT(K)に基づいて主回路のスイッチングデバイスを開閉することにより、遅延時間Tdを考慮した制御が行われる。
〈遅延〉
主回路の周期kに対する制御部(コントローラ)の制御周期ksの遅延時間Tdについて図4~図7を用いて説明する。
主回路の周期kに対する制御部(コントローラ)の制御周期ksの遅延時間Tdについて図4~図7を用いて説明する。
〈遅延無しの場合〉
図4は遅延時間Tdが無い場合である。この場合には、主回路の周期kと制御部(コントローラ)の制御周期ksは一致する。
図4は遅延時間Tdが無い場合である。この場合には、主回路の周期kと制御部(コントローラ)の制御周期ksは一致する。
図4(a)~(d)は、制御部(コントローラ)におけるサンプリング、検出出力、指令値、及び操作量を示し、図4(e),(f)は、主回路におけるゲート信号、及び出力を示している。
主回路の周期kと制御部(コントローラ)の制御周期ksは一致しているため、検出出力(b)と出力(f)との間に時間的なずれは生じない。時点ksにおいて検出出力(b)と指令値(c)とに基づいて操作量であるパルス幅ΔT(k)が形成される。このパルス幅ΔT(k)は、時点(k+1)において出力が指令値となるように制御を行う操作量である。主回路は、時点kと時点(k+1)との間の制御周期において、時点ksのパルス幅ΔT(k)でスイッチングデバイスの閉動作を行い、出力が時点(k+1)において指令値に達するように制御する。
〈遅延有り(遅延時間Tdの考慮無し)の場合〉
図5は遅延がある場合であって、離散制御の操作量であるパルス幅ΔT(k)に対して遅延時間Tdを考慮しない場合を示している。遅延によって、主回路の周期kと制御部(コントローラ)の制御周期ksとの間に遅延時間Td分のずれが生じる。
図5は遅延がある場合であって、離散制御の操作量であるパルス幅ΔT(k)に対して遅延時間Tdを考慮しない場合を示している。遅延によって、主回路の周期kと制御部(コントローラ)の制御周期ksとの間に遅延時間Td分のずれが生じる。
図5(a)~(d)は、制御部(コントローラ)におけるサンプリング、検出出力、指令値、及び操作量を示し、図5(e),(f)は、主回路におけるゲート信号、及び出力を示している。
主回路の周期kと制御部(コントローラ)の制御周期ksとの間には遅延時間Tdのずれがあり、制御部(コントローラ)の検出出力(b)は主回路で出力される出力(f)からTdだけ遅れて検出される。図示する検出出力(b)は遅延が無い場合の時点ksに対して遅延時間Tdだけ前の時点ksにおける出力波形を示している。
形成されるパルス幅ΔT(k)は、時点ksにおいて検出出力(b)と指令値(c)とに基づいて、時点ksにおいて出力が指令値に追従するための操作量である。このパルス幅ΔT(k)の形成において、制御部(コントローラ)の制御周期ksは主回路の周期kよりも遅延時間Tdだけ遅れているため、出力と検出出力との間には検出出力(b)に示されるような検出誤差が生じる。なお、図5(b)に示す検出誤差は、出力(図中の四角で表される)と検出出力(図中の×印で表される)との差分であり、時点(ks+1)における検出誤差を示している。
主回路は、時点kと時点(k+1)との間の制御周期において、遅延時間Tdだけ遅れた時点ksで得られたパルス幅ΔT(k)を時点kで取得してスイッチングデバイスを閉動作する。主回路の操作量であるパルス幅ΔT(k)は、遅延時間Tdによる出力誤差を含む検出出力に基づいて形成されているため、パルス幅ΔT(k)のゲート制御を[ks~ks+1]の間で完了させるには十分な時間が得られず、パルス幅ΔT(k)によって制御される出力は指令値との間に出力誤差(図5(f))が生じる。検出値の誤差と出力の誤差は、発振の要因となる。
〈遅延有り(遅延時間Tdを考慮した)の場合〉
図6は遅延がある場合であって、離散制御の操作量であるパルス幅ΔT(k)において遅延時間Tdを考慮した場合を示している。電圧や電流の検出値を取得する際の検出器での取得遅延、離散制御等の操作量を算出する際の計算遅延、DC/DCコンバータのスイッチングデバイスの反応遅延等の遅延によって、主回路の周期kと制御部(コントローラ)の制御周期ksとの間に遅延時間Td分のずれが生じる。
図6は遅延がある場合であって、離散制御の操作量であるパルス幅ΔT(k)において遅延時間Tdを考慮した場合を示している。電圧や電流の検出値を取得する際の検出器での取得遅延、離散制御等の操作量を算出する際の計算遅延、DC/DCコンバータのスイッチングデバイスの反応遅延等の遅延によって、主回路の周期kと制御部(コントローラ)の制御周期ksとの間に遅延時間Td分のずれが生じる。
図4で示した遅延が無い制御と同様に、時点ksの値を用いて時点(ks+1)を予測すると、操作量を求めるための検出出力に遅延時間Tdのずれによる遅れ分が含まれることにより、操作量に誤差が生じる。
そこで、本発明による制御ではこの遅延時間Tdによる誤差を抑制するために、制御部の制御周期区間[ks~ks+1]において、時点ksの検出信号の値を用いた時点(ks+1)の予測に代えて、時点(ks+1)から遅延時間Td分だけ後の時点((ks+1)+Td)を予測する。この予測時点は主回路の制御周期の時点(k+1)である。時点ksの離散制御によって、時点ksから(ks+1)+Td)経過後の時点(k+1)において、制御対象が指令値に追従するための操作量(パルス幅ΔT(k))を求める。
図6(a)~(d)は、制御部(コントローラ)におけるサンプリング、検出出力、推定出力(平均値)、指令値、及び操作量を示し、図6(e),(f)は、主回路におけるゲート信号、及び出力を示している。
主回路の周期kと制御部(コントローラ)の制御周期ksとの間には遅延時間Tdのずれがあるため、検出出力(b)は出力からTdだけ遅れて検出される。図6(b)の検出出力(濃い線で示す)は出力(淡い線で示す)に対して遅延時間Td遅れて検出される状態を示している。
本発明は、時点(k+1)の操作量であるパルス幅ΔT(k)を、時点ksの検出出力(b)と指令値(c)、及び前回のパルス幅ΔT(k-1)に基づいて形成する。
ここで、時点kにおいてパルス幅ΔT(k)の形成に用いる時点ksの検出値は、時点kの値ではなく遅延時間Tdだけ遅れた値であることから、本発明では、前回のパルス幅ΔT(k-1)及び時点ksの検出値に対して遅延時間Tdを補償して、時点ksから遅延時間Td後の時点に当たる時点kでの値を求める。パルス幅ΔT(k)において遅延時間Tdの補償を補償することにより遅延時間Tdによる検出誤差を解消する。
制御部で生じる遅延時間Tdにより、主回路側から見ると制御側のパルス周期ksはTdだけ遅れているように認識され、一方、制御側から見ると主回路側の周期kは遅延時間Tdだけ進んでいるように認識される。
そのため、主回路側から見ると、制御部の時点ksの検出値は遅延時間Tdだけ遅れているため、主回路の時点kにおいて制御部の検出値は遅延時間Td分の遅れがある。本発明は、制御側において、前回のパルス幅ΔT(k-1)、及び時点ksの検出値について遅延時間Tdを補償した値を求め、この補償した値を用いて時点kのパルス幅ΔT(k)を形成する。このパルス幅ΔT(k)は主回路の時点kから周期kで行う操作量である。
主回路は制御側から見て遅延時間Td分進んでいるが、遅延時間Tdが補償されたパルス幅ΔT(k)の操作量を用いてゲートを制御することによって、遅延時間Tdによる誤差は解消される。このとき、主回路の周期kは時点kと時点(k+1)の区間であり、この区間においてパルス幅ΔT(k)の操作量でゲートを制御する。
なお、周期kの[k~k+1]間のパルス幅ΔT(k)の形成で用いる検出値は、時点kから遅延時間Tdだけ以前の時点ksの検出値を時点kの値としてそのまま用いる他、時点ksよりも以前のパルス周期ksでの所定区間内の値から得られる推定値を用いることができる。所定区間内の値から得られる推定値を用いることにより、パルス周期ksの周期内において検出値が変動することによる検出誤差を回避することができる。
所定区間内の値を用いた検出値の推定では、例えば、[ks-1~ks]の区間におけるキャパシタンス電流icの検出値の平均値を求め、この平均値による推定値を時点ksでのキャパシタンス電流icの検出値とし、この検出値を用いて周期kの[k~k+1]間でのゲート制御を行うパルス幅ΔT(k)を形成する。
このパルス幅ΔT(k)の形成において、制御部(コントローラ)の制御周期ksは主回路の周期kよりも遅延時間Tdだけ遅れているが、時点(ks+1)を予測するのではなく、時点(ks+1)から遅延時間Td分だけ後の((ks+1)+Td)時点である主回路の制御周期の時点(k+1)を予測する。主回路は、時点kと時点(k+1)との間に制御周期[k~k+1]において、遅延時間Tdだけ遅れた時点ksで得られたパルス幅ΔT(k)によりスイッチングデバイスを閉動作する。
前記式(5)で示した、遅延時間Tdを考慮した離散制御の操作量パルス幅ΔT(k)は、遅延時間Tdと制御周期の時点(k+1)の相当する制御周期Tsの時間項(Ts+Td)を考慮している。
制御部(コントロール)側において、時点ksから遅延時間Tdだけ遅れた時点において検出される値は、主回路側の周期kと一致する。そのため、主回路側から見ると、主回路の周期kで得られる操作量(パルス幅ΔT(k))は、主回路の状態を正しく認識した操作量となり、遅延時間Tdによる主回路と制御側での誤差が解消された状態となる。
これにより、パルス幅ΔT(k)のゲート制御に十分な時間を得ることができ、パルス幅ΔT(k)によって制御される出力と指令値との間の出力誤差((図6)中の破線の丸印)は抑制される。図6(b)は時点(ks+1)での検出誤差(出力に対する検出出力の差分)を示している。
(遅延時間Tdが1制御周期Tsを越える場合)
前記した遅延時間Tdを考慮した離散制御式の導出では、遅延時間Tdが主回路の周期kの1サンプリング周期Ts以内であると仮定した場合を示したが、遅延時間Tdが主回路の周期kの1サンプリング周期Tsを越える場合についても、予測時点を遅延時間Tdに応じて延ばすことによって操作量(パルス幅ΔT(k))を同様の手法で定めることができる。
前記した遅延時間Tdを考慮した離散制御式の導出では、遅延時間Tdが主回路の周期kの1サンプリング周期Ts以内であると仮定した場合を示したが、遅延時間Tdが主回路の周期kの1サンプリング周期Tsを越える場合についても、予測時点を遅延時間Tdに応じて延ばすことによって操作量(パルス幅ΔT(k))を同様の手法で定めることができる。
図7(a)は遅延時間Tdが1サンプリング周期Ts以内である場合を示し、図7(b)は遅延時間Tdが1サンプリング周期Tsを越え2サンプリング周期2Ts以内である場合を示している。
図7(a)に示すように、遅延が制御周期ksの1サンプリング周期Ts以内である場合には、時点ksの検出出力及び指令値に基づいて、時点ksから1サンプリング周期Tsに遅延時間Td分だけ後の(Ts+Td)の時点である主回路の制御周期の時点(k+1)を予測する。なお、多相インターリーブの場合においても、時点ksから1サンプリング周期Tsに遅延時間Td分だけ後の(Ts+Td)の時点である主回路の制御周期の時点(k+1)を予測する。
なお、時点ksに対して[ks~k+1]を状態方程式の積分期間として、(Ts+Td)後の時点(k+1)を予測し、[k~k+1]の制御期間においてパルス幅ΔT(k)でスイッチング制御を行う。
図7(b)において、遅延が制御周期ksの1サンプリング周期Tsを越え2サンプリング周期2Ts以内である場合には、時点ksの検出出力及び指令値に基づいて、時点ksから遅延時間Tdとサンプリング周期Tsを加算した(Ts+Td)後に主回路の制御周期の時点(k+2)を予測する。なお、遅延時間Tdが1サンプリング周期Tsを越えるため、時点ksから(Ts+Td)後の時点は時点(k+2)となる。
なお、時点ksに対して[ks~k+2]を状態方程式の積分期間として、(2Ts+Td)後の時点(k+2)を予測し、[k+1~k+2]の制御期間においてパルス幅ΔT(k)でスイッチング制御を行う。
(3相インターリーブ方式の離散制御)
前記した(1相の離散制御式)では、1相における離散制御の操作量を示した。ここでは、DC/DCコンバータの高速化の一手法である多相インターリーブ方式を適用してDC/DCコンバータを高速化する場合について、3相インターリーブ方式の降圧型DC/DCコンバータの離散制御の操作量に拡張した3相の離散制御式を説明する。
前記した(1相の離散制御式)では、1相における離散制御の操作量を示した。ここでは、DC/DCコンバータの高速化の一手法である多相インターリーブ方式を適用してDC/DCコンバータを高速化する場合について、3相インターリーブ方式の降圧型DC/DCコンバータの離散制御の操作量に拡張した3相の離散制御式を説明する。
図8は多相インターリーブ方式として3相インターリーブ方式を適用した例であり、3相の位相電流の場合のパルス幅ΔT(k)の例について示している。
3相インターリーブ方式では、3相の各相の位相をそれぞれ120度ずつずらすことにより、リプル周波数が3倍となる。従って、3相インターリーブ方式では、1相と比べ、1/3の出力キャパシタの容量で同等の出力リプルが実現され、DC/DCコンバータの電圧レベルに切り替える動作が高速化される。
図8(a)はスイッチングの1周期の時間幅Tにおいて、3相の位相電流の3つの位相電流のパルス幅ΔT(k)が重なる例を示している。図8(b)はスイッチングの1周期の時間幅Tsにおいて、3相の位相電流の内の2つの位相電流のパルス幅ΔT(k)が重なる例を示している。図8(c)は3相の位相電流について位相電流のパルス幅ΔT(k)に重なりがない例を示している。
n相の多相インターリーブによってスイッチング回路3をスイッチング動作させる場合には、主回路2のLCチョッパ回路に含まれるn個のインダクタンスL(L1~Ln)にはそれぞれインダクタンス電流iL1~iLnが流れる。制御部6は、これらのインダクタンス電流iL1~iLnである各相電流を合成した合成電流iLを含む電流を制御電流として入力する。
制御電流は、各相電流のインダクタンス電流を合成した合成電流iLの他、合成電流iLから負荷電流iRを減算したキャパシタンス電流iCを用いても良い。
1相の離散制御式において、遅延時間Tdを考慮した離散制御の操作量は式(5)で表される。このパルス幅ΔT(k)を3相インターリーブ方式の降圧型DC/DCコンバータへ拡張することにより、3相インターリーブ方式によって高速化したコンバータの遅延時間Tdを考慮した離散制御の操作量が得られる。なお、ここでは3相インターリーブ方式について示すが、3相インターリーブは多相インターリーブの一例であって、3相以上の多相インターリーブ方式にも同様に適用される。
図9は3相インターリーブ方式による降圧型DC/DCコンバータの概略構成を示している。スイッチングデバイスS1A、S2A及びインダクタンスLA、スイッチングデバイスS1B、S2B及びインダクタンスLB、並びにスイッチングデバイスS1C、S2C及びインダクタンスLCは3相の各相を構成し、キャパシタンスC及び負荷抵抗RLを共通に備えている。
合成電流を制御電流として検出する定電流制御及び定電圧制御の制御電流および出力電圧の式を導出する。図10(a),(b)は図9の3相インターリーブ方式による降圧型DC/DCコンバータ回路の等価回路であり、閉ループ自動制御応答の領域において、スイッチング周波数より充分長い時間帯域の等価回路を表している。
〈定電圧制御〉
図10(b)のLCR回路の等価回路は、検出出力電圧voを検出する定電圧制御を説明するための図である。なお、ここでは、LCR回路で構成された降圧チョッパ回路を含むDC/DCコンバータの例を示している。
図10(b)のLCR回路の等価回路は、検出出力電圧voを検出する定電圧制御を説明するための図である。なお、ここでは、LCR回路で構成された降圧チョッパ回路を含むDC/DCコンバータの例を示している。
上記の式(6)は、検出出力電圧voが二次振動電圧であることを示し、オーバーシュートやアンダーシュートの発生を示唆している。
〈定電流制御〉
図10(a)の等価回路において、各相の相電流iLA、iLB、及びiLCの合成電流(iLA+iLB+iLC=iL)を電流源で表し、3つのスイッチング回路のそれぞれのインダクタンスLの合成インダクタンスを(L/3)で表している。この等価回路において、電流源から入力された入力電流(iL)による検出出力電圧voのステップ応答は、
で表される。
図10(a)の等価回路において、各相の相電流iLA、iLB、及びiLCの合成電流(iLA+iLB+iLC=iL)を電流源で表し、3つのスイッチング回路のそれぞれのインダクタンスLの合成インダクタンスを(L/3)で表している。この等価回路において、電流源から入力された入力電流(iL)による検出出力電圧voのステップ応答は、
式 (7)は、検出出力電圧voのステップ応答が二次振動電圧を起こすことなく、(RL・iL)に向かって指数関数的に増加することを示している。
式(9)で示される検出出力電圧vo(t)は、式(7)で表される検出出力電圧vo(t)から負荷抵抗RLが削除され、十分な時間が経過した後(t→∞)の最終値は指令電圧Vrefに収束することを示している。
したがって、式(8)で示されるインダクタンス電流iL(t)の合成電流を制御電流として定電流制御を行うことによって、二次振動電圧を生じさせることなく、ステップ応答を制御することができる。
なお、式(9)で示される検出出力電圧vo(t)において、Avは検出出力電圧vo(t)と指令電圧Vrefとの差分値(Vref-Vo(t))に乗じる係数である。例えば、係数Avが大きいほど、差分値(Vref-Vo(t))の大きさが強く反映されたステップ応答となる。
〈双方向降圧チョッパ回路の状態方程式〉
次に、3相インターリーブ方式の双方向降圧チョッパ回路の状態方程式を導出する。図11は3相の内の一つの相の等価回路を示している。前記式(8)で表される合成電流(iL)を、定電流制御に適用した形態に変換するために、図9に示すiL1,iL2,及びiL3の合成電流であるiL(=iL1+iL2+iL3)の状態方程式を求め、パルス幅ΔTとの関係式を導出する。
次に、3相インターリーブ方式の双方向降圧チョッパ回路の状態方程式を導出する。図11は3相の内の一つの相の等価回路を示している。前記式(8)で表される合成電流(iL)を、定電流制御に適用した形態に変換するために、図9に示すiL1,iL2,及びiL3の合成電流であるiL(=iL1+iL2+iL3)の状態方程式を求め、パルス幅ΔTとの関係式を導出する。
図9の各相のS1A~S1C,S2A~S2CのON/OFF動作によって、u1(τ)、u2(τ)及びu3(τ)にはVinまたは0の電圧が印加される。重ねの理を用いて表現すると、u1(τ)に関しては図11の等価回路で表される。図11において、u1(τ)は、S1AをオンとしS2Aをオフとした場合にはVinとなり、S1AをオフとしS2Aをオンとした場合にはu1(τ)は0となる。但しS1BとS2B、S1CとS2Cの入力Vinは短絡状態とする。
LA=LB=LC=Lとし、図11において電圧u1(t)、u2(t)、及びu3(t)における状態方程式を求め、これらを重ね合わせの理により3相インターリーブ方式の降圧DC/DCコンバータの状態方程式を得る。
ただし、x(t)はインダクタンスLA、LB、LCの各電流iLA(t)、iLB(t) 、iLC(t)、及び検出出力電圧vo(t)の要素であり、u(t)は各相の入力電圧u1(t)、u2(t)、及びu3(t)であり、A2は各相のインダクタンスL、キャパシタンスC、及び抵抗Rの要素からなる係数の項であり、B2は各相のインダクタンスLの要素からなる係数の項である。
前記した1相の場合と同様に、[(ks-1)~k]区間におけるDutyをΔT(k-1)/Ts、[k~(k+1)]区間におけるDutyをΔT(k)/Tsとすると、操作量であるパルス幅ΔT(k)は以下の式(11)で計算される。
これにより、操作量をΔT(k)、指令値をiL(k+1)として、遅延時間Tdを考慮した離散制御式は、1相では式(5)により導出され、3相では式(11)により導出される。
(多相インターリーブの場合)
前記では、スイッチング動作を1相のゲート信号で行う場合について示しているが、多相インターリーブによってスイッチング動作を多相のゲート信号で行う場合についても同様とすることができる。
前記では、スイッチング動作を1相のゲート信号で行う場合について示しているが、多相インターリーブによってスイッチング動作を多相のゲート信号で行う場合についても同様とすることができる。
多相のスイッチング動作は、1相のゲート信号によるスイッチング動作と同様に、遅延時間Tdがサンプリング周期Ts以内である場合には、時点ksの検出出力及び指令値に基づいて、時点ksからサンプリング周期Tsに遅延時間Td分を加算した(Ts+Td)の時点である主回路の制御周期の時点(k+1)を予測する。
多相のスイッチング動作では、操作量であるパルス幅ΔT(k)の算出において、算出に用いる時点ksの検出値として平均値による推定値を用いる際に、平均区間はサンプリング周期Tsに代えてリプル周期Trを用いる。例えば、A相,B相,及びC相の3相インターリーブの場合、遅延時間Tdがサンプリング周期Tsよりも短いときには、A相の時点ksAでは、遅延時間Td遅延を考慮して主回路の時点kA+1を予測し、主回路周期の周期kの区間[kA~kA+1]のパルス幅ΔT(k)を決定する。
このとき、コンデンサ電流iCの時点ksAの検出値として、制御周期[ksC-1~ksA]の区間の平均値を用いる。ここで、時点ksC-1は周期ksでのC相の時点であり、この制御周期の時間幅は1リプル周期Tr(=Ts/3)である。なお、n相の場合の1リプル周期TrはTs/nである。
サンプリング時点ksにおいて、遅延時間Tdを考慮して、主回路の時点(k+1)を予測して[k~k+1]のパルス幅ΔT(k)を決定する。このとき、検出値として平均値を用いる場合は、時点kから(1相分のリプル周期Tr+遅延時間Td)だけ前の区間の平均値を用いる。
また、遅延時間Tdが1サンプリング周期Ts以上で2サンプリング周期2Ts以内である場合には、時点ksの検出出力あるいは推定値、及び指令値に基づいて、時点ksからnサンプリング周期Tsに遅延時間Td分だけ後の(nTs+Td)の時点である主回路の制御周期の時点(k+2)を予測する。なお、遅延時間Tdが1サンプリング周期Tsを越えるため、時点ksから(nTs+Td)後の時点は時点(k+2)となる。
1相ではサンプリング周期Tsごとにパルス幅ΔT(k)を決定している。3相において、1相の場合に合わせて、遅延時間Tdが[0~Ts]の間である場合には、時点ksにおいて[k~k+1]のパルス幅ΔT(k)を決定し、遅延時間Tdが[Ts~2Ts]の間である場合には、時点ksにおいて[k+1~k+2]のパルス幅ΔT(k)を決定する。
3相インターリーブ方式の離散制御においても、1相の離散制御と同様に、検出するインダクタンス電流に含まれるリプル成分による変動の影響を抑制するために、インダクタンス電流iLA(t)の検出値を平均値から取得する。
電流が周期変動する区間はリプル周波数の1周期分に相当する。このリプル周波数の1周期分の区間を平均値の取得区間とすることにより、リプル成分による変動を平均化する。1相の場合には、検出値の平均値を求める取得区間を、リプル周波数の1周期分である主回路の周期kの1周期とする。主回路の周期kの1周期は主回路のスイッチングデバイスのスイッチングの1周期である。
3相インターリーブ方式の場合においてもリプル周波数の1周期分とする。このリプル周波数の1周期分は、3相の場合にはスイッチングの主回路の周期kの1/3周期である。3相以上のn相の多相インターリーブについても同様であり、取得区間をスイッチングの主回路の周期kの1/n周期として平均値を求める。
図12は、(a)3相のスイッチング回路のON/OFF状態と、(b)1相によるスイッチングで流れる各インダクタンス電流iL1~iL3と、(c)3相によるスイッチングで流れる合成電流(iL1+iL2+iL3)を示している。平均電流を取得する区間は、1相ではスイッチング周期の1周期分であり、3相ではスイッチング周期の1/3周期分である。
(キャパシタンス電流iCによる離散制御)
遅延時間Tdを考慮した1相の離散制御式(5)、及び多相の離散制御式(12)はインダクタンス電流iL(k+1)を指令値として導出している。
遅延時間Tdを考慮した1相の離散制御式(5)、及び多相の離散制御式(12)はインダクタンス電流iL(k+1)を指令値として導出している。
しかしながら、インダクタ電流iLを検出する直流電流センサや、検出出力電圧voを検出する絶縁アンプには、制御周期以上の遅延時間が見込まれる。このような場合には、式(5)あるいは式(12)で導出したパルス幅ΔT(k)では、スイッチング動作に十分な安定性が得られないことが予想される。
(キャパシタ電流iCを検出値として用いる離散制御)
インダクタ電流iLを検出値とした際の過度な遅延を解消するために、直流電流センサで検出するインダクタ電流iLに代えて、交流電流センサで検出するキャパシタ電流iCを用い、キャパシタ電流iCを検出値とする制御系による離散制御を行う。交流電流センサは高速検出が可能であるため、検出における遅延が低減される。
インダクタ電流iLを検出値とした際の過度な遅延を解消するために、直流電流センサで検出するインダクタ電流iLに代えて、交流電流センサで検出するキャパシタ電流iCを用い、キャパシタ電流iCを検出値とする制御系による離散制御を行う。交流電流センサは高速検出が可能であるため、検出における遅延が低減される。
DC/DCコンバータの電圧レベルの切替運転の離散制御において、定電流制御と定電圧制御とを組み合わせについて説明する。
以下、はじめに、遅延が無い場合の定電圧離散制御、定電流離散制御、及び定電圧離散制御と定電流離散制御の組み合わせについて説明し、次に、遅延がある場合の離散制御のモード制御について説明する。離散制御のモード制御については、遅延時間の他、定電流制御から定電圧制御への切替時に発生するオーバーシュートやアンダーシュートを考慮した制御について説明する。なお、以下の各離散制御の説明では、高電圧レベル(Highレベル)と低電圧レベル(Lowレベル)の間で電圧レベルを切り替えるH/Lの2レベル制御を例として説明する。
なお、図12(b),図12(c)に示す電流波形は説明の為に模式的に示すものであって、実際の電流波形を示すものではない。
〈定電圧制御と定電流制御とを組み合わせた制御形態)
H/Lの2レベル制御において、定電圧制御と定電流制御とを組み合わせた制御形態について図13を用いて説明する。
H/Lの2レベル制御において、定電圧制御と定電流制御とを組み合わせた制御形態について図13を用いて説明する。
この制御形態では、Low電力側からHigh電力側への電力レベルの切替、及びHigh電力側からLow電力側への電力レベルの切替を行う2レベル間の遷移を、定電圧制御と定電流制御とを組み合わせて行う。
図13は定電圧制御と定電流制御の組み合わせの制御態様を説明するための図であり、図13(a)は制御部の概略を示し、図13(b),(c)は指令電圧Vref及び指令電流IC-refを示し、図13(d)は検出出力電圧voを示している。なお、ここでは、検出電流としてキャパシタンス電流iCを用いている。
Low電力側及びHigh電力側を指令電圧に保持する維持区間では定電圧制御を行い、Low電力側からHigh電力側との間で電力レベルを切り替える遷移区間では定電流制御を行う。
式(13)で表されるパルス幅ΔT(k)は、検出されたキャパシタンス電流iC(k)及び検出出力電圧vo(k)を用いて、検出出力電圧vo(k)が指令電圧Vrefとなるようにを制御する。
式(14)で表されるパルス幅ΔT(k)は、検出されたキャパシタンス電流iC(k)を用いて、検出出力電圧vo(k)が指令電圧Vrefとなるように制御を行う。なお、式(14)では、係数AvをAv=3Ts/Lに設定することによって、検出出力電圧vo(k)の検出を不要とし、キャパシタンス電流iC(k)のみを検出するだけでパルス幅ΔT(k)を定める。
定電流制御では、式(15)のパルス幅ΔT(k)を用いて検出電流iCを指令電流IC-refに維持した状態で、Low電力側の指令電圧VLからHigh電力側の指令電圧VHに向けて、あるいはHigh電力側の指令電圧VHからLow電力側の指令電圧VLに向けて移行させる。
キャパシタンス電流の指令電流IC-refは、H/Lの2レベル制御において、HighレベルのVHに対応するIC-refHの指令電流と、LowレベルのVLに対応するIC-refLの指令電流の例を用いる。
H/Lの2レベル制御において、電力維持区間の定電圧制御と電力遷移区間の定電流制御とを繰り返す。
(離散制御のモード制御)
離散制御において、前記した定電圧制御と定電流制御とを組み合わせて制御形態を適用した場合、遅延時間、定電流制御から定電圧制御への切替時に発生するオーバーシュートやアンダーシュートを考慮する必要がある。以下、遅延時間、オーバーシュートやアンダーシュートを考慮した離散制御のモード制御について説明する。
離散制御において、前記した定電圧制御と定電流制御とを組み合わせて制御形態を適用した場合、遅延時間、定電流制御から定電圧制御への切替時に発生するオーバーシュートやアンダーシュートを考慮する必要がある。以下、遅延時間、オーバーシュートやアンダーシュートを考慮した離散制御のモード制御について説明する。
High/Lowパルス運転においては、High電力側とLowパルス電力側との間を円滑に遷移させるために定電流制御と定電圧制御とを組み合わせた複数モードによる離散制御を行う。前記した定電圧制御と定電流制御とを組み合わせた制御において、定電流制御から定電圧制御への制御切替時の切替において、オーバーシュートやアンダーシュートを抑制して円滑に行うために、本発明の離散制御では以下で説明する3つのモードを用いて制御を行う。
本発明の離散制御は、High/Lowパルス運転においては、図14に示すように、High電力側とLow電力側の間の電圧遷移時に用いる定電流制御の第1のモード(モードI)及び、High電力時、又はLow電力時に用いる定電圧制御の第3のモード(モードIII)に加えて、定電流制御から定電圧制御への切替を滑らかに行うための緩衝区間の制御の第2のモード(モードII)の3つのモードで構成される。以下では、第1のモード、第2のモード、及び第3のモードをそれぞれモードI、モードII、及びモードIIIで表す。
図14は本発明の離散制御のモードI~モードIIIの3モードの電力遷移状態を示し、High/Lowパルス運転における各モードを示している。図14(a)は、Low電力側からHigh電力側への電力遷移を示し、図14(b)は、High電力側からLow電力側への電力遷移を示している。
Low電力側からHigh電力側へ電力を遷移させる場合には、Low電力時においてモードIIIの定電圧制御を行い、Low電力側からHigh電力側への電圧遷移においてモードIの定電流制御を行い、モードIの定電流制御からモードIIIの定電圧制御への切替の間においてモードIIの緩衝モードの定電圧制御を行う。
一方、High電力側からLow電力側へ電力を遷移させる場合には、High電力時においてモードIIIの定電圧制御を行い、High電力側からLow電力側への電圧遷移においてモードIの定電流制御を行い、モードIの定電流制御からモードIIIの定電圧制御への切替の間においてモードIIの緩衝モードの定電圧制御を行う。
以下、各モードI、モードII、及びモードIIIについて説明する。
〈モードI:定電流離散制御〉
モードIは、High電力側とLow電力側の間の電圧遷移時に行う定電流離散制御であり、Low電力側からHigh電力側への遷移時、及びHigh電力側からLow電力側への遷移時に定電流離散制御を用いる。定電流離散制御を行うことによって遷移時におけるオーバーシュートやアンダーシュートの発生、及び過電流の発生を抑制する。
〈モードI:定電流離散制御〉
モードIは、High電力側とLow電力側の間の電圧遷移時に行う定電流離散制御であり、Low電力側からHigh電力側への遷移時、及びHigh電力側からLow電力側への遷移時に定電流離散制御を用いる。定電流離散制御を行うことによって遷移時におけるオーバーシュートやアンダーシュートの発生、及び過電流の発生を抑制する。
インダクタンス電流iL(ks)を直流電流センサによって検出する際には数μsの遅延時間が発生する。それに対し、交流電流センサは汎用品においても遅延時間が少ないデバイスが多く存在する。そこで、交流電流センサで検出が可能なキャパシタ電流を制御に用いるため、インダクタンス電流iLに係る指令値iL(k+1)を次式(16)で定義する。以下では、電圧の指令値をVrefで表記し、キャパシタンス電流の指令値をIC-ref又はICrefで表記して説明する。
式(19),(20)のパルス幅ΔT(k)は、検出値として、キャパシタンス平均電流iC-ave(ks)と検出出力電圧vo(ks)とを含んでいる。
キャパシタンス平均電流iC-ave(ks)の算出は、制御周期Tsよりも短いサンプリングの周期Tsampleごとにキャパシタンス電流iCを検出して平均値を求めることにより、制御周期Ts間の平均電流が得られる。
出力の検出電圧vo(ks)は、一般に絶縁アンプを介して取得するため、数μsの遅延時間が発生する。そこで、高速検出が可能な交流電流センサで検出するキャパシタ電流を用いて検出出力電圧vo(ks)を求める。
キャパシタ電流iCを用いた検出出力電圧vo(ks)の算出は、サンプリング周期Tsよりも短いサンプリングの周期Tsampleごとに検出と演算を行うことにより、サンプリング周期Ts間の平均電流、及び平均電流を用いた電圧変化を求めることで行う。
Low電力側からHigh電力側への移行、又はHigh電力側からLow電力側への移行の各移行の直前の時点で取得した出力電圧の検出値を初期値vo(ks)としたとき、出力電圧vodet(ks+1)は、サンプリング周期Ts後の制御サンプル時の演算により求められる。
出力電圧vodet(ks+1)は、キャパシタンスCのサンプリング周期Tsの電圧分iC/C、及び時点ksにおける出力電圧vodet(ks)のそれぞれに(ks+ (m-1)・Tsample/Ts)の係数を乗じた値の和で表され、以下のように計算される。
ただし、Tsampleはキャパシタ電流iCを高速で検出する時間間隔、mは1制御周期内で高速検出できる回数とする。つまり、Ts=m×Tsampleとなる。
以上の高速演算によって得られる出力の検出電圧vodetを式(20)のvoに代入する。これにより、指令値をICrefとすると、キャパシタンス電流iCのみを用いて、操作量のパルス幅ΔT(k)が以下の式(22)で得られる。
〈モードII:制御切替時の緩衝モード〉
モードIは定電流離散制御を用いるのに対して、モードII及びモードIIIでは定電圧離散制御を用いる。定電圧離散制御においても、定電流離散制御と同様に、キャパシタ電流iCを検出値として用いる。インダクタンス電流iLに代えてキャパシタンス電流iCを用いた制御式を得るために、指令値iL(k+1)をゲインA1を用いて次のように定義する。
モードIは定電流離散制御を用いるのに対して、モードII及びモードIIIでは定電圧離散制御を用いる。定電圧離散制御においても、定電流離散制御と同様に、キャパシタ電流iCを検出値として用いる。インダクタンス電流iLに代えてキャパシタンス電流iCを用いた制御式を得るために、指令値iL(k+1)をゲインA1を用いて次のように定義する。
また、上記式(23)を用いてパルス幅ΔT(k)の式(11)を変形すると、以下の式(24)が得られる。
モードIIは、図14に示すように定電流制御から定電圧制御へ移行する緩衝モードである。この緩衝モードでは、モードIIIの定電圧制御におけるゲインA2よりも小さなゲインA1を用いることにより、オーバーシュート及びアンダーシュートを抑制する。また、モードIIでは出力電圧は遷移中であることから、低速の検出電圧を用いると、遅延時間の影響を大きく受ける。そのため、モードIと同様にキャパシタ電流から推定した出力電圧vodetを離散制御に用いる。
従って、モードIIにおける、キャパシタンス電流iCを用いたiC離散制御の操作量は、式(24)で表されるパルス幅T(k)のゲインA1をAH1、AL1に置き換えると、以下の式(25)、(26)で表される。ゲインAH1はHigh電力側のゲインであり、ゲインAL1はLow電力側のゲインである。
〈モードIII:定電圧離散制御〉
モードIIIでは、モードIIと同様に式(23)によりiL(k+1)を指令値として定義する。また、低速の検出電圧の影響を消去するため、ゲインA2を新たに次式(27)で定義する。
モードIIIでは、モードIIと同様に式(23)によりiL(k+1)を指令値として定義する。また、低速の検出電圧の影響を消去するため、ゲインA2を新たに次式(27)で定義する。
ゲインA2を式(27)で定義することにより、モードIIIにおける離散制御式は以下の式(28)で得られる。
これにより、定電圧離散制御においても、低速の検出電圧vo(ks)の項が削除され、高速検出が可能なキャパシタ電流iCのみを検出値とした離散制御式が得られる。
図15は上記したモードI、モードII、及びモードIIIの各モードの制御形態、制御区間、パルス幅ΔT(k)、指令値、出力検出電圧、遅延時間Td、制御対象、ゲイン等を示し、図16はモードI、モードII、及びモードIIIの各モードの制御形態を示している。
図15及び図16(a)において、モードIは、Low電力側とHigh電力側との間を移行させる遷移区間において定電流離散制御を行って、制御対象のキャパシタンス電流iCが指令値IC-refとなるよう定電流離散制御を行う。このモードIでは、キャパシタンス電流iCから出力の検出電圧を推定する。また、時点ksにおける離散制御の出力電圧vodet(ks)は、時点ksにおける出力検出電圧vo(ks-1)、又は時点(ks-1)における離散制御の出力電圧vodet(ks-1)から推定する。
図15及び図16(b)において、モードIIは、遷移区間と維持区間との間の緩衝区間において定電圧離散制御を行って、制御対象の検出出力電圧voが指令値Vrefとなるよう定電圧制御を行う。このモードIIにおいても、キャパシタンス電流iCから出力の検出電圧を推定する。モードIからモードIIへの切替は、検出出力電圧voが切替電圧Vc1又はVc2に達した後に行う。モードIIによって制御切替を行う緩衝区間は、制御回路(コントローラ)の制御周期の1サンプリング周期Tsであり、1サンプリング周期Tsの後にモードIIIの制御に切り替える。
図15及び図16(c)において、モードIIIは、維持区間において定電圧離散制御を行い、制御対象の検出出力電圧voが指令値Vrefに維持されるよう定電圧制御を行う。このモードIIIにおいて、パルス幅ΔT(K)中のゲインA2を3(Ts+Td)/Lに設定して検出出力電圧vo(ks)の項を除くことにより、出力の検出電圧は不要となる。出力の検出電圧を不要とすることで制御の高速化が図られる。
次に、本発明のDC/DCコンバータの電圧レベルの切替運転において、モードI、モードII、及びモードIIIによる離散制御における信号状態を図17に基づいて説明する。
以下の各モードによる離散制御の説明において、高電圧レベル(High電力側)と低電圧レベル(Low電力側)の間で電力レベルを切り替えるH/Lの2レベル制御を例として説明する。H/Lの2レベル制御は一例であって、電力レベルを異にする複数の電力レベル間についても同様の離散制御を適用することができる。
モードI、モードII、及びモードIIIによる離散制御では、Low電力側からHigh電力側への電力レベルの切替、及びHigh電力側からLow電力側への電力レベルの切替を、定電圧制御と定電流制御とを組み合わせて行う。
図17はモードI、モードII、及びモードIIIによる離散制御の制御態様を説明するための図であり、図17(a)は制御部の概略を示し、図17(b),(c)は指令電圧Vref及び指令電流IC-refを示し、図17(d)は検出出力電圧voを示している。なお、ここでは、検出電流としてキャパシタンス電流iCを用いている。
〈モードI〉
Low電力側からHigh電力側への遷移、及びHigh電力側から電力側への遷移をモードIの定電流離散制御により行う。モードIでは式(20)又は式(22)のパルス幅ΔT(k)を用いて検出電流iCを指令電流IC-refに維持した状態で、Low電力側の指令電圧VLからHigh電力側の指令電圧VHに向けて、あるいはHigh電力側の指令電圧VHからLow電力側の指令電圧VLに向けて移行させる。
Low電力側からHigh電力側への遷移、及びHigh電力側から電力側への遷移をモードIの定電流離散制御により行う。モードIでは式(20)又は式(22)のパルス幅ΔT(k)を用いて検出電流iCを指令電流IC-refに維持した状態で、Low電力側の指令電圧VLからHigh電力側の指令電圧VHに向けて、あるいはHigh電力側の指令電圧VHからLow電力側の指令電圧VLに向けて移行させる。
〈モードII〉
検出出力電圧voが切替電圧Vc1又はVc2に達した時点で、モードIの定電流制御からモードIIIの定電圧制御への制御切替を行うために、定電圧離散制御を行う。このモードIIの制御区間は、定電流制御から定電圧制御に円滑な制御切替を行う緩衝区間である。この緩衝区間の時間幅は、制御回路(コントローラ)の制御周期のサンプリング周期Tsの整数倍とすることができる。緩衝区間の時間幅を1サンプリング周期Ts分とすることで、モードIからモードIIIへの切替を1サンプリング周期Tsで行い、制御を高速化することができる。緩衝区間の時間幅は1サンプリング周期Tsに限らず、nサンプリング周期(n・Ts)としても良い。なお、nは整数としている。
検出出力電圧voが切替電圧Vc1又はVc2に達した時点で、モードIの定電流制御からモードIIIの定電圧制御への制御切替を行うために、定電圧離散制御を行う。このモードIIの制御区間は、定電流制御から定電圧制御に円滑な制御切替を行う緩衝区間である。この緩衝区間の時間幅は、制御回路(コントローラ)の制御周期のサンプリング周期Tsの整数倍とすることができる。緩衝区間の時間幅を1サンプリング周期Ts分とすることで、モードIからモードIIIへの切替を1サンプリング周期Tsで行い、制御を高速化することができる。緩衝区間の時間幅は1サンプリング周期Tsに限らず、nサンプリング周期(n・Ts)としても良い。なお、nは整数としている。
モードIIでは式(25)のパルス幅ΔT(k)を用いて、Low電力側の指令電圧VLからHigh電力側の指令電圧VHに向けて、あるいはHigh電力側の指令電圧VHからLow電力側の指令電圧VLに向けて移行させる。モードIIにより定電圧制御によるオーバーシュート及びアンダーシュートを抑制する。モードIIの定電圧離散制御を制御周期の1サンプリング周期Ts分だけで行った後、モードIIIの定電圧離散制御に切り替える。
〈モードIII〉
モードIIの後にモードIIIの定電圧離散制御を行って、検出出力電圧voを指令電圧値Vrefに制御する。図17では、Low電力側の指令電圧VrefをVLとし、High電力側の指令電圧VrefをVHとしている。
モードIIの後にモードIIIの定電圧離散制御を行って、検出出力電圧voを指令電圧値Vrefに制御する。図17では、Low電力側の指令電圧VrefをVLとし、High電力側の指令電圧VrefをVHとしている。
モードI、モードII、及びモードIIIにより、高レベルと低レベルの2レベルを有する1パルスが形成され、この3モードを繰り返すことによって複数のパルス出力が形成される。なお、図17(b)~(d)に示す電圧波形は説明の為に模式的に示すものであって、実際の電圧波形を示すものではない。
〈モードの切替〉
上記したモードは、モードI、モードII、モードIIIの順序で遷移を繰り返す。図18はLow電力側からHigh電力側への移行時のモード遷移の一例を示したフローチャートである。なお、この例では、モードIIを1サンプリング周期の一サイクルで行う例を示しているが、モードIIは複数のサイクルで行っても良く、また各サイクルはサンプリング周期に限らず、任意の周期としてもよい。
上記したモードは、モードI、モードII、モードIIIの順序で遷移を繰り返す。図18はLow電力側からHigh電力側への移行時のモード遷移の一例を示したフローチャートである。なお、この例では、モードIIを1サンプリング周期の一サイクルで行う例を示しているが、モードIIは複数のサイクルで行っても良く、また各サイクルはサンプリング周期に限らず、任意の周期としてもよい。
Low電力側からHigh電力側への移行指令により(s1)、指令後の制御サンプル時で行う演算により求めた検出出力電圧vo(k)をvodet(ks)として、計算されサンプリング時点での電圧検出値を出力電圧vodet(k)を演算する演算初期値vodet(0)とする。
Low電力側からHigh電力側への移行指令により(s1)、移行の直前の時点で取得した出力電圧の検出値vo(k)を初期値vo(ks)とし(s2)、モードIにおいて、式(19)を用いて制御周期Ts後の制御サンプル時で演算を行い、vodet(ks+1)を出力電圧として推定する(s3)。時点(ks+1)以降のvodetについても、同様にしてvodet(ks+1), vodet(ks+2),vodet(ks+3)を推定することができる。
モードIで推定した出力電圧の推定値vodetが切替電圧Vc1を超えると、緩衝モードであるモードIIへ移行する(s4)。モードIIにおいて、出力電圧の推定値vodetを演算により推定する。モードIIを動作させた後、モードIIIへ移行する。モードIIは、1サンプリング周期のみで行う他、数サンプリング周期で行っても良い。また、周期はサンプリング周期に限らず、任意に設定した周期を用いても良い(s5)。モードIIIにおいて定電圧制御を行う。この定電圧制御は、低速の電圧検出値を検出して、指令電圧値に制御する。このモードIIIの定電圧制御は、High電力側への移行指令に基づいているためHigh電力側での定電圧制御である。なお、モードIIIの定電圧制御では、ゲインの値を回路定数に合わせて設定することによって、電圧検出値を不要とすることもできる。電圧検出値の検出を不要とすることによって、低速の電圧検出に起因される遅れの影響を除くことができる。(s6)。
その後、High電力側からLow電力側への移行指令に切り替わると(s7)、前記したs2~s6と同様の移行を行う。なお、この移行では、High電力側からLow電力側への移行である。
Vc1はLow電力側からHigh電力側への切替時の切替電圧であり、Vc2はHigh電力側からLow電力側への切替時の切替電圧である。
切替電圧Vc1、Vc2は、モードIIIへの切替までの時間における最大の電圧変化を考慮して設定され、モードIIIの開始時における電圧変化がオーバーシュートまたはアンダーシュートする発生限界電圧の値である。例えば、切替電圧のジッタにより発生する最大時間Tsでの電圧変化及び、指令値が変更した後の1サンプル間に生じる電圧変化、及び制御遅延時間Td中における電圧変化を考慮して、オーバーシュートが発生しない電圧として選定する。
切替電圧Vc1、Vc2は、モードIIIへの切替までの時間において最大の電圧変化を電圧指令値から減算することで、あらゆる条件においてオーバーシュートが発生しないモードの切替を行う。
つまり、切替電圧のジッタにより発生する最大時間Tsでの電圧変化((Ts/Co)×ICref)、指令値が変更した後の1サンプル間に生じる電圧変化((Ts/2Co)×ICref)、制御の遅延時間Td中における電圧変化((Td/Co)×ICref)を電圧指令値VHrefから減算することにより式(29)、(30)が得られる。なお、Coは主回路の出力容量である。
なお、式(29)、(30)で表される切替電圧Vc1、Vc2は、3相インターリーブの例であり、最大の電圧変化を考慮したものであり、相数がn相である場合には式中のTsの係数を3からnに代えることで対応することができ、また、最大の電圧変化以内を許容する場合には、切替電圧Vc1、Vc2に値に1より小さい所定値の係数を乗じることで対応することができる。
〈ゲインA1(AH1、AL1)〉
モードIIの離散制御の操作量は式(25),(26)で示され、この式に含まれるゲインA1(AH1、AL1)によりオーバーシュートやアンダーシュートを抑制する。以下、モードIIのゲインA1(AH1、AL1)の範囲について説明する。なお、ここでは、Low電力側からHigh電力側への遷移時について説明する。
モードIIの離散制御の操作量は式(25),(26)で示され、この式に含まれるゲインA1(AH1、AL1)によりオーバーシュートやアンダーシュートを抑制する。以下、モードIIのゲインA1(AH1、AL1)の範囲について説明する。なお、ここでは、Low電力側からHigh電力側への遷移時について説明する。
High時の電圧指令値をVHrefとし、モードIIのキャパシタンス電流iCから演算した電圧検出値をVodet-mode2、モードIIIの検出電流値をVo-mode3とすると、各モードのコンデンサ電流指令値は以下で表される。
モードI:ICref
モードII:AH1(VHref-Vodet-mode2)
モードIII:A2(VHref-Vo-mode3)≒0、ただしA2=3(Ts+Td)/L
モードI:ICref
モードII:AH1(VHref-Vodet-mode2)
モードIII:A2(VHref-Vo-mode3)≒0、ただしA2=3(Ts+Td)/L
モードIIはモードIとモードIIIをつなぐ緩衝区間であるため、モードIIのコンデンサ電流指令はモードIとモードIIIの間の範囲であり、ICref>AH1(VHref-Vodet-mode2)>0以下の関係にある。
したがって、ゲインAH1は上記の範囲において、High側の指令電圧VHrefに対する追従特性を定める係数として用いる。ゲインAL1については記述しないが、ゲインAH1と同様とすることができる。
〈ゲインA2〉
〈ゲインA2〉
定電圧離散制御のパルス幅T(k)を表す式(24)において、検出電圧の項は{(L/3)×A1×vo(ks)/Vin}と{(Td+Ts)×vo(ks)/Vin}である。式(24)をモードIIIに適用してA1をA2とし、ゲインA2を式(27)で定義することによって、2つの検出電圧の項は互いに相殺され、出力電圧のvo(k)の項が削除される。これにより、モードIIIにおける離散制御式は検出出力電圧vo(k)を含まない式(28)で表される。
以下に、モードI、モードII、及びモードIIIの各モードにおけるパルス幅ΔT(k)について、Low電力側からHigh電力側に遷移する場合の各式(Highで示した式)とHigh電力側からLow電力側に遷移する場合の各式(Lowで示した式)についてまとめて示す。
また、従来のインダクタ電流を検出する直流電流センサは、高速なデバイスであっても約1μsの遅延が存在する。それに対し、交流電流センサは10MHz以上(0.1μs以下の遅延)の応答性能を持つデバイスが多く存在する。そこで、交流電流センサにより検出が可能なキャパシタ電流を用い、キャパシタ電流iCによるIC離散制御を行うことによって高速な制御が図られる。なお、上記したセンサの応答特性の数値例は一例であってこの数値例に限られるものではないが、一般に交流電流センサは直流電流センサよりも高い応答性能を有している。
回路シミュレーション及び実機を用いた検証により、本発明のDC/DCコンバータによるHigh/Lowパルス運転の動作を実測し、制御遅延を考慮した離散制御の有効性を確認している。
(直流電源装置、交流電源装置の適用例)
次に、図19を用いて本発明のDC/DCコンバータを直流電源装置、交流電源装置に適用した例を説明する。
次に、図19を用いて本発明のDC/DCコンバータを直流電源装置、交流電源装置に適用した例を説明する。
図19は、本発明のDC/DCコンバータを直流電源装置、交流電源装置への適用例の制御系を説明するための制御ブロック図である。
図19(a)に示す制御ブロックの制御系は、メインループ制御系を構成するPI制御と、マイナーループ制御系を構成する離散制御とを備える構成例であり、図19(b)に示す制御ブロックの制御系は、マイナーループ制御系を構成する離散制御のみの構成例である。
図19(a)に示す構成は、メインループ制御系において指令電力PH、PLに基づいてPI制御によって指令電圧VH、VLを生成し、マイナーループ制御系において離散制御を行う。
また、図19(b)に示す構成は、与えられた指令電圧VH、VLに基づいてマイナーループ制御系において離散制御を行う。指令電圧VH、VLが得られている場合には、メインループ制御系は不要となり、そのまま離散制御を行うことができる。
本発明は、マイナーループ制御系を構成する離散制御に対して、本発明のDC/DCコンバータの多相インターリーブ方式の双方向降圧チョッパ回路のHighレベル指令電圧VHとLowレベル指令電圧VLの直流指令電圧に従って制御する2レベル離散制御系を適用する。
HighレベルとLowレベルの2レベル制御を行う場合には、メインループにおいて、指令信号として、Highレベル電力指令PH、Lowレベル電力指令PLを用い、負荷側から取得した電力を検出してPI制御を行って、Highレベル指令電圧VHとLowレベル指令電圧VLを得る。
マイナーループでは、PI制御で得られたHighレベル指令電圧VH及びLowレベル指令電圧VLを指令値とし、検出出力電圧voあるいはキャパシタンス電流iCを検出して離散制御を行う。
なお、上記実施の形態及び変形例における記述は、本発明に係るDC/DCコンバータの一例であり、本発明は各実施の形態に限定されるものではなく、本発明の趣旨に基づいて種々変形することが可能であり、これらを本発明の範囲から排除するものではない。
本発明のDC/DCコンバータは、半導体や液晶パネル等の製造装置、真空蒸着装置、加熱・溶融装置等の高周波を使用する装置に対する高周波電力の供給に適用することができる。
1 DC/DCコンバータ
2 主回路(チョッパ回路)
3 スイッチング回路
4 LC回路
5 スイッチング信号生成部
6 制御部
7 負荷
2 主回路(チョッパ回路)
3 スイッチング回路
4 LC回路
5 スイッチング信号生成部
6 制御部
7 負荷
Claims (5)
- スイッチング回路を含む主回路と、
指令値に向けて離散制御を行う制御部と、
前記スイッチング回路を駆動するスイッチング信号を生成するスイッチング信号生成部を備え、
前記制御部は、制御周期Ts毎に行う離散制御の操作量として、遅延時間Tdをパラメータとして備えるスイッチング信号のパルス幅ΔT(k)を演算し、
前記スイッチング信号生成部は、前記パルス幅ΔT(k)に基づいてスイッチング信号を生成し、
前記主回路は、前記スイッチング信号に基づいて前記スイッチング回路を駆動することを特徴とする、DC/DCコンバータ。 - 前記主回路は、スイッチング回路と、インダクタンスLA及びコンデンサCの直並列回路からなるLC回路とを備え、
制御部による離散制御の主回路の周期(k)のパルス幅ΔT(k)は、LC回路において、制御周期(ks)におけるコンデンサCにかかる電圧成分、制御周期(ks)における入力電圧vo、及び主回路の前回の周期(k-1)のパルス幅ΔT(k-1)は時間項を有し、
前記電圧成分及び入力電圧の時間項は、制御周期Tsに遅延時間Tdを加算した加算値(Ts+Td)をパラメータとして備え、
前記パルス幅ΔT(k-1)の時間項は、遅延時間Tdを制御周期Tsで除算した(Td/Ts)の係数を備えることを特徴とする、請求項1に記載のDC/DCコンバータ。 - 前記離散制御は、1相又は多相のインターリーブ制御であり、
n相(nは2以上の整数)の多相のインターリ-ブ制御のパルス幅ΔT(k)におけるインダクタンスの値は、1相のインターリ-ブ制御のパルス幅ΔT(k)のインダクタンスの値の1/nであることを特徴とする、請求項1に記載のDC/DCコンバータ。 - スイッチング回路を含む主回路と、
指令値に向けて離散制御を行う制御部と、
前記スイッチング回路を駆動するスイッチング信号を生成するスイッチング信号生成部を備えるDC/DCコンバータの制御方法において、
前記制御部は、制御周期Ts毎に行う離散制御の操作量として、遅延時間Tdをパラメータとして備えるスイッチング信号のパルス幅ΔT(k)を演算し、
前記スイッチング信号生成部は、前記パルス幅ΔT(k)に基づいてスイッチング信号を生成し、
前記主回路は、前記スイッチング信号に基づいて前記スイッチング回路を駆動することを特徴とする、DC/DCコンバータの制御方法。 - 前記離散制御は、1相又は多相のインターリーブ制御である、請求項4に記載のDC/DCコンバータの制御方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP18915198.8A EP3783785A4 (en) | 2018-04-20 | 2018-04-24 | DC/DC CONVERTER AND DC/DC CONVERTER CONTROL METHOD |
KR1020207026178A KR102527144B1 (ko) | 2018-04-20 | 2018-04-24 | Dc/dc 컨버터, 및 dc/dc 컨버터의 제어 방법 |
US17/048,787 US11728734B2 (en) | 2018-04-20 | 2018-04-24 | DC/DC converter for switching a voltage level of DC voltage, and a control method for the DC/DC converter |
CN201880092588.4A CN112042095B (zh) | 2018-04-20 | 2018-04-24 | Dc/dc变换器及dc/dc变换器的控制方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018-081792 | 2018-04-20 | ||
JP2018081792A JP6858725B2 (ja) | 2018-04-20 | 2018-04-20 | Dc/dcコンバータ、及びdc/dcコンバータの制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2019202745A1 true WO2019202745A1 (ja) | 2019-10-24 |
Family
ID=68239478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2018/016537 WO2019202745A1 (ja) | 2018-04-20 | 2018-04-24 | Dc/dcコンバータ、及びdc/dcコンバータの制御方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US11728734B2 (ja) |
EP (1) | EP3783785A4 (ja) |
JP (1) | JP6858725B2 (ja) |
KR (1) | KR102527144B1 (ja) |
CN (1) | CN112042095B (ja) |
TW (1) | TWI778252B (ja) |
WO (1) | WO2019202745A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6805201B2 (ja) * | 2018-04-20 | 2020-12-23 | 株式会社京三製作所 | Dc/dcコンバータ、及びdc/dcコンバータの制御方法 |
KR102336555B1 (ko) * | 2019-12-30 | 2021-12-07 | 현대오토에버 주식회사 | 차량용 obc 충전 시스템 및 그 제어 방법 |
CN113433839B (zh) * | 2021-06-28 | 2022-07-01 | 杭州电子科技大学 | 一种基于虚拟电感和虚拟电容的同步整流Boost变换器仿真电路 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6469265A (en) * | 1987-09-09 | 1989-03-15 | Mitsubishi Electric Corp | Controlling circuit for converter |
JPH0274164A (ja) * | 1988-09-07 | 1990-03-14 | Hitachi Ltd | 無停電電源装置の制御方式 |
JPH03100801A (ja) * | 1989-09-14 | 1991-04-25 | Toshiba Corp | 制御装置 |
JPH04326401A (ja) * | 1991-04-26 | 1992-11-16 | Toshiba Corp | 制御装置 |
JPH0778034A (ja) * | 1993-09-08 | 1995-03-20 | Sanken Electric Co Ltd | 帰還制御装置 |
JPH0866075A (ja) * | 1994-08-23 | 1996-03-08 | Yaskawa Electric Corp | サーボ制御装置の電流フィードバック補正方法 |
JPH1118469A (ja) * | 1997-06-24 | 1999-01-22 | Mitsubishi Electric Corp | 電動機のディジタル電流制御装置 |
JP2011504356A (ja) * | 2007-11-21 | 2011-02-03 | ザ アリゾナ ボード オブ リージェンツ オン ビハーフ オブ ザ ユニバーシティ オブ アリゾナ | 適応利得ステップアップ・ステップダウン方式スイッチトキャパシタdc/dcコンバータ |
JP2014110711A (ja) * | 2012-12-04 | 2014-06-12 | Renesas Electronics Corp | スイッチング電源装置及び半導体装置 |
WO2017009950A1 (ja) * | 2015-07-14 | 2017-01-19 | サンケン電気株式会社 | 多相力率改善回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5786368B2 (ja) * | 2010-03-05 | 2015-09-30 | 富士電機株式会社 | 入力電圧検出回路を備えたデジタル制御スイッチング電源装置 |
WO2012088198A1 (en) * | 2010-12-20 | 2012-06-28 | California Institute Of Technology | Low-to-medium power single chip digital controlled dc-dc regulator for point-of-load applications |
MX357520B (es) * | 2014-02-27 | 2018-07-12 | Univ Danmarks Tekniske | Convertidor de potencia cd-cd resonante con control de encendido y apagado. |
JP2016021802A (ja) * | 2014-07-14 | 2016-02-04 | 株式会社東芝 | 電源回路 |
US9941789B2 (en) * | 2015-11-02 | 2018-04-10 | Infineon Technologies Ag | Feedforward circuit for DC-to-DC converters with digital voltage control loop |
-
2018
- 2018-04-20 JP JP2018081792A patent/JP6858725B2/ja active Active
- 2018-04-24 CN CN201880092588.4A patent/CN112042095B/zh active Active
- 2018-04-24 EP EP18915198.8A patent/EP3783785A4/en active Pending
- 2018-04-24 WO PCT/JP2018/016537 patent/WO2019202745A1/ja active Application Filing
- 2018-04-24 KR KR1020207026178A patent/KR102527144B1/ko active IP Right Grant
- 2018-04-24 US US17/048,787 patent/US11728734B2/en active Active
-
2019
- 2019-04-12 TW TW108112814A patent/TWI778252B/zh active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6469265A (en) * | 1987-09-09 | 1989-03-15 | Mitsubishi Electric Corp | Controlling circuit for converter |
JPH0274164A (ja) * | 1988-09-07 | 1990-03-14 | Hitachi Ltd | 無停電電源装置の制御方式 |
JPH03100801A (ja) * | 1989-09-14 | 1991-04-25 | Toshiba Corp | 制御装置 |
JPH04326401A (ja) * | 1991-04-26 | 1992-11-16 | Toshiba Corp | 制御装置 |
JPH0778034A (ja) * | 1993-09-08 | 1995-03-20 | Sanken Electric Co Ltd | 帰還制御装置 |
JPH0866075A (ja) * | 1994-08-23 | 1996-03-08 | Yaskawa Electric Corp | サーボ制御装置の電流フィードバック補正方法 |
JPH1118469A (ja) * | 1997-06-24 | 1999-01-22 | Mitsubishi Electric Corp | 電動機のディジタル電流制御装置 |
JP2011504356A (ja) * | 2007-11-21 | 2011-02-03 | ザ アリゾナ ボード オブ リージェンツ オン ビハーフ オブ ザ ユニバーシティ オブ アリゾナ | 適応利得ステップアップ・ステップダウン方式スイッチトキャパシタdc/dcコンバータ |
JP2014110711A (ja) * | 2012-12-04 | 2014-06-12 | Renesas Electronics Corp | スイッチング電源装置及び半導体装置 |
WO2017009950A1 (ja) * | 2015-07-14 | 2017-01-19 | サンケン電気株式会社 | 多相力率改善回路 |
Non-Patent Citations (7)
Title |
---|
A. KAWAMURAT. HANEYOSHIR. G. HOFT: "Deadbeat Controlled PWM Inverter with Parameter Estimation Using Only Voltage Sensor", IEEE TRANSACTIONS ON POWER ELECTRONICS, vol. 3, 1988, pages 118 - 125 |
C. LIS. SHENM. GUANJ. LUJ. ZHANG: "A Delay-compensated Deadbeat Current Controller for AC Electronic Load", PROCEEDING OF THE 25TH CHINESE CONTROL CONFERENCE, CCC 2006, 2006, pages 1981 - 1985, XP031008105 |
J. CHENA. PRODICR. W. ERICKSOND. MAKSIMOVIC: "Predictive Digital Current Programmed Control", IEEE TRANSACTIONS ON POWER ELECTRONICS, vol. 18, 2003, pages 411 - 419 |
K. HUNGC. CHANGL. CHEN: "Analysis and Implementation of a Delay-compensated Deadbeat Current Controller for Solar Inverters", PROCEEDING OF CIRCUITS, DEVICES AND SYSTEMS, vol. 148, 2001, pages 279 - 286, XP006017352, DOI: 10.1049/ip-cds:20010440 |
S. MIZUSHIMAA. KAWAMURAI. YUZURIHARAA. TAKAYANAGIR. OHMA: "DC Converter Control Using Deadbeat Control of High Switching Frequency for Two-type Operation Modes", PROCEEDING OF THE 40TH ANNUAL CONFERENCE OF THE IEEE, IECON 2014, vol. 1, 2014, pages 5029 - 5034, XP032739040, DOI: 10.1109/IECON.2014.7049264 |
S. MIZUSHIMAH. ADACHIA. KAWAMURAI. YUZURIHARAR. OHMA: "High/Low Pulse Generation of Deadbeat Based High Power DC-DC converter with Very Short Rise Time", PROCEEDING OF THE 8TH INTERNATIONAL POWER ELECTRONICS AND MOTION CONTROL CONFERENCE OF THE IEEE, IPEMC-ECCE ASIA 2016, vol. 1, 2016, pages 609 - 615, XP032924342, DOI: 10.1109/IPEMC.2016.7512355 |
T. NUSSBAUMERM. L. HELDWEING. GONGS. D. ROUNDJ. W. KOLAR, IEEE TRANSACTIONS ON INDUSTRIAL ELECTRONICS, vol. 55, 2008, pages 791 - 799 |
Also Published As
Publication number | Publication date |
---|---|
US11728734B2 (en) | 2023-08-15 |
KR102527144B1 (ko) | 2023-04-27 |
CN112042095B (zh) | 2024-05-03 |
KR20210003728A (ko) | 2021-01-12 |
JP2019193379A (ja) | 2019-10-31 |
EP3783785A4 (en) | 2022-01-12 |
JP6858725B2 (ja) | 2021-04-14 |
TWI778252B (zh) | 2022-09-21 |
US20210152089A1 (en) | 2021-05-20 |
TW201944716A (zh) | 2019-11-16 |
EP3783785A1 (en) | 2021-02-24 |
CN112042095A (zh) | 2020-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Saggini et al. | Digital deadbeat control tuning for dc-dc converters using error correlation | |
US8385085B2 (en) | PWM signal generator, and inverter equipped with this PWM signal generator | |
TWI783145B (zh) | Dc/dc轉換器、及dc/dc轉換器的控制方法 | |
WO2019202745A1 (ja) | Dc/dcコンバータ、及びdc/dcコンバータの制御方法 | |
EP3065285B1 (en) | Reversible dc-ac converter | |
Fang et al. | A digital parallel current-mode control algorithm for DC–DC converters | |
WO2019202746A1 (ja) | Dc/dcコンバータ、及びdc/dcコンバータの制御方法 | |
JP6349974B2 (ja) | 変換装置 | |
TWI752015B (zh) | 電源裝置、及電源裝置的控制方法 | |
Hosoyamada et al. | High-speed High/Low pulse operation by deadbeat control considering control delay in three-phase interleaved dc/dc converter | |
TWI732841B (zh) | 電源裝置、及電源裝置之控制方法 | |
US9369041B2 (en) | Analog input output linearization control | |
Çaykenarı et al. | Design of a Digitally Controlled Four-Switch Buck-Boost Converter with Smooth Mode Transition | |
NIEWIARA et al. | DC-DC converter based on silicon carbide (SiC) power devices with P+ based current controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 18915198 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2018915198 Country of ref document: EP |