KR20190084304A - 전원 장치 및 전원 장치의 제어 방법 - Google Patents

전원 장치 및 전원 장치의 제어 방법 Download PDF

Info

Publication number
KR20190084304A
KR20190084304A KR1020197017432A KR20197017432A KR20190084304A KR 20190084304 A KR20190084304 A KR 20190084304A KR 1020197017432 A KR1020197017432 A KR 1020197017432A KR 20197017432 A KR20197017432 A KR 20197017432A KR 20190084304 A KR20190084304 A KR 20190084304A
Authority
KR
South Korea
Prior art keywords
control
current
voltage
constant current
mode
Prior art date
Application number
KR1020197017432A
Other languages
English (en)
Other versions
KR102288650B1 (ko
Inventor
이쯔오 유즈리하라
료스케 오마
히로시 쿠니타마
유 호소야마다
Original Assignee
가부시끼가이샤교산세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤교산세이사꾸쇼 filed Critical 가부시끼가이샤교산세이사꾸쇼
Publication of KR20190084304A publication Critical patent/KR20190084304A/ko
Application granted granted Critical
Publication of KR102288650B1 publication Critical patent/KR102288650B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/125—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M3/135—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H02M3/1586—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel switched with a phase shift, i.e. interleaved
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0012—Control circuits using digital or numerical techniques
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0043—Converters switched with a phase shift, i.e. interleaved
    • H02M2003/1586—
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

전원 장치의 다상 인터리브 제어에 있어서, 출력 전압의 오버 슈트나 언더 슈트의 발생을 억제함과 동시에, 검출부의 갯수나 제어계가 상수(相數)에 의존하지 않는 제어로 한다. 다상 인터리브에 데드비트 제어를 적용한 전원 장치의 전력 제어에 있어서, 다상 인터리브에 의한 다상 제어에 있어서, 다상의 상 전류의 합성 전류를 제어 전류로 하는 것에 의해, 검출부의 갯수나 제어계가 상수에 의존하지 않는 제어를 실현하고, 이 제어 전류를 이용하여 정전류 제어를 행하는 것에 의해, 오버 슈트나 언더 슈트의 발생을 억제한다. 전원 장치는, 복수의 상 전류에 의해 다상 제어를 행하는 다상 인터리브 제어의 전원 장치로서, 다상 인터리브의 다상 제어에 의해 동작하는 강압 초퍼 회로를 구성하는 LC 초퍼 회로와, LC 초퍼 회로의 다상 제어에 의해 스텝 응답을 제어하는 제어부를 구비한다.

Description

전원 장치 및 전원 장치의 제어 방법
본원 발명은 전원 장치 및 전원 장치의 제어 방법에 관한 것이다.
반도체나 플랫 패널 제조 장치 등은, 애싱이나 에칭 등의 박막 생성의 고밀도·고정밀도화에 수반해서, 플라즈마 부하에 RF 전력을 펄스 상태로 공급할 수 있는 기능이 요구되고 있다. 특히, 플라즈마를 소멸시키지 않는 최소 전력의 Low 전력과 박막 생성에 필요한 High 전력 사이에서 연속해서 RF 전력을 가변시키는 방식의 High/Low 펄스 전력 동작을 광대역에서 행하는 2 레벨 펄스 전력 제어가 요망되고 있다.
예를 들면, High/Low 펄스 전력 동작에 요구되는 주파수 대역은 1Hz∼50㎑이다. RF 전력을 공급하는 전원 장치로서, PI 제어에 의한 A급∼E급 증폭기를 이용한 것이 알려져 있지만, PI 제어에서는 수 Hz∼수십 ㎑의 광대역을 커버하는 2 레벨 펄스 전력 제어는 실현 불가능하다.
이와 같은 상황에 있어서, 설비용 RF 전원 등 분야에서 사용하는 전원에서는, High/Low 펄스 전력 동작을 광대역에서 행하는 2 레벨 펄스 전력 제어가 가능한 전원이 요구되고 있다.
고속 응답이 기대되는 전원으로서, 인터리브 방식을 이용한 전원이 있고, 예를 들면, 이하의 특허 문헌 1∼3이 알려져 있다.
특허 문헌 1에는, 역률 개선을 행하는 인터리브 제어 전원 장치에 있어서, 마스터의 컨버터와 슬레이브의 컨버터를 구비하고, 마스터의 컨버터의 스위칭 소자와 슬레이브의 컨버터의 스위칭 소자를 소정의 위상차로 각각 동작시키는 것, 및 피드백한 출력 전압에 기초하여 행하는 인터리브에 의한 전압 제어를 행하는 것이 기재되어 있다.
특허 문헌 2에는, 상호 소정 위상차로 주스위치가 스위칭 동작하는 2상(相) n이상의 다상(多相) 제어형의 인터리브 회로로 승압 초퍼 회로를 구성하는 것, 및 피드백한 출력 전압에 기초하여 행하는 인터리브에 의한 제어를 행하는 것이 기재되어 있다.
특허 문헌 3에는, 다상 인터리브 방식의 컨버터에서 일어나는 상마다의 전류 불균등의 문제를 해결하여, 파워 소자를 보호하는 것이 기재되고, 상마다 마련한 서브 회로의 상 전류에 기초하여 행하는 인터리브에 의한 전류 제어를 행하는 것이 기재되어 있다.
일본공개특허공보 특개2010－119285호 일본공개특허공보 특개2015－177636호 일본공개특허공보 특개2015－220976호 일본특허공보 특허제5704772호
전원 장치에 있어서, 광대역에서의 펄스 전력 제어로서 다상 인터리브의 적용이 생각된다. 그렇지만, 상기한 특허 문헌 1, 2에 개시되는 인터리브 제어는, 피드백한 출력 전압에 기초하여 전압 제어를 행하는 제어 방식이고, 또, 특허 문헌 3은, 각 상의 상 전류에 기초하여 전류 제어를 행하는 제어 방식으로서, 각각 이하에 나타내는 바와 같은 문제가 있다.
특허 문헌 1, 2에서 개시되는 인터리브 제어는, 출력 전압 ｖo를 피드백해서 행하는 정전압 제어이기 때문에, 스텝 응답(step response)에 있어서 이차 진동 전압이 발생하여, 출력 전압에 오버 슈트나 언더 슈트가 생긴다고 하는 문제가 있다. 이 오버 슈트나 언더 슈트를 억제하려면, 제어 응답의 속도를 저속으로 설정할 필요가 있고, 고속 응답에 대응할 수가 없다.
도 19는 LCR 회로의 등가 회로를 나타내고, 출력 전압 ｖo를 피드백하는 정전압 제어를 설명하기 위한 도면이다. 또한, 여기에서는, LCR 회로로 구성된 강압(降壓) 초퍼 회로를 포함하는 전원 장치의 예를 나타내고 있다.
도 19에 나타낸 LCR 회로에 있어서, 입력 전압 U를 입력했을 때의 스텝 응답에서 얻어지는 출력 전압 ｖo는, 아래의 식으로 표시된다.
[수 1]
Figure pct00001
상기 식(1)은, 출력 전압 ｖo가 이차 진동 전압인 것을 나타내고, 오버 슈트나 언더 슈트의 발생을 시사하고 있다.
또, 특허 문헌 3에서 개시되는 인터리브 제어는, 각 상의 상 전류에 기초하여 행하는 전류 제어이기 때문에, 각 상 전류를 검출하기 위해서 복수개의 검출부가 필요한 것 외에도, 제어가 복잡하게 된다고 하는 문제가 있다.
본 발명은 상기한 종래의 문제점을 해결하고, 전원 장치의 다상 인터리브 제어에 있어서, 출력 전압의 오버 슈트나 언더 슈트의 발생을 억제함과 동시에, 검출부의 갯수나 제어계가 상수(相數)에 의존하지 않는 제어를 목적으로 한다.
제어 방식으로서, PI 제어와 비교해서 빠른 동적 응답과 고이득이 얻어지는 데드비트(deadbeat) 제어가 알려져 있다. 데드비트 제어는, 입력 및 출력을 상태 변수로 하는 회로 상태를 이산 모델로 전개해서 얻어지는 상태 방정식에 대해서, 샘플링 주기 (k+1)번째의 출력이 목표값과 동일해지도록 펄스폭 ΔT(k)를 샘플링 주기마다 연산하고, 구한 펄스폭 ΔT(k)에 의해 스위칭 동작을 제어한다.
다상 인터리브에 데드비트 제어를 적용한 전원 장치의 전력 제어는 알려지지 않았다. 만일, 다상 인터리브의 각 상에 대해서 데드비트 제어를 적용하려고 한 경우에 있어서도, 인용 문헌 3에서 개시한 바와 같이 상마다 서브 회로를 마련해서 각 상의 상 전류를 검출하고, 각 상 전류에 기초하여 각 상의 펄스폭 ΔT(k)를 구할 필요가 있다. 그 때문에, 복수개의 검출부가 필요하게 되는 것 외에도, 상마다 제어를 행할 필요가 있기 때문에, 여전히, 검출부의 갯수나 제어계는 상수와 함께 증가 및 복잡화하는 과제가 있다.
본 발명은, 다상 인터리브에 데드비트 제어를 적용한 전원 장치의 전력 제어에 있어서, 다상 인터리브에 의한 다상 제어에 있어서, 다상의 상 전류의 합성 전류를 제어 전류로 하는 것에 의해, 검출부의 갯수나 제어계가 상수(相數)에 의존하지 않는 제어를 실현하고, 이 제어 전류를 이용하여 정전류 제어를 행하는 것에 의해, 오버 슈트나 언더 슈트의 발생을 억제한다.
본 발명은 전원 장치의 양태, 및 전원 장치의 제어 방법의 양태를 포함한다.
본 발명의 전원 장치는, 복수의 상 전류에 의해 다상 제어를 행하는 다상 인터리브 제어의 전원 장치로서, 다상 인터리브의 다상 제어에 의해 동작하는 강압 초퍼 회로를 구성하는 LC 초퍼 회로와, LC 초퍼 회로의 다상 제어에 의해 스텝 응답을 제어하는 제어부를 구비한다.
제어부는, LC 초퍼 회로의 다상 제어에 있어서, LC 초퍼 회로의 각 상 전류의 합성 전류를 제어 전류로 하는 정전류 제어에 의해 LC 회로의 각 상의 스위칭을 제어한다.
본 발명의 전원 장치의 제어 방법은, LC 초퍼 회로를 포함하는 전원 장치의 제어 방법으로서, 복수의 상 전류에 의해 다상 제어를 행하는 다상 인터리브 제어의 전원 장치의 제어 방법이며, LC 초퍼 회로의 다상 제어에 의한 스텝 응답의 제어에 있어서, LC 초퍼 회로의 각 상 전류의 합성 전류를 제어 전류로 하는 정전류 제어에 의해, LC 회로의 각 상의 스위칭을 제어한다.
본 발명의 전원 장치 및 전원 장치의 제어 방법에 있어서, LC 초퍼 회로의 각 상 전류의 합성 전류를 제어 전류로 해서 정전류 제어를 행하는 것에 의해, 피드백 신호를 검출하는 검출 기구는 합성 전류를 검출하는 하나의 검출 수단으로 충분하고, LC 회로의 각 상을 스위칭하는 제어계에 대해서도 하나의 제어계로 충분하다. 따라서, 검출부의 갯수나 제어계는 다상 제어의 상수에 의존하는 일없이 하나의 검출 수단 및 하나의 제어계로 구성할 수가 있다.
또, 제어 전류에 의해 정전류 제어를 행하는 것에 의해, 오버 슈트나 언더 슈트의 발생을 억제할 수가 있다.
각 상 전류의 합성 전류는, LC 초퍼 회로의 각 상의 인덕턴스의 접속단에 흐르는 인덕턴스 전류, 혹은, LC 초퍼 회로의 캐패시턴스에 흐르는 캐패시턴스 전류를 이용할 수가 있다.
인덕턴스의 접속단에 전류계를 마련하는 구성에 의해, 각 상의 인덕턴스에 흐르는 각 인덕턴스 전류를 합친 합성 전류를 검출하고, 검출한 합성 전류의 피드백 신호를 제어 전류로 해서 정전류 제어를 행한다.
또, 캐패시턴스에 전류계를 마련하는 구성에 의해, 캐패시턴스 전류를 검출하고, 검출한 캐패시턴스 전류의 피드백 신호를 제어 전류로 해서 정전류 제어를 행한다. 캐패시턴스 전류는, 각 상의 인덕턴스 전류의 합성 전류로부터 부하 전류를 차감한 전류이기 때문에, 캐패시턴스 전류를 검출함으로써, 인덕턴스 전류의 합성 전류를 검출할 수가 있다.
인덕턴스 전류를 검출하는 구성, 및 캐패시턴스 전류를 검출하는 구성의 어느 구성에 있어서도, 제어 전류를 검출하는 검출 기구는 하나의 검출 수단으로 충분하다.
또, 인덕턴스 전류를 검출하는 구성, 및 캐패시턴스 전류를 검출하는 구성의 어느 구성에 있어서도, 제어 전류를 이용하여 정전류 제어를 행하는 제어계는 하나의 제어계로 충분하다.
본 발명의 전원 장치의 제어 방법에 있어서, 제어 전류로서, 인덕턴스 전류, 캐패시턴스 전류, 및 인덕턴스 전류와 캐패시턴스 전류의 조합을 이용할 수 있고, 각 전류를 제어 전류로 하는 정전류 제어에 대해서 복수의 형태를 채용할 수가 있다.
표 1은, 정전류 제어의 복수의 형태를 나타내고 있다. 표 1에서는, 인덕턴스 전류의 정전류 제어의 형태, 캐패시턴스 전류의 정전류 제어의 형태, 캐패시턴스 전류의 정전류 제어와 인덕턴스 전류의 정전류 제어를 조합한 형태에 대해서, 오버 슈트, 언더 슈트, 과대 전류, 및 목표값으로의 제어의 각 과제에 대한 작용과 함께 나타내고 있다.
Figure pct00002
(인덕턴스 전류의 정전류 제어)
정전류 제어의 제1 형태는, 인덕턴스 전류의 정전류 제어에 의해, 오버 슈트 및 언더 슈트를 억제함과 동시에, 출력 전압을 목표값인 지령 전압에 추종시킨다.
인덕턴스 전류를 피드백해서 정전류 제어를 행한 경우에는, 출력 전압의 스텝 응답은 이차 진동 전압을 일으키는 일없이, 소정의 인덕턴스 전류값에 따라 정해지는 전압을 향해 지수함수적으로 증가한다. 따라서, 인덕턴스 전류의 정전류 제어에 의해, 출력 전압을 오버 슈트 또는 언더 슈트시키는 일없이, 소정값으로 수렴(收束)하는 스텝 응답시킬 수가 있다.
인덕턴스 전류의 정전류 제어에 있어서, 제어 전류로서, LC 회로의 각 상의 인덕턴스의 접속단을 흐르는 인덕턴스 전류, 혹은, 인덕턴스 전류는 캐패시턴스 전류와 부하 전류의 합이기 때문에, LC 회로의 캐패시턴스를 흐르는 캐패시턴스 전류를 이용한다. 인덕턴스 전류의 정전류 제어는, 인덕턴스 전류가 정격 전류값 혹은 정격 전류값에 소정 계수를 곱한 값과의 차분이 영으로 되도록 전류 제어를 행한다.
(캐패시턴스 전류의 정전류 제어)
정전류 제어의 제2 형태는, 캐패시턴스 전류의 정전류 제어에 의해, 오버 슈트 및 언더 슈트를 억제함과 동시에, 과대 전류를 억제한다.
캐패시턴스 전류의 정전류 제어는, LC 회로의 캐패시턴스를 정전류 충전 또는 정전류 방전시킨다. 각 샘플링 주기의 출력 전압은, 전 샘플링 주기의 출력 전압에 계수가 곱해진 지령 전류와의 합으로 표시되고, 샘플링 주기마다 출력 전압이 증가, 혹은 감소한다. 이 캐패시턴스 전류의 정전류 제어에서는, 출력 전압은 지령 전압에 수렴하지 않지만, 캐패시턴스 전류가 정전류로 제어되기 때문에 과대 전류의 발생이 억제된다.
캐패시턴스 전류의 정전류 제어에 있어서, 제어 전류로서, LC 회로의 캐패시턴스를 흐르는 캐패시턴스 전류를 채용한다.
(캐패시턴스 전류의 정전류 제어와 인덕턴스 전류의 정전류 제어)
정전류 제어의 제3 형태는, 캐패시턴스 전류의 정전류 제어와 인덕턴스 전류의 정전류 제어를 포함하는 2단계의 정전류 제어이고, 오버 슈트 및 언더 슈트를 억제함과 동시에, 과대 전류를 억제하고, 출력 전압을 목표값인 지령 전압에 추종시킨다.
제1단째의 정전류 제어는, 캐패시턴스 전류를 지령 전류에 추종시키는 캐패시턴스 전류의 정전류 제어이고, 제2단째의 정전류 제어는, 출력 전압을 지령 전압에 추종시키는 인덕턴스 전류의 정전류 제어이다.
제1단째의 캐패시턴스 전류의 정전류 제어에 있어서 출력 전압이 전환 전압 Vc에 도달한 시점에서 제2단의 인덕턴스 전류의 정전류 제어로 전환한다.
정전류 제어의 제3 형태에 있어서, 또, 제1단째의 캐패시턴스 전류의 정전류 제어는 mode 1의 정전류 제어와 mode 2의 정전류 제어의 2개의 모드를 구비한다.
제1단째의 캐패시턴스 전류의 정전류 제어에 있어서, mode 1의 정전류 제어에 있어서, 제1 전환 전압 Vc1에 있어서 mode 1의 정전류 제어로부터 mode 2의 정전류 제어로 전환하고, mode 2의 정전류 제어에 있어서, 제2 전환 전압 Vc2에 있어서 mode 2의 정전류 제어로부터 제2단째의 인덕턴스 전류의 정전류로 전환한다.
출력 전압을 목표값인 지정 전압으로 제어하려면, 인덕턴스 전류의 정전류 제어를 행할 필요가 있지만, mode 1의 캐패시턴스 전류의 정전류 제어에서 얻어지는 출력 전압은 지정 전압으로의 제어를 행하지 않기 때문에, mode 3의 인덕턴스 전류의 정전류 제어로 전환할 때의 전압은, 만일 전구간을 인덕턴스 전류의 정전류 제어했을 때의 전압과 상위가 생긴다. 그 때문에, 전류 제어로 전환 시에 출력 전압에 파형 흐트러짐이 발생할 우려가 있다. 그래서, mode 1과 mode 3 사이에, 양 mode 사이의 전압을 연결하기 위한 이행 구간으로서 mode 2를 마련한다. mode 1과 mode 3 사이에 mode 2를 끼우는 것에 의해, 출력 전압의 파형 흐트러짐의 발생을 억제한다.
정전류 제어는, 설정 전압 V를 High 레벨의 VH와 Low 레벨의 VL로 하는 2 레벨 제어에 적용할 수가 있다.
이 2 레벨 제어에 있어서, 설정 전압 V가 High 레벨 VH인 경우에는,
제1 전환 전압 Vc1은,
[수 2]
Figure pct00003
에 의해 얻어진다.
또한, αH는 High 레벨의 전류 계수, IR -rat는 정격 전류, VL은 Low 레벨의 설정 전압, T는 샘플링 주기, C는 캐패시턴스, N은 High 레벨 시의 정수(整數)이다.
또, 설정 전압 V가 Low 레벨 VL인 경우에는,
상기 제1 전환 전압 Vc1은,
[수 3]
Figure pct00004
에 의해 얻어진다.
또한, αL은 Low 레벨의 전류 계수, IR -rat는 정격 전류, VH는 High 레벨의 설정 전압, T는 샘플링 주기, C는 캐패시턴스, N은 Low 레벨 시의 정수이다.
제2 전환 전압 Vc2는,
[수 4]
Figure pct00005
에 의해 얻어진다.
또한, VREF는 High 레벨의 설정 전압 VH 또는 Low 레벨의 설정 전압 VL, Vc1은 제1 전환 전압, IC-REF는 지령 전류, Aｖ, β3은 지령 전압 VREF에 대한 추종 특성을 정하는 계수, T는 샘플링 주기, C는 캐패시턴스이다.
mode 2의 정전류 제어의 지령 전류는, mode 1의 정전류 제어에 있어서의 지령 전류에 계수 β2를 곱한 값으로서, mode 1에 있어서의 지령 전류 IC-REF로부터 감소한 지령 전류 β2·IC-REF를 이용한다.
계수 β2는,
[수 5]
Figure pct00006
에 의해 얻어진다.
또한, VREF는 High 레벨의 설정 전압 VH 또는 Low 레벨의 설정 전압 VL, Aｖ 및 β3은 지령 전압 VREF에 대한 추종 특성을 정하는 계수, Vc2는 제2 전환 전압, IC-REF는 지령 전류이다.
(제어 형태)
본 발명의 전원 장치의 제어의 한 형태는, PI 제어를 이용하지 않는 다상 인터리브의 쌍방향 강압 초퍼 회로에 의한 2 레벨 데드비트 제어이다.
인터리브 방식에서는, 상수 n을 다상으로 하는 것에 의해, 스위칭 주파수를 구동 스위칭 주파수의 n배로 해서 제어 응답을 n배로 할 수 있는 것 외에도, 평활 캐패시터를 구동 스위칭 주파수의 n배의 스위칭 주파수에 상당한 값을 채용하는 것에 의해 평활 캐패시터의 양의 대폭적인 저감이 기대된다.
일반적으로, 직류 신호를 검출하는 검출기는 저속 응답인데 반해, 교류 신호를 검출하는 교류 변류기는 고속 응답이 가능한 것으로 인해, 본 발명의 전원 장치의 제어에 있어서 제어 전류로서 캐패시턴스 전류를 이용하는 형태에 의하면, 캐패시턴스 전류의 교류 신호를 고속 검출함으로써, 그 밖의 교류분을 포함하는 직류 신호를 비교적 저속으로 검출해도 데드비트 제어의 고속 응답이 가능하다.
또, 본 발명의 형태에 의하면, 정전류 제어를 행하는 것에 의해, 스텝 응답의 오버 슈트나 언더 슈트를 억제할 수가 있다.
또, 본 발명의 형태에 의하면, 제어 전류는 각 상의 인덕턴스 전류의 합성 전류인 것으로 인해, 제어 전류인 피드백 신호를 검출하는 검출부의 갯수를 감소시킬 수가 있다.
또한, LC 초퍼 회로에 있어서, 인버터를 이용하여 전단(前段)의 직류 전압을 교류 전압으로 변환하는 것에 의해 RF 전력을 제어하는 증폭기로서, A급∼E급 증폭기가 알려져 있다. 이들 증폭기 중, A급∼C급 증폭기는 드롭퍼 방식에 의해 RF 전력을 제어하고 있기 때문에, RF 전력의 변환 효율은 30%∼50% 정도이다. 한편, D급 증폭기 및 E급 증폭기는 스위칭 방식을 이용하여 전단의 직류 전압을 가변시켜 RF 전력을 제어하고 있기 때문에, 대표적인 13.56㎒의 고주파에서는, RF 전력의 변환 효율은 90%∼93%의 고효율이 얻어진다.
따라서, 본 발명의 전원 장치의 다상 인터리브에 의한 데드비트 제어에 있어서는, 스위칭 제어를 적용할 수 있는 증폭기로서 D급 증폭기 및 E급 증폭기가 적합하다.
도 1은 본 발명의 전원 장치의 개략 구성예를 설명하기 위한 도면이다.
도 2는 본 발명의 전원 장치의 제어에 있어서 위상 전류인 경우의 펄스폭 ΔT(k)의 예를 나타내는 도면이다.
도 3은 본 발명의 전원 장치의 인덕턴스 전류 제어의 예를 설명하기 위한 도면이다.
도 4는 본 발명의 전원 장치의 캐패시턴스 전류 제어의 예를 설명하기 위한 도면이다.
도 5는 본 발명의 전원 장치의 인덕턴스 전류 제어 및 캐패시턴스 전류 제어의 예를 설명하기 위한 도면이다.
도 6은 본 발명의 전원 장치의 인덕턴스 전류 제어 및 캐패시턴스 전류 제어의 한 형태를 설명하기 위한 도면이다.
도 7은 본 발명의 전원 장치의 인덕턴스 전류 제어 및 캐패시턴스 전류 제어의 한 형태를 설명하기 위한 도면이다.
도 8은 본 발명의 전원 장치의 인덕턴스 전류 제어 및 캐패시턴스 전류 제어의 예를 설명하기 위한 도면이다.
도 9는 mode 1∼mode 3에 의한 출력 전압의 지정 전압으로의 정정(整定)을 설명하기 위한 플로차트이다.
도 10은 본 발명의 전원 장치의 초퍼 회로예를 설명하기 위한 도면이다.
도 11은 본 발명의 전원 장치의 LCR 회로를 설명하기 위한 도면이다.
도 12는 본 발명의 전원 장치의 LCR 회로의 등가 회로를 설명하기 위한 도면이다.
도 13은 정전압 제어의 일차계 전달 함수를 설명하기 위한 도면이다.
도 14는 정전압 제어의 이차계 전달 함수를 설명하기 위한 도면이다.
도 15는 본 발명의 전원 장치를 적용한 RF 제너레이터의 제어예를 설명하기 위한 도면이다.
도 16은 본 발명의 전원 장치를 적용한 RF 제너레이터의 제어예를 설명하기 위한 플로차트이다.
도 17은 본 발명의 전원 장치를 적용한 장치의 High/Low 제어예를 설명하기 위한 플로차트이다.
도 18은 본 발명의 전원 장치를 적용한 직류 전원 장치 및 교류 전원 장치의 제어예를 설명하기 위한 도면이다.
도 19는 출력 전압 ｖo를 피드백하는 정전압 제어를 설명하기 위한 도면이다.
본 발명의 전원 장치, 및 전원 장치의 제어 방법에 대해서 도 1∼도 18을 이용하여 설명한다. 이하, 도 1을 이용하여 본 발명의 전원 장치의 개략 구성예를 설명하고, 도 2∼도 9를 이용하여 본 발명의 전원 장치의 제어예를 설명한다. 도 10∼도 12를 이용하여 본 발명의 펄스폭 ΔT(k)의 도출에 대해서 설명하고, 도 13, 도 14를 이용하여 지령값에 대한 추종성을 설명하고, 도 15∼도 18을 이용하여 본 발명의 전원 장치의 적용예를 설명한다.
(본 발명의 전원 장치의 개략 구성)
본 발명의 전원 장치의 개략 구성에 대해서 도 1을 이용하여 설명한다. 본 발명의 전원 장치(1)는, 입력 전압 Vin을 입력으로 하고, 출력 전압 ｖo 및 부하 전류 iR을 출력하는 LC 초퍼 회로(2), LC 초퍼 회로(2)의 스위칭 소자의 온/오프 동작을 제어하는 스위칭 신호를 생성하는 스위칭 신호 생성부(5), LC 초퍼 회로(2) 및 부하로부터의 피드백 신호를 입력해서 펄스폭 ΔT(k)를 연산하고, 연산한 펄스폭 ΔT(k)를 스위칭 신호 생성부(5)에 출력하는 제어부(6)를 구비한다.
LC 초퍼 회로(2)는, 인덕턴스 L과 캐패시턴스 C의 직병렬 접속으로 구성되는 LC 회로(4)와, 입력 전압 Vin을 다상으로 스위칭 제어해서 형성한 인덕턴스 전류 iL을 LC 회로(4)에 공급하는 스위칭 회로(3)에 의해 구성된다.
제어부(6)는, 스위칭 회로(3)의 스위칭 소자의 온/오프 동작을 제어하는 스위칭 신호의 펄스폭 ΔT(k)를 연산한다. 펄스폭 ΔT(k)는 스위칭의 1주기내에 있어서, 스위칭 소자의 온 상태의 시간폭을 정하고, 펄스폭 ΔT(k)의 장단(長短)에 의해 LC 회로(4)를 거쳐 부하에 공급하는 전력을 제어한다. 예를 들면, 스위칭 주기의 시간폭을 T로 한 경우에는, 시간폭 T에 대한 펄스폭 ΔT(k)는 듀티비로서 표시된다.
제어부(6)는, 샘플링 주기 (k+1)번째의 출력이 목표값과 동일해지도록 펄스폭 ΔT(k)를 샘플링 주기마다 연산하고, 구한 펄스폭 ΔT(k)에 의해 스위칭 동작을 제어하는 데드비트 제어를 행한다. 제어부(6)는, 데드비트 제어에 있어서, LC 초퍼 회로(2)중의 상 전류를 합성해서 얻어지는 합성 전류를 포함하는 제어 전류에 기초하여 소정 주기로 정전류 제어를 행하고, LC 초퍼 회로(2)의 스위칭 회로(3)의 스위칭 소자(도시하고 있지 않다)를 구동하는 스위칭 신호의 펄스폭 ΔT(k)의 연산을 샘플링 주기 T마다 행한다.
제어부(6)는, 합성 전류를 포함하는 제어 전류의 정전류 제어에 의해 연산된 펄스폭 ΔT(k)를 각 상 전류의 펄스폭 ΔT(k)로 한다. 제어 전류를 정전류 제어하는 것에 의해, 스텝 응답에 있어서 출력 전압의 이차 진동 전압을 억제한다.
본 발명의 스위칭 신호 생성부(5)는 제어부(6)가 연산한 펄스폭 ΔT(k)를 각 상 전류의 펄스폭 ΔT(k)로 해서 각 상의 스위칭 신호를 생성한다. 펄스폭 ΔT(k)의 연산에 있어서, 상 전류를 합성해서 얻어지는 합성 전류를 포함하는 제어 전류에 기초하여 펄스폭 ΔT(k)를 연산한다. 이 연산에 있어서, 제어 전류는 상 전류의 합성 전류에 기초하는 것이기 때문에, 각 상의 펄스폭 ΔT(k)의 겹침에 의한 제한을 없앨 수 있고, 각 상의 펄스폭 ΔT가 서로 겹치는 것을 허용한 펄스폭 ΔT(k)를 구할 수가 있다.
도 2는, 3상의 위상 전류인 경우의 펄스폭 ΔT(k)의 예에 대해서 나타내고 있다. 도 2a는 스위칭의 1주기의 시간폭 T에 대해서 펄스폭 ΔT(k)가, 3상의 위상 전류중 3개의 위상 전류의 펄스폭 ΔT(k)에 겹침이 있는 예를 나타내고 있다. 도 2b는 스위칭의 1주기의 시간폭 T에 대해서 펄스폭 ΔT(k)가, 3상의 위상 전류중 2개의 위상 전류의 펄스폭 ΔT(k)에 겹침이 있는 예를 나타내고 있다. 도 2c는 3상의 위상 전류에 대해서 위상 전류의 펄스폭 ΔT(k)에 겹침이 없는 예를 나타내고 있다.
n상의 다상 인터리브에 의해 스위칭 회로(3)를 스위칭 동작시키는 경우에는, LC 초퍼 회로(2)에 있어서, n개의 인덕턴스 L(L1∼Ln)에는 각각 인덕턴스 전류 iL1∼iLn이 흐른다. 제어부(6)는, 이들 인덕턴스 전류 iL1∼iLn인 각 상 전류를 합성한 합성 전류 iL을 포함하는 전류를 제어 전류로서 입력한다.
제어 전류는, 각 상 전류의 인덕턴스 전류를 합성한 합성 전류 iL 외에도, 합성 전류 iL로부터 부하 전류 iR을 감산한 캐패시턴스 전류 ic를 이용해도 좋다.
(정전류 제어)
제어부(6)에 의한 정전류 제어는 복수의 제어 형태를 구비한다. 제어 형태로서, 인덕턴스 전류 제어의 제어 형태, 캐패시턴스 전류 제어의 제어 형태, 및 인덕턴스 전류 제어와 캐패시턴스 전류 제어를 조합한 제어 형태가 있다.
이하, 도 3∼도 8을 이용하여 정전류 제어의 복수의 제어 형태, 및 각 제어 형태에 있어서의 펄스폭 ΔT(k)에 대해서 설명한다.
(정전류 제어의 제어 형태 및 펄스폭 ΔT(k))
도 1의 LC 초퍼 회로(2)에 부하(7)를 접속해서 구성되는 LCR 회로에 있어서, LC 초퍼 회로중의 인덕턴스 L의 인덕턴스 전류 iL, 혹은 캐패시턴스 C의 캐패시턴스 전류 ic를 제어 전류로 해서 정전류 제어를 행한다. 인덕턴스 전류 iL(t), 캐패시턴스 전류 ic(t), 및 출력 전압 ｖo(t)는 각각 아래 식(2)로 표시된다.
[수 6]
Figure pct00007
다상 인터리브에 있어서는, 상기 식(2)의 인덕턴스 전류 iL(t)는, LC 초퍼 회로가 포함하는 n개의 인덕턴스 L(L1∼Ln)의 각 상의 인덕턴스 전류 iL1∼iLn을 합성한 합성 전류이다. 인덕턴스 전류 iL(t)와 캐패시턴스 전류 ic 사이에는 iL(t)=ic(t)+iR(t)의 관계가 있다. 또한, iR(t)는 부하 R의 부하 전류이다.
다상 인터리브 제어에 있어서, 일예인 3상 인터리브 제어에서는, 상기한 인덕턴스 전류 및 캐패시턴스 전류를 제어 전류로 해서 정전류 제어를 행할 때의 펄스폭 ΔT(k)는 아래 식(3)으로 표시된다.
[수 7]
Figure pct00008
또한, Vin(k)는 입력 전압, ｖo(k)는 출력 전압, iL(k)는 각 상의 인덕턴스 전류의 합성 전류, iR(k)는 부하 전류, L은 LC 회로의 인덕턴스, C는 LC 회로의 캐패시턴스, T는 샘플링 주기이다.
정전류 제어는, 인덕턴스 전류를 제어 전류로 하는 인덕턴스 전류의 정전류 제어, 혹은, 캐패시턴스 전류를 제어 전류로 하는 캐패시턴스 전류의 정전류 제어로 할 수가 있다.
이하, 인덕턴스 전류의 정전류 제어의 제어 형태, 캐패시턴스 전류의 정전류 제어의 제어 형태, 및 인덕턴스 전류의 정전류 제어와 캐패시턴스 전류의 정전류 제어를 조합한 제어 형태의 각 제어 형태에 대해서 설명한다. 여기에서는, 다상 인터리브 제어에 있어서 3상 인터리브 제어를 예로 해서 설명한다.
(인덕턴스 전류의 정전류 제어의 제어 형태)
도 3은, 제어부에 의한 인덕턴스 전류 제어의 제어 형태의 개략을 설명하기 위한 도면이고, 도 3a, 도 3b는 제어 형태의 개략 구성을 나타내고, 도 3c는 지령 전압 VREF의 예를 나타내고, 도 3d는 출력 전압 vo의 예를 나타내고 있다.
도 3은, 인덕턴스 전류의 정전류 제어에 대한 2개의 구성예에 대해서, 3상 인터리브 제어를 예로 해서 나타내고 있다. 인덕턴스 전류의 정전류 제어는, 인덕턴스 전류가 정격 전류값 혹은 정격 전류값에 소정 계수를 곱한 값과의 차분이 영으로 되도록 전류 제어를 행한다.
도 3a의 구성에서는, 3상 인터리브 제어에 있어서 인덕턴스 전류의 정전류 제어의 제어 형태에 있어서, 아래 식(4)로 표시되는 펄스폭 ΔT(k)를 이용하고, 피드백된 캐패시턴스 전류 ic(k) 및 출력 전압 ｖo(k)를 이용하여, 출력 전압 ｖo(k)가 지령 전압 VREF로 되도록 스텝 응답을 제어한다.
[수 8]
Figure pct00009
도 3b의 구성에서는, 3상 인터리브 제어에 있어서 인덕턴스 전류의 정전류 제어의 제어 형태에 있어서, 아래 식(5)로 표시되는 펄스폭 ΔT(k)를 이용하고, 피드백된 캐패시턴스 전류 ic(k)를 이용하여, 출력 전압 ｖo(k)가 지령 전압 VREF로 되도록 스텝 응답의 제어를 행한다. 또한, 이 구성에서는, 계수 Aｖ를 Aｖ=3T/L로 설정하는 것에 의해, 출력 전압 ｖo(k)의 피드백을 불필요하게 하고, 캐패시턴스 전류 ic(k)만을 검출해서 피드백하는 것만으로 펄스폭 ΔT(k)를 정할 수가 있다.
[수 9]
Figure pct00010
도 3c에 나타내는 지령 전압 VREF는, H/L의 2 레벨 제어에 있어서, High 레벨의 VH와 Low 레벨의 VL의 2 레벨의 지령 전압의 예를 나타내고, 도 3d에 나타내는 출력 전압 ｖo는, 2 레벨의 스텝 응답예를 나타내고 있다.
또한, 도 3c, 도 3d에 나타내는 전압 파형은 설명을 위해 모식적으로 나타내는 것으로서, 실제의 전압 파형을 나타내는 것은 아니다.
(캐패시턴스 전류의 정전류 제어의 제어 형태)
도 4는, 제어부에 의한 캐패시턴스 전류 제어에 대해서, 3상 인터리브 제어를 예로 한 개략을 설명하기 위한 도면이고, 도 4a는 개략 구성을 나타내고, 도 4b는 캐패시턴스 전류의 지령 전류 IC-REF의 예를 나타내고, 도 4c는 캐패시턴스 전류 ic를 나타내고 있다.
도 4a의 구성에서는, 3상 인터리브 제어에 있어서 캐패시턴스 전류의 정전류 제어의 제어 형태에 있어서, 아래 식(6)으로 표시되는 펄스폭 ΔT(k)를 이용하고, 피드백된 캐패시턴스 전류 ic(k) 및 출력 전압 ｖo(k)를 이용하여, 캐패시턴스 지령 전류 IC-REF로 되도록 스텝 응답을 제어한다.
[수 10]
Figure pct00011
도 4c에 나타내는 캐패시턴스 전류의 지령 전류 IC-REF는, H/L의 2 레벨 제어에 있어서, High 레벨의 VH에 대응하는 IC- REFH와, Low 레벨의 VL에 대응하는 IC- REFL의 2 레벨의 지령 전류의 예를 나타내고, 도 4c에 나타내는 캐패시턴스 전류 ic는, 2 레벨의 스텝 응답예를 나타내고 있다.
또한, 도 4b, 도 4c에 나타내는 전압 파형은 설명을 위해 모식적으로 나타내는 것으로서, 실제의 전압 파형을 나타내는 것은 아니다.
(인덕턴스 전류의 정전류 제어와 캐패시턴스 전류의 정전류 제어를 조합한 제어 형태)
본 발명의 정전류 제어는, 상기한 인덕턴스 전류의 정전류 제어의 제어 형태, 및 캐패시턴스 전류의 정전류 제어의 제어 형태 외에, 캐패시턴스 전류의 정전류 제어와, 그 후에 행하는 인덕턴스 전류의 정전류 제어의 다단계의 정전류 제어에 의해 스텝 응답을 제어하는 제어 형태를 구비한다.
이 다단계의 제어 형태는, 캐패시턴스 전류의 정전류 제어 후에 인덕턴스 전류의 정전류 제어를 행하는 제1 제어 형태 외에, 캐패시턴스 전류의 정전류 제어를 2 단계로 행하고, 그 후에 인덕턴스 전류의 정전류 제어를 행하는 제2 제어 형태를 구비한다.
도 5∼도 7은 인덕턴스 전류의 정전류 제어와 캐패시턴스 전류의 정전류 제어의 조합의 제어 양태를 설명하기 위한 도면이고, 도 5a는 제어부의 개략을 나타내고, 도 5b는 지령 전압 VREF를 나타내고 있다.
캐패시턴스 전류의 정전류 제어와 인덕턴스 전류의 정전류 제어의 조합의 제어 형태에 있어서, 도 6a, 도 6b는 제1 제어 형태에 있어서, 지령 전류 IC-REF와 출력 전압 ｖo를 나타내고, 도 7a, 도 7b는 제2 제어 형태에 있어서, 캐패시턴스 전류의 정전류 제어를 mode 1 및 mode 2의 2 단계로 행하고, 그 후에 인덕턴스 전류의 정전류 제어를 mode 3에서 행할 때의 각각 지령 전류 IC-REF와 출력 전압 ｖo를 나타내고 있다.
(제1 제어 형태)
캐패시턴스 전류의 정전류 제어와 인덕턴스 전류의 정전류 제어의 조합의 제어 형태에 있어서, 제1 제어 형태에서는, 제1단째의 캐패시턴스 전류의 정전류 제어를 행하고, 출력 전압 ｖo가 전환 전압 Vc에 도달한 시점에서, 제2단째의 인덕턴스 전류의 정전류 제어로 전환하고, 지령 전압 VREF를 향해 정전류 제어를 행한다.
제1단째의 캐패시턴스 전류의 정전류 제어에서는 상기한 캐패시턴스 전류의 정전류 제어에 의한 펄스폭 ΔT(k)를 이용하고, 제2단째의 인덕턴스 전류의 정전류 제어에서는 상기한 인덕턴스 전류의 정전류 제어에 의한 펄스폭 ΔT(k)를 이용한다.
만일, 스텝 응답의 전구간을 인덕턴스 전류의 정전류 제어한 경우에는 과대 전류의 발생이 상정된다. 이 과대 전류를 피하기 위해서, 캐패시턴스 전류의 정전류 제어를 조합한다.
캐패시턴스 전류의 정전류 제어와 인덕턴스 전류의 정전류 제어를 조합하여 행하는 제어 형태는, 인덕턴스 전류의 정전류 제어에서 상정되는 과대 전류의 발생을 피한다. 제1단째에서 캐패시턴스 전류의 정전류 제어를 행하는 것에 의해 과대 전류의 발생을 억제하고, 과대 전류의 발생 우려가 없어진 후, 제2단째에 있어서 캐패시턴스 전류의 정전류 제어로부터 인덕턴스 전류의 정전류 제어로 전환해서, 출력 전압 ｖo를 목표값의 제어 지령 전압 VREF를 향해 제어한다.
제1단째의 캐패시턴스 전류의 정전류 제어를 제2단째의 인덕턴스 전류의 정전류 제어로 전환할 때의 전환 전압 Vc는, 캐패시턴스 전류의 정전류 제어에 있어서, 인덕턴스에 보유된 전류 에너지에 의해 출력 전압이 목표값을 지나가지 않도록 전환하기 위한 전압이다.
도 6에 나타내는 제어 형태는, 캐패시턴스 전류 제어에 계속해서 인덕턴스 전류 제어를 행하는 양태를 나타내고 있다. 도 6b에 나타내는 전압 파형에 있어서, 얇은 실선으로 나타낸 전압 V1은 전구간을 인덕턴스 전류의 정전류 제어에 의해 제어한 경우의 스텝 응답을 나타내고, 진한 실선으로 나타낸 전압은 캐패시턴스 전류의 정전류 제어와 인덕턴스 전류의 정전류 제어를 조합한 제어 형태의 스텝 응답을 나타내고, 캐패시턴스 전류 제어시의 전압 V2와 인덕턴스 전류 제어시의 전압 V3을 포함한다.
캐패시턴스 전류 제어에서는, 도 6a에 나타내는 지령 전류 IC-REF에 기초하여, 과대 전류의 발생을 억제하면서 출력 전압 ｖo를 목표값을 향해 정전류 제어를 행하고, 출력 전압 ｖo가 목표값을 지나지 않도록 설정한 전환 전압 Vc에 도달한 시점에서 인덕턴스 전류의 정전류 제어로 전환한다. 캐패시턴스 전류 제어시의 전압을 전압 V2로 나타내고 있다. 그 후, 인덕턴스 전류의 정전류 제어에 의해 지령 전압 VREF로 제어한다. 인덕턴스 전류 제어시의 전압을 전압 V3으로 나타내고 있다.
(제2 제어 형태)
캐패시턴스 전류의 정전류 제어와 인덕턴스 전류의 정전류 제어의 조합의 제어 형태에 있어서, 제2 제어 형태에서는, 캐패시턴스 전류의 정전류 제어를 2단계로 행한 후, 인덕턴스 전류의 정전류 제어를 행한다.
도 7에 나타내는 제어 형태는, 캐패시턴스 전류 제어의 정전류 제어에 계속해서 인덕턴스 전류의 정전류 제어를 행하는, 2 단계에 의한 형태를 나타내고 있다. 도 7a는, 캐패시턴스 전류의 정전류 제어에 있어서의 지령 전류 IC-REF를 나타내고, 도 7b는 출력 전압 ｖo의 전압 파형을 나타내고 있다. 도 7b에 나타내는 전압 파형에 있어서, 얇은 실선으로 나타낸 전압 V1은 전구간을 인덕턴스 전류의 정전류 제어를 행한 경우의 스텝 응답을 나타내고 있다. 진한 실선으로 나타낸 전압은 캐패시턴스 전류의 정전류 제어와 인덕턴스 전류의 정전류 제어를 조합한 양태에 있어서, 제1단째의 캐패시턴스 전류의 정전류 제어시의 전압 V2a, 제2단째의 캐패시턴스 전류의 정전류 제어시의 전압 V2b, 및 인덕턴스 전류 제어시의 전압 V3b에 의한 스텝 응답을 나타내고 있다. 또한, 도 7b에서는, 인덕턴스 전류의 정전류 제어시에 있어서, 전압 V1과 전압 V3b는 거의 겹친 상태로 나타내어져 있다.
제1단째의 캐패시턴스 전류의 정전류 제어에서는, 도 7a에 나타내는 지령 전류 IC-REF에 기초하여, 과대 전류의 발생을 억제하면서 출력 전압 ｖo를 목표값을 향해 정전류 제어를 행하고, 출력 전압 ｖo가 목표값을 지나지 않도록 설정한 전환 전압 Vc1에 도달한 시점에서 제2단째의 캐패시턴스 전류의 정전류 제어로 전환한다. 제1단째의 캐패시턴스 전류의 정전류 제어의 전압을 전압 V2a로 나타내고, 제2단째의 캐패시턴스 전류의 정전류 제어의 전압을 전압 V2b로 나타내고 있다.
제2단째의 캐패시턴스 전류의 정전류 제어에 있어서, 출력 전압 ｖo가 전환 전압 Vc2에 도달한 시점에 있어서 인덕턴스 전류의 정전류 제어로 전환한다. 제2단째의 캐패시턴스 전류의 정전류 제어시의 전압을 전압 V2b로 나타내고 있다.
그 후, 인덕턴스 전류의 정전류 제어에 의해 지령 전압 VREF로 제어한다. 인덕턴스 전류의 정전류 제어시의 전압을 전압 V3b로 나타내고 있다.
제2단째의 캐패시턴스 전류의 정전류 제어는, 제1단째의 캐패시턴스 전류의 정전류 제어와 인덕턴스 전류의 정전류 제어 사이를 연결하는 정전류 제어이고, 정전류 제어의 전환시에 있어서의 전압의 어긋남을 해소해서, 캐패시턴스 전류의 정전류 제어로부터 전환해서 인덕턴스 전류의 정전류 제어를 개시하는 시점의 전압을, 임시로 캐패시턴스 전류 제어를 행하는 일없이, 전구간을 인덕턴스 전류의 정전류 제어만으로 행했 때의 전압과 일치시킨다. 따라서, 제2단째의 캐패시턴스 전류의 정전류 제어로부터 인덕턴스 전류의 정전류 제어로의 전환 전압 Vc2는, 인덕턴스 전류의 정전류 제어만으로 얻어지는 전압의 전환 시점에서의 전압에 상당한다.
상기한 제1단째의 캐패시턴스 전류의 정전류 제어, 제2단째의 캐패시턴스 전류의 정전류 제어, 및 인덕턴스 전류의 정전류 제어는, 이후에서 설명하는 mode 1, mode 2의 캐패시턴스 전류의 정전류 제어, 및 mode 3의 인덕턴스 전류의 정전류 제어에 상당한다. 또한, 도 6, 도 7에 나타내는 지령 전류 및 전압의 파형은 설명을 위해 모식적으로 나타내는 것으로서, 실제의 파형을 나타내는 것은 아니다.
표 2는, 인덕턴스 전류의 정전류 제어와, 캐패시턴스 전류의 정전류 제어의 지령 신호 및 입력 신호의 관계를 나타내고 있다.
Figure pct00012
다음에, 한 스텝 응답에 있어서, mode 1, mode 2 및 mode 3의 각 모드에 의해 행하는 정전류 제어의 제어 형태를 설명한다. 도 8은 mode 1, mode 2 및 mode 3의 각 제어 형태를 설명하기 위한 도면이다. 도 8a는 mode 1의 제어 형태를 나타내고, 도 8b는 mode 2의 제어 형태를 나타내고, 도 8c는 mode 3의 제어 형태를 나타내고 있다. 이하에서는, 다상 인터리브 제어로서 3상 인터리브 제어를 예로 해서 설명한다.
이 정전류 제어에서는, mode 1과 mode 2의 2단계의 캐패시턴스 전류의 정전류 제어와, 그 후에 행하는 mode 3의 인덕턴스 전류의 정전류 제어에 의한 다단계의 정전류 제어에 의해 스텝 응답을 행한다.
mode 1：
mode 1의 정전류 제어는 2단계로 행하는 캐패시턴스 전류의 정전류 제어의 제1단째이다. 이 mode 1의 정전류 제어에서는, 인덕턴스에 보유된 전류 에너지에 의해, 출력 전압이 목표값을 지나가지 않도록 하는 모드이다. 제1단째의 mode 1에서는 다음의 제2단째의 mode 2로 전환하기 위한 전압 Vc1을 미리 설정해 두고, 출력 전압 ｖo가 전환 전압 Vc1에 도달한 시점에서 mode 1을 종료하고, mode 2로 이행한다.
3상 인터리브 제어의 mode 1의 펄스폭 ΔT(k)는,
[수 11]
Figure pct00013
로 표시된다.
도 8a는 mode 1의 캐패시턴스 전류의 정전류 제어의 제어 형태를 설명하기 위한 도면이다. 제어부는, 입력 전압 Vin을 입력함과 동시에, 캐패시턴스 전류 ic(k) 및 출력 전압 ｖo(k)를 피드백하고, 캐패시턴스 전류의 지령 전류 IC-REF를 향해 정전류 제어를 행한다.
mode 2：
mode 2의 정전류 제어는 2단계로 행하는 캐패시턴스 전류의 정전류 제어의 제2단째이다. 이 mode 2의 정전류 제어에서는, mode 1의 캐패시턴스 전류의 정전류 제어에 의해 도달한 출력 전압 ｖo를, mode 3의 인덕턴스 전류의 정전류 제어를 개시할 때의 초기 전압으로 이행시키는 이행 모드(Transfer mode)이다.
캐패시턴스 전류의 정전류 제어는, 과대 전류를 억제한다고 하는 기능을 가지지만, 출력 전압을 목표값으로 향하게 하는 기능을 가지고 있지 않기 때문에, 출력 전압이 목표값을 지나가지 않도록 제어할 필요가 있다. 캐패시턴스 전류의 정전류 제어를 행한 후, 인덕턴스 전류의 정전류 제어로 전환해서 출력 전압이 목표값을 지나가지 않도록 제어하려고 했을 때, 전환시의 출력 전압 ｖo는, 스텝 응답의 전구간을 인덕턴스 전류로 정전류 제어한 경우의 출력 전압 ｖo와는 다른 전압으로 되어, 갭이 생긴다.
이와 같이, 캐패시턴스 전류의 정전류 제어를 행한 후에, 인덕턴스 전류의 정전류 제어로 전환하는 제어 형태에서는, 인덕턴스 전류의 정전류 제어로 전환했을 때의 전압과 스텝 응답의 전구간을 인덕턴스 전류로 정전류 제어한 경우의 출력 사이에 갭이 발생하기 때문에, 전환 후의 인덕턴스 전류의 정전류 제어는, 전구간을 인덕턴스 전류로 정전류 제어한 경우의 출력 전압과는 다른 전압으로부터 제어를 개시하게 된다.
캐패시턴스 전류의 정전류 제어를 mode 1과 mode 2의 2단계로 행하는 양태는, 상기한 전환시의 전압의 차이를 해소한다. 이 제어 형태는, 캐패시턴스 전류의 정전류 제어를 mode 1과 mode 2의 2단계로 하고, mode 1의 정전류 제어에서 발생한 출력 전압의 어긋남을 mode 2에서 해소해서, mode 3의 인덕턴스 전류의 정전류 제어를 개시할 때의 전압값을, 스텝 응답의 전구간을 인덕턴스 전류로 정전류 제어한 경우의 출력 전압에 맞춘다. 이것에 의해, mode 3의 인덕턴스 전류의 정전류 제어에서 개시하는 출력 전압을, 임시로 스텝 응답의 전구간을 인덕턴스 전류로 정전류 제어한 경우의 출력 전압으로부터 개시할 수가 있다.
따라서, mode 2의 구간은 mode 2의 최종값이 mode 3의 소정값으로 되도록 조정하는 이행 구간이며, mode 2의 초기값을 mode 1의 최종값 Vc1로 하고, mode 2의 최종값이 mode 3에서 요구되는 초기값 Vc2로 되도록 정전류 제어를 행한다.
3상 인터리브 제어의 mode 2의 펄스폭 ΔT(k)는,
[수 12]
Figure pct00014
로 표시된다.
도 8b는 mode 2의 캐패시턴스 전류의 정전류 제어의 제어 형태를 설명하기 위한 도면이다. 제어부는, 캐패시턴스 전류의 지령 전류 β2·IC-REF를 향해 정전류 제어를 행한다. β2는, mode 2에 있어서의 지령 전류를 설정하는 계수이다.
mode 3：
mode 3에서는 인덕턴스 전류의 정전류 제어에 의해, 출력 전압 ｖo가 목표값을 지나가지 않도록 제어한다. High/Low의 2 레벨 제어인 경우에는, 각각의 목표값 VH, VL을 지나가지 않도록 정전류 제어를 행한다.
3상 인터리브 제어의 mode 3의 펄스폭 ΔT(k)는,
[수 13]
Figure pct00015
로 표시되고, 또, Aｖ=3T/L로 설정한 경우에는,
[수 14]
Figure pct00016
으로 표시된다.
도 8c는 mode 3의 인덕턴스 전류의 정전류 제어의 제어 형태를 설명하기 위한 도면이다. 제어부는, 캐패시턴스 전류 ic(k) 및 출력 전압 ｖo(k)를 피드백해서, 혹은, 캐패시턴스 전류 ic(k)를 피드백해서, 출력 전압을 지령 전압 VREF를 향해 정전류 제어를 행한다. β3은, 출력 전압을 지령 전압 VREF에 안정되게 추종시키기 위해서 설정하는 계수이다.
이하의 표 3은 mode 1∼mode 3의 각 정전류 제어에 있어서의 신호 관계를 나타내고 있다.
Figure pct00017
(지령 전압으로의 정정(整定))
다음에, 상기한 mode 1∼mode 3의 공정에 의한 지령 전압으로의 정정 공정에 대해서, 도 9의 플로차트를 이용하여 설명한다. 도 9의 플로차트에서는 각 공정을 P1∼P14의 부호를 붙여 나타내고 있다.
처음에, 지령 전압 VREF, 지령 전류 IC-REF, 정격 출력 전류 IR -rat, 정전류 계수αH, αL을 설정한다. 또한, High/Low의 2 레벨 펄스 전력 제어인 경우에는, High 레벨의 지령 전압을 VH로 하고, Low 레벨의 지령 전압을 VL로 한다. 또, αH는 High/Low의 2 레벨 펄스 전력 제어의 High 레벨의 정전류 계수이고, αL은 High/Low의 2 레벨 펄스 전력 제어의 Low 레벨의 정전류 계수이다(P1).
mode 1로부터 mode 2로의 전환 전압 Vc1, 및 mode 2로부터 mode 3으로의 전환 전압 Vc2를 산출한다. 전환 전압 Vc1 및 Vc2의 전압의 산출은, 이후에서 설명하는 식(34), 식(39)를 이용하여 행한다(P2).
(mode 1의 공정：P3∼P6)
처음에 mode 1의 공정에 의해 캐패시턴스 전류의 정전류 제어를 행한다.
iC(k), ｖo(k)를 검출하고(P3), mode 1의 펄스폭 ΔT(k)를 산출한다. mode 1의 펄스폭 ΔT(k)의 산출은 식(7)(식(24))을 이용하여 행한다. 또한, 이후에서 설명하는 식(24)는 식(7)과 동일한 산출식이다(P4). P4에서 산출한 펄스폭 ΔT(k)에 기초하여, LC 초퍼 회로의 스위칭 동작을 제어해서, 캐패시턴스 전류의 정전류 제어를 행하고, 출력 전압 ｖo(k)를 검출한다(P5).
검출한 출력 전류 ｖo(k)가 P2에서 산출한 전환 전압 Vc1에 도달했는지 여부를 판정한다(P6). 출력 전류 ｖo(k)가 전환 전압 Vc1에 도달해 있지 않은 경우에는, P3∼P5의 공정을 반복하고, 출력 전류 ｖo(k)가 전환 전압 Vc1에 도달한 경우에는, 다음의 mode 2의 공정으로 이행한다.
(mode 2의 공정：P7∼P10)
mode 2의 공정에 의해 캐패시턴스 전류의 정전류 제어를 행한다.
iC(k), ｖo(k)를 검출하고(P7), mode 2의 펄스폭 ΔT(k)를 산출한다. mode 2의 펄스폭 ΔT(k)의 산출은 식(8)(식(25))을 이용하여 행한다. 또한, 이후에서 설명하는 식(25)는 식(8)과 동일한 산출식이다(P8). P8에서 산출한 펄스폭 ΔT(k)에 기초하여, LC 초퍼 회로의 스위칭 동작을 제어해서, 캐패시턴스 전류의 정전류 제어를 행하고, 출력 전압 ｖo(k)를 검출한다(P9).
검출한 출력 전류 ｖo(k)가 P2에서 산출한 전환 전압 Vc2에 도달했는지 여부를 판정한다(P10). 출력 전류 ｖo(k)가 전환 전압 Vc2에 도달해 있지 않은 경우에는, P7∼P9의 공정을 반복하고, 출력 전류 ｖo(k)가 전환 전압 Vc2에 도달한 경우에는, 다음의 mode 3의 공정으로 이행한다.
(mode 3의 공정：P11∼P14)
mode 3의 공정에 의해 인덕턴스 전류의 정전류 제어를 행한다.
iC(k), ｖo(k)를 검출하고(P11), mode 3의 펄스폭 ΔT(k)를 산출한다. mode 3의 펄스폭 ΔT(k)의 산출은 식(9)(식(26), 식(27))을 이용하여 행한다. 또한, 이후에서 설명하는 식(26)은 식(9)와 동일한 산출식이다(P12). P12에서 산출한 펄스폭 ΔT(k)에 기초하여, LC 초퍼 회로의 스위칭 동작을 제어해서, 인덕턴스 전류의 정전류 제어를 행하고, 출력 전압 ｖo(k)를 검출한다(P13).
검출한 출력 전류 ｖo(k)가 P1에서 설정한 지령 전압 VREF에 도달했는지 여부를 판정한다(P14). 출력 전류 ｖo(k)가 지령 전압 VREF에 도달해 있지 않은 경우에는, P11∼P13의 공정을 반복하고, 출력 전류 ｖo(k)가 지령 전압 VREF에 도달한 경우에는, 지령 전압 VREF로의 정정을 종료한다. 다음의 지령 전압 VREF가 설정된 경우에는, 상기한 P1∼P14의 공정을 반복해서 출력 전류 ｖo를 지령 전압 VREF로 정정한다.
(펄스폭 ΔT(k)의 도출(도출 1∼도출 9))
도 10에 나타내는 LC 초퍼 회로의 구성예는, 다상 인터리브 방식에 의한 쌍방향 강압 초퍼 회로의 일예이다. 이 강압 초퍼 회로는 전부하로부터 무부하까지 고속 제어가 가능해지도록, 일반적인 강압 초퍼 회로에 이용되고 있는 다이오드 D1∼D3의 전류 다이오드를 가제어(可制御) 소자로 치환하고, 출력의 여분 에너지가 입력 측에 회생하고 있다.
여기에서는 다상 인터리브로서 3상 인터리브를 나타내고 있다. 3상 인터리브를 구성하는 3개의 스위칭 회로를 구비하고, 각각 스위칭 소자 Q1∼Q3과 다이오드 D1∼D3을 구비한다. 3상 인터리브의 각 상은, LC 회로(4)의 인덕턴스 L이 3개의 스위칭 회로의 각각의 인덕턴스 L에 대응하고, 각 인덕턴스 L의 인덕턴스 전류 iL1∼iL3은 인터리브의 각 상 전류이다. 다상 인터리브에 있어서, LC 회로(4)는 1개의 캐패시턴스 C를 구비하고, 캐패시턴스 C에는 인덕턴스 전류 iL1∼iL3의 합성 전류(iL1+iL2+iL3)로부터 부하 전류 iR을 감산한 전류가 흐른다.
이하, 펄스폭 ΔT(k)의 도출에 대해서 설명한다. 펄스폭 ΔT(k)의 도출에 있어서, 처음에 전단(前段) 공정을 설명한다. 전단 공정에서는, 다상 인터리브의 합성 전류를 제어 전류로 해서 피드백하는 정전류 제어(도출 공정 1)에 있어서, 다상 인터리브 방식의 쌍방향 강압 초퍼 회로, 및 펄스폭 ΔT(k)의 상태 방정식을 구하고(도출 공정 2, 3), 이 상태 방정식에 기초하여 펄스폭 ΔT(k)의 함수식(도출 공정 4)을 구한다.
다음에, 전단 공정에 있어서 제어 전류에 대해서 구한 펄스폭 ΔT(k)의 관계식을 이용하여, 인덕턴스 전류의 정전류 제어의 펄스폭 ΔT(k)의 도출(도출 공정 5), 및 캐패시턴스 전류의 정전류 제어의 펄스폭 ΔT(k)의 도출(도출 공정 6)을 설명한다.
그 후, mode 1과 mode 2의 2단계의 캐패시턴스 전류의 정전류 제어와, 그 후에 행하는 mode 3의 인덕턴스 전류의 정전류 제어의 다단계의 정전류 제어에 의해 스텝 응답을 행하는 제어 형태에 있어서, 각 mode 1, mode 2, mode 3의 펄스폭 ΔT(k)를 도출하는 도출 공정(도출 공정 7∼도출 공정 9)을 설명한다.
·도출 공정 1：
합성 전류를 제어 전류로 해서 피드백하는 정전류 제어의 제어 전류 및 출력 전압의 식을 도출한다. 도 11은 도 10의 회로의 등가 회로이며, 폐루프 자동 제어 응답의 영역에 있어서, 스위칭 주파수보다 충분히 긴 시간 대역의 등가 회로를 나타내고 있다.
도 11의 등가 회로에 있어서, 각 상의 상 전류 iL1, iL2, 및 iL3의 합성 전류(iL1+iL2+iL3=iL)를 전류원으로 표시하고, 3개의 스위칭 회로의 각각의 인덕턴스 L의 합성 인덕턴스를 (L/3)으로 표시하고 있다. 이 등가 회로에 있어서, 전류원으로부터 입력된 입력 전류(iL)에 의한 출력 전압 vo의 스텝 응답은,
[수 15]
Figure pct00018
로 표시된다.
식 (11)은, 출력 전압 ｖo의 스텝 응답은, 이차 진동 전압을 일으키는 일없이, (R·iL)을 향해 지수함수적으로 증가하는 것을 나타내고 있다.
인덕턴스 전류 iL의 합성 전류의 시간 함수 iL(t)를 아래 식(12)로 정의한다.
[수 16]
Figure pct00019
합성 전류(iL(t)), 캐패시턴스 전류 ic(t), 및 출력 전압 ｖo(t)는 각각 아래 식(13)으로 표시된다.
[수 17]
Figure pct00020
식(13)으로 표시되는 출력 전압 ｖo(t)는, 식(11)로 표시되는 출력 전압 ｖo(t)로부터 부하 저항 R이 삭제되고, 충분한 시간이 경과한 후 (t→∞)의 최종값은 지령 전압 VREF에 수렴하는 것을 나타내고 있다.
따라서, 식(12)로 표시되는 인덕턴스 전류 iL(t)의 합성 전류를 제어 전류로 해서 정전류 제어를 행하는 것에 의해, 이차 진동 전압을 발생시키는 일없이, 스텝 응답을 제어할 수가 있다.
또한, 식(13)으로 표시되는 출력 전압 ｖo(t)에 있어서, Aｖ는 출력 전압 vo(t)와 지령 전압 VREF와의 차분값(VREF－vo(t))에 곱하는 계수이고, β는 캐패시턴스 전류 ic(t)에 곱하는 계수이고, 지령 전압 VREF에 대한 추종 특성을 정한다.
예를 들면, 계수 Aｖ가 "1"에 가까울수록, 차분값(VREF－vo(t))의 크기가 강하게 반영된 스텝 응답으로 되고, 계수 β가 "1"에 가까울수록, 지령 전압 VREF에 대한 추종도가 높은 스텝 응답으로 된다.
·도출 공정 2：
다음에, 3상 인터리브 방식의 쌍방향 강압 초퍼 회로의 상태 방정식을 도출한다. 도 12는 3상 중의 하나의 상에서의 등가 회로를 나타내고 있다. 상기 식(12)로 표시되는 합성 전류(iL)을, 정전류 제어에 적용한 형태로 변환하기 위해서, 도 10에 나타내는 iL1, iL2, 및 iL3의 합성 전류인 iL(=iL1+iL2+iL3)의 상태 방정식을 구하고, 펄스폭 ΔT와의 관계식을 도출한다.
도 10의 각 상의 Q1/D1∼Q3/D3의 ON/OFF 동작에 의해, u1(τ), u2(τ) 및 u3(τ)에는 Vin 또는 0 전압이 인가된다. 겹침의 원리를 이용하여 표현하면, u1(τ)에 관해서는 도 12의 등가 회로로 표시된다. 도 12에 있어서, u1(τ)는, Q1을 온으로 하고 D1을 오프로 한 경우에는 Vin으로 되고, Q1을 오프로 하고 D1을 온으로 한 경우에는 u1(τ)는 0으로 된다.
도 10에 대한 상태 방정식에 있어서, u(t)가 일정한 구간마다 분할한 u(τ)에 의한 상태 방정식의 일반해는, 각각 아래 식(14)로 표시된다.
[수 18]
Figure pct00021
합성 전류 i(t)는, 일반해 x(t)에 도 10의 회로 구성에 대응한 변환 행렬 F를 왼쪽으로부터 곱함으로써 얻어진다.
[수 19]
Figure pct00022
단,
[수 20]
Figure pct00023
이다.
상기한 i(t)로부터 iL(t)=iL1(t)+iL2(t)+iL3(t)를 얻기 위해서 변환 행렬 G를 이용하여 GFeAT를 도출한다. 또, FB, FAB는 아래 식에 나타내는 바와 같이 변환된다.
[수 21]
Figure pct00024
·도출 공정 3：
다음에, 펄스폭 ΔT(k)의 상태 방정식을 도출한다.
도 2a에 나타내는 일주기의 구간 T에 있어서, 펄스폭 ΔT(k)의 관계식을 구한다. 식(15)에 대해서 식(16) 및 식(17)을 이용하여 i(T)를 도출하면 아래 식(18)로 표시되는 상태 방정식이 얻어진다. 또한, 기술하지 않지만, 도 2b 및 도 2c의 일주기의 구간 T에 있어서의 i(T)도 식(18)과 동일식으로 된다.
[수 22]
Figure pct00025
·도출 공정 4：
다음에, 펄스폭 ΔT(k)의 함수식을 도출한다.
식(17)을 이용하여 식(18)의 펄스폭 ΔT(k)의 상태 방정식을 변환하면,
[수 23]
Figure pct00026
가 얻어진다.
부하 전류 iR(k)를 iR(k)=ｖo(k)/R로 해서, 상기 식(19) 중으로부터 R을 없애면 아래 식(20)이 얻어진다.
[수 24]
Figure pct00027
상기 식(20)으로부터 펄스폭 ΔT(k)를 구하면,
[수 25]
Figure pct00028
이 얻어진다.
상기 식(21)로 표시되는 펄스폭 ΔT(k)는, 인덕턴스 전류의 제어 전류의 정전류 제어에 있어서의 펄스폭 ΔT(k)를 나타내고 있다. 이하, 식(21)에 기초하여, 인덕턴스 전류 제어의 펄스폭 ΔT(k)의 도출(도출 공정 5)과, 캐패시턴스 전류 제어의 펄스폭 ΔT(k)의 도출(도출 공정 6)을 나타낸다.
·도출 공정 5：
다음에, 인덕턴스 전류의 정전류 제어의 펄스폭 ΔT(k)를 도출한다.
식(21)에 나타내는 펄스폭 ΔT(k)에 있어서, iL(k+1)로서 식(12)로 나타낸 인덕턴스 전류 iL을 이산 시간 형식으로 변환한 함수식을 이용하는 것에 의해, 인덕턴스 전류의 정전류 제어에 의한 펄스폭 ΔT(k)가 얻어진다. 여기에서는 식(12)에 나타내는 β를, mode 3의 인덕턴스 전류의 정전류 제어에 맞추어 β=β3으로 하고 있다.
[수 26]
Figure pct00029
또한, 상기한 펄스폭 ΔT(k)는, 인덕턴스 전류의 정전류 제어에 있어서, 인덕턴스 전류 iL(k) 대신에 캐패시턴스 전류 ic(k) 및 출력 전압 ｖo(k)를 이용하여 나타내고 있다. 인덕턴스 전류 iL(k) 대신에 캐패시턴스 전류 ic(k)를 이용하여 표시하는 것에 의해, 인덕턴스 전류의 정전류 제어와 캐패시턴스 전류의 정전류 제어를, 공통의 캐패시턴스 전류 ic(k)를 피드백함으로써 행할 수가 있다.
·도출 공정 6:
다음에, 캐패시턴스 전류의 정전류 제어의 펄스폭 ΔT(k)를 도출한다.
캐패시턴스 전류의 정전류 제어에서는, 지령 전류를 IC-REF로 해서, iL(k+1)=IC-REF+iR(k)를 정의한다.
식(21)의 펄스폭 ΔT(k)에 있어서, iL(k+1)=IC-REF+iR(k)를 이용하는 것에 의해, 캐패시턴스 전류의 정전류 제어의 펄스폭 ΔT(k)는 아래 식(23)으로 표시된다.
[수 27]
Figure pct00030
상기한 펄스폭 ΔT(k)에 의하면, 부하 전류 iR(k) 및 인덕턴스 전류 iL(k)의 요소가 없애져 있기 때문에, 부하 전류 iR(k) 및 인덕턴스 전류 iL(k)를 피드백하는 일 없이, 캐패시턴스 전류 ic(k) 및 출력 전압 ｖo(k)를 피드백함으로써 펄스폭 ΔT(k)를 구할 수가 있다.
다음에, 캐패시턴스 전류의 정전류 제어에 있어서 mode 1과 moed2의 펄스폭 ΔT(k), 및 인덕턴스 전류의 정전류 제어의 mode 3의 펄스폭 ΔT(k)의 도출(도출 공정 7∼도출 공정 9)을 설명한다.
·도출 공정 7：
mode 1에 있어서의 캐패시턴스 전류의 정전류 제어의 펄스폭 ΔT(k)의 도출을 설명한다.
mode 1에서는 캐패시턴스 전류의 제1단째의 정전류 제어를 실행한다. 제1단째의 정전류 제어에 있어서의 지령 전류를 IC-REF로 해서, 인덕턴스 전류 iL(k+1)로서 iL(k+1)=IC-REF+iR(k)를 정의한다. 식(21)로 표시되는 제어 전류의 정전류 제어에 있어서의 펄스폭 ΔT(k)를 이용하는 것에 의해 mode 1의 펄스폭 ΔT(k)는 아래 식(24)가 얻어진다.
[수 28]
Figure pct00031
mode 1의 제어를 정하는 펄스폭 ΔT(k)의 함수식은, 부하 전류 iR(k) 및 인덕턴스 전류 iL(k)의 요소가 없애져 있기 때문에, 부하 전류 iR(k) 및 인덕턴스 전류 iL(k)의 피드백은 불필요해진다.
mode 1의 캐패시턴스 전류의 정전류 제어에서는, 이 mode 1의 기간내에 있어서 출력 전압 ｖo(k)가 직류 지령 전압 VREF를 넘어 지나가지 않도록 하기 위해서, 출력 전압 ｖo(k)가 Vc1에 도달한 시점에서 제1단의 mode 1의 캐패시턴스 전류의 정전류 제어를 종료해서, 제2단의 mode 2의 캐패시턴스 전류의 정전류 제어로 전환한다. 또한, Vc1은 mode 1로부터 mode 2로의 전환시의 출력 전압이다. 2 레벨 데드비트 제어에서는, 직류 지령 전압으로서 High의 직류 지령 전압 VH, 및 Low의 직류 지령 전압 VL을 정한다.
·도출 공정 8：
다음에, mode 2에 있어서의 캐패시턴스 전류의 정전류 제어의 펄스폭 ΔT(k)의 도출을 설명한다.
mode 2의 펄스폭 ΔT(k)는, ｖo(k)=Vc1과 iL(k+1)=β2·IC-REF+iR(k)를, 펄스폭 ΔT(k)의 일반식(21)에 대입하는 것에 의해 아래 식(25)로 얻어진다.
[수 29]
Figure pct00032
상기 식(25)는 mode 2의 제어를 정하는 ΔT(k)의 함수식에 있어서 부하 전류 iR(k) 및 인덕턴스 전류 iL(k)의 요소가 없애져서 표시된다.
mode 2의 기간에 있어서, 정전류 제어를 고속 응답으로 하기 위해서, 출력 전압 ｖo(k)로부터 ｖo(k+1)의 1 기간에 있어서, 초기값인 Vc1로부터 최종값 Vc2에 도달하도록 β2를 선정하는 것에 의해, mode 2를 1 샘플링 시간으로 종료시킬 수가 있다.
·도출 공정 9：
다음에, mode 3에 있어서의 인덕턴스 전류의 정전류 제어의 펄스폭 ΔT(k)의 도출을 설명한다.
mode 3의 인덕턴스 전류의 정전류 제어의 펄스폭 ΔT(k)는, (도출 공정 5)에서 나타낸 인덕턴스 전류의 정전류 제어의 펄스폭 ΔT(k)와 마찬가지이며, 아래 식(26)으로 표시된다.
[수 30]
Figure pct00033
일반적으로 교류 신호를 검출하는 교류 변류기는 고속 응답이 가능한데 반해, 직류 신호를 검출하는 범용품의 검출기는 비교적으로 저속 응답이다.
상기 식으로 나타내는 펄스폭 ΔT(k)는, 캐패시턴스 전류 ic(k)와 출력 전압 ｖo(k)를 검출하고, 피드백 신호로 하고 있다. 캐패시턴스 전류 ic(k)는 교류 변류기에 의해 고속 응답이 가능하지만, 출력 전압 ｖo(k)를 검출하는 검출기의 응답은 비교적으로 저속이다. 스텝 응답을 고속화하려면, 피드백 신호를 고속으로 얻는 것이 필요하고, 그러기 위해서는 검출기의 검출은 고속인 것이 바람직하다.
그래서, 저속 응답의 출력 전압 ｖo(k)의 검출을 생략하고, 캐패시턴스 전류의 교류 신호만을 고속으로 검출하는 것에 의해 응답의 고속화를 도모하는 제어를 나타낸다.
상기 식(26)으로 나타내는 펄스폭 ΔT(k)에 있어서, Aｖ를 아래 식(27)의 관계로 정함으로써 출력 전압 ｖo(k)의 영향을 없앤다.
Aｖ=3T/L　　　　　　　　　…(27)
또한, T는 샘플링 주기이며, L은 도 10에 나타내는 LC 회로의 인덕턴스이다.
Aｖ를, 샘플링 주기 T, 및 LC 회로의 인덕턴스 L에 의해 상기 식(27)의 관계로 되도록 설정하는 것에 의해, 펄스폭 ΔT(k)는, 출력 전압 ｖo(k)를 포함하지 않는 아래 식(28)로 표시된다.
[수 31]
Figure pct00034
식(28)로 나타내어지는 펄스폭 ΔT(k)는, 피드백 신호로서 캐패시턴스 전류 ic(k)만을 포함한다. 캐패시턴스 전류 ic(k)를 검출하는 교류 변류기는 고속 응답이 가능하기 때문에, 펄스폭 ΔT(k)를 고속 응답으로 얻을 수가 있다.
따라서, mode 3의 인덕턴스 전류의 정전류 제어를 정하는 펄스폭 ΔT(k)의 함수식으로부터 출력 전압 ｖo(k), 부하 전류 iR(k) 및 인덕턴스 전류 iL(k)의 요소를 없앨 수가 있다. 또한, β3은 인덕턴스 전류 iL(t)의 정전류 제어에 있어서, 직류 지령 전압 VREF에 추종한 제어 응답이 얻어지도록 선정된다.
(전환 전압 Vc1, Vc2의 도출)
이하, mode 1로부터 mode 2로 전환할 때의 전환 전압 Vc1, 및 mode 2로부터 mode 3으로 전환할 때의 전환 전압 Vc2의 도출을 설명한다.
·전환 전압 Vc1의 도출
여기서, 2 레벨 데드비트 제어에서는, 직류 지령 전압 VREF로서 High의 직류 지령 전압 VH, 및 Low의 직류 지령 전압 VL을 정한다.
스텝 응답의 목표 전압이 High 레벨 지령 전압 VH인 경우와 Low 레벨 지령 전압 VL인 경우의 각 전환 전압 Vc1의 도출을 설명한다.
(High 레벨의 펄스 제어시의 mode 1에 있어서의 Vc1의 도출)
High 레벨의 목표 전압을 VH, 정격 출력 전류를 IR -rat, 정전류 계수를 αH, 출력 전압의 초기값을 ｖo(0)으로 하면, 지령 전압 VREF=VH, 캐패시턴스 전류의 지령 전류 IC-REF=αH·IR-rat, 출력 전압의 초기값 ｖo(0)=VL로 된다.
mode 1의 캐패시턴스 전류의 정전류 제어는, 콘덴서를 정전류 충전하는 전류 제어이기 때문에, 각 시점에서의 출력 전압 ｖo(1)∼ｖo(n)은 아래 식(29)로 표시된다. 여기서, 샘플링 횟수를 1,2,…k,…n,…로 하고 있다.
[수 32]
Figure pct00035
단, k 및 n은 정의 정수이다.
전환 전압 Vc1은, mode 1의 캐패시턴스 전류의 정전류 제어의 기간내에 있어서, 출력 전압 ｖo(k)가 지령 전압 VREF(=VH)를 넘어 지나가는 것을 방지하여 mode 1을 종료시키기 위한 전압이다. 출력 전압 ｖo(k)가 전환 전압 Vc1에 도달한 시점에서 제1단의 mode 1의 캐패시턴스 전류의 정전류 제어를 종료하고, 다음의 제2단의 mode 2의 캐패시턴스 전류의 정전류 제어로의 전환을 행한다.
출력 전압 ｖo(n)을 High 레벨의 지령 전압 VH를 넘어 오버 슈트시키지 않기 위해서는, 도 11에 나타내는 등가 회로에 있어서, 콘덴서에 축적되는 에너지와, 입출력 에너지의 관계로부터, 아래 식(30)으로 표시되는 관계식을 만족시킬 필요가 있다.
[수 33]
Figure pct00036
이 관계식(30)을, 식(29)를 이용하여 고쳐 쓰면, 출력 전압 ｖo(n)을 High 레벨의 지령 전압 VH를 넘어 오버 슈트시키지 않는 샘플링 횟수 n에 관계된 식이 얻어진다.
[수 34]
Figure pct00037
여기서, N은 n의 정수 부분의 값을 표시한다. 따라서, 샘플링 횟수가 N회 이하이면, 출력 전압 ｖo(N)은 High 레벨의 지령 전압 VH를 넘어 오버 슈트하지 않는다.
mode 1로부터 mode 2로 이행시키기 위한 이행 전압을 Vtrans로 하면, 상기 식(31)의 조건을 만족시키는 샘플링 횟수 N에 있어서, 식(29)로 표시되는 출력 전압 ｖo(n)은 이하의 관계를 만족시킨다. 또한, VL은, High/Low 제어에 있어서 출력 전압의 초기 전압 ｖo(0)이다.
[수 35]
Figure pct00038
여기서, 상기의 관계식(32)의 상하 값의 평균값을 이용하여 이행 전압 Vtrans를 선택하면 아래 식(33)으로 표시된다.
[수 36]
Figure pct00039
출력 전압 ｖo가, 식(33)을 만족시키는 이행 전압 Vtrans 이상의 Vc1로 된 시점에서 mode 2로 이행한다. 따라서, High 레벨의 펄스 제어시의 mode 1에 있어서의 전환 전압 Vc1은 아래 식(34)로 표시된다.
[수 37]
Figure pct00040
(Low 펄스 제어시의 mode 1에 있어서의 Vc1의 도출)
다음에, Low 펄스 제어시의 mode 1에 있어서의 Vc1의 도출에 대해서 설명한다.
Low 레벨의 목표 전압을 VL, 정격 출력 전류를 IR -rat, 정전류 계수를 αL, 출력 전압의 초기값을 ｖo(0)으로 하면, 지령 전압 VREF=VL, 캐패시턴스 전류의 지령 전류 IC-REF=－αL·IR-rat, 출력 전압의 초기값 ｖo(0)=VH로 된다.
Low 레벨의 출력 전압 ｖo를 목표 전압의 VL을 넘어 언더 슈트시키지 않기 위해서는, 도 10의 Q1∼Q3, 및 D1∼D3이 모두 오프 상태에서의 입력 전압 Vin으로의 회생이 종료할 때까지의 시간, 바꾸어 말하면, 캐패시턴스 전류 ic가 IC-REF로부터 제로 전류로 될 때까지 시간 tus는, 이 시간 tus의 시간내에 있어서 식(29)의 ｖo(n)으로부터 시작해서 VREF=VL에서 종료시킬 필요가 있다. 무부하 상태에서의 에너지의 관계식으로부터, 아래 식(35)로 표시되는 관계를 만족시킬 필요가 있다.
[수 38]
Figure pct00041
이 관계식을, 식(29)의 출력 전압 ｖo(n)을 이용하여 고쳐 쓰면, 출력 전압 ｖo(n)을 Low 레벨의 지령 전압 VL을 넘어 언더 슈트시키지 않는 샘플링 횟수 n에 관계된 식(36)이 얻어진다.
[수 39]
Figure pct00042
여기서, N은 n의 정수 부분의 값을 표시한다. 샘플링 횟수가 N회 이하이면, 출력 전압 ｖo(N)은 Low 레벨의 지령 전압 VL을 넘어 언더 슈트하지 않는다.
mode 1로부터 mode 2로 이행시키기 위한 이행 전압을 Vtrans로 하면, 상기 식(36)의 조건을 만족시키는 샘플링 횟수 N에 있어서, 식(29)로 표시되는 출력 전압 ｖo(n)은 이하의 관계를 만족시킨다. 또한, VL은, High/Low 제어에 있어서 출력 전압의 초기 전압 ｖo(0)이다.
[수 40]
Figure pct00043
여기서, 상기 관계식의 상하 값의 평균값을 이용하여 이행 전압 Vtrans를 선택하면 아래 식(38)로 표시된다.
[수 41]
Figure pct00044
출력 전압 ｖo(n)이 식(38)을 만족시키는 이행 전압 Vtrans 이하의 Vc1로 된 시점에서 mode 2로 이행한다. 따라서, Low 레벨의 펄스 제어시의 mode 1에 있어서의 전환 전압 Vc1은 아래 식(39)로 표시된다.
[수 42]
Figure pct00045
·전환 전압 Vc2의 도출
다음에, 전환 전압 Vc2의 도출에 대해서 설명한다.
mode 2는 캐패시턴스 전류의 제2단째의 정전류 제어를 실행한다. 이 제2단째의 mode 2의 정전류 제어는, mode 1의 정전류 제어와 mode 3의 정전류 제어를 연결하는 모드이다.
스텝 응답의 전기간을 인덕턴스 전류의 정전류 제어에 의해 실행하면, 출력 전압 ｖo(k)는 식(13)에 나타내는 지수함수의 동작으로 되고, 아래 식(40)으로 표시된다. 또한, 여기에서는, 캐패시턴스 전류 ic(t) 중의 β를 mode 3의 인덕턴스 전류에 의한 정전류 제어의 β3을 이용하여 β=β3으로 하고 있다.
[수 43]
Figure pct00046
mode 2의 최종값의 시점은 mode 3의 초기 시점과 동일한 시점이고, 이 시점을 t=t2로 하면, 출력 전압 ｖo 및 캐패시턴스 전류 ic는 각각 아래 식(41)로 표시된다.
[수 44]
Figure pct00047
Vc2, 및 iC2는 mode 2의 최종값임과 동시에 mode 3의 초기값이다. mode 2의 전환 전압 Vc2는, 식(41)의 iC2를 이용하여 아래 식(42)로 표시된다.
[수 45]
Figure pct00048
여기서, VREF=VH 또는 VREF=VL이다.
(계수 β2, β3의 도출)
다음에, 계수 β2, 및 β3의 도출에 대해서 설명한다.
·계수 β2의 도출：
mode 2는 mode 1로부터 mode 3으로 난조(亂調)를 극력 발생시키는 일없이 전송하기 위한 이행 모드(Transfer mode)이며, mode 2에 있어서, 초기값은 Vc1 및 iC1=IC- REF이며, 최종값은 Vc2 및 iC2이다.
그래서, mode 2에서는, mode 2의 최종값이 식(41)의 값에 도달하도록 제어함과 동시에, β=β2로 설정해서 캐패시턴스 전류를 정전류 β2·IC-REF로 제어한다. β2는, mode 2에 있어서 캐패시턴스 전류의 지령 전류 IC-REF를 조정하는 계수이다.
즉, (k+1)의 시점에서 식(41)의 값에 도달하기 위한 캐패시턴스 전류 ic(k+1)는, 아래 식(43)으로 표시된다.
[수 46]
Figure pct00049
계수 β2는, 식(41)을 식(43)에 대입함으로써 얻어진다.
[수 47]
Figure pct00050
계수 β2를 식(44)에 의해 설정하는 것에 의해, 캐패시턴스 전류 ic를 mode 2의 전환시의 ic2로 할 수가 있다.
·계수 β3의 도출：
다음에, mode 3의 제어에 있어서의 β3의 도출에 대해서 설명한다. β3은 캐패시턴스 전류 ic의 계수이고, 인덕턴스 전류 iL(t)의 정전류 제어에 있어서, 직류 지령 전압 VREF에 추종한 제어 응답이 얻어지도록 선정된다.
계수 β3은, 식(12)로 표시되는 인덕턴스 전류 iL의 정전류 제어에 있어서, 지령 전압 VREF에 추종하는 제어 응답이 얻어지도록 선정된다. 이 계수 β3의 선정은 mode 3의 자동 제어계에 있어서의 안정 판별에 의해 행해진다. 이하, 계수 β3의 선정에 대해서 설명한다.
(정전압 제어의 폐루프 일차계 전달 함수)
처음에, 정전압 제어의 폐루프 일차계 전달 함수에 대해서 나타낸다. 식(12)로 표시되는 인덕턴스 전류 iL(t)에 있어서, β=β3으로 해서 s함수로 표현하면 아래 식(45)로 표시된다.
[수 48]
Figure pct00051
도 13은, 상기한 식(45)로 표시되는 폐루프 전달 함수의 회로 블록을 나타내고, 정전압 제어의 일차계 전달 함수에 의한 회로 상태를 나타내고 있다. 도 13에 나타내는 폐루프 전달 함수의 회로 블록에 있어서, 제어 응답 주파수 ωc는 일순(一巡) 전달 함수의 게인이 "1"에 도달하는 점이다. 도 13의 일순 전달 함수의 게인이 1로 되는 ωc는 식(27)의 Aｖ를 대입해서 아래 식(46)에서 얻어진다.
[수 49]
Figure pct00052
상기 식(46)은, 제어 응답 주파수 ωc가 β3으로 선정되는 것을 나타내고 있지만, 게인이 "1"로 되는 제어 응답 주파수 ωc는, β3 외에, 파라미터 ωn 및 T의 영향을 받기 때문에, β3의 선정에는 제한이 생긴다. 그래서, β3의 값을 선정 범위에 의해 정한다.
(폐루프 이차계 전달 함수와 β3의 선정 범위)
다음에 폐루프 이차계 전달 함수와 β3의 선정 범위에 대해서 나타낸다.
mode 3의 펄스폭 ΔT(k)에 관한 식(28)을 변형해서, 연속 함수로 표현하면 아래 식(47)이 얻어진다.
[수 50]
Figure pct00053
상기 식(47)의 좌변의 Vin(t)ΔT(t)/T는 출력 전압 ｖo(t)의 평균값을 나타내고 있다. 즉, 도 10의 회로에 있어서, D1∼D3의 양단 전압의 평균값 전압에 상당한다.
따라서 ｖo(t)를 s함수로 표현한 ｖo(s)는, 도 19의 회로 구성을 이용하여, U=Vin(s)ΔT(s)/T로 하면,
[수 51]
Figure pct00054
로 된다.
따라서, 이차계 전달 함수 ｖo(s)/VREF(s)는 도 13 및 도 14로 표현된다. 도 14는, 정전압 제어의 이차계 전달 함수의 회로 상태를 나타내고 있다. 도 14의 ｖo(s)의 일순 전달 함수는, 아래 식(49)로 표시된다.
[수 52]
Figure pct00055
이 전달 함수는 정귀환으로 되어 있기 때문에, 발진시키지 않기 위해서는 제어 응답에 있어서의 게인은 "1" 이하로 선정하지 않으면 안된다. 이 게인의 제한으로부터 아래 조건식(50)이 얻어진다.
[수 53]
Figure pct00056
이 조건식(50)에 있어서, 파이널 시그마로 표시되는 계수를 0으로 해서, 안정 조건이 최악으로 되는 경우를 검토한다. 이 조건식에 식(46)을 대입하면 아래 식(51)이 얻어진다.
[수 54]
Figure pct00057
안정 판별에 있어서, 제어 응답 주파수 ωc는 상기의 조건식으로 제한되는 것 외에, 또 스위칭 시간 T의 낭비 시간에 있어서의 영향에 대해서 고려한다.
낭비 시간은 exp(－jωcT)=cos(ωcT)－jcos(ωcT)로 표시된다. 따라서, 도 13에 나타내는 ｖo(s)의 일순 전달 함수의 위상 여유를 0[deg], 즉 ωcT=π／2까지 허용하는 ωc의 범위는 ωc＜π／(2T)이다.
식(46)을 이용하는 것에 의해, (1－β3)의 범위는 아래 식(52)로 표시된다.
[수 55]
Figure pct00058
식(51)을 포함한 (1－β3)의 범위는 아래 식(53)으로 표시되고, 이것에 의해 계수 β3을 선정할 수가 있다.
[수 56]
Figure pct00059
인덕턴스 전류 iL(t)의 정전류 제어에 있어서, 계수 β3을 상기 범위로부터 선정하는 것에 의해, 게인을 "1" 이하로 억제하고, 제어 응답을 직류 지령 전압 VREF에 안정되게 추종시킬 수가 있다.
(출력 전압 ｖo(t)의 검출)
다음에, 출력 전압 ｖo(t)의 고속 검출에 대해서 설명한다.
높은 스위칭 주파수로 제어하기 위해서는, 출력 전압 ｖo(t)와 캐패시턴스 전류 ic(t)를 고속으로 검출할 필요가 있다. High/Low의 2 레벨을 포함하는 펄스 제어에 있어서, 특히, 캐패시턴스 전류의 정전류 제어를 행하는 mode 1 및 mode 2의 정전류 제어에 있어서, 출력 전압 ｖo(t)와 캐패시턴스 전류 ic(t)를 검출하는 검출기는 고속으로 측정되는 것이 요구된다.
출력 전압 ｖo(t)를 고속 검출하기 위해서, 범용품 센서의 비교적 느린 응답 특성의 검출 수단으로 검출한 검출 신호 vo -slow를 초기값 ｖo(0)으로서 이용하고, 초기값 ｖo(0)과 캐패시턴스 전류 ic(t)를 고속 이산 시간 처리해서 출력 전압 ｖo(t)를 얻는다. 출력 전압 ｖo(t)의 취득에 있어서, 비교적 느린 응답 특성의 검출 수단으로 검출한 검출 신호 vo -slow를 초기값 ｖo(0)으로 하고 있지만, 이 검출은 초기값 ｖo(0) 뿐이며, 각 시점의 출력 전압 ｖo(t)의 산출은 응답 속도가 느린 검출 수단을 이용하는 일없이 행할 수 있기 때문에, 고속 검출이 가능하다.
mode 3은, 각 시점 t에서의 출력 전압 ｖo(t)를 피드백 신호로서 사용하는 일없이 얻을 수 있기 때문에, vo-slow에 의한 외란의 영향을 받지 않고, mode 3의 정정 구간에서는 vo -slow를 정정하고 있다. 각 샘플링 주기로 행하는 mode 1∼mode 3의 정전류 제어에 있어서, 전(前) 샘플링 주기에서의 mode 3의 최종값의 vo-slow는, 다음의 샘플링 주기의 mode 1과 mode 2에서 사용하는 ｖo(t)를 얻기 위한 초기값 ｖo(0)으로서 사용한다.
도 1에 나타내는 3상 인터리브 방식의 강압 초퍼 회로의 회로예에 있어서, 샘플링 시간 T를 T=1/Fs로 한다. 여기서, Fs는 스위칭 주파수이다.
출력 전압 ｖo(t)를 고속 검출하기 위해서, Th＜0.1·(T/3)을 만족시키는 샘플링 시간 T보다 충분히 짧은 샘플링 시간 Th를 설정한다.
이 샘플링 시간 Th에 있어서, 고속 검출이 용이한 교류 변류기에 의해 캐패시턴스 전류 ic(t)를 검출하고, 이하의 이산 시간 처리를 행한다. 여기서, Th=tm-tm-1로 하고 있다.
[수 57]
Figure pct00060
High/Low의 2 레벨 펄스 동작을 광대역(1Hz∼50㎐)에서 행하는 2 레벨 펄스 제어에 있어서, Low(High) 레벨을 정정한 후, 다음의 출력 전압을 다음의 High/Low의 2 레벨 펄스 동작의 High(Low)의 초기값 전압으로서 이용한다.
Low 레벨 펄스 동작의 정정 후, 출력 전압이 VL로부터 High 레벨 펄스 동작을 개시하고, 정정 후에 출력 전압이 VH에 도달하는 경우는, 아래 식(55)로 된다.
[수 58]
Figure pct00061
상기 식(55)에 있어서 VL에 상당하는 초기값 ｖo(0)은, 응답이 비교적 느린 범용품 센서의 검출 수단으로 검출한 검출 신호 ｖo-slow를 이용하는 것이 가능해진다.
출력 전압 ｖo(km)이 정정 전압 VH -set에 도달한 후도 mode 3의 제어를 계속한다. VH-set에 도달하는 시간을 Tset로 하면, mode 1 및 mode 2에 있어서의 샘플링 횟수 km과 Tset 사이에는 이하의 관계가 있다.
km·Th＞Tset
km＞Tset/Th
실용예에서는, Tset=8㎲, Th=1/60㎒인 경우에는, km＞8㎲×60㎒=480으로 된다. 이 예에서는, 분해능은 480 이상이 얻어지고, 검출 스피드는 Th=1/60㎒=0.0167㎲이다.
마찬가지로 해서, High 레벨 펄스 동작의 정정 후의 전압 VH로부터 Low 레벨 펄스 동작을 개시하고, 정정 후에 전압 VL에 도달하는 경우는, VH에 상당하는 ｖo(0)은 응답이 비교적 느린 범용품 센서로 검출해서 얻어지는 검출 신호 ｖo -slow를 이용하는 것이 가능해진다. ｖo(km)이 정정 전압 VL-set에 도달한 후도 mode 3의 제어를 계속한다.
본 발명의 전원 장치는, 메인 루프를 전원 장치의 지령 신호에 따르는 제어로 하고, 마이너 루프를 다상 인터리브 방식의 쌍방향 강압 초퍼 회로의 High/Low의 직류 지령 전압에 따르는 2 레벨 데드비트 제어로 하는 이중 제어계에 적용할 수 있고, 직류 전원 장치, UPS 등의 교류 전원 장치, RF 제너레이터 등에 적용할 수가 있다.
이하, 도 15를 이용하여 본 발명의 전원 장치를 RF 제너레이터에 적용한 예를 설명하고, 도 16의 플로차트를 이용하여, 본 발명의 전원 장치를 RF 제너레이터에 적용한 경우의 동작예를 설명하고, High/Low의 제어예를 도 17의 플로차트를 이용하여 설명한다. 또, 도 18을 이용하여 본 발명의 전원 장치를 직류 전원 장치, 교류 전원 장치에 적용한 예를 설명한다.
(RF 제너레이터의 적용예)
도 15는, RF 제너레이터의 적용예의 제어계를 설명하기 위한 제어 블록도이다. 제어계는, 메인 루프 제어계를 구성하는 PI 제어와, 마이너 루프 제어계를 구성하는 제어를 구비한다. 마이너 루프 제어계를 구성하는 제어에, 본 발명의 전원 장치의, 다상 인터리브 방식의 쌍방향 강압 초퍼 회로의 High/Low의 직류 지령 전압에 따르는 2 레벨 데드비트 제어계를 적용한다.
High 레벨과 Low 레벨의 2 레벨 제어를 행하는 경우에는, 메인 루프에 있어서, High 레벨의 지령 신호로서, High 레벨 진행파 전력 지령 PH -Forward, 혹은 High 레벨 로드 전력 지령 PH -Load를 이용하고, Low 레벨의 지령 신호로서, Low 레벨 진행파 전력 지령 PL-Forward, 혹은 Low 레벨 로드 전력 지령 PL -Load를 이용하고, 부하측으로부터 취득한 High 레벨 진행파 전력 혹은 Low 레벨 진행파 전력, 또는, High 레벨 로드 전력 혹은 Low 레벨 로드 전력을 피드백해서 PI 제어를 행한다. 또한, 정격값으로서 정격 직류 전압 Vo-rat, 정격 직류 전류 Io-rat, 및 정격 진행파 전력 PH -rat를 입력한다.
한편, 마이너 루프에서는, PI 제어에서 얻어진 High 레벨 지령 전압 VH 및 Low 레벨 지령 전압 VL을 지령값으로 하고, 출력 전압 ｖo 혹은 캐패시턴스 전류 ic를 피드백해서 데드비트 제어를 행한다.
도 16의 플로차트는, RF 제너레이터에 의해 플라즈마 부하에 있어서 플라즈마를 착화(着火)시키는 기동 모드를 나타내고 있다. 도 16, 도 17의 플로차트에서는 각 공정을 S1∼S10, S11, S12의 부호를 붙여 나타내고 있다.
RF 제너레이터의 정격값, 및 RF 제너레이터를 구동하는 지령값을 설정한다. 정격값으로서, 정격 직류 전압 Vo -rat, 정격 직류 전류 Io -rat, 및 정격 진행파 전력 PH -rat를 입력해서 정격값을 설정한다. 또, High 레벨의 전력 지령 PH로서, High 레벨 진행파 전력 지령 PH -Forward, 혹은 High 레벨 로드 전력 지령 PH -Load를 입력하고, Low 레벨의 전력 지령 PL로서, Low 레벨 진행파 전력 지령 PL -Forward, 혹은 Low 레벨 로드 전력 지령 PL -Load를 설정한다(S1).
처음에, 연속 모드로 High 레벨 전력 지령 PH까지, 예를 들면 20㎳로 상승 동작(Ramp Up(PH-rat/20㎳))를 행한다(S2).
연속 모드에 의한 전압 상승에 의해 플라즈마가 착화하지 않는 경우(S3)는, 프리펄스 제어에 의해 착화 동작을 행한다. 또한, 프리펄스 제어는, 플라즈마 착화를 야기시키는 메인 펄스의 전단계로서, 메인 펄스보다도 펄스폭이 좁은 복수의 프리펄스를 인가해서, 플라즈마 착화의 분위기를 형성하는 제어이고, 이 프리펄스 제어에 대해서는 특허 문헌 4에 개시되어 있다.
프리펄스 제어에서는, 예를 들면 5㎑의 듀티 제어에 의해 평균 반사 전력 PREF -ave를 소정값으로 유지한 상태에서 공급 전력을 PH까지 상승시킨다. 평균 반사 전력 PREF-ave의 소정값은, 예를 들면, High 레벨 정격 전력 PH -rat에 소정의 계수를 곱함으로써 정한다. 소정 계수는, 예를 들면 0.1을 설정할 수가 있다. 이 프리펄스 모드의 평균 반사 전력 PREF -ave는 듀티비 10%로 온/오프 제어하는 펄스를 이용할 수가 있다.
프리펄스 모드의 패턴 운전을 반복하고, 반복 동작의 횟수가 규정 횟수에 도달한 경우에는, 착화(이그니션) 실패를 표시하고 정지한다(S4).
플라즈마가 착화된 경우(S3)는, High 레벨로 설정된 High 레벨 전력 지령 PH로부터 스타트하고, High 레벨 전력 지령 PH로 정정한 후의 High 레벨의 전압값 VH를 확보한다(S5).
그 후, 하강 동작(Ramp Down(PH -rat/20㎳))에 의해 High 레벨 전력 지령 PH로부터 Low 레벨 전력 지령 PL로 하강시키고(S6), Low 레벨 전력 지령 PL로 정정한 후의 Low 레벨의 전압값 VL을 확보한다(S7). 이것에 의해, VREF(High)=VH로 해서, High 레벨의 지령 전압 VREF(High)를 정정 후의 High 레벨의 지령 전압 VH로 설정할 수 있고, VREF(Low)=VL로 해서, Low 레벨의 지령 전압 VREF(Low)를 정정 후의 Low 레벨의 지령 전압 VL로 설정할 수가 있다.
그 후, 아크가 발생한 경우에는 아크 차단 제어에 의해 전력 공급을 정지한 후, S2∼S7의 착화 동작을 행하고(S8), 아크 차단 제어를 행하지 않는 경우에는, High/Low의 2 레벨 제어(S10)를 행한다.
(High/Low 레벨 제어)
다음에, 도 17의 플로차트를 이용하여, High/Low 레벨 제어예를 설명한다. 도 17의 플로차트에 있어서, High/Low 레벨 제어는, 출력 전력을, 진행파 전력의 PH(Forward)/PL(Forward), 의 전력 지령, 또는 로드 전력의 PH(Load)/PL(Load)의 전력 지령에 추종시키는 메인 루프(S11)에 의한 PI 제어와, 출력 전압을 High/Low의 2 레벨의 지령 전압에 추종시키는 마이너 루프(S12)에 의한 데드비트 제어를 포함한다.
S11의 메인 루프에 의한 PH 및 PL의 PI 제어에서는, 마이너 루프의 데드비트 제어에서 행하는 샘플링 주기 T보다도 느린 샘플링 주기 Tc로 처리를 행한다(S11A). 예를 들면, 샘플링 주기 Tc는 50㎲로 하고, H/L펄스 주기는 1Hz∼50㎑로 할 수가 있다.
S11A의 PI 제어의 제어 공정중에 행하는 마이너 루프 제어(S12)에 있어서, 예를 들면 3상 인터리브에 의한 경우에는, 식(55) 중에 나타내어지는 아래의 식(56)
ｖo(km)=(ic(km-1)/C)·Th+ｖo(km-1)　　…(56)
에 의해, 샘플링 주기 Th를 이용한 출력 전압 ｖo(km)을 연산한다. 3상 인터리브의 각 상에 대해서, 샘플링 주기 T의 1/3인 T/3마다 얻어지는 ｖo(km)을 출력 전압 ｖo(k)로서 검출한다.
km은 분해능이며, 예를 들면, Tset=8㎲, Th=1/60㎒인 경우에는, km＞Tset/Th=88㎲×60㎒=480으로 된다. 이 예에서는, 분해능은 480 이상이 얻어진다(S12A).
High 레벨의 지령 전압 VH, 및 Low 레벨의 지령 전압 VL을 취득하고(S12B), 정정 후의 k 시점의 ｖo(km)을 각각 High 레벨, 및 Low 레벨의 출력 전압 ｖo(k)로서 취득한다(S12C).
High 레벨의 펄스폭 ΔT(k)를 구하고(S12D), 얻어진 펄스폭 ΔT(k)를 이용하여 출력 전압 ｖo를 High 레벨의 지령 전압 VH에 추종시키는 제어를 행하고, 다음에, Low 레벨의 펄스폭 ΔT(k)를 구하고(S12E), 얻어진 펄스폭 ΔT(k)를 이용하여 출력 전압 ｖo를 Low 레벨의 지령 전압 VL에 추종시키는 제어를 행한다.
High 레벨 전력 지령 PH에 추종시키는 제어로부터 스타트하고, 다음에 Low 레벨의 전력 지령 PL에 추종시키는 제어를 행하고, 이 High 레벨 PH 제어와 Low 레벨 PL 제어를 반복해서 High/Low 펄스 전력 제어의 운전을 속행한다.
각 High/Low 펄스 전력 제어가 종료할 때마다, High 레벨의 종료 전력 PH -end 및 Low 레벨의 종료 전력 PL -end와, High 레벨의 종료 전압 VH -end 및 Low 레벨의 종료 전압 VL-end의 데이터를 피크홀드한다.
이 High 레벨의 종료 전압 VH -end 및 Low 레벨의 종료 전압 VL -end는, High/Low 레벨에 대응하는 식(12)의 지령 전압 VREF를 지령 전압 VH 및 VL로서 보존유지한다. 또, High 레벨의 종료 전력 PH -end 및 Low 레벨의 종료 전력 PL -end는 High/Low 펄스의 피드백 신호로서 사용한다.
(직류 전원 장치, 교류 전원 장치의 적용예)
다음에, 도 18을 이용하여 본 발명의 전원 장치를 직류 전원 장치, 교류 전원 장치에 적용한 예를 설명한다.
도 18은, 본 발명의 전원 장치를 직류 전원 장치, 교류 전원 장치에의 적용예의 제어계를 설명하기 위한 제어 블록도이다. 제어계는, 메인 루프 제어계를 구성하는 PI 제어와, 마이너 루프 제어계를 구성하는 데빗 제어를 구비한다. 마이너 루프 제어계를 구성하는 데빗 제어에, 본 발명의 전원 장치의, 다상 인터리브 방식의 쌍방향 강압 초퍼 회로의 High/Low의 직류 지령 전압에 따르는 2 레벨 데드비트 제어계를 적용한다.
High 레벨과 Low 레벨의 2 레벨 제어를 행하는 경우에는, 메인 루프에 있어서, 지령 신호로서, High 레벨 전력 지령 PH 또는 전압 지령 VREFH, Low 레벨 전력 지령 PL 또는 전압 지령 VREFL을 이용하고, 부하측으로부터 취득한 전력 또는 전압을 피드백해서 PI 제어를 행한다. 또한, 정격값으로서 정격 직류 전압 Vo -rat, 정격 직류 전류 Io -rat, 및 정격 진행파 전력 PH-rat를 입력한다.
한편, 마이너 루프에서는, PI 제어에서 얻어진 High 레벨 지령 전압 VH 및 Low 레벨 지령 전압 VL을 지령값으로 하고, 출력 전압 ｖo 혹은 캐패시턴스 전류 ic를 피드백해서 데드비트 제어를 행한다.
또한, 상기 실시 형태 및 변형예에 있어서의 기술은, 본 발명에 관계된 전원 장치의 일예이며, 본 발명은 각 실시 형태에 한정되는 것은 아니고, 본 발명의 취지에 기초하여 여러 가지로 변형하는 것이 가능하며, 이들을 본 발명의 범위로부터 배제하는 것은 아니다.
본 발명의 전원 장치는, 반도체나 액정 패널 등의 제조 장치, 진공 증착 장치, 가열·용융 장치 등의 고주파를 사용하는 장치에 대한 고주파 전력의 공급에 적용할 수가 있다.
1: 전원 장치
2: 초퍼 회로
3: 스위칭 회로
4: LC 회로
5: 스위칭 신호 생성부
6: 제어부
7: 부하
Aｖ, β: 계수
C: 캐패시턴스
D1∼D3: 다이오드
F: 변환 행렬
G: 변환 행렬
IC-REF: 캐패시턴스 전류의 지령 전류
IR -rat: 정격 출력 전류
Io -rat: 정격 직류 전류
iC: 캐패시턴스 전류
iL: 인덕턴스 전류
iL1∼iLn: 인덕턴스 전류
iR: 부하 전류
L: 인덕턴스
N: 샘플링 횟수
PH: High 레벨 전력 지령
PH -Forward: High 레벨 진행파 전력 지령
PH -Load: High 레벨 로드 전력 지령
PH -end: High 레벨 종료 전력
PH -rat: High 레벨 정격 전력
PL: Low 레벨 전력 지령
PL -Forward: 로우레벨 진행파 전력 지령
PL -Load: 로우레벨 로드 전력 지령
PL -end: Low 레벨 종료 전력
PREF-ave: 평균 반사 전력
Q1∼Q3: 스위칭 소자
R: 부하 저항
T: 샘플링 주기
Th: 샘플링 시간
Tc: 샘플링 주기
V: 설정 전압
Vc1: 전환 전압
Vc2: 전환 전압
VH: High 레벨 지령 전압
VH -end: High 레벨 종료 전압
VH -set: High 레벨 정정 전압
VL: Low 레벨 지령 전압
VL -end: Low 레벨 종료 전압
VREF: 지령 전압
Vin: 입력 전압
Vl: 정정 전압
ｖo: 출력 전압
Vo -rat: 정격 직류 전압
vo -slow: 검출 신호
Vtrans: 이행 전압
km: 샘플링 횟수
ΔT(k): 펄스폭

Claims (12)

  1. 복수의 상 전류에 의해 다상(多相) 제어를 행하는 다상 인터리브 제어의 전원 장치로서,
    다상 인터리브의 다상 제어에 의해 동작하는 강압(降壓) 초퍼 회로를 구성하는 LC 초퍼 회로와,
    상기 LC 초퍼 회로의 다상 제어에 의해 스텝 응답을 제어하는 제어부를 구비하고,
    상기 제어부는, 상기 LC 초퍼 회로의 다상 제어에 있어서, 상기 LC 초퍼 회로의 각 상 전류의 합성 전류를 제어 전류로 하는 정전류 제어에 의해, 상기 LC 회로의 각 상의 스위칭을 제어하는 것을 특징으로 하는 전원 장치.
  2. LC 초퍼 회로를 포함하는 전원 장치의 제어 방법으로서,
    복수의 상 전류에 의해 다상 제어를 행하는 다상 인터리브 제어의 전원 장치의 제어 방법으로서,
    상기 LC 초퍼 회로의 다상 제어에 의한 스텝 응답의 제어에 있어서, 상기 LC 초퍼 회로의 각 상 전류의 합성 전류를 제어 전류로 하는 정전류 제어에 의해, 상기 LC 회로의 각 상의 스위칭을 제어하는 것을 특징으로 하는 전원 장치의 제어 방법.
  3. 제 2 항에 있어서,
    상기 정전류 제어는,
    출력 전압을 지령 전압에 추종시키는, 인덕턴스 전류의 정전류 제어인 것을 특징으로 하는 전원 장치의 제어 방법.
  4. 제 3 항에 있어서,
    상기 인덕턴스 전류의 정전류 제어에 있어서,
    상기 제어 전류는, 상기 LC 회로의 각 상의 인덕턴스의 접속단을 흐르는 인덕턴스 전류인 것을 특징으로 하는 전원 장치의 제어 방법.
  5. 제 3 항에 있어서,
    상기 인덕턴스 전류의 정전류 제어에 있어서,
    상기 제어 전류는, 상기 LC 회로의 캐패시턴스를 흐르는 캐패시턴스 전류인 것을 특징으로 하는 전원 장치의 제어 방법.
  6. 제 2 항에 있어서,
    상기 정전류 제어는,
    캐패시턴스 전류를 지령 전류에 추종시키는, 캐패시턴스 전류의 정전류 제어인 것을 특징으로 하는 전원 장치의 제어 방법.
  7. 제 6 항에 있어서,
    상기 캐패시턴스 전류의 정전류 제어에 있어서,
    상기 제어 전류는, 상기 LC 회로의 캐패시턴스를 흐르는 캐패시턴스 전류인 것을 특징으로 하는 전원 장치의 제어 방법.
  8. 제 2 항에 있어서,
    상기 정전류 제어는, 2단의 정전류 제어이고,
    제1단째의 정전류 제어는, 캐패시턴스 전류를 지령 전류에 추종시키는 캐패시턴스 전류의 정전류 제어이고,
    제2단째의 정전류 제어는, 출력 전압을 지령 전압에 추종시키는, 인덕턴스 전류의 정전류 제어이고,
    제1단째의 정전류 제어에 있어서 출력 전압이 전환 전압 Vc에 도달한 시점에서 제2단의 정전류 제어로 전환하는 것을 특징으로 하는 전원 장치의 제어 방법.
  9. 제 8 항에 있어서,
    상기 제1단째의 캐패시턴스 전류의 정전류 제어는, 또, mode 1의 정전류 제어와 mode 2의 정전류 제어의 2개의 모드를 구비하고,
    제1단째의 캐패시턴스 전류의 정전류 제어에 있어서,
    mode 1의 정전류 제어에 있어서, 제1 전환 전압 Vc1에 있어서 mode 1의 정전류 제어로부터 mode 2의 정전류 제어로 전환하고,
    mode 2의 정전류 제어에 있어서, 제2 전환 전압 Vc2에 있어서 mode 2의 정전류 제어로부터 제2단째의 인덕턴스 전류의 정전류로 전환하는 것을 특징으로 하는 전원 장치의 제어 방법.
  10. 제 9 항에 있어서,
    상기 정전류 제어는, 설정 전압 V를 High 레벨의 VH와 Low 레벨의 VL로 하는 2 레벨 제어이고,
    설정 전압 V가 High 레벨 VH인 경우에는,
    상기 제1 전환 전압 Vc1은,
    Figure pct00062

    αH는 High 레벨의 전류 계수,
    IR -rat는 정격 전류,
    VL은 Low 레벨의 설정 전압,
    T는 샘플링 주기,
    C는 캐패시턴스,
    N은 High 레벨시의 정수이고,
    설정 전압 V가 Low 레벨 VL인 경우에는,
    상기 제1 전환 전압 Vc1은,
    Figure pct00063

    αL은 Low 레벨의 전류 계수,
    IR -rat는 정격 전류,
    VH는 High 레벨의 설정 전압,
    T는 샘플링 주기,
    C는 캐패시턴스,
    N은 Low 레벨 시의 정수이고,
    상기 제2 전환 전압 Vc2는,
    Figure pct00064

    VREF는 High 레벨의 설정 전압 VH 또는 Low 레벨의 설정 전압 VL,
    Vc1은 제1 전환 전압,
    IC-REF는 지령 전류,
    Aｖ, β3은 지령 전압 VREF에 대한 추종 특성을 정하는 계수,
    T는 샘플링 주기,
    C는 캐패시턴스
    인 것을 특징으로 하는 전원 장치의 제어 방법.
  11. 제 9 항에 있어서,
    상기 mode 2의 정전류 제어의 지령 전류는, 상기 mode 1의 정전류 제어에 있어서의 지령 전류에 계수 β2를 곱한 값인 것을 특징으로 하는 전원 장치의 제어 방법.
  12. 제 10 항에 있어서,
    상기 계수 β2는
    Figure pct00065

    VREF는 High 레벨의 설정 전압 VH 또는 Low 레벨의 설정 전압 VL,
    Aｖ, β3은 지령 전압 VREF에 대한 추종 특성을 정하는 계수,
    Vc2는 제2 전환 전압,
    IC-REF는 지령 전류
    인 것을 특징으로 하는 전원 장치의 제어 방법.
KR1020197017432A 2016-12-27 2017-02-23 전원 장치 및 전원 장치의 제어 방법 KR102288650B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016254291A JP6873687B2 (ja) 2016-12-27 2016-12-27 電源装置、及び電源装置の制御方法
JPJP-P-2016-254291 2016-12-27
PCT/JP2017/006736 WO2018123079A1 (ja) 2016-12-27 2017-02-23 電源装置、及び電源装置の制御方法

Publications (2)

Publication Number Publication Date
KR20190084304A true KR20190084304A (ko) 2019-07-16
KR102288650B1 KR102288650B1 (ko) 2021-08-10

Family

ID=62710372

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197017432A KR102288650B1 (ko) 2016-12-27 2017-02-23 전원 장치 및 전원 장치의 제어 방법

Country Status (8)

Country Link
US (1) US10978950B2 (ko)
EP (1) EP3565099B1 (ko)
JP (1) JP6873687B2 (ko)
KR (1) KR102288650B1 (ko)
CN (1) CN110168885B (ko)
PL (1) PL3565099T3 (ko)
TW (1) TWI734762B (ko)
WO (1) WO2018123079A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6805201B2 (ja) * 2018-04-20 2020-12-23 株式会社京三製作所 Ｄｃ／ｄｃコンバータ、及びｄｃ／ｄｃコンバータの制御方法
TWI792805B (zh) * 2021-10-24 2023-02-11 立錡科技股份有限公司 降壓轉換器及降壓轉換器的操作方法、最大快速響應訊號產生器及最大快速響應訊號產生器的操作方法
US20230223849A1 (en) * 2022-01-11 2023-07-13 Mediatek Inc. Apparatus and method for improving adaptive voltage postioning performance of voltage regulator by sensing output capacitor current

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS574772B2 (ko) 1977-12-03 1982-01-27
JP2010119285A (ja) 2008-10-16 2010-05-27 Fuji Electric Systems Co Ltd インターリーブ制御電源装置、該電源装置の制御回路および制御方法
JP2015177636A (ja) 2014-03-14 2015-10-05 新電元工業株式会社 高調波抑制電源およびその制御回路
JP2015220976A (ja) 2014-05-15 2015-12-07 現代自動車株式会社Ｈｙｕｎｄａｉｍｏｔｏｒ Ｃｏｍｐａｎｙ 多相インターリーブコンバータ及びその制御方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200703853A (en) * 2005-03-17 2007-01-16 Int Rectifier Corp POL system architecture with analog bus
JP2010233439A (ja) 2009-03-03 2010-10-14 Toshiba Corp 電源制御装置、及びそれを用いた電源装置
CN101795515B (zh) * 2010-01-05 2012-12-12 艾迪光电（杭州）有限公司 启动过冲电流抑制电路
US8907642B1 (en) * 2010-06-23 2014-12-09 Volterra Semiconductor LLC Systems and methods for DC-to-DC converter control
CN103222175B (zh) * 2010-09-29 2015-07-01 松下电器产业株式会社 电力变换装置
JP2013059141A (ja) * 2011-09-07 2013-03-28 Univ Of Electro-Communications ロバストディジタル制御を適用した力率改善装置および電源装置
CN103475210B (zh) * 2011-09-14 2016-04-27 矽力杰半导体技术(杭州)有限公司 一种开关型调节器的恒定时间控制方法、控制电路以及应用其的开关型调节器
JP6040565B2 (ja) * 2012-05-11 2016-12-07 学校法人東京理科大学 多相の電力変換回路
JP5679241B1 (ja) * 2013-09-27 2015-03-04 株式会社京三製作所 電圧形直流電源装置および電圧形直流電源装置の制御方法
JP2015144554A (ja) * 2013-12-24 2015-08-06 パナソニックＩｐマネジメント株式会社 電力変換装置
JP2015136202A (ja) * 2014-01-16 2015-07-27 日新電機株式会社 チョッパ回路
JP5704772B1 (ja) 2014-02-04 2015-04-22 株式会社京三製作所 高周波電源装置およびプラズマ着火方法
JP2015213402A (ja) * 2014-05-07 2015-11-26 三菱電機株式会社 Ｄｃ／ｄｃコンバータ
CN104052266A (zh) 2014-06-15 2014-09-17 西南交通大学 电容电流型恒定导通时间控制技术及其装置
JP2016119753A (ja) * 2014-12-19 2016-06-30 株式会社豊田自動織機 電力変換装置
JP6432832B2 (ja) * 2014-12-24 2018-12-05 パナソニックＩｐマネジメント株式会社 電力変換装置
CN106114265B (zh) * 2016-07-29 2018-10-09 武汉理工大学 电动汽车大功率直流充电机/桩dcdc变换装置及控制方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS574772B2 (ko) 1977-12-03 1982-01-27
JP2010119285A (ja) 2008-10-16 2010-05-27 Fuji Electric Systems Co Ltd インターリーブ制御電源装置、該電源装置の制御回路および制御方法
JP2015177636A (ja) 2014-03-14 2015-10-05 新電元工業株式会社 高調波抑制電源およびその制御回路
JP2015220976A (ja) 2014-05-15 2015-12-07 現代自動車株式会社Ｈｙｕｎｄａｉｍｏｔｏｒ Ｃｏｍｐａｎｙ 多相インターリーブコンバータ及びその制御方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Milan Ilic et al. "Digital Average Current-Mode Controller for DC-DC Converters in Physical Vapor Deposition Applications". 2008.05.* *

Also Published As

Publication number Publication date
JP6873687B2 (ja) 2021-05-19
US10978950B2 (en) 2021-04-13
TWI734762B (zh) 2021-08-01
EP3565099B1 (en) 2022-01-26
EP3565099A4 (en) 2020-07-08
CN110168885B (zh) 2021-07-16
KR102288650B1 (ko) 2021-08-10
PL3565099T3 (pl) 2022-04-04
JP2018107966A (ja) 2018-07-05
CN110168885A (zh) 2019-08-23
EP3565099A1 (en) 2019-11-06
US20200144921A1 (en) 2020-05-07
WO2018123079A1 (ja) 2018-07-05
TW201824719A (zh) 2018-07-01

Similar Documents

Publication Publication Date Title
KR20190084304A (ko) 전원 장치 및 전원 장치의 제어 방법
KR20190080943A (ko) 전원 장치 및 전원 장치의 제어 방법
CN112042095B (zh) Dc/dc变换器及dc/dc变换器的控制方法
CN112020820A (zh) Dc/dc变换器及dc/dc变换器的控制方法
KR20190084305A (ko) 전원 장치 및 전원 장치의 제어 방법
KR102526288B1 (ko) Dc/dc 컨버터, 및 dc/dc 컨버터의 제어 방법
KR20190082304A (ko) 전원 장치 및 전원 장치의 제어 방법
JP2005348562A (ja) 交流電源装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant