WO2017191757A1 - 距離センサ - Google Patents

距離センサ Download PDF

Info

Publication number
WO2017191757A1
WO2017191757A1 PCT/JP2017/015745 JP2017015745W WO2017191757A1 WO 2017191757 A1 WO2017191757 A1 WO 2017191757A1 JP 2017015745 W JP2017015745 W JP 2017015745W WO 2017191757 A1 WO2017191757 A1 WO 2017191757A1
Authority
WO
WIPO (PCT)
Prior art keywords
charge
region
potential
charge collection
transistor
Prior art date
Application number
PCT/JP2017/015745
Other languages
English (en)
French (fr)
Inventor
明洋 島田
光人 間瀬
純 平光
鈴木　高志
Original Assignee
浜松ホトニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 浜松ホトニクス株式会社 filed Critical 浜松ホトニクス株式会社
Priority to KR1020187018993A priority Critical patent/KR102289223B1/ko
Priority to DE112017002290.8T priority patent/DE112017002290T5/de
Priority to CH01288/18A priority patent/CH713890B1/de
Priority to US16/097,664 priority patent/US11156700B2/en
Priority to CN201780027298.7A priority patent/CN109073735B/zh
Publication of WO2017191757A1 publication Critical patent/WO2017191757A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/02—Systems using the reflection of electromagnetic waves other than radio waves
    • G01S17/06—Systems determining position data of a target
    • G01S17/08—Systems determining position data of a target for measuring distance only
    • G01S17/10—Systems determining position data of a target for measuring distance only using transmission of interrupted, pulse-modulated waves
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/481—Constructional features, e.g. arrangements of optical elements
    • G01S7/4814—Constructional features, e.g. arrangements of optical elements of transmitters alone
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/481—Constructional features, e.g. arrangements of optical elements
    • G01S7/4816—Constructional features, e.g. arrangements of optical elements of receivers alone
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Definitions

  • the present invention relates to a distance sensor.
  • a time-of-flight (TOF) method is known in which the distance to an object is measured based on the time difference between the timing at which pulse light is emitted from the light source and the timing at which the reflected light from the object arrives.
  • TOF time-of-flight
  • Patent Document 1 describes a distance sensor based on the TOF method.
  • the distance sensor described in Patent Document 1 has a charge distribution type configuration, and the charge generated in the photosensitive region during the first period after light irradiation and the second after the first period.
  • the charge generated in the photosensitive region during the period of (1) is stored in the storage nodes respectively coupled to the different charge collection regions.
  • the distance to the object is calculated based on the ratio of the amount of charge stored in these storage nodes.
  • the distance sensor described in Patent Document 1 includes means for injecting current into each storage node in order to prevent saturation due to disturbance light components.
  • the present invention has been made to solve the above-described problems, and is a difference in the amount of current injected into storage nodes respectively coupled to different charge collection regions prepared for one photosensitive region. It aims at providing the distance sensor which can reduce.
  • the distance sensor according to the present embodiment is a distance sensor that measures the distance to an object by irradiating the object with light and detecting reflected light from the object, and solves the above-described problems.
  • a semiconductor substrate, first and second transfer electrodes, a voltage generation circuit, first and second transistors, a third transistor, and a fourth transistor are provided.
  • the semiconductor substrate has a photosensitive region that generates charges according to the amount of reflected light, and first and second charge collection regions that collect charges from the photosensitive region, respectively. Note that the first and second charge collection regions are separately arranged at a predetermined distance from the photosensitive region.
  • the first transfer electrode is an electrode for controlling charge transfer from the photosensitive region to the first charge collection region, and is disposed on a region between the photosensitive region and the first charge collection region.
  • the The first transfer electrode is set to an on-potential that enables charge transfer during the first period after light irradiation, while charge transfer is stopped during the second period following the first period.
  • the off potential is set.
  • the second transfer electrode is an electrode for controlling charge transfer from the photosensitive region to the second charge collection region, and is disposed on a region between the photosensitive region and the second charge collection region.
  • the second transfer electrode is set to an off potential during the first period, and is set to an on potential during the second period.
  • the voltage generating circuit has one terminal electrically connected to the first constant potential line set to a predetermined voltage and the second constant potential line set to a potential lower than the first constant potential line. And the other end electrically connected.
  • the voltage generation circuit includes a charge amount stored in a storage node electrically coupled to the first charge collection region and a charge stored in a storage node electrically coupled to the second charge collection region. A control voltage corresponding to the larger one of the quantities is generated.
  • Each of the first and second transistors has a control terminal to which a control voltage is applied, a first current terminal connected to the first constant potential line, and a second current terminal.
  • the third transistor has a first current terminal connected to the second current terminal of the first transistor and a second current connected to the storage node electrically coupled to the first charge collection region. And a control terminal to which a constant voltage is applied.
  • the fourth transistor has a first current terminal connected to the second current terminal of the second transistor and a second current connected to the storage node electrically coupled to the second charge collection region. And a control terminal to which a constant voltage is applied.
  • the amount of current is determined by the control voltage generated based on the amount of charge of the storage nodes respectively coupled to the plurality of charge collection regions prepared for one photosensitive region.
  • a cascode device is disposed between the transistor to be adjusted and the storage node, and the potential of the current output terminal of the transistor and the potential of the storage node are separated. As a result, the difference in the amount of injected current between the storage nodes coupled to each charge collection region can be reduced.
  • FIG. 3 is a sectional view taken along line III-III in FIG.
  • FIG. 4 is a sectional view taken along line IV-IV in FIG.
  • FIG. 3 which shows the example of the time change of the intensity of the reflected light which injects into a certain pixel
  • the graph which shows the time change of the voltage applied to a transfer electrode and the graph which shows the time change of the voltage applied to a transfer electrode. is there.
  • FIG. 3 is a sectional view taken along line III-III in FIG.
  • FIG. 4 is a sectional view taken along line IV-IV in FIG.
  • FIG. 9 is a diagram further showing a chart of a received light pulse waveform of reflected light in the timing chart shown in FIG. 8.
  • FIG. 9 is a diagram further showing a chart of a received light pulse waveform of reflected light in the timing chart shown in FIG. 8.
  • FIG. 4 is a graph showing an example of a time change of the voltage value (potential) of each storage node in the current injection circuit according to the comparative example, and an example of a time change of the injection current amount to each storage node in the current injection circuit according to the comparative example It is a graph which shows.
  • FIG. 5 is a graph showing an example of a time change of a voltage value (potential) of each storage node in the current injection circuit according to the embodiment, and a time change of an injection current amount to each storage node in the current injection circuit according to the embodiment; It is a graph which shows the example of.
  • FIG. 18 is a cross-sectional view taken along line XVIII-XVIII in FIG. It is a figure which shows the drive system of the sensor drive circuit in a 2nd modification. It is a timing chart which shows operation
  • the distance sensor according to the present embodiment is a distance sensor that measures the distance to an object by irradiating the object with light and detecting reflected light from the object.
  • the semiconductor substrate has a photosensitive region that generates charges according to the amount of reflected light, and first and second charge collection regions that collect charges from the photosensitive region, respectively. Note that the first and second charge collection regions are separately arranged at a predetermined distance from the photosensitive region.
  • the first transfer electrode is an electrode for controlling charge transfer from the photosensitive region to the first charge collection region, and is disposed on a region between the photosensitive region and the first charge collection region.
  • the first transfer electrode is set to an on-potential that enables charge transfer during the first period after light irradiation, while charge transfer is stopped during the second period following the first period.
  • the off potential is set.
  • the second transfer electrode is an electrode for controlling charge transfer from the photosensitive region to the second charge collection region, and is disposed on a region between the photosensitive region and the second charge collection region.
  • the second transfer electrode is set to an off potential during the first period, and is set to an on potential during the second period.
  • the voltage generation circuit is connected to one terminal connected to the first constant potential line set to a predetermined voltage and to the second constant potential line set to a potential lower than the first constant potential line. And the other end.
  • the voltage generation circuit is configured to select a larger one of the amount of charge stored in the storage node coupled to the first charge collection region and the amount of charge stored in the storage node coupled to the second charge collection region. A corresponding control voltage is generated.
  • Each of the first and second transistors has a control terminal to which a control voltage is applied, a first current terminal connected to the first constant potential line, and a second current terminal.
  • the third transistor includes a first current terminal connected to the second current terminal of the first transistor, a second current terminal connected to the storage node coupled to the first charge collection region, A control terminal to which a constant voltage is applied.
  • the fourth transistor has a first current terminal connected to the second current terminal of the second transistor, a second current terminal connected to the storage node coupled to the second charge collection region, A control terminal to which a constant voltage is applied.
  • the third transistor is connected between the first transistor and the storage node coupled to the first charge collection region
  • a fourth transistor is connected between the second transistor and the storage node coupled to the second charge collection region.
  • the third and fourth transistors may be MOSFETs.
  • the potential of the storage node corresponding to the potential of the current output terminal of the first transistor is preferably separated, and the potential of the storage node corresponding to the potential of the current output terminal of the second transistor is also separated.
  • each aspect listed in this [Description of Embodiments of the Invention] is applicable to each of all the remaining aspects or to all combinations of these remaining aspects. .
  • FIG. 1 is a plan view showing a configuration of a distance sensor 1A according to an embodiment of the present invention.
  • a distance sensor 1A in FIG. 1 is a device that measures the distance to an object by irradiating the object with light and detecting reflected light from the object.
  • the distance sensor 1 ⁇ / b> A includes an imaging region 11 formed on the semiconductor substrate 10, a sensor driving circuit 12, and a processing circuit 13.
  • the sensor drive circuit 12 drives the imaging area 11.
  • the processing circuit 13 processes the output of the imaging area 11.
  • the imaging region 11 includes a plurality of pixels P arranged in a one-dimensional or two-dimensional manner on the semiconductor substrate 10.
  • Each pixel P (m, n) includes a light receiving unit 9 and a current injection circuit 20.
  • the imaging area 11 detects reflected light from the object for each pixel P. And the distance for every pixel P of the image of a target object is calculated
  • the distance sensor 1A is a charge distribution type distance sensor, and the time from when the light is irradiated until the reflected light arrives depends on the ratio of the amount of charge distributed to two locations in each pixel P. Ask.
  • FIG. 2 is a plan view of the light receiving unit 9 of each pixel P (m, n) of the distance sensor 1A shown in FIG. 3 and FIG. 4 are cross-sectional views taken along lines III-III and IV-IV in FIG. 2, respectively, showing the cross-sectional configuration of the light receiving unit 9.
  • the light source unit 30 is also shown.
  • the light source unit 30 is a component for irradiating the object with the light L1, and includes a light source 31, a light source driving circuit 32, and a control circuit 33.
  • the light source 31 includes a semiconductor light emitting element such as a laser element or a light emitting diode.
  • the light source drive circuit 32 drives the light source 31 at a high frequency.
  • the control circuit 33 outputs a driving clock for the light source driving circuit 32.
  • the light source 31 periodically emits pulsed light that has been subjected to intensity modulation of a square wave or a sine wave.
  • Irradiation light L1 from the light source 31 is reflected on the surface of the object B, and enters the pixels P (m, n) in the imaging region 11 of the distance sensor 1A from the back surface 10b side of the semiconductor substrate 10 as reflected light L2. .
  • a plurality of imaging lenses corresponding to each of the pixels P (m, n) may be arranged facing the back surface 10b of the semiconductor substrate 10.
  • the light receiving unit 9 includes the transfer electrode 17 (first transfer electrode), the transfer electrode 18 (second transfer electrode), the transfer electrode 44, the photogate electrode 19, and the signal. It has extraction electrodes 42 and 43 and a charge discharging electrode 45.
  • the transfer electrode 17 and 18 and two signal extraction electrodes 42 and 43 are provided, respectively, but one of each may be provided.
  • two transfer electrodes 44 and two charge discharging electrodes 45 are provided. However, these may be provided one by one.
  • the light receiving unit 9 further includes a photosensitive region 14, a charge collection region 15 (first charge collection region), and a charge collection region 16 (second charge collection region). .
  • the photosensitive region 14 receives the reflected light L2 and generates a charge corresponding to the amount of light.
  • the charge collection regions 15 and 16 are respectively arranged adjacent to the photosensitive region 14 with the photosensitive region 14 interposed therebetween. Each of the charge collection regions 15 and 16 collects the charge from the photosensitive region 14, so that the charge is accumulated in the storage node coupled thereto.
  • the photosensitive region 14 is disposed between the charge collection regions 15 and 16.
  • the charge collection regions 15 and 16 may be adjacent to one side of the photosensitive region 14, and may be mutually connected. There is no restriction on the positional relationship.
  • the semiconductor substrate 10 is made of a high-concentration p-type (second conductivity type) semiconductor, and the light receiving portion 9 of each pixel P (m, n) is a low-side provided on the surface 10a side of the semiconductor substrate 10. It has a p-type (second conductivity type) surface region 10c having a concentration.
  • An insulating layer 41 is formed on the surface 10 a of the semiconductor substrate 10, and a photogate electrode 19 is formed on the surface region 10 c between the charge collection regions 15 and 16 via the insulating layer 41.
  • a region in the surface region 10 c located immediately below the photogate electrode 19 becomes the photosensitive region 14.
  • the potential of the photosensitive region 14 is controlled by the voltage applied to the photogate electrode 19. A slight positive DC voltage is applied to the photogate electrode 19 as necessary. Thereby, a hole electron pair is generated in response to the incidence of the reflected light L2 on the photosensitive region 14.
  • the charge collection regions 15 and 16 are high-concentration n-type (first conductivity type) regions formed on the surface region 10 c side of the semiconductor substrate 10.
  • the charge collection regions 15 and 16 are also called floating diffusion regions or charge storage regions.
  • An n-type semiconductor has electrons as carriers in an electrically neutral state, and is positively ionized when the carriers are removed. That is, the band structure of the high-concentration n-type charge collection regions 15 and 16 is greatly depressed downward to form a potential well.
  • a signal extraction electrode 42 is formed on the charge collection region 15, and a signal extraction electrode 43 is formed on the charge collection region 16. The signal extraction electrodes 42 and 43 are in contact with the charge collection regions 15 and 16 through openings formed in the insulating layer 41.
  • the transfer electrode 17 is disposed on a region between the photosensitive region 14 and the charge collection region 15.
  • the transfer electrode 18 is disposed on a region between the photosensitive region 14 and the charge collection region 16.
  • a positive potential (on potential) is applied to the transfer electrode 17
  • the potential in the region immediately below the transfer electrode 17 becomes an intermediate magnitude between the potential of the photosensitive region 14 and the potential of the charge collection region 15.
  • a potential step from the photosensitive region 14 to the charge collection region 15 is formed, and electrons fall into the potential well of the charge collection region 15 (charge is accumulated in the well).
  • a positive potential (on potential) is applied to the transfer electrode 18, the potential in the region immediately below the transfer electrode 18 becomes an intermediate magnitude between the potential of the photosensitive region 14 and the potential of the charge collection region 16.
  • a potential step from the photosensitive region 14 to the charge collection region 16 is formed, and electrons fall into the potential well of the charge collection region 16.
  • the signal extraction electrodes 42 and 43 are provided on the charge collection regions 15 and 16 to extract signals, but a high concentration for signal extraction is adjacent to the charge collection regions 15 and 16. It is also possible to separately provide a region, arrange another transfer electrode on the region between the high concentration region and the charge collection regions 15 and 16, and provide a signal extraction electrode on the high concentration region to extract a signal. .
  • the light receiving unit 9 further includes two charge collection regions 46.
  • the charge collection region 46 is formed in the surface region 10 c of the semiconductor substrate 10 and is disposed adjacent to the photosensitive region 14 with the photosensitive region 14 interposed therebetween.
  • the charge discharging electrode 45 is formed on these charge collecting regions 46.
  • the charge discharging electrode 45 is in contact with the charge collection region 46 through an opening formed in the insulating layer 41.
  • the transfer electrode 44 is disposed on a region between the photosensitive region 14 and the charge collection region 46. When a positive potential (ON potential) is applied to the transfer electrode 44, the charge moves from the photosensitive region 14 to the charge collection region 46, and the charge is accumulated in the potential well of the charge collection region 46.
  • the specific configuration of the charge collection region 46 is the same as that of the charge collection regions 15 and 16.
  • FIG. 5A is a graph showing an example of a change over time of the intensity of reflected light incident on a certain pixel P (m, n).
  • FIG. 5B is a graph showing the change over time of the voltage applied to the transfer electrode 17.
  • FIG. 5C is a graph showing the change over time of the voltage applied to the transfer electrode 18.
  • the reflected light L2 enters the pixel P (m, n) with a delay of time T 2 corresponding to the distance from the light irradiation timing T 1 to the object B.
  • the transfer electrode 17 is set to the on potential in the first period H 1 after the light irradiation, and is set to the off potential in the subsequent second period H 2 . Further, as shown in FIG. 5C, the transfer electrode 18 is set to the off potential in the first period H 1 and is set to the on potential in the second period H 2 . Then, it is assumed that a part of the reflected light L2 (area A 1 in the graph in the drawing) is incident on the pixel P (m, n) within the first period H 1 . At this time, since the transfer electrode 17 is set to the on potential and the transfer electrode 18 is set to the off potential, the charges generated in the photosensitive region 14 move to the charge collection region 15 and are accumulated.
  • the remainder of the reflected light L2 enters the pixel P (m, n) within the second period H 2 .
  • the transfer electrode 18 is set to the on potential and the transfer electrode 17 is set to the off potential, the charges generated in the photosensitive region 14 move to the charge collecting region 16 and are accumulated. Therefore, the amount of charge accumulated in the charge collection region 15 (the amount of charge accumulated in the accumulation node coupled to the charge collection region 15) and the amount of charge accumulated in the charge collection region 16 (coupled to the charge collection region 16).
  • the delay time T 2 that is, the distance to the object B can be known.
  • the processing circuit 13 of the present embodiment outputs a difference between these charge amounts by canceling out the charges accumulated in the charge collection region 15 and the charges accumulated in the charge collection region 16. It may be. Even in such a case, it is possible to know the total amount of charges accumulated in the charge collection regions 15 and 16 (total amount of charges accumulated in the accumulation nodes respectively coupled to the charge collection regions 15 and 16). If possible, the ratio between the charge amount accumulated in the charge collection region 15 and the charge amount accumulated in the charge collection region 16 can be known.
  • a driving method of the imaging region 11 for knowing the total amount of charges accumulated in the charge collection regions 15 and 16 will be described.
  • the sensor drive circuit 12 of the present embodiment drives the transfer electrodes 17 and 18 by sequentially executing a plurality of time-divided frames (each indicating a transfer electrode drive pattern).
  • FIG. 6 is a diagram illustrating a driving method of the imaging region 11 by the sensor driving circuit 12. As shown in FIG. 6, in the driving method of the present embodiment, the processing in each frame F1, F2 is performed while the first frame F1 and the second frame F2 are alternately repeated. FIG. 6 also shows the processing contents in the frames F1 and F2. In each of the frames F1 and F2, an accumulation frame F3 that accumulates charges in the charge collection regions 15 and 16 and a read frame F4 that reads charges from the charge collection regions 15 and 16 are alternately repeated.
  • FIGS. 7A and 7B are timing charts showing operations of the transfer electrodes 17, 18, and 44 in the storage frame F3.
  • FIG. 7A shows a timing chart in the first frame F1
  • FIG. 7B shows a timing chart in the second frame F2.
  • the driving clock CL of the light source driving circuit 32 output from the control circuit 33 that is, the temporal change in the intensity of the pulsed light output from the light source 31
  • the drive voltage Vtx 1 applied to the drive electrode 17, the drive voltage Vtx 2 applied to the transfer electrode 18, and the drive voltage Vtxr applied to the transfer electrode 44 are shown.
  • the driving clock CL is at every rise once, the driving voltage Vtx 1 and Vtx 2 with a certain period T repeats the ON potential and OFF potential duplicate.
  • the on-time of the drive voltages Vtx 1 and Vtx 2 in each cycle is equal to the on-time t L of the drive clock CL.
  • the time t 0 , t 1 ,. ⁇ , t 9 is defined in the accumulated frames F3 of the first frame F1 and the second frame F2. These intervals are half of one irradiation time t L of the irradiation light L1.
  • the light source unit 30 irradiates the irradiation light L1 between times t 1 and t 3 .
  • the sensor drive circuit 12 sets the drive voltage Vtx 1 to the on potential between the times t 0 to t 2 and t 4 to t 6 in the first frame F1.
  • the drive voltage Vtx 2 is set to the on potential during times t 2 to t 4 and t 6 to t 8 . Further, as shown in FIG. 7B, the sensor drive circuit 12 sets the drive voltage Vtx 1 to the on-potential between times t 1 to t 3 and t 5 to t 7 in the second frame F2. Then, the drive voltage Vtx 2 is set to the on potential during times t 3 to t 5 and t 7 to t 9 .
  • the drive voltage Vtxr applied to the transfer electrode 44 is set to the on-potential except during the period from when the other drive voltages Vtx 1 and Vtx 2 are first set to the on-potential to the last set to the off-potential. Is set. That is, the drive voltage Vtxr is set to the off potential during the time t 0 to t 8 in the first frame F1, is set to the off potential during the time t 1 to t 9 in the second frame F2, and the other period. At ON potential.
  • the above operation is as follows.
  • the drive voltage Vtx 1 rises at a timing earlier by (t L / 2) than the rise timing of the drive clock CL.
  • the phase of the drive voltage Vtx 1 in the first frame F1 is set to 0 °.
  • the drive voltage Vtx 2 rises at a timing later by t L than the rise timing of the drive voltage Vtx 1 .
  • the phase of the drive voltage Vtx 2 in the first frame F1 is 180 °.
  • the drive voltage Vtx 1 is rises at the same timing as the rising timing of the drive clock CL.
  • the phase of the drive voltage Vtx 1 in the second frame F2 is 90 °.
  • the drive voltage Vtx 2 rises at a timing later by t L than the rise timing of the drive voltage Vtx 1 .
  • the phase of the drive voltage Vtx 2 in the second frame F2 is 270 °.
  • FIG. 8 is overlapped with timing charts for one driving clock CL of the first frame F1 and the second frame F2 shown in FIGS. 7A and 7B.
  • FIG. 8 is overlapped with timing charts for one driving clock CL of the first frame F1 and the second frame F2 shown in FIGS. 7A and 7B.
  • the drive voltage Vtx 1 (1) and the drive voltage Vtx 2 (1) respectively indicate the drive voltages Vtx 1 and Vtx 2 in the first frame F1, and the drive voltage Vtx 1 (2) and the drive voltage Vtx 2 (2) are respectively The drive voltages Vtx 1 and Vtx 2 in the second frame F2 are shown.
  • FIG. 9 and 10 further show a chart of the received light pulse waveform of the reflected light L2 in the timing chart shown in FIG.
  • the reflected light L2 is incident on the pixel P (m, n) after a time (t L / 3) from the irradiation of the light L1 to the object.
  • the first frame F1 charges corresponding to the area of the region A 3 in FIG. 9 are stored in the charge collecting region 15, and charges corresponding to the area of the region A 4 are stored in the charge collecting region 16.
  • the charge amount stored in the charge collection region 15 is Q / 6
  • the charge amount stored in the charge collection region 16 is (5 ⁇ Q / 6).
  • the charge amount stored in the charge collection region 15 is (2 ⁇ Q / 3), and the charge amount stored in the charge collection region 16 is Q / 3. Then, by subtracting the charge amount Q / 6 of the charge collection region 15 in the first frame F1 from the charge amount (5 ⁇ Q / 6) of the charge collection region 16 in the first frame F1, (2 ⁇ Q / 3) Is obtained.
  • ⁇ Q / 3 is obtained by subtracting the charge amount (2 ⁇ Q / 3) of the charge collection region 15 in the second frame F2 from the charge amount Q / 3 of the charge collection region 16 in the second frame F2. Is obtained. Then, when these absolute values are added, the total charge amount Q generated by the reflected light L2 is obtained.
  • the reflected light L2 is incident on the pixel P (m, n) after a time (3 ⁇ t L / 4) after the light L1 is irradiated on the object.
  • the first frame F1 charges corresponding to the area of the region A 7 in FIG. 10 are stored in the charge collecting region 15, and charges corresponding to the area of the region A 8 are stored in the charge collecting region 16.
  • the charge amount stored in the charge collection region 15 is Q / 4
  • the charge amount stored in the charge collection region 16 is (3 ⁇ Q / 4).
  • the second frame F2 charges corresponding to the area of the region A 9 in FIG.
  • phase 0 ° that is, times t 0 to t 2
  • times t 4 to t 6 From the absolute value of the value obtained by subtracting the collected charge amount and the charge amount collected at phase 270 °, that is, times t 3 to t 5 , t 7 to t 9 , phase 90 °, that is, times t 1 to t 3 , t by adding the absolute value of the collected value obtained by subtracting the amount of charge in the 5 ⁇ t 7, it is possible to obtain a total charge Q generated by the reflected light L2.
  • the amount determined the ratio (the ratio of each of the charge collecting regions 15 and 16 combined amount of charge stored in the storage node), it is possible to know the distance to the delay time T 2 that object B.
  • the distance sensor 1A As described above, based on the difference of the accumulated amount of charge in each coupled storage nodes in the charge collecting regions 15 and 16, until the time T 2 That object B Can be obtained. Therefore, a usage method of injecting an equal amount of current into each storage node is possible, thereby avoiding saturation of each storage node.
  • a circuit configuration example for injecting an equal amount of current into each storage node will be described in detail.
  • FIG. 11 is a circuit diagram showing a configuration of the current injection circuit 20 shown in FIG.
  • the current injection circuit 20 of the present embodiment includes a voltage generation circuit 21, a transistor 22a (first transistor), a transistor 22b (second transistor), and a transistor 23a (third transistor). Transistor) and a transistor 23b (fourth transistor).
  • the transistors 22a, 22b, 23a, and 23b are field effect transistors such as p-channel MOSFETs.
  • the voltage generation circuit 21 is disposed between a power supply potential line 34 (first constant potential line) and a reference potential line GND (second constant potential line) having a lower potential than the power supply potential line 34.
  • the voltage generation circuit 21 generates control voltages VC 1 and VC 2 corresponding to the larger charge amount among the charge amounts accumulated in the charge collection regions 15 and 16.
  • the voltage generation circuit 21 includes a transistor pair 24 and a current source 25 connected in series between the power supply potential line 34 and the reference potential line GND. Further, the voltage generation circuit 21 includes buffer circuits 27 and 28.
  • the transistor pair 24 includes a transistor 24a (fifth transistor) and a transistor 24b (sixth transistor).
  • the transistors 24a and 24b are field effect transistors such as p-channel MOSFETs.
  • One current terminal (first current terminal) of each of the transistors 24a and 24b is electrically connected to the power supply potential line 34 via the current source 25 in a state where the current terminals are short-circuited to each other.
  • the other current terminal (second current terminal) of each of the transistors 24a and 24b is electrically connected to the reference potential line GND while being short-circuited to each other.
  • the control terminal of the transistor 24a is electrically connected to the signal extraction electrode 42 on the charge collection region 15 through the storage node 26a.
  • the control terminal of the transistor 24b is electrically connected to the signal extraction electrode 43 on the charge collection region 16 through the storage node 26b.
  • the accumulation node 26 a accumulates the collected charge in the charge collection region 15, and the accumulation node 26 b accumulates the collected charge in the charge collection region 16.
  • Current source 25 includes a transistor 25a.
  • the transistor 25a is a field effect transistor such as a p-channel MOSFET.
  • One current terminal (first current terminal) of the transistor 25 a is electrically connected to the power supply potential line 34.
  • the other current terminal (second current terminal) of the transistor 25a is electrically connected to the first current terminal of each of the transistors 24a and 24b.
  • a predetermined bias voltage (constant voltage) V 1 is applied to the control terminal of the transistor 25a.
  • the current source may further include another transistor connected in parallel with the transistor 25a.
  • the transistor 22a supplies a current for avoiding saturation of the storage node 26a to the storage node 26a by removing the disturbance light component.
  • One current terminal (first current terminal) of the transistor 22a is connected to the power supply potential line 34, and the other current terminal (second current terminal) is connected to the storage node 26a via the transistor 23a.
  • the control terminal of the transistor 22 a is electrically connected to a node N 1 between the transistor pair 24 and the current source 25 via the buffer circuit 27.
  • the transistor 22b supplies a current for removing the disturbance light component to the storage node 26b.
  • One current terminal (first current terminal) of the transistor 22b is connected to the power supply potential line 34, and the other current terminal (second current terminal) is connected to the storage node 26b via the transistor 23b.
  • the control terminal of the transistor 22 b is connected to the node N 1 through the buffer circuit 28.
  • the transistor 23a is cascode-connected to the transistor 22a and suppresses fluctuations in the potential of the storage node 26a from affecting the operation of the transistor 22a. Specifically, one current terminal (first current terminal) of the transistor 23a is connected to the second current terminal of the transistor 22a, and the other current terminal (second current terminal) of the transistor 23a is stored. It is connected to the node 26a. A predetermined bias voltage (constant voltage) V 3 is applied to the control terminal of the transistor 23a.
  • the transistor 23b is cascode-connected to the transistor 22b and suppresses fluctuations in the potential of the storage node 26b from affecting the operation of the transistor 22b. Specifically, one current terminal (first current terminal) of the transistor 23b is connected to the second current terminal of the transistor 22b, and the other current terminal (second current terminal) of the transistor 23b is connected to the storage node 26b. It is connected to the. A predetermined bias voltage (constant voltage) V 4 is applied to the control terminal of the transistor 23b. As an example, the bias voltage V 3 and the bias voltage V 4 may be equal to each other.
  • the buffer circuit 27 generates a control voltage VC 1 by shifting the potential of the node N 1 and provides it to the control terminal of the transistor 22a.
  • the buffer circuit 27 includes, for example, a source follower circuit. Specifically, the buffer circuit 27 includes transistors 27a and 27b connected in series with each other. One current terminal (first current terminal) of the transistor 27a is connected to the power supply potential line 34, and the other current terminal (second current terminal) is connected to one current terminal (first current terminal) of the transistor 27b. It is connected. The other current terminal (second current terminal) of the transistor 27b is connected to the reference potential line GND. A predetermined bias voltage (constant voltage) V 5 is applied to the control terminal of the transistor 27a. The potential of the node N 1 is input to the control terminal of the transistor 27b.
  • the buffer circuit 27 outputs a control voltage VC 1 having a magnitude corresponding to the potential of the node N 1 from a node between the transistors 27a and 27b.
  • the buffer circuit 28 shifts the potential of the node N 1 to generate the control voltage VC 2 and provides it to the control terminal of the transistor 22b.
  • the buffer circuit 28 includes, for example, a source follower circuit.
  • the buffer circuit 28 includes transistors 28a and 28b connected in series with each other.
  • One current terminal (first current terminal) of the transistor 28a is connected to the power supply potential line 34, and the other current terminal (second current terminal) is connected to one current terminal (first current terminal) of the transistor 28b. It is connected.
  • the other current terminal (second current terminal) of the transistor 28b is connected to the reference potential line GND.
  • a predetermined bias voltage (constant voltage) V 6 is applied to the control terminal of the transistor 28a.
  • the control terminal of the transistor 28b is the potential of the node N 1 is input.
  • the buffer circuit 28 outputs a control voltage VC 2 having a magnitude corresponding to the potential of the node N 1 from a node between the transistors 28a and 28b.
  • the magnitudes of the bias voltages V 5 and V 6 are set so that the amount of current supplied from the transistor 22a to the storage node 26a is equal to the amount of current supplied from the transistor 22b to the storage node 26b.
  • V 5 V 6 may be used.
  • the buffer circuits 27 and 28 may be omitted.
  • transistors 22a, 22b are each controlled terminal being connected directly to the node N 1, the potential of the node N 1 is provided to these control terminals as the control voltage VC 1, VC 2.
  • the current injection circuit 20 further includes reset circuits 35 and 36.
  • the reset circuit 35 has a transistor 35a
  • the reset circuit 36 has a transistor 36a.
  • the reset potential Vr is input to one current terminal (first current terminal) of each of the transistors 35a and 36a.
  • the other current terminal (second current terminal) of the transistor 35a is connected to the storage node 26a, and the other current terminal (second current terminal) of the transistor 36a is connected to the storage node 26b.
  • the reset signal Sr is input to the control terminals of the transistors 35a and 36a, and the transistors 35a and 36a are turned on, whereby the charges of the storage nodes 26a and 26b are discharged.
  • the potentials of the storage nodes 26a and 26b have a magnitude corresponding to the amount of charge flowing into the charge collection regions 15 and 16, respectively. Then, when the flow of charges into the charge collection regions 15 and 16 continues and one of the storage nodes 26a and 26b exceeds the turn-on voltage, one of the transistors 24a and 24b becomes one of the storage nodes. A current corresponding to the potential of the current starts to flow. Therefore, the potential of the node N 1 has a magnitude corresponding to the larger one of the charge amounts stored in the charge collection regions 15 and 16 (storage nodes 26a and 26b). Control voltages VC 1 and VC 2 having a magnitude corresponding to the potential of the node N 1 are output to the control terminals of the transistors 22a and 22b.
  • the transistors 22a and 22b receive the above-described control voltages VC 1 and VC 2 at their control terminals, and flow currents corresponding to the magnitudes of the control voltages VC 1 and VC 2 .
  • predetermined bias voltages V 3 and V 4 are always applied to the control terminals of the transistors 23a and 23b, currents from the transistors 23a and 23b are injected into the storage nodes 26a and 26b, respectively.
  • the same amount of charge is canceled in the storage nodes 26a and 26b, and saturation of the storage nodes 26a and 26b (charge collection regions 15 and 16) due to disturbance light is avoided.
  • FIG. 12 is a circuit diagram showing a configuration of a current injection circuit 100 according to a comparative example.
  • the current injection circuit 100 has the same configuration as that of the current injection circuit 20 of this embodiment except that the transistors 23a and 23b and the buffer circuits 27 and 28 are not provided.
  • the reset circuits 35 and 36 are not shown.
  • the transistors 22a and 22b are directly connected to the storage nodes 26a and 26b, but the potentials of the storage nodes 26a and 26b are stored in the charge collection regions 15 and 16, respectively. It varies depending on the amount of charge. Therefore, the potentials of the storage nodes 26a and 26b also differ depending on the difference in the amount of charge accumulated in the charge collection regions 15 and 16. That is, a difference is generated between the drain-source voltages of the transistors 22a and 22b.
  • the amount of charge injected into the storage node 26a and the amount of charge injected into the storage node 26b are not equal to each other and a slight difference occurs. .
  • an error occurs when the processing circuit 13 outputs the difference between the charge amounts accumulated in the charge collection regions 15 and 16, and an error occurs in the measurement distance.
  • cascode devices such as transistors 23a and 23b are arranged between the transistors 22a and 22b and the storage nodes 26a and 26b.
  • the potential of each of the transistors 22a and 22b and the potential of each of the storage nodes 26a and 26b are separated, so that even if there is a potential difference between the storage node 26a and the storage node 26b, each of the transistors 22a and 22b.
  • FIG. 13A is a graph showing an example of the time change of the voltage value (potential) of each of the storage nodes 26a and 26b in the current injection circuit 100 according to the comparative example.
  • the graph G11 shows the voltage value of one storage node
  • the graph G12 shows the voltage value of the other storage node.
  • FIG. 13B is a graph showing an example of a change over time in the amount of injected current into each of the storage nodes 26a and 26b in the current injection circuit 100 according to the comparative example.
  • graph G21 shows the amount of injected current to one storage node
  • graph G22 shows the amount of injected current to the other storage node.
  • the potential of the storage nodes 26a and 26b gradually decreases due to the accumulation of electric charges in the storage nodes 26a and 26b.
  • the potential of one storage node exceeds the turn-on voltage of the transistor 24a (or 24b)
  • current injection into each of the storage nodes 26a and 26b is started as shown in FIG. 13B (1). .5 to 1.6 milliseconds).
  • the decrease in the potential of one storage node stops and becomes constant, and the potential of the other storage node begins to increase.
  • FIG. 14A is a graph showing an example of the time change of the voltage value (potential) of each of the storage nodes 26a and 26b in the current injection circuit 20 of the present embodiment.
  • the graph G31 shows the voltage value of one storage node
  • the graph G32 shows the voltage value of the other storage node.
  • graphs G41 and G42 in FIG. 14B show examples of changes over time in the amount of current injected into the storage nodes 26a and 26b in the current injection circuit 20 of the present embodiment. Since the amounts of current injected into the storage nodes 26a and 26b are equal to each other, the graphs G41 and G42 are completely overlapped.
  • the potential difference between the storage node 26a and the storage node 26b is reduced, and the amount of current injected into each storage node can be made closer to each other. Therefore, according to the present embodiment, measurement errors can be reduced.
  • each of the transistors 23a and 23b is preferably a MOSFET.
  • the potentials of the transistors 22a and 22b and the potentials of the storage nodes 26a and 26b can be preferably separated. This is particularly effective when the transistors 22a and 22b are MOSFETs as in this embodiment.
  • FIG. 15A and FIG. 15B are diagrams illustrating timing charts of the driving method according to the first modification of the above-described embodiment.
  • the sensor drive circuit 12 according to the above-described embodiment has the timing charts shown in FIGS. 15A and 15B instead of the timing charts shown in FIGS. 7A and 7B. Based on this, the transfer electrodes 17 and 18 may be driven.
  • the difference between the timing chart of the first modification and the timing chart of the above-described embodiment is the length of the on time of the drive voltages Vtx 1 and Vtx 2 .
  • the on-time of the drive voltages Vtx 1 and Vtx 2 (period set to the on-voltage) is equal to the on-time of the drive clock CL (that is, the irradiation time of the irradiation light L1) t L.
  • the ON times of the drive voltages Vtx 1 and Vtx 2 are half the time t L (t L / 2).
  • the time t 0 , t 1 ,. ⁇ , t 8 is defined in the accumulated frames F3 of the first frame F1 and the second frame F2. These intervals are half of one irradiation time t L of the irradiation light L1. At this time, the light source unit 30 irradiates the irradiation light L1 between times t 1 and t 3 . Then, as shown in FIG. 15A, the sensor drive circuit 12 sets the drive voltage Vtx 1 to the on-potential between times t 0 to t 1 and t 4 to t 5 in the first frame F1.
  • the drive voltage Vtx 2 is set to the on potential during times t 2 to t 3 and t 6 to t 7 . Further, as shown in FIG. 15B, the sensor drive circuit 12 sets the drive voltage Vtx 1 to the on-potential between the times t 1 to t 2 and t 5 to t 6 in the second frame F2. Then, the drive voltage Vtx 2 is set to the on potential during times t 3 to t 4 and t 7 to t 8 .
  • the drive voltage Vtxr applied to the transfer electrode 44 is set to the on-potential except during the period from when the other drive voltages Vtx 1 and Vtx 2 are first set to the on-potential to the last set to the off-potential. Is set. That is, the drive voltage Vtxr is set to the off potential during the time t 0 to t 7 in the first frame F1, is set to the off potential during the time t 1 to t 8 in the second frame F2, and the other period. At ON potential.
  • the difference between the output values of the first frame F1 and the difference of the output values of the second frame F2 is taken and then the absolute value is selected and the larger absolute value is selected.
  • a value that is 1 ⁇ 2 of the total amount of charge generated by the reflected light L2 can be obtained.
  • a value that increases linearly with time T 2 is obtained.
  • FIGS. 16A to 16C are diagrams for explaining the distance calculation method in the first modification.
  • FIG. 16A shows a value obtained by subtracting the charge amount of the storage node coupled to the charge collection region 15 from the charge amount of the storage node coupled to the charge collection region 16 (that is, from each pixel P (m, n). It is a graph which shows the relationship between output t) and time t (namely, distance to the target object B) after irradiating the light L1 until the reflected light L2 injects.
  • a graph G41 indicates an output value in the first frame F1
  • a graph G42 indicates an output value in the second frame F2.
  • the output value is standardized so that the maximum value is 1 and the minimum value is -1.
  • the output value is constant at 1 in the section D 1 where 0 ⁇ t ⁇ t L / 2, and t L / 2 ⁇ t ⁇ t.
  • the output value decreases from 1 to ⁇ 1
  • the output value becomes constant at ⁇ 1, and (3 ⁇ t L / 2)
  • the output value rises from ⁇ 1 to 1 in the interval D 4 where ⁇ t ⁇ 2t L.
  • the second frame F2 the output value in the section D 1 is raised from -1 to 1, the output value in the interval D 2 is constant at 1, the output value in the interval D 3 Decreases from 1 to ⁇ 1, and the output value becomes constant at ⁇ 1 in the interval D 4 .
  • the first modification As described above, according to the first modification, as in the above-described embodiment, based on the difference between the charge amounts accumulated in the accumulation nodes respectively coupled to the charge collection regions 15 and 16, The distance can be determined. Therefore, it is possible to apply the current injection circuit 20 of the above-described embodiment, thereby avoiding saturation of each storage node.
  • FIG. 17 is a plan view showing a light receiving unit 9A according to a second modification of the above-described embodiment.
  • the light receiving unit 9A of the present modification includes a transfer electrode 17 (first transfer electrode), a transfer electrode 18 (second transfer electrode), and a transfer electrode 51 (first transfer electrode). , And one transfer electrode 52 (second transfer electrode).
  • These transfer electrodes 17, 18, 51, 52 are arranged adjacent to the photogate electrode 19 and around the photogate electrode 19.
  • the photogate electrode 19 is located between the transfer electrode 17 and the transfer electrode 18, and the photogate electrode 19 is located between the transfer electrode 51 and the transfer electrode 52.
  • the transfer electrodes 17, 18, 51, 52 are adjacent to the photogate electrode 19, there is no restriction on the positional relationship between them.
  • the light receiving portion 9A has one signal extraction electrode 42, 43, 55, and 56, respectively.
  • the transfer electrode 17 is arranged between the signal extraction electrode 42 and the photogate electrode 19
  • the transfer electrode 18 is arranged between the signal extraction electrode 43 and the photogate electrode 19
  • the transfer electrode 51 is arranged between the signal extraction electrode 55 and the photogate electrode 19.
  • the transfer electrode 52 is disposed between the signal extraction electrode 56 and the photogate electrode 19.
  • the light receiving unit 9A includes a transfer electrode 44 and a charge discharging electrode 45.
  • the configuration immediately below the transfer electrodes 17 and 18 and the signal extraction electrodes 42 and 43 is the same as in FIG. 3, and the configuration immediately below the transfer electrode 44 and the charge discharging electrode 45 is the same as in FIG. 18 is a cross-sectional view taken along the line XVIII-XVIII in FIG. 17, including the configuration immediately below the transfer electrodes 51 and 52 and the signal extraction electrodes 55 and 56.
  • FIG. 18 the light receiving unit 9A further includes a charge collection region 57 (first charge collection region) and a charge collection region 58 (second charge collection region).
  • the charge collection regions 57 and 58 are disposed adjacent to the photosensitive region 14 with the photosensitive region 14 interposed therebetween.
  • the charge collection regions 57 and 58 collect the charge from the photosensitive region 14, so that the charge is accumulated in the storage node coupled to each.
  • the configuration of the charge collection regions 57 and 58 is the same as the configuration of the charge collection regions 15 and 16 shown in FIG.
  • the signal extraction electrode 55 is formed on the charge collection region 57, and the signal extraction electrode 56 is formed on the charge collection region 58.
  • the signal extraction electrodes 55 and 56 are in contact with the charge collection regions 57 and 58 through openings formed in the insulating layer 41.
  • the transfer electrode 51 is disposed on a region between the photosensitive region 14 and the charge collection region 57.
  • the transfer electrode 52 is disposed on a region between the photosensitive region 14 and the charge collection region 58.
  • the sensor driving circuit of the second modification drives the transfer electrodes 17, 18, 51, 52 by sequentially executing a plurality of time-divided frames (each indicating a transfer electrode drive pattern).
  • FIG. 19 is a diagram illustrating a driving method of the sensor driving circuit in the second modification. As shown in FIG. 19, in the driving method of the second modified example, the process in the frame F5 is performed while the same frame F5 is repeated. FIG. 19 also shows the processing contents in the frame F5. In the frame F5, charge is read from the storage frame F6 for storing charges in the storage nodes coupled to the charge collection regions 15, 16, 57, and 58, and the charge collection regions 15, 16, 57, and 58, respectively. The read frame F4 is alternately repeated.
  • FIG. 20 is a timing chart showing the operation of the transfer electrodes 17, 18, 44, 51, 52 in the storage frame F6.
  • the drive clock CL the drive voltage Vtx 1 applied to the transfer electrode 17, the drive voltage Vtx 2 applied to the transfer electrode 18, the drive voltage Vtx 3 applied to the transfer electrode 51, and the transfer A drive voltage Vtx 4 applied to the electrode 52 and a drive voltage Vtxr applied to the transfer electrode 44 are shown.
  • the drive voltages Vtx 1 to Vtx 4 are repeated with the on potential and the off potential twice every certain period T.
  • the on-time of the drive voltages Vtx 1 to Vtx 2 in each cycle is half of the on-time t L of the drive clock CL (t L / 2).
  • equidistant times t 0 , t 1 ,..., T 8 are defined in the accumulation frame F 6 of each frame F 5. These intervals are half of one irradiation time t L of the irradiation light L1. At this time, the light source unit 30 irradiates the irradiation light L1 between times t 1 and t 3 . Then, as shown in FIG.
  • the sensor drive circuit 12 sets the drive voltage Vtx 1 to the on potential between times t 0 to t 1 and t 4 to t 5
  • the drive voltage Vtx 2 is set to the on potential between times t 1 to t 2 and t 5 to t 6
  • the drive voltage Vtx 3 is set to the on potential between times t 2 to t 3 and t 6 to t 7
  • the drive voltage Vtx 4 is set to the ON potential during times t 3 to t 4 and t 7 to t 8 .
  • the drive voltage Vtxr applied to the transfer electrode 44 is set to the on-potential except during the period from when the other drive voltages Vtx 1 to Vtx 4 are first set to the on-potential to the last set to the off-potential. Is set. That is, the drive voltage Vtxr is set to the off potential during the times t 0 to t 8 in each frame F5, and is set to the on potential during the other periods.
  • the second modified example is an example in which the first frame F1 and the second frame F2 of the first modified example are collectively implemented in one frame F5. Therefore, according to the second modified example, as in the first modified example, it is possible to obtain a value that is 1 ⁇ 2 of the total amount of charges generated by the reflected light L2, and the charge collecting regions 15, 16, 57, The distance to the object B can be obtained based on the difference in the amount of charge stored in each storage node 58 coupled to each of the 58.
  • the output value of the first frame F1 in the first modification example is replaced with a value obtained by subtracting the charge amount of the charge collection region 15 from the charge amount of the charge collection region 16 in the second modification example
  • the output value of the two frames F2 may be replaced with a value obtained by subtracting the charge amount of the charge collection region 57 from the charge amount of the charge collection region 58. Therefore, it is possible to apply the current injection circuit 20 of the above-described embodiment, thereby avoiding saturation of each storage node.
  • one current injection circuit 20 is connected to the charge collection regions 15 and 16, and another current injection circuit 20 is connected to the charge collection regions 57 and 58.
  • each transistor is a MOSFET
  • each transistor may be another FET, or may be a bipolar transistor.
  • SYMBOLS 1A Distance sensor, 10 ... Semiconductor substrate, 10a ... Front surface, 10b ... Back surface, 10c ... Front surface region, 11 ... Imaging region, 12 ... Sensor drive circuit, 13 ... Processing circuit, 14 ... Photosensitive region, 15 ... First Charge collection region, 16 ... second charge collection region, 17 ... first transfer electrode, 18 ... second transfer electrode, 19 ... photogate electrode, 20 ... current injection circuit, 21 ... voltage generation circuit, 22a ... first 1 transistor 22 b second transistor 23 a third transistor 23 b fourth transistor 24 transistor pair 25 current source 26 a 26 b storage node 27 28 buffer circuit 30 ... Light source unit, 31 ... Light source, 32 ... Light source drive circuit, 33 ...
  • Control circuit 34 ... Power supply potential line, 35,36 ... Reset circuit, 41 ... Insulating layer, 42,43 ...
  • Signal extraction electrode 100 ... current injection circuit, B ... object, GND ... reference potential line, L1 ... irradiation light, L2 ... reflected light, N 1 ... node, P ... pixel, Sr ... reset signal, T ... period, t L ... on time , T 1 ... light irradiation timing, T 2 ... delay time, V 3 , V 4 , V 5 , V 6 ... bias voltage (constant voltage), VC 1 , VC 2 ... control voltage, Vr ... reset potential, Vtx 1 , Vtx 2 : Drive voltage.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Radar Systems And Details Thereof (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本実施形態は、外乱光に起因する飽和を回避するため、１つの光感応領域に用意された複数の電荷収集領域それぞれに注入される電流量の差を低減する距離センサに関する。電荷収集領域それぞれに電流を注入する電流注入回路は、注入電流量を調節するための制御電圧を生成する電圧生成回路を含み、該電圧生成回路は、電荷収集領域にそれぞれ結合された蓄積ノードの電荷量のうち大きい電荷量に応じた制御電圧を生成する。一方、制御電圧により電流量を調節するトランジスタと蓄積ノードとの間には、カスコードデバイスが配置され、トランジスタの電流出力端の電位と蓄積ノードの電位が分離されている。

Description

距離センサ
　本発明は、距離センサに関するものである。
　光源からパルス光を放出したタイミングと、対象物からの反射光が到達したタイミングとの時間差に基づいて、対象物までの距離を測定する飛行時間（ＴＯＦ：Time-of-Flight）法が知られている。例えば、下記の特許文献１には、ＴＯＦ法に基づく距離センサが記載されている。この特許文献１に記載された距離センサは、電荷振分け型の構成を備えており、光照射後の第１の期間中に光感応領域内で発生する電荷と、第１の期間後の第２の期間中に該光感応領域内で発生する電荷とを、異なる電荷収集領域にそれぞれ結合された蓄積ノードに蓄積する。そして、これら蓄積ノードに蓄積された電荷量の比に基づいて、対象物までの距離を算出する。さらに、特許文献１に記載された距離センサは、外乱光成分による飽和を防ぐために、電流を蓄積ノードそれぞれに注入する手段を備えている。
独国特許出願公開第１０２００５０５６７７４号明細書
　発明者らは、上述の従来技術について検討した結果、以下のような課題を発見した。すなわち、電荷振分け型の構成を備える距離センサには、外乱光成分による飽和を防ぐため、各電荷収集領域に結合された蓄積ノードそれぞれに電流を注入するものがある（特許文献１参照）。このような方式では、蓄積ノードに注入される電流量を均等な大きさに精度良く制御することが望まれる。異なる電荷収集領域にそれぞれ結合された蓄積ノードに注入される電流量にばらつきが生じると、対象物までの距離の算出結果に誤差が生じるからである。
　本発明は、上述のような課題を解決するためになされたものであり、１つの光感応領域に対して用意された異なる電荷収集領域にそれぞれ結合された蓄積ノードに注入される電流量の差を低減できる距離センサを提供することを目的としている。
　本実施形態に係る距離センサは、対象物に光を照射し、該対象物からの反射光を検出することにより対象物までの距離を計測する距離センサであって、上述のような課題を解決するために、半導体基板と、第１および第２の転送電極と、電圧生成回路と、第１および第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、を備える。半導体基板は、反射光の光量に応じた電荷を発生する光感応領域と、光感応領域からの電荷をそれぞれ収集する第１および第２の電荷収集領域を有する。なお、第１および第２の電荷収集領域は、それぞれ別個に、光感応領域から所定距離離れた状態で配置されている。第１の転送電極は、光感応領域から第１の電荷収集領域への電荷転送を制御するための電極であって、光感応領域と第１の電荷収集領域との間の領域上に配置される。また、第１の転送電極は、光照射後の第１の期間中に電荷転送を可能にするオン電位に設定される一方、該第１の期間に続く第２の期間中に電荷転送を停止させるオフ電位に設定される。第２の転送電極は、光感応領域から第２の電荷収集領域への電荷転送を制御するための電極であって、光感応領域と第２の電荷収集領域との間の領域上に配置される。また、第２の転送電極は、第１の期間中にオフ電位に設定される一方、第２の期間中にオン電位に設定される。電圧生成回路は、所定電圧に設定された第１の定電位線に電気的に接続された一方の端子と、第１の定電位線よりも低い電位に設定された第２の定電位線に電気的に接続された他端と、を有する。この電圧生成回路は、第１の電荷収集領域に電気的に結合された蓄積ノードに蓄積された電荷量、および、第２の電荷収集領域に電気的に結合された蓄積ノードに蓄積された電荷量のうち大きい方に応じた制御電圧を生成する。第１および第２のトランジスタそれぞれは、制御電圧が印加される制御端子と、第１の定電位線に接続された第１の電流端子と、第２の電流端子と、を有する。第３のトランジスタは、第１のトランジスタの第２の電流端子に接続された第１の電流端子と、第１の電荷収集領域に電気的に結合された蓄積ノードに接続された第２の電流端子と、定電圧が印加される制御端子と、を有する。第４のトランジスタは、第２のトランジスタの第２の電流端子に接続された第１の電流端子と、第２の電荷収集領域に電気的に結合された蓄積ノードに接続された第２の電流端子と、定電圧が印加される制御端子と、を有する。
　本実施形態に係る距離センサによれば、１つの光感応領域に対して用意された複数の電荷収集領域にそれぞれ結合している蓄積ノードの電荷量に基づいて生成された制御電圧により電流量を調節するトランジスタと蓄積ノードとの間に、カスコードデバイスが配置され、トランジスタの電流出力端の電位と蓄積ノードの電位が分離される。これにより、電荷収集領域それぞれに結合された蓄積ノード間における注入電流量の差が低減可能になる。
は、本発明の一実施形態に係る距離センサの構成を示す平面図である。 は、図１に示された距離センサの各画素の受光部の平面図である。 は、図２のIII－III線に沿った断面図である。 は、図２のIV－IV線に沿った断面図である。 は、或る画素に入射する反射光の強度の時間変化の例を示すグラフ、転送電極に印加される電圧の時間変化を示すグラフ、および転送電極に印加される電圧の時間変化を示すグラフである。 は、センサ駆動回路による撮像領域の駆動方式を示す図である。 は、第１フレームの蓄積フレームにおける転送電極の動作を示すタイミングチャート、および第２フレームの蓄積フレームにおける転送電極の動作を示すタイミングチャートである。 は、第１フレームおよび第２フレームの１回の駆動クロックに対するタイミングチャートを重ねて示す図である。 は、図８に示されたタイミングチャートにおいて、反射光の受光パルス波形のチャートを更に示す図である。 は、図８に示されたタイミングチャートにおいて、反射光の受光パルス波形のチャートを更に示す図である。 は、一実施形態に係る電流注入回路の構成を示す回路図である。 は、比較例に係る電流注入回路の構成を示す回路図である。 は、比較例に係る電流注入回路における各蓄積ノードの電圧値（電位）の時間変化の例を示すグラフ、および比較例に係る電流注入回路における各蓄積ノードへの注入電流量の時間変化の例を示すグラフである。 は、一実施形態に係る電流注入回路における各蓄積ノードの電圧値（電位）の時間変化の例を示すグラフ、および一実施形態に係る電流注入回路における各蓄積ノードへの注入電流量の時間変化の例を示すグラフである。 は、第１変形例に係る駆動方法のタイミングチャートを示す図である。 は、第１変形例における距離算出方法を説明するための図である。 第２変形例に係る受光部を示す平面図である。 図１７のXVIII－XVIII線に沿った断面図である。 第２変形例におけるセンサ駆動回路の駆動方式を示す図である。 蓄積フレームにおける転送電極の動作を示すタイミングチャートである。
　[本願発明の実施形態の説明]
  最初に本願発明の実施形態の対応それぞれを個別に列挙して説明する。
　（１）本実施形態に係る距離センサは、対象物に光を照射し、該対象物からの反射光を検出することにより対象物までの距離を計測する距離センサであって、その一態様として、半導体基板と、第１および第２の転送電極と、電圧生成回路と、第１および第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、を備える。半導体基板は、反射光の光量に応じた電荷を発生する光感応領域と、光感応領域からの電荷をそれぞれ収集する第１および第２の電荷収集領域を有する。なお、第１および第２の電荷収集領域は、それぞれ別個に、光感応領域から所定距離離れた状態で配置されている。第１の転送電極は、光感応領域から第１の電荷収集領域への電荷転送を制御するための電極であって、光感応領域と第１の電荷収集領域との間の領域上に配置される。また、第１の転送電極は、光照射後の第１の期間中に電荷転送を可能にするオン電位に設定される一方、該第１の期間に続く第２の期間中に電荷転送を停止させるオフ電位に設定される。第２の転送電極は、光感応領域から第２の電荷収集領域への電荷転送を制御するための電極であって、光感応領域と第２の電荷収集領域との間の領域上に配置される。また、第２の転送電極は、第１の期間中にオフ電位に設定される一方、第２の期間中にオン電位に設定される。電圧生成回路は、所定電圧に設定された第１の定電位線に接続された一方の端子と、第１の定電位線よりも低い電位に設定された第２の定電位線に接続された他端と、を有する。この電圧生成回路は、第１の電荷収集領域に結合された蓄積ノードに蓄積された電荷量、および、第２の電荷収集領域に結合された蓄積ノードに蓄積された電荷量のうち大きい方に応じた制御電圧を生成する。第１および第２のトランジスタそれぞれは、制御電圧が印加される制御端子と、第１の定電位線に接続された第１の電流端子と、第２の電流端子と、を有する。第３のトランジスタは、第１のトランジスタの第２の電流端子に接続された第１の電流端子と、第１の電荷収集領域に結合された蓄積ノードに接続された第２の電流端子と、定電圧が印加される制御端子と、を有する。第４のトランジスタは、第２のトランジスタの第２の電流端子に接続された第１の電流端子と、第２の電荷収集領域に結合された蓄積ノードに接続された第２の電流端子と、定電圧が印加される制御端子と、を有する。
　（２）それぞれが異なる電荷収集領域に結合された蓄積ノードの電位は、蓄積された電荷量に応じて変動する。そのため、蓄積された電荷量の差に応じて、蓄積ノードそれぞれの電位にも差が生じる。したがって、第１および第２のトランジスタそれぞれが対応する蓄積ノードに直接接続されている場合、第１および第２のトランジスタの電流端子間電圧に差が生じることとなる。故に、第１および第２のトランジスタのチャネル長変調効果により、第１の電荷収集領域に注入される電荷量と、第２の電荷収集領域に注入される電荷量とが互いに等しくならず、僅かな差が生じてしまう。これにより、計測距離に誤差が生じてしまう。
　（３）このような課題に対し、本実施形態に係る距離センサでは、第１のトランジスタと第１の電荷収集領域に結合された蓄積ノードとの間に第３のトランジスタが接続される一方、第２のトランジスタと第２の電荷収集領域に結合された蓄積ノードとの間に第４のトランジスタが接続されている。このような構成では、第１のトランジスタにおける電流出力端の電位と対応する蓄積ノードの電位が分離される。同様に、第２のトランジスタの電流出力端の電位と対応する蓄積ノードの電位も分離される。その結果、蓄積ノードそれぞれに電位差があったとしても、第１および第２のトランジスタの電流端子間電圧への影響を抑えられる。すなわち、第１および第２のトランジスタから対応する蓄積ノードそれぞれへ注入される電流量の差を低減することが可能になる。
　（４）本実施形態の一態様として、上述のような構造を備えた距離センサにおいて、第３および第４のトランジスタはＭＯＳＦＥＴであってもよい。これにより、第１のトランジスタの電流出力端の電位と対応する蓄積ノードの電位が好適に分離され、また、第２のトランジスタの電流出力端の電位と対応する蓄積ノードの電位も分離される。
　以上、この[本願発明の実施形態の説明]の欄に列挙された各態様は、残りの全ての態様のそれぞれに対して、または、これら残りの態様の全ての組み合わせに対して適用可能である。
　［本願発明の実施形態の詳細］
  以下、本実施形態に係る距離センサの具体的な構造を、添付図面を参照しながら詳細に説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。以下の説明において、トランジスタがＦＥＴである場合、制御端子はゲートを意味し、電流端子はソースまたはドレインを意味する。トランジスタがバイポーラトランジスタである場合、制御端子はベースを意味し、電流端子はコレクタまたはエミッタを意味する。
　図１は、本発明の一実施形態に係る距離センサ１Ａの構成を示す平面図である。図１の距離センサ１Ａは、対象物に光を照射し、該対象物からの反射光を検出することにより対象物までの距離を計測するデバイスである。図１に示されたように、距離センサ１Ａは、半導体基板１０上に形成された撮像領域１１と、センサ駆動回路１２と、処理回路１３とを備える。センサ駆動回路１２は、撮像領域１１を駆動する。処理回路１３は、撮像領域１１の出力を処理する。撮像領域１１は、半導体基板１０上に一次元または二次元状に配列された複数の画素Ｐを備える。図１では、第ｍ行第ｎ列の画素Ｐ（ｍ，ｎ）が示されている（ｍ，ｎは自然数）。各画素Ｐ（ｍ，ｎ）は、受光部９と、電流注入回路２０とを含む。撮像領域１１は、対象物からの反射光を画素Ｐごとに検出する。そして、光が照射されてから反射光が到達するまでの時間を画素Ｐごとに求めることにより、対象物の画像の画素Ｐごとの距離が求められる。当該距離センサ１Ａは、電荷振分け型の距離センサであって、光が照射されてから反射光が到達するまでの時間を、各画素Ｐ内で２カ所に振り分けられた電荷量の比率に応じて求める。
　図２は、図１に示された距離センサ１Ａの各画素Ｐ（ｍ，ｎ）の受光部９の平面図である。図３および図４は、それぞれ図２のIII－III線およびIV－IV線に沿った断面図であって、受光部９の断面構成を示す図である。なお、図３には、光源ユニット３０が併せて示されている。光源ユニット３０は、対象物に光Ｌ１を照射するための構成要素であって、光源３１と、光源駆動回路３２と、制御回路３３とを備える。光源３１は、レーザ素子または発光ダイオードといった半導体発光素子を含む。光源駆動回路３２は、光源３１を高周波駆動する。制御回路３３は、光源駆動回路３２の駆動クロックを出力する。また、光源３１からは、方形波または正弦波の強度変調が行われたパルス光が周期的に出射される。
　光源３１からの照射光Ｌ１は、対象物Ｂの表面で反射され、反射光Ｌ２として距離センサ１Ａの撮像領域１１内の画素Ｐ（ｍ，ｎ）それぞれに半導体基板１０の裏面１０ｂ側から入射する。なお、半導体基板１０の裏面１０ｂに対向して、画素Ｐ（ｍ，ｎ）それぞれに対応する複数の結像レンズが配置されてもよい。
　図２に示されたように、受光部９は、転送電極１７（第１の転送電極）と、転送電極１８（第２の転送電極）と、転送電極４４と、フォトゲート電極１９と、信号取出電極４２，４３と、電荷排出用電極４５とを有する。なお、図２では、転送電極１７，１８および信号取出電極４２，４３がそれぞれ２個ずつ設けられているが、これらはそれぞれ１個ずつ設けられてもよい。また、図２では転送電極４４および電荷排出用電極４５が２個ずつ設けられているが、これらは１個ずつ設けられてもよい。
　図３に示されたように、受光部９は、光感応領域１４と、電荷収集領域１５（第１の電荷収集領域）と、電荷収集領域１６（第２の電荷収集領域）とを更に有する。光感応領域１４は、反射光Ｌ２を受けてその光量に応じた電荷を発生する。電荷収集領域１５，１６は、光感応領域１４を挟んだ状態で該光感応領域１４に隣接するようそれぞれ配置されている。電荷収集領域１５，１６それぞれが光感応領域１４からの電荷を収集することで、それぞれに結合された蓄積ノードに電荷が蓄積する。なお、図３では、電荷収集領域１５，１６の間に光感応領域１４が配置されているが、電荷収集領域１５，１６は、光感応領域１４の一方の側に隣接してもよく、互いの位置関係に制約は無い。
　具体的には、半導体基板１０は高濃度のｐ型（第２導電型）半導体からなり、各画素Ｐ（ｍ，ｎ）の受光部９は、半導体基板１０の表面１０ａ側に設けられた低濃度のｐ型（第２導電型）の表面領域１０ｃを有する。また、半導体基板１０の表面１０ａ上には絶縁層４１が形成されており、電荷収集領域１５，１６間の表面領域１０ｃ上にはフォトゲート電極１９が絶縁層４１を介して形成されている。フォトゲート電極１９の直下に位置する表面領域１０ｃ内の領域が、光感応領域１４となる。光感応領域１４のポテンシャルは、フォトゲート電極１９への印加電圧によって制御される。フォトゲート電極１９には、必要に応じてわずかな正の直流電圧が印加される。これにより、光感応領域１４への反射光Ｌ２の入射に応じて正孔電子対が発生する。
　電荷収集領域１５，１６は、半導体基板１０の表面領域１０ｃ側に形成された高濃度のｎ型（第１導電型）領域である。電荷収集領域１５，１６は、フローティングディフュージョン領域あるいは電荷蓄積領域とも呼ばれる。ｎ型半導体は、電気的に中性の状態で電子をキャリアとして有しており、キャリアが抜けた場合には、正にイオン化する。すなわち、高濃度のｎ型の電荷収集領域１５，１６のバンド構造は、大きく下向きに凹む形となり、ポテンシャル井戸を構成する。電荷収集領域１５上には信号取出電極４２が形成されており、電荷収集領域１６上には信号取出電極４３が形成されている。信号取出電極４２，４３は、絶縁層４１に形成された開口を介して、各電荷収集領域１５，１６に接触している。
　転送電極１７は、光感応領域１４と電荷収集領域１５との間の領域上に配置される。転送電極１８は、光感応領域１４と電荷収集領域１６との間の領域上に配置される。転送電極１７に正電位（オン電位）が与えられると、転送電極１７の直下の領域のポテンシャルが、光感応領域１４のポテンシャルと電荷収集領域１５のポテンシャルとの中間の大きさとなる。これにより、光感応領域１４から電荷収集領域１５へのポテンシャルの階段が形成され、電荷収集領域１５のポテンシャル井戸内に電子が落ち込むことになる（井戸内に電荷が蓄積される）。同様に、転送電極１８に正電位（オン電位）が与えられると、転送電極１８の直下の領域のポテンシャルが、光感応領域１４のポテンシャルと電荷収集領域１６のポテンシャルとの中間の大きさとなる。これにより、光感応領域１４から電荷収集領域１６へのポテンシャルの階段が形成され、電荷収集領域１６のポテンシャル井戸内に電子が落ち込む。
　なお、本実施形態では、電荷収集領域１５，１６上に信号取出電極４２，４３を設けて信号を取り出す構造を採用しているが、電荷収集領域１５，１６の隣に信号取り出し用の高濃度領域を別途設け、この高濃度領域と電荷収集領域１５，１６との間の領域上に別の転送電極を配置し、高濃度領域上に信号取出電極を設けて信号を取り出すことも可能である。
　図４に示されたように、受光部９は、２つの電荷収集領域４６を更に有する。電荷収集領域４６は、半導体基板１０の表面領域１０ｃに形成されており、光感応領域１４を挟んだ状態で該光感応領域１４に隣接するよう配置されている。そして、電荷排出用電極４５はこれら電荷収集領域４６上に形成されている。電荷排出用電極４５は、絶縁層４１に形成された開口を介して、電荷収集領域４６に接触している。転送電極４４は、光感応領域１４と電荷収集領域４６との間の領域上に配置される。転送電極４４に正電位（オン電位）が与えられると、光感応領域１４から電荷収集領域４６へ電荷が移動し、電荷収集領域４６のポテンシャル井戸内に電荷が蓄積される。なお、電荷収集領域４６の具体的な構成は、電荷収集領域１５，１６と同様である。
　図５（ａ）は、或る画素Ｐ（ｍ，ｎ）に入射する反射光の強度の時間変化の例を示すグラフである。図５（ｂ）は、転送電極１７に印加される電圧の時間変化を示すグラフである。図５（ｃ）は、転送電極１８に印加される電圧の時間変化を示すグラフである。図５（ａ）に示されたように、反射光Ｌ２は、光照射タイミングＴ1から対象物Ｂまでの距離に応じた時間Ｔ2だけ遅延して画素Ｐ（ｍ，ｎ）に入射する。
　図５（ｂ）に示されたように、転送電極１７は、光照射後の第１の期間Ｈ1にオン電位に設定され、その後の第２の期間Ｈ2にオフ電位に設定される。また、図５（ｃ）に示されたように、転送電極１８は、第１の期間Ｈ1にオフ電位に設定され、第２の期間Ｈ2にオン電位に設定される。そして、反射光Ｌ２の一部（図中のグラフの領域Ａ1）は、第１の期間Ｈ1内に画素Ｐ（ｍ，ｎ）に入射したとする。このとき、転送電極１７がオン電位に設定される一方、転送電極１８がオフ電位に設定されているので、光感応領域１４において発生した電荷は、電荷収集領域１５に移動し、蓄積される。反射光Ｌ２の残部（図中のグラフの領域Ａ2）は、第２の期間Ｈ2内に画素Ｐ（ｍ，ｎ）に入射する。このとき、転送電極１８がオン電位に設定される一方、転送電極１７がオフ電位に設定されているので、光感応領域１４において発生した電荷は、電荷収集領域１６に移動し、蓄積される。したがって、電荷収集領域１５に蓄積された電荷量（電荷収集領域１５に結合された蓄積ノードに蓄積された電荷量）と、電荷収集領域１６に蓄積された電荷量（電荷収集領域１６に結合された蓄積ノードに蓄積された電荷量）との比率を求めることによって、遅延時間Ｔ2すなわち対象物Ｂまでの距離を知ることができる。
　ここで、本実施形態の処理回路１３は、電荷収集領域１５に蓄積された電荷と、電荷収集領域１６に蓄積された電荷とを互いに相殺することによって、これらの電荷量の差を出力する回路であってもよい。そのような場合であっても、電荷収集領域１５，１６に蓄積された電荷量の合計（電荷収集領域１５，１６にそれぞれ結合された蓄積ノードに蓄積された電荷量の合計）を知ることができれば、電荷収集領域１５に蓄積された電荷量と、電荷収集領域１６に蓄積された電荷量との比率を知ることができる。以下、電荷収集領域１５，１６に蓄積された電荷量の合計を知るための撮像領域１１の駆動方式について説明する。
　本実施形態のセンサ駆動回路１２は、時分割された複数のフレーム（それぞれが転送電極の駆動パターンを示す）を順に実行することにより転送電極１７，１８を駆動する。図６は、センサ駆動回路１２による撮像領域１１の駆動方式を示す図である。図６に示されたように、本実施形態の駆動方式では、第１フレームＦ１および第２フレームＦ２が交互に繰り返されながら、各フレームＦ１，Ｆ２内の処理が行われる。図６には、各フレームＦ１，Ｆ２内の処理内容が併せて示されている。各フレームＦ１，Ｆ２内では、電荷収集領域１５，１６への電荷の蓄積を行う蓄積フレームＦ３と、電荷収集領域１５，１６からの電荷の読出しを行う読出フレームＦ４とが交互に繰り返される。
　図７（ａ）および図７（ｂ）は、蓄積フレームＦ３における転送電極１７，１８，４４の動作を示すタイミングチャートである。図７（ａ）は、第１フレームＦ１におけるタイミングチャートを示し、図７（ｂ）は、第２フレームＦ２におけるタイミングチャートを示す。これら図７（ａ）および図７（ｂ）には、制御回路３３から出力される光源駆動回路３２の駆動クロックＣＬ（すなわち光源３１から出力されるパルス光の強度の時間変化）と、転送電極１７に印加される駆動電圧Ｖｔｘ1と、転送電極１８に印加される駆動電圧Ｖｔｘ2と、転送電極４４に印加される駆動電圧Ｖｔｘｒとが示されている。
　蓄積フレームＦ３では、駆動クロックＣＬが一回立ち上がる毎に、或る周期Ｔでもって駆動電圧Ｖｔｘ1およびＶｔｘ2がオン電位とオフ電位とを２回ずつ繰り返される。周期Ｔは、駆動クロックＣＬのオン時間ｔLの２倍（すなわちＴ＝２ｔL）に設定される。また、各周期における駆動電圧Ｖｔｘ1およびＶｔｘ2のオン時間（オン電位に設定されている期間）は駆動クロックＣＬのオン時間ｔLと等しい。
　具体的には、図７（ａ）および図７（ｂ）に示されたように、第１フレームＦ１および第２フレームＦ２それぞれの蓄積フレームＦ３において、等間隔の時刻ｔ0、ｔ1、・・・、ｔ9が定義される。これらの間隔は、照射光Ｌ１の一回の照射時間ｔLの半分である。このとき、光源ユニット３０は、照射光Ｌ１を時刻ｔ1～ｔ3の間照射する。そして、図７（ａ）に示されたように、センサ駆動回路１２は、第１フレームＦ１において、駆動電圧Ｖｔｘ1を時刻ｔ0～ｔ2およびｔ4～ｔ6の間オン電位に設定し、駆動電圧Ｖｔｘ2を時刻ｔ2～ｔ4およびｔ6～ｔ8の間オン電位に設定する。また、図７（ｂ）に示されたように、センサ駆動回路１２は、第２フレームＦ２において、駆動電圧Ｖｔｘ1を時刻ｔ1～ｔ3およびｔ5～ｔ7の間オン電位に設定し、駆動電圧Ｖｔｘ2を時刻ｔ3～ｔ5およびｔ7～ｔ9の間オン電位に設定する。
　なお、転送電極４４に印加される駆動電圧Ｖｔｘｒは、他の駆動電圧Ｖｔｘ1，Ｖｔｘ2が最初にオン電位に設定されてから最後にオフ電位に設定されるまでの期間を除いてオン電位に設定される。すなわち、駆動電圧Ｖｔｘｒは、第１フレームＦ１においては時刻ｔ0～ｔ8の間オフ電位に設定され、第２フレームＦ２においては時刻ｔ1～ｔ9の間オフ電位に設定され、その他の期間においてオン電位に設定される。
　上記の動作を言い換えると、次のようになる。第１フレームＦ１では、駆動電圧Ｖｔｘ1が、駆動クロックＣＬの立ち上がりタイミングに対して（ｔL／２）だけ早いタイミングで立ち上がる。以下、この第１フレームＦ１での駆動電圧Ｖｔｘ1の位相を０°とする。同じ第１フレームＦ１において、駆動電圧Ｖｔｘ2は、駆動電圧Ｖｔｘ1の立ち上がりタイミングに対してｔLだけ遅いタイミングで立ち上がる。言い換えれば、第１フレームＦ１での駆動電圧Ｖｔｘ2の位相は１８０°である。第２フレームＦ２では、駆動電圧Ｖｔｘ1が、駆動クロックＣＬの立ち上がりタイミングと同じタイミングで立ち上がる。言い換えれば、第２フレームＦ２での駆動電圧Ｖｔｘ1の位相は９０°である。また、同じ第２フレームＦ２において、駆動電圧Ｖｔｘ2は、駆動電圧Ｖｔｘ1の立ち上がりタイミングに対してｔLだけ遅いタイミングで立ち上がる。言い換えれば、第２フレームＦ２での駆動電圧Ｖｔｘ2の位相は２７０°である。なお、図８は、理解の容易のため、図７（ａ）および図７（ｂ）に示された第１フレームＦ１と第２フレームＦ２の１回の駆動クロックＣＬに対するタイミングチャートとを重ねて示す図である。駆動電圧Ｖｔｘ1（１）、駆動電圧Ｖｔｘ2（１）はそれぞれ第１フレームＦ１での駆動電圧Ｖｔｘ1，Ｖｔｘ2を示し、駆動電圧Ｖｔｘ1（２）、駆動電圧Ｖｔｘ2（２）はそれぞれ第２フレームＦ２での駆動電圧Ｖｔｘ1，Ｖｔｘ2を示す。
　図９および図１０は、図８に示されたタイミングチャートにおいて、反射光Ｌ２の受光パルス波形のチャートを更に示す。いま、図９に示されたように、対象物に光Ｌ１を照射してから時間（ｔL／３）後に反射光Ｌ２が当該画素Ｐ（ｍ，ｎ）に入射したとする。このとき、第１フレームＦ１では、図９中の領域Ａ3の面積に相当する電荷が電荷収集領域１５に蓄えられ、領域Ａ4の面積に相当する電荷が電荷収集領域１６に蓄えられる。反射光Ｌ２により生じる総電荷量をＱとすると、電荷収集領域１５に蓄えられる電荷量はＱ／６であり、電荷収集領域１６に蓄えられる電荷量は（５×Ｑ／６）である。また、第２フレームＦ２では、図中の領域Ａ5の面積に相当する電荷が電荷収集領域１５に蓄えられ、領域Ａ6の面積に相当する電荷が電荷収集領域１６に蓄えられる。このとき、電荷収集領域１５に蓄えられる電荷量は（２×Ｑ／３）であり、電荷収集領域１６に蓄えられる電荷量はＱ／３である。そして、第１フレームＦ１での電荷収集領域１６の電荷量（５×Ｑ／６）から第１フレームＦ１での電荷収集領域１５の電荷量Ｑ／６を差し引くと、（２×Ｑ／３）という値が得られる。同様に、第２フレームＦ２での電荷収集領域１６の電荷量Ｑ／３から第２フレームＦ２での電荷収集領域１５の電荷量（２×Ｑ／３）を差し引くと、－Ｑ／３という値が得られる。そして、これらの絶対値を加算すると、反射光Ｌ２により生じる総電荷量Ｑが得られる。
　次に、図１０に示されたように、対象物に光Ｌ１を照射してから時間（３×ｔL／４）後に反射光Ｌ２が当該画素Ｐ（ｍ，ｎ）に入射したとする。このとき、第１フレームＦ１では、図１０中の領域Ａ7の面積に相当する電荷が電荷収集領域１５に蓄えられ、領域Ａ8の面積に相当する電荷が電荷収集領域１６に蓄えられる。このとき電荷収集領域１５に蓄えられる電荷量はＱ／４であり、電荷収集領域１６に蓄えられる電荷量は（３×Ｑ／４）である。また、第２フレームＦ２では、図１０中の領域Ａ9の面積に相当する電荷が電荷収集領域１５に蓄えられ、領域Ａ10の面積に相当する電荷が電荷収集領域１６に蓄えられる。このとき電荷収集領域１５に蓄えられる電荷量はＱ／４であり、電荷収集領域１６に蓄えられる電荷量は（３×Ｑ／４）である。そして、第１フレームＦ１での電荷収集領域１６の電荷量（３×Ｑ／４）から第１フレームＦ１での電荷収集領域１５の電荷量Ｑ／４を差し引くと、（Ｑ／２）という値が得られる。同様に、第２フレームＦ２での電荷収集領域１６の電荷量（３×Ｑ／４）から第２フレームＦ２での電荷収集領域１５の電荷量Ｑ／４を差し引くと、（Ｑ／２）という値が得られる。そして、これらの絶対値を加算すると、反射光Ｌ２により生じる総電荷量Ｑが得られる。
　上記の例から明らかなように、位相１８０°すなわち時刻ｔ2～ｔ4、ｔ6～ｔ8において収集された電荷量から、位相０°すなわち時刻ｔ0～ｔ2、ｔ4～ｔ6において収集された電荷量を差し引いた値の絶対値と、位相２７０°すなわち時刻ｔ3～ｔ5、ｔ7～ｔ9において収集された電荷量から、位相９０°すなわち時刻ｔ1～ｔ3、ｔ5～ｔ7において収集された電荷量を差し引いた値の絶対値とを加算することにより、反射光Ｌ２により生じる総電荷量Ｑを得ることができる。したがって、このようにして得られる総電荷量Ｑと、処理回路１３から得られる電荷収集領域１５，１６に蓄積された電荷量の差とに基づいて、電荷収集領域１５，１６に蓄積された電荷量の比率（電荷収集領域１５，１６にそれぞれ結合された蓄積ノードに蓄積された電荷量の比率）を求め、遅延時間Ｔ2すなわち対象物Ｂまでの距離を知ることができる。
　本実施形態に係る距離センサ１Ａによれば、上述のように、電荷収集領域１５，１６にそれぞれ結合された蓄積ノードに蓄積された電荷量の差分に基づいて、時間Ｔ2すなわち対象物Ｂまでの距離を求めることができる。したがって、各蓄積ノードに等量の電流を注入するといった使用方法が可能となり、それによって各蓄積ノードの飽和を回避することができる。以下、各蓄積ノードに等量の電流を注入するための回路構成例について詳細に説明する。
　図１１は、図１に示された電流注入回路２０の構成を示す回路図である。図１１に示されたように、本実施形態の電流注入回路２０は、電圧生成回路２１と、トランジスタ２２ａ（第１のトランジスタ）と、トランジスタ２２ｂ（第２のトランジスタ）と、トランジスタ２３ａ（第３のトランジスタ）と、トランジスタ２３ｂ（第４のトランジスタ）とを備えている。トランジスタ２２ａ，２２ｂ，２３ａ，２３ｂは、例えばｐチャネルＭＯＳＦＥＴといった電界効果トランジスタである。
　電圧生成回路２１は、電源電位線３４（第１の定電位線）と、電源電位線３４よりも低電位の基準電位線ＧＮＤ（第２の定電位線）との間に配置されている。電圧生成回路２１は、電荷収集領域１５，１６に蓄積された電荷量のうち大きい方の電荷量に応じた制御電圧ＶＣ1，ＶＣ2を生成する。具体的には、電圧生成回路２１は、電源電位線３４と基準電位線ＧＮＤとの間に直列に接続されたトランジスタ対２４および電流源２５を有する。更に、電圧生成回路２１は、バッファ回路２７，２８を有する。
　トランジスタ対２４は、トランジスタ２４ａ（第５のトランジスタ）およびトランジスタ２４ｂ（第６のトランジスタ）を含む。トランジスタ２４ａ，２４ｂは、例えばｐチャネルＭＯＳＦＥＴといった電界効果トランジスタである。トランジスタ２４ａ，２４ｂそれぞれの一方の電流端子（第１の電流端子）は、互いに短絡された状態で、電流源２５を介して電源電位線３４に電気的に接続されている。トランジスタ２４ａ，２４ｂそれぞれの他方の電流端子（第２の電流端子）は、互いに短絡された状態で、基準電位線ＧＮＤに電気的に接続されている。トランジスタ２４ａの制御端子は、蓄積ノード２６ａを介して、電荷収集領域１５上の信号取出電極４２と電気的に接続されている。トランジスタ２４ｂの制御端子は、蓄積ノード２６ｂを介して、電荷収集領域１６上の信号取出電極４３と電気的に接続されている。蓄積ノード２６ａは電荷収集領域１５に収集された電荷を蓄積し、蓄積ノード２６ｂは電荷収集領域１６に収集された電荷を蓄積する。
　電流源２５は、トランジスタ２５ａを含む。トランジスタ２５ａは、例えばｐチャネルＭＯＳＦＥＴといった電界効果トランジスタである。トランジスタ２５ａの一方の電流端子（第１の電流端子）は、電源電位線３４と電気的に接続されている。トランジスタ２５ａの他方の電流端子（第２の電流端子）は、トランジスタ２４ａ，２４ｂそれぞれの第１の電流端子と電気的に接続されている。トランジスタ２５ａの制御端子には、所定のバイアス電圧（定電圧）Ｖ1が印加される。なお、電流源は、トランジスタ２５ａと並列に接続された別のトランジスタを更に有してもよい。
　トランジスタ２２ａは、外乱光成分を除去することにより蓄積ノード２６ａの飽和を回避するための電流を、蓄積ノード２６ａに供給する。トランジスタ２２ａの一方の電流端子（第１の電流端子）は電源電位線３４に接続され、他方の電流端子（第２の電流端子）はトランジスタ２３ａを介して蓄積ノード２６ａに接続されている。トランジスタ２２ａの制御端子は、バッファ回路２７を介して、トランジスタ対２４と電流源２５との間のノードＮ1に電気的に接続されている。
　トランジスタ２２ｂは、外乱光成分を除去するための電流を蓄積ノード２６ｂに供給する。トランジスタ２２ｂの一方の電流端子（第１の電流端子）は電源電位線３４に接続され、他方の電流端子（第２の電流端子）はトランジスタ２３ｂを介して蓄積ノード２６ｂに接続されている。トランジスタ２２ｂの制御端子は、バッファ回路２８を介してノードＮ1に接続されている。
　トランジスタ２３ａは、トランジスタ２２ａに対してカスコード接続され、蓄積ノード２６ａの電位の変動がトランジスタ２２ａの動作に影響を及ぼすことを抑制する。具体的には、トランジスタ２３ａの一方の電流端子（第１の電流端子）はトランジスタ２２ａの第２の電流端子に接続されており、トランジスタ２３ａの他方の電流端子（第２の電流端子）は蓄積ノード２６ａに接続されている。トランジスタ２３ａの制御端子には、所定のバイアス電圧（定電圧）Ｖ3が印加される。
　トランジスタ２３ｂは、トランジスタ２２ｂに対してカスコード接続され、蓄積ノード２６ｂの電位の変動がトランジスタ２２ｂの動作に影響を及ぼすことを抑制する。具体的には、トランジスタ２３ｂの一方の電流端子（第１の電流端子）はトランジスタ２２ｂの第２の電流端子に接続され、トランジスタ２３ｂの他方の電流端子（第２の電流端子）は蓄積ノード２６ｂに接続されている。トランジスタ２３ｂの制御端子には、所定のバイアス電圧（定電圧）Ｖ4が印加される。、一例として、バイアス電圧Ｖ3とバイアス電圧Ｖ4とは互いに等しくてもよい。
　バッファ回路２７は、ノードＮ1の電位をシフトして制御電圧ＶＣ1を生成し、トランジスタ２２ａの制御端子に提供する。バッファ回路２７は、例えばソースフォロワ回路を含んで構成される。具体的には、バッファ回路２７は、互いに直列に接続されたトランジスタ２７ａ，２７ｂを有する。トランジスタ２７ａの一方の電流端子（第１の電流端子）は電源電位線３４に接続され、他方の電流端子（第２の電流端子）はトランジスタ２７ｂの一方の電流端子（第１の電流端子）に接続されている。トランジスタ２７ｂの他方の電流端子（第２の電流端子）は基準電位線ＧＮＤに接続されている。トランジスタ２７ａの制御端子には所定のバイアス電圧（定電圧）Ｖ5が印加される。トランジスタ２７ｂの制御端子にはノードＮ1の電位が入力される。バッファ回路２７は、トランジスタ２７ａ，２７ｂの間のノードから、ノードＮ1の電位に応じた大きさの制御電圧ＶＣ1を出力する。
　バッファ回路２８は、ノードＮ1の電位をシフトして制御電圧ＶＣ2を生成し、トランジスタ２２ｂの制御端子に提供する。バッファ回路２８は、例えばソースフォロワ回路を含んで構成される。具体的には、バッファ回路２８は、互いに直列に接続されたトランジスタ２８ａ，２８ｂを有する。トランジスタ２８ａの一方の電流端子（第１の電流端子）は電源電位線３４に接続され、他方の電流端子（第２の電流端子）はトランジスタ２８ｂの一方の電流端子（第１の電流端子）に接続されている。トランジスタ２８ｂの他方の電流端子（第２の電流端子）は基準電位線ＧＮＤに接続されている。トランジスタ２８ａの制御端子には所定のバイアス電圧（定電圧）Ｖ6が印加される。トランジスタ２８ｂの制御端子にはノードＮ1の電位が入力される。バッファ回路２８は、トランジスタ２８ａ，２８ｂの間のノードから、ノードＮ1の電位に応じた大きさの制御電圧ＶＣ2を出力する。バイアス電圧Ｖ5，Ｖ6の大きさは、トランジスタ２２ａから蓄積ノード２６ａへ供給される電流量と、トランジスタ２２ｂから蓄積ノード２６ｂへ供給される電流量とが互いに等しくなるように設定される。一例として、Ｖ5＝Ｖ6であってもよい。
　なお、バッファ回路２７，２８は省かれてもよい。その場合、トランジスタ２２ａ，２２ｂそれぞれの制御端子がノードＮ1に直接接続され、ノードＮ1の電位が制御電圧ＶＣ1，ＶＣ2としてこれらの制御端子に提供される。
　電流注入回路２０は、リセット回路３５，３６を更に有する。リセット回路３５はトランジスタ３５ａを有し、リセット回路３６はトランジスタ３６ａを有する。トランジスタ３５ａ，３６ａそれぞれの一方の電流端子（第１の電流端子）にはリセット電位Ｖｒが入力される。トランジスタ３５ａの他方の電流端子（第２の電流端子）は蓄積ノード２６ａに接続され、トランジスタ３６ａの他方の電流端子（第２の電流端子）は蓄積ノード２６ｂに接続されている。トランジスタ３５ａ，３６ａそれぞれの制御端子にはリセット信号Ｓｒが入力され、トランジスタ３５ａ，３６ａがオン状態となることにより、蓄積ノード２６ａ，２６ｂの電荷が排出される。
　以上の構成を備える電流注入回路２０の動作について説明する。反射光Ｌ２が画素Ｐ（ｍ，ｎ）に入射すると、対象物Ｂまでの距離に応じた比率で電荷収集領域１５，１６に電荷が流れ込む（図５を参照）。また、電荷収集領域１５，１６には、当該画素Ｐ（ｍ，ｎ）に入射した外乱光の大きさに相当する電荷も流れ込む。但し、転送電極１７に印加される駆動電圧のオン時間と、転送電極１８に印加される駆動電圧のオン時間とが互いに等しい場合、外乱光によって電荷収集領域１５，１６に流れ込む電荷量は互いに等しい。
　これにより、蓄積ノード２６ａ，２６ｂの電位は、それぞれ電荷収集領域１５，１６に流入した電荷量に応じた大きさとなる。そして、電荷収集領域１５，１６への電荷の流入が続き、蓄積ノード２６ａ，２６ｂの電位のうち一方の蓄積ノードがターンオン電圧を超えると、トランジスタ２４ａ，２４ｂのうち一方が、該一方の蓄積ノードの電位に応じた電流を流し始める。したがって、ノードＮ1の電位は、電荷収集領域１５，１６（蓄積ノード２６ａ，２６ｂ）に蓄積された電荷量のうち大きい方の量に応じた大きさとなる。このノードＮ1の電位に対応する大きさの制御電圧ＶＣ1，ＶＣ2が、トランジスタ２２ａ，２２ｂそれぞれの制御端子に出力される。
　トランジスタ２２ａ，２２ｂは、上述の制御電圧ＶＣ1，ＶＣ2を制御端子に受け、制御電圧ＶＣ1，ＶＣ2の大きさに対応する電流を流す。ここで、トランジスタ２３ａ，２３ｂの制御端子には所定のバイアス電圧Ｖ3，Ｖ4が常に印加されているので、トランジスタ２３ａ，２３ｂからの電流は、蓄積ノード２６ａ，２６ｂにそれぞれ注入される。これにより、蓄積ノード２６ａ，２６ｂにおいて同じ量の電荷が打ち消され、外乱光による蓄積ノード２６ａ，２６ｂ（電荷収集領域１５，１６）の飽和が回避される。
　以上のような本実施形態に係る距離センサ１Ａによって得られる効果を説明する。図１２は、比較例に係る電流注入回路１００の構成を示す回路図である。電流注入回路１００は、トランジスタ２３ａ，２３ｂ、バッファ回路２７，２８を備えていない点を除き、本実施形態の電流注入回路２０と同様の構成を備える。なお、リセット回路３５，３６については図示を省略している。
　図１２に示された電流注入回路１００では、トランジスタ２２ａ，２２ｂが、蓄積ノード２６ａ，２６ｂに直接接続されているが、蓄積ノード２６ａ，２６ｂの電位は、電荷収集領域１５，１６に蓄積された電荷量に応じて変動する。したがって、電荷収集領域１５，１６に蓄積された電荷量の差に応じて、蓄積ノード２６ａ，２６ｂの電位にも差が生じる。すなわち、トランジスタ２２ａ，２２ｂのドレイン－ソース間電圧に差が生じる。このため、トランジスタ２２ａ，２２ｂの特性（チャネル長変調効果）により、蓄積ノード２６ａに注入される電荷量と、蓄積ノード２６ｂに注入される電荷量とが互いに等しくならず僅かな差が生じてしまう。その結果、処理回路１３において電荷収集領域１５，１６に蓄積された電荷量の差を出力する際に誤差が生じることとなり、計測距離に誤差が生じてしまう。
　このような不具合に対し、本実施形態に係る距離センサ１Ａでは、トランジスタ２２ａ，２２ｂと蓄積ノード２６ａ，２６ｂとの間に、トランジスタ２３ａ，２３ｂといったカスコードデバイスが配置されている。これにより、トランジスタ２２ａ，２２ｂそれぞれの電位と、蓄積ノード２６ａ，２６ｂそれぞれの電位とが分離されるので、蓄積ノード２６ａと蓄積ノード２６ｂとの間に電位差があったとしても、トランジスタ２２ａ，２２ｂそれぞれのドレイン－ソース間電圧への影響を抑えられる（トランジスタ２２ａ，２２ｂそれぞれのドレイン－ソース間電圧を互いに等しくすることができる）。したがって、トランジスタ２２ａ，２２ｂから対応する蓄積ノード２６ａ，２６ｂ（電荷収集領域１５，１６）へそれぞれ注入される電流量の差を低減し、これらを略均等な大きさに精度良く制御することが可能になる。
　ここで、図１３（ａ）は、比較例に係る電流注入回路１００における蓄積ノード２６ａ，２６ｂそれぞれの電圧値（電位）の時間変化の例を示すグラフである。図１３（ａ）において、グラフＧ１１は一方の蓄積ノードの電圧値を示し、グラフＧ１２は他方の蓄積ノードの電圧値を示す。また、図１３（ｂ）は、比較例に係る電流注入回路１００における蓄積ノード２６ａ，２６ｂそれぞれへの注入電流量の時間変化の例を示すグラフである。図１３（ｂ）において、グラフＧ２１は一方の蓄積ノードへの注入電流量を示し、グラフＧ２２は他方の蓄積ノードへの注入電流量を示す。
　図１３（ａ）に示されたように、蓄積ノード２６ａ，２６ｂにおける電荷の蓄積により、蓄積ノード２６ａ，２６ｂの電位は次第に下降する。そして、一方の蓄積ノードの電位がトランジスタ２４ａ（若しくは２４ｂ）のターンオン電圧を超えると、図１３（ｂ）に示されたように、蓄積ノード２６ａ，２６ｂそれぞれへの電流注入が開始される（１．５～１．６ミリ秒）。これにより、一方の蓄積ノードの電位の下降が止まり一定になるとともに、他方の蓄積ノードの電位が上昇し始める。
　しかしながら、前述のような蓄積ノード２６ａと蓄積ノード２６ｂとの間の電位差に起因して、蓄積ノードそれぞれへの注入電流量が僅かに異なる。これにより、グラフＧ２１とグラフＧ２２とが次第に乖離していく。このような注入電流量の差は、計測誤差として現れる。
　これに対し、図１４（ａ）は、本実施形態の電流注入回路２０における蓄積ノード２６ａ，２６ｂそれぞれの電圧値（電位）の時間変化の例を示すグラフである。図１４（ａ）において、グラフＧ３１は一方の蓄積ノードの電圧値を示し、グラフＧ３２は他方の蓄積ノードの電圧値を示す。また、図１４（ｂ）のグラフＧ４１，Ｇ４２は、本実施形態の電流注入回路２０における蓄積ノード２６ａ，２６ｂそれぞれへの注入電流量の時間変化の例を示す。なお、蓄積ノード２６ａ，２６ｂへの注入電流量が互いに等しいので、グラフＧ４１，Ｇ４２は完全に重なっている。
　このように、本実施形態によれば、蓄積ノード２６ａと蓄積ノード２６ｂとの間の電位差が低減され、蓄積ノードそれぞれへの注入電流量を互いに近づけることができる。したがって、本実施形態によれば、計測誤差を低減することが可能になる。
　また、本実施形態のように、トランジスタ２３ａ，２３ｂそれぞれはＭＯＳＦＥＴであることが好ましい。これにより、トランジスタ２２ａ，２２ｂそれぞれの電位と、蓄積ノード２６ａ，２６ｂそれぞれの電位とを好適に分離することができる。特に、本実施形態のようにトランジスタ２２ａ，２２ｂそれぞれがＭＯＳＦＥＴである場合に効果的である。
　（第１変形例）
  図１５（ａ）および図１５（ｂ）は、上述の実施形態の第１変形例に係る駆動方法のタイミングチャートを示す図である。上述の実施形態のセンサ駆動回路１２は、図７（ａ）および図７（ｂ）に示されたタイミングチャートに代えて、図１５（ａ）および図１５（ｂ）に示されたタイミングチャートに基づいて転送電極１７，１８を駆動してもよい。
　この第１変形例のタイミングチャートと上述の実施形態のタイミングチャートとの相違点は、駆動電圧Ｖｔｘ1およびＶｔｘ2のオン時間の長さである。上述の実施形態では、駆動電圧Ｖｔｘ1およびＶｔｘ2のオン時間（オン電圧に設定されている期間）は駆動クロックＣＬのオン時間（すなわち照射光Ｌ１の照射時間）ｔLと等しいが、本変形例では、駆動電圧Ｖｔｘ1およびＶｔｘ2のオン時間は時間ｔLの半分（ｔL／２）となっている。
　具体的には、図１５（ａ）および図１５（ｂ）に示されたように、第１フレームＦ１および第２フレームＦ２それぞれの蓄積フレームＦ３において、等間隔の時刻ｔ0、ｔ1、・・・、ｔ8が定義される。これらの間隔は、照射光Ｌ１の一回の照射時間ｔLの半分である。このとき、光源ユニット３０は、照射光Ｌ１を時刻ｔ1～ｔ3の間照射する。そして、図１５（ａ）に示されたように、センサ駆動回路１２は、第１フレームＦ１において、駆動電圧Ｖｔｘ1を時刻ｔ0～ｔ1およびｔ4～ｔ5の間オン電位に設定し、駆動電圧Ｖｔｘ2を時刻ｔ2～ｔ3およびｔ6～ｔ7の間オン電位に設定する。また、図１５（ｂ）に示されたように、センサ駆動回路１２は、第２フレームＦ２において、駆動電圧Ｖｔｘ1を時刻ｔ1～ｔ2およびｔ5～ｔ6の間オン電位に設定し、駆動電圧Ｖｔｘ2を時刻ｔ3～ｔ4およびｔ7～ｔ8の間オン電位に設定する。
　なお、転送電極４４に印加される駆動電圧Ｖｔｘｒは、他の駆動電圧Ｖｔｘ1，Ｖｔｘ2が最初にオン電位に設定されてから最後にオフ電位に設定されるまでの期間を除いてオン電位に設定される。すなわち、駆動電圧Ｖｔｘｒは、第１フレームＦ１においては時刻ｔ0～ｔ7の間オフ電位に設定され、第２フレームＦ２においては時刻ｔ1～ｔ8の間オフ電位に設定され、その他の期間においてオン電位に設定される。
　この第１変形例の駆動方式は、第１フレームＦ１の出力値の差分および第２フレームＦ２の出力値の差分を行った後にそれぞれ絶対値をとり、何れか大きい方の絶対値を選択することにより、反射光Ｌ２により生じる総電荷量の１／２の値を得ることができる。また、第１フレームＦ１の出力値の符号および第２フレームＦ２の出力値の符号を適宜反転し、適切なオフセットを加算することにより、時間Ｔ2に応じて線形に増加する値が得られる。
　図１６（ａ）～図１６（ｃ）は、第１変形例における距離算出方法を説明するための図である。図１６（ａ）は、電荷収集領域１６に結合された蓄積ノードの電荷量から電荷収集領域１５に結合された蓄積ノードの電荷量を差し引いた値（すなわち各画素Ｐ（ｍ，ｎ）からの出力値）と、光Ｌ１を照射してから反射光Ｌ２が入射するまでの時間ｔ（すなわち対象物Ｂまでの距離）との関係を示すグラフである。図１６（ａ）において、グラフＧ４１は第１フレームＦ１における出力値を示し、グラフＧ４２は第２フレームＦ２における出力値を示す。なお、便宜上、出力値はその最大値が１、最小値が－１となるように規格化されている。
　図１６（ａ）のグラフＧ４１に示されたように、第１フレームＦ１では、０＜ｔ＜ｔL／２の区間Ｄ1において出力値が１で一定となり、ｔL／２＜ｔ＜ｔLの区間Ｄ２において出力値が１から－１まで下降し、ｔL＜ｔ＜（３×ｔL／２）の区間Ｄ3において出力値が－１で一定となり、（３×ｔL／２）＜ｔ＜２ｔLの区間Ｄ4において出力値が－１から１まで上昇する。また、グラフＧ４２に示されたように、第２フレームＦ２では、区間Ｄ1において出力値が－１から１まで上昇し、区間Ｄ２において出力値が１で一定となり、区間Ｄ3において出力値が１から－１まで下降し、区間Ｄ4において出力値が－１で一定となる。
　ここで、第１フレームＦ１および第２フレームＦ２それぞれの出力値の絶対値がとられ、第１フレームＦ１および第２フレームＦ２それぞれの出力値のうち大きい方の絶対値が選択される。すると、図１６（ｂ）に示されたように、時間ｔによらず一定値のグラフＧ５１が得られる。このグラフＧ５１が、反射光Ｌ２により生じる総電荷量の１／２を表す。
　一方、区間Ｄ1～Ｄ4のうち、第１フレームＦ１の出力値（グラフＧ４１）が第２フレームＦ２の出力値（グラフＧ４２）よりも小さい区間では、第１フレームＦ１および第２フレームＦ２の出力値のうち絶対値が小さい方の符号が反転される。図１６（ａ）の例では、区間Ｄ2における第１フレームＦ１の出力値、および区間Ｄ3における第２フレームＦ２の出力値の符号が反転される。これにより、区間Ｄ1、Ｄ3における第２フレームＦ２の出力値と、区間Ｄ2、Ｄ4における第１フレームＦ１の出力値とが共に時間ｔに対して正の傾きを持つこととなる。そして、図１６（ｂ）に示されたように、区間Ｄ1、Ｄ3における第２フレームＦ２の出力値と、区間Ｄ2、Ｄ4における第１フレームＦ１の出力値との双方に対し、１／４が乗算される。最後に、区間Ｄ1、Ｄ3における第２フレームＦ２の出力値と、区間Ｄ2、Ｄ4における第１フレームＦ１の出力値とのそれぞれに適切なオフセット値が加算されることによって、図１６（ｃ）に示されたように、０≦ｔ≦２ｔLの範囲において出力値が０から１まで増加する線形なグラフＧ５２が得られる。その結果、グラフＧ５１とグラフＧ５２とに基づいて、時間ｔすなわち対象物Ｂまでの距離を知ることができる。なお、図１６（ａ）～図１６（ｃ）に示された各演算の順序は上記に限られず、異なる順序で演算されてもよい。或いは、図１６（ａ）～図１６（ｃ）に示された各演算は同時に行われてもよい。
　このように、第１変形例によれば、上述の実施形態と同様に、電荷収集領域１５，１６にそれぞれ結合された蓄積ノードに蓄積された電荷量の差分に基づいて、対象物Ｂまでの距離を求めることができる。したがって、上述の実施形態の電流注入回路２０を適用することが可能となり、それによって各蓄積ノードの飽和を回避することができる。
　（第２変形例）
  図１７は、上述の実施形態の第２変形例に係る受光部９Ａを示す平面図である。図１７に示されたように、本変形例の受光部９Ａは、転送電極１７（第１の転送電極）、転送電極１８（第２の転送電極）、転送電極５１（第１の転送電極）、および転送電極５２（第２の転送電極）を、それぞれ１個ずつ有する。これらの転送電極１７，１８，５１，５２は、フォトゲート電極１９に隣接して、フォトゲート電極１９の周囲に配置されている。なお、この第２変形例では、転送電極１７と転送電極１８との間にフォトゲート電極１９が位置し、転送電極５１と転送電極５２との間にフォトゲート電極１９が位置しているが、転送電極１７，１８，５１，５２は、フォトゲート電極１９と隣接していれば互いの位置関係に制約はない。
　また、受光部９Ａは、信号取出電極４２，４３，５５，５６を、それぞれ１個ずつ有する。転送電極１７は信号取出電極４２とフォトゲート電極１９との間に配置され、転送電極１８は信号取出電極４３とフォトゲート電極１９との間に配置され、転送電極５１は信号取出電極５５とフォトゲート電極１９との間に配置され、転送電極５２は信号取出電極５６とフォトゲート電極１９との間に配置される。また、受光部９Ａは、転送電極４４および電荷排出用電極４５を有する。
　受光部９Ａにおいて、転送電極１７，１８および信号取出電極４２，４３の直下の構成は図３と同様であり、転送電極４４および電荷排出用電極４５の直下の構成は図４と同様である。図１８は、転送電極５１，５２および信号取出電極５５，５６の直下の構成を含む、図１７のXVIII－XVIII線に沿った断面図である。図１８に示されたように、受光部９Ａは、電荷収集領域５７（第１の電荷収集領域）と、電荷収集領域５８（第２の電荷収集領域）とを更に有する。図１８の例では、電荷収集領域５７，５８は、光感応領域１４を挟んだ状態で該光感応領域１４に隣接するよう配置されている。電荷収集領域５７，５８が光感応領域１４からの電荷を収集することで、それぞれに結合された蓄積ノードに電荷が蓄積される。なお、電荷収集領域５７，５８の構成は、図３に示された電荷収集領域１５，１６の構成と同様である。
　信号取出電極５５は電荷収集領域５７上に形成されており、信号取出電極５６は電荷収集領域５８上に形成されている。信号取出電極５５，５６は、絶縁層４１に形成された開口を介して、各電荷収集領域５７，５８に接触している。
　転送電極５１は、光感応領域１４と電荷収集領域５７との間の領域上に配置される。転送電極５２は、光感応領域１４と電荷収集領域５８との間の領域上に配置される。転送電極５１に正電位（オン電位）が印加されると、光感応領域１４から電荷収集領域５７のポテンシャル井戸内に電子が落ち込むことになる（井戸内に電荷が蓄積していく）。同様に、転送電極５２に正電位（オン電位）が印加されると、光感応領域１４から電荷収集領域５８のポテンシャル井戸内に電子が落ち込む。
　第２変形例のセンサ駆動回路は、時分割された複数のフレーム（それぞれが転送電極の駆動パターンを示す）を順に実行することにより転送電極１７，１８，５１，５２を駆動する。図１９は、第２変形例におけるセンサ駆動回路の駆動方式を示す図である。図１９に示されたように、第２変形例の駆動方式では、同一のフレームＦ５が繰り返されながら、フレームＦ５内の処理を行う。図１９には、フレームＦ５内の処理内容が併せて示されている。フレームＦ５内では、電荷収集領域１５，１６，５７，５８それぞれに結合された蓄積ノードへの電荷蓄積を行う蓄積フレームＦ６と、電荷収集領域１５，１６，５７，５８からの電荷の読出しを行う読出フレームＦ４とが交互に繰り返される。
　図２０は、蓄積フレームＦ６における転送電極１７，１８，４４，５１，５２の動作を示すタイミングチャートである。この図には、駆動クロックＣＬと、転送電極１７に印加される駆動電圧Ｖｔｘ1と、転送電極１８に印加される駆動電圧Ｖｔｘ2と、転送電極５１に印加される駆動電圧Ｖｔｘ3と、転送電極５２に印加される駆動電圧Ｖｔｘ4と、転送電極４４に印加される駆動電圧Ｖｔｘｒとが示されている。
　蓄積フレームＦ６では、駆動クロックＣＬが一回立ち上がる毎に、或る周期Ｔでもって駆動電圧Ｖｔｘ1～Ｖｔｘ4がオン電位とオフ電位とを２回ずつ繰り返される。周期Ｔは、駆動クロックＣＬのオン時間ｔLの２倍（すなわちＴ＝２ｔL）に設定される。また、各周期における駆動電圧Ｖｔｘ1～Ｖｔｘ2のオン時間は駆動クロックＣＬのオン時間ｔLの半分（ｔL／２）である。
　具体的には、図２０に示されたように、各フレームＦ５の蓄積フレームＦ６において、等間隔の時刻ｔ0、ｔ1、・・・、ｔ8が定義される。これらの間隔は、照射光Ｌ１の一回の照射時間ｔLの半分である。このとき、光源ユニット３０は、照射光Ｌ１を時刻ｔ1～ｔ3の間照射する。そして、図２０に示されたように、センサ駆動回路１２は、各フレームＦ５において、駆動電圧Ｖｔｘ1を時刻ｔ0～ｔ1およびｔ4～ｔ5の間オン電位に設定し、駆動電圧Ｖｔｘ2を時刻ｔ1～ｔ2およびｔ5～ｔ6の間オン電位に設定し、駆動電圧Ｖｔｘ3を時刻ｔ2～ｔ3およびｔ6～ｔ7の間オン電位に設定し、駆動電圧Ｖｔｘ4を時刻ｔ3～ｔ4およびｔ7～ｔ8の間オン電位に設定する。
　なお、転送電極４４に印加される駆動電圧Ｖｔｘｒは、他の駆動電圧Ｖｔｘ1～Ｖｔｘ4が最初にオン電位に設定されてから最後にオフ電位に設定されるまでの期間を除いてオン電位に設定される。すなわち、駆動電圧Ｖｔｘｒは、各フレームＦ５において、時刻ｔ0～ｔ8の間オフ電位に設定され、その他の期間においてオン電位に設定される。
　第２変形例は、第１変形例の第１フレームＦ１および第２フレームＦ２を一つのフレームＦ５において一括して実施され例である。したがって、この第２変形例によれば、第１変形例と同様に、反射光Ｌ２により生じる総電荷量の１／２の値を得ることができ、また、電荷収集領域１５，１６，５７，５８それぞれに結合された各蓄積ノードに蓄積された電荷量の差分に基づいて、対象物Ｂまでの距離を求めることができる。すなわち、第１変形例における第１フレームＦ１の出力値を、第２変形例では電荷収集領域１６の電荷量から電荷収集領域１５の電荷量を差し引いた値に置き換えるとともに、第１変形例における第２フレームＦ２の出力値を、第２変形例では電荷収集領域５８の電荷量から電荷収集領域５７の電荷量を差し引いた値に置き換えるとよい。したがって、上述の実施形態の電流注入回路２０を適用することが可能となり、それによって各蓄積ノードの飽和を回避することができる。なお、第２変形例では、電荷収集領域１５，１６に対して一つの電流注入回路２０が接続され、電荷収集領域５７，５８に対して別の電流注入回路２０が接続される。
　本発明による距離センサは、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態では各トランジスタがＭＯＳＦＥＴである場合を例示したが、各トランジスタは他のＦＥＴであってもよく、或いはバイポーラトランジスタであってもよい。
　１Ａ…距離センサ、１０…半導体基板、１０ａ…表面、１０ｂ…裏面、１０ｃ…表面領域、１１…撮像領域、１２…センサ駆動回路、１３…処理回路、１４…光感応領域、１５…第１の電荷収集領域、１６…第２の電荷収集領域、１７…第１の転送電極、１８…第２の転送電極、１９…フォトゲート電極、２０…電流注入回路、２１…電圧生成回路、２２ａ…第１のトランジスタ、２２ｂ…第２のトランジスタ、２３ａ…第３のトランジスタ、２３ｂ…第４のトランジスタ、２４…トランジスタ対、２５…電流源、２６ａ，２６ｂ…蓄積ノード、２７，２８…バッファ回路、３０…光源ユニット、３１…光源、３２…光源駆動回路、３３…制御回路、３４…電源電位線、３５，３６…リセット回路、４１…絶縁層、４２，４３…信号取出電極、１００…電流注入回路、Ｂ…対象物、ＧＮＤ…基準電位線、Ｌ１…照射光、Ｌ２…反射光、Ｎ1…ノード、Ｐ…画素、Ｓｒ…リセット信号、Ｔ…周期、ｔL…オン時間、Ｔ1…光照射タイミング、Ｔ2…遅延時間、Ｖ3，Ｖ4，Ｖ5，Ｖ6…バイアス電圧（定電圧）、ＶＣ1，ＶＣ2…制御電圧、Ｖｒ…リセット電位、Ｖｔｘ1，Ｖｔｘ2…駆動電圧。

Claims (2)

  1. 対象物に光を照射し、前記対象物からの反射光を検出することにより前記対象物までの距離を計測する距離センサであって、
    　前記反射光の光量に応じた電荷を発生する光感応領域と、それぞれが前記光感応領域から所定距離離れた状態で配置され、前記光感応領域からの電荷を収集する第１および第２の電荷収集領域と、を有する半導体基板と、
    　前記光感応領域と前記第１の電荷収集領域との間の領域上に配置され、光照射後の第１の期間中、前記光感応領域から前記第１の電荷収集領域への電荷転送を可能にするオン電位に設定される一方、前記第１の期間に続く第２の期間中、該電荷転送を停止させるオフ電位に設定される第１の転送電極と、
    　前記光感応領域と前記第２の電荷収集領域との間の領域上に配置された第２の転送電極であって、前記第１の期間中、前記光感応領域から前記第２の電荷収集領域への電荷転送を停止させるオフ電位に設定される一方、前記第２の期間中、該電荷転送を可能にするオン電位に設定される第２の転送電極と、
    　所定電位に設定された第１の定電位線に接続された一端と、前記第１の定電位線よりも低い電位に設定された第２の定電位線に接続された他端とを有するとともに、前記第１の電荷収集領域に結合された蓄積ノードに蓄積された電荷量、および、前記第２の電荷収集領域に結合された蓄積ノードに蓄積された電荷量のうち大きい方の電荷量に応じた制御電圧を生成する電圧生成回路と、
    　それぞれが、前記制御電圧が印加される制御端子と、前記第１の定電位線に接続された第１の電流端子と、第２の電流端子と、を有する第１および第２のトランジスタと、
    　前記第１のトランジスタの前記第２の電流端子に接続された第１の電流端子と、前記第１の電荷収集領域に結合された前記蓄積ノードに接続された第２の電流端子と、定電圧が印加される制御端子と、を有する第３のトランジスタと、
    　前記第２のトランジスタの前記第２の電流端子に接続された第１の電流端子と、前記第２の電荷収集領域に結合された前記蓄積ノードに接続された第２の電流端子と、定電圧が印加される制御端子と、を有する第４のトランジスタと、
    　を備えた、距離センサ。
  2. 前記第３および第４のトランジスタがＭＯＳＦＥＴである、請求項１に記載の距離センサ。
PCT/JP2017/015745 2016-05-02 2017-04-19 距離センサ WO2017191757A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020187018993A KR102289223B1 (ko) 2016-05-02 2017-04-19 거리 센서
DE112017002290.8T DE112017002290T5 (de) 2016-05-02 2017-04-19 Abstandssensor
CH01288/18A CH713890B1 (de) 2016-05-02 2017-04-19 Abstandssensor.
US16/097,664 US11156700B2 (en) 2016-05-02 2017-04-19 Distance sensor
CN201780027298.7A CN109073735B (zh) 2016-05-02 2017-04-19 距离传感器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016092659A JP6659447B2 (ja) 2016-05-02 2016-05-02 距離センサ
JP2016-092659 2016-05-02

Publications (1)

Publication Number Publication Date
WO2017191757A1 true WO2017191757A1 (ja) 2017-11-09

Family

ID=60203007

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/015745 WO2017191757A1 (ja) 2016-05-02 2017-04-19 距離センサ

Country Status (7)

Country Link
US (1) US11156700B2 (ja)
JP (1) JP6659447B2 (ja)
KR (1) KR102289223B1 (ja)
CN (1) CN109073735B (ja)
CH (1) CH713890B1 (ja)
DE (1) DE112017002290T5 (ja)
WO (1) WO2017191757A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024127960A1 (ja) * 2022-12-12 2024-06-20 Ｔｏｐｐａｎホールディングス株式会社 距離画像撮像素子、距離画像撮像装置、及び距離画像撮像方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6825164B1 (ja) * 2019-03-01 2021-02-03 株式会社ブルックマンテクノロジ 距離画像撮像装置および距離画像撮像装置による距離画像撮像方法
US20230182300A1 (en) * 2021-12-10 2023-06-15 Boston Dynamics, Inc. Systems and methods for robot collision avoidance

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164401A (ja) * 1992-11-26 1994-06-10 Toshiba Corp 差動電流源回路
JP2008089346A (ja) * 2006-09-29 2008-04-17 Brainvision Inc 固体撮像素子
JP2009047660A (ja) * 2007-08-22 2009-03-05 Hamamatsu Photonics Kk 測距装置
WO2015170542A1 (ja) * 2014-05-08 2015-11-12 浜松ホトニクス株式会社 測距装置及び測距装置の駆動方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199410B2 (en) * 1999-12-14 2007-04-03 Cypress Semiconductor Corporation (Belgium) Bvba Pixel structure with improved charge transfer
NL1011381C2 (nl) * 1998-02-28 2000-02-15 Hyundai Electronics Ind Fotodiode voor een CMOS beeldsensor en werkwijze voor het vervaardigen daarvan.
US7106915B2 (en) * 2001-07-16 2006-09-12 Cypress Semiconductor Corporation Methods and devices for reading out an image sensor with reduced delay time between lines
US7196391B2 (en) * 2002-02-05 2007-03-27 E-Phocus, Inc. MOS or CMOS sensor with micro-lens array
US6730914B2 (en) * 2002-02-05 2004-05-04 E-Phocus, Inc. Photoconductor-on-active-pixel (POAP) sensor utilizing equal-potential pixel electrodes
US6809358B2 (en) * 2002-02-05 2004-10-26 E-Phocus, Inc. Photoconductor on active pixel image sensor
US20040041930A1 (en) * 2002-08-27 2004-03-04 Calvin Chao Photoconductor-on-active-pixel (POAP) sensor utilizing a multi-layered radiation absorbing structure
US7335958B2 (en) * 2003-06-25 2008-02-26 Micron Technology, Inc. Tailoring gate work-function in image sensors
KR100531796B1 (ko) 2003-12-10 2005-12-02 엘지전자 주식회사 플라즈마 디스플레이 패널용 광셔터 및 그 구동방법
JP4421353B2 (ja) * 2004-04-01 2010-02-24 浜松ホトニクス株式会社 固体撮像装置
JP5122728B2 (ja) * 2005-01-05 2013-01-16 パナソニック株式会社 光検出素子、光検出素子の制御方法、空間情報検出装置
JP5110519B2 (ja) * 2005-08-30 2012-12-26 国立大学法人静岡大学 半導体測距素子及び固体撮像装置
US7876422B2 (en) * 2005-11-14 2011-01-25 Panasonic Electric Works Co., Ltd. Spatial information detecting device and photodetector suitable therefor
DE102005056774B4 (de) 2005-11-28 2014-12-24 Pmdtechnologies Gmbh TOF-Pixel und Verfahren zu dessen Betrieb
KR101478248B1 (ko) * 2008-04-11 2014-12-31 삼성전자주식회사 두 개의 게이트로 이루어진 센싱 트랜지스터를 구비한 이미지 센서의 구동방법
JP5356726B2 (ja) * 2008-05-15 2013-12-04 浜松ホトニクス株式会社 距離センサ及び距離画像センサ
JP5349607B2 (ja) * 2009-09-30 2013-11-20 シャープ株式会社 表示装置
JP5483689B2 (ja) 2009-11-24 2014-05-07 浜松ホトニクス株式会社 距離センサ及び距離画像センサ
JP5558999B2 (ja) 2009-11-24 2014-07-23 浜松ホトニクス株式会社 距離センサ及び距離画像センサ
JP5302244B2 (ja) 2010-02-26 2013-10-02 浜松ホトニクス株式会社 距離画像センサ
JP5518667B2 (ja) 2010-10-12 2014-06-11 浜松ホトニクス株式会社 距離センサ及び距離画像センサ
WO2013021577A1 (ja) * 2011-08-08 2013-02-14 パナソニック株式会社 固体撮像装置及び固体撮像装置の駆動方法
JP5876289B2 (ja) 2011-12-28 2016-03-02 浜松ホトニクス株式会社 距離測定装置
JP2012185174A (ja) 2012-05-29 2012-09-27 Hamamatsu Photonics Kk 距離センサ及び距離画像センサ
CN103581645B (zh) * 2012-07-24 2017-05-24 三星电子株式会社 深度感测设备和方法
KR20150040398A (ko) 2013-10-05 2015-04-15 명남수 비행시간법을 이용한 레이저 펄스 기반 고분해능 물리량 측정 장치
JP6386777B2 (ja) 2014-05-08 2018-09-05 浜松ホトニクス株式会社 距離画像センサ
JP6386798B2 (ja) 2014-06-09 2018-09-05 浜松ホトニクス株式会社 測距装置
DE102014214733B3 (de) * 2014-07-28 2015-07-23 Pmd Technologies Gmbh Lichtlaufzeitsensor mit einer Vorrichtung zur Ladungskompensation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164401A (ja) * 1992-11-26 1994-06-10 Toshiba Corp 差動電流源回路
JP2008089346A (ja) * 2006-09-29 2008-04-17 Brainvision Inc 固体撮像素子
JP2009047660A (ja) * 2007-08-22 2009-03-05 Hamamatsu Photonics Kk 測距装置
WO2015170542A1 (ja) * 2014-05-08 2015-11-12 浜松ホトニクス株式会社 測距装置及び測距装置の駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024127960A1 (ja) * 2022-12-12 2024-06-20 Ｔｏｐｐａｎホールディングス株式会社 距離画像撮像素子、距離画像撮像装置、及び距離画像撮像方法

Also Published As

Publication number Publication date
CN109073735B (zh) 2022-06-03
CN109073735A (zh) 2018-12-21
DE112017002290T5 (de) 2019-01-10
CH713890B1 (de) 2019-07-15
US20200333459A1 (en) 2020-10-22
JP6659447B2 (ja) 2020-03-04
US11156700B2 (en) 2021-10-26
JP2017201244A (ja) 2017-11-09
KR20190002417A (ko) 2019-01-08
KR102289223B1 (ko) 2021-08-13

Similar Documents

Publication Publication Date Title
US11405577B2 (en) Distance image measurement device and distance image measurement method
US20170212221A1 (en) Photoelectric conversion apparatus and information processing apparatus
JP5333869B2 (ja) 撮像装置
JP6523046B2 (ja) 光センサ
WO2017191758A1 (ja) 距離センサおよび距離センサの駆動方法
US8748951B2 (en) Solid-state image sensing device
KR101751090B1 (ko) 거리 화상 센서
US8134690B2 (en) Light detecting device and method of controlling light detecting device
KR101087565B1 (ko) 광검출기 및 이를 이용한 공간 정보 검출 장치
CN107852470B (zh) 固体摄像装置的驱动方法
WO2017191757A1 (ja) 距離センサ
KR20110044862A (ko) 거리 화상 센서, 및 촬상 신호를 비행시간법에 의해 생성하는 방법
US10473782B2 (en) Photoelectric conversion element, photoelectric conversion apparatus using the same, distance detection sensor, and information processing system
KR102291769B1 (ko) 측거 장치
KR101774779B1 (ko) 거리 측정 장치 및 거리 측정 장치의 동작 방법
JP5171157B2 (ja) 測距装置
WO2020262476A1 (ja) 距離画像測定装置
JP2007232687A (ja) 光学式測距装置
US20150276922A1 (en) Distance sensor and distance image sensor
JP6582529B2 (ja) 受光デバイス、制御方法および光検出装置
US20230194678A1 (en) Range image acquisition device
WO2023120609A1 (ja) 距離画像測定装置及び距離画像測定方法
JP7319809B2 (ja) 放射線撮像装置、その制御方法及び放射線撮像システム

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 20187018993

Country of ref document: KR

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17792690

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17792690

Country of ref document: EP

Kind code of ref document: A1