JP5110519B2 - 半導体測距素子及び固体撮像装置 - Google Patents

Description

本発明は半導体測距素子に係り、更には半導体測距素子を複数個を配列した固体撮像装置に関する。

Ｒ．宮川（R. Miyagawa)他１名，「ＣＣＤを用いた距離測定センサ（CCD-based range-finding sensor），米国電子電気学会（IEEE）トランズアクション・オン・エレクトロン・デバイセス(Ｔransaction on Electron Devices）,米国，１９９７年１０月，第４４巻，第１０号， ｐ．１６４８−１６５２に記載のように、１９９７年に発表されたＣＣＤを用いた１次元の距離画像センサを発端とし、光の飛行時間を用いて距離画像を取得する光飛行時間型（ＴＯＦ）型距離センサの開発が多方面で進んでいる（非特許文献１参照。）。

しかしながら、現在実現されているＴＯＦ型距離センサの解像度は、２万画素以内程度に留まっている。又、ＣＣＤを用いた方式の場合、画素数が大きくなると画素の駆動が難しくなり、ＣＭＯＳとＣＣＤの混在プロセスを用いた方式では、製作コストが高くなる。

一方、本発明者の一人は、参照して本明細書に組み込む特開２００４−２９４４２０号公報に記載のように、高感度化に有効で且つ電荷転送を高速に行うＣＭＯＳ技術に基づく手法を既に提案している。

特開２００２−３６８２０５号公報には、ｎ型基板上に光電変換部となる不純物密度２×１０¹⁵ｃｍ^-3程度のｐ型不純物領域と、この光電変換部を挟む不純物密度２×１０¹⁶ｃｍ^-3〜２×１０¹⁷ｃｍ^-3程度のｐ型不純物領域を構成し、光電変換部の不純物密度を調節することにより光電変換深さを任意に設定し、高感度となるように設計したＴＯＦ型距離画像センサが提案されている。特開２００２−３６８２０５号公報に記載されたＴＯＦ型距離画像センサでは、ｎ型基板上に光電変換部が形成して、光電変換部の深い領域に存在する電子を基板電極に吸収させ電荷クロストークを低減することを目的としている。さらに、特開２００２−３６８２０５号公報に記載されたＴＯＦ型距離画像センサでは、２つに分割された転送スイッチ部のそれぞれの中央付近に不純物密度２×１０¹⁵ｃｍ^-3〜５×１０¹⁷ｃｍ^-3程度の、動作電圧において、この領域が完全空乏化するような条件のｎ型不純物領域を形成し、転送スイッチ部において最もフリンジ電界の効果が小さい転送スイッチ部の中央付近にビルトインポテンシャルによる電界を生じさせ、転送速度を高め、電荷転送クロストークを低減せんとするものであり構造が提案されている。

しかし従来のＴＯＦ型距離画像センサは、距離分解能や空間解像度の点で改善すべき点もある。したがって、低コストで、且つ高い距離分解能と空間解像度を有するＴＯＦ型距離画像センサが待望されている。

本発明は、高速電荷転送を行える半導体測距素子、及びこの半導体測距素子を画素として用いた、低コストで、且つ高い距離分解能と空間解像度を有する固体撮像装置を提供することを目的とする。

上記目的を達成するために、本発明の第１の態様は、（イ）第１導電型の電荷生成領域、この電荷生成領域上の第２導電型の表面埋込領域の一部を備え、対象物が反射したパルス光を光信号として受光し、電荷生成領域で光信号を信号電荷に変換する半導体光電変換素子と、（ロ）電荷生成領域の直上の表面埋込領域の一部に隣接した表面埋込領域の他の一部からなる第１及び第２転送チャネルの電位を、この第１及び第２転送チャネルの上部にそれぞれ形成された絶縁膜を介して静電的に制御し、信号電荷を第１及び第２転送チャネルを介して交互に転送する第１及び第２転送ゲート電極と、（ハ）第１及び第２転送ゲート電極により転送された信号電荷を順次それぞれ蓄積する、第２導電型で表面埋込領域より高不純物密度の第１及び第２浮遊ドレイン領域とを備える半導体測距素子であることを要旨とする。そして、この半導体測距素子は、第１及び第２転送ゲート電極に、パルス光と同期して、順次パルス信号を与えて動作させることにより、第１及び第２浮遊ドレイン領域に蓄積された電荷の配分比から対象物までの距離を測定することを特徴とする。ここで、第１導電型と第２導電型とは互いに反対導電型である。即ち、第１導電型がｎ型であれば、第２導電型はｐ型であり、第１導電型がｐ型であれば、第２導電型はｎ型である。「絶縁膜」としては、シリコン酸化膜（ＳｉＯ₂膜）が好適であるが、シリコン酸化膜（ＳｉＯ₂膜）以外の種々の絶縁膜の使用を妨げるものではない。即ち、第１及び第２転送ゲート電極は、より一般的には、種々の絶縁膜を有する絶縁ゲート型トランジスタ（ＭＩＳトランジスタ）の絶縁ゲート構造をなしている。例えば、シリコン酸化膜（ＳｉＯ₂膜）／シリコン窒化膜（Ｓｉ₃Ｎ₄膜）／シリコン酸化膜（ＳｉＯ₂膜）の３層積層膜からなるＯＮＯ膜とすれば、比誘電率ε_r＝５〜５．５と同程度が得られる。更に、ε_r＝６であるストロンチウム酸化物（ＳｒＯ）膜、ε_r＝７であるシリコン窒化物（Ｓｉ₃Ｎ₄）膜、ε_r＝８〜１１であるアルミニウム酸化物（Ａｌ₂Ｏ₃）膜、ε_r＝１０であるマグネシウム酸化物（ＭｇＯ）膜、ε_r＝１６〜１７であるイットリウム酸化物（Ｙ₂Ｏ₃）膜、ε_r＝２２〜２３であるハフニウム酸化物（ＨｆＯ₂）膜、ε_r＝２２〜２３であるジルコニウム酸化物（ＺｒＯ₂）膜、ε_r＝２５〜２７であるタンタル酸化物（Ｔａ₂Ｏ₅）膜、ε_r＝４０であるビスマス酸化物（Ｂｉ₂Ｏ₃）膜のいずれか一つの単層膜或いはこれらの複数を積層した複合膜がＭＩＳトランジスタのゲート絶縁膜として使用可能である。Ｔａ₂Ｏ₅やＢｉ₂Ｏ₃は多結晶シリコンとの界面における熱的安定性に欠ける（なお、ここで例示したそれぞれの比誘電率ε_rの値は、製造方法により変化しうるので、場合によりこれらの値から逸脱しうるものである。）。更に、シリコン酸化膜とこれらの複合膜のゲート絶縁膜でも良い。複合膜は３層以上の積層構造でも良い。即ち、少なくとも、一部に上記の比誘電率ε_rが５〜６以上の材料を含むゲート絶縁膜が好ましい。但し、複合膜の場合はゲート絶縁膜全体として測定される実効的な比誘電率ε_reffが５〜６以上になる組み合わせを選択することが好ましい。又、ハフニウム・アルミネート（ＨｆＡｌＯ）膜のような３元系の化合物からなるゲート絶縁膜でも良い。即ち、ストロンチウム（Ｓｒ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、イットリウム（Ｙ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、ビスマス（Ｂｉ）のいずれか一つの元素を少なくとも含む酸化物、又はこれらの元素を含むシリコン窒化物がゲート絶縁膜として使用可能である。なお、強誘電体のチタン酸ストロンチウム（ＳｒＴｉＯ₃）、バリウム・チタン酸ストロンチウム（ＢａＳｒＴｉＯ₃）等も高誘電率のゲート絶縁膜して使用可能であるが、多結晶シリコンとの界面における熱的安定性に欠ける点と、強誘電体のヒステリシス特性に対する考慮が必要になる。

本発明の第２の態様は、（イ）第１導電型の電荷生成領域、この電荷生成領域上の第１導電型とは反対導電型の第２導電型の表面埋込領域の一部を備え、対象物が反射したパルス光を光信号として受光し、電荷生成領域で光信号を信号電荷に変換する半導体光電変換素子と、（ロ）電荷生成領域の直上の表面埋込領域の一部に隣接した表面埋込領域の他の一部からなる第１及び第２転送チャネルの電位を、この第１及び第２転送チャネルの上部にそれぞれ形成された絶縁膜を介して静電的に制御し、信号電荷を第１及び第２転送チャネルを介して交互に転送する第１及び第２転送ゲート電極と、（ハ）第１及び第２転送ゲート電極により転送された信号電荷を順次それぞれ蓄積する、第２導電型で表面埋込領域より高不純物密度の第１及び第２浮遊ドレイン領域とを備える画素を１次元方向に配列した固体撮像装置であることを要旨とする。そして、この固体撮像装置は、パルス光と同期して、すべての画素の第１及び第２転送ゲート電極に、順次パルス信号を与え、それぞれの画素において、第１及び第２浮遊ドレイン領域に蓄積された電荷の配分比から対象物までの距離を測定することを特徴とする。

本発明の第３の態様は、（イ）第１導電型の電荷生成領域、この電荷生成領域上の第１導電型とは反対導電型の第２導電型の表面埋込領域の一部を備え、対象物が反射したパルス光を光信号として受光し、電荷生成領域で光信号を信号電荷に変換する半導体光電変換素子と、（ロ）電荷生成領域の直上の表面埋込領域の一部に隣接した表面埋込領域の他の一部からなる第１及び第２転送チャネルの電位を、この第１及び第２転送チャネルの上部にそれぞれ形成された絶縁膜を介して静電的に制御し、信号電荷を第１及び第２転送チャネルを介して交互に転送する第１及び第２転送ゲート電極と、（ハ）第１及び第２転送ゲート電極により転送された信号電荷を順次それぞれ蓄積する、第２導電型で表面埋込領域より高不純物密度の第１及び第２浮遊ドレイン領域とを備える画素を２次元マトリクス状に配列した固体撮像装置であることを要旨とする。そして、この固体撮像装置は、パルス光と同期して、すべての画素の第１及び第２転送ゲート電極に、順次パルス信号を与え、
それぞれの画素において、第１及び第２浮遊ドレイン領域に蓄積された電荷の配分比から対象物までの距離を測定し、全画素を２次元アクセスし、測定された距離に対応する２次元画像を得ることを特徴とする。

図１は、本発明の第１の実施の形態に係る固体撮像装置（２次元イメージセンサ）の半導体チップ上のレイアウトを説明する模式的平面図である。 図２は、本発明の第１の実施の形態に係る固体撮像装置の画素の一部となる半導体測距素子の構成を説明する概略的な平面図である。 図３は、図２のＡ−Ａ方向から見た模式的な断面図である。 図４は、パルス信号ＴＸ１＝１Ｖを第１転送ゲート電極に，パルス信号ＴＸ２＝−２Ｖを第２転送ゲート電極に与えたときの表面埋込領域中の電位分布と第１浮遊ドレイン領域への信号電荷の転送の様子を説明する模式図である。 図５は、第１の実施の形態に係る半導体測距素子の受光ゲート電極に入射するパルス光と、第１転送ゲート電極及び第２転送ゲート電極に印加するパルス信号との動作タイミングの関係を説明するタイミングチャートである。 図６は、図１に示した第１の実施の形態に係る固体撮像装置の動作を説明するタイミングチャートである。 図７は、本発明の第１の実施の形態に係る半導体測距素子及び固体撮像装置の製造方法を説明する工程断面図（その１）である。 図８は、本発明の第１の実施の形態に係る半導体測距素子及び固体撮像装置の製造方法を説明する工程断面図（その２）である。 図９は、本発明の第１の実施の形態に係る半導体測距素子及び固体撮像装置の製造方法を説明する工程断面図（その３）である。 図１０は、本発明の第２の実施の形態に係る固体撮像装置の画素の一部となる半導体測距素子の概略構成を説明する模式的な断面図である。 図１１は、本発明の第２の実施の形態に係る半導体測距素子及び固体撮像装置の製造方法を説明する工程断面図（その１）である。 図１２は、本発明の第２の実施の形態に係る半導体測距素子及び固体撮像装置の製造方法を説明する工程断面図（その２）である。 図１３は、本発明の第２の実施の形態に係る半導体測距素子及び固体撮像装置の製造方法を説明する工程断面図（その３）である。 図１４は、参照して本明細書に組み込む特開２００５−２３５８９３号公報において提案したＴＯＦ型距離画像センサので概略構成を説明する模式的な断面図である。 図１５は、本発明の他の実施の形態に係る固体撮像装置の画素の一部となる半導体測距素子の構成を説明する概略的な平面図である。 図１６は、図１５のＢ−Ｂ方向から見た模式的な断面図である。

既に、本発明者の一人は、参照して本明細書に組み込む特開２００５−２３５８９３号公報において、図１４に示すような、フィールド酸化膜３１の下のｐ型半導体基板１８の領域を活性層として用いるＴＯＦ型距離センサを提案した。図１４に示す構造は、標準的なＣＭＯＳイメージセンサの製造工程で実現できるＴＯＦ型距離画像センサであり、フィールド酸化膜３１上に光に対する透過性のある例えば、ポリシリコンからなるゲート電極１１，１６ａ，１６ｂを形成している。図１４に示す構造は、光が照射される中央のゲート電極１１の直下の領域から、左右の第１浮遊ドレイン領域２３ａ及び第２浮遊ドレイン領域２３ｂに高速に電荷が転送できるように、低不純物密度のｐ型半導体基板１８を活性層として用い、更に厚いフィールド酸化膜３１を絶縁膜とするＭＯＳ構造とすることで、十分なフリンジング電界ができるようにしたものである。

しかしながら、その後の検討において、図１４に示す構造では、高性能なＴＯＦ型距離画像センサを得る上で２つの課題があることが判明した。一つは、ＴＯＦ型距離画像センサに用いる光源として近赤外光を用いる場合、ｐ型半導体基板１８の非常に深い場所で発生した電子が、拡散によってゆっくり表面に達することにより、パルス光に対する電荷検出の応答が遅くなることであり、もう一つは、表面チャネルを用いることにより、ｐ型半導体基板１８とフィールド酸化膜３１の界面で捕獲された電子が、ある時間経過した後に放出されることにより、応答に遅れが生じることである。そこで、以下の本発明の第１及び第２の実施の形態に係る固体撮像装置（２次元イメージセンサ）において、特開２００５−２３５８９３号公報で提案したＴＯＦ型距離センサの特徴を更に改善し、より高速動作を可能にする画素構造を提供する。

第１及び第２の実施の形態に係る図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。もっとも、第１及び第２の実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、回路素子や回路ブロックの構成や配置、或いは半導体チップ上でのレイアウト等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された技術的範囲内において、種々の変更を加えることができる。

尚、以下の第１及び第２の実施の形態の説明では、第１導電型をｐ型、第２導電型をｎ型として説明するが、第１導電型がｎ型、第２導電型をｐ型としても、電気的な極性を反対にすれば同様な効果が得られることは容易に理解できるであろう。

（第１の実施の形態）
本発明の第１の実施の形態に係る固体撮像装置（２次元イメージセンサ）は、図１に示すように、画素アレイ部（Ｘ₁₁〜Ｘ_1m；Ｘ₂₁〜Ｘ_2m；・・・・・；Ｘ_n1〜Ｘ_nm）と周辺回路部（９４，９５，９６，ＮＣ₁〜ＮＣ_m）とを同一の半導体チップ上に集積化している。画素アレイ部には、２次元マトリクス状に多数の画素Ｘ_ij（ｉ＝１〜ｍ；ｊ＝１〜ｎ：ｍ，ｎはそれぞれ整数である。）が配列されており、方形状の撮像領域を構成している。そして、この画素アレイ部の上辺部にはタイミング制御回路９４が、下辺部には水平シフトレジスタ９６が。それぞれ画素行Ｘ₁₁〜Ｘ_1m；Ｘ₂₁〜Ｘ_2m；・・・・・；Ｘ_n1〜Ｘ_nm方向に沿って設けられ、画素アレイ部の左辺部には画素列Ｘ₁₁〜Ｘ_n1；Ｘ₁₂〜Ｘ_n2；・・・・・；Ｘ_1j〜Ｘ_nj；・・・・・；Ｘ_1m〜Ｘ_nm方向に沿って垂直シフトレジスタ及び垂直走査回路９５が設けられている。画素Ｘ_njに内部構造を例示したように、それぞれの画素Ｘ_ijは、半導体光電変換素子と電荷転送部を備えるＴＯＦ画素回路８１及び電圧読み出し用バッファアンプ８２からなる。

タイミング制御回路９４及び水平シフトレジスタ９６及び垂直シフトレジスタ及び垂直走査回路９５によって画素アレイ部内の画素Ｘ_ijが順次走査され、画素信号の読み出しや電子シャッタ動作が実行される。即ち、本発明の第１の実施の形態に係る固体撮像装置では、画素アレイ部を各画素行Ｘ₁₁〜Ｘ_1m；Ｘ₂₁〜Ｘ_2m；・・・・・；Ｘ_n1〜Ｘ_nm単位で垂直方向に走査することにより、各画素行Ｘ₁₁〜Ｘ_1m；Ｘ₂₁〜Ｘ_2m；・・・・・；Ｘ_n1〜Ｘ_nmの画素信号を各画素列Ｘ₁₁〜Ｘ_n1；Ｘ₁₂〜Ｘ_n2；・・・・・；Ｘ_1j〜Ｘ_nj；・・・・・；Ｘ_1m〜Ｘ_nm毎に設けられた垂直信号線によって画素信号を読み出す構成となっている。

各画素Ｘ₁₁〜Ｘ_1m；Ｘ₂₁〜Ｘ_2m；・・・・・；Ｘ_n1〜Ｘ_nmからの信号読み出しについては、おおむね通常のＣＭＯＳイメージセンサと同様である。但し、各画素Ｘ₁₁〜Ｘ_1m；Ｘ₂₁〜Ｘ_2m；・・・・・；Ｘ_n1〜Ｘ_nmのそれぞれのフォトダイオードからの電荷転送させるための制御信号ＴＸ１（φ１）、ＴＸ２（φ２）は、タイミング制御回路９４から全画素Ｘ₁₁〜Ｘ_1m；Ｘ₂₁〜Ｘ_2m；・・・・・；Ｘ_n1〜Ｘ_nmに同時に与えられ、しかも高い周波数の信号であるので、その期間には、スイッチングノイズが発生する。したがって画素部からの信号読み出しは、ノイズ処理回路ＮＣ₁〜ＮＣ_mによる処理が終了した後に読み出し期間を設けて行う。

第１の実施の形態に係る固体撮像装置のそれぞれの画素Ｘ₁₁〜Ｘ_1m；Ｘ₂₁〜Ｘ_2m；・・・・・；Ｘ_n1〜Ｘ_nm内のＴＯＦ画素回路８１として機能する半導体測距素子の平面構造の一例を、図２に示す。図２の中央に示す受光ゲート電極１１の直下に、半導体光電変換素子が形成され、受光ゲート電極１１の両側に、半導体光電変換素子が生成した信号電荷を交互に左右に転送する第１転送ゲート電極１６ａ及び第２転送ゲート電極１６ｂが配置されている。図１の光源９１から繰り返しパルス信号として照射された光は、対象物９２で反射され、図２の受光ゲート電極１１の周辺を周回する一点鎖線で示した遮光膜（図３には遮光膜４１が示されている。）の開口部４２を介して半導体光電変換素子に入射する。即ち、半導体光電変換素子は、遮光膜４１の開口部４２を介して入射したパルス光を光信号として受光し、この光信号を信号電荷に変換する。

更に、図２に示すように、第１転送ゲート電極１６ａにより転送された信号電荷を蓄積する第１浮遊ドレイン領域２３ａが右側に、第２転送ゲート電極１６ｂにより転送された信号電荷を蓄積する第２浮遊ドレイン領域２３ｂが左側に配置されている。図２の右側には、更に、第１浮遊ドレイン領域２３ａに隣接し、第１リセットゲート電極１３ａと、この第１リセットゲート電極１３ａを介して、第１浮遊ドレイン領域２３ａに対向する第１リセットソース領域２４ａが配置されている。一方、図２の左側には第２浮遊ドレイン領域２３ｂに隣接し、第２リセットゲート電極１３ｂと、この第２リセットゲート電極１３ｂを介して、第２浮遊ドレイン領域２３ｂに対向する第２リセットソース領域２４ｂが更に配置されている。第１浮遊ドレイン領域２３ａ、第１リセットゲート電極１３ａ及び第１リセットソース領域２４ａとで第１のリセットトランジスタとなるＭＯＳトランジスタが形成され、第２浮遊ドレイン領域２３ｂ、第２リセットゲート電極１３ｂ及び第２リセットソース領域２４ｂとで第２のリセットトランジスタとなるＭＯＳトランジスタが形成されている。それぞれの第１リセットゲート電極１３ａ及び第２リセットゲート電極１３Ｂに対し、制御信号Ｒをすべてハイ（Ｈ）レベルにして、第１浮遊ドレイン領域２３ａ及び第２浮遊ドレイン領域２３ｂに蓄積された電荷を第１リセットソース領域２４ａ及び第２リセットソース領域２４ｂにそれぞれ吐き出し、第１浮遊ドレイン領域２３ａ及び第２浮遊ドレイン領域２３ｂをリセットする。

図２に示されるように、第１の実施の形態に係る半導体測距素子においては、半導体光電変換素子が生成した信号電荷が互いに反対方向（左右方向）に転送されるように、平面パターン上、第１転送ゲート電極と第２転送ゲート電極のそれぞれの中心線（図示省略）が、同一直線上に配置されている。そして、信号電荷の転送方向に直交する方向（図２において、上下方向）に測った第１転送ゲート電極１６ａ及び第２転送ゲート電極１６ｂのそれぞれの幅が、直交する方向に測った受光ゲート電極１１の幅よりも狭くすることにより、受光ゲート電極１１の直下の受光部の面積を大きくしても、第１転送ゲート電極１６ａ及び第２転送ゲート電極１６ｂによる信号電荷の完全転送が行えるようにしている。

図３は図２に示した半導体測距素子の断面構造であり、第１導電型（ｐ型）の半導体基板１９と、半導体基板１９の上に配置された第１導電型（ｐ型）の半導体層（エピタキシャル成長層）２０と、半導体層（エピタキシャル成長層）２０の上に配置された第２導電型（ｎ型）の表面埋込領域２２が示されている。中央部の受光ゲート電極１１の直下の絶縁膜３１と、表面埋込領域２２と、半導体層（エピタキシャル成長層）２０と半導体基板１９とで半導体光電変換素子を構成している。受光ゲート電極１１の直下に位置する第１導電型（ｐ型）の半導体層（エピタキシャル成長層）２０の一部が、半導体光電変換素子の電荷生成領域として機能している。電荷生成領域で生成されたキャリア（電子）は、電荷生成領域の直上の表面埋込領域２２の一部に注入される。

絶縁膜３１は、受光ゲート電極１１の直下から左右の第１転送ゲート電極１６ａ及び第２転送ゲート電極１６ｂの下まで延伸し、この絶縁膜３１の下には、受光ゲート電極１１の直下から第１転送ゲート電極１６ａ及び第２転送ゲート電極１６ｂの下まで左右に延伸するように表面埋込領域２２が配置されている。即ち、受光ゲート電極１１の直下（電荷生成領域の直上）の表面埋込領域２２の右側に隣接した表面埋込領域（表面埋込領域２２の他の一部）２２で、第１転送ゲート電極１６ａの直下に位置する部分が第１転送チャネルとして機能している。一方、受光ゲート電極１１の直下（電荷生成領域の直上）の表面埋込領域２２の左側に隣接した表面埋込領域（表面埋込領域２２の他の一部）２２で、第２転送ゲート電極１６ｂの直下に位置する部分が第２転送チャネルとして機能している。そして、第１転送ゲート電極１６ａ及び第２転送ゲート電極１６ｂは、第１及び第２転送チャネルの電位を、この第１及び第２転送チャネルの上部にそれぞれ形成された絶縁膜３１を介して静電的に制御し、信号電荷を第１及び第２転送チャネルを介して交互に、第２導電型（ｎ型）の第１浮遊ドレイン領域２３ａ及び第２浮遊ドレイン領域２３ｂにそれぞれ転送する。第１浮遊ドレイン領域２３ａ及び第２浮遊ドレイン領域２３ｂは、それぞれ、表面埋込領域２２より高不純物密度の半導体領域である。図３から明らかなように、表面埋込領域２２は左右の第１浮遊ドレイン領域２３ａ及び第２浮遊ドレイン領域２３ｂに接触するように形成している。

第１浮遊ドレイン領域２３ａには、図３に示すように、電圧読み出し用バッファアンプ８２を構成する信号読み出しトランジスタ（増幅トランジスタ）ＭＡ１のゲート電極が接続され、第２浮遊ドレイン領域２３ｂには、電圧読み出し用バッファアンプ８２の信号読み出しトランジスタ（増幅トランジスタ）ＭＡ２のゲート電極が接続されている。信号読み出しトランジスタ（増幅トランジスタ）ＭＡ１のソース電極は電源ＶＤＤに接続され、ドレイン電極は画素選択用のスイッチングトランジスタＭＳ１のソース電極に接続されている。画素選択用のスイッチングトランジスタＭＳ１のドレイン電極は、垂直信号線Ｂ_i2に接続され、ゲート電極には水平ラインの選択用制御信号Ｓが垂直シフトレジスタ及び垂直走査回路９５から与えられる。信号読み出しトランジスタ（増幅トランジスタ）ＭＡ２のソース電極は電源ＶＤＤに接続され、ドレイン電極は画素選択用のスイッチングトランジスタＭＳ２のソース電極に接続されている。画素選択用のスイッチングトランジスタＭＳ２のドレイン電極は、垂直信号線Ｂ_i1に接続され、ゲート電極には水平ラインの選択用制御信号Ｓが垂直シフトレジスタ及び垂直走査回路９５から与えられる。選択用制御信号Ｓをハイレベルにすることにより、スイッチングトランジスタＭＳ１，ＭＳ２が導通し、信号読み出しトランジスタ（増幅トランジスタ）ＭＡ１，ＭＡ２で増幅された第１浮遊ドレイン領域２３ａ，第２浮遊ドレイン領域２３ｂの電位に対応する電流が垂直信号線Ｂ_i2，Ｂ_i1に流れる。

電荷生成領域となる半導体層２０の不純物密度は、半導体基板１９の不純物密度よりも低い。即ち、半導体基板１９は、不純物密度４×１０¹⁷ｃｍ^-3程度以上、１×１０²¹ｃｍ^-3程度以下、電荷生成領域となる半導体層（エピタキシャル成長層）２０が不純物密度６×１０¹¹ｃｍ^-3程度以上、２×１０¹⁵ｃｍ^-3程度以下程度が好ましい。

特に、半導体基板１９を不純物密度４×１０¹⁷ｃｍ^-3程度以上、１×１０²¹ｃｍ^-3程度以下のシリコン基板、半導体層（エピタキシャル成長層）２０を不純物密度６×１０¹¹ｃｍ^-3程度以上、２×１０¹⁵ｃｍ^-3程度以下のシリコンエピタキシャル成長層２０とすれば、通常のＣＭＯＳプロセスが採用でき、絶縁膜３１としては、素子分離に用いられるＬＯＣＯＳ（Local oxidation of silicon）法と称される選択酸化法により形成されたフィールド酸化膜が利用可能である。工業的な意味からは、不純物密度８×１０¹⁷ｃｍ^-3程度以上、１×１０²⁰ｃｍ^-3程度以下のシリコン基板１９、不純物密度６×１０¹³ｃｍ^-3程度以上、１．５×１０¹⁵ｃｍ^-3程度以下のシリコンエピタキシャル成長層２０とすれば、市場での入手も容易で好ましい。シリコンエピタキシャル成長層２０の厚さは４〜２０μｍ程度、好ましくは６〜１０μｍ程度とすれば良い。受光ゲート電極１１の直下、及び左右の第１転送ゲート電極１６ａ及び第２転送ゲート電極１６ｂの直下に位置する半導体層（エピタキシャル成長層）２０は、通常のＣＭＯＳプロセスにおけるｐウェルやｎウェルが配置されていない領域である。

一方、表面埋込領域２２は、不純物密度５×１０¹⁴ｃｍ^-3程度以上、５×１０^１6ｃｍ^-3程度以下、代表的には、例えば１×１０¹⁵ｃｍ^-3程度の不純物密度の値が採用可能であり、その厚さは０．１〜３μｍ程度、好ましくは０．５〜１．５μｍ程度とすることが可能である。

絶縁膜３１を熱酸化膜で形成する場合は、熱酸化膜の厚さは、１５０ｎｍ程度以上、１０００ｎｍ程度以下、好ましくは２００ｎｍ程度以上、４００ｎｍ程度以下とすれば良い。絶縁膜３１を熱酸化膜以外の誘電体膜とする場合は、熱酸化膜の比誘電率ε_r（１ＭＨｚでε_r＝３．８）で換算した等価な厚さとすれば良い。例えば、比誘電率ε_r＝４．４であるＣＶＤ酸化膜膜を用いるのであれば上記厚さを４．４／３．８＝１．１６倍した厚さを、比誘電率ε_r＝７であるシリコン窒化物（Ｓｉ₃Ｎ₄）膜を用いるのであれば上記厚さを７／３．８＝１．８４倍した厚さを採用すれば良い。但し、標準的なＣＭＯＳ技術で形成される酸化膜（ＳｉＯ₂膜）を用いるのが好ましく、ＣＭＯＳ技術におけるフィールド酸化膜を用いるのが製造工程の簡略化に適している。

絶縁膜（フィールド酸化膜）３１上に形成した第１転送ゲート電極１６ａには、図５のパルス信号ＴＸ１を、第２転送ゲート電極１６ｂには、図５のパルス信号ＴＸ２を与える。中央の受光ゲート電極１１には、一定電圧ＰＧ、例えば０Ｖを与える。例えばパルス信号ＴＸ１＝１Ｖを第１転送ゲート電極１６ａに，パルス信号ＴＸ２＝−２Ｖを第２転送ゲート電極１６ｂに与えたとき、表面埋込領域２２中の電位分布は、図４（ｂ）のようになり、光信号により生成された電子は、右側の浮遊ドレイン領域２３ａに転送される。逆に、パルス信号ＴＸ１＝−２Ｖを第１転送ゲート電極１６ａに，パルス信号ＴＸ２＝１Ｖを第２転送ゲート電極１６ｂに与えると、光信号により生成された電子は、左側の浮遊ドレイン領域２３ｂに転送される。第１転送ゲート電極１６ａ及び第２転送ゲート電極１６ｂによる電荷転送は、表面埋込領域２２を用いて、絶縁膜（フィールド酸化膜）３１との界面より深いバルク中をキャリア（電子）が走行するので、絶縁膜（フィールド酸化膜）３１と半導体との界面における界面順位や表面散乱の影響を受けないため、高速に行われる。即ち、ｎ型表面埋込領域２２をｐ型シリコンエピタキシャル成長層２０の上部に形成しているので、ｎ型表面埋込領域２２とｐ型シリコンエピタキシャル成長層２０の界面に近い深い領域をキャリア（電子）が走行できるような深さ方向の電位ポテンシャルが形成されるので、半導体領域と絶縁膜３１との界面の準位に光で発生したキャリア（電子）が捕獲されないようにできる。

更に、表面埋込領域２２がない場合は、ｐ型シリコンエピタキシャル成長層２０の深い位置での中性領域で発生した電子が拡散で絶縁膜（フィールド酸化膜）３１近傍の半導体表面付近に達するまでには、長い時間を要し、これによってパルス光と発生する電子の検出のタイミングのずれとなる。しかし、表面埋込領域２２を設けることにより、電荷生成領域として機能するｐ型シリコンエピタキシャル成長層２０の深い位置での中性領域で発生した電子は、表面埋込領域２２に短時間で注入され、これによってパルス光と発生する電子の検出のタイミングのずれの影響は軽減される。

第１の実施の形態に係る半導体測距素子においては、例えば、図５に示すようなパルス光が照射されたときパルス信号ＴＸ１＝１Ｖの期間に照射されたパルス光による信号電荷は、右側の浮遊ドレイン領域２３ａに転送され、パルス信号ＴＸ２が１Ｖの期間に照射されたパルス光による信号電荷は、左側の浮遊ドレイン領域２３ｂに転送される。このとき、パルス光が図５に示すＡの波形のときには、第１浮遊ドレイン領域２３ａ及び第２浮遊ドレイン領域２３ｂにそれぞれ転送される電子（信号電荷）の量は等量である。一方、パルス光が遅れて、図５の破線で示すＢの波形のように入射したときには、左側の浮遊ドレイン領域２３ｂに転送される信号電荷量が増える。したがって、右側の第１浮遊ドレイン領域２３ａと左側の第２浮遊ドレイン領域２３ｂの蓄積された電子（信号電荷）の量の差を求めれば、パルス光の遅れ時間を推定することができる。

つまり、第１の実施の形態に係る半導体測距素子による推定距離Ｌは、式（１）で示されるように、左側の浮遊ドレイン領域２３ｂに転送され蓄積された信号電荷Ｑ₁と、右側の浮遊ドレイン領域２３ａに転送され、蓄積された信号電荷Ｑ₂との配分比から与えられる：
Ｌ＝（ｃＴ₀／２）（Ｑ₂／（Ｑ₁＋Ｑ₂）） ・・・・・（１）
ここで、ｃは光速、Ｔ₀は、パルス光のパルス幅である。

式（１）が成り立つためには、半導体光電変換素子の電荷生成領域となる半導体層２０において光信号により生成された信号電荷が、パルス光のパルス幅Ｔ₀に比べて遥かに短い時間で、第１浮遊ドレイン領域２３ａ及び第２浮遊ドレイン領域２３ｂに振り分けられる構造を作る必要がある。そのため、第１の実施の形態に係る半導体測距素子においては、第１転送ゲート電極１６ａ及び第２転送ゲート電極１６ｂ直下の表面埋込領域２２中に十分大きな横方向のフリンジング電界ができるような構造に設計されている。即ち、低不純物密度のｐ型シリコンエピタキシャル成長層２０上に、厚い酸化膜からなる絶縁膜（フィールド酸化膜）３１を形成し、その上に受光ゲート電極１１、第１転送ゲート電極１６ａ及び第２転送ゲート電極１６ｂを形成した構造により平行平板コンデンサを形成している。ガウスの法則から明らかなように、この平行平板コンデンサにおいては、第１転送ゲート電極１６ａ及び第２転送ゲート電極１６ｂのそれぞれの端の位置に対応する絶縁膜（フィールド酸化膜）３１の直下のフリンジ部分で、平行平板コンデンサの近似からずれるので、第１転送ゲート電極１６ａ及び第２転送ゲート電極１６ｂに与えた電位で発生する垂直方向電界が弱くなり、垂直方向以外の方向の電界からなるフリンジング電界が発生する。このフリンジング電界の成分は、絶縁膜（フィールド酸化膜）３１が厚い方が、大きくなりやすい。特に、熱酸化膜の比誘電率換算で１５０ｎｍ程度以上、１０００ｎｍ程度以下の厚さとすることで、キャリア（電子）を基板の表面に平行に走行させるフリンジング電界（横方向電界）が発生しやすい。但し、絶縁膜（フィールド酸化膜）３１が厚くなると、フリンジング電界（つまり電極端部での横方向電界）はできやすくなるが、絶縁膜（フィールド酸化膜）３１を厚くしすぎると、今度は、電界そのものが弱くなり、かえって、電極端部での横方向電界が小さくなるので、熱酸化膜の比誘電率換算で１０００ｎｍ程度以上の厚さは好ましくない。したがって、熱酸化膜の比誘電率換算で２００ｎｍ程度以上、４００ｎｍ程度以下の厚さとすれば、フリンジング電界が大きくなるので好ましい。

図２及び３に示した受光ゲート電極１１と第１転送ゲート電極１６ａとの間のギャップ、及び受光ゲート電極１１と２転送ゲート電極１６ｂギャップは１μｍ以下とするのが好ましい。ＣＣＤなどは、ポリシリコンを２層用いて、隣接した転送ゲート電極間のギャップを小さくし、ギャップ部の電位障壁ができないようにする技術は周知であるが、第１の実施の形態に係る半導体測距素子においても、受光ゲート電極１１と第１転送ゲート電極１６ａとの間のギャップ、及び受光ゲート電極１１と２転送ゲート電極１６ｂギャップは、現在の微細加工技術が許容する最小ギャップ寸法まで狭くすることが好ましい。二重露光技術やＣＶＤで堆積したＴＥＯＳ（テトラエチルオルソシリケート）膜等を用いた開口の縮小技術を用いれば、光露光でも６０ｎｍ以下或いは５０ｎｍ以下のギャップは可能である。第１の実施の形態に係る半導体測距素子では、熱酸化膜の比誘電率換算で１５０ｎｍ程度以上、１０００ｎｍ程度以下の厚さの厚い絶縁膜（フィールド酸化膜）３１を用いかつ、十分な微細加工技術による受光ゲート電極１１と第１転送ゲート電極１６ａとの間のギャップ、及び受光ゲート電極１１と２転送ゲート電極１６ｂギャップの微細化により、図３に示すような１層電極構造（例えば１層のポリシリコン電極構造）でも、受光ゲート電極１１と第１転送ゲート電極１６ａとの間のギャップの直下、及び受光ゲート電極１１と２転送ゲート電極１６ｂギャップの直下の表面埋込領域２２にポテンシャルの揺らぎを形成し、電位障壁を生じさせないようにすることができる。

＜固体撮像装置の動作＞
図６を用いて、図１に概略構成を示した本発明の第１の実施の形態に係る固体撮像装置（２次元イメージセンサ）の動作を説明する：
（ａ）図１に示したすべての画素Ｘ₁₁〜Ｘ_1m；Ｘ₂₁〜Ｘ_2m；・・・・・；Ｘ_n1〜Ｘ_nmの、それぞれの第１リセットゲート電極１３ａ及び第２リセットゲート電極１３Ｂに対し、制御信号Ｒをすべてハイ（Ｈ）レベルにして、第１浮遊ドレイン領域２３ａ及び第２浮遊ドレイン領域２３ｂに蓄積された電荷を第１リセットソース領域２４ａ及び第２リセットソース領域２４ｂにそれぞれ吐き出し、第１浮遊ドレイン領域２３ａ及び第２浮遊ドレイン領域２３ｂをリセットする。

（ｂ）その後、光源９１からパルス光を出射し、対象物９２で反射されたパルス光は、それぞれの画素Ｘ₁₁〜Ｘ_1m；Ｘ₂₁〜Ｘ_2m；・・・・・；Ｘ_n1〜Ｘ_nmの遮光膜４１の開口部４２を介して、それぞれの半導体光電変換素子に入射する。これに同期して、すべての画素Ｘ₁₁〜Ｘ_1m；Ｘ₂₁〜Ｘ_2m；・・・・・；Ｘ_n1〜Ｘ_nmのそれぞれの第１転送ゲート電極１６ａ及び第２転送ゲート電極１６ｂに繰り返しパルスＴＸ１，ＴＸ２を、図６に示すようなタイミングでいっせいに与えて一定期間動作させる。

（ｃ）その後、光源９１からのパルス光の出射を止め、第１浮遊ドレイン領域２３ａ及び第２浮遊ドレイン領域２３ｂの電圧を電圧読み出し用バッファアンプ８２を用いて外部に読み出す。この読み出しの期間の間、背景光信号により生成された電荷が第１浮遊ドレイン領域２３ａ及び第２浮遊ドレイン領域２３ｂの取り込まれないようにするために、第１転送ゲート電極１６ａ及び第２転送ゲート電極１６ｂには負電圧を与えておく。

（ｄ）読み出しは、１水平ライン毎に、対応するカラムのノイズ処理回路ＮＣ₁〜ＮＣ_mに読み出し、それぞれのノイズ処理回路ＮＣ₁〜ＮＣ_mにおいて、ノイズキャンセル回路８３及びノイズキャンセル回路８４で、ノイズキャンセルを行った後、水平走査を行う。１水平ラインの選択は、制御信号Ｓを画素Ｘ₁₁〜Ｘ_1m；Ｘ₂₁〜Ｘ_2m；・・・・・；Ｘ_n1〜Ｘ_nm内の電圧読み出し用バッファアンプ８２の画素選択用のスイッチングトランジスタＭＳ１，ＭＳ２に与えることで行い、垂直信号に対応する水平ラインの信号が現れる。それぞれの画素Ｘ₁₁〜Ｘ_1m；Ｘ₂₁〜Ｘ_2m；・・・・・；Ｘ_n1〜Ｘ_nm内の電圧読み出し用バッファアンプ８２が発生する固定パターンノイズと１／ｆノイズの低減のため、信号レベルと第１浮遊ドレイン領域２３ａ及び第２浮遊ドレイン領域２３ｂをリセットしたときのレベルの差を取る回路がノイズキャンセル回路８３及びノイズキャンセル回路８４であり、信号レベルとリセット後のレベルをそれぞれφＳ，φＲでサンプルし、差を求める回路になっている。ノイズキャンセル回路自体は本発明の本質とあまり関わりがないので省略する。

以上説明したように、第１の実施の形態に係る半導体測距素子によれば、ｎ型表面埋込領域２２を形成しているので、電子（信号電荷）が転送される転送チャネルが、半導体領域と絶縁膜３１との界面ではなく、ｐ型シリコンエピタキシャル成長層２０とｎ型表面埋込領域２２の界面に近い、深い位置に埋め込まれることにより、界面準位で電子（信号電荷）が捕獲されることがなくなる。界面準位で電子（信号電荷）が捕獲されると、これが時間を経過したのちに放出されることになり、応答が遅くなることから、距離分解能が低下する。

更に、第１の実施の形態に係る半導体測距素子を図１に示すように２次元マトリクス状に配列すれば、低コスト且つ高い距離分解能が得られ、構造も単純であるため、多数の画素を配置した空間解像度の高いＴＯＦ型距離画像センサが実現できる。従来開発されているＴＯＦ型距離画像センサは、２万画素程度以下であるが、第１の実施の形態に係る固体撮像装置（ＴＯＦ型距離画像センサ）は、３２０×２４０画素、つまり、約７．７万画素程度が簡単に製造可能であり、従来に比べて大きく解像度を向上させることができる。

＜半導体測距素子及び固体撮像装置の製造方法＞
図７〜図９を用いて、本発明の第１の実施の形態に係る半導体測距素子及び固体撮像装置の製造方法を説明する。なお、以下に述べる半導体測距素子及び固体撮像装置の製造方法は、一例であり、この変形例を含めて、これ以外の種々の製造方法により、実現可能であることは勿論である。

（ａ）先ず、図７（ａ）に示すように、０．０７〜０．００１２Ωｃｍ程度（不純物密度８×１０¹⁷ｃｍ^-3程度以上、１×１０²⁰ｃｍ^-3程度）の（１００）面を主表面とするｐ型半導体基板１９上に、厚さ４〜２０μｍ程度で、不純物密度６×１０¹³〜１．５×１０¹⁵ｃｍ^-3程度以下のｐ型シリコンエピタキシャル成長層２０を形成したエピタキシャル基板を用意する。このｐ型シリコンエピタキシャル成長層２０の主表面に１５０ｎｍ程度の熱酸化膜（ＳｉＯ_２）を形成後、フォトレジスト膜を塗布し、これをフォトリソグラフィー技術によりパターニングしてｐウェル形成領域を開口する。次に、ｐウェル形成領域に熱酸化膜を通して１０^１２〜１０^１３ｃｍ^−２程度のドーズ量でボロン（¹¹Ｂ⁺）をイオン注入する。次に、熱酸化膜のウェル形成領域の部分をエッチング除去する。又、フォトレジスト膜も除去し、所定の清浄化工程を終えてから、約１２００℃でイオン注入されたボロンを熱拡散して図７（ｂ）に示すようにｐウェル２５を形成する。このとき図示を省略した周辺回路部及びそれぞれの画素Ｘ_ijの内部に配置される読み出し用バッファアンプ８２にも、同時にｐウェル２５が形成される。又、図示を省略した周辺回路部には、同様にしてｎウェルも形成される。

（ｂ）次に、ｐ型シリコンエピタキシャル成長層２０の主表面の熱酸化膜をすべて除去して剥離してから、再び膜厚１００ｎｍ程度のパッド酸化膜（ＳｉＯ_２）５１をシリコンエピタキシャル成長層２０の主表面に熱酸化法で形成する。その後、ＣＶＤ法を用いて膜厚２００ｎｍ程度の窒化膜（Ｓｉ_３Ｎ_４）５２を成長させる。この窒化膜５２の上にフォトリソグラフィー技術によりパターニングされたフォトレジスト膜５３を形成し、これをマスクに反応性イオンエッチング（ＲＩＥ）を行って、図７（ｃ）に示すように、ｐ型シリコンエピタキシャル成長層２０に６×１０^１0〜３×１０^１1ｃｍ^−２程度のドーズ量で燐（³¹Ｐ⁺）をイオン注入し、ｐ型シリコンエピタキシャル成長層２０の表面に表面埋込領域用イオン注入層５４を形成する。一方、図示を省略した周辺回路及び読み出し用バッファアンプ８２では、窒化膜５２は素子分離領域に反転防止不純物イオンを形成するチャネルストップイオン注入用のマスクになる。そのため、素子分離領域に反転防止不純物イオンを注入するときに、図７（ｃ）に示した表面埋込領域用イオン注入層５４には、反転防止不純物イオンが入らないようにする必要がある。そのため、フォトレジスト膜５３を除去後、図７（ｃ）に示す表面埋込領域用イオン注入層５４の上部の窒化膜５２の開口部をフォトリソグラフィー技術により別のフォトレジスト膜で被覆し、周辺回路及び読み出し用バッファアンプ８２のｎＭＯＳ形成領域のみに６×１０^１4〜２×１０¹⁵ｃｍ^−２程度のドーズ量で燐（³¹Ｐ⁺）をチャネルストップイオン注入する。ついでフォトレジスト膜を除去してから、フォトリソグラフィー技術により、更に新たなフォトレジスト膜を形成し、周辺回路のｐＭＯＳ形成領域のみにボロン（¹¹Ｂ⁺）をチャネルストップイオン注入する。その後、フォトレジスト膜を除去する。

（ｃ）次に、ＬＯＣＯＳ法を用いて窒化膜５２の開口部に図７（ｄ）に示すように、厚さ１５０ｎｍ程度以上、１０００ｎｍ程度以下、２００ｎｍ程度以上、４００ｎｍ程度以下のフィールド酸化膜３１を形成する。素子形成領域を覆う窒化膜５２は、シリコンに比較して酸化速度が著しく遅いので酸化防止膜として用いられる。この結果、図７（ｄ）に示すようにフィールド酸化膜３１とｐ型シリコンエピタキシャル成長層２０との界面には、表面埋込領域２２が形成される。同時に、周辺回路のｐＭＯＳ形成領域を囲む素子分離領域にｐ^＋反転防止層（チャネルストップ領域）が、周辺回路及び読み出し用バッファアンプ８２のｎＭＯＳ形成領域を囲む素子分離領域にｎ^＋反転防止層（チャネルストップ領域）が形成されるが、これらの図示は省略している。

（ｄ）次に、図８（ｅ）に示すようにパッド酸化膜５１及びその上の窒化膜５２を除去してから、素子形成領域に膜厚が数１０ｎｍのダミー酸化膜を形成する。次に、ゲートしきい値電圧制御（Ｖ_ｔｈ制御）イオン注入を行う。先ずフォトリソグラフィー技術により、周辺回路のｐウェル２５をフォトレジスト膜で被覆してからｐＭＯＳのゲートしきい値電圧制御用の不純物をイオン注入する。次に、フォトレジスト膜を除去してからｐウェル２５以外の領域上に、フォトリソグラフィー技術により、フォトレジスト膜のパターンを形成し、続いて周辺回路の周辺回路及び読み出し用バッファアンプ８２のｐウェルと同時に、図８（ｅ）に示したｐウェル２５にｎＭＯＳのゲートしきい値電圧制御用の不純物をイオン注入する。その後、フォトレジスト膜を除去する。更に、Ｖ_ｔｈ制御イオン注入イオン注入時の保護膜として使用されたダミー酸化膜を剥離する。

（ｅ）次に、ｐウェル２５の表面を熱酸化し、ゲート酸化膜３２を形成する。更に、図８（ｆ）に示すように、ゲート酸化膜３２の上の全面にＣＶＤ法によりポリシリコン膜１０を２００〜４００ｎｍ程度堆積する。そして、フォトリソグラフィー技術によりパターニングされたフォトレジスト膜５５をポリシリコン膜１０上に形成する。そして、このフォトレジスト膜５５をマスクとして、図８（ｇ）に示すように反応性イオンエッチング（ＲＩＥ）などによりポリシリコン膜１０をエッチングして、受光ゲート電極１１、第１転送ゲート電極１６ａ、第２転送ゲート電極１６ｂ、第１リセットゲート電極１３ａ及び第２リセットゲート電極１３ｂを形成する。その後、フォトレジスト膜５５を除去する。

（ｇ）次に、周辺回路のｎウェルにソース／ドレイン領域を形成する。先ず、フォトリソグラフィー技術を用いて、図９（ｈ）に示すｐウェル２５や周辺回路の周辺回路及び読み出し用バッファアンプ８２のｐウェルとそれらの上の第１リセットゲート電極１３ａ及び第２リセットゲート電極１３ｂなどの上を、新たなフォトレジスト膜で被覆する。そして、ｎウェルのポリシリコンゲート電極をマスクとして、自己整合的に、ボロン（¹¹Ｂ⁺）をドーズ量１０¹⁵ｃｍ^−２のオーダーでイオン注入する。このとき、ｎウェルのポリシリコンゲート電極にもボロン（¹¹Ｂ⁺）がイオン注入される。ついでフォトレジスト膜を除去してから、フォトリソグラフィー技術を用いて、ｐウェル２５以外の領域上に他のフォトレジスト膜を被覆する。そして、図９（ｈ）に示すように第１リセットゲート電極１３ａ及び第２リセットゲート電極１３ｂをマスクとして、自己整合的に、ｐウェル２５に砒素（⁷⁵Ａｓ⁺）を１０¹⁵ｃｍ^−２のオーダーでイオン注入する。同時に、周辺回路の周辺回路及び読み出し用バッファアンプ８２のｐウェルにも同様に、ポリシリコンゲート電極をマスクとして、自己整合的にイオン注入する。このとき、ポリシリコン第１リセットゲート電極１３ａ及び第２リセットゲート電極１３ｂや図示を省略した周辺回路のｐウェル等の上のポリシリコンゲート電極にも砒素（⁷⁵Ａｓ⁺）がイオン注入される。その後、フォトレジスト膜を除去する。

（ｈ）ついで、ｐ型半導体基板１９を加熱処理する。ｐ型半導体基板１９を加熱処理することにより、不純物が拡散し、図示を省略した周辺回路のｎウェルにはｐ型ソース／ドレイン領域、図９（ｉ）に示すｐウェル２５には、第１浮遊ドレイン領域２３ａ、第２浮遊ドレイン領域２３ｂ、第１リセットソース領域２４ａ及び第２リセットソース領域２４ｂが形成される。同様に、図示を省略した周辺回路のｐウェル等にｎ型ソース／ドレイン領域が形成される。このとき、第１リセットゲート電極１３ａ及び第２リセットゲート電極１３ｂに注入された砒素（⁷⁵Ａｓ⁺）も活性化されるので、第１リセットゲート電極１３ａ及び第２リセットゲート電極１３ｂが低抵抗化する。図示を省略した周辺回路のｎウェルのゲート電極も同様に低抵抗化する。

（ｉ）次に、図示を省略するが、各画素を接続する垂直信号線や水平走査線、或いは周辺回路の各トランジスタ間を接続する金属配線層やゲート電極を形成するポリシリコン膜間の絶縁のため、層間絶縁膜を堆積させる。この層間絶縁膜は、ＣＶＤ法により堆積された膜厚０．５μｍ程度の酸化膜（ＣＶＤ−ＳｉＯ_２）と、この酸化膜（ＣＶＤ−ＳｉＯ_２）の上に、ＣＶＤ法により堆積された膜厚０．５μｍ程度のＰＳＧ膜又はＢＰＳＧ膜の２層構造から構成された複合膜等種々の誘電体膜が使用可能である。ＣＶＤ法で堆積後、熱処理することにより、この複合膜の上層のＢＰＳＧ膜は、リフローされて層間絶縁膜の表面が平坦化される。この表面に、フォトリソグラフィー技術を用いてパターニングされたフォトレジスト膜をマスクにして、ＲＩＥ若しくはＥＣＲイオンエッチング等により層間絶縁膜をエッチングし、金属配線層とトランジスタを接続するコンタクト孔を形成する。その後、このコンタクト孔を形成に用いたフォトレジスト膜を除去する。次に、スパッタリング法又は電子ビーム真空蒸着法等によりシリコンなどを含有するアルミニウム合金膜（Ａｌ−Ｓｉ，Ａｌ−Ｃｕ−Ｓｉ）を形成する。この上に、フォトリソグラフィー技術を用いて、フォトレジスト膜のマスクを形成し、このマスクを用いて、ＲＩＥにより、アルミニウム合金膜をパターニングするという一連の処理を順次繰り返し、各画素を接続する垂直信号線や水平走査線、或いは周辺回路の各トランジスタ間を接続する金属配線層を形成する。更に、金属配線層の上に他の層間絶縁膜を堆積させ、フォトリソグラフィー技術を用いて、各画素の受光ゲート電極１１の直上に開口部４２を有する金属膜を形成し、遮光膜４１とする。そして、機械的損傷防止と、水分や不純物の浸入の防止を目的とした膜厚１μｍ程度のパッシベーション膜を遮光膜４１の上にＣＶＤ法により積層すれば、本発明の第１の実施の形態に係る固体撮像装置が完成する。パッシベーション膜にはＰＳＧ膜や窒化膜などが利用される。

以上説明したように、本発明の第１の実施の形態に係る半導体測距素子及び固体撮像装置の製造方法によれば、表面埋込領域２２の形成は、標準的なＣＭＯＳイメージセンサの製造工程に、追加工程として、表面埋込領域２２をイオン注入などで形成するだけで良く、簡単な工程の追加で実現できる。このｎ型表面埋込領域２２は、左右の第１浮遊ドレイン領域２３ａ及び第２浮遊ドレイン領域２３ｂに接触するように形成されるが、第１浮遊ドレイン領域２３ａ及び第２浮遊ドレイン領域２３ｂは、以上説明したように、ｎＭＯＳトランジスタのソース・ドレイン領域と同時に形成でき、特別な工程の追加は不要である。

この様に、本発明の第１の実施の形態に係る半導体測距素子及び固体撮像装置の製造方法によれば、標準ＣＭＯＳプロセスを基本としながら、光を検出し、信号電荷を転送を行う転送チャネルとなるｎ型表面埋込領域２２を形成する工程を追加するだけで、ＣＣＤと同様に高速信号転送が可能なＴＯＦ型距離画像センサを標準的なＣＭＯＳプロセスで実現可能なものである。

（第２の実施の形態）
本発明の第２の実施の形態に係る固体撮像装置（２次元イメージセンサ）の全体構成は、図１にしたブロック図と同一であるため、重複した説明を省略する。又、第２の実施の形態に係る固体撮像装置のそれぞれの画素Ｘ₁₁〜Ｘ_1m；Ｘ₂₁〜Ｘ_2m；・・・・・；Ｘ_n1〜Ｘ_nm内のＴＯＦ画素回路８１として機能する半導体測距素子の平面構造も、第１の実施の形態に係る半導体測距素子の平面構造の一例として示した図２と同様となるので、重複した説明を省略する。

図１０は図２に示した半導体測距素子の断面構造であり、第１の実施の形態に係る半導体測距素子と同様に、第１導電型（ｐ型）の半導体基板１９と、半導体基板１９の上に配置された第１導電型（ｐ型）の半導体層（エピタキシャル成長層）２０と、半導体層（エピタキシャル成長層）２０の上に配置された第２導電型（ｎ型）で表面埋込領域２２なる構造を基本構造とし、中央部の受光ゲート電極１１の直下の絶縁膜３１と、表面埋込領域２２と、半導体層（エピタキシャル成長層）２０と半導体基板１９とで半導体光電変換素子を構成している。受光ゲート電極１１の直下に位置する第１導電型（ｐ型）の半導体層（エピタキシャル成長層）２０の一部が、半導体光電変換素子の電荷生成領域として機能し、電荷生成領域で生成されたキャリア（電子）は、電荷生成領域の直上の表面埋込領域２２の一部に注入される点は、第１の実施の形態に係る半導体測距素子と同様である。

但し、第１の実施の形態に係る半導体測距素子では、ＬＯＣＯＳ法で絶縁膜（フィールド酸化膜）３１を形成した構造を例示したが、図１０に示す断面構造は、素子分離にシャロウ・トレンチ・アイソレーション（ＳＴＩ）構造を用いた点が異なる。絶縁膜３１は、第１の実施の形態に係る半導体測距素子と同様に、受光ゲート電極１１の直下から左右の第１転送ゲート電極１６ａ及び第２転送ゲート電極１６ｂの下まで延伸し、この絶縁膜３１の下には、受光ゲート電極１１の直下から第１転送ゲート電極１６ａ及び第２転送ゲート電極１６ｂの下まで左右に延伸するように表面埋込領域２２が配置されている。そして、受光ゲート電極１１の直下（電荷生成領域の直上）の表面埋込領域２２の右側に隣接した表面埋込領域２２で、第１転送ゲート電極１６ａの直下に位置する部分が第１転送チャネルとして機能し、受光ゲート電極１１の直下の表面埋込領域２２の左側に隣接した表面埋込領域２２で、第２転送ゲート電極１６ｂの直下に位置する部分が第２転送チャネルとして機能している点等、他の特徴やその機能や半導体測距素子としての動作等は、図１〜図６を用いて説明した第１の実施の形態に係る半導体測距素子と本質的な違いはないので、重複した説明を省略する。

したがって、第２の実施の形態に係る半導体測距素子は、第１の実施の形態に係る半導体測距素子と同様に、ｎ型表面埋込領域２２を形成したことにより、電子（信号電荷）が転送される転送チャネルが、半導体領域と絶縁膜３１との界面ではなく、ｐ型シリコンエピタキシャル成長層２０とｎ型表面埋込領域２２の界面に近い、深い位置に埋め込まれることにより、界面準位で電子（信号電荷）が捕獲されることがなくなるという効果を奏するものである。

そして、第２の実施の形態に係る半導体測距素子を図１に示すように２次元マトリクス状に配列すれば、低コスト且つ高い距離分解能が得られ、構造も単純で、多数の画素を配置した空間解像度の高いＴＯＦ型距離画像センサが実現できる点は、第１の実施の形態に係る固体撮像装置で説明したと同様である。

＜半導体測距素子及び固体撮像装置の製造方法＞
図１１〜図１３を用いて、本発明の第２の実施の形態に係る半導体測距素子及び固体撮像装置の製造方法を説明するが、図７〜図９に示した第１の実施の形態に係る半導体測距素子及び固体撮像装置の製造方法と共通の工程を有している。

（ａ）先ず、図１１（ａ）に示すように、ｐ型半導体基板１９上に、ｐ型シリコンエピタキシャル成長層２０を形成したエピタキシャル基板を用意し、図１１（ｂ）に示すようにｐウェル２５を形成し、ｐ型シリコンエピタキシャル成長層２０の主表面にパッド酸化膜５１を介して、窒化膜（Ｓｉ_３Ｎ_４）５２を成長させ、この窒化膜５２をフォトリソグラフィー技術によりパターニングされたフォトレジスト膜５３をマスクにＲＩＥで加工し、図１１（ｃ）に示すように、ｐ型シリコンエピタキシャル成長層２０に、燐（³¹Ｐ⁺）をイオン注入し、ｐ型シリコンエピタキシャル成長層２０の表面に表面埋込領域用イオン注入層５４を形成するまでの工程は、図７（ａ）〜（ｃ）に示した第１の実施の形態に係る半導体測距素子及び固体撮像装置の製造方法と全く同様である。

（ｂ）第２の実施の形態に係る半導体測距素子及び固体撮像装置の製造方法では、表面埋込領域用イオン注入層５４を形成後、フォトレジスト膜を除去し、所定の清浄化工程を終えてから、約１１００℃〜１１５０℃熱処理し、イオン注入された燐（³¹Ｐ⁺）を熱拡散して図１１（ｄ）に示すように表面埋込領域２２を形成する。同時に、周辺回路のｐＭＯＳ形成領域を囲む素子分離領域にｐ^＋反転防止層（チャネルストップ領域）が、周辺回路及び読み出し用バッファアンプ８２のｎＭＯＳ形成領域を囲む素子分離領域にｎ^＋反転防止層（チャネルストップ領域）が形成されるが、これらの図示は省略している。

（ｃ）次に、ｐウェル２５の表面、表面埋込領域２２の表面を含んで、ｐ型シリコンエピタキシャル成長層２０の主表面全面に２５０ｎｍ〜５００ｎｍ程度の新たな熱酸化膜（ＳｉＯ_２）を形成し、更にその後、フォトレジスト膜を塗布し、これをフォトリソグラフィー技術によりパターニングして素子分離溝形成用エッチングマスク（第１エッチングマスク）を形成する。フォトレジスト膜をマスクとして、熱酸化膜（ＳｉＯ_２）をＲＩＥでエッチングする。そして、フォトレジスト膜を除去し、熱酸化膜（ＳｉＯ_２）からなる素子分離溝形成用エッチングマスク（第２エッチングマスク）を形成する。この熱酸化膜（ＳｉＯ_２）からなる素子分離溝形成用エッチングマスクを用いて、表面埋込領域２２の表面をＲＩＥで深さ１５０ｎｍ以上１０００ｎｍ以下、好ましくは２００ｎｍ以上、７００ｎｍ以下程度の素子分離溝を形成する。図示を省略しているが、周辺回路及び読み出し用バッファアンプ８２の素子分離領域にも同様に、素子分離溝が形成される。更にＣＶＤ法を用い、図１２（ｅ）に示すように、素子分離溝の深さよりも５０〜１００ｎｍ厚くなるように絶縁膜３１を全面に堆積し、素子分離溝を埋め尽くす。更に化学的機械研磨（ＣＭＰ）により、ｐウェル２５の表面が露出するまで研磨し、図１２（ｆ）に示すように、素子分離溝に絶縁膜３１を埋め込む。図示を省略しているが、周辺回路及び読み出し用バッファアンプ８２の素子分離領域にも同様に、素子分離溝に絶縁膜３１が埋め込まれ、フィールド酸化膜となる。

（ｄ）次に、ゲートしきい値電圧制御（Ｖ_ｔｈ制御）イオン注入を行った後、図１２（ｇ）に示すように、ｐウェル２５の表面を熱酸化し、ゲート酸化膜３２を形成し、更に、図１２（ｈ）に示すように、ゲート酸化膜３２の上の全面にＣＶＤ法によりポリシリコン膜１０を堆積し、フォトレジスト膜５５をマスクとして、図１３（ｉ）に示すように反応性イオンエッチング（ＲＩＥ）などによりポリシリコン膜１０をエッチングして、受光ゲート電極１１、第１転送ゲート電極１６ａ、第２転送ゲート電極１６ｂ、第１リセットゲート電極１３ａ及び第２リセットゲート電極１３ｂを形成する工程は、図８（ｆ）〜（ｇ）に示した第１の実施の形態に係る半導体測距素子及び固体撮像装置の製造方法と基本的に同様である。

（ｅ）更に、図１３（ｊ）に示すように第１リセットゲート電極１３ａ及び第２リセットゲート電極１３ｂをマスクとして、自己整合的に、ｐウェル２５に砒素（⁷⁵Ａｓ⁺）をイオン注入し、ｐ型半導体基板１９を加熱処理し、図１３（ｋ）に示すｐウェル２５には、第１浮遊ドレイン領域２３ａ、第２浮遊ドレイン領域２３ｂ、第１リセットソース領域２４ａ及び第２リセットソース領域２４ｂが形成する一連の手順は、図９（ｈ）〜（ｉ）に示した第１の実施の形態に係る半導体測距素子及び固体撮像装置の製造方法の一連の手順と基本的に同様である。この後の、各画素を接続する垂直信号線や水平走査線、或いは周辺回路の各トランジスタ間を接続する金属配線層等の多層配線工程や、パッシベーション工程も第１の実施の形態に係る半導体測距素子及び固体撮像装置の製造方法と基本的に同様であり、重複した説明を省略する。

以上説明したように、本発明の第２の実施の形態に係る半導体測距素子及び固体撮像装置の製造方法によれば、表面埋込領域２２の形成は、ＳＴＩ構造を有する標準的なＣＭＯＳイメージセンサの製造工程に、追加工程として、表面埋込領域２２をイオン注入などで形成するだけで良く、簡単な工程の追加で実現できる。このｎ型表面埋込領域２２は、左右の第１浮遊ドレイン領域２３ａ及び第２浮遊ドレイン領域２３ｂに接触するように形成されるが、第１浮遊ドレイン領域２３ａ及び第２浮遊ドレイン領域２３ｂは、以上説明したように、ｎＭＯＳトランジスタのソース・ドレイン領域と同時に形成でき、特別な工程の追加は不要である。

この様に、本発明の第２の実施の形態に係る半導体測距素子及び固体撮像装置の製造方法によれば、ＳＴＩ構造を有する標準ＣＭＯＳプロセスを基本としながら、光を検出し、信号電荷を転送を行う転送チャネルとなるｎ型表面埋込領域２２を形成する工程を追加するだけで、ＣＣＤと同様に高速信号転送が可能なＴＯＦ型距離画像センサを標準的なＣＭＯＳプロセスで実現可能なものである。

（その他の実施の形態）
上記のように、本発明は第１及び第２の実施の形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

例えば、図２に示した第１の実施の形態に係る固体撮像装置の平面図において、図１５に示されるように、信号電荷の転送方向と直交する方向に沿って、コの字型の第１排出ゲート電極１２ａと第２排出ゲート電極１２ｂとが対向配置するように追加しても良い。図１５においては、半導体光電変換素子が生成した信号電荷が互いに反対方向（左右方向）に転送されるように、平面パターン上、第１転送ゲート電極１６ａと第２転送ゲート電極１６ｂのそれぞれの中心線（図示省略）が、図１５の横方向（左右方向）に同一直線Ａ−Ａ上に配置されている。そして、信号電荷の転送方向に直交する方向（図１５において、上下方向）に測った第１転送ゲート電極１６ａ及び第２転送ゲート電極１６ｂのそれぞれの幅が、直交する方向に測った受光ゲート電極１１の幅よりも狭くすることにより、受光ゲート電極１１の直下の受光部の面積を大きくしても、第１転送ゲート電極１６ａ及び第２転送ゲート電極１６ｂによる信号電荷の完全転送が行えるようにしている。図１５に示されるように、平面パターン上、第１排出ゲート電極１２ａと第２排出ゲート電極１２ｂのそれぞれの中心線（図示省略）が、図１５の縦方向（上下方向）に同一直線Ｂ−Ｂ上に配置されている。第１排出ゲート電極１２ａは、背景光が電荷生成領域で生成した背景光電荷を図１５の上方向に排出し、第２排出ゲート電極１２ｂは、背景光が電荷生成領域で生成した背景光電荷を図１５の下方向に排出する。第１排出ゲート電極１２ａにより排出された背景光電荷は、図１５の上方向に設けられた第１排出ドレイン領域２１ａに受け入れられ、第２排出ゲート電極１２ｂにより排出された背景光電荷は、図１５の下方向に設けられた第２排出ドレイン領域２１ｂに受け入れられる。

図１５に示した半導体測距素子のＡ−Ａ方向から見た断面構造は、第１の実施の形態で説明した図３と同様であるので重複した説明を省略するが、図１６は図１５に示した半導体測距素子のＢ−Ｂ方向から見た断面構造であり、第１導電型（ｐ型）の半導体基板１９と、半導体基板１９の上に配置された第１導電型（ｐ型）の半導体層（エピタキシャル成長層）２０と、半導体層（エピタキシャル成長層）２０の上に配置された第２導電型（ｎ型）の表面埋込領域２２が示されている。中央部の受光ゲート電極１１の直下の絶縁膜３１と、表面埋込領域２２と、半導体層（エピタキシャル成長層）２０と半導体基板１９とで半導体光電変換素子を構成し、受光ゲート電極１１の直下に位置する第１導電型（ｐ型）の半導体層（エピタキシャル成長層）２０の一部が、半導体光電変換素子の電荷生成領域として機能し、電荷生成領域で生成されたキャリア（電子）が、電荷生成領域の直上の表面埋込領域２２の一部に注入されることは図３で説明したとおりである。

絶縁膜３１は、受光ゲート電極１１の直下から図１６の左右（図１５の上下方向に相当する。）の第１排出ゲート電極１２ａ及び第２排出ゲート電極１２ｂの下まで延伸し、この絶縁膜３１の下には、受光ゲート電極１１の直下から第１排出ゲート電極１２ａ及び第２排出ゲート電極１２ｂの下まで左右に延伸するように表面埋込領域２２が配置されている。即ち、受光ゲート電極１１の直下（電荷生成領域の直上）の表面埋込領域２２の右側に隣接した表面埋込領域（表面埋込領域２２の他の一部）２２で、第１排出ゲート電極１２ａの直下に位置する部分が第１排出チャネルとして機能している。一方、受光ゲート電極１１の直下（電荷生成領域の直上）の表面埋込領域２２の左側に隣接した表面埋込領域（表面埋込領域２２の他の一部）２２で、第２排出ゲート電極１２ｂの直下に位置する部分が第２排出チャネルとして機能している。そして、第１排出ゲート電極１２ａ及び第２排出ゲート電極１２ｂは、第１及び第２排出チャネルの電位を、この第１及び第２排出チャネルの上部にそれぞれ形成された絶縁膜３１を介して静電的に制御し、背景光電荷を、第１及び第２排出チャネルを介して、第２導電型（ｎ型）の第１浮遊ドレイン領域２３ａ及び第２浮遊ドレイン領域２３ｂにそれぞれ転送する。第１浮遊ドレイン領域２３ａ及び第２浮遊ドレイン領域２３ｂは、それぞれ、表面埋込領域２２より高不純物密度の半導体領域である。図１６から明らかなように、表面埋込領域２２は左右の第１浮遊ドレイン領域２３ａ及び第２浮遊ドレイン領域２３ｂに接触するように形成している。

本発明の他の実施の形態では、第１の実施の形態で説明した信号電荷Ｑ₁，Ｑ₂の転送の構造に加えて、背景光の影響をなくすため、図１５の平面図の上下方向に第１排出ゲート電極１２ａ及び第２排出ゲート電極１２ｂを設けている。即ち、第１排出ゲート電極１２ａ及び第２排出ゲート電極１２ｂを介して、背景光電荷は、吐き出口となる第１排出ドレイン領域２１ａ及び第２排出ドレイン領域２１ｂに排出される。上下の第１排出ゲート電極１２ａ及び第２排出ゲート電極１２ｂには、制御パルス信号ＴＸＤを与え、第１排出ゲート電極１２ａ及び第２排出ゲート電極１２ｂに加える制御パルス信号ＴＸＤの時間幅が、第１転送ゲート電極１６ａ及び第２転送ゲート電極１６ｂに加える制御パルス信号ＴＸ１，ＴＸ２の時間幅よりも長くすれば良い。即ち、光パルスが投影されていない期間、制御パルス信号ＴＸＤの電位を高くして、背景光で発生した背景光電荷を第１排出ドレイン領域２１ａ及び第２排出ドレイン領域２１ｂに吐き出す。

その動作を図１６に示す。制御パルス信号ＴＸ１が第１転送ゲート電極１６ａに、制御パルス信号ＴＸ２が第２転送ゲート電極１６ｂに与えられて、左右に信号電荷の振り分けを行っているときには、第１排出ゲート電極１２ａ及び第２排出ゲート電極１２ｂに負の電圧（例えばＴＸＤ＝−２Ｖ）を与えて、図１６に実線で示すように電位障壁を形成し、第１排出ドレイン領域２１ａ及び第２排出ドレイン領域２１ｂに電荷が転送されないようにしておく。

一方、背景光電荷を吐き出すときには、図１６の破線で示すように、第１排出ゲート電極１２ａ及び第２排出ゲート電極１２ｂに高い電位（例えば１Ｖ）を与えて、第１排出ドレイン領域２１ａ及び第２排出ドレイン領域２１ｂに背景光電荷の転送をしやすくする。

尚、図１６に示した電圧の印加方法は例示であり、図１６の左右の第１排出ゲート電極１２ａ及び第２排出ゲート電極１２ｂに印加する電圧ＴＸＤは、特に同じ電圧である必要はなく、互いに±の電圧を加えても排出できる。又、図１６のとおり同じプラスの電圧を加えても背景光電荷を排出できる。即ち、図１６の左右の第１排出ゲート電極１２ａ及び第２排出ゲート電極１２ｂに印加する電圧ＴＸＤには、柔軟性を持った種々の電圧の与え方が可能であり、種々の電圧を印加することにより、効果的に背景光電荷の影響を除去できる。

以上説明したように、他の実施の形態に係る半導体測距素子によれば、第１排出ゲート電極１２ａ及び第２排出ゲート電極１２ｂに所定の電圧を印加して、第１排出ドレイン領域２１ａ及び第２排出ドレイン領域２１ｂに背景光電荷の転送を行い、背景光の影響を抑制できる。背景光が信号に含まれると、光にはショットノイズというのがあるので、背景光電荷があると、そのショットノイズによって、距離計測精度が低下するが、他の実施の形態に係る半導体測距素子によれば、背景光電荷を有効に排除できるので、高い距離計測精度（距離分解能）と最大測距範囲が達成できる。

更に、既に述べた第１及び第２の実施の形態の説明においては、２次元固体撮像装置（エリアセンサ）としてのＴＯＦ型距離画像センサを例示的に説明したが、本発明の半導体測距素子は２次元固体撮像装置の画素のみに用いられるように限定して解釈するべきではない。

例えば、図１に示した２次元マトリクスにおいて、ｊ＝ｍ＝１とした１次元固体撮像装置（ラインセンサ）の画素として複数の半導体測距素子を１次元に配列しても良いことは、上記開示の内容から、容易に理解できるはずである。

この様に、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

産業上の利用の可能性

本発明によれば、高速電荷転送を行える半導体測距素子、及びこの半導体測距素子を画素として用い、低コストで且つ高い距離分解能と空間解像度を有する固体撮像装置を提供できるので、自動車用の距離センサの分野や３次元画像の取得や生成の分野に応用可能である。更に３次元画像を利用した運動競技選手の動作解析やゲーム機の分野にも利用可能である。

Claims (22)

1. パルス光を出射する光源と、
   第１導電型の電荷生成領域、該電荷生成領域上の第１導電型とは反対導電型の第２導電型の表面埋込領域の一部を備え、対象物が反射した前記パルス光を光信号として受光し、前記電荷生成領域で前記光信号を信号電荷に変換する半導体光電変換素子と、
   前記電荷生成領域の直上の前記表面埋込領域の一部に隣接した前記表面埋込領域の他の一部からなる第１及び第２転送チャネルの電位を、該第１及び第２転送チャネルの上部にそれぞれ形成された絶縁膜を介して静電的に制御し、前記信号電荷を、前記第１及び第２転送チャネルを介して交互に転送する第１及び第２転送ゲート電極と、
   前記第１及び第２転送ゲート電極により転送された前記信号電荷を順次それぞれ蓄積する、第２導電型で前記表面埋込領域より高不純物密度の第１及び第２浮遊ドレイン領域
   とを備え、前記第１及び第２転送ゲート電極に、前記パルス光と同期して、順次パルス信号を与えて動作させることにより、前記第１及び第２浮遊ドレイン領域に蓄積された電荷の配分比から前記パルス光の遅れ時間を推定して、前記対象物までの距離を測定することを特徴とする半導体測距素子。
2. 前記電荷生成領域が、第１導電型で前記電荷生成領域よりも高不純物密度の半導体基板の上に配置された半導体層の一部からなることを特徴とする請求項１に記載の半導体測距素子。
3. 前記電荷生成領域が、第１導電型で前記電荷生成領域よりも高不純物密度の半導体基板の上に配置されたエピタキシャル成長層の一部からなることを特徴とする請求項１に記載の半導体測距素子。
4. 前記半導体基板が不純物密度４×１０¹⁷ｃｍ^-3以上、１×１０²¹ｃｍ^-3以下、前記電荷生成領域が不純物密度６×１０¹¹ｃｍ^-3以上、２×１０¹⁵ｃｍ^-3以下であることを特徴とする請求項２又は３のいずれか１項に記載の半導体測距素子。
5. 前記半導体基板が不純物密度４×１０¹⁷ｃｍ^-3以上、１×１０²¹ｃｍ^-3以下のシリコン基板、前記電荷生成領域が不純物密度６×１０¹¹ｃｍ^-3以上、２×１０¹⁵ｃｍ^-3以下のシリコンエピタキシャル成長層であることを特徴とする請求項２又は３のいずれか１項に記載の半導体測距素子。
6. 前記半導体光電変換素子が、
   前記電荷生成領域の直上の表面埋込領域上にまで延伸する前記絶縁膜の一部と、
   前記電荷生成領域の直上で、前記絶縁膜上の受光ゲート電極
   とを更に備えることを特徴とする請求項１〜５のいずれか１項に記載の半導体測距素子。
7. 前記信号電荷が互いに反対方向に転送されるように、平面パターン上、前記第１転送ゲート電極と前記第２転送ゲート電極のそれぞれの中心線が、同一直線上に配置されていることを特徴とする請求項６に記載の半導体測距素子。
8. 前記信号電荷の転送方向に直交する方向に測った前記第１及び第２転送ゲート電極のそれぞれの幅が、前記直交する方向に測った前記受光ゲート電極の幅よりも狭いことを特徴とする請求項７に記載の半導体測距素子。
9. 前記第１及び第２転送チャネルの上部にそれぞれ形成された絶縁膜の厚さが、熱酸化膜の比誘電率換算で１５０ｎｍ以上、１０００ｎｍ以下であることを特徴とする請求項１〜８のいずれか１項に記載の半導体測距素子。
10. 第１導電型の電荷生成領域、該電荷生成領域上の第１導電型とは反対導電型の第２導電型の表面埋込領域の一部を備え、対象物が反射したパルス光を光信号として受光し、前記電荷生成領域で前記光信号を信号電荷に変換する半導体光電変換素子と、
    前記電荷生成領域の直上の前記表面埋込領域の一部に隣接した前記表面埋込領域の他の一部からなる第１及び第２転送チャネルの電位を、該第１及び第２転送チャネルの上部にそれぞれ形成された絶縁膜を介して静電的に制御し、前記信号電荷を、前記第１及び第２転送チャネルを介して交互に転送する第１及び第２転送ゲート電極と、
    前記第１及び第２転送ゲート電極により転送された前記信号電荷を順次それぞれ蓄積する、第２導電型で前記表面埋込領域より高不純物密度の第１及び第２浮遊ドレイン領域
    とを備える画素を１次元方向に配列した半導体チップと、
    前記パルス光を出射する光源と
    を備え、前記パルス光と同期して、すべての画素の前記第１及び第２転送ゲート電極に、順次パルス信号を与え、
    それぞれの画素において、前記第１及び第２浮遊ドレイン領域に蓄積された電荷の配分比から前記パルス光の遅れ時間を推定して、前記対象物までの距離を測定することを特徴とする固体撮像装置。
11. 第１導電型の電荷生成領域、該電荷生成領域上の第１導電型とは反対導電型の第２導電型の表面埋込領域の一部を備え、対象物が反射したパルス光を光信号として受光し、前記電荷生成領域で前記光信号を信号電荷に変換する半導体光電変換素子と、
    前記電荷生成領域の直上の前記表面埋込領域の一部に隣接した前記表面埋込領域の他の一部からなる第１及び第２転送チャネルの電位を、該第１及び第２転送チャネルの上部にそれぞれ形成された絶縁膜を介して静電的に制御し、前記信号電荷を、前記第１及び第２転送チャネルを介して交互に転送する第１及び第２転送ゲート電極と、
    前記第１及び第２転送ゲート電極により転送された前記信号電荷を順次それぞれ蓄積する、第２導電型で前記表面埋込領域より高不純物密度の第１及び第２浮遊ドレイン領域
    とを備える画素を２次元マトリクス状に配列した半導体チップと、
    前記パルス光を出射する光源と
    を備え、前記パルス光と同期して、すべての画素の前記第１及び第２転送ゲート電極に、順次パルス信号を与え、
    それぞれの画素において、前記第１及び第２浮遊ドレイン領域に蓄積された電荷の配分比から前記パルス光の遅れ時間を推定して、前記対象物までの距離を測定し、全画素を２次元アクセスし、前記測定された距離に対応する２次元画像を得ることを特徴とする固体撮像装置。
12. 前記電荷生成領域が、第１導電型で前記電荷生成領域よりも高不純物密度の半導体基板の上に配置された半導体層の一部からなることを特徴とする請求項１０又は１１に記載の固体撮像装置。
13. 前記電荷生成領域が、第１導電型で前記電荷生成領域よりも高不純物密度の半導体基板の上に配置されたエピタキシャル成長層の一部からなることを特徴とする請求項１０又は１１に記載の固体撮像装置。
14. 前記半導体基板が不純物密度４×１０¹⁷ｃｍ^-3以上、１×１０²¹ｃｍ^-3以下、前記電荷生成領域が不純物密度６×１０¹¹ｃｍ^-3以上、２×１０¹⁵ｃｍ^-3以下であることを特徴とする請求項１２又は１３に記載の固体撮像装置。
15. 前記半導体基板が不純物密度４×１０¹⁷ｃｍ^-3以上、１×１０²¹ｃｍ^-3以下のシリコン基板、前記電荷生成領域が不純物密度６×１０¹¹ｃｍ^-3以上、２×１０¹⁵ｃｍ^-3以下のシリコンエピタキシャル成長層であることを特徴とする請求項１２又は１３に記載の固体撮像装置。
16. 前記半導体光電変換素子が、
    前記電荷生成領域の直上の表面埋込領域上にまで延伸する前記絶縁膜の一部と、
    前記電荷生成領域の直上で、前記絶縁膜上の受光ゲート電極
    とを更に備えることを特徴とする請求項１０〜１５のいずれか１項に記載の固体撮像装置。
17. 前記信号電荷が互いに反対方向に転送されるように、平面パターン上、前記第１転送ゲート電極と前記第２転送ゲート電極のそれぞれの中心線が、同一直線上に配置されていることを特徴とする請求項１６に記載の固体撮像装置。
18. 前記信号電荷の転送方向に直交する方向に測った前記第１及び第２転送ゲート電極のそれぞれの幅が、前記直交する方向に測った前記受光ゲート電極の幅よりも狭いことを特徴とする請求項１７に記載の固体撮像装置。
19. 前記第１及び第２転送チャネルの上部にそれぞれ形成された絶縁膜の厚さが、熱酸化膜の比誘電率換算で１５０ｎｍ以上、１０００ｎｍ以下であることを特徴とする請求項１０〜１８のいずれか１項に記載の固体撮像装置。
20. 前記絶縁膜をＣＭＯＳ集積回路のフィールド酸化膜の工程で同時に形成される酸化膜とし、前記半導体光電変換素子、前記第１転送ゲート電極、前記第２転送ゲート電極、前記第１浮遊ドレイン領域及び前記第２浮遊ドレイン領域をＣＭＯＳ集積回路の製造工程の一部の工程として形成することを特徴とする請求項１０〜１９のいずれか１項に記載の固体撮像装置。
21. 前記画素が、前記第１及び第２浮遊ドレイン領域にそれぞれ接続され、前記第１及び第２浮遊ドレイン領域に蓄積された電荷をそれぞれ読み出す電圧読み出し用バッファアンプを更に備えることを特徴とする請求項１０〜２０のいずれか１項に記載の固体撮像装置。
22. 前記画素が、
    前記第１浮遊ドレイン領域に平面パターン上隣接した第１リセットゲート電極と、
    該第１リセットゲート電極を介して、前記第１浮遊ドレイン領域に対向する第１リセットソース領域と、
    前記第２浮遊ドレイン領域に平面パターン上隣接した第２リセットゲート電極と、
    該第２リセットゲート電極を介して、前記第２浮遊ドレイン領域に対向する第２リセットソース領域とを更に備え、
    前記第１及び第２リセットゲート電極にリセット信号を印加して前記第１及び前記第２浮遊ドレイン領域に蓄積された電荷を前記第１及び第２リセットソース領域にそれぞれ吐き出し、前記第１及び前記第２浮遊ドレイン領域をリセットすることを特徴とする請求項１０〜２１のいずれか１項に記載の固体撮像装置。

Images