WO2017134826A1 - 制御システム及びアナログ入力ユニット - Google Patents

制御システム及びアナログ入力ユニット Download PDF

Info

Publication number
WO2017134826A1
WO2017134826A1 PCT/JP2016/053551 JP2016053551W WO2017134826A1 WO 2017134826 A1 WO2017134826 A1 WO 2017134826A1 JP 2016053551 W JP2016053551 W JP 2016053551W WO 2017134826 A1 WO2017134826 A1 WO 2017134826A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
input unit
analog
analog input
control system
Prior art date
Application number
PCT/JP2016/053551
Other languages
English (en)
French (fr)
Inventor
中西　正人
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2016/053551 priority Critical patent/WO2017134826A1/ja
Publication of WO2017134826A1 publication Critical patent/WO2017134826A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts

Definitions

  • the present invention relates to a control system including an analog input unit that converts an analog signal, which is a detection result of a detection means, into a digital signal and an analog input unit.
  • Equipment in the FA (Factory Automation) field is generally realized by combining multiple types of equipment.
  • a plurality of devices constituting equipment in the FA field are connected to a programmable controller that is a control system that integrates control processing and information processing.
  • the programmable controller may include an analog input unit that converts an analog signal, which is a detection result of the detection means, into a digital signal (see Patent Document 1).
  • Programmable controller may have multiple analog input units.
  • each analog input unit converts it into a digital signal at an independent timing.
  • the programmable controller has a problem that it is difficult to synchronize the conversion start time for starting the conversion of the analog signal, which is the detection result of the detection means of the plurality of analog input units, into a digital signal.
  • the present invention has been made in view of the above, and an object of the present invention is to obtain a control system that can synchronize the conversion start time for starting conversion to digital signals of a plurality of analog input units.
  • the present invention provides a control including a plurality of analog input units connected to the detection means, and an input unit connected to be able to communicate with the plurality of analog input units.
  • the analog input unit converts an analog signal, which is a detection result of the detection means, into a digital signal.
  • a digital signal determines the magnitude of an analog signal in more than two stages.
  • the input unit transmits a synchronization signal generated based on the signal received from the external device to the plurality of analog input units.
  • the plurality of analog input units start to convert analog signals into digital signals in synchronization with each other when a synchronization signal received from the input unit satisfies a predetermined trigger condition.
  • the control system according to the present invention has an effect that it is possible to synchronize the conversion start time for starting conversion into digital signals of a plurality of analog input units.
  • the figure which shows the structure of the hardware of the control system shown by FIG. The sequence diagram which shows an example of operation
  • movement of the control system shown by FIG. The figure which shows an example of the memory area of the memory of the analog input unit which hold
  • FIG. 1 is a diagram illustrating a configuration of a control system according to the first embodiment.
  • the control system 1 constitutes a transport apparatus 10 that is the equipment shown in FIG. 1 in the field of FA (Factory Automation).
  • the transport apparatus 10 that is equipment is related to the workpiece W that is a detection target.
  • the facility is the transport device 10 that transports the workpiece W, but is not limited to the transport device 10 and may be various devices related to the manufacture or processing of the workpiece W.
  • the detection target is the workpiece W conveyed by the facility, but is not limited to the workpiece W, and may be an apparatus or a component that configures the facility itself.
  • the conveying device 10 as equipment related to the workpiece W is separated from the driving roller 12 by a driving roller 12 that rotates around the axis by a motor 11 that is a driving source. And a driven roller 13 that is arranged in parallel and is provided so as to be rotatable around an axis.
  • the conveying device 10 includes an endless conveying belt 14 that is stretched between a driving roller 12 and a driven roller 13, and an encoder 15 that detects the rotation of the driven roller 13.
  • the motor 11 rotates the driving roller 12 around the axis, and the conveying belt 14 circulates between the driving roller 12 and the driven roller 13.
  • the conveyance device 10 arranges the workpiece W on the conveyance belt 14 and circulates the conveyance belt 14 to convey the workpiece W in the arrow A direction. Further, the transport device 10 grasps the position of the workpiece W based on the rotation of the driven roller 13 detected by the encoder 15.
  • the control system 1 includes a plurality of detection units 2 that detect the state quantity of the workpiece W, and a plurality of analogs that respectively convert analog signals that are detection results of the plurality of detection units 2 into digital signals DS. And an input unit 3.
  • the control system 1 includes an input unit 4 that simultaneously transmits a synchronization signal SS to a plurality of analog input units 3, and a control unit 5 that controls the analog input unit 3.
  • the plurality of analog input units 3, the input unit 4, and the control unit 5 are connected to each other via a communication bus B so as to communicate with each other. That is, the input unit 4 is communicably connected to the plurality of analog input units 3.
  • the detection unit 2 is configured by a laser sensor that detects the thickness T, which is a state quantity of the work W disposed on the conveyor belt 14, but is not limited thereto.
  • the detection means 2 is not limited to the thickness T of the workpiece W, and may be various sensors that detect various state quantities.
  • the plurality of detection means 2 are the same state quantities of the workpiece W. Although a certain thickness T is detected, it is not necessary to detect the same state quantity.
  • the detection means 2 configured by a laser sensor detects the thickness T of the workpiece W by irradiating the workpiece W with laser light and receiving the laser beam reflected by the workpiece W. .
  • the detection result of the detection means 2 is a current value or a voltage value whose magnitude changes according to the thickness T of the workpiece W. That is, the detection result of the detection means 2 is an analog signal whose magnitude changes according to the thickness T of the workpiece W.
  • eight detection means 2 are provided. However, the present invention is not limited to this, and any number of detection means 2 may be provided as long as a plurality of detection means 2 are provided. Further, the detection means 2 measures the thickness T at different positions of the workpiece W. In the first embodiment, the plurality of detection means 2 are arranged along the conveyance direction of the workpiece W of the conveyance apparatus 10, but the arrangement of the detection means 2 is not limited to this.
  • the detecting means 2 is connected to the analog input unit 3.
  • the detection means 2 always detects the thickness T, which is the state quantity of the workpiece W, and always transmits the detection result to the analog input unit 3.
  • T the thickness of the workpiece W
  • the detecting means 2 always detects the thickness T, which is the state quantity of the workpiece W, and always transmits the detection result to the analog input unit 3.
  • two analog input units 3 are provided, but any number of analog input units 3 may be provided as long as a plurality of analog input units 3 are provided.
  • each analog input unit 3 is connected to four detection means 2, but is not limited to this, and may be connected to one or more detection means 2.
  • the analog input units 3 each convert an analog signal that is a detection result received from the detection means 2 into a digital signal DS.
  • the digital signal DS converted from the analog signal by the analog input unit 3 is a digital signal DS that determines the size of the analog signal, that is, the thickness T of the workpiece W in more than two stages.
  • the thickness T of the work W is determined in 256 steps.
  • the work W The thickness T is determined in 65536 stages.
  • the input unit 4 is connected to the external device 7.
  • the input unit 4 receives the signal S transmitted from the external device 7, generates a synchronization signal SS based on the signal S received from the external device 7, and generates the generated synchronization signal SS from the plurality of analog input units 3 and the control unit.
  • Send to 5 The synchronization signal SS is a signal for starting to convert analog signals, which are detection results of the plurality of detection means 2, into digital signals DS in synchronization with the plurality of analog input units 3.
  • the external device 7 is a switch that transmits a signal S indicating ON / OFF to the input unit 4, but is not limited to the switch.
  • the signal S transmitted from the external device 7 to the input unit 4 is a signal indicating on / off, that is, a digital signal indicating “0” or “1”.
  • the input unit 4 receives a signal S indicating on / off from the external device 7, that is, a digital signal indicating “0” or “1”.
  • the control unit 5 is a device that, upon receiving the synchronization signal SS, acquires and stores a digital signal DS that defines the thickness T of the workpiece W converted by the analog input unit 3.
  • the control unit 5 is connected so that the computer 6 can communicate.
  • the computer 6 creates a control program to be executed by the control system 1 and transmits it to the control system 1.
  • the control system 1 acquires and stores the detection result of the detection means 2 by executing the control program.
  • the control system 1 is a programmable controller (Programmable Logic Controllers (PLC)).
  • PLC Programmable Logic Controllers
  • the programmable controller is defined by JIS (Japanese Industrial Standards) B 3502: 2011.
  • the computer 6 transmits setting information to each analog input unit 3 via the control unit 5 and transmits setting information of each analog input unit 3 to the input unit 4.
  • the setting information is information indicating whether or not to start converting the analog signal into the digital signal DS in synchronization with the reception of the synchronization signal SS.
  • the computer 6 transmits the synchronization signal SS to both of the two analog input units 3, and both of the two analog input units 3 start to convert the analog signal into the digital signal DS in synchronization.
  • the control system 1 may include an analog input unit 3 that does not synchronize with other analog input units 3 in addition to the analog input unit 3 that starts converting analog signals into digital signals DS in synchronization. good.
  • FIG. 2 is a diagram showing a hardware configuration of a computer connected to the control unit of the control system shown in FIG.
  • the computer 6 executes a computer program, and as shown in FIG. 2, a CPU (Central Processing Unit) 61, a RAM (Random Access Memory) 62, and a ROM (Read Only Memory). ) 63, a storage device 64, an input device 65, a display device 66, and a communication interface 67.
  • the CPU 61, RAM 62, ROM 63, storage device 64, input device 65, display device 66, and communication interface 67 are connected to each other via the bus B6.
  • the CPU 61 executes programs stored in the ROM 63 and the storage device 64 while using the RAM 62 as a work area.
  • the program stored in the ROM 63 is BIOS (Basic Input / Output System) or UEFI (Unified Extensible Firmware Interface), but the program stored in the ROM 63 is not limited to BIOS or UEFI.
  • the program stored in the storage device 64 is an operating system program and an engineering tool program.
  • the program stored in the storage device 64 is not limited to the operating system program and the engineering tool program.
  • the storage device 64 is an SSD (Solid State Drive) or an HDD (Hard Disk Drive), but the storage device 64 is not limited to an SSD or an HDD.
  • the input device 65 receives an operation input from the user.
  • the input device 65 is a keyboard or a mouse, but is not limited to a keyboard or a mouse.
  • the display device 66 displays characters and images.
  • the display device 66 is a liquid crystal display device, but is not limited to a liquid crystal display device.
  • the communication interface 67 communicates with the control unit 5.
  • FIG. 3 is a diagram showing a hardware configuration of the control system shown in FIG.
  • the input unit 4 of the control system 1 includes an input port 41 that is connected to the external device 7 and receives the signal S, an input circuit 42 that receives the signal S received by the input port 41, and a computer program
  • the CPU 43 for executing the above and a memory 44 for storing the computer program.
  • the input unit 4 includes a communication circuit 45 that generates a synchronization signal SS based on the signal S received by the input circuit 42, and a bus interface 46 that is connected to both the communication circuit 45 and the communication bus B.
  • the CPU 43, the memory 44, the communication circuit 45, and the input circuit 42 are connected via an internal bus B4.
  • the memory 44 stores setting information of each analog input unit 3.
  • the CPU 43 refers to the setting information of each analog input unit 3 stored in the memory 44 and synchronizes the analog signal to the digital signal DS when receiving the synchronization signal SS.
  • the synchronization signal SS is transmitted to the set analog input unit 3.
  • the function of the input unit 4 is realized by the CPU 43 reading and executing a computer program stored in the memory 44.
  • the computer program is realized by software, firmware, or a combination of software and firmware.
  • the memory 44 includes a storage area capable of storing a computer program or data readable by a computer.
  • the memory 44 is configured by a nonvolatile semiconductor memory or a volatile semiconductor memory.
  • a nonvolatile semiconductor memory or a volatile semiconductor memory a RAM, a ROM, a flash memory, an EPROM (Erasable Programmable Read Only Memory), or an EEPROM (Electrically / Erasable Programmable / Read Only Memory) can be used.
  • the memory 44 may be composed of at least one of a magnetic disk, an optical disk, and a magneto-optical disk.
  • the input circuit 42 and the communication circuit 45 may be a single circuit, a composite circuit, a programmed processor, a parallel programmed processor, an ASIC (Application Specific Integrated Circuit), an FPGA (Field-Programmable Gate Array), or two of them. It is realized by combining the above. Further, the input circuit 42 and the communication circuit 45 may be realized by a single ASIC or FPGA.
  • the control unit 5 includes a peripheral device interface 51 that is communicably connected to the computer 6 and a CPU 52 that executes a computer program.
  • the control unit 5 includes a memory 53 that stores a computer program, a communication circuit 54, and a bus interface 55.
  • the CPU 52, the memory 53, the communication circuit 54, and the peripheral device interface 51 are connected via the internal bus B5.
  • the communication circuit 54 is connected to the bus interface 55.
  • the communication circuit 54 receives the synchronization signal SS via the communication bus B.
  • the communication circuit 54 When receiving the synchronization signal SS, the communication circuit 54 generates an interrupt signal for operating the CPU 52 and transmits the interrupt signal to the CPU 52.
  • the CPU 52 that has received the interrupt signal stores a digital signal DS that defines the thickness T of the workpiece W converted by the analog input unit 3 in the storage area of the memory 53.
  • the communication circuit 54 transmits an interrupt signal to the CPU 52 at the rising timing of the synchronization signal SS that satisfies a predetermined trigger condition, and the CPU 52 stores the digital signal DS that determines the thickness T of the workpiece W as a memory.
  • the data is stored in 53 storage areas.
  • the predetermined trigger condition is satisfied at the rising timing of the synchronization signal SS.
  • the timing is not limited to this and may be the falling timing of the synchronization signal SS.
  • the function of the control unit 5 is realized by the CPU 52 reading and executing a computer program stored in the memory 53.
  • the computer program is realized by software, firmware, or a combination of software and firmware.
  • the memory 53 includes a storage area capable of storing a computer program or data that can be read by a computer.
  • the memory 53 is configured by a nonvolatile semiconductor memory or a volatile semiconductor memory.
  • a nonvolatile semiconductor memory or a volatile semiconductor memory a RAM, a ROM, a flash memory, an EPROM, or an EEPROM can be used.
  • the memory 53 may be composed of at least one of a magnetic disk, an optical disk, and a magneto-optical disk.
  • the communication circuit 54 is realized by a single circuit, a composite circuit, a programmed processor, a parallel programmed processor, an ASIC, an FPGA, or a combination of two or more thereof.
  • each of the analog input units 3 is connected to the detecting means 2 and receives an analog signal as a detection result, and converts the analog signal received by the input port 31 into a digital signal DS. And an A / D (Analog / Digital) converter 32 which is a digital conversion unit.
  • Each of the analog input units 3 includes a CPU 33 that executes a computer program, a memory 34 that stores the computer program, a communication circuit 35 that is an input unit, and a bus interface 36.
  • the CPU 33, the memory 34, and the communication circuit 35 are connected via an internal bus B3.
  • the input port 31 corresponds to the detection unit 2 on a one-to-one basis.
  • the input port 31 is connected to the A / D converter 32.
  • the A / D converter 32 is connected to the detection means 2 via the input port 31 and is connected to the CPU 33.
  • one A / D converter 32 is provided and connected to all the input ports 31, but the same number of input ports 31 are provided so as to correspond to the input ports 31 on a one-to-one basis. Also good.
  • the communication circuit 35 is connected to the bus interface 36.
  • the communication circuit 35 receives the synchronization signal SS via the communication bus B. When receiving the synchronization signal SS, the communication circuit 35 generates an interrupt signal for operating the CPU 33 and transmits the interrupt signal to the CPU 33.
  • the CPU 33 that has received the interrupt signal causes the A / D converter 32 to convert the analog signal, which is the detection result of the detection means 2, into a digital signal DS that defines the thickness T of the work W, and stores the converted digital signal DS in the memory 34. Keep in the area.
  • the memory 34 stores setting information of the own analog input unit 3.
  • the communication circuit 35 transmits an interrupt signal to the CPU 33 at the rising timing of the synchronization signal SS that the synchronization signal SS received from the input unit 4 satisfies a predetermined trigger condition. Then, the A / D converter 32 starts to convert analog signals, which are detection results of all the detection means 2, into a digital signal DS that determines the thickness T of the workpiece W. That is, the plurality of analog input units 3 synchronize with each other the analog signals that are the detection results of the detection means 2 to the digital signal DS at the rising timing when the synchronization signal SS received from the input unit 4 satisfies the trigger condition. Start converting.
  • the functions of the analog input unit 3 excluding the A / D converter 32 and the communication circuit 35 are realized by the CPU 33 reading and executing a computer program stored in the memory 34.
  • the computer program is realized by software, firmware, or a combination of software and firmware.
  • the memory 34 includes a storage area capable of storing a computer program or data that can be read by the computer.
  • the memory 34 is configured by a nonvolatile semiconductor memory or a volatile semiconductor memory.
  • a nonvolatile semiconductor memory or a volatile semiconductor memory a RAM, a ROM, a flash memory, an EPROM, or an EEPROM can be used.
  • the memory 34 may be configured by at least one of a magnetic disk, an optical disk, and a magneto-optical disk.
  • the communication circuit 35 is realized by a single circuit, a composite circuit, a programmed processor, a parallel programmed processor, an ASIC, an FPGA, or a combination of two or more thereof.
  • FIG. 4 is a sequence diagram showing an example of the operation of the control system shown in FIG.
  • FIG. 5 is a diagram showing an example of the storage area of the memory of the analog input unit that holds the digital signal in step ST15 shown in FIG.
  • FIG. 6 is a diagram showing an example of the storage area of the memory of the control unit that stores the digital signal in step ST21 shown in FIG.
  • FIG. 7 is a time chart showing an example of the operation of the control system shown in FIG.
  • the CPU 43 of the input unit 4 of the control system 1 grasps that the input circuit 42 has received the signal S shown in FIG. 7 transmitted from the external device 7 via the input port 41 (step ST1).
  • the CPU 43 of the input unit 4 determines whether or not the received signal S satisfies a condition for generating the synchronization signal SS (step ST2).
  • the CPU 43 of the input unit 4 determines that the condition for generating the synchronization signal SS is satisfied when the strength of the received signal S continues for a preset time or longer, and the received signal S is If the duration is less than the preset time, it is determined that the condition for generating the synchronization signal SS is not satisfied, but the present invention is not limited to this.
  • step ST2 When the CPU 43 of the input unit 4 determines that the received signal S does not satisfy the condition for generating the synchronization signal SS (step ST2: No), the CPU 43 returns to step ST1.
  • the CPU 43 of the input unit 4 repeats step ST1 and step ST2 until it determines that the received signal S satisfies the condition for generating the synchronization signal SS.
  • step ST2: Yes the setting information of each analog input unit 3 stored in the memory 44 is referred to. Then, the analog input unit 3 set when the analog signal is converted into the digital signal DS in synchronization is specified (step ST3).
  • the CPU 43 of the input unit 4 causes the communication circuit 45 to generate the synchronization signal SS based on the signal S and converts the analog signal into the digital signal DS in synchronization through the communication bus B.
  • a synchronization signal SS is transmitted (step ST4).
  • the CPU 43 of the input unit 4 transmits the synchronization signal SS to both of the two analog input units 3 set to convert the analog signal into the digital signal DS in synchronization.
  • the CPU 43 of the input unit 4 ends the operation.
  • the CPU 33 of the analog input unit 3 acquires the reception status of the synchronization signal SS of the bus interface 36 (step ST11).
  • the CPU 33 of the analog input unit 3 set to convert the analog signal into the digital signal DS in synchronization determines whether or not the communication circuit 35 has received the synchronization signal SS via the bus interface 36 (step ST12). .
  • step ST12 When the CPU 33 of the analog input unit 3 set to convert the analog signal into the digital signal DS in synchronization determines that the communication circuit 35 has received the synchronization signal SS via the bus interface 36 (step ST12: Yes).
  • the A / D converter 32 starts to convert the analog signal into the digital signal DS at the rising timing of the synchronization signal SS (step ST13).
  • the CPU 33 of the analog input unit 3 set to convert the analog signal into the digital signal DS in synchronization causes the A / D converter 32 to acquire the analog signal from each input port 31 (step ST14).
  • the CPU 33 of the analog input unit 3 that is set to convert the analog signal into the digital signal DS in synchronism causes the A / D converter 32 to convert the analog signal that is the detection result of each detection means 2 into the digital signal DS.
  • a digital signal DS for determining the thickness T of the signal is generated (step ST15).
  • the CPU 33 of the analog input unit 3 which is set to convert the analog signal into the digital signal DS in synchronism is converted into the digital signal DS in the conversion result holding area 34a in the storage area of the memory 34 as shown in FIG.
  • the conversion start time when the conversion is started and a plurality of converted digital signals DS are held.
  • the conversion start time is a time when the trigger condition is satisfied.
  • the conversion result holding area 34a of the memory 34 holds the conversion start time at which the conversion of the analog signal, which is the detection result of the plurality of detection means 2, into the digital signal DS is performed for the number of times converted.
  • the A / D converter 32 of the analog input unit 3 set to convert the analog signal into the digital signal DS in synchronization with the analog signal as the detection result of the plurality of detection means 2 is converted into the digital signal. Since conversion to DS is performed, the conversion result holding area 34a of the memory 34 holds the same number of digital signals DS as the detection means 2 in association with the conversion start time.
  • the CPU 33 of the analog input unit 3 which is set to convert the analog signal into the digital signal DS in synchronism is stored in the conversion result holding area 34a in the storage area of the memory 34 as shown in FIG.
  • the four digital signals DS (T) that are the conversion start time T are held in correspondence with the conversion start time T, and the four digital signals DS (T + 1) that are the conversion start time (T + 1) are stored as the conversion start time (T + 1). Hold correspondingly.
  • the conversion start time and the plurality of digital signals DS held in the conversion result holding area 34a of the memory 34 are not limited to the example shown in FIG.
  • the CPU 33 of the analog input unit 3 that is set to convert the analog signal into the digital signal DS synchronously transmits information indicating that the digital signal DS has been generated to the control unit 5 through the communication bus B.
  • the CPUs 33 of the two analog input units 3 which are set to convert the analog signal into the digital signal DS in synchronization transmit information indicating that the digital signal DS has been generated to the control unit 5, respectively. .
  • the CPU 33 of the analog input unit 3 set to convert the analog signal into the digital signal DS in synchronization determines that the communication circuit 35 has not received the synchronization signal SS via the bus interface 36 (step ST12: No), or after the information indicating that the digital signal DS is generated by holding the conversion start time and the plurality of digital signals DS in the conversion result holding area 34a of the memory 34 is transmitted to the control unit 5, the operation is finished. .
  • the analog input unit set to convert the analog signal into the digital signal DS synchronously through the communication bus B.
  • the conversion start time and the plurality of digital signals DS held in the conversion result holding area 34a of the third memory 34 are acquired.
  • the CPU 52 of the control unit 5 associates the acquired conversion start time with a plurality of digital signals DS and stores them in the storage area of the memory 53 (step ST21).
  • the storage area of the memory 53 of the control unit 5 is provided with a corresponding storage area 53 a corresponding to the analog input unit 3.
  • the correspondence storage area 53a has a one-to-one correspondence with the analog input unit 3.
  • the correspondence storage area 53 a-1 corresponds to one analog input unit 3
  • the correspondence storage area 53 a-2 corresponds to the other analog input unit 3.
  • the memory 53 stores the digital signal DS acquired from the memory 34 of the analog input unit 3 corresponding to each corresponding storage area 53a in the corresponding storage area 53a.
  • the memory 53 stores the digital signals DS acquired from the memory 34 and associated with each other in the corresponding storage area 53a at the same time by the analog input unit 3 starting conversion.
  • the memory 53 stores four digital signals DS (T), which are conversion start times T acquired from one analog input unit 3 in the corresponding storage area 53a-1.
  • the four digital signals DS (T + 1) that are the conversion start time (T + 1) are stored in association with each other.
  • the memory 53 stores four digital signals DS (T), which are conversion start times T acquired from one analog input unit 3 in the corresponding storage area 53a-2.
  • the four digital signals DS (T + 1) that are the conversion start time (T + 1) are stored in association with each other.
  • the control system 1 performs steps ST1 to ST21 shown in FIG. 4, whereby the signal that the input unit 4 satisfies the synchronization signal generation condition from the external device 7 as shown in FIG. 7.
  • the input unit 4 When S is received, the input unit 4 generates a synchronization signal SS and transmits it to the analog input unit 3.
  • the A / D converter 32 of the analog input unit 3 converts the analog signal into the digital signal DS.
  • the memory 34 of the analog input unit 3 holds the conversion start time and the converted digital signal DS.
  • FIG. 8 is a diagram showing a setting information setting screen of the computer shown in FIG.
  • the user when setting information is set, the user operates the input device 65 of the computer 6 to display the setting information setting screen 100 shown in FIG.
  • the setting information setting screen 100 corresponds to a target unit display area 101 indicating “each analog input unit” to which setting information is connected and connected to the control unit 5, and a target unit display area 101.
  • the target unit display area 101 has a one-to-one correspondence with the analog input unit 3 connected to the control unit 5.
  • the setting area 102 has a one-to-one correspondence with the target unit display area 101.
  • the setting area 102 can display “synchronous conversion execution” and “synchronous conversion non-execution” as setting information.
  • “Synchronous conversion execution” is setting information that is set when an analog signal is converted into a digital signal DS in synchronization.
  • “Synchronous conversion non-execution” is setting information set when an analog signal is not converted into a digital signal DS in synchronization.
  • the analog input unit 3 for which “synchronous conversion execution” is selected converts the analog signal into the digital signal DS in synchronization.
  • the analog input unit 3 for which “Synchronous conversion not executed” is selected executes the control program received from the control unit 5. In the first embodiment, the analog input unit 3 for which “synchronous conversion non-execution” is selected executes the original operation of the equipment related to the workpiece W.
  • the user operates the input device 65 to perform an input operation for selecting either “synchronous conversion execution” or “synchronous conversion non-execution”, which is setting information that can be displayed in the setting area 102,
  • the determination operation for determining the setting information is performed, the determined setting information is transmitted to the control unit 5 through the communication interface 67 of the computer 6.
  • the determined setting information is transmitted to the communication circuit 54 of the control unit 5, the communication bus B, the communication circuit 35 of each analog input unit 3, and the communication circuit 45 of the input unit 4, and the memory of the analog input unit 3 34 storage areas and the storage area of the memory 44 of the input unit 4 are written.
  • the setting information setting screen 100 is not limited to the example shown in FIG.
  • the control system 1 includes the input unit 4 that transmits the synchronization signal SS generated based on the signal S received from the external device 7 to the plurality of analog input units 3, and the analog input unit 3 includes Conversion of the analog signal to the digital signal DS is started at the rising timing of the synchronization signal SS. For this reason, the control system 1 starts the conversion of each analog input unit 3 at the rising timing of the synchronization signal SS transmitted from the input unit 4, and therefore synchronizes the timing of starting the conversion of the analog input unit 3. Can do. As a result, the control system 1 can synchronize the conversion start time for starting the conversion to the digital signals DS of the plurality of analog input units 3, and can detect the thickness T of the desired position of the workpiece W.
  • the signal S indicating ON / OFF is received from the external device 7, and the synchronization signal SS generated by receiving the signal S is sent to the analog input unit 3 through the communication bus B.
  • An input unit 4 is provided. That is, the input unit 4 of the control system 1 is an input unit that has been conventionally used to receive a digital signal DS indicating “0” or “1”.
  • the analog input unit 3 receives the synchronization signal SS through the communication bus B. Therefore, the control system 1 can use the input unit 4 that receives the digital signal DS that has been used conventionally, and the analog input unit 3 is equipped with a dedicated synchronization detection circuit that detects the synchronization signal SS.
  • the analog input unit 3 can detect the synchronization signal SS.
  • the control system 1 can synchronize the conversion start times at which the plurality of analog input units 3 start conversion, while suppressing an increase in cost caused by mounting the synchronization detection circuit.
  • the analog input unit 3 starts the A / D converter 32 converting the analog signal into the digital signal DS at the rising timing of the synchronization signal SS. For this reason, the analog input unit 3 starts the conversion of each analog input unit 3 at the rising timing of the synchronization signal SS transmitted from the input unit 4, and therefore the timing of starting the conversion with the other analog input unit 3 Can be synchronized. As a result, the analog input unit 3 can synchronize the conversion start time for starting the conversion to the digital signal DS with the other analog input units 3, and can detect the thickness T of the desired position of the workpiece W.
  • control system 1 constitutes the transfer device 10 which is equipment, but may be configured independently of the equipment and may not constitute the equipment.
  • the control system 1 may be connected to another control system 1 via a network (not shown) to communicate with the other control system 1.
  • the network is a computer network that connects the control systems 1 so that they can communicate with each other.
  • the network can be configured by a LAN (Local Area Network) installed in the FA facility.
  • FIG. 9 is a diagram illustrating a configuration of a control system according to the second embodiment.
  • the same parts as those of the first embodiment are denoted by the same reference numerals, and the description thereof is omitted.
  • the transport apparatus 10-2 that is a facility includes a control apparatus 70 that is an external device, as shown in FIG.
  • the control system 1-2 according to the second embodiment has the same configuration as that of the first embodiment except that the input unit 4 receives the signal S transmitted by the control device 70 which is an external device.
  • the control device 70 is connected to the motor 11 and the encoder 15.
  • the control device 70 executes a numerical control program and controls the operation of each part of the transport device 10-2.
  • the control device 70 transmits a signal S to the input unit 4 when the transport device 10-2 is in a predetermined state based on the detection result of the encoder 15.
  • the predetermined state is a state in which the entire workpiece W is located within the detection range H shown in FIG. 9, but this state is an example.
  • the operation after the input unit 4 of the control system 1-2 according to the second embodiment receives the signal S is the same as the operation of the first embodiment.
  • the control device 70 is a computer that executes a computer program. As shown in FIG. 9, the control device 70 is a CPU 71, a RAM 72, a ROM 73, a storage device 74, an input device 75, a display device 76, a communication interface 77, and the like. ,including.
  • the CPU 71, RAM 72, ROM 73, storage device 74, input device 75, display device 76, and communication interface 77 are connected to each other via a bus B70.
  • the CPU 71 executes the numerical control program stored in the ROM 73 and the storage device 74 while using the RAM 72 as a work area.
  • the numerical control program is realized by software, firmware, or a combination of software and firmware.
  • the storage device 74 is an SSD or an HDD, but the storage device 74 is not limited to an SSD or an HDD.
  • the control system 1-2 includes the input unit 4 that transmits the synchronization signal SS generated based on the signal S received from the control device 70 to the plurality of analog input units 3, and includes the analog input unit. 3 starts to convert the analog signal to the digital signal DS at the rising timing of the synchronization signal SS.
  • the control system 1-2 can synchronize the conversion start time for starting the conversion to the digital signals DS of the plurality of analog input units 3 as in the first embodiment, and the thickness of the desired position of the workpiece W can be synchronized. T can be detected.
  • the analog input unit 3 is similar to the first embodiment in that the A / D converter 32 starts converting the analog signal into the digital signal DS at the rising timing of the synchronization signal SS.
  • the analog input unit 3 and the conversion start time for starting the conversion to the digital signal DS can be synchronized.
  • control system 1-2 since the control device 70 that controls the transport device 10-2 transmits the signal S to the input unit 4, the operation and detection of the transport device 10-2GH that is equipment is detected.
  • the conversion start time for starting the conversion of the analog signal as the detection result of the means 2 into the digital signal DS can be linked.
  • the control system 1-2 can reliably detect the thickness T, which is a state quantity at a desired position of the workpiece W.
  • the configuration described in the above embodiment shows an example of the contents of the present invention, and can be combined with another known technique, and can be combined with other configurations without departing from the gist of the present invention. It is also possible to omit or change the part.
  • control system 1 control system, 2 detection means, 3 analog input unit, 4 input unit, 7 external device, 10 transport device (equipment), 32 A / D converter (digital conversion unit), 35 communication circuit (input unit), 70 control Device (external device), S signal, SS synchronization signal, T thickness (state quantity), W work (detection target).

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract

制御システム（１）は、検出手段（２）に接続された複数のアナログ入力ユニット（３）と、複数のアナログ入力ユニット（３）と通信可能に接続された入力ユニット（４）とを備える。アナログ入力ユニット（３）は、検出手段（２）の検出結果であるアナログ信号をデジタル信号に変換する。デジタル信号は、二段階を超える段階でアナログ信号の大きさを定める。入力ユニット（４）は、外部機器（７）から受信した信号（Ｓ）に基づいて生成した同期信号（ＳＳ）を複数のアナログ入力ユニット（３）に送信する。複数のアナログ入力ユニット（３）は、入力ユニット（４）から受信した同期信号（ＳＳ）の立ち上がりのタイミングで、互いに同期してアナログ信号をデジタル信号に変換することを開始する。

Description

制御システム及びアナログ入力ユニット
　本発明は、検出手段の検出結果であるアナログ信号をデジタル信号に変換するアナログ入力ユニットを備える制御システム及びアナログ入力ユニットに関する。
　ＦＡ（Factory　Automation）分野の設備は、複数の種類の機器を組み合わせて実現されることが一般的である。ＦＡ分野の設備を構成する複数の機器は、制御処理及び情報処理を統合した制御システムであるプログラマブルコントローラに接続される。プログラマブルコントローラは、検出手段の検出結果であるアナログ信号をデジタル信号に変換するアナログ入力ユニットを備えることがある（特許文献１参照）。
特開２００９－２７６３０２号公報
　プログラマブルコントローラは、アナログ入力ユニットを複数備えることがある。プログラマブルコントローラは、複数のアナログ入力ユニットを備える場合、各アナログ入力ユニットが独立したタイミングでデジタル信号に変換する。このように、プログラマブルコントローラは、複数のアナログ入力ユニットの検出手段の検出結果であるアナログ信号をデジタル信号に変換開始する変換開始時刻を同期させることが困難である、という問題があった。
　本発明は、上記に鑑みてなされたものであって、複数のアナログ入力ユニットのデジタル信号に変換開始する変換開始時刻を同期させることを可能とする制御システムを得ることを目的とする。
　上述した課題を解決し、目的を達成するために、本発明は、検出手段に接続された複数のアナログ入力ユニットと、複数のアナログ入力ユニットと通信可能に接続された入力ユニットとを備えた制御システムである。アナログ入力ユニットは、検出手段の検出結果であるアナログ信号をデジタル信号に変換する。デジタル信号は、二段階を超える段階でアナログ信号の大きさを定める。入力ユニットは、外部機器から受信した信号に基づいて生成した同期信号を複数のアナログ入力ユニットに送信する。複数のアナログ入力ユニットは、入力ユニットから受信した同期信号が予め決められたトリガ条件を満たすと、互いに同期してアナログ信号をデジタル信号に変換することを開始することを特徴とする。
　本発明に係る制御システムは、複数のアナログ入力ユニットのデジタル信号に変換開始する変換開始時刻を同期させることが可能になるという効果を奏する。
実施の形態１に係る制御システムの構成を示す図 図１に示された制御システムの制御ユニットに接続されたコンピュータのハードウェアの構成を示す図 図１に示された制御システムのハードウェアの構成を示す図 図１に示された制御システムの動作の一例を示すシーケンス図 図４に示されたステップＳＴ１５においてデジタル信号を保持したアナログ入力ユニットのメモリの記憶領域の一例を示す図 図４に示されたステップＳＴ２１においてデジタル信号を記憶した制御ユニットのメモリの記憶領域の一例を示す図 図１に示された制御システムの動作の一例を示すタイムチャート 図２に示されたコンピュータの設定情報設定画面を示す図 実施の形態２に係る制御システムの構成を示す図
　以下に、本発明の実施の形態に係る制御システム及びアナログ入力ユニットを図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態１．
　図１は、実施の形態１に係る制御システムの構成を示す図である。制御システム１は、ＦＡ（Factory　Automation）分野の図１に示す設備である搬送装置１０を構成するものである。設備である搬送装置１０は、検出対象物であるワークＷに関係するものである。実施の形態１において、設備は、ワークＷを搬送する搬送装置１０であるが、搬送装置１０に限定されることなく、ワークＷの製造又は加工に関する種々の装置でも良い。また、実施の形態１において、検出対象物は、設備により搬送されるワークＷであるが、ワークＷに限定されることなく、設備自体を構成する装置又は部品でも良い。
　実施の形態１において、ワークＷに関係する設備としての搬送装置１０は、図１に示すように、駆動源であるモータ１１により軸心回りに回転する駆動ローラ１２と、駆動ローラ１２から間隔をあけて平行に配置されかつ軸心回りに回転自在に設けられた従動ローラ１３と、を備える。搬送装置１０は、駆動ローラ１２と従動ローラ１３とに掛け渡された無端状の搬送ベルト１４と、従動ローラ１３の回転を検出するエンコーダ１５とを備える。搬送装置１０は、モータ１１が駆動ローラ１２を軸心回りに回転して、搬送ベルト１４を駆動ローラ１２と従動ローラ１３との間で循環走行させる。搬送装置１０は、搬送ベルト１４上にワークＷを配置し、搬送ベルト１４を循環走行させることで、ワークＷを矢印Ａ方向に搬送する。また、搬送装置１０は、エンコーダ１５が検出した従動ローラ１３の回転に基づいて、ワークＷの位置を把握する。
　制御システム１は、図１に示すように、ワークＷの状態量を検出する複数の検出手段２と、複数の検出手段２の検出結果であるアナログ信号をデジタル信号ＤＳにそれぞれ変換する複数のアナログ入力ユニット３とを備える。制御システム１は、複数のアナログ入力ユニット３に同時に同期信号ＳＳを送信する入力ユニット４と、アナログ入力ユニット３を制御する制御ユニット５とを備える。複数のアナログ入力ユニット３と入力ユニット４と制御ユニット５とは、通信用バスＢにより互いに通信可能に接続されている。即ち、入力ユニット４は、複数のアナログ入力ユニット３と通信可能に接続されている。
　実施の形態１において、検出手段２は、搬送ベルト１４上に配置されたワークＷの状態量である厚みＴを検出するレーザセンサにより構成されるが、これに限定されない。検出手段２は、ワークＷの厚みＴに限らず、種々の状態量を検出する種々のセンサでも良い、また、実施の形態１において、複数の検出手段２は、ワークＷの同一の状態量である厚みＴを検出するが、同一の状態量を検出しなくても良い。実施の形態１において、レーザセンサにより構成された検出手段２は、ワークＷに向けてレーザ光を照射し、ワークＷにより反射されたレーザ光を受光することにより、ワークＷの厚みＴを検出する。検出手段２の検出結果は、ワークＷの厚みＴに応じて大きさが変化する電流値又は電圧値である。即ち、検出手段２の検出結果は、ワークＷの厚みＴに応じて大きさが変化するアナログ信号である。実施の形態１において、検出手段２は、八つ設けられているが、これに限定されることなく、複数設けられれば幾つ設けられても良い。また、検出手段２は、ワークＷの互いに異なる位置の厚みＴを測定する。実施の形態１において、複数の検出手段２は、搬送装置１０のワークＷの搬送方向に沿って並べられているが、検出手段２の配置はこれに限定されない。
　また、検出手段２は、アナログ入力ユニット３に接続している。検出手段２は、ワークＷの状態量である厚みＴを常に検出し、検出結果をアナログ入力ユニット３に常に送信する。実施の形態１において、アナログ入力ユニット３は、二つ設けられているが、複数設けられれば幾つ設けられても良い。また、実施の形態１において、各アナログ入力ユニット３は、四つの検出手段２に接続されているが、これに限定されることなく、一以上の検出手段２に接続されていれば良い。
　アナログ入力ユニット３は、それぞれ、検出手段２から受信した検出結果であるアナログ信号をデジタル信号ＤＳに変換する。アナログ入力ユニット３がアナログ信号から変換するデジタル信号ＤＳは、二段階を超える段階でアナログ信号の大きさ即ちワークＷの厚みＴを定めるデジタル信号ＤＳである。デジタル信号ＤＳは、アナログ入力ユニット３が８ｂｉｔのデジタル信号ＤＳを取り扱う場合には、ワークＷの厚みＴを２５６段階で定め、アナログ入力ユニット３が１６ｂｉｔのデジタル信号ＤＳを取り扱う場合には、ワークＷの厚みＴを６５５３６段階で定める。
　入力ユニット４は、外部機器７に接続している。入力ユニット４は、外部機器７が送信する信号Ｓを受信し、外部機器７から受信した信号Ｓに基づいて同期信号ＳＳを生成し、生成した同期信号ＳＳを複数のアナログ入力ユニット３及び制御ユニット５に送信する。同期信号ＳＳは、複数のアナログ入力ユニット３に互いに同期して複数の検出手段２の検出結果であるアナログ信号をデジタル信号ＤＳに変換することを開始させるための信号である。実施の形態１において、外部機器７は、オンオフを示す信号Ｓを入力ユニット４に送信するスイッチであるが、スイッチに限定されない。実施の形態１において、外部機器７が入力ユニット４に送信する信号Ｓは、オンオフを示す信号、即ち「０」か「１」を示すデジタル信号であり、オフからオンになる際に立ち上がりオンからオフに立ち下がる矩形状の信号である。入力ユニット４は、外部機器７からオンオフを示す信号Ｓ、即ち「０」か「１」を示すデジタル信号を受信するものである。
　制御ユニット５は、同期信号ＳＳを受信すると、アナログ入力ユニット３が変換したワークＷの厚みＴを定めるデジタル信号ＤＳを取得し、記憶する装置である。制御ユニット５は、コンピュータ６が通信可能に接続している。
　コンピュータ６は、制御システム１で実行される制御プログラムを作成して、制御システム１に送信する。制御システム１は、制御プログラムを実行することにより、検出手段２の検出結果を取得し、記憶する。実施の形態１において、制御システム１は、プログラマブルコントローラ（Programmable　Logic　Controllers（ＰＬＣ））である。プログラマブルコントローラは、ＪＩＳ（日本工業規格）　Ｂ　３５０２：２０１１により規定されたものである。
　コンピュータ６は、制御ユニット５を介して、各アナログ入力ユニット３に設定情報を送信するとともに、入力ユニット４に各アナログ入力ユニット３の設定情報を送信する。設定情報は、同期信号ＳＳを受信すると同期してアナログ信号をデジタル信号ＤＳに変換することを開始するか否かを示す情報である。実施の形態１において、コンピュータ６が二つのアナログ入力ユニット３の双方に同期信号ＳＳを送信して、二つのアナログ入力ユニット３の双方が同期してアナログ信号をデジタル信号ＤＳに変換することを開始する。本発明において、制御システム１は、同期してアナログ信号をデジタル信号ＤＳに変換することを開始するアナログ入力ユニット３に加えて、他のアナログ入力ユニット３と同期しないアナログ入力ユニット３を備えても良い。
　次に、コンピュータ６の構成を図面に基づいて説明する。図２は、図１に示された制御システムの制御ユニットに接続されたコンピュータのハードウェアの構成を示す図である。実施の形態１に係るコンピュータ６は、コンピュータプログラムを実行するものであって、図２に示すように、ＣＰＵ（Central　Processing　Unit）６１と、ＲＡＭ（Random　Access　Memory）６２と、ＲＯＭ（Read　Only　Memory）６３と、記憶装置６４と、入力装置６５と、表示装置６６と、通信インタフェース６７と、を含む。ＣＰＵ６１、ＲＡＭ６２、ＲＯＭ６３、記憶装置６４、入力装置６５、表示装置６６及び通信インタフェース６７は、バスＢ６を介して相互に接続されている。
　ＣＰＵ６１は、ＲＡＭ６２を作業領域として使用しながら、ＲＯＭ６３及び記憶装置６４に記憶されているプログラムを実行する。ＲＯＭ６３に記憶されているプログラムは、ＢＩＯＳ（Basic　Input/Output　System）又はＵＥＦＩ（Unified　Extensible　Firmware　Interface）であるが、ＲＯＭ６３に記憶されているプログラムは、ＢＩＯＳ又はＵＥＦＩに限定されない。実施の形態１において、記憶装置６４に記憶されているプログラムは、オペレーティングシステムプログラム及びエンジニアリングツールプログラムであるが、記憶装置６４に記憶されているプログラムは、オペレーティングシステムプログラム及びエンジニアリングツールプログラムに限定されない。実施の形態１において、記憶装置６４は、ＳＳＤ（Solid　State　Drive）又はＨＤＤ（Hard　Disk　Drive）であるが、記憶装置６４は、ＳＳＤ又はＨＤＤに限定されない。
　入力装置６５は、ユーザからの操作入力を受け付ける。実施の形態１において、入力装置６５は、キーボード又はマウスであるが、キーボード又はマウスに限定されない。表示装置６６は、文字及び画像を表示する。実施の形態１において、表示装置６６は、液晶表示装置であるが、液晶表示装置に限定されない。通信インタフェース６７は、制御ユニット５と通信を行う。
　次に、実施の形態１に係る制御システムの構成を図面に基づいて説明する。図３は、図１に示された制御システムのハードウェアの構成を示す図である。制御システム１の入力ユニット４は、図３に示すように、外部機器７に接続しかつ信号Ｓを受け付ける入力ポート４１と、入力ポート４１が受け付けた信号Ｓを受信する入力回路４２と、コンピュータプログラムを実行するＣＰＵ４３と、コンピュータプログラムを記憶するメモリ４４とを備える。入力ユニット４は、入力回路４２が受信した信号Ｓに基づいて同期信号ＳＳを生成する通信用回路４５と、通信用回路４５と通信用バスＢとの双方に接続したバスインタフェース４６とを備える。ＣＰＵ４３とメモリ４４と通信用回路４５と入力回路４２とは、内部バスＢ４を介して接続している。
　メモリ４４は、各アナログ入力ユニット３の設定情報を記憶する。ＣＰＵ４３は、通信用回路４５が同期信号ＳＳを生成すると、メモリ４４に記憶された各アナログ入力ユニット３の設定情報を参照して、同期信号ＳＳを受信すると同期してアナログ信号をデジタル信号ＤＳに変換すると設定されたアナログ入力ユニット３に同期信号ＳＳを送信する。
　入力ユニット４の機能は、ＣＰＵ４３がメモリ４４に記憶されたコンピュータプログラムを読み出して実行することにより実現される。コンピュータプログラムは、ソフトウェア、ファームウェア、又はソフトウェアとファームウェアとの組み合わせにより実現される。メモリ４４は、コンピュータにより読み出し可能なコンピュータプログラム又はデータを記憶可能な記憶領域を備える。メモリ４４は、不揮発性の半導体メモリ、又は揮発性の半導体メモリにより構成される。不揮発性の半導体メモリ、又は揮発性の半導体メモリとして、ＲＡＭ、ＲＯＭ、フラッシュメモリ、ＥＰＲＯＭ（Erasable Programmable Read Only Memory）、又は、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）を用いることができる。また、メモリ４４は、磁気ディスク、光ディスク、及び光磁気ディスクのうちの少なくとも一つにより構成されても良い。
　入力回路４２及び通信用回路４５は、それぞれ、単一回路、複合回路、プログラム化したプロセッサー、並列プログラム化したプロセッサー、ＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field-Programmable Gate Array）又はこれらの二以上を組み合わせて実現される。また、入力回路４２及び通信用回路４５は、一つのＡＳＩＣ又はＦＰＧＡにより実現されても良い。
　制御ユニット５は、図３に示すように、コンピュータ６と通信可能に接続する周辺機器インタフェース５１と、コンピュータプログラムを実行するＣＰＵ５２とを備える。制御ユニット５は、コンピュータプログラムを記憶するメモリ５３と、通信用回路５４と、バスインタフェース５５とを備える。ＣＰＵ５２とメモリ５３と通信用回路５４と周辺機器インタフェース５１とは、内部バスＢ５を介して接続している。
　通信用回路５４は、バスインタフェース５５と接続している。通信用回路５４は、通信用バスＢを介して同期信号ＳＳを受信する。通信用回路５４は、同期信号ＳＳを受信すると、ＣＰＵ５２を動作させるための割込み信号を生成し、割込み信号をＣＰＵ５２に送信する。割り込み信号を受信したＣＰＵ５２は、アナログ入力ユニット３が変換したワークＷの厚みＴを定めるデジタル信号ＤＳをメモリ５３の記憶領域に記憶する。実施の形態１において、通信用回路５４は、予め決められたトリガ条件を満たす同期信号ＳＳの立ち上がりのタイミングで割込み信号をＣＰＵ５２に送信し、ＣＰＵ５２がワークＷの厚みＴを定めるデジタル信号ＤＳをメモリ５３の記憶領域に記憶する。実施の形態１において、予め決められたトリガ条件を満たすのは、同期信号ＳＳの立ち上がりのタイミングとしたが、これに限定されず、同期信号ＳＳの立ち下りのタイミングでも良い。
　制御ユニット５の機能は、ＣＰＵ５２がメモリ５３に記憶されたコンピュータプログラムを読み出して実行することにより実現される。コンピュータプログラムは、ソフトウェア、ファームウェア、又はソフトウェアとファームウェアとの組み合わせにより実現される。メモリ５３は、コンピュータにより読み出し可能なコンピュータプログラム又はデータを記憶可能な記憶領域を備える。メモリ５３は、不揮発性の半導体メモリ、又は揮発性の半導体メモリにより構成される。不揮発性の半導体メモリ、又は揮発性の半導体メモリとして、ＲＡＭ、ＲＯＭ、フラッシュメモリ、ＥＰＲＯＭ、又は、ＥＥＰＲＯＭを用いることができる。また、メモリ５３は、磁気ディスク、光ディスク、及び光磁気ディスクのうちの少なくとも一つにより構成されても良い。
　通信用回路５４は、単一回路、複合回路、プログラム化したプロセッサー、並列プログラム化したプロセッサー、ＡＳＩＣ、ＦＰＧＡ又はこれらの二以上を組み合わせて実現される。
　アナログ入力ユニット３は、それぞれ、図３に示すように、検出手段２に接続しかつ検出結果であるアナログ信号を受け付ける入力ポート３１と、入力ポート３１が受け付けたアナログ信号をデジタル信号ＤＳに変換するデジタル変換部であるＡ／Ｄ（Analog/Digital）コンバータ３２とを備える。アナログ入力ユニット３は、それぞれ、コンピュータプログラムを実行するＣＰＵ３３と、コンピュータプログラムを記憶するメモリ３４と、入力部である通信用回路３５と、バスインタフェース３６とを備える。ＣＰＵ３３とメモリ３４と通信用回路３５とは、内部バスＢ３を介して接続している。
　実施の形態１において、入力ポート３１は、検出手段２と１対１で対応している。入力ポート３１は、Ａ／Ｄコンバータ３２に接続している。Ａ／Ｄコンバータ３２は、入力ポート３１を介して検出手段２に接続され、ＣＰＵ３３に接続されている。実施の形態１において、Ａ／Ｄコンバータ３２は、一つ設けられ、全ての入力ポート３１に接続されているが、入力ポート３１と１対１で対応するように入力ポート３１と同数設けられても良い。通信用回路３５は、バスインタフェース３６と接続している。通信用回路３５は、通信用バスＢを介して同期信号ＳＳを受信する。通信用回路３５は、同期信号ＳＳを受信すると、ＣＰＵ３３を動作させるための割込み信号を生成し、割込み信号をＣＰＵ３３に送信する。割り込み信号を受信したＣＰＵ３３は、Ａ／Ｄコンバータ３２に検出手段２の検出結果であるアナログ信号をワークＷの厚みＴを定めるデジタル信号ＤＳに変換させ、変換後のデジタル信号ＤＳをメモリ３４の記憶領域に保持する。メモリ３４は、自アナログ入力ユニット３の設定情報を記憶する。
　実施の形態１において、通信用回路３５が、入力ユニット４から受信した同期信号ＳＳが予め決められたトリガ条件を満たす同期信号ＳＳの立ち上がりのタイミングで割込み信号をＣＰＵ３３に送信する。すると、Ａ／Ｄコンバータ３２は、全ての検出手段２の検出結果であるアナログ信号をワークＷの厚みＴを定めるデジタル信号ＤＳに変換することを開始する。即ち、複数のアナログ入力ユニット３は、入力ユニット４から受信した同期信号ＳＳがトリガ条件を満たす立ち上がりのタイミングで、互いに同期して全ての検出手段２の検出結果であるアナログ信号をデジタル信号ＤＳに変換することを開始する。
　アナログ入力ユニット３のＡ／Ｄコンバータ３２及び通信用回路３５を除く機能は、ＣＰＵ３３がメモリ３４に記憶されたコンピュータプログラムを読み出して実行することにより実現される。コンピュータプログラムは、ソフトウェア、ファームウェア、又はソフトウェアとファームウェアとの組み合わせにより実現される。メモリ３４は、コンピュータにより読み出し可能なコンピュータプログラム又はデータを記憶可能な記憶領域を備える。メモリ３４は、不揮発性の半導体メモリ、又は揮発性の半導体メモリにより構成される。不揮発性の半導体メモリ、又は揮発性の半導体メモリとして、ＲＡＭ、ＲＯＭ、フラッシュメモリ、ＥＰＲＯＭ、又は、ＥＥＰＲＯＭを用いることができる。また、メモリ３４は、磁気ディスク、光ディスク、及び光磁気ディスクのうちの少なくとも一つにより構成されても良い。
　通信用回路３５は、単一回路、複合回路、プログラム化したプロセッサー、並列プログラム化したプロセッサー、ＡＳＩＣ、ＦＰＧＡ又はこれらの二以上を組み合わせて実現される。
　次に、制御システム１の動作の一例を図面に基づいて説明する。図４は、図１に示された制御システムの動作の一例を示すシーケンス図である。図５は、図４に示されたステップＳＴ１５においてデジタル信号を保持したアナログ入力ユニットのメモリの記憶領域の一例を示す図である。図６は、図４に示されたステップＳＴ２１においてデジタル信号を記憶した制御ユニットのメモリの記憶領域の一例を示す図である。図７は、図１に示された制御システムの動作の一例を示すタイムチャートである。
　制御システム１の入力ユニット４のＣＰＵ４３は、入力回路４２が入力ポート４１を介して外部機器７から送信された図７に示す信号Ｓを受信したことを把握する（ステップＳＴ１）。入力ユニット４のＣＰＵ４３は、受信した信号Ｓが、同期信号ＳＳを生成する条件を満たしているか否かを判定する（ステップＳＴ２）。実施の形態１において、入力ユニット４のＣＰＵ４３は、受信した信号Ｓの強さが予め設定された時間以上継続すると、同期信号ＳＳを生成する条件を満たしていると判定し、受信した信号Ｓが継続した時間が予め設定された時間未満であると、同期信号ＳＳを生成する条件を満たしていないと判定するが、これに限定されない。
　入力ユニット４のＣＰＵ４３は、受信した信号Ｓが同期信号ＳＳを生成する条件を満たしていないと判定する（ステップＳＴ２：Ｎｏ）と、ステップＳＴ１に戻る。入力ユニット４のＣＰＵ４３は、受信した信号Ｓが同期信号ＳＳを生成する条件を満たしていると判定するまでステップＳＴ１とステップＳＴ２とを繰り返す。入力ユニット４のＣＰＵ４３は、受信した信号Ｓが同期信号ＳＳを生成する条件を満たしていると判定する（ステップＳＴ２：Ｙｅｓ）と、メモリ４４に記憶された各アナログ入力ユニット３の設定情報を参照し、同期してアナログ信号をデジタル信号ＤＳに変換すると設定されたアナログ入力ユニット３を特定する（ステップＳＴ３）。
　入力ユニット４のＣＰＵ４３は、通信用回路４５に信号Ｓに基づいて同期信号ＳＳを生成させ、通信用バスＢを通して、同期してアナログ信号をデジタル信号ＤＳに変換すると設定されたアナログ入力ユニット３に同期信号ＳＳを送信する（ステップＳＴ４）。実施の形態１において、入力ユニット４のＣＰＵ４３は、同期してアナログ信号をデジタル信号ＤＳに変換すると設定された二つのアナログ入力ユニット３の双方に同期信号ＳＳを送信する。入力ユニット４のＣＰＵ４３は、動作を終了する。
　アナログ入力ユニット３のＣＰＵ３３は、バスインタフェース３６の同期信号ＳＳの受信状況を取得する（ステップＳＴ１１）。同期してアナログ信号をデジタル信号ＤＳに変換すると設定されたアナログ入力ユニット３のＣＰＵ３３は、バスインタフェース３６を介して通信用回路３５が同期信号ＳＳを受信したか否かを判定する（ステップＳＴ１２）。
　同期してアナログ信号をデジタル信号ＤＳに変換すると設定されたアナログ入力ユニット３のＣＰＵ３３は、バスインタフェース３６を介して通信用回路３５が同期信号ＳＳを受信したと判定する（ステップＳＴ１２：Ｙｅｓ）と、同期信号ＳＳの立ち上がりのタイミングでＡ／Ｄコンバータ３２にアナログ信号をデジタル信号ＤＳに変換することを開始させる（ステップＳＴ１３）。
　同期してアナログ信号をデジタル信号ＤＳに変換すると設定されたアナログ入力ユニット３のＣＰＵ３３は、Ａ／Ｄコンバータ３２に各入力ポート３１からアナログ信号を取得させる（ステップＳＴ１４）。同期してアナログ信号をデジタル信号ＤＳに変換すると設定されたアナログ入力ユニット３のＣＰＵ３３は、Ａ／Ｄコンバータ３２に各検出手段２の検出結果であるアナログ信号をデジタル信号ＤＳに変換させ、ワークＷの厚みＴを定めるデジタル信号ＤＳを生成させる（ステップＳＴ１５）。同期してアナログ信号をデジタル信号ＤＳに変換すると設定されたアナログ入力ユニット３のＣＰＵ３３は、図５に示すように、メモリ３４の記憶領域内の変換結果保持領域３４ａ内にデジタル信号ＤＳへの変換を開始した変換開始時刻及び変換後の複数のデジタル信号ＤＳを保持する。
　実施の形態１において、変換開始時刻は、トリガ条件を満たした時間である。このために、メモリ３４の変換結果保持領域３４ａは、複数の検出手段２の検出結果であるアナログ信号をデジタル信号ＤＳに変換することを開始した変換開始時刻を、変換した回数分保持する。また、実施の形態１において、同期してアナログ信号をデジタル信号ＤＳに変換すると設定されたアナログ入力ユニット３のＡ／Ｄコンバータ３２は、複数の検出手段２の検出結果であるアナログ信号をデジタル信号ＤＳに変換するので、メモリ３４の変換結果保持領域３４ａは、変換開始時刻に対応付けて検出手段２と同数のデジタル信号ＤＳを保持する。実施の形態１において、同期してアナログ信号をデジタル信号ＤＳに変換すると設定されたアナログ入力ユニット３のＣＰＵ３３は、図５に示すように、メモリ３４の記憶領域内の変換結果保持領域３４ａ内に変換開始時刻Ｔである４つのデジタル信号ＤＳ（Ｔ）を変換開始時刻Ｔと対応して保持し、変換開始時刻（Ｔ＋１）である４つのデジタル信号ＤＳ（Ｔ＋１）を変換開始時刻（Ｔ＋１）と対応して保持する。メモリ３４の変換結果保持領域３４ａが保持する変換開始時刻及び複数のデジタル信号ＤＳは、図５に示された例に限定されない。
　同期してアナログ信号をデジタル信号ＤＳに変換すると設定されたアナログ入力ユニット３のＣＰＵ３３は、デジタル信号ＤＳを生成したことを示す情報を通信用バスＢを通して制御ユニット５に送信する。実施の形態１において、同期してアナログ信号をデジタル信号ＤＳに変換すると設定された二つのアナログ入力ユニット３のＣＰＵ３３は、それぞれ、デジタル信号ＤＳを生成したことを示す情報を制御ユニット５に送信する。同期してアナログ信号をデジタル信号ＤＳに変換すると設定されたアナログ入力ユニット３のＣＰＵ３３は、バスインタフェース３６を介して通信用回路３５が同期信号ＳＳを受信していないと判定した後（ステップＳＴ１２：Ｎｏ）、又は、メモリ３４の変換結果保持領域３４ａに変換開始時刻及び複数のデジタル信号ＤＳを保持してデジタル信号ＤＳを生成したことを示す情報を制御ユニット５に送信した後、動作を終了する。
　制御ユニット５のＣＰＵ５２は、通信用回路５４がデジタル信号ＤＳを生成したことを示す情報を受信すると、通信用バスＢを通して、同期してアナログ信号をデジタル信号ＤＳに変換すると設定されたアナログ入力ユニット３のメモリ３４の変換結果保持領域３４ａに保持された変換開始時刻及び複数のデジタル信号ＤＳを取得する。制御ユニット５のＣＰＵ５２は、取得した変換開始時刻と複数のデジタル信号ＤＳを関連付けてメモリ５３の記憶領域に記憶する（ステップＳＴ２１）。
　実施の形態１において、制御ユニット５のメモリ５３の記憶領域は、アナログ入力ユニット３に対応した対応記憶領域５３ａが設けられる。対応記憶領域５３ａは、アナログ入力ユニット３と１対１で対応している。実施の形態１において、対応記憶領域５３ａ－１は、一方のアナログ入力ユニット３に対応し、対応記憶領域５３ａ－２は、他方のアナログ入力ユニット３に対応している。実施の形態１において、メモリ５３は、対応記憶領域５３ａ内に各対応記憶領域５３ａが対応するアナログ入力ユニット３のメモリ３４から取得したデジタル信号ＤＳを記憶する。メモリ５３は、メモリ３４から取得し、かつ対応記憶領域５３ａ内に同時にアナログ入力ユニット３が変換を開始したデジタル信号ＤＳ同士を関連付けて記憶する。実施の形態１において、メモリ５３は、図６に示すように、対応記憶領域５３ａ－１内に一方のアナログ入力ユニット３から取得した変換開始時刻Ｔである４つのデジタル信号ＤＳ（Ｔ）同士を関連付けて記憶し、変換開始時刻（Ｔ＋１）である４つのデジタル信号ＤＳ（Ｔ＋１）同士を関連付けて記憶する。実施の形態１において、メモリ５３は、図６に示すように、対応記憶領域５３ａ－２内に一方のアナログ入力ユニット３から取得した変換開始時刻Ｔである４つのデジタル信号ＤＳ（Ｔ）同士を関連付けて記憶し、変換開始時刻（Ｔ＋１）である４つのデジタル信号ＤＳ（Ｔ＋１）同士を関連付けて記憶する。
　実施の形態１の制御システム１は、図４に示されたステップＳＴ１からステップＳＴ２１を実行することにより、図７に示すように、入力ユニット４が外部機器７から同期信号生成条件を満たした信号Ｓを受信すると、入力ユニット４が同期信号ＳＳを生成し、アナログ入力ユニット３に送信する。そして、制御システム１は、同期信号ＳＳがトリガ条件を満たすと、アナログ入力ユニット３のＡ／Ｄコンバータ３２がアナログ信号をデジタル信号ＤＳに変換する。制御システム１は、Ａ／Ｄコンバータ３２の変換が終了すると、アナログ入力ユニット３のメモリ３４が変換開始時刻と変換後のデジタル信号ＤＳを保持する。
　次に、実施の形態１に係る制御システム１のアナログ入力ユニット３に設定情報を設定する方法の一例を図面に基づいて説明する。図８は、図２に示されたコンピュータの設定情報設定画面を示す図である。
　実施の形態１において、設定情報を設定する際には、ユーザは、コンピュータ６の入力装置６５を操作し、図８に示す設定情報設定画面１００を表示装置６６に表示する。設定情報設定画面１００は、図８に示すように、制御ユニット５に接続しかつ設定情報を設定する対象の「各アナログ入力ユニット」を示す対象ユニット表示領域１０１と、対象ユニット表示領域１０１に対応して設けられかつ「設定情報」を設定する設定領域１０２とを少なくとも備える。対象ユニット表示領域１０１は、制御ユニット５に接続したアナログ入力ユニット３と１対１で対応している。設定領域１０２は、対象ユニット表示領域１０１と１対１で対応している。設定領域１０２は、設定情報である「同期変換実行」と「同期変換非実行」を表示可能である。「同期変換実行」は、同期してアナログ信号をデジタル信号ＤＳに変換すると設定される設定情報である。「同期変換非実行」は、同期してアナログ信号をデジタル信号ＤＳに変換しないと設定される設定情報である。「同期変換実行」が選択されたアナログ入力ユニット３は、同期してアナログ信号をデジタル信号ＤＳに変換する。「同期変換非実行」が選択されたアナログ入力ユニット３は、制御ユニット５から受信した制御プログラムを実行する。実施の形態１において、「同期変換非実行」が選択されたアナログ入力ユニット３は、ワークＷに関係する設備本来の動作を実行する。
　ユーザは、入力装置６５を操作して、設定領域１０２に表示可能な設定情報である「同期変換実行」と「同期変換非実行」とのうちいずれか一方を選択する入力動作を行い、入力した設定情報を決定する決定動作を行うと、決定された設定情報は、コンピュータ６の通信インタフェース６７を通して制御ユニット５に送信される。決定された設定情報は、制御ユニット５の通信用回路５４、通信用バスＢ、各アナログ入力ユニット３の通信用回路３５及び入力ユニット４の通信用回路４５に送信され、アナログ入力ユニット３のメモリ３４の記憶領域及び入力ユニット４のメモリ４４の記憶領域に書き込まれる。設定情報設定画面１００は、図８に示された例に限定されない。
　実施の形態１に係る制御システム１によれば、外部機器７から受信した信号Ｓに基づいて生成した同期信号ＳＳを複数のアナログ入力ユニット３に送信する入力ユニット４を備え、アナログ入力ユニット３が同期信号ＳＳの立ち上がりのタイミングでアナログ信号をデジタル信号ＤＳに変換することを開始する。このため、制御システム１は、入力ユニット４が送信した同期信号ＳＳの立ち上がりのタイミングで各アナログ入力ユニット３が変換することを開始するので、アナログ入力ユニット３の変換を開始するタイミングを同期させることができる。その結果、制御システム１は、複数のアナログ入力ユニット３のデジタル信号ＤＳに変換開始する変換開始時刻を同期させることができ、ワークＷの所望の位置の厚みＴを検出することができる。
　また、実施の形態１に係る制御システム１によれば、外部機器７からオンオフを示す信号Ｓを受信し、信号Ｓを受信して生成した同期信号ＳＳを、通信用バスＢを通してアナログ入力ユニット３に送信する入力ユニット４を備える。即ち、制御システム１の入力ユニット４は、「０」か「１」を示すデジタル信号ＤＳを受信する従来から用いられてきた入力ユニットである。また、制御システム１は、アナログ入力ユニット３が通信用バスＢを通して同期信号ＳＳを受信する。このため、制御システム１は、従来から用いられてきたデジタル信号ＤＳを受信する入力ユニット４を用いることができ、同期信号ＳＳを検出する専用の同期検出用回路をアナログ入力ユニット３に搭載することなく、アナログ入力ユニット３が同期信号ＳＳを検出できる。その結果、制御システム１は、同期検出用回路を搭載することにより生じるコストの高騰を抑制しながらも、複数のアナログ入力ユニット３が変換開始する変換開始時刻を同期させることができる。
　また、実施の形態１に係るアナログ入力ユニット３は、Ａ／Ｄコンバータ３２が同期信号ＳＳの立ち上がりのタイミングでアナログ信号をデジタル信号ＤＳに変換することを開始する。このため、アナログ入力ユニット３は、入力ユニット４が送信した同期信号ＳＳの立ち上がりのタイミングで各アナログ入力ユニット３が変換することを開始するので、他のアナログ入力ユニット３との変換を開始するタイミングを同期させることができる。その結果、アナログ入力ユニット３は、他のアナログ入力ユニット３とのデジタル信号ＤＳに変換開始する変換開始時刻を同期させることができ、ワークＷの所望の位置の厚みＴを検出することができる。
　実施の形態１において、制御システム１は、設備である搬送装置１０を構成しているが、設備とは独立して構成されて設備を構成しなくても良い。また、制御システム１は、他の制御システム１と図示しないネットワークを介して接続されて、他の制御システム１と通信を行っても良い。ネットワークは、制御システム１を相互に通信可能に接続するコンピュータネットワークである。ネットワークは、ＦＡ設備に設置されるＬＡＮ（Local Area Network）により構成することができる。
実施の形態２．
　次に、本発明の実施の形態２に係る制御システム１－２を図面に基づいて説明する。図９は、実施の形態２に係る制御システムの構成を示す図である。図９において、実施の形態１と同一部分には、同一符号を付して説明を省略する。
　実施の形態２に係る制御システム１－２において、設備である搬送装置１０－２は、図９に示すように、外部機器である制御装置７０を備える。実施の形態２に係る制御システム１－２は、外部機器である制御装置７０が送信した信号Ｓを入力ユニット４が受信する以外は、実施の形態１と同一の構成である。
　制御装置７０は、モータ１１及びエンコーダ１５に接続している。制御装置７０は、数値制御プログラムを実行して、搬送装置１０－２の各部の動作を制御するものである。制御装置７０は、エンコーダ１５の検出結果に基づいて、搬送装置１０－２が予め決められた状態になると、信号Ｓを入力ユニット４に送信する。実施の形態２において、予め決められた状態は、ワークＷの全体が図９に示す検出範囲Ｈ内に位置する状態であるが、この状態は一例である。実施の形態２に係る制御システム１－２の入力ユニット４が信号Ｓを受信した後の動作は、実施の形態１の動作と同一である。
　制御装置７０は、コンピュータプログラムを実行するコンピュータであって、図９に示すように、ＣＰＵ７１と、ＲＡＭ７２と、ＲＯＭ７３と、記憶装置７４と、入力装置７５と、表示装置７６と、通信インタフェース７７と、を含む。ＣＰＵ７１、ＲＡＭ７２、ＲＯＭ７３、記憶装置７４、入力装置７５、表示装置７６及び通信インタフェース７７は、バスＢ７０を介して相互に接続されている。
　ＣＰＵ７１は、ＲＡＭ７２を作業領域として使用しながら、ＲＯＭ７３及び記憶装置７４に記憶されている数値制御プログラムを実行する。数値制御プログラムは、ソフトウェア、ファームウェア、又はソフトウェアとファームウェアとの組み合わせにより実現される。実施の形態２において、記憶装置７４は、ＳＳＤ又はＨＤＤであるが、記憶装置７４は、ＳＳＤ又はＨＤＤに限定されない。
　実施の形態２に係る制御システム１－２によれば、制御装置７０から受信した信号Ｓに基づいて生成した同期信号ＳＳを複数のアナログ入力ユニット３に送信する入力ユニット４を備え、アナログ入力ユニット３が同期信号ＳＳの立ち上がりのタイミングでアナログ信号をデジタル信号ＤＳに変換することを開始する。その結果、制御システム１－２は、実施の形態１と同様に、複数のアナログ入力ユニット３のデジタル信号ＤＳに変換開始する変換開始時刻を同期させることができ、ワークＷの所望の位置の厚みＴを検出することができる。
　実施の形態２に係るアナログ入力ユニット３は、実施の形態１と同様に、Ａ／Ｄコンバータ３２が同期信号ＳＳの立ち上がりのタイミングでアナログ信号をデジタル信号ＤＳに変換することを開始するため、他のアナログ入力ユニット３とデジタル信号ＤＳに変換開始する変換開始時刻を同期させることができる。
　また、実施の形態２に係る制御システム１－２は、搬送装置１０－２を制御する制御装置７０が信号Ｓを入力ユニット４に送信するので、設備である搬送装置１０－２ＧＨの動作と検出手段２の検出結果であるアナログ信号をデジタル信号ＤＳに変換開始する変換開始時刻とを連動させることができる。その結果、制御システム１－２は、ワークＷの所望の位置の状態量である厚みＴを確実に検出することができる。
　以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
　１　制御システム、２　検出手段、３　アナログ入力ユニット、４　入力ユニット、７　外部機器、１０　搬送装置（設備）、３２　Ａ／Ｄコンバータ（デジタル変換部）、３５　通信用回路（入力部）、７０　制御装置（外部機器）、Ｓ　信号、ＳＳ　同期信号、Ｔ　厚み（状態量）、Ｗ　ワーク（検出対象物）。

Claims (3)

  1. 　検出手段に接続され、かつ前記検出手段の検出結果であるアナログ信号を二段階を超える段階で前記アナログ信号の大きさを定めるデジタル信号にそれぞれ変換する複数のアナログ入力ユニットと、
    　前記複数のアナログ入力ユニットと通信可能に接続され、かつ外部機器から受信した信号に基づいて生成した同期信号を前記複数のアナログ入力ユニットに送信する入力ユニットと、を備え、
    　前記複数のアナログ入力ユニットは、前記入力ユニットから受信した前記同期信号が予め決められたトリガ条件を満たすと、互いに同期して前記アナログ信号を前記デジタル信号に変換することを開始することを特徴とする制御システム。
  2. 　前記検出手段は、検出対象物の状態量を検出し、かつ、
    　前記外部機器は、前記検出対象物に関係する設備を制御する制御装置であり、
    　前記制御装置は、前記設備が予め決められた状態になると、前記信号を前記入力ユニットに送信することを特徴とする請求項１に記載の制御システム。
  3. 　検出手段に接続され、かつ前記検出手段の検出結果であるアナログ信号を二段階を超える段階で前記アナログ信号の大きさを定めるデジタル信号に変換するデジタル変換部と、
    　入力ユニットが外部機器から受信した信号に基づいて生成した同期信号を受信する入力部と、を備え、
    　前記デジタル変換部は、前記入力ユニットから受信した前記同期信号が、予め決められたトリガ条件を満たすと、前記アナログ信号を前記デジタル信号に変換することを開始することを特徴とするアナログ入力ユニット。
PCT/JP2016/053551 2016-02-05 2016-02-05 制御システム及びアナログ入力ユニット WO2017134826A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/053551 WO2017134826A1 (ja) 2016-02-05 2016-02-05 制御システム及びアナログ入力ユニット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/053551 WO2017134826A1 (ja) 2016-02-05 2016-02-05 制御システム及びアナログ入力ユニット

Publications (1)

Publication Number Publication Date
WO2017134826A1 true WO2017134826A1 (ja) 2017-08-10

Family

ID=59500802

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/053551 WO2017134826A1 (ja) 2016-02-05 2016-02-05 制御システム及びアナログ入力ユニット

Country Status (1)

Country Link
WO (1) WO2017134826A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002268741A (ja) * 2001-03-09 2002-09-20 Mitsubishi Electric Corp 信号監視制御装置
JP5661953B1 (ja) * 2013-06-25 2015-01-28 三菱電機株式会社 プログラマブルコントローラ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002268741A (ja) * 2001-03-09 2002-09-20 Mitsubishi Electric Corp 信号監視制御装置
JP5661953B1 (ja) * 2013-06-25 2015-01-28 三菱電機株式会社 プログラマブルコントローラ

Similar Documents

Publication Publication Date Title
US10572420B2 (en) Information processing apparatus, information processing program, and information processing method
US10274936B2 (en) Control apparatus
US7420498B2 (en) Signal converter performing a role
CN107943339B (zh) 触摸显示装置和触摸驱动电路及其驱动方法
WO2017134826A1 (ja) 制御システム及びアナログ入力ユニット
JP2005229668A (ja) 機械制御装置
US20160147682A1 (en) Programmable controller
US10422668B2 (en) Method and program for angle calibration of rotary shaft
JP2009277043A (ja) 異なる通信周期で複数のアンプと通信する数値制御システム
JP2009294966A (ja) ラダープログラムの変更方法等
WO2018078821A1 (ja) 電子機器、プログラマブルコントローラ、プログラマブルコントローラシステム、および同期方法
JP6826077B2 (ja) エンコーダおよびデータ送信方法
US10935959B2 (en) Motor control device, control system, and motor control method
KR101523168B1 (ko) 아날로그 입력모듈의 오프셋 및 게인 설정 시스템 및 방법
JP2017062758A (ja) 制御システムおよび制御方法
JP6390468B2 (ja) 製造ラインの作業指示システム
CN103425251B (zh) 键盘及输入方法
JP2007070100A (ja) シート搬送装置の制御装置
JP2008289259A (ja) 位置決め制御装置、駆動制御装置および制御システム演算交信処理方法
KR20130055962A (ko) 차량용 루프 제어 시스템 및 방법
US11360462B2 (en) Support device and support program
JP7110911B2 (ja) コントローラおよびコントローラの備える通信制御部の制御方法
JP6461440B1 (ja) サーボ制御装置
JP2007272827A (ja) センサシステム及びセンサユニット
JP2017004254A (ja) 半導体装置及びそれを備えた半導体システム、半導体装置の制御方法、並びに、チェックリスト生成プログラム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16889312

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16889312

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP