WO2017014580A1 - 발광 소자 패키지 - Google Patents

발광 소자 패키지 Download PDF

Info

Publication number
WO2017014580A1
WO2017014580A1 PCT/KR2016/007957 KR2016007957W WO2017014580A1 WO 2017014580 A1 WO2017014580 A1 WO 2017014580A1 KR 2016007957 W KR2016007957 W KR 2016007957W WO 2017014580 A1 WO2017014580 A1 WO 2017014580A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light emitting
disposed
emitting device
device package
Prior art date
Application number
PCT/KR2016/007957
Other languages
English (en)
French (fr)
Inventor
임범진
Original Assignee
엘지이노텍(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍(주) filed Critical 엘지이노텍(주)
Priority to KR1020167033905A priority Critical patent/KR102569249B1/ko
Priority to CN201680042933.4A priority patent/CN107924967A/zh
Priority to US15/746,211 priority patent/US10535804B2/en
Publication of WO2017014580A1 publication Critical patent/WO2017014580A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Definitions

  • the embodiment relates to a light emitting device package.
  • a light emitting diode is a kind of semiconductor device that transmits and receives a signal by converting electricity into infrared light or light using characteristics of a compound semiconductor.
  • Group III-V nitride semiconductors are spotlighted as core materials of light emitting devices such as light emitting diodes (LEDs) or laser diodes (LDs) due to their physical and chemical properties. have.
  • LEDs light emitting diodes
  • LDs laser diodes
  • These light emitting diodes do not contain environmentally harmful substances such as mercury (Hg) used in existing lighting equipment such as incandescent lamps and fluorescent lamps, so they have excellent eco-friendliness and have advantages such as long life and low power consumption. It is replacing them.
  • Various studies have been conducted to improve the reliability of a conventional light emitting device package including the light emitting diode.
  • the embodiment provides a light emitting device package having improved reliability.
  • the light emitting device package may include a light emitting structure including an active layer disposed between the first and second conductive semiconductor layers and the first and second conductive semiconductor layers; A transmissive electrode layer disposed on the second conductive semiconductor layer; A passivation layer disposed on the second conductive semiconductor layer and the first conductive semiconductor layer exposed to mesa; A reflective layer disposed in a horizontal direction perpendicular to a thickness direction of the light emitting structure from an upper portion of the light transmitting electrode layer to an upper portion of the passivation layer; And a conductive capping layer disposed on the reflective layer.
  • the light emitting device package further includes a first electrode disposed on the first conductive semiconductor layer exposed by the mesa etching, and the passivation layer electrically connects the side of the light emitting structure and the first electrode.
  • the conductive capping layer may include the same material as the first electrode.
  • each of the conductive capping layer and the first electrode may include at least one of Cr, Al, Ni, Cu, or Ti.
  • each of the conductive capping layer and the first electrode may include Cr / Al / Ni / Cu / Ni / Ti or Ti / Al.
  • the width of the conductive capping layer in the horizontal direction may be greater than the width of the transparent electrode layer in the horizontal direction.
  • the width of the reflective layer in the horizontal direction may be greater than the width of the transmissive electrode layer in the horizontal direction.
  • the conductive capping layer may be disposed to surround the upper and side portions of the reflective layer.
  • the conductive capped layer may be disposed to surround a side of the transmissive electrode layer on which the reflective layer is disposed.
  • the reflective layer may include a first reflective segment overlapping the light emitting structure, the light transmitting electrode layer, and the conductive capping layer in the thickness direction; And a second reflective segment extending in the horizontal direction from the first reflective segment and overlapping the light emitting structure, the conductive capping layer, and the passivation layer in the thickness direction.
  • the second reflective segment may further overlap the transmissive electrode layer in the thickness direction.
  • the light transmitting electrode layer may include a first light transmitting segment disposed between the reflective layer and the light emitting structure.
  • the first light transmitting segment may be disposed in contact with the passivation layer in the horizontal direction.
  • the light transmitting electrode layer may further include a second light transmitting segment extending from the first light transmitting segment in the horizontal direction and disposed between the reflective layer and the passivation layer.
  • the light transmitting electrode layer may further include a third light transmitting segment extending from the second light transmitting segment in the horizontal direction and disposed between the conductive capping layer and the passivation layer.
  • the transmissive electrode layer may further include a fourth transmissive segment extending from the first transmissive segment in the horizontal direction and disposed between the conductive capping layer and the light emitting structure.
  • the reflective layer may be disposed on the fourth light transmitting segment.
  • the light emitting device package may include an insulating layer disposed between the conductive capping layer and the first electrode; A first pad penetrating the insulating layer and connected to the first electrode; And a second pad spaced apart from the first pad and connected to the conductive capping layer through the insulating layer.
  • the light emitting device package may include a first solder part connected to the first pad; And a second solder part connected to the second pad.
  • the light emitting device package may include first and second lead frames electrically spaced apart from each other; And an insulation portion disposed between the first and second lead frames, wherein the first solder portion is disposed between the first lead frame and the first pad, and the second solder portion is formed with the second lead frame and the It may be disposed between the second pad.
  • the light emitting device package may further include a molding member disposed to surround the light emitting structure.
  • the reflective layer can be deposited on the entire surface of the transmissive electrode layer, thereby increasing the deposition area of the reflective layer and solving migration, clogging or peeling of the reflective layer.
  • the material forming the first and second solder portions may be eliminated from being diffused into the reflective layer.
  • FIG. 1 is a plan view of a light emitting device package according to an embodiment.
  • FIG. 2 is a cross-sectional view according to an exemplary embodiment taken along line II ′ of the light emitting device package illustrated in FIG. 1.
  • FIG. 3 is a cross-sectional view of another embodiment of the light emitting device package illustrated in FIG. 1 taken along line II ′.
  • FIG. 4 is a cross-sectional view of a light emitting device package having a flip chip bonding structure.
  • 5A to 5F illustrate a process plan view for describing a method of manufacturing the light emitting device package illustrated in FIG. 2.
  • 6A to 6G are cross-sectional views illustrating a method of manufacturing the light emitting device package illustrated in FIG. 2.
  • FIG. 7A and 7B show plan views of a light emitting device package according to a comparative example.
  • FIGS. 7A and 7B are cross-sectional views taken along the line II-II 'shown in FIGS. 7A and 7B.
  • the above (up) or down (down) ( on or under includes both that two elements are in direct contact with one another or one or more other elements are formed indirectly between the two elements.
  • relational terms such as “first” and “second,” “upper / upper / up” and “lower / lower / lower”, etc., as used below, may be used to refer to any physical or logical relationship between such entities or elements, or It may be used to distinguish one entity or element from another entity or element without necessarily requiring or implying an order.
  • FIG. 1 is a plan view of a light emitting device package 100 according to an embodiment
  • FIG. 2 is a cutaway view taken along line II ′ of the light emitting device package 100 shown in FIG. 1. The cross section is shown.
  • the light emitting device package 100 shown in FIG. 1 may have a cross-sectional shape different from that shown in FIG. 2, and the light emitting device package 100A shown in FIG. 2 may have a different planar shape than that shown in FIG. 1. have.
  • the light emitting device packages 100 and 100A may include an upper substrate 110, a light emitting structure 120, a transparent electrode layer 130A, a passivation layer 140, and a reflective layer. 150A, a conductive capping layer 160A, a first electrode 170, an insulating layer 180, and first and second pads 192 and 194.
  • the light emitting structure 120 is disposed on the upper substrate 110.
  • the upper substrate 110 may include a conductive material or a non-conductive material.
  • the upper substrate 110 may include at least one of sapphire (Al 2 0 3 ), GaN, SiC, ZnO, GaP, InP, Ga 2 0 3 , GaAs, and Si, but the embodiment may include the upper substrate. It is not limited to the substance of 110.
  • a buffer layer (or transition layer) (not shown) between them 110 and 120 May be further arranged.
  • the buffer layer may include, but is not limited to, at least one material selected from the group consisting of Al, In, N, and Ga, for example.
  • the buffer layer may have a single layer or a multilayer structure.
  • the light emitting device packages 100 and 100A are assumed to include the upper substrate 110, the upper substrate 110 may be omitted in some cases.
  • the light emitting structure 120 may include a first conductive semiconductor layer 122, an active layer 124, and a second conductive semiconductor layer 126.
  • the first conductive semiconductor layer 122, the active layer 124, and the second conductive semiconductor layer 126 are sequentially stacked in a direction facing the first and second pads 192 and 194 from the upper substrate 110. Can be arranged.
  • the first conductivity type semiconductor layer 122 may be disposed on the upper substrate 110.
  • the first conductive semiconductor layer 122 may be implemented as a compound semiconductor such as a group III-V or group II-VI doped with the first conductive dopant.
  • the first conductivity-type semiconductor layer 122 is an n-type semiconductor layer
  • the first conductivity-type dopant may be an n-type dopant and may include Si, Ge, Sn, Se, Te, but is not limited thereto.
  • the first conductivity type semiconductor layer 122 has a composition formula of Al x In y Ga (1-xy) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1). It may include a semiconductor material.
  • the first conductive semiconductor layer 122 may include at least one of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, and InP.
  • the active layer 124 may be disposed between the first conductive semiconductor layer 122 and the second conductive semiconductor layer 126.
  • electrons (or holes) injected through the first conductivity-type semiconductor layer 122 and holes (or electrons) injected through the second conductivity-type semiconductor layer 126 meet each other, thereby forming an active layer ( 124 is a layer that emits light with energy determined by the energy bands inherent in the material making up it.
  • the active layer 124 may include at least one of a single well structure, a multi well structure, a single quantum well structure, a multi quantum well structure (MQW), a quantum-wire structure, or a quantum dot structure. It can be formed as one.
  • the well layer / barrier layer of the active layer 124 may be formed of one or more pair structures of InGaN / GaN, InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs (InGaAs) / AlGaAs, GaP (InGaP) / AlGaP.
  • the well layer may be formed of a material having a band gap energy lower than the band gap energy of the barrier layer.
  • a conductive clad layer may be formed on or under the active layer 124.
  • the conductive clad layer may be formed of a semiconductor having a higher band gap energy than the band gap energy of the barrier layer of the active layer 124.
  • the conductive clad layer may include GaN, AlGaN, InAlGaN, or a superlattice structure.
  • the conductive clad layer may be doped with n-type or p-type.
  • the active layer 124 may emit light in the ultraviolet wavelength band.
  • the ultraviolet wavelength band means a wavelength band of 100 nm to 400 nm.
  • the active layer 124 may emit light in the wavelength range of 100 nm to 280 nm.
  • the embodiment is not limited to the wavelength band of the light emitted from the active layer 124.
  • the second conductivity-type semiconductor layer 126 may be disposed on the active layer 124.
  • the second conductivity-type semiconductor layer 126 may be formed of a semiconductor compound, and may be implemented as a compound semiconductor such as a III-V group or a II-VI group.
  • the second conductivity-type semiconductor layer 126 is a semiconductor material having a composition formula of In x Al y Ga (1-xy) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1). It may include.
  • the second conductive semiconductor layer 126 may be doped with a second conductive dopant.
  • the second conductivity type dopant may include Mg, Zn, Ca, Sr, Ba, or the like as a p type dopant.
  • the first conductive semiconductor layer 122 may be an n-type semiconductor layer, and the second conductive semiconductor layer 126 may be a p-type semiconductor layer.
  • the first conductive semiconductor layer 122 may be a p-type semiconductor layer, and the second conductive semiconductor layer 126 may be an n-type semiconductor layer.
  • the light emitting structure 120 may be implemented as any one of an n-p junction structure, a p-n junction structure, an n-p-n junction structure, and a p-n-p junction structure.
  • FIG. 3 is a cross-sectional view of another embodiment 100B of the light emitting device package 100 illustrated in FIG. 1 taken along line II ′.
  • the light emitting device package 100B illustrated in FIG. 3 includes the upper substrate 110, the light emitting structure 120, the light transmitting electrode layer 130B, the passivation layer 140, the reflective layer 150B, the conductive capping layer 160B, The first electrode 170, the insulating layer 180, and the first and second pads 192 and 194 may be included.
  • the upper substrate 110, the light emitting structure 120, the first electrode 170, the insulating layer 180, and the first and second pads 192 and 194 illustrated in FIG. 3 may be formed in the upper portion illustrated in FIG. 2.
  • the descriptions of the 110, 120, 170, 180, 192, and 194 in the light emitting device package 100B shown in FIG. 3 are the same as those of the light emitting device package 100A shown in FIG. 2. Detailed description thereof will be omitted.
  • the light emitting device package 100 shown in FIG. 1 may have a cross-sectional shape different from that shown in FIG. 3, and the light emitting device package 100B shown in FIG. 3 may have a different planar shape than that shown in FIG. 1. have.
  • the light emitting electrode layers 130A and 130B are disposed on the second conductivity type semiconductor layer 126.
  • the transparent electrode layers 130A and 130B may be transparent conductive oxide (TCO).
  • the light emitting electrode layers 130A and 130B may include indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IZO), indium gallium zinc oxide (IGZO), Indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IrOx, RuOx, RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / It may include at least one of ITO, but is not limited to such materials.
  • the transmissive electrode layers 130A and 130B may include at least one of the first to fourth transmissive segments S11, S12, S13, and S14.
  • the light transmitting electrode layer 130A may include all of the first to fourth light emitting segments S11, S12, S13, and S14.
  • the first light transmitting segment S11 of the light transmitting electrode layer 130A may be disposed between the reflective layer 150A and the light emitting structure 120.
  • the first light transmitting segment S11 may be disposed in direct contact with the reflective layer 150A and in direct contact with the light emitting structure 120.
  • the second light transmitting segment S12 may extend in the horizontal direction from the first light transmitting segment S11 and be disposed between the reflective layer 150A and the passivation layer 140.
  • the horizontal direction may be a direction crossing the thickness direction of the light emitting structure 120, for example, a direction perpendicular to the thickness direction of the light emitting structure 120.
  • the second light transmitting segment S12 may be disposed in direct contact with the reflective layer 150A and in direct contact with the passivation layer 140.
  • the third light emitting segment S13 may extend in the horizontal direction from the second light emitting segment S12 and be disposed between the conductive capping layer 160A and the passivation layer 140.
  • the width of the third light transmitting segment S13 may be 0 ⁇ m.
  • the width of the third light-emitting segment S13 is larger than 10 ⁇ m, the area of the reflective layer 150A may be reduced to cause light loss. Therefore, the width of the third light emitting segment S13 may be 0 ⁇ m to 10 ⁇ m, but embodiments are not limited thereto.
  • the fourth light emitting segment S14 may extend in the horizontal direction from the first light emitting segment S11 and be disposed between the conductive capping layer 160A and the light emitting structure 120.
  • the reflective layer 150A is disposed above the first and second floodlight segments S11 and S12 and is not shown above the third and fourth floodlight segments S13 and S14, but is implemented. Examples are not limited to this. That is, the reflective layer 150A may be extended to at least one of the third and fourth light emitting segments S13 and S14. That is, the width of the fourth light-emitting segment S14 may be greater than or equal to '0'.
  • the light transmitting electrode layer 130B may include only the first and fourth light transmitting segments S11 and S14.
  • the first light transmitting segment S11 of the light transmitting electrode layer 130B shown in FIG. 3 is disposed between the reflective layer 150B and the light emitting structure 120.
  • the first light transmitting segment S11 and the passivation layer 140 may be disposed in contact with each other on the light emitting structure 120. That is, the side of the first light-emitting segment S11 and the side of the passivation layer 140 may be disposed in contact with each other on the light emitting structure 120.
  • the fourth light-emitting segment S14 extends from the first light-emitting segment S11 in a direction crossing the thickness direction of the light emitting structure 120, for example, in a horizontal direction perpendicular to the thickness direction of the light emitting structure 120.
  • the capping layer 160B may be disposed between the light emitting structure 120.
  • the reflective layers 150A and 150B may cross the thickness direction of the light emitting structure 120 from the top of the light emitting electrode layers 130A and 130B to the top of the passivation layer 140, for example, the thickness of the light emitting structure 120. It may be arranged in a horizontal direction perpendicular to the direction. As described above, according to the exemplary embodiment, the reflective layers 150A and 150B may be extended and disposed on the passivation layer 140 as well as on the transparent electrode layers 130A and 130B.
  • the first width W1 in the horizontal direction of the reflective layer 150A may be smaller than the second width W2 in the horizontal direction of the transmissive electrode layer 130A.
  • the first width W1 of the reflective layer 150B may be larger than the second width W2 of the light transmitting electrode layer 130B.
  • Each of the first and second widths W1 and W2 is a value determined according to the overall size of the light emitting device packages 100A and 100B, and embodiments are limited to specific values of the first and second widths W1 and W2.
  • the reflective layers 150A and 150B may include first and second reflective segments S21 and S22.
  • the first reflective segment S21 may overlap the light emitting structure 120, the light emitting electrode layers 130A and 130B, and the conductive capping layers 160A and 160B in the thickness direction of the light emitting structure 120.
  • the first reflective segment S21 may overlap the first transparent segment S11 of the transparent electrode layers 130A and 130B in the thickness direction.
  • the second reflective segment S22 extends in the horizontal direction from the first reflective segment S21 as illustrated in FIG. 2, such that the light emitting structure 120, the passivation layer 140, and the transparent electrode layer ( 130A) and the conductive capping layer 160A may overlap each other in the thickness direction.
  • the second reflective segment S22 may overlap the second transparent segment S12 of the transparent electrode layer 130A in the thickness direction of the light emitting structure 120.
  • the second reflective segment S22 illustrated in FIG. 3 does not overlap the transmissive electrode layer 130B in the thickness direction of the light emitting structure 120. That is, the second reflective segment S22 illustrated in FIG. 3 may overlap the conductive capping layer 160B, the passivation layer 140, and the light emitting structure 120 in the thickness direction.
  • the reflective layers 150A and 150B may be made of any material capable of reflecting light emitted from the active layer 124.
  • the reflective layers 150A, 150B may comprise Ag, Al, Ru, Rh, Pt, Pd and optional alloys thereof.
  • the passivation layer 140 is disposed from the second conductive semiconductor layer 126 to the first conductive semiconductor layer 122 exposed by mesa etching while surrounding the sidewall of the light emitting structure 120. Can be. Therefore, the first electrode 170 and the light emitting structure 120 may be electrically insulated from each other by the passivation layer 140.
  • the passivation layer 140 is also disposed between the transparent electrode layer 130A and the light emitting structure 120, and is disposed below the conductive capping layer 160A.
  • the passivation layer 140 may be disposed between the reflective layer 150B and the light emitting structure 120, and may be disposed under the conductive capping layer 160A.
  • the passivation layer 140 is not disposed under the light transmitting electrode layer 130B.
  • the conductive capping layers 160A and 160B may be disposed on the reflective layers 150A and 150B.
  • the conductive capping layers 160A and 160B may be disposed to surround upper and side portions of the reflective layers 150A and 150B.
  • the conductive capping layers 160A and 160B may be disposed to surround sides of the translucent electrode layers 130A and 130B on which the reflective layers 150A and 150B are disposed.
  • the first-first distance d11 from the left end of the conductive capping layers 160A and 160B to the sidewall of the light emitting structure 120 is smaller, the light transmitting electrode layers 130A and 130B and the reflective layer are formed on the light emitting structure 120.
  • 150A and 150B may be disposed more widely.
  • a process defect may occur when the first-first distance d11 is smaller than 5 ⁇ m. That is, when considering the process margin, the minimum value of the 1-1st distance d11 may be 5 ⁇ m.
  • the value of the second width W2 when the first-first distance d11 is larger than 10 ⁇ m, the thickness of the conductive capping layers 160A and 160B becomes thin, so that the role of capping is not properly performed. Migration of metals such as (Ag) can occur.
  • the first-first distance d11 may be 5 ⁇ m to 10 ⁇ m, the embodiment is not limited thereto.
  • the first electrode 170 may be disposed on the first conductive semiconductor layer 122 exposed by mesa etching, and may be electrically connected to the first conductive semiconductor layer 122. That is, by mesa etching part of the second conductive semiconductor layer 126, the active layer 124, and the first conductive semiconductor layer 122, the second conductive semiconductor layer 126 and the active layer 124 penetrate through the substrate.
  • the first through hole TH1 exposing the first conductive semiconductor layer 122 is formed. In this case, the first electrode 170 is formed on the first conductive semiconductor layer 122 exposed through the first through hole TH1.
  • the first through hole TH1 covered by the first pad 192 and the insulating layer 180 is indicated by a dotted line, and the second through hole covered by the second pad 194. (TH2) is indicated by a dotted line.
  • the first electrode 170 and the first through hole TH1 are identified and identified in FIG. 1.
  • the first through hole TH1 has a shape as shown in FIGS. 5A and 6B to be described later. 1, the number of first through holes TH1 is illustrated as six, but the embodiment is not limited thereto. That is, the number of first through holes TH1 may be more or less than six.
  • the conductive capping layers 160A and 160B may include the same material as the first electrode 170. As will be described later, the first electrode 170 and the conductive capping layers 160A and 160B may be simultaneously formed.
  • the first electrode 170 may not include a separate ohmic layer (not shown) by performing an ohmic role including a material in ohmic contact, and a separate ohmic layer may be disposed on the first electrode 170. Or may be disposed below.
  • the active layer 124 when the light emitting device packages 100, 100A, and 100B illustrated in FIGS. 1, 2, and 3 are implemented in a flip chip bonding structure as illustrated in FIG.
  • the emitted light may be emitted through the first electrode 170 as well as the first conductive semiconductor layer 122 and the upper substrate 110.
  • the first electrode 170 as well as the first conductive semiconductor layer 122 and the upper substrate 110 may be made of a material having light transmittance.
  • the second conductivity-type semiconductor layer 126 may be made of a material having a light transmissive or non-transparent or a material having a reflective property, but the embodiment may not be limited to a specific material.
  • each of the first electrode 170 and the conductive capping layers 160A and 160B may reflect or transmit the light emitted from the active layer 124 without absorbing the first and second conductive semiconductor layers.
  • 122, 126 may be formed of any material that can be grown in good quality.
  • each of the first electrode 170 and the conductive capping layers 160A and 160B may be formed of metal, and Cr, Cu, Ti, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg It may include at least one of, Zn, Pt, Au or Hf.
  • each of the conductive capping layers 160A and 160B and the first electrode 170 may be formed of a plurality of layers.
  • the conductive capping layers 160A and 160B may have a structure in which an adhesive layer (not shown), a barrier layer (not shown), and a bonding layer (not shown) are sequentially stacked.
  • the adhesive layer may include a material in ohmic contact with the reflective layer 150A and the transparent electrode layer 130A.
  • the adhesive layer may be formed of at least one material of Cr, Rd, and Ti, and may be formed in a single layer or a multilayer structure.
  • the barrier layer is disposed on the adhesive layer, and may be formed of a material including at least one of Ni, Cr, Ti, and Pt, in a single layer or a multilayer.
  • the barrier layer may be made of an alloy of Cr and Pt.
  • a reflective layer made of Ag or the like may be interposed between the barrier layer and the adhesive layer, it may be omitted.
  • the bonding layer is disposed on the barrier layer and may include Au.
  • each of the conductive capping layers 160A and 160B and the first electrode 170 may be sequentially Cr / Al / in a direction facing the first and second pads 192 and 194 from the light emitting structure 120.
  • Ni / Cu / Ni / Ti may be implemented in a stacked form, or Ti / Al may be implemented in a stacked form.
  • the third width W3 of the conductive capping layers 160A and 160B may be greater than the first width W1 of the reflective layers 150A and 150B or the second width W2 of the light emitting electrode layers 130A and 130B. have.
  • the minimum value of each of the first-first and first-second distances d11 and d12 may be 5 ⁇ m.
  • the maximum value of the third width W3 may be determined according to the chip sizes of the light emitting device packages 100A and 100B within a range satisfying the minimum values of the first-first distance d11 and the first-second distance d12. Can be.
  • the conductive capping layers 160A and 160B may not serve as capping. Therefore, the minimum value of each of the first to third and first to fourth distances d13 and d14 may be 5 ⁇ m.
  • the minimum value of the third width W3 may be determined according to the chip sizes of the light emitting device packages 100A and 100B within a range satisfying the minimum values of the first to third distances d13 and the first to fourth distances d14. have.
  • the insulating layer 180 is disposed between the conductive capping layers 160A and 160B and the first pad 192 to electrically isolate the 160A, 160B and 192 from each other.
  • the insulating layer 180 may be disposed between the second pad 194 and the first electrode 170 to electrically separate them 194 and 170.
  • the conductive capping layers 160A and 160B may serve as a second electrode.
  • the insulating layer 180 may be implemented as a distributed Bragg reflector (DBR).
  • DBR distributed Bragg reflector
  • the reflective layers 150A and 150B not only the reflective layers 150A and 150B but also the insulating layer 180 have a reflective function, as shown in FIG. 4 to be described later, when the light emitting device packages 100, 100A and 100B have a flip bonding structure. Since the light emitted from the active layer 124 and then directed to the first and second lead frames 212 and 214 may be more reflected, the light emitting capability of the light emitting device packages 100, 100A, and 100B may be improved.
  • DBR distributed Bragg reflector
  • the first pad 192 may be electrically connected to the first electrode 170 through the insulating layer 180.
  • the second pad 194 may be electrically connected to the conductive capping layers 160A and 160B through the insulating layer 180.
  • Each of the first and second pads 192 and 194 may include a metal material having electrical conductivity.
  • the first and second pads 192 and 194 may be made of a material that is the same as or different from that of each of the first electrode 170 and the conductive capping layers 160A and 160B. It may include.
  • FIG 4 is a cross-sectional view of a light emitting device package 200 having a flip chip bonding structure.
  • the light emitting device package 200 shown in FIG. 4 may include the light emitting device package 100A, the first and second lead frames 212 and 214, the insulating part 220, and the first and second solder parts shown in FIG. 2. 232 and 234, the molding member 240 and the package body 250 may be further included. Since the light emitting device package 100A included in the light emitting device package 200 illustrated in FIG. 4 is the same as that of FIG. 2, a redundant description thereof will be omitted.
  • the light emitting device package 200 illustrated in FIG. 4 is illustrated as including the light emitting device package 100A illustrated in FIG. 2, the embodiment is not limited thereto. According to another embodiment, the light emitting device package 200 shown in FIG. 4 may include the light emitting device package 100B shown in FIG. 3 instead of the light emitting device package 100A shown in FIG. 2.
  • the light emitting device package 100A illustrated in FIG. 2 may be disposed in the cavity C.
  • the cavity C may be defined by the first and second lead frames 212 and 214 and the package body 250. That is, the cavity C may be defined by the inner surface of the package body 250 and the upper surfaces of the first and second lead frames 212 and 214.
  • the embodiment is not limited thereto.
  • the cavity C may be formed using only the package body 250.
  • a barrier wall (not shown) may be disposed on the package body 250 having a flat upper surface, and a cavity may be defined by the barrier and the upper surface of the package body 250.
  • the package body 250 may be implemented with an epoxy molding compound (EMC), but the embodiment is not limited to the material of the package body 250.
  • EMC epoxy molding compound
  • the first solder portion 232 is disposed between the first pad 192 and the first lead frame 212 to electrically connect them 192 and 212, and the second solder portion 234 is the second pad. Disposed between 194 and second lead frame 214 to electrically connect them 194, 214.
  • Each of the first and second solder portions 232 and 234 may be a solder paste or a solder ball, and may be implemented by including a material such as Sn. 2 is not limited to a specific material of the solder portions 232 and 234.
  • the first and second solder parts 232 and 234 described above may pass the first and second conductive semiconductor layers 122 and 126 to the first and second lead frames through the first and second pads 192 and 194. Electrically connected to 212 and 214, respectively, eliminates the need for wires. However, according to another exemplary embodiment, the first and second conductive semiconductor layers 122 and 126 may be connected to the first and second lead frames 212 and 214 using wires, respectively.
  • first solder part 232 and the second solder part 234 may be omitted.
  • the first pad 192 may serve as the first solder part 232
  • the second pad 194 may serve as the second solder part 234.
  • the first pad 192 is directly connected to the first lead frame 212
  • the second pad 194 is the second lead frame. 214 may be directly connected.
  • the first and second lead frames 212 and 214 may be disposed to be electrically spaced apart from each other.
  • Each of the first and second lead frames 212 and 214 may be made of a conductive material, for example, metal, and the embodiment is not limited to the type of material of each of the first and second lead frames 212 and 214. .
  • the first and second lead frames 212 and 214 may be part of the package body 250. Even in this case, the package bodies 250 forming the first and second lead frames 212 and 214 may be electrically separated from each other by the insulator 220.
  • the insulation unit 220 is disposed between the first and second lead frames 212 and 214 to electrically insulate the first and second lead frames 212 and 214.
  • Each of the passivation layer 140, the insulating layer 180, and the insulating portion 220 may include at least one of SiO 2 , TiO 2 , ZrO 2 , Si 3 N 4 , Al 2 O 3 , or MgF 2 .
  • the embodiment is not limited to the materials of the passivation layer 140, the insulating layer 180, and the insulating portion 220.
  • the molding member 240 may be disposed to surround the light emitting structure 120 and the first and second solder portions 232 and 234 so as to surround and protect the light emitting structure 120.
  • the molding member 240 may be formed of, for example, silicon (Si), and may include a phosphor to change the wavelength of light emitted from the light emitting device package 100A.
  • the phosphor may include a fluorescent material that is any one of wavelength conversion means of YAG, TAG, Silicate, Sulfide, or Nitride, which can convert the light generated from the light emitting device package 100A into white light. Examples are not limited to the type of phosphor.
  • YAG and TAG fluorescent materials can be selected from (Y, Tb, Lu, Sc, La, Gd, Sm) 3 (Al, Ga, In, Si, Fe) 5 (O, S) 12: Ce, Silicate fluorescent material may be selected from (Sr, Ba, Ca, Mg) 2 SiO 4: (Eu, F, Cl).
  • the sulfide-based fluorescent material can be selected from (Ca, Sr) S: Eu, (Sr, Ca, Ba) (Al, Ga) 2S4: Eu, and the Nitride-based fluorescent material is (Sr, Ca, Si, Al , O) N: Eu (e.g., CaAlSiN4: Eu ⁇ -SiAlON: Eu) or Ca- ⁇ SiAlON: Eu based (Cax, My) (Si, Al) 12 (O, N) 16, where M is Eu, Tb At least one of Yb and Er, and 0.05 ⁇ (x + y) ⁇ 0.3, 0.02 ⁇ x ⁇ 0.27 and 0.03 ⁇ y ⁇ 0.3, and may be selected from phosphor components.
  • a nitride phosphor containing N (eg, CaAlSiN 3: Eu) may be used.
  • the nitride-based red phosphor is more reliable than the sulfide-based phosphor in the external environment such as heat and water, and has a lower risk of discoloration.
  • the light emitting device package 100A illustrated in FIG. 2 may be manufactured by a method different from those shown in FIGS. 5A to 5F and 6A to 6G, of course.
  • the light emitting device package 100B illustrated in FIG. 3 may be manufactured by modifying the method illustrated in FIGS. 5A to 5F and 6A to 6G.
  • the light emitting electrode layer 130A in the light emitting device package 100A illustrated in FIG. 2 will be described as not including the fourth light transmitting segment S14.
  • FIGS. 6A to 6G illustrate a method of manufacturing the light emitting device package 100A illustrated in FIG. 2.
  • Process sectional drawing for demonstrating is shown.
  • the light emitting structure 120 is formed on the substrate 110. That is, the light emitting structure 120 is formed by sequentially stacking the first conductive semiconductor layer 122, the active layer 124, and the second conductive semiconductor layer 126 on the substrate 110.
  • the first conductivity-type semiconductor layer 122 may be formed of a compound semiconductor such as a group III-V or group II-VI doped with the first conductivity type dopant.
  • the first conductivity-type semiconductor layer 122 is an n-type semiconductor layer
  • the first conductivity-type dopant may be an n-type dopant and may include Si, Ge, Sn, Se, Te, but is not limited thereto.
  • the first conductivity type semiconductor layer 122 has a composition formula of Al x In y Ga (1-xy) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1). It can be formed by a semiconductor material.
  • the first conductive semiconductor layer 122 may be formed of any one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP.
  • the active layer 124 may include at least one of a single well structure, a multi well structure, a single quantum well structure, a multi quantum well structure (MQW), a quantum-wire structure, or a quantum dot structure. It can be formed as one.
  • a single well structure a multi well structure, a single quantum well structure, a multi quantum well structure (MQW), a quantum-wire structure, or a quantum dot structure. It can be formed as one.
  • the well layer / barrier layer of the active layer 124 may be formed of one or more pair structures of InGaN / GaN, InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs (InGaAs) / AlGaAs, GaP (InGaP) / AlGaP.
  • the well layer may be formed of a material having a band gap energy lower than the band gap energy of the barrier layer.
  • a conductive clad layer may be formed on or under the active layer 124.
  • the conductive clad layer may be formed of a semiconductor having a higher band gap energy than the band gap energy of the barrier layer of the active layer 124.
  • the conductive cladding layer may be formed of GaN, AlGaN, InAlGaN, or a superlattice structure.
  • the conductive clad layer may be doped with n-type or p-type.
  • the second conductivity-type semiconductor layer 126 may be formed of a semiconductor compound, and may be implemented as a compound semiconductor such as a III-V group or a II-VI group.
  • the second conductivity-type semiconductor layer 126 is a semiconductor material having a composition formula of In x Al y Ga (1-xy) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1). It can be formed by.
  • the second conductive semiconductor layer 126 may be doped with a second conductive dopant.
  • the second conductivity type dopant may include Mg, Zn, Ca, Sr, Ba, or the like as a p type dopant.
  • a portion of the second conductive semiconductor layer 126, the active layer 124, and the first conductive semiconductor layer 122 may be mesa-etched to form the first conductive semiconductor layer 122.
  • the first through hole TH1 exposing the first through hole TH1 is formed. As illustrated in FIG. 5A, the first through hole TH1 has a circular planar shape and a 1-1 through hole TH11 exposing the first conductive semiconductor layer 122-1 and an elongated stripe.
  • the first conductive semiconductor layer 122-1 may expose the first through hole TH12 in a planar shape.
  • the passivation layer 140 is formed to the top of 1).
  • the passivation layer 140 may include at least one of SiO 2 , TiO 2 , ZrO 2 , Si 3 N 4 , Al 2 O 3 , or MgF 2 , but embodiments are not limited to the material of the passivation layer 140. Do not.
  • the passivation layer 140 may be formed in the form of a distributed Bragg reflective layer.
  • the light transmitting electrode layer 130A is formed from the top of the second conductivity-type semiconductor layer 126 to the top of the passivation layer 140.
  • the transparent electrode layer 130A may be a transparent conductive oxide film (TCO).
  • TCO transparent conductive oxide film
  • the light emitting electrode layer 130A may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IZO), indium gallium zinc oxide (IGZO), or IGTO (IGTO).
  • ITO indium gallium tin oxide
  • AZO aluminum zinc oxide
  • ATO antimony tin oxide
  • GZO gallium zinc oxide
  • the reflective layer 150A is formed on the light transmitting electrode layer 130A.
  • the reflective layer 150A may be formed on the first light transmitting segment S11 and the second light transmitting segment S12 of the light transmitting electrode layer 130A.
  • the reflective layer 150A may be formed of a reflective material, for example, Ag, Al, Ru, Rh, Pt, Pd, and an optional alloy thereof.
  • the conductive capping layer 160A is formed to surround the reflective layer 150A and the first electrode 170 is formed at the same time.
  • the conductive capping layer 160A and the first electrode 170 may be formed of the same material.
  • Each of the first electrode 170 and the conductive capping layer 160A may be formed of a metal, and may include Cr, Cu, Ti, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au , Hf and optional combinations thereof.
  • each of the conductive capping layer 160A and the first electrode 170 may be formed of a plurality of layers.
  • each of the conductive capping layer 160A and the first electrode 170 may be implemented in the form of Cr / Al / Ni / Cu / Ni / Ti from below or in the form of Ti / Al. .
  • the first electrode 170 and the conductive capping layer 160A are simultaneously formed by the same material, a separate process for forming the conductive capping layer 160A is not required. Do not.
  • the insulating layer 180 may be formed of at least one of SiO 2 , TiO 2 , ZrO 2 , Si 3 N 4 , Al 2 O 3 , or MgF 2 , but the embodiment is not limited to the material of the insulating layer 180. .
  • a cross-sectional view excluding the first and second pads 192 and 194 in the cross-sectional view shown in FIG. 2 corresponds to a cross-sectional view taken along the line II ′ shown in FIG. 5F.
  • FIGS. 7A and 7B show a plan view of a light emitting device package according to a comparative example
  • FIG. 8 shows a cross-sectional view taken along the line II-II 'shown in FIGS. 7A and 7B.
  • the light emitting device package according to the comparative example includes a substrate 10, a light emitting structure 20, an ITO 30, a metal reflection layer 40, and an n-type electrode 50. do.
  • the light emitting structure 20 is composed of an n-type semiconductor layer 22, a light emitting layer 24, and a p-type semiconductor layer 26.
  • the light emitting device package according to the comparative example illustrated in FIGS. 7A, 7B and 8 does not include the conductive capping layers 160A and 160B illustrated in FIGS. 2 and 3.
  • the constituent material of the solder to be connected to the metal reflective layer 40 is diffused to the metal reflective layer 40 (300, 302), so that the reflective function of the metal reflective layer 40 is weakened, so that the light emitting device package according to the comparative example The amount of light can be reduced.
  • the constituent material of the second solder portion 234 may be prevented from being diffused into the reflective layers 150A and 150B. That is, the above-described barrier layer of the conductive capping layers 160A and 160B may prevent the constituent material of the second solder portion 234 from diffusing to the reflective layers 150A and 150B. As described above, the barrier layers of the conductive capping layers 160A and 160B serve as diffusion barrier layers to prevent defects, and thus the reduction in the amount of light can be prevented by reducing the reflection function of the reflective layers 150A and 150B. .
  • the width of the reflective layer 40 should be smaller than the width of the ITO 30. That is, referring to FIG. 8, the third distance d3 from the left end of the reflective layer 40 to the left end of the ITO 30 should be 20 ⁇ m, and the ITO 30 from the right end of the reflective layer 40. The fourth distance d4 to the right front end of the c) should also be maintained at 20 ⁇ m.
  • the reflective layers 150A and 150B are disposed on the entire surface of the transmissive electrode layers 130A and 130B.
  • the deposition area of the reflective layers 150A and 150B can be widened.
  • the second distance d2 shown in FIGS. 2 and 3 is smaller than the third distance d3 shown in FIG. 8.
  • the second distance d2 may be 0 ⁇ m.
  • the second distance d2 when the second distance d2 is larger than 10 ⁇ m, the areas of the reflective layers 150A and 150B may be reduced to cause light loss. Therefore, the second distance d2 may be 0 ⁇ m to 10 ⁇ m, but the embodiment is not limited thereto.
  • the reflective layer 150A extends to the top of the transmissive electrode layer 130A disposed on the passivation layer 140, or as shown in FIG. 3, the reflective layer 150B is formed of the transmissive electrode layer ( 130B) and over the passivation layer 140, the deposition area of the reflective layers 150A, 150B can be further widened. That is, the fourth distance d4 shown in FIG. 8 may be reduced to 0 ⁇ m.
  • the conductive capping layers 160A and 160B are disposed to surround the reflective layers 150A and 150B, the migration, agglomeration or peeling of the reflective layers 150A and 150B may be solved.
  • first electrode 170 and the conductive capping layers 160A and 160B are simultaneously formed, a separate process for forming the conductive capping layers 160A and 160B is omitted, thereby simplifying the manufacturing process. Production costs can be reduced.
  • a plurality of light emitting device packages according to the embodiment may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, or the like, which is an optical member, may be disposed on an optical path of the light emitting device package.
  • the light emitting device package, the substrate, and the optical member may function as a backlight unit.
  • the display device may include a display device, an indicator device, and a lighting device including a light emitting device package according to an exemplary embodiment.
  • the display device may include a bottom cover, a reflector disposed on the bottom cover, a light emitting module for emitting light, a light guide plate disposed in front of the reflector, and guiding light emitted from the light emitting module to the front, and in front of the light guide plate.
  • An optical sheet including prism sheets disposed, a display panel disposed in front of the optical sheet, an image signal output circuit connected to the display panel and supplying an image signal to the display panel, and a color filter disposed in front of the display panel. It may include.
  • the bottom cover, the reflector, the light emitting module, the light guide plate, and the optical sheet may form a backlight unit.
  • the lighting apparatus includes a light source module including a substrate and a light emitting device package according to an embodiment, a heat sink for dissipating heat from the light source module, and a power supply unit for processing or converting an electrical signal provided from the outside and providing the light source module to the light source module.
  • a light source module including a substrate and a light emitting device package according to an embodiment, a heat sink for dissipating heat from the light source module, and a power supply unit for processing or converting an electrical signal provided from the outside and providing the light source module to the light source module.
  • the lighting device may include a lamp, a head lamp, or a street lamp.
  • the head lamp includes a light emitting module including light emitting device packages disposed on a substrate, a reflector for reflecting light emitted from the light emitting module in a predetermined direction, for example, a lens for refracting the light reflected by the reflector forward. And a shade for blocking or reflecting a part of the light reflected by the reflector toward the lens to achieve a light distribution pattern desired by the designer.
  • the light emitting device package according to the embodiment may be used in a display device, an indicator device, and a lighting device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예의 발광 소자 패키지는 제1 및 제2 도전형 반도체층과 제1 및 제2 도전형 반도체층 사이에 배치된 활성층을 포함하는 발광 구조물과, 제2 도전형 반도체층 위에 배치된 투광 전극층과, 제2 도전형 반도체층과 메사 노출된 제1 도전형 반도체층 위에 배치된 패시베이션층과, 투광 전극층의 상부로부터 패시베이션층의 상부까지 발광 구조물의 두께 방향과 수직한 수평 방향으로 배치된 반사층 및 반사층 위에 배치된 도전형 캡핑층을 포함한다.

Description

발광 소자 패키지
실시 예는 발광 소자 패키지에 관한 것이다.
발광 다이오드(LED:Light Emitting Diode)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적 및 화학적 특성으로 인해 발광 다이오드(LED:Light Emitting Diode) 또는 레이저 다이오드(LD:Laser Diode) 등의 발광 소자의 핵심 소재로 각광을 받고 있다.
이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명과 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다. 이러한 발광 다이오드를 포함하는 기존의 발광 소자 패키지의 신뢰성을 개선시키기 위한 다각도의 연구가 진행되고 있다.
실시 예는 개선된 신뢰성을 갖는 발광 소자 패키지를 제공한다.
실시 예의 발광 소자 패키지는, 제1 및 제2 도전형 반도체층과 상기 제1 및 제2 도전형 반도체층 사이에 배치된 활성층을 포함하는 발광 구조물; 상기 제2 도전형 반도체층 위에 배치된 투광 전극층; 상기 제2 도전형 반도체층과 메사 노출된 상기 제1 도전형 반도체층 위에 배치된 패시베이션층; 상기 투광 전극층의 상부로부터 상기 패시베이션층의 상부까지 상기 발광 구조물의 두께 방향과 수직한 수평 방향으로 배치된 반사층; 및 상기 반사층 위에 배치된 도전형 캡핑층을 포함할 수 있다.
예를 들어, 상기 발광 소자 패키지는 상기 메사 식각에 의해 노출된 제1 도전형 반도체층 위에 배치된 제1 전극을 더 포함하고, 상기 패시베이션층은 상기 발광 구조물의 측부와 상기 제1 전극을 전기적으로 이격시키고, 상기 도전형 캡핑층은 상기 제1 전극과 동일한 물질을 포함할 수 있다.
예를 들어, 상기 도전형 캡핑층 및 상기 제1 전극 각각은 Cr, Al, Ni, Cu 또는 Ti 중 적어도 하나를 포함할 수 있다. 예를 들어, 상기 도전형 캡핑층 및 상기 제1 전극 각각은 Cr/Al/Ni/Cu/Ni/Ti 또는 Ti/Al을 포함할 수 있다. 예를 들어, 상기 도전형 캡핑층의 상기 수평 방향으로의 폭은 상기 투광 전극층의 상기 수평 방향으로의 폭보다 클 수 있다. 예를 들어, 상기 반사층의 상기 수평 방향으로의 폭은 상기 투광 전극층의 상기 수평 방향으로의 폭보다 클 수 있다. 예를 들어, 상기 도전형 캡핑층은 상기 반사층의 상부와 측부를 감싸며 배치될 수 있다. 상기 도전형 캡핍층은 상기 반사층이 배치된 상기 투광 전극층의 측부를 감싸며 배치될 수 있다.
예를 들어, 상기 반사층은 상기 발광 구조물, 상기 투광 전극층 및 상기 도전형 캡핑층과 상기 두께 방향으로 중첩된 제1 반사 세그먼트; 및 상기 제1 반사 세그먼트로부터 상기 수평 방향으로 연장되어, 상기 발광 구조물, 상기 도전형 캡핑층 및 상기 패시베이션층과 상기 두께 방향으로 중첩되는 제2 반사 세그먼트를 포함할 수 있다.
예를 들어, 상기 제2 반사 세그먼트는 상기 투광 전극층과 상기 두께 방향으로 더 중첩될 수 있다.
예를 들어, 상기 투광 전극층은 상기 반사층과 상기 발광 구조물 사이에 배치된 제1 투광 세그먼트를 포함할 수 있다. 상기 제1 투광 세그먼트는 상기 수평 방향으로 상기 패시베이션층과 접하여 배치될 수 있다. 상기 투광 전극층은 상기 제1 투광 세그먼트로부터 상기 수평 방향으로 연장되어, 상기 반사층과 상기 패시베이션층 사이에 배치된 제2 투광 세그먼트를 더 포함할 수 있다. 상기 투광 전극층은 상기 제2 투광 세그먼트로부터 상기 수평 방향으로 연장되어, 상기 도전형 캡핑층과 상기 패시베이션층 사이에 배치된 제3 투광 세그먼트를 더 포함할 수 있다. 상기 투광 전극층은 상기 제1 투광 세그먼트로부터 상기 수평 방향으로 연장되어, 상기 도전형 캡핑층과 상기 발광 구조물 사이에 배치된 제4 투광 세그먼트를 더 포함할 수 있다. 상기 반사층은 상기 제4 투광 세그먼트 위에 배치될 수 있다.
예를 들어, 상기 발광 소자 패키지는 상기 도전형 캡핑층과 상기 제1 전극 사이에 배치되는 절연층; 상기 절연층을 관통하여 상기 제1 전극에 연결되는 제1 패드; 및 상기 제1 패드와 이격되고 상기 절연층을 관통하여 상기 도전형 캡핑층에 연결되는 제2 패드를 더 포함할 수 있다.
예를 들어, 상기 발광 소자 패키지는 상기 제1 패드에 연결된 제1 솔더부; 및 상기 제2 패드에 연결된 제2 솔더부를 더 포함할 수 있다.
예를 들어, 상기 발광 소자 패키지는 서로 전기적으로 이격된 제1 및 제2 리드 프레임; 및 상기 제1 및 제2 리드 프레임 사이에 배치되는 절연부를 포함하고, 상기 제1 솔더부는 상기 제1 리드 프레임과 상기 제1 패드 사이에 배치되고, 상기 제2 솔더부는 상기 제2 리드 프레임과 상기 제2 패드 사이에 배치될 수 있다.
예를 들어, 상기 발광 소자 패키지는 상기 발광 구조물을 감싸도록 배치된 몰딩 부재를 더 포함할 수 있다.
실시 예에 따른 발광 소자 패키지는 도전형 캡핑층에 의해 반사층을 감싸므로 투광 전극층의 전면에 반사층을 증착할 수 있어 반사층의 증착 면적을 넓힐 수 있고, 반사층의 마이그레이션이나 덩어리짐이나 박리 문제를 해결할 수 있으며, 제1 및 제2 솔더부를 형성하는 물질이 반사층으로 확산될 염려를 해소할 수 있다.
도 1은 실시 예에 의한 발광 소자 패키지의 평면도를 나타낸다.
도 2는 도 1에 도시된 발광 소자 패키지의 I-I'선을 따라 절취한 일 실시 예에 의한 단면도를 나타낸다.
도 3은 도 1에 도시된 발광 소자 패키지를 I-I'선을 따라 절취한 다른 실시 예에 의한 단면도를 나타낸다.
도 4는 플립 칩 본딩 구조를 갖는 발광 소자 패키지의 단면도를 나타낸다.
도 5a 내지 도 5f는 도 2에 도시된 발광 소자 패키지의 제조 방법을 설명하기 위한 공정 평면도를 나타낸다.
도 6a 내지 도 6g는 도 2에 도시된 발광 소자 패키지의 제조 방법을 설명하기 위한 공정 단면도를 나타낸다.
도 7a 및 도 7b는 비교 례에 의한 발광 소자 패키지의 평면도를 나타낸다.
도 8은 도 7a 및 도 7b에 도시된 Ⅱ-Ⅱ' 선을 따라 절개한 단면도를 나타낸다.
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
본 실시 예의 설명에 있어서, 각 구성요소(element)의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 구성요소(element)가 서로 직접(directly)접촉되거나 하나 이상의 다른 구성요소(element)가 상기 두 구성요소(element) 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다.
또한 "상(위)" 또는 "하(아래)(on or under)"로 표현되는 경우 하나의 구성요소(element)를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 "제1" 및 "제2," "상/상부/위" 및 "하/하부/아래" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서 이용될 수도 있다.
도 1은 실시 예에 의한 발광 소자 패키지(100)의 평면도를 나타내고, 도 2는 도 1에 도시된 발광 소자 패키지(100)의 I-I'선을 따라 절취한 일 실시 예(100A)에 의한 단면도를 나타낸다.
도 1에 도시된 발광 소자 패키지(100)는 도 2에 도시된 바와 다른 단면 형상을 가질 수 있고, 도 2에 도시된 발광 소자 패키지(100A)는 도 1에 도시된 바와 다른 평면 형상을 가질 수 있다.
도 1 및 도 2를 참조하면, 실시 예에 의한 발광 소자 패키지(100, 100A)는 상부 기판(110), 발광 구조물(120), 투광 전극층(130A), 패시베이션(passivation)층(140), 반사층(150A), 도전형 캡핑(capping)층(160A), 제1 전극(170), 절연층(180), 제1 및 제2 패드(192, 194)를 포함할 수 있다.
상부 기판(110) 위에 발광 구조물(120)이 배치된다. 상부 기판(110)은 도전형 물질 또는 비도전형 물질을 포함할 수 있다. 예를 들어, 상부 기판(110)은 사파이어(Al203), GaN, SiC, ZnO, GaP, InP, Ga203, GaAs 및 Si 중 적어도 하나를 포함할 수 있으나, 실시 예는 상부 기판(110)의 물질에 국한되지 않는다.
상부 기판(110)과 발광 구조물(120) 간의 열 팽창 계수(CTE:Coefficient of Thermal Expansion)의 차이 및 격자 부정합을 개선하기 위해, 이들(110, 120) 사이에 버퍼층(또는, 전이층)(미도시)이 더 배치될 수도 있다. 버퍼층은 예를 들어 Al, In, N 및 Ga로 구성되는 군으로부터 선택되는 적어도 하나의 물질을 포함할 수 있으나, 이에 국한되지 않는다. 또한, 버퍼층은 단층 또는 다층 구조를 가질 수도 있다.
이하, 발광 소자 패키지(100, 100A)가 상부 기판(110)을 포함하는 것으로 가정하여 설명하지만, 경우에 따라 상부 기판(110)은 생략될 수도 있다.
발광 구조물(120)은 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함할 수 있다. 상부 기판(110)으로부터 제1 및 제2 패드(192, 194)를 바라보는 방향으로 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)이 순차적으로 적층되어 배치될 수 있다.
제1 도전형 반도체층(122)은 상부 기판(110) 위에 배치될 수 있다. 제1 도전형 반도체층(122)은 제1 도전형 도펀트가 도핑된 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 제1 도전형 반도체층(122)이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
예를 들어, 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상을 포함할 수 있다.
활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이에 배치될 수 있다. 활성층(124)은 제1 도전형 반도체층(122)을 통해서 주입되는 전자(또는, 정공)와 제2 도전형 반도체층(126)을 통해서 주입되는 정공(또는, 전자)이 서로 만나서, 활성층(124)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. 활성층(124)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW:Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드갭 에너지보다 낮은 밴드갭 에너지를 갖는 물질로 형성될 수 있다.
활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(124)의 장벽층의 밴드갭 에너지보다 더 높은 밴드갭 에너지를 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
실시 예에 의하면, 활성층(124)은 자외선 파장 대역의 광을 방출할 수 있다. 여기서, 자외선 파장 대역이란, 100 ㎚ 내지 400 ㎚의 파장 대역을 의미한다. 특히, 활성층(124)은 100 ㎚ 내지 280 ㎚ 파장 대역의 광을 방출할 수 있다. 그러나, 실시 예는 활성층(124)에서 방출되는 광의 파장 대역에 국한되지 않는다.
제2 도전형 반도체층(126)은 활성층(124)의 상부에 배치될 수 있다. 제2 도전형 반도체층(126)은 반도체 화합물로 형성될 수 있으며, Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 예컨대, 제2 도전형 반도체층(126)은 InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제2 도전형 반도체층(126)에는 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(126)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
제1 도전형 반도체층(122)은 n형 반도체층으로, 제2 도전형 반도체층(126)은 p형 반도체층으로 구현할 수 있다. 또는, 제1 도전형 반도체층(122)은 p형 반도체층으로, 제2 도전형 반도체층(126)은 n형 반도체층으로 구현할 수도 있다.
발광 구조물(120)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
도 3은 도 1에 도시된 발광 소자 패키지(100)를 I-I'선을 따라 절취한 다른 실시 예(100B)에 의한 단면도를 나타낸다.
도 3에 도시된 발광 소자 패키지(100B)는 상부 기판(110), 발광 구조물(120), 투광 전극층(130B), 패시베이션층(140), 반사층(150B), 도전형 캡핑층(160B), 제1 전극(170), 절연층(180), 제1 및 제2 패드(192, 194)를 포함할 수 있다. 여기서, 도 3에 도시된 상부 기판(110), 발광 구조물(120), 제1 전극(170), 절연층(180), 제1 및 제2 패드(192, 194)는 도 2에 도시된 상부 기판(110), 발광 구조물(120), 제1 전극(170), 절연층(180), 제1 및 제2 패드(192, 194)에 각각 해당한다. 따라서, 도 3에 도시된 발광 소자 패키지(100B)에서 이들(110, 120, 170, 180, 192, 194)에 대한 설명은 도 2에 도시된 발광 소자 패키지(100A)에 대한 설명과 동일하므로, 이들에 대한 상세한 설명을 생략한다.
도 1에 도시된 발광 소자 패키지(100)는 도 3에 도시된 바와 다른 단면 형상을 가질 수 있고, 도 3에 도시된 발광 소자 패키지(100B)는 도 1에 도시된 바와 다른 평면 형상을 가질 수 있다.
도 2 및 도 3을 참조하면, 투광 전극층(130A, 130B)은 제2 도전형 반도체층(126) 위에 배치된다. 투광 전극층(130A, 130B)은 투명 전도성 산화막(TCO:Tranparent Conductive Oxide)일 수 있다. 예를 들어, 투광 전극층(130A, 130B)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다.
투광 전극층(130A, 130B)은 제1 내지 제4 투광 세그먼트(S11, S12, S13, S14) 중 적어도 하나를 포함할 수 있다.
일 실시 예에 의하면, 도 2에 도시된 바와 같이, 투광 전극층(130A)은 제1 내지 제4 투광 세그먼트(S11, S12, S13, S14)를 모두 포함할 수 있다.
도 2를 참조하면, 투광 전극층(130A)의 제1 투광 세그먼트(S11)는 반사층(150A)과 발광 구조물(120) 사이에 배치될 수 있다. 예를 들어, 도 2에 도시된 바와 같이 제1 투광 세그먼트(S11)는 반사층(150A)에 직접 접하고, 발광 구조물(120)에 직접 접하여 배치될 수 있다.
제2 투광 세그먼트(S12)는 제1 투광 세그먼트(S11)로부터 수평 방향으로 연장되어, 반사층(150A)과 패시베이션층(140) 사이에 배치될 수 있다. 여기서, 수평 방향이란, 발광 구조물(120)의 두께 방향과 교차하는 방향 예를 들어, 발광 구조물(120)의 두께 방향과 수직한 방향일 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 제2 투광 세그먼트(S12)는 반사층(150A)과 직접 접하고, 패시베이션층(140)과 직접 접하여 배치될 수 있다.
제3 투광 세그먼트(S13)는 제2 투광 세그먼트(S12)로부터 수평 방향으로 연장되어, 도전형 캡핑층(160A)과 패시베이션층(140) 사이에 배치될 수 있다.
도 2의 경우 도전형 캡핑층(160A)이 반사층(150A)을 감싸도록 배치되기 때문에, 제3 투광 세그먼트(S13)의 폭은 0 ㎛ 일 수 있다. 또한, 제3 투광 세그먼트(S13)의 폭이 10 ㎛보다 클 경우 반사층(150A)의 면적이 줄어들어 광 손실이 야기될 수 있다. 따라서, 제3 투광 세그먼트(S13)의 폭은 0 ㎛ 내지 10 ㎛일 수 있으나 실시 예는 이에 국한되지 않는다.
제4 투광 세그먼트(S14)는 제1 투광 세그먼트(S11)로부터 수평 방향으로 연장되어, 도전형 캡핑층(160A)과 발광 구조물(120) 사이에 배치될 수 있다.
도 2의 경우, 반사층(150A)은 제1 및 제2 투광 세그먼트(S11, S12)의 위에 배치되고, 제3 및 제4 투광 세그먼트(S13, S14)의 위에는 배치되지 않은 것으로 도시되어 있지만, 실시 예는 이에 국한되지 않는다. 즉, 반사층(150A)은 제3 또는 제4 투광 세그먼트(S13, S14) 중 적어도 한 곳 위까지도 연장되어 배치될 수 있다. 즉, 제4 투광 세그먼트(S14)의 폭은 '0' 이상일 수 있다.
다른 실시 예에 의하면, 도 3에 도시된 바와 같이 투광 전극층(130B)은 제1 및 제4 투광 세그먼트(S11, S14)만을 포함할 수 있다.
도 3에 도시된 투광 전극층(130B)의 제1 투광 세그먼트(S11)는 반사층(150B)과 발광 구조물(120) 사이에 배치된다. 이때, 발광 구조물(120) 위에서 제1 투광 세그먼트(S11)와 패시베이션층(140)은 서로 접하여 배치될 수 있다. 즉, 발광 구조물(120) 위에서 제1 투광 세그먼트(S11)의 측부와 패시베이션층(140)의 측부는 서로 접하여 배치될 수 있다.
제4 투광 세그먼트(S14)는 제1 투광 세그먼트(S11)로부터 발광 구조물(120)의 두께 방향과 교차하는 방향 예를 들어, 발광 구조물(120)의 두께 방향과 수직인 수평 방향으로 연장되어, 도전형 캡핑층(160B)과 발광 구조물(120) 사이에 배치될 수 있다.
한편, 반사층(150A, 150B)은 투광 전극층(130A, 130B)의 상부로부터 패시베이션층(140)의 상부까지 발광 구조물(120)의 두께 방향과 교차하는 방향 예를 들어, 발광 구조물(120)의 두께 방향과 수직한 수평 방향으로 배치될 수 있다. 이와 같이, 실시 예에 의하면, 반사층(150A, 150B)은 투광 전극층(130A, 130B) 위뿐만 아니라 패시베이션층(140)의 위에도 연장되어 배치될 수 있다.
또한, 도 2에 예시된 바와 같이, 반사층(150A)의 수평 방향으로의 제1 폭(W1)은 투광 전극층(130A)의 수평 방향으로의 제2 폭(W2)보다 작을 수 있다. 또는, 도 3에 예시된 바와 같이 반사층(150B)의 제1 폭(W1)은 투광 전극층(130B)의 제2 폭(W2)보다 클 수 있다. 제1 및 제2 폭(W1, W2) 각각은 발광 소자 패키지(100A, 100B)의 전체 사이즈에 따라 결정되는 값으로서, 실시 예는 제1 및 제2 폭(W1, W2)의 특정한 값에 국한되지 않는다.도 2 및 도 3을 참조하면, 반사층(150A, 150B)은 제1 및 제2 반사 세그먼트(S21, S22)를 포함할 수 있다.
제1 반사 세그먼트(S21)는 발광 구조물(120), 투광 전극층(130A, 130B) 및 도전형 캡핑층(160A, 160B)과 발광 구조물(120)의 두께 방향으로 중첩되어 배치될 수 있다. 특히, 제1 반사 세그먼트(S21)는 투광 전극층(130A, 130B)의 제1 투광 세그먼트(S11)와 두께 방향으로 중첩되어 배치될 수 있다.
일 실시 예에 의하면, 제2 반사 세그먼트(S22)는 도 2에 예시된 바와 같이 제1 반사 세그먼트(S21)로부터 수평 방향으로 연장되어, 발광 구조물(120), 패시베이션층(140), 투광 전극층(130A) 및 도전형 캡핑층(160A)과 두께 방향으로 중첩되어 배치될 수 있다. 특히, 도 2에서 제2 반사 세그먼트(S22)는 투광 전극층(130A)의 제2 투광 세그먼트(S12)와 발광 구조물(120)의 두께 방향으로 중첩되어 배치될 수 있다.
다른 실시 예에 의하면, 도 3에 예시된 제2 반사 세그먼트(S22)는 도 2에 예시된 바와 달리 투광 전극층(130B)과 발광 구조물(120)의 두께 방향으로 중첩되어 배치되지 않는다. 즉, 도 3에 도시된 제2 반사 세그먼트(S22)는 도전형 캡핑층(160B), 패시베이션층(140) 및 발광 구조물(120)과 두께 방향으로 중첩되어 배치될 수 있다.
반사층(150A, 150B)은 활성층(124)으로부터 방출되는 광을 반사시킬 수 있는 어떠한 물질로도 구현될 수 있다. 예를 들어, 반사층(150A, 150B)은 Ag, Al, Ru, Rh, Pt, Pd 및 이들의 선택적인 합금을 포함할 수 있다. 패시베이션층(140)은 제2 도전형 반도체층(126)의 위로부터 발광 구조물(120)의 측벽을 감싸면서 메사 식각(mesa etching)에 의해 노출된 제1 도전형 반도체층(122) 위까지 배치될 수 있다. 따라서, 제1 전극(170)과 발광 구조물(120)은 패시베이션층(140)에 의해 전기적으로 서로 절연될 수 있다.
도 2의 경우, 패시베이션층(140)은 투광 전극층(130A)과 발광 구조물(120)의 사이에도 배치되고, 도전형 캡핑층(160A)의 아래에도 배치된다. 또한, 도 3의 경우, 패시베이션층(140)은 반사층(150B)과 발광 구조물(120)의 사이에도 배치되고, 도전형 캡핑층(160A)의 아래에도 배치될 수 있다. 특히, 도 2와 달리, 도 3의 경우 패시베이션층(140)은 투광 전극층(130B)의 아래에 배치되지 않는다.
한편, 도전형 캡핑층(160A, 160B)은 반사층(150A, 150B) 위에 배치될 수 있다. 또한, 도 2 및 도 3에 예시된 바와 같이 도전형 캡핑층(160A, 160B)은 반사층(150A, 150B)의 상부와 측부를 감싸도록 배치될 수 있다. 도전형 캡핑층(160A, 160B)은 반사층(150A, 150B)이 배치된 투광 전극층(130A, 130B)의 측부를 감싸며 배치될 수 있다. 여기서, 도전형 캡핑층(160A, 160B)의 좌측 선단으로부터 발광 구조물(120)의 측벽까지의 제1-1 거리(d11)가 작을수록 발광 구조물(120) 위에 투광 전극층(130A, 130B)과 반사층(150A, 150B)이 더 넓게 배치될 수 있다.
예를 들어, 제1-1 거리(d11)가 5 ㎛보다 작을 경우 공정상 불량이 발생할 수 있다. 즉, 공정 마진을 고려할 때, 제1-1 거리(d11)의 최소값은 5 ㎛일 수 있다. 또한, 제2 폭(W2)의 값이 고정될 때 제1-1 거리(d11)가 10 ㎛보다 클 경우 도전형 캡핑층(160A, 160B)의 두께가 얇아져 캡핑의 역할이 제대로 이루어지지 않아 은(Ag)과 같은 금속의 마이그레이션이 발생할 수 있다. 따라서, 제1-1 거리(d11)는 5 ㎛ 내지 10 ㎛일 수 있으나, 실시 예는 이에 국한되지 않는다.
제1 전극(170)은 메사 식각에 의해 노출된 제1 도전형 반도체층(122) 위에 배치되어, 제1 도전형 반도체층(122)과 전기적으로 연결될 수 있다. 즉, 제2 도전형 반도체층(126), 활성층(124) 및 제1 도전형 반도체층(122)의 일부를 메사 식각함으로써, 제2 도전형 반도체층(126)과 활성층(124) 관통하여 제1 도전형 반도체층(122)을 노출시키는 제1 관통 홀(TH1)이 형성된다. 이때, 제1 관통 홀(TH1)을 통해 노출된 제1 도전형 반도체층(122) 위에 제1 전극(170)이 형성된다.
이해를 돕기 위해 도 1에서 제1 패드(192)와 절연층(180)에서 의해 덮여지는 제1 관통 홀(TH1)은 점선으로 표기되고, 제2 패드(194)에 의해 덮여지는 제2 관통 홀(TH2)은 점선으로 표기된다. 또한, 설명의 편의상, 도 1에서 제1 전극(170)과 제1 관통 홀(TH1)을 동일시하여 표기하였다. 그러나, 제1 관통 홀(TH1)은 후술되는 도 5a 및 도 6b에 도시된 바와 같은 형상을 갖는다. 또한, 도 1의 경우, 제1 관통 홀(TH1)의 개수는 6개인 것으로 도시되어 있지만, 실시 예는 이에 국한되지 않는다. 즉, 제1 관통 홀(TH1)의 개수는 6개보다 많거나 적을 수 있다.
실시 예에 의하면, 도전형 캡핑층(160A, 160B)은 제1 전극(170)과 동일한 물질을 포함할 수 있다. 후술되는 바와 같이, 제1 전극(170)과 도전형 캡핑층(160A, 160B)은 동시에 형성될 수 있다.
또한, 제1 전극(170)은 오믹 접촉하는 물질을 포함하여 오믹 역할을 수행함으로써 별도의 오믹층(미도시)이 배치될 필요가 없을 수도 있고, 별도의 오믹층이 제1 전극(170) 위 또는 아래에 배치될 수도 있다.
도 1, 도 2 및 도 3에 예시된 발광 소자 패키지(100, 100A, 100B)가 후술되는 도 4에 예시된 바와 같이 플립 칩 본딩(flip chip bonding) 구조로 구현될 경우, 활성층(124)에서 방출된 광은 제1 도전형 반도체층(122) 및 상부 기판(110)뿐만 아니라 제1 전극(170)을 통해 출사될 수 있다. 이를 위해, 제1 도전형 반도체층(122) 및 상부 기판(110)뿐만 아니라 제1 전극(170)은 광 투과성을 갖는 물질로 이루어질 수 있다. 이때, 제2 도전형 반도체층(126)은 광 투과성이나 비투과성을 갖는 물질 또는 반사성을 갖는 물질로 이루어질 수 있으나, 실시 예는 특정한 물질에 국한되지 않을 수 있다.
즉, 제1 전극(170)과 도전형 캡핑층(160A, 160B) 각각은 활성층(124)에서 방출된 광을 흡수하지 않고 반사시키거나 투과시킬 수 있고, 제1 및 제2 도전형 반도체층(122, 126) 상에 양질로 성장될 수 있는 어느 물질로 형성될 수 있다. 예를 들어, 제1 전극(170)과 도전형 캡핑층(160A, 160B) 각각은 금속으로 형성될 수 있으며, Cr, Cu, Ti, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 또는 Hf 중 적어도 하나를 포함할 수 있다.
또한, 도전형 캡핑층(160A, 160B) 및 제1 전극(170) 각각은 복수의 층으로 이루어질 수 있다. 예를 들어, 도전형 캡핑층(160A, 160B)은 접착층(미도시), 배리어층(미도시) 및 본딩층(미도시)이 순차적으로 적층된 구조를 가질 수 있다. 접착층은 반사층(150A) 및 투광 전극층(130A)와 오믹 접촉하는 물질을 포함할 수 있다. 예를 들어, 접착층은 Cr, Rd 및 Ti 중 적어도 하나의 재료로, 단층 또는 다층 구조로 형성될 수 있다.
배리어층은 접착층 위에 배치되며, Ni, Cr, Ti 및 Pt 중 적어도 하나를 포함하는 재료로, 단층 또는 다층으로 형성될 수 있다. 예를 들어, 배리어층은 Cr과 Pt의 합금으로 이루어질 수 있다.
또한, 배리어층과 접착층 사이에 Ag 등으로 이루어진 반사층이 개재될 수도 있지만 생략될 수도 있다. 본딩층은 배리어층의 위에 배치되며, Au을 포함할 수 있다.
예를 들어, 도전형 캡핑층(160A, 160B) 및 제1 전극(170) 각각은 발광 구조물(120)로부터 제1 및 제2 패드(192, 194)를 바라보는 방향으로 순차적으로 Cr/Al/Ni/Cu/Ni/Ti이 적층된 형태로 구현될 수도 있고, Ti/Al이 적층된 형태로 구현될 수도 있다.
또한, 도전형 캡핑층(160A, 160B)의 제3 폭(W3)은 반사층(150A, 150B)의 제1 폭(W1)이나 투광 전극층(130A, 130B)의 제2 폭(W2)보다 클 수 있다.
제1-1 거리(d11)가 5 ㎛보다 작을 경우 공정상 불량이 발생할 수 있으며, 제1-2 거리(d12)가 5 ㎛보다 작을 경우 도전형 캡핑층(160A, 160B)의 측벽과 제1 전극(170)이 접촉하여 불량이 야기될 수 있다. 따라서, 제1-1 및 제1-2 거리(d11, d12) 각각의 최소값은 5 ㎛일 수 있다. 이러한 제1-1 거리(d11) 및 제1-2 거리(d12)의 최소값을 만족하는 범위 내에서 발광 소자 패키지(100A, 100B)의 칩 사이즈에 따라 제3 폭(W3)의 최대값이 결정될 수 있다.
또한, 제1-3 거리(d13) 및 제1-4 거리(d14) 각각이 5 ㎛보다 작을 경우 도전형 캡핑층(160A, 160B)이 캡핑의 역할을 수행할 수 없다. 따라서, 제1-3 및 제1-4 거리(d13, d14) 각각의 최소값은 5 ㎛ 일 수 있다. 이러한 제1-3 거리(d13) 및 제1-4 거리(d14)의 최소값을 만족하는 범위 내에서 발광 소자 패키지(100A, 100B)의 칩 사이즈에 따라 제3 폭(W3)의 최소값이 결정될 수 있다.
또한, 절연층(180)은 도전형 캡핑층(160A, 160B)과 제1 패드(192) 사이에 배치되어, 이들(160A, 160B, 192)을 전기적으로 서로 분리시키는 역할을 한다. 또한, 절연층(180)은 제2 패드(194)와 제1 전극(170) 사이에 배치되어 이들(194, 170)을 전기적으로 서로 분리시킬 수 있다. 실시 예에 의한 발광 소자 패키지(100, 100A, 100B)의 경우 도전형 캡핑층(160A, 160B)은 제2 전극의 역할을 수행할 수 있다.
또한, 절연층(180)은 분산 브래그 반사층(DBR:Distributed Bragg Reflector)으로 구현될 수 있다. 이 경우, 반사층(150A, 150B) 뿐만 아니라 절연층(180)도 반사 기능을 함으로써, 후술되는 도 4에 도시된 바와 같이 발광 소자 패키지(100, 100A, 100B)가 플립 본딩 구조로 구현될 경우, 활성층(124)에서 방출된 후 제1 및 제2 리드 프레임(212, 214)으로 향하는 광이 더욱 많이 반사될 수 있어 발광 소자 패키지(100, 100A, 100B)의 광 방출 능력이 개선될 수 있다.
제1 패드(192)는 절연층(180)을 관통하여 제1 전극(170)에 전기적으로 연결될 수 있다. 제2 패드(194)는 절연층(180)을 관통하여 도전형 캡핑층(160A, 160B)에 전기적으로 연결될 수 있다. 제1 및 제2 패드(192, 194) 각각은 전기적 전도성을 갖는 금속 물질을 포함할 수 있으며, 제1 전극(170) 및 도전형 캡핑층(160A, 160B) 각각의 물질과 동일하거나 다른 물질을 포함할 수 있다.
도 4는 플립 칩 본딩 구조를 갖는 발광 소자 패키지(200)의 단면도를 나타낸다.
도 4에 도시된 발광 소자 패키지(200)는 도 2에 도시된 발광 소자 패키지(100A), 제1 및 제2 리드 프레임(212, 214), 절연부(220), 제1 및 제2 솔더부(232, 234), 몰딩 부재(240) 및 패키지 몸체(250)를 더 포함할 수 있다. 도 4에 도시된 발광 소자 패키지(200)에 포함되는 발광 소자 패키지(100A)는 도 2와 동일하므로 이에 대한 중복되는 설명을 생략한다.
도 4에 도시된 발광 소자 패키지(200)는 도 2에 도시된 발광 소자 패키지(100A)를 포함하는 것으로 예시되어 있지만, 실시 예는 이에 국한되지 않는다. 다른 실시 예에 의하면, 도 4에 도시된 발광 소자 패키지(200)는 도 2에 도시된 발광 소자 패키지(100A) 대신에 도 3에 도시된 발광 소자 패키지(100B)를 포함할 수도 있다.
도 4를 참조하면, 도 2에 도시된 발광 소자 패키지(100A)는 캐비티(C)에 배치될 수 있다. 여기서, 캐비티(C)는 제1 및 제2 리드 프레임(212, 214)과 패키지 몸체(250)에 의해 정의될 수 있다. 즉, 캐비티(C)는 패키지 몸체(250)의 내측면과 제1 및 제2 리드 프레임(212, 214)의 각 상부면에 의해 정의될 수 있다. 그러나, 실시 예는 이에 국한되지 않는다.
다른 실시 예에 의하면, 도 4에 예시된 바와 달리, 패키지 몸체(250)만으로 캐비티(C)를 형성할 수도 있다. 또는, 상부면이 평평한 패키지 몸체(250) 위에 격벽(barrier wall)(미도시)이 배치되고, 격벽과 패키지 몸체(250)의 상부면에 의해 캐비티가 정의될 수도 있다.
패키지 몸체(250)는 EMC(Epoxy Molding Compound) 등으로 구현될 수 있으나, 실시 예는 패키지 몸체(250)의 재질에 국한되지 않는다.
제1 솔더부(232)는 제1 패드(192)와 제1 리드 프레임(212) 사이에 배치되어, 이들(192, 212)을 전기적으로 연결하고, 제2 솔더부(234)는 제2 패드(194)와 제2 리드 프레임(214) 사이에 배치되어, 이들(194, 214)을 전기적으로 연결할 수 있다. 제1 및 제2 솔더부(232, 234) 각각은 솔더 페이스트(solder paste) 또는 솔더 볼(solder ball)일 수 있으며, Sn과 같은 물질을 포함하여 구현될 수 있으나, 실시 예는 제1 및 제2 솔더부(232, 234)의 특정한 물질에 국한되지 않는다.
전술한 제1 및 제2 솔더부(232, 234)는 제1 및 제2 패드(192, 194)를 통해 제1 및 제2 도전형 반도체층(122, 126)을 제1 및 제2 리드 프레임(212, 214)에 각각 전기적으로 연결시켜, 와이어의 필요성을 없앨 수 있다. 그러나, 다른 실시 예에 의하면, 와이어를 이용하여 제1 및 제2 도전형 반도체층(122, 126)을 제1 및 제2 리드 프레임(212, 214)에 각각 연결시킬 수도 있다.
또한, 제1 솔더부(232) 및 제2 솔더부(234)는 생략될 수도 있다. 이 경우, 제1 패드(192)가 제1 솔더부(232)의 역할을 수행하고, 제2 패드(194)가 제2 솔더부(234)의 역할을 수행할 수 있다. 제1 솔더부(232)와 제2 솔더부(234)가 생략될 경우, 제1 패드(192)는 제1 리드 프레임(212)과 직접 연결되고, 제2 패드(194)는 제2 리드 프레임(214)과 직접 연결될 수 있다.
제1 및 제2 리드 프레임(212, 214)은 서로 전기적으로 이격되어 배치될 수 있다. 제1 및 제2 리드 프레임(212, 214) 각각은 도전형 물질 예를 들면 금속으로 이루어질 수 있으며, 실시 예는 제1 및 제2 리드 프레임(212, 214) 각각의 물질의 종류에 국한되지 않는다.
또한, 패키지 몸체(250)가 도전형 물질 예를 들면 금속 물질로 이루어질 경우, 제1 및 제2 리드 프레임(212, 214)은 패키지 몸체(250)의 일부일 수도 있다. 이 경우에도, 제1 및 제2 리드 프레임(212, 214)을 형성하는 패키지 몸체(250)는 절연부(220)에 의해 서로 전기적으로 분리될 수 있다.
절연부(220)는 제1 및 제2 리드 프레임(212, 214) 사이에 배치되어, 제1 및 제2 리드 프레임(212, 214)을 전기적으로 절연시키는 역할을 한다. 패시베이션층(140), 절연층(180) 및 절연부(220) 각각은 SiO2, TiO2, ZrO2, Si3N4, Al2O3, 또는 MgF2 중 적어도 하나를 포함할 수 있지만, 실시 예는 패시베이션층(140), 절연층(180) 및 절연부(220)의 물질에 국한되지 않는다.
또한, 몰딩 부재(240)는 발광 구조물(120), 제1 및 제2 솔더부(232, 234)를 포위하여 보호하도록 이들을 감싸며 배치될 수 있다. 몰딩 부재(240)는 예를 들어 실리콘(Si)으로 구현될 수 있으며, 형광체를 포함하므로 발광 소자 패키지(100A)에서 방출된 광의 파장을 변화시킬 수 있다. 형광체로는 발광 소자 패키지(100A)에서 발생된 빛을 백색광으로 변환시킬 수 있는 YAG계, TAG계, Silicate계, Sulfide계 또는 Nitride계 중 어느 하나의 파장변환수단인 형광물질이 포함될 수 있으나, 실시 예는 형광체의 종류에 국한되지 않는다.
YAG 및 TAG계 형광물질에는 (Y, Tb, Lu, Sc, La, Gd, Sm)3(Al, Ga, In, Si, Fe)5(O, S)12:Ce 중에서 선택하여 사용가능하며, Silicate계 형광물질에는 (Sr, Ba, Ca, Mg)2SiO4: (Eu, F, Cl) 중에서 선택 사용 가능하다.
또한, Sulfide계 형광물질에는 (Ca,Sr)S:Eu, (Sr,Ca,Ba)(Al,Ga)2S4:Eu 중에서 선택하여 사용가능하며, Nitride계 형광체는 (Sr, Ca, Si, Al, O)N:Eu (예, CaAlSiN4:Eu β-SiAlON:Eu) 또는 Ca-α SiAlON:Eu계인 (Cax,My)(Si,Al)12(O,N)16, 여기서 M 은 Eu, Tb, Yb 또는 Er 중 적어도 하나의 물질이며 0.05<(x+y)<0.3, 0.02<x<0.27 and 0.03<y<0.3, 형광체 성분 중에서 선택하여 사용할 수 있다.
적색 형광체로는, N(예,CaAlSiN3:Eu)을 포함하는 질화물(Nitride)계 형광체를 사용할 수 있다. 이러한 질화물계 적색 형광체는 황화물(Sulfide)계 형광체보다 열, 수분 등의 외부 환경에 대한 신뢰성이 우수할 뿐만 아니라 변색 위험이 작다.
이하, 도 2에 도시된 발광 소자 패키지(100A)의 제조 방법에 대해 첨부된 도 5a 내지 도 5f 및 도 6a 내지 도 6g를 참조하여 다음과 같이 설명한다. 그러나, 도 2에 도시된 발광 소자 패키지(100A)는 도 5a 내지 도 5f 및 도 6a 내지 도 6g에 도시된 방법과 다른 방법에 의해서도 제조될 수 있음은 물론이다. 또한, 도 3에 도시된 발광 소자 패키지(100B)는 도 5a 내지 도 5f 및 도 6a 내지 도 6g에 도시된 방법을 변형하여 제조될 수 있음은 물론이다. 또한, 설명의 편의성과 도면의 복잡성을 피하기 위해, 도 2에 도시된 발광 소자 패키지(100A)에서 투광 전극층(130A)은 제4 투광 세그먼트(S14)를 포함하지 않은 것으로 설명한다.
도 5a 내지 도 5f는 도 2에 도시된 발광 소자 패키지(100A)의 제조 방법을 설명하기 위한 공정 평면도를 나타내고, 도 6a 내지 도 6g는 도 2에 도시된 발광 소자 패키지(100A)의 제조 방법을 설명하기 위한 공정 단면도를 나타낸다.
도 6a에 도시된 바와 같이, 기판(110) 위에 발광 구조물(120)을 형성한다. 즉, 기판(110) 위에 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 순차적으로 적층하여 발광 구조물(120)을 형성한다.
제1 도전형 반도체층(122)은 제1 도전형 도펀트가 도핑된 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 형성될 수 있다. 제1 도전형 반도체층(122)이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
예를 들어, 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질에 의해 형성될 수 있다. 제1 도전형 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상에 의해 형성될 수 있다.
활성층(124)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW:Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드갭 에너지보다 낮은 밴드갭 에너지를 갖는 물질로 형성될 수 있다.
활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(124)의 장벽층의 밴드갭 에너지보다 더 높은 밴드갭 에너지를 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등으로 형성될 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
제2 도전형 반도체층(126)은 반도체 화합물로 형성될 수 있으며, Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 예컨대, 제2 도전형 반도체층(126)은 InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질에 의해 형성될 수 있다. 제2 도전형 반도체층(126)에는 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(126)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
이후, 도 5a 및 도 6b를 참조하면, 제2 도전형 반도체층(126), 활성층(124) 및 제1 도전형 반도체층(122)의 일부를 메사 식각하여 제1 도전형 반도체층(122)을 노출시키는 제1 관통홀(TH1)을 형성한다. 도 5a에 예시된 바와 같이, 제1 관통 홀(TH1)은 원형 평면 형상으로 제1 도전형 반도체층(122-1)을 노출시키는 제1-1 관통 홀(TH11)과 가늘고 긴 스트라이프(stripe) 평면 형상으로 제1 도전형 반도체층(122-1)을 노출시키는 제1-2 관통 홀(TH12)을 포함할 수 있다.
이후, 도 5b 및 도 6c를 참조하면, 발광 구조물(120)의 측벽(120-1)을 감싸면서 제2 도전형 반도체층(126)의 상부 가장자리로부터 노출된 제1 도전형 반도체층(122-1)의 상부까지 패시베이션층(140)을 형성한다. 패시베이션층(140)은 SiO2, TiO2, ZrO2, Si3N4, Al2O3, 또는 MgF2 중 적어도 하나를 포함할 수 있지만, 실시 예는 패시베이션층(140)의 물질에 국한되지 않는다. 또한, 패시베이션층(140)은 분산 브래그 반사층의 형태로 형성될 수도 있다.
이후, 도 5c 및 도 6d를 참조하면, 제2 도전형 반도체층(126)의 상부로부터 패시베이션층(140)의 상부까지 투광 전극층(130A)을 형성한다. 투광 전극층(130A)은 투명 전도성 산화막(TCO)일 수 있다. 예를 들어, 투광 전극층(130A)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나로 형성될 수 있으며, 이러한 재료로 한정하지는 않는다.
이후, 도 5d 및 도 6e를 참조하면, 투광 전극층(130A)의 상부에 반사층(150A)을 형성한다. 여기서, 반사층(150A)은 투광 전극층(130A)의 제1 투광 세그먼트(S11)와, 제2 투광 세그먼트(S12)에 형성될 수 있다. 반사층(150A)은 반사물질 예를 들어, Ag, Al, Ru, Rh, Pt, Pd 및 이들의 선택적인 합금으로 형성될 수 있다.
이후, 도 5e 및 도 6f를 참조하면, 반사층(150A)을 감싸도록 도전형 캡핑층(160A)을 형성함과 동시에 제1 전극(170)을 형성한다. 이와 같이, 도전형 캡핑층(160A)과 제1 전극(170)은 동일한 물질로 형성될 수 있다.
제1 전극(170)과 도전형 캡핑층(160A) 각각은 금속으로 형성될 수 있으며, Cr, Cu, Ti, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 형성될 수 있다. 예를 들어, 도전형 캡핑층(160A) 및 제1 전극(170) 각각은 복수의 층으로 이루어질 수 있다. 이때, 도전형 캡핑층(160A) 및 제1 전극(170) 각각은 아래로부터 위로 Cr/Al/Ni/Cu/Ni/Ti의 형태로 구현될 수도 있고, Ti/Al의 형태로 구현될 수도 있다.
이와 같이, 제1 전극(170)과 도전형 캡핑층(160A)을 동일한 물질에 의해 동시에 형성할 경우, 도전형 캡핑층(160A)을 형성하기 위한 별도의 공정이 요구되지 않으므로 공정의 복잡성을 야기하지 않는다.
이후, 도 5f 및 도 6g를 참조하면, 제2 전극의 역할을 하는 도전형 캡핑층(160A)의 상부 일부를 노출시키고, 제1 전극(170)의 상부 일부를 노출시키면서 절연층(180)을 형성한다. 절연층(180)은 SiO2, TiO2, ZrO2, Si3N4, Al2O3, 또는 MgF2 중 적어도 하나로 형성될 수 있지만, 실시 예는 절연층(180)의 물질에 국한되지 않는다.
도 2에 도시된 단면도에서 제1 및 제2 패드(192, 194)를 제외한 단면도는 도 5f에 도시된 I-I'선을 따라 절개한 경우의 단면도에 해당한다.
이하, 비교 례에 의한 발광 소자 패키지와 실시 예에 의한 발광 소자 패키지를 다음과 같이 비교하여 설명한다.
도 7a 및 도 7b는 비교 례에 의한 발광 소자 패키지의 평면도를 나타내고, 도 8은 도 7a 및 도 7b에 도시된 Ⅱ-Ⅱ' 선을 따라 절개한 단면도를 나타낸다.
도 7a 및 도 7b 및 도 8을 참조하면, 비교 례에 의한 발광 소자 패키지는 기판(10), 발광 구조물(20), ITO(30), 금속반사층(40) 및 n형 전극(50)으로 구성된다.
발광 구조물(20)은 n형 반도체층(22), 발광층(24) 및 p형 반도체층(26)으로 구성된다.
도 7a 및 도 7b 및 도 8에 도시된 비교 례에 의한 발광 소자 패키지는 도 2 및 도 3에 도시된 도전형 캡핑층(160A, 160B)을 포함하지 않는다. 이 경우, 금속 반사층(40)에 연결될 솔더의 구성 물질이 금속 반사층(40)으로 확산되어(300, 302), 금속 반사층(40)의 반사 기능이 약해짐으로써, 비교 례에 의한 발광 소자 패키지의 광량은 감소될 수 있다.
그러나, 실시 예에 의하면, 제2 솔더부(234)와 반사층(150A, 150B) 사이에 도전형 캡핑층(160A, 160B)을 배치함으로써, 도전형 캡핑층(160A, 160B)의 존재로 인해, 제2 솔더부(234)의 구성 물질이 반사층(150A, 150B)으로 확산됨이 방지될 수 있다. 즉, 도전형 캡핑층(160A, 160B)의 전술한 배리어층은 제2 솔더부(234)의 구성 물질이 반사층(150A, 150B)으로 확산됨을 방지할 수 있다. 이와 같이, 도전형 캡핑층(160A, 160B)의 배리어층이 확산 방지층의 역할을 함으로써 불량을 막을 수 있어, 반사층(150A, 150B)의 반사 기능 저하가 방지됨으로써, 광량의 감소가 방지될 수 있다.
또한, 도 8에 도시된 바와 같이 반사층(40)이 ITO(30) 위에 배치될 경우, 반사층(40)을 이루는 물질이 발광 구조물(20)로 마이그레이션(migration)되거나 덩어리짐(agglomeration)이 발생할 수 있고, 반사층(40)이 ITO(30)로부터 박리될 수 있는 문제가 야기될 수 있다. 따라서, 반사층(40)의 폭은 ITO(30)의 폭보다 작아야 한다. 즉, 도 8을 참조하면, 반사층(40)의 좌측 선단으로부터 ITO(30)의 좌측 선단까지의 제3 거리(d3)는 20 ㎛를 유지해야 하고, 반사층(40)의 우측 선단으로부터 ITO(30)의 우측 선단까지의 제4 거리(d4)도 20 ㎛를 유지해야 한다.
그러나, 실시 예에 의한 발광 소자 패키지의 경우 도전형 캡핑층(160A, 160B)이 반사층(150A, 150B)을 감싸도록 배치되기 때문에, 투광 전극층(130A, 130B)의 전면에 반사층(150A, 150B)을 증착할 수 있어, 반사층(150A, 150B)의 증착 면적이 넓어질 수 있다. 예를 들어, 도 8에 도시된 제3 거리(d3)보다 도 2 및 도 3에 도시된 제2 거리(d2)가 더 적다.
도 2 및 도 3의 경우 도전형 캡핑층(160A, 160B)이 반사층(150A, 150B)을 감싸도록 배치되기 때문에, 제2 거리(d2)는 0 ㎛ 일 수 있다. 또한, 제2 거리(d2)가 10 ㎛보다 클 경우 반사층(150A, 150B)의 면적이 줄어들어 광 손실이 야기될 수 있다. 따라서, 제2 거리(d2)는 0 ㎛ 내지 10 ㎛일 수 있으나 실시 예는 이에 국한되지 않는다.
또한, 도 2에 도시된 바와 같이 반사층(150A)이 패시베이션층(140) 위에 배치된 투광 전극층(130A)의 상부까지 연장되어 배치되거나, 도 3에 도시된 바와 같이 반사층(150B)이 투광 전극층(130B) 위와 패시베이션층(140) 위에 모두 걸쳐서 배치됨으로써, 반사층(150A, 150B)의 증착 면적이 더욱 넓어질 수 있다. 즉, 도 8에 도시된 제4 거리(d4)는 0 ㎛까지 줄어들 수 있다.
게다가, 도전형 캡핑층(160A, 160B)이 반사층(150A, 150B)을 감싸도록 배치됨으로써, 반사층(150A, 150B)의 마이그레이션이나 덩어리짐이나 박리 문제가 해결될 수 있다.
또한, 제1 전극(170)과 도전형 캡핑층(160A, 160B)이 동시에 형성될 경우, 도전형 캡핑층(160A, 160B)을 형성하기 위한 별도의 공정이 생략되므로, 제조 공정이 단순화되고, 제작 비용이 절감될 수 있다.
실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이될 수 있고, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또한, 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 장치로 구현될 수 있다.
여기서, 표시 장치는 바텀 커버와, 바텀 커버 상에 배치되는 반사판과, 광을 방출하는 발광 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
또한, 조명 장치는 기판과 실시 예에 따른 발광 소자 패키지를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열체, 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 예를 들어, 조명 장치는, 램프, 해드 램프, 또는 가로등을 포함할 수 있다.
해드 램프는 기판 상에 배치되는 발광 소자 패키지들을 포함하는 발광 모듈, 발광 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
발명의 실시를 위한 형태는 전술한 "발명의 실시를 위한 최선의 형태"에서 충분히 설명되었다.
실시 예에 의한 발광 소자 패키지는 표시 장치, 지시 장치, 조명 장치에 이용될 수 있다.

Claims (20)

  1. 제1 및 제2 도전형 반도체층과 상기 제1 및 제2 도전형 반도체층 사이에 배치된 활성층을 포함하는 발광 구조물;
    상기 제2 도전형 반도체층 위에 배치된 투광 전극층;
    상기 제2 도전형 반도체층과 메사 노출된 상기 제1 도전형 반도체층 위에 배치된 패시베이션층;
    상기 투광 전극층의 상부로부터 상기 패시베이션층의 상부까지 상기 발광 구조물의 두께 방향과 수직한 수평 방향으로 배치된 반사층; 및
    상기 반사층 위에 배치된 도전형 캡핑층을 포함하는 발광 소자 패키지.
  2. 제1 항에 있어서, 상기 메사 식각에 의해 노출된 제1 도전형 반도체층 위에 배치된 제1 전극을 더 포함하고,
    상기 패시베이션층은 상기 발광 구조물의 측부와 상기 제1 전극을 전기적으로 이격시키고,
    상기 도전형 캡핑층은 상기 제1 전극과 동일한 물질을 포함하는 발광 소자 패키지.
  3. 제2 항에 있어서, 상기 도전형 캡핑층 및 상기 제1 전극 각각은 Cr, Al, Ni, Cu 또는 Ti 중 적어도 하나를 포함하는 발광 소자 패키지.
  4. 제3 항에 있어서, 상기 도전형 캡핑층 및 상기 제1 전극 각각은 Cr/Al/Ni/Cu/Ni/Ti 또는 Ti/Al을 포함하는 발광 소자 패키지.
  5. 제1 항에 있어서, 상기 도전형 캡핑층의 상기 수평 방향으로의 폭은 상기 투광 전극층의 상기 수평 방향으로의 폭보다 큰 발광 소자 패키지.
  6. 제1 항에 있어서, 상기 반사층의 상기 수평 방향으로의 폭은 상기 투광 전극층의 상기 수평 방향으로의 폭보다 큰 발광 소자 패키지.
  7. 제1 항에 있어서, 상기 도전형 캡핑층은 상기 반사층의 상부와 측부를 감싸며 배치된 발광 소자 패키지.
  8. 제7 항에 있어서, 상기 도전형 캡핍층은 상기 반사층이 배치된 상기 투광 전극층의 측부를 감싸며 배치된 발광 소자 패키지.
  9. 제1 항에 있어서, 상기 반사층은
    상기 발광 구조물, 상기 투광 전극층 및 상기 도전형 캡핑층과 상기 두께 방향으로 중첩된 제1 반사 세그먼트; 및
    상기 제1 반사 세그먼트로부터 상기 수평 방향으로 연장되어, 상기 발광 구조물, 상기 도전형 캡핑층 및 상기 패시베이션층과 상기 두께 방향으로 중첩되는 제2 반사 세그먼트를 포함하는 발광 소자 패키지.
  10. 제9 항에 있어서, 상기 제2 반사 세그먼트는 상기 투광 전극층과 상기 두께 방향으로 더 중첩되는 발광 소자 패키지.
  11. 제1 항에 있어서, 상기 투광 전극층은
    상기 반사층과 상기 발광 구조물 사이에 배치된 제1 투광 세그먼트를 포함하는 발광 소자 패키지.
  12. 제11 항에 있어서, 상기 제1 투광 세그먼트는 상기 수평 방향으로 상기 패시베이션층과 접하여 배치된 발광 소자 패키지.
  13. 제11 항에 있어서, 상기 투광 전극층은
    상기 제1 투광 세그먼트로부터 상기 수평 방향으로 연장되어, 상기 반사층과 상기 패시베이션층 사이에 배치된 제2 투광 세그먼트를 더 포함하는 발광 소자 패키지.
  14. 제13 항에 있어서, 상기 투광 전극층은
    상기 제2 투광 세그먼트로부터 상기 수평 방향으로 연장되어, 상기 도전형 캡핑층과 상기 패시베이션층 사이에 배치된 제3 투광 세그먼트를 더 포함하는 발광 소자 패키지.
  15. 제11 항에 있어서, 상기 투광 전극층은
    상기 제1 투광 세그먼트로부터 상기 수평 방향으로 연장되어, 상기 도전형 캡핑층과 상기 발광 구조물 사이에 배치된 제4 투광 세그먼트를 더 포함하는 발광 소자 패키지.
  16. 제15 항에 있어서, 상기 반사층은 상기 제4 투광 세그먼트 위에 배치된 발광 소자 패키지.
  17. 제2 항에 있어서, 상기 발광 소자 패키지는
    상기 도전형 캡핑층과 상기 제1 전극 사이에 배치되는 절연층;
    상기 절연층을 관통하여 상기 제1 전극에 연결되는 제1 패드; 및
    상기 제1 패드와 이격되고 상기 절연층을 관통하여 상기 도전형 캡핑층에 연결되는 제2 패드를 더 포함하는 발광 소자 패키지.
  18. 제17 항에 있어서, 상기 발광 소자 패키지는
    상기 제1 패드에 연결된 제1 솔더부; 및
    상기 제2 패드에 연결된 제2 솔더부를 더 포함하는 발광 소자 패키지.
  19. 제18 항에 있어서, 상기 발광 소자 패키지는
    서로 전기적으로 이격된 제1 및 제2 리드 프레임; 및
    상기 제1 및 제2 리드 프레임 사이에 배치되는 절연부를 포함하고,
    상기 제1 솔더부는 상기 제1 리드 프레임과 상기 제1 패드 사이에 배치되고,
    상기 제2 솔더부는 상기 제2 리드 프레임과 상기 제2 패드 사이에 배치된 발광 소자 패키지.
  20. 제18 항에 있어서, 상기 발광 구조물을 감싸도록 배치된 몰딩 부재를 더 포함하는 발광 소자 패키지.
PCT/KR2016/007957 2015-07-22 2016-07-21 발광 소자 패키지 WO2017014580A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020167033905A KR102569249B1 (ko) 2015-07-22 2016-07-21 발광 소자 패키지
CN201680042933.4A CN107924967A (zh) 2015-07-22 2016-07-21 发光元件封装件
US15/746,211 US10535804B2 (en) 2015-07-22 2016-07-21 Light-emitting device package

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20150103429 2015-07-22
KR10-2015-0103429 2015-07-22

Publications (1)

Publication Number Publication Date
WO2017014580A1 true WO2017014580A1 (ko) 2017-01-26

Family

ID=57834169

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/007957 WO2017014580A1 (ko) 2015-07-22 2016-07-21 발광 소자 패키지

Country Status (4)

Country Link
US (1) US10535804B2 (ko)
KR (1) KR102569249B1 (ko)
CN (1) CN107924967A (ko)
WO (1) WO2017014580A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210288219A1 (en) * 2018-07-11 2021-09-16 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018137139A1 (en) * 2017-01-24 2018-08-02 Goertek. Inc Micro-led device, display apparatus and method for manufacturing a micro-led device
JP7480125B2 (ja) * 2019-04-08 2024-05-09 廈門三安光電有限公司 複合絶縁反射層
CN110931619A (zh) * 2019-11-20 2020-03-27 厦门士兰明镓化合物半导体有限公司 倒装led芯片及其制造方法
CN113437197A (zh) * 2021-06-25 2021-09-24 厦门乾照光电股份有限公司 一种倒装led芯片及其制作方法
CN113851566B (zh) * 2021-12-01 2022-02-11 山西中科潞安紫外光电科技有限公司 一种深紫外led倒装芯片及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4976849B2 (ja) * 2004-07-12 2012-07-18 ローム株式会社 半導体発光素子
KR20130067148A (ko) * 2011-12-13 2013-06-21 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
JP2014158001A (ja) * 2013-02-18 2014-08-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子およびその製造方法
KR20150078295A (ko) * 2013-12-30 2015-07-08 일진엘이디(주) 측면 발광형 질화물 반도체 발광 소자
KR20150079532A (ko) * 2015-06-19 2015-07-08 서울바이오시스 주식회사 알루미늄 반사 구조를 구비한 자외선 발광 다이오드 및 그 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100506741B1 (ko) 2003-12-24 2005-08-08 삼성전기주식회사 플립칩용 질화물 반도체 발광소자 및 그 제조방법
JP4450199B2 (ja) 2004-09-30 2010-04-14 豊田合成株式会社 半導体発光素子
TWI257714B (en) * 2004-10-20 2006-07-01 Arima Optoelectronics Corp Light-emitting device using multilayer composite metal plated layer as flip-chip electrode
KR100638731B1 (ko) * 2005-04-15 2006-10-30 삼성전기주식회사 플립칩용 질화물 반도체 발광소자 및 그 제조방법
JP2007243074A (ja) 2006-03-10 2007-09-20 Mitsubishi Cable Ind Ltd ３族窒化物系発光ダイオード
JP5162909B2 (ja) * 2006-04-03 2013-03-13 豊田合成株式会社 半導体発光素子
EP2458652B1 (en) * 2006-06-23 2023-08-02 LG Electronics Inc. Method of making light emitting diodes having vertical topology
JP2011034989A (ja) 2009-07-29 2011-02-17 Showa Denko Kk 半導体発光素子、その製造方法、ランプ、電子機器及び機械装置
WO2012026068A1 (ja) * 2010-08-24 2012-03-01 パナソニック株式会社 発光素子
KR20130065451A (ko) * 2011-12-09 2013-06-19 엘지이노텍 주식회사 발광소자
US9713680B2 (en) * 2013-07-10 2017-07-25 Sargon Lazarof Anesthesia applicators/injectors for dental and other applications and methods of use
CN108321273B (zh) * 2013-08-01 2020-01-07 新世纪光电股份有限公司 发光二极管结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4976849B2 (ja) * 2004-07-12 2012-07-18 ローム株式会社 半導体発光素子
KR20130067148A (ko) * 2011-12-13 2013-06-21 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
JP2014158001A (ja) * 2013-02-18 2014-08-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子およびその製造方法
KR20150078295A (ko) * 2013-12-30 2015-07-08 일진엘이디(주) 측면 발광형 질화물 반도체 발광 소자
KR20150079532A (ko) * 2015-06-19 2015-07-08 서울바이오시스 주식회사 알루미늄 반사 구조를 구비한 자외선 발광 다이오드 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210288219A1 (en) * 2018-07-11 2021-09-16 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20180212111A1 (en) 2018-07-26
CN107924967A (zh) 2018-04-17
KR102569249B1 (ko) 2023-08-23
KR20180023778A (ko) 2018-03-07
US10535804B2 (en) 2020-01-14

Similar Documents

Publication Publication Date Title
WO2016111454A1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
WO2016153213A1 (ko) 발광 소자 패키지 및 조명 장치
WO2016153218A1 (ko) 발광 소자, 이를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 조명 장치
KR101888608B1 (ko) 발광 소자 패키지 및 조명 장치
KR102239627B1 (ko) 발광 소자 패키지
WO2015190722A1 (ko) 발광 소자 및 조명 장치
WO2017014580A1 (ko) 발광 소자 패키지
WO2014157905A1 (ko) 발광소자 패키지
WO2016089052A1 (ko) 발광 모듈
WO2016153214A1 (ko) 발광 소자 및 발광 소자 패키지
WO2015194804A1 (ko) 발광 소자 및 이를 포함하는 발광소자 패키지
WO2017014512A1 (ko) 발광 소자
WO2015083932A1 (ko) 발광 소자 및 이를 구비한 조명 장치
WO2015147518A1 (ko) 렌즈, 이를 포함하는 발광소자 모듈
WO2014010816A1 (en) Light emitting device, and method for fabricating the same
WO2016032134A1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
WO2017119730A1 (ko) 발광 소자
WO2017034346A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2015111814A1 (ko) 발광소자, 발광소자 패키지, 라이트 유닛
WO2017003095A1 (ko) 발광소자 패키지 이를 포함하는 발광소자 모듈
WO2016052898A1 (ko) 발광 소자 패키지 및 이 패키지를 포함하는 발광 장치
KR102408617B1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
KR20160115868A (ko) 발광 소자, 이 소자를 포함하는 발광 소자 패키지, 및 이 패키지를 포함하는 조명 장치
KR20170009242A (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
WO2014054891A1 (ko) 발광소자 및 발광소자 패키지

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 20167033905

Country of ref document: KR

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16828084

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15746211

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16828084

Country of ref document: EP

Kind code of ref document: A1