WO2016153213A1 - 발광 소자 패키지 및 조명 장치 - Google Patents

발광 소자 패키지 및 조명 장치 Download PDF

Info

Publication number
WO2016153213A1
WO2016153213A1 PCT/KR2016/002612 KR2016002612W WO2016153213A1 WO 2016153213 A1 WO2016153213 A1 WO 2016153213A1 KR 2016002612 W KR2016002612 W KR 2016002612W WO 2016153213 A1 WO2016153213 A1 WO 2016153213A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
layer
semiconductor layer
disposed
segment
Prior art date
Application number
PCT/KR2016/002612
Other languages
English (en)
French (fr)
Inventor
서재원
김회준
임범진
홍준희
Original Assignee
엘지이노텍(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍(주) filed Critical 엘지이노텍(주)
Priority to EP16769031.2A priority Critical patent/EP3276683B1/en
Priority to CN201680016088.3A priority patent/CN107431103A/zh
Priority to JP2017543339A priority patent/JP6811715B2/ja
Priority to US15/550,955 priority patent/US10381519B2/en
Publication of WO2016153213A1 publication Critical patent/WO2016153213A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Definitions

  • Embodiments relate to a light emitting device package and a lighting device.
  • a light emitting diode is a kind of semiconductor device that transmits and receives a signal by converting electricity into infrared light or light using characteristics of a compound semiconductor.
  • Group III-V nitride semiconductors are spotlighted as core materials of light emitting devices such as light emitting diodes (LEDs) or laser diodes (LDs) due to their physical and chemical properties.
  • LEDs light emitting diodes
  • LDs laser diodes
  • These light emitting diodes do not contain environmentally harmful substances such as mercury (Hg) used in existing lighting equipment such as incandescent lamps and fluorescent lamps, so they have excellent eco-friendliness and have advantages such as long life and low power consumption. It is replacing them.
  • Hg mercury
  • the embodiment provides a light emitting device package and a lighting device in which current spreading is improved and can be manufactured simply and quickly.
  • a light emitting device package includes a substrate; A light emitting structure disposed under the substrate, the light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; A first bonding pad buried in a through-hole penetrating the active layer and the second conductive semiconductor layer to expose the first conductive semiconductor layer and connected to the first conductive semiconductor layer; A second bonding pad spaced apart from the first bonding pad and disposed under the second conductive semiconductor layer and connected to the second conductive semiconductor layer; A first insulating layer disposed at a side portion of the light emitting structure and an inner lower edge of the light emitting structure in the through hole; And a second insulating layer disposed between the first insulating layer and the first bonding pad in the through hole.
  • the first insulating layer may include a first segment disposed at a side of the light emitting structure in the through hole; And a second segment extending from the first segment in a first direction crossing the thickness direction of the light emitting structure and disposed at the inner lower edge of the light emitting structure.
  • the first insulating layer may further include at least one third segment extending from the first segment into the second conductive semiconductor layer in the first direction under the active layer.
  • the first insulating layer may further include fourth segments disposed at outer and lower edges of the light emitting structure, respectively.
  • the light emitting device package may further include a first electrode disposed between the first conductive semiconductor layer exposed from the through hole and the first bonding pad.
  • the second insulating layer may extend to be disposed between the first electrode and the first insulating layer.
  • the light emitting device package may further include a second electrode disposed between the second conductive semiconductor layer and the second bonding pad.
  • the second electrode may include a reflection layer disposed under the second conductivity type semiconductor layer; And a transmissive electrode layer disposed between the reflective layer and the second conductive semiconductor layer.
  • the second segment of the first insulating layer is disposed between the light transmitting electrode layer and the inner lower edge of the second conductive semiconductor layer, and the fourth segment is disposed between the light transmitting electrode layer and the outer lower edge.
  • the second electrode may include a reflective layer disposed under the second conductive semiconductor layer.
  • the second segment of the first insulating layer may be disposed at the inner lower edge of the reflective layer and the second conductive semiconductor layer, and the fourth segment may be disposed between the reflective layer and the outer lower edge. .
  • the second electrode may include a light transmitting electrode layer disposed under the second conductivity type semiconductor layer.
  • the second segment of the first insulating layer is disposed between the light transmitting electrode layer and the inner lower edge of the second conductive semiconductor layer, and the fourth segment is disposed between the light transmitting electrode layer and the outer lower edge.
  • the inside of the second conductive semiconductor layer on which the third segment is disposed may include at least one of an upper portion, a lower portion, and an intermediate portion of the second conductive semiconductor layer.
  • the at least one third segment may include a plurality of third segments spaced apart from each other from the first segment and extending in a first direction.
  • the length of the second or fourth segment in the first direction may be 20 ⁇ m to 30 ⁇ m.
  • the ratio of the width of the first bonding pad and the second bonding pad in the first direction may be 9: 1 or 8: 2.
  • At least one of the first or second insulating layers may include a photosensitive polyimide.
  • the light emitting device package may further include first and second lead frames connected to the first and second bonding pads, respectively.
  • the lighting apparatus may include the light emitting device package.
  • the injection of the carrier may be desired in a portion where current spreading is weak, so that the current insulating layer has a high current density and improved current spreading.
  • the defect rate when using SiO 2 as the first insulating layer can be eliminated, the manufacturing process can be simplified, the process time can be shortened, the role of the current blocking layer can be more faithfully performed, the first insulating layer
  • the second electrode includes a reflective layer made of silver (Ag)
  • the light emitting structure may be protected from migration or impurities of silver.
  • FIG. 1 is a plan view of a light emitting device package according to an embodiment
  • FIG. 2 is a cross-sectional view of the light emitting device package illustrated in FIG. 1 taken along line II ′.
  • FIG. 3 is an enlarged cross-sectional view of an embodiment of portion 'A' illustrated in FIG. 2.
  • FIG. 4 is an enlarged cross-sectional view of another embodiment of the portion 'A' shown in FIG. 2.
  • 5A to 5G illustrate cross-sectional views of a portion 'A' of the light emitting device package illustrated in FIG. 2.
  • FIG. 6A illustrates light output of the light emitting device package according to the embodiment
  • FIG. 6B is a graph comparing the light output of the comparative example and the embodiment.
  • FIG. 7 is a sectional view of a light emitting device package according to still another embodiment
  • the upper (up) or the lower (down) (on or under) when described as being formed on the “on” or “on” (under) of each element, the upper (up) or the lower (down) (on or under) includes both the two elements are in direct contact with each other (directly) or one or more other elements are formed indirectly formed (indirectly) between the two elements.
  • the upper (up) or the lower (down) (on or under) when expressed as “up” or "on (under)", it may include the meaning of the downward direction as well as the upward direction based on one element.
  • relational terms such as “first” and “second,” “upper / upper / up” and “lower / lower / lower”, etc., as used below, may be used to refer to any physical or logical relationship between such entities or elements, or It may be used to distinguish one entity or element from another entity or element without necessarily requiring or implying an order.
  • each layer is omitted or schematically illustrated for convenience and clarity of description.
  • the size of each component does not necessarily reflect the actual size.
  • the light emitting device packages 100 and 200 will be described with reference to the accompanying drawings.
  • the light emitting device packages 100 and 200 will be described using the Cartesian coordinate system (x-axis, y-axis, and z-axis).
  • the light-emitting device packages 100 and 200 may be described by other coordinate systems.
  • the Cartesian coordinate system the x-axis, the y-axis, and the z-axis are orthogonal to each other, but the embodiment is not limited thereto. That is, according to another embodiment, the x-axis, y-axis and z-axis may cross each other.
  • FIG. 1 is a plan view of a light emitting device package 100 according to an embodiment
  • FIG. 2 is a cross-sectional view of the light emitting device package 100 shown in FIG. 1 taken along the line II ′.
  • the first through hole TH1 covered by the first bonding pad 132 is shown in dotted lines in FIG. 1, and the first through hole TH1 is shown in an enlarged view of the first through hole TH1.
  • the number of the first through holes TH1 is illustrated as 16 in FIG. 1, the embodiment is not limited thereto. That is, the number of first through holes TH1 may be more or less than sixteen.
  • first through hole TH1 is illustrated in FIG. 1 as having a circular planar shape, the embodiment is not limited thereto. That is, according to another embodiment, the first through hole TH1 may have various planar shapes.
  • a light emitting device 100 may include a substrate 110, a light emitting structure 120, first and second bonding pads 132 and 134, and first insulation.
  • the layer 142A, the second insulating layer 150, and the first and second electrodes 162 and 164A may be included.
  • the light emitting structure 120 may be disposed under the substrate 110.
  • the substrate 110 may include a conductive material or a non-conductive material.
  • the substrate 110 may include at least one of sapphire (Al 2 O 3 ), GaN, SiC, ZnO, GaP, InP, Ga 2 O 3 , GaAs, and Si.
  • the substrate 110 may be a patterned sapphire substrate (PSS) having a pattern 112 so that light emitted from the active layer 124 may escape from the light emitting device package 100. Examples are not limited to this.
  • a buffer layer (or transition layer) (not shown) may be disposed between them 110 and 120.
  • the buffer layer may include, but is not limited to, at least one material selected from the group consisting of Al, In, N, and Ga, for example.
  • the buffer layer may have a single layer or a multilayer structure.
  • the light emitting structure 120 is disposed under the substrate 110, and the first conductive semiconductor layer 122, the active layer 124, and the second conductive semiconductor layer 126 sequentially stacked below the substrate 110. It may include.
  • the first conductive semiconductor layer 122 may be disposed under the substrate 110 and may be implemented as a compound semiconductor such as a group III-V or group II-VI doped with the first conductive dopant.
  • the first conductivity-type semiconductor layer 122 is an n-type semiconductor layer
  • the first conductivity-type dopant may be an n-type dopant and may include Si, Ge, Sn, Se, Te, but is not limited thereto.
  • the first conductivity type semiconductor layer 122 has a composition formula of Al x In y Ga (1-xy) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1). It may include a semiconductor material.
  • the first conductive semiconductor layer 122 may include at least one of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, and InP.
  • the active layer 124 is disposed between the first conductivity type semiconductor layer 122 and the second conductivity type semiconductor layer 126, and includes electrons (or holes) and electrons injected through the first conductivity type semiconductor layer 122. Holes (or electrons) injected through the second conductive semiconductor layer 126 meet each other and emit light having energy determined by an energy band inherent in the material constituting the active layer 124.
  • the active layer 124 may include at least one of a single well structure, a multi well structure, a single quantum well structure, a multi quantum well structure (MQW), a quantum-wire structure, or a quantum dot structure. It can be formed as one.
  • the well layer / barrier layer of the active layer 124 may be formed of any one or more pair structures of InGaN / GaN, InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs (InGaAs) / AlGaAs, GaP (InGaP) / AlGaP.
  • the well layer may be formed of a material having a band gap energy lower than the band gap energy of the barrier layer.
  • a conductive clad layer may be formed on or under the active layer 124.
  • the conductive clad layer may be formed of a semiconductor having a higher band gap energy than the band gap energy of the barrier layer of the active layer 124.
  • the conductive clad layer may include GaN, AlGaN, InAlGaN, or a superlattice structure.
  • the conductive clad layer may be doped with n-type or p-type.
  • the second conductivity-type semiconductor layer 126 may be disposed under the active layer 124 and may be formed of a semiconductor compound, and may be implemented as a compound semiconductor such as a group III-V group or a group II-VI group.
  • the second conductivity-type semiconductor layer 126 includes a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1). can do.
  • the second conductive semiconductor layer 126 may be doped with a second conductive dopant.
  • the second conductivity type dopant may include Mg, Zn, Ca, Sr, Ba, or the like as a p type dopant.
  • the first conductive semiconductor layer 122 may be an n-type semiconductor layer, and the second conductive semiconductor layer 126 may be a p-type semiconductor layer.
  • the first conductive semiconductor layer 122 may be a p-type semiconductor layer, and the second conductive semiconductor layer 126 may be an n-type semiconductor layer.
  • the light emitting structure 120 may be implemented as any one of an n-p junction structure, a p-n junction structure, an n-p-n junction structure, and a p-n-p junction structure.
  • the y-axis direction is referred to as a 'first direction'
  • the x-axis direction as the thickness direction of the light emitting structure 120 is referred to as a 'second direction'
  • the z-axis direction is referred to as a 'third direction'.
  • first, second and third directions will be described as orthogonal to each other, but this may be applied to the case where the first, second and third directions cross each other.
  • the first bonding pad 132 is buried in the first through hole TH1 through the second conductive semiconductor layer 126 and the active layer 124 to expose the first conductive semiconductor layer 122.
  • the electrode 162 may be electrically connected to the first conductivity type semiconductor layer 122.
  • the first bonding pad 132 may have a first width W1 in at least one of first and third directions perpendicular to the second direction. In the case of FIG. 2, the first width W1 in the first direction is illustrated.
  • the second bonding pad 134 is spaced apart from the first bonding pad 132 in the first direction and is disposed below the second conductive semiconductor layer 126.
  • the second conductive semiconductor layer is formed through the second electrode 164A. And electrically connected to 126.
  • the second bonding pad 134 may have a second width W2 in at least one of first or third directions perpendicular to the second direction. In the case of FIG. 2, the second width W2 in the first direction is illustrated.
  • Each of the first and second bonding pads 132 and 134 may include a metal material having electrical conductivity, and may include the same or different material as that of each of the first and second electrodes 162 and 164A. .
  • Each of the first and second bonding pads 132 and 134 may include at least one of Ti, Ni, Au, and Sn, but embodiments are not limited thereto.
  • each of the first and second bonding pads 132 and 134 may be Ti / Ni / Au / Sn / Au.
  • the ratio of the first width W1 of the first bonding pad 132 to the second width W2 of the second bonding pad 134 is expressed as in Equation 1 or 2 below.
  • embodiments are not limited thereto.
  • FIG. 3 is an enlarged cross-sectional view of an embodiment A1 of the portion 'A' shown in FIG. 2.
  • the second electrode 164B shown in FIG. 3 has a structure different from that of the second electrode 164A shown in FIG. 2. Except for this, the light emitting device package illustrated in FIG. 3 is the same as the light emitting device package illustrated in FIG. 2. Therefore, in describing the light emitting device package 100 illustrated in FIG. 2, an enlarged cross-sectional view A1 illustrated in FIG. 3 will be referred to.
  • the first insulating layer 142A has a side portion 120-1 of the light emitting structure 120 and an inner lower edge 120-2 of the light emitting structure 120 in the first through hole TH1. Can be placed in. That is, the first insulating layer 142A may include first and second segments S1 and S2.
  • the first segment S1 may be disposed on the side portion 120-1 of the light emitting structure 120 in the first through hole TH1.
  • the second segment S2 extends from at least one of the first and third directions perpendicular to the second direction, which is a thickness direction of the light emitting structure 120, from the first segment S1, so that the second segment S2 is inward of the light emitting structure 120.
  • the lower edge 120-2 may be disposed. 3, the second segment S2 extends from the first segment S1 in the first direction. Although not shown, the second segment S2 may extend in the third direction from the first segment S1.
  • FIG. 4 is an enlarged cross-sectional view of another embodiment A2 of the portion 'A' shown in FIG. 2.
  • the second electrode 164B shown in FIG. 4 has a structure different from the second electrode 164A shown in FIG. 2, and the first insulating layer 142B shown in FIG. 4 has the first insulation shown in FIG. 2. It has a different structure from layer 142A. Except for this, the light emitting device package illustrated in FIG. 4 is the same as the light emitting device package illustrated in FIG. 2. Therefore, overlapping descriptions of parts identical to those of the light emitting device package 100 shown in FIG. 2 will be omitted.
  • the first insulating layer 142A may further include the third segment S3 as well as the first and second segments S1 and S2.
  • the third segment S3 may be disposed to extend from at least one of the first and third directions from the first segment S1 under the active layer 124. In the case of FIG. 4, the third segment S3 extends from the first segment S1 in the second direction. Although not shown, the third segment S3 may extend in the third direction from the first segment S1.
  • the third segment S3 of the first insulating layer 142B may be disposed in the middle portion (or the middle portion) of the second conductivity-type semiconductor layer 126 in the second direction, but the embodiment is limited thereto. It doesn't work.
  • the third segment S3 of the first insulating layer 142B may be disposed under the second conductive semiconductor layer 126.
  • the distance d between the bottom surface S3-1 of the third segment S3 of the first insulating layer 142B and the bottom surface 126A of the second conductive semiconductor layer 126 shown in FIG. 4. May be '0'.
  • the third segment S3 of the first insulating layer 142B may be disposed on the second conductive semiconductor layer 126. That is, the third segment S3 may be disposed between the second conductivity type semiconductor layer 126 and the active layer 124. In this case, the third segment S3 may be disposed in contact with the active layer 124.
  • the third segment S3 of the first insulating layer 142B may include a plurality of third segments disposed in at least a plurality of portions of an upper portion, an intermediate portion, or a lower portion of the second conductivity-type semiconductor layer 126.
  • the third segment S3 may include a plurality of third-1 and third-2 segments S3-1 and S3-2.
  • the third-first segment S3-1 may be disposed between the active layer 124 and the third-second segment S3-2 on the second conductive semiconductor layer 126.
  • the third-second segment S3-2 may be disposed between the third-first segment S3-1 and the second segment S2 in the middle portion of the second conductivity-type semiconductor layer 126.
  • the first insulating layer 142A may further include a fourth segment S4.
  • the fourth segment S4 includes the fourth-first segment S4-1 disposed on the outer portion 120-3 of the light emitting structure 120 and the outer lower edge of the light emitting structure 120 ( It may also include a 4-2 segment (S4-2) disposed in 120-4).
  • the first insulating layers 142A and 142B may serve as a kind of current blocking layer (CBL). This will be described later in detail with reference to FIG. 6.
  • the second insulating layer 150 may be disposed between the first insulating layers 142A and 142B and the first bonding pad 132 in the first through hole TH1.
  • the second insulating layer 150 is disposed between the second electrodes 164A and 164B and the first bonding pad 132 to electrically connect the second electrodes 164A and 164B and the first bonding pad 132. It can be insulated.
  • At least one of the first insulating layers 142A and 142B or the second insulating layer 150 may be implemented with a photosensitive polyimide (PSPI), but embodiments are not limited thereto.
  • PSPI photosensitive polyimide
  • at least one of the first insulating layer 142A, 142B or the second insulating layer 150 includes at least one of SiO 2 , TiO 2 , ZrO 2 , Si 3 N 4 , Al 2 O 3 , or MgF 2 . can do.
  • the first insulating layers 142A and 142B and the second insulating layer 150 may have the same material or different materials.
  • the first electrode 162 may be disposed between the first conductive semiconductor layer 122 and the first bonding pad 132 exposed in the first through hole TH1.
  • the second insulating layer 150 may be disposed between the first electrode 162 and the first insulating layers 142A and 142B, but embodiments are not limited thereto.
  • the first electrode 162 may include a material in ohmic contact to play an ohmic role, and thus a separate ohmic layer (not shown) may not need to be disposed, and a separate ohmic layer may be formed on the first electrode 162 and the first electrode. It may be disposed between the conductive semiconductor layer 122.
  • the second electrodes 164A and 164B may be disposed between the second conductivity type semiconductor layer 126 and the second bonding pad 134.
  • Each of the first electrode 162 and the second electrodes 164A and 164B may reflect or transmit the light emitted from the active layer 124 without absorbing the first and second conductive semiconductor layers 122 and 126.
  • each of the first electrode 162 and the second electrode 164A and 164B may be formed of a metal, and may include Ag, Ni, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Cr and optional combinations thereof.
  • the first electrode 162 may be Cr / Ni / Au, but embodiments are not limited thereto.
  • the second electrode 164A illustrated in FIG. 2 may correspond to a reflective layer. That is, the second electrode 164A may include only a reflective layer disposed under the second conductive semiconductor layer 126 and electrically connected to the second conductive semiconductor layer 126.
  • the second segment S2 of the first insulating layer 142A may be disposed between the reflective layer, which is the second electrode 164A, and the inner lower edge 120-2 of the second conductive semiconductor layer 126. Can be.
  • the inner lower edge 120-2 is not shown in FIG. 2, but is the same as the position shown in FIG. 3.
  • the fourth-second segment S4-2 of the first insulating layer 142A is disposed between the reflective layer, which is the second electrode 164A, and the outer lower edge 120-4 of the second conductivity-type semiconductor layer 126. Can be placed in.
  • the reflective layer which is the second electrode 164A, is aluminum (Al), gold (Au), silver (Ag), nickel (Ni), platinum (Pt), rhodium (Rh), titanium (Ti), chromium (Cr) or Al. It may be made of a metal layer containing an alloy containing Ag or Pt or Rh.
  • the reflective layer may be Ag / Ni / Ti, but embodiments are not limited thereto.
  • the second electrode 164A illustrated in FIG. 2 may correspond to a light transmitting electrode layer. That is, the second electrode 164A may include only the light transmitting electrode layer disposed under the second conductivity type semiconductor layer 126.
  • the second segment S2 of the first insulating layer 142A is disposed between the light transmitting electrode layer, which is the second electrode 164A, and the inner lower edge 120-2 of the second conductive semiconductor layer 126.
  • the fourth-second segment S4-2 of the first insulating layer 142A includes a light transmitting electrode layer, which is the second electrode 164A, and an outer lower edge 120-4 of the second conductive semiconductor layer 126. It can be placed in between.
  • the transparent electrode layer which is the second electrode 164A illustrated in FIG. 2, may be a transparent conductive oxide (TCO).
  • the light transmitting electrode layer may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IZAZO), indium gallium zinc oxide (IGZO), and indium gallium tin (IGTO). oxide), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IrOx, RuOx, RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / ITO It may include, but is not limited to such materials.
  • the second electrode 164B may include both a light transmitting electrode layer 164-1 and a reflective layer 164-2.
  • the reflective layer 164-2 may be disposed under the second conductive semiconductor layer 126, and the transparent electrode layer 164-1 may be disposed between the reflective layer 164-2 and the second conductive semiconductor layer 126. have.
  • the second segment S2 of the first insulating layer 142A may be disposed between the light transmitting electrode layer 164-1 and the inner lower edge 120-2 of the second conductive semiconductor layer 126. have.
  • the fourth-first segment S4-1 may be disposed between the transparent electrode layer 164-1 and the outer lower edge 120-4 of the second conductive semiconductor layer 126.
  • the fourth width W4 of the reflective layer 164-2 is smaller than the third width W3 of the light transmitting electrode layer 164-1.
  • at least a portion of the transmissive electrode layer 164-1 overlaps the first insulating layer 142A in the second direction vertically, while the reflective layer 164-2 has the first insulating layer 142A in the second direction. May not overlap vertically with the.
  • the third width W3 of the light transmitting electrode layer 164-1 and the fourth width W4 of the reflective layer 164-2 are the same.
  • at least a portion of each of the transparent electrode layer 164-1 and the reflective layer 164-2 may overlap the first insulating layer 142B in the second direction.
  • the light emitting device package 100 illustrated in FIGS. 2 to 4 has a flip chip bonding structure, the light emitted from the active layer 124 is emitted through the substrate 110 and the first conductivity type semiconductor layer 122.
  • the substrate 110 and the first conductivity-type semiconductor layer 122 are made of a light-transmitting material, and the second conductivity-type semiconductor layer 126 and the second electrodes 164A and 164B are light-transmitting or non-light-transmitting. It may be made of a material having.
  • the light emitting device package 100 illustrated in FIG. 2 will be described as follows with reference to FIGS. 5A to 5G, but embodiments are not limited thereto. That is, the light emitting device package 100 shown in FIG. 2 may be manufactured by other methods, of course.
  • the light emitting device packages A1 and A2 illustrated in FIGS. 3 and 4 may be manufactured by changing the manufacturing method illustrated in FIGS. 5A to 5G.
  • the manufacturing method for the 'A' portion of the light emitting device package 100 shown in FIG. 2 will be described with reference to FIGS. 5A to 5G, but the manufacturing process for the portion other than the 'A' portion is also illustrated. As shown in FIGS. 5A-5G.
  • 5A through 5G are cross-sectional views illustrating a portion 'A' of the light emitting device package 100 illustrated in FIG. 2.
  • the light emitting structure 120 is formed on the substrate 110.
  • the substrate 110 may include a conductive material or a non-conductive material.
  • the substrate 110 may include at least one of sapphire (Al 2 O 3 ), GaN, SiC, ZnO, GaP, InP, Ga 2 O 3 , GaAs, and Si.
  • the light emitting structure 120 may be formed by sequentially stacking the first conductive semiconductor layer 122, the active layer 124, and the second conductive semiconductor layer 126 on the substrate 110.
  • the first conductivity type semiconductor layer 122 is formed on the substrate 110.
  • the first conductive semiconductor layer 122 may be formed using a compound semiconductor such as a group III-V or group II-VI doped with the first conductive dopant.
  • the first conductivity-type semiconductor layer 122 is an n-type semiconductor layer
  • the first conductivity-type dopant may be an n-type dopant and may include Si, Ge, Sn, Se, Te, but is not limited thereto.
  • the first conductivity type semiconductor layer 122 has a composition formula of Al x In y Ga (1-xy) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1). It may include a semiconductor material.
  • the first conductive semiconductor layer 122 may include at least one of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, and InP.
  • the active layer 124 is formed on the first conductivity type semiconductor layer 122.
  • the active layer 124 may include at least one of a single well structure, a multi well structure, a single quantum well structure, a multi quantum well structure (MQW), a quantum-wire structure, or a quantum dot structure. It can be formed as one.
  • the well layer / barrier layer of the active layer 124 may be formed of any one or more pair structures of InGaN / GaN, InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs (InGaAs) / AlGaAs, GaP (InGaP) / AlGaP.
  • the well layer may be formed of a material having a band gap energy lower than the band gap energy of the barrier layer.
  • a conductive clad layer may be formed on or under the active layer 124.
  • the conductive clad layer may be formed of a semiconductor having a higher band gap energy than the band gap energy of the barrier layer of the active layer 124.
  • the conductive clad layer may include GaN, AlGaN, InAlGaN, or a superlattice structure.
  • the conductive clad layer may be doped with n-type or p-type.
  • the second conductivity-type semiconductor layer 126 may be formed of a semiconductor compound, and may be implemented as a compound semiconductor such as a III-V group or a II-VI group.
  • the second conductivity-type semiconductor layer 126 includes a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1). can do.
  • the second conductive semiconductor layer 126 may be doped with a second conductive dopant.
  • the second conductivity type dopant may include Mg, Zn, Ca, Sr, Ba, or the like as a p type dopant.
  • the second conductive semiconductor layer 126 and the active layer 124 of the light emitting structure 120 are mesa-etched to expose the first conductive semiconductor layer 122.
  • the first through hole TH1 is formed.
  • a portion of the first conductive semiconductor layer 122 may also be mesa-etched together with the second conductive semiconductor layer 126 and the active layer 124.
  • the first conductive semiconductor layer 122 exposed by mesa etching, the side of the light emitting structure 120 exposed in the first through hole TH1, and the second conductive semiconductor are exposed.
  • layer 126 On top of layer 126 is deposited a SiO 2 layer 142 of a first insulating material, for example SiO 2 .
  • the photoresist (PR) mask M is coated on the SiO 2 layer 142 to cover the region where the first insulating layer 142A is to be formed and to open other regions.
  • the SiO 2 layer 142 is removed by, for example, wet etching. Thereafter, the PR mask M may be removed to form the first insulating layer 142A, and the second through hole TH2 exposing the second conductive semiconductor layer 126 may be formed.
  • the first insulating layer 142A is formed using photosensitive polyimide instead of SiO 2 as the first insulating material
  • the first conductive semiconductor layer 122 exposed through mesa etching and the first through hole are formed.
  • the photosensitive polyimide 142 is coated on the side of the light emitting structure 120 exposed at TH1 and the second conductive semiconductor layer 126 as a first insulating material.
  • the photosensitive polyimide 142 is exposed, developed, and then baked to form a first insulating layer 142A, and a second through hole TH2 exposing the second conductive semiconductor layer 126. Can be formed.
  • agglomerates of particles generated when SiO 2 is deposited to form the first insulating layer 142A may not be etched, which may adversely affect appearance and properties.
  • the SiO 2 layer is deposited using plasma, the second conductivity type semiconductor layer 126 may be damaged.
  • the first insulating layer (142A) using the photosensitive polyimide in place of SiO 2
  • the adverse effects can be eliminated so that the defect rate can be minimized or absent, and the manufacturing process can be simplified to shorten the process time.
  • the CBL role of the first insulating layer 142A may be more faithfully performed.
  • the light emitting structure 120 when the first insulating layer 142A is formed after the first through hole TH1 is formed, in particular, the first segment S1 and the fourth-first segment S4- of the first insulating layer 142A.
  • the light emitting structure 120 may be protected when the subsequent process illustrated in FIGS. 5E to 5G is performed.
  • the second electrode 164A includes a reflective layer made of silver (Ag)
  • the light emitting structure 120 may be protected from migration or foreign matter (or impurities) of silver.
  • the second electrode 164A is disposed on the second segment S2 and the fourth-2 segment S4-2 of the first insulating layer 142A while filling the second through hole TH2.
  • the second electrode 164A may reflect or transmit the light emitted from the active layer 124 without absorbing it, and may be formed of any material that can be grown on the second conductivity type semiconductor layer 126 with good quality.
  • the second electrode 164A may be formed of a metal, and Ag, Ni, Ti, Al, Rh, Cr, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, and optional thereof It can be made in combination.
  • a second insulating layer 150 is formed on the first insulating layer 142A while exposing the first conductive semiconductor layer 122 in the first through hole TH1 and the second electrode.
  • the second insulating layer 150 is formed to cover the upper edge and the side portion of the 164A.
  • the second insulating layer 150 may be made of photosensitive polyimide (PSPI), but embodiments are not limited thereto.
  • PSPI photosensitive polyimide
  • at least one of the first insulating layer 142A or the second insulating layer 150 is formed using at least one of SiO 2 , TiO 2 , ZrO 2 , Si 3 N 4 , Al 2 O 3 , or MgF 2 .
  • the first insulating layer 142A and the second insulating layer 150 may be formed of the same material or different materials.
  • the first electrode 162 is formed to be connected to the first conductive semiconductor layer 122 exposed through the first through hole TH1.
  • the first electrode 162 may be formed of, for example, a metal, and optionally include Ag, Ni, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Cr, and combinations thereof. Can be formed.
  • the second insulating layer 150 may be formed.
  • a first bonding pad 132 is formed on the second insulating layer 150 while filling the first through hole TH1 to be electrically connected to the first electrode 162.
  • a second bonding pad 134 is formed on the second electrode 164A exposed by the second insulating layer 150.
  • the first and second bonding pads 132 and 134 may be formed using a metal material having electrical conductivity, and may be formed of the same or different material as that of each of the first and second electrodes 162 and 164A. have.
  • FIG. 6A illustrates a light output Po of the light emitting device package according to the embodiment
  • FIG. 6B is a graph illustrating the light output Po of the comparative example and the embodiment. 6A and 6B, the horizontal axis represents the length L in the first direction of the second or fourth segments S2 and S4, and the vertical axis represents the light output Po.
  • the light emitting device package 100 arranges the first insulating layers 142A and 142B to serve as the current blocking layer CBL. Therefore, the injection of the carrier may be desired in the portion where the current spreading is weak.
  • the first insulating layers 142A and 142B may not include the second segment S2 or the fourth-2 segment S4-2.
  • the light output Po is improved when the length L is greater than 0 and less than or equal to 40 ⁇ m.
  • the light emitting device package according to the comparative example corresponds to a case where the first insulating layers 142A and 142B are omitted in the light emitting device package illustrated in FIGS. 2 to 4.
  • the light output Po of the light emitting device package according to the comparative example is denoted as "Ref".
  • Ref the light output Po of the light emitting device package according to the comparative example.
  • the light emitting device package 100 according to the embodiment uses the first insulating layers 142A and 142B, in particular, the second segment S2 and the fourth-2 segment S4-2. Therefore, optical characteristics of the light emitting device package may be improved.
  • the light emitting device package 100 according to the embodiment has a high current density, it is possible to improve the current spreading.
  • FIG. 7 is a sectional view of a light emitting device package 200 according to still another embodiment.
  • the light emitting device package 200 illustrated in FIG. 7 may include the light emitting device package 100 illustrated in FIG. 2, the first and second lead frames 212 and 214, the insulation unit 220, the package body 230, and the molding.
  • the member 240 and the first and second solder parts 252 and 254 may be included.
  • the first and second lead frames 212 and 214 may be electrically connected to the first and second bonding pads 132 and 134, respectively.
  • the first and second lead frames 212 and 214 may be electrically spaced apart from each other by the insulator 220.
  • Each of the first and second lead frames 212 and 214 may be made of a conductive material, for example, metal, and the embodiment is not limited to the type of material of each of the first and second lead frames 212 and 214. .
  • the insulation unit 220 is disposed between the first and second lead frames 212 and 214 to electrically insulate the first and second lead frames 212 and 214.
  • the insulation unit 220 may include at least one of SiO 2 , TiO 2 , ZrO 2 , Si 3 N 4 , Al 2 O 3 , or MgF 2 , but embodiments are not limited thereto.
  • the package body 230 may form a cavity C together with the first and second lead frames 212 and 214, but embodiments are not limited thereto. According to another embodiment, unlike illustrated in FIG. 7, the cavity C may be formed using only the package body 230. Alternatively, a barrier wall (not shown) may be disposed on the package body 230 having a flat upper surface, and the cavity may be defined by the barrier wall and the upper surface of the package body 230.
  • the light emitting device package 100 illustrated in FIG. 2 may be disposed in the cavity C.
  • the package body 230 may be formed of silicon, synthetic resin, or metal. If the package body 230 is made of a conductive material, for example, a metal material, the first and second lead frames 212 and 214 may be part of the package body 230. Even in this case, the package bodies 230 forming the first and second lead frames 212 and 214 may be electrically separated from each other by the insulator 220.
  • the molding member 240 may be disposed to surround and protect the light emitting device package 100 disposed in the cavity C.
  • the molding member 240 may be formed of, for example, silicon (Si), and may include a phosphor, thereby changing the wavelength of light emitted from the light emitting device package 100.
  • the phosphor may include a phosphor material of any one of wavelength conversion means of YAG-based, TAG-based, Silicate-based, Sulfide-based, or Nitride-based capable of converting light generated from the light emitting device into white light. It is not limited to kind.
  • YAG and TAG fluorescent materials can be selected from (Y, Tb, Lu, Sc, La, Gd, Sm) 3 (Al, Ga, In, Si, Fe) 5 (O, S) 12: Ce, Silicate fluorescent material may be selected from (Sr, Ba, Ca, Mg) 2 SiO 4: (Eu, F, Cl).
  • the sulfide-based fluorescent material can be selected from (Ca, Sr) S: Eu, (Sr, Ca, Ba) (Al, Ga) 2S4: Eu, and the Nitride-based fluorescent material is (Sr, Ca, Si, Al , O) N: Eu (e.g., CaAlSiN4: Eu ⁇ -SiAlON: Eu) or Ca- ⁇ SiAlON: Eu based (Cax, My) (Si, Al) 12 (O, N) 16, where M is Eu, Tb , Yb or Er is at least one of the substances 0.05 ⁇ (x + y) ⁇ 0.3, 0.02 ⁇ x ⁇ 0.27 and 0.03 ⁇ y ⁇ 0.3, it can be used to select from the phosphor components.
  • a nitride phosphor containing N (eg, CaAlSiN 3: Eu) may be used.
  • the nitride-based red phosphor is more reliable than the sulfide-based phosphor in the external environment such as heat and water, and has a lower risk of discoloration.
  • the first solder part 252 is disposed between the first bonding pad 132 and the first lead frame 212, and serves to electrically connect these 132 and 212.
  • the second solder part 254 is disposed between the second bonding pad 134 and the second lead frame 214 to electrically connect them 134 and 214.
  • Each of the first and second solder parts 252 and 254 may be solder paste or solder ball, but embodiments are not limited thereto.
  • the first and second solder portions 252 and 254 lead the first and second conductive semiconductor layers 122 and 126 to the first and second leads through the first and second bonding pads 132 and 134.
  • the electrical connections to the frames 212 and 214, respectively, can eliminate the need for wires.
  • the first and second conductive semiconductor layers 122 and 126 may be connected to the first and second lead frames 212 and 214 using wires, respectively.
  • first solder part 252 and the second solder part 254 may be omitted.
  • first bonding pad 132 may serve as the first solder part 252
  • second bonding pad 134 may serve as the second solder part 254. That is, when the first solder part 252 and the second solder part 254 are omitted, the first bonding pad 132 is directly connected to the first lead frame 212, and the second bonding pad 134 is It may be directly connected to the second lead frame 214.
  • a plurality of light emitting device packages may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, and the like, which are optical members, may be disposed on an optical path of the light emitting device package.
  • the light emitting device package, the substrate, and the optical member may function as a backlight unit.
  • the light emitting device package according to the embodiment may be used in a display device, an indicator device, and a lighting device.
  • the display device may include a bottom cover, a reflector disposed on the bottom cover, a light emitting module for emitting light, a light guide plate disposed in front of the reflector, and guiding light emitted from the light emitting module to the front, and in front of the light guide plate.
  • An optical sheet including prism sheets disposed, a display panel disposed in front of the optical sheet, an image signal output circuit connected to the display panel and supplying an image signal to the display panel, and a color filter disposed in front of the display panel. It may include.
  • the bottom cover, the reflector, the light emitting module, the light guide plate, and the optical sheet may form a backlight unit.
  • the lighting apparatus includes a light source module including a substrate and a light emitting device package according to an embodiment, a heat sink for dissipating heat from the light source module, and a power supply unit for processing or converting an electrical signal provided from the outside and providing the light source module to the light source module.
  • a light source module including a substrate and a light emitting device package according to an embodiment, a heat sink for dissipating heat from the light source module, and a power supply unit for processing or converting an electrical signal provided from the outside and providing the light source module to the light source module.
  • the lighting device may include a lamp, a head lamp, or a street lamp.
  • the head lamp includes a light emitting module including light emitting device packages disposed on a substrate, a reflector for reflecting light emitted from the light emitting module in a predetermined direction, for example, a lens for refracting forward light reflected by the reflector And a shade for blocking or reflecting a part of the light reflected by the reflector toward the lens to achieve a light distribution pattern desired by the designer.
  • a light emitting module including light emitting device packages disposed on a substrate, a reflector for reflecting light emitted from the light emitting module in a predetermined direction, for example, a lens for refracting forward light reflected by the reflector And a shade for blocking or reflecting a part of the light reflected by the reflector toward the lens to achieve a light distribution pattern desired by the designer.
  • the light emitting device package according to the present embodiment may be used for a display device, an indicator device, a lighting device such as a lamp, a head lamp, or a street lamp.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예의 발광 소자 패키지는 기판과, 기판 아래에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물과, 활성층과 제2 도전형 반도체층을 관통하여 제1 도전형 반도체층을 노출시키는 관통홀에 매립되어 제1 도전형 반도체층과 연결된 제1 본딩 패드와, 제1 본딩 패드와 이격되어 제2 도전형 반도체층 아래에 배치되며 제2 도전형 반도체층과 연결된 제2 본딩 패드와, 관통 홀에서 발광 구조물의 측부 및 발광 구조물의 내측 하부 가장 자리에 배치된 제1 절연층 및 관통홀에서 제1 절연층과 제1 본딩 패드의 사이에 배치된 제2 절연층을 포함한다.

Description

발광 소자 패키지 및 조명 장치
실시 예는 발광 소자 패키지 및 조명 장치에 관한 것이다.
발광 다이오드(LED:Light Emitting Diode)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적 및 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD:Laser Diode) 등 발광소자의 핵심 소재로 각광을 받고 있다.
이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명과 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.
기존의 발광 소자 패키지의 경우 활성층으로 공급되는 캐리어가 골고루 주입되지 않아, 전류 스프레딩이 악화될 수 있어 이의 개선이 요구된다.
실시 예는 전류 스프레딩이 개선되고 간단하고 신속히 제조될 수 있는 발광 소자 패키지 및 조명 장치를 제공한다.
일 실시 예에 의한 발광 소자 패키지는, 기판; 상기 기판 아래에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 활성층과 상기 제2 도전형 반도체층을 관통하여 상기 제1 도전형 반도체층을 노출시키는 관통홀에 매립되어 상기 제1 도전형 반도체층과 연결된 제1 본딩 패드; 상기 제1 본딩 패드와 이격되어 상기 제2 도전형 반도체층 아래에 배치되며, 상기 제2 도전형 반도체층과 연결된 제2 본딩 패드; 상기 관통 홀에서 상기 발광 구조물의 측부 및 상기 발광 구조물의 내측 하부 가장 자리에 배치된 제1 절연층; 및 상기 관통홀에서 상기 제1 절연층과 상기 제1 본딩 패드의 사이에 배치된 제2 절연층을 포함할 수 있다.
예를 들어, 상기 제1 절연층은 상기 관통홀에서 상기 발광 구조물의 측부에 배치된 제1 세그먼트; 및 상기 제1 세그먼트로부터 상기 발광 구조물의 두께 방향과 교차하는 제1 방향으로 연장되어 상기 발광 구조물의 상기 내측 하부 가장 자리에 배치된 제2 세그먼트를 포함할 수 있다. 상기 제1 절연층은 상기 활성층 아래에서 상기 제1 세그먼트로부터 상기 제1 방향으로 상기 제2 도전형 반도체층 내부로 연장되어 배치된 적어도 하나의 제3 세그먼트를 더 포함할 수 있다. 상기 제1 절연층은 상기 발광 구조물의 외측부 및 외측 하부 가장 자리에 각각 배치된 제4 세그먼트를 더 포함할 수 있다.
예를 들어, 상기 발광 소자 패키지는 상기 관통홀에서 노출된 상기 제1 도전형 반도체층과 상기 제1 본딩 패드 사이에 배치된 제1 전극을 더 포함할 수 있다. 상기 제2 절연층은 상기 제1 전극과 상기 제1 절연층 사이까지 연장되어 배치될 수 있다.
예를 들어, 상기 발광 소자 패키지는, 상기 제2 도전형 반도체층과 상기 제2 본딩 패드 사이에 배치된 제2 전극을 더 포함할 수 있다.
예를 들어, 상기 제2 전극은 상기 제2 도전형 반도체층 아래에 배치된 반사층; 및 상기 반사층과 상기 제2 도전형 반도체층 사이에 배치된 투광 전극층을 포함할 수 있다. 상기 제1 절연층의 상기 제2 세그먼트는 상기 투광 전극층과 상기 제2 도전형 반도체층의 상기 내측 하부 가장 자리 사이에 배치되고, 상기 제4 세그먼트는 상기 투광 전극층과 상기 외측 하부 가장 자리 사이에 배치될 수 있다.
예를 들어, 상기 제2 전극은 상기 제2 도전형 반도체층 아래에 배치된 반사층을 포함할 수 있다. 상기 제1 절연층의 상기 제2 세그먼트는 상기 반사층과 상기 제2 도전형 반도체층의 상기 내측 하부 가장 자리에 배치되고, 상기 제4 세그먼트는 상기 반사층과 상기 외측 하부 가장 자리 사이에 배치될 수 있다.
예를 들어, 상기 제2 전극은 상기 제2 도전형 반도체층의 아래에 배치된 투광 전극층을 포함할 수 있다. 상기 제1 절연층의 상기 제2 세그먼트는 상기 투광 전극층과 상기 제2 도전형 반도체층의 상기 내측 하부 가장 자리 사이에 배치되고, 상기 제4 세그먼트는 상기 투광 전극층과 상기 외측 하부 가장 자리 사이에 배치될 수 있다.
예를 들어, 상기 제3 세그먼트가 배치되는 상기 제2 도전형 반도체층의 내부는 상기 제2 도전형 반도체층의 상부, 하부 또는 중간부 중 적어도 한 곳을 포함할 수 있다. 상기 적어도 하나의 제3 세그먼트는 상기 제1 세그먼트로부터 서로 나란히 이격되어 제1 방향으로 연장된 복수의 제3 세그먼트를 포함할 수 있다. 상기 제2 또는 제4 세그먼트의 상기 제1 방향으로의 길이는 20 ㎛ 내지 30 ㎛일 수 있다. 상기 제1 본딩 패드와 상기 제2 본딩 패드의 상기 제1 방향으로의 폭의 비율은 9:1 또는 8:2일 수 있다. 상기 제1 또는 제2 절연층 중 적어도 하나는 감광성 폴리이미드를 포함할 수 있다.
예를 들어, 상기 발광 소자 패키지는 상기 제1 및 제2 본딩 패드와 각각 연결된 제1 및 제2 리드 프레임을 더 포함할 수 있다.
다른 실시 예에 의한 조명 장치는 상기 발광 소자 패키지를 포함할 수 있다.
실시 예에 따른 발광 소자 패키지 및 조명 장치는 전류 스프레딩이 취약한 부분에 캐리어의 주입이 원할해질 수 있어, 높은 전류 밀도와 개선된 전류 스프레딩을 가지며, 감광성 폴리이미드를 이용하여 제1 절연층을 형성함으로써 제1 절연층으로서 SiO2를 사용할 때의 불량률이 해소될 수 있고, 제조 공정이 간단해져 공정 시간이 단축될 수 있으며, 전류 차단층의 역할이 더 충실히 수행될 수 있고, 제1 절연층을 둠으로써 제2 전극이 은(Ag)으로 이루어진 반사층을 포함할 경우 은의 마이그레이션이나 불순물로부터 발광 구조물을 보호할 수 있다.
도 1은 일 실시 예에 의한 발광 소자 패키지의 평면도를 나타낸다.
도 2는 도 1에 도시된 발광 소자 패키지를 I-I'선을 따라 절개한 단면도를 나타낸다.
도 3은 도 2에 도시된 'A' 부분에 대한 일 실시 예의 확대 단면도를 나타낸다.
도 4는 도 2에 도시된 'A' 부분에 대한 다른 실시 예의 확대 단면도를 나타낸다.
도 5a 내지 도 5g는 도 2에 도시된 발광 소자 패키지의 'A' 부분의 공정 단면도를 나타낸다.
도 6a는 실시 예에 의한 발광 소자 패키지의 광 출력을 나타내고, 도 6b는 비교 례와 실시 예의 광 출력을 비교하여 나타내는 그래프이다.
도 7은 또 다른 실시 예에 의한 발광 소자 패키지의 단면도를 나타낸다.
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위)" 또는 "하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위)" 또는 "하(아래)(on or under)”로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 "제1" 및 "제2," "상/상부/위" 및 "하/하부/아래" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서 이용될 수도 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 실시 예에 의한 발광 소자 패키지(100, 200)를 첨부된 도면을 참조하여 다음과 같이 설명한다. 편의상, 데카르트 좌표계(x축, y축, z축)를 이용하여 발광 소자 패키지(100, 200)를 설명하지만, 다른 좌표계에 의해서도 이를 설명할 수 있음은 물론이다. 데카르트 좌표계에 의하면, x축, y축 및 z축은 서로 직교하지만, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면, x축, y축 및 z축은 서로 교차할 수도 있다.
도 1은 일 실시 예에 의한 발광 소자 패키지(100)의 평면도를 나타내고, 도 2는 도 1에 도시된 발광 소자 패키지(100)를 I-I'선을 따라 절개한 단면도를 나타낸다.
이해를 돕기 위해, 도 1에서 제1 본딩 패드(132)에 의해 덮여지는 제1 관통홀(TH1)을 점선으로 표기하였으며, 제1 관통홀(TH1)을 확대한 도면에서는 제1 관통홀(TH1)을 실선으로 표기하였다. 또한, 도 1의 경우, 제1 관통 홀(TH1)의 개수는 16개인 것으로 예시되어 있지만, 실시 예는 이에 국한되지 않는다. 즉, 제1 관통 홀(TH1)의 개수는 16개보다 더 많거나 더 적을 수 있다.
또한, 도 1에서 제1 관통홀(TH1)은 원형 평면 형상을 갖는 것으로 도시되어 있지만, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면 제1 관통홀(TH1)은 다양한 평면 형상을 가질 수 있다.
도 1 및 도 2를 참조하면, 실시 예에 의한 발광 소자(100)는 기판(110), 발광 구조물(120), 제1 및 제2 본딩 패드(bonding pad)(132, 134), 제1 절연층(142A), 제2 절연층(150), 제1 및 제2 전극(162, 164A)을 포함할 수 있다.
기판(110) 아래에 발광 구조물(120)이 배치될 수 있다.
기판(110)은 도전형 물질 또는 비도전형 물질을 포함할 수 있다. 예를 들어, 기판(110)은 사파이어(Al203), GaN, SiC, ZnO, GaP, InP, Ga203, GaAs 및 Si 중 적어도 하나를 포함할 수 있다. 또한, 활성층(124)에서 방출된 광이 발광 소자 패키지(100)로부터 탈출함을 도울 수 있도록 예를 들어, 기판(110)은 패턴(112)을 갖는 PSS(Patterned Sapphire Substrate)일 수 있으나, 실시 예는 이에 국한되지 않는다.
기판(110)과 발광 구조물(120) 간의 열 팽창 계수의 차이 및 격자 부정합을 개선하기 위해, 이들(110, 120) 사이에 버퍼층(또는, 전이층)(미도시)이 배치될 수 있다. 버퍼층은 예를 들어 Al, In, N 및 Ga로 구성되는 군으로부터 선택되는 적어도 하나의 물질을 포함할 수 있으나, 이에 국한되지 않는다. 또한, 버퍼층은 단층 또는 다층 구조를 가질 수도 있다.
발광 구조물(120)은 기판(110) 아래에 배치되며, 기판(110) 아래에 순차적으로 적층된 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함할 수 있다.
제1 도전형 반도체층(122)은 기판(110) 아래에 배치되며, 제1 도전형 도펀트가 도핑된 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 제1 도전형 반도체층(122)이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
예를 들어, 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상을 포함할 수 있다.
활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이에 배치되며, 제1 도전형 반도체층(122)을 통해서 주입되는 전자(또는, 정공)와 제2 도전형 반도체층(126)을 통해서 주입되는 정공(또는, 전자)이 서로 만나서, 활성층(124)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. 활성층(124)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드갭 에너지보다 낮은 밴드갭 에너지를 갖는 물질로 형성될 수 있다.
활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수도 있다. 도전형 클래드층은 활성층(124)의 장벽층의 밴드갭 에너지보다 더 높은 밴드갭 에너지를 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
제2 도전형 반도체층(126)은 활성층(124) 아래에 배치되며, 반도체 화합물로 형성될 수 있으며, Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 예컨대, 제2 도전형 반도체층(126)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제2 도전형 반도체층(126)에는 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(126)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
제1 도전형 반도체층(122)은 n형 반도체층으로, 제2 도전형 반도체층(126)은 p형 반도체층으로 구현할 수 있다. 또는, 제1 도전형 반도체층(122)은 p형 반도체층으로, 제2 도전형 반도체층(126)은 n형 반도체층으로 구현할 수도 있다.
발광 구조물(120)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
이하, 설명의 편의상 y축 방향을 '제1 방향'이라 하고, 발광 구조물(120)의 두께 방향인 x축 방향을 '제2 방향'이라 하고, z축 방향을 '제3 방향'이라 한다. 이하, 제1, 제2 및 제3 방향은 서로 직교하는 것으로 설명하지만, 이는 제1, 제2 및 제3 방향이 서로 교차하는 경우에도 적용될 수 있음은 물론이다.
제1 본딩 패드(132)는 제2 도전형 반도체층(126)과 활성층(124)을 관통하여 제1 도전형 반도체층(122)을 노출시키는 제1 관통홀(TH1)에 매립되어, 제1 전극(162)을 통해 제1 도전형 반도체층(122)과 전기적으로 연결될 수 있다. 제1 본딩 패드(132)는 제2 방향과 직교하는 제1 또는 제3 방향 중 적어도 어느 하나의 방향으로 제1 폭(W1)을 가질 있다. 도 2의 경우 제1 방향으로의 제1 폭(W1)을 도시하고 있다.
제2 본딩 패드(134)는 제1 본딩 패드(132)와 제1 방향으로 이격되어 제2 도전형 반도체층(126) 아래에 배치되며, 제2 전극(164A)을 통해 제2 도전형 반도체층(126)과 전기적으로 연결될 수 있다. 제2 본딩 패드(134)는 제2 방향과 직교하는 제1 또는 제3 방향 중 적어도 어느 하나의 방향으로 제2 폭(W2)을 가질 수 있다. 도 2의 경우 제1 방향으로의 제2 폭(W2)을 도시하고 있다.
제1 및 제2 본딩 패드(132, 134) 각각은 전기적 전도성을 갖는 금속 물질을 포함할 수 있으며, 제1 및 제2 전극(162, 164A) 각각의 물질과 동일하거나 다른 물질을 포함할 수 있다. 제1 및 제2 본딩 패드(132, 134) 각각은 Ti, Ni, Au 또는 Sn 중 적어도 하나를 포함할 수 있으나, 실시 예는 이에 국한되지 않는다. 예를 들어, 제1 및 제2 본딩 패드(132, 134) 각각은 Ti/Ni/Au/Sn/Au일 수 있다.
또한, 실시 예에 의하면, 제1 본딩 패드(132)의 제1 폭(W1)과 제2 본딩 패드(134)의 제2 폭(W2)의 비율은 다음 수학식 1 또는 수학식 2와 같이 표현될 수 있지만, 실시 예는 이에 국한되지 않는다.
수학식 1
Figure PCTKR2016002612-appb-M000001
수학식 2
Figure PCTKR2016002612-appb-M000002
도 3은 도 2에 도시된 'A' 부분에 대한 일 실시 예(A1)의 확대 단면도를 나타낸다. 도 3에 도시된 제2 전극(164B)은 도 2에 도시된 제2 전극(164A)과 다른 구조를 갖는다. 이를 제외하면, 도 3에 도시된 발광 소자 패키지는 도 2에 도시된 발광 소자 패키지와 동일하다. 따라서, 도 2에 도시된 발광 소자 패키지(100)를 설명함에 있어서, 도 3에 도시된 확대 단면도(A1)를 인용하기로 한다.
도 3을 참조하면, 제1 절연층(142A)은 제1 관통 홀(TH1)에서 발광 구조물(120)의 측부(120-1) 및 발광 구조물(120)의 내측 하부 가장 자리(120-2)에 배치될 수 있다. 즉, 제1 절연층(142A)은 제1 및 제2 세그먼트(S1, S2)를 포함할 수 있다.
제1 세그먼트(S1)는 제1 관통홀(TH1)에서 발광 구조물(120)의 측부(120-1)에 배치될 수 있다. 제2 세그먼트(S2)는 제1 세그먼트(S1)로부터 발광 구조물(120)의 두께 방향인 제2 방향과 수직한 제1 또는 제3 방향 중 적어도 어느 하나의 연장되어, 발광 구조물(120)의 내측 하부 가장 자리(120-2)에 배치될 수 있다. 도 3의 경우, 제2 세그먼트(S2)는 제1 세그먼트(S1)로부터 제1 방향으로 연장됨을 보이고 있다. 비록 도시되지는 않았지만, 제2 세그먼트(S2)는 제1 세그먼트(S1)로부터 제3 방향으로도 연장될 수 있음은 물론이다.
도 4는 도 2에 도시된 'A' 부분에 대한 다른 실시 예(A2)의 확대 단면도를 나타낸다. 도 4에 도시된 제2 전극(164B)은 도 2에 도시된 제2 전극(164A)과 다른 구조를 갖고, 도 4에 도시된 제1 절연층(142B)은 도 2에 도시된 제1 절연층(142A)과 다른 구조를 갖는다. 이를 제외하면, 도 4에 도시된 발광 소자 패키지는 도 2에 도시된 발광 소자 패키지와 동일하다. 따라서, 도 4에서 도 2에 도시된 발광 소자 패키지(100)와 동일한 부분에 대해서는 중복되는 설명을 생략하기로 한다.
도 4를 참조하면, 제1 절연층(142A)은 제1 및 제2 세그먼트(S1, S2)뿐만 아니라 제3 세그먼트(S3)를 더 포함할 수 있다. 제3 세그먼트(S3)는 활성층(124)의 아래에서 제1 세그먼트(S1)로부터 제1 방향 또는 제3 방향 중 적어도 어느 하나의 방향으로 연장되어 배치될 수 있다. 도 4의 경우 제3 세그먼트(S3)가 세1 세그먼트(S1)로부터 제2 방향으로 연장된 모습을 보인다. 비록 도시되지는 않았지만, 제3 세그먼트(S3)는 제1 세그먼트(S1)로부터 제3 방향으로 연장될 수 있음은 물론이다.
또한, 제1 절연층(142B)의 제3 세그먼트(S3)는 제2 방향에서 제2 도전형 반도체층(126)의 중간 부분(또는, 중간부)에 배치될 수 있지만, 실시 예는 이에 국한되지 않는다.
다른 실시 예에 의하면, 제1 절연층(142B)의 제3 세그먼트(S3)는 제2 도전형 반도체층(126)의 하부에 배치될 수도 있다. 이 경우, 도 4에 도시된 제1 절연층(142B)의 제3 세그먼트(S3)의 저면(S3-1)과 제2 도전형 반도체층(126)의 저면(126A) 사이의 간격(d)은 '0'일 수도 있다.
또 다른 실시 예에 의하면, 제1 절연층(142B)의 제3 세그먼트(S3)는 제2 도전형 반도체층(126)의 상부에도 배치될 수 있다. 즉, 제3 세그먼트(S3)는 제2 도전형 반도체층(126)과 활성층(124) 사이에 배치될 수 있다. 이 경우, 제3 세그먼트(S3)는 활성층(124)과 접하여 배치될 수 있다.
또한, 제1 절연층(142B)의 제3 세그먼트(S3)는 제2 도전형 반도체층(126)의 상부, 중간 부분 또는 하부 중 적어도 복수 곳에 배치된 복수의 제3 세그먼트를 포함할 수도 있다. 예를 들어, 도 4에 예시된 바와 같이, 제3 세그먼트(S3)는 복수의 제3-1 및 제3-2 세그먼트(S3-1, S3-2)를 포함할 수도 있다. 제3-1 세그먼트(S3-1)는 제2 도전형 반도체층(126)의 상부에서 활성층(124)과 제3-2 세그먼트(S3-2) 사이에 배치될 수 있다. 제3-2 세그먼트(S3-2)는 제2 도전형 반도체층(126)의 중간 부분에서 제3-1 세그먼트(S3-1)와 제2 세그먼트(S2) 사이에 배치될 수 있다.
또한, 제1 절연층(142A)은 제4 세그먼트(S4)를 더 포함할 수 있다. 도 3을 참조하면, 제4 세그먼트(S4)는 발광 구조물(120)의 외측부(120-3)에 배치된 제4-1 세그먼트(S4-1)와 발광 구조물(120)의 외측 하부 가장 자리(120-4)에 배치된 제4-2 세그먼트(S4-2)를 포함할 수도 있다.
전술한 제1 절연층(142A, 142B)은 일종의 전류 차단층(CBL:Current Blocking Layer)의 역할을 수행할 수 있다. 이에 대해서는 첨부된 도 6을 참조하여 상세히 후술된다.
한편, 제2 절연층(150)은 제1 관통홀(TH1)에서 제1 절연층(142A, 142B)과 제1 본딩 패드(132)의 사이에 배치될 수 있다. 또한, 제2 절연층(150)은 제2 전극(164A, 164B)과 제1 본딩 패드(132) 사이에 배치되어, 제2 전극(164A, 164B)과 제1 본딩 패드(132)를 전기적으로 절연시킬 수 있다.
제1 절연층(142A, 142B) 또는 제2 절연층(150) 중 적어도 하나는 감광성 폴리이미드(PSPI:Photo Sensitive Polyimid)로 구현될 수 있으나, 실시 예는 이에 국한되지 않는다. 또는, 제1 절연층(142A, 142B) 또는 제2 절연층(150) 중 적어도 하나는 SiO2, TiO2, ZrO2, Si3N4, Al2O3, 또는 MgF2 중 적어도 하나를 포함할 수 있다. 제1 절연층(142A, 142B)과 제2 절연층(150)은 서로 동일한 재질을 갖거나 서로 다른 재질을 가질 수 있다.
제1 전극(162)은 제1 관통홀(TH1)에서 노출된 제1 도전형 반도체층(122)과 제1 본딩 패드(132) 사이에 배치될 수 있다. 이 경우, 제2 절연층(150)은 제1 전극(162)과 제1 절연층(142A, 142B) 사이에 배치될 수 있지만, 실시 예는 이에 국한되지 않는다.
제1 전극(162)은 오믹 접촉하는 물질을 포함하여 오믹 역할을 수행하여 별도의 오믹층(미도시)이 배치될 필요가 없을 수도 있고, 별도의 오믹층이 제1 전극(162)과 제1 도전형 반도체층(122) 사이에 배치될 수도 있다.
제2 전극(164A, 164B)은 제2 도전형 반도체층(126)과 제2 본딩 패드(134) 사이에 배치될 수 있다.
제1 전극(162) 및 제2 전극(164A, 164B) 각각은 활성층(124)에서 방출된 광을 흡수하지 않고 반사시키거나 투과시킬 수 있고, 제1 및 제2 도전형 반도체층(122, 126) 상에 양질로 성장될 수 있는 어느 물질로 형성될 수 있다. 예를 들어, 제1 전극(162) 및 제2 전극(164A, 164B) 각각은 금속으로 형성될 수 있으며, Ag, Ni, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Cr 및 이들의 선택적인 조합으로 이루어질 수 있다. 예를 들어, 제1 전극(162)은 Cr/Ni/Au일 수 있으나, 실시 예는 이에 국한되지 않는다.
일 실시 예에 의하면, 도 2에 도시된 제2 전극(164A)은 반사층에 해당할 수 있다. 즉, 제2 전극(164A)은 제2 도전형 반도체층(126) 아래에 배치되어 제2 도전형 반도체층(126)과 전기적으로 연결되는 반사층만을 포함할 수 있다. 이 경우, 제1 절연층(142A)의 제2 세그먼트(S2)는 제2 전극(164A)인 반사층과 제2 도전형 반도체층(126)의 내측 하부 가장 자리(120-2) 사이에 배치될 수 있다. 여기서, 내측 하부 가장 자리(120-2)는 도 2에 도시되지 않았지만, 도 3에 도시된 위치와 동일하다. 또한, 제1 절연층(142A)의 제4-2 세그먼트(S4-2)는 제2 전극(164A)인 반사층과 제2 도전형 반도체층(126)의 외측 하부 가장 자리(120-4) 사이에 배치될 수 있다.
제2 전극(164A)인 반사층은 알루미늄(Al), 금(Au), 은(Ag), 니켈(Ni), 백금(Pt), 로듐(Rh), 티타늄(Ti), 크롬(Cr) 혹은 Al이나 Ag이나 Pt나 Rh를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다. 예를 들어, 반사층은 Ag/Ni/Ti일 수 있으나, 실시 예는 이에 국한되지 않는다.
다른 실시 예에 의하면, 도 2에 도시된 제2 전극(164A)은 투광 전극층에 해당할 수 있다. 즉, 제2 전극(164A)은 제2 도전형 반도체층(126)의 아래에 배치된 투광 전극층만을 포함할 수 있다. 이 경우, 제1 절연층(142A)의 제2 세그먼트(S2)는 제2 전극(164A)인 투광 전극층과 제2 도전형 반도체층(126)의 내측 하부 가장 자리(120-2) 사이에 배치되고, 제1 절연층(142A)의 제4-2 세그먼트(S4-2)는 제2 전극(164A)인 투광 전극층과 제2 도전형 반도체층(126)의 외측 하부 가장 자리(120-4) 사이에 배치될 수 있다.
도 2에 도시된 제2 전극(164A)인 투광 전극층은 투명 전도성 산화막(TCO:Tranparent Conductive Oxide)일 수도 있다. 예를 들어, 투광 전극층은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다.
또 다른 실시 예에 의하면, 도 3 및 도 4에 도시된 바와 같이 제2 전극(164B)은 투광 전극층(164-1) 및 반사층(164-2)을 모두 포함할 수도 있다.
반사층(164-2)은 제2 도전형 반도체층(126) 아래에 배치되고, 투광 전극층(164-1)은 반사층(164-2)과 제2 도전형 반도체층(126) 사이에 배치될 수 있다. 이 경우, 제1 절연층(142A)의 제2 세그먼트(S2)는 투광 전극층(164-1)과 제2 도전형 반도체층(126)의 내측 하부 가장 자리(120-2) 사이에 배치될 수 있다. 또한, 제4-1 세그먼트(S4-1)는 투광 전극층(164-1)과 제2 도전형 반도체층(126)의 외측 하부 가장 자리(120-4) 사이에 배치될 수 있다.
또한, 도 3에 도시된 제2 전극(164B)의 경우 투광 전극층(164-1)의 제3 폭(W3)보다 반사층(164-2)의 제4 폭(W4)이 더 작다. 이 경우, 투광 전극층(164-1)의 적어도 일부가 제2 방향으로 제1 절연층(142A)과 수직으로 중첩되는 반면, 반사층(164-2)은 제2 방향으로 제1 절연층(142A)과 수직으로 중첩되지 않을 수 있다.
도 4에 도시된 제2 전극(164B)의 경우, 투광 전극층(164-1)의 제3 폭(W3)과 반사층(164-2)의 제4 폭(W4)은 동일하다. 이 경우, 투광 전극층(164-1)과 반사층(164-2) 각각의 적어도 일부는 제2 방향으로 제1 절연층(142B)과 중첩될 수 있다.
도 2 내지 도 4에 도시된 발광 소자 패키지(100)는 플립 칩 본딩 구조이기 때문에, 활성층(124)에서 방출된 광은 기판(110) 및 제1 도전형 반도체층(122)을 통해 출사된다. 이를 위해, 기판(110) 및 제1 도전형 반도체층(122)은 투광성을 갖는 물질로 이루어지고, 제2 도전형 반도체층(126)과 제2 전극(164A, 164B)은 투광성이나 비투광성을 갖는 물질로 이루어질 수 있다.
이하, 도 2에 도시된 발광 소자 패키지(100)의 제조 방법을 첨부된 도 5a 내지 도 5g를 참조하여 다음과 같이 설명하지만, 실시 예는 이에 국한되지 않는다. 즉, 도 2에 도시된 발광 소자 패키지(100)는 다른 방법에 의해서도 제조될 수 있음은 물론이다. 또한, 도 3 및 도 4에 도시된 발광 소자 패키지(A1, A2)의 경우에도 도 5a 내지 도 5g에 도시된 제조 방법을 변경하여 제조될 수 있음은 당업자에게 자명하다. 또한, 설명의 편의상, 도 2에 도시된 발광 소자 패키지(100)에서 'A' 부분에 대한 제조 방법을 도 5a 내지 도 5g를 참조하여 설명하지만, 'A' 부분 이외의 부분에 대한 제조 과정도 도 5a 내지 도 5g에 도시된 바와 같다.
도 5a 내지 도 5g는 도 2에 도시된 발광 소자 패키지(100)의 'A' 부분의 공정 단면도를 나타낸다.
도 5a를 참조하면, 기판(110) 위에 발광 구조물(120)을 형성한다. 기판(110)은 도전형 물질 또는 비도전형 물질을 포함할 수 있다. 예를 들어, 기판(110)은 사파이어(Al203), GaN, SiC, ZnO, GaP, InP, Ga203, GaAs 및 Si 중 적어도 하나를 포함할 수 있다.
기판(110) 위에 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 순차적으로 적층하여 발광 구조물(120)을 형성할 수 있다.
먼저, 기판(110) 위에 제1 도전형 반도체층(122)을 형성한다. 제1 도전형 반도체층(122)은 제1 도전형 도펀트가 도핑된 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체를 이용하여 형성할 수 있다. 제1 도전형 반도체층(122)이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
예를 들어, 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상을 포함할 수 있다.
이후, 활성층(124)을 제1 도전형 반도체층(122) 위에 형성한다. 활성층(124)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드갭 에너지보다 낮은 밴드갭 에너지를 갖는 물질로 형성될 수 있다.
활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(124)의 장벽층의 밴드갭 에너지보다 더 높은 밴드갭 에너지를 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
이후, 활성층(124) 위에 제2 도전형 반도체층(126)을 형성한다. 제2 도전형 반도체층(126)은 반도체 화합물로 형성될 수 있으며, Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 예컨대, 제2 도전형 반도체층(126)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제2 도전형 반도체층(126)에는 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(126)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
이후, 도 5b를 참조하면, 발광 구조물(120)의 제2 도전형 반도체층(126)과 활성층(124)을 메사(Mesa) 식각(etching)하여 제1 도전형 반도체층(122)을 노출시키는 제1 관통홀(TH1)을 형성한다. 이때, 도 5b에 예시된 바와 같이, 제1 도전형 반도체층(122)의 일부도 제2 도전형 반도체층(126) 및 활성층(124)과 함께 메사 식각될 수 있다.
이후, 도 5c를 참조하면, 메사 식각에 의해 노출된 제1 도전형 반도체층(122) 위와, 제1 관통홀(TH1) 내에서 노출된 발광 구조물(120)의 측부와, 제2 도전형 반도체층(126) 위에 제1 절연 물질 예를 들어 SiO2로 된 SiO2층(142)을 증착한다. 이후, 제1 절연층(142A)이 형성될 영역을 덮고 그 이외의 영역을 오픈하도록 SiO2층(142) 위에 포토 레지스터(PR) 마스크(M)를 코팅한다.
이후, 도 5d를 참조하면, PR 마스크(M)를 이용하여 사진 식각 공정에 의해 노광하고 현상한 후 SiO2층(142)을 예를 들어 습식 식각에 의해 제거한다. 이후 PR 마스크(M)를 제거하여 제1 절연층(142A)을 형성하고, 제2 도전형 반도체층(126)을 노출시키는 제2 관통홀(TH2)을 형성할 수 있다.
또는, 제1 절연 물질로서 SiO2 대신에 감광성 폴리이미드를 사용하여 제1 절연층(142A)을 형성하고자 할 경우, 메사 식각되어 노출된 제1 도전형 반도체층(122)과, 제1 관통홀(TH1)에서 노출된 발광 구조물(120)의 측부와, 제2 도전형 반도체층(126) 위에 제1 절연 물질로서 감광성 폴리이미드(142)를 도포한다. 이후, 감광성 폴리이미드(142)를 노광하고 현상한 후 베이킹(baking)하여 제1 절연층(142A)을 형성하고, 제2 도전형 반도체층(126)을 노출시키는 제2 관통홀(TH2)을 형성할 수 있다.
전술한 바와 같이, 제1 절연층(142A)을 형성하기 위해 SiO2를 증착할 때 발생된 파티클 덩어리가 식각되지 않아 외관 및 특성에 악영향을 미칠 수도 있다. 또한, 플라즈마를 이용하여 SiO2층을 증착할 때 제2 도전형 반도체층(126)가 손상(damage)될 수도 있다. 그러나, SiO2 대신에 감광성 폴리이미드를 이용하여 제1 절연층(142A)을 형성할 경우, SiO2층을 사용할 때 처럼 제2 도전형 반도체층(126)이 손상될 염려가 없고 외관 및 특성에 미치는 악영향이 해소되어 불량률이 최소화되거나 없을 수 있고, 제조 공정이 간단해져 공정 시간이 단축될 수 있다. 또한, SiO2를 사용할 때보다 폴리이미드를 사용하면, 제1 절연층(142A)의 CBL 역할이 더 충실히 수행될 수 있다.
또한, 제1 관통홀(TH1)을 형성한 후 제1 절연층(142A)을 형성할 경우, 특히, 제1 절연층(142A)의 제1 세그먼트(S1) 및 제4-1 세그먼트(S4-1)를 형성할 경우, 도 5e 내지 도 5g에 도시된 후속하는 공정을 수행할 때, 발광 구조물(120) 특히 활성층(124)을 보호할 수 있다. 예를 들어, 제2 전극(164A)이 은(Ag)으로 이루어진 반사층을 포함할 경우, 은의 마이그레이션(migration)이나 이물질(또는, 불순물)로부터 발광 구조물(120)이 보호될 수 있다.
이후, 도 5e를 참조하면, 제2 관통홀(TH2)을 매립하면서 제1 절연층(142A)의 제2 세그먼트(S2) 및 제4-2 세그먼트(S4-2) 위에 제2 전극(164A)을 형성한다. 제2 전극(164A)은 활성층(124)에서 방출된 광을 흡수하지 않고 반사시키거나 투과시킬 수 있고, 제2 도전형 반도체층(126) 상에 양질로 성장될 수 있는 어느 물질로 형성될 수 있다. 예를 들어, 제2 전극(164A)은 금속으로 형성될 수 있으며, Ag, Ni, Ti, Al, Rh, Cr, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 이루어질 수 있다.
이후, 도 5f를 참조하면, 제1 관통홀(TH1)에서 제1 도전형 반도체층(122)을 노출시키면서 제1 절연층(142A) 위에 제2 절연층(150)을 형성하고, 제2 전극(164A)의 상부 가장 자리와 측부를 덮도록 제2 절연층(150)을 형성한다.
제2 절연층(150)은 감광성 폴리이미드(PSPI)로 구현될 수 있으나, 실시 예는 이에 국한되지 않는다. 또는, 제1 절연층(142A) 또는 제2 절연층(150) 중 적어도 하나는 SiO2, TiO2, ZrO2, Si3N4, Al2O3, 또는 MgF2 중 적어도 하나를 이용하여 형성될 수 있다. 또한, 제1 절연층(142A)과 제2 절연층(150)을 동일한 재질로 형성하거나 서로 다른 재질로 형성할 수 있다.
이후, 도 5g를 참조하면, 제1 관통홀(TH1)에서 노출된 제1 도전형 반도체층(122)과 연결되도록 제1 전극(162)을 형성한다. 제1 전극(162)은 예를 들어, 금속으로 형성될 수 있으며, Ag, Ni, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Cr 및 이들을 선택적으로 조합하여 형성될 수 있다.
또는, 도 5f 및 도 5g에 도시된 바와 달리, 제1 전극(162)을 형성한 후, 제2 절연층(150)을 형성할 수도 있다.
이후, 계속해서 도 5g를 참조하면, 제1 전극(162)과 전기적으로 연결되도록 제1 관통홀(TH1)을 매립하면서 제2 절연층(150) 위에 제1 본딩 패드(132)를 형성하고, 제2 절연층(150)에 의해 노출된 제2 전극(164A) 위에 제2 본딩 패드(134)를 형성한다. 제1 및 제2 본딩 패드(132, 134)는 전기적 전도성을 갖는 금속 물질을 이용하여 형성될 수 있으며, 제1 및 제2 전극(162, 164A) 각각의 물질과 동일하거나 다른 물질로 형성될 수 있다.
도 6a는 실시 예에 의한 발광 소자 패키지의 광 출력(Po)을 나타내고, 도 6b는 비교 례와 실시 예의 광 출력(Po)을 비교하여 나타내는 그래프이다. 도 6a 및 도 6b 각각에서 횡축은 제2 또는 제4 세그먼트(S2, S4)의 제1 방향으로의 길이(L)를 나타내고 종축은 광 출력(Po)을 나타낸다.
전술한 수학식 1에 표시한 바와 같이, 제1 폭(W1)과 제2 폭(W2)이 비율이 클 경우 캐리어의 분배가 균일하게 이루어지지 않아 전류 몰림(current crowding) 현상이 발생할 수 있다. 이를 개선하기 위해, 전술한 실시 예에 의한 발광 소자 패키지(100)는 전류 차단층(CBL)의 역할을 수행하도록 제1 절연층(142A, 142B)을 배치한다. 따라서, 전류 스프레딩이 취약한 부분에 캐리어의 주입이 원할해질 수 있다.
도 6a를 참조하면, 전술한 실시 예에 의한 발광 소자 패키지(100)에서 제1 절연층(142A, 142B)이 제2 세그먼트(S2) 또는 제4-2 세그먼트(S4-2)를 포함하지 않을 경우, 즉, 길이(L)가 '0'일 경우와 비교할 때, 길이(L)가 0보다 크고 40 ㎛이하일 때 광 출력(Po)이 개선됨을 알 수 있다.
또한, 비교 례에 의한 발광 소자 패키지는 도 2 내지 도 4에 도시된 발광 소자 패키지에서 제1 절연층(142A, 142B)이 생략된 경우에 해당한다. 도 6b에서, 비교 례에 의한 발광 소자 패키지의 광 출력(Po)을 "Ref"로 표기하였다. 예를 들어, 도 6b를 참조하면, 350 ㎃ 또는 500 ㎃의 동작 전류에서, 제1 절연층(142A, 142B)의 제1 방향으로의 길이(L)가 20 ㎛ 내지 30 ㎛일 경우 비교 례에 의한 발광 소자 패키지보다 우수한 광 출력을 가짐을 알 수 있다.
결국 전술한 바와 같이, 실시 예에 의한 발광 소자 패키지(100)는 제1 절연층(142A, 142B)을 이용하여 특히, 제2 세그먼트(S2)와 제4-2 세그먼트(S4-2)를 이용하여 발광 소자 패키지의 광학적 특성이 개선될 수 있다. 특히, 비교 례에 의한 발광 소자 패키지와 비교할 때, 실시 예에 의한 발광 소자 패키지(100)는 높은 전류 밀도를 갖고, 전류 스프레딩을 개선시킬 수 있다.
도 7은 또 다른 실시 예에 의한 발광 소자 패키지(200)의 단면도를 나타낸다.
도 7에 도시된 발광 소자 패키지(200)는 도 2에 도시된 발광 소자 패키지(100), 제1 및 제2 리드 프레임(212, 214), 절연부(220), 패키지 몸체(230), 몰딩 부재(240), 제1 및 제2 솔더부(252, 254)를 포함할 수 있다.
제1 및 제2 리드 프레임(212, 214)은 제1 및 제2 본딩 패드(132, 134)와 각각 전기적으로 연결될 수 있다. 제1 및 제2 리드 프레임(212, 214)은 절연부(220)에 의해 서로 전기적으로 이격될 수 있다. 제1 및 제2 리드 프레임(212, 214) 각각은 도전형 물질 예를 들면 금속으로 이루어질 수 있으며, 실시 예는 제1 및 제2 리드 프레임(212, 214) 각각의 물질의 종류에 국한되지 않는다.
절연부(220)는 제1 및 제2 리드 프레임(212, 214) 사이에 배치되어, 제1 및 제2 리드 프레임(212, 214)을 전기적으로 절연시킨다. 이를 위해, 절연부(220)는 SiO2, TiO2, ZrO2, Si3N4, Al2O3, 또는 MgF2 중 적어도 하나를 포함할 수 있지만, 실시 예는 이에 국한되지 않는다.
패키지 몸체(230)는 제1 및 제2 리드 프레임(212, 214)와 함께 캐비티(C)를 형성할 수 있으나, 실시 예는 이에 국한되지 않는다. 다른 실시 예에 의하면, 도 7에 예시된 바와 달리, 패키지 몸체(230)만으로 캐비티(C)를 형성할 수도 있다. 또는, 상부면이 평평한 패키지 몸체(230) 위에 격벽(barrier wall)(미도시)이 배치되고, 격벽과 패키지 몸체(230)의 상부면에 의해 캐비티가 정의될 수도 있다.
캐비티(C) 내에 도 2에 도시된 발광 소자 패키지(100)가 배치될 수 있다.
패키지 몸체(230)는 실리콘, 합성수지, 또는 금속을 포함하여 형성될 수 있다. 만일, 패키지 몸체(230)가 도전형 물질 예를 들면 금속 물질로 이루어질 경우, 제1 및 제2 리드 프레임(212, 214)은 패키지 몸체(230)의 일부일 수도 있다. 이 경우에도, 제1 및 제2 리드 프레임(212, 214)을 형성하는 패키지 몸체(230)는 절연부(220)에 의해 서로 전기적으로 분리될 수 있다.
몰딩 부재(240)는 캐비티(C) 내에 배치된 발광 소자 패키지(100)를 포위하여 보호하도록 배치될 수 있다. 몰딩 부재(240)는 예를 들어 실리콘(Si)으로 구현될 수 있으며, 형광체를 포함하므로 발광 소자 패키지(100)에서 방출된 광의 파장을 변화시킬 수 있다. 형광체로는 발광 소자에서 발생된 빛을 백색광으로 변환시킬 수 있는 YAG계, TAG계, Silicate계, Sulfide계 또는 Nitride계 중 어느 하나의 파장변환수단인 형광물질이 포함될 수 있으나, 실시 예는 형광체의 종류에 국한되지 않는다.
YAG 및 TAG계 형광물질에는 (Y, Tb, Lu, Sc ,La, Gd, Sm)3(Al, Ga, In, Si, Fe)5(O, S)12:Ce 중에서 선택하여 사용가능하며, Silicate계 형광물질에는 (Sr, Ba, Ca, Mg)2SiO4: (Eu, F, Cl) 중에서 선택 사용 가능하다.
또한, Sulfide계 형광물질에는 (Ca,Sr)S:Eu, (Sr,Ca,Ba)(Al,Ga)2S4:Eu 중에서 선택하여 사용가능하며, Nitride계 형광체는 (Sr, Ca, Si, Al, O)N:Eu (예, CaAlSiN4:Eu β-SiAlON:Eu) 또는 Ca-α SiAlON:Eu계인 (Cax,My)(Si,Al)12(O,N)16, 여기서 M 은 Eu, Tb, Yb 또는 Er 중 적어도 하나의 물질이며 0.05<(x+y)<0.3, 0.02<x<0.27 and 0.03<y<0.3, 형광체 성분 중에서 선택하여 사용 할 수 있다.
적색 형광체로는, N(예,CaAlSiN3:Eu)을 포함하는 질화물(Nitride)계 형광체를 사용할 수 있다. 이러한 질화물계 적색 형광체는 황화물(Sulfide)계 형광체보다 열, 수분 등의 외부 환경에 대한 신뢰성이 우수할 뿐만 아니라 변색 위험이 작다.
제1 솔더부(252)는 제1 본딩 패드(132)와 제1 리드 프레임(212) 사이에 배치되어, 이들(132, 212)을 전기적으로 연결하는 역할을 한다. 제2 솔더부(254)는 제2 본딩 패드(134)와 제2 리드 프레임(214) 사이에 배치되어, 이들(134, 214)을 전기적으로 연결하는 역할을 한다. 제1 및 제2 솔더부(252, 254) 각각은 솔더 페이스트(solder paste) 또는 솔더 볼(solder ball)일 수 있으나, 실시 예는 이에 국한되지 않는다.
전술한 제1 및 제2 솔더부(252, 254)는 제1 및 제2 본딩 패드(132, 134)를 통해 제1 및 제2 도전형 반도체층(122, 126)을 제1 및 제2 리드 프레임(212, 214)에 각각 전기적으로 연결시켜, 와이어의 필요성을 없앨 수 있다. 그러나, 다른 실시 예에 의하면, 와이어를 이용하여 제1 및 제2 도전형 반도체층(122, 126)을 제1 및 제2 리드 프레임(212, 214)에 각각 연결시킬 수도 있다.
또한, 제1 솔더부(252) 및 제2 솔더부(254)는 생략될 수도 있다. 이 경우, 제1 본딩 패드(132)가 제1 솔더부(252)의 역할을 수행하고, 제2 본딩 패드(134)가 제2 솔더부(254)의 역할을 수행할 수 있다. 즉, 제1 솔더부(252)와 제2 솔더부(254)가 생략될 경우, 제1 본딩 패드(132)는 제1 리드 프레임(212)과 직접 연결되고, 제2 본딩 패드(134)는 제2 리드 프레임(214)과 직접 연결될 수 있다.
실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이될 수 있고, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또한, 실시 예에 따른 발광 소자 패키지는 표시 장치, 지시 장치, 조명 장치에 이용될 수 있다.
여기서, 표시 장치는 바텀 커버와, 바텀 커버 상에 배치되는 반사판과, 광을 방출하는 발광 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
또한, 조명 장치는 기판과 실시 예에 따른 발광 소자 패키지를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열체, 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 예를 들어, 조명 장치는, 램프, 헤드 램프, 또는 가로등을 포함할 수 있다.
헤드 램프는 기판 상에 배치되는 발광 소자 패키지들을 포함하는 발광 모듈, 발광 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
발명의 실시를 위한 형태는 전술한 "발명의 실시를 위한 최선의 형태"에서 충분히 설명되었다.
본 실시 예에 따른 발광 소자 패키지는 표시 장치, 지시 장치, 램프나 헤드 램프나 또는 가로등 같은 조명 장치에 이용될 수 있다.

Claims (20)

  1. 기판;
    상기 기판 아래에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 활성층과 상기 제2 도전형 반도체층을 관통하여 상기 제1 도전형 반도체층을 노출시키는 관통홀에 매립되어 상기 제1 도전형 반도체층과 연결된 제1 본딩 패드;
    상기 제1 본딩 패드와 이격되어 상기 제2 도전형 반도체층 아래에 배치되며, 상기 제2 도전형 반도체층과 연결된 제2 본딩 패드;
    상기 관통 홀에서 상기 발광 구조물의 측부 및 상기 발광 구조물의 내측 하부 가장 자리에 배치된 제1 절연층; 및
    상기 관통홀에서 상기 제1 절연층과 상기 제1 본딩 패드의 사이에 배치된 제2 절연층을 포함하는 발광 소자 패키지.
  2. 제1 항에 있어서, 상기 제1 절연층은
    상기 관통홀에서 상기 발광 구조물의 측부에 배치된 제1 세그먼트; 및
    상기 제1 세그먼트로부터 상기 발광 구조물의 두께 방향과 교차하는 제1 방향으로 연장되어 상기 발광 구조물의 상기 내측 하부 가장 자리에 배치된 제2 세그먼트를 포함하는 발광 소자 패키지.
  3. 제2 항에 있어서, 상기 제1 절연층은
    상기 활성층 아래에서 상기 제1 세그먼트로부터 상기 제1 방향으로 상기 제2 도전형 반도체층의 내부로 연장되어 배치된 적어도 하나의 제3 세그먼트를 더 포함하는 발광 소자 패키지.
  4. 제3 항에 있어서, 상기 제1 절연층은
    상기 발광 구조물의 외측부 및 외측 하부 가장 자리에 각각 배치된 제4 세그먼트를 더 포함하는 발광 소자 패키지.
  5. 제1 항에 있어서, 상기 관통홀에서 노출된 상기 제1 도전형 반도체층과 상기 제1 본딩 패드 사이에 배치된 제1 전극을 더 포함하는 발광 소자 패키지.
  6. 제5 항에 있어서, 상기 제2 절연층은 상기 제1 전극과 상기 제1 절연층 사이까지 연장되어 배치된 발광 소자 패키지.
  7. 제4 항에 있어서, 상기 제2 도전형 반도체층과 상기 제2 본딩 패드 사이에 배치된 제2 전극을 더 포함하는 발광 소자 패키지.
  8. 제7 항에 있어서, 상기 제2 전극은
    상기 제2 도전형 반도체층 아래에 배치된 반사층; 및
    상기 반사층과 상기 제2 도전형 반도체층 사이에 배치된 투광 전극층을 포함하는 발광 소자 패키지.
  9. 제8 항에 있어서, 상기 제1 절연층의 상기 제2 세그먼트는 상기 투광 전극층과 상기 제2 도전형 반도체층의 상기 내측 하부 가장 자리 사이에 배치되고, 상기 제4 세그먼트는 상기 투광 전극층과 상기 외측 하부 가장 자리 사이에 배치된 발광 소자 패키지.
  10. 제7 항에 있어서, 상기 제2 전극은
    상기 제2 도전형 반도체층 아래에 배치된 반사층을 포함하는 발광 소자 패키지.
  11. 제10 항에 있어서, 상기 제1 절연층의 상기 제2 세그먼트는 상기 반사층과 상기 제2 도전형 반도체층의 상기 내측 하부 가장 자리에 배치되고, 상기 제4 세그먼트는 상기 반사층과 상기 외측 하부 가장 자리 사이에 배치된 발광 소자 패키지.
  12. 제7 항에 있어서, 상기 제2 전극은
    상기 제2 도전형 반도체층의 아래에 배치된 투광 전극층을 포함하는 발광 소자 패키지.
  13. 제12 항에 있어서, 상기 제1 절연층의 상기 제2 세그먼트는 상기 투광 전극층과 상기 제2 도전형 반도체층의 상기 내측 하부 가장 자리 사이에 배치되고, 상기 제4 세그먼트는 상기 투광 전극층과 상기 외측 하부 가장 자리 사이에 배치된 발광 소자 패키지.
  14. 제3 항에 있어서, 상기 제3 세그먼트가 배치되는 상기 제2 도전형 반도체층의 내부는 상기 제2 도전형 반도체층의 상부, 하부 또는 중간부 중 적어도 한 곳을 포함하는 발광 소자 패키지.
  15. 제4 항에 있어서, 상기 제2 또는 제4 세그먼트의 상기 제1 방향으로의 길이는 20 ㎛ 내지 30 ㎛인 발광 소자 패키지.
  16. 제1 항에 있어서, 상기 제1 본딩 패드와 상기 제2 본딩 패드의 상기 제1 방향으로의 폭의 비율은 9:1 또는 8:2인 발광 소자 패키지.
  17. 제1 항에 있어서, 상기 제1 또는 제2 절연층 중 적어도 하나는 감광성 폴리이미드를 포함하는 발광 소자 패키지.
  18. 제1 항에 있어서, 상기 발광 소자 패키지는
    상기 제1 및 제2 본딩 패드와 각각 연결된 제1 및 제2 리드 프레임을 더 포함하는 발광 소자 패키지.
  19. 제3 항에 있어서, 상기 적어도 하나의 제3 세그먼트는
    상기 제1 세그먼트로부터 서로 나란히 이격되어 제1 방향으로 연장된 복수의 제3 세그먼트를 포함하는 발광 소자 패키지.
  20. 제1 항 내지 제19 항 중 어느 한 항에 기재된 상기 발광 소자 패키지를 포함하는 조명 장치.
PCT/KR2016/002612 2015-03-26 2016-03-16 발광 소자 패키지 및 조명 장치 WO2016153213A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP16769031.2A EP3276683B1 (en) 2015-03-26 2016-03-16 Light emitting diode package and lighting device
CN201680016088.3A CN107431103A (zh) 2015-03-26 2016-03-16 发光二极管封装和照明设备
JP2017543339A JP6811715B2 (ja) 2015-03-26 2016-03-16 発光素子パッケージ及び照明装置
US15/550,955 US10381519B2 (en) 2015-03-26 2016-03-16 Light emitting device package and lighting apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0042659 2015-03-26
KR1020150042659A KR102434778B1 (ko) 2015-03-26 2015-03-26 발광 소자 패키지

Publications (1)

Publication Number Publication Date
WO2016153213A1 true WO2016153213A1 (ko) 2016-09-29

Family

ID=56977599

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/002612 WO2016153213A1 (ko) 2015-03-26 2016-03-16 발광 소자 패키지 및 조명 장치

Country Status (6)

Country Link
US (1) US10381519B2 (ko)
EP (1) EP3276683B1 (ko)
JP (1) JP6811715B2 (ko)
KR (1) KR102434778B1 (ko)
CN (1) CN107431103A (ko)
WO (1) WO2016153213A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180073866A (ko) * 2016-12-23 2018-07-03 엘지이노텍 주식회사 반도체 소자
CN110214380B (zh) * 2017-01-25 2024-04-09 苏州立琻半导体有限公司 半导体器件
KR102327777B1 (ko) * 2017-03-30 2021-11-17 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자, 반도체 소자 패키지, 객체 검출 장치
KR102308692B1 (ko) * 2017-03-30 2021-10-05 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치
KR102311599B1 (ko) * 2017-03-30 2021-10-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 그 제조방법, 반도체 소자 패키지
CN110651404B (zh) 2017-05-19 2021-04-23 Lg 伊诺特有限公司 激光二极管
US11282981B2 (en) 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
US10892296B2 (en) * 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting device having commonly connected LED sub-units
US11527519B2 (en) 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US10892297B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display
US10748881B2 (en) 2017-12-05 2020-08-18 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US10886327B2 (en) 2017-12-14 2021-01-05 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552057B2 (en) 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11522006B2 (en) 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552061B2 (en) 2017-12-22 2023-01-10 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11114499B2 (en) 2018-01-02 2021-09-07 Seoul Viosys Co., Ltd. Display device having light emitting stacked structure
US10784240B2 (en) 2018-01-03 2020-09-22 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
CN111063778A (zh) * 2018-10-16 2020-04-24 合肥彩虹蓝光科技有限公司 一种发光二极管结构
KR102093816B1 (ko) * 2019-02-19 2020-03-26 엘지이노텍 주식회사 반도체 소자
CN109904285B (zh) * 2019-03-11 2022-04-05 合肥彩虹蓝光科技有限公司 一种发光二极管芯片及其制造方法
KR102212952B1 (ko) * 2019-05-07 2021-02-08 엘지이노텍 주식회사 반도체 소자
CN110931619A (zh) * 2019-11-20 2020-03-27 厦门士兰明镓化合物半导体有限公司 倒装led芯片及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324433A (ja) * 2005-05-18 2006-11-30 Rohm Co Ltd 半導体発光装置
KR100668964B1 (ko) * 2005-09-27 2007-01-12 엘지전자 주식회사 나노 홈을 갖는 발광 소자 및 그의 제조 방법
JP2011066304A (ja) * 2009-09-18 2011-03-31 Toyoda Gosei Co Ltd 発光素子
JP2012182276A (ja) * 2011-03-01 2012-09-20 Sony Corp 発光ユニットおよび表示装置
KR101362081B1 (ko) * 2012-12-28 2014-02-13 주식회사 위뷰 발광 소자

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124514A (ja) * 2001-10-17 2003-04-25 Sony Corp 半導体発光素子及びその製造方法
JP2006245156A (ja) 2005-03-02 2006-09-14 Ledarts Opto Corp フリップチップ構造を具えた発光ダイオード装置
KR100609118B1 (ko) 2005-05-03 2006-08-08 삼성전기주식회사 플립 칩 발광다이오드 및 그 제조방법
WO2007126094A1 (ja) 2006-05-02 2007-11-08 Mitsubishi Chemical Corporation 半導体発光素子
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
JP5449786B2 (ja) * 2009-01-15 2014-03-19 昭和電工株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP5334601B2 (ja) * 2009-01-21 2013-11-06 株式会社東芝 半導体発光ダイオード素子及び半導体発光装置
KR20110008550A (ko) * 2009-07-20 2011-01-27 삼성전자주식회사 발광 소자 및 그 제조 방법
KR101704022B1 (ko) * 2010-02-12 2017-02-07 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR101630152B1 (ko) * 2010-02-24 2016-06-14 엘지디스플레이 주식회사 하이브리드 발광다이오드 칩과 이를 포함하는 발광다이오드 소자 및 이의 제조방법
KR101142965B1 (ko) 2010-09-24 2012-05-08 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR20130097363A (ko) * 2012-02-24 2013-09-03 삼성전자주식회사 반도체 발광소자 및 그 제조방법
JP2014150245A (ja) * 2013-01-08 2014-08-21 Rohm Co Ltd 発光素子および発光素子パッケージ
KR101958419B1 (ko) * 2013-01-29 2019-03-14 삼성전자 주식회사 반도체 발광 소자
KR102086365B1 (ko) * 2013-04-19 2020-03-09 삼성전자주식회사 반도체 발광소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324433A (ja) * 2005-05-18 2006-11-30 Rohm Co Ltd 半導体発光装置
KR100668964B1 (ko) * 2005-09-27 2007-01-12 엘지전자 주식회사 나노 홈을 갖는 발광 소자 및 그의 제조 방법
JP2011066304A (ja) * 2009-09-18 2011-03-31 Toyoda Gosei Co Ltd 発光素子
JP2012182276A (ja) * 2011-03-01 2012-09-20 Sony Corp 発光ユニットおよび表示装置
KR101362081B1 (ko) * 2012-12-28 2014-02-13 주식회사 위뷰 발광 소자

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3276683A4 *

Also Published As

Publication number Publication date
JP6811715B2 (ja) 2021-01-13
US10381519B2 (en) 2019-08-13
EP3276683A4 (en) 2018-09-12
EP3276683A1 (en) 2018-01-31
EP3276683B1 (en) 2020-03-11
KR102434778B1 (ko) 2022-08-23
CN107431103A (zh) 2017-12-01
KR20160115301A (ko) 2016-10-06
JP2018509758A (ja) 2018-04-05
US20180026163A1 (en) 2018-01-25

Similar Documents

Publication Publication Date Title
WO2016153213A1 (ko) 발광 소자 패키지 및 조명 장치
WO2016111454A1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
WO2016153218A1 (ko) 발광 소자, 이를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 조명 장치
WO2015194804A1 (ko) 발광 소자 및 이를 포함하는 발광소자 패키지
WO2016153214A1 (ko) 발광 소자 및 발광 소자 패키지
WO2017014512A1 (ko) 발광 소자
KR101888608B1 (ko) 발광 소자 패키지 및 조명 장치
WO2015190722A1 (ko) 발광 소자 및 조명 장치
WO2014157905A1 (ko) 발광소자 패키지
WO2017014580A1 (ko) 발광 소자 패키지
WO2014046527A1 (ko) 발광소자
WO2016032134A1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
WO2014010816A1 (en) Light emitting device, and method for fabricating the same
WO2017119730A1 (ko) 발광 소자
WO2017034346A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2017003095A1 (ko) 발광소자 패키지 이를 포함하는 발광소자 모듈
WO2016052898A1 (ko) 발광 소자 패키지 및 이 패키지를 포함하는 발광 장치
WO2016200012A1 (ko) 광 출사 유닛 및 이를 포함하는 광원 유닛
WO2017119754A1 (ko) 발광 소자
WO2014021651A1 (ko) 발광 소자
WO2016114541A1 (ko) 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템
WO2016032178A1 (ko) 형광체 조성물, 이를 포함하는 발광 소자 패키지 및 조명 시스템
WO2017026858A1 (ko) 발광소자 패키지
WO2016133310A1 (ko) 발광소자 및 이를 포함하는 조명시스템
WO2016153212A1 (ko) 발광 소자 패키지 및 이를 포함하는 조명 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16769031

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15550955

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2017543339

Country of ref document: JP

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2016769031

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE