WO2016194132A1 - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
WO2016194132A1
WO2016194132A1 PCT/JP2015/065898 JP2015065898W WO2016194132A1 WO 2016194132 A1 WO2016194132 A1 WO 2016194132A1 JP 2015065898 W JP2015065898 W JP 2015065898W WO 2016194132 A1 WO2016194132 A1 WO 2016194132A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating layer
memory chip
thin film
memory device
input unit
Prior art date
Application number
PCT/JP2015/065898
Other languages
English (en)
French (fr)
Inventor
小山田　成聖
Original Assignee
株式会社野田スクリーン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社野田スクリーン filed Critical 株式会社野田スクリーン
Priority to CN201580078238.9A priority Critical patent/CN107408402B/zh
Priority to US14/779,084 priority patent/US9627354B1/en
Priority to PCT/JP2015/065898 priority patent/WO2016194132A1/ja
Priority to JP2015540953A priority patent/JP5874072B1/ja
Priority to KR1020167026776A priority patent/KR101759544B1/ko
Priority to TW104129669A priority patent/TWI548061B/zh
Publication of WO2016194132A1 publication Critical patent/WO2016194132A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H01L2924/14361—Synchronous dynamic random access memory [SDRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Definitions

  • the present invention relates to a semiconductor memory device, and more particularly to a semiconductor memory device including a thin film bypass capacitor.
  • Patent Document 1 a technique disclosed in Patent Document 1 is known as a semiconductor memory device including a membrane bypass capacitor.
  • the memory chip has a center pad, and the center pad and the substrate wiring formed on the surface opposite to the mounting surface of the substrate are connected to each other by wire bonding through an opening formed on the mounting substrate. It is connected.
  • a thin film decoupling capacitor thin film bypass capacitor
  • Patent Document 1 discloses a technique for minimizing the parasitic inductance on the electrode structure by forming a thin film bypass capacitor in an adjacent region of the memory chip.
  • the clock frequency of the semiconductor memory device is as high as 400 MHz or more, and with the increase in the data bit width, in the semiconductor memory device, the stability of the power supply voltage and the noise reduction at the interface of the multi-bit I / O are reduced. The demands are severe.
  • a bypass capacitor ie, a parasitic capacitance between electrodes
  • the center pad and an external circuit are connected by wire bonding through the opening of the mounting substrate.
  • a bypass capacitor ie, a parasitic capacitance between electrodes
  • the required charge cannot be sufficiently supplied at a short distance.
  • a semiconductor memory device including a memory chip having a center pad, an effect of reducing power supply noise in a high-frequency interface is improved, and an opening for external connection is required on the memory chip mounting substrate.
  • a semiconductor memory device is provided.
  • a semiconductor memory device disclosed in the present specification includes a memory chip having a circuit surface including a center pad region in which a plurality of center pads are formed, and a back surface that is a surface opposite to the circuit surface.
  • a thin film capacitor provided at a position facing the circuit surface except for the center pad region, and a first insulating layer formed on a side opposite to the memory chip with respect to the thin film capacitor.
  • a first insulating layer having a transmission line formed thereon, and the thin film capacitor is supplied with a first power input section to which a power supply voltage of one polarity is supplied to the memory chip.
  • a first surface electrode including a first power supply output portion provided in the vicinity of the center pad region for outputting the power supply voltage of the one polarity to the center pad;
  • a paraelectric or ferroelectric thin film dielectric layer formed on the first surface electrode excluding the force section and the first power supply output section; and a second surface electrode formed on the thin film dielectric layer.
  • a second surface electrode including a second power output unit provided in the transmission line, wherein the transmission path includes a signal input unit to which a signal to the memory chip is supplied, and the supplied signal to the center pad. And a signal output unit provided in the vicinity of the center pad region.
  • the thin film capacitor is provided at a position facing the circuit surface of the memory chip except for the center pad region.
  • the first surface electrode and the second surface electrode of the thin film capacitor are provided with a power supply output unit for applying a power supply voltage to the center pad, and a signal such as an address signal is applied to the center pad on the transmission line.
  • a signal output unit is provided. Therefore, in a semiconductor memory device including a memory chip having a center pad, a high-capacity insulating layer using a paraelectric material or a high dielectric material is formed at a short distance from the center pad, and a high frequency of several GHz or more is formed in the power supply system. Provides an environment where sufficient charge can be applied in the region, lowers the power impedance at high frequencies, improves the power noise reduction effect, and does not require an external connection opening on the board on which the memory chip is mounted A semiconductor memory device can be provided.
  • the semiconductor memory device includes: a substrate on which the memory chip is mounted face up; and a second insulating layer formed on the circuit surface of the memory chip, wherein the first surface electrode of the thin film capacitor is Formed on the second insulating layer, the first insulating layer is formed on the second surface electrode excluding the second power input portion and the second power output portion, and the substrate is formed on the first power source.
  • the first power output unit, the second power output unit, the signal output unit, and the plurality of center pads are connected by wire bonding. It may be.
  • the thin film capacitor and the transmission path can be connected to the substrate, and the thin film capacitor and the transmission path can be connected to the center pad of the memory chip by known wire bonding. At this time, an opening for external connection is not required on the substrate on which the memory chip is mounted.
  • the semiconductor memory device may further include a second insulating layer formed on the circuit surface of the memory chip, and the first surface electrode of the thin film capacitor may be formed on the second insulating layer, One insulating layer is formed on the second surface electrode excluding the second power input part and the second power output part, and a first connection bump is formed on the first power input part and the second power input part.
  • the signal input unit is formed with a second connection bump having a height lower than the first connection bump by the thickness of the first insulating layer, and the first power output unit and the second power output.
  • the signal output unit and the plurality of center pads may be connected by wire bonding.
  • a semiconductor memory device that improves the effect of reducing power supply noise in the high-frequency interface and does not require an external connection opening on the substrate on which the memory chip is mounted is provided as a BGA (Ball Grid Array). It can be configured as a CSP (Chip Scale Package).
  • the first power input unit, the second power input unit, the signal input unit, and the plurality of connection pads are connected by wire bonding, and include the first power output unit, the second power source An output section, and the signal output And the plurality of center pads are connected by wire bonding, and the substrate, the memory chip, the second insulating layer, the thin film capacitor, the first insulating layer, and the protective layer are stacked in this order.
  • a storage unit is formed, and the semiconductor storage device includes at least two layers of the stacked storage units, and a heat dissipation member thermally connected to each metal plate is provided on a protective layer of the uppermost storage unit. It may be arranged.
  • a semiconductor storage device configured by stacking a plurality of storage units including a memory chip
  • an effect of reducing power supply noise in a high-frequency interface is improved and an external connection to a substrate on which the memory chip is mounted
  • the metal plate has a length shorter than the length of the memory chip in a direction along the wire laying direction of the wire bonding in a plan view, and in the direction orthogonal to the wire laying direction,
  • a metal plate having a rectangular shape having a length longer than the length of the memory chip and disposed on the lowermost substrate is disposed at an end portion in the longitudinal direction thereof, and is disposed on the upper substrate from the lowermost layer.
  • an opening or a thin portion for arranging the metal plate may be formed in the substrate. According to this configuration, the metal plate can be easily arranged on the substrate.
  • the first surface electrode of the thin film capacitor is formed on the second insulating layer, and the first insulating layer has a first power output unit and a second power output unit on the center pad side.
  • the first power output unit, the second power output unit, the signal output unit, and the plurality of center pads are connected by wire bonding and formed on the circuit surface of the memory chip.
  • the layer, the thin film capacitor, the first insulating layer, the transmission line, and the protective layer are mounted on the substrate by turning upside down so that the memory chip is at the top and the protective layer is at the bottom.
  • the substrate includes a plurality of connection pads connected to the first power input unit, the second power input unit, and the signal input unit;
  • the first power input unit, the second power input unit, the signal input unit, and the plurality of connection pads may be connected by wire bonding.
  • the substrate, the first insulating layer formed on the substrate, the second insulating layer formed on the first insulating layer, and the protection formed on the thin film capacitor is mounted face down on the protective film, and the second insulating layer is formed on the first insulating layer excluding the signal input portion of the transmission line,
  • the first surface electrode of the thin film capacitor is formed on the second insulating layer, and the first power output portion includes a first power output wiring formed on the second insulating layer, and the second power output portion.
  • the pads may be connected by wire bonding, and the first power output wiring, the second power output wiring, the signal output wiring, and the plurality of center pads may be connected by bumps.
  • the semiconductor memory device may include at least a pair of the thin film capacitors formed on both sides of the center pad region. According to this configuration, in the semiconductor memory device having a structure in which the memory area is separated by the center pad area, a thin film capacitor can be provided corresponding to each memory area.
  • the second surface electrode may be divided into a plurality of parts in a region corresponding to the first surface electrode in plan view. According to this configuration, it is possible to configure a plurality of thin film capacitors for one common first surface electrode. Thereby, it is possible to deal with memory chips having a plurality of different power supply voltages.
  • the semiconductor memory device of the present invention in the semiconductor memory device including the memory chip having the center pad, the effect of reducing the power supply noise in the high frequency interface is improved, and the external connection opening is provided on the memory chip mounting substrate. It is possible to provide a semiconductor memory device that does not require a part.
  • FIG. 1 is a schematic cross-sectional view of a semiconductor memory device according to a first embodiment.
  • Schematic partial plan view of the semiconductor memory device of Embodiment 1 Schematic sectional view showing the structure of a thin film capacitor
  • Schematic partial enlarged view showing the connection on the board side Schematic partial enlarged view showing connection on the center pad side
  • Schematic plan view showing another configuration example of the thin film capacitor Schematic cross-sectional view of the semiconductor memory device of Embodiment 2
  • Schematic partial plan view of the semiconductor memory device of Embodiment 2 Schematic cross-sectional view of the semiconductor memory device of Embodiment 3
  • Another schematic cross-sectional view of the semiconductor memory device of Embodiment 3 Schematic partial plan view of the semiconductor memory device of Embodiment 3
  • Schematic cross-sectional view of the semiconductor memory device of Embodiment 4 Schematic partial enlarged view showing connections according to the substrate side of Embodiment 4 Partial sectional view for explaining etch back in
  • the semiconductor memory device 1 As shown in FIG. 1, the semiconductor memory device 1 according to the first embodiment generally includes a memory chip 10, a thin film capacitor 30, and an intermediate substrate (an example of a “substrate”) 40.
  • the memory chip 10 has a circuit surface 11 (see FIG. 2) including a center pad region 14 in which a plurality of center pads 13 are formed, and a back surface 12 which is a surface opposite to the circuit surface 11. As shown in FIG. 1, the memory chip 10 is mounted face up on the intermediate board 40 with the circuit surface 11 opposite to the intermediate board 40.
  • the memory chip 10 is, for example, a DDR3-SDRAM.
  • the memory chip 10 is not limited to the DDR3-SDRAM, and may be a memory chip having the circuit surface 11 including the center pad region 14.
  • the thin film capacitor 30 is provided at a position facing the circuit surface 11 of the memory chip 10 except for the center pad region 14, as shown in FIG.
  • a pair of thin film capacitors 30 are formed on both sides of the center pad region 14. Therefore, in the semiconductor memory device having a structure in which the memory area is separated by the center pad area 14, the thin film capacitor 30 can be provided corresponding to each memory area.
  • Each thin film capacitor 30 is formed at a position separated from the center pad 13 provided in the center pad region 14 by, for example, about 100 ⁇ m (micrometer). As shown in FIG. 3, the thin film capacitor 30 includes a first surface electrode 31, a thin film dielectric layer 33, and a second surface electrode 32.
  • the first surface electrode 31 includes a first power supply input unit 31Gin to which a ground voltage (zero potential) Gnd to the memory chip 10 is provided, and a first power supply output unit 31Gout for applying the ground voltage Gnd to the center pad 13G. including.
  • the 1st surface electrode 31 is formed by sputtering, for example, and is comprised with the copper thin film which has a film thickness of 2 micrometers or more.
  • the thin film dielectric layer 33 is made of, for example, a paraelectric material (for example, SrTiO) or a ferroelectric material (for example, BST) having a film thickness of 1 ⁇ m or less.
  • a paraelectric material for example, SrTiO
  • a ferroelectric material for example, BST
  • the second surface electrode 32 is formed on the thin film dielectric layer 33, and is formed by, for example, sputtering and a copper thin film having a thickness of 2 ⁇ m or more, like the first surface electrode 31.
  • the second surface electrode 32 includes a second power input part 32Vin to which a predetermined positive voltage Vdd of 10 is supplied to the memory chip, and a second power output part 32Vout for applying the predetermined positive voltage Vdd to the center pad 13V. including.
  • the ground voltage Gnd corresponds to the power supply voltage of one polarity applied to the memory chip 10
  • the positive voltage corresponds to the power supply voltage of the other polarity applied to the memory chip 10.
  • the power supply voltage with one polarity may be the positive voltage Vdd
  • the power supply voltage with the other polarity may be the ground voltage Gnd.
  • the letter “V” is attached to the reference numeral of the member related to the positive voltage Vdd
  • the letter “G” is attached to the reference numeral of the member related to the ground voltage Gnd.
  • a letter “S” is attached to a member related to a signal other than the power source. Further, unless it is particularly necessary to distinguish, “V”, “G”, and “S” are not attached to the reference numerals.
  • the intermediate substrate 40 has a mounting surface 41 on which the memory chip 10 is mounted face up, and an external connection surface 42 that is a surface opposite to the mounting surface 41.
  • a plurality of connection pads 43 (see FIG. 4) and wiring (not shown) connected to the memory chip 10 are formed.
  • the external connection surface 42 is provided with a plurality of solder balls 44 and wiring (not shown) for connecting the semiconductor memory device 1 to a mother board or the like. That is, the external connection surface 42 is provided with a BGA.
  • a via hole (not shown) for connecting the mounting surface 41 and the external connection surface 42 is provided inside the intermediate substrate 40.
  • the intermediate substrate 40 is, for example, an organic substrate.
  • the external connection surface 42 is not limited to the BGA but may be provided with an LGA.
  • the semiconductor memory device 1 includes a first insulating layer 21 and a second insulating layer 22.
  • the first insulating layer 21 is formed on the side opposite to the memory chip 10 with respect to the thin film capacitor 30.
  • the first insulating layer 21 is formed on the second surface electrode 32 excluding the second power input part 32Vin and the second power output part 32Vout.
  • a transmission path 23 is formed on the first insulating layer 21.
  • the first insulating layer 21 is made of a thermosetting resin such as BT resin for bonding the transmission path 23 in parallel.
  • the layer thickness of the first insulating layer 21 is preferably 50 ⁇ m or more.
  • the transmission path 23 includes a signal input unit 23Sin for supplying a signal to the memory chip 10 and a signal output unit 23Sout for supplying a signal to the center pad 13G.
  • the transmission path 23 existing on the first insulating layer 21 is a transmission path for all signals except for the power supply system (Vdd and Gnd) among signals corresponding to all pads of the memory chip 10.
  • the characteristic impedance of the transmission line 23 is set to a value recommended by the memory chip 10.
  • the characteristic impedance of the transmission line 23 includes the relative dielectric constant of the material of the first insulating layer 21, the width of the transmission line 23, and the distance between the transmission line 23 and the second surface electrode 32 of the thin film capacitor 30 (the first insulating layer 21.
  • the layer thickness is determined by.
  • the transmission path 23 has a width of 25 ⁇ m, a thickness of 10 ⁇ m, and a characteristic impedance of 100 ⁇ is recommended
  • the thickness of the first insulating layer (BT resin) 21 is preferably about 120 ⁇ m
  • the wiring pitch of the transmission line 23 is preferably about 100 ⁇ m.
  • the second insulating layer 22 is formed on the circuit surface 11 of the memory chip 10, and the first surface electrode 31 of the thin film capacitor 30 is formed on the second insulating layer 22. Similar to the first insulating layer 21, the second insulating layer 22 is made of a thermosetting resin such as BT resin. The layer thickness of the second insulating layer 22 is preferably 50 ⁇ m or more.
  • the first power supply input unit 31Gin, the second power supply input unit 32Vin, the signal input unit 23Sin, and the plurality of connection pads 43 are connected by wire bonding using wires 24. Further, as shown in FIG. 5, the first power output unit 31Gout, the second power output unit 32Vout, the signal output unit 23Sout, and the plurality of center pads 13 are similarly connected by wire bonding using wires 25. Has been.
  • the wire 25 is an Au (gold) wire, an Al (aluminum) wire, a Cu (copper) wire or the like. In wire bonding, ultrasonic bonding using a wire bonder is performed. In the present embodiment, the wire 25 is an Au wire.
  • the memory chip 10 usually has a common ground GND, and has different power supply (positive voltage) Vdd systems (for internal circuits, DQ (data), etc.). Therefore, when the first surface electrode 31 of the thin film capacitor 30 is used for the ground voltage Gnd, in order to separate the corresponding positive voltages (Vdd1, Vdd2, etc.), as shown in FIG.
  • the surface electrode 32 and the thin film dielectric layer 33 may be separated.
  • FIG. 6 shows a thin film capacitor group 30 ⁇ / b> G separated into three thin film capacitors 30. In this case, a plurality of thin film capacitors can be configured for one common first surface electrode 31. Thereby, it is possible to deal with memory chips having a plurality of different power supply voltages.
  • the first surface electrode 31 may be divided and configured as shown in FIG. That is, FIG. 7 shows a configuration example of a thin film capacitor in which four thin film capacitor groups 30G shown in FIG. 6 are provided and the first surface electrode 31 is divided into four.
  • the first surface electrode 31 of the thin film capacitor 30 is formed on the second insulating layer 22, and the thin film dielectric layer 33 is formed on the first surface electrode 31. Then, the second surface electrode 32 is formed on the thin film dielectric layer 33. Next, the first insulating layer 21 is formed on the second surface electrode 32, and the transmission line 23 is formed on the first insulating layer 21.
  • the intermediate product shown in FIG. 3 is arranged on both sides of the center pad region 14 of the circuit surface 11 of the memory chip 10.
  • the memory chip 10 is die-bonded face up on the intermediate substrate 40 on which the solder balls 44 and the like are formed by a known method.
  • the first power input unit 31Gin, the second power input unit 32Vin, and the signal input unit 23Sin are connected to the plurality of connection pads 43 by wire bonding using Au wires 24. Further, the first power supply output unit 31Gout, the second power supply output unit 32Vout, the signal output unit 23Sout, and the plurality of center pads 13 are connected by wire bonding using Au wires 25.
  • the thin film capacitor 30 is provided at a position facing the circuit surface 11 of the memory chip 10 except for the center pad region 14.
  • the thin film capacitor 30 is formed on the second insulating layer 22 formed on the circuit surface 11 of the memory chip 10, whereby the thin film capacitor 30, the intermediate substrate 40, and the center of the memory chip 10 are formed.
  • the connection distance with the pad 13 can be minimized. That is, the length of the Au wires 24 and 25 can be minimized. Therefore, in the semiconductor memory device 1 including the memory chip 10 having the center pad 13, the effect of reducing power supply noise can be improved by the thin film capacitor 30 or the like.
  • a thin film dielectric layer 33 having a high capacitance density using a paraelectric material or a high dielectric material is formed at a short distance from the center pad 13, and a sufficient charge can be given to the power supply system in a high frequency region of several GHz or more. It provides an environment and can reduce the power supply impedance at high frequencies. Accordingly, it is possible to provide the semiconductor memory device 1 that improves the effect of reducing power supply noise in the high-frequency interface and does not require an external connection opening on the memory chip mounting substrate.
  • first surface electrode 31 and the second surface electrode 32 of the thin film capacitor 30 are provided with power supply output units (31Gout, 32Vout) for applying a power supply voltage (Gnd, Vdd) to the center pad 13.
  • the transmission line 23 is provided with a signal output unit 23Sout for applying a signal such as an address signal to the center pad 13.
  • Embodiment 2 will be described with reference to FIGS.
  • symbol is attached
  • the semiconductor memory device 1 ⁇ / b> A of the second embodiment is largely different from the semiconductor memory device 1 of the first embodiment in that it does not have the intermediate substrate 40. That is, the semiconductor memory device 1A of the second embodiment is formed as a CSP.
  • connection between the thin film capacitor 30 and the transmission path 23 and the outside is performed by the solder ball 26, and the connection between the thin film capacitor 30 and the transmission path 23 and the center pad 13 is performed by wire bonding using the Au wire 25.
  • the first surface electrode 31 is provided with regions where the thin film dielectric layer 33 and the second surface electrode 32 do not overlap in four directions, and a connection portion with the center pad 13 is provided. In the other three directions, regions where solder balls 26G can be mounted are provided. Similarly, the second surface electrode 32 is provided with regions in which the solder balls 26V can be mounted in three directions.
  • a solder ball (an example of a “first connection bump”) 26G is formed on the first power input portion 31Gin of the first surface electrode 31, and a solder ball (an example of “first connection bump”) is formed on the second power input portion 32Vin of the second surface electrode 32.
  • An example of “first connection bump”) The height (diameter) of the solder ball 26G on which 26V is formed and the solder ball 26V is a value obtained by adding the film thicknesses of the thin film dielectric layer 33 and the second surface electrode 32 (3 ⁇ m). There is a difference in degree), but they are almost equal.
  • solder ball 26S (“second connection bump”) having a height (diameter) lower than the solder balls 26G and 26V by the thickness of the first insulating layer 21 (about 50 ⁇ m) is provided to the signal input portion 23Sin of the transmission line 23. Example) is formed.
  • the diameter of the solder balls 26G and 26V is about 200 ⁇ m
  • the diameter of the solder ball 26S is about 150 ⁇ m.
  • the first power input unit 31Gin and the second power input unit 32Vin are gold-plated lands having a diameter of 150 ⁇ m to 200 ⁇ m
  • the signal input unit 23Sin is a gold-plated land having a diameter of 100 ⁇ m to 150 ⁇ m.
  • the second connection bumps are not limited to the solder balls 26S, and may be gold stud bumps, for example.
  • the thin film capacitor 30 or the like improves the effect of reducing power supply noise in the high-frequency interface, and an opening for external connection is required on the intermediate substrate 40 on which the memory chip 10 is mounted.
  • the semiconductor memory device 1A not to be configured can be configured as a CSP.
  • Embodiment 3 will be described with reference to FIGS.
  • symbol is attached
  • the storage unit is stacked in this order by the intermediate substrate 40, the memory chip 10, the second insulating layer 22, the thin film capacitor 30, the first insulating layer 21, and the protective layer 27. 50 is formed.
  • the semiconductor memory device 1B includes at least two stages (two stages in the third embodiment) of stacked storage units 50A and 50B.
  • Each intermediate substrate 40 includes a heat radiating metal plate (an example of a “metal plate”) 46 on which the memory chip 10 is mounted face up.
  • Each intermediate substrate 40 is formed with a thin portion 48 for disposing the heat radiating metal plate 46.
  • the thin metal portion 48 allows the heat radiating metal plate 46 to be easily arranged on the substrate.
  • the method of disposing the heat radiating metal plate 46 on the intermediate substrate 40 is not limited to the method using the thin portion 48.
  • the heat radiating metal plate 46 may be disposed by providing an opening in the intermediate substrate 40.
  • the heat radiating metal plate 46 has a length shorter than the length of the memory chip 10 in a direction (in the direction of the arrow X in FIG. 12) along the laying direction of the wires 24 and 25 for wire bonding. And has a rectangular shape having a length longer than the length of the memory chip 10 in a direction (arrow Y direction) perpendicular to the wire laying direction.
  • the heat radiating metal plate 46 is, for example, a copper plate having a planar shape of 1 mm ⁇ 2 mm and a thickness of 2-3 mm.
  • a heat spreader (an example of a “heat radiating member”) 45 that is thermally connected to each of the heat radiating metal plates 46 and 46A is arranged on the protective layer 27 of the uppermost storage unit 50B.
  • a heat spreader 45 that is thermally connected to each of the heat radiating metal plates 46 and 46A is arranged on the protective layer 27 of the uppermost storage unit 50B.
  • FIG. 12 the top view except the heat spreader 45 is shown.
  • the heat radiating metal plate 46A disposed on the lowermost intermediate substrate 40 is disposed at an end portion in the longitudinal direction (the direction of arrow Y in FIG. 12), and is intermediate between the uppermost stage and the lowermost stage.
  • the heat transfer part 47 thermally connected to the heat radiating metal plate 46 and the heat spreader 45 disposed on the substrate 40 is provided.
  • the heat transfer part 47 is integrally formed with the heat radiating metal plate 46A. Note that the heat transfer section 47 is not limited to this, and may be formed separately from the heat radiating metal plate 46A.
  • the heat of the heat radiating metal plates 46 and 46A is transmitted to the heat spreader 45 by the heat transfer portion 47. That is, heat generated from the storage units 50 at each stage can be transmitted to the heat spreader 45 via the heat transfer unit 47 and escaped from the heat spreader 45.
  • the heat radiating metal plate 46 and the heat transfer portion 47 are bonded with Ag (silver) paste, silicon grease or the like in order to obtain suitable heat conduction.
  • the semiconductor memory device 1B configured by stacking the storage units 50 including the memory chip 10 in a plurality of stages (here, two stages), the effect of reducing the power supply noise is improved by the thin film capacitor 30 or the like.
  • the heat generated by each memory chip 10 of the storage unit 50 can be suitably radiated. Thereby, the reliability of the operation of the semiconductor memory device 1B can be improved.
  • Embodiment 4 will be described with reference to FIGS.
  • symbol is attached
  • the memory chip 10 is mounted on the intermediate substrate 40 in a face-down manner. That is, in the semiconductor memory device 1C, as shown in FIG. 13, the second insulating layer 22, the thin film capacitor 30, the first insulating layer 21, the transmission line 23, and the transmission path 23 provided on the circuit surface 11 of the memory chip 10.
  • the protective layer 27 is mounted on the intermediate substrate 40 so as to be turned upside down so that the memory chip 10 is at the top and the protective layer 27 is at the bottom.
  • connection between the thin film capacitor 30 and the transmission line 23 and the memory chip 10 is the same as that of the first embodiment in terms of the connection by wire bonding, but the arrangement location of each input unit is different from that of the first embodiment. That is, as shown in FIG. 14, the first power input part 31Gin and the second power input part 32Vin are arranged on the first insulating layer 21, and the signal input part 23Sin is arranged on the protective layer 27. ing. The first power input unit 31Gin, the second power input unit 32Vin, and the signal input unit 23Sin are connected to the plurality of connection pads 43 on the intermediate substrate 40 by wire bonding using the wires 24 as in the first embodiment. Has been.
  • FIG. 14 First, for example, using a metal base material or the like, the second insulating layer 22, the thin film capacitor 30, the first insulating layer 21, the transmission line 23, and the portion including the portion to be etched back (see FIG. 15) indicated by a two-dot chain line, A multilayer thin film body in which the protective layer 27 is laminated in this order is formed.
  • the carbon dioxide is formed at the end opposite to the end where the first power output part 31 Gout and the like are formed with respect to the second insulating layer 22.
  • the gas (CO2) laser beam L1 is irradiated, and the end portion of the second insulating layer 22 indicated by the two-dot chain line is etched back and removed.
  • carbon dioxide laser light L1 having a long wavelength is used which decomposes only the second insulating layer 22 which is an organic material and reflects the first surface electrode 31 of the thin film capacitor 30 made of metal such as copper. Thereby, the first surface electrode 31 can be exposed on the first insulating layer 21.
  • the exposed first surface electrode 31 is irradiated with ultraviolet (UV) laser light L2 having a short wavelength for a predetermined time except for a portion that becomes the first power input portion 31Gin. Then, the first surface electrode 31 is etched to expose the thin film dielectric layer 33 made of a paraelectric material such as SrTiO. Further, the thin film dielectric layer 33 is etched by irradiating the exposed thin film dielectric layer 33 with the ultraviolet laser light L2 for a predetermined time except in the vicinity of the first surface electrode 31, so that the second surface electrode is etched. 32 is exposed.
  • UV ultraviolet
  • the exposed second surface electrode 32 is subjected to etching by removing the second surface electrode 32 by irradiating with ultraviolet laser light L2 for a predetermined time except for the portion serving as the second power input portion 32Vin. .
  • the end of the first insulating layer 21 is exposed.
  • the exposed end portion of the first insulating layer 21 that is an organic material is irradiated with a carbon dioxide laser beam L1, and the end portion of the first insulating layer 21 is removed by etching back.
  • the portion that becomes the signal input portion 23Sin of the transmission line 23 is exposed on the protective layer 27 on the protective layer 27.
  • the multilayer thin film body that has been subjected to the etch-back process related to the input unit in this manner is attached onto the circuit surface 11 of the memory chip 10.
  • wire bonding processing between the multilayer thin film body and the memory chip 10 is performed, and wire bonding processing between the multilayer thin film body and the intermediate substrate 40 is performed with the memory chip 10 face down.
  • connection method between the thin film capacitor 30 and the memory chip 10 and the arrangement of the output units are both the same as in the first embodiment. That is, the first power output unit 31Gout, the second power output unit 32Vout, the signal output unit 23Sout, and the plurality of center pads 13 are in the same manner as in the first embodiment shown in FIG. Connected by.
  • the first insulating layer 21 is formed on the thin film capacitor 30 by exposing the first power output part 31Gout and the second power output part 32Vout on the center pad side.
  • the signal input portion 23Sin is etched back so as to be exposed on the protective layer 27.
  • the second power supply portion 31Gin and the second power supply input portion 32Vin are exposed on the first insulation layer 21 on the opposite side to the center pad side, that is, on the intermediate substrate 40 side. , Has been etched back.
  • the protective layer 27 is formed so that the signal output portion 23Sout is exposed on the second insulating layer 22 on the center pad side, and the signal input portion 23Sin is exposed on the opposite side to the center pad side.
  • connection by wire bonding is possible on the center pad side and the intermediate substrate 40 side of the multilayer thin film body.
  • the thin film capacitor 30 or the like improves the effect of reducing power supply noise at the high-frequency interface.
  • a semiconductor memory device that does not require an opening for external connection in the intermediate substrate 40 can be provided.
  • a heat radiating member such as the heat spreader 45 can be provided on the back surface 12 of the memory chip.
  • the problem can be easily solved by the configuration in which the heat spreader 45 is arranged on the back surface 12 of the memory chip 10 while improving the power noise reduction effect in the high frequency interface.
  • the etch back method is not limited to the one using laser light. For example, a method using an etching solution using a normal resist or a method using gas may be used.
  • Embodiment 5 will be described with reference to FIGS. 17 to 19.
  • the memory chip 10 is mounted on the intermediate substrate 40 in a face-down manner.
  • symbol is attached
  • the fifth embodiment differs from the fourth embodiment in that the first power output unit 31Gout, the second power output unit 32Vout, the signal output unit 23Sout, and the plurality of center pads 13 are formed by bumps 15 formed on the center pad 13. The connection is different.
  • the first power output part 31Gout includes a first power output line 31W formed on the second insulating layer 22.
  • the second power output unit 32Vout includes a second power output line 32W formed on the second insulating layer 22.
  • the signal output unit 23Sout of the transmission line 23 includes a via 22H formed in the second insulating layer 22 and a signal output wiring 23W connected to the via 22H and formed on the second insulating layer 22.
  • Lands 23L, 31L, and 32L connected to the bumps 15 formed on the center pad 13 of the memory chip 10 are formed on the output wirings 23W, 31W, and 32W.
  • the bump 15 is, for example, an Au stud bump or a micro solder bump.
  • the first insulating layer 21 is formed on the intermediate substrate 40, and the second insulating layer 22 is formed on the first insulating layer 21. .
  • the thin film capacitor 30 is formed on the second insulating layer 22, and the protective layer 27 is formed on the thin film capacitor 30.
  • the memory chip 10 is mounted face down on the protective layer 27.
  • the first power input unit 31Gin, the second power input unit 32Vin, the signal input unit 23Sin, and the plurality of connection pads 43 are Au as in the first embodiment.
  • the wires 24 are connected by wire bonding.
  • the effect of reducing power supply noise is improved by the thin film capacitor 30 or the like.
  • the semiconductor memory device 1D that does not require an opening for external connection in the intermediate substrate 40 on which the memory chip 10 is mounted. In this configuration, since the back surface of the memory chip can be exposed, a heat radiating member such as a heat spreader can be provided on the back surface of the memory chip.
  • the pair of thin film capacitors 30 are formed to face both sides of the center pad region 14
  • the present invention is not limited to this.
  • the thin film capacitor 30 may be formed to face only one side of the center pad region 14.
  • two pairs may be formed to face both sides of the center pad region 14.
  • the formation mode (division mode) of the thin film capacitor group 30G is not limited to that shown in FIGS. 6 and 7, and may be appropriately divided according to the required form of the thin film capacitor.
  • the heat spreader 45 may be omitted.
  • a heat radiating member such as the heat spreader 45 may be provided on the back surface 12 of the memory chip 10.
  • SYMBOLS 1 Semiconductor memory device, 10 ... Memory chip, 11 ... Circuit surface, 13 ... Center pad, 14 ... Center pad area

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

半導体記憶装置（１）は、センターパッド領域（１４）を除いて、メモリチップ（１０）の回路面（１１）に対向した位置に設けられた薄膜キャパシタ（３０）を備える。薄膜キャパシタ（３０）は、第１面電極（３１）、常誘電体あるいは強誘電体の薄膜誘電体層（３３）、および第２面電極（３２）を含む。第１面電極は、メモリチップへの一方の極性の電源電圧が供給される第１電源入力部（３１Ｇｉｎ）と、一方の極性の電源電圧をセンターパッド（１３）に出力するためにセンターパッド領域の近傍に設けられた第１電源出力部（３１Ｇｏｕｔ）とを含む。第２面電極は、薄膜誘電体層上に形成され、メモリチップへの他方の極性の電源電圧が供給される第２電源入力部（３２Ｖｉｎ）と、他方の極性の電源電圧をセンターパッドに印加するためにセンターパッド領域の近傍に設けられた第２電源出力部（３２Ｖｏｕｔ）とを含む。

Description

半導体記憶装置
　本発明は、半導記憶装置に関し、詳しくは、薄膜バイパスキャパシタを備えた半導体記憶装置に関する。
　従来、膜バイパスキャパシタを備えた半導体記憶装置として、例えば、特許文献１に開示された技術が知られている。特許文献１では、メモリチップがセンターパッドを有し、センターパッドと、基板の実装面の反対側の面に形成された基板配線とを、実装基板上に形成された開口部を通してワイヤボンディング方式で接続されている。このメモリチップの接続構成において、メモリチップの隣接領域に薄膜デカップリングキャパシタ（薄膜バイパスキャパシタ）が形成されている。このように、特許文献１では、メモリチップの隣接領域に薄膜バイパスキャパシタを形成することによって、電極構造上の寄生インダクタンスを最小化しようとする技術が開示されている。
特開２００９－５５０４０号公報
　しかしながら、近年、半導体記憶装置のクロック周波数が４００ＭＨｚ以上と高く、また、データビット幅の増加に伴い、半導体記憶装置において、電源電圧の安定性と、多ビットＩ／Ｏのインターフェイス時におけるノイズ低減に対する要求が、厳しいものとなっている。
　また、センターパッドを有するメモリチップにおいて、センターパッドと外部回路とを接続する構成として、搭載基板の開口部を介してワイヤボンディングで接続する。そして、非昌系金属酸化膜の薄膜層を、パッケージを構成する有機基板の一面に形成した、開口部周辺のバイパス・キャパシタ（即ち電極間の寄生容量程度）では、有機基板に形成可能な容量密度が極めて低く、メモリが高速で書き込み、読み出しを多ビットで行った時、必要とする電荷を至近距離で充分に供給できないと言う不都合を有していた。
　そこで、本明細書では、センターパッドを有するメモリチップを備えた半導体記憶装置において、高周波インターフェイスに於ける電源ノイズの低減効果を向上させるとともに、メモリチップの搭載基板に外部接続用の開口部を必要としない半導体記憶装置を提供する。
　本明細書によって開示される半導体記憶装置は、複数のセンターパッドが形成されたセンターパッド領域を含む回路面と、前記回路面と反対側の面である裏面とを有するメモリチップを備えた半導体記憶装置であって、前記センターパッド領域を除いて、前記回路面に対向した位置に設けられた薄膜キャパシタと、前記薄膜キャパシタに対して、前記メモリチップと反対側に形成された第１絶縁層であって、その上に伝送路が形成された第１絶縁層と、を備え、前記薄膜キャパシタは、前記メモリチップへの一方の極性の電源電圧が供給される第１電源入力部と、供給された前記一方の極性の電源電圧を前記センターパッドに出力するために前記センターパッド領域の近傍に設けられた第１電源出力部とを含む第１面電極と、前記第１電源入力部および第１電源出力部を除く前記第１面電極上に形成された、常誘電体あるいは強誘電体の薄膜誘電体層と、前記薄膜誘電体層上に形成された第２面電極であって、前記メモリチップへの他方の極性の電源電圧が供給される第２電源入力部と、供給された前記他方の極性の電源電圧を前記センターパッドに印加するために前記センターパッド領域の近傍に設けられた第２電源出力部とを含む第２面電極と、を含み、前記伝送路は、前記メモリチップへの信号が供給される信号入力部と、供給された前記信号を前記センターパッドに供給するために前記センターパッド領域の近傍に設けられた信号出力部とを含む。
　本構成によれば、薄膜キャパシタは、センターパッド領域を除いて、メモリチップの回路面に対向した位置に設けられる。また、薄膜キャパシタの第１面電極および第２面電極には、電源電圧をセンターパッドに印加するための電源出力部が設けられ、また伝送路には、アドレス信号等の信号をセンターパッドに印加するための信号出力部が設けられている。
　そのため、センターパッドを有するメモリチップを備えた半導体記憶装置において、センターパッドに至近距離で、常誘電体或いは高誘電体を用いた容量密度の高い絶縁層を形成し電源系に数ＧＨｚ以上の高周波領域で充分な電荷を与え得る環境を提供し、高周波に於ける電源インピーダンスを下げ、電源ノイズの低減効果を向上させるとともに、メモリチップが搭載される基板に外部接続用の開口部を必要としない半導体記憶装置を提供できる。
　上記半導体記憶装置において、前記メモリチップがフェイスアップで搭載される基板と、前記メモリチップの前記回路面上に形成された第２絶縁層と、を備え、前記薄膜キャパシタの前記第１面電極は、前記第２絶縁層上に形成され、前記第１絶縁層は、前記第２電源入力部および第２電源出力部を除く前記第２面電極上に形成され、前記基板は、前記第１電源入力部、前記第２電源入力部、および前記信号入力部と接続される、複数の接続パッドを含み、前記第１電源入力部、前記第２電源入力部、および前記信号入力部と、前記複数の接続パッドとはワイヤボンディングによって接続され、前記第１電源出力部、前記第２電源出力部、および前記信号出力部と、前記複数のセンターパッドとはワイヤボンディングによって接続されるようにしてもよい。
　本構成によれば、周知のワイヤボンディングによって、薄膜キャパシタおよび伝送路と基板とを、また、薄膜キャパシタおよび伝送路とメモリチップのセンターパッドとを接続することができる。その際、メモリチップが搭載される基板に外部接続用の開口部は、必要とされない。
　また、上記半導体記憶装置において、前記メモリチップの前記回路面上に形成された第２絶縁層を備え、前記薄膜キャパシタの前記第１面電極は、前記第２絶縁層上に形成され、前記第１絶縁層は、前記第２電源入力部および第２電源出力部を除く前記第２面電極上に形成され、前記第１電源入力部および前記第２電源入力部には、第１接続バンプが形成され、前記信号入力部には、前記第１接続バンプより高さが前記第１絶縁層の厚さ分だけ低い第２接続バンプが形成され、前記第１電源出力部、前記第２電源出力部、および前記信号出力部と、前記複数のセンターパッドとはワイヤボンディングによって接続されるようにしてもよい。
　本構成によれば、高周波インターフェイスに於ける電源ノイズの低減効果を向上させるとともに、メモリチップが搭載される基板に外部接続用の開口部を必要としない半導体記憶装置を、ＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）を有するＣＳＰ（Ｃｈｉｐ　Ｓｃａｌｅ　Ｐａｃｋａｇｅ）として構成できる。
　また、上記半導体記憶装置において、前記メモリチップがフェイスアップで載置される金属板と、前記金属板が配置される基板と、前記メモリチップの前記回路面上に形成された第２絶縁層と、前記第１絶縁層上に形成された保護層と、を備え、前記薄膜キャパシタの前記第１面電極は、前記第２絶縁層上に形成され、前記第１絶縁層は、前記第２電源入力部および第２電源出力部を除く前記第２面電極上に形成され、前記基板は、前記第１電源入力部、前記第２電源入力部、および前記信号入力部と接続される、複数の接続パッドを含み、前記第１電源入力部、前記第２電源入力部、および前記信号入力部と、前記複数の接続パッドとはワイヤボンディングによって接続され、前記第１電源出力部、前記第２電源出力部、および前記信号出力部と、前記複数のセンターパッドとはワイヤボンディングによって接続され、前記基板、前記メモリチップ、前記第２絶縁層、前記薄膜キャパシタ、前記第１絶縁層、および前記保護層は、この順に積層された記憶ユニットを形成し、当該半導体記憶装置は、積層された少なくとも二段の前記記憶ユニットを備え、最上段の記憶ユニットの保護層の上に、各金属板と熱的に接続される放熱部材が配置されているようにしてもよい。
　本構成によれば、メモリチップを含む記憶ユニットを複数段重ねて構成される半導体記憶装置において、高周波インターフェイスに於ける電源ノイズの低減効果を向上させるとともに、メモリチップが搭載される基板に外部接続用の開口部を必要としない半導体記憶装置を提供できることに加え、さらに、各メモリチップによって発生する熱を好適に放熱することができる。それによって半導体記憶装置の動作の信頼性を向上させることができる。
　その際、前記金属板は、平面視において、前記ワイヤボンディングのワイヤの敷設方向に沿った方向において前記メモリチップの長さより短い長さを有し、前記ワイヤの敷設方向と直交する方向において、前記メモリチップの長さより長い長さを有する矩形の形状を有し、最下段の基板に配置される金属板は、その長手方向の端部に配置され、最下段より上段の基板に配置される金属板と、前記放熱部材とに熱的に接続される熱伝達部を有するようにしてもよい。
　本構成によれば、各段の記憶ユニットからの発熱を、熱伝達部を介して放熱部材に伝達し、放熱部材から逃がすことができる。
　さらにその際、前記基板には、前記金属板を配置するための開口あるいは肉薄部が形成されているようにしてもよい。
　本構成によれば、金属板を基板に簡易に配置できる。
　また、上記半導体記憶装置において、前記メモリチップがフェイスダウンの態様で搭載される基板と、前記伝送路上に形成された保護層と、前記メモリチップの前記回路面上に設けられた第２絶縁層と、を備え、前記薄膜キャパシタの前記第１面電極は、前記第２絶縁層上に形成され、前記第１絶縁層は、センターパッド側においては、第１電源出力部および第２電源出力部を露出して前記薄膜キャパシタ上に形成されており、センターパッド側と反対側においては、前記信号入力部が前記保護層上において露出するように、エッチバックされており、前記第２絶縁層は、センターパッド側と反対側においては、前記第１電源入力部および前記第２電源入力部が前記第１絶縁層上において露出するように、エッチバックされており、前記保護層は、センターパッド側においては、前記第２絶縁層上に前記信号出力部を露出し、センターパッド側と反対側においては、前記信号入力部をその上に露出するように形成されており、前記第１電源出力部、前記第２電源出力部、および前記信号出力部と、前記複数のセンターパッドとはワイヤボンディングによって接続され、前記メモリチップの前記回路面上に形成された、前記第２絶縁層、前記薄膜キャパシタ、前記第１絶縁層、前記伝送路、および前記保護層は、前記メモリチップが最上段となり、前記保護層が最下段となるように上下を反転して前記基板上に搭載されており、前記基板は、前記第１電源入力部、前記第２電源入力部、および前記信号入力部と接続される、複数の接続パッドを含み、
　前記第１電源入力部、前記第２電源入力部、および前記信号入力部と、前記複数の接続パッドとはワイヤボンディングによって接続されているようにしてもよい。
　本構成によれば、メモリチップがフェイスダウンの態様で基板に搭載される構成の半導体記憶装置において、高周波インターフェイスに於ける電源ノイズの低減効果を向上させるとともに、基板に外部接続用の開口部を必要としない半導体記憶装置を提供できる。また、この構成では、メモリチップの裏面を露出させることができるため、メモリチップの裏面に、ヒートスプレッダ等の放熱部材を設けることができる。
　また、上記半導体記憶装置において、基板と、前記基板上に形成された前記第１絶縁層と、前記第１絶縁層上に形成された第２絶縁層と、前記薄膜キャパシタ上に形成された保護膜と、を備え、前記メモリチップは、前記保護膜上にフェイスダウンで搭載され、前記第２絶縁層は、前記伝送路の前記信号入力部を除く前記第１絶縁層上に形成され、前記薄膜キャパシタの前記第１面電極は、前記第２絶縁層上に形成され、前記第１電源出力部は第２絶縁層上に形成された第１電源出力配線を含み、前記第２電源出力部は第２絶縁層上に形成された第２電源出力配線を含み、前記伝送路の信号出力部は、前記第２絶縁層内に形成されたビアと、前記ビアと接続され第２絶縁層上に形成された信号出力配線を含み、前記基板は、前記第１電源入力部、前記第２電源入力部、および前記信号入力部と接続される、複数の接続パッドを含み、前記第１電源入力部、前記第２電源入力部、および前記信号入力部と、前記複数の接続パッドとはワイヤボンディングによって接続され、前記第１電源出力配線、前記第２電源出力配線、および前記信号出力配線と、前記複数のセンターパッドとはバンプによって接続されるようにしてもよい。
　本構成によれば、メモリチップがフェイスダウンの態様で基板に搭載される構成の半導体記憶装置において、電源ノイズの低減効果を向上させるとともに、メモリチップが搭載される基板に外部接続用の開口部を必要としない半導体記憶装置を提供できる。この構成では、メモリチップの裏面を露出させることができるため、メモリチップの裏面に、ヒートスプレッダ等の放熱部材を設けることができる。
　その際、前記メモリチップの前記裏面上に配置された放熱部材を備えるようにしてもよい。
　本構成によれば、メモリチップの発熱を放熱部材によって抑制することができ、それによって半導体記憶装置の動作の信頼性を向上させることができる。
　また、上記半導体記憶装置において、前記センターパッド領域の両側に形成されている少なくとも一対の前記薄膜キャパシタを備えるようにしてもよい。
　本構成によれば、センターパッド領域によってメモリ領域が分離された構造の半導体記憶装置において、各メモリ領域に対応して薄膜キャパシタを設けることができる。
　また、上記半導体記憶装置において、前記第２面電極は、平面視において、前記第１面電極に対応した領域内において、複数に分割されているようにしてもよい。
　本構成によれば、１個の共通の第１面電極に対して複数個の薄膜キャパシタを構成することができる。それによって、複数の異なる電源電圧を備えたメモリチップにも対応できる。
　本発明の半導体記憶装置によれば、センターパッドを有するメモリチップを備えた半導体記憶装置において、高周波インターフェイスに於ける電源ノイズの低減効果を向上させるとともに、メモリチップの搭載基板に外部接続用の開口部を必要としない半導体記憶装置を提供することができる。
実施形態１の半導体記憶装置の概略的な断面図 実施形態１の半導体記憶装置の概略的な部分平面図 薄膜キャパシタの構成を示す概略的な断面図 基板側に係る接続を示す概略的な部分拡大図 センターパッド側に係る接続を示す概略的な部分拡大図 薄膜キャパシタの別の構成例を示す概略的な平面図 薄膜キャパシタの別の構成例を示す概略的な平面図 実施形態２の半導体記憶装置の概略的な断面図 実施形態２の半導体記憶装置の概略的な部分平面図 実施形態３の半導体記憶装置の概略的な断面図 実施形態３の半導体記憶装置の別の概略的な断面図 実施形態３の半導体記憶装置の概略的な部分平面図 実施形態４の半導体記憶装置の概略的な断面図 実施形態４の基板側に係る接続を示す概略的な部分拡大図 実施形態４におけるエッチバックを説明する部分断面図 実施形態４におけるエッチバックを説明する部分断面図 実施形態５の半導体記憶装置の概略的な断面図 実施形態５の半導体記憶装置の概略的な平面図 実施形態５の基板側に係る接続を示す概略的な部分拡大図
　＜実施形態１＞
　本発明に係る実施形態１を、図１から図７を参照して説明する。
　１．半導体記憶装置の構成
　本実施形態１の半導体記憶装置１は、図１に示されるように、大きくは、メモリチップ１０、薄膜キャパシタ３０、および中間基板（「基板」の一例）４０を備える。
　メモリチップ１０は、複数のセンターパッド１３が形成されたセンターパッド領域１４を含む回路面１１（図２参照）と、回路面１１と反対側の面である裏面１２とを有する。メモリチップ１０は、図１に示されるように、中間基板４０上に、回路面１１を中間基板４０と反対側としてフェイスアップで搭載されている。メモリチップ１０は、例えば、ＤＤＲ３－ＳＤＲＡＭである。なお、メモリチップ１０は、ＤＤＲ３－ＳＤＲＡＭに限られず、センターパッド領域１４を含む回路面１１を有するメモリチップであればよい。
　薄膜キャパシタ３０は、図２等に示されるように、センターパッド領域１４を除いて、メモリチップ１０の回路面１１に対向した位置に設けられている。実施形態１では、図２に示されるように、薄膜キャパシタ３０は、センターパッド領域１４の両側に一対、形成されている。そのため、センターパッド領域１４によってメモリ領域が分離された構造の半導体記憶装置において、各メモリ領域に対応して薄膜キャパシタ３０を設けることができる。
　各薄膜キャパシタ３０は、センターパッド領域１４に設けられたセンターパッド１３から、例えば、１００μｍ（マイクロメートル）程度、離れた位置に形成されている。薄膜キャパシタ３０は、図３に示されるように、第１面電極３１、薄膜誘電体層３３、および第２面電極３２を含む。
　第１面電極３１は、メモリチップ１０へのグランド電圧（ゼロ電位）Ｇｎｄが提供される第１電源入力部３１Ｇｉｎと、グランド電圧Ｇｎｄをセンターパッド１３Ｇに印加するための第１電源出力部３１Ｇｏｕｔとを含む。第１面電極３１は、例えば、スパッタリングによって形成され、２μｍ以上の膜厚を有する銅薄膜によって構成される。
　薄膜誘電体層３３は、例えば、１μｍ以下の膜厚を有する、常誘電体（例えば、ＳｒＴｉＯ）あるいは強誘電体（例えば、ＢＳＴ）によって構成される。
　第２面電極３２は、薄膜誘電体層３３上に形成され、第１面電極３１と同様に、例えば、スパッタリングによって形成され、２μｍ以上の膜厚を有する銅薄膜によって構成される。第２面電極３２は、メモリチップへ１０の所定の正電圧Ｖｄｄが供給される第２電源入力部３２Ｖｉｎと、所定の正電圧Ｖｄｄをセンターパッド１３Ｖに印加するための第２電源出力部３２Ｖｏｕｔとを含む。
　ここで、グランド電圧Ｇｎｄは、メモリチップ１０に印加される一方の極性の電源電圧に相当し、正電圧は、メモリチップ１０に印加される他方の極性の電源電圧に相当する。なお、これに限られず、その逆であってもよい。すなわち、一方の極性の電源電圧を正電圧Ｖｄｄとし、他方の極性の電源電圧をグランド電圧Ｇｎｄとしてもよい。なお、本実施形態では、正電圧Ｖｄｄに係る部材の符号には「Ｖ」の文字を添付し、グランド電圧Ｇｎｄに係る部材の符号には「Ｇ」の文字を添付する。また、電源以外の信号に係る部材には「Ｓ」の文字を添付する。また、特に区別する必要がない場合、符号に「Ｖ」、「Ｇ」および「Ｓ」は添付されない。
　中間基板４０は、メモリチップ１０がフェイスアップで搭載される搭載面４１と、搭載面４１と反対側の面である外部接続面４２とを有する。搭載面４１には、メモリチップ１０と接続する複数の接続パッド４３（図４参照）、および配線(図示せず)が形成されている。外部接続面４２には、半導体記憶装置１をマザーボード等に接続するための複数の半田ボール４４、および配線(図示せず)が設けられている。すなわち、外部接続面４２には、ＢＧＡが設けられている。また、中間基板４０の内部には、搭載面４１と外部接続面４２とを接続するビアホール等(図示せず)が設けられている。ここで、中間基板４０は、例えば、有機基板である。なお、外部接続面４２には、ＢＧＡに限られず、ＬＧＡが設けられていてもよい。
　さらに、半導体記憶装置１は、第１絶縁層２１と第２絶縁層２２とを備える。第１絶縁層２１は、図１に示されるように、薄膜キャパシタ３０に対してメモリチップ１０と反対側に形成されている。詳細には、図３に示されるように、第１絶縁層２１は、第２電源入力部３２Ｖｉｎおよび第２電源出力部３２Ｖｏｕｔを除く第２面電極３２上に形成されている。第１絶縁層２１上には、伝送路２３が形成されている。第１絶縁層２１は、伝送路２３を並行に保って接着するためのＢＴレジン等の熱硬化樹脂からなる。第１絶縁層２１の層厚は、５０μｍ以上であることが好ましい。
　伝送路２３は、メモリチップ１０への信号が供給される信号入力部２３Ｓｉｎと、信号をセンターパッド１３Ｇに供給するための信号出力部２３Ｓｏｕｔとを含む。ここで、第１絶縁層２１上に存在する伝送路２３は、メモリチップ１０の有する全てのパッドに対応した信号の内、電源系（ＶｄｄおよびＧｎｄ）を除く全ての信号の伝送路となる。伝送路２３の特性インピーダンスは、メモリチップ１０が推奨する値に設定されている。
　伝送路２３の特性インピーダンスは、第１絶縁層２１の材料の有する比誘電率、伝送路２３の幅、および伝送路２３と薄膜キャパシタ３０の第２面電極３２との距離（第１絶縁層２１の層厚）等によって決定される。例えば、第１絶縁層２１が、比誘電率εｏ＝４．４のＢＴレジンであり、伝送路２３の幅が２５μｍで、その厚みが１０μｍであり、特性インピーダンスとして１００Ωが推奨されている場合、第１絶縁層（ＢＴレジン）２１の層厚は約１２０μｍであり、伝送路２３の配線ピッチは約１００μｍであることが好ましい。
　また、第２絶縁層２２はメモリチップ１０の回路面１１上に形成され、第２絶縁層２２上に、薄膜キャパシタ３０の第１面電極３１が形成されている。第２絶縁層２２は、第１絶縁層２１と同様に、ＢＴレジン等の熱硬化樹脂からなる。また、第２絶縁層２２の層厚は、５０μｍ以上であることが好ましい。
　図４に示されるように、第１電源入力部３１Ｇｉｎ、第２電源入力部３２Ｖｉｎ、および信号入力部２３Ｓｉｎと、複数の接続パッド４３とは、ワイヤ２４によるワイヤボンディングによって接続されている。また、図５に示されるように、第１電源出力部３１Ｇｏｕｔ、前記第２電源出力部３２Ｖｏｕｔ、および信号出力部２３Ｓｏｕｔと、複数のセンターパッド１３とは、同様に、ワイヤ２５によるワイヤボンディングによって接続されている。
　ワイヤ２５は、Ａｕ（金）線、Ａｌ（アルミニウム）線、Ｃｕ（銅）線等である。ワイヤボンディングにおいて、ワイヤボンダーを用いた超音波接合が行われる。本実施形態では、ワイヤ２５はＡｕワイヤである。
　なお、通常、メモリチップ１０は、グランドＧＮＤが共通で、異なる電源（正電圧）Ｖｄｄ系（内部回路用、ＤＱ（データ）用等）を有している。そのため、薄膜キャパシタ３０の第１面電極３１をグランド電圧Ｇｎｄ用とした場合、それに対応する正電圧（Ｖｄｄ１、Ｖｄｄ２等）を分離するため、図６に示すように、正電圧に応じて第２面電極３２および薄膜誘電体層３３を分離するようにしてもよい。図６には、３個の薄膜キャパシタ３０に分離された薄膜キャパシタ群３０Ｇが示される。この場合、１個の共通の第１面電極３１に対して複数個の薄膜キャパシタを構成することができる。それによって、複数の異なる電源電圧を備えたメモリチップにも対応できる。
　さらに、メモリチップ１０においてグランドＧＮＤが複数、存在する場合、図７に示すように、第１面電極３１を分割して構成してもよい。すなわち、図７には、図６に示される薄膜キャパシタ群３０Ｇを、４個、備え、第１面電極３１が４個に分割された薄膜キャパシタの構成例が示される。
　２．半導体記憶装置の作成方法の概要
　図３に示されるように、第２絶縁層２２上に薄膜キャパシタ３０の第１面電極３１を形成し、第１面電極３１上に薄膜誘電体層３３を形成し、薄膜誘電体層３３上に第２面電極３２を形成する。次いで、第２面電極３２上に第１絶縁層２１を形成し、第１絶縁層２１上に伝送路２３を形成する。
　次いで、図３に示される中間生成物を、メモリチップ１０の回路面１１のセンターパッド領域１４の両側に配置する。次いで、周知の方法によって、メモリチップ１０を、半田ボール４４等が形成された中間基板４０上にフェイスアップでダイボンディングする。
　次に、第１電源入力部３１Ｇｉｎ、第２電源入力部３２Ｖｉｎ、および信号入力部２３Ｓｉｎと、複数の接続パッド４３とを、Ａｕワイヤ２４によるワイヤボンディングによって接続する。また、第１電源出力部３１Ｇｏｕｔ、第２電源出力部３２Ｖｏｕｔ、および信号出力部２３Ｓｏｕｔと、複数のセンターパッド１３とを、Ａｕワイヤ２５によるワイヤボンディングによって接続する。
　そして、周知のモールド技術を用いて、メモリチップ１０等を、モールド樹脂(図示せず)によって所定の大きさにモールドすることによって、図１に示されるような、半導体記憶装置１が完成する。
　３．実施形態１の効果
　実施形態１においては、薄膜キャパシタ３０は、センターパッド領域１４を除いて、メモリチップ１０の回路面１１に対向した位置に設けられる。実施形態１では、メモリチップ１０の回路面１１上に形成された第２絶縁層２２上に薄膜キャパシタ３０が形成されている、それによって、薄膜キャパシタ３０と、中間基板４０およびメモリチップ１０のセンターパッド１３との接続距離を最短化できる。すなわち、Ａｕワイヤ２４，２５の長さを最短化できる。そのため、センターパッド１３を有するメモリチップ１０を備えた半導体記憶装置１において、薄膜キャパシタ３０等によって電源ノイズの低減効果を向上させることができる。
　言い換えれば、センターパッド１３に至近距離で、常誘電体或いは高誘電体を用いた容量密度の高い薄膜誘電体層３３を形成し、電源系に数ＧＨｚ以上の高周波領域で充分な電荷を与え得る環境を提供し、高周波に於ける電源インピーダンスを下げることができる。それによって、高周波インターフェイスに於ける電源ノイズの低減効果を向上させるとともに、メモリチップの搭載基板に外部接続用の開口部を必要としない半導体記憶装置１を提供することができる。
　また、薄膜キャパシタ３０の第１面電極３１および第２面電極３２には、電源電圧（Ｇｎｄ，Ｖｄｄ）をセンターパッド１３に印加するための電源出力部（３１Ｇｏｕｔ，３２Ｖｏｕｔ）が設けられる。また伝送路２３には、アドレス信号等の信号をセンターパッド１３に印加するための信号出力部２３Ｓｏｕｔが設けられている。この構成によって、メモリチップ１０が搭載される中間基板４０に外部接続用の開口部を形成することなく、薄膜キャパシタ３０と、中間基板４０およびメモリチップ１０のセンターパッド１３とを、ワイヤボンディングによって接続することができる。
　＜実施形態２＞
　次に、図８、図９を参照して、実施形態２を説明する。なお、実施形態１と同一の部材には、同一の符号を付しその説明を省略する。そのため、実施形態１との相違点のみ説明する。
　実施形態２の半導体記憶装置１Ａは、図８に示されるように、実施形態１の半導体記憶装置１とは、大きくは、中間基板４０を有さない点が異なる。すなわち、実施形態２の半導体記憶装置１Ａは、ＣＳＰとして形成されている。
　そのため、薄膜キャパシタ３０および伝送路２３と、外部との接続は半田ボール２６によって行われ、薄膜キャパシタ３０および伝送路２３と、センターパッド１３との接続はＡｕワイヤ２５によるワイヤボンディングによって行われる。
　詳しくは、図９に示されるように、第１面電極３１には、薄膜誘電体層３３および第２面電極３２がオーバーラップしない領域が４方向に設けられ、センターパッド１３との接続部分を除く３方向に、半田ボール２６Ｇが搭載可能である領域が設けられている。同様に、第２面電極３２にも、３方向に、半田ボール２６Ｖが搭載可能である領域が設けられている。
　また、第１面電極３１の第１電源入力部３１Ｇｉｎには半田ボール（「第１接続バンプ」の一例）２６Ｇが形成され、第２面電極３２の第２電源入力部３２Ｖｉｎには半田ボール（「第１接続バンプ」の一例）２６Ｖが形成されている半田ボール２６Ｇと半田ボール２６Ｖの高さ（直径）は、薄膜誘電体層３３と第２面電極３２の膜厚を加算した値（３μｍ程度）の差が存在するが、ほぼ等しい。
　また、伝送路２３の信号入力部２３Ｓｉｎには、半田ボール２６Ｇ，２６Ｖより高さ（直径）が第１絶縁層２１の厚さ分（５０μｍ程度）だけ低い半田ボール２６Ｓ（「第２接続バンプ」の一例）が形成されている。
　ここで、半田ボール２６Ｇ，２６Ｖの直径は２００μｍ程度であり、半田ボール２６Ｓの直径は１５０μｍ程度である。また、第１電源入力部３１Ｇｉｎおよび第２電源入力部３２Ｖｉｎは、直径が１５０μｍから２００μｍの、金メッキされたランドであり、信号入力部２３Ｓｉｎは、直径が１００μｍから１５０μｍの、金メッキされたランドである。なお、第２接続バンプは半田ボール２６Ｓに限られず、例えば、金スタッドバンプであってもよい。
　このように、実施形態２においては、薄膜キャパシタ３０等によって、高周波インターフェイスに於ける電源ノイズの低減効果を向上させるとともに、メモリチップ１０が搭載される中間基板４０に外部接続用の開口部を必要としない半導体記憶装置１Ａを、ＣＳＰとして構成できる。
　＜実施形態３＞
　次に、図１０から図１２を参照して、実施形態３を説明する。なお、実施形態１と同一の部材には、同一の符号を付しその説明を省略する。そのため、実施形態１との相違点のみ説明する。
　実施形態３では、図１０に示されるように、中間基板４０、メモリチップ１０、第２絶縁層２２、薄膜キャパシタ３０、第１絶縁層２１、および保護層２７によって、この順に積層された記憶ユニット５０が形成されている。そして、半導体記憶装置１Ｂは、積層された少なくとも２段（実施形態３では２段）の記憶ユニット５０Ａ，５０Ｂを備える。
　各中間基板４０は、メモリチップ１０がフェイスアップで搭載される放熱金属板（「金属板」の一例）４６を含む。また、各中間基板４０には、放熱金属板４６を配置するための肉薄部４８が形成されている。肉薄部４８によって放熱金属板４６を基板に簡易に配置できる。なお、中間基板４０に放熱金属板４６を配置する方法は、肉薄部４８による方法に限られない。例えば、中間基板４０に開口を設けて放熱金属板４６を配置するようにしてもよい。
　放熱金属板４６は、図１２に示されるように、平面視において、ワイヤボンディングのワイヤ２４，２５の敷設方向に沿った方向（図１２の矢印Ｘ方向）において、メモリチップ１０の長さより短い長さを有し、ワイヤの敷設方向と直交する方向（矢印Ｙ方向）において、メモリチップ１０の長さより長い長さを有する矩形の形状を有する。放熱金属板４６は、例えば、１ｍｍ×２ｍｍの平面形状で、厚さは２－３ｍｍの厚さを有する銅板である。
　また、図１０に示されるように、最上段の記憶ユニット５０Ｂの保護層２７の上に、各放熱金属板４６，４６Ａと熱的に接続されるヒートスプレッダ（「放熱部材」の一例）４５が配置されている。なお、図１２においては、ヒートスプレッダ４５を除いた平面図が示される。
　また、図１１に示されるように、最下段の中間基板４０に配置される放熱金属板４６Ａは、その長手方向（図１２の矢印Ｙ方向）の端部に配置され、最下段より上段の中間基板４０に配置される放熱金属板４６と、ヒートスプレッダ４５とに熱的に接続される熱伝達部４７を有する。本実施形態では熱伝達部４７は、放熱金属板４６Ａと一体形成されている。なお、これに限られず、熱伝達部４７は、放熱金属板４６Ａとは個別に形成されていてもよい。
　この熱伝達部４７によって、各放熱金属板４６、４６Ａの熱がヒートスプレッダ４５に伝達される。すなわち、各段の記憶ユニット５０からの発熱を、熱伝達部４７を介してヒートスプレッダ４５に伝達し、ヒートスプレッダ４５から逃がすことができる。なお、放熱金属板４６と熱伝達部４７とは、好適な熱伝導を得るために、Ａｇ（銀）ペーストあるいはシリコングリース等によって接着される。
　このように、実施形態３においては、メモリチップ１０を含む記憶ユニット５０を複数段（ここでは２段）重ねて構成される半導体記憶装置１Ｂにおいて、薄膜キャパシタ３０等によって電源ノイズの低減効果を向上させるとともに、メモリチップ１０が搭載される中間基板４０に外部接続用の開口部を必要としない半導体記憶装置を提供できる。さらに、記憶ユニット５０の各メモリチップ１０によって発生する熱を好適に放熱することができる。それによって半導体記憶装置１Ｂの動作の信頼性を向上させることができる。
　＜実施形態４＞
　次に、図１３から図１６を参照して、実施形態４を説明する。なお、実施形態１と同一の部材には、同一の符号を付しその説明を省略する。そのため、実施形態１との相違点のみ説明する。
　実施形態４の半導体記憶装置１Ｃでは、実施形態１から３とは異なり、メモリチップ１０がフェイスダウンの態様で中間基板４０に搭載されている。すなわち、半導体記憶装置１Ｃでは、図１３に示されるように、メモリチップ１０の回路面１１上に設けられた、第２絶縁層２２、薄膜キャパシタ３０、第１絶縁層２１、伝送路２３、および保護層２７は、メモリチップ１０が最上段となり、保護層２７が最下段となるように上下を反転して中間基板４０上に搭載されている。
　そのため、薄膜キャパシタ３０および伝送路２３とメモリチップ１０との接続に関して、ワイヤボンディングによって接続されている点は実施形態１と等しいものの、各入力部の配置箇所が、実施形態１と異なる。
　すなわち、図１４に示されるように、第１電源入力部３１Ｇｉｎおよび第２電源入力部３２Ｖｉｎは、第１絶縁層２１上に配置されており、信号入力部２３Ｓｉｎは、保護層２７上に配置されている。そして、第１電源入力部３１Ｇｉｎ、第２電源入力部３２Ｖｉｎ、および信号入力部２３Ｓｉｎと、中間基板４０上の複数の接続パッド４３とは、実施形態１と同様に、ワイヤ２４によるワイヤボンディングによって接続されている。
　図１４に示すような各入力部の配置箇所を構成する例を、図１５および図１６を参照して説明する。まず、例えば金属基材等を用いて、二点鎖線で示されるエッチバックされる部（図１５参照）を含む第２絶縁層２２、薄膜キャパシタ３０、第１絶縁層２１、伝送路２３、および保護層２７の順に積層された多層薄膜体を形成する。
　そして、図１５に示されるように、多層薄膜体を上下反転した状態において、第２絶縁層２２に対して第１電源出力部３１Ｇｏｕｔ等が形成された端部とは反対側の端部に炭酸ガス（ＣＯ２）レーザ光Ｌ１を照射して、二点鎖線で示される第２絶縁層２２の端部をエッチバックして除去するする。
　その際、有機材である第２絶縁層２２のみを分解し、銅等の金属製である薄膜キャパシタ３０の第１面電極３１を反射する波長の長い炭酸ガスレーザ光Ｌ１が使用される。それによって、第１絶縁層２１上に第１面電極３１を露出させることができる。
　次いで、図１６に示されるように、露出された第１面電極３１に対して、第１電源入力部３１Ｇｉｎとなる部分を除いて、波長の短い紫外線（ＵＶ）レーザ光Ｌ２を所定時間、照射して第１面電極３１をエッチングして、ＳｒＴｉＯ等の常誘電体等からなる薄膜誘電体層３３を露出させる。さらに、露出された薄膜誘電体層３３に対して、第１面電極３１の近傍を除いて、紫外線レーザ光Ｌ２を所定時間、照射して薄膜誘電体層３３をエッチングして、第２面電極３２を露出させる。次いで、露出された第２面電極３２に対して、第２電源入力部３２Ｖｉｎとなる部分を除いて、さらに紫外線レーザ光Ｌ２を所定時間、照射して第２面電極３２をエッチングして除去する。それによって第１絶縁層２１の端部が露出される。
　次いで、有機材である露出された第１絶縁層２１の端部に対して、炭酸ガスレーザ光Ｌ１を照射して、第１絶縁層２１の端部をエッチバックして除去する。それによって、保護層２７上に伝送路２３の信号入力部２３Ｓｉｎとなる部分が保護層２７上に露出される。このように入力部に関するエッチバック処理がなされた多層薄膜体は、メモリチップ１０の回路面１１上に貼付けられる。そして、多層薄膜体とメモリチップ１０とのワイヤボンディング処理が行われ、メモリチップ１０をフェイスダウンした状態で、多層薄膜体と中間基板４０とのワイヤボンディング処理が行われる。
　その際、薄膜キャパシタ３０とメモリチップ１０との接続方法および各出力部の配置は、共に実施形態１と等しい。すなわち、第１電源出力部３１Ｇｏｕｔ、第２電源出力部３２Ｖｏｕｔ、および信号出力部２３Ｓｏｕｔと、複数のセンターパッド１３とは、図５に示す実施形態１と同様の態様で、Ａｕワイヤ２５によるワイヤボンディングによって接続されている。
　すなわち、実施形態４では、第１絶縁層２１は、センターパッド側においては、第１電源出力部３１Ｇｏｕｔおよび第２電源出力部３２Ｖｏｕｔを露出して薄膜キャパシタ３０上に形成されており、センターパッド側と反対側、すなわち、中間基板４０側においては、信号入力部２３Ｓｉｎが保護層２７上において露出するように、エッチバックされている。
　また、第２絶縁層２２は、センターパッド側と反対側、すなわち、中間基板４０側においては、第１電源入力部３１Ｇｉｎおよび第２電源入力部３２Ｖｉｎが第１絶縁層２１上において露出するように、エッチバックされている。
　また、保護層２７は、センターパッド側においては、第２絶縁層２２上に信号出力部２３Ｓｏｕｔを露出し、センターパッド側と反対側においては、信号入力部２３Ｓｉｎをその上に露出するように形成されている。この構成によって、メモリチップ１０がフェイスダウンの態様で中間基板４０に搭載される構成において、多層薄膜体のセンターパッド側および中間基板４０側において、ワイヤボンディングによる接続が可能となる。
　また、このように、メモリチップ１０が最上段において、フェイスダウンの態様で中間基板４０に搭載される構成では、メモリチップ１０の裏面１２が露出されるため、図１３に示されるように、メモリチップ１０の裏面１２上にヒートスプレッダ４５を配置することができる。
　実施形態４においては、メモリチップ１０がフェイスダウンの態様で中間基板４０に搭載される構成の半導体記憶装置１Ｃにおいて、薄膜キャパシタ３０等によって高周波インターフェイスに於ける電源ノイズの低減効果を向上させるとともに、中間基板４０に外部接続用の開口部を必要としない半導体記憶装置を提供できる。また、この構成では、メモリチップ１０の裏面１２を露出させることができるため、メモリチップの裏面１２に、ヒートスプレッダ４５等の放熱部材を設けることができる。
　すなわち、高速アクセスのメモリインターフェイスでは、メモリチップのジャンクションで発生する発熱を如何に低い熱抵抗でそれによってヒートスプレッダやヒートシンクと接続させ、放熱させるかが重要な課題となっている。そのため、実施形態４においては、高周波インターフェイスに於ける電源ノイズの低減効果を向上させつつ、メモリチップ１０の裏面１２上にヒートスプレッダ４５を配置する構成によって、その課題を簡易に解決できる。なお、エッチバックの方法はレーザ光を用いたものに限られない。例えば、通常のレジストを用いたエッチング溶液による方法、あるいはガスを用いた方法であってもよい。
　＜実施形態５＞
　次に、図１７から図１９を参照して、実施形態５を説明する。実施形態５の半導体記憶装置１Ｄでは、実施形態４と同様に、メモリチップ１０がフェイスダウンの態様で中間基板４０に搭載される。なお、実施形態１と同一の部材には、同一の符号を付しその説明を省略する。そのため、実施形態１との相違点のみ説明する。
　実施形態５は、実施形態４とは、第１電源出力部３１Ｇｏｕｔ、第２電源出力部３２Ｖｏｕｔ、および信号出力部２３Ｓｏｕｔと、複数のセンターパッド１３とが、センターパッド１３に形成されたバンプ１５によって接続されている点が異なる。
　すなわち、図１８に示されるように、第１電源出力部３１Ｇｏｕｔは、第２絶縁層２２上に形成された第１電源出力配線３１Ｗを含む。第２電源出力部３２Ｖｏｕｔは、第２絶縁層２２上に形成された第２電源出力配線３２Ｗを含む。また、伝送路２３の信号出力部２３Ｓｏｕｔは、第２絶縁層２２内に形成されたビア２２Ｈと、ビア２２Ｈと接続され第２絶縁層２２上に形成された信号出力配線２３Ｗを含む。
　各出力配線２３Ｗ，３１Ｗ，３２Ｗ上には、メモリチップ１０のセンターパッド１３上に形成されたバンプ１５と接続されるランド２３Ｌ，３１Ｌ，３２Ｌが形成されている。バンプ１５は、例えば、Ａｕスタッドバンプあるいはマイクロ半田バンプである。
　また、図１７に示されるように、第１絶縁層２１は、実施形態１とは異なり、中間基板４０上に形成され、第２絶縁層２２は、第１絶縁層２１上に形成されている。また、薄膜キャパシタ３０は第２絶縁層２２上に形成され、薄膜キャパシタ３０上に保護層２７が形成されている。そして、メモリチップ１０は、保護層２７上にフェイスダウンで搭載されている。
　なお、図１７および図１９に示されるように、第１電源入力部３１Ｇｉｎ、第２電源入力部３２Ｖｉｎ、および信号入力部２３Ｓｉｎと、複数の接続パッド４３とは、実施形態１と同様に、Ａｕワイヤ２４によるワイヤボンディングによって接続されている。
　このように、実施形態５においては、実施形態４と同様に、メモリチップ１０がフェイスダウンの態様で基板に搭載される構成の半導体記憶装置において、薄膜キャパシタ３０等によって電源ノイズの低減効果を向上させるとともに、メモリチップ１０が搭載される中間基板４０に外部接続用の開口部を必要としない半導体記憶装置１Ｄを提供できる。この構成では、メモリチップの裏面を露出させることができるため、メモリチップの裏面に、ヒートスプレッダ等の放熱部材を設けることができる。
　＜他の実施形態＞
　本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような種々の態様も本発明の技術的範囲に含まれる。
　（１）実施形態１においては、薄膜キャパシタ３０が、センターパッド領域１４の両側に対向して１対、形成されている例を示したが、これに限られない。例えば、薄膜キャパシタ３０は、センターパッド領域１４のどちらか一方の側のみに対向して形成されてもよい。あるいは、センターパッド領域１４の両側に対向して２対、形成されてもよい。また、薄膜キャパシタ群３０Ｇの形成態様（分割態様）は、図６および図７に示されたものに限られず、薄膜キャパシタの必要形態に応じて、適宜、分割されればよい。
　（２）実施形態４において、ヒートスプレッダ４５を省略してもよい。逆に、実施形態５において、メモリチップ１０の裏面１２上にヒートスプレッダ４５等の放熱部材を設けてもよい。
１…半導体記憶装置、１０…メモリチップ、１１…回路面、１３…センターパッド、１４…センターパッド領域、２０…中間基板、２１…第１絶縁層、２２…第２絶縁層、２３…伝送路、２４，２５…Ａｕワイヤ、２６…半田バンプ、２７…保護層、３０…薄膜キャパシタ、３１…第１面電極、３１Ｇｉｎ…第１電源入力部、３１Ｇｏｕｔ…第１電源出力部、３２…第２面電極、３２Ｖｉｎ…第２電源入力部、３２Ｖｏｕｔ…第２電源出力部、３３…薄膜誘電体層、４０…中間基板、４５…ヒートスプレッダ、４６…放熱金属板、４７…熱伝達部、４８…肉薄部

Claims (11)

  1. 　複数のセンターパッドが形成されたセンターパッド領域を含む回路面と、前記回路面と反対側の面である裏面とを有するメモリチップを備えた半導体記憶装置であって、
    　前記センターパッド領域を除いて、前記回路面に対向した位置に設けられた薄膜キャパシタと、
    　前記薄膜キャパシタに対して、前記メモリチップと反対側に形成された第１絶縁層であって、その上に伝送路が形成された第１絶縁層と、
    　を備え、
    　前記薄膜キャパシタは、
    　前記メモリチップへの一方の極性の電源電圧が供給される第１電源入力部と、供給された前記一方の極性の電源電圧を前記センターパッドに出力するために前記センターパッド領域の近傍に設けられた第１電源出力部とを含む第１面電極と、
    　前記第１電源入力部および第１電源出力部を除く前記第１面電極上に形成された、常誘電体あるいは強誘電体の薄膜誘電体層と、
    　前記薄膜誘電体層上に形成された第２面電極であって、前記メモリチップへの他方の極性の電源電圧が供給される第２電源入力部と、供給された前記他方の極性の電源電圧を前記センターパッドに印加するために前記センターパッド領域の近傍に設けられた第２電源出力部とを含む第２面電極と、を含み、
    　前記伝送路は、前記メモリチップへの信号が供給される信号入力部と、供給された前記信号を前記センターパッドに供給するために前記センターパッド領域の近傍に設けられた信号出力部とを含む、半導体記憶装置。
  2. 　請求項１に記載された半導体記憶装置において、
    　前記メモリチップがフェイスアップで搭載される基板と、
    　前記メモリチップの前記回路面上に形成された第２絶縁層と、
    を備え、
    　前記薄膜キャパシタの前記第１面電極は、前記第２絶縁層上に形成され、
    　前記第１絶縁層は、前記第２電源入力部および第２電源出力部を除く前記第２面電極上に形成され、
    　前記基板は、前記第１電源入力部、前記第２電源入力部、および前記信号入力部と接続される、複数の接続パッドを含み、
    　前記第１電源入力部、前記第２電源入力部、および前記信号入力部と、前記複数の接続パッドとはワイヤボンディングによって接続され、
    　前記第１電源出力部、前記第２電源出力部、および前記信号出力部と、前記複数のセンターパッドとはワイヤボンディングによって接続される、半導体記憶装置。
  3. 　請求項１に記載された半導体記憶装置において、
    　前記メモリチップの前記回路面上に形成された第２絶縁層を備え、
    　前記薄膜キャパシタの前記第１面電極は、前記第２絶縁層上に形成され、
    　前記第１絶縁層は、前記第２電源入力部および第２電源出力部を除く前記第２面電極上に形成され、
    　前記第１電源入力部および前記第２電源入力部には、第１接続バンプが形成され、
    　前記信号入力部には、前記第１接続バンプより高さが前記第１絶縁層の厚さ分だけ低い第２接続バンプが形成され、
    　前記第１電源出力部、前記第２電源出力部、および前記信号出力部と、前記複数のセンターパッドとはワイヤボンディングによって接続される、半導体記憶装置。
  4. 　請求項１に記載された半導体記憶装置において、
    　前記メモリチップがフェイスアップで載置される金属板と、
    　前記金属板が配置される基板と、
    　前記メモリチップの前記回路面上に形成された第２絶縁層と、
    　前記第１絶縁層上に形成された保護層と、
    を備え、
    　前記薄膜キャパシタの前記第１面電極は、前記第２絶縁層上に形成され、
    　前記第１絶縁層は、前記第２電源入力部および第２電源出力部を除く前記第２面電極上に形成され、
    　前記基板は、前記第１電源入力部、前記第２電源入力部、および前記信号入力部と接続される、複数の接続パッドを含み、
    　前記第１電源入力部、前記第２電源入力部、および前記信号入力部と、前記複数の接続パッドとはワイヤボンディングによって接続され、
    　前記第１電源出力部、前記第２電源出力部、および前記信号出力部と、前記複数のセンターパッドとはワイヤボンディングによって接続され、
    　前記基板、前記メモリチップ、前記第２絶縁層、前記薄膜キャパシタ、前記第１絶縁層、および前記保護層は、この順に積層された記憶ユニットを形成し、
    　当該半導体記憶装置は、積層された少なくとも二段の前記記憶ユニットを備え、
    　最上段の記憶ユニットの保護層の上に、各金属板と熱的に接続される放熱部材が配置されている、半導体記憶装置。
  5. 　請求項４に記載された半導体記憶装置において、
    　前記金属板は、平面視において、前記ワイヤボンディングのワイヤの敷設方向に沿った方向において前記メモリチップの長さより短い長さを有し、前記ワイヤの敷設方向と直交する方向において、前記メモリチップの長さより長い長さを有する矩形の形状を有し、
    　最下段の基板に配置される金属板は、その長手方向の端部に配置され、最下段より上段の基板に配置される金属板と、前記放熱部材とに熱的に接続される熱伝達部を有する、半導体記憶装置。
  6. 　請求項５に記載された半導体記憶装置において、
    　前記基板には、前記金属板を配置するための開口あるいは肉薄部が形成されている、半導体記憶装置。
  7. 　請求項１に記載された半導体記憶装置において、
    　前記メモリチップがフェイスダウンの態様で搭載される基板と、
    　前記伝送路上に形成された保護層と、
    　前記メモリチップの前記回路面上に設けられた第２絶縁層と、を備え、
    　前記薄膜キャパシタの前記第１面電極は、前記第２絶縁層上に形成され、
    　前記第１絶縁層は、
    　センターパッド側においては、第１電源出力部および第２電源出力部を露出して前記薄膜キャパシタ上に形成されており、
    　センターパッド側と反対側においては、前記信号入力部が前記保護層上において露出するように、エッチバックされており、
    　前記第２絶縁層は、
    　センターパッド側と反対側においては、前記第１電源入力部および前記第２電源入力部が前記第１絶縁層上において露出するように、エッチバックされており、
    　前記保護層は、
    　センターパッド側においては、前記第２絶縁層上に前記信号出力部を露出し、センターパッド側と反対側においては、前記信号入力部をその上に露出するように形成されており、
    　前記第１電源出力部、前記第２電源出力部、および前記信号出力部と、前記複数のセンターパッドとはワイヤボンディングによって接続され、
    　前記メモリチップの前記回路面上に形成された、前記第２絶縁層、前記薄膜キャパシタ、前記第１絶縁層、前記伝送路、および前記保護層は、前記メモリチップが最上段となり、前記保護層が最下段となるように上下を反転して前記基板上に搭載されており、
    　前記基板は、前記第１電源入力部、前記第２電源入力部、および前記信号入力部と接続される、複数の接続パッドを含み、
    　前記第１電源入力部、前記第２電源入力部、および前記信号入力部と、前記複数の接続パッドとはワイヤボンディングによって接続されている、半導体記憶装置。
  8. 　請求項１に記載された半導体記憶装置において、
    　基板と
    　前記基板上に形成された前記第１絶縁層と、
    　前記第１絶縁層上に形成された第２絶縁層と、
    　前記薄膜キャパシタ上に形成された保護膜と、を備え、
    　前記メモリチップは、前記保護膜上にフェイスダウンで搭載され、
    　前記第２絶縁層は、前記伝送路の前記信号入力部を除く前記第１絶縁層上に形成され、
    　前記薄膜キャパシタの前記第１面電極は、前記第２絶縁層上に形成され、
    　前記第１電源出力部は、第２絶縁層上に形成された第１電源出力配線を含み、
    　前記第２電源出力部は、第２絶縁層上に形成された第２電源出力配線を含み、
    　前記伝送路の信号出力部は、前記第２絶縁層内に形成されたビアと、前記ビアと接続され第２絶縁層上に形成された信号出力配線を含み、
    　前記基板は、前記第１電源入力部、前記第２電源入力部、および前記信号入力部と接続される、複数の接続パッドを含み、
    　前記第１電源入力部、前記第２電源入力部、および前記信号入力部と、前記複数の接続パッドとはワイヤボンディングによって接続され、
    　前記第１電源出力配線、前記第２電源出力配線、および前記信号出力配線と、前記複数のセンターパッドとはバンプによって接続される、半導体記憶装置。
  9. 　請求項７または請求項８に記載された半導体記憶装置において、
    　前記メモリチップの前記裏面上に配置された放熱部材を備える、半導体記憶装置。
  10. 　請求項１から請求項９のいずれか一項に記載された半導体記憶装置において、
    　前記センターパッド領域の両側に形成されている少なくとも一対の前記薄膜キャパシタを備える、半導体記憶装置。
  11. 　請求項１から請求項１０のいずれか一項に記載された半導体記憶装置において、
    　前記第２面電極は、平面視において、前記第１面電極に対応した領域内において、複数に分割されている、半導体記憶装置。
PCT/JP2015/065898 2015-06-02 2015-06-02 半導体記憶装置 WO2016194132A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201580078238.9A CN107408402B (zh) 2015-06-02 2015-06-02 半导体存储装置
US14/779,084 US9627354B1 (en) 2015-06-02 2015-06-02 Semiconductor memory device
PCT/JP2015/065898 WO2016194132A1 (ja) 2015-06-02 2015-06-02 半導体記憶装置
JP2015540953A JP5874072B1 (ja) 2015-06-02 2015-06-02 半導体記憶装置
KR1020167026776A KR101759544B1 (ko) 2015-06-02 2015-06-02 반도체 기억 장치
TW104129669A TWI548061B (zh) 2015-06-02 2015-09-08 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/065898 WO2016194132A1 (ja) 2015-06-02 2015-06-02 半導体記憶装置

Publications (1)

Publication Number Publication Date
WO2016194132A1 true WO2016194132A1 (ja) 2016-12-08

Family

ID=55362243

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/065898 WO2016194132A1 (ja) 2015-06-02 2015-06-02 半導体記憶装置

Country Status (6)

Country Link
US (1) US9627354B1 (ja)
JP (1) JP5874072B1 (ja)
KR (1) KR101759544B1 (ja)
CN (1) CN107408402B (ja)
TW (1) TWI548061B (ja)
WO (1) WO2016194132A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10600691B2 (en) 2016-10-07 2020-03-24 Xcelsis Corporation 3D chip sharing power interconnect layer
US10600735B2 (en) 2016-10-07 2020-03-24 Xcelsis Corporation 3D chip sharing data bus
US10600780B2 (en) 2016-10-07 2020-03-24 Xcelsis Corporation 3D chip sharing data bus circuit
US10672744B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D compute circuit with high density Z-axis interconnects
KR102512017B1 (ko) 2016-10-07 2023-03-17 엑셀시스 코포레이션 직접-접합된 네이티브 상호접속부 및 능동 베이스 다이
US10672745B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D processor
US10593667B2 (en) 2016-10-07 2020-03-17 Xcelsis Corporation 3D chip with shielded clock lines
US10580757B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Face-to-face mounted IC dies with orthogonal top interconnect layers
US10607136B2 (en) 2017-08-03 2020-03-31 Xcelsis Corporation Time borrowing between layers of a three dimensional chip stack
US10672743B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D Compute circuit with high density z-axis interconnects
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
US10586786B2 (en) 2016-10-07 2020-03-10 Xcelsis Corporation 3D chip sharing clock interconnect layer
US10672663B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D chip sharing power circuit
US10923502B2 (en) 2019-01-16 2021-02-16 Sandisk Technologies Llc Three-dimensional ferroelectric memory devices including a backside gate electrode and methods of making same
US10950688B2 (en) * 2019-02-21 2021-03-16 Kemet Electronics Corporation Packages for power modules with integrated passives
US11599299B2 (en) 2019-11-19 2023-03-07 Invensas Llc 3D memory circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS601691A (ja) * 1983-06-17 1985-01-07 Nec Corp メモリ−カ−ド
JP2002343932A (ja) * 2001-05-17 2002-11-29 Mitsubishi Electric Corp 半導体装置と半導体装置の製造方法
JP2007266182A (ja) * 2006-03-28 2007-10-11 Fujitsu Ltd 半導体装置及び半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621155B1 (en) * 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
US7102892B2 (en) * 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
KR100535181B1 (ko) * 2003-11-18 2005-12-09 삼성전자주식회사 디커플링 커패시터를 갖는 반도체 칩 패키지와 그 제조 방법
KR20090021605A (ko) 2007-08-27 2009-03-04 삼성전기주식회사 반도체 메모리 패키지
JP4405537B2 (ja) * 2007-08-30 2010-01-27 富士通株式会社 キャパシタ内蔵インタポーザ、それを備えた半導体装置及びキャパシタ内蔵インタポーザの製造方法
US7511299B1 (en) * 2007-10-02 2009-03-31 Xilinx, Inc. Packaged integrated circuit with raised test points
TWI686923B (zh) * 2010-02-16 2020-03-01 凡 歐貝克 3ｄ半導體裝置
KR101061531B1 (ko) * 2010-12-17 2011-09-01 테세라 리써치 엘엘씨 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS601691A (ja) * 1983-06-17 1985-01-07 Nec Corp メモリ−カ−ド
JP2002343932A (ja) * 2001-05-17 2002-11-29 Mitsubishi Electric Corp 半導体装置と半導体装置の製造方法
JP2007266182A (ja) * 2006-03-28 2007-10-11 Fujitsu Ltd 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
KR101759544B1 (ko) 2017-07-19
JP5874072B1 (ja) 2016-03-01
TWI548061B (zh) 2016-09-01
KR20170002373A (ko) 2017-01-06
JPWO2016194132A1 (ja) 2017-06-15
TW201618281A (zh) 2016-05-16
US9627354B1 (en) 2017-04-18
US20170092615A1 (en) 2017-03-30
CN107408402B (zh) 2019-03-08
CN107408402A (zh) 2017-11-28

Similar Documents

Publication Publication Date Title
JP5874072B1 (ja) 半導体記憶装置
JP5222509B2 (ja) 半導体装置
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
US8012803B2 (en) Vertically stacked pre-packaged integrated circuit chips
US8860201B1 (en) Stacked integrated circuit package using a window substrate
US7129571B2 (en) Semiconductor chip package having decoupling capacitor and manufacturing method thereof
TW201714275A (zh) 半導體封裝結構及其形成方法
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
TWI402954B (zh) Assembly board and semiconductor module
KR20140057982A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US7626260B2 (en) Stack-type semiconductor device having cooling path on its bottom surface
JP2003060153A (ja) 半導体パッケージ
US6791193B2 (en) Chip mounting substrate, first level assembly, and second level assembly
KR101341619B1 (ko) 반도체 패키지 및 그의 제조 방법
US9111948B2 (en) Method of fabricating semiconductor package structure
US20050104211A1 (en) Semiconductor device having semiconductor chips mounted on package substrate
TWI715486B (zh) 半導體封裝
US20070228563A1 (en) High-performance semiconductor package
JP4627323B2 (ja) 半導体装置
JP2003273321A (ja) 半導体モジュール
TWI713186B (zh) 半導體封裝
WO2014171403A1 (ja) 半導体装置
US20100193929A1 (en) Semiconductor device
TW202335199A (zh) 半導體封裝
US20180040590A1 (en) Semiconductor package and method for fabricating the same

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2015540953

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14779084

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20167026776

Country of ref document: KR

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15894167

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15894167

Country of ref document: EP

Kind code of ref document: A1