WO2016088322A1 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- WO2016088322A1 WO2016088322A1 PCT/JP2015/005809 JP2015005809W WO2016088322A1 WO 2016088322 A1 WO2016088322 A1 WO 2016088322A1 JP 2015005809 W JP2015005809 W JP 2015005809W WO 2016088322 A1 WO2016088322 A1 WO 2016088322A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- switching
- output voltage
- circuit
- dead time
- full
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/38—Means for preventing simultaneous conduction of switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
- H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
- H02M1/007—Plural converter units in cascade
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Definitions
- the present invention relates to a switching power supply device having a phase shift full bridge DC / DC converter.
- the phase shift full-bridge DC / DC converter includes a full-bridge switching circuit 31 having four switching elements Sa, Sb, Sc, and Sd.
- the four switching elements Sa, Sb, Sc, and Sd are switched, depending on the load. Output power.
- the input voltage Vi is output to the primary winding of the transformer Tr during the period Ton1 when both of the pair of switching elements Sa and Sd are turned on, and current flows through the switching elements Sa and Sd to the transformer Tr. Flowing. Further, during the period Ton2 when both of the other pair of switching elements Sb and Sc are turned on, the input voltage Vi is output in the reverse direction to the primary winding of the transformer Tr, and reversely passes through the switching elements Sb and Sc to the transformer Tr. Current flows.
- the four switching elements Sa, Sb, Sc, and Sd are subjected to switching control with a predetermined duty ratio.
- the duty ratio is a value obtained by adding or subtracting the dead times Td1 and Td2 to 50%.
- ZVS Zero Voltage Switching
- a delay is provided between turning off one of the two switching elements Sa and Sb connected in series between the input terminals and not turned on at the same time. This delay is the dead time Td1.
- a dead time Td2 is provided between turning on one of the other two switching elements Sc and Sd that are not turned on simultaneously (FIGS. 2A to 2D). See).
- both-end voltages Va, Vb, Vc, and Vd are source-drain voltages if the switching elements Sa, Sb, Sc, and Sd are FETs.
- Each of the switching elements Sa, Sb, Sc, and Sd is turned on after the corresponding both-end voltages Va, Vb, Vc, and Vd become zero volts, so that the on-resistance becomes an intermediate value between zero and infinity. It is possible to suppress a current from flowing through the switching elements Sa, Sb, Sc, and Sd during the period. Therefore, power (switching loss) consumed by each switching element Sa, Sb, Sc, Sd is reduced.
- the dead times Td1 and Td2 are normally set to 1 ⁇ 4 of the resonance period determined from the inductance and capacitance values included in the circuit opened and closed by the switching elements Sa, Sb, Sc and Sd.
- the inductance and the capacitance value that cause resonance are, for example, the resonance inductor L and the parasitic capacitance Cr of the switching elements Sa, Sb, Sc, and Sd.
- Patent Document 1 a technique for further improving the power conversion efficiency in a ZVS-controlled phase shift / full-bridge DC / DC converter has been proposed (see, for example, Patent Document 1).
- a saturable choke coil is provided downstream of four switching elements connected in a full-bridge type, and the circuit inductance is changed according to the size of the load, thereby reducing wasteful power loss. ing.
- the standard dead time changes in accordance with the change in inductance of the saturable choke coil. Therefore, the ZVS control is performed by dynamically setting the dead time in accordance with the changing standard dead time.
- the resonance waveform generated in the full-bridge switching circuit may change from the standard waveform depending on the output level or the input level. Therefore, in the DC / DC converter of the phase shift full bridge system, the power conversion efficiency may be lowered due to the change of the resonance waveform based on the change of input / output.
- a switching power supply is a switching power supply that converts input power input from an AC power supply and supplies it to a load, and is provided at a stage subsequent to the power factor improvement circuit and the power factor improvement circuit.
- a phase shift full bridge DC / DC converter having a full bridge type switching circuit, an output current detection circuit for detecting an output current supplied to a load, and an output voltage detection circuit for detecting an output voltage supplied to the load
- a power factor correction circuit output voltage detection circuit for detecting a power factor correction circuit output voltage input to the DC / DC converter from the power factor correction circuit, a power factor correction circuit output voltage, an output current supplied to a load, and an output
- a control unit that dynamically changes a dead time of the full-bridge switching circuit based on the voltage, and the control unit includes the changed dead type. By applying, it performs switching control of the full bridge type switching circuit.
- a switching power supply is a switching power supply that converts input power input from an AC power supply and supplies it to a load, and is provided in a stage subsequent to the power factor improvement circuit and the power factor improvement circuit.
- Phase-shift / full-bridge DC / DC converter having a full-bridge switching circuit, an output current detection circuit for detecting an output current supplied to the load, and an output voltage for detecting the output voltage supplied to the load
- a detection circuit and a control unit that dynamically changes the dead time of the full-bridge type switching circuit based on the detected output current and output voltage, and the control unit applies the changed dead time, Performs switching control of a full bridge type switching circuit.
- a switching power supply is a switching power supply that converts input power into power and supplies it to a load, and includes a phase shift full-bridge DC / DC converter having a full-bridge switching circuit, An output current detection circuit for detecting an output current supplied to the load, an output voltage detection circuit for detecting an output voltage supplied to the load, and a full bridge type switching circuit based on the detected output current and output voltage.
- a control unit that dynamically changes the dead time, and the control unit performs switching control of the full-bridge switching circuit by applying the changed dead time.
- Circuit diagram showing basic part of DC / DC converter of phase shift full bridge system Time chart explaining operation of phase shift full bridge type DC / DC converter Configuration diagram of a switching power supply device according to an embodiment of the present invention
- Waveform diagrams showing first and second examples of resonance waveforms that change according to input and output Waveform diagrams showing third and fourth examples of resonance waveforms that change according to input / output
- Patent Document 1 has a problem that the power supply device is enlarged by providing a saturable choke coil.
- FIG. 3 is a configuration diagram of the switching power supply device according to the embodiment of the present invention.
- the switching power supply device includes an AC / DC converter 10, a DC / DC converter 30, a control unit 40, and a data table 50.
- a storage battery that outputs the power of the electric vehicle is employed as the load 60.
- the AC / DC converter 10 converts the power of the AC power supply Vs so as to suppress the backflow of the harmonics to the AC power supply Vs, and outputs a DC voltage.
- the AC / DC converter 10 is an active type having a rectifier circuit 11 that rectifies an AC power supply Vs, a smoothing capacitor C10 that smoothes the rectified voltage, and choke coils L11 and L12, switching elements S11 and S12, and a smoothing capacitor C21.
- Power factor correction circuit hereinafter referred to as PFC circuit: PFC (Power Factor Correction) 13
- the switching elements S11 and S12 are switching-controlled by the control unit 40.
- the AC / DC converter 10 further includes an input voltage detector 14 that detects an input voltage (rectified voltage) to the PFC circuit 13 and an input current detector 15 that detects an input current to the PFC circuit 13.
- the input voltage detection signal of the input voltage detection unit 14 and the input current detection signal of the input current detection unit 15 are sent to the control unit 40. Note that the input voltage detection unit 14 and the input current detection unit 15 may be provided after the smoothing capacitor C10.
- the AC / DC converter 10 further includes a PFC output voltage detection unit 22 that detects the output voltage of the PFC circuit 13.
- the PFC output voltage detection signal of the PFC output voltage detection unit 22 is sent to the control unit 40.
- the DC / DC converter 30 is a circuit of a phase shift full bridge type PWM (Pulse Width Modulation) power supply, and receives a voltage from the AC / DC converter 10 and outputs electric power corresponding to the load 60.
- the DC / DC converter 30 includes a full bridge type switching circuit 31 in which four switching elements Sa, Sb, Sc, Sd are connected in a full bridge type, a resonance coil Lr, a transformer Tr, a rectifier circuit 32, and a choke. It has a coil L31 and a bypass capacitor C31.
- the DC / DC converter 30 further includes an output current detection unit 34 that detects an output current and an output voltage detection unit 35 that detects an output voltage.
- the output current detection signal of the output current detection unit 34 and the output voltage detection signal of the output voltage detection unit 35 are sent to the control unit 40.
- Each of the switching elements Sa, Sb, Sc, and Sd is, for example, a MOSFET (metal-oxide-semiconductor field-effect transistor), and both terminals (source terminal and drain terminal) are controlled by controlling a control terminal (gate terminal). ) To supply current.
- MOSFET metal-oxide-semiconductor field-effect transistor
- the resistance between both terminals of the switching elements Sa, Sb, Sc, Sd is substantially zero resistance (on) and non-conduction (off)
- the power consumed by the switching elements Sa, Sb, Sc, Sd Becomes almost zero.
- the switching elements Sa, Sb, Sc, and Sd are switched from on to off or from off to on, an on-resistance between zero and infinity occurs between both terminals. For this reason, if a current flows during this period, power is consumed and a switching loss occurs.
- Each of the switching elements Sa, Sb, Sc, Sd has, for example, a parasitic capacitance Cr (not shown) at one end of the parasitic diode.
- the switching elements Sa, Sb, Sc, and Sd are elements that can be turned on and off by controlling the control terminal, such as an IGBT (Insulated Gate Bipolar Transistor), and can flow a large current between the two terminals. Any element may be applied.
- IGBT Insulated Gate Bipolar Transistor
- the full-bridge switching circuit 31 the primary winding of the transformer Tr is connected between the two output nodes n1 and n2.
- the switching elements Sa, Sb, Sc, and Sd are subjected to switching control by the control unit 40 as shown in the time charts of (a) to (d) of FIG.
- Ton1 in which the switching elements Sa and Sd are turned on
- Ton2 in which the switching elements Sb and Sc are turned on
- a reverse voltage is output between the two output nodes n1 and n2.
- the full bridge type switching circuit 31 outputs a current that periodically changes the direction between the forward direction and the reverse direction to the transformer Tr.
- the resonance coil Lr is connected in series with the primary winding of the transformer Tr between the two output nodes n1 and n2 of the full bridge type switching circuit 31.
- any of the switching elements Sa, Sb, Sc, and Sd is turned off so as to cut off the current.
- resonance occurs between the parasitic capacitance Cr of the turned-off switching element and the resonance coil Lr by the resonance coil Lr and the parasitic capacitance Cr of the switching elements Sa, Sb, Sc, and Sd.
- the quarter period T0 of this resonance is expressed by the following equation (1).
- the transformer Tr When the transformer Tr receives a periodically changing current from the full bridge type switching circuit 31, the transformer Tr outputs a voltage that similarly changes to the secondary winding.
- the transformer Tr ensures insulation between the primary winding side and the secondary winding side.
- the rectifier circuit 32 rectifies the output voltage of the transformer Tr and outputs it to the choke coil L31.
- the choke coil L31 causes a direct current to flow according to the voltage of the rectifier circuit 32 and outputs it to the load 60.
- the bypass capacitor C31 suppresses fluctuations in the output voltage.
- control unit 40 and the data table 50 according to the first to third embodiments will be described.
- the control unit 40 refers to the output current and output voltage supplied to the load 60 to determine the optimum dead times Td1 and Td2. Details of the dead times Td1 and Td2 will be described later.
- the data table 50 has a data table in which the output voltage and output current supplied to the load 60 are associated with the optimum dead times Td1 and Td2.
- the control unit 40 of the first embodiment outputs a PFC switching signal to the control terminals of the switching elements S11 and S12 of the PFC circuit 13 to turn on and off the switching elements S11 and S12.
- the control part 40 controls the PFC circuit 13 so that the target PFC output voltage (for example, 400V) is obtained, and the harmonics which flow out into AC power supply Vs are suppressed.
- the control unit 40 outputs a DC / DC switching signal to the control terminals of the switching elements Sa, Sb, Sc, Sd, and controls on / off of the switching elements Sa, Sb, Sc, Sd. Thereby, the DC / DC converter 30 operates so that an output voltage and an output current corresponding to the load 60 are obtained.
- FIGS. 1-10 details of the control of the DC / DC converter 30 will be described with reference to FIGS.
- FIG. 2A shows on / off of the switching element Sa
- FIG. 2B shows on / off of the switching element Sb
- FIG. 2C shows on / off of the switching element Sc
- Shows on / off of the switching element Sd (e) shows the voltage Va across the switching element Sa
- (f) shows the voltage Vb across the switching element Sb
- (g) shows the switching element Sb.
- the both-ends voltage Vc of Sc is shown
- (h) shows the both-ends voltage Vd of the switching element Sd.
- the control unit 40 first performs phase shift control of the DC / DC converter 30 according to the load 60.
- the control unit 40 performs switching control of the four switching elements Sa, Sb, Sc, Sd with a predetermined duty ratio.
- the control unit 40 changes the switching phase between one and the other of the pair of switching elements Sa and Sd.
- the period Ton1 during which current flows in the switching elements Sa and Sd changes.
- the control unit 40 changes the switching phase between one of the other pair of switching elements Sb and Sc and the other.
- Ton2 in which a current flows in the switching elements Sb and Sc changes.
- the control unit 40 further performs ZVS control of the DC / DC converter 30.
- the control unit 40 provides a dead time Td1 from turning off one of the two switching elements Sa and Sb that are not turned on at the same time to turning on the other.
- a dead time Td2 is provided from when one of the two switching elements Sc and Sd that are not simultaneously turned on is turned on to the other.
- the control unit 40 determines the dead times Td1 and Td2 using the data table 50 based on the output voltage detection signal and the output current detection signal.
- the data table 50 stores the values of the optimum dead times Td1 and Td2 for each output voltage and output current, and the control unit 40 performs ZVS control using these values.
- the dead time Td1 from when the switching element Sb is turned off to when the switching element Sa is turned on will be described.
- the voltage Va (source-drain voltage) across the switching element Sa can be made zero at the end of the dead time Td1 period ((e) in FIG. 2). See).
- the dead time Td1 different from the standard dead time value is used, so that the voltage Va across the switching element Sa is zero at the end of the dead time Td1 period. Can be. Thereby, a switching loss can be made very low.
- FIG. 4 is a waveform diagram showing a first example and a second example of a resonance waveform that changes according to the output.
- 4A is a standard waveform diagram
- FIG. 4B is a waveform diagram changed from the standard.
- FIG. 5 is a waveform diagram showing a third example and a fourth example of resonance waveforms that change according to the output.
- 5A is a standard waveform diagram
- FIG. 5B is a waveform diagram changed from the standard. 4 and 5 show waveforms when resonance is continued without switching on / off the switching elements Sa, Sb, Sc, and Sd at the end of the dead times Td1 and Td2. .
- the optimum dead times Td1 and Td2 are determined in advance based on a resonance waveform obtained from a simulation considering details of a circuit or a resonance waveform obtained by actually measuring a circuit in operation.
- As the circuit parameters an output voltage and an output current are selected.
- By performing simulation or actual measurement according to a plurality of assumed parameters it is possible to obtain optimum dead times Td1 and Td2 corresponding to a plurality of assumed operating states.
- the dead time Td1 when the switching element Sa is turned on after the switching element Sb is turned off will be described. Since the dead time Td1 when the switching element Sb is turned on after the switching element Sa is turned off and the dead time Td2 related to the switching elements Sc and Sd are the same as the following, detailed description thereof is omitted.
- FIG. 4A shows a resonance waveform generated between the two output nodes n1 and n2 of the full-bridge switching circuit 31 when the output of the DC / DC converter 30 is an output voltage of 400V and an output current of 9A. Show.
- the optimum dead time Td1 corresponding to this parameter is 1/4 of the standard LC resonance period, and this value is registered in the data table 50.
- FIG. 4B shows a resonance waveform generated between the two output nodes n1 and n2 of the full-bridge switching circuit 31 when the output of the DC / DC converter 30 is an output voltage of 400V and an output current of 18A. Show. Note that the PFC output voltages in FIGS. 4A and 4B are the same.
- the optimum dead time Td1 corresponding to this parameter is a value shorter than 1/4 of the standard LC resonance period (Td1 in FIG. 4B), and this value is registered in the data table 50.
- FIG. 5A shows the output of the two output nodes n1 and n2 of the full-bridge switching circuit 31 when the output of the DC / DC converter 30 is an output voltage of 400 V and an output current of 9 A (output power 3.6 kW). The resonance waveform generated between them is shown.
- the voltage Va (source / drain) of the switching element Sa that is turned on next is 1 ⁇ 4 of the LC resonance period obtained from the inductance value of the resonance coil Lr and the capacitance value of the parasitic capacitance Cr of the switching element Sa.
- the voltage Vds) is zero.
- the optimum dead time Td1 corresponding to this parameter is 1/4 of the standard LC resonance period, and this value is registered in the data table 50.
- FIG. 5B shows the output of the two output nodes n1 and n2 of the full-bridge switching circuit 31 when the output of the DC / DC converter 30 is an output voltage of 200 V and an output current of 18 A (output power of 3.6 kW). The resonance waveform generated between them is shown.
- FIG. 5B parameters are set such that the output power is the same as in FIG. Note that the PFC output voltages in FIG. 5A and FIG. 5B are the same.
- the optimum dead time Td1 corresponding to this parameter is a value shorter than 1/4 of the standard LC resonance period (Td1 in FIG. 5B), and this value is registered in the data table 50.
- a standard resonance waveform and an example of a resonance waveform different from the standard are shown.
- the resonance waveform different from the standard is variously deformed depending on the parameters of the output voltage and the output current. Therefore, the parameter values are changed in various ways, the simulation or the actual measurement of the circuit is performed, the optimum dead times Td1 and Td2 corresponding to the respective parameter values are obtained in advance, and these are registered in the data table 50. Thereby, the optimum ZVS control is achieved by the optimum dead times Td1 and Td2, and the switching loss can be greatly reduced.
- control unit 40 determines the optimum dead times Td1 and Td2 by referring to the PFC output voltage in addition to the output voltage and the output current.
- the data table 50 includes a data table in which the PFC output voltage, the output voltage and output current supplied to the load 60, and the optimum dead times Td1 and Td2 are associated with each other.
- the control unit 40 outputs a PFC switching signal to the control terminals of the switching elements S11 and S12 of the PFC circuit 13 to turn on and off the switching elements S11 and S12.
- the control part 40 controls the PFC circuit 13 so that the target PFC output voltage (for example, 400V) is obtained, and the harmonics which flow out into AC power supply Vs are suppressed.
- the control unit 40 determines the dead times Td1 and Td2 using the data table 50 based on the PFC output voltage, the output voltage detection signal of the DC / DC converter 30, and the output current detection signal. Further, the control unit 40 outputs a DC / DC switching signal to the control terminals of the switching elements Sa, Sb, Sc, and Sd, and controls on / off of the switching elements Sa, Sb, Sc, and Sd. Thereby, the DC / DC converter 30 operates so that an output voltage and an output current corresponding to the load 60 are obtained.
- FIG. 6 is a waveform diagram showing fifth and sixth examples of resonance waveforms that change in accordance with input / output.
- 6A is a standard waveform diagram
- FIG. 6B is a waveform diagram changed from the standard.
- FIG. 7 is a waveform diagram showing a seventh example and an eighth example of resonance waveforms that change according to input / output.
- 7A is a standard waveform diagram
- FIG. 7B is a waveform diagram changed from the standard.
- 6 and 7 show waveforms when resonance is continued without switching on / off of the switching elements Sa, Sb, Sc, Sd at the end of the dead times Td1, Td2. .
- the optimum dead times Td1 and Td2 are determined in advance based on a resonance waveform obtained from a simulation considering details of a circuit or a resonance waveform obtained by actually measuring a circuit in operation.
- the circuit parameters the PFC output voltage, the output voltage of the DC / DC converter 30 and the output current are selected.
- By performing simulation or actual measurement according to a plurality of assumed parameters it is possible to obtain optimum dead times Td1 and Td2 corresponding to a plurality of assumed operating states.
- the dead time Td1 when the switching element Sa is turned on after the switching element Sb is turned off will be described. Since the dead time Td1 when the switching element Sb is turned on after the switching element Sa is turned off and the dead time Td2 related to the switching elements Sc and Sd are the same as the following, detailed description thereof is omitted.
- ⁇ Fifth example> 6A is generated between the two output nodes n1 and n2 of the full bridge type switching circuit 31 when the PFC output voltage is 400V, the output voltage of the DC / DC converter 30 is 300V, and the output current is 9A.
- a resonance waveform is shown.
- the optimum dead time Td1 corresponding to this parameter is 1/4 of the standard LC resonance period, and this value is registered in the data table 50.
- ⁇ Sixth example> 6B is generated between the two output nodes n1 and n2 of the full-bridge switching circuit 31 when the PFC output voltage is 350V, the output voltage of the DC / DC converter 30 is 300V, and the output current is 9A. A resonance waveform is shown.
- the optimum dead time Td1 corresponding to this parameter is a value shorter than 1/4 of the standard LC resonance period (Td1 in FIG. 6B), and this value is registered in the data table 50.
- ⁇ Seventh example> 7A is generated between the two output nodes n1 and n2 of the full bridge type switching circuit 31 when the PFC output voltage is 400V, the output voltage of the DC / DC converter 30 is 300V, and the output current is 9A.
- a resonance waveform is shown.
- the voltage Va (source / drain) of the switching element Sa that is turned on next is 1 ⁇ 4 of the LC resonance period obtained from the inductance value of the resonance coil Lr and the capacitance value of the parasitic capacitance Cr of the switching element Sa.
- the voltage Vds) is zero.
- the optimum dead time Td1 corresponding to this parameter is 1/4 of the standard LC resonance period, and this value is registered in the data table 50.
- ⁇ Eighth example> 7B is generated between the two output nodes n1 and n2 of the full bridge type switching circuit 31 when the PFC output voltage is 400V, the output voltage 350V of the DC / DC converter 30 and the output current 9A. A resonance waveform is shown.
- the optimum dead time Td1 corresponding to this parameter is a value shorter than 1/4 of the standard LC resonance period (Td1 in FIG. 7B), and this value is registered in the data table 50.
- the optimum dead times Td1 and Td2 are determined by referring to the PFC output voltage in addition to the output voltage and output current of the DC / DC converter 30. Therefore, the load applied to the DC / DC converter 30 can be assumed more accurately, and the dead times Td1 and Td2 that can significantly suppress the switching loss can be used.
- the control unit 40 further determines the PFC output voltage based on the input of the PFC circuit 13 and the output of the DC / DC converter 30. Then, the control unit 40 determines optimum dead times Td1 and Td2 based on the PFC output voltage, the output voltage of the DC / DC converter 30, and the output current of the DC / DC converter 30.
- a control unit that controls the PFC output voltage and a control unit that controls the dead time may be provided separately.
- the data table 50 includes first data in which the input voltage and input current of the PFC circuit 13, the output voltage and output current supplied to the load 60, and the target PFC output voltage are associated with each other. Has a table.
- the case where the input voltage and input current of the PFC circuit, the output voltage and output current of the DC / DC converter, and the target PFC output voltage are associated with each other is exemplified.
- a data table in which the input voltage of the circuit and the output voltage of the DC / DC converter are associated with the target PFC output voltage may be used. Also, not all of the input voltage, input current, output voltage and output current of the PFC circuit are detected, but the input voltage, input current, output voltage and output current of the PFC circuit are not detected. Three of them may be detected, and the remaining one may be estimated from the three detection results.
- the data table 50 further includes a second data table in which the PFC output voltage, the output voltage and output current supplied to the load 60, and the optimum dead times Td1 and Td2 are associated with each other.
- the control unit 40 of the third embodiment outputs a PFC switching signal to the control terminals of the switching elements S11 and S12 of the PFC circuit 13 to turn on and off the switching elements S11 and S12. Thereby, the control unit 40 controls the PFC circuit 13 so that a target PFC output voltage can be obtained and harmonics flowing out to the AC power supply Vs are suppressed.
- the control unit 40 determines a target PFC output voltage based on the input current detection signal, the input voltage detection signal of the PFC circuit 13, the output current detection signal of the DC / DC converter 30, and the output voltage detection signal. At this time, the control unit 40 may obtain a target PFC output voltage using the data table 50.
- the control unit 40 outputs a DC / DC switching signal to the control terminals of the switching elements Sa, Sb, Sc, Sd, and controls on / off of the switching elements Sa, Sb, Sc, Sd.
- the DC / DC converter 30 operates so that an output voltage and an output current corresponding to the load 60 are obtained.
- the control unit 40 determines the dead times Td1 and Td2 using the data table 50 based on the PFC output voltage, the output voltage detection signal of the DC / DC converter 30, and the output current detection signal.
- the data table 50 may store the values of the dead times Td1 and Td2 that are optimal for the PFC output voltage, the output voltage and output current of the DC / DC converter 30.
- the PFC output voltage is determined based on the input of the PFC circuit 13 and the output of the DC / DC converter 30 in order to improve the power conversion efficiency of the entire switching power supply device.
- the control unit 40 includes an input current detection signal, an input voltage detection signal of the PFC circuit 13, an output current detection signal of the DC / DC converter 30, an output voltage detection signal, and first data included in the data table 50. Based on the table, an optimal “target PFC output voltage” is determined.
- the first data table is basically a table in which the target PFC output voltage increases as both the input of the PFC circuit 13 and the output of the DC / DC converter 30 increase.
- the control unit 40 controls the PFC circuit 13 so as to obtain the determined target PFC output voltage, while based on the PFC output voltage, the output voltage detection signal of the DC / DC converter 30, and the output current detection signal, Using the data table 50, dead times Td1 and Td2 are determined.
- the method for determining the dead times Td1 and Td2 is the same as that in the second embodiment, and is therefore omitted.
- the PFC output voltage is dynamically changed based on the input of the PFC circuit 13 and the output of the DC / DC converter 30. Thereby, the power conversion efficiency of the whole switching power supply device can be improved.
- the dead times Td1 and Td2 are determined based on the PFC output voltage, the output voltage detection signal of the DC / DC converter 30, and the output current detection signal, the dead time is changed along with the change of the PFC output voltage. Times Td1 and Td2 can also be changed dynamically. Thereby, improvement of the power conversion efficiency of the whole switching power supply device and suppression of switching loss can be realized, and high power conversion efficiency can be realized.
- the switching power supply device of the embodiment even when the resonance waveform obtained by the ZVS control is different from the standard waveform in the phase shift full-bridge DC / DC converter, the standard value is obtained.
- the dead times Td1 and Td2 that are different from the above, switching loss can be significantly suppressed and high power conversion efficiency can be realized.
- the switching power supply device of the embodiment since the saturable choke coil is not used as in the prior art document 1, it is possible to realize high power conversion efficiency while suppressing an increase in size.
- the configuration including the AC / DC converter 10 in the previous stage of the DC / DC converter 30 is shown as the switching power supply device.
- the switching power supply device may not include the AC / DC converter 10.
- the PFC output voltage is replaced with the input DC voltage of the DC / DC converter 30 in the description of the embodiment, the same operation as in the embodiment can be obtained.
- the configuration for determining the optimum dead time using the data table is shown, but the dead time may be determined using a calculation formula.
- the present invention can be used for a switching power supply device having a phase shift full bridge type DC / DC converter.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
スイッチング電源装置は、力率改善回路と、力率改善回路より後段に設けられ、フルブリッジ型スイッチング回路を有する位相シフト・フルブリッジ方式のDC/DCコンバータと、負荷へ供給される出力電流を検出する出力電流検出回路と、負荷へ供給される出力電圧を検出する出力電圧検出回路と、力率改善回路からDC/DCコンバータへ入力される力率改善回路出力電圧を検出する力率改善回路出力電圧検出回路を備える。力率改善回路出力電圧、負荷へ供給される出力電流および出力電圧に基づき、フルブリッジ型スイッチング回路のデッドタイムを動的に変更する制御部と、を備え、制御部は、変更されたデッドタイムを適用して、フルブリッジ型スイッチング回路のスイッチング制御を行う。
Description
本発明は、位相シフト・フルブリッジ方式のDC/DCコンバータを有するスイッチング電源装置に関する。
以前より、位相シフト・フルブリッジ方式のDC/DCコンバータがある。位相シフト・フルブリッジ方式のDC/DCコンバータは、図1に示すように、4つのスイッチング素子Sa、Sb、Sc、Sdを有するフルブリッジ型スイッチング回路31を有する。位相シフト・フルブリッジ方式のDC/DCコンバータにおいては、図2のタイムチャート(a)-(d)に示すように、4つのスイッチング素子Sa、Sb、Sc、Sdがスイッチングして、負荷に応じた電力を出力する。
フルブリッジ型スイッチング回路では、一対のスイッチング素子Sa、Sdの両方がオンする期間Ton1に、入力電圧ViがトランスTrの一次巻き線に出力され、スイッチング素子Sa、Sdを通ってトランスTrに電流が流れる。さらに、もう一対のスイッチング素子Sb、Scの両方がオンする期間Ton2に、入力電圧ViがトランスTrの一次巻き線に逆向きに出力され、スイッチング素子Sb、Scを通ってトランスTrに逆向きの電流が流れる。
4つのスイッチング素子Sa、Sb、Sc、Sdは、所定のデューティ比でスイッチング制御される。デューティ比は、50%に、デッドタイムTd1、Td2を加算または減算した値となる。負荷が変化すると、一対のスイッチング素子Sa、Sdの一方と他方とのスイッチング位相を変化させることで、スイッチング素子Sa、Sdに電流が流れる期間Ton1を変化させる。同様に、もう一対のスイッチング素子Sb、Scの一方と他方とのスイッチング位相を変化させることで、スイッチング素子Sb、Scに電流が流れる期間Ton2を変化させる。これにより、負荷の変化に応じて、電流が流れる期間Ton1、Ton2が増減し、出力電力が変化する。
さらに、位相シフト・フルブリッジ方式のDC/DCコンバータでは、以前より、ZVS(Zero Voltage Switching)の制御を行うことで、スイッチングロスの低減が図られている。
ZVSの制御では、入力端子間に直列に接続された同時にオンしない2つのスイッチング素子Sa、Sbのうち、一方をオフしてから他方をオンするまでに、遅延を設けている。この遅延がデッドタイムTd1である。同様に、もう一組の同時にオンしない2つのスイッチング素子Sc、Sdのうち、一方をオンしてから他方をオンするまでにデッドタイムTd2を設けている(図2の(a)-(d)を参照)。
このようなデッドタイムTd1、Td2を設けることで、スイッチング素子Sa、Sb、Sc、Sdはそれぞれ、両端電圧Va、Vb、Vc、Vdがゼロボルトになってからオンされる(図2の(e)-(h)を参照)。両端電圧Va、Vb、Vc、Vdは、スイッチング素子Sa、Sb、Sc、SdがFETであれば、ソース・ドレイン間電圧である。
対応する各両端電圧Va、Vb、Vc、Vdがゼロボルトになってから、各スイッチング素子Sa、Sb、Sc、Sdが、オンされることで、オン抵抗がゼロと無限大との中間の値になっている期間に、各スイッチング素子Sa、Sb、Sc、Sdに電流が流れることを抑制できる。よって、各スイッチング素子Sa、Sb、Sc、Sdで消費される電力(スイッチングロス)が低減される。デッドタイムTd1、Td2は、通常、スイッチング素子Sa、Sb、Sc、Sdにより開閉される回路に含まれるインダクタンスおよび容量値から決定される共振周期の1/4に設定される。共振を発生させるインダクタンスと容量値は、例えば共振用のインダクタLとスイッチング素子Sa、Sb、Sc、Sdの寄生容量Crなどが有する。
従来、ZVS制御の位相シフト・フルブリッジ方式のDC/DCコンバータにおいて、電力変換効率をより向上させる技術が提案されている(例えば特許文献1を参照)。
特許文献1では、フルブリッジ型に接続された4つのスイッチング素子より後段に、可飽和チョークコイルを設け、負荷の大小に応じて、回路のインダクタンスを変化させることで、無駄な電力損失を低減している。また、特許文献1の実施の形態2では、可飽和チョークコイルのインダクタンスの変化に合わせて標準的なデッドタイムが変化する。よって、変化する標準的なデッドタイムに合わせて、デッドタイムを動的に設定して、ZVS制御を行っている。
位相シフト・フルブリッジ方式のDC/DCコンバータにおいては、出力の大小、或いは、入力の大小の違いにより、フルブリッジ型スイッチング回路に発生する共振波形が標準的な波形から変化することがある。したがって、位相シフト・フルブリッジ方式のDC/DCコンバータにおいては、入出力の変化に基づく共振波形の変化により、電力変換効率が低下することがある。
本発明の一態様に係るスイッチング電源装置は、交流電源から入力される入力電力を電力変換し負荷へ供給するスイッチング電源装置であり、力率改善回路と、力率改善回路より後段に設けられ、フルブリッジ型スイッチング回路を有する位相シフト・フルブリッジ方式のDC/DCコンバータと、負荷へ供給される出力電流を検出する出力電流検出回路と、負荷へ供給される出力電圧を検出する出力電圧検出回路と、力率改善回路からDC/DCコンバータへ入力される力率改善回路出力電圧を検出する力率改善回路出力電圧検出回路と、力率改善回路出力電圧、負荷へ供給される出力電流および出力電圧に基づき、フルブリッジ型スイッチング回路のデッドタイムを動的に変更する制御部と、を備え、制御部は、変更されたデッドタイムを適用して、フルブリッジ型スイッチング回路のスイッチング制御を行う。
本発明の別の一態様に係るスイッチング電源装置は、交流電源から入力される入力電力を電力変換し負荷へ供給するスイッチング電源装置であり、力率改善回路と、力率改善回路より後段に設けられ、フルブリッジ型スイッチング回路を有する位相シフト・フルブリッジ方式のDC/DCコンバータと、負荷へ供給される出力電流を検出する出力電流検出回路と、負荷へ供給される出力電圧を検出する出力電圧検出回路と、検出された出力電流および出力電圧に基づき、フルブリッジ型スイッチング回路のデッドタイムを動的に変更する制御部と、を備え、制御部は、変更されたデッドタイムを適用して、フルブリッジ型スイッチング回路のスイッチング制御を行う。
本発明のさらに別の一態様に係るスイッチング電源装置は、入力電力を電力変換し負荷へ供給するスイッチング電源装置であり、フルブリッジ型スイッチング回路を有する位相シフト・フルブリッジ方式のDC/DCコンバータと、負荷へ供給される出力電流を検出する出力電流検出回路と、負荷へ供給される出力電圧を検出する出力電圧検出回路と、検出された出力電流および出力電圧に基づき、フルブリッジ型スイッチング回路のデッドタイムを動的に変更する制御部と、を備え、制御部は、変更されたデッドタイムを適用して、フルブリッジ型スイッチング回路のスイッチング制御を行う。
本発明によれば、位相シフト・フルブリッジ方式のDC/DCコンバータを有するスイッチング電源装置において、大型化を抑制でき、且つ、高い電力変換効率を実現できる。
本発明の実施の形態の説明に先立ち、従来の装置における問題点を簡単に説明する。
特許文献1の技術では、出力の大小に応じて可飽和チョークコイルのインダクタンス値が変わるので、これに応じて標準的な共振の周期も変化する。よって、特許文献1の技術では、標準的な共振周期の変化に合わせるように、デッドタイムの設定が行われている。特許文献1の技術では、単純に、出力電流値の増加に応じて、デッドタイムが長くなるように制御している(特許文献1の段落0061を参照)。このような制御では、共振波形が標準的な波形から変化した場合に対応することは難しい。
さらに、特許文献1の技術は、可飽和チョークコイルを新たに設けていることで、電源装置が大型化するという問題がある。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
図3は、本発明の実施の形態のスイッチング電源装置の構成図である。
本発明の実施の形態のスイッチング電源装置は、AC/DCコンバータ10と、DC/DCコンバータ30と、制御部40と、データテーブル50とを有する。特に制限されないが、図3の例では、負荷60として、電気自動車の動力を出力する蓄電池が採用されている。
AC/DCコンバータ10は、交流電源Vsへの高調波の逆流が抑制されるように交流電源Vsを電力変換し、直流電圧を出力する。AC/DCコンバータ10は、交流電源Vsを整流する整流回路11、整流された電圧を平滑する平滑コンデンサC10、および、チョークコイルL11、L12とスイッチング素子S11、S12と平滑コンデンサC21とを有するアクティブ型の力率改善回路(以下、PFC回路:PFC(Power Factor Correction))13を有する。スイッチング素子S11、S12は、制御部40によりスイッチング制御される。
AC/DCコンバータ10は、さらに、PFC回路13への入力電圧(整流電圧)を検出する入力電圧検出部14と、PFC回路13への入力電流を検出する入力電流検出部15とを有する。入力電圧検出部14の入力電圧検出信号と入力電流検出部15の入力電流検出信号は、制御部40へ送られる。なお、入力電圧検出部14および入力電流検出部15は、平滑コンデンサC10の後段に設けられても良い。
AC/DCコンバータ10は、さらに、PFC回路13の出力電圧を検出するPFC出力電圧検出部22を有する。PFC出力電圧検出部22のPFC出力電圧検出信号は制御部40に送られる。
DC/DCコンバータ30は、位相シフト・フルブリッジ型PWM(Pulse Width Modulation)電源の回路であり、AC/DCコンバータ10から電圧を受けて、負荷60に応じた電力を出力する。DC/DCコンバータ30は、4つのスイッチング素子Sa、Sb、Sc、Sdがフルブリッジ型に接続されたフルブリッジ型スイッチング回路31と、共振用コイルLrと、トランスTrと、整流回路32と、チョークコイルL31と、バイパスコンデンサC31と有する。
DC/DCコンバータ30は、さらに、出力電流を検出する出力電流検出部34と、出力電圧を検出する出力電圧検出部35とを有する。出力電流検出部34の出力電流検出信号と、出力電圧検出部35の出力電圧検出信号とは、制御部40へ送られる。
スイッチング素子Sa、Sb、Sc、Sdの各々は、例えばMOSFET(metal-oxide-semiconductor field-effect transistor)であり、制御端子(ゲート端子)が制御されることで、両端子(ソース端子とドレイン端子)の間に電流を流す。スイッチング素子Sa、Sb、Sc、Sdの各両端子間の抵抗が、ほぼゼロ抵抗(オン)のときと、非導通(オフ)のときには、スイッチング素子Sa、Sb、Sc、Sdで消費される電力はほぼゼロになる。一方、スイッチング素子Sa、Sb、Sc、Sdが、オンからオフ、又は、オフからオンに切り替えられるときには、両端子間にゼロと無限大との間のオン抵抗が生じる。このため、この期間に電流が流れると電力を消費し、スイッチングロスが生じる。
スイッチング素子Sa、Sb、Sc、Sdの各々は、例えば、寄生ダイオードの一端に寄生容量Cr(不図示)を有する。
なお、スイッチング素子Sa、Sb、Sc、Sdには、IGBT(Insulated Gate Bipolar Transistor)など、制御端子の制御によりオン・オフして、2端子間に大きな電流を流すことのできる素子であれば、どのような素子が適用されてもよい。
フルブリッジ型スイッチング回路31は、2つの出力ノードn1、n2の間にトランスTrの一次巻き線が接続される。スイッチング素子Sa、Sb、Sc、Sdは、制御部40により、図2の(a)-(d)のタイムチャートのようにスイッチング制御される。スイッチング素子Sa、Sdがオンとなる期間Ton1に、2つの出力ノードn1、n2の間に順方向の電圧が出力される。また、スイッチング素子Sb、Scがオンとなる期間Ton2に、2つの出力ノードn1、n2の間に逆方向の電圧が出力される。これらにより、フルブリッジ型スイッチング回路31は、トランスTrに順方向と逆方向とに周期的に向きを変える電流を出力する。
共振用コイルLrは、フルブリッジ型スイッチング回路31の2つの出力ノードn1、n2の間に、トランスTrの一次巻き線と直列に接続される。スイッチング制御により、出力ノードn1、n2の間に電流が出力されているときに、この電流を遮断するようにスイッチング素子Sa、Sb、Sc、Sdの何れかがオフされる。このとき、共振用コイルLrとスイッチング素子Sa、Sb、Sc、Sdの寄生容量Crとにより、オフされたスイッチング素子の寄生容量Crと共振用コイルLrとの間で共振が生じる。この共振の1/4周期T0は、次式(1)となる。
トランスTrは、フルブリッジ型スイッチング回路31から周期的に変化する電流を受けると、二次巻き線に同様に変化する電圧を出力する。トランスTrは、一次巻き線側と二次巻き線側との絶縁を確保する。整流回路32は、トランスTrの出力電圧を整流し、チョークコイルL31に出力する。チョークコイルL31は、整流回路32の電圧により直流の電流を流し、負荷60に出力する。バイパスコンデンサC31は、出力電圧の変動を抑える。
以下、実施の形態1から実施の形態3の制御部40とデータテーブル50とについて説明する。
<実施の形態1>
実施の形態1は、制御部40が、負荷60へ供給される出力電流および出力電圧を参照して最適なデッドタイムTd1、Td2を決定する。デッドタイムTd1、Td2の詳細については後述する。
実施の形態1は、制御部40が、負荷60へ供給される出力電流および出力電圧を参照して最適なデッドタイムTd1、Td2を決定する。デッドタイムTd1、Td2の詳細については後述する。
実施の形態1のデータテーブル50は、負荷60へ供給される出力電圧および出力電流と、最適なデッドタイムTd1、Td2と、が対応づけられたデータテーブルを有する。
実施の形態1の制御部40は、PFC回路13のスイッチング素子S11、S12の制御端子に、PFCスイッチング信号を出力して、スイッチング素子S11、S12をオン・オフする。これにより、制御部40は、目標のPFC出力電圧(例えば400V)が得られるよう、且つ、交流電源Vsに流出する高調波が抑制されるように、PFC回路13を制御する。
制御部40は、スイッチング素子Sa、Sb、Sc、Sdの制御端子に、DC/DCスイッチング信号を出力し、スイッチング素子Sa、Sb、Sc、Sdのオン・オフを制御する。これにより、負荷60に応じた出力電圧および出力電流が得られるように、DC/DCコンバータ30が動作する。続いて、図2の(a)-(h)を参照して、DC/DCコンバータ30の制御の詳細について説明する。
図2の(a)は、スイッチング素子Saのオン・オフを示し、(b)は、スイッチング素子Sbのオン・オフを示し、(c)は、スイッチング素子Scのオン・オフを示し、(d)は、スイッチング素子Sdのオン・オフを示し、(e)は、スイッチング素子Saの両端電圧Vaを示し、(f)は、スイッチング素子Sbの両端電圧Vbを示し、(g)は、スイッチング素子Scの両端電圧Vcを示し、(h)は、スイッチング素子Sdの両端電圧Vdを示す。
制御部40は、先ず、負荷60に応じて、DC/DCコンバータ30の位相シフト制御を行う。位相シフト制御において、制御部40は、4つのスイッチング素子Sa、Sb、Sc、Sdを、所定のデューティ比でスイッチング制御する。負荷60が変化すると、制御部40は、一対のスイッチング素子Sa、Sdの一方と他方とのスイッチング位相を変化させる。これにより、スイッチング素子Sa、Sdに電流が流れる期間Ton1が変化する。同様に、制御部40は、もう一対のスイッチング素子Sb、Scの一方と他方とのスイッチング位相を変化させる。これにより、スイッチング素子Sb、Scに電流が流れる期間Ton2が変化する。このような制御により、負荷60の変化に応じて、電流が流れる期間Ton1、Ton2が増減し、出力電力が変化する。
制御部40は、さらに、DC/DCコンバータ30をZVS制御する。ZVS制御において、制御部40は、同時にオンしない2つのスイッチング素子Sa、Sbの一方をオフしてから他方をオンするまでにデッドタイムTd1を設ける。同様に、もう一組の同時にオンしない2つのスイッチング素子Sc、Sdについても、一方をオンしてから他方をオンするまでにデッドタイムTd2を設ける。
制御部40は、デッドタイムTd1、Td2を、出力電圧検出信号と出力電流検出信号とに基づき、データテーブル50を用いて決定する。データテーブル50には、出力電圧と出力電流毎に最適なデッドタイムTd1、Td2の値が格納されており、制御部40は、これを使用してZVS制御を行う。
スイッチング素子Sbがオフしてからスイッチング素子SaがオンするまでのデッドタイムTd1について説明する。最適なデッドタイムTd1の値が使用されることで、デッドタイムTd1の期間終端で、スイッチング素子Saの両端電圧Va(ソース・ドレイン間電圧)をゼロにすることができる(図2の(e)を参照)。デッドタイムTd1の共振波形が標準から変化していても、標準的なデッドタイムの値と異なるデッドタイムTd1が使用されることで、デッドタイムTd1の期間終端でスイッチング素子Saの両端電圧Vaをゼロにできる。これにより、スイッチングロスを非常に低くすることができる。
スイッチング素子Saがオフしてからスイッチング素子SbがオンするまでのデッドタイムTd1、および、スイッチング素子Sc、Sdに関するデッドタイムTd2についても同様である。
<最適なデッドタイムTd1、Td2の説明>
続いて、データテーブル50に格納される最適なデッドタイムTd1、Td2について詳細に説明する。
続いて、データテーブル50に格納される最適なデッドタイムTd1、Td2について詳細に説明する。
図4は、出力に応じて変化する共振波形の第1例および第2例を示す波形図を示す。図4の(a)は標準的な波形図、図4の(b)は、標準から変化した波形図である。図5は、出力に応じて変化する共振波形の第3例および第4例を示す波形図を示す。図5の(a)は、標準的な波形図、図5の(b)は、標準から変化した波形図である。なお、図4と図5の波形は、デッドタイムTd1、Td2の期間終端でスイッチング素子Sa、Sb、Sc、Sdのオン・オフを切り換えずに、共振を継続させた場合の波形を示している。
最適なデッドタイムTd1、Td2は、回路の細部を考慮したシミュレーションから得られる共振波形、または、動作中の回路を実測して得られる共振波形に基づいて、予め決定される。回路のパラメータとしては、出力電圧および出力電流が選択される。想定される複数のパラメータに従って、シミュレーション又は実測を行うことで、想定される複数の動作状態に応じた最適なデッドタイムTd1、Td2を得ることができる。
続いて、スイッチング素子Sbがオフしてからスイッチング素子SaがオンされるときのデッドタイムTd1について説明する。なお、スイッチング素子Saがオフしてからスイッチング素子SbがオンされるときのデッドタイムTd1、並びに、スイッチング素子Sc、Sdに関するデッドタイムTd2については、以下と同様なので、詳細な説明を省略する。
<第1例>
図4の(a)は、DC/DCコンバータ30の出力が、出力電圧400V、出力電流9Aのときに、フルブリッジ型スイッチング回路31の2つの出力ノードn1、n2の間に発生する共振波形を示している。
図4の(a)は、DC/DCコンバータ30の出力が、出力電圧400V、出力電流9Aのときに、フルブリッジ型スイッチング回路31の2つの出力ノードn1、n2の間に発生する共振波形を示している。
このパラメータのときには、標準的な共振波形が得られると仮定して説明する。すなわち、共振用コイルLrのインダクタンス値と、スイッチング素子Saの寄生容量Crの容量値とから得られるLC共振周期の1/4において、次にオンされるスイッチング素子Saの両端電圧Va(ソース・ドレイン間電圧Vds)がゼロになっている。
従って、このパラメータに対応する最適なデッドタイムTd1は、標準的なLC共振周期の1/4となり、この値が、データテーブル50に登録される。
<第2例>
図4の(b)は、DC/DCコンバータ30の出力が、出力電圧400V、出力電流18Aのときに、フルブリッジ型スイッチング回路31の2つの出力ノードn1、n2の間に発生する共振波形を示している。なお、図4の(a)と図4の(b)のPFC出力電圧は同じものとする。
図4の(b)は、DC/DCコンバータ30の出力が、出力電圧400V、出力電流18Aのときに、フルブリッジ型スイッチング回路31の2つの出力ノードn1、n2の間に発生する共振波形を示している。なお、図4の(a)と図4の(b)のPFC出力電圧は同じものとする。
このパラメータのときには、標準と異なる共振波形が得られると仮定して説明する。すなわち、共振用コイルLrのインダクタンス値と、スイッチング素子Saの寄生容量Crの容量値とから得られるLC共振周期の1/4では、次にオンされるスイッチング素子Saの両端電圧Va(ソース・ドレイン間電圧Vds)はゼロより低い値となり、両端電圧Vaがゼロとなるタイミングは、LC共振周期の1/4より早くなる。
従って、このパラメータに対応する最適なデッドタイムTd1は、標準的なLC共振周期の1/4よりも短い値(図4の(b)のTd1)となり、この値が、データテーブル50に登録される。
<第3例>
図5の(a)は、DC/DCコンバータ30の出力が、出力電圧400V、出力電流9A(出力電力3.6kW)のときに、フルブリッジ型スイッチング回路31の2つの出力ノードn1、n2の間に発生する共振波形を示している。
図5の(a)は、DC/DCコンバータ30の出力が、出力電圧400V、出力電流9A(出力電力3.6kW)のときに、フルブリッジ型スイッチング回路31の2つの出力ノードn1、n2の間に発生する共振波形を示している。
このパラメータのときには、標準的な共振波形が得られると仮定して説明する。すなわち、共振用コイルLrのインダクタンス値と、スイッチング素子Saの寄生容量Crの容量値とから得られるLC共振周期の1/4で、次にオンされるスイッチング素子Saの両端電圧Va(ソース・ドレイン間電圧Vds)はゼロになっている。
従って、このパラメータに対応する最適なデッドタイムTd1は、標準的なLC共振周期の1/4となり、この値が、データテーブル50に登録される。
<第4例>
図5の(b)は、DC/DCコンバータ30の出力が、出力電圧200V、出力電流18A(出力電力3.6kW)のときに、フルブリッジ型スイッチング回路31の2つの出力ノードn1、n2の間に発生する共振波形を示している。図5の(b)では、図5の(a)と出力電力が同一となるパラメータが設定されている。なお、図5の(a)と図5の(b)のPFC出力電圧は同じものとする。
図5の(b)は、DC/DCコンバータ30の出力が、出力電圧200V、出力電流18A(出力電力3.6kW)のときに、フルブリッジ型スイッチング回路31の2つの出力ノードn1、n2の間に発生する共振波形を示している。図5の(b)では、図5の(a)と出力電力が同一となるパラメータが設定されている。なお、図5の(a)と図5の(b)のPFC出力電圧は同じものとする。
このパラメータのときには、標準と異なる共振波形が得られると仮定して説明する。すなわち、共振用コイルLrのインダクタンス値と、スイッチング素子Saの寄生容量Crの容量値とから得られるLC共振周期の1/4では、次にオンされるスイッチング素子Saの両端電圧Va(ソース・ドレイン間電圧Vds)はゼロより低い値となり、両端電圧Vaがゼロとなるタイミングは、LC共振周期の1/4より早くなる。
従って、このパラメータに対応する最適なデッドタイムTd1は、標準的なLC共振周期の1/4よりも短い値(図5の(b)のTd1)となり、この値が、データテーブル50に登録される。
なお、上記の第1例から第4例は、標準的な共振波形と、標準と異なる共振波形の一例とを示した。しかし、標準と異なる共振波形は、出力電圧および出力電流のパラメータによって種々に変形する。よって、パラメータの値を様々に変化させてシミュレーションまたは回路の実測を行い、パラメータの各値に対応する最適なデッドタイムTd1、Td2を予め求め、これらをデータテーブル50に登録する。これにより、最適なデッドタイムTd1、Td2により、最適なZVS制御が達成され、スイッチングロスを非常に少なくすることができる。
<実施の形態2>
実施の形態2では、制御部40は、出力電圧および出力電流に加えて、PFC出力電圧も参照して、最適なデッドタイムTd1、Td2を決定する。
実施の形態2では、制御部40は、出力電圧および出力電流に加えて、PFC出力電圧も参照して、最適なデッドタイムTd1、Td2を決定する。
実施の形態2のデータテーブル50は、PFC出力電圧、ならびに負荷60へ供給される出力電圧および出力電流と、最適なデッドタイムTd1、Td2と、が対応づけられたデータテーブルを有する。
実施の形態2の制御部40は、PFC回路13のスイッチング素子S11、S12の制御端子に、PFCスイッチング信号を出力して、スイッチング素子S11、S12をオン・オフする。これにより、制御部40は、目標のPFC出力電圧(例えば400V)が得られるよう、且つ、交流電源Vsに流出する高調波が抑制されるように、PFC回路13を制御する。
制御部40は、PFC出力電圧とDC/DCコンバータ30の出力電圧検出信号と出力電流検出信号とに基づき、データテーブル50を用いて、デッドタイムTd1、Td2を決定する。また、制御部40は、スイッチング素子Sa、Sb、Sc、Sdの制御端子に、DC/DCスイッチング信号を出力し、スイッチング素子Sa、Sb、Sc、Sdのオン・オフを制御する。これにより、負荷60に応じた出力電圧および出力電流が得られるように、DC/DCコンバータ30が動作する。
<最適なデッドタイムTd1、Td2の説明>
続いて、データテーブル50に格納される最適なデッドタイムTd1、Td2について詳細に説明する。
続いて、データテーブル50に格納される最適なデッドタイムTd1、Td2について詳細に説明する。
図6は、入出力に応じて変化する共振波形の第5例および第6例を示す波形図を示す。図6の(a)は標準的な波形図、図6の(b)は、標準から変化した波形図である。図7は、入出力に応じて変化する共振波形の第7例および第8例を示す波形図を示す。図7の(a)は、標準的な波形図、図7の(b)は、標準から変化した波形図である。なお、図6と図7の波形は、デッドタイムTd1、Td2の期間終端でスイッチング素子Sa、Sb、Sc、Sdのオン・オフを切り換えずに、共振を継続させた場合の波形を示している。
最適なデッドタイムTd1、Td2は、回路の細部を考慮したシミュレーションから得られる共振波形、または、動作中の回路を実測して得られる共振波形に基づいて、予め決定される。回路のパラメータとしては、PFC出力電圧、DC/DCコンバータ30の出力電圧および出力電流が選択される。想定される複数のパラメータに従って、シミュレーション又は実測を行うことで、想定される複数の動作状態に応じた最適なデッドタイムTd1、Td2を得ることができる。
続いて、スイッチング素子Sbがオフしてからスイッチング素子SaがオンされるときのデッドタイムTd1について説明する。なお、スイッチング素子Saがオフしてからスイッチング素子SbがオンされるときのデッドタイムTd1、並びに、スイッチング素子Sc、Sdに関するデッドタイムTd2については、以下と同様なので、詳細な説明を省略する。
<第5例>
図6の(a)は、PFC出力電圧が400V、DC/DCコンバータ30の出力電圧300V、出力電流9Aのときに、フルブリッジ型スイッチング回路31の2つの出力ノードn1、n2の間に発生する共振波形を示している。
図6の(a)は、PFC出力電圧が400V、DC/DCコンバータ30の出力電圧300V、出力電流9Aのときに、フルブリッジ型スイッチング回路31の2つの出力ノードn1、n2の間に発生する共振波形を示している。
このパラメータのときには、標準的な共振波形が得られると仮定して説明する。すなわち、共振用コイルLrのインダクタンス値と、スイッチング素子Saの寄生容量Crの容量値とから得られるLC共振周期の1/4において、次にオンされるスイッチング素子Saの両端電圧Va(ソース・ドレイン間電圧Vds)がゼロになっている。
従って、このパラメータに対応する最適なデッドタイムTd1は、標準的なLC共振周期の1/4となり、この値が、データテーブル50に登録される。
<第6例>
図6の(b)は、PFC出力電圧が350V、DC/DCコンバータ30の出力電圧300V、出力電流9Aのときに、フルブリッジ型スイッチング回路31の2つの出力ノードn1、n2の間に発生する共振波形を示している。
図6の(b)は、PFC出力電圧が350V、DC/DCコンバータ30の出力電圧300V、出力電流9Aのときに、フルブリッジ型スイッチング回路31の2つの出力ノードn1、n2の間に発生する共振波形を示している。
このパラメータのときには、標準と異なる共振波形が得られると仮定して説明する。すなわち、共振用コイルLrのインダクタンス値と、スイッチング素子Saの寄生容量Crの容量値とから得られるLC共振周期の1/4では、次にオンされるスイッチング素子Saの両端電圧Va(ソース・ドレイン間電圧Vds)はゼロより低い値となり、両端電圧Vaがゼロとなるタイミングは、LC共振周期の1/4より早くなる。
従って、このパラメータに対応する最適なデッドタイムTd1は、標準的なLC共振周期の1/4よりも短い値(図6の(b)のTd1)となり、この値が、データテーブル50に登録される。
<第7例>
図7の(a)は、PFC出力電圧が400V、DC/DCコンバータ30の出力電圧300V、出力電流9Aのときに、フルブリッジ型スイッチング回路31の2つの出力ノードn1、n2の間に発生する共振波形を示している。
図7の(a)は、PFC出力電圧が400V、DC/DCコンバータ30の出力電圧300V、出力電流9Aのときに、フルブリッジ型スイッチング回路31の2つの出力ノードn1、n2の間に発生する共振波形を示している。
このパラメータのときには、標準的な共振波形が得られると仮定して説明する。すなわち、共振用コイルLrのインダクタンス値と、スイッチング素子Saの寄生容量Crの容量値とから得られるLC共振周期の1/4で、次にオンされるスイッチング素子Saの両端電圧Va(ソース・ドレイン間電圧Vds)はゼロになっている。
従って、このパラメータに対応する最適なデッドタイムTd1は、標準的なLC共振周期の1/4となり、この値が、データテーブル50に登録される。
<第8例>
図7の(b)は、PFC出力電圧が400V、DC/DCコンバータ30の出力電圧350V、出力電流9Aのときに、フルブリッジ型スイッチング回路31の2つの出力ノードn1、n2の間に発生する共振波形を示している。
図7の(b)は、PFC出力電圧が400V、DC/DCコンバータ30の出力電圧350V、出力電流9Aのときに、フルブリッジ型スイッチング回路31の2つの出力ノードn1、n2の間に発生する共振波形を示している。
このパラメータのときには、標準と異なる共振波形が得られると仮定して説明する。すなわち、共振用コイルLrのインダクタンス値と、スイッチング素子Saの寄生容量Crの容量値とから得られるLC共振周期の1/4では、次にオンされるスイッチング素子Saの両端電圧Va(ソース・ドレイン間電圧Vds)はゼロより低い値となり、両端電圧Vaがゼロとなるタイミングは、LC共振周期の1/4より早くなる。
従って、このパラメータに対応する最適なデッドタイムTd1は、標準的なLC共振周期の1/4よりも短い値(図7の(b)のTd1)となり、この値が、データテーブル50に登録される。
実施の形態2では、DC/DCコンバータ30の出力電圧および出力電流に加えて、PFC出力電圧も参照して、最適なデッドタイムTd1、Td2を決定する。そのため、より正確にDC/DCコンバータ30にかかる負荷が想定でき、よりスイッチングロスを大幅に抑制できるデッドタイムTd1、Td2を使用することできる。
<実施の形態3>
実施の形態3では、さらに、制御部40は、PFC出力電圧を、PFC回路13の入力とDC/DCコンバータ30の出力に基づいて決定する。そして、制御部40は、PFC出力電圧、DC/DCコンバータ30の出力電圧、およびDC/DCコンバータ30の出力電流に基づき、最適なデッドタイムTd1、Td2を決定する。なお、PFC出力電圧を制御する制御部と、デッドタイムを制御する制御部とを別個に設けてもよい。
実施の形態3では、さらに、制御部40は、PFC出力電圧を、PFC回路13の入力とDC/DCコンバータ30の出力に基づいて決定する。そして、制御部40は、PFC出力電圧、DC/DCコンバータ30の出力電圧、およびDC/DCコンバータ30の出力電流に基づき、最適なデッドタイムTd1、Td2を決定する。なお、PFC出力電圧を制御する制御部と、デッドタイムを制御する制御部とを別個に設けてもよい。
実施の形態3のデータテーブル50は、PFC回路13の入力電圧および入力電流、ならびに負荷60へ供給される出力電圧および出力電流と、目標のPFC出力電圧と、が対応づけられた第1のデータテーブルを有する。
なお、本実施の形態では、PFC回路の入力電圧、入力電流、DC/DCコンバータの出力電圧および出力電流と、目標のPFC出力電圧と、が対応づけられた場合を例示するが、例えば、PFC回路の入力電圧およびDC/DCコンバータの出力電圧と、目標のPFC出力電圧と、が対応づけられたデータテーブルであってもよい。また、PFC回路の入力電圧、入力電流、DC/DCコンバータの出力電圧および出力電流のすべてを検出するのではなく、PFC回路の入力電圧、入力電流、DC/DCコンバータの出力電圧および出力電流のうち3つを検出し、残りの1つは該3つの検出結果から推定しても良い。
データテーブル50は、さらに、PFC出力電圧、ならびに負荷60へ供給される出力電圧および出力電流と、最適なデッドタイムTd1、Td2と、が対応づけられた第2のデータテーブルを有する。
実施の形態3の制御部40は、PFC回路13のスイッチング素子S11、S12の制御端子に、PFCスイッチング信号を出力して、スイッチング素子S11、S12をオン・オフする。これにより、制御部40は、目標のPFC出力電圧が得られるよう、且つ、交流電源Vsに流出する高調波が抑制されるように、PFC回路13を制御する。
制御部40は、PFC回路13の入力電流検出信号、入力電圧検出信号、DC/DCコンバータ30の出力電流検出信号、出力電圧検出信号に基づき、目標のPFC出力電圧を決定する。このとき、制御部40は、データテーブル50を用いて、目標のPFC出力電圧を得てもよい。
制御部40は、スイッチング素子Sa、Sb、Sc、Sdの制御端子に、DC/DCスイッチング信号を出力し、スイッチング素子Sa、Sb、Sc、Sdのオン・オフを制御する。これにより、負荷60に応じた出力電圧および出力電流が得られるように、DC/DCコンバータ30が動作する。
制御部40は、PFC出力電圧とDC/DCコンバータ30の出力電圧検出信号と出力電流検出信号とに基づき、データテーブル50を用いて、デッドタイムTd1、Td2を決定する。この場合、データテーブル50には、PFC出力電圧とDC/DCコンバータ30の出力電圧と出力電流とに最適なデッドタイムTd1、Td2の値を格納しておけばよい。
続いて、目標のPFC出力電圧の決定方法について詳細に説明する。
PFC回路13およびDC/DCコンバータ30を有するスイッチング電源装置において、スイッチング電源装置全体の電力変換効率を良くするため、PFC出力電圧をPFC回路13の入力とDC/DCコンバータ30の出力に基づいて決定する。具体的には、制御部40は、PFC回路13の入力電流検出信号、入力電圧検出信号、DC/DCコンバータ30の出力電流検出信号、出力電圧検出信号と、データテーブル50が有する第1のデータテーブルに基づいて、最適な「目標のPFC出力電圧」を決定する。
なお、第1のデータテーブルは、基本的には、PFC回路13の入力およびDC/DCコンバータ30の出力がともに大きくなるほど、目標のPFC出力電圧が大きくなるようなテーブルである。
そして、制御部40は、決定した目標のPFC出力電圧が得られるよう、PFC回路13を制御する一方、PFC出力電圧とDC/DCコンバータ30の出力電圧検出信号と出力電流検出信号とに基づき、データテーブル50を用いて、デッドタイムTd1、Td2を決定する。デッドタイムTd1、Td2の決定方法については、実施の形態2と同様であるため、省略する。
実施の形態3では、PFC回路13の入力およびDC/DCコンバータ30の出力に基づいてPFC出力電圧を動的に変更する。これにより、スイッチング電源装置全体の電力変換効率を良くすることができる。
さらに、実施の形態3では、PFC出力電圧とDC/DCコンバータ30の出力電圧検出信号と出力電流検出信号とに基づき、デッドタイムTd1、Td2を決定するため、PFC出力電圧の変更に伴い、デッドタイムTd1、Td2も動的に変更することが可能となる。これにより、スイッチング電源装置全体の電力変換効率の向上とスイッチングロスの抑制を実現でき、高い電力変換効率を実現できる。
以上のように、実施の形態のスイッチング電源装置によれば、位相シフト・フルブリッジ方式のDC/DCコンバータにおいて、ZVS制御により得られる共振波形が標準的な波形と異なる場合でも、標準的な値と異ならせたデッドタイムTd1、Td2を使用することで、スイッチングロスを大幅に抑制し、高い電力変換効率を実現できる。さらに、実施の形態のスイッチング電源装置によれば、先行技術文献1のように、可飽和チョークコイルを用いていないので、大型化を抑制した上で、高い電力変換効率を実現できる。
以上、本発明の各実施の形態について説明した。
なお、上記実施の形態では、スイッチング電源装置として、DC/DCコンバータ30の前段にAC/DCコンバータ10を有する構成を示したが、AC/DCコンバータ10を有さないスイッチング電源装置としてもよい。この場合、実施の形態の説明において、PFC出力電圧を、DC/DCコンバータ30の入力直流電圧と置き換えれば、実施の形態と同様の作用が得られる。
また、上記実施の形態では、データテーブルを用いて最適なデッドタイムを決定する構成を示しているが、計算式を用いてデッドタイムを決定してもよい。
その他、実施の形態で具体的に説明した細部は、発明の趣旨を逸脱しない範囲で適宜変更可能である。
本発明は、位相シフト・フルブリッジ方式のDC/DCコンバータを有するスイッチング電源装置に利用できる。
10 AC/DCコンバータ
11 整流回路
13 PFC回路
14 入力電圧検出部
15 入力電流検出部
22 PFC出力電圧検出部
30 DC/DCコンバータ
31 フルブリッジ型スイッチング回路
32 整流回路
34 出力電流検出部
35 出力電圧検出部
40 制御部
50 データテーブル
60 負荷
L11,L12,L31 チョークコイル
S11,S12,Sa,Sb,Sc,Sd スイッチング素子
C10,C21 平滑コンデンサ
Lr 共振用コイル
Tr トランス
C31 バイパスコンデンサ
11 整流回路
13 PFC回路
14 入力電圧検出部
15 入力電流検出部
22 PFC出力電圧検出部
30 DC/DCコンバータ
31 フルブリッジ型スイッチング回路
32 整流回路
34 出力電流検出部
35 出力電圧検出部
40 制御部
50 データテーブル
60 負荷
L11,L12,L31 チョークコイル
S11,S12,Sa,Sb,Sc,Sd スイッチング素子
C10,C21 平滑コンデンサ
Lr 共振用コイル
Tr トランス
C31 バイパスコンデンサ
Claims (6)
- 交流電源から入力される入力電力を電力変換し負荷へ供給するスイッチング電源装置であって、
力率改善回路と、
前記力率改善回路より後段に設けられ、フルブリッジ型スイッチング回路を有する位相シフト・フルブリッジ方式のDC/DCコンバータと、
前記負荷へ供給される出力電流を検出する出力電流検出回路と、
前記負荷へ供給される出力電圧を検出する出力電圧検出回路と、
前記力率改善回路から前記DC/DCコンバータへ入力される力率改善回路出力電圧を検出する力率改善回路出力電圧検出回路を備え、
前記力率改善回路出力電圧、前記出力電流および前記出力電圧に基づき、前記フルブリッジ型スイッチング回路のデッドタイムを動的に変更する制御部と、
を備え、
前記制御部は、変更された前記デッドタイムを適用して、前記フルブリッジ型スイッチング回路のスイッチング制御を行う、
スイッチング電源装置。 - 前記力率改善回路は、前記制御部によりスイッチング制御されるスイッチング素子を有するアクティブ型の力率改善回路であり、
前記交流電源から入力される入力電流を検出する入力電流検出回路と、
前記交流電源から入力される入力電圧を検出する入力電圧検出回路と、
をさらに備え、
前記制御部は、前記力率改善回路出力電圧が、前記入力電流、前記入力電圧、前記出力電流、および前記出力電圧に基づき決定された目標電圧になるように前記力率改善回路の前記スイッチング素子を制御し、且つ、前記力率改善回路出力電圧、前記出力電流および前記出力電圧に基づいて、前記デッドタイムを動的に変更する、
請求項1記載のスイッチング電源装置。 - 前記力率改善回路出力電圧、前記出力電流および前記出力電圧と、前記デッドタイムと、が対応づけられたデータテーブルを有し、
前記データテーブルに登録されたデータには、前記デッドタイムを、前記フルブリッジ型スイッチング回路に発生する共振の1/4周期としたときよりも、電力変換効率が向上する前記デッドタイムの値が含まれ、
前記制御部は、前記データテーブルに基づいて、前記デッドタイムを動的に変化させる、
請求項1又は請求項2に記載のスイッチング電源装置。 - 交流電源から入力される入力電力を電力変換し負荷へ供給するスイッチング電源装置であって、
力率改善回路と、
前記力率改善回路より後段に設けられ、フルブリッジ型スイッチング回路を有する位相シフト・フルブリッジ方式のDC/DCコンバータと、
前記負荷へ供給される出力電流を検出する出力電流検出回路と、
前記負荷へ供給される出力電圧を検出する出力電圧検出回路と、
前記出力電流および前記出力電圧に基づき、前記フルブリッジ型スイッチング回路のデッドタイムを動的に変更する制御部と、
を備え、
前記制御部は、変更された前記デッドタイムを適用して、前記フルブリッジ型スイッチング回路のスイッチング制御を行う、
スイッチング電源装置。 - 前記出力電流および前記出力電圧と、前記デッドタイムと、が対応づけられたデータテーブルを有し、
前記データテーブルに登録されたデータには、前記デッドタイムを、前記フルブリッジ型スイッチング回路に発生する共振の1/4周期としたときよりも、電力変換効率が向上する前記デッドタイムの値が含まれ、
前記制御部は、前記データテーブルに基づいて、前記デッドタイムを動的に変更する、
請求項4記載のスイッチング電源装置。 - 入力電力を電力変換し負荷へ供給するスイッチング電源装置であって、
フルブリッジ型スイッチング回路を有する位相シフト・フルブリッジ方式のDC/DCコンバータと、
前記負荷へ供給される出力電流を検出する出力電流検出回路と、
前記負荷へ供給される出力電圧を検出する出力電圧検出回路と、
前記出力電流および前記出力電圧に基づき、前記フルブリッジ型スイッチング回路のデッドタイムを動的に変更する制御部と、
を備え、
前記制御部は、変更された前記デッドタイムを適用して、前記フルブリッジ型スイッチング回路のスイッチング制御を行う、
スイッチング電源装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP15865831.0A EP3229358B1 (en) | 2014-12-05 | 2015-11-20 | Switching power supply device |
US15/520,104 US10008945B2 (en) | 2014-12-05 | 2015-11-20 | Switching power supply device |
CN201580059924.1A CN107005165B (zh) | 2014-12-05 | 2015-11-20 | 开关电源装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014246732A JP5866614B1 (ja) | 2014-12-05 | 2014-12-05 | スイッチング電源装置 |
JP2014-246732 | 2014-12-05 | ||
JP2015236426A JP6452095B2 (ja) | 2014-12-05 | 2015-12-03 | スイッチング電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2016088322A1 true WO2016088322A1 (ja) | 2016-06-09 |
Family
ID=59337370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2015/005809 WO2016088322A1 (ja) | 2014-12-05 | 2015-11-20 | スイッチング電源装置 |
Country Status (2)
Country | Link |
---|---|
JP (2) | JP5866614B1 (ja) |
WO (1) | WO2016088322A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6805787B2 (ja) * | 2016-12-13 | 2020-12-23 | 株式会社明電舎 | 充電器のemiノイズ低減方法 |
KR101793696B1 (ko) * | 2017-01-11 | 2017-11-03 | 주식회사 모스트파워 | 역률 제어 장치 및 역률 제어 방법 |
CN110447163B (zh) * | 2017-04-03 | 2021-01-15 | 三菱电机株式会社 | 电力变换装置 |
JP6932633B2 (ja) * | 2017-12-25 | 2021-09-08 | Fdk株式会社 | スイッチング電源装置 |
KR102078281B1 (ko) * | 2018-02-22 | 2020-02-17 | 한국전기연구원 | 풀 브리지 인버터 스위칭 제어 장치 및 방법 |
JP7061533B2 (ja) * | 2018-08-02 | 2022-04-28 | ニチコン株式会社 | 電源装置 |
CN109951089B (zh) * | 2019-03-26 | 2020-12-15 | 哈工大(张家口)工业技术研究院 | 单相准单级式ac-dc变换器的控制方法 |
JP6823112B2 (ja) | 2019-06-10 | 2021-01-27 | 株式会社京三製作所 | 電力変換装置 |
JP7409169B2 (ja) * | 2019-06-18 | 2024-01-09 | 株式会社オートネットワーク技術研究所 | 絶縁型dcdcコンバータ |
JP6806277B2 (ja) * | 2020-03-23 | 2021-01-06 | 株式会社明電舎 | 充電器のemiノイズ低減方法 |
CN114079417A (zh) * | 2020-08-18 | 2022-02-22 | 厦门市必易微电子技术有限公司 | 一种交流斩波电路及单相交流电机驱动*** |
KR20240032399A (ko) * | 2022-09-02 | 2024-03-12 | 엘지전자 주식회사 | Pfc 회로 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006204048A (ja) * | 2005-01-24 | 2006-08-03 | Shindengen Electric Mfg Co Ltd | 直列共振形コンバータ |
JP2008099348A (ja) * | 2006-10-05 | 2008-04-24 | Kawamura Electric Inc | Dc−dcコンバータ |
JP2013132112A (ja) * | 2011-12-21 | 2013-07-04 | Hitachi Computer Peripherals Co Ltd | スイッチング電源装置及びその制御方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2512040B2 (ja) * | 1987-12-04 | 1996-07-03 | 富士電気化学株式会社 | 電源装置 |
TW200505139A (en) * | 2003-07-30 | 2005-02-01 | Delta Electronics Inc | Method and apparatus for decreasing capacitor current of bus |
JP2008263735A (ja) * | 2007-04-12 | 2008-10-30 | Kawamura Electric Inc | Dc−dcコンバータ及びその制御方法 |
JP5547603B2 (ja) * | 2010-10-13 | 2014-07-16 | 株式会社日立情報通信エンジニアリング | 電源装置 |
JP2013188015A (ja) * | 2012-03-08 | 2013-09-19 | Mitsubishi Electric Corp | 直流電源装置 |
JP5680050B2 (ja) * | 2012-12-19 | 2015-03-04 | オムロンオートモーティブエレクトロニクス株式会社 | 充電装置 |
-
2014
- 2014-12-05 JP JP2014246732A patent/JP5866614B1/ja active Active
-
2015
- 2015-11-20 WO PCT/JP2015/005809 patent/WO2016088322A1/ja active Application Filing
- 2015-12-03 JP JP2015236426A patent/JP6452095B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006204048A (ja) * | 2005-01-24 | 2006-08-03 | Shindengen Electric Mfg Co Ltd | 直列共振形コンバータ |
JP2008099348A (ja) * | 2006-10-05 | 2008-04-24 | Kawamura Electric Inc | Dc−dcコンバータ |
JP2013132112A (ja) * | 2011-12-21 | 2013-07-04 | Hitachi Computer Peripherals Co Ltd | スイッチング電源装置及びその制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6452095B2 (ja) | 2019-01-16 |
JP2016111922A (ja) | 2016-06-20 |
JP2016111805A (ja) | 2016-06-20 |
JP5866614B1 (ja) | 2016-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6452095B2 (ja) | スイッチング電源装置 | |
EP3229358B1 (en) | Switching power supply device | |
US10050534B1 (en) | Systems and methods for self-adaptive current control | |
JP6213318B2 (ja) | 電流共振型直流電圧変換器、制御用集積回路および電流共振型直流電圧変換方法 | |
US20140211515A1 (en) | Dc-dc converter and power supply device having dc-dc converter | |
US10892687B2 (en) | Asymmetric power converter, power converters, and operating power converters | |
CN111464036A (zh) | 开关状态控制方法、控制电路及反激式变换器 | |
JP2013258860A (ja) | スイッチング電源装置 | |
US9160238B2 (en) | Power converter with current feedback loop | |
CN111726005A (zh) | 相移全桥转换器、操作相移全桥转换器的方法和ac/dc转换器 | |
JP2015070708A (ja) | 電流共振型電源装置 | |
JPWO2014115618A1 (ja) | スイッチング電源装置およびac−dc電力変換システム | |
JP2017099182A (ja) | 共振形電源装置 | |
JP2008131793A (ja) | 直流変換装置 | |
US10361619B2 (en) | Realizing ZVS and ZCS in a CCM boost converter with BCM control with a single switch | |
US20120087153A1 (en) | INDIRECT D. C. CONVERTER WITH A SWITCHING FREQUENCY BEING DEPENDENT ON THE LOAD AND THE INPUT VOLTAGE AND A DEAD TIME DEPENDING ON THE SWITCHING FREQUENCY (Also Known as CONTROL CIRCUITRY, VOLTAGE CONVERTER, METHOD, AND COMPUTER PROGRAM) | |
JPWO2015079573A1 (ja) | 電源装置、検査装置、及び電源装置の最適化方法 | |
JP2010207014A (ja) | スイッチング電源装置 | |
JP6048167B2 (ja) | Dcdcコンバータ及びこのdcdcコンバータを備えた電源装置 | |
WO2020255720A1 (ja) | 絶縁型dcdcコンバータ | |
JP6829220B2 (ja) | スイッチング電源装置及びその制御方法 | |
JP4370844B2 (ja) | 直流変換装置 | |
JP2018196271A (ja) | 電力変換装置 | |
JP7109688B2 (ja) | 電力変換装置 | |
JP2018082527A (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 15865831 Country of ref document: EP Kind code of ref document: A1 |
|
REEP | Request for entry into the european phase |
Ref document number: 2015865831 Country of ref document: EP |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2015865831 Country of ref document: EP |
|
WWE | Wipo information: entry into national phase |
Ref document number: 15520104 Country of ref document: US |
|
NENP | Non-entry into the national phase |
Ref country code: DE |