WO2016080290A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2016080290A1
WO2016080290A1 PCT/JP2015/081924 JP2015081924W WO2016080290A1 WO 2016080290 A1 WO2016080290 A1 WO 2016080290A1 JP 2015081924 W JP2015081924 W JP 2015081924W WO 2016080290 A1 WO2016080290 A1 WO 2016080290A1
Authority
WO
WIPO (PCT)
Prior art keywords
video signal
source bus
wiring
region
line
Prior art date
Application number
PCT/JP2015/081924
Other languages
English (en)
French (fr)
Inventor
悦雄 山本
大河　寛幸
成 古田
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to JP2016560178A priority Critical patent/JP6300952B2/ja
Priority to CN201580062617.9A priority patent/CN107003580B/zh
Priority to US15/520,265 priority patent/US10228595B2/en
Publication of WO2016080290A1 publication Critical patent/WO2016080290A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays

Definitions

  • the present invention relates to a display device, and more particularly to a display device having a wiring structure hierarchized in an area between an external connection terminal on a panel substrate and an active area (display area).
  • a large number of signal wirings are provided in a display area called an active area. These signal wirings are connected to external connection terminals (for example, terminals for receiving a video signal output from a source driver IC mounted on the panel substrate) provided on the panel substrate.
  • external connection terminals for example, terminals for receiving a video signal output from a source driver IC mounted on the panel substrate
  • a fan-shaped wiring structure is often employed on the panel substrate plane.
  • FIG. 54 is a plan view showing an example of a conventional hierarchical wiring structure.
  • FIG. 55 is a diagram for explaining the wiring structure shown in FIG. 54 in detail.
  • FIG. 54 shows source bus lines SL1 to SL12 in the first to twelfth columns among a plurality (eg, 960) of source bus lines arranged to extend from the external connection terminals into the active area. Is shown.
  • the source bus lines are denoted by reference symbol SL.
  • the wiring structure shown in FIG. 54 and FIG. 55 includes wiring (first hierarchical wiring) K1 formed in the first hierarchy (here lower layer) and wiring (second hierarchical wiring) formed in the second hierarchy (here upper layer). ) K2.
  • One of the two adjacent source bus lines (source bus line SL2 in FIG. 55) is configured only by the first layer wiring K1.
  • the other of the two adjacent source bus lines (in FIG. 55, the source bus line SL1) is configured by a first layer wiring K1 and a second layer wiring K2.
  • the first hierarchical wiring K1 and the second hierarchical wiring K2 are connected by a contact CT.
  • the first hierarchical wiring K1 and the second hierarchical wiring K2 are arranged so as to overlap in the vertical direction (vertical direction).
  • An insulating layer (not shown) is provided between the first hierarchical wiring K1 and the second hierarchical wiring K2.
  • the frame size can be reduced as compared with the case where the wiring structure as shown in FIG. 53 is adopted.
  • Such a display device having a hierarchical wiring structure is disclosed in, for example, Japanese Patent Laid-Open No. 5-19282.
  • the display quality may be deteriorated due to the polarity of the video signal being biased in each layer.
  • the one-column inversion driving method is adopted as the polarity inversion method. Focusing on the 12 source bus lines SL1 to SL12 shown in FIG. 54, the polarity of the video signal applied to the odd-numbered source bus lines SL and the even-numbered source bus lines in each horizontal scanning period. This is opposite to the polarity of the video signal applied to SL.
  • each source bus line SL portion 91 (FIG. 1). , 39, 47, 57, and 59).
  • the polarity of the video signal applied to the odd-numbered source bus lines SL is negative, and the polarity of the video signal applied to the even-numbered source bus lines SL is positive.
  • a cross-sectional view (schematic schematic diagram) taken along line BB of FIG. 54 is as shown in FIG.
  • a code representing the polarity of the video signal applied to the source bus line SL in a certain horizontal scanning period is added after the code of the source bus line SL (FIGS. 9, 10, and 15). The same applies to FIG. 38, FIG. 41, and FIG.
  • the polarities of the video signals applied to the source bus lines SL formed in the first hierarchy are all positive, and the source bus lines SL formed in the second hierarchy. It can be seen that the polarities of the video signals applied to are all negative. Thus, the polarity of the video signal is biased to the positive side for the first layer, and the polarity of the video signal is biased to the negative side for the second layer. Note that after one frame, the polarity of the video signal is biased to the negative side for the first layer, and the polarity of the video signal is biased to the positive side for the second layer.
  • wiring resistance, capacitance, and the like differ depending on the hierarchy. For this reason, when the polarity of the video signal is biased in each layer as described above, the waveform of the video signal differs between the first layer and the second layer. As a result, display quality is degraded.
  • the polarity of the video signal is biased in each layer, so that the display quality is deteriorated due to the difference in wiring resistance, capacity, etc. depending on the layer.
  • an object of the present invention is to suppress a reduction in display quality caused by a difference in wiring resistance, capacitance, etc. depending on the hierarchy in a display device having a hierarchical wiring structure.
  • a panel substrate including a hierarchized area having a wiring structure hierarchized into a plurality of hierarchies and a display area, a plurality of video signal lines disposed on the panel board,
  • a display device including a plurality of external connection terminals provided on the panel substrate to receive supply of video signals to be applied to the plurality of video signal lines;
  • the plurality of video signal lines are arranged so as to extend from the plurality of external connection terminals into the display area through the hierarchized area, In each horizontal scanning period, the number of video signal lines to which a positive video signal is applied is substantially equal to the number of video signal lines to which a negative video signal is applied in each layer of the hierarchical region.
  • the plurality of video signal lines are wired in the plurality of layers.
  • the hierarchized area has a wiring structure hierarchized into P hierarchies (P is an integer of 2 or more),
  • the Q column inversion drive method is used to invert the polarity of the video signal for each of Q video signals (Q is a natural number),
  • the number of video signal lines to which a negative video signal is applied coincide with each other.
  • the image display device further includes a potential supply line configured to be able to apply a predetermined potential to each video signal line.
  • two video signal lines adjacent in the vertical direction are a combination of an odd-numbered video signal line and an even-numbered video signal line
  • two videos adjacent in the horizontal direction The signal line is a combination of an odd-numbered video signal line and an even-numbered video signal line.
  • the potential supply line includes a first type potential supply line connected to an odd-numbered video signal line and a second type potential supply line connected to an even-numbered video signal line. To do.
  • a sixth aspect of the present invention is the fifth aspect of the present invention.
  • the potential supply line includes one first-type potential supply line and one second-type potential supply line.
  • the first-type potential supply line and the second-type potential supply line are given different potentials.
  • the hierarchized region has a wiring structure hierarchized into two hierarchies.
  • a predetermined reference potential is applied to the plurality of video signal lines through the potential supply line.
  • the panel substrate has a first layered region and a second layered region as the layered region between the plurality of external connection terminals and the display region, Each of the plurality of video signal lines is wired in different layers in the first layered region and the second layered region.
  • the hierarchized area has a wiring structure hierarchized into two hierarchies consisting of a first hierarchy and a second hierarchy,
  • n is a natural number
  • the video signal line in the (4n-3) th column and the video signal line in the 4nth column are wired in the first layer
  • the video signal line in the (4n-2) th column and the (4n- 1) The video signal line in the column is wired in the second layer.
  • a twelfth aspect of the present invention is the eleventh aspect of the present invention,
  • the panel substrate has a first layered region and a second layered region as the layered region between the plurality of external connection terminals and the display region,
  • the video signal line wired to the first hierarchy in the first hierarchical area is wired to the second hierarchy in the second hierarchical area,
  • the video signal lines wired to the second hierarchy in the first hierarchical area are wired to the first hierarchy in the second hierarchical area.
  • the plurality of video signal lines intersect with another line in a region where the plurality of video signal lines are wired in the same hierarchy.
  • the wiring widths of the plurality of video signal lines are different for each hierarchy.
  • the number of video signal lines and the polarity of the video signal in which the polarity of the video signal is positive in each layer of the layered region. Is equal to the number of video signal lines having negative polarity.
  • the video signal polarity is balanced in each layer of the layered region. For this reason, even if the wiring resistance, the capacitance, and the like are different depending on the hierarchy, the rounding is caused in the same manner in all the hierarchies regarding the waveform of the video signal. In this way, it is possible to suppress a difference in how the waveform of the video signal is rounded between hierarchies, so that a reduction in display quality is suppressed.
  • a reduction in display quality due to a difference in wiring resistance, capacitance, etc. depending on the hierarchy is suppressed.
  • the polarity of the video signal is balanced in each layer of the hierarchized region for each video signal line as few as possible.
  • the occurrence of a bias in the polarity of the video signal in each layer is effectively suppressed, and the deterioration in display quality is effectively suppressed.
  • the third aspect of the present invention for example, by applying different potentials to two adjacent video signal lines using a potential supply line, leakage failure between the two video signal lines is performed. Can be detected. Also, for example, by applying a reference potential (ground potential) to all video signal lines using the potential supply line when the device is turned off or abnormally terminated, residual charges on the video signal lines can be removed. It becomes.
  • a reference potential ground potential
  • adjacent potentials are provided in the non-hierarchized region by applying different potentials to the odd-numbered video signal lines and the even-numbered video signal lines using the potential supply lines.
  • Potentials having different magnitudes are applied to any two video signal lines, and potentials having different magnitudes are applied to any two video signal lines adjacent in the vertical direction in the hierarchical region,
  • potentials having different magnitudes are applied to any two video signal lines adjacent in the horizontal direction in the hierarchical region.
  • potentials of different magnitudes can be applied to the odd-numbered video signal lines and the even-numbered video signal lines. Therefore, the number of potential supply lines functioning as inspection lines can be reduced to at least two. Accordingly, the frame size can be reduced, and the display device can be downsized.
  • the same effect as in the fourth aspect of the present invention can be obtained by applying different potentials to the first type potential supply line and the second type potential supply line.
  • the frame size can be surely reduced as compared with the conventional display device.
  • the same effect as that of the fourth aspect of the present invention can be obtained with certainty.
  • the same effect as the fourth aspect of the present invention can be obtained in the display device having the wiring structure layered in two layers.
  • the charge on the video signal line can be removed, for example, when the apparatus is turned off or abnormally terminated, so that deterioration of display quality due to the presence of residual charge is suppressed.
  • the number of video signal lines in which the polarity of the video signal is positive in each layer of the hierarchical region is equal to the number of video signal lines in which the polarity of the video signal is negative.
  • a plurality of video signal lines are wired to each level, and each video signal line is wired to different levels in the two hierarchical regions.
  • the video signal waveform is rounded in the same manner as a whole between the video signal line to which the positive video signal is applied and the video signal line to which the negative video signal is applied. Thereby, the deterioration of display quality is effectively suppressed.
  • the polarity of the video signal is balanced in each layer of the layered area for every four video signal lines.
  • the occurrence of a bias in the polarity of the video signal in each layer is effectively suppressed, and the deterioration in display quality is effectively suppressed.
  • the thirteenth aspect of the present invention there is no bias in the magnitude of the wiring resistance at the intersection of the video signal line and another line. Accordingly, the waveform of the video signal is rounded in the same manner in all video signal lines. For this reason, the deterioration of display quality is suppressed more effectively.
  • the fourteenth aspect of the present invention it is possible to suppress the difference in wiring capacitance depending on the location due to the wiring shift even when the wiring shot shifts in the manufacturing process. For this reason, the deterioration of display quality is suppressed more effectively.
  • FIG. 2 is a plan view showing a wiring structure of a hierarchized region in the liquid crystal display device according to the first embodiment of the present invention.
  • the said 1st Embodiment it is a block diagram which shows the whole structure of a liquid crystal display device.
  • it is a figure for demonstrating the position in which the hierarchy area
  • It is a figure which shows the structure of the pixel formation part in the said 1st Embodiment.
  • FIG. 2 is a cross-sectional view (schematic schematic diagram) taken along line AA in FIG. 1.
  • FIG. 4 is a diagram illustrating the polarity of a video signal applied to each source bus line in each layer in a frame (frame B) subsequent to frame A in the first embodiment.
  • it is a diagram for explaining the wiring width of the first hierarchical wiring and the second hierarchical wiring.
  • it is a diagram for explaining the wiring width of the first hierarchical wiring and the second hierarchical wiring.
  • the first embodiment it is a diagram for explaining the wiring width of the first hierarchical wiring and the second hierarchical wiring. In the first embodiment, it is a diagram for explaining the wiring width of the first hierarchical wiring and the second hierarchical wiring. It is a schematic sectional drawing which shows an example of a wiring structure in case the hierarchy of wiring is 2 levels and the 2 column inversion drive system is employ
  • FIG. 10 is a schematic cross-sectional view showing an example of a wiring structure when the wiring layer has two layers and the three-column inversion driving method is adopted in the modification of the first embodiment.
  • FIG. 10 is a schematic cross-sectional view showing an example of a wiring structure when the wiring layer has three layers and the one-column inversion driving method is adopted in the modified example of the first embodiment.
  • FIG. 10 is a schematic cross-sectional view showing an example of a wiring structure when the wiring layer has three layers and the one-column inversion driving method is adopted in the modified example of the first embodiment.
  • FIG. 10 is a schematic cross-sectional view showing an example of a wiring structure when the wiring layer has three layers and the one-column inversion driving method is adopted in the modified example of the first embodiment.
  • FIG. 10 is a schematic cross-sectional view showing an example of a wiring structure when the wiring layer has three layers and the one-column inversion driving method is adopted in the modified example of the first embodiment.
  • FIG. 6 is a schematic cross-sectional view showing an example of a wiring structure when the wiring has three layers and the two-column inversion driving method is adopted in the modified example of the first embodiment.
  • FIG. 6 is a schematic cross-sectional view showing an example of a wiring structure when the wiring has three layers and the two-column inversion driving method is adopted in the modified example of the first embodiment.
  • FIG. 6 is a schematic cross-sectional view showing an example of a wiring structure when the wiring has three layers and the two-column inversion driving method is adopted in the modified example of the first embodiment.
  • FIG. 10 is a schematic cross-sectional view showing an example of a wiring structure when the wiring layer has three layers and the three-column inversion driving method is adopted in the modification of the first embodiment.
  • FIG. 10 is a schematic cross-sectional view showing an example of a wiring structure when the wiring layer has three layers and the three-column inversion driving method is adopted in the modification of the first embodiment.
  • FIG. 10 is a schematic cross-sectional view showing an example of a wiring structure when the wiring layer has three layers and the three-column inversion driving method is adopted in the modification of the first embodiment.
  • FIG. 10 is a schematic cross-sectional view showing an example of a wiring structure when the wiring layer has four layers and the one-column inversion driving method is adopted in the modification of the first embodiment.
  • FIG. 10 is a schematic cross-sectional view showing an example of a wiring structure when the wiring layer has four layers and the one-column inversion driving method is adopted in the modification of the first embodiment.
  • FIG. 10 is a schematic cross-sectional view showing an example of a wiring structure when the wiring layer has four layers and the one-column inversion driving method is adopted in the modification of the first embodiment.
  • It is a schematic sectional drawing which shows an example of a wiring structure in case the hierarchy of wiring is 4 levels and the 2 column inversion drive system is employ
  • FIG. 10 is a schematic cross-sectional view showing an example of a wiring structure when the wiring has four layers and the three-column inversion driving method is employed in the modification of the first embodiment.
  • FIG. 10 is a schematic cross-sectional view showing an example of a wiring structure when the wiring has four layers and the three-column inversion driving method is employed in the modification of the first embodiment.
  • FIG. 10 is a schematic cross-sectional view showing an example of a wiring structure when the wiring has four layers and the three-column inversion driving method is employed in the modification of the first embodiment.
  • It is a schematic sectional drawing which shows an example of a wiring structure in case the hierarchy of wiring is 4 levels and the 4 column inversion drive system is employ
  • FIG. 40 is a cross-sectional view (schematic schematic diagram) taken along line A2-A2 of FIG.
  • FIG. 6 is a diagram for explaining first to third types of leaks. It is a circuit diagram which shows the detailed structure of the test
  • FIG. 55 is a diagram for describing the wiring structure shown in FIG. 54 in detail.
  • FIG. 55 is a cross-sectional view (schematic schematic diagram) taken along line BB in FIG. 54. It is a figure which shows the conventional wiring structure in which two hierarchical regions are provided.
  • FIG. 6 is a diagram for explaining first to third types of leaks. It is a figure for demonstrating the case where the test circuit containing two test lines is provided in the conventional liquid crystal display device which has the hierarchical wiring structure. It is a figure for demonstrating the case where the test circuit containing two test lines is provided in the conventional liquid crystal display device which has the hierarchical wiring structure. It is a figure for demonstrating the case where the test circuit containing two test lines is provided in the conventional liquid crystal display device which has the hierarchical wiring structure. It is a figure for demonstrating the case where the test circuit containing two test lines is provided in the conventional liquid crystal display device which has the hierarchical wiring structure.
  • FIG. 2 is a block diagram showing the overall configuration of the active matrix liquid crystal display device according to the first embodiment of the present invention.
  • the liquid crystal display device includes a source driver 20, a gate driver 30, and an active area (display area) 40.
  • the active area 40 and the gate driver 30 are formed on the panel substrate 10.
  • the panel substrate 10 in this embodiment is a glass substrate.
  • the source driver 20 is mounted on the panel substrate 10 in the form of COG (Chip On Glass), for example. That is, the source driver 20 in the present embodiment is an IC chip.
  • An external connection terminal for receiving a video signal output from the source driver 20 which is an IC chip is provided on the panel substrate 10.
  • Hierarchical region 50 is a region having a hierarchical wiring structure (hereinafter referred to as “hierarchical region”).
  • the hierarchical region 50 is provided between the external connection terminal 15 and the active area 40 as shown in FIG. A detailed wiring structure in the hierarchical region 50 will be described later.
  • a plurality of source bus lines SL and a plurality of gate bus lines GL are arranged.
  • a pixel forming portion (not shown in FIG. 2) for forming pixels is provided corresponding to the intersections of the plurality of source bus lines SL and the plurality of gate bus lines GL. That is, the active area 40 is provided with a plurality of pixel forming portions.
  • FIG. 4 is a diagram showing a configuration of the pixel forming unit 4.
  • the pixel forming unit 4 includes a switching element having a gate terminal connected to a gate bus line GL passing through a corresponding intersection and a source terminal connected to a source bus line SL passing through the intersection.
  • a liquid crystal capacitor 42 formed by 41 and the common electrode 44 and an auxiliary capacitor 43 formed by the pixel electrode 41 and the auxiliary capacitor electrode 45 are included.
  • the liquid crystal capacitor 42 and the auxiliary capacitor 43 constitute a pixel capacitor 46.
  • an oxide TFT (a thin film transistor using an oxide semiconductor for a channel layer) can be employed.
  • the oxide TFT for example, a TFT containing InGaZnO (indium gallium zinc oxide) can be given.
  • An oxide TFT has a feature of high mobility and low leakage current. Therefore, by adopting the oxide TFT, the effect of miniaturization and low power consumption can be obtained.
  • the present invention is not limited to this.
  • a TFT using amorphous silicon for the channel layer can be employed.
  • a display controller for controlling the operations of the source driver 20 and the gate driver 30 is provided outside the panel substrate 10 (for example, on a flexible substrate connected to the panel substrate 10).
  • a digital video signal and a source control signal are sent from the display controller to the source driver 20, and a gate control signal is sent from the display controller to the gate driver 30.
  • the source control signal includes, for example, a source start pulse signal, a source clock signal, and a latch strobe signal.
  • the gate control signal includes, for example, a gate start pulse signal and a gate clock signal.
  • the source driver 20 receives a digital video signal and a source control signal sent from the display controller, and applies a driving video signal to each source bus line SL. At this time, the source driver 20 sequentially holds digital video signals indicating the voltages to be applied to the source bus lines SL at the timing at which the pulses of the source clock signal are generated. The held digital video signal is converted into an analog voltage at the timing at which the latch strobe signal pulse is generated. The converted analog voltage is applied simultaneously to all the source bus lines SL as a driving video signal. Based on the gate control signal sent from the display controller, the gate driver 30 repeats the application of the active scanning signal to each gate bus line GL with a period of one vertical scanning period.
  • a driving video signal is applied to each source bus line SL, and a scanning signal is applied to each gate bus line GL, whereby a desired image is displayed on the active area 40 as a display area. Is done.
  • the one-column inversion driving method is adopted as the polarity inversion method.
  • the one-column inversion driving method is a driving method in which the polarity of the pixel voltage is inverted every frame and the polarity between pixels adjacent in the horizontal (horizontal) direction is also inverted in each frame.
  • a polarity pattern as indicated by reference numeral 51 in FIG. 5 and a polarity pattern as indicated by reference numeral 52 in FIG. 5 alternately appear every frame.
  • the waveform of the video signal applied to each source bus line SL is as shown in FIG.
  • FIG. 6 shows the video signal waveforms for the source bus lines SL1 to SL12 in the first to twelfth columns.
  • the amplitude of the actual video signal varies depending on the display gradation of each pixel.
  • the polarity of the video signal changes in the same way in all the source bus lines SL in the odd columns, and the polarity of the video signal in all the source bus lines SL in the even columns. It changes in the same way.
  • the polarity of the video signal is always reversed between the odd-numbered source bus lines SL and the even-numbered source bus lines SL.
  • the one-column inversion driving method as described above is adopted.
  • the present invention can also be applied when the dot inversion driving method is adopted as the polarity inversion method.
  • the dot inversion driving method the polarity of the pixel voltage is inverted every frame period, and the polarity between pixels adjacent in the horizontal (horizontal) direction and the pixel adjacent in the vertical (vertical) direction in each frame. This is a driving method that also reverses the polarity.
  • a polarity pattern as indicated by reference numeral 53 in FIG. 7 and a polarity pattern as indicated by reference numeral 54 in FIG. 7 appear alternately for each frame. Even when such a dot inversion driving method is adopted, the present invention can be applied in the same manner as when the one-column inversion driving method is adopted.
  • FIG. 1 is a plan view showing a wiring structure of the hierarchized region 50 in the present embodiment.
  • This wiring structure includes a first layer wiring K1 formed in the first layer (here, the lower layer) and a second layer wiring K2 formed in the second layer (here, the upper layer).
  • the first hierarchical wiring K1 and the second hierarchical wiring K2 are connected by a contact CT.
  • the source bus line SL1 in the first column and the source bus line SL4 in the fourth column are configured only by the first layer wiring K1, and the source bus line SL2 in the second column and the source bus line SL3 in the third column are formed in the first layer wiring. It is constituted by K1 and the second hierarchical wiring K2. Such a configuration is repeated every four columns for the source bus lines SL in the fifth column and thereafter.
  • the source bus line SL in the (4n-3) th column and the source bus line SL in the 4nth column are configured only by the first layer wiring K1, and the source bus line in the (4n-2) th column.
  • the line SL and the source bus line SL in the (4n ⁇ 1) th column are configured by the first layer wiring K1 and the second layer wiring K2.
  • FIG. 8 is a cross-sectional view (schematic schematic diagram) taken along line AA in FIG.
  • the (4n-3) th column source bus line SL and the 4nth column source bus line SL are provided in the first hierarchy
  • the source bus line SL in the (4n-2) th column and the source bus line SL in the (4n-1) th column are provided in the second hierarchy.
  • attention will be paid to the polarity of the video signal in each layer in the layered region.
  • FIG. 9 is a diagram illustrating the polarity of the video signal applied to each source bus line SL in each layer in a certain frame (for convenience, referred to as “frame A”).
  • FIG. 10 is a diagram illustrating the polarity of the video signal applied to each source bus line SL in each layer in a frame following the frame A (referred to as “frame B” for convenience).
  • frame A in the first layer, the number of source bus lines SL whose video signal polarity is positive and the number of source bus lines SL whose video signal polarity is negative are equal. .
  • the number of source bus lines SL in which the polarity of the video signal is positive is equal to the number of source bus lines SL in which the polarity of the video signal is negative in the second layer.
  • the number of source bus lines SL in which the polarity of the video signal is positive is equal to the number of source bus lines SL in which the polarity of the video signal is negative.
  • the number of source bus lines SL in which the polarity of the video signal has a positive polarity is equal to the number of source bus lines SL in which the polarity of the video signal has a negative polarity.
  • the number of source bus lines SL to which the positive video signal is applied and the negative video signal are present in each layer of the hierarchical wiring structure.
  • the number of source bus lines SL being applied becomes equal.
  • a plurality of source bus lines SL are wired in a plurality of layers so that the number is equal.
  • the video signal polarity is balanced in each layer of the layered region 50.
  • the wiring widths of the first hierarchical wiring K1 and the second hierarchical wiring K2 in the hierarchical region 50 will be described. If the wiring width of the first hierarchical wiring K1 and the wiring width of the second hierarchical wiring K2 are made equal in the hierarchical region 50 as shown in FIG. 11, if the wiring shot (exposure shot) shifts during the manufacturing process. Due to the displacement of the wiring as shown in FIG. As a result, a difference occurs in how the waveform of the video signal is rounded between the source bus lines SL, and the display quality is deteriorated.
  • the wiring width of the first hierarchical wiring K1 and the wiring width of the second hierarchical wiring K2 are different.
  • the wiring width of the first layer wiring (lower layer wiring) K1 is larger than the wiring width of the second layer wiring (upper layer wiring) K2.
  • the polarity of the video signal is positive in each layer.
  • the video signal polarity is balanced in each layer of the layered region 50. For this reason, even if the wiring resistance, the capacitance, and the like are different depending on the hierarchy, the rounding is caused in the same manner in all the hierarchies regarding the waveform of the video signal.
  • the present invention is not limited to this.
  • the present invention can also be applied to a case where m is an integer greater than or equal to 2 and an m column inversion driving method (for example, a two column inversion driving method or a three column inversion driving method) is employed.
  • the wiring has two layers.
  • the present invention is not limited to this.
  • the present invention can also be applied to a case where there are three or more wiring layers. Accordingly, various modifications will be described below.
  • FIG. 15 is a schematic cross-sectional view showing an example of a wiring structure when the wiring has two layers and the two-column inversion driving method is adopted.
  • attention is paid to a portion where the source bus lines SL1 to SL4 in the first to fourth columns are formed.
  • the number of source bus lines SL in which the polarity of the video signal is positive is 1, and the number of source bus lines SL in which the polarity of the video signal is negative. The number is one.
  • the number of positive polarity columns and the number of negative polarity columns are equal in each layer.
  • the video signal polarity is balanced in each layer of the layered region 50. Therefore, as in the first embodiment, display quality deterioration due to differences in wiring resistance, capacitance, and the like depending on the hierarchy is suppressed.
  • FIG. 16 is a schematic cross-sectional view showing an example of a wiring structure (an example different from FIG. 15) when the wiring has two layers and the two-column inversion driving method is adopted.
  • the four source bus lines SL are grouped into one group, and the number of positive columns and the number of negative columns are equal in each layer.
  • the video signal polarity is balanced in each layer of the layered region 50. Therefore, as in the first embodiment, display quality deterioration due to differences in wiring resistance, capacitance, and the like depending on the hierarchy is suppressed.
  • FIG. 17 is a schematic cross-sectional view showing an example of a wiring structure when the wiring has two layers and the three-column inversion driving method is adopted.
  • attention is focused on a portion where the first to twelfth column source bus lines SL1 to SL12 are formed.
  • the number of source bus lines SL in which the polarity of the video signal is positive is 3, and the number of source bus lines SL in which the polarity of the video signal is negative.
  • the number is three. In this way, with the 12 source bus lines SL as one group, the number of positive polarity columns and the number of negative polarity columns are equal in each layer.
  • the video signal polarity is balanced in each layer of the layered region 50. Therefore, as in the first embodiment, display quality deterioration due to differences in wiring resistance, capacitance, and the like depending on the hierarchy is suppressed.
  • FIG. 18 is a schematic cross-sectional view showing an example of a wiring structure when the wiring has three layers and the one-column inversion driving method is adopted.
  • attention is paid to a portion where the source bus lines SL1 to SL6 in the first to sixth columns are formed.
  • the number of source bus lines SL in which the polarity of the video signal is positive is one, and the source bus line in which the polarity of the video signal is negative.
  • the number of SL is one.
  • the six source bus lines SL are grouped into one group, and the number of positive columns and the number of negative columns are equal in each layer.
  • the video signal polarity is balanced in each layer of the layered region 50. Therefore, as in the first embodiment, display quality deterioration due to differences in wiring resistance, capacitance, and the like depending on the hierarchy is suppressed.
  • FIG. 19 is a schematic cross-sectional view showing an example of a wiring structure (an example different from FIG. 18) when the wiring has three layers and the one-column inversion driving method is adopted.
  • a wiring structure an example different from FIG. 18
  • six source bus lines SL are grouped into one group, and the number of positive columns and the number of negative columns are equal in each layer.
  • the video signal polarity is balanced in each layer of the layered region 50. Therefore, as in the first embodiment, display quality deterioration due to differences in wiring resistance, capacitance, and the like depending on the hierarchy is suppressed.
  • FIG. 20 is a schematic cross-sectional view showing an example of a wiring structure (an example different from FIGS. 18 and 19) when the wiring has three layers and the one-column inversion driving method is adopted. is there.
  • a wiring structure an example different from FIGS. 18 and 19
  • six source bus lines SL are grouped into one group, and the number of positive columns and the number of negative columns are equal in each layer.
  • the video signal polarity is balanced in each layer of the layered region 50. Therefore, as in the first embodiment, display quality deterioration due to differences in wiring resistance, capacitance, and the like depending on the hierarchy is suppressed.
  • FIG. 21 is a schematic cross-sectional view showing an example of a wiring structure when the wiring has three layers and the two-column inversion driving method is adopted.
  • attention is paid to a portion where the source bus lines SL1 to SL12 in the first to twelfth columns are formed.
  • the number of source bus lines SL whose video signal polarity is positive is two, and the source bus line whose video signal polarity is negative.
  • the number of SL is two. In this way, with the 12 source bus lines SL as one group, the number of positive polarity columns and the number of negative polarity columns are equal in each layer.
  • the video signal polarity is balanced in each layer of the layered region 50. Therefore, as in the first embodiment, display quality deterioration due to differences in wiring resistance, capacitance, and the like depending on the hierarchy is suppressed.
  • FIG. 22 is a schematic cross-sectional view showing an example of a wiring structure (an example different from FIG. 21) when the wiring layer has three layers and the two-column inversion driving method is adopted. Similar to the example shown in FIG. 21, the 12 source bus lines SL are grouped into one group, and the number of positive columns and the number of negative columns are equal in each layer. As described above, also in this modification, the video signal polarity is balanced in each layer of the layered region 50. Therefore, as in the first embodiment, display quality deterioration due to differences in wiring resistance, capacitance, and the like depending on the hierarchy is suppressed.
  • FIG. 23 is a schematic cross-sectional view showing an example of a wiring structure (an example different from FIG. 21 and FIG. 22) in the case where the wiring has three layers and the two-column inversion driving method is adopted. is there. Similar to the example shown in FIG. 21, the 12 source bus lines SL are grouped into one group, and the number of positive columns and the number of negative columns are equal in each layer. As described above, also in this modification, the video signal polarity is balanced in each layer of the layered region 50. Therefore, as in the first embodiment, display quality deterioration due to differences in wiring resistance, capacitance, and the like depending on the hierarchy is suppressed.
  • FIG. 24 is a schematic cross-sectional view showing an example of a wiring structure when the wiring has three layers and the three-column inversion driving method is adopted.
  • attention is focused on a portion where the first to sixth columns of source bus lines SL1 to SL6 are formed.
  • the number of source bus lines SL in which the polarity of the video signal is positive is one, and the source bus line in which the polarity of the video signal is negative.
  • the number of SL is one.
  • the six source bus lines SL are grouped into one group, and the number of positive columns and the number of negative columns are equal in each layer.
  • the video signal polarity is balanced in each layer of the layered region 50. Therefore, as in the first embodiment, display quality deterioration due to differences in wiring resistance, capacitance, and the like depending on the hierarchy is suppressed.
  • FIG. 25 is a schematic cross-sectional view showing an example of a wiring structure (an example different from FIG. 24) when the wiring has three layers and the three-column inversion driving method is adopted. Similar to the example shown in FIG. 24, six source bus lines SL are grouped into one group, and the number of positive columns and the number of negative columns are equal in each layer. As described above, also in this modification, the video signal polarity is balanced in each layer of the layered region 50. Therefore, as in the first embodiment, display quality deterioration due to differences in wiring resistance, capacitance, and the like depending on the hierarchy is suppressed.
  • FIG. 26 is a schematic cross-sectional view showing an example of a wiring structure (an example different from FIGS. 24 and 25) in the case where there are three wiring layers and the three-column inversion driving method is adopted. is there. Similar to the example shown in FIG. 24, six source bus lines SL are grouped into one group, and the number of positive columns and the number of negative columns are equal in each layer. As described above, also in this modification, the video signal polarity is balanced in each layer of the layered region 50. Therefore, as in the first embodiment, display quality deterioration due to differences in wiring resistance, capacitance, and the like depending on the hierarchy is suppressed.
  • FIG. 27 is a schematic cross-sectional view showing an example of a wiring structure when the wiring has four layers and the one-column inversion driving method is adopted.
  • attention is focused on a portion where the first to eighth column source bus lines SL1 to SL8 are formed.
  • the number of source bus lines SL in which the polarity of the video signal is positive is one, and the source bus line in which the polarity of the video signal is negative.
  • the number of SL is one.
  • the eight source bus lines SL are grouped into one group, and the number of positive columns and the number of negative columns are equal in each layer.
  • the video signal polarity is balanced in each layer of the layered region 50. Therefore, as in the first embodiment, display quality deterioration due to differences in wiring resistance, capacitance, and the like depending on the hierarchy is suppressed.
  • FIG. 28 is a schematic cross-sectional view showing an example of a wiring structure (an example different from FIG. 27) when the wiring has four layers and the one-column inversion driving method is adopted.
  • eight source bus lines SL are grouped into one group, and the number of positive columns and the number of negative columns are equal in each layer.
  • the video signal polarity is balanced in each layer of the layered region 50. Therefore, as in the first embodiment, display quality deterioration due to differences in wiring resistance, capacitance, and the like depending on the hierarchy is suppressed.
  • FIG. 29 is a schematic cross-sectional view showing an example of a wiring structure (an example different from FIGS. 27 and 28) in the case where the wiring has four layers and the one-column inversion driving method is adopted. is there.
  • eight source bus lines SL are grouped into one group, and the number of positive columns and the number of negative columns are equal in each layer.
  • the video signal polarity is balanced in each layer of the layered region 50. Therefore, as in the first embodiment, display quality deterioration due to differences in wiring resistance, capacitance, and the like depending on the hierarchy is suppressed.
  • FIG. 30 is a schematic cross-sectional view showing an example of a wiring structure when the wiring has four layers and the two-column inversion driving method is adopted.
  • attention is paid to a portion where the source bus lines SL1 to SL8 in the first to eighth columns are formed.
  • the number of source bus lines SL in which the polarity of the video signal is positive is one, and the source bus line in which the polarity of the video signal is negative.
  • the number of SL is one.
  • the eight source bus lines SL are grouped into one group, and the number of positive columns and the number of negative columns are equal in each layer.
  • the video signal polarity is balanced in each layer of the layered region 50. Therefore, as in the first embodiment, display quality deterioration due to differences in wiring resistance, capacitance, and the like depending on the hierarchy is suppressed.
  • FIG. 31 is a schematic cross-sectional view showing an example of a wiring structure (an example different from FIG. 30) when the wiring has four layers and the two-column inversion driving method is adopted. Similar to the example shown in FIG. 30, eight source bus lines SL are grouped into one group, and the number of positive columns and the number of negative columns are equal in each layer. As described above, also in this modification, the video signal polarity is balanced in each layer of the layered region 50. Therefore, as in the first embodiment, display quality deterioration due to differences in wiring resistance, capacitance, and the like depending on the hierarchy is suppressed.
  • FIG. 32 is a schematic cross-sectional view showing an example of a wiring structure (an example different from FIGS. 30 and 31) in the case where the wiring has four layers and the two-column inversion driving method is adopted. is there. Similar to the example shown in FIG. 30, eight source bus lines SL are grouped into one group, and the number of positive columns and the number of negative columns are equal in each layer. As described above, also in this modification, the video signal polarity is balanced in each layer of the layered region 50. Therefore, as in the first embodiment, display quality deterioration due to differences in wiring resistance, capacitance, and the like depending on the hierarchy is suppressed.
  • FIG. 33 is a schematic cross-sectional view showing an example of a wiring structure when there are four wiring layers and the three-column inversion driving method is adopted.
  • attention is focused on a portion where the first to 24th source bus lines SL1 to SL24 are formed.
  • the number of source bus lines SL whose video signal polarity is positive is three, and the source bus line whose video signal polarity is negative.
  • the number of SL is three.
  • 24 source bus lines SL as one group, the number of positive polarity columns and the number of negative polarity columns are equal in each layer.
  • the video signal polarity is balanced in each layer of the layered region 50. Therefore, as in the first embodiment, display quality deterioration due to differences in wiring resistance, capacitance, and the like depending on the hierarchy is suppressed.
  • FIG. 34 is a schematic cross-sectional view showing an example of a wiring structure (an example different from FIG. 33) when the wiring has four layers and the three-column inversion driving method is adopted. Similar to the example shown in FIG. 33, the 24 source bus lines SL are grouped into one group, and the number of positive columns and the number of negative columns are equal in each layer. As described above, also in this modification, the video signal polarity is balanced in each layer of the layered region 50. Therefore, as in the first embodiment, display quality deterioration due to differences in wiring resistance, capacitance, and the like depending on the hierarchy is suppressed.
  • FIG. 35 is a schematic cross-sectional view showing an example of a wiring structure (an example different from FIGS. 33 and 34) in the case where the wiring has four layers and the three-column inversion driving method is adopted. is there. Similar to the example shown in FIG. 33, the 24 source bus lines SL are grouped into one group, and the number of positive columns and the number of negative columns are equal in each layer. As described above, also in this modification, the video signal polarity is balanced in each layer of the layered region 50. Therefore, as in the first embodiment, display quality deterioration due to differences in wiring resistance, capacitance, and the like depending on the hierarchy is suppressed.
  • FIG. 36 is a schematic cross-sectional view showing an example of a wiring structure when the wiring has four layers and the four-column inversion driving method is adopted.
  • FIG. 36 attention is paid to a portion where the source bus lines SL1 to SL8 in the first to eighth columns are formed.
  • the number of source bus lines SL in which the polarity of the video signal is positive is one, and the source bus line in which the polarity of the video signal is negative.
  • the number of SL is one.
  • the eight source bus lines SL are grouped into one group, and the number of positive columns and the number of negative columns are equal in each layer.
  • the video signal polarity is balanced in each layer of the layered region 50. Therefore, as in the first embodiment, display quality deterioration due to differences in wiring resistance, capacitance, and the like depending on the hierarchy is suppressed.
  • FIG. 37 is a schematic cross-sectional view showing an example of a wiring structure (an example different from FIG. 36) when the wiring has four layers and the four-column inversion driving method is adopted.
  • eight source bus lines SL are grouped into one group, and the number of positive columns and the number of negative columns are equal in each layer.
  • the video signal polarity is balanced in each layer of the layered region 50. Therefore, as in the first embodiment, display quality deterioration due to differences in wiring resistance, capacitance, and the like depending on the hierarchy is suppressed.
  • FIG. 38 is a schematic cross-sectional view showing an example of a wiring structure (an example different from FIGS. 36 and 37) in the case where the wiring has four layers and the four-column inversion driving method is adopted. is there.
  • eight source bus lines SL are grouped into one group, and the number of positive columns and the number of negative columns are equal in each layer.
  • the video signal polarity is balanced in each layer of the layered region 50. Therefore, as in the first embodiment, display quality deterioration due to differences in wiring resistance, capacitance, and the like depending on the hierarchy is suppressed.
  • the wiring layer is the P layer, and the Q column inversion driving method in which the polarity of the pixel voltage is inverted every Q column in each frame (the column inversion driving method here includes the column inversion driving method and the dot inversion driving method).
  • the number of source bus lines SL equal to twice the least common multiple of P and Q is grouped into one group, and the layered region 50 in each horizontal scanning period.
  • a plurality of source bus lines SL are arranged so that the number of source bus lines SL to which a positive video signal is applied and the number of source bus lines SL to which a negative video signal is applied in each layer are the same. Wired to multiple levels. According to the display device satisfying such a concept, the polarity of the video signal is balanced in each layer of the hierarchized region 50 for every few columns as possible. As a result, the occurrence of a bias in the polarity of the video signal in each layer is effectively suppressed, and the deterioration in display quality is effectively suppressed.
  • Second Embodiment> Next, a second embodiment of the present invention will be described. Note that a description of the same points as in the first embodiment will be omitted.
  • the polarity inversion method will be described on the assumption that the one-column inversion driving method is adopted. However, a multi-column inversion driving method may be adopted, or a dot inversion driving method may be adopted.
  • FIG. 39 is a plan view showing the wiring structure of the hierarchical region 50 (wiring structure between the external connection terminal 15 and the active area 40) in the present embodiment.
  • the liquid crystal display device according to this embodiment is provided with two hierarchized areas (a first hierarchized area 50a and a second hierarchized area 50b).
  • a cross-sectional view (cross-sectional view taken along line A1-A1 in FIG. 39) in the first hierarchized region 50a is as shown in FIG.
  • a cross-sectional view cross-sectional view taken along line A2-A2 in FIG.
  • the source bus line SL formed in the first hierarchy in the first hierarchical area 50a is in the second hierarchy in the second hierarchical area 50b.
  • the source bus line SL formed and formed in the second hierarchy in the first hierarchical region 50a is formed in the first hierarchy in the second hierarchical region 50b.
  • a half of the number of source bus lines SL is constituted by only the first layer wiring K1, and the remaining half of the number of source bus lines SL is formed of the first layer.
  • the wiring K1 and the second hierarchical wiring K2 are included.
  • all the source bus lines SL are configured by the first hierarchical wiring K1 and the second hierarchical wiring K2.
  • the first hierarchical wiring K1 and the second hierarchical wiring K2 are connected by the contact CT at the boundary between the first hierarchical region 50a and the second hierarchical region 50b. Yes.
  • a diagram showing the polarity of the video signal applied to each source bus line SL in each layer of the first layered region 50a in a certain frame is as shown in FIG.
  • a diagram showing the polarity of the video signal applied to each source bus line SL in each layer of the second layered region 50b in the frame A is as shown in FIG.
  • a diagram showing the polarity of the video signal applied to each source bus line SL in each layer of the first layered region 50a in the frame following the frame A (frame B) is as shown in FIG.
  • a diagram showing the polarity of the video signal applied to each source bus line SL in each layer of the second layered region 50b in the frame B is as shown in FIG.
  • the source bus line SL to which the positive video signal is applied in each of the first hierarchical region 50a and the second hierarchical region 50a Is equal to the number of source bus lines SL to which a negative video signal is applied.
  • the configuration as shown in FIG. 43 when the configuration as shown in FIG. 43 is adopted, there is no bias in the wiring resistance in the portion where the source bus line SL and the other line 81 intersect. Accordingly, the waveform of the video signal is rounded in the same manner in all the source bus lines SL. Thereby, the deterioration of display quality is suppressed more effectively.
  • the case where two hierarchized areas are provided as shown in FIG. 39 has been described as an example, but the case where only one hierarchized area is provided as shown in FIG. It is the same.
  • FIG. 57 is a diagram showing a conventional wiring structure in which two hierarchized areas (a first hierarchized area 50a and a second hierarchized area 50a) are provided.
  • a first hierarchized area 50a and a second hierarchized area 50a are provided in a certain frame (frame A)
  • the polarity of the video signal applied to the source bus line SL formed in the first hierarchy is all positive.
  • the polarity of the video signal applied to the source bus line SL formed in the second layer is all negative.
  • the polarities of the video signals applied to the source bus lines SL formed in the first layer are all negative, and the source bus formed in the second layer
  • the polarities of the video signals applied to the lines SL are all positive. Since the two hierarchized areas are provided in this way, the bias of the video signal polarity in the first hierarchized area 50a and the bias of the video signal polarity in the second hierarchized area 50b cancel each other. It can be considered.
  • the source bus lines SL (even-numbered source bus lines SL) to which a positive video signal is applied in the frame A are all formed in the first hierarchy in the first hierarchical region 50a, and the second The hierarchized area 50b is formed in the second hierarchy. Because of such a configuration, after all, there is a difference between how the waveform of the video signal in the odd-numbered source bus lines SL is rounded and how the waveform of the video signal in the even-numbered source bus lines SL is rounded. Arise. Therefore, the deterioration of display quality cannot be eliminated.
  • the first hierarchical region 50a is related to the source bus line SL (the odd-numbered source bus line SL) to which a negative video signal is applied in a certain frame (frame A).
  • the number of source bus lines SL formed in the second layer, and in the first layered region 50a, formed in the second layer, and in the second hierarchical region 50b, the number of source bus lines SL formed in the first hierarchy is equal.
  • the source bus line SL (even-numbered source bus line SL) to which a positive video signal is applied in the frame A is formed in the first hierarchy in the first hierarchical region 50a and the second In the hierarchical area 50b, the number of source bus lines SL formed in the second hierarchy, in the first hierarchical area 50a, formed in the second hierarchy, and in the second hierarchical area 50b, the first hierarchy. Is equal to the number of source bus lines SL formed in the circuit.
  • the odd-numbered source bus lines SL and the even-numbered source bus lines SL are generally rounded in the waveform of the video signal. Therefore, according to the present embodiment, deterioration in display quality is effectively suppressed.
  • by adopting a configuration in which the source bus lines SL and other lines are crossed in a region where all the source bus lines SL are formed in the same hierarchy it is possible to more effectively suppress the deterioration in display quality. It becomes possible.
  • FIG. 45 is a block diagram showing an overall configuration of the active matrix type liquid crystal display device according to the present embodiment.
  • the liquid crystal display device according to the present embodiment is provided with an inspection circuit 60 in addition to the components in the first embodiment.
  • the inspection circuit 60 is provided in an area between the active area 40 and the hierarchized area 50.
  • the inspection circuit 60 inspects whether there is a leak between adjacent source bus lines SL. Since components other than the inspection circuit 60 are the same as those in the first embodiment, description thereof will be omitted. It is assumed that the wiring structure of the hierarchical region 50 is the same as that in the first embodiment (see FIGS. 1 and 8).
  • FIG. 46 is a circuit diagram showing a detailed configuration of the inspection circuit 60 in the present embodiment.
  • the inspection circuit 60 includes two test lines (first test line TL1 and second test line TL2), one control line CL, and inspections provided corresponding to the source bus lines SL.
  • a switch T_SW is included.
  • the first potential TV1 is applied to the first test line TL1.
  • a second potential TV2 is applied to the second test line TL2. Note that the first potential TV1 and the second potential TV2 have different sizes.
  • the inspection switch T_SW is composed of a TFT.
  • the gate electrode is connected to the control line CL
  • the drain electrode is connected to either the first test line TL1 or the second test line TL2
  • the source electrode is connected to the source bus line SL. Yes.
  • the control line CL is supplied with a control signal for turning on the inspection switch T_SW at the time of inspection.
  • a first type potential supply line is realized by the first test line TL1
  • a second type potential supply line is realized by the second test line TL2.
  • the drain electrodes of the inspection switches T_SW provided corresponding to the odd-numbered source bus lines SL are all connected to the first test line TL1. .
  • the drain electrodes of the inspection switches T_SW provided corresponding to the even-numbered source bus lines SL are all connected to the second test line TL2.
  • the inspection circuit 60 performs an inspection to determine whether or not there is a leak between the source bus lines SL.
  • the liquid crystal display device having a hierarchical wiring structure there are the following three types of leakage (short circuit) between two source bus lines SL.
  • First type Leakage generated between two adjacent source bus lines SL in the non-hierarchical region
  • Second type Leakage generated between two source bus lines SL adjacent in the vertical direction in the hierarchical region 50
  • Type 3 Leakage occurring between two source bus lines SL adjacent in the horizontal direction in the hierarchized region 50
  • the portion indicated by reference numeral 76 in FIG. 47 schematically represents the first type of leakage, and is denoted by reference numeral in FIG.
  • a portion indicated by 77 schematically represents the second type of leak
  • a portion indicated by reference numeral 78 in FIG. 47 schematically represents the third type of leak.
  • Examples of leaks that occur between the sixth-row source bus line SL6 and the other source bus lines SL include the leaks described below.
  • First type Leakage between the sixth row source bus line SL6 and the fifth row source bus line SL5, Leakage between the sixth row source bus line SL6 and the seventh row source bus line SL7
  • Second type Leakage between the sixth row source bus line SL6 and the fifth row source bus line SL5 (see FIG. 8)
  • the sixth source bus line SL6 needs to be supplied with a test potential having a magnitude different from that of the third, fifth, and seventh source bus lines SL3, SL5, and SL7.
  • the second potential TV2 is applied as the inspection potential to the sixth source bus line SL6, and the third, fifth, and seventh source buses are applied.
  • a first potential TV1 is applied to the lines SL3, SL5, and SL7 as an inspection potential.
  • the inspection circuit 60 in this embodiment includes two test lines (a first test line TL1 and a second test line TL2) (see FIG. 46). Therefore, it is considered to provide an inspection circuit including two test lines in the liquid crystal display device having the conventional hierarchical wiring structure shown in FIG.
  • the portion indicated by reference numeral 76 in FIG. 59 schematically represents the first type of leakage
  • the portion indicated by reference numeral 77 in FIG. 59 schematically represents the second type of leakage.
  • the portion denoted by reference numeral 78 in FIG. 59 schematically represents the third type of leak.
  • a cross-sectional view (schematic schematic diagram) taken along line BB in FIG. 54 is as shown in FIG.
  • the first potential TV1 is applied as the inspection potential to the odd-numbered source bus lines SL
  • the second potential TV2 is applied as the inspection potential to the even-numbered source bus lines SL.
  • the third type of leak cannot be detected.
  • the third row source bus line SL3 and the fifth row source bus line SL5 are adjacent to each other in the second hierarchy (see FIG. 56).
  • the same test potential is applied to the bus line SL3 and the source bus line SL5 in the fifth column. Therefore, a third type of leak such as a leak between the third source bus line SL3 and the fifth source bus line SL5 (see the bold dotted line 96 in FIG. 60) is detected. I can't.
  • the first potential TV1 is applied as the inspection potential to the source bus line SL in the (4n-3) th column and the source bus line SL in the (4n-2) th column
  • the second potential TV2 is applied as the inspection potential to the source bus line SL in the (4n-1) th column and the source bus line SL in the 4nth column.
  • the third type of leak can be detected.
  • the first type of leak cannot always be detected, and the second type of leak cannot be detected.
  • the source bus line SL5 in the fifth column and the source bus line SL6 in the sixth column are adjacent to each other in the vertical direction in the hierarchical region 50 (see FIG. 56).
  • the inspection potential having the same magnitude is applied to the source bus line SL5 in the column and the source bus line SL6 in the sixth column. Therefore, a second type of leak such as a leak between the fifth source bus line SL5 and the sixth source bus line SL6 (see the thick dotted line 97 in FIG. 61) is detected. I can't.
  • the first potential TV1 is applied as the inspection potential to the (4n-3) th source bus line SL and the 4nth source bus line SL, and (4n-2).
  • the second potential TV2 is applied as the inspection potential to the source bus line SL in the column) and the source bus line SL in the (4n-1) th column.
  • the second type leak and the third type leak can be detected.
  • the fourth row source bus line SL4 and the fifth row source bus line SL5 are adjacent to each other in the non-hierarchical region (see FIG.
  • the inspection potential having the same magnitude is applied to the source bus line SL4 and the source bus line SL5 in the fifth column. Accordingly, the first type of leak such as the leak between the fourth source bus line SL4 and the fifth source bus line SL5 (see the bold dotted line 98 in FIG. 62) is not necessarily detected. It is not always possible.
  • the two source bus lines SL adjacent in the vertical direction in the hierarchical region 50 are the odd-numbered source bus lines SL and the even-numbered columns.
  • Two source bus lines SL that are combined with the source bus lines SL and are adjacent in the horizontal direction in the hierarchical region 50 are combinations of the odd-numbered source bus lines SL and the even-numbered source bus lines SL. It is. Since such a wiring structure is employed, as shown in FIG. 46, the test buses of different sizes are used for the odd-numbered source bus lines SL and the even-numbered source bus lines SL using two test lines.
  • the arbitrary two source bus lines SL adjacent to each other in the non-hierarchical region are given different inspection potentials, and any two adjacent to the vertical layer in the hierarchical region 50 are provided.
  • Different test potentials are applied to the source bus lines SL, and different test potentials are applied to any two source bus lines SL adjacent in the horizontal direction in the hierarchical region 50.
  • the inspection circuit 60 including only two test lines can detect all the above-described leaks of the patterns (first to third patterns).
  • the configuration of the inspection circuit 60 can be made simpler than the conventional one. Accordingly, the frame size can be reduced, and the display device can be downsized.
  • the circuit having the configuration shown in FIG. 46 is a circuit for removing charges from the source bus line SL and the pixel formation portion 4 when the apparatus is turned off or abnormally terminated (hereinafter referred to as “charge removal circuit”).
  • charge removal circuit Sometimes used as When the circuit having the configuration shown in FIG. 46 is used as the charge removal circuit, the switch T_SW is turned on with the first potential TV1 and the second potential TV2 set to the ground potential (reference potential) when removing the charge. Put into a state. As a result, charges are quickly removed from the source bus line SL and the pixel formation portion 4. At this time, the two test lines (the first test line TL1 and the second test line TL2) shown in FIG.
  • FIG. 46 function as reference potential lines.
  • the present invention can also be applied when the circuit having the configuration shown in FIG. 46 is used as such a charge removal circuit.
  • a reduction in display quality due to differences in wiring resistance, capacitance, etc. depending on the hierarchy is suppressed, and in addition, display quality due to the presence of residual charges is suppressed. Is suppressed.
  • test potentials having different magnitudes are applied to the odd-numbered source bus lines SL and the even-numbered source bus lines SL.
  • different arbitrary test potentials are applied to any two source bus lines SL adjacent in the vertical direction in the hierarchical region 50, and in the horizontal direction in the hierarchical region 50.
  • Test potentials having different magnitudes are applied to any two source bus lines SL adjacent to each other.
  • the inspection circuit 60 including only two test lines can detect all the above-described leaks of the patterns (first to third patterns). Become.
  • the inspection circuit 60 having the configuration shown in FIG. 46 is provided in the liquid crystal display device having the wiring structure shown in FIG.
  • test potentials having different magnitudes are applied to the odd-numbered source bus lines SL and the even-numbered source bus lines SL.
  • different arbitrary test potentials are applied to any two source bus lines SL adjacent in the vertical direction in the hierarchical region 50, and the horizontal direction in the hierarchical region 50.
  • Test potentials having different magnitudes are applied to any two source bus lines SL adjacent to each other.
  • any two source bus lines SL adjacent in the vertical direction are a combination of the odd-numbered source bus lines SL and the even-numbered source bus lines SL, and in the horizontal direction. If any two source bus lines SL adjacent to each other are a combination of an odd-numbered source bus line SL and an even-numbered source bus line SL, a liquid crystal display device having a wiring structure other than the above-described example However, the inspection circuit 60 including only two test lines can detect all the above-described leaks of the patterns (first to third patterns).
  • test circuit 60 includes only two test lines. However, the present invention is not limited to this, and the test circuit 60 includes three or more test lines. May be.
  • a configuration as shown in FIG. 48 can be adopted.
  • the test potential is applied from the first test line TL1 to the source bus line SL in the (4n-3) th column, and the source in the (4n-2) th column.
  • a test potential is applied from the second test line TL2 to the bus line SL, and a test potential is applied from the third test line TL3 to the source bus line SL in the (4n-1) th column.
  • a test potential is applied to the bus line SL from the fourth test line TL4.
  • the first test line TL1 and the third test line TL3 are supplied with the first potential TV1 as the inspection potential, and the second test line TL2 and the fourth test line TL4 are inspected.
  • a second potential TV2 is applied as the potential. Therefore, as in the third embodiment, the test potentials having different magnitudes are applied to the odd-numbered source bus lines SL and the even-numbered source bus lines SL.
  • the number of test lines included in the inspection circuit 60 may be three or more.
  • the first type potential supply line is realized by the first test line TL1 and the third test line TL3, and the second type is realized by the second test line TL2 and the fourth test line TL4.
  • the potential supply line is realized.
  • the inspection circuit 60 is provided in a region between the hierarchized region 50 and the active area 40 (see FIG. 49).
  • the position where the inspection circuit 60 is provided is not particularly limited.
  • a configuration in which an inspection circuit 60 is provided in a region opposite to the hierarchized region 50 with the active area 40 as a reference may be employed.
  • a configuration in which an inspection circuit 60 is provided below the source driver 20 (IC chip) can be employed.
  • a driving method called SSD Source Shared Driving
  • the video signal output from the source driver is generated when the source bus line connected to the red pixel forming unit, the source bus line connected to the green pixel forming unit, and the blue pixel forming To the source bus line connected to the section.
  • the present invention can also be applied when such an SSD is adopted as the drive system.
  • FIG. 52 is a diagram showing a configuration between the hierarchized area 50 and the active area 40 in the present modification. Between the hierarchized area 50 and the active area 40, an inspection circuit 60 and an SSD circuit 65 are provided. The inspection circuit 60 is provided between the hierarchized area 50 and the SSD circuit 65. However, the position of the inspection circuit 60 is not limited to this.
  • the SSD circuit 65 includes a red control line RCL that transmits a red control signal RCS, a green control line GCL that transmits a green control signal GCS, and a blue control line that transmits a blue control signal BCS.
  • BCL, red switch RSW controlled by red control signal RCS, green switch GSW controlled by green control signal GCS, and blue switch BSW controlled by blue control signal BCS are included. ing. In such a configuration, any one of the red switch RSW, the green switch GSW, and the blue switch BSW is turned on in each horizontal scanning period.
  • the video signal output from the source driver is switched between the source bus line connected to the red pixel formation portion, the source bus line connected to the green pixel formation portion, and the blue color by switching the switch to be turned on. And a source bus line connected to the pixel forming portion.
  • the present invention may also be applied to an SSD that distributes one video signal output to a number of source bus lines other than three.
  • the invention can be applied.
  • the present invention can also be applied when a protection circuit, various test circuits, and the like are provided.
  • the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the present invention.
  • the liquid crystal display device has been described as an example, but the present invention is not limited to this.
  • the present invention can also be applied to a display device other than a liquid crystal display device such as an organic EL (Electro Luminescence) display device.
  • the column inversion driving method is adopted as the polarity inversion method.
  • the present invention is not limited to this.
  • the present invention can also be applied when the dot inversion driving method is adopted as the polarity inversion method.
  • DESCRIPTION OF SYMBOLS 4 Pixel formation part 10 ... Panel board
  • DESCRIPTION OF SYMBOLS 50 ... Hierarchical area

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本発明は、階層化された配線構造を有する表示装置において、階層によって配線抵抗や容量などが異なることに起因する表示品位の低下を抑制することを目的とする。本発明は、Ｐ階層（Ｐは２以上の整数）に階層化された配線構造を有し、Ｑ本（Ｑは自然数）のソースバスライン（ＳＬ）毎に映像信号の極性を反転させるＱ列反転駆動方式が採用されている表示装置において、ＰとＱの最小公倍数の２倍の数に等しい本数のソースバスライン（ＳＬ）を１つのグループとして各水平走査期間において各階層で正極性の映像信号が印加されているソースバスライン（ＳＬ）の本数と負極性の映像信号が印加されているソースバスライン（ＳＬ）の本数とが一致するように、複数の階層への複数のソースバスライン（ＳＬ）の配線が行われる。

Description

表示装置
　本発明は、表示装置に関し、詳しくは、パネル基板上の外部接続端子とアクティブエリア（表示領域）との間の領域に階層化された配線構造を有する表示装置に関する。
　液晶表示装置等の表示装置においては、アクティブエリアと呼ばれる表示領域内に多数の信号配線が設けられている。それらの信号配線は、パネル基板上に設けられた外部接続端子（例えば、パネル基板上に実装されたソースドライバＩＣから出力される映像信号を受け取るための端子）に接続されている。ところで、アクティブエリアと外部接続端子との間の配線に関し、図５３に示すように、パネル基板平面上で扇状の配線構造が採用されることが多い。
　近年、表示装置の小型化への要求が高まっているが、図５３に示すような配線構造を採用した場合、額縁サイズが大きくなる傾向にある。特に、高解像度化によってアクティブエリア内に設けられる信号配線の数が増加すると、額縁サイズの増大が顕著になる。このように額縁サイズが大きくなると、表示装置の小型化が困難となる。
　そこで、外部接続端子とアクティブエリアとの間の配線に関し、２層以上の階層構造を採用することが提案されている。なお、以下においては、アクティブエリアに設けられている信号配線のうち、映像信号を伝達するためのソースバスライン（映像信号線）に着目して説明する。図５４は、従来の階層化された配線構造の一例を示す平面図である。図５５は、図５４に示す配線構造について詳しく説明するための図である。図５４には、外部接続端子からアクティブエリア内に延びるように配設されている複数本（例えば、９６０本）のソースバスラインのうちの１列目～１２列目のソースバスラインＳＬ１～ＳＬ１２を示している。なお、以下においては、複数本のソースバスラインを互いに区別する必要がない場合には、ソースバスラインには符号ＳＬを付す。
　図５４および図５５に示す配線構造は、第１階層（ここでは下層）に形成される配線（第１階層配線）Ｋ１と第２階層（ここでは上層）に形成される配線（第２階層配線）Ｋ２とによって構成されている。隣接する２本のソースバスラインのうちの一方（図５５では、ソースバスラインＳＬ２）は、第１階層配線Ｋ１のみによって構成されている。隣接する２本のソースバスラインのうちの他方（図５５では、ソースバスラインＳＬ１）は、第１階層配線Ｋ１と第２階層配線Ｋ２とによって構成されている。第１階層配線Ｋ１と第２階層配線Ｋ２とは、コンタクトＣＴによって接続されている。図５５で符号９２で示す領域において、第１階層配線Ｋ１と第２階層配線Ｋ２とが垂直方向（上下方向）に重なり合うように配置されている。なお、第１階層配線Ｋ１と第２階層配線Ｋ２との間には絶縁層（不図示）が設けられている。
　以上のように複数のソースバスラインＳＬを垂直方向に重ねて配置することにより、図５３に示したような配線構造を採用したときと比べて額縁サイズを小さくすることができる。このように階層化された配線構造を有する表示装置については、例えば、日本の特開平５－１９２８２号公報に開示されている。
日本の特開平５－１９２８２号公報
　ところが、図５４に示すような配線構造を採用した場合、各階層において映像信号の極性が偏ることに起因して表示品位が低下することがある。これについて以下に詳しく説明する。なお、ここでは、極性反転方式として１カラム反転駆動方式が採用されているものと仮定する。図５４に示されている１２本のソースバスラインＳＬ１～ＳＬ１２に着目すると、各水平走査期間において、奇数列目のソースバスラインＳＬに印加される映像信号の極性と偶数列目のソースバスラインＳＬに印加される映像信号の極性とは逆になる。図５４では、各ソースバスラインＳＬの上方（符号９１で示す部分）に、或る水平走査期間に着目したときの各ソースバスラインＳＬに印加される映像信号の極性を示している（図１，図３９，図４７，図５７，および図５９についても同様）。この例では、奇数列目のソースバスラインＳＬに印加される映像信号の極性は負極性となっており、偶数列目のソースバスラインＳＬに印加される映像信号の極性は正極性となっている。ここで、図５４のＢ－Ｂ線断面図（概略模式図）は、図５６に示すようなものとなる。図５６では、ソースバスラインＳＬの符号の後ろに、或る水平走査期間において当該ソースバスラインＳＬに印加される映像信号の極性を表す符号を付加している（図９，図１０，図１５～図３８，図４１，および図４２についても同様）。
　図５６より、或る水平走査期間には、第１階層に形成されているソースバスラインＳＬに印加される映像信号の極性は全て正極性となり、第２階層に形成されているソースバスラインＳＬに印加される映像信号の極性は全て負極性となることが把握される。このように、第１階層については映像信号の極性は正側に偏っており、第２階層については映像信号の極性は負側に偏っている。なお、１フレーム後には、第１階層については映像信号の極性は負側に偏り、第２階層については映像信号の極性は正側に偏る。ところで、階層化された配線構造においては、一般に、階層によって配線抵抗や容量などが異なっている。このため、上述のように各階層において映像信号の極性に偏りが生じていると、第１階層と第２階層とで映像信号の波形のなまり方が異なることになる。その結果、表示品位が低下する。
　以上のように、従来の階層化された配線構造によれば、各階層において映像信号の極性に偏りが生じるので、階層によって配線抵抗や容量などが異なることに起因して表示品位が低下する。
　そこで本発明は、階層化された配線構造を有する表示装置において、階層によって配線抵抗や容量などが異なることに起因する表示品位の低下を抑制することを目的とする。
　本発明の第１の局面は、複数の階層に階層化された配線構造を有する階層化領域と表示領域とを含むパネル基板と、前記パネル基板上に配設された複数の映像信号線と、前記複数の映像信号線に印加すべき映像信号の供給を受けるために前記パネル基板上に設けられた複数の外部接続端子とを備えた表示装置であって、
　前記複数の映像信号線は、前記複数の外部接続端子から前記階層化領域を介して前記表示領域内へと延びるように配設され、
　各水平走査期間において前記階層化領域の各階層で正極性の映像信号が印加されている映像信号線の本数と負極性の映像信号が印加されている映像信号線の本数とが実質的に等しくなるように、前記複数の映像信号線が前記複数の階層に配線されていることを特徴とする。
　本発明の第２の局面は、本発明の第１の局面において、
　前記階層化領域は、Ｐ階層（Ｐは２以上の整数）に階層化された配線構造を有し、
　Ｑ本（Ｑは自然数）の映像信号線毎に映像信号の極性を反転させるＱ列反転駆動方式が採用され、
　ＰとＱの最小公倍数の２倍の数に等しい本数の映像信号線を１つのグループとして、各水平走査期間において前記階層化領域の各階層で正極性の映像信号が印加されている映像信号線の本数と負極性の映像信号が印加されている映像信号線の本数とが一致することを特徴とする。
　本発明の第３の局面は、本発明の第２の局面において、
　各映像信号線に所定の電位を与えることが可能なように構成された電位供給線を更に備えることを特徴とする。
　本発明の第４の局面は、本発明の第３の局面において、
　前記階層化領域において、垂直方向に隣接する２本の映像信号線が奇数列目の映像信号線と偶数列目の映像信号線との組み合わせであり、かつ、水平方向に隣接する２本の映像信号線が奇数列目の映像信号線と偶数列目の映像信号線との組み合わせであることを特徴とする。
　本発明の第５の局面は、本発明の第４の局面において、
　前記電位供給線は、奇数列目の映像信号線に接続された第１タイプの電位供給線と偶数列目の映像信号線に接続された第２タイプの電位供給線とからなることを特徴とする。
　本発明の第６の局面は、本発明の第５の局面において、
　前記電位供給線は、１本の前記第１タイプの電位供給線と１本の前記第２タイプの電位供給線とからなることを特徴とする。
　本発明の第７の局面は、本発明の第５の局面において、
　前記第１タイプの電位供給線と前記第２タイプの電位供給線とには異なる大きさの電位が与えられることを特徴とする。
　本発明の第８の局面は、本発明の第４の局面において、
　前記階層化領域は、２階層に階層化された配線構造を有することを特徴とする。
　本発明の第９の局面は、本発明の第３の局面において、
　前記電位供給線を介して前記複数の映像信号線に所定の基準電位が与えられることを特徴とする。
　本発明の第１０の局面は、本発明の第１の局面において、
　前記パネル基板は、前記複数の外部接続端子と前記表示領域との間に、前記階層化領域として第１の階層化領域と第２の階層化領域とを有し、
　前記複数の映像信号線の各々は、前記第１の階層化領域と前記第２の階層化領域とで互いに異なる層に配線されていることを特徴とする。
　本発明の第１１の局面は、本発明の第１の局面において、
　前記階層化領域は、第１階層および第２階層からなる２階層に階層化された配線構造を有し、
　ｎを自然数としたとき、（４ｎ－３）列目の映像信号線および４ｎ列目の映像信号線は前記第１階層に配線され、（４ｎ－２）列目の映像信号線および（４ｎ－１）列目の映像信号線は前記第２階層に配線されていることを特徴とする。
　本発明の第１２の局面は、本発明の第１１の局面において、
　前記パネル基板は、前記複数の外部接続端子と前記表示領域との間に、前記階層化領域として第１の階層化領域と第２の階層化領域とを有し、
　前記第１の階層化領域において前記第１階層に配線されている映像信号線は、前記第２の階層化領域では前記第２階層に配線され、
　前記第１の階層化領域において前記第２階層に配線されている映像信号線は、前記第２の階層化領域では前記第１階層に配線されていることを特徴とする。
　本発明の第１３の局面は、本発明の第１の局面において、
　前記複数の映像信号線と他のラインとが、前記複数の映像信号線が同じ階層に配線されている領域で交差していることを特徴とする。
　本発明の第１４の局面は、本発明の第１の局面において、
　前記階層化領域において、前記複数の映像信号線の配線幅が階層毎に異なることを特徴とする。
　本発明の第１の局面によれば、階層化された配線構造を有する表示装置において、階層化領域の各階層では、映像信号の極性が正極性となる映像信号線の本数と映像信号の極性が負極性となる映像信号線の本数とが等しくなる。これにより、階層化領域の各階層において映像信号の極性のバランスが取れた状態となる。このため、階層によって配線抵抗や容量などが異なっていても、映像信号の波形に関して全ての階層において同じようになまりが生じる。このようにして階層間で映像信号の波形のなまり方に差が生じることが抑制されるので、表示品位の低下が抑制される。以上より、階層化された配線構造を有する表示装置において、階層によって配線抵抗や容量などが異なることに起因する表示品位の低下が抑制される。
　本発明の第２の局面によれば、できるだけ少ない本数の映像信号線毎に、階層化領域の各階層において映像信号の極性のバランスが取れた状態となる。これにより、各階層における映像信号の極性の偏りの発生が効果的に抑制され、表示品位の低下が効果的に抑制される。
　本発明の第３の局面によれば、例えば、隣接しあう２本の映像信号線に対して電位供給線を用いて互いに異なる電位を与えることによって、当該２本の映像信号線間のリーク不良を検出することが可能となる。また、例えば、装置の電源オフ時や異常終了時に電位供給線を用いて全ての映像信号線に対して基準電位（グラウンド電位）を与えることによって、映像信号線上の残留電荷を除去することが可能となる。
　本発明の第４の局面によれば、電位供給線を用いて奇数列目の映像信号線と偶数列目の映像信号線とに異なる大きさの電位を与えることによって、非階層化領域において隣接する任意の２本の映像信号線に互いに異なる大きさの電位が与えられ、かつ、階層化領域において垂直方向に隣接する任意の２本の映像信号線に互いに異なる大きさの電位が与えられ、かつ、階層化領域において水平方向に隣接する任意の２本の映像信号線に互いに異なる大きさの電位が与えられる。このように、隣接する任意の２本の映像信号線間のリークを検出するためには奇数列目の映像信号線と偶数列目の映像信号線とに異なる大きさの電位を与えることができれば良いので、検査線として機能する電位供給線の本数を最低２本にすることが可能となる。これにより、額縁サイズを小さくすることができるので、表示装置の小型化を図ることが可能となる。
　本発明の第５の局面によれば、第１タイプの電位供給線と第２タイプの電位供給線とに異なる電位を与えることによって、本発明の第４の局面と同様の効果が得られる。
　本発明の第６の局面によれば、表示装置には電位供給線が２本だけ設けられるので、従来の同様の表示装置と比較して、確実に額縁サイズを小さくすることができる。
　本発明の第７の局面によれば、確実に本発明の第４の局面と同様の効果が得られる。
　本発明の第８の局面によれば、２階層に階層化された配線構造を有する表示装置において、本発明の第４の局面と同様の効果が得られる。
　本発明の第９の局面によれば、例えば装置の電源オフ時や異常終了時に映像信号線上の電荷を除去することができるので、残留電荷の存在に起因する表示品位の低下が抑制される。
　本発明の第１０の局面によれば、階層化領域の各階層で映像信号の極性が正極性となる映像信号線の本数と映像信号の極性が負極性となる映像信号線の本数とが等しくなるように複数の映像信号線が各階層に配線され、しかも各映像信号線は２つの階層化領域において互いに異なる階層に配線される。このため、正極性の映像信号が印加される映像信号線と負極性の映像信号が印加される映像信号線とで全体として同じように映像信号の波形になまりが生じる。これにより、表示品位の低下が効果的に抑制される。
　本発明の第１１の局面によれば、４本の映像信号線毎に、階層化領域の各階層において映像信号の極性のバランスが取れた状態となる。これにより、各階層における映像信号の極性の偏りの発生が効果的に抑制され、表示品位の低下が効果的に抑制される。
　本発明の第１２の局面によれば、本発明の第１０の局面および本発明の第１１の局面と同様の効果が得られる。
　本発明の第１３の局面によれば、映像信号線と他のラインとが交差する部分において配線抵抗の大きさに偏りが生じない。従って、全ての映像信号線において同じように映像信号の波形になまりが生じる。このため、より効果的に表示品位の低下が抑制される。
　本発明の第１４の局面によれば、製造過程において配線のショットにずれが生じた場合でも、配線のずれに起因して場所による配線容量の差が生じることが抑制される。このため、より効果的に表示品位の低下が抑制される。
本発明の第１の実施形態に係る液晶表示装置における階層化領域の配線構造を示す平面図である。 上記第１の実施形態において、液晶表示装置の全体構成を示すブロック図である。 上記第１の実施形態において、階層化領域が設けられている位置について説明するための図である。 上記第１の実施形態における画素形成部の構成を示す図である。 １カラム反転駆動方式について説明するための図である。 １カラム反転駆動方式について説明するための映像信号の波形図である。 ドット反転駆動方式について説明するための図である。 図１のＡ－Ａ線断面図（概略模式図）である。 上記第１の実施形態において、或るフレーム（フレームＡ）における各階層の各ソースバスラインに印加されている映像信号の極性を示す図である。 上記第１の実施形態において、フレームＡの次のフレーム（フレームＢ）における各階層の各ソースバスラインに印加されている映像信号の極性を示す図である。 上記第１の実施形態において、第１階層配線および第２階層配線の配線幅について説明するための図である。 上記第１の実施形態において、第１階層配線および第２階層配線の配線幅について説明するための図である。 上記第１の実施形態において、第１階層配線および第２階層配線の配線幅について説明するための図である。 上記第１の実施形態において、第１階層配線および第２階層配線の配線幅について説明するための図である。 上記第１の実施形態の変形例に関し、配線の階層が２階層であって、かつ、２カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。 上記第１の実施形態の変形例に関し、配線の階層が２階層であって、かつ、２カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。 上記第１の実施形態の変形例に関し、配線の階層が２階層であって、かつ、３カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。 上記第１の実施形態の変形例に関し、配線の階層が３階層であって、かつ、１カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。 上記第１の実施形態の変形例に関し、配線の階層が３階層であって、かつ、１カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。 上記第１の実施形態の変形例に関し、配線の階層が３階層であって、かつ、１カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。 上記第１の実施形態の変形例に関し、配線の階層が３階層であって、かつ、２カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。 上記第１の実施形態の変形例に関し、配線の階層が３階層であって、かつ、２カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。 上記第１の実施形態の変形例に関し、配線の階層が３階層であって、かつ、２カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。 上記第１の実施形態の変形例に関し、配線の階層が３階層であって、かつ、３カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。 上記第１の実施形態の変形例に関し、配線の階層が３階層であって、かつ、３カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。 上記第１の実施形態の変形例に関し、配線の階層が３階層であって、かつ、３カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。 上記第１の実施形態の変形例に関し、配線の階層が４階層であって、かつ、１カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。 上記第１の実施形態の変形例に関し、配線の階層が４階層であって、かつ、１カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。 上記第１の実施形態の変形例に関し、配線の階層が４階層であって、かつ、１カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。 上記第１の実施形態の変形例に関し、配線の階層が４階層であって、かつ、２カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。 上記第１の実施形態の変形例に関し、配線の階層が４階層であって、かつ、２カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。 上記第１の実施形態の変形例に関し、配線の階層が４階層であって、かつ、２カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。 上記第１の実施形態の変形例に関し、配線の階層が４階層であって、かつ、３カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。 上記第１の実施形態の変形例に関し、配線の階層が４階層であって、かつ、３カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。 上記第１の実施形態の変形例に関し、配線の階層が４階層であって、かつ、３カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。 上記第１の実施形態の変形例に関し、配線の階層が４階層であって、かつ、４カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。 上記第１の実施形態の変形例に関し、配線の階層が４階層であって、かつ、４カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。 上記第１の実施形態の変形例に関し、配線の階層が４階層であって、かつ、４カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。 本発明の第２の実施形態に係る液晶表示装置における階層化領域の配線構造を示す平面図である。 図３９のＡ２－Ａ２線断面図（概略模式図）である。 上記第２の実施形態において、或るフレーム（フレームＡ）における第２の階層化領域の各階層の各ソースバスラインに印加されている映像信号の極性を示す図である。 上記第２の実施形態において、フレームＡの次のフレーム（フレームＢ）における第２の階層化領域の各階層の各ソースバスラインに印加されている映像信号の極性を示す図である。 上記第２の実施形態において、ソースバスラインと他のラインとが交差する部分における配線の仕方について説明するための図である。 上記第２の実施形態において、ソースバスラインと他のラインとが交差する部分における配線の仕方について説明するための図である。 本発明の第３の実施形態に係る液晶表示装置の全体構成を示すブロック図である。 上記第３の実施形態における検査回路の詳細な構成を示す回路図である。 第１～第３のタイプのリークについて説明するための図である。 上記第３の実施形態の第２の変形例における検査回路の詳細な構成を示す回路図である。 上記第３の実施形態における検査回路の位置について説明するための図である。 上記第３の実施形態の第３の変形例における検査回路の位置について説明するための図である。 上記第３の実施形態の第３の変形例における検査回路の位置について説明するための図である。 上記第３の実施形態の第４の変形例における階層化領域－アクティブエリア間の構成を示す図である。 従来技術に関し、アクティブエリアと外部接続端子との間における扇状の配線構造を示す図である。 従来の階層化された配線構造の一例を示す平面図である。 図５４に示す配線構造について詳しく説明するための図である。 図５４のＢ－Ｂ線断面図（概略模式図）である。 ２つの階層化領域が設けられている従来の配線構造を示す図である。 映像信号の波形のなまり方について説明するための図である。 第１～第３のタイプのリークについて説明するための図である。 従来の階層化された配線構造を有する液晶表示装置に２本のテストラインを含む検査回路を設けた場合について説明するための図である。 従来の階層化された配線構造を有する液晶表示装置に２本のテストラインを含む検査回路を設けた場合について説明するための図である。 従来の階層化された配線構造を有する液晶表示装置に２本のテストラインを含む検査回路を設けた場合について説明するための図である。
　以下、添付図面を参照しつつ、本発明の実施形態について説明する。
＜１．第１の実施形態＞
＜１．１　全体構成および動作概要＞
　図２は、本発明の第１の実施形態に係るアクティブマトリクス型の液晶表示装置の全体構成を示すブロック図である。図２に示すように、この液晶表示装置は、ソースドライバ２０とゲートドライバ３０とアクティブエリア（表示領域）４０とを備えている。アクティブエリア４０およびゲートドライバ３０は、パネル基板１０上に形成されている。なお、本実施形態におけるパネル基板１０はガラス基板である。ソースドライバ２０は、例えばＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）の形態でパネル基板１０上に実装されている。すなわち、本実施形態におけるソースドライバ２０はＩＣチップである。パネル基板１０上には、ＩＣチップであるソースドライバ２０から出力される映像信号を受け取るための外部接続端子が設けられている。なお、図２で符号５０で示す領域は、階層化された配線構造を有する領域（以下、「階層化領域」という。）である。この階層化領域５０は、図３に示すように、外部接続端子１５とアクティブエリア４０との間に設けられている。階層化領域５０における詳しい配線構造については後述する。
　アクティブエリア４０には、複数本のソースバスラインＳＬと複数本のゲートバスラインＧＬとが配設されている。それら複数本のソースバスラインＳＬと複数本のゲートバスラインＧＬとの交差点にそれぞれ対応して、画素を形成する画素形成部（図２では不図示）が設けられている。すなわち、アクティブエリア４０には、複数個の画素形成部が設けられている。
　図４は、画素形成部４の構成を示す図である。図４に示すように、画素形成部４には、対応する交差点を通過するゲートバスラインＧＬにゲート端子が接続されると共に当該交差点を通過するソースバスラインＳＬにソース端子が接続されたスイッチング素子であるＴＦＴ（薄膜トランジスタ）４９と、そのＴＦＴ４９のドレイン端子に接続された画素電極４１と、上記複数個の画素形成部４に共通的に設けられた共通電極４４および補助容量電極４５と、画素電極４１と共通電極４４とによって形成される液晶容量４２と、画素電極４１と補助容量電極４５とによって形成される補助容量４３とが含まれている。液晶容量４２と補助容量４３とによって画素容量４６が構成されている。
　ところで、画素形成部４内のＴＦＴ４９には、例えば、酸化物ＴＦＴ（酸化物半導体をチャネル層に用いた薄膜トランジスタ）を採用することができる。酸化物ＴＦＴとしては、例えば、ＩｎＧａＺｎＯ（酸化インジウムガリウム亜鉛）を含むＴＦＴが挙げられる。酸化物ＴＦＴは、移動度が高くリーク電流が小さいという特徴を有している。従って、酸化物ＴＦＴを採用することにより、小型化や低消費電力化の効果が得られる。但し、本発明は、これに限定されない。例えば、アモルファスシリコンをチャネル層に用いたＴＦＴを採用することもできる。
　なお、ここでは、ソースドライバ２０およびゲートドライバ３０の動作を制御する表示コントローラがパネル基板１０の外部（例えば、パネル基板１０に接続されたフレキシブル基板上）に設けられているものと仮定する。ソースドライバ２０にはその表示コントローラからデジタル映像信号およびソース制御信号が送られ、ゲートドライバ３０にはその表示コントローラからゲート制御信号が送られる。ソース制御信号には、例えば、ソーススタートパルス信号，ソースクロック信号，およびラッチストローブ信号が含まれている。ゲート制御信号には、例えば、ゲートスタートパルス信号およびゲートクロック信号が含まれている。
　ソースドライバ２０は、表示コントローラから送られるデジタル映像信号およびソース制御信号を受け取り、各ソースバスラインＳＬに駆動用の映像信号を印加する。このとき、ソースドライバ２０では、ソースクロック信号のパルスが発生するタイミングで、各ソースバスラインＳＬに印加すべき電圧を示すデジタル映像信号が順次に保持される。そして、ラッチストローブ信号のパルスが発生するタイミングで、上記保持されたデジタル映像信号がアナログ電圧に変換される。その変換されたアナログ電圧は、駆動用の映像信号として全てのソースバスラインＳＬに一斉に印加される。ゲートドライバ３０は、表示コントローラから送られるゲート制御信号に基づいて、アクティブな走査信号の各ゲートバスラインＧＬへの印加を１垂直走査期間を周期として繰り返す。
　以上のようにして、各ソースバスラインＳＬに駆動用の映像信号が印加され、各ゲートバスラインＧＬに走査信号が印加されることにより、表示領域としてのアクティブエリア４０上に所望の画像が表示される。
＜１．２　極性反転方式＞
　次に、本実施形態における極性反転方式について説明する。本実施形態に係る液晶表示装置では、極性反転方式として１カラム反転駆動方式が採用されている。１カラム反転駆動方式とは、画素電圧の極性を１フレーム毎に反転させ、かつ、各フレーム内において横（水平）方向に隣接する画素間の極性をも反転させる駆動方式である。このような１カラム反転駆動方式が採用されている場合、図５で符号５１で示すような極性パターンと図５で符号５２で示すような極性パターンとが１フレーム毎に交互に現れる。また、各ソースバスラインＳＬに印加される映像信号の波形は、図６に示すようなものとなる。図６には、１～１２列目のソースバスラインＳＬ１～ＳＬ１２についての映像信号の波形を示している。なお、図６に関し、実際の映像信号の振幅については、各画素の表示階調に応じて変化する。図５および図６から把握されるように、奇数列目の全てのソースバスラインＳＬにおいて映像信号の極性は同じように変化し、偶数列目の全てのソースバスラインＳＬにおいて映像信号の極性は同じように変化する。また、奇数列目のソースバスラインＳＬと偶数列目のソースバスラインＳＬとでは、映像信号の極性は常に逆になっている。本実施形態においては、以上のような１カラム反転駆動方式が採用されている。
　なお、極性反転方式としてドット反転駆動方式が採用されている場合にも、本発明を適用することができる。ドット反転駆動方式とは、画素電圧の極性を１フレーム期間毎に反転させ、かつ、各フレーム内において横（水平）方向に隣接する画素間の極性および縦（垂直）方向に隣接する画素間の極性をも反転させる駆動方式である。ドット反転駆動方式が採用されている場合、図７で符号５３で示すような極性パターンと図７で符号５４で示すような極性パターンとが１フレーム毎に交互に現れる。このようなドット反転駆動方式が採用されている場合にも、１カラム反転駆動方式が採用されている場合と同様にして、本発明を適用することができる。
＜１．３　外部接続端子－アクティブエリア間の配線構造＞
　図１を参照しつつ、パネル基板１０上に設けられている外部接続端子（ＩＣチップであるソースドライバ２０から出力される映像信号を受け取るための端子）１５とアクティブエリア４０との間の配線構造について説明する。図１は、本実施形態における階層化領域５０の配線構造を示す平面図である。この配線構造は、第１階層（ここでは下層）に形成される第１階層配線Ｋ１と第２階層（ここでは上層）に形成される第２階層配線Ｋ２とによって構成されている。第１階層配線Ｋ１と第２階層配線Ｋ２とは、コンタクトＣＴによって接続されている。
　ここで、図１において、１～４列目のソースバスラインＳＬ１～ＳＬ４に着目する。１列目のソースバスラインＳＬ１および４列目のソースバスラインＳＬ４は第１階層配線Ｋ１のみによって構成され、２列目のソースバスラインＳＬ２および３列目のソースバスラインＳＬ３は第１階層配線Ｋ１と第２階層配線Ｋ２とによって構成されている。５列目以降のソースバスラインＳＬについても、このような構成が４列ずつ繰り返されている。すなわち、ｎを自然数とすると、（４ｎ－３）列目のソースバスラインＳＬおよび４ｎ列目のソースバスラインＳＬは第１階層配線Ｋ１のみによって構成され、（４ｎ－２）列目のソースバスラインＳＬおよび（４ｎ－１）列目のソースバスラインＳＬは第１階層配線Ｋ１と第２階層配線Ｋ２とによって構成されている。
　図８は、図１のＡ－Ａ線断面図（概略模式図）である。図８から把握されるように、図１のＡ－Ａ線上では、（４ｎ－３）列目のソースバスラインＳＬおよび４ｎ列目のソースバスラインＳＬは第１階層に設けられており、（４ｎ－２）列目のソースバスラインＳＬおよび（４ｎ－１）列目のソースバスラインＳＬは第２階層に設けられている。以下、このように階層化されている領域での各階層における映像信号の極性に着目する。
＜１．４　各階層における映像信号の極性のバランス＞
　図９は、或るフレーム（便宜上、「フレームＡ」という。）における各階層の各ソースバスラインＳＬに印加されている映像信号の極性を示す図である。また、図１０は、フレームＡの次のフレーム（便宜上、「フレームＢ」という。）における各階層の各ソースバスラインＳＬに印加されている映像信号の極性を示す図である。フレームＡにおいて、第１階層では、映像信号の極性が正極性となっているソースバスラインＳＬの本数と映像信号の極性が負極性となっているソースバスラインＳＬの本数とは等しくなっている。また、フレームＡにおいて、第２階層でも、映像信号の極性が正極性となっているソースバスラインＳＬの本数と映像信号の極性が負極性となっているソースバスラインＳＬの本数とは等しくなっている。フレームＢにおいて、第１階層では、映像信号の極性が正極性となっているソースバスラインＳＬの本数と映像信号の極性が負極性となっているソースバスラインＳＬの本数とは等しくなっている。フレームＢにおいて、第２階層でも、映像信号の極性が正極性となっているソースバスラインＳＬの本数と映像信号の極性が負極性となっているソースバスラインＳＬの本数とは等しくなっている。
　以上のように、液晶表示装置が動作している期間中、階層化された配線構造の各階層において、正極性の映像信号が印加されているソースバスラインＳＬの本数と負極性の映像信号が印加されているソースバスラインＳＬの本数とが等しくなる。換言すれば、各フレームの各水平走査期間において階層化領域５０の各階層で正極性の映像信号が印加されるソースバスラインＳＬの本数と負極性の映像信号が印加されるソースバスラインＳＬの本数とが等しくなるように、複数のソースバスラインＳＬが複数の階層に配線されている。以上より、階層化領域５０の各階層において、映像信号の極性のバランスが取れた状態となる。
＜１．５　第１階層配線および第２階層配線の配線幅について＞
　ここで、階層化領域５０における第１階層配線Ｋ１および第２階層配線Ｋ２の配線幅について説明する。仮に階層化領域５０において図１１に示すように第１階層配線Ｋ１の配線幅と第２階層配線Ｋ２の配線幅とを等しくした場合、製造過程において配線のショット（露光ショット）にずれが生じると、図１２に示すような配線のずれに起因して場所による配線容量の差が生じる。その結果、ソースバスラインＳＬ間で映像信号の波形のなまり方に差が生じて表示品位が低下する。
　そこで、図１３に示すように、階層化領域５０において、第１階層配線Ｋ１の配線幅と第２階層配線Ｋ２の配線幅とを異ならせることが好ましい。図１３に示す例では、第１階層配線（下層の配線）Ｋ１の配線幅は第２階層配線（上層の配線）Ｋ２の配線幅よりも大きくなっている。このような構成を採用することによって、製造過程において配線のショットにずれが生じた場合でも、配線のずれに起因して場所による配線容量の差が生じることが抑制される（図１４参照）。但し、本発明は、ソースバスラインＳＬの配線幅を複数の階層で等しくした構成を排除するものではない。
＜１．６　効果＞
　本実施形態によれば、パネル基板１０上の外部接続端子１５とアクティブエリア４０との間の領域に階層化された配線構造を有する液晶表示装置において、各階層では、映像信号の極性が正極性となるソースバスラインＳＬの本数と映像信号の極性が負極性となるソースバスラインＳＬの本数とが等しくなる。これにより、階層化領域５０の各階層において映像信号の極性のバランスが取れた状態となる。このため、階層によって配線抵抗や容量などが異なっていても、映像信号の波形に関して全ての階層において同じようになまりが生じる。このようにして階層間で映像信号の波形のなまり方に差が生じることが抑制されるので、表示品位の低下が抑制される。以上より、本実施形態によれば、階層化された配線構造を有する液晶表示装置において、階層によって配線抵抗や容量などが異なることに起因する表示品位の低下が抑制される。また、階層化領域５０においてソースバスラインＳＬの配線幅を階層毎に異ならせることによって、より効果的に表示品位の低下を抑制することが可能となる。
＜１．７　変形例＞
　上記第１の実施形態においては１カラム反転駆動方式が採用されている例を挙げて説明したが、本発明はこれに限定されない。ｍを２以上の整数としてｍカラム反転駆動方式（例えば、２カラム反転駆動方式や３カラム反転駆動方式）が採用されている場合にも、本発明を適用することができる。また、上記第１の実施形態においては配線の階層が２階層であったが、本発明はこれに限定されない。配線の階層が３階層以上である場合にも、本発明を適用することができる。そこで、以下、様々な変形例について説明する。
＜１．７．１　２階層＞
＜１．７．１．１　２階層・２カラム反転駆動方式＞
　図１５は、配線の階層が２階層であって、かつ、２カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。図１５において、１～４列目のソースバスラインＳＬ１～ＳＬ４が形成されている部分に着目する。第１階層についても第２階層についても、映像信号の極性が正極性となっているソースバスラインＳＬの本数は１本であり、映像信号の極性が負極性となっているソースバスラインＳＬの本数は１本である。このように、４本のソースバスラインＳＬを１つのグループとして、各階層において正極性の列の数と負極性の列の数とが等しくなっている。このように、本変形例においても、階層化領域５０の各階層において映像信号の極性のバランスが取れた状態となる。従って、上記第１の実施形態と同様、階層によって配線抵抗や容量などが異なることに起因する表示品位の低下が抑制される。
　図１６は、配線の階層が２階層であって、かつ、２カラム反転駆動方式が採用されている場合における配線構造の一例（図１５とは別の例）を示す概略断面図である。図１５に示した例と同様、４本のソースバスラインＳＬを１つのグループとして、各階層において正極性の列の数と負極性の列の数とが等しくなっている。このように、本変形例においても、階層化領域５０の各階層において映像信号の極性のバランスが取れた状態となる。従って、上記第１の実施形態と同様、階層によって配線抵抗や容量などが異なることに起因する表示品位の低下が抑制される。
＜１．７．１．２　２階層・３カラム反転駆動方式＞
　図１７は、配線の階層が２階層であって、かつ、３カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。図１７において、１～１２列目のソースバスラインＳＬ１～ＳＬ１２が形成されている部分に着目する。第１階層についても第２階層についても、映像信号の極性が正極性となっているソースバスラインＳＬの本数は３本であり、映像信号の極性が負極性となっているソースバスラインＳＬの本数は３本である。このように、１２本のソースバスラインＳＬを１つのグループとして、各階層において正極性の列の数と負極性の列の数とが等しくなっている。このように、本変形例においても、階層化領域５０の各階層において映像信号の極性のバランスが取れた状態となる。従って、上記第１の実施形態と同様、階層によって配線抵抗や容量などが異なることに起因する表示品位の低下が抑制される。
＜１．７．２　３階層＞
＜１．７．２．１　３階層・１カラム反転駆動方式＞
　図１８は、配線の階層が３階層であって、かつ、１カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。図１８において、１～６列目のソースバスラインＳＬ１～ＳＬ６が形成されている部分に着目する。第１階層～第３階層までのいずれについても、映像信号の極性が正極性となっているソースバスラインＳＬの本数は１本であり、映像信号の極性が負極性となっているソースバスラインＳＬの本数は１本である。このように、６本のソースバスラインＳＬを１つのグループとして、各階層において正極性の列の数と負極性の列の数とが等しくなっている。このように、本変形例においても、階層化領域５０の各階層において映像信号の極性のバランスが取れた状態となる。従って、上記第１の実施形態と同様、階層によって配線抵抗や容量などが異なることに起因する表示品位の低下が抑制される。
　図１９は、配線の階層が３階層であって、かつ、１カラム反転駆動方式が採用されている場合における配線構造の一例（図１８とは別の例）を示す概略断面図である。図１８に示した例と同様、６本のソースバスラインＳＬを１つのグループとして、各階層において正極性の列の数と負極性の列の数とが等しくなっている。このように、本変形例においても、階層化領域５０の各階層において映像信号の極性のバランスが取れた状態となる。従って、上記第１の実施形態と同様、階層によって配線抵抗や容量などが異なることに起因する表示品位の低下が抑制される。
　図２０は、配線の階層が３階層であって、かつ、１カラム反転駆動方式が採用されている場合における配線構造の一例（図１８および図１９とは別の例）を示す概略断面図である。図１８に示した例と同様、６本のソースバスラインＳＬを１つのグループとして、各階層において正極性の列の数と負極性の列の数とが等しくなっている。このように、本変形例においても、階層化領域５０の各階層において映像信号の極性のバランスが取れた状態となる。従って、上記第１の実施形態と同様、階層によって配線抵抗や容量などが異なることに起因する表示品位の低下が抑制される。
＜１．７．２．２　３階層・２カラム反転駆動方式＞
　図２１は、配線の階層が３階層であって、かつ、２カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。図２１において、１～１２列目のソースバスラインＳＬ１～ＳＬ１２が形成されている部分に着目する。第１階層～第３階層までのいずれについても、映像信号の極性が正極性となっているソースバスラインＳＬの本数は２本であり、映像信号の極性が負極性となっているソースバスラインＳＬの本数は２本である。このように、１２本のソースバスラインＳＬを１つのグループとして、各階層において正極性の列の数と負極性の列の数とが等しくなっている。このように、本変形例においても、階層化領域５０の各階層において映像信号の極性のバランスが取れた状態となる。従って、上記第１の実施形態と同様、階層によって配線抵抗や容量などが異なることに起因する表示品位の低下が抑制される。
　図２２は、配線の階層が３階層であって、かつ、２カラム反転駆動方式が採用されている場合における配線構造の一例（図２１とは別の例）を示す概略断面図である。図２１に示した例と同様、１２本のソースバスラインＳＬを１つのグループとして、各階層において正極性の列の数と負極性の列の数とが等しくなっている。このように、本変形例においても、階層化領域５０の各階層において映像信号の極性のバランスが取れた状態となる。従って、上記第１の実施形態と同様、階層によって配線抵抗や容量などが異なることに起因する表示品位の低下が抑制される。
　図２３は、配線の階層が３階層であって、かつ、２カラム反転駆動方式が採用されている場合における配線構造の一例（図２１および図２２とは別の例）を示す概略断面図である。図２１に示した例と同様、１２本のソースバスラインＳＬを１つのグループとして、各階層において正極性の列の数と負極性の列の数とが等しくなっている。このように、本変形例においても、階層化領域５０の各階層において映像信号の極性のバランスが取れた状態となる。従って、上記第１の実施形態と同様、階層によって配線抵抗や容量などが異なることに起因する表示品位の低下が抑制される。
＜１．７．２．３　３階層・３カラム反転駆動方式＞
　図２４は、配線の階層が３階層であって、かつ、３カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。図２４において、１～６列目のソースバスラインＳＬ１～ＳＬ６が形成されている部分に着目する。第１階層～第３階層までのいずれについても、映像信号の極性が正極性となっているソースバスラインＳＬの本数は１本であり、映像信号の極性が負極性となっているソースバスラインＳＬの本数は１本である。このように、６本のソースバスラインＳＬを１つのグループとして、各階層において正極性の列の数と負極性の列の数とが等しくなっている。このように、本変形例においても、階層化領域５０の各階層において映像信号の極性のバランスが取れた状態となる。従って、上記第１の実施形態と同様、階層によって配線抵抗や容量などが異なることに起因する表示品位の低下が抑制される。
　図２５は、配線の階層が３階層であって、かつ、３カラム反転駆動方式が採用されている場合における配線構造の一例（図２４とは別の例）を示す概略断面図である。図２４に示した例と同様、６本のソースバスラインＳＬを１つのグループとして、各階層において正極性の列の数と負極性の列の数とが等しくなっている。このように、本変形例においても、階層化領域５０の各階層において映像信号の極性のバランスが取れた状態となる。従って、上記第１の実施形態と同様、階層によって配線抵抗や容量などが異なることに起因する表示品位の低下が抑制される。
　図２６は、配線の階層が３階層であって、かつ、３カラム反転駆動方式が採用されている場合における配線構造の一例（図２４および図２５とは別の例）を示す概略断面図である。図２４に示した例と同様、６本のソースバスラインＳＬを１つのグループとして、各階層において正極性の列の数と負極性の列の数とが等しくなっている。このように、本変形例においても、階層化領域５０の各階層において映像信号の極性のバランスが取れた状態となる。従って、上記第１の実施形態と同様、階層によって配線抵抗や容量などが異なることに起因する表示品位の低下が抑制される。
＜１．７．３　４階層＞
＜１．７．３．１　４階層・１カラム反転駆動方式＞
　図２７は、配線の階層が４階層であって、かつ、１カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。図２７において、１～８列目のソースバスラインＳＬ１～ＳＬ８が形成されている部分に着目する。第１階層～第４階層までのいずれについても、映像信号の極性が正極性となっているソースバスラインＳＬの本数は１本であり、映像信号の極性が負極性となっているソースバスラインＳＬの本数は１本である。このように、８本のソースバスラインＳＬを１つのグループとして、各階層において正極性の列の数と負極性の列の数とが等しくなっている。このように、本変形例においても、階層化領域５０の各階層において映像信号の極性のバランスが取れた状態となる。従って、上記第１の実施形態と同様、階層によって配線抵抗や容量などが異なることに起因する表示品位の低下が抑制される。
　図２８は、配線の階層が４階層であって、かつ、１カラム反転駆動方式が採用されている場合における配線構造の一例（図２７とは別の例）を示す概略断面図である。図２７に示した例と同様、８本のソースバスラインＳＬを１つのグループとして、各階層において正極性の列の数と負極性の列の数とが等しくなっている。このように、本変形例においても、階層化領域５０の各階層において映像信号の極性のバランスが取れた状態となる。従って、上記第１の実施形態と同様、階層によって配線抵抗や容量などが異なることに起因する表示品位の低下が抑制される。
　図２９は、配線の階層が４階層であって、かつ、１カラム反転駆動方式が採用されている場合における配線構造の一例（図２７および図２８とは別の例）を示す概略断面図である。図２７に示した例と同様、８本のソースバスラインＳＬを１つのグループとして、各階層において正極性の列の数と負極性の列の数とが等しくなっている。このように、本変形例においても、階層化領域５０の各階層において映像信号の極性のバランスが取れた状態となる。従って、上記第１の実施形態と同様、階層によって配線抵抗や容量などが異なることに起因する表示品位の低下が抑制される。
＜１．７．３．２　４階層・２カラム反転駆動方式＞
　図３０は、配線の階層が４階層であって、かつ、２カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。図３０において、１～８列目のソースバスラインＳＬ１～ＳＬ８が形成されている部分に着目する。第１階層～第４階層までのいずれについても、映像信号の極性が正極性となっているソースバスラインＳＬの本数は１本であり、映像信号の極性が負極性となっているソースバスラインＳＬの本数は１本である。このように、８本のソースバスラインＳＬを１つのグループとして、各階層において正極性の列の数と負極性の列の数とが等しくなっている。このように、本変形例においても、階層化領域５０の各階層において映像信号の極性のバランスが取れた状態となる。従って、上記第１の実施形態と同様、階層によって配線抵抗や容量などが異なることに起因する表示品位の低下が抑制される。
　図３１は、配線の階層が４階層であって、かつ、２カラム反転駆動方式が採用されている場合における配線構造の一例（図３０とは別の例）を示す概略断面図である。図３０に示した例と同様、８本のソースバスラインＳＬを１つのグループとして、各階層において正極性の列の数と負極性の列の数とが等しくなっている。このように、本変形例においても、階層化領域５０の各階層において映像信号の極性のバランスが取れた状態となる。従って、上記第１の実施形態と同様、階層によって配線抵抗や容量などが異なることに起因する表示品位の低下が抑制される。
　図３２は、配線の階層が４階層であって、かつ、２カラム反転駆動方式が採用されている場合における配線構造の一例（図３０および図３１とは別の例）を示す概略断面図である。図３０に示した例と同様、８本のソースバスラインＳＬを１つのグループとして、各階層において正極性の列の数と負極性の列の数とが等しくなっている。このように、本変形例においても、階層化領域５０の各階層において映像信号の極性のバランスが取れた状態となる。従って、上記第１の実施形態と同様、階層によって配線抵抗や容量などが異なることに起因する表示品位の低下が抑制される。
＜１．７．３．３　４階層・３カラム反転駆動方式＞
　図３３は、配線の階層が４階層であって、かつ、３カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。図３３において、１～２４列目のソースバスラインＳＬ１～ＳＬ２４が形成されている部分に着目する。第１階層～第４階層までのいずれについても、映像信号の極性が正極性となっているソースバスラインＳＬの本数は３本であり、映像信号の極性が負極性となっているソースバスラインＳＬの本数は３本である。このように、２４本のソースバスラインＳＬを１つのグループとして、各階層において正極性の列の数と負極性の列の数とが等しくなっている。このように、本変形例においても、階層化領域５０の各階層において映像信号の極性のバランスが取れた状態となる。従って、上記第１の実施形態と同様、階層によって配線抵抗や容量などが異なることに起因する表示品位の低下が抑制される。
　図３４は、配線の階層が４階層であって、かつ、３カラム反転駆動方式が採用されている場合における配線構造の一例（図３３とは別の例）を示す概略断面図である。図３３に示した例と同様、２４本のソースバスラインＳＬを１つのグループとして、各階層において正極性の列の数と負極性の列の数とが等しくなっている。このように、本変形例においても、階層化領域５０の各階層において映像信号の極性のバランスが取れた状態となる。従って、上記第１の実施形態と同様、階層によって配線抵抗や容量などが異なることに起因する表示品位の低下が抑制される。
　図３５は、配線の階層が４階層であって、かつ、３カラム反転駆動方式が採用されている場合における配線構造の一例（図３３および図３４とは別の例）を示す概略断面図である。図３３に示した例と同様、２４本のソースバスラインＳＬを１つのグループとして、各階層において正極性の列の数と負極性の列の数とが等しくなっている。このように、本変形例においても、階層化領域５０の各階層において映像信号の極性のバランスが取れた状態となる。従って、上記第１の実施形態と同様、階層によって配線抵抗や容量などが異なることに起因する表示品位の低下が抑制される。
＜１．７．３．４　４階層・４カラム反転駆動方式＞
　図３６は、配線の階層が４階層であって、かつ、４カラム反転駆動方式が採用されている場合における配線構造の一例を示す概略断面図である。図３６において、１～８列目のソースバスラインＳＬ１～ＳＬ８が形成されている部分に着目する。第１階層～第４階層までのいずれについても、映像信号の極性が正極性となっているソースバスラインＳＬの本数は１本であり、映像信号の極性が負極性となっているソースバスラインＳＬの本数は１本である。このように、８本のソースバスラインＳＬを１つのグループとして、各階層において正極性の列の数と負極性の列の数とが等しくなっている。このように、本変形例においても、階層化領域５０の各階層において映像信号の極性のバランスが取れた状態となる。従って、上記第１の実施形態と同様、階層によって配線抵抗や容量などが異なることに起因する表示品位の低下が抑制される。
　図３７は、配線の階層が４階層であって、かつ、４カラム反転駆動方式が採用されている場合における配線構造の一例（図３６とは別の例）を示す概略断面図である。図３６に示した例と同様、８本のソースバスラインＳＬを１つのグループとして、各階層において正極性の列の数と負極性の列の数とが等しくなっている。このように、本変形例においても、階層化領域５０の各階層において映像信号の極性のバランスが取れた状態となる。従って、上記第１の実施形態と同様、階層によって配線抵抗や容量などが異なることに起因する表示品位の低下が抑制される。
　図３８は、配線の階層が４階層であって、かつ、４カラム反転駆動方式が採用されている場合における配線構造の一例（図３６および図３７とは別の例）を示す概略断面図である。図３６に示した例と同様、８本のソースバスラインＳＬを１つのグループとして、各階層において正極性の列の数と負極性の列の数とが等しくなっている。このように、本変形例においても、階層化領域５０の各階層において映像信号の極性のバランスが取れた状態となる。従って、上記第１の実施形態と同様、階層によって配線抵抗や容量などが異なることに起因する表示品位の低下が抑制される。
＜１．８　まとめ＞
　上記においては、配線の階層数やカラム反転駆動方式の反転の単位に関して様々な例を挙げた。これらの例に共通する概念として、次のような概念が導き出される。なお、以下において、ＰおよびＱは自然数とする。配線の階層がＰ階層であって、各フレームにおいてＱ列毎に画素電圧の極性を反転させるＱ列反転駆動方式（ここでの列反転駆動方式には、カラム反転駆動方式およびドット反転駆動方式の双方が含まれる。）が採用されている表示装置において、ＰとＱの最小公倍数の２倍の数に等しい本数のソースバスラインＳＬを１つのグループとして、各水平走査期間において階層化領域５０の各階層で正極性の映像信号が印加されているソースバスラインＳＬの本数と負極性の映像信号が印加されているソースバスラインＳＬの本数とが一致するように、複数のソースバスラインＳＬが複数の階層に配線されている。このような概念を満たす表示装置によれば、できるだけ少ない数の列毎に、階層化領域５０の各階層において映像信号の極性のバランスが取れた状態となる。これにより、各階層における映像信号の極性の偏りの発生が効果的に抑制され、表示品位の低下が効果的に抑制される。
＜２．第２の実施形態＞
　次に、本発明の第２の実施形態について説明する。なお、上記第１の実施形態と同様の点については説明を省略する。極性反転方式については、１カラム反転駆動方式が採用されているものと仮定して説明する。但し、複数カラム反転駆動方式が採用されていても良いし、ドット反転駆動方式が採用されていても良い。
＜２．１　構成＞
　全体構成については、上記第１の実施形態（図２参照）と同様であるので、説明を省略する。図３９は、本実施形態における階層化領域５０の配線構造（外部接続端子１５－アクティブエリア４０間の配線構造）を示す平面図である。図３９に示すように、本実施形態に係る液晶表示装置には、２つの階層化領域（第１の階層化領域５０ａおよび第２の階層化領域５０ｂ）が設けられている。第１の階層化領域５０ａにおける断面図（図３９のＡ１－Ａ１線断面図）は、図８に示すようなものとなる。第２の階層化領域５０ｂにおける断面図（図３９のＡ２－Ａ２線断面図）は、図４０に示すようなものとなる。図３９，図８，および図４０から把握されるように、第１の階層化領域５０ａで第１階層に形成されているソースバスラインＳＬは、第２の階層化領域５０ｂでは第２階層に形成され、第１の階層化領域５０ａで第２階層に形成されているソースバスラインＳＬは、第２の階層化領域５０ｂでは第１階層に形成されている。
　上記第１の実施形態においては、全体の２分の１の本数のソースバスラインＳＬは第１階層配線Ｋ１のみによって構成され、残りの２分の１の本数のソースバスラインＳＬは第１階層配線Ｋ１と第２階層配線Ｋ２とによって構成されていた。これに対して、本実施形態においては、全てのソースバスラインＳＬは、第１階層配線Ｋ１と第２階層配線Ｋ２とによって構成されている。なお、全てのソースバスラインＳＬに関し、第１の階層化領域５０ａと第２の階層化領域５０ｂとの境界部分で、第１階層配線Ｋ１と第２階層配線Ｋ２とがコンタクトＣＴによって接続されている。
＜２．２　各階層における映像信号の極性のバランス＞
　或るフレーム（フレームＡ）における第１の階層化領域５０ａの各階層の各ソースバスラインＳＬに印加されている映像信号の極性を示す図は、図９に示すようなものとなる。また、フレームＡにおける第２の階層化領域５０ｂの各階層の各ソースバスラインＳＬに印加されている映像信号の極性を示す図は、図４１に示すようなものとなる。フレームＡの次のフレーム（フレームＢ）における第１の階層化領域５０ａの各階層の各ソースバスラインＳＬに印加されている映像信号の極性を示す図は、図１０に示すようなものとなる。また、フレームＢにおける第２の階層化領域５０ｂの各階層の各ソースバスラインＳＬに印加されている映像信号の極性を示す図は、図４２に示すようなものとなる。
　以上のように、液晶表示装置が動作している期間中、第１の階層化領域５０ａおよび第２の階層化領域５０ａの各階層において、正極性の映像信号が印加されているソースバスラインＳＬの本数と負極性の映像信号が印加されているソースバスラインＳＬの本数とが等しくなる。
＜２．３　ソースバスラインと他のラインとの関係＞
　ここで、ソースバスラインＳＬと他のライン（例えば、電源線）とが交差する部分における配線の仕方について説明する。例えば図３９に示したような配線構造が採用されているときにソースバスラインＳＬと他のライン８１とを交差させる場合、図４３で符号８２で示す領域のように全てのソースバスラインＳＬが同じ階層に形成されている領域で、ソースバスラインＳＬと他のライン８１とを交差させるのが好ましい。仮に図４４で符号８３で示す領域のように複数の階層にソースバスラインＳＬが形成されている領域でソースバスラインＳＬと他のライン８１とを交差させると、階層によって配線抵抗が異なるので、階層間で映像信号の波形のなまり方に差が生じてしまう。この点、図４３に示すような構成を採用すると、ソースバスラインＳＬと他のライン８１とが交差する部分において配線抵抗の大きさに偏りが生じない。従って、全てのソースバスラインＳＬにおいて同じように映像信号の波形になまりが生じる。これにより、より効果的に表示品位の低下が抑制される。なお、ここでは図３９に示すように２つの階層化領域が設けられている場合を例に挙げて説明したが、図１に示すように階層化領域が１つだけ設けられている場合についても同様である。
＜２．４　効果＞
　本実施形態における効果について説明する前に、従来例において２つの階層化領域が設けられている場合について説明する。図５７は、２つの階層化領域（第１の階層化領域５０ａおよび第２の階層化領域５０ａ）が設けられている従来の配線構造を示す図である。図５７に示す構成によれば、或るフレーム（フレームＡ）において、第１の階層化領域５０ａでは、第１階層に形成されているソースバスラインＳＬに印加される映像信号の極性は全て正極性となり、第２階層に形成されているソースバスラインＳＬに印加される映像信号の極性は全て負極性となる。そのフレームＡにおいて、第２の階層化領域５０ｂでは、第１階層に形成されているソースバスラインＳＬに印加される映像信号の極性は全て負極性となり、第２階層に形成されているソースバスラインＳＬに印加される映像信号の極性は全て正極性となる。このように２つの階層化領域が設けられていることにより、第１の階層化領域５０ａにおける映像信号の極性の偏りと第２の階層化領域５０ｂにおける映像信号の極性の偏りとが互いに相殺されることが考えられる。
　ところが、実際には、図５７に示す構成（従来の構成）では、映像信号の極性の偏りに起因する表示品位の低下は解消されない。この理由について、以下に説明する。例えば、映像信号に関して図５８で符号９３で示すような入力波形があったとき、容量（配線容量）の小さなソースバスラインＳＬでは図５８で符号９４で示すような出力波形（遅延が小さい波形）が得られ、容量（配線容量）の大きなソースバスラインＳＬでは図５８で符号９５で示すような出力波形（遅延が大きい波形）が得られる。このように、容量の違いが映像信号の波形のなまり方に影響を及ぼす。また、階層化された配線構造が採用されている場合において、仮に各ソースバスラインＳＬの全体での抵抗値が一定の値にされていても、外部接続端子から遠いところの容量が大きい方が映像信号の波形の遅延が大きくなる。ところで、図５７に示す構成によれば、或るフレーム（フレームＡ）に負極性の映像信号が印加されるソースバスラインＳＬ（奇数列目のソースバスラインＳＬ）については、全て、第１の階層化領域５０ａでは第２階層に形成され、第２の階層化領域５０ｂでは第１階層に形成されている。また、フレームＡにおいて正極性の映像信号が印加されるソースバスラインＳＬ（偶数列目のソースバスラインＳＬ）については、全て、第１の階層化領域５０ａでは第１階層に形成され、第２の階層化領域５０ｂでは第２階層に形成されている。このような構成のため、結局のところ、奇数列目のソースバスラインＳＬにおける映像信号の波形のなまり方と偶数列目のソースバスラインＳＬにおける映像信号の波形のなまり方との間に差が生じる。従って、表示品位の低下は解消されない。
　この点、本実施形態によれば、或るフレーム（フレームＡ）において負極性の映像信号が印加されるソースバスラインＳＬ（奇数列目のソースバスラインＳＬ）に関し、第１の階層化領域５０ａでは第１階層に形成され、かつ、第２の階層化領域５０ｂでは第２階層に形成されているソースバスラインＳＬの本数と、第１の階層化領域５０ａでは第２階層に形成され、かつ、第２の階層化領域５０ｂでは第１階層に形成されているソースバスラインＳＬの本数とは等しくなっている。同様に、フレームＡにおいて正極性の映像信号が印加されるソースバスラインＳＬ（偶数列目のソースバスラインＳＬ）に関し、第１の階層化領域５０ａでは第１階層に形成され、かつ、第２の階層化領域５０ｂでは第２階層に形成されているソースバスラインＳＬの本数と、第１の階層化領域５０ａでは第２階層に形成され、かつ、第２の階層化領域５０ｂでは第１階層に形成されているソースバスラインＳＬの本数とは等しくなっている。以上より、奇数列目のソースバスラインＳＬと偶数列目のソースバスラインＳＬとでは全体として同じように映像信号の波形になまりが生じる。従って、本実施形態によれば、表示品位の低下が効果的に抑制される。また、全てのソースバスラインＳＬが同じ階層に形成されている領域でソースバスラインＳＬと他のラインとを交差させる構成を採用することによって、より効果的に表示品位の低下を抑制することが可能となる。
＜３．第３の実施形態＞
　次に、本発明の第３の実施形態について説明する。なお、以下においては、配線が階層化されていない領域（階層化領域５０以外の領域）のことを便宜上「非階層化領域」という。
＜３．１　構成＞
　図４５は、本実施形態に係るアクティブマトリクス型の液晶表示装置の全体構成を示すブロック図である。本実施形態に係る液晶表示装置には、上記第１の実施形態における構成要素に加えて、検査回路６０が設けられている。検査回路６０は、アクティブエリア４０と階層化領域５０との間の領域に設けられている。検査回路６０は、隣接するソースバスラインＳＬ間でリークが生じているか否かを検査する。検査回路６０以外の構成要素については、上記第１の実施形態と同様であるので、説明を省略する。なお、階層化領域５０の配線構造は上記第１の実施形態と同様である（図１および図８を参照）と仮定する。
　図４６は、本実施形態における検査回路６０の詳細な構成を示す回路図である。この検査回路６０には、２本のテストライン（第１のテストラインＴＬ１および第２のテストラインＴＬ２）と、１本の制御ラインＣＬと、各ソースバスラインＳＬに対応して設けられた検査スイッチＴ＿ＳＷとが含まれている。第１のテストラインＴＬ１には、第１の電位ＴＶ１が与えられている。第２のテストラインＴＬ２には、第２の電位ＴＶ２が与えられている。なお、第１の電位ＴＶ１と第２の電位ＴＶ２とは異なる大きさである。検査スイッチＴ＿ＳＷは、ＴＦＴで構成されている。その検査スイッチＴ＿ＳＷに関し、ゲート電極は制御ラインＣＬに接続され、ドレイン電極は第１のテストラインＴＬ１または第２のテストラインＴＬ２のいずれかに接続され、ソース電極はソースバスラインＳＬに接続されている。制御ラインＣＬには、検査の際に検査スイッチＴ＿ＳＷをオン状態にするための制御信号が与えられる。なお、本実施形態においては、第１のテストラインＴＬ１によって第１タイプの電位供給線が実現され、第２のテストラインＴＬ２によって第２タイプの電位供給線が実現されている。
　図４６に示すように、本実施形態においては、奇数列目のソースバスラインＳＬに対応して設けられている検査スイッチＴ＿ＳＷのドレイン電極は、いずれも第１のテストラインＴＬ１に接続されている。また、偶数列目のソースバスラインＳＬに対応して設けられている検査スイッチＴ＿ＳＷのドレイン電極は、いずれも第２のテストラインＴＬ２に接続されている。
＜３．２　検査回路を用いた検査＞
　上述したように、検査回路６０は、ソースバスラインＳＬ間でリークが生じているか否かの検査を行う。階層化された配線構造を有する液晶表示装置に関しては、２本のソースバスラインＳＬ間のリーク（短絡）には次の３つのタイプがある。
　第１のタイプ：非階層化領域において隣接する２本のソースバスラインＳＬ間に生じるリーク
　第２のタイプ：階層化領域５０において垂直方向に隣接する２本のソースバスラインＳＬ間に生じるリーク
　第３のタイプ：階層化領域５０において水平方向に隣接する２本のソースバスラインＳＬ間に生じるリーク
　図４７で符号７６で示す部分は第１のタイプのリークを模式的に表し、図４７で符号７７で示す部分は第２のタイプのリークを模式的に表し、図４７で符号７８で示す部分は第３のタイプのリークを模式的に表している。
　ここで、例えば６列目のソースバスラインＳＬ６に着目する。６列目のソースバスラインＳＬ６とそれ以外のソースバスラインＳＬとの間に生じるリーク（上述の第１～第３のタイプのリーク）としては、以下に記すリークが挙げられる。
　第１のタイプ：６列目のソースバスラインＳＬ６と５列目のソースバスラインＳＬ５との間のリーク、６列目のソースバスラインＳＬ６と７列目のソースバスラインＳＬ７との間のリーク
　第２のタイプ：６列目のソースバスラインＳＬ６と５列目のソースバスラインＳＬ５との間のリーク（図８参照）
　第３のタイプ：６列目のソースバスラインＳＬ６と３列目のソースバスラインＳＬ３との間のリーク、６列目のソースバスラインＳＬ６と７列目のソースバスラインＳＬ７との間のリーク（図８参照）
　ところで、２本のソースバスラインＳＬ間にリークが生じているか否かを調べるためには、それら２本のソースバスラインＳＬに互いに異なる大きさの検査電位が与えられる必要がある。上述の例では、６列目のソースバスラインＳＬ６には、３列目，５列目，および７列目のソースバスラインＳＬ３，ＳＬ５，およびＳＬ７とは異なる大きさの検査電位が与えられる必要がある。この点に関し、図４６から把握されるように、６列目のソースバスラインＳＬ６には検査電位として第２の電位ＴＶ２が与えられ、３列目，５列目，および７列目のソースバスラインＳＬ３，ＳＬ５，およびＳＬ７には検査電位として第１の電位ＴＶ１が与えられている。従って、６列目のソースバスラインＳＬ６と３列目のソースバスラインＳＬ３との間のリーク（図４６で符号７１で示す太点線を参照），６列目のソースバスラインＳＬ６と５列目のソースバスラインＳＬ５との間のリーク（図４６で符号７２で示す太点線を参照），および６列目のソースバスラインＳＬ６と７列目のソースバスラインＳＬ７との間のリーク（図４６で符号７３で示す太点線を参照）を検出することができる。すなわち、第１のタイプ，第２のタイプ，および第３のタイプの全てのリークを検出することができる。
＜３．３　効果＞
　本実施形態における効果について説明する前に、従来例について説明する。本実施形態における検査回路６０には、２本のテストライン（第１のテストラインＴＬ１および第２のテストラインＴＬ２）が含まれている（図４６参照）。そこで、図５４に示した従来の階層化された配線構造を有する液晶表示装置に２本のテストラインを含む検査回路を設けることについて考える。なお、従来の階層化された配線構造に関し、図５９で符号７６で示す部分は第１のタイプのリークを模式的に表し、図５９で符号７７で示す部分は第２のタイプのリークを模式的に表し、図５９で符号７８で示す部分は第３のタイプのリークを模式的に表している。図５４のＢ－Ｂ線断面図（概略模式図）は、図５６に示したとおりである。
　まず、検査回路の構成として図６０に示すような構成を採用することが考えられる。この構成においては、奇数列目のソースバスラインＳＬには検査電位として第１の電位ＴＶ１が与えられ、偶数列目のソースバスラインＳＬには検査電位として第２の電位ＴＶ２が与えられる。この構成によれば、第１のタイプのリークおよび第２のタイプのリークについては検出することができる。しかしながら、第３のタイプのリークについては検出することができない。例えば、第２階層において３列目のソースバスラインＳＬ３と５列目のソースバスラインＳＬ５とは隣接しているが（図５６参照）、図６０から把握されるように、３列目のソースバスラインＳＬ３と５列目のソースバスラインＳＬ５とには同じ大きさの検査電位が与えられる。従って、３列目のソースバスラインＳＬ３と５列目のソースバスラインＳＬ５との間のリーク（図６０で符号９６で示す太点線を参照）のような第３のタイプのリークについては検出することができない。
　また、検査回路の構成として図６１に示すような構成を採用することが考えられる。この構成においては、ｎを自然数とすると、（４ｎ－３）列目のソースバスラインＳＬおよび（４ｎ－２）列目のソースバスラインＳＬには検査電位として第１の電位ＴＶ１が与えられ、（４ｎ－１）列目のソースバスラインＳＬおよび４ｎ列目のソースバスラインＳＬには検査電位として第２の電位ＴＶ２が与えられる。この構成によれば、第３のタイプのリークについては検出することができる。しかしながら、第１のタイプのリークについては必ずしも検出できるとは限らず、第２のタイプのリークについては検出することができない。例えば、５列目のソースバスラインＳＬ５と６列目のソースバスラインＳＬ６とは階層化領域５０において垂直方向に隣接しているが（図５６参照）、図６１から把握されるように、５列目のソースバスラインＳＬ５と６列目のソースバスラインＳＬ６とには同じ大きさの検査電位が与えられる。従って、５列目のソースバスラインＳＬ５と６列目のソースバスラインＳＬ６との間のリーク（図６１で符号９７で示す太点線を参照）のような第２のタイプのリークについては検出することができない。
　さらに、検査回路の構成として図６２に示すような構成を採用することが考えられる。この構成においては、ｎを自然数とすると、（４ｎ－３）列目のソースバスラインＳＬおよび４ｎ列目のソースバスラインＳＬには検査電位として第１の電位ＴＶ１が与えられ、（４ｎ－２）列目のソースバスラインＳＬおよび（４ｎ－１）列目のソースバスラインＳＬには検査電位として第２の電位ＴＶ２が与えられる。この構成によれば、第２のタイプのリークおよび第３のタイプのリークについては検出することができる。しかしながら、第１のタイプのリークについては必ずしも検出できるとは限らない。例えば、４列目のソースバスラインＳＬ４と５列目のソースバスラインＳＬ５とは非階層化領域において隣接しているが（図５９参照）、図６２から把握されるように、４列目のソースバスラインＳＬ４と５列目のソースバスラインＳＬ５とには同じ大きさの検査電位が与えられる。従って、４列目のソースバスラインＳＬ４と５列目のソースバスラインＳＬ５との間のリーク（図６２で符号９８で示す太点線を参照）のような第１のタイプのリークについては必ずしも検出できるとは限らない。
　以上のように、従来の構成においては、テストラインを２本だけ含む検査回路が設けられても、上述した全てのパターン（第１～第３パターン）のリークをもれなく検出することはできない。
　この点、本実施形態によれば、図８から把握されるように、階層化領域５０において垂直方向に隣接する２本のソースバスラインＳＬは奇数列目のソースバスラインＳＬと偶数列目のソースバスラインＳＬとの組み合わせであり、かつ、階層化領域５０において水平方向に隣接する２本のソースバスラインＳＬは奇数列目のソースバスラインＳＬと偶数列目のソースバスラインＳＬとの組み合わせである。このような配線構造が採用されているため、図４６に示すように２本のテストラインを用いて奇数列目のソースバスラインＳＬと偶数列目のソースバスラインＳＬとに異なる大きさの検査電位を与えることによって、非階層化領域において隣接する任意の２本のソースバスラインＳＬに互いに異なる大きさの検査電位が与えられ、かつ、階層化領域５０において垂直方向に隣接する任意の２本のソースバスラインＳＬに互いに異なる大きさの検査電位が与えられ、かつ、階層化領域５０において水平方向に隣接する任意の２本のソースバスラインＳＬに互いに異なる大きさの検査電位が与えられる。
　以上のように、テストラインを２本だけ含む検査回路６０によって、上述した全てのパターン（第１～第３パターン）のリークをもれなく検出することができる。このように検査回路６０にはテストラインを２本だけ設ければ良いので、検査回路６０の構成を従来よりも簡易な構成にすることができる。これにより、額縁サイズを小さくすることができるので、表示装置の小型化を図ることが可能となる。
＜３．４　図４６に示す回路について＞
　ところで、図４６に示した構成の回路については、装置の電源オフ時や異常終了時にソースバスラインＳＬや画素形成部４から電荷を除去するための回路（以下、「電荷除去回路」という。）として用いられることもある。図４６に示した構成の回路が電荷除去回路として用いられる場合、電荷を除去する時に、第１の電位ＴＶ１および第２の電位ＴＶ２をグラウンド電位（基準電位）に設定した状態でスイッチＴ＿ＳＷがオン状態にされる。これにより、速やかにソースバスラインＳＬや画素形成部４から電荷が除去される。なお、このとき、図４６に示す２本のテストライン（第１のテストラインＴＬ１および第２のテストラインＴＬ２）は基準電位線として機能する。図４６に示した構成の回路がこのような電荷除去回路として用いられる場合にも、本発明を適用することができる。この場合、階層化された配線構造を有する表示装置において、階層によって配線抵抗や容量などが異なることに起因する表示品位の低下が抑制されるのに加えて、残留電荷の存在に起因する表示品位の低下が抑制される。
＜３．５　変形例＞
　以下、上記第３の実施形態の様々な変形例について説明する。
＜３．５．１　第１の変形例＞
　上記第３の実施形態においては配線の階層が２階層である場合を例に挙げて説明したが、本発明はこれに限定されない。配線の階層が３階層以上である場合にも、本発明を適用することができる。
　例えば、配線の階層が３階層である場合の例として図１８に示した配線構造に着目する。ここで、図１８に示した配線構造を有する液晶表示装置に図４６に示した構成の検査回路６０を設けることについて考える。図４６に示した構成の検査回路６０によれば、奇数列目のソースバスラインＳＬと偶数列目のソースバスラインＳＬとには異なる大きさの検査電位が与えられる。そうすると、図１８から把握されるように、階層化領域５０において垂直方向に隣接する任意の２本のソースバスラインＳＬには互いに異なる大きさの検査電位が与えられ、階層化領域５０において水平方向に隣接する任意の２本のソースバスラインＳＬにも互いに異なる大きさの検査電位が与えられる。また、非階層化領域において隣接する任意の２本のソースバスラインＳＬにも互いに異なる大きさの検査電位が与えられる。以上より、配線の階層が３階層である場合にも、テストラインを２本だけ含む検査回路６０によって、上述した全てのパターン（第１～第３パターン）のリークをもれなく検出することが可能となる。
　また、例えば、配線の階層が４階層である場合の例として図２７に示す配線構造に着目する。ここで、図２７に示した配線構造を有する液晶表示装置に図４６に示した構成の検査回路６０を設けることについて考える。図４６に示した構成の検査回路６０によれば、奇数列目のソースバスラインＳＬと偶数列目のソースバスラインＳＬとには異なる大きさの検査電位が与えられる。そうすると、図２７から把握されるように、階層化領域５０において垂直方向に隣接する任意の２本のソースバスラインＳＬには互いに異なる大きさの検査電位が与えられ、階層化領域５０において水平方向に隣接する任意の２本のソースバスラインＳＬにも互いに異なる大きさの検査電位が与えられる。また、非階層化領域において隣接する任意の２本のソースバスラインＳＬにも互いに異なる大きさの検査電位が与えられる。以上より、配線の階層が４階層である場合にも、テストラインを２本だけ含む検査回路６０によって、上述した全てのパターン（第１～第３パターン）のリークをもれなく検出することが可能となる。
　なお、階層化領域５０において垂直方向に隣接する任意の２本のソースバスラインＳＬが奇数列目のソースバスラインＳＬと偶数列目のソースバスラインＳＬとの組み合わせであって、かつ、水平方向に隣接する任意の２本のソースバスラインＳＬが奇数列目のソースバスラインＳＬと偶数列目のソースバスラインＳＬとの組み合わせであれば、上述した例以外の配線構造を有する液晶表示装置についても、テストラインを２本だけ含む検査回路６０によって、上述した全てのパターン（第１～第３パターン）のリークをもれなく検出することが可能となる。
＜３．５．２　第２の変形例＞
　上記第３の実施形態においては検査回路６０内にはテストラインが２本だけ含まれていたが、本発明はこれに限定されず、検査回路６０内に３本以上のテストラインが含まれていても良い。
　例えば、４本のテストライン（第１～第４のテストラインＴＬ１～ＴＬ４）を含む検査回路６０の構成として、図４８に示すような構成を採用することができる。図４８に示す構成においては、ｎを自然数とすると、（４ｎ－３）列目のソースバスラインＳＬには第１のテストラインＴＬ１から検査電位が与えられ、（４ｎ－２）列目のソースバスラインＳＬには第２のテストラインＴＬ２から検査電位が与えられ、（４ｎ－１）列目のソースバスラインＳＬには第３のテストラインＴＬ３から検査電位が与えられ、４ｎ列目のソースバスラインＳＬには第４のテストラインＴＬ４から検査電位が与えられる。このような構成において、第１のテストラインＴＬ１および第３のテストラインＴＬ３には検査電位として第１の電位ＴＶ１が与えられ、第２のテストラインＴＬ２および第４のテストラインＴＬ４とには検査電位として第２の電位ＴＶ２が与えられる。従って、上記第３の実施形態と同様、奇数列目のソースバスラインＳＬと偶数列目のソースバスラインＳＬとには異なる大きさの検査電位が与えられる。以上のように、検査回路６０内に含まれるテストラインの本数は３本以上であっても良い。
　なお、本変形例においては、第１のテストラインＴＬ１および第３のテストラインＴＬ３によって第１タイプの電位供給線が実現され、第２のテストラインＴＬ２および第４のテストラインＴＬ４によって第２タイプの電位供給線が実現されている。
＜３．５．３　第３の変形例＞
　上記第３の実施形態においては、検査回路６０は階層化領域５０とアクティブエリア４０との間の領域に設けられていた（図４９参照）。しかしながら、検査回路６０が設けられる位置については特に限定されない。例えば、図５０に示すように、アクティブエリア４０を基準として階層化領域５０とは反対側の領域に検査回路６０を設ける構成を採用することもできる。また、例えば、図５１に示すように、ソースドライバ２０（ＩＣチップ）の下側に検査回路６０を設ける構成を採用することもできる。
＜３．５．４　第４の変形例＞
　従来より、ソースバスラインに映像信号を与える方式として、ソースドライバから出力された１つの映像信号出力をアクティブエリア内の複数のソースバスラインに振り分けるＳＳＤ（ソースシェアードドライビング）と呼ばれる駆動方式が知られている。このＳＳＤによれば、例えば、ソースドライバからの映像信号出力が、赤色用の画素形成部に接続されたソースバスラインと緑色用の画素形成部に接続されたソースバスラインと青色用の画素形成部に接続されたソースバスラインとに振り分けられる。駆動方式にこのようなＳＳＤが採用されているときにも本発明を適用することができる。
　図５２は、本変形例における階層化領域５０－アクティブエリア４０間の構成を示す図である。階層化領域５０－アクティブエリア４０間には、検査回路６０とＳＳＤ用の回路６５とが設けられている。検査回路６０は、階層化領域５０とＳＳＤ用の回路６５との間に設けられている。但し、検査回路６０の位置はこれには限定されない。
　ＳＳＤ用の回路６５には、赤色用制御信号ＲＣＳを伝達する赤色用制御ラインＲＣＬと、緑色用制御信号ＧＣＳを伝達する緑色用制御ラインＧＣＬと、青色用制御信号ＢＣＳを伝達する青色用制御ラインＢＣＬと、赤色用制御信号ＲＣＳによって制御される赤色用スイッチＲＳＷと、緑色用制御信号ＧＣＳによって制御される緑色用スイッチＧＳＷと、青色用制御信号ＢＣＳによって制御される青色用スイッチＢＳＷとが含まれている。このような構成において、各水平走査期間において、赤色用スイッチＲＳＷ，緑色用スイッチＧＳＷ，および青色用スイッチＢＳＷのうちのいずれか１つがオン状態とされる。そして、オン状態にするスイッチを切り替えることによって、ソースドライバからの映像信号出力が、赤色用の画素形成部に接続されたソースバスラインと緑色用の画素形成部に接続されたソースバスラインと青色用の画素形成部に接続されたソースバスラインとに振り分けられる。
　以上のようなＳＳＤ用の回路６５が設けられている場合にも、上記第３の実施形態と同様、テストラインを２本だけ含む検査回路６０によって、上述した全てのパターン（第１～第３パターン）のリークをもれなく検出することが可能となる。
　なお、ここでは１つの映像信号出力を３本のソースバスラインに振り分ける例を示したが、１つの映像信号出力を３本以外の本数のソースバスラインに振り分けるＳＳＤが採用されている場合も本発明を適用することができる。また、保護回路や各種テスト回路などが設けられている場合にも、本発明を適用することができる。
＜４．その他＞
　本発明は上記各実施形態に限定されるものではなく、本発明の範囲を逸脱しない限りにおいて種々の変形を施すことができる。例えば、上記各実施形態においては液晶表示装置を例に挙げて説明したが、本発明はこれに限定されない。有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置など、液晶表示装置以外の表示装置にも本発明を適用することができる。また、上記各実施形態においては極性反転方式としてカラム反転駆動方式が採用されている例を挙げて説明したが、本発明はこれに限定されない。極性反転方式としてドット反転駆動方式が採用されている場合にも本発明を適用することができる。
　４…画素形成部
　１０…パネル基板
　１５…外部接続端子
　２０…ソースドライバ
　３０…ゲートドライバ
　４０…アクティブエリア（表示領域）
　５０…階層化領域
　５０ａ…第１の階層化領域
　５０ｂ…第２の階層化領域
　６０…検査回路
　ＣＴ…コンタクト
　Ｋ１…第１階層配線
　Ｋ２…第２階層配線
　ＳＬ…ソースバスライン
　ＴＬ１～ＴＬ４…第１～第４のテストライン

Claims (14)

  1. 　複数の階層に階層化された配線構造を有する階層化領域と表示領域とを含むパネル基板と、前記パネル基板上に配設された複数の映像信号線と、前記複数の映像信号線に印加すべき映像信号の供給を受けるために前記パネル基板上に設けられた複数の外部接続端子とを備えた表示装置であって、
    　前記複数の映像信号線は、前記複数の外部接続端子から前記階層化領域を介して前記表示領域内へと延びるように配設され、
    　各水平走査期間において前記階層化領域の各階層で正極性の映像信号が印加されている映像信号線の本数と負極性の映像信号が印加されている映像信号線の本数とが実質的に等しくなるように、前記複数の映像信号線が前記複数の階層に配線されていることを特徴とする、表示装置。
  2. 　前記階層化領域は、Ｐ階層（Ｐは２以上の整数）に階層化された配線構造を有し、
    　Ｑ本（Ｑは自然数）の映像信号線毎に映像信号の極性を反転させるＱ列反転駆動方式が採用され、
    　ＰとＱの最小公倍数の２倍の数に等しい本数の映像信号線を１つのグループとして、各水平走査期間において前記階層化領域の各階層で正極性の映像信号が印加されている映像信号線の本数と負極性の映像信号が印加されている映像信号線の本数とが一致することを特徴とする、請求項１に記載の表示装置。
  3. 　各映像信号線に所定の電位を与えることが可能なように構成された電位供給線を更に備えることを特徴とする、請求項２に記載の表示装置。
  4. 　前記階層化領域において、垂直方向に隣接する２本の映像信号線が奇数列目の映像信号線と偶数列目の映像信号線との組み合わせであり、かつ、水平方向に隣接する２本の映像信号線が奇数列目の映像信号線と偶数列目の映像信号線との組み合わせであることを特徴とする、請求項３に記載の表示装置。
  5. 　前記電位供給線は、奇数列目の映像信号線に接続された第１タイプの電位供給線と偶数列目の映像信号線に接続された第２タイプの電位供給線とからなることを特徴とする、請求項４に記載の表示装置。
  6. 　前記電位供給線は、１本の前記第１タイプの電位供給線と１本の前記第２タイプの電位供給線とからなることを特徴とする、請求項５に記載の表示装置。
  7. 　前記第１タイプの電位供給線と前記第２タイプの電位供給線とには異なる大きさの電位が与えられることを特徴とする、請求項５に記載の表示装置。
  8. 　前記階層化領域は、２階層に階層化された配線構造を有することを特徴とする、請求項４に記載の表示装置。
  9. 　前記電位供給線を介して前記複数の映像信号線に所定の基準電位が与えられることを特徴とする、請求項３に記載の表示装置。
  10. 　前記パネル基板は、前記複数の外部接続端子と前記表示領域との間に、前記階層化領域として第１の階層化領域と第２の階層化領域とを有し、
    　前記複数の映像信号線の各々は、前記第１の階層化領域と前記第２の階層化領域とで互いに異なる層に配線されていることを特徴とする、請求項１に記載の表示装置。
  11. 　前記階層化領域は、第１階層および第２階層からなる２階層に階層化された配線構造を有し、
    　ｎを自然数としたとき、（４ｎ－３）列目の映像信号線および４ｎ列目の映像信号線は前記第１階層に配線され、（４ｎ－２）列目の映像信号線および（４ｎ－１）列目の映像信号線は前記第２階層に配線されていることを特徴とする、請求項１に記載の表示装置。
  12. 　前記パネル基板は、前記複数の外部接続端子と前記表示領域との間に、前記階層化領域として第１の階層化領域と第２の階層化領域とを有し、
    　前記第１の階層化領域において前記第１階層に配線されている映像信号線は、前記第２の階層化領域では前記第２階層に配線され、
    　前記第１の階層化領域において前記第２階層に配線されている映像信号線は、前記第２の階層化領域では前記第１階層に配線されていることを特徴とする、請求項１１に記載の表示装置。
  13. 　前記複数の映像信号線と他のラインとが、前記複数の映像信号線が同じ階層に配線されている領域で交差していることを特徴とする、請求項１に記載の表示装置。
  14. 　前記階層化領域において、前記複数の映像信号線の配線幅が階層毎に異なることを特徴とする、請求項１に記載の表示装置。
PCT/JP2015/081924 2014-11-21 2015-11-13 表示装置 WO2016080290A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016560178A JP6300952B2 (ja) 2014-11-21 2015-11-13 表示装置
CN201580062617.9A CN107003580B (zh) 2014-11-21 2015-11-13 显示装置
US15/520,265 US10228595B2 (en) 2014-11-21 2015-11-13 Display device with layered wiring structure for external connection

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014236424 2014-11-21
JP2014-236424 2014-11-21

Publications (1)

Publication Number Publication Date
WO2016080290A1 true WO2016080290A1 (ja) 2016-05-26

Family

ID=56013831

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/081924 WO2016080290A1 (ja) 2014-11-21 2015-11-13 表示装置

Country Status (4)

Country Link
US (1) US10228595B2 (ja)
JP (1) JP6300952B2 (ja)
CN (1) CN107003580B (ja)
WO (1) WO2016080290A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105867035A (zh) * 2016-06-12 2016-08-17 武汉华星光电技术有限公司 扇出走线结构，阵列基板及液晶显示装置
CN106773389A (zh) * 2016-12-30 2017-05-31 惠科股份有限公司 液晶显示装置及其面板、显示面板与***电路的连接结构
WO2018221467A1 (ja) * 2017-06-02 2018-12-06 シャープ株式会社 表示装置
CN111210731A (zh) * 2020-03-06 2020-05-29 昆山国显光电有限公司 一种显示面板

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016080291A1 (ja) * 2014-11-21 2016-05-26 シャープ株式会社 表示装置
US20170207642A1 (en) * 2016-01-15 2017-07-20 Renesas Electronics America Inc. E-fuse/switch by back end of line (beol) process
US10608017B2 (en) * 2017-01-31 2020-03-31 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
CN207557624U (zh) * 2017-08-22 2018-06-29 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN107436500B (zh) * 2017-08-25 2020-04-24 京东方科技集团股份有限公司 光栅及制备方法、驱动方法、裸眼三维显示***
CN107731878B (zh) * 2017-10-27 2020-04-28 京东方科技集团股份有限公司 显示基板及其修复方法和显示面板
JP2019184856A (ja) * 2018-04-12 2019-10-24 シャープ株式会社 表示装置およびその駆動方法
KR20200031738A (ko) * 2018-09-14 2020-03-25 삼성디스플레이 주식회사 표시 장치
CN211506123U (zh) * 2019-12-19 2020-09-15 北京京东方技术开发有限公司 一种阵列基板、显示面板及显示装置
CN111048574B (zh) * 2019-12-30 2022-09-06 厦门天马微电子有限公司 一种显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11338376A (ja) * 1998-03-27 1999-12-10 Sharp Corp アクティブマトリクス型液晶表示パネル及びその検査方法
JP2004053702A (ja) * 2002-07-17 2004-02-19 Hitachi Displays Ltd 液晶表示装置
WO2009139290A1 (ja) * 2008-05-16 2009-11-19 シャープ株式会社 アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法
WO2013099189A1 (ja) * 2011-12-28 2013-07-04 シャープ株式会社 表示装置
WO2014073483A1 (ja) * 2012-11-08 2014-05-15 シャープ株式会社 アクティブマトリクス基板、及びこれを用いた表示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3010800B2 (ja) 1991-07-16 2000-02-21 日本電気株式会社 液晶表示装置及び液晶表示パネル
JP3890943B2 (ja) * 2001-10-04 2007-03-07 セイコーエプソン株式会社 インクジェット式記録装置
KR20080073480A (ko) * 2007-02-06 2008-08-11 삼성전자주식회사 플랫케이블 및 이를 갖는 전자장치
KR101433109B1 (ko) 2007-10-16 2014-08-26 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
CN104919514B (zh) * 2013-01-21 2017-06-09 夏普株式会社 有源矩阵基板和显示装置
JP2014203000A (ja) 2013-04-08 2014-10-27 パナソニック液晶ディスプレイ株式会社 表示装置
CN103926766B (zh) * 2013-08-07 2016-10-12 上海中航光电子有限公司 像素阵列及液晶显示装置
KR102212323B1 (ko) * 2014-02-10 2021-02-04 삼성디스플레이 주식회사 표시 장치
JP6269296B2 (ja) * 2014-04-25 2018-01-31 株式会社デンソー 半導体モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11338376A (ja) * 1998-03-27 1999-12-10 Sharp Corp アクティブマトリクス型液晶表示パネル及びその検査方法
JP2004053702A (ja) * 2002-07-17 2004-02-19 Hitachi Displays Ltd 液晶表示装置
WO2009139290A1 (ja) * 2008-05-16 2009-11-19 シャープ株式会社 アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法
WO2013099189A1 (ja) * 2011-12-28 2013-07-04 シャープ株式会社 表示装置
WO2014073483A1 (ja) * 2012-11-08 2014-05-15 シャープ株式会社 アクティブマトリクス基板、及びこれを用いた表示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105867035A (zh) * 2016-06-12 2016-08-17 武汉华星光电技术有限公司 扇出走线结构，阵列基板及液晶显示装置
CN106773389A (zh) * 2016-12-30 2017-05-31 惠科股份有限公司 液晶显示装置及其面板、显示面板与***电路的连接结构
WO2018221467A1 (ja) * 2017-06-02 2018-12-06 シャープ株式会社 表示装置
US11289515B2 (en) 2017-06-02 2022-03-29 Sharp Kabushiki Kaisha Display device having external connection terminal
CN111210731A (zh) * 2020-03-06 2020-05-29 昆山国显光电有限公司 一种显示面板
CN111210731B (zh) * 2020-03-06 2022-07-08 昆山国显光电有限公司 一种显示面板

Also Published As

Publication number Publication date
CN107003580A (zh) 2017-08-01
US10228595B2 (en) 2019-03-12
JP6300952B2 (ja) 2018-03-28
US20170336688A1 (en) 2017-11-23
CN107003580B (zh) 2020-11-10
JPWO2016080290A1 (ja) 2017-08-31

Similar Documents

Publication Publication Date Title
JP6300952B2 (ja) 表示装置
US7663395B2 (en) Display device, display panel therefor, and inspection method thereof
JP4895997B2 (ja) 液晶表示装置及びその駆動方法
KR101127593B1 (ko) 액정 표시 장치
EP2199850B1 (en) Liquid crystal display with pixel pairs using a common gate line
KR100277182B1 (ko) 액정표시소자
US20160293077A1 (en) Array substrate, testing method, display panel and display apparatus
JP2005346037A (ja) 液晶表示装置及びその駆動方法
US20170193939A1 (en) Display device
US20080284758A1 (en) Liquid crystal display and method of driving the same
US20080284695A1 (en) Display Device and Driving Method of Display Device
JP2006178461A (ja) 液晶表示板組立体及び表示装置
US20080180372A1 (en) Display device
US20070182685A1 (en) Display device
KR20120134804A (ko) 표시 장치 및 그 구동 방법
JP2007193340A (ja) 液晶表示装置
KR102490451B1 (ko) 액정 표시 장치
JP2008122965A (ja) 液晶表示装置及びその製造方法
JP6403796B2 (ja) 表示装置
KR101095718B1 (ko) 표시장치
US20200160803A1 (en) Liquid crystal display device
US10354604B2 (en) Display apparatus and method of driving the same
TW201333610A (zh) 顯示裝置及其驅動方法
TWI436328B (zh) 顯示面板的驅動方法與採用此方法之顯示裝置
WO2018062024A1 (ja) 表示パネル

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15860615

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016560178

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15860615

Country of ref document: EP

Kind code of ref document: A1