JP5230806B2 - 画像表示装置およびその駆動方法 - Google Patents

Description

本発明は、画像表示装置およびその駆動方法に関し、特に電流駆動型の発光素子を用いた画像表示装置およびその駆動方法に関する。

電流駆動型の発光素子を用いた画像表示装置として、有機エレクトロルミネッセンス（ＥＬ）素子を用いた画像表示装置が知られている。この自発光する有機ＥＬ素子を用いた有機ＥＬ表示装置は、液晶表示装置に必要なバックライトが不要で装置の薄型化に最適である。また、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。また、有機ＥＬ表示装置に用いられる有機ＥＬ素子は、各発光素子の輝度がそこに流れる電流値により制御される点で、液晶セルがそこに印加される電圧により制御されるのとは異なる。

有機ＥＬ表示装置では、通常、画素を構成する有機ＥＬ素子がマトリクス状に配置される。複数の行電極（走査線）と複数の列電極（データ線）との交点に有機ＥＬ素子を設け、選択した行電極と複数の列電極との間にデータ信号に相当する電圧を印加するようにして有機ＥＬ素子を駆動するものをパッシブマトリクス型の有機ＥＬディスプレイと呼ぶ。

一方、複数の走査線と複数のデータ線との交点にスイッチング薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を設け、このスイッチングＴＦＴに駆動素子のゲートを接続し、選択した走査線を通じてこのスイッチングＴＦＴをオンさせて信号線からデータ信号を駆動素子に入力する。この駆動素子によって有機ＥＬ素子を駆動するものをアクティブマトリクス型の有機ＥＬ表示装置と呼ぶ。

アクティブマトリクス型の有機ＥＬ表示装置は、各行電極（走査線）を選択している期間のみ、それに接続された有機ＥＬ素子が発光するパッシブマトリクス型の有機ＥＬ表示装置とは異なり、次の走査（選択）まで有機ＥＬ素子を発光させることが可能であるため、走査線の数が増えてもディスプレイの輝度減少を招くようなことはない。従って、アクティブマトリクス型の有機ＥＬ表示装置は、低電圧で駆動でき、低消費電力化が可能となる。しかしながら、アクティブマトリクス型の有機ＥＬディスプレイでは、駆動トランジスタの特性のばらつきに起因して、同じデータ信号を与えても、各画素において有機ＥＬ素子に流れる電流が異なることに起因して輝度が異なり、輝度むらが発生するという欠点がある。

この問題に対し、例えば、特許文献１では、駆動トランジスタの特性のばらつきによる輝度ムラの補償方法として、簡単な画素回路で、画素ごとの特性バラツキを補償する方法が開示されている。

図１０は、特許文献１に記載された従来の画像表示装置の構成を示すブロック図である。同図に記載された画像表示装置５００は、画素アレイ部５０２と、これを駆動する駆動部からなる。画素アレイ部５０２は、行ごとに配置された走査線７０１〜７０ｍと、列ごとに配置された信号線６０１〜６０ｎと、両者が交差する部分に配置された行列状の発光画素５０１と、行ごとに配置された給電線８０１〜８０ｍとを備える。また、駆動部は、信号セレクタ５０３と、走査線駆動部５０４と、給電線駆動部５０５とを備える。

走査線駆動部５０４は、各走査線７０１〜７０ｍに水平周期（１Ｈ）で順次制御信号を供給して発光画素５０１を行単位で線順次走査する。給電線駆動部５０５は、この線順次走査に合わせて各給電線８０１〜８０ｍに第１電圧と第２電圧で切換る電源電圧を供給する。信号セレクタ５０３は、この線順次走査に合わせて映像信号となる輝度信号電圧と基準電圧とを切換えて列状の信号線６０１〜６０ｎに供給する。

ここで、列状の信号線６０１〜６０ｎは、それぞれ、列ごとに２本配置されており、一方の信号線は奇数行の発光画素５０１に基準電圧及び信号電圧を供給し、他方の信号線は偶数行の発光画素５０１に基準電圧及び信号電圧を供給している。

図１１は、特許文献１に記載された従来の画像表示装置の有する発光画素の回路構成図である。なお、同図には１行目かつ１列目の発光画素５０１を記載している。この発光画素５０１に対して走査線７０１、給電線８０１及び信号線６０１が配されている。なお、信号線６０１は２本あるうちの１本が、発光画素５０１に接続されている。発光画素５０１は、スイッチングトランジスタ５１１と、駆動トランジスタ５１２と、保持容量素子５１３と、発光素子５１４とを備える。スイッチングトランジスタ５１１は、ゲートが走査線７０１に、ソース及びドレインの一方が信号線６０１に、その他方が駆動トランジスタ５１２のゲートにそれぞれ接続されている。駆動トランジスタ５１２は、ソースが発光素子５１４のアノードに、ドレインが給電線８０１にそれぞれ接続されている。発光素子５１４は、カソードが接地配線５１５に接続されている。保持容量素子５１３は、駆動トランジスタ５１２のソース及びゲートに接続されている。

上記構成において、給電線駆動部５０５は、信号線６０１が基準電圧である状態で、給電線８０１を第１電圧（高電圧）から第２電圧（低電圧）に切り換える。走査線駆動部５０４は、同じく信号線６０１が基準電圧である状態で、走査線７０１の電圧を“Ｈ”レベルにしてスイッチングトランジスタ５１１を導通させ、基準電圧を駆動トランジスタ５１２のゲートに印加するとともに、駆動トランジスタ５１２のソースをリセット電圧である第２電圧に設定する。以上の動作により、駆動トランジスタ５１２の閾値電圧Ｖｔｈの補正のための準備が完了する。続いて、給電線駆動部５０５は、信号線６０１の電圧が基準電圧から信号電圧に切り換わる前の補正期間で、給電線８０１の電圧を第２電圧から第１電圧に切り換えて、駆動トランジスタ５１２の閾値電圧Ｖｔｈに相当する電圧を保持容量素子５１３に保持させる。次に、スイッチングトランジスタ５１１の電圧を“Ｈ”レベルにして信号電圧を保持容量素子５１３に保持させる。つまり、この信号電圧は、先に保持された駆動トランジスタ５１２の閾値電圧Ｖｔｈに相当する電圧に加算されて保持容量素子５１３に書き込まれる。そして、駆動トランジスタ５１２は、第１電圧にある給電線８０１から電流の供給を受け、上記保持電圧に応じた駆動電流を発光素子５１４に流す。

上述した動作では、信号線６０１は列ごとに２本配置されていることにより、各信号線が基準電圧にある時間帯を長くしている。よって、駆動トランジスタ５１２の閾値電圧Ｖｔｈに相当する電圧を保持容量素子５１３に保持するための補正期間を確保するようにしている。

図１２は、特許文献１に記載された画像表示装置の動作タイミングチャートである。同図には、上から順に、１ライン目の走査線７０１及び給電線８０１、２ライン目の走査線７０２及び給電線８０２、３ライン目の走査線７０３及び給電線８０３、奇数行の発光画素に割り当てられた信号線、偶数行の発光画素に割り当てられた信号線の信号波形が記載されている。走査線に印加される走査信号は、１水平期間（１Ｈ）ずつ順次１ラインごとにシフトしていく。１ライン分の走査線に印加される走査信号は、２個のパルスを含んでいる。１番目のパルスは時間幅が長く１Ｈ以上である。２番目のパルスは時間幅が狭く、１Ｈの一部である。１番目のパルスは上述した閾値補正期間に対応し、２番目のパルスは信号電圧サンプリング期間及び移動度補正期間に対応している。また、給電線に供給される電源パルスも１Ｈ周期で１ラインごとにシフトしていく。これに対して、各信号線は２Ｈに１回、信号電圧が印加され、基準電圧にある時間帯を１Ｈ以上確保することが可能となる。

以上のように、特許文献１に記載された従来の画像表示装置では、発光画素ごとに駆動トランジスタ５１２の閾値電圧Ｖｔｈがばらついても、閾値電圧補正期間が確保されることにより、発光画素ごとに当該ばらつきはキャンセルされ、画像の輝度ムラ抑止が図られるとしている。

特開２００８−１２２６３３号公報

しかしながら、特許文献１に記載された従来の画像表示装置及び駆動方法では、発光画素列ごとに２本の信号線が配置されているものの、駆動トランジスタの閾値電圧Ｖｔｈの補正期間は２Ｈ未満であり、高精度の補正が要求される画像表示装置としては限界がある。

また、特許文献１に記載された従来の画像表示装置及び駆動方法では、発光画素行ごとに配置された走査線及び給電線の信号レベルのオンオフが多い。このため、表示パネルが大面積化されるにつれ、行数も増加するので各駆動回路から出力される信号が多くなり、また、その信号切り換えの周波数が高くなるため走査線駆動回路及び給電線駆動回路の信号出力負荷が増加する。また、上述の信号切り替え周波数の増大に伴い、特にデータ線に存在する寄生容量に対してのチャージ・ディスチャージに伴う消費電力が増大する。

上記課題に鑑み、本発明は、駆動トランジスタの閾値電圧を高精度に補正できる期間が確保された画像表示装置及びその駆動方法を提供することを目的とする。加えて、駆動回路の出力負荷が低減された画像表示装置及びその駆動方法を提供することを目的とする。

上記目的を達成するために、本発明に係る画像表示装置は、マトリクス状に配置された複数の発光画素を有する画像表示装置であって、前記複数の発光画素のそれぞれは、発光輝度を決定する信号電圧がゲートに印加されることにより当該信号電圧を駆動電流に変換する駆動トランジスタと、前記駆動電流が流れることにより発光する発光素子と、基準電圧が前記駆動トランジスタのゲートに印加されることにより前記駆動トランジスタの閾値電圧を検出する閾値電圧検出部とを備え、前記複数の発光画素は、複数の発光画素行を一駆動ブロックとした２以上の駆動ブロックを構成し、前記画像表示装置は、同一の前記駆動ブロックに属する全ての前記閾値電圧検出部が同時に前記閾値電圧を検出するよう、同一の前記駆動ブロックに属する全ての発光画素に対し、所定の期間において前記基準電圧及び電源電圧の供給をそれぞれ同じタイミングで制御し、異なる前記駆動ブロック間では、前記タイミングと異なるタイミングで前記基準電圧及び電源電圧の供給を制御する制御部を備えることを特徴とする。

上記構成により、駆動トランジスタの閾値電圧を検出する期間を駆動ブロック内で一致させることが可能となり、最大で１フレーム期間を駆動ブロック数で分割した期間を閾値電圧検出期間として割り当てることが可能となる。よって、高精度に補正された駆動電流が発光素子に流れ、画像表示品質を向上させることが可能となる。また、制御部は、閾値電圧検出期間において駆動ブロック内で同時制御する、つまり、同一の駆動ブロックに対し同一の制御信号を出力できるので制御部の出力負荷が低減する。

また、ｋ（ｋは自然数）番目の駆動ブロックに属する発光画素の有する前記駆動トランジスタのゲートには、発光画素列ごとに配置された第１信号線を介して前記信号電圧及び前記基準電圧が印加され、（ｋ＋１）番目の駆動ブロックに属する発光画素の有する前記駆動トランジスタのゲートには、発光画素列ごとに配置された第２信号線を介して前記信号電圧及び前記基準電圧が印加され、前記制御部は、前記第１信号線及び前記第２信号線に対し前記信号電圧及び前記基準電圧を互いに排他的に供給することを特徴とする。

これにより、ｋ番目の駆動ブロックにおいて信号電圧がサンプリングされている期間に、（ｋ＋１）番目の駆動ブロックにおいて基準電圧印加による閾値電圧補正期間が設けられる。よって、閾値電圧補正期間は、発光画素行ごとに分割されるのではなく、駆動ブロックごとに分割され得る。よって、表示領域が大面積化されるほど、相対的な閾値電圧補正期間を長く設けることが可能となる。

また、前記画像表示装置は、さらに、発光画素行ごとに配置された走査線と、発光画素行ごとに配置され、前記基準電圧よりも低い電圧である第１電圧と、前記基準電圧よりも高い電圧である第２電圧とを供給する第１電源線と、第２電源線とを備え、前記閾値電圧検出部は、一方の端子が前記駆動トランジスタのゲートに接続され、他方の端子が前記駆動トランジスタのソース及びドレインの一方に接続され、少なくとも前記信号電圧あるいは前記基準電圧に対応した電圧を保持する保持容量素子からなり、前記駆動トランジスタは、ソース及びドレインの他方が前記第１電源線に接続され、前記発光素子は、一方の端子が前記第２電源線に接続され、他方の端子が前記駆動トランジスタのソース及びドレインの一方に接続され、前記ｋ番目の駆動ブロックに属する発光画素は、さらに、ゲートが前記走査線に接続され、ソース及びドレインの一方が前記第１信号線に接続され、ソース及びドレインの他方が前記閾値電圧検出部に接続され、前記第１信号線と前記駆動トランジスタのゲートとの導通及び非導通を切り換える第１選択トランジスタを備え、前記（ｋ＋１）番目の駆動ブロックに属する発光画素は、さらに、ゲートが前記走査線に接続され、ソース及びドレインの一方が前記第２信号線に接続され、ソース及びドレインの他方が前記駆動トランジスタのゲートに接続され、前記第２信号線と前記駆動トランジスタのゲートとの導通及び非導通を切り換える第２選択トランジスタを備え、前記制御部は、前記第１電源線に供給する電源電圧を可変駆動し、前記基準電圧を前記第１信号線に供給している期間には、前記ｋ番目の前記駆動ブロックに配置された全ての前記第１電源線に対し同じ駆動タイミングで前記第１電圧から前記第２電圧に変化させ、前記基準電圧を前記第２信号線に供給している期間には、前記（ｋ＋１）番目の前記駆動ブロックに配置された全ての前記第１電源線に対し同じ駆動タイミングで前記第１電圧から前記第２電圧に変化させることを特徴とする。

これにより、駆動トランジスタの電源線である第１電源線への電圧供給において、閾値電圧検出期間内では同一駆動ブロックに配置された全ての第１電源線に対し同一の電源電圧を出力できるので制御部の負荷が低減する。また、第１電源線の電圧制御により、回路部品の増加を伴わずに、駆動トランジスタ、選択トランジスタ及び保持容量素子という基本的な駆動回路構成で高精度な閾値補正を実現することが可能となる。

また、同一の前記駆動ブロックに配置された全ての前記第１電源線は共通化されており、前記制御部は、前記全ての前記第１電源線に対し、全期間において同じ駆動タイミングで前記電源電圧を駆動してもよい。

駆動トランジスタの駆動電流を電源電圧により制御する方式では、閾値電圧補正期間においては、第１電源線は同一駆動ブロック内では同一駆動されるが、信号電圧の保持容量素子への書き込み及び発光においては発光画素行順に行われ、これに呼応して消光時には第１電源線を発光画素行順に駆動する必要がある。これに対し、信号線から供給される発光画素行ごとの信号電圧に零電圧を供給する期間を設け、当該零電圧期間において選択トランジスタを導通状態にすることにより、駆動トランジスタのゲートには零電圧が書き込まれ同時に消光させることができる。この方式によれば、同一駆動ブロック内において、閾値電圧検出期間だけでなく、消光動作時においても第１電源線を個別駆動させる必要がない。よって、同一駆動ブロック内に配置された第１電源線を共通化させることが可能となり、制御部からの出力線の本数を低減することが可能となる。

また、本発明は、このような特徴的な手段を備える画像表示装置として実現することができるだけでなく、画像表示装置に含まれる特徴的な手段をステップとする画像表示装置の駆動方法として実現することができる。

本発明の画像表示装置及びその駆動方法によれば、駆動トランジスタの閾値電圧補正期間及びタイミングを駆動ブロック内で一致させることが可能となるので、当該補正期間を１フレーム期間に対して大きくとることができるので、高精度に補正された駆動電流が発光素子に流れ、画像表示品質が向上する。また上記補正期間における制御部の出力する信号レベルの切替え回数を減らすことができるので、制御部の出力負荷が低減する。

図１は、本発明の実施の形態１に係る画像表示装置の電気的な構成を示すブロック図である。 図２Ａは、本発明の実施の形態１に係る画像表示装置における奇数駆動ブロックの発光画素の回路構成図である。 図２Ｂは、本発明の実施の形態１に係る画像表示装置における偶数駆動ブロックの発光画素の回路構成図である。 図３Ａは、本発明の実施の形態１に係る画像表示装置における奇数駆動ブロックの発光画素の具体的な回路構成図である。 図３Ｂは、本発明の実施の形態１に係る画像表示装置における偶数駆動ブロックの発光画素の具体的な回路構成図である。 図４は、本発明の実施の形態１に係る画像表示装置の駆動方法の動作タイミングチャートである。 図５は、本発明の実施の形態１に係る駆動方法により発光した駆動ブロックの状態遷移図である。 図６は、本発明の実施の形態１に係る画像表示装置の動作フローチャートである。 図７は、本発明の実施の形態２に係る画像表示装置の有する表示パネルの一部を示す回路構成図である。 図８は、本発明の実施の形態２に係る画像表示装置の駆動方法の動作タイミングチャートである。 図９は、本発明の画像表示装置を内蔵した薄型フラットＴＶの外観図である。 図１０は、特許文献１に記載された従来の画像表示装置の構成を示すブロック図である。 図１１は、特許文献１に記載された従来の画像表示装置の有する発光画素の回路構成図である。 図１２は、特許文献１に記載された画像表示装置の動作タイミングチャートである。

（実施の形態１）
本実施の形態における画像表示装置は、マトリクス状に配置された複数の発光画素を有する画像表示装置であって、各発光画素は、発光輝度を決定する信号電圧を駆動電流に変換する駆動トランジスタと、当該駆動電流が流れることにより発光する発光素子と、駆動トランジスタの閾値電圧を検出する閾値電圧検出部とを備え、上記複数の発光画素は、複数の発光画素行を一駆動ブロックとした２以上の駆動ブロックを構成する。また、上記画像表示装置は、同一の駆動ブロックに属する全ての閾値電圧検出部が同時に閾値電圧を検出するよう、所定の期間において同一の駆動ブロックに属する全ての発光画素に対し、基準電圧の供給及び駆動電流のオンオフをそれぞれ同じタイミングで制御する制御部を備える。これにより、駆動トランジスタの閾値電圧を検出する期間を駆動ブロック内で一致させることが可能となり、最大で１フレーム期間を駆動ブロック数で分割した期間を閾値電圧検出期間として割り当てることが可能となる。よって、高精度な駆動電流が発光素子に流れ、画像表示品質を向上させることが可能となる。

以下、本発明の実施の形態について、図面を参照しながら説明する。

図１は、本発明の実施の形態１に係る画像表示装置の電気的な構成を示すブロック図である。同図における画像表示装置１は、表示パネル１０と、制御回路２０とを備える。表示パネル１０は、複数の発光画素１１Ａ及び１１Ｂと、信号線群１２と制御線群１３と走査／制御線駆動回路１４と、信号線駆動回路１５とを備える。

発光画素１１Ａ及び１１Ｂは、表示パネル１０上に、マトリクス状に配置されている。ここで、発光画素１１Ａ及び１１Ｂは、複数の発光画素行を一駆動ブロックとする２以上の駆動ブロックを構成している。発光画素１１Ａは、奇数番目の駆動ブロックを構成し、また、発光画素１１Ｂは偶数番目の駆動ブロックを構成する。

信号線群１２は、発光画素列ごとに配置された複数の信号線からなる。ここで、各発光画素列につき２本の信号線が配置されており、奇数番目の駆動ブロックの発光画素は一方の信号線に接続され、偶数番目の駆動ブロックの発光画素は他方の信号線に接続されている。

制御線群１３は、発光画素ごとに配置された走査線及び電源線からなる。

走査／制御線駆動回路１４は、制御線群１３の各走査線へ走査信号を、また、各電源線へ可変電圧を出力することにより、発光画素の有する回路素子を駆動する。

信号線駆動回路１５は、信号線群１２の各信号線へ発光輝度を決定する信号電圧または駆動トランジスタの閾値電圧を検出するための基準電圧を出力することにより、発光画素の有する回路素子を駆動する。

制御回路２０は、走査／制御線駆動回路１４から出力される走査信号及び可変電圧の出力タイミング及び電圧レベルを制御する。また、制御回路２０は、信号線駆動回路１５から出力される信号電圧または基準電圧を出力するタイミングを制御する。

なお、制御回路２０、走査／制御線駆動回路１４及び信号線駆動回路１５は、各発光画素の動作を制御する制御部を構成する。

図２Ａは、本発明の実施の形態１に係る画像表示装置における奇数駆動ブロックの発光画素の回路構成図であり、図２Ｂは、本発明の実施の形態１に係る画像表示装置における偶数駆動ブロックの発光画素の回路構成図である。図２Ａ及び図２Ｂに記載された発光画素１１Ａ及び１１Ｂは、いずれも、閾値電圧検出部１６と、電源線１１０と、有機ＥＬ（エレクトロルミネッセンス）素子１１２と、駆動トランジスタ１１３と、走査線１３０と、第１信号線１５１と、第２信号線１５２とを備える。また、発光画素１１Ａは、さらに、選択トランジスタ１１６Ａを備え、発光画素１１Ｂは、さらに、選択トランジスタ１１６Ｂを備える。

有機ＥＬ素子１１２は、例えば、カソードが第２電源線である電源線１１１に接続されアノードが駆動トランジスタ１１３のソース１２０に接続された発光素子であり、駆動トランジスタ１１３の駆動電流が流れることにより発光する。

駆動トランジスタ１１３は、ドレインが第１電源線である電源線１１０に接続され、ゲートが閾値電圧検出部１６に接続されている。駆動トランジスタ１１３は、ゲートに信号電圧に対応した電圧が印加されることにより、当該電圧に対応したドレイン電流に変換する。そして、このドレイン電流は、駆動電流として有機ＥＬ素子１１２に供給される。駆動トランジスタ１１３は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。

選択トランジスタ１１６Ａ及び１１６Ｂは、ゲートが走査線１３０に接続され、ソース及びドレインの一方が閾値電圧検出部１６に接続されている。また、そのソース及びドレインの他方は、それぞれ、第１信号線１５１及び第２信号線１５２に接続される。選択トランジスタ１１６Ａ及び１１６Ｂは、それぞれ、第１選択トランジスタ及び第２選択トランジスタとして機能する。

閾値電圧検出部１６は、駆動トランジスタ１１３のゲート及び選択トランジスタ１１６Ａまたは１１６Ｂに接続され、駆動トランジスタ１１３の閾値電圧を検出する機能を有する。

なお、閾値電圧検出部１６は、選択トランジスタ１１６Ａ及び１１６Ｂを介して第１信号線１５１及び第２信号線１５２から供給された信号電圧及び基準電圧に対応した電圧を保持する保持容量素子を有することが好ましい。

図３Ａは、本発明の実施の形態１に係る画像表示装置における奇数駆動ブロックの発光画素の具体的な回路構成図であり、図３Ｂは、本発明の実施の形態１に係る画像表示装置における偶数駆動ブロックの発光画素の具体的な回路構成図である。同図に記載された発光画素は、図２Ａ及び図２Ｂに記載された発光画素と比較して、閾値電圧検出部１６の構成要素が具体化されている点が異なる。以下、図２Ａ及び図２Ｂに記載された画像表示装置の構成と重複する点は説明を省略する。

保持容量素子１１４は、一方の端子が駆動トランジスタ１１３のゲートに接続され、他方の端子が駆動トランジスタ１１３のソースに接続されている。保持容量素子１１４は、第１信号線１５１または第２信号線１５２から供給された信号電圧に対応した電荷を保持し、例えば、選択トランジスタ１１６Ａまたは１１６Ｂがオフ状態となった後に、駆動トランジスタ１１３から有機ＥＬ素子１１２へ供給する駆動電流を制御する機能を有する。

保持容量素子１１５は、保持容量素子１１４の他方の端子と参照電圧源（図３Ａ及び図３Ｂには参照電圧Ｖｒｅｆと記すが電源線１１１であっても良い）との間に接続された保持容量素子である。保持容量素子１１５は、まず、定常状態において駆動トランジスタ１１３のソース電位を記憶し、信号電圧が選択トランジスタ１１６Ａまたは１１６Ｂから印加された場合でもそのソース電位の情報は保持容量素子１１４と保持容量素子１１５との間のノードに残る。なおこのタイミングでのソース電位とは駆動トランジスタ１１３の閾値電圧である。その後、上記閾値電圧の保持から発光までのタイミングが発光画素行ごとに異なっても、保持容量素子１１４の他方の端子の電位が確定されるので駆動トランジスタ１１３のゲート電圧が確定される。一方、駆動トランジスタ１１３のソース電位は既に定常状態であるので、保持容量素子１１５は、結果的に駆動トランジスタ１１３のソース電位を保持する機能を有する。

なお、保持容量素子１１５は、独立した回路素子として付加される必要はなく、有機ＥＬ素子１１２が有する寄生容量であってもよい。

走査線１３０は、走査／制御線駆動回路１４に接続され、発光画素１１Ａ及び１１Ｂを含む画素行に属する各発光画素へ信号電圧または基準電圧に対応した電圧を書き込むタイミングを供給する機能を有する。

第１信号線１５１及び第２信号線１５２は、信号線駆動回路１５に接続され、それぞれ、発光画素１１Ａ及び１１Ｂを含む画素列に属する各発光画素へ接続され、駆動トランジスタ１１３の閾値電圧を検出するための基準電圧と、発光強度を決定する信号電圧とを供給する機能を有する。

電源線１１０は、駆動トランジスタ１１３のドレインに第１電圧または第２電圧を供給する。第１電圧は、第１信号線１５１及び第２信号線から供給される基準電圧よりも低い電圧であり、当該電圧が駆動トランジスタ１１３のドレインに印加されることにより、前記駆動トランジスタ１１３のソース電位をリセットすることが可能となる。また、第２電圧は、上記基準電圧よりも高い電圧であり、当該電圧が駆動トランジスタ１１３のドレインに印加されることにより、保持容量素子１１４に閾値電圧に対応した電圧を保持させ、または信号電圧に対応した駆動電流により有機ＥＬ素子１１２を発光させることが可能となる。制御回路２０は、上記第１電圧及び第２電圧の供給タイミングを制御する。

なお、図３Ａ及び図３Ｂには記載されていないが、電源線１１１及び参照電圧源は、それぞれ、他の発光画素にも接続されている。

次に、本実施の形態に係る画像表示装置１の駆動方法について図４を用いて説明する。なお、ここでは、図３Ａ及び図３Ｂに記載された具体的回路構成を有する画像表示装置についての駆動方法を詳細に説明する。なお、各駆動ブロックはｍ行の発光画素行から構成されているとする。

図４は、本発明の実施の形態１に係る画像表示装置の駆動方法の動作タイミングチャートである。同図において、横軸は時間を表している。また縦方向には、上から順に、ｋ番目の駆動ブロックの１行目に配置された走査線１３０（ｋ、１）、２行目に配置された走査線１３０（ｋ、２）及びｍ行目に配置された走査線１３０（ｋ、ｍ）、第１信号線１５１、ｋ番目の駆動ブロックの１行目に配置された電源線１１０（ｋ、１）、２行目に配置された電源線１１０（ｋ、２）及びｍ行目に配置された電源線１１０（ｋ、ｍ）に発生する電圧の波形図が示されている。また、これらに続き、（ｋ＋１）番目の駆動ブロックの１行目に配置された走査線１３０（ｋ＋１、１）、２行目に配置された走査線１３０（ｋ＋１、２）及びｍ行目に配置された走査線１３０（ｋ＋１、ｍ）、第２信号線１５２、（ｋ＋１）番目の駆動ブロックの１行目に配置された電源線１１０（ｋ＋１、１）、２行目に配置された電源線１１０（ｋ＋１、２）及びｍ行目に配置された電源線１１０（ｋ＋１、ｍ）に発生する電圧の波形図が示されている。また、図６は、本発明の実施の形態１に係る画像表示装置の動作フローチャートである。

まず、時刻ｔ１１までに、制御回路２０は、電源線１１０（ｋ、１）〜１１０（ｋ、ｍ）の電圧レベルを、基準電圧よりも低い第１電圧であるＬＯＷに順次設定し、駆動トランジスタ１１３のソース電位をリセットする（図６のＳ１１）。このとき、第１電圧は、例えば、−１０Ｖであり、駆動トランジスタ１１３のソース電位は−１０Ｖにリセットされる。

次に、時刻ｔ１２において、制御回路２０は、走査線１３０（ｋ、１）〜１３０（ｋ、ｍ）の電圧レベルを同時にＬＯＷからＨＩＧＨに変化させ、選択トランジスタ１１６Ａをオン状態とする（図６のＳ１２）。また、この時、制御回路２０は、第１信号線１５１の電圧レベルを、信号電圧から基準電圧に変化させてある。これにより、基準電圧が駆動トランジスタ１１３のゲートに印加される。このとき、基準電圧は、例えば、０Ｖである。

次に、時刻ｔ１３において、制御回路２０は、電源線１１０（ｋ、１）〜１１０（ｋ、ｍ）の電圧レベルを、第１電圧から基準電圧よりも高い第２電圧に変化させる（図６のＳ１３）。このとき、第２電圧は、例えば、１０Ｖである。これにより、閾値電圧の検出過程への準備が完了する。

時刻ｔ１３〜時刻ｔ１４の期間、発光画素１１Ａの回路は定常状態となり、時刻ｔ１４までに保持容量素子１１４には駆動トランジスタ１１３の閾値電圧Ｖｔｈに相当する電圧が保持される。なお、閾値電圧Ｖｔｈに相当する電圧を保持容量素子１１４に保持させるために流れる電流は微少であるため、定常状態となるまでには時間を要する。よって、この期間が長いほど、保持容量素子１１４に保持される電圧は安定し、この期間を十分長く確保することにより、高精度な電圧補償が実現される。

次に、時刻ｔ１４において、制御回路２０は、走査線１３０（ｋ、１）〜１３０（ｋ、ｍ）の電圧レベルを同時にＨＩＧＨからＬＯＷに変化させ、選択トランジスタ１１６Ａをオフ状態とする（図６のＳ１４）。これにより、駆動トランジスタ１１３への基準電圧印加が停止される。このとき、ｋ番目の駆動ブロックの全発光画素１１Ａの有する保持容量素子１１４には駆動トランジスタ１１３の閾値電圧Ｖｔｈに相当する電圧が同時に保持され、補償されるべき駆動トランジスタ１１３の閾値電圧Ｖｔｈが確定する。

以上、時刻ｔ１１〜時刻ｔ１４の期間では、駆動トランジスタ１１３の閾値電圧Ｖｔｈの補正が、ｋ番目の駆動ブロック内において同時に実行される。

次に、時刻ｔ１５において、制御回路２０は、第１信号線１５１の電圧レベルを、基準電圧から信号電圧に変化させる。これにより、信号電圧が駆動トランジスタ１１３のゲートに印加される。このとき、信号電圧は、例えば、０Ｖ〜５Ｖである。

また、時刻ｔ１５〜時刻ｔ１６の期間において、制御回路２０は、走査線１３０（ｋ、１）〜１３０（ｋ、ｍ）の電圧レベルを、順次、ＬＯＷ→ＨＩＧＨ→ＬＯＷに変化させ、選択トランジスタ１１６Ａを、発光画素行ごとに順次オン状態とする（図６のＳ１５）。これにより、駆動トランジスタ１１３のゲートには、信号電圧が印加される。このとき、保持容量素子１１４には、この信号電圧に応じた電圧と、先に保持された駆動トランジスタ１１３の閾値電圧Ｖｔｈに相当する電圧とが加算された加算電圧が書き込まれる。またこれと同時に、駆動トランジスタ１１３の駆動電流が有機ＥＬ素子１１２に流れ、発光画素行順に有機ＥＬ素子１１２が発光する。

以上、時刻ｔ１５〜時刻ｔ１６の期間では、高精度に補正された信号電圧の書き込み及び発光が、ｋ番目の駆動ブロック内で発光画素行順に実行されている。

また、ｔ１６以降において、制御回路２０は、ｋ番目の駆動ブロック内の電源線１１０（ｋ、１）〜１１０（ｋ、ｍ）の電圧レベルを、発光画素行順に第２電圧から第１電圧へ変化させることにより、発光画素行順に消光させる。

以上、発光画素行を駆動ブロック化することにより、駆動トランジスタ１１３の閾値電圧を検出する期間を駆動ブロック内で一致させることが可能となり、最大で１フレーム期間を駆動ブロック数で分割した期間を閾値電圧検出期間として割り当てることが可能となる。よって、高精度に補正された駆動電流が有機ＥＬ素子１１２に流れ、画像表示品質を向上させることが可能となる。また、制御回路２０は、閾値電圧検出期間において駆動ブロック内で同時制御する、つまり、同一の駆動ブロックに対し同一の制御信号を出力できるので制御回路２０の出力数の削減が可能となる。

再び、本実施の形態に係る画像表示装置１の駆動方法について説明する。

一方、時刻ｔ１４の直後である時刻ｔ２１では、（ｋ＋１）番目の駆動ブロックにおける駆動トランジスタ１１３の閾値電圧補正動作が開始される。

まず、時刻ｔ２１において、制御回路２０は、電源線１１０（ｋ＋１、１）〜１１０（ｋ＋１、ｍ）の電圧レベルを、基準電圧よりも低い第１電圧であるＬＯＷにし、駆動トランジスタ１１３のソース電位をリセットする（図６のＳ２１）。このとき、第１電圧は、例えば、−１０Ｖであり、駆動トランジスタ１１３のソース電位は−１０Ｖにリセットされる。

次に、時刻ｔ２２において、制御回路２０は、走査線１３０（ｋ＋１、１）〜１３０（ｋ＋１、ｍ）の電圧レベルを同時にＬＯＷからＨＩＧＨに変化させ、選択トランジスタ１１６Ｂをオン状態とする（図６のＳ２２）。また、この時、制御回路２０は、第２信号線１５２の電圧レベルを、信号電圧から基準電圧に変化させてある。これにより、基準電圧が駆動トランジスタ１１３のゲートに印加される。このとき、基準電圧は、例えば、０Ｖである。

次に、時刻ｔ２３において、制御回路２０は、電源線１１０（ｋ＋１、１）〜１１０（ｋ＋１、ｍ）の電圧レベルを、第１電圧から基準電圧よりも高い第２電圧に変化させる（図６のＳ２３）。このとき、第２電圧は、例えば、１０Ｖである。これにより、閾値電圧の検出過程への準備が完了する。

時刻ｔ２３〜時刻ｔ２４の期間、発光画素１１Ｂの回路は定常状態となり、保持容量素子１１４には駆動トランジスタ１１３の閾値電圧Ｖｔｈに相当する電圧が保持される。なお、閾値電圧Ｖｔｈに相当する電圧を保持容量素子１１４に保持させるために流れる電流は微少であるため、定常状態となるまでには時間を要する。よって、この期間が長いほど、保持容量素子１１４に保持される電圧は安定し、この期間を十分長く確保することにより、高精度な電圧補償が実現される。

次に、時刻ｔ２４において、制御回路２０は、走査線１３０（ｋ＋１、１）〜１３０（ｋ＋１、ｍ）の電圧レベルを同時にＨＩＧＨからＬＯＷに変化させ、選択トランジスタ１１６Ｂをオフ状態とする（図６のＳ２４）。これにより、駆動トランジスタ１１３への基準電圧印加が停止される。このとき、（ｋ＋１）番目の駆動ブロックの全発光画素１１Ｂの有する保持容量素子１１４には駆動トランジスタ１１３の閾値電圧Ｖｔｈに相当する電圧が同時に保持され、補償されるべき駆動トランジスタ１１３の閾値電圧Ｖｔｈが確定する。

以上、時刻ｔ２１〜時刻ｔ２４の期間では、駆動トランジスタ１１３の閾値電圧Ｖｔｈの補正が、（ｋ＋１）番目の駆動ブロック内において同時に実行されている。

次に、時刻ｔ２５において、制御回路２０は、第２信号線１５２の電圧レベルを、基準電圧から信号電圧に変化させる。これにより、信号電圧が駆動トランジスタ１１３のゲートに印加される。このとき、信号電圧は、例えば、０Ｖ〜５Ｖである。

また、時刻ｔ２５〜時刻ｔ２６の期間において、制御回路２０は、走査線１３０（ｋ＋１、１）〜１３０（ｋ＋１、ｍ）の電圧レベルを、順次、ＬＯＷ→ＨＩＧＨ→ＬＯＷに変化させ、選択トランジスタ１１６Ｂを、発光画素行ごとに順次オン状態とする（図６のＳ２５）。これにより、駆動トランジスタ１１３のゲートには、信号電圧が印加される。このとき、保持容量素子１１４には、この信号電圧に応じた電圧と、先に保持された駆動トランジスタ１１３の閾値電圧Ｖｔｈに相当する電圧とが加算された加算電圧が書き込まれる。またこれと同時に、駆動トランジスタ１１３の駆動電流が有機ＥＬ素子１１２に流れ、発光画素行順に有機ＥＬ素子１１２が発光する。

以上、時刻ｔ２５〜時刻ｔ２６の期間では、高精度に補正された信号電圧の書き込み及び発光が、ｋ番目の駆動ブロック内で発光画素行順に実行されている。

以上の動作が、表示パネル１０内の（ｋ＋２）番目の駆動ブロック以降においても順次実行される。

図５は、本発明の実施の形態１に係る駆動方法により発光した駆動ブロックの状態遷移図である。同図には、ある発光画素列における、駆動ブロックごとの発光期間及び非発光期間が表されている。縦方向は複数の駆動ブロックを、また、横軸は経過時間を示す。ここで、非発光期間とは、上述した準備期間を含む閾値電圧補正期間及び信号電圧の書き込み期間を含む。

本発明の実施の形態１に係る画像表示装置の駆動方法によれば、発光期間は、同一駆動ブロック内でも発光画素行順に設定される。よって、駆動ブロック内においても、行走査方向に対して発光期間が連続的に現れる。

以上、駆動トランジスタ１１３、選択トランジスタ１１６Ａまたは１１６Ｂ、及び保持容量素子１１４が配置され、駆動ブロック化された発光画素回路、及び発光画素列ごとに配置された２本の信号線により、駆動トランジスタ１１３の閾値電圧補正期間を、全発光画素を書き換える時間である１フレーム期間Ｔｆのなかで大きくとることができる。これは、ｋ番目の駆動ブロックにおいて輝度信号がサンプリングされている期間に、（ｋ＋１）番目の駆動ブロックにおいて閾値電圧補正期間が設けられることによるものである。よって、閾値電圧補正期間は、発光画素行ごとに分割されるのではなく、駆動ブロックごとに分割される。よって、表示領域が大面積化されるほど、１フレーム期間に対する相対的な閾値電圧補正期間を長く設定することが可能となる。これにより、高精度に補正された輝度信号電圧に基づいた駆動電流が発光素子に流れ、画像表示品質が向上する。また、駆動トランジスタ１１３の閾値電圧補正期間及びそのタイミングを同一駆動ブロック内で一致させることが可能となるので、制御回路、走査／制御線駆動回路１４及び信号線駆動回路１５の出力負荷が低減する。

例えば、Ｍ行の発光画素行を有する表示パネル１０をＮ個の駆動ブロックに分割した場合、各発光画素に与えられる閾値補正期間は、最大Ｔｆ／Ｎとなる。

これに対し、発光画素行ごとに異なるタイミングで閾値電圧補正期間を設定する場合、発光画素行がＭ行（Ｍ＞＞Ｎ）であるとすると、最大Ｔｆ／Ｍとなる。また、特許文献１に記載されたような信号線を発光画素列ごとに２本配置した場合でも、最大２Ｔｆ／Ｍである。

（実施の形態２）
以下、本発明の実施の形態２について、図面を参照しながら説明する。

図７は、本発明の実施の形態２に係る画像表示装置の有する表示パネルの一部を示す回路構成図である。同図には、２つの隣接する駆動ブロック及び各走査線及び各信号線が記載されている。図では、各走査線及び各信号線を“符号（ブロック番号、当該ブロックにおける行番号）”または“符号（ブロック番号）”で表している。

前述したように、駆動ブロックとは、複数の発光画素行で構成され、表示パネル１０の中には２以上の駆動ブロックが存在する。例えば、図７に記載された各駆動ブロックは、ｍ行の発光画素行で構成されている。

図７の上段に記載されたｋ番目の駆動ブロックでは、電源線１１０（ｋ）が当該駆動ブロック内の全発光画素１１Ａの有する駆動トランジスタ１１３のドレインに共通して接続されている。一方、走査線１３０（ｋ、１）〜走査線１３０（ｋ、ｍ）は、それぞれ、発光画素行ごとに個別に接続されている。また、図７の下段に記載された（ｋ＋１）番目の駆動ブロックでも、ｋ番目の駆動ブロックと同様の接続がなされている。ただし、ｋ番目の駆動ブロックに接続された電源線１１０（ｋ）と（ｋ＋１）番目の駆動ブロックに接続された電源線（ｋ＋１）とは、異なる制御線であり、走査／制御線駆動回路１４から電源電圧が個別に出力される。

また、ｋ番目の駆動ブロックでは、第１信号線１５１が当該駆動ブロック内の全発光画素１１Ａの有する選択トランジスタ１１６Ａのソース及びドレインの他方に接続されている。一方、（ｋ＋１）番目の駆動ブロックでは、第２信号線１５２が当該駆動ブロック内の全発光画素１１Ｂの有する選択トランジスタ１１６Ｂのソース及びドレインの他方に接続されている。

本実施の形態に係る画像表示装置では、有機ＥＬ素子１１２の消光動作を、電源線１１０の電圧を第２電圧から第１電圧へ変化させずに、信号線から駆動トランジスタ１１３のゲートへ印加される信号電圧を利用して消光動作させる点のみが、実施の形態１と異なる。

上記駆動ブロック化により、駆動トランジスタ１１３のドレインへの電源電圧を印加する電源線１１０の本数が削減される。よって、この電源線１１０に可変電圧を出力する走査／制御線駆動回路１４の出力本数が低減し、回路規模の削減を可能にする。

例えば、特許文献１に記載された従来の画像表示装置５００では、発光画素行ごとに給電線が配置されている。画像表示装置５００がＭ行の発光画素行から構成されているとすると、給電線は合計Ｍ本となる。

これに対し、本発明の実施の形態２に係る画像表示装置では、走査／制御線駆動回路１４から、駆動ブロックごとに電源線が出力される。よって、画像表示装置がＮ固の駆動ブロックから構成されているとすると、電源線の合計はＮ本となる。

大面積化がなされ、発光画素の行数が大きい場合、Ｍ＞＞Ｎが実現されるので、この場合には、本発明に係る画像表示装置の電源線本数は、従来の画像表示装置５００の給電線本数に比べ、大幅に削減することができる。

次に、本実施の形態に係る画像表示装置の駆動方法について図８を用いて説明する。

図８は、本発明の実施の形態２に係る画像表示装置の駆動方法の動作タイミングチャートである。同図において、横軸は時間を表している。また縦方向には、上から順に、ｋ番目の駆動ブロックの１行目に配置された走査線１３０（ｋ、１）、２行目に配置された走査線１３０（ｋ、２）及びｍ行目に配置された走査線１３０（ｋ、ｍ）、第１信号線１５１、ｋ番目の駆動ブロックに共通化されて配置された電源線１１０（ｋ）に発生する電圧の波形図が示されている。また、これらに続き、（ｋ＋１）番目の駆動ブロックの１行目に配置された走査線１３０（ｋ＋１、１）、２行目に配置された走査線１３０（ｋ＋１、２）及びｍ行目に配置された走査線１３０（ｋ＋１、ｍ）、第２信号線１５２、（ｋ＋１）番目の駆動ブロックに共通化されて配置された電源線１１０（ｋ＋１）に発生する電圧の波形図が示されている。また、図６は、本発明の実施の形態２に係る画像表示装置の動作フローチャートである。

本実施の形態に係る駆動方法は、図４に記載された実施の形態１に係る駆動方法と比較して、有機ＥＬ素子１１２の消光動作を、電源線１１０の電圧を第２電圧から第１電圧へ変化させずに、信号線から駆動トランジスタ１１３のゲートへ印加される信号電圧を利用して消光動作させる点のみが、実施の形態１と異なる。これに伴い、同一駆動ブロック内に配置された電源線１１０は共通化されているので、同一駆動ブロック内では、全期間において同じ駆動タイミングで電源電圧を駆動している。

まず、時刻ｔ１１において、制御回路２０は、電源線１１０（ｋ）の電圧レベルを、基準電圧よりも低い第１電圧であるＬＯＷにし、駆動トランジスタ１１３のソース電位をリセットする（図６のＳ１１）。このとき、第１電圧は、例えば、−１０Ｖであり、駆動トランジスタ１１３のソース電位は−１０Ｖにリセットされる。

次に、時刻ｔ１２において、制御回路２０は、走査線１３０（ｋ、１）〜１３０（ｋ、ｍ）の電圧レベルを同時にＬＯＷからＨＩＧＨに変化させ、選択トランジスタ１１６Ａをオン状態とする（図６のＳ１２）。また、この時、制御回路２０は、信号線駆動回路１５に対し、第１信号線１５１の電圧レベルを、信号電圧から基準電圧に変化させてある。これにより、基準電圧が駆動トランジスタ１１３のゲートに印加される。このとき、基準電圧は、例えば、０Ｖである。

次に、時刻ｔ１３において、制御回路２０は、電源線１１０（ｋ）の電圧レベルを、第１電圧から基準電圧よりも高い第２電圧に変化させる（図６のＳ１３）。このとき、第２電圧は、例えば、１０Ｖである。これにより、閾値電圧の検出過程への準備が完了する。

時刻ｔ１３〜時刻ｔ１４の期間、発光画素１１Ａの回路は時刻ｔ１４までに定常状態となり、保持容量素子１１４には駆動トランジスタ１１３の閾値電圧Ｖｔｈに相当する電圧が保持される。なお、閾値電圧Ｖｔｈに相当する電圧を保持容量素子１１４に保持させるために流れる電流は微少であるため、定常状態となるまでには時間を要する。よって、この期間が長いほど、保持容量素子１１４に保持される電圧は安定し、この期間を十分長く確保することにより、高精度な電圧補償が実現される。

次に、時刻ｔ１４において、制御回路２０は、走査線１３０（ｋ、１）〜１３０（ｋ、ｍ）の電圧レベルを同時にＨＩＧＨからＬＯＷに変化させ、選択トランジスタ１１６Ａをオフ状態とする（図６のＳ１４）。これにより、駆動トランジスタ１１３への基準電圧印加が停止される。このとき、ｋ番目の駆動ブロックの全発光画素１１Ａの有する保持容量素子１１４および１１５に検出された電圧が駆動トランジスタ１１３の閾値電圧Ｖｔｈに相当する電圧として同時に保持される。

以上、時刻ｔ１１〜時刻ｔ１４の期間では、駆動トランジスタ１１３の閾値電圧Ｖｔｈの検出が、ｋ番目の駆動ブロック内において同時に実行されている。

次に、時刻ｔ１５において、制御回路２０は、第１信号線１５１の電圧レベルを、基準電圧から信号電圧に変化させる。これにより、信号電圧が駆動トランジスタ１１３のゲートに印加される。ここで、信号電圧の供給期間には零電圧を供給する期間が設けられている。この零電圧を供給する期間は、例えば、信号電圧を供給する期間において５０％のデューティ比で設けられる。このとき、信号電圧は、例えば、０Ｖ〜５Ｖであるが、零電圧を供給する期間の信号電圧は０Ｖである。

また、時刻ｔ１５〜時刻ｔ１６の期間において、制御回路２０は、走査線１３０（ｋ、１）〜１３０（ｋ、ｍ）の電圧レベルを、順次、ＬＯＷ→ＨＩＧＨ→ＬＯＷに変化させ、選択トランジスタ１１６Ａを、発光画素行ごとに順次オン状態とする（図６のＳ１５）。これにより、駆動トランジスタ１１３のゲートには、信号電圧が印加される。このとき、保持容量素子１１４には、この信号電圧に応じた電圧と、先に保持された駆動トランジスタ１１３の閾値電圧Ｖｔｈに相当する電圧とが加算された加算電圧が書き込まれる。またこれと同時に、駆動トランジスタ１１３の駆動電流が有機ＥＬ素子１１２に流れ、発光画素行順に有機ＥＬ素子１１２が発光する。

以上、時刻ｔ１５〜時刻ｔ１６の期間では、高精度に補正された信号電圧の書き込み及び発光が、ｋ番目の駆動ブロック内で発光画素行ごとに順次実行される。

次に、ｔ１７〜時刻ｔ１８の期間では、制御回路２０は、走査線１３０（ｋ、１）〜１３０（ｋ、ｍ）の電圧レベルを、順次、ＬＯＷ→ＨＩＧＨ→ＬＯＷに変化させ、選択トランジスタ１１６Ａを、発光画素行ごとに順次オン状態とする。このとき、走査線１３０（ｋ、１）〜１３０（ｋ、ｍ）の電圧レベルをＨＩＧＨとする期間は、第１信号線１５１から駆動トランジスタ１１３のゲートに供給される信号電圧が零電圧を供給する期間と一致させる。これにより、ｋ番目の駆動ブロックの有する駆動トランジスタ１１３は、発光画素行順に駆動電流を停止し、有機ＥＬ素子１１２は発光画素行順に消光する。

以上、実施の形態２においても発光画素行を駆動ブロック化することにより、駆動トランジスタ１１３の閾値電圧を検出する期間を駆動ブロック内で一致させることが可能となり、最大で１フレーム期間を駆動ブロック数で分割した期間を閾値電圧検出期間として割り当てることが可能となる。よって、高精度に補正された駆動電流が有機ＥＬ素子１１２に流れ、画像表示品質を向上させることが可能となる。また、同一駆動ブロック内の電源線を共通化できるので制御回路２０の出力負荷が低減する。

再び、本実施の形態に係る画像表示装置１の駆動方法について説明する。

一方、時刻ｔ２４の直後である時刻ｔ２１では、（ｋ＋１）番目の駆動ブロックにおける駆動トランジスタ１１３の閾値電圧補正動作が開始される。

まず、時刻ｔ２１において、制御回路２０は、電源線１１０（ｋ＋１）の電圧レベルを、基準電圧よりも低い第１電圧であるＬＯＷにさせ、駆動トランジスタ１１３のソース電位をリセットする（図６のＳ２１）。このとき、第１電圧は、例えば、−１０Ｖであり、駆動トランジスタ１１３のソース電位は−１０Ｖにリセットされる。

次に、時刻ｔ２２において、制御回路２０は、走査線１３０（ｋ＋１、１）〜１３０（ｋ＋１、ｍ）の電圧レベルを同時にＬＯＷからＨＩＧＨに変化させ、選択トランジスタ１１６Ａをオン状態とする（図６のＳ２２）。また、この時、制御回路２０は、第２信号線１５２の電圧レベルを、信号電圧から基準電圧に変化させてある。これにより、基準電圧が駆動トランジスタ１１３のゲートに印加される。このとき、基準電圧は、例えば、０Ｖである。

次に、時刻ｔ２３において、制御回路２０は、電源線１１０（ｋ＋１）の電圧レベルを、第１電圧から基準電圧よりも高い第２電圧に変化させる（図６のＳ２３）。このとき、第２電圧は、例えば、１０Ｖである。これにより、閾値電圧の検出過程への準備が完了する。 時刻ｔ２３〜時刻ｔ２４の期間、発光画素１１Ａの回路は定常状態となり、保持容量素子１１４には駆動トランジスタ１１３の閾値電圧Ｖｔｈに相当する電圧が保持される。なお、閾値電圧Ｖｔｈに相当する電圧を保持容量素子１１４に保持させるために流れる電流は微少であるため、定常状態となるまでには時間を要する。よって、この期間が長いほど、保持容量素子１１４に保持される電圧は安定し、この期間を十分長く確保することにより、高精度な電圧補償が実現される。

次に、時刻ｔ２４において、制御回路２０は、走査線１３０（ｋ＋１、１）〜１３０（ｋ＋１、ｍ）の電圧レベルを同時にＨＩＧＨからＬＯＷに変化させ、選択トランジスタ１１６Ｂをオフ状態とする（図６のＳ２４）。これにより、駆動トランジスタ１１３への基準電圧印加が停止される。このとき、（ｋ＋１）番目の駆動ブロックの全発光画素１１Ｂの有する保持容量素子１１４には駆動トランジスタ１１３の閾値電圧Ｖｔｈに相当する電圧が同時に保持される。

以上、時刻ｔ２１〜時刻ｔ２４の期間では、駆動トランジスタ１１３の閾値電圧Ｖｔｈの補正が、（ｋ＋１）番目の駆動ブロック内において同時に実行されている。

次に、時刻ｔ２５において、制御回路２０は、第２信号線１５２の電圧レベルを、基準電圧から信号電圧に変化させる。これにより、信号電圧が駆動トランジスタ１１３のゲートに印加される。ここで、信号電圧の供給期間には零電圧を供給する期間が設けられている。この零電圧を供給する期間は、例えば、信号電圧を供給する期間において５０％のデューティ比で設けられる。このとき、信号電圧は、例えば、０Ｖ〜５Ｖであるが、零電圧を供給する期間の信号電圧は０Ｖである。

また、時刻ｔ２５〜時刻ｔ２６の期間において、制御回路２０は、走査線１３０（ｋ＋１、１）〜１３０（ｋ＋１、ｍ）の電圧レベルを、順次、ＬＯＷ→ＨＩＧＨ→ＬＯＷに変化させ、選択トランジスタ１１６Ｂを、発光画素行ごとに順次オン状態とする（図６のＳ２５）。これにより、駆動トランジスタ１１３のゲートには、信号電圧が印加される。このとき、保持容量素子１１４には、この信号電圧に応じた電圧と、先に保持された駆動トランジスタ１１３の閾値電圧Ｖｔｈに相当する電圧とが加算された加算電圧が書き込まれる。またこれと同時に、駆動トランジスタ１１３の駆動電流が有機ＥＬ素子１１２に流れ、発光画素行順に有機ＥＬ素子１１２が発光する。

以上、時刻ｔ２５〜時刻ｔ２６の期間では、高精度に補正された信号電圧の書き込み及び発光が、（ｋ＋１）番目の駆動ブロック内で発光画素行ごとに順次実行されている。

次に、ｔ２６以降の期間では、制御回路２０は、走査線１３０（ｋ＋１、１）〜１３０（ｋ＋１、ｍ）の電圧レベルを、順次、ＬＯＷ→ＨＩＧＨ→ＬＯＷに変化させ、選択トランジスタ１１６Ｂを、発光画素行ごとに順次オン状態とする。このとき、走査線１３０（ｋ＋１、１）〜１３０（ｋ＋１、ｍ）の電圧レベルをＨＩＧＨとする期間は、第２信号線１５２から駆動トランジスタ１１３のゲートに供給される信号電圧が零電圧を供給する期間と一致させる。これにより、（ｋ＋１）番目の駆動ブロックの有する駆動トランジスタ１１３は、発光画素行順に駆動電流を停止し、有機ＥＬ素子１１２は発光画素行順に消光する。

本発明の実施の形態２に係る画像表示装置の駆動方法においても、発光期間は、同一駆動ブロック内でも発光画素行ごとに順次設定される。よって、駆動ブロック内においても、行走査方向に対して発光期間が連続的に現れる。

以上、本発明の実施の形態２によれば、駆動トランジスタ１１３の閾値電圧補正期間を、全発光画素を書き換える時間である１フレーム期間Ｔｆのなかで大きくとることができる。これにより、高精度に補正された輝度信号電圧に基づいた駆動電流が発光素子に流れ、画像表示品質が向上する。また、駆動トランジスタ１１３の閾値電圧補正期間及びそのタイミングを同一駆動ブロック内で一致させることが可能となるので、制御回路２０、走査／制御線駆動回路１４及び信号線駆動回路１５の出力負荷が低減する。

実施の形態１に係る画像表示装置の駆動方法のように、駆動トランジスタ１１３の駆動電流を可変電源電圧により制御する方式では、閾値電圧補正期間においては、電源線１１０は同一駆動ブロック内では同一駆動される。しかし、信号電圧の保持容量素子１１４への書き込み及び発光においては発光画素行順に行われ、これに呼応して消光時には電源線１１０を発光画素行順に駆動する必要がある。

これに対し、実施の形態２に係る画像表示装置の駆動方法のように、信号線から供給される発光画素行ごとの信号電圧に零電圧を供給する期間を設け、当該零電圧期間において選択トランジスタを導通状態にすることにより、駆動トランジスタ１１３のゲートには零電圧が書き込まれ同時に消光させることができる。この方式によれば、同一駆動ブロック内において、閾値電圧検出期間だけでなく、消光動作時においても電源線１１０を個別駆動させる必要がない。よって、同一駆動ブロック内に配置された電源線１１０を共通化させることが可能となり、制御部からの出力線の本数を低減することが可能となる。

また、実施の形態２においても、例えば、Ｍ行の発光画素行を有する表示パネル１０をＮ個の駆動ブロックに分割した場合、各発光画素に与えられる閾値補正期間は、最大Ｔｆ／Ｎとなる。また、走査／制御線駆動回路１４から出力される電源線１１０の本数はＮ本となる。

これに対し、発光画素行ごとに異なるタイミングで閾値電圧補正期間を設定する従来の方式の場合、発光画素行がＭ行（Ｍ＞＞Ｎ）であるとすると、最大Ｔｆ／Ｍとなる。また、特許文献１に記載されたような信号線を発光画素列ごとに２本配置した場合でも、最大２Ｔｆ／Ｍである。また、給電線の本数はＭ本となる。

なお、本発明に係る画像表示装置は、上述した実施の形態に限定されるものではない。実施の形態１及び２における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態１及び２に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る画像表示装置を内蔵した各種機器も本発明に含まれる。

なお、以上述べた実施の形態では、選択トランジスタのゲートの電圧レベルがＨＩＧＨの場合にオン状態になるｎ型トランジスタとして記述しているが、これらをｐ型トランジスタで形成し、走査線の極性を反転させた画像表示装置でも、上述した各実施の形態と同様の効果を奏する。

また、例えば、本発明に係る画像表示装置は、図９に記載されたような薄型フラットＴＶに内蔵される。本発明に係る画像表示装置が内蔵されることにより、映像信号を反映した高精度な画像表示が可能な薄型フラットＴＶが実現される。

本発明の画像表示装置及びその駆動方法は、特に、画素信号電流により画素の発光強度を制御することで輝度を変動させるアクティブ型の有機ＥＬフラットパネルディスプレイ及びその駆動方法として有用である。

１、５００ 画像表示装置
１０ 表示パネル
１１Ａ、１１Ｂ、５０１ 発光画素
１２ 信号線群
１３ 制御線群
１４ 走査／制御線駆動回路
１５ 信号線駆動回路
１６ 閾値電圧検出部
２０ 制御回路
１１０、１１１ 電源線
１１２ 有機ＥＬ素子
１１３、５１２ 駆動トランジスタ
１１４、１１５ 保持容量素子
１１６Ａ、１１６Ｂ 選択トランジスタ
１２０ ソース
１３０、７０１、７０２、７０３ 走査線
１５１ 第１信号線
１５２ 第２信号線
５０２ 画素アレイ部
５０３ 信号セレクタ
５０４ 走査線駆動部
５０５ 給電線駆動部
５１１ スイッチングトランジスタ
５１３ 保持容量素子
５１４ 発光素子
５１５ 接地配線
６０１、６０２、６０ｎ 信号線
８０１、８０２、８０３ 給電線

Claims (5)

1. マトリクス状に配置された複数の発光画素を有する画像表示装置であって、
   発光画素行ごとに配置された走査線と、
   発光画素行ごとに配置され、基準電圧よりも低い電圧である第１電圧と、前記基準電圧よりも高い電圧である第２電圧とを供給する第１電源線と、
   第２電源線とを備え、
   前記複数の発光画素のそれぞれは、
   発光輝度を決定する信号電圧がゲートに印加されることにより当該信号電圧を駆動電流に変換する駆動トランジスタと、
   一方の端子が前記第２電源線に接続され、他方の端子が前記駆動トランジスタのソース及びドレインの一方に接続され、前記駆動電流が流れることにより発光する発光素子と、
   一方の端子が前記駆動トランジスタのゲートに接続され、他方の端子が前記駆動トランジスタのソース及びドレインの一方に接続され、少なくとも前記信号電圧あるいは前記基準電圧に対応した電圧を保持する保持容量素子からなり、前記基準電圧が前記駆動トランジスタのゲートに印加されることにより前記駆動トランジスタの閾値電圧を検出する閾値電圧検出部とを備え、
   前記駆動トランジスタは、ソース及びドレインの他方が前記第１電源線に接続され、
   前記複数の発光画素は、複数の発光画素行を一駆動ブロックとした２以上の駆動ブロックを構成し、
   ｋ（ｋは自然数）番目の駆動ブロックに属する発光画素の有する前記駆動トランジスタのゲートには、発光画素列ごとに配置された第１信号線を介して前記信号電圧及び前記基準電圧が印加され、
   （ｋ＋１）番目の駆動ブロックに属する発光画素の有する前記駆動トランジスタのゲートには、発光画素列ごとに配置された第２信号線を介して前記信号電圧及び前記基準電圧が印加され、
   前記ｋ番目の駆動ブロックに属する発光画素は、さらに、
   ゲートが前記走査線に接続され、ソース及びドレインの一方が前記第１信号線に接続され、ソース及びドレインの他方が前記駆動トランジスタのゲートに接続され、前記第１信号線と前記駆動トランジスタのゲートとの導通及び非導通を切り換える第１選択トランジスタを備え、
   前記（ｋ＋１）番目の駆動ブロックに属する発光画素は、さらに、
   ゲートが前記走査線に接続され、ソース及びドレインの一方が前記第２信号線に接続され、ソース及びドレインの他方が前記駆動トランジスタのゲートに接続され、前記第２信号線と前記駆動トランジスタのゲートとの導通及び非導通を切り換える第２選択トランジスタを備え、
   前記画像表示装置は、
   同一の前記駆動ブロックに配置された全ての前記第１電源線は共通化されており、
   同一の前記駆動ブロックに属する全ての前記閾値電圧検出部が同時に前記閾値電圧を検出するよう、同一の前記駆動ブロックに属する全ての発光画素に対し、所定の期間において前記基準電圧及び電源電圧の供給をそれぞれ同じタイミングで制御し、異なる前記駆動ブロック間では、前記タイミングと異なるタイミングで前記基準電圧及び電源電圧の供給を制御する制御部を備え、
   前記制御部は、前記第１信号線及び前記第２信号線に対し前記信号電圧及び前記基準電圧を互いに排他的に供給し、同一の前記駆動ブロックに配置された全ての前記第１電源線に対し、全期間において同じ駆動タイミングとなるよう前記第１電源線に供給する電源電圧を可変駆動し、前記基準電圧を前記第１信号線に供給している期間には、前記ｋ番目の前記駆動ブロックに配置された全ての前記第１電源線に対し同じ駆動タイミングで前記第１電圧から前記第２電圧に変化させ、前記基準電圧を前記第２信号線に供給している期間には、前記（ｋ＋１）番目の前記駆動ブロックに配置された全ての前記第１電源線に対し同じ駆動タイミングで前記第１電圧から前記第２電圧に変化させる
   画像表示装置。
2. 全ての前記発光画素を書き換えるための時間をＴｆとし、全ての発光画素行数をＭとし、前記駆動ブロックの総数をＮとした場合、
   前記駆動トランジスタの閾値電圧を検出する時間は、２Ｔｆ／Ｍより長く、かつ、最大でＴｆ／Ｎである
   請求項１に記載の画像表示装置。
3. 発光輝度を決定する信号電圧がゲートに印加されることにより当該信号電圧を駆動電流に変換する駆動トランジスタと、前記駆動電流が流れることにより発光する発光素子と、基準電圧が印加されることにより前記駆動トランジスタの閾値電圧を検出する閾値電圧検出部とを備えた発光画素がマトリクス状に配置され、複数の前記発光画素行を一駆動ブロックとした２以上の駆動ブロックを構成し、第１電源線を備えた画像表示装置の駆動方法であって、
   前記閾値電圧検出部は、一方の端子が前記駆動トランジスタのゲートに接続され、他方の端子が前記駆動トランジスタのソース及びドレインの一方に接続された保持容量素子からなり、
   前記第１電源線は、前記発光画素行ごとに配置され、前記駆動トランジスタのソース及びドレインの他方に接続されており、
   同一の前記駆動ブロックに属する全ての発光画素に対し同一のタイミングで前記基準電圧を供給することにより、同一の前記駆動ブロックに属する全ての前記閾値電圧検出部に同時に前記閾値電圧を検出させ、ｋ（ｋは自然数）番目の駆動ブロックの有する全ての前記駆動トランジスタのゲートに、発光画素列ごとに配置された第１信号線を介して同時に前記基準電圧を印加することにより、当該駆動ブロックの有する全ての前記閾値電圧検出部に、前記駆動トランジスタの閾値電圧に対応した電圧を同時に書き込む第１閾値検出ステップと、
   前記第１閾値検出ステップの後、前記ｋ番目の駆動ブロックの有する全ての前記駆動トランジスタのゲートに、前記第１信号線を介して発光画素行順に前記信号電圧を印加することにより、前記閾値電圧が書き込まれた前記ｋ番目の駆動ブロックの有する前記閾値電圧検出部に対し発光画素行順に前記信号電圧に対応した電圧を書き込む第１信号書込みステップと、
   前記第１閾値検出ステップの後、（ｋ＋１）番目の駆動ブロックの有する全ての前記駆動トランジスタのゲートに、発光画素列ごとに配置され、前記第１信号線と異なる第２信号線を介して同時に前記基準電圧を印加することにより、当該駆動ブロックの有する全ての前記閾値電圧検出部に、前記駆動トランジスタの閾値電圧に対応した電圧を同時に書き込む第２閾値検出ステップとを含み、
   前記第１閾値検出ステップは、
   前記ｋ番目の駆動ブロックの有する全ての前記第１電源線に、前記基準電圧よりも低い第１電圧を同時に印加することにより、前記駆動トランジスタのソース及びドレインの一方の電位をリセットする第１リセットステップと、
   前記第１リセットステップの後、前記ｋ番目の駆動ブロックの有する全ての駆動トランジスタのゲートに、前記第１信号線を介して同時に前記基準電圧を印加する第１基準電圧印加ステップと、
   前記第１基準電圧印加ステップの後、前記ｋ番目の駆動ブロックの有する全ての前記第１電源線に、前記基準電圧よりも高い第２電圧を同時に印加することにより、前記保持容量素子に前記閾値電圧を保持させる第１閾値保持ステップとを含み、
   前記第２閾値検出ステップは、
   前記（ｋ＋１）番目の駆動ブロックの有する全ての前記第１電源線に、前記第１電圧を同時に印加することにより、前記駆動トランジスタのソース及びドレインの一方の電位をリセットする第２リセットステップと、
   前記第２リセットステップの後、前記（ｋ＋１）番目の駆動ブロックの有する全ての駆動トランジスタのゲートに、前記第２信号線を介して同時に前記基準電圧を印加する第２基準電圧印加ステップと、
   前記第２基準電圧印加ステップの後、前記（ｋ＋１）番目の駆動ブロックの有する全ての前記第１電源線に、前記第２電圧を同時に印加することにより、前記保持容量素子に前記閾値電圧を保持させる第２閾値保持ステップとを含む
   画像表示装置の駆動方法。
4. 前記第１信号書込みステップでは、前記閾値電圧検出部に対し発光画素行順に前記信号電圧に対応した電圧が書き込まれると同時に、前記ｋ番目の駆動ブロックの有する全ての前記発光素子に、発光画素行順に前記駆動トランジスタのドレイン電流を流して発光させ、
   前記第２閾値検出ステップの後、前記（ｋ＋１）番目の駆動ブロックの有する全ての前記駆動トランジスタのゲートに、前記第２信号線を介して発光画素行順に前記信号電圧を印加することにより、前記閾値電圧が書き込まれた前記（ｋ＋１）番目の駆動ブロックの有する前記閾値電圧検出部に対し発光画素行順に前記信号電圧に対応した電圧を書き込み、前記（ｋ＋１）番目の駆動ブロックの有する全ての前記発光素子に、発光画素行順に前記駆動トランジスタのドレイン電流を流して発光させる第２信号書込みステップを含む
   請求項３に記載の画像表示装置の駆動方法。
5. 前記第１閾値検出ステップでは、さらに、
   前記第１閾値保持ステップの後、前記第１信号線と前記ｋ番目の駆動ブロックの有する全ての前記駆動トランジスタのゲートとを同時に非導通にする第１非導通ステップを含み、
   前記第２閾値検出ステップでは、さらに、
   前記第２閾値保持ステップの後、前記第２信号線と前記（ｋ＋１）番目の駆動ブロックの有する全ての前記駆動トランジスタのゲートとを同時に非導通にする第２非導通ステップを含む
   請求項３に記載の画像表示装置の駆動方法。

Images