JP2019067951A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019067951A
JP2019067951A JP2017192740A JP2017192740A JP2019067951A JP 2019067951 A JP2019067951 A JP 2019067951A JP 2017192740 A JP2017192740 A JP 2017192740A JP 2017192740 A JP2017192740 A JP 2017192740A JP 2019067951 A JP2019067951 A JP 2019067951A
Authority
JP
Japan
Prior art keywords
metal layer
insulating substrate
semiconductor device
layer
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017192740A
Other languages
English (en)
Other versions
JP6988345B2 (ja
Inventor
真悟 土持
Shingo TSUCHIMOCHI
真悟 土持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017192740A priority Critical patent/JP6988345B2/ja
Priority to RU2018133005A priority patent/RU2695049C1/ru
Priority to EP18196190.5A priority patent/EP3467873B1/en
Priority to US16/139,570 priority patent/US20190103402A1/en
Priority to KR1020180115215A priority patent/KR102088390B1/ko
Priority to CN201811134621.3A priority patent/CN109599384B/zh
Priority to TW107134233A priority patent/TWI676255B/zh
Priority to BR102018070254-8A priority patent/BR102018070254B1/pt
Publication of JP2019067951A publication Critical patent/JP2019067951A/ja
Application granted granted Critical
Publication of JP6988345B2 publication Critical patent/JP6988345B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体装置の絶縁基板に生じ得る熱応力を低減する。【解決手段】 半導体装置は、絶縁層の両面に金属層がそれぞれ設けられた絶縁基板と、絶縁基板の一方側の金属層上に実装された半導体素子と、前記一方側の金属層に接合されているとともに他方側の金属層とは電気的に絶縁されている外部接続端子とを備える。前記一方側の金属層は、絶縁層に接触しながら広がるとともに半導体素子が実装された主部と、主部から突出するとともに外部接続端子が接合された突出部とを有する。そして、突出部の少なくとも一部は、絶縁基板を平面視したときに、絶縁層の外周縁から突出する。【選択図】図５

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献１に、絶縁基板を用いた半導体装置が開示されている。絶縁基板は、主に電力系の回路に用いられる基板であり、例えばセラミックで構成された絶縁層の両面に、銅やアルミニウム等による金属層がそれぞれ設けられた構造を有する。特許文献１に記載の半導体装置は、絶縁基板と、絶縁基板の一方側の金属層上に実装された半導体素子と、同じ金属層に接合された外部接続端子とを備える。
特開２０１２−１４６７６０号公報
絶縁基板では、絶縁層と金属層との間で線膨張係数が異なるので、温度変化に伴って熱応力が生じ易い。この絶縁基板に生じ得る熱応力は、絶縁基板のサイズに応じて大きくなる。従って、熱応力に起因する絶縁基板へのダメージを抑制するためには、絶縁基板のサイズを小さくすることが考えられる。しかしながら、上記した半導体装置のように、半導体素子と外部接続端子とを電気的に接続するためには、絶縁基板の同じ金属層に対して、半導体素子を実装するとともに、外部接続端子を接合する必要があり、当該金属層に必要とされる面積が比較的に大きくなる。そのため、比較的に大きなサイズの絶縁基板を採用する必要があり、絶縁基板に生じ得る熱応力も大きくなってしまう。
上記の実情を鑑み、本明細書は、絶縁基板を有する半導体装置において、絶縁基板に生じ得る熱応力を低減し得る技術を提供する。
上記の課題を解決するために、本明細書は、半導体装置を開示する。この半導体装置は、絶縁層の両面に金属層がそれぞれ設けられた絶縁基板と、絶縁基板の一方側の金属層上に実装された半導体素子と、前記一方側の金属層に接合されているとともに他方側の金属層とは電気的に絶縁されている外部接続端子とを備える。前記一方側の金属層は、絶縁層に接触しながら広がるとともに半導体素子が実装された主部と、主部から突出するとともに外部接続端子が接合された突出部とを有する。そして、突出部の少なくとも一部は、絶縁基板を平面視したときに、絶縁層の外周縁から突出する。
上記した半導体装置では、絶縁基板の同じ金属層に対して、半導体素子が実装されているとともに、外部接続端子が接合されている。これにより、半導体素子が金属層を介して外部接続端子へ電気的に接続されている。金属層には、半導体素子が実装される範囲と、外部接続端子が接合される範囲とを設ける必要がある。従って、金属層に必要とされる面積は比較的に大きくなり得る。しかしながら、金属層には突出部が設けられており、外部接続端子はその突出部に接合されている。このような構成によると、金属層に必要とされる面積に対して、絶縁層の面積を比較的に小さくすることができる。絶縁層の面積を小さくすることで、絶縁基板に生じる熱応力を効果的に低減することができる。
実施例の半導体装置１０の平面図を示す。 実施例の半導体装置１０の内部構造を示す。 図１中のＩＩＩ−ＩＩＩ線における断面図を示す。 図１中のＩＶ−ＩＶ線における断面図を示す。 突出部３６ｂ、５６ｂを有する下側絶縁基板２６、４６の要部を示す。 （Ａ）、（Ｂ）の各図は、下側絶縁基板２６、４６の変形例であって、特に、突出部３６ｂ、５６ｂに係る構造の変形例を説明する。 （Ａ）、（Ｂ）の各図は、下側絶縁基板２６、４６の変形例であって、特に、金属層３６、３８の接触面積ＣＡ１、ＣＡ２に係る変形例を説明する。 （Ａ）、（Ｂ）の各図は、下側絶縁基板２６、４６の変形例であって、特に、金属層３６、３８の厚みＴＨ１、ＴＨ２に係る変形例を説明する。 冷却器７０の間に配置された半導体装置１０を示す。 （Ａ）、（Ｂ）の各図は、第１導体スペーサ２４の熱膨張に起因するはんだ層２５の歪を説明する。 実施例の半導体装置１０の一変形例であって、共通上側絶縁基板１２２を採用したものを示す。 実施例の半導体装置１０の一変形例であって、共通下側絶縁基板１２６を採用したものを示す。 （Ａ）、（Ｂ）の各図は、実施例の半導体装置１０の構造とその採用例を説明する図。 （Ａ）、（Ｂ）の各図は、他の実施形態の半導体装置２１０の構造とその採用例を説明する図。 （Ａ）、（Ｂ）の各図は、他の実施形態の半導体装置３１０の構造とその採用例を説明する図。 実施例の半導体装置１０を採用したパワーユニット４００を模式的に示す図。 パワーユニット４００に採用された第２の半導体装置４１０の構造を模式的に示す図。
本技術の一実施形態では、突出部が、絶縁層の外周縁から離れて位置していてもよい。このような構成によると、突出部を絶縁層の外周縁から突出させた場合でも、絶縁層の両面に位置する金属層間の沿面距離を比較的に長くして、当該金属層間の絶縁性を維持することができる。なお、ここでいう沿面距離とは、一方側の金属層から絶縁層の表面に沿って他方側の金属層に至る最短経路の長さを意味する。
本技術の一実施形態では、突出部が、主部の周側面から突出していてもよい。このような構成によると、絶縁層の外周縁から突出する突出部を、比較的に小さなサイズで形成することができる。但し、他の実施形態として、突出部は、主部の上面などから突出するように設けられてもよい。
上記した実施形態では、突出部が、絶縁層と平行な方向に沿って延びていてもよい。このような構成によると、絶縁層の外周縁から突出する突出部を、より小さなサイズで形成することができる。但し、他の実施形態として、突出部の一部又は全部が、絶縁層と角度を成す方向に沿って延びていてもよい。
本技術の一実施形態では、突出部の基端と先端との間の少なくとも一部の区間において、突出部の断面積が基端に向かうにつれて拡大していてもよい。このような構成によると、突出部の機械的強度を高めることができる。
本技術の一実施形態では、絶縁層と一方側の金属層との間の接触面積よりも、絶縁層と他方側の金属層との間の接触面積の方が大きくてもよい。このような構成によると、絶縁層の両面に位置する金属層間の沿面距離を維持しつつ、絶縁基板の放熱性を高めることができる。
本技術の一実施形態では、絶縁層と他方側の金属層との間の接触面積よりも、絶縁層と一方側の金属層との間の接触面積の方が大きくてもよい。このような構成によると、絶縁層の両面に位置する金属層間の沿面距離を維持しつつ、半導体素子の配置に関する自由度を高めることができる。
本技術の一実施形態では、絶縁層と一方側の金属層との間の接触面積は、絶縁層と他方側の金属層との間の接触面積と等しくてもよい。このような構成によると、絶縁層がその両面に位置する金属層から受ける熱応力が均衡して、絶縁層に作用する熱応力が低減される。
本技術の一実施形態では、半導体装置が、半導体素子を封止する絶縁性の封止体をさらに備えてもよい。この場合、絶縁基板の一方側の金属層は封止体の内部に位置し、絶縁基板の他方側の金属層は封止体の表面に露出してもよい。このような構成によると、半導体素子が封止体によって保護されるとともに、半導体素子の熱が絶縁基板を通じて外部へ放出されやすい。
本技術の一実施形態では、特に限定されないが、絶縁基板がＤＢＣ（Direct Bonded Copper）基板であってよい。なお、ＤＢＣ基板は、ＤＣＢ（Direct Copper Bonding）基板とも称される。
図面を参照して、実施例の半導体装置１０について説明する。本実施例の半導体装置１０は、例えば電気自動車、ハイブリッド車、燃料電池車といった電動自動車において、コンバータやインバータといった電力変換回路に用いることができる。但し、半導体装置１０の用途は特に限定されない。半導体装置１０は、様々な装置や回路に広く採用することができる。
図１、図２、図３、図４に示すように、半導体装置１０は、第１半導体素子２０と、第２半導体素子４０と、封止体１２と、複数の外部接続端子１４、１５、１６、１８、１９を備える。第１半導体素子２０と第２半導体素子４０は、封止体１２の内部に封止されている。封止体１２は、特に限定されないが、例えばエポキシ樹脂といった熱硬化性樹脂で構成されている。各々の外部接続端子１４、１５、１６、１８、１９は、封止体１２の外部から内部に亘って延びており、封止体１２の内部で第１半導体素子２０及び第２半導体素子４０の少なくとも一方に電気的に接続されている。一例ではあるが、複数の外部接続端子１４、１５、１６、１８、１９には、電力用であるＰ端子１４、Ｎ端子１５及びＯ端子１６と、信号用である複数の第１信号端子１８及び複数の第２信号端子１９が含まれる。
第１半導体素子２０は、上面電極２０ａと下面電極２０ｂとを有する。上面電極２０ａは第１半導体素子２０の上面に位置しており、下面電極２０ｂは第１半導体素子２０の下面に位置している。第１半導体素子２０は、上下一対の電極２０ａ、２０ｂを有する縦型の半導体素子である。同様に、第２半導体素子４０は、上面電極４０ａと下面電極４０ｂとを有する。上面電極４０ａは第２半導体素子４０の上面に位置しており、下面電極４０ｂは第２半導体素子４０の下面に位置する。即ち、第２半導体素子４０についても、上下一対の電極４０ａ、４０ｂを有する縦型の半導体素子である。本実施例における第１半導体素子２０と第２半導体素子４０は、互いに同種の半導体素子であり、詳しくはＩＧＢＴ（Insulated Gate Bipolar Transistor）とダイオードとを内蔵するＲＣ−ＩＧＢＴ（Reverse Conducting IGBT）素子である。
但し、第１半導体素子２０と第２半導体素子４０の各々は、ＲＣ−ＩＧＢＴ素子に限定されず、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）素子といった他のパワー半導体素子であってもよい。あるいは、第１半導体素子２０と第２半導体素子４０の各々は、ダイオード素子とＩＧＢＴ素子（又はＭＯＳＦＥＴ素子）といった二以上の半導体素子に置き換えられてもよい。第１半導体素子２０と第２半導体素子４０の具体的な構成は特に限定されず、各種の半導体素子を採用することができる。この場合、第１半導体素子２０と第２半導体素子４０は、互いに異種の半導体素子であってもよい。また、第１半導体素子２０と第２半導体素子４０の各々は、例えばシリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、又は窒化ガリウム（ＧａＮ）といった各種の半導体材料を用いて構成されることができる。
半導体装置１０は、第１上側絶縁基板２２と第１導体スペーサ２４と第１下側絶縁基板２６とをさらに備える。第１上側絶縁基板２２は、絶縁層２８と、絶縁層２８の一方側に設けられた内側金属層３０と、絶縁層２８の他方側に設けられた外側金属層３２とを有する。内側金属層３０と外側金属層３２は、絶縁層２８によって互いに絶縁されている。第１上側絶縁基板２２の内側金属層３０は、第１導体スペーサ２４を介して、第１半導体素子２０の上面電極２０ａに電気的に接続されている。特に限定されないが、本実施例ではこの接続にはんだ付けが採用されており、第１上側絶縁基板２２と第１導体スペーサ２４との間、及び、第１導体スペーサ２４と第１半導体素子２０との間に、それぞれはんだ層２３、２５が形成されている。
一例ではあるが、本実施例における第１上側絶縁基板２２は、ＤＢＣ基板である。絶縁層２８は、例えば酸化アルミニウム、窒化シリコン、窒化アルミニウム等といったセラミックで構成されており、内側金属層３０と外側金属層３２とのそれぞれは、銅で構成されている。但し、第１上側絶縁基板２２はＤＢＣ基板に限定されない。絶縁層２８については、セラミックに限定されず、他の絶縁体で構成されてもよい。内側金属層３０と外側金属層３２とについては、銅に限定されず、他の金属で構成されてもよい。そして、絶縁層２８と各金属層３０、３２との間の接合構造についても、特に限定されない。また、本実施例における第１導体スペーサ２４は、銅−モリブデン合金によって構成されている。但し、第１導体スペーサ２４についても、銅−モリブデン合金に限定されず、例えば純銅又はその他の銅合金といった他の導体で構成されてもよい。
第１下側絶縁基板２６は、絶縁層３４と、絶縁層３４の一方側に設けられた内側金属層３６と、絶縁層３４の他方側に設けられた外側金属層３８とを有する。内側金属層３６と外側金属層３８は、絶縁層３４によって互いに絶縁されている。第１下側絶縁基板２６の内側金属層３６は、第１半導体素子２０の下面電極２０ｂに電気的に接続されている。特に限定されないが、本実施例ではこの接続にはんだ付けが採用されており、第１半導体素子２０と第１下側絶縁基板２６との間に、はんだ層２７が形成されている。
一例ではあるが、本実施例における第１下側絶縁基板２６は、ＤＢＣ基板である。絶縁層３４は、例えば酸化アルミニウム、窒化シリコン、窒化アルミニウム等といったセラミックで構成されており、内側金属層３６と外側金属層３８とのそれぞれは、銅で構成されている。但し、第１下側絶縁基板２６はＤＢＣ基板に限定されない。絶縁層３４については、セラミックに限定されず、他の絶縁体で構成されてもよい。内側金属層３６と外側金属層３８とについては、銅に限定されず、他の金属で構成されてもよい。そして、絶縁層３４と各金属層３６、３８との間の接合構造についても、特に限定されない。
第１上側絶縁基板２２の外側金属層３２は、封止体１２の上面１２ａに露出している。これにより、第１上側絶縁基板２２は、半導体装置１０の電気回路の一部を構成するだけでなく、主に第１半導体素子２０の熱を外部に放出する放熱板としても機能する。同様に、第１下側絶縁基板２６の外側金属層３８は、封止体１２の下面１２ｂに露出している。これにより、第１下側絶縁基板２６についても、半導体装置１０の電気回路の一部を構成するだけでなく、主に第１半導体素子２０の熱を外部に放出する放熱板としても機能する。このように、本実施例の半導体装置１０は、封止体１２の上下の両面１２ａ、１２ｂに外側金属層３２、３８が露出する両面冷却構造を有する。
半導体装置１０は、第２上側絶縁基板４２と第２導体スペーサ４４と第２下側絶縁基板４６とをさらに備える。第２上側絶縁基板４２は、絶縁層４８と、絶縁層４８の一方側に設けられた内側金属層５０と、絶縁層４８の他方側に設けられた外側金属層５２とを有する。内側金属層５０と外側金属層５２は、絶縁層４８によって互いに絶縁されている。第２上側絶縁基板４２の内側金属層５０は、第２導体スペーサ４４を介して、第２半導体素子４０の上面電極４０ａに電気的に接続されている。特に限定されないが、本実施例ではこの接続にはんだ付けが採用されており、第２上側絶縁基板４２と第２導体スペーサ４４との間、及び、第２導体スペーサ４４と第２半導体素子４０との間に、それぞれはんだ層４３、４５が形成されている。
一例ではあるが、本実施例における第２上側絶縁基板４２は、ＤＢＣ基板である。絶縁層４８は、例えば酸化アルミニウム、窒化シリコン、窒化アルミニウム等といったセラミックで構成されており、内側金属層５０と外側金属層５２とのそれぞれは、銅で構成されている。但し、第２上側絶縁基板４２はＤＢＣ基板に限定されない。絶縁層４８については、セラミックに限定されず、他の絶縁体で構成されてもよい。内側金属層５０と外側金属層５２とについては、銅に限定されず、他の金属で構成されてもよい。そして、絶縁層４８と各金属層５０、５２との間の接合構造についても、特に限定されない。また、本実施例における第２導体スペーサ４４は、銅−モリブデン合金によって構成されている。但し、第２導体スペーサ４４についても、銅−モリブデン合金に限定されず、例えば純銅又はその他の銅合金といった他の導体で構成されてもよい。
第２下側絶縁基板４６は、絶縁層５４と、絶縁層５４の一方側に設けられた内側金属層５６と、絶縁層５４の他方側に設けられた外側金属層５８とを有する。内側金属層５６と外側金属層５８は、絶縁層５４によって互いに絶縁されている。第２下側絶縁基板４６の内側金属層５６は、第２半導体素子４０の下面電極４０ｂに電気的に接続されている。特に限定されないが、本実施例ではこの接続にはんだ付けが採用されており、第２半導体素子４０と第１下側絶縁基板４６との間に、はんだ層４７が形成されている。
一例ではあるが、本実施例における第２下側絶縁基板４６は、ＤＢＣ基板である。絶縁層５４は、例えば酸化アルミニウム、窒化シリコン、窒化アルミニウム等といったセラミックで構成されており、内側金属層５６と外側金属層５８とのそれぞれは、銅で構成されている。但し、第２下側絶縁基板４６はＤＢＣ基板に限定されない。絶縁層５４については、セラミックに限定されず、他の絶縁体で構成されてもよい。内側金属層５６と外側金属層５８とについては、銅に限定されず、他の金属で構成されてもよい。そして、絶縁層５４と各金属層５６、５８との間の接合構造についても、特に限定されない。
第２上側絶縁基板４２の外側金属層５２は、封止体１２の上面１２ａに露出している。これにより、第２上側絶縁基板４２は、半導体装置１０の電気回路の一部を構成するだけでなく、主に第２半導体素子４０の熱を外部に放出する放熱板としても機能する。同様に、第２下側絶縁基板４６の外側金属層５８は、封止体１２の下面１２ｂに露出している。これにより、第２下側絶縁基板４６は、半導体装置１０の電気回路の一部を構成するだけでなく、主に第２半導体素子４０の熱を外部に放出する放熱板としても機能する。このように、本実施例の半導体装置１０は、第２半導体素子４０に関しても、封止体１２の上下の両面１２ａ、１２ｂに外側金属層３２、３８が露出する両面冷却構造を有する。
半導体装置１０はさらに、導体で構成された継手６０を有する。継手６０は、封止体１２の内部に位置しており、第１上側絶縁基板２２の内側金属層３０と第２下側絶縁基板４６の内側金属層５６との間を電気的に接続している。これにより、第１半導体素子２０と第２半導体素子４０は、継手６０を介して直列に接続されている。一例ではあるが、本実施例の継手６０は銅で構成されており、第１上側絶縁基板２２の内側金属層３０にはんだ層６２を介して接合されているとともに、第２下側絶縁基板４６の内側金属層５６には溶接によって接合されている。
前述したように、半導体装置１０は、外部接続端子として、Ｐ端子１４、Ｎ端子１５及びＯ端子１６を備える。本実施例におけるＰ端子１４、Ｎ端子１５及びＯ端子１６は、銅で構成されている。但し、Ｐ端子１４、Ｎ端子１５及びＯ端子１６は、銅に限定されず、他の導体で構成されてもよい。Ｐ端子１４は、封止体１２の内部において、第１下側絶縁基板２６の内側金属層３６に接合されている。Ｎ端子１５は、封止体１２の内部において、第２上側絶縁基板４２の内側金属層５０に接合されている。そして、Ｏ端子１６は、第２下側絶縁基板４６の内側金属層５６に接合されている。一例ではあるが、Ｐ端子１４及びＯ端子１６は、それぞれ第１下側絶縁基板２６の内側金属層３６及び第２下側絶縁基板４６の内側金属層５６に、溶接によって接合されている。なお、本明細書の図中に示す範囲ＷＬは、溶接による接合箇所を示す。
複数の第１信号端子１８は、ボンディングワイヤ１８ａを介して第１半導体素子２０に接続されており、複数の第２信号端子１９は、ボンディングワイヤ１９ａを介して第２半導体素子４０に接続されている。なお、第１信号端子１８及び第２信号端子１９の数や具体的な構成は特に限定されない。また、半導体装置１０は、第１信号端子１８及び第２信号端子１９を必ずしも備える必要はない。
図２、図５に示すように、第１下側絶縁基板２６の内側金属層３６は、主部３６ａと突出部３６ｂとを有する。主部３６ａは、第１下側絶縁基板２６の絶縁層３４に接触しながら広がる部分であり、主部３６ａには第１半導体素子２０が実装されている。突出部３６ｂは、主部３６ａから突出する部分であり、突出部３６ｂにはＰ端子１４が接合されている。図２に示すように、第１下側絶縁基板２６を平面視したときに、内側金属層３６の突出部３６ｂは、絶縁層３４の外周縁３４ｅから突出する。同様の構成は、第２下側絶縁基板４６の内側金属層５６にも採用されている。即ち、第２下側絶縁基板４６の内側金属層５６も主部５６ａと突出部５６ｂとを有する。主部５６ａには第２半導体素子４０が実装されている。突出部５６ｂは、主部５６ａから突出する部分であり、突出部５６ｂにはＯ端子１６が接合されている。そして、第２下側絶縁基板４６を平面視したときに、内側金属層５６の突出部５６ｂは、絶縁層５４の外周縁５４ｅから突出する。
本実施例の半導体装置１０では、第１下側絶縁基板２６の内側金属層３６に対して、第１半導体素子２０が実装されているとともに、外部接続端子の一例であるＰ端子１４が接合されている。これにより、第１半導体素子２０が内側金属層３６を介してＰ端子１４へ電気的に接続されている。その一方で、第１下側絶縁基板２６の内側金属層３６には、第１半導体素子２０が実装される範囲と、Ｐ端子１４が接合される範囲とを設ける必要がある。従って、第１下側絶縁基板２６の内側金属層３６に必要とされる面積は比較的に大きくなり得る。この点に関して、第１下側絶縁基板２６の内側金属層３６には突出部３６ｂが設けられており、Ｐ端子１４はその突出部３６ｂに接合されている。
このような構成によると、第１下側絶縁基板２６では、内側金属層３６に必要とされる面積に対して、絶縁層３４の面積を比較的に小さくすることができる。絶縁層３４の面積を小さくすることで、第１下側絶縁基板２６に生じ得る熱応力は効果的に低減される。特に、絶縁層３４の線膨張係数は、内側金属層３６及び外側金属層３８の各線膨張係数もよりも小さいので、絶縁層３４には破断の要因となり得る引張応力が生じやすい。絶縁層３４の面積を小さくすることで、絶縁層３４に生じる引張応力が低減されるので、絶縁層３４の破断といったダメージを抑制することができる。そのことから、内側金属層３６や外側金属層３８を比較的に厚くすることが可能となり、第１下側絶縁基板２６の放熱性をより高めることができる。
同様に、第２下側絶縁基板４６の内側金属層５６には、突出部５６ｂが設けられており、Ｏ端子１６はその突出部５６ｂに接合されている。このような構成によると、第２下側絶縁基板４６においても、内側金属層５６に必要とされる面積に対して、絶縁層５４の面積を比較的に小さくすることができる。絶縁層５４の面積を小さくすることによって、第２下側絶縁基板４６に生じる熱応力は効果的に低減される。特に、絶縁層５４の線膨張係数は、内側金属層５６及び外側金属層５８の各線膨張係数もよりも小さいので、絶縁層５４には破断の要因となり得る引張応力が生じやすい。絶縁層５４の面積を小さくすることで、絶縁層５４に生じる引張応力が低減されるので、絶縁層３４の破断といったダメージを抑制することができる。そのことから、内側金属層５６や外側金属層５８を比較的に厚くすることが可能となり、第２下側絶縁基板４６の放熱性をより高めることができる。
図５に示すように、本実施例における第１下側絶縁基板４６では、内側金属層３６の突出部３６ｂが、絶縁層３４の外周縁３４ｅから離れて位置していている。このような構成によると、突出部３６ｂを絶縁層３４の外周縁３４ｅから突出させた場合でも、絶縁層３４の両面に位置する内側金属層３６と外側金属層３８との間の沿面距離ＣＤを比較的に長くして、内側金属層３６と外側金属層３８との間の絶縁性を維持することができる。なお、ここでいう沿面距離ＣＤとは、内側金属層３６から絶縁層３４の表面に沿って外側金属層３８に至る最短経路の長さを意味する。また、突出部３６ｂと絶縁層３４との間の空間距離ＣＬについては、封止体１２の体積抵抗率やリーク電流を考慮し、必要とされる絶縁性が確保されるように設計されるとよい。同様に、第２下側絶縁基板４６においても、内側金属層５６の突出部５６ｂは、絶縁層５４の外周縁５４ｅから離れて位置していている。
本実施例における第１下側絶縁基板２６では、内側金属層３６の突出部３６ｂが、主部３６ａの周側面３６ｃから突出している。このような構成によると、絶縁層３４の外周縁３４ｅから突出するような突出部３６ｂを、比較的に小さなサイズで形成することができる。この場合、突出部３６ｂは、絶縁層３４と平行な方向に沿って延びているとよい。これにより、絶縁層３４の外周縁３４ｅから突出する突出部３６ｂを、より小さなサイズで形成することができる。但し、他の実施形態として、突出部３６ｂの一部又は全部が、絶縁層３４と角度を成す方向に沿って延びていてもよい。同様に、第２下側絶縁基板４６においても、内側金属層５６の突出部５６ｂが、主部５６ａの周側面５６ｃから突出しており、絶縁層５４と平行な方向に沿って延びている。
図６に示すように、第１下側絶縁基板２６において、突出部３６ｂの構成は様々に変更可能である。例えば図６（Ａ）に示すように、突出部３６ｂの基端と先端との間の少なくとも一部の区間において、突出部３６ｂの断面積が基端に向かうにつれて拡大していてもよい。このような構成によると、突出部３６ｂの機械的強度を高めることができる。加えて、又は代えて、図６（Ｂ）に示すように、主部３６ａと突出部３６ｂとが個別の部材で形成され、それらが例えば溶接によって一体化されていてもよい。これらの点については、第２下側絶縁基板４６においても同様であり、重複する説明は省略する。また、下側絶縁基板２６、４６の突出部３６ｂ、５６ｂに係る構成は、第１上側絶縁基板２２の内側金属層３０における継手６０との接合部分や、第２上側絶縁基板４２の内側金属層５０におけるＮ端子１５との接合部分にも同様に採用することができる。
図５に示すように、本実施例における第１下側絶縁基板２６では、絶縁層３４と内側金属層３６との間の接触面積ＣＡ１が、絶縁層３４と外側金属層３８との間の接触面積ＣＡ２と等しい。このような構成によると、内側金属層３６と外側金属層３８とに生じる熱膨張が均衡して、絶縁層３４に作用する熱応力が低減される。しかしながら、他の実施形態として、図７（Ａ）に示すように、絶縁層３４と内側金属層３６との間の接触面積ＣＡ１よりも、絶縁層３４と外側金属層３８との間の接触面積ＣＡ２の方が大きくてもよい。このような構成によると、内側金属層３６と外側金属層３８との間の沿面距離ＣＤ（図５参照）を維持しつつ、第１下側絶縁基板２６の放熱性を高めることができる。あるいは、図７（Ｂ）に示すように、絶縁層３４と外側金属層３８との間の接触面積ＣＡ２よりも、絶縁層３４と内側金属層３６との間の接触面積ＣＡ１の方が大きくてもよい。このような構成によると、内側金属層３６、５６と外側金属層３８、５８との間の沿面距離ＣＤ（図５参照）を維持しつつ、第１半導体素子２０の配置に関する自由度を高めることができる。これらの点については、第２下側絶縁基板４６においても同様であり、重複する説明は省略する。
図５、図８（Ａ）に示すように、本実施例における第１下側絶縁基板２６では、内側金属層３６の厚みＴＨ１が、外側金属層３８の厚みＴＨ２よりも大きい。このような構成によると、第１半導体素子２０に近接する内側金属層３６の熱容量が大きくなるので、第１半導体素子２０の温度変化を緩和することができる。但し、他の実施形態として、図８（Ｂ）に示すように、外側金属層３８の厚みＴＨ２が、内側金属層３６の厚みＴＨ１よりも大きくてもよい。このような構成によると、第１半導体素子２０に近接する内側金属層３６の熱膨張が、絶縁層３４によって抑制されやすいので、例えば第１半導体素子２０と第１下側絶縁基板２６との間に位置するはんだ層２７に生じる熱応力が抑制される。あるいは、内側金属層３６の厚みＴＨ１が、外側金属層３８の厚みＴＨ２と等しくてもよい。このような構成によると、内側金属層３６と外側金属層３８とに生じる熱膨張が均衡するので、絶縁層３４に作用する熱応力が低減される。
本実施例の半導体装置１０では、封止体１２の上面１２ａ及び下面１２ｂに露出する外側金属層３２、３８、５２、５８が、絶縁層２８、３４、４８、５４によって電気的に絶縁されている。従って、図９に示すように、封止体１２の上面１２ａ及び下面１２ｂには、絶縁板を介在させることなく、冷却器７０を配置することができる。この場合、半導体装置１０と冷却器７０との間には、必要に応じて放熱グリス７２を介在させるとよい。この放熱グリス７２に関して、仮に半導体装置１０と冷却器７０との間に絶縁板を配置した場合、絶縁板の両面に放熱グリス７２を介在させる必要がある。即ち、半導体装置１０と冷却器７０との間に、放熱グリス７２の層が二層形成される。これに対して、本実施例の半導体装置１０では、絶縁板を介在させる必要がないので、半導体装置１０と冷却器７０との間には、放熱グリス７２の層が一層のみ形成される。放熱グリス７２の層が削減されることで、半導体装置１０から冷却器７０への熱抵抗が低減される。
前述したように、本実施例における第１導体スペーサ２４及び第２導体スペーサ４４は、銅−モリブデン合金によって構成されている。銅−モリブデン合金の線膨張係数は、内側金属層３６、５６を構成する銅の線膨張係数や、封止体１２を構成するエポキシ樹脂の線膨張係数よりも小さい。このように、第１導体スペーサ２４及び第２導体スペーサ４４の各線膨張係数が、内側金属層３６、５６の線膨張係数よりも小さく、かつ、封止体１２の線膨張係数よりも小さいと、第１導体スペーサ２４と第１半導体素子２０との間に位置するはんだ層２５や、第２導体スペーサ４４と第２半導体素子４０との間に位置するはんだ層４５に生じる歪を低減することができる。例えば図１０（Ａ）に示すように、第１導体スペーサ２４が仮に銅で構成されていると、第１導体スペーサ２４に生じる熱膨張量は比較的に大きくなる。その一方で、第１半導体素子２０及び第１下側絶縁基板２６に生じる熱膨張量は比較的に小さい。この場合、第１半導体素子２０の上下で熱膨張量に大きな差が生じ、その結果、第１導体スペーサ２４と第１半導体素子２０との間に位置するはんだ層２５に大きな歪が生じ、はんだ層２５の劣化や損傷といった問題が生じる。これに対して、図１０（Ｂ）に示すように、第１導体スペーサ２４が線膨張係数の小さな材料で構成されていると、第１半導体素子２０の上側で生じる熱膨張量が抑制されることから、はんだ層２５に生じる歪が抑制される。この点については、第２導体スペーサ４４についても同様である。なお、第１導体スペーサ２４及び第２導体スペーサ４４を構成する材料としては、特に限定されないが、銅−モリブデン合金の他に、例えば銅−タングステン合金が挙げられる。
図１１に示すように、本実施例における半導体装置１０では、第１上側絶縁基板２２及び第２上側絶縁基板４２が、単一の共通上側絶縁基板１２２に変更されてもよい。共通上側絶縁基板１２２は、共通絶縁層１２８と、共通絶縁層１２８の一方側に設けられた第１内側金属層１３０及び第２内側金属層１５０と、共通絶縁層１２８の他方側に設けられた共通外側金属層１３２とを有する。第１内側金属層１３０は、第１導体スペーサ２４を介して第１半導体素子２０の上面電極２０ａに接続されており、第２内側金属層１５０は、第２導体スペーサ４４を介して第２半導体素子４０の上面電極４０ａに接続されている。また、第１内側金属層１３０には、継手６０が一体に形成されている。そして、共通外側金属層１３２は、封止体１２の上面１２ａに露出している。
第１上側絶縁基板２２及び第２上側絶縁基板４２が、単一の共通上側絶縁基板１２２で構成されていると、第１内側金属層１３０又は第２内側金属層１５０を広く形成することができるので、例えば継手６０を第１内側金属層１３０へ一体に形成することができる。継手６０が第１内側金属層１３０（即ち、共通上側絶縁基板１２２）へ一体に形成されていると、半導体装置１０の製造工程を簡略化することができる。
上記に加えて、又は代えて、図１２に示すように、本実施例における半導体装置１０では、第１下側絶縁基板２６及び第２下側絶縁基板４６が、単一の共通下側絶縁基板１２６に変更されている。共通下側絶縁基板１２６は、共通絶縁層１３４と、共通絶縁層１３４の一方側に設けられた第１内側金属層１３６及び第２内側金属層１５６と、共通絶縁層１３４の他方側に設けられた共通外側金属層１３８とを有する。第１内側金属層１３６は、第１半導体素子２０の下面電極２０ｂに接続されており、第２内側金属層１５６は、第２半導体素子４０の下面電極４０ｂに接続されている。第１内側金属層１３６及び第２内側金属層１５６は、それぞれ前述した第１下側絶縁基板２６の内側金属層３６及び第２下側絶縁基板４６の内側金属層５６と同様の構成を有しており（図５参照）、Ｐ端子１４又はＯ端子１６が接合された突出部３６ｂ、５６ｂを有する。
第１下側絶縁基板２６及び第２下側絶縁基板４６が、単一の共通下側絶縁基板１２６で構成されていると、半導体装置１０の放熱性を高めることができる。特に、第１下側絶縁基板２６及び第２下側絶縁基板４６は、それぞれ第１半導体素子２０及び第２半導体素子４０に近接している。そのような第１下側絶縁基板２６及び第２下側絶縁基板４６が、放熱性に優れる共通上側絶縁基板１２２で構成されていることで、半導体装置１０の放熱性が効果的に改善される。
図１３（Ａ）（Ｂ）に示すように、半導体装置１０は、二つの半導体素子２０、４０を内蔵しており、二つの半導体素子２０、４０が直列に接続された構造を有する。ここで、各々の半導体素子２０、４０は、ＲＣ−ＩＧＢＴである。従って、半導体装置１０は、例えばインバータ回路２において、一対の上下アームを構成する構成要素として採用することができる。しかしながら、本明細書が開示する技術は、半導体素子２０、４０の数やそれらの接続構造に制限されることなく、例えば図１４、図１５に示すような、各種の半導体装置２１０、３１０にも採用することができる。
図１４（Ａ）（Ｂ）に示すように、他の一実施形態の半導体装置２１０は、三つの半導体素子２２０を内蔵しており、それらの半導体素子２２０はＰ端子２１４にそれぞれ接続されている。そして、三つの半導体素子２２０には、それぞれＵ端子２０２、Ｖ端子２０４及びＷ端子２０６が接続されている。各々の半導体素子２２０は、特に限定されないが、ＲＣ−ＩＧＢＴである。この半導体装置２１０は、例えばインバータ回路２において、三つの上アームを構成する構成要素として採用することができる。半導体装置２１０の具体的な構成については特に限定されない。但し、半導体装置２１０は、三つの下側絶縁基板２２６を備えており、各々の下側絶縁基板２２６には、三つの半導体素子２２０のうちの対応する一つが実装されている。各々の下側絶縁基板２２６は、図５等に示した第１下側絶縁基板２６と同様の構成を有しており、絶縁層２３４の一方側に位置する内側金属層２３６には、主部２３６ａと突出部２３６ｂとが設けられている。内側金属層１３６の主部１３６ａには、半導体素子２２０が実装されており、内側金属層２３６の突出部２３６ｂには、Ｐ端子２１４や継手２６０が接合されている。なお、三つの下側絶縁基板２２６のうちの少なくとも二つが、単一の絶縁基板によって構成されてもよい。
図１５（Ａ）（Ｂ）に示すように、他の一実施形態の半導体装置３１０は、六つの半導体素子３２０を内蔵しており、それらがインバータ回路２を構成するように接続されている。各々の半導体素子３２０は、特に限定されないが、ＲＣ−ＩＧＢＴである。このような半導体装置３１０によると、インバータ回路２を単独で構成することができる。半導体装置３１０の具体的な構成については特に限定されない。但し、半導体装置３１０は、六つの下側絶縁基板３２６を備えており、各々の下側絶縁基板３２６には、六つの半導体素子２２０のうちの対応する一つが実装されている。各々の下側絶縁基板３２６は、図５等に示した第１下側絶縁基板２６と同様の構成を有し、絶縁層３３４の一方側に位置する内側金属層３３６には、主部３３６ａと突出部３３６ｂとが設けられている。内側金属層３３６の主部３３６ａには、半導体素子３２０が実装されており、内側金属層３３６の突出部３３６ｂには、Ｕ端子３０２、Ｖ端子３０４、Ｗ端子３０６、Ｐ端子３１４又は継手３６０が接合されている。なお、六つの下側絶縁基板３２６のうちの少なくとも二つが、単一の絶縁基板によって構成されてもよい。
図１６、図１７を参照して、本実施例の半導体装置１０を採用したパワーユニット４００について説明する。このパワーユニット４００は、複数の半導体装置１０、４１０と複数の冷却器７０とを備え、半導体装置１０、４１０と冷却器７０とが交互に配置されている。複数の半導体装置１０、４１０には、本実施例の半導体装置１０に加えて、第２の半導体装置４１０が含まれる。図１７に示すように、第２の半導体装置４１０は、本実施例の半導体装置１０と類似する構造を有する。但し、第２の半導体装置４１０では、本実施例の半導体装置１０と比較すると、四つの絶縁基板２２、２６、４２、４６に代えて、四つの放熱板４２２、４２６、４４２、４４６が採用されている。各々の放熱板４２２、４２６、４４２、４４６は、例えば銅といった導体で構成されており、絶縁層２８、３４、４８、５４を有していない。従って、第２の半導体装置４１０と冷却器７０との間には絶縁板７４が配置されており、それによって両者が電気的に絶縁されている。また、絶縁板７４の両側には、放熱グリス７２の層が形成されている。
前述したように、本実施例の半導体装置１０と冷却器７０との間には、絶縁板７４を配置する必要がない。これに対して、第２の半導体装置４１０と冷却器７０との間には、絶縁板７４が配置される必要がある。従って、本実施例の半導体装置１０の厚みＤ１と、第２の半導体装置４１０の厚みＤ２とが仮に同じであると、複数の冷却器７０の各間隔を、配置される半導体装置１０、４１０に応じて変更する必要が生じる。この場合、複数の冷却器７０の汎用性が低下する。そのことから、パワーユニット４００では、本実施例の半導体装置１０の厚みＤ１よりも、第２の半導体装置４１０の厚みＤ２の方が小さく設計されており、それによって複数の冷却器７０は等間隔に配置されている。ここで、パワーユニット４００では、本実施例の半導体装置１０の半導体素子２０、４０に、例えば炭化シリコンといったワイドバンドギャップの半導体が採用されており、第２の半導体装置４１０の半導体素子２０、４０には、シリコンが採用されている。即ち、複数の半導体装置１０、４１０のなかで、ワイドバンドギャップの半導体が採用され、比較的に大きな熱応力が生じ得るものに対して、絶縁層２８、３４、４８、５４を内蔵する構造が採用されている。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
１０、２１０、３１０：半導体装置
１２：封止体
１４、２１４、３１４：Ｐ端子
１５：Ｎ端子
１６：Ｏ端子
１８、１９：信号端子
２０、４０、：半導体素子
２２、４２：上側絶縁基板
２４、４４：導体スペーサ
２６、４６、２２６、３２６：下側絶縁基板
２８、４８：上側絶縁基板の絶縁層
３０、５０：上側絶縁基板の内側金属層
３２、５２：上側絶縁基板の外側金属層
３４、５４：下側絶縁基板の絶縁層
３４ｅ：下側絶縁基板の絶縁層の外周縁
３６、５６、２３６、３３６：下側絶縁基板の内側金属層
３６ａ、２３６ａ、３３６ａ：内側金属層の主部
３６ｂ、２３６ｂ、３３６ｂ：内側金属層の突出部
３６ｃ、５６ｃ：内側金属層の周側面
３８、５８：下側絶縁基板の外側金属層
６０、２６０、３６０：継手
７０：冷却器
７２：放熱グリス
７４：絶縁板
１２２：共通上側絶縁基板
１２６：共通下側絶縁基板
１２８：共通上側絶縁基板の共通絶縁層
１３０、１５０：共通上側絶縁基板の第１内側金属層
１３２：共通上側絶縁基板の共通外側金属層
１３４：共通下側絶縁基板の共通絶縁層
１３６、１５６：共通下側絶縁基板の内側金属層
１３６ａ、１５６ａ：内側金属層の主部
１３８：共通下側絶縁基板の共通外側金属層
２０２、３０２：Ｕ端子
２０４、３０４：Ｖ端子
２０６、３０６：Ｗ端子
４００：パワーユニット
４１０：第２の半導体装置
４２２、４２６、４４２、４４６：放熱板
ＣＡ１、ＣＡ２：接触面積
ＣＤ：沿面距離
ＣＬ：空間距離
Ｄ１：パワーユニットに採用された本実施例の半導体装置の厚み
Ｄ２：パワーユニットに採用された第２の半導体装置の厚み
ＴＨ１：下側絶縁基板の内側金属層の厚み
ＴＨ２：下側絶縁基板の外側金属層の厚み
ＷＬ：溶接による接合箇所

Claims (10)

  1. 絶縁層の両面に金属層がそれぞれ設けられた絶縁基板と、
    前記絶縁基板の一方側の金属層上に実装された半導体素子と、
    前記一方側の金属層に接合されているとともに、他方側の金属層とは電気的に絶縁されている外部接続端子と、
    を備え、
    前記一方側の金属層は、前記絶縁層に接触しながら広がるとともに前記半導体素子が実装された主部と、前記主部から突出するとともに前記外部接続端子が接合された突出部とを有し、
    前記突出部の少なくとも一部は、前記絶縁基板を平面視したときに、前記絶縁層の外周縁から突出する、
    半導体装置。
  2. 前記突出部は、前記絶縁層の前記外周縁から離れて位置している、請求項１に記載の半導体装置。
  3. 前記突出部は、前記主部の周側面から突出している、請求項１又は２に記載の半導体装置。
  4. 前記突出部は、前記絶縁層と平行な方向に沿って延びている、請求項３に記載の半導体装置。
  5. 前記突出部の基端と先端との間の少なくとも一部の区間では、前記突出部の断面積が、前記基端に向かうにつれて拡大している、請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記絶縁層と前記一方側の金属層との間の接触面積よりも、前記絶縁層と前記他方側の金属層との間の接触面積の方が大きい、請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記絶縁層と前記他方側の金属層との間の接触面積よりも、前記絶縁層と前記一方側の金属層との間の接触面積の方が大きい、請求項１から５のいずれか一項に記載の半導体装置。
  8. 前記絶縁層と前記一方側の金属層との間の接触面積は、前記絶縁層と前記他方側の金属層との間の接触面積と等しい、請求項１から５のいずれか一項に記載の半導体装置。
  9. 前記半導体素子を封止する絶縁性の封止体をさらに有し、
    前記絶縁基板の前記一方側の金属層は、前記封止体の内部に位置しており、
    前記絶縁基板の前記他方側の金属層は、前記封止体の表面に露出している、請求項１から８のいずれか一項に記載の半導体装置。
  10. 前記絶縁基板は、ＤＢＣ基板である、請求項１から９のいずれか一項に記載の半導体装置。
JP2017192740A 2017-10-02 2017-10-02 半導体装置 Active JP6988345B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2017192740A JP6988345B2 (ja) 2017-10-02 2017-10-02 半導体装置
RU2018133005A RU2695049C1 (ru) 2017-10-02 2018-09-18 Полупроводниковое устройство
US16/139,570 US20190103402A1 (en) 2017-10-02 2018-09-24 Semiconductor device
EP18196190.5A EP3467873B1 (en) 2017-10-02 2018-09-24 Semiconductor device
KR1020180115215A KR102088390B1 (ko) 2017-10-02 2018-09-27 반도체 장치
CN201811134621.3A CN109599384B (zh) 2017-10-02 2018-09-28 半导体器件
TW107134233A TWI676255B (zh) 2017-10-02 2018-09-28 半導體裝置
BR102018070254-8A BR102018070254B1 (pt) 2017-10-02 2018-10-01 Dispositivo semicondutor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017192740A JP6988345B2 (ja) 2017-10-02 2017-10-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2019067951A true JP2019067951A (ja) 2019-04-25
JP6988345B2 JP6988345B2 (ja) 2022-01-05

Family

ID=63683654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017192740A Active JP6988345B2 (ja) 2017-10-02 2017-10-02 半導体装置

Country Status (8)

Country Link
US (1) US20190103402A1 (ja)
EP (1) EP3467873B1 (ja)
JP (1) JP6988345B2 (ja)
KR (1) KR102088390B1 (ja)
CN (1) CN109599384B (ja)
BR (1) BR102018070254B1 (ja)
RU (1) RU2695049C1 (ja)
TW (1) TWI676255B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022249813A1 (ja) * 2021-05-27 2022-12-01 株式会社デンソー 半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016119485A1 (de) * 2016-10-12 2018-04-12 Infineon Technologies Ag Chipträger mit elektrisch leitfähiger Schicht, die sich über eine wärmeleitfähige dielektrische Sheet-Struktur hinaus erstreckt
CN111295752A (zh) 2017-11-20 2020-06-16 罗姆股份有限公司 半导体器件
US10861767B2 (en) * 2018-05-11 2020-12-08 Semiconductor Components Industries, Llc Package structure with multiple substrates
JP7069082B2 (ja) * 2019-05-08 2022-05-17 三菱電機株式会社 電力用半導体装置およびその製造方法
DE102022208012A1 (de) 2022-08-03 2023-07-06 Zf Friedrichshafen Ag Leistungsmodulpaket

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267475A (ja) * 2000-03-21 2001-09-28 Denso Corp 半導体装置の実装構造およびその実装方法
JP2005116662A (ja) * 2003-10-06 2005-04-28 Mitsubishi Electric Corp 半導体装置
JP2006060257A (ja) * 2005-11-07 2006-03-02 Hitachi Ltd 自動車用電子制御装置
WO2009125779A1 (ja) * 2008-04-09 2009-10-15 富士電機デバイステクノロジー株式会社 半導体装置及び半導体装置の製造方法
WO2016002803A1 (ja) * 2014-07-04 2016-01-07 三菱マテリアル株式会社 パワーモジュール用基板ユニット及びパワーモジュール

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4158288B2 (ja) * 1999-08-31 2008-10-01 三菱電機株式会社 半導体モジュール
JP2002246515A (ja) * 2001-02-20 2002-08-30 Mitsubishi Electric Corp 半導体装置
RU20986U1 (ru) * 2001-07-23 2001-12-10 Машнин Сергей Васильевич Полупроводниковый модуль
DE102004045854B4 (de) * 2004-09-20 2017-08-31 Infineon Technologies Ag Verfahren zur Herstellung mehrerer Halbleitersensoren mit Halbleitersensorchips in Hohlraumgehäusen
JP4958735B2 (ja) * 2007-11-01 2012-06-20 株式会社日立製作所 パワー半導体モジュールの製造方法、パワー半導体モジュールの製造装置、パワー半導体モジュール、及び接合方法
JP2012146760A (ja) * 2011-01-11 2012-08-02 Calsonic Kansei Corp パワー半導体モジュール
JP2012169319A (ja) * 2011-02-10 2012-09-06 Showa Denko Kk 絶縁積層材、絶縁回路基板、パワーモジュール用ベースおよびパワーモジュール
JP5520889B2 (ja) * 2011-06-24 2014-06-11 日立オートモティブシステムズ株式会社 パワー半導体モジュール及びそれを用いた電力変換装置
JP5957862B2 (ja) * 2011-12-05 2016-07-27 三菱マテリアル株式会社 パワーモジュール用基板
WO2013121491A1 (ja) * 2012-02-13 2013-08-22 パナソニック株式会社 半導体装置およびその製造方法
JP5879233B2 (ja) * 2012-08-31 2016-03-08 日立オートモティブシステムズ株式会社 パワー半導体モジュール
US9275926B2 (en) * 2013-05-03 2016-03-01 Infineon Technologies Ag Power module with cooling structure on bonding substrate for cooling an attached semiconductor chip
RU2013136056A (ru) * 2013-08-01 2015-02-10 Открытое акционерное общество "НПК "ТРИСТАН" (ОАО "НПК "ТРИСТАН") Гибридная интегральная схема свч диапазона
CN104465603A (zh) * 2013-09-23 2015-03-25 台达电子企业管理（上海）有限公司 功率模块
WO2015064197A1 (ja) * 2013-10-29 2015-05-07 富士電機株式会社 半導体モジュール
JP6179490B2 (ja) * 2014-09-05 2017-08-16 トヨタ自動車株式会社 パワーモジュール
JP6299578B2 (ja) * 2014-12-15 2018-03-28 トヨタ自動車株式会社 半導体装置
US10680518B2 (en) * 2015-03-16 2020-06-09 Cree, Inc. High speed, efficient SiC power module
US10137789B2 (en) * 2016-07-20 2018-11-27 Ford Global Technologies, Llc Signal pin arrangement for multi-device power module

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267475A (ja) * 2000-03-21 2001-09-28 Denso Corp 半導体装置の実装構造およびその実装方法
JP2005116662A (ja) * 2003-10-06 2005-04-28 Mitsubishi Electric Corp 半導体装置
JP2006060257A (ja) * 2005-11-07 2006-03-02 Hitachi Ltd 自動車用電子制御装置
WO2009125779A1 (ja) * 2008-04-09 2009-10-15 富士電機デバイステクノロジー株式会社 半導体装置及び半導体装置の製造方法
US20110037166A1 (en) * 2008-04-09 2011-02-17 Fuji Electric Systems Co., Ltd. Semiconductor device and semiconductor device manufacturing method
WO2016002803A1 (ja) * 2014-07-04 2016-01-07 三菱マテリアル株式会社 パワーモジュール用基板ユニット及びパワーモジュール
US20170154855A1 (en) * 2014-07-04 2017-06-01 Mitsubishi Materials Corporation Power-module substrate unit and power module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022249813A1 (ja) * 2021-05-27 2022-12-01 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
US20190103402A1 (en) 2019-04-04
BR102018070254A2 (pt) 2019-04-16
KR102088390B1 (ko) 2020-04-23
EP3467873B1 (en) 2020-04-22
CN109599384A (zh) 2019-04-09
CN109599384B (zh) 2022-11-15
EP3467873A1 (en) 2019-04-10
RU2695049C1 (ru) 2019-07-18
JP6988345B2 (ja) 2022-01-05
TW201916291A (zh) 2019-04-16
KR20190038997A (ko) 2019-04-10
TWI676255B (zh) 2019-11-01
BR102018070254B1 (pt) 2023-04-11

Similar Documents

Publication Publication Date Title
US10777488B2 (en) Semiconductor device including conductive spacer with small linear coefficient
JP6988345B2 (ja) 半導体装置
CN108735692B (zh) 半导体装置
US10600717B2 (en) Semiconductor device
US10658261B2 (en) Semiconductor device
US10566295B2 (en) Semiconductor device
JP2015026667A (ja) 半導体モジュール
JP7147186B2 (ja) 半導体装置
WO2020189065A1 (ja) 半導体装置
JP7159609B2 (ja) 半導体装置
WO2020166251A1 (ja) 半導体装置
JP7192886B2 (ja) 半導体装置
JP7147187B2 (ja) 半導体装置
JP7069848B2 (ja) 半導体装置
WO2023203688A1 (ja) 半導体装置および半導体装置の製造方法
WO2023032667A1 (ja) 半導体装置、および半導体装置の取付け構造
WO2020025994A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211115

R151 Written notification of patent or utility model registration

Ref document number: 6988345

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151