WO2013161247A1 - 発光素子の製造方法 - Google Patents

発光素子の製造方法 Download PDF

Info

Publication number
WO2013161247A1
WO2013161247A1 PCT/JP2013/002672 JP2013002672W WO2013161247A1 WO 2013161247 A1 WO2013161247 A1 WO 2013161247A1 JP 2013002672 W JP2013002672 W JP 2013002672W WO 2013161247 A1 WO2013161247 A1 WO 2013161247A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
gas
annealing step
annealing
light emitting
Prior art date
Application number
PCT/JP2013/002672
Other languages
English (en)
French (fr)
Inventor
篤寛 堀
啓明 政元
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to US14/387,441 priority Critical patent/US20150037917A1/en
Publication of WO2013161247A1 publication Critical patent/WO2013161247A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Definitions

  • the present disclosure relates to a method for manufacturing a light emitting device in which a nitride semiconductor layer including a light emitting layer is stacked on a substrate, and a reflective layer including an Ag layer is stacked on the nitride semiconductor layer.
  • Patent Document 1 discloses a known annealing process.
  • Patent Document 1 for a nitride semiconductor element, after growing a nitride semiconductor on a substrate, a p-electrode capable of obtaining ohmic contact is formed on the surface of the p-type contact layer, and then a temperature range of 200 ° C. to 1200 ° C. It is described that the heat treatment is performed in an atmospheric gas containing oxygen and / or nitrogen.
  • annealing is performed in an atmosphere of oxygen or oxygen and nitrogen.
  • a metal layer made of silver (Ag layer) is used. Large wrinkles may occur on the metal layer, and the metal layer surface may become rough.
  • an object of the present disclosure is to provide a method for manufacturing a light-emitting element capable of improving quality by reducing generation of wrinkles in an Ag layer due to annealing.
  • a method for manufacturing a light-emitting element in which a nitride semiconductor layer including a light-emitting layer is stacked over a light-transmitting substrate, and a reflective layer including an Ag layer is stacked over the nitride semiconductor layer, A first annealing step for annealing the reflective layer stacked on the nitride semiconductor layer with an inert gas as an atmospheric gas, and a second annealing for annealing with an inert gas containing oxygen as the atmospheric gas after the first annealing step. And a process.
  • the present disclosure by performing the first annealing step with an inert gas, generation of soot in the Ag layer can be reduced, so that the quality can be improved.
  • FIG. Diagram showing annealing conditions for the implemented product and the comparative product A diagram showing photographs and surface roughness of the actual product and comparative product (A) is an electron micrograph of a comparative product, (B) is an enlarged electron micrograph of (A). (A) is an electron micrograph of the product, (B) is an enlarged electron micrograph of (A).
  • the figure which shows the relationship between the atmospheric temperature of a 1st annealing process, and surface roughness when the atmospheric temperature of a 2nd annealing process is 275 degreeC.
  • the figure which shows the relationship between the atmospheric temperature of a 2nd annealing process, and the contact resistance when the atmospheric temperature of a 1st annealing process is 450 degreeC.
  • a first aspect of the present disclosure is a method for manufacturing a light-emitting element in which a nitride semiconductor layer including a light-emitting layer is stacked on a light-transmitting substrate, and a reflective electrode including an Ag layer is stacked on the nitride semiconductor layer. Then, the reflective electrode stacked on the nitride semiconductor layer is annealed with a gas containing at least an oxygen gas as the atmospheric gas after the first annealing process, which is annealed with an inert gas as the atmospheric gas. A second annealing step.
  • generation of soot in the Ag layer can be reduced by performing the first annealing step with the inert gas before the second annealing step with the atmosphere gas containing oxygen gas.
  • the first annealing step uses nitrogen gas as an inert gas.
  • the atmospheric gas in the previous step can be an inert gas, particularly nitrogen gas.
  • the second annealing step uses a mixed gas containing an oxygen gas and an inert gas as an atmospheric gas.
  • the atmospheric gas in the subsequent process can be a mixed gas of an inert gas and an oxygen gas.
  • the second annealing step uses nitrogen gas as an inert gas.
  • the atmospheric gas in the post-process can be an inert gas, particularly nitrogen gas.
  • the inert gas introduced in the first annealing step is continuously supplied also in the second annealing step, and oxygen gas is added.
  • the inert gas is allowed to flow into the first annealing step and the second annealing step continuously, so that the inert gas is allowed to cool between the first annealing step and the second annealing step. It can also function as a cooling gas.
  • the temperature of the atmospheric gas is higher in the first annealing step than in the second annealing step.
  • generation of soot in the Ag layer can be effectively suppressed by setting the atmospheric temperature in the first annealing step to be higher than that in the second annealing step.
  • the first annealing step is performed at an ambient temperature of 400 ° C. or higher.
  • the Ag layer can have good surface roughness by setting the atmospheric temperature in the first annealing step to 400 ° C. or higher.
  • the second annealing step is performed at an ambient temperature of 200 ° C. or higher.
  • the Ag layer can have good contact resistance by setting the atmospheric temperature in the second annealing step to 200 ° C. or higher.
  • an Ag layer is formed after forming a contact layer in ohmic contact with the semiconductor layer in the reflective electrode stacking step.
  • the contact layer between the semiconductor layer and the Ag layer by forming the contact layer between the semiconductor layer and the Ag layer, the contact resistance of the Ag layer can be suppressed, and the occurrence of wrinkles in the Ag layer can be further suppressed.
  • the light-emitting element 10 is a flip-chip type LED in which a nitride semiconductor layer is laminated on a light-transmitting substrate and an electrode for supplying power is formed.
  • a GaN substrate 11 having a thickness of 100 ⁇ m is provided as the substrate.
  • an N-GaN layer 12 a that is an n-type layer, a light emitting layer 12 b, and a P-GaN layer 12 c that is a p-type layer are stacked in a stacking process as a semiconductor layer 12 made of nitride.
  • a buffer layer may be provided between the GaN substrate 11 and the N-GaN layer 12a.
  • the n-type dopant for the N-GaN layer 12a Si or Ge can be preferably used.
  • the N-GaN layer 12a is formed with a thickness of 2 ⁇ m.
  • the light emitting layer 12b contains at least Ga and N, and a desired emission wavelength can be obtained by containing an appropriate amount of In as necessary.
  • the light emitting layer 12b may have a single layer structure, but for example, may have a multi-quantum well structure in which at least a pair of InGaN layers and GaN layers are alternately stacked. The luminance can be further improved by forming the light emitting layer 12b with a multi-quantum well structure.
  • the P-GaN layer 12c can be an AlGaN layer having a thickness of 135 nm to 0.06 ⁇ m.
  • the semiconductor layer 12 can be formed on the GaN substrate 11 by an epitaxial growth technique such as the MOVPE method. It is also possible.
  • n electrode 13 and a p electrode 14 are formed on the semiconductor layer 12.
  • the n-electrode 13 is provided in a region on the N-GaN layer 12a obtained by etching the P-GaN layer 12c, the light emitting layer 12b, and a part of the N-GaN layer 12a.
  • the n-electrode 13 is formed by laminating an Al layer 13a, a Ti layer 13b, and an Au layer 13c.
  • the p-electrode 14 is stacked on the remaining etched P-GaN layer 12c.
  • the p electrode 14 is formed by laminating a Ni layer 14a and an Ag layer 14b.
  • the p electrode 14 functions as a reflective electrode by including the Ag layer 14b having a high reflectance.
  • the Ni layer 14a functions as a contact layer (adhesive layer) that makes ohmic contact by improving the adhesion between the P-GaN layer 12c and the Ag layer 14b.
  • the film thickness of the Ni layer 14a can be in the range of 0.1 nm to 5 nm.
  • a protective layer is formed by laminating an SiO 2 layer 15 around the p-electrode 14 and on the side surface of the P-GaN layer 12c, the side surface of the light emitting layer 12b, and the surface of the N-GaN layer 12a exposed by etching. Is formed.
  • a Ti layer 16 in which Ti that functions as a barrier electrode is laminated is laminated to a thickness of 100 nm.
  • the Ti layer 16 is formed in a wider range than the p electrode 14.
  • the Ti layer 16 can be formed as follows. After the SiO 2 layer 15 is laminated and the p electrode 14 is laminated, the mask pattern for forming the p electrode 14 is removed, Ti is laminated, and the Ti layer 16 is made wider than the Ag layer 14b by wet etching. Form. By doing so, the Ti layer 16 having a wider contour shape than the p-electrode 14 is formed.
  • a cover electrode is formed by laminating a multilayer film layer 17 including an Au layer on the Ti layer 16 and the SiO 2 layer 15.
  • the multilayer film layer 17 including the Au layer is formed to a thickness of 1000 nm.
  • an Al layer, a Ti layer, a Pt layer, a Pd layer, a W layer, and the like can be combined in addition to the Au layer.
  • the Ti layer 16 may be laminated with a thickness of 100 nm or more.
  • the annealing process can be performed by a general annealing apparatus capable of adjusting the temperature. As shown in FIG. 2, the annealing process is performed by a first annealing process which is a pre-process and a second annealing process which is a post-process.
  • an inert gas is raised as an atmospheric gas to an atmospheric temperature of 450 ° C. and heated for about 1 minute.
  • nitrogen gas, argon gas, krypton gas, xenon gas, neon gas, radon gas, or a mixed gas obtained by mixing them can be used.
  • the first annealing step When the first annealing step is completed, cooling is performed while continuously flowing an inert gas, and if cooling is performed to a predetermined temperature (for example, 75 ° C.), oxygen gas is then added to the inert gas to continuously A second annealing step is performed.
  • a predetermined temperature for example, 75 ° C.
  • oxygen gas is then added to the inert gas to continuously
  • a second annealing step is performed.
  • the inert gas can function as a cooling gas in the cooling period between the first annealing step and the second annealing step. Can be made. Note that the inert gas does not have to flow continuously into the first annealing step and the second annealing step.
  • a mixed gas of oxygen gas and inert gas is used as an atmospheric gas, and the temperature is raised to 275 ° C. and heated for about 1 minute.
  • the inert gas used in the first annealing step can be used as the inert gas in the second annealing step.
  • nitrogen gas, argon gas, krypton gas, xenon gas, neon gas, radon gas, or a mixed gas obtained by mixing them can be used.
  • the first annealing step using an inert gas and the second annealing step using an atmospheric gas containing oxygen gas are performed.
  • the generation of wrinkles in the layer can be reduced. Therefore, the quality of the light emitting element can be improved.
  • the semiconductor layer 12 was laminated on the GaN substrate 11, the Ni layer 14a and the Ag layer 14b were laminated, and the effect of the annealing treatment was measured on the degree of occurrence of wrinkles.
  • the degree of wrinkle generation can be determined by measuring the surface roughness Ra (centerline average roughness).
  • a product obtained by performing the first annealing step and the second annealing step is an actual product
  • a product before the annealing treatment is a comparative product 1
  • a product obtained by performing only the second annealing process is a comparative product 2. It was.
  • FIG. 3 shows the layer thicknesses of the Ni layer 14a and the Ag layer 14b of the implemented product, the comparative product 1 and the comparative product 2, and the annealing conditions thereof.
  • the layer thickness of the Ni layer 14a was 0.3 nm
  • the layer thickness of the Ag layer 14b was 160 nm.
  • the Ni layer 14a has a thickness of 0.5 nm
  • the Ag layer 14b has a thickness of 100 nm.
  • the atmosphere gas is used as the atmosphere gas
  • the temperature is 450 ° C.
  • the annealing time is 1 minute.
  • a mixed gas of oxygen gas and nitrogen gas with a ratio of 1: 4 is used as the atmosphere gas, the temperature is 275 ° C., and the annealing time is 1 minute.
  • the surface roughness Ra was measured by observing with an atomic force microscope (AFM) in a state where the Ag layer 14b was formed.
  • the layer thickness of the Ag layer 14b is 100 nm.
  • the surface roughness Ra of the surface of the Ag layer 14b at 5 ⁇ m ⁇ 5 ⁇ m is 4.351 ⁇ 10 ⁇ 1 nm
  • the Ag layer 14b Within the range of 5 ⁇ m ⁇ 5 ⁇ m of the surface, the local range at 1 ⁇ m ⁇ 1 ⁇ m was 1.779 ⁇ 10 ⁇ 1 nm.
  • the surface roughness Ra of the surface of the Ag layer 14b at 5 ⁇ m ⁇ 5 ⁇ m was 2.190 ⁇ 10 ⁇ 1 nm, and 1 in the local range at 1 ⁇ m ⁇ 1 ⁇ m. It was 338 ⁇ 10 ⁇ 1 nm. This is a better result than that without annealing.
  • the surface roughness Ra of the surface of the Ag layer 14b at 5 ⁇ m ⁇ 5 ⁇ m is 1.384 ⁇ 10 ⁇ 1 nm, which is local at 1 ⁇ m ⁇ 1 ⁇ m. even better results as 7.148 ⁇ 10 -2 nm in the range is obtained.
  • the Ni layer 14a is formed thicker than the Ni layer 14a of the implementation product, wrinkles generated in the Ag layer 14b should be suppressed from the implementation product.
  • the surface roughness of the actual product is improved by about 37% as a whole and about 47% in the local range as compared with the comparative product 2.
  • a Ni layer 14a having a layer thickness of 0.3 nm and an Ag layer 14b having a layer thickness of 160 nm and subjected to the second annealing step is manufactured as a comparative product 3 (see FIG. 3).
  • the cross sections of the product and comparative product 3 were observed with a transmission electron microscope (TEM).
  • FIGS. 6 (A) and 6 (B) showing the cross-section of the product there is no deviation in the Ag layer 14b in the product. Therefore, since the Ag layer 14b becomes a non-raised layer, no ridges appearing on the surface of the Ag layer 14b appear, so that the surface roughness of the Ag layer 14b is kept low.
  • the first annealing step is performed before the second annealing step.
  • the second annealing step is performed at an atmospheric temperature of 275 ° C., the surface roughness Ra when the first annealing step is not performed is 100%, and the atmospheric temperature of the first annealing step is changed from 350 ° C. to 500 ° C. I made a graph.
  • the improvement was about 78% at 350 ° C., an improvement of about 22%, the improvement of about 70% at 450 ° C., the improvement of about 30%, and the improvement of about 68% at 500 ° C., an improvement of about 32%. From this, it can be seen that the first annealing step preferably has an atmospheric temperature of 400 ° C. or higher.
  • the first annealing step is performed at an ambient temperature of 450 ° C.
  • the contact resistance of the Ag layer 14b when the second annealing step is not performed is 100%
  • the atmospheric temperature of the second annealing step is from 200 ° C.
  • the graph was changed to 350 ° C.
  • the improvement was about 48% at about 52% at 200 ° C., about 67% improvement at about 33% at 275 ° C., and about 61% improvement at about 39% at 350 ° C. From this, it can be seen that the second annealing step preferably has an atmospheric temperature of 200 ° C. or higher.
  • the transmittance of the Ag layer 14b was measured at 100 nm, 160 nm, and 200 nm.
  • Other conditions are the same as those of the embodiment products shown in FIGS.
  • the transmittance When the layer thickness of the Ag layer 14b is 100 nm, the transmittance is about 0.039, and when it is 160 nm, the transmittance is greatly improved to about 0.024. Further, when the thickness of the Ag layer 14b is 200 nm, the transmittance is about 0.023.
  • the layer thickness of the Ag layer 14b is preferably 100 nm or more, and more preferably 160 nm or more because the transmittance is greatly improved.
  • the Ag layer 14b is preferably 2.5 ⁇ m or less so that the Ag layer 14b can be lifted off when patterning with a photoresist.
  • the Ni layer 14a made of Ni is stacked on the semiconductor layer 12 as a contact layer in ohmic contact with the semiconductor layer 12.
  • a Pt layer, a Pd layer, or the like may be stacked as a contact layer. .
  • the substrate is a GaN substrate, but is not limited to this, and may be a sapphire substrate or a SiC substrate, for example.
  • the nitride semiconductor layer is composed of an N-GaN layer, a light emitting layer, and a P-GaN layer, but is not limited to this, and may be, for example, P-AlGaN or n-AlInGaN.
  • a nitride semiconductor layer including a light emitting layer is stacked on the substrate, and a reflective layer including an Ag layer is stacked on the nitride semiconductor layer. It is suitable for the manufacturing method of the light emitting element used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　発光素子は、光透過性を有する基板に発光層を含む窒化物半導体層が積層され、半導体層に、Ａｇ層を含む反射電極が積層されている。アニール処理として、前工程として第１アニール工程と、後工程として第２アニール工程とを行う。第１アニール工程では、雰囲気ガスとして、不活性ガスである窒素ガスによりアニールする。第２アニール工程では、酸素ガスを含むガスを雰囲気ガスとしてアニールする。アニール処理を２段階で行うことで、Ａｇ層の皺の発生を減少でき、表面粗さを抑えることができる。

Description

発光素子の製造方法
　本開示は、基板に発光層を含む窒化物半導体層が積層され、窒化物半導体層に、Ａｇ層を含む反射層が積層される発光素子の製造方法に関するものである。
　発光素子では、発光層を含む窒化物半導体層と金属層とを形成した後に、コンタクト性向上のために加熱によるアニール処理が行われる。このアニール処理に関し、例えば、特許文献１に記載のものが知られている。
　特許文献１では、窒化物半導体素子について、基板に窒化物半導体を成長させた後、ｐ型コンタクト層の表面にオーミック接触が得られるｐ電極を形成し、その後、２００℃～１２００℃の温度範囲の酸素および／または窒素を含有する雰囲気ガスで、熱処理を行うことが記載されている。
特開２００５－３３１９７号公報
　特許文献１に記載の窒化物半導体素子では、酸素または酸素と窒素の雰囲気中でアニール処理を行っているが、酸素ガスを含む雰囲気中でアニール処理を行うと、銀（Ａｇ層）による金属層に大きな皺が発生し、金属層面が荒れることがある。これは、確かなことは判明していないが、酸素ガス雰囲気中でアニール処理によりＡｇ結晶性が変化してしまうためと推定される。
　Ａｇ層に発生する皺は、同じ条件下でアニール処理を行っても、同じような皺にならず、発生度合いにばらつきがあり、その表面にＡｕ層を含むカバー電極を形成しても、カバー電極にＡｇ層に発生した皺の状態がそのまま引き継がれる。このため、外観検査では、Ａｇ層に皺が発生すると、電極異常として全てを不良と判断しているのが実情である。
　アニール処理の際の温度を下げることで、ある程度の荒れを抑えることができるが、窒化物半導体層と金属層とのコンタクト抵抗が増加してしまう。
　そこで本開示は、アニール処理によるＡｇ層への皺の発生を減少させることで、品質の向上を図ることができる発光素子の製造方法を提供することを目的とする。
　本開示の一態様では、光透過性を有する基板に発光層を含む窒化物半導体層が積層され、前記窒化物半導体層に、Ａｇ層を含む反射層が積層される発光素子の製造方法は、窒化物半導体層に積層された前記反射層を、雰囲気ガスとして不活性ガスによりアニールする第１アニール工程と、第１アニール工程の後に、雰囲気ガスとして酸素を含む不活性ガスによりアニールする第２アニール工程とを含むことを特徴とする。
　本開示によると、不活性ガスによる第１アニール工程を行うことにより、Ａｇ層への皺の発生を減少させることができるので、品質の向上を図ることができる。
実施の形態に係る発光素子の断面図 図１に示す発光素子のアニール処理を説明するための図 実施品と比較品のアニール条件を示す図 実施品と比較品との写真および表面粗さを示す図 （Ａ）は比較品の電子顕微鏡写真、（Ｂ）は（Ａ）の拡大した電子顕微鏡写真 （Ａ）は実施品の電子顕微鏡写真、（Ｂ）は（Ａ）の拡大した電子顕微鏡写真 第２アニール工程の雰囲気温度を２７５℃としたときの第１アニール工程の雰囲気温度と表面粗さとの関係を示す図 第１アニール工程の雰囲気温度を４５０℃としたときの第２アニール工程の雰囲気温度とコンタクト抵抗との関係を示す図 Ａｇ層と透過率との関係を示す図
　本開示における第１態様は、光透過性を有する基板に発光層を含む窒化物半導体層が積層され、窒化物半導体層に、Ａｇ層を含む反射電極が積層される発光素子の製造方法であって、窒化物半導体層に積層された反射電極を、雰囲気ガスとして、不活性ガスによりアニールする第１アニール工程と、第１アニール工程の後に、雰囲気ガスとして、少なくとも酸素ガスを含むガスによりアニールする第２アニール工程とを含む。
　第１態様によれば、酸素ガスを含む雰囲気ガスでアニールする第２アニール工程の前に、不活性ガスによる第１アニール工程を行うことにより、Ａｇ層への皺の発生を減少させることができる。
　本開示の第２態様は、第１態様において、第１アニール工程は、不活性ガスとして、窒素ガスを用いる。
　第２態様によれば、前工程における雰囲気ガスを不活性ガスでも、特に、窒素ガスとすることができる。
　本開示の第３態様は、第１または第２態様において、第２アニール工程は、雰囲気ガスとして、酸素ガスと不活性ガスとを含む混合ガスを用いる。
　第３態様によれば、後工程における雰囲気ガスを不活性ガスと酸素ガスとの混合ガスとすることができる。
　本開示の第４態様は、第３態様において、第２アニール工程は、不活性ガスとして、窒素ガスを用いる。
　第４態様によれば、後工程における雰囲気ガスを不活性ガスでも、特に、窒素ガスとすることができる。
　本開示の第５態様は、第３態様において、第１アニール工程にて流入させた不活性ガスを、引き続いて第２アニール工程においても連続的に流入させると共に、酸素ガスを添加する。
　第５態様によれば、第１アニール工程と第２アニール工程とに不活性ガスを連続的に流入させることで、不活性ガスを、第１アニール工程と第２アニール工程との間の冷却期間における冷却ガスとしても、機能させることができる。
　本開示の第６態様は、第１から第５態様のいずれかにおいて、第１アニール工程は、第２アニール工程より雰囲気ガスの温度が高い。
　第６態様によれば、第１アニール工程の雰囲気温度を、第２アニール工程より高くすることで、Ａｇ層における皺の発生を効果的に抑制することができる。
　本開示の第７態様は、第１から第６態様のいずれかにおいて、第１アニール工程は、４００℃以上の雰囲気温度で行う。
　第７態様によれば、第１アニール工程における雰囲気温度を４００℃以上とすることで、Ａｇ層を良好な表面粗さとすることができる。
　本開示の第８態様は、第１から第７態様のいずれかにおいて、第２アニール工程は、２００℃以上の雰囲気温度で行う。
　第８態様によれば、第２アニール工程における雰囲気温度を２００℃以上とすることで、Ａｇ層を良好なコンタクト抵抗とすることができる。
　本開示の第９態様は、第１から第８態様のいずれかにおいて、反射電極の積層工程において、半導体層にオーミック接触するコンタクト層を形成した後に、Ａｇ層を形成する。
　第９態様によれば、コンタクト層を半導体層とＡｇ層との間に形成することにより、Ａｇ層のコンタクト抵抗を抑えることができると共に、Ａｇ層の皺の発生を更に抑えることができる。
　（実施の形態）
　実施の形態に係る発光素子を図面に基づいて説明する。
　図１に示すように、発光素子１０は、光透過性を有する基板に窒化物半導体層が積層され、電源を供給する電極が形成されたフリップチップタイプのＬＥＤである。本実施の形態では、基板として厚みが１００μｍのＧａＮ基板１１が設けられている。
　ＧａＮ基板１１上には、窒化物による半導体層１２として、ｎ型層であるＮ－ＧａＮ層１２ａと、発光層１２ｂと、ｐ型層であるＰ－ＧａＮ層１２ｃとが、積層工程にて積層されている。ＧａＮ基板１１とＮ－ＧａＮ層１２ａとの間にバッファ層を設けてもよい。Ｎ－ＧａＮ層１２ａへのｎ型ドーパントとしては、ＳｉまたはＧｅ等を好適に用いることができる。このＮ－ＧａＮ層１２ａは膜厚２μｍで形成されている。
　発光層１２ｂは、少なくともＧａとＮとを含み、必要に応じて適量のＩｎを含ませることで、所望の発光波長を得ることができる。また、発光層１２ｂとしては、１層構造とすることもできるが、例えば、ＩｎＧａＮ層とＧａＮ層を交互に少なくとも一対積層した多量子井戸構造とすることも可能である。発光層１２ｂを多量子井戸構造とすることで、更に輝度を向上させることができる。
　Ｐ－ＧａＮ層１２ｃは、膜厚１３５ｎｍ～０．０６μｍのＡｌＧａＮ層とすることができる。
　半導体層１２は、ＧａＮ基板１１にＭＯＶＰＥ法のようなエピタキシャル成長技術により成膜することができるが、例えば、ハイドライド気相成長法（ＨＶＰＥ法）や、分子線エピタキシー法（ＭＢＥ法）などにより積層することも可能である。
　この半導体層１２には、ｎ電極１３とｐ電極１４とが形成されている。ｎ電極１３は、Ｐ－ＧａＮ層１２ｃと発光層１２ｂとＮ－ＧａＮ層１２ａの一部とをエッチングしたＮ－ＧａＮ層１２ａ上の領域に設けられている。ｎ電極１３は、Ａｌ層１３ａとＴｉ層１３ｂとＡｕ層１３ｃとが積層されて形成されている。
　ｐ電極１４は、エッチングされた残余のＰ－ＧａＮ層１２ｃ上に積層されている。ｐ電極１４は、Ｎｉ層１４ａとＡｇ層１４ｂとを積層することで形成されている。ｐ電極１４は、反射率の高いＡｇ層１４ｂを含むことで反射電極として機能する。
　Ｎｉ層１４ａは、Ｐ－ＧａＮ層１２ｃとＡｇ層１４ｂとの密着度を向上させてオーミック接触するコンタクト層（接着層）として機能するものである。Ｎｉ層１４ａの膜厚は０．１ｎｍから５ｎｍの範囲とすることが可能である。
　ｐ電極１４の周囲であって、エッチングされて露出したＰ－ＧａＮ層１２ｃの側面と発光層１２ｂの側面とＮ－ＧａＮ層１２ａの表面には、ＳｉＯ2層１５を積層することで、保護層が形成されている。
　ｐ電極１４上には、バリア電極として機能するＴｉを積層したＴｉ層１６が厚み１００ｎｍに積層されている。Ｔｉ層１６は、ｐ電極１４より広い範囲に形成されている。Ｔｉ層１６は、次のようにして形成することができる。ＳｉＯ2層１５を積層し、ｐ電極１４を積層した後に、ｐ電極１４を形成するためのマスクパターンを除去し、Ｔｉを積層しウェットエッチングによりＡｇ層１４ｂよりも広い範囲としたＴｉ層１６を形成する。そうすることで、ｐ電極１４より輪郭形状が広い範囲のＴｉ層１６が形成される。
　そして、Ｔｉ層１６とＳｉＯ2層１５とに、Ａｕ層を含む多層膜層１７を積層することで、カバー電極が形成される。また、Ａｕ層を含む多層膜層１７は、厚みが１０００ｎｍに形成されている。Ａｕ層を含む多層膜層１７は、Ａｕ層の他に、Ａｌ層、Ｔｉ層、Ｐｔ層、Ｐｄ層、Ｗ層などを組み合わせることができる。なお、Ｔｉ層１６は１００ｎｍ以上積層してもよい。
　ここで、半導体層１２をＧａＮ基板１１に積層し、ｐ電極１４を半導体層１２上に形成した後に行われるアニール処理について、図面に基づいて詳細に説明する。アニール処理は、一般的な温度調整が可能なアニール装置により行うことができる。アニール処理は、図２に示すように、前工程である第１アニール工程と、後工程である第２アニール工程とにより行われる。
　第１アニール工程は、雰囲気ガスとして不活性ガスを雰囲気温度４５０℃まで上昇させて、約１分間加熱する。不活性ガスとしては、窒素ガス、アルゴンガス、クリプトンガス、キセノンガス、ネオンガス、ラドンガス、またはこれらを混合させた混合ガスが使用できる。
　第１アニール工程が終了すれば、引き続いて不活性ガスを流しつつ、冷却を行い、所定温度（例えば７５℃）まで冷却すれば、次に、不活性ガスに酸素ガスを添加して、連続的に第２アニール工程を行う。第１アニール工程と第２アニール工程との間に冷却期間を設けることで、第２アニール工程を、温度管理、製品品質の観点から、安定した状態で行うことができる。
　第１アニール工程と第２アニール工程とに不活性ガスを連続的に流入させることで、不活性ガスを、第１アニール工程と第２アニール工程との間の冷却期間における冷却ガスとしても、機能させることができる。なお、不活性ガスを第１アニール工程と第２アニール工程とに連続的に流入させなくてもよい。
　第２アニール工程では、酸素ガスと不活性ガスとの混合ガスを雰囲気ガスとして、雰囲気温度２７５℃まで上昇させて、約１分間加熱する。第２アニール工程での不活性ガスは、第１アニール工程で使用した不活性ガスを採用することができる。例えば、窒素ガス、アルゴンガス、クリプトンガス、キセノンガス、ネオンガス、ラドンガス、またはこれらを混合させた混合ガスが使用できる。
　このように反射電極として機能するｐ電極１４を半導体層１２上に形成した際に、不活性ガスによる第１アニール工程と、酸素ガスを含む雰囲気ガスによる第２アニール工程とを行うことで、Ａｇ層への皺の発生を減少させることができる。従って、発光素子の品質向上を図ることができる。
　（実施例）
　図１に示す発光素子について、ＧａＮ基板１１に半導体層１２を積層し、Ｎｉ層１４ａ、Ａｇ層１４ｂを積層してアニール処理の効果を皺の発生度合いを測定した。皺の発生度合いは、表面粗さＲａ（中心線平均粗さ）を測定することで判定できる。
　アニール処理としては、第１アニール工程と第２アニール工程とを行ったものを実施品とし、アニール処理を行う前の実施品を比較品１、第２アニール工程のみを行ったものを比較品２とした。
　実施品と比較品１および比較品２のＮｉ層１４ａ，Ａｇ層１４ｂの層厚と、それぞれのアニール条件を図３に示す。
　実施品と比較品１では、Ｎｉ層１４ａの層厚を０．３ｎｍ、Ａｇ層１４ｂの層厚を１６０ｎｍとした。
　比較品２は、Ｎｉ層１４ａの層厚を０．５ｎｍ、Ａｇ層１４ｂの層厚を１００ｎｍとした。
　第１アニール工程は、雰囲気ガスとして窒素ガスを用い、温度は４５０℃、アニール時間は１分間である。
　第２アニール工程は、雰囲気ガスとして比率が１：４の酸素ガスと窒素ガスとの混合ガスを用い、温度は２７５℃、アニール時間は１分間である。
　表面粗さＲａは、Ａｇ層１４ｂを形成した状態で、原子間力顕微鏡（Ａｔｏｍｉｃ　Ｆｏｒｃｅ　Ｍｉｃｒｏｓｃｏｐｅ：ＡＦＭ）で観察して測定した。Ａｇ層１４ｂの層厚は１００ｎｍである。
　結果を図４に示す。
　図４に示すように、アニール処理を行う前の状態の比較品１では、Ａｇ層１４ｂ表面の５μｍ×５μｍでの表面粗さＲａは、４．３５１×１０-1ｎｍであり、Ａｇ層１４ｂ表面の５μｍ×５μｍの範囲内で、１μｍ×１μｍにおける局所的な範囲では、１．７７９×１０-1ｎｍであった。
　第２アニール工程のみを行った比較品２では、Ａｇ層１４ｂ表面の５μｍ×５μｍでの表面粗さＲａは、２．１９０×１０-1ｎｍであり、１μｍ×１μｍにおける局所的な範囲では１．３３８×１０-1ｎｍであった。アニール処理を行わないものより良好な結果である。
　第１アニール工程と第２アニール工程を行った実施品では、Ａｇ層１４ｂ表面の５μｍ×５μｍでの表面粗さＲａは、１．３８４×１０-1ｎｍであり、１μｍ×１μｍにおける局所的な範囲では７．１４８×１０-2ｎｍと更に良好な結果が得られた。
　比較品２ではＮｉ層１４ａが、実施品のＮｉ層１４ａより厚く形成されているため、Ａｇ層１４ｂに発生する皺を実施品より押さえられるはずである。しかし、実施品の方が、比較品２より表面粗さが、全体で約３７％、局所的な範囲で約４７％改善されている。このように、第１アニール工程を第２アニール工程の前に行うことにより、Ａｇ層１４ｂへの皺の発生を減少させることができ、Ｎｉ層１４ａを薄く形成することができるので、Ｎｉ層１４ａのコンタクト抵抗を抑えることができる。
　また、別の比較品として、Ｎｉ層１４ａの層厚を０．３ｎｍ、Ａｇ層１４ｂの層厚を１６０ｎｍとし、第２アニール工程を行ったものを、比較品３として作製し（図３参照）、実施品と比較品３とのそれぞれの断面を、透過電子顕微鏡（ＴＥＭ）で観察した。
　比較品３の断面を示す図５（Ａ）および（Ｂ）から分かるように、比較品３では、Ａｇ層の層内にずれが生じ、そのずれによってＡｇ層表面が***しており、この***がＡｇ層表面の皺となっていることがわかる。
　一方、実施品の断面を示す図６（Ａ）および（Ｂ）から分かるように、実施品では、Ａｇ層１４ｂの層内にずれが生じていない。従って、Ａｇ層１４ｂが非***層となることで、Ａｇ層１４ｂ表面に皺となる***が出現しないため、Ａｇ層１４ｂの表面粗さが低く抑えられる。
　このように、Ａｇ層１４ｂの層内にずれが発生していないことが確認できれば、第２アニール工程の前に、第１アニール工程を行っていることを示すものとして判断できる。
　次に、第１アニール工程と第２アニール工程の雰囲気温度について、図７に基づいて説明する。
　雰囲気温度を２７５℃で第２アニール工程を実施し、第１アニール工程を実施しなかったときの表面粗さＲａを１００％として、第１アニール工程の雰囲気温度を３５０℃から５００℃まで変化させてグラフにした。
　図７に示すように、３５０℃では約７８％で約２２％の改善、４５０℃では約７０％で約３０％の改善、５００℃では約６８％で約３２％の改善であった。このことから第１アニール工程は雰囲気温度を４００℃以上とするのが好ましいことがわかる。
　次に、雰囲気温度を４５０℃で第１アニール工程を実施し、第２アニール工程を実施しなかったときのＡｇ層１４ｂのコンタクト抵抗を１００％として、第２アニール工程の雰囲気温度を２００℃から３５０℃まで変化させてグラフにした。
　図８に示すように、２００℃では約５２％で約４８％の改善、２７５℃では約３３％で約６７％の改善、３５０℃では約３９％で約６１％の改善であった。このことから第２アニール工程は雰囲気温度を２００℃以上とするのが好ましいことがわかる。
　次に、第１アニール工程と第２アニール工程とを実施した場合のＡｇ層１４ｂの層厚と透過率の関係を測定した。
　図９に示すように、Ａｇ層１４ｂの層厚を、１００ｎｍ、１６０ｎｍ、２００ｎｍにして、透過率を測定した。なお、他の条件については、図３および図４に示す実施品と同じである。
　Ａｇ層１４ｂの層厚を１００ｎｍとした場合では、透過率が約０．０３９であり、１６０ｎｍとした場合では、透過率が約０．０２４に大幅に改善する。また、Ａｇ層１４ｂの層厚を２００ｎｍとした場合では、透過率が約０．０２３となる。
　従って、Ａｇ層１４ｂの層厚は１００ｎｍ以上とするのが好ましく、更に１６０ｎｍ以上とするのが、透過率が大幅に改善するため好ましい。なお、Ａｇ層１４ｂを、フォトレジストによりパターンニングする際に、リフトオフできる厚みとするため、Ａｇ層１４ｂは２．５μｍ以下とするのが好ましい。
　なお、本実施の形態では、半導体層１２とオーミック接触するコンタクト層として、ＮｉによるＮｉ層１４ａを半導体層１２に積層しているが、Ｐｔ層、Ｐｄ層などをコンタクト層として積層してもよい。
　また、本実施の形態では、基板はＧａＮ基板としたが、これに限られるものではなく、例えば、サファイア基板、ＳｉＣ基板であってもよい。また、窒化物半導体層は、Ｎ－ＧａＮ層、発光層およびＰ－ＧａＮ層からなるものとしたが、これに限られるものではなく、例えば、Ｐ－ＡｌＧａＮ、ｎ－ＡｌＩｎＧａＮであってもよい。
　本開示は、アニール処理によるＡｇ層への皺の発生を減少させることができるので、基板に発光層を含む窒化物半導体層が積層され、窒化物半導体層に、Ａｇ層を含む反射層が積層される発光素子の製造方法に好適である。
　１０　発光素子
　１１　ＧａＮ基板（基板）
　１２　窒化物半導体層
　１２ａ　Ｎ－ＧａＮ層
　１２ｂ　発光層
　１２ｃ　Ｐ－ＧａＮ層
　１３　ｎ電極
　１３ａ　Ａｌ層
　１３ｂ　Ｔｉ層
　１３ｃ　Ａｕ層
　１４　ｐ電極（反射電極）
　１４ａ　Ｎｉ層（コンタクト層）
　１４ｂ　Ａｇ層
　１５　ＳｉＯ2層
　１６　Ｔｉ層
　１７　多層膜層

Claims (9)

  1. 　光透過性を有する基板に発光層を含む窒化物半導体層が積層され、前記窒化物半導体層に、Ａｇ層を含む反射電極が積層される発光素子の製造方法であって、
    　前記窒化物半導体層に積層された前記反射電極を、雰囲気ガスとして、不活性ガスによりアニールする第１アニール工程と、
    　前記第１アニール工程の後に、雰囲気ガスとして、少なくとも酸素ガスを含むガスによりアニールする第２アニール工程とを含む
    ことを特徴とする発光素子の製造方法。
  2. 　請求項１において、
    　前記第１アニール工程は、前記不活性ガスとして、窒素ガスを用いる
    発光素子の製造方法。
  3. 　請求項１または２において、
    　前記第２アニール工程は、前記雰囲気ガスとして、酸素ガスと不活性ガスとを含む混合ガスを用いる
    発光素子の製造方法。
  4. 　請求項３において、
    　前記第２アニール工程は、前記不活性ガスとして、窒素ガスを用いる
    発光素子の製造方法。
  5. 　請求項３において、
    　前記第１アニール工程にて流入させた不活性ガスを、引き続いて前記第２アニール工程においても連続的に流入させると共に、酸素ガスを添加する
    発光素子の製造方法。
  6. 　請求項１～５のうちいずれか１項において、
    　前記第１アニール工程は、前記第２アニール工程より雰囲気ガスの温度が高い
    発光素子の製造方法。
  7. 　請求項１～６のうちいずれか１項において、
    　前記第１アニール工程は、４００℃以上の雰囲気温度で行う
    発光素子の製造方法。
  8. 　請求項１～７のうちいずれか１項において、
    　前記第２アニール工程は、２００℃以上の雰囲気温度で行う
    発光素子の製造方法。
  9. 　請求項１～８のうちいずれか１項において、
    　前記反射電極の積層工程において、前記窒化物半導体層にオーミック接触するコンタクト層を形成した後に、前記Ａｇ層を形成する
    発光素子の製造方法。
PCT/JP2013/002672 2012-04-24 2013-04-19 発光素子の製造方法 WO2013161247A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/387,441 US20150037917A1 (en) 2012-04-24 2013-04-19 Method for manufacturing light-emitting element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012098442 2012-04-24
JP2012-098442 2012-04-24

Publications (1)

Publication Number Publication Date
WO2013161247A1 true WO2013161247A1 (ja) 2013-10-31

Family

ID=49482593

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/002672 WO2013161247A1 (ja) 2012-04-24 2013-04-19 発光素子の製造方法

Country Status (3)

Country Link
US (1) US20150037917A1 (ja)
JP (1) JPWO2013161247A1 (ja)
WO (1) WO2013161247A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150037917A1 (en) * 2012-04-24 2015-02-05 Panasonic Corporation Method for manufacturing light-emitting element
JPWO2019150825A1 (ja) * 2018-02-01 2020-02-06 パナソニックＩｐマネジメント株式会社 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10957665B2 (en) * 2018-01-19 2021-03-23 International Business Machines Corporation Direct C4 to C4 bonding without substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368270A (ja) * 2001-06-04 2002-12-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2005197687A (ja) * 2004-01-06 2005-07-21 Samsung Electronics Co Ltd 化合物半導体発光素子の低抵抗電極及びそれを用いた化合物半導体発光素子
JP2008171884A (ja) * 2007-01-09 2008-07-24 Toyota Central R&D Labs Inc 電極の形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3620926B2 (ja) * 1995-06-16 2005-02-16 豊田合成株式会社 ｐ伝導形３族窒化物半導体の電極及び電極形成方法及び素子
US6121127A (en) * 1996-06-14 2000-09-19 Toyoda Gosei Co., Ltd. Methods and devices related to electrodes for p-type group III nitride compound semiconductors
EP0926744B8 (en) * 1997-12-15 2008-05-21 Philips Lumileds Lighting Company, LLC. Light emitting device
TW386286B (en) * 1998-10-26 2000-04-01 Ind Tech Res Inst An ohmic contact of semiconductor and the manufacturing method
US6287947B1 (en) * 1999-06-08 2001-09-11 Lumileds Lighting, U.S. Llc Method of forming transparent contacts to a p-type GaN layer
WO2006006822A1 (en) * 2004-07-12 2006-01-19 Gwangju Institute Of Science And Technology Flip-chip light emitting diodes and method of manufacturing thereof
JP4952534B2 (ja) * 2007-11-20 2012-06-13 三菱電機株式会社 窒化物半導体発光素子の製造方法
KR101824124B1 (ko) * 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2013161247A1 (ja) * 2012-04-24 2013-10-31 パナソニック株式会社 発光素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368270A (ja) * 2001-06-04 2002-12-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2005197687A (ja) * 2004-01-06 2005-07-21 Samsung Electronics Co Ltd 化合物半導体発光素子の低抵抗電極及びそれを用いた化合物半導体発光素子
JP2008171884A (ja) * 2007-01-09 2008-07-24 Toyota Central R&D Labs Inc 電極の形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150037917A1 (en) * 2012-04-24 2015-02-05 Panasonic Corporation Method for manufacturing light-emitting element
JPWO2019150825A1 (ja) * 2018-02-01 2020-02-06 パナソニックＩｐマネジメント株式会社 半導体装置
US11183615B2 (en) 2018-02-01 2021-11-23 Nuvoton Technology Corporation Japan Semiconductor device
US11417805B2 (en) 2018-02-01 2022-08-16 Nuvoton Technology Corporation Japan Semiconductor device
US11742461B2 (en) 2018-02-01 2023-08-29 Nuvoton Technology Corporation Japan Semiconductor device

Also Published As

Publication number Publication date
US20150037917A1 (en) 2015-02-05
JPWO2013161247A1 (ja) 2015-12-21

Similar Documents

Publication Publication Date Title
JP3548735B2 (ja) 窒化ガリウム系化合物半導体の製造方法
TW201037871A (en) Metod of manufacturing gallium nitride-based compound semicondctor light-emitting devic
KR20110040676A (ko) 나노로드 발광 다이오드 및 이의 제조방법
JP5598437B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
US8673677B2 (en) Method for producing group III nitride semiconductor light emitting element
KR102112249B1 (ko) 반도체 웨이퍼
KR101134732B1 (ko) 반도체 발광소자 및 그 제조방법
JP2009054882A (ja) 発光装置の製造方法
JP2007221056A (ja) 窒化物半導体発光素子およびその製造方法
KR102401209B1 (ko) 반도체 발광 소자의 제조 방법
CN103165787A (zh) 半导体发光装置
JP5554739B2 (ja) 窒化物半導体発光素子の製造方法
WO2013161247A1 (ja) 発光素子の製造方法
JP2021097148A (ja) 半導体発光素子
TW200529477A (en) Gallium nitride-based compound semiconductor light-emitting device
JP2011146636A (ja) 半導体素子及び半導体素子を作製する方法
JP2002151737A (ja) 窒化ガリウム系化合物半導体素子
TW202228306A (zh) 紅外ｌｅｄ元件
JP2011146639A (ja) Ｉｉｉ族窒化物系半導体素子
TWI472060B (zh) 製造光電元件之方法
Cho et al. An improved non-alloyed ohmic contact Cr/Ni/Au to n-type GaN with surface treatment
JP2013115341A (ja) 半導体素子
JP2010245109A (ja) Ｉｉｉ族窒化物系半導体素子、及び電極を作製する方法
TWI736707B (zh) 半導體發光元件的製造方法
US10475964B2 (en) Method of producing n-type ohmic electrode and n-type ohmic electrode, n-type electrode, and III nitride semiconductor light-emitting device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13781241

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014512342

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14387441

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13781241

Country of ref document: EP

Kind code of ref document: A1