TWI472060B - 製造光電元件之方法 - Google Patents
製造光電元件之方法 Download PDFInfo
- Publication number
- TWI472060B TWI472060B TW101131741A TW101131741A TWI472060B TW I472060 B TWI472060 B TW I472060B TW 101131741 A TW101131741 A TW 101131741A TW 101131741 A TW101131741 A TW 101131741A TW I472060 B TWI472060 B TW I472060B
- Authority
- TW
- Taiwan
- Prior art keywords
- transfer layer
- layer
- carrier substrate
- transfer
- substrate
- Prior art date
Links
- 230000005693 optoelectronics Effects 0.000 title description 8
- 238000004519 manufacturing process Methods 0.000 title description 5
- 239000000758 substrate Substances 0.000 claims description 106
- 239000004065 semiconductor Substances 0.000 claims description 55
- 229910052738 indium Inorganic materials 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 46
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 42
- 238000000926 separation method Methods 0.000 claims description 27
- 150000002500 ions Chemical class 0.000 claims description 21
- 238000010438 heat treatment Methods 0.000 claims description 15
- 230000005855 radiation Effects 0.000 claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims 1
- 239000002131 composite material Substances 0.000 description 15
- 239000000463 material Substances 0.000 description 12
- 150000004767 nitrides Chemical class 0.000 description 9
- 239000013078 crystal Substances 0.000 description 7
- 229910052594 sapphire Inorganic materials 0.000 description 7
- 239000010980 sapphire Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- -1 hydrogen ions Chemical class 0.000 description 4
- 229910052762 osmium Inorganic materials 0.000 description 4
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910017083 AlN Inorganic materials 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
Description
本發明係關於用於製造光電元件的方法。所述光電元件尤其可為例如LED或半導體雷射之類的發光光電元件。
為了製造發射波長大於360奈米之光電元件，常常使用含銦之氮化物複合半導體材料。氮化物複合半導體材料之電子能隙(electronic bandgap)特別可藉由銦含量予以調整。例如，在材料系統Inx
Ga1-x
N中，介於約3.4 eV(GaN)與約0.7 ev(InN)之間的能隙可予以調整成銦含量x之函數。
然而，具有較高銦含量之氮化物複合半導體層之製造會因為氮化物複合半導體材料之晶格常數隨著銦含量之增加而增加而受到阻礙。這導致晶格與例如藍寶石或GaN之類一般用於磊晶生成氮化物複合半導體層之生長基板失配。例如由GaN組成之一層或數層緩衝層一般係在生成尤指光電元件主動層之含銦層之前予以在生長基板上初始生成。
經由在生長基板或GaN半導體層上生成含銦層，含銦半導體層中因不同晶格常數而產生較大的壓縮應力。這些應力會在晶體結構中產生使光電元件效率降低之瑕疵。
美國專利US 5,374,564 A揭露一種用於朝橫向分隔半導體層之方法，其中離子係植入半導體層內並接著使熱處理產生作用。
本發明之目的在於提供用於製造光電元件之改良方法，其產生含InGaN隨附應力降低且晶體品質改良之主動層。
此目的係藉由具有申請專利範圍第1項之特徵的方法予以達成。本發明之有利具體實施例與開發係申請專利範圍附屬項之課題。
根據用於製造光電元件之方法之至少一個具體實施例，初始提供生長基板。生長基板為適用於磊晶生成氮化物複合半導體材料之基板，係較佳地為藍寶石基板、GaN基板或SiC基板。含有至少一個由Inx
Ga1-x
N，0<x<1，所組成之半導體層之轉移層係在生長基板上磊晶生成。由於在後續方法步驟中，轉移層係與生長基板至少部份分離並且係轉移至不同於生長基板之載體，所以由半導體層所組成或由許多子層所組成之轉移層就稱為轉移層。
在另一方法步驟中，離子係植入轉移層內以便在轉移層中形成分離區。所述離子係較佳地為氫離子。或者，所述離子可為例如氦、氖、氪或氙之類的惰性氣體離子。
根據一個具體實施例，在又一方法步驟中，載體基板係鋪設於轉移層與生長基板反向之表面，載體基板係例如藉由焊接或黏合而連接至轉移層。有利的是，與生長基板相比，載體基板不須適用於磊晶生成氮化物複合半導體材料，這意指載體基板之材料選擇具有大自由度。尤甚者，載體基板可經選擇而具有較低成本及/或有效導熱係數之特徵。例如，載體基板可包含半導體材料、金屬、金屬合金或陶瓷材料。尤其是，載體基板可包含Ge、GaAs、AlN、Mo、Au或具有Mo或Au之合金。
根據一個具體實施例，在另一方法步驟中，轉移層係藉由熱處理沿著分離區朝橫向分離。在熱處理期間，轉移層係加熱至例如300℃至900℃之溫度範圍，較佳地係加熱至介於300℃與700℃之間的溫度範圍內。加熱舉例可藉由在例如熔爐中增加環境溫度或者甚至藉由例如雷射或微波輻射之電磁輻射就地加熱而起作用。
在熱處理期間，植入的離子在分離區中擴散並產生泡狀物(bubble)(所謂的氣泡(blister))。分離區中的泡狀物會傳播而最後使轉移層分成位於生長基板之第一部份以及位於載體基板之第二部份。
轉移層分離後位於生長基板上之第一部份後續係較佳地藉由例如蝕刻或研磨程序而自生長基板移除以便接著能使生長基板用於磊晶生成另一半導體層。這在使用例如GaN或藍寶石之類較昂貴之生長基板時尤具益處。
轉移層分離後之第二部份係位於載體基板上。在轉移
層面離載體基板之表面上，生成含有至少一個由Iny
Ga1-y
N，0<y≦1，組成之半導體層的另一轉移層。所述另一轉移層與先前生成之轉移層相比較，有利地具有較大之銦比例y。例如，在生長基板上首先生成之轉移層可包含In0.03
Ga0.97
N以及所述另一轉移層可包含In0.06
Ga0.94
N。
根據一個具體實施例，在又一方法步驟中，離子係植入另一轉移層內以形成分離區。然後，另一載體基板係鋪設於另一轉移層而該另一轉移層係接著藉由熱處理沿著分離區分離。將離子植入另一轉移層、將另一載體基板鋪設於該另一轉移層以及藉由熱處理使轉移層沿著分離區分離的方法步驟係依據前述之有利的具體實施例搭配在生長基板上生成之轉移層而起作用。
在另一方法步驟中，含有主動層之半導體層序列係於另一轉移層面離另一載體基板之表面上磊晶生成。具有最後鋪設之另一轉移層之另一載體基板因而作用為用於生成內含主動層之光電元件之半導體層序列的類基板。
藉由在生長基板上生成具有銦含量x之轉移層、將轉移層轉移至載體基板、在轉移層上生成具有較高銦含量y之另一轉移層以及接著將另一轉移層轉移至另一載體基板，用於生成光電元件之半導體層序列的類基板係有利地產生，其與生長基板相比具有高銦含量並具有從而產生之較高晶格常數。因而產生之類基板容許生成含有一個或多個由具有小層應力與高晶體品質之InGaN組成之層的半導體層序列。尤甚者，依此方式，內含InGaN之主動層可經
生成而具有高層品質。
在較佳具體實施例中，生成另一轉移層、將離子植入該另一轉移層內、鋪設另一載體基板並且分離該另一轉移層之方法步驟係重複一或多次，其中該另一轉移層之分別之至少一個半導體層具有比分別先前鋪設之轉移層之至少一半導體層還高之銦比例。另一轉移層之至少一個半導體層中的銦比例因而隨著每一次重複而有利地逐步增加。
本發明利用轉移層在生長基板及/或先前生成之轉移層上生成期間所產生之機械應力在分離轉移層以及相關移除用於磊晶生長之生長表面期間得以降低的知識。若這些方法步驟重複一次或甚至多次，則最後鋪設之轉移層可具有較高的銦含量，其中，然而，儘管如此，其僅具有小機械應力以及高晶體品質。
在較佳具體實施例中，另一轉移層之至少一個半導體層之銦比例y係以介於0.02與0.05之值，0.02與0.05包含在內，尤其較佳地以介於0.03與0.04之值，0.03與0.04包含在內，大於先前鋪設之轉移層之至少一個半導體層之銦比例。
在此例中，銦比例係有利地增加，使得在生成另一轉移層時，就先前之轉移層而言僅呈現小晶格失配，然而，其中另一方面，對於以多次重複達成銦比例目標值而言，銦比例之提升足夠大而又不致於太高。
在較佳具體實施例中，重複次數至少為兩次，尤其較佳地介於兩次與八次之間，包含兩次與八次在內。
在有利具體實施例中，其上生成有光電元件之半導體層序列之最後鋪設之轉移層含有Iny
Ga1-y
N，其中y≧0.1，較佳為y≧0.2，尤其較佳為y≧0.3。具有最後鋪設之轉移層之最後使用之載體基板從而形成類基板而使光電元件之半導體層序列具有高銦含量。
本方法尤其適用於製造其中主動層具有高銦含量之光電元件。在較佳具體實施例中，主動層包含至少一個由Inz
Ga1-z
N組成之層，其中z≧0.1。較佳地係z≧0.2，尤其較佳地係z≧0.3。主動層可作成例如pn過渡層、雙異質結構、單量子井結構或多量子井結構。
根據有利具體實施例，主動層係適用於發射波長大於或等於450奈米，尤其較佳地大於或等於600奈米，之輻射的輻射發射層。
在較佳具體實施例中，轉移層及/或至少一個另一轉移層具有介於200奈米與2微米之間的厚度，包含200奈米和2微米在內。此厚度範圍對於植入離子供形成分離區並且以熱處理分離轉移層的方法步驟係有益處的。
在一個具體實施例中，轉移層及/或至少一個另一轉移層由單一半導體層所組成。在此例中，轉移層及/或至少一個另一轉移層可用單一方法步驟在生長基板及/或先前鋪設之轉移層上有利地生成。
然而，轉移層及/或至少一個另一轉移層亦另有可能包含許多形成超晶格結構的子層。尤其是，在此具體實施例中，轉移層及/或至少一個另一轉移層可包含x2>x1之
Inx1
Ga1-x1
N/Inx2
Ga1-x2
N超晶格。藉由形成超晶格，生成單一轉移層時所產生的機械應力可予以有利地降低。
在較佳具體實施例中，生長基板係GaN基板或藍寶石基板。這些較昂貴的生長基板在移除至少一部份轉移層及/或另一轉移層之後可再次地用於生成目的。較佳地，分離轉移層之後在生長基板上餘留之轉移層之一部份係藉由蝕刻或研磨程序自生長基板移除以供磊晶生成另一半導體層。
在本方法中，載體基板及/或另一載體基板較佳地包含Ga、GaAs、AlN、Mo、Au或具有Au或Mo之合金。這些材料之特徵尤其在於有效之導熱係數及/或導電率。
1‧‧‧生長基板
2‧‧‧轉移層
3‧‧‧氫離子
4‧‧‧分離區
5‧‧‧載體基板
6‧‧‧泡狀物
7‧‧‧另一轉移層
8‧‧‧另一載體基板
9‧‧‧半導體層序列
10‧‧‧主動層
11‧‧‧另一半導體層
12‧‧‧光電元件
13、14‧‧‧電接點
15‧‧‧超晶格結構
16‧‧‧第一子層
17‧‧‧第二子層
本發明已搭配第1圖至第13圖以示例性具體實施例予以詳細說明，其中：第1圖至第12圖概要描述本發明利用中間步驟產生光電元件之示例性具體實施例，以及第13圖以本發明又一示例性具體實施例概要描述具有轉移層之生長基板。
圖式中，相稱部件或作用完全相同之部件在每一個實例裡都具有相同之元件符號。所繪部件以及部件彼此之尺寸比率並不視為依照比例繪製。
在第1圖所示之本方法之第一中間步驟中，轉移層2已在生長基板1上生成。轉移層2係例如藉由MOVPE(有
機金屬氣相磊晶法)磊晶生成。生長基板1係適用於磊晶生成氮化物複合半導體之生長基板，較佳地為藍寶石基板或GaN基板。
轉移層2係由Inx
Ga1-x
N，0<x<1，所組成之半導體層。在生長基板上直接生成之轉移層2之銦含量x係較佳地介於0.02與0.05之間，包含0.02與0.05在內，尤其較佳地介於0.03與0.04之間，包含0.03與0.04在內。轉移層2之銦含量x在此例中係較低的，其意指轉移層2相對於生長基板1僅具有小晶格失配。所具備的優點在於機械應力在生成轉移層2時小，其意指轉移層2可經生成而具有高的層品質。轉移層2之厚度係較佳地介於200奈米與2微米之間，包含200奈米與2微米在內。
在第2圖所示本方法之另一中間步驟中，氫離子3如箭號所指係植入轉移層2以形成分離區4。其它用以代替氫離子3之離子例如有氦、氖、氪、氙之類的惰性氣體離子，亦可植入轉移層2內。轉移層2中之分離區4的位置係由離子3滲入轉移層2之半導體材料內的滲透深度予以決定並且從而可藉由植入離子3之能量以目標方式(targeted manner)予以調整。
在第3圖所示之中間步驟中，載體基板5已鋪設於轉移層2與生長基板1反向之表面。載體基板5可例如藉由焊接或黏合而連接至轉移層2。載體基板舉例可為由Ge、GaAs、AlN、例如Mo、Au或其合金之類的金屬所組成的基板。尤甚者，載體基板5不一定要適用於磊晶生成氮化
物複合半導體材料並且因而可以其它例如熱膨脹係數、導熱係數、及/或導電率之類的準則為基礎而有利地選擇。尤甚者，可使用與GaN或藍寶石相比較具成本效益的載體基板5。
接著，如第4圖之概要描繪，熱處理產生效果，其中由生長基板1、轉移層2和載體基板5組成之複合物係加熱至介於約300℃與900℃之間的溫度，較佳地係介於約300℃與700℃之間，300℃與700℃包含在內。泡狀物6(所謂的氣泡)係在氫離子先前植入其內之分離區4中形成，並且隨著熱處理時間長度增加而在分離區4中傳播。
如第5圖所示，這最終導致轉移層2在分離區4之範圍內朝橫向分離。轉移層2例如因扭力施加於生長基板1及/或載體基板5而可藉由機械效應沿著分離區4分離。舉例而言，在轉移層2分離之後，轉移層2之一部份係位於生長基板1上而轉移層2之另一部份則位於載體基板5上。轉移層2餘留在生長基板1上的部份可例如藉由蝕刻或研磨程序而自生長基板1移除，這意指所述生長基板可接著用於生成另外的轉移層。這在使用例如GaN或藍寶石之類的高品質生長基板1時尤其有利。
轉移層2餘留在載體基板5上的部份係使用蝕刻或研磨方法而較佳地平滑化，致使由載體基板5與置於其上之轉移層2所組成之複合物形成類基板(quasi-substrate)以供生成一層或數層另外的半導體層。從而產生之由載體基板5和較佳地平滑化之轉移層2所組成之複合物係示於第6
圖。另外的熱處理可額外予以實現以修復先前植入離子對轉移層2之晶體結構所造成的損害。
在另一方法步驟中，另一轉移層7係在轉移層2面離載體基板5之表面上生成，如第7圖所示。另一轉移層7係由Iny
Ga1-y
N所組成之層，其銦含量y高於先前鋪設之轉移層2之銦含量。較佳地，另一轉移層7之銦含量y以介於0.02與0.05之間的值，0.02與0.05包含在內，尤其較佳地介於0.03與0.04之間，0.03與0.04包含在內，大於先前鋪設之轉移層2之銦含量。另一轉移層7相對於先前生成之轉移層2從而有利地僅具有較小的晶格失配。這具有的優點在於另一轉移層7能用小應力及高的層品質而在先前鋪設之轉移層2上生成。
接著，如第8圖所示，離子3，較佳地為氫離子，係植入另一轉移層7內以形成分離區4。
如第9圖所示，另一載體基板8係接著鋪設於另一轉移層7與載體基板5反向之表面。接著實施熱處理，其中植入另一轉移層7之離子在分離區4中擴散並形成泡狀物6。
如第10圖所示，這導致另一轉移層7沿著分離區4分離。
另一轉移層7餘留於另一載體基板8上之部份接著可例如藉由蝕刻或研磨方法予以平滑化，如第11圖所示，這意指由另一載體基板8與另一轉移層7所組成之複合物形成類基板以供磊晶生成一層或數層另外的半導體層。
第8至11圖所示方法步驟之有利具體實施例對應於先前搭配第2至6圖所述之方法步驟。
第7至11圖所示之方法步驟可接著重複一次或多次，其中另一轉移層7之銦含量y係隨著每一次重複而逐漸增加。較佳地，再轉移層7之銦含量係以介於0.02與0.05之間的值，0.02與0.05包含在內，較佳地係介於0.03與0.04之間的值，0.03與0.04包含在內，隨著每一次重複而增加。依此方式，第11圖所示並且藉由最後使用之載體基板8與最後鋪設之另一轉移層7所組成之複合物而形成之類基板包含用於生成一層或數層另外的半導體層之生長表面，所述生長表面具有較高的銦含量。較佳地，另一轉移層7之銦含量y在最後一次實施重複之後為至少0.1，較佳地為至少0.2以及尤其較佳地為至少0.3。
如第12圖所示，光電元件12之半導體層序列9係接著於另一轉移層7面離另一載體基板8之表面上生成。光電元件12之半導體層序列9特別包含主動層10。另外，半導體層序列9可包含一層或數層另外的半導體層11。
光電元件12之主動層10較佳地包含至少一個由Inz
Ga1-z
N所組成之層，其中z≧0.1，較佳地係z≧0.2，尤其較佳地係z≧0.3。由於另一轉移層7亦具有較高銦含量，所以具有此較高銦含量之主動層10可用小應力和高晶體品質於另一轉移層7上生成。較佳地，主動層10中的銦含量不大於0.05，較佳地為不大於比另一轉移層7中銦含量還要大的0.02。在特別較佳的方式中，主動層10與另
一轉移層7具有相同的銦含量。
在一個具體實施例中，主動層10可為單量子井結構或多量子井結構。基於電接觸之目的，光電元件12可設有電接點13、14。光電元件12特別可為LED或半導體層。光電元件12較佳地係為發射波長大於450奈米，較佳地為大於600奈米，之輻射發射光電元件。這個尺寸的發射波長尤其可藉由較高銦含量而在基於氮化物複合半導體之主動層中產生。
藉由實施例，本方法之另一示例性具體實施例中的第一方法步驟係示於第13圖，其中轉移層2已在生長基板1上磊晶生成。轉移層2及/或另一轉移層在本方法中不一定要藉由單一半導體層予以形成。反而，轉移層2及/或另一轉移層可包括數個子層。尤其是，轉移層2及/或另一轉移層可配置成超晶格結構(superlattice structure)15。在此示例性具體實施例中，轉移層2包含由Inx1
Ga1-x1
N，其中0<x1<1，組成之第一子層16以及由Inx2
Ga1-x2
N，其中0<x2<1且x2>x1，組成之第二子層17所交替構成之超晶格結構15。進一步的方法步驟對應於搭配第1至12圖所示之示例性具體實施例，故不多作說明。
如同第13圖所示的轉移層2，後續鋪設之另一轉移層7亦可作成超晶格結構15。在此配置中，銦含量x1與x2係於每一次重複生成另一轉移層7時較佳地以介於0.02與0.05之間的值，較佳地係介於0.03與0.04之間，予以增加。藉由將轉移層2及/或另一轉移層7配置成超晶格結構15，
半導體材料中的應力可進一步降低。
本發明不侷限於示例性具體實施例之說明。反而，本發明包括特別在申請專利範圍中之特徵之任何組合所含括之任何新特徵或任何特徵組合，即使特徵或特徵組合未明確地在申請專利範圍或示例性具體實施例中說明亦然。
1‧‧‧生長基板
2‧‧‧轉移層
4‧‧‧分離區
5‧‧‧載體基板
Claims (15)
- 一種用於製造光電元件(12)之方法，其包含步驟：a)在生長基板(1)上磊晶生成含有至少一個由Inx Ga1-x N組成之轉移層(2)，且0<x<1，b)將離子(3)植入該轉移層(2)以形成分離區(4)，c)將載體基板(5)鋪設於該轉移層(2)與該生長基板(1)反向之表面，d)藉由熱處理沿著該分離區(4)朝橫向分離該轉移層(2)，e)在該先前生成之轉移層(2)面離該載體基板(5)之表面上生成含有至少一個由Iny Ga1-y N且0<y≦1所組成之半導體層的另一轉移層(7)，其中，該另一轉移層(7)之該至少一個半導體層具有比該先前生成之轉移層(2)之該至少一個半導體層還高的銦比例y，f)將離子(3)植入該另一轉移層(7)以形成分離區(4)，g)將另一載體基板(8)鋪設於該另一轉移層(7)，h)藉由熱處理沿著該分離區(4)朝橫向分離該另一轉移層(7)，以及i)於該另一轉移層(7)面離該另一載體基板(8)之該表面上磊晶生成含有主動層(10)之半導體層序列(9)。
- 如申請專利範圍第1項所述之方法，其中，該步驟e)至h)係重複一次或多次，其中，在每一實例中，該另一轉移層(7)之該至少一個半導體層具有比該分別先前 鋪設之轉移層(2、7)之該至少一個半導體層還高的銦比例y。
- 如申請專利範圍第2項所述之方法，其中，該另一轉移層(7)之該至少一個半導體層之銦比例y在每一實例中，以介於0.02與0.05之間的值大於該先前鋪設之轉移層(2、7)之該至少一個半導體層之銦比例。
- 如申請專利範圍第2項所述之方法，其中，該重複之次數至少為兩次。
- 如申請專利範圍第4項所述之方法，其中，該重複之次數係介於兩次與八次之間，且包含兩次與八次在內。
- 如申請專利範圍第1項至第5項中任一項所述之方法，其中，該最後鋪設之轉移層(7)包含Iny Ga1-y N，且y≧0.1。
- 如申請專利範圍第1項至第5項中任一項所述之方法，其中，該最後鋪設之轉移層(7)包含Iny Ga1-y N，且y≧0.3。
- 如申請專利範圍第1項至第5項中任一項所述之方法，其中，該主動層(10)包含至少一個由Inz Ga1-z N且z≧0.1所組成之層。
- 如申請專利範圍第1項至第5項中任一項所述之方法，其中，該主動層(10)包含至少一個由Inz Ga1-z N且z≧0.3所組成之層。
- 如申請專利範圍第1項至第5項中任一項所述之方法，其中，該主動層(10)適用於發射波長等於或大於450 奈米之輻射。
- 如申請專利範圍第1項至第5項中任一項所述之方法，其中，該主動層(10)適用於發射波長等於或大於600奈米之輻射。
- 如申請專利範圍第1項至第5項中任一項所述之方法，其中，該轉移層(2)及/或該至少一個另一轉移層具有介於200奈米與2微米之間，且包含200奈米與2微米在內的厚度。
- 如申請專利範圍第1項至第5項中任一項所述之方法，其中，該轉移層(2)及/或該至少一個另一轉移層(7)由單一半導體層所組成。
- 如申請專利範圍第1項至第5項中任一項所述之方法，其中，該轉移層(2)及/或該至少一個另一轉移層(7)包含數個形成超晶格結構(15)之子層(16、17)。
- 如申請專利範圍第1項至第5項中任一項所述之方法，其中，該載體基板(5)及/或該另一載體基板(8)包含Ge、GaAs、AlN、Mo、Au或具有Au或Mo之合金。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102011113775.4A DE102011113775B9 (de) | 2011-09-19 | 2011-09-19 | Verfahren zur Herstellung eines optoelektronischen Bauelements |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201316547A TW201316547A (zh) | 2013-04-16 |
| TWI472060B true TWI472060B (zh) | 2015-02-01 |
Family
ID=47008509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101131741A TWI472060B (zh) | 2011-09-19 | 2012-08-31 | 製造光電元件之方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9373747B2 (zh) |
| JP (1) | JP5727677B2 (zh) |
| DE (1) | DE102011113775B9 (zh) |
| TW (1) | TWI472060B (zh) |
| WO (1) | WO2013041424A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6213046B2 (ja) * | 2013-08-21 | 2017-10-18 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| JP6686962B2 (ja) * | 2017-04-25 | 2020-04-22 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200715380A (en) * | 2005-09-01 | 2007-04-16 | Osram Opto Semiconductors Gmbh | Process for lateral disjonting of a semiconductor wafer and opto-electronic element |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| JP4595207B2 (ja) | 2001-01-29 | 2010-12-08 | パナソニック株式会社 | 窒化物半導体基板の製造方法 |
| TWI240434B (en) | 2003-06-24 | 2005-09-21 | Osram Opto Semiconductors Gmbh | Method to produce semiconductor-chips |
| JP4414312B2 (ja) * | 2003-09-26 | 2010-02-10 | エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ | エピタキシャル成長のための基板の作製方法 |
| US7781866B2 (en) * | 2004-11-18 | 2010-08-24 | Showa Denko K.K. | Gallium nitride-based semiconductor stacked structure, method for fabrication thereof, gallium nitride-based semiconductor device and lamp using the device |
| DE102004062290A1 (de) | 2004-12-23 | 2006-07-06 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterchips |
| JP4458116B2 (ja) * | 2007-05-30 | 2010-04-28 | 住友電気工業株式会社 | エピタキシャル層成長用ｉｉｉ族窒化物半導体層貼り合わせ基板および半導体デバイス |
| TWI416615B (zh) | 2007-10-16 | 2013-11-21 | Epistar Corp | 分離二種材料系統之方法 |
| JP5026946B2 (ja) * | 2007-12-19 | 2012-09-19 | 古河電気工業株式会社 | 窒化物半導体単結晶基板製造方法 |
| DE102008019268A1 (de) | 2008-02-29 | 2009-09-03 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements |
| JP5297219B2 (ja) | 2008-02-29 | 2013-09-25 | 信越化学工業株式会社 | 単結晶薄膜を有する基板の製造方法 |
| JP2009245982A (ja) * | 2008-03-28 | 2009-10-22 | Sumitomo Electric Ind Ltd | 窒化物発光素子 |
| TWI407491B (zh) | 2008-05-09 | 2013-09-01 | Advanced Optoelectronic Tech | 分離半導體及其基板之方法 |
| US9117944B2 (en) * | 2008-09-24 | 2015-08-25 | Koninklijke Philips N.V. | Semiconductor light emitting devices grown on composite substrates |
| US8637383B2 (en) * | 2010-12-23 | 2014-01-28 | Soitec | Strain relaxation using metal materials and related structures |
-
2011
- 2011-09-19 DE DE102011113775.4A patent/DE102011113775B9/de not_active Expired - Fee Related
-
2012
- 2012-08-31 TW TW101131741A patent/TWI472060B/zh not_active IP Right Cessation
- 2012-09-12 JP JP2014530192A patent/JP5727677B2/ja not_active Expired - Fee Related
- 2012-09-12 WO PCT/EP2012/067808 patent/WO2013041424A1/de active Application Filing
- 2012-09-12 US US14/344,573 patent/US9373747B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200715380A (en) * | 2005-09-01 | 2007-04-16 | Osram Opto Semiconductors Gmbh | Process for lateral disjonting of a semiconductor wafer and opto-electronic element |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102011113775B9 (de) | 2021-10-21 |
| DE102011113775B4 (de) | 2021-07-22 |
| JP2014526801A (ja) | 2014-10-06 |
| TW201316547A (zh) | 2013-04-16 |
| WO2013041424A1 (de) | 2013-03-28 |
| JP5727677B2 (ja) | 2015-06-03 |
| US20150044798A1 (en) | 2015-02-12 |
| DE102011113775A1 (de) | 2013-03-21 |
| US9373747B2 (en) | 2016-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI532209B (zh) | 一種用於形成一埋入式金屬層結構的方法 | |
| TW201631792A (zh) | 具有磊晶樣板之工程基板總成及其相關系統、方法及裝置 | |
| JP2009514198A (ja) | 金属支持基板を備えた半導体発光デバイス | |
| JP2011049533A (ja) | 発光素子及びその製造方法 | |
| US8772800B2 (en) | Semiconductor light-emitting device | |
| KR20090008401A (ko) | 복합 기판 및 이를 위한 제조 방법 | |
| JP2008103665A (ja) | 窒化物半導体デバイス及びその製造方法 | |
| CN105051918A (zh) | 具有包含InGaN的有源区的半导体结构体、形成此类半导体结构体的方法以及由此类半导体结构体形成的发光器件 | |
| JP2006179922A (ja) | 半導体チップを製作するための方法 | |
| US9070818B2 (en) | Methods and structures for bonding elements | |
| TWI472060B (zh) | 製造光電元件之方法 | |
| JP4457609B2 (ja) | 窒化ガリウム（ＧａＮ）の製造方法 | |
| JP2013247362A (ja) | 半導体素子用薄膜貼り合わせ基板の製造方法 | |
| US8901598B2 (en) | Light emitting device | |
| JP2010226023A (ja) | 窒化物系化合物半導体層を支持基板上に有する基板生産物を製造する方法、及び半導体デバイスの製造方法 | |
| KR100957724B1 (ko) | 화합물 반도체 발광소자 및 발광소자를 위한 발광소자의화합물 반도체 조성비 결정방법 | |
| JP6192722B2 (ja) | オプトエレクトロニクス半導体ボディ及びオプトエレクトロニクス半導体チップ | |
| JP6008661B2 (ja) | ＧａＮ系結晶及び半導体素子の製造方法 | |
| KR20120079730A (ko) | 발광 소자 및 그 제조 방법 | |
| JP2006013473A (ja) | Ｉｉｉ族窒化物半導体発光素子 | |
| JP2005340769A (ja) | Ｇｅドープｎ型ＩＩＩ族窒化物半導体 | |
| KR20150132204A (ko) | InGaN을 포함하는 활성 영역을 가지는 반도체 구조, 그와 같은 반도체 구조를 형성하는 방법, 및 그와 같은 반도체 구조로부터 형성되는 발광 장치 | |
| TW201228026A (en) | Method for manufacturing light emitting chip | |
| Lee et al. | High Brightness, Large Scale GaN Based Light-Emitting Diode Grown on 8-Inch Si Substrate | |
| JP2005093663A (ja) | 光半導体デバイス作成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |