TWI736707B - 半導體發光元件的製造方法 - Google Patents

半導體發光元件的製造方法 Download PDF

Info

Publication number
TWI736707B
TWI736707B TW106139153A TW106139153A TWI736707B TW I736707 B TWI736707 B TW I736707B TW 106139153 A TW106139153 A TW 106139153A TW 106139153 A TW106139153 A TW 106139153A TW I736707 B TWI736707 B TW I736707B
Authority
TW
Taiwan
Prior art keywords
dry etching
layer
type cladding
cladding layer
type
Prior art date
Application number
TW106139153A
Other languages
English (en)
Other versions
TW201830738A (zh
Inventor
酒井遙人
丹羽紀隆
稻津哲彥
Original Assignee
日商日機裝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日機裝股份有限公司 filed Critical 日商日機裝股份有限公司
Publication of TW201830738A publication Critical patent/TW201830738A/zh
Application granted granted Critical
Publication of TWI736707B publication Critical patent/TWI736707B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明的半導體發光元件10的製造方法,係具備:在n型AlGaN系半導體材料的n型披覆層24上形成AlGaN系半導體材料的活性層26之步驟;在活性層26上形成p型半導體層之步驟;以露出前述n型披覆層24的部分區域的方式,除去p型半導體層、活性層26以及n型披覆層24的部分之步驟;以及在n型披覆層24所露出之部分區域上形成n側電極32之步驟。除去之步驟係包含:第一乾式蝕刻步驟,係使用反應性氣體以及惰性氣體兩者進行乾式蝕刻;以及第二乾式蝕刻步驟,係在第一乾式蝕刻步驟後使用反應性氣體進行乾式蝕刻。

Description

半導體發光元件的製造方法
本發明係關於一種半導體發光元件的製造方法。
近年來,輸出藍光之發光二極體或雷射二極體等半導體發光元件被實用化,進一步促進輸出波長短之深紫外光之發光元件的開發。因深紫外光具有高殺菌能力,可輸出深紫外光之半導體發光元件係在醫療或食品加工的現場之中作為無汞的殺菌用光源而受到關注。這樣的深紫外光用的發光元件係在基板上有依序積層的氮化鋁鎵(AlGaN)系的n型披覆層、活性層、p型披覆層,在藉由蝕刻所露出之n型披覆層的部分區域上形成n側電極(例如參照專利文獻1)。
[先前技術文獻]
[專利文獻]
專利文獻1:日本特許第5594530號公報。
n型披覆層與n側電極的接觸電阻已知係有隨著n型披覆層的AlN莫耳分率越大則越增加之傾向,難以成為良好的歐姆性接觸(Ohmic contact)。
本發明是鑑於如此之問題所完成的,其例示性的目的之一在於提供一種減低半導體發光元件的n側電極的接觸電阻之技術。
為了解決上述課題,本發明之一態樣的半導體發光元件的製造方法係具備:在n型AlGaN系半導體材料的n型披覆層上形成AlGaN系半導體材料的活性層之步驟;在活性層上形成p型半導體層之步驟;以露出前述n型披覆層的部分區域的方式,除去前述p型半導體層、前述活性層以及前述n型披覆層的部分之步驟;以及在n型披覆層所露出之部分區域上形成n側電極之步驟。除去之步驟係包含:第一乾式蝕刻步驟,係使用反應性氣體以及惰性氣體兩者進行乾式蝕刻;以及第二乾式蝕刻步驟,係在第一乾式蝕刻步驟後使用反應性氣體進行乾式蝕刻。
藉由該態樣,於露出n型披覆層之步驟之中,藉由從使用反應性氣體以及惰性氣體兩者之第一乾式蝕刻步驟切換至使用反應性氣體之第二乾式蝕刻步驟,可減低對露出之n型披覆層的損傷量。結果,可在損傷少的n型披覆 層上形成n側電極,可降低n側電極的接觸電阻。此外,藉由於除去步驟的前半之中使用反應性氣體以及惰性氣體兩者,可在對n側披覆層的露出部分的損傷影響少的範圍提高蝕刻速率而提高生產性。
反應性氣體係亦可包含氯(Cl2)、三氯化硼(BCl3)以及四氯化矽(SiCl4)中至少一者。
第二乾式蝕刻步驟係亦可蝕刻速率低於第一乾式蝕刻步驟。
第二乾式蝕刻步驟的蝕刻速率係亦可為50nm/分以下。
第一乾式蝕刻步驟所為之蝕刻深度為300nm以上,第二乾式蝕刻步驟所為之蝕刻深度係亦可為300nm以下。
第一乾式蝕刻步驟係至少除去p型半導體層以及活性層,且部分地除去n型披覆層;第二乾式蝕刻步驟係亦可部分地除去n型披覆層。
亦可進一步具備:在n側電極的形成前,在n型披覆層所露出之部分區域使氮原子(N)反應之步驟。
使氮原子反應之步驟係亦可包含使氨(NH3)分解。
使氮原子反應之步驟係亦可包含將n型披覆層加熱至100℃以上至1000℃以下的溫度。
n型披覆層係亦可AlN的莫耳分率為20%以上。
藉由本發明可減低半導體發光元件的n側電極的接觸電阻。
10:半導體發光元件
20:基板
20a:第一主面
20b:第二主面
22:緩衝層
24:n型披覆層
24a:露出面
26:活性層
28:電子阻擋層
30:p型披覆層
32:n側電極
34:p側電極
38:露出區域
40:遮罩
42:第一乾式蝕刻
44:第二乾式蝕刻
46:氮原子
圖1係概略性地表示實施形態之半導體發光元件的構成之剖面圖。
圖2係概略性地表示半導體發光元件的製造步驟之圖。
圖3係概略性地表示半導體發光元件的製造步驟之圖。
圖4係概略性地表示半導體發光元件的製造步驟之圖。
圖5係概略性地表示半導體發光元件的製造步驟之圖。
圖6係表示n型披覆層24的蝕刻速率與接觸電阻的關係之圖表。
圖7係表示半導體發光元件的製造方法之流程圖。
以下參照圖式,對於本發明的實施方式進行詳細說明。另外,說明中之相同要素則給予相同符號,適當省略重複之說明。此外,為了幫助說明的理解,各圖式中之各構成要素的尺寸比,不必然與實際的發光元件的尺寸比一致。
圖1係概略性地表示實施形態之半導體發光元件10的構成之剖面圖。半導體發光元件10係以可發出中心波長λ約360nm以下之「深紫外光」的方式所構成之LED(Light Emitting Diode;發光二極體)晶片。為了輸出這樣的波長的深紫外光,半導體發光元件10係以能帶隙(bandgap)約3.4eV以上的氮化鋁鎵(AlGaN)系半導體材料所構成。本實施形態之中,特別對發出中心波長λ約240nm至350nm的深紫外光之情況進行表示。
本說明書之中,所謂「AlGaN系半導體材料」主要係指包含氮化鋁(AlN)與氮化鎵(GaN)之半導體材料,包含含有氮化銦(InN)等其它材料之半導體材料。因此,本說明書中所謂「AlGaN系半導體材料」係例如可以In1-x-yAlxGayN(0≦x+y≦1、0≦x≦1、0≦y≦1)的組成表示,包含AlN、GaN、AlGaN、氮化銦鋁(InAlN)、氮化銦 鎵(InGaN)、氮化銦鋁鎵(InAlGaN)。
此外「AlGaN系半導體材料」之中,為了區別實質上不含有AlN之材料而有時稱為「GaN系半導體材料」。「GaN系半導體材料」主要包含GaN或InGaN,亦包含其中含有微量的AlN之材料。同樣地,「AlGaN系半導體材料」之中,為了區別實質上不包含GaN之材料而有時稱為「AlN系半導體材料」。「AlN系半導體材料」主要包含AlN或InAlN,亦包含其中含有微量的GaN之材料。
半導體發光元件10係具有:基板20、緩衝層22、n型披覆層24、活性層26、電子阻擋層28、p型披覆層30、n側電極32以及p側電極34。
基板20係對於半導體發光元件10所發出之深紫外光具有透光性之基板,例如藍寶石(Al2O3)基板。基板20係具有第一主面20a、以及與第一主面20a的相反側的第二主面20b。第一主面20a係成為用以使緩衝層22上方的各層成長之結晶成長面之一主面。第二主面20b係成為用以將活性層26所發出之深紫外光提取至外部的光提取面之一主面。於變形例之中,基板20係亦可為氮化鋁(AlN)基板,亦可為氮化鋁鎵(AlGaN)基板。
緩衝層22係形成在基板20的第一主面20a之上。緩 衝層22係用以形成n型披覆層24上方的各層之基底層(樣板(template)層)。緩衝層22係例如為未摻雜(undoped)的AlN層,具體而言為經高溫成長之AlN(HT-AlN;High Temperature AlN)層。緩衝層22係亦可包含形成在AlN層上之未摻雜的AlGaN層。於變形例之中,基板20為AlN基板或是AlGaN基板之情況下,緩衝層22亦可僅以未摻雜的AlGaN層構成。亦即,緩衝層22包含未摻雜的AlN層以及AlGaN層中至少一方。
n型披覆層24係形成在緩衝層22之上。n型披覆層24係n型的AlGaN系半導體材料層,例如摻雜矽(Si)作為n型的雜質之AlGaN層。n型披覆層24係以可透射活性層26所發出之深紫外光的方式選擇組成比,例如AlN的莫耳分率為20%以上,較佳為40%以上或是50%以上的方式形成。n型披覆層24係以具有較活性層26所發出之深紫外光的波長更大之能帶隙例如能帶隙為4.3eV以上的方式形成。n型披覆層24係較佳以AlN的莫耳分率為80%以下,亦即以能帶隙為5.5eV以下的方式形成,更佳為以AlN的莫耳分率為70%以下(亦即以能帶隙為5.2eV以下)的方式形成。n型披覆層24係具有1μm至3μm左右的厚度,例如具有2μm左右的厚度。
活性層26係以AlGaN系半導體材料構成,被夾在n型披覆層24與電子阻擋層28之間而構成雙異質接合 (double heterojunction)結構。活性層26係亦可具有單層或是多層的量子阱(quantum well)結構,例如以n型的AlGaN系半導體材料所形成之阻障(barrier)層與未摻雜的AlGaN系半導體材料所形成之阱層的積層體所構成。活性層26為了輸出波長355nm以下的深紫外光而以能帶隙成為3.4eV以上的方式所構成,例如以可輸出波長310nm以下的深紫外光的方式選擇AlN組成比。活性層26係形成在n型披覆層24之上,但未形成在n型披覆層24的整面,而僅形成在n型披覆層24的部分區域(露出區域38)上。亦即,n型披覆層24的露出面24a之上不設置活性層26。
電子阻擋層28係形成在活性層26之上。電子阻擋層28係p型的AlGaN系半導體材料層,例如以AlN的莫耳分率為40%以上,較佳為50%以上的方式形成。電子阻擋層28亦可以AlN的莫耳分率為80%以上的方式形成,亦可以實質上不含有GaN之AlN系半導體材料形成。電子阻擋層係具有1nm至10nm左右的厚度,例如具有2nm至5nm左右的厚度。電子阻擋層28亦可不為p型,而為未摻雜的半導體層。
p型披覆層30係形成在電子阻擋層28之上的p型半導體層。p型披覆層30係p型的AlGaN系半導體材料層,例如摻雜鎂(Mg)作為p型的雜質之AlGaN層。p型披覆層30係具有300nm至700nm左右的厚度,例如具有400nm 至600nm左右的厚度。p型披覆層30亦可以實質上不包含AlN之p型GaN系半導體材料形成。
n側電極32係形成在n型披覆層24的部分區域(露出區域38)上。n側電極32係以在n型披覆層24之上依序積層鈦(Ti)/鋁(Al)/Ti/金(Au)之多層膜所形成。p側電極34係形成在p型披覆層30之上。p側電極34係以在p型披覆層30之上依序積層之鎳(Ni)/金(Au)的多層膜所形成。
然後,對於半導體發光元件10的製造方法進行說明。圖2至圖5係概略性地表示半導體發光元件10的製造步驟之圖。首先,如圖2所示,在基板20的第一主面20a之上依照順序形成緩衝層22、n型披覆層24、活性層26、電子阻擋層28以及p型披覆層30。
基板20係藍寶石(Al2O3)基板,係用以形成AlGaN系半導體材料之成長基板。例如在藍寶石基板的(0001)面上形成緩衝層22。緩衝層22係包含例如經高溫成長之AlN(HT-AlN)層與未摻雜的AlGaN(u-AlGaN)層。n型披覆層24、活性層26、電子阻擋層28以及p型披覆層30係以AlGaN系半導體材料、AlN系半導體材料或是GaN系半導體材料所形成之層,可使用有機金屬化學氣相成長法(MOVPE;metal-organic vapor phase epitaxy)法或分子束 磊晶(MBE;Molecular Beam Epitaxy)法等習知的磊晶成長法而形成。
再來,如圖3所示,在p型披覆層30之上形成遮罩(mask)40,除去未形成遮罩40之露出區域38的活性層26、電子阻擋層28以及p型披覆層30。在活性層26、電子阻擋層28以及p型披覆層30的除去之中,進行使用反應性氣體以及惰性氣體兩者之第一乾式蝕刻42。第一乾式蝕刻42係蝕刻氣體的電漿化所為之反應性離子蝕刻步驟,例如感應耦合電漿(ICP;Inductive Coupled Plasma)蝕刻。
第一乾式蝕刻42之中,作為反應性氣體而使用包含氯(Cl)之氣體,具體而言係使用氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)等。此外,第一乾式蝕刻42之中,作為惰性氣體係使用氬(Ar)等稀有氣體。於一實施例之中,在第一乾式蝕刻42係使用包含氯(Cl2)、三氯化硼(BCl3)以及氬(Ar)三種之蝕刻氣體。
再來,如圖4所示,進行除去露出區域38的n型披覆層24的部分之第二乾式蝕刻44。第二乾式蝕刻44係與第一乾式蝕刻42相同,為反應性離子蝕刻步驟,例如為ICP蝕刻。另外,第二乾式蝕刻44之中,使用反應性氣體,而不使用惰性氣體。亦即,在第二乾式蝕刻44之 中,僅使用氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)等之反應性氣體。於一實施例之中,在第二乾式蝕刻44使用包含氯(Cl2)以及三氯化硼(BCl3)之蝕刻氣體。
第二乾式蝕刻44係蝕刻速率低於第一乾式蝕刻42之步驟。相對於第一乾式蝕刻42的蝕刻速率為50nm/分以上,第二乾式蝕刻44的蝕刻速率為50nm/分以下。例如第一乾式蝕刻42的蝕刻速率為60nm/分至200nm/分,第二乾式蝕刻44的蝕刻速率為1nm/分至50nm/分。於一實施例之中,第一乾式蝕刻42的蝕刻速率為100nm/分或是130nm/分,第二乾式蝕刻44的蝕刻速率為2nm/分、13nm/分或是50nm/分。
第二乾式蝕刻44之中,藉由調整電漿生成的輸入功率可相對地降低蝕刻速率。此外,第二乾式蝕刻44之中,藉由不使用氬等惰性氣體可相對地降低蝕刻速率。使用氬等惰性氣體之情況下,對作為蝕刻對象之n型披覆層24藉由Ar+離子等進行物理性碰撞可有效地除去n型披覆層24。第二乾式蝕刻44之中,藉由抑制這樣的物理性除去作用,可實現相對低的蝕刻速率。此外,藉由抑制物理性除去作用,故可減低對蝕刻後殘留之n型披覆層24的損傷的影響,抑制藉由第二乾式蝕刻44所露出的n型披覆層24的露出面24a附近的結晶品質劣化。
在第二乾式蝕刻44之中,較佳係除去第一乾式蝕刻42所致之損傷產生影響之深度範圍的n型披覆層24。由本發明者的知識見解,已知藉由第一乾式蝕刻42蝕刻n型披覆層24的情況下,在距離露出面10nm至50nm左右的深度範圍會殘留因物理性除去作用所致之損傷影響。在此,物理性除去作用所致之損傷影響係指由於結晶品質劣化而體積電阻(bulk resistance)上昇等。因此,第二乾式蝕刻44之中,較佳係n型披覆層24的蝕刻深度為10nm以上,更佳為50nm以上。藉由對於這樣的深度範圍適用第二乾式蝕刻44,可抑制n型披覆層24的露出面24a附近的結晶品質劣化,適當地減低與在露出面24a之上所形成之n側電極32之接觸電阻。
另外,因第二乾式蝕刻44相較於第一乾式蝕刻42係蝕刻速率低的步驟,故第二乾式蝕刻44所致之蝕刻深度若過大則除去步驟的生產性降低。第二乾式蝕刻44所致之蝕刻深度較佳為較上述損傷影響的範圍(10nm至50nm)足夠大之300nm以下,較佳設為200nm以下。另一方面,在第一乾式蝕刻42之中,較佳係執行至相對厚度大的p型披覆層30被完全地除去為止,較佳設第一乾式蝕刻42的蝕刻深度為300nm以上。
於一實施例之中,第一乾式蝕刻42係至少除去露出區域38的p型披覆層30。第一乾式蝕刻42係亦可除去露 出區域38的電子阻擋層28,亦可進一步除去露出區域38的活性層26。第一乾式蝕刻42係亦可部分地除去露出區域38的n型披覆層24。另一方面,第二乾式蝕刻44係除去在第一乾式蝕刻42未除去之深度範圍。第二乾式蝕刻44係至少部分地除去露出區域38的n型披覆層24。第二乾式蝕刻44係亦可至少部分地除去露出區域38的活性層26,亦可至少部分地除去露出區域38的電子阻擋層28。第一乾式蝕刻42與第二乾式蝕刻44各自除去之深度範圍,係亦可根據活性層26以及電子阻擋層28的厚度而決定。
再來,如圖5所示,在n型披覆層24的露出面24a使氮原子46反應而供給氮原子至露出面24a。已知經上述乾式蝕刻處理之露出面24a係由於蝕刻所致之損傷的影響而產生氮耗竭。在n型披覆層24產生的氮耗竭係作為受體(acceptor)而發揮作用,使露出面24a附近之電子濃度減少,提高體積電阻。結果,若在氮耗竭多的狀態的露出面24a之上形成n側電極32,則導致接觸電阻增大。在此,本實施形態之中,對於蝕刻所致之氮耗竭供給氮原子(N),藉此使氮耗竭的數量減少,以降低露出面24a附近之體積電阻。
對n型披覆層24的露出面24a之氮原子46的供給係藉由使包含氮(N)之分子分解而生成氮原子(N),使該氮原 子在露出面24a反應而進行。例如藉由將氨(NH3)加熱而分解,可以將氮原子供給至n型披覆層24的露出面24a而減少露出面24a附近的氮耗竭的數量的方式以修復損傷。用以供給氮原子之方法沒有特別的限制,例如可使用金屬有機化學氣相沉積(MOCVD;metal organic chemical vapor deposition)等的用於化學氣相沉積(CVD;chemical vapor deposition)之裝置或退火爐等。
於供給氮原子46之步驟之中,亦可以藉由加熱n型披覆層24而促進氮原子46之供給所致的損傷修復。n型披覆層24的加熱溫度係亦可為100℃以上至1000℃以下。
再來,在藉由供給氮原子而修復之n型披覆層24的露出面24a之上形成n側電極32。此外,除去遮罩40之後,在p型披覆層30之上形成p側電極34。n側電極32以及p側電極34係可藉由例如電子束蒸鍍法以及濺鍍(sputtering)法等習知的方法形成。藉此,可完成如圖1所示之半導體發光元件10。
圖6係表示n型披覆層24的蝕刻速率與接觸電阻的關係之圖表,表示氮原子46供給前以及供給後的露出面24a的接觸電阻。如圖所示,已知於氮原子46供給前,將使n型披覆層24露出之乾式蝕刻的蝕刻速率設為50nm/分以下,藉此可降低n型披覆層24的接觸電阻。此外, 已知藉由乾式蝕刻而在使n型披覆層24露出之後供給氮原子46,藉此可進一步降低n型披覆層24的接觸電阻。
圖7係表示半導體發光元件10的製造方法之流程圖。首先,在基板20之上依序積層緩衝層22、n型披覆層24、活性層26、電子阻擋層28以及p型披覆層30(S10)。然後,進行第一乾式蝕刻,係使用反應性氣體以及惰性氣體兩者而除去位於露出區域38之活性層26、電子阻擋層28以及p型披覆層30(S12)。第一乾式蝕刻步驟係亦可部分地除去位於露出區域38之n型披覆層24。再來,進行第二乾式蝕刻,係使用反應性氣體而部分地除去位於露出區域38之n型披覆層24(S14)。藉此形成n型披覆層24的露出面24a。再來,對於露出面24a供給氮原子(N),使藉由乾式蝕刻而在露出面24a附近產生的氮耗竭得以回復(S16)。最後,在回復之露出面24a之上形成n側電極32,在p型披覆層30之上形成p側電極34。
藉由本實施形態,可減低n型披覆層24與n側電極32的接觸電阻,降低半導體發光元件10驅動時的正向電壓。將n型披覆層24的露出面24a藉由第一乾式蝕刻42所形成之比較例的情況下,n型披覆層24的接觸電阻成為大於2×10-2Ω cm2之值。另一方面,若藉由對應本實施形態之實施例,可將n型披覆層24的接觸電阻改善至1×10-3Ω cm2左右。這些比較例以及實施例之n型披覆層 24係AlN的莫耳分率約65%的AlGaN系半導體材料。本實施例之n型披覆層24的接觸電阻,相較於蝕刻處理前的n型披覆層24的值毫不遜色。
以上,基於實施例對本發明進行說明。本發明並不限定於上述實施形態,可進行各種的設計變更、各種的變形例,所屬技術領域中具有通常知識者可理解該些變形例亦為本發明的範圍。
上述實施形態之中,係表示關於蝕刻速率低的第二乾式蝕刻44與藉由供給氮原子46而得以回復損傷之組合的情況。在變形例之中,亦可僅適用其中任一方。亦即,在一變形例之中,藉由第二乾式蝕刻44而形成n型披覆層24的露出面24a之後,亦可不供給氮原子46而形成n側電極32。在另一變形例之中,亦可在藉由第一乾式蝕刻42而形成n型披覆層24的露出面24a之後,不執行第二乾式蝕刻44而供給氮原子46至露出面24a,在損傷修復後形成n側電極32。
(產業可利用性)
藉由本發明,可減低半導體發光元件的n側電極的接觸電阻。
10‧‧‧半導體發光元件
20‧‧‧基板
20a‧‧‧第一主面
20b‧‧‧第二主面
22‧‧‧緩衝層
24‧‧‧n型披覆層
24a‧‧‧露出面
26‧‧‧活性層
28‧‧‧電子阻擋層
30‧‧‧p型披覆層
32‧‧‧n側電極
34‧‧‧p側電極
38‧‧‧露出區域

Claims (10)

  1. 一種半導體發光元件的製造方法,係具備:在由AlN的莫耳分率為20%以上的n型AlGaN系所構成的n型披覆層上形成AlGaN系半導體材料的活性層之步驟;在前述活性層上形成p型半導體層之步驟;以露出前述n型披覆層的部分區域的方式,除去前述p型半導體層、前述活性層以及前述n型披覆層的部分之步驟;以及在前述n型披覆層所露出之前述部分區域上形成n側電極之步驟;前述除去之步驟係包含:第一乾式蝕刻步驟,係使用反應性氣體以及惰性氣體兩者進行乾式蝕刻;以及第二乾式蝕刻步驟,係在前述第一乾式蝕刻步驟後使用反應性氣體進行乾式蝕刻;前述第二乾式蝕刻步驟的蝕刻速率係50nm/分以下;前述第二乾式蝕刻步驟所為之蝕刻深度為50nm以上至300nm以下。
  2. 如請求項1所記載之半導體發光元件的製造方法,其中前述第一乾式蝕刻步驟係至少除去前述p型半導體層以及前述活性層,且部分地除去前述n型披覆層;前述第二乾式蝕刻步驟係部分地除去前述n型 披覆層。
  3. 一種半導體發光元件的製造方法,係具備:在n型AlGaN系半導體材料的n型披覆層上形成AlGaN系半導體材料的活性層之步驟;在前述活性層上形成p型半導體層之步驟;以露出前述n型披覆層的部分區域的方式,除去前述p型半導體層、前述活性層以及前述n型披覆層的部分之步驟;以及在前述n型披覆層所露出之前述部分區域上形成n側電極之步驟;前述除去之步驟係包含:第一乾式蝕刻步驟,係使用反應性氣體以及惰性氣體兩者進行乾式蝕刻;以及第二乾式蝕刻步驟,係在前述第一乾式蝕刻步驟後使用反應性氣體進行乾式蝕刻;前述第一乾式蝕刻步驟係至少除去前述p型半導體層以及前述活性層,且部分地除去前述n型披覆層;前述第二乾式蝕刻步驟係部分地除去前述n型披覆層。
  4. 如請求項1或3所記載之半導體發光元件的製造方法,其中前述反應性氣體係包含氯、三氯化硼以及四氯化矽中至少一者。
  5. 如請求項1或3所記載之半導體發光元件的製造方法,其中前述第二乾式蝕刻步驟係蝕刻速率低於前述 第一乾式蝕刻步驟。
  6. 如請求項3所記載之半導體發光元件的製造方法,其中前述第二乾式蝕刻步驟的蝕刻速率係50nm/分以下。
  7. 如請求項3所記載之半導體發光元件的製造方法,其中前述第一乾式蝕刻步驟所為之蝕刻深度為300nm以上,前述第二乾式蝕刻步驟所為之蝕刻深度為300nm以下。
  8. 如請求項1或3所記載之半導體發光元件的製造方法,其中進一步具備:在前述n側電極的形成前,在前述n型披覆層所露出之前述部分區域使氮原子反應之步驟。
  9. 如請求項8所記載之半導體發光元件的製造方法,其中使前述氮原子反應之步驟係包含使氨分解。
  10. 如請求項8所記載之半導體發光元件的製造方法,其中使前述氮原子反應之步驟係包含將前述n型披覆層加熱至100℃以上至1000℃以下的溫度。
TW106139153A 2016-11-24 2017-11-13 半導體發光元件的製造方法 TWI736707B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-228136 2016-11-24
JP2016228136A JP6404890B2 (ja) 2016-11-24 2016-11-24 半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
TW201830738A TW201830738A (zh) 2018-08-16
TWI736707B true TWI736707B (zh) 2021-08-21

Family

ID=62195856

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106139153A TWI736707B (zh) 2016-11-24 2017-11-13 半導體發光元件的製造方法

Country Status (6)

Country Link
US (1) US10720547B2 (zh)
JP (1) JP6404890B2 (zh)
KR (1) KR102220345B1 (zh)
CN (1) CN109997235B (zh)
TW (1) TWI736707B (zh)
WO (1) WO2018096898A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6640815B2 (ja) * 2017-10-26 2020-02-05 日機装株式会社 半導体発光素子の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050236365A1 (en) * 2004-04-27 2005-10-27 Eudyna Devices, Inc. Dry etching method and semiconductor device
JP2008218826A (ja) * 2007-03-06 2008-09-18 Sharp Corp 窒化物半導体素子の製造方法
US20150048304A1 (en) * 2011-09-30 2015-02-19 Soko Kagaku Co., Ltd. Nitride semiconductor element and method for producing same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242576A (ja) * 1997-02-26 1998-09-11 Matsushita Electric Ind Co Ltd 半導体発光素子の製造方法
JP2000349067A (ja) * 1999-06-01 2000-12-15 Nippon Telegr & Teleph Corp <Ntt> 半導体のドライエッチング方法
CN1163977C (zh) * 2000-10-26 2004-08-25 方大集团股份有限公司 氮化镓基蓝光发光二极管芯片的制造方法
WO2002078096A1 (en) * 2001-03-23 2002-10-03 Oriol, Inc. TREATING N-TYPE GaN WITH A C12-BASED INDUCTIVELY COUPLED PLASMA BEFORE FORMATION OF OHMIC CONTACTS
JP3520919B2 (ja) * 2001-03-27 2004-04-19 士郎 酒井 窒化物系半導体装置の製造方法
KR100764248B1 (ko) * 2001-06-15 2007-10-05 동경 엘렉트론 주식회사 드라이 에칭 방법
JP2003282543A (ja) * 2002-03-26 2003-10-03 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体のドライエッチング方法
JP3931777B2 (ja) * 2002-09-24 2007-06-20 松下電器産業株式会社 窒化物系化合物半導体のエッチング方法及び半導体発光素子の製造方法
JP2004104097A (ja) * 2003-08-29 2004-04-02 Sumitomo Chem Co Ltd 3−5族化合物半導体のエッチングダメージ回復方法。
JP4272239B2 (ja) * 2007-03-29 2009-06-03 三菱電機株式会社 半導体光素子の製造方法
JP5594530B2 (ja) 2010-10-21 2014-09-24 創光科学株式会社 窒化物半導体紫外線発光素子
JP5765171B2 (ja) * 2011-09-29 2015-08-19 富士通株式会社 化合物半導体装置の製造方法
JP5630434B2 (ja) * 2011-12-19 2014-11-26 豊田合成株式会社 半導体素子の製造方法
CN103094441A (zh) * 2013-01-31 2013-05-08 武汉迪源光电科技有限公司 一种GaN基LED结构及提高其光电转换效率的方法
CN103400908A (zh) * 2013-07-25 2013-11-20 马鞍山圆融光电科技有限公司 一种表面粗化发光二极管及其制作方法
JP5832058B1 (ja) * 2013-12-20 2015-12-16 日本碍子株式会社 窒化ガリウム層を含む基板およびその製造方法
JP2016012610A (ja) * 2014-06-27 2016-01-21 旭化成イーマテリアルズ株式会社 半導体発光素子
CN104241475A (zh) * 2014-09-04 2014-12-24 圆融光电科技有限公司 发光二极管芯片及其制备方法
JP2016195148A (ja) * 2015-03-31 2016-11-17 旭化成株式会社 紫外線発光素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050236365A1 (en) * 2004-04-27 2005-10-27 Eudyna Devices, Inc. Dry etching method and semiconductor device
JP2008218826A (ja) * 2007-03-06 2008-09-18 Sharp Corp 窒化物半導体素子の製造方法
US20150048304A1 (en) * 2011-09-30 2015-02-19 Soko Kagaku Co., Ltd. Nitride semiconductor element and method for producing same

Also Published As

Publication number Publication date
CN109997235A (zh) 2019-07-09
US10720547B2 (en) 2020-07-21
KR102220345B1 (ko) 2021-02-24
JP2018085455A (ja) 2018-05-31
WO2018096898A1 (ja) 2018-05-31
KR20190082913A (ko) 2019-07-10
US20190280149A1 (en) 2019-09-12
CN109997235B (zh) 2021-08-20
TW201830738A (zh) 2018-08-16
JP6404890B2 (ja) 2018-10-17

Similar Documents

Publication Publication Date Title
US11575068B2 (en) Method of manufacturing semiconductor light emitting element
WO2018142870A1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP6867180B2 (ja) 半導体発光素子の製造方法
JP2010080619A (ja) Iii族窒化物系化合物半導体発光素子及びその製造方法
TWI727116B (zh) 半導體發光元件的製造方法
WO2018163824A1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP6654596B2 (ja) 半導体発光素子および半導体発光素子の製造方法
TWI736707B (zh) 半導體發光元件的製造方法
JP2019033284A (ja) 半導体発光素子および半導体発光素子の製造方法
US11322656B2 (en) Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
US9698310B2 (en) Method for producing a semiconductor device
JP6260159B2 (ja) 窒化物半導体発光ダイオード、及びその製造方法
JP7369827B1 (ja) 半導体発光素子の製造方法
JP2009277700A (ja) GaN系半導体素子及びその製造方法