WO2013086825A1 - 一种harq合并的方法及装置 - Google Patents

一种harq合并的方法及装置 Download PDF

Info

Publication number
WO2013086825A1
WO2013086825A1 PCT/CN2012/074291 CN2012074291W WO2013086825A1 WO 2013086825 A1 WO2013086825 A1 WO 2013086825A1 CN 2012074291 W CN2012074291 W CN 2012074291W WO 2013086825 A1 WO2013086825 A1 WO 2013086825A1
Authority
WO
WIPO (PCT)
Prior art keywords
harq
data
ddr2
merge
merged
Prior art date
Application number
PCT/CN2012/074291
Other languages
English (en)
French (fr)
Inventor
章伟
王峰
郭丹旦
方明
王尧
Original Assignee
中兴通讯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中兴通讯股份有限公司 filed Critical 中兴通讯股份有限公司
Priority to JP2014546283A priority Critical patent/JP6005756B2/ja
Priority to EP12857417.5A priority patent/EP2782283B1/en
Priority to US14/364,671 priority patent/US9444601B2/en
Publication of WO2013086825A1 publication Critical patent/WO2013086825A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0053—Allocation of signaling, i.e. of overhead other than pilot signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1829—Arrangements specially adapted for the receiver end
    • H04L1/1835—Buffer management
    • H04L1/1845—Combining techniques, e.g. code combining
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1867—Arrangements specially adapted for the transmitter end
    • H04L1/1874—Buffer management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1867—Arrangements specially adapted for the transmitter end
    • H04L1/1896—ARQ related signaling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/0001—Arrangements for dividing the transmission path
    • H04L5/0003—Two-dimensional division
    • H04L5/0005—Time-frequency
    • H04L5/0007—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/50—Network services
    • H04L67/56—Provisioning of proxy services
    • H04L67/568—Storing data temporarily at an intermediate stage, e.g. caching

Definitions

  • the present invention relates to the field of communications, and in particular, to a method and apparatus for combining HARQ (Hybrid Automatic Repeat Request). Background technique
  • the HSUPA High Speed Uplink Packet Access
  • UMTS Universal Mobile Telecommunications System
  • E-DCH Enhanced Dedicated Channel
  • the HARQ combining is located between the solution rate matching and the TURBO decoding.
  • the HARQ combining is a multi-equal stop parallel retransmission operation technique. It combines the characteristics of FEC (Forward Error Correction) and ARQ (Automatic Repeat Request).
  • the UE sends a data packet when the NodeB receives correctly and cyclically redundant. After the school insurance (CRC) is correct, it will return a correct decoding indication ACK, otherwise it will send back the error block indicating NACK. After receiving the NACK, the UE needs to retransmit the corresponding data packet at the physical layer. Using the information of two or more data packets before and after retransmission, they are used together for channel decoding, thereby maximizing the process of decoding success probability.
  • CRC school insurance
  • the HSUPA Enhanced Uplink E-DCH channel utilizes incremental redundancy techniques to implement HARQ merging. For example, since the incremental redundancy information for the physical layer soft combining is added to the data packet during retransmission, even if the encoding rate (Coding Rate) of the initial transmission is high, the final overall is lowered. The encoding rate of the transmission. In this way, it is possible not to impose a load on the system, but also to provide sufficient retransmission gain. That brings power gain to the system at the same time Coding gain.
  • the NodeB controlled HARQ enables erroneous data to be quickly retransmitted, thereby reducing the delay caused by RLC layer retransmission and improving the delay QoS characteristics.
  • the link can tolerate a higher block error rate (BLER), that is, the corresponding terminal transmit power is reduced, so that more users can be supported under the same system load, and the system throughput is correspondingly increased.
  • BLER block error rate
  • the technical problem to be solved by the present invention is to provide a method for HARQ merging to solve the problems in HARQ merging in the prior art. Meanwhile, a HARQ merging device is also provided.
  • the embodiment of the present invention provides a method for merging HARQ, including: receiving a related parameter of HARQ combining configured by the outside world, and calculating an identifier ddr2switch of the DDR2 handover, and obtaining an address before and after HARQ combining;
  • the related parameters for receiving the HARQ combination configured by the outside world include: whether the current user is a new package as new_ue, and the current state is the first solution of the same user e-demodnum, whether to do HARQ
  • the determining the DDR2 handover identifier ddr2switch, obtaining The address before and after the HARQ merge is specifically
  • the address before and after the HARQ merge is obtained;
  • the ddr2swtich parameter is the identifier of whether the DDR2 is ping-pong, and the ddr2swtichl is the identifier of the next DDR2 ping-pong switch;
  • ddr2switch is assigned a value of 0.
  • determining whether HARQ combining is required according to the relevant parameters and addresses before and after HARQ combining, determining that HARQ combining is required, reading data in DDR2, and storing the data in the data buffer RAMA is specifically
  • the HARQ merge flag is read as harq_en, if harq_en is 1, it indicates that HARQ merging is required. According to the calculated address before HARQ merging, the data in DDR2 is read and stored in RAMA.
  • the HARQ combining calculation is performed, and the calculation result is stored in the data buffer RAMB, specifically:
  • the data of the last HARQ merge in the read RAMA is multiplied by the corresponding gain factor bl, and the result of the de-rate matching output and the corresponding pre-merger data X bl+HARQ merged data X b2 , and save the result in RAMB.
  • the method further includes:
  • An embodiment of the present invention further provides a device for combining HARQ, the device comprising: a parameter control unit, a data buffer unit, and an accumulation unit;
  • the parameter control unit is configured to receive a related parameter of the HARQ combination configured by the outside world, and calculate an identifier ddr2switch of the DDR2 handover, and obtain an address before and after the HARQ merge; the data buffer unit is set to be combined according to the related parameter and the HARQ The address determines whether HARQ merging needs to be done, if necessary, reads the data in DDR2, and stores the data in the first data cache RAMA;
  • the accumulating unit is configured to perform HARQ combining calculation, and store the calculation result in the second data buffer RAMB.
  • the related parameters of the HARQ combination of the external configuration received by the parameter control unit include: the current state is the first solution of the same user e-demodnum, whether the HARQ merge flag is harq_en, the number of HARQ retransmissions Harq_num, HARQ merged address harq_addr, HARQ merged two gain factors bl, b2.
  • the accumulating unit is further configured to move the data in the HARQ merged RAMB into the HARQ DDR2 according to the HARQ combined address, and prepare to receive the next user.
  • the above technical solution is adopted, based on the latest interference cancellation algorithm, that is, the same user supports multiple solutions, including primary solution, secondary solution, and re-solution; the interference signal is reduced in the process of decoding In addition, it greatly improves the probability of successful decoding.
  • the method of dynamically switching DDR2 is adopted, which saves the storage space of DDR2, reduces the number of frequent reading and writing of DDR2, improves the reading and writing efficiency, and supports the flexible HARQ combining coefficient. Match. DRAWINGS
  • 1 is a flow chart of symbol level decoding of an E-DCH channel
  • Figure 1 is a flow chart of a first embodiment of the present invention
  • Figure 3 is a schematic diagram of simple DDR2 shifting
  • Figure 4 is a schematic diagram of DDR2 migration after optimization
  • Figure 5 is a structural view of a second embodiment of the present invention. detailed description
  • FIG. 2 it is a flowchart of a first embodiment of the present invention, which provides a method for merging HARQ, specifically,
  • Step S201 receiving relevant parameters of HARQ combining configured by the outside world
  • the parameters of the HARQ combination configured by the outside world include: whether the current user is a new packet or a new ue; the current state is the first solution of the same user, recorded as e demodnum, and the same user is combined in HARQ decoding.
  • the first time is recorded as the first solution; the second time is recorded as the second solution, the third time is recorded as re-solution; e-demodnum is 1
  • One-time solution of the same user e-demondnum is 2 to identify the second solution of the same user, e-demodnum is 3 to identify the same user's re-solution; whether to do HARQ merge is recorded as harq-en, HARQ retransmission count is recorded as Harq—num, the address of the HARQ merge is recorded as harq_addr, and the two gain factors of the HARQ merge are recorded as bl and b2, respectively;
  • the HARQ combining gain factor determines the gain of the decoding information and the performance of the system. Depending on the channel quality, different HARQ combining gain factors may be used.
  • the gain factor of the HARQ merge received in this embodiment is as shown in Table 1 by default:
  • Step S202 calculating the identifier ddr2switch of the DDR2 handover, and further obtaining an address before and after the HARQ merge;
  • FIG. 3 it is a schematic diagram of simple DDR2 migration. Before the merger, two spaces of the same size are opened. After HARQ is merged. Open up a large space. The data of the previous HARQ merge and the data of the previous HARQ merge are stored before the HARQ merge. If the current transmission e dedmodnum is 01, then the previous HARQ merged data and the current data are merged into HARQ.
  • HARQ merge If the current transmission is the second solution or re-solution, the previous data and the current data are taken.
  • the merged data of HARQ is stored in the merged DDR2, and the data needs to be stored in a DDR2 before HARQ.
  • the DDR2 space is very large, and the number of moves is too large, and the bandwidth is large.
  • FIG. 4 it is a schematic diagram of DDR2 migration after optimization.
  • the address difference is a fixed sequence of DDR2 ping-pong switching, which is recorded as ddr2swtich.
  • ddr2swtich When ddr2swtich is 0, it means DDR1.
  • Data, HARQ is merged and written into DDR2.
  • ddr2swtich When ddr2swtich is 1, it means that the data of DDR2 is read, and HARQ is merged and written into DDR2, thereby reducing the storage space of DDR2 and the number of DDR2 shifts.
  • the method of ddr2switch calculation can be:
  • the ddr2swtich parameter is recorded as the identifier of whether DDR2 is ping-pong, and ddr2swtichl is the identifier of whether the next DDR2 is ping-pong.
  • the addresses before and after HARQ merging can be obtained, which are recorded as harq_addr_b and harq_addr-e.
  • Step S203 judging whether it is necessary to perform HARQ merging according to the relevant parameters and addresses, if necessary, executing step S204; if not, proceeding directly to step S206;
  • step S201 determines whether the HARQ merge flag read according to step S201 is recorded as harq_en, if harq_en is 0, the relevant operation is not performed, and the process directly proceeds to step S205. If harq_en is 1, it indicates that HARQ merge is required. According to the calculated address harq_addr_b in step S202, the data in the read DDR2 is stored in the RAMA.
  • Step S204 reading data in the DDR2, and storing the data in the data buffer RAMA.
  • Step S205 performing related HARQ merge calculation, and storing the calculation result in the data cache
  • the data of the last HARQ merge in the read RAMA is multiplied by the corresponding gain factor bl, and the result correlation of the de-rate matching output is multiplied by the corresponding gain factor b2,
  • the multiplied results are added to obtain the HARQ combined result, which is the HARQ pre-data x bl+HARQ combined data ⁇ b2 and the result is stored RAMB.
  • Step S206 according to the HARQ merged address, move the data £ into the HARQ DDR2, and prepare to receive the next user.
  • the data in the HARQ merged RAMB is carried into DDR2, and the current HARQ merge processing is completed, and the next new HARQ merge is performed.
  • the foregoing embodiment may be specifically implemented as:
  • FIG. 5 it is a structural diagram of a second embodiment of the present invention, and provides a HARQ merging apparatus, including
  • the parameter control unit is configured to receive the related parameters of the HARQ combination configured by the outside world, and calculate the identifier ddr2switch of the DDR2 handover, and obtain the address before and after the HARQ merge;
  • the data buffering unit is configured to determine whether HARQ combining is required according to the relevant parameters and addresses before and after HARQ combining, and if necessary, read data in DDR2, and save the data.
  • the data cache RAMA Into the first data cache RAMA;
  • the accumulation unit is set to perform HARQ merge calculation, and the calculation result is stored in the second data cache RAMB.
  • the parameters related to the externally configured HARQ combination received by the parameter control unit include: the current state is the first solution of the same user e-demodnum, whether the HARQ merge flag harq_en, the HARQ retransmission times harq_num, HARQ The merged address harq_addr, the two gain factors bl, b2 of the HARQ merge.
  • the accumulating unit is further configured to move the data in the HARQ merged RAMB into the HARQ DDR2 according to the HARQ combined address, and prepare to receive the next user.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明公开了一种HARQ合并的方法，包括：接收外界配置的HARQ合并的相关参数，以及计算DDR2切换的标识ddr2switch，获取HARQ合并前后的地址；根据所述相关参数和HARQ合并前后的地址判断是否需要做HARQ合并，若需要则读取DDR2中的数据，将所述数据存入第一数据缓存RAMA中；进行HARQ合并计算，并将计算结果存入第二数据缓存RAMB中。本发明还提供了一种HARQ合并的装置。采用本发明所述的技术方案，基于最新的干扰抵消算法，极大提高了译码成功的概率；节省了DDR2的存储空间，提高了读写效率。

Description

一种 HARQ合并的方法及装置 技术领域
本发明涉及通信领域，特别地涉及一种 HARQ( Hybrid Automatic Repeat Request, 混合自动重传请求）合并的方法及装置。 背景技术
在第三代移动通信*** UMTS ( Universal Mobile Telecommunications System, 通用移动通信*** ) 的 HSUPA ( high speed uplink packet access, 高速上行链路分组接入）业务中，如图 1所示，是 E-DCH( Enhanced Dedicated Channel, 增强型上行链路）信道符号级解码的流程图， 具体包括解交织步 驟、 解速率匹配步驟、 HARQ合并步驟、 Turbo译码步驟以及 CRC校验步 驟。 其中 HARQ合并位于解速率匹配和 TURBO译码之间 , HARQ合并是 一种多等停并行重传操作技术。 它结合了 FEC ( Forward Error Correction, 前向纠错 )和 ARQ ( Automatic Repeat Request, 自动重传请求 ) 的特点， 在 HARQ重传机制中， UE发送一个数据包， 当 NodeB正确接收并且循环 冗余校险 (CRC)正确后， 就会返回一个正确解码指示 ACK, 否则发回误块 指示 NACK。 UE在收到 NACK后， 需要将相应的数据包在物理层重传。 利用重传前后的两个或多个数据包的信息， 将它们一起用于信道译码， 从 而尽量增大译码成功概率的过程。
HSUPA增强型上行链路 E-DCH信道利用增量冗余技术来实现 HARQ 合并。 例如， 由于在重传时数据包中增加了为物理层软合并提供信息的增 量冗余信息， 所以， 即使在初次传输的编码率（Coding Rate )很高的情况 下， 也会降低最终整体传输的编码速率。 这样， 既可以不为***带来负荷 上的负担， 还能够带来足够的重传系增益。 即同时为***带来功率增益和 编码增益。
NodeB控制的 HARQ使错误的数据可以快速重传，从而降低了由 RLC 层重传带来的时延， 可改善时延 QoS特性。 而且， 链路可以容忍更高的误 块率 （BLER ), 即相应终端发射功率降低， 从而在相同***负荷下可以支 持更多的用户， ***吞吐量也相应提高。
即使这样， 现有技术仍然存在以下技术问题： 不支持最新的干扰抵消 算法， 速率高的用户干扰很大， 会影响 HARQ合并的性能； 基于软件实现， 在 HARQ合并大数据量 DDR2的搬移过程中， 数据处理效率不高。 发明内容
本发明解决的技术问题在于提供了一种 HARQ合并的方法， 以解决现 有技术中 HARQ合并中存在的问题； 同时， 还提供了一种 HARQ合并的装 置。
为解决上述问题，本发明实施例提供了一种 HARQ合并的方法， 包括， 接收外界配置的 HARQ合并的相关参数， 以及计算 DDR2切换的标识 ddr2switch, 获取 HARQ合并前后的地址；
根据所述相关参数和 HARQ合并前后的地址判断是否需要做 HARQ合 并， 判定需要做 HARQ合并， 则读取 DDR2中的数据， 将所述数据存入第 一数据緩存 RAMA中；
进行 HARQ合并计算， 并将计算结果存入第二数据緩存 RAMB中。 进一步地， 上述方法中， 所述接收外界配置的 HARQ合并的相关参数 包括： 当前用户是否为新包记为 new— ue, 当前状态为同一个用户的第几次 解 e— demodnum, 是否做 HARQ 合并标记 harq_en , HARQ 重传次数 harq_num, HARQ合并的地址 harq_addr,HARQ合并的两个增益因子 bl、 b2。
进一步地， 上述方法中， 所述计算 DDR2切换的标识 ddr2switch, 获取 HARQ合并前后的地址具体为，
根据 ddr2swtich和 harq_addr获得 HARQ合并前后的地址； 其中， ddr2swtich参数为 DDR2是否乒乓切换的标识， ddr2swtichl为下一次 DDR2 是否乒乓切换的标识；
若为新包,则 ddr2switch赋值为 0。
若执行 Harq合并且 Demodnum==01 , 则将 ddr2switchl 的值赋值给 ddr2switch, 否则 ddr2switch保持不变；
若为新包， 则 ddr2switchl 赋值为 1 ; 若执行 harq合并并且 Demodnum = 01 , 则 ddr2switchl取反； 如果执行 harq合并并且 Demodnum≠ 01 , 贝1 J ddr2switchl保持不变。
进一步地， 上述方法中， 根据所述相关参数和 HARQ合并前后的地址 判断是否需要做 HARQ合并， 判定需要做 HARQ合并， 则读取 DDR2中的 数据， 将数据存入数据緩存 RAMA中具体为，
根据读取的是否做 HARQ合并标志记为 harq_en, 若 harq_en为 1 , 则 说明需要做 HARQ合并， 根据计算好的 HARQ合并前的地址， 读取 DDR2 中的数据存入 RAMA中。
进一步地， 上述方法中， 所述进行 HARQ合并计算， 并将计算结果存 入数据緩存 RAMB中具体为：
根据接收的 HARQ合并增益系数， 读取 RAMA中上一次 HARQ合并 的数据和相应的增益因子 bl相乘， 同时解速率匹配输出的结果和相应的增 合并前数据 X bl+HARQ合并后数据 X b2, 并将结果存入 RAMB中。
进一步地， 所述方法还包括：
根据 HARQ合并后的地址， 将 HARQ合并后 RAMB中的数据搬移进 HARQ DDR2中， 并准备接收下一个用户。 本发明实施例还提供了一种 HARQ合并的装置， 该装置包括： 参数控 制单元、 数据緩存单元和累加单元； 其中，
所述参数控制单元， 设置为接收外界配置的 HARQ合并的相关参数， 以及计算 DDR2切换的标识 ddr2switch, 获取 HARQ合并前后的地址； 所述数据緩存单元， 设置为根据所述相关参数和 HARQ合并前后的地 址判断是否需要做 HARQ合并， 若需要则读取 DDR2中的数据， 将所述数 据存入第一数据緩存 RAMA中；
所述累加单元， 设置为进行 HARQ合并计算， 并将计算结果存入第二 数据緩存 RAMB中。
进一步地， 上述装置中， 所述参数控制单元接收的外界配置的 HARQ 合并的相关参数包括， 当前状态为同一个用户的第几次解 e— demodnum, 是 否做 HARQ合并标记 harq_en, HARQ重传次数 harq_num, HARQ合并的 地址 harq_addr,HARQ合并的两个增益因子 bl、 b2。
进一步地， 上述装置中， 所述累加单元， 还设置为根据 HARQ合并后 的地址， 将 HARQ合并后 RAMB中的数据搬移进 HARQ DDR2中 , 并准 备接收下一个用户。
与现有的技术相比， 采用上述技术方案， 基于最新的干扰抵消算法， 即同一个用户支持多次解， 包括一次解， 二次解， 重解； 在译码的过程中 将干扰信号减除， 极大提高了译码成功的概率； 在 DDR2搬移过程采用动 态切换 DDR2的方式， 节省了 DDR2的存储空间， 同时减少 DDR2频繁读 写的次数， 提高读写效率； 支持 HARQ合并系数灵活可配。 附图说明
图 1是 E-DCH信道符号级解码的流程图；
图 1是本发明第一实施例流程图；
图 3是简单 DDR2搬移的示意图； 图 4是优化后 DDR2搬移的示意图
图 5是本发明第二实施例结构图。 具体实施方式
为了使本发明所要解决的技术问题、 技术方案及有益效果更加清楚、 明白， 以下结合附图和实施例， 对本发明进行进一步详细说明。 应当理解， 此处所描述的具体实施例仅仅用以解释本发明， 并不用于限定本发明。
如图 2所示， 是本发明第一实施例流程图， 提供了一种 HARQ的合并 方法， 具体包括，
步驟 S201， 接收外界配置的 HARQ合并的相关参数；
作为一个示例， 外界配置的 HARQ合并的参数包括： 当前用户是否为 新包 i己为 new ue; 当前状态为同一个用户的第几次解， 记为 e demodnum, 同一个用户在 HARQ合并译码失败后， 可以重新调度， 重发， 一个可以发 3 次， 第一次记为第一次解； 第二次记为第二次解， 第三次记为重解； e— demodnum为 1标识同一个用户的一次解 , e— demodnum为 2标识同一个 用户的二次解， e— demodnum为 3标识同一个用户的重解； 是否做 HARQ 合并记为 harq— en, HARQ重传次数记为 harq— num, HARQ合并的地址记 为 harq_addr,HARQ合并的两个增益因子分别记为 bl、 b2;
HARQ合并增益因子决定着译码信息的增益、 ***的性能的优劣， 根 据信道质量不同， 可能采用不同的 HARQ合并增益因子。 在该实施例中接 收的 HARQ合并的增益因子默认如表 1所示：
Figure imgf000007_0001
表 1
在本实施例中也支持配置其它的 HARQ合并的系数。 步驟 S202, 计算 DDR2切换的标识 ddr2switch, 进而获取 HARQ合并 前后的地址；
作为一个示例， 因为支持最新的干扰抵消算法， 即支持一次解， 二次 解，重解，因此需要保存两次最新传输的数据来做 HARQ合并。由于 HARQ 支持 8个 2ms进程， 4个 10ms进程，如果用户数很多则需要的空间非常大， 如图 3所示， 是简单 DDR2搬移的示意图， 合并前开辟两块一样大的空间， HARQ合并后开辟一块大的空间。 其中 HARQ合并前存储了前一次 HARQ 合并的数据和更前一次 HARQ合并的数据。如果当前传输 e dedmodnum为 01 , 则取前一次的 HARQ合并的数据和当前的数据做 HARQ合并即可， 如 果当前传输为第二次解或重解， 则取更前一次数据和本次数据做 HARQ合 并。 HARQ合并后的数据存入合并后的 DDR2中， 同时数据还需要存入一 份到 HARQ前的 DDR2中， 这样 DDR2空间非常大， 且搬移次数过多， 带 宽占用很大。
如图 4 所示， 是优化后 DDR2 搬移的示意图， 利用两块大小相等的 DDR2, 地址相差为一个固定引入一个 DDR2 乒乓切换的顺序标识， 记为 ddr2swtich,当 ddr2swtich为 0时，表示读 DDR1的数据， HARQ合并后写入 DDR2中； 当 ddr2swtich为 1时， 表示读取 DDR2的数据， HARQ合并后 写入 DDR2中， 从而减少 DDR2的存储空间以及 DDR2搬移的次数。
ddr2switch计算的方法可以为：
ddr2swtich参数记为 DDR2是否乒乓切换的标识， ddr2swtichl为下一 次 DDR2是否乒乓切换的标识。
( 1 ) ddr2switch参数的值
计算过程：
如果 new— ue为 1,则为新包,则 ddr2 switch赋值为 0。
如果 new ue为 0, 则进一步判断 ^口果 harq_en=l执行 Harq合并且 Demodnum==01 , 则 ^寻 ddr2 switch 1 的值赋值给 ddr2switch, 其他情况则保持；
(2) ddr2switchl参数的值
计算过程：
如果 new— ue为 1,则为新包， 则 ddr2switchl 赋值为 1 ;
如果 new— ue为 0, 则进一步判断
^口果 harq_en=l执行 harq合并并且 Demodnum = 01 , 贝1 J ddr2switchl取 反；
^口果 harq_en=l执行 harq合并并且 Demodnum≠ 01 ,贝1 J ddr2 switch 1保 持不变；
根据 ddr2swtich和 harq_addr即可以获得 HARQ合并前后的地址，记为 harq_addr_b和 harq_addr— e。
步驟 S203 , 根据相关的参数和地址判断是否需要做 HARQ合并， 如果 需要则执行步驟 S204; 如果不需要则直接转入步驟 S206;
作为一个示例， 根据步驟 S201 读取的是否做 HARQ 合并标志记为 harq_en, 如果 harq_en为 0, 则不进行相关的操作， 直接转入步驟 S205 , 如果 harq— en为 1 , 则说明需要做 HARQ合并， 根据步驟 S202计算好的地 址 harq_addr— b, 读取 DDR2中的数据存入 RAMA中。
步驟 S204, 读取 DDR2中的数据， 将数据存入数据緩存 RAMA中。 步驟 S205 , 进行相关的 HARQ合并计算， 并将计算结果存入数据緩存
RAMB中；
作为一个示例，根据接收的 HARQ合并增益系数，读取 RAMA中上一 次 HARQ合并的数据和相应的增益因子 bl相乘，同时解速率匹配输出的结 果相关和相应的增益因子 b2相乘，将相乘的结果相加从而获得 HARQ合并 后的结果， 为 HARQ 前数据 x bl+HARQ合并后数据 χ b2 并将结果存入 RAMB中。
步驟 S206, 根据 HARQ合并后的地址， 将数据 £移进 HARQ DDR2 中， 并准备接收下一个用户。
作为一个示例， 根据参数控制单元计算的地址 harq_addr— e , 将 HARQ 合并后 RAMB中的数据搬入 DDR2中，完成本次 HARQ合并处理，待下一 次新的 HARQ合并。
作为上述实施例的具体方案， 上述实施例的可以具体实现为：
( 1 )接收外界配置的 HARQ 合并的参数 e demodnum, harq_en , harq_num, harq_addr,bl、 b2;假设 e demodnum为 01 , harq_en为 1 , harq_num 为 7, harq— addr为 51609700;
( 2 )根据 harq_num为 Ί得到 bl、 b2为 0和 2。 4叚设前一个 ddr2switchl 为 1贝' J ddr2switch为 0, 假设 harq_addr相乘为 51609600, 贝' J harq addr e 为 51609700, harq_addr— b为 100;
( 3 )根据 harq_en为 1 , harq_addr— b为 100,读取 HARQ合并前的数据 存入 RAMA中；
( 4 )由于 b2为 2 , HARQ合并前的数据右移 2bit和解速率匹配后数据 相力口存入 RAMB中；
( 5 )根据 harq_add_e为 51609700, 将数据存入地址为 51609700 的 DDR2中。
如图 5所示， 是本发明第二实施例结构图， 提供了一种 HARQ的合并 装置， 包括，
参数控制单元， 设置为接收外界配置的 HARQ合并的相关参数， 以及 计算 DDR2切换的标识 ddr2switch , 获取 HARQ合并前后的地址；
数据緩存单元， 设置为根据所述相关参数和 HARQ合并前后的地址判 断是否需要做 HARQ合并， 若需要则读取 DDR2中的数据， 将所述数据存 入第一数据緩存 RAMA中；
累加单元， 设置为进行 HARQ合并计算， 并将计算结果存入第二数据 緩存 RAMB中。
上述装置中， 所述参数控制单元接收的外界配置的 HARQ合并的相关 参数包括， 当前状态为同一个用户的第几次解 e— demodnum,是否做 HARQ 合并标记 harq_en , HARQ 重传次数 harq_num , HARQ 合并的地址 harq_addr,HARQ合并的两个增益因子 bl、 b2。
上述装置中， 所述累加单元， 还设置为根据 HARQ合并后的地址， 将 HARQ合并后 RAMB中的数据搬移进 HARQ DDR2中 ,并准备接收下一个 用户。
上述说明示出并描述了本发明的一个优选实施例， 但如前所述， 应当 理解本发明并非局限于本文所披露的形式， 不应看作是对其他实施例的排 除， 而可用于各种其他组合、 修改和环境， 并能够在本文所述发明构想范 围内， 通过上述教导或相关领域的技术或知识进行改动。 而本领域人员所 进行的改动和变化不脱离本发明的精神和范围， 则都应在本发明所附权利 要求的保护范围内。

Claims

权利要求书
1、 一种 HARQ合并的方法， 其中， 该方法包括：
接收外界配置的 HARQ合并的相关参数， 以及计算 DDR2切换的标识 ddr2switch , 获取 HARQ合并前后的地址；
根据所述相关参数和 HARQ合并前后的地址判断是否需要做 HARQ合 并， 判定需要做 HARQ合并， 则读取 DDR2中的数据， 将所述数据存入第 一数据緩存 RAMA中；
进行 HARQ合并计算， 并将计算结果存入第二数据緩存 RAMB中。
2、 根据权利要求 1 所述的方法， 其中， 当前用户是否为新包记为 new ue, 所述接收外界配置的 HARQ合并的相关参数包括：
当前状态为同一个用户的第几次解 e— demodnum, 是否做 HARQ合并 标记 harq_en , HARQ 重传次数 harq_num , HARQ 合并的地址 harq_addr,HARQ合并的两个增益因子 bl、 b2。
3、 根据权利要求 2所述的方法， 其中， 所述计算 DDR2切换的标识 ddr2switch, 获取 HARQ合并前后的地址为：
根据 ddr2swtich和 harq_addr获得 HARQ合并前后的地址； 其中， ddr2swtich参数为 DDR2是否乒乓切换的标识， ddr2swtichl为下一次 DDR2 是否乒乓切换的标识；
若 new ue为 1 , 所述当前用户为新包,贝1] ddr2 switch赋值为 0;
若 harq— en=l执行 Harq合并且 Demodnum==01 ,则将 ddr2switchl的值 赋值给 ddr2switch, 否则 ddr2switch保持不变；
在 new— ue为 1时， 所述当前用户为新包， 则 ddr2switchl 赋值为 1 ; 在 new ue为 0时, 若 harq_en=l执行 harq合并并且 Demodnum = 01 , 贝1 J ddr2switchl取反； 如果 harq_en=l执行 harq合并并且 Demodnum≠ 01 , 则 ddr2switchl保持不变。
4、根据权利要求 3所述的方法， 其中， 根据所述相关参数和 HARQ合 并前后的地址判断是否需要做 HARQ合并， 判定需要做 HARQ合并， 则读 取 DDR2中的数据， 将数据存入数据緩存 RAMA中为：
根据读取的是否做 HARQ合并标志记为 harq_en, 若 harq_en为 1 , 则 说明需要做 HARQ合并 , 根据计算好的 HARQ合并前的地址 , 读取 DDR2 中的数据存入 RAMA中。
5、 根据权利要求 4所述的方法， 其中， 所述进行 HARQ合并计算， 并 将计算结果存入数据緩存 RAMB中为：
根据接收的 HARQ合并增益系数， 读取 RAMA中上一次 HARQ合并 的数据和相应的增益因子 bl相乘， 同时解速率匹配输出的结果和相应的增 合并前数据 X bl+HARQ合并后数据 X b2, 并将结果存入 RAMB中。
6、 根据权利要求 1至 5任一项所述的方法， 其中， 该方法还包括： 根据 HARQ合并后的地址， 将 HARQ合并后 RAMB中的数据搬移进 HARQ DDR2中， 并准备接收下一个用户。
7、 一种 HARQ合并的装置， 其中， 该装置包括： 参数控制单元、 数据 緩存单元和累加单元； 其中，
所述参数控制单元， 设置为接收外界配置的 HARQ合并的相关参数， 以及计算 DDR2切换的标识 ddr2switch, 获取 HARQ合并前后的地址； 所述数据緩存单元， 设置为根据所述相关参数和 HARQ合并前后的地 址判断是否需要做 HARQ合并， 若需要则读取 DDR2中的数据， 将所述数 据存入第一数据緩存 RAMA中；
所述累加单元， 设置为进行 HARQ合并计算， 并将计算结果存入第二 数据緩存 RAMB中。
8、 根据权利要求 7所述的装置， 其中， 所述参数控制单元接收的外界 配置的 HARQ合并的相关参数包括： 当前状态为同一个用户的第几次解 e demodnum,是否做 HARQ合并标记 harq— en, HARQ重传次数 harq_num, HARQ合并的地址 harq_addr, HARQ合并的两个增益因子 bl、 b2。
9、 根据权利要求 8所述的装置， 其中，
所述累加单元， 还设置为根据 HARQ合并后的地址， 将 HARQ合并后 RAMB中的数据搬移进 HARQ DDR2中， 并准备接收下一个用户。
PCT/CN2012/074291 2011-12-14 2012-04-18 一种harq合并的方法及装置 WO2013086825A1 (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014546283A JP6005756B2 (ja) 2011-12-14 2012-04-18 Ｈａｒｑ組み合わせ方法及び装置
EP12857417.5A EP2782283B1 (en) 2011-12-14 2012-04-18 Harq combination method and device
US14/364,671 US9444601B2 (en) 2011-12-14 2012-04-18 Method and device to determine when to perform hybrid automatic repeat request (HARQ) combination

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201110418216.6 2011-12-14
CN201110418216.6A CN103166747B (zh) 2011-12-14 2011-12-14 一种harq合并的方法及装置

Publications (1)

Publication Number Publication Date
WO2013086825A1 true WO2013086825A1 (zh) 2013-06-20

Family

ID=48589504

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2012/074291 WO2013086825A1 (zh) 2011-12-14 2012-04-18 一种harq合并的方法及装置

Country Status (5)

Country Link
US (1) US9444601B2 (zh)
EP (1) EP2782283B1 (zh)
JP (1) JP6005756B2 (zh)
CN (1) CN103166747B (zh)
WO (1) WO2013086825A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104753653B (zh) * 2013-12-31 2019-07-12 中兴通讯股份有限公司 一种解速率匹配的方法、装置和接收侧设备
US9960885B2 (en) * 2016-02-16 2018-05-01 Samsung Electronics Co., Ltd Method and apparatus for hybrid automatic repeat requests (HARQ) processing for retransmissions with unknown data length
KR20180091527A (ko) 2017-02-07 2018-08-16 삼성전자주식회사 무선 셀룰라 통신 시스템에서 제어 및 데이터 정보 전송방법 및 장치
CN110808815B (zh) * 2019-10-30 2021-10-22 紫光展锐(重庆)科技有限公司 数据存储方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034961A (zh) * 2007-04-11 2007-09-12 重庆重邮信科（集团）股份有限公司 多进程harq技术ir缓存的管理方法及装置
US20070263739A1 (en) * 2005-12-02 2007-11-15 David Garrett Method and system for managing memory in a communication system using hybrid automatic repeat request (HARQ)
CN102208966A (zh) * 2010-03-30 2011-10-05 中兴通讯股份有限公司 一种harq合并器和harq数据存储方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7117421B1 (en) * 2002-05-31 2006-10-03 Nvidia Corporation Transparent error correction code memory system and method
US7486688B2 (en) * 2004-03-29 2009-02-03 Conexant Systems, Inc. Compact packet switching node storage architecture employing Double Data Rate Synchronous Dynamic RAM
JP4765260B2 (ja) * 2004-03-31 2011-09-07 日本電気株式会社 データ処理装置およびその処理方法ならびにプログラムおよび携帯電話装置
US20060291743A1 (en) * 2005-06-24 2006-12-28 Suketu Partiwala Configurable motion compensation unit
CN101248586B (zh) * 2005-08-01 2011-07-13 日本电气株式会社 Hs-pdsch解码器及包括其的移动无线通信设备
US7978635B2 (en) * 2007-03-21 2011-07-12 Qualcomm Incorporated H-ARQ acknowledgment detection validation by re-decoding
TW200908603A (en) * 2007-05-04 2009-02-16 Amicus Wireless Technology Co Ltd System and method for performing a HARQ operation in an OFDM-based receiver
US8194588B2 (en) 2007-12-13 2012-06-05 Qualcomm Incorporated Coding block based HARQ combining scheme for OFDMA systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070263739A1 (en) * 2005-12-02 2007-11-15 David Garrett Method and system for managing memory in a communication system using hybrid automatic repeat request (HARQ)
CN101034961A (zh) * 2007-04-11 2007-09-12 重庆重邮信科（集团）股份有限公司 多进程harq技术ir缓存的管理方法及装置
CN102208966A (zh) * 2010-03-30 2011-10-05 中兴通讯股份有限公司 一种harq合并器和harq数据存储方法

Also Published As

Publication number Publication date
US20140376469A1 (en) 2014-12-25
JP2015502119A (ja) 2015-01-19
JP6005756B2 (ja) 2016-10-12
EP2782283A1 (en) 2014-09-24
EP2782283A4 (en) 2015-04-29
CN103166747B (zh) 2017-12-29
US9444601B2 (en) 2016-09-13
EP2782283B1 (en) 2018-06-06
CN103166747A (zh) 2013-06-19

Similar Documents

Publication Publication Date Title
JP5035969B2 (ja) 無線通信システムにおいてパケットデータを処理する方法及び装置
TWI455515B (zh) 無線通訊系統改善混合式自動重發請求功能的方法及裝置
RU2469482C2 (ru) Способ и система для передачи данных в сети передачи данных
RU2530319C2 (ru) Способ и система увеличения пропускной способности протокола гибридного автоматического запроса на повторную предачу данных (harq)
JP2007259454A (ja) 無線通信システムにおいてパケット再送を処理する方法及び装置
TWI433495B (zh) 改善混合式自動重發請求功能的方法及裝置
WO2007004297A1 (ja) 送信機及び送信方法
JP2008503967A (ja) データを通信する方法及びシステム並びにデータを送信する局
KR20110054383A (ko) 터보 복호기를 위한 반복 복호의 제어 방법 및 장치
JP2007318759A (ja) 無線通信システムにおいてパケットデータを処理する方法及び装置
US20100262886A1 (en) Selective decoding of re-transmitted data blocks
WO2012142906A1 (zh) Harq合并存储空间的处理方法及装置
WO2015106625A1 (zh) 一种混合自动重传请求方法及相关装置
EP2422477A1 (en) Method and apparatus for delta data storage
TWI659630B (zh) 混合自動重送方法及系統
WO2013086825A1 (zh) 一种harq合并的方法及装置
JP2006094318A (ja) 無線装置および自動再送方法
JP2010537506A (ja) デコード不能パケットを送信するための装置および方法
JP2008053854A (ja) データの再送方法、通信装置、およびコンピュータプログラム
JP5609443B2 (ja) 再送制御を行う装置及び方法
TWI520521B (zh) 對ｈａｒｑ的傳輸塊進行存儲的方法及裝置
WO2011063550A1 (zh) 信道解码方法及其设备
WO2014106403A1 (zh) 混合自动重传请求数据缓存装置及方法
JP2010022049A (ja) データの再送方法および通信装置
JP2008227666A (ja) 移動無線装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12857417

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14364671

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2014546283

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2012857417

Country of ref document: EP