WO2013014841A1 - データ処理装置およびデータ処理方法 - Google Patents

データ処理装置およびデータ処理方法 Download PDF

Info

Publication number
WO2013014841A1
WO2013014841A1 PCT/JP2012/003418 JP2012003418W WO2013014841A1 WO 2013014841 A1 WO2013014841 A1 WO 2013014841A1 JP 2012003418 W JP2012003418 W JP 2012003418W WO 2013014841 A1 WO2013014841 A1 WO 2013014841A1
Authority
WO
WIPO (PCT)
Prior art keywords
command
write
data
read
master
Prior art date
Application number
PCT/JP2012/003418
Other languages
English (en)
French (fr)
Inventor
山本　崇
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2013014841A1 publication Critical patent/WO2013014841A1/ja
Priority to US14/158,619 priority Critical patent/US8924613B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Definitions

  • the present invention relates to a data processing device that is connected to a plurality of bus masters and a memory device, and controls data transfer that occurs between the bus master and the memory device.
  • a data processing device using a memory device such as SDRAM (Synchronous Dynamic Random Memory) includes a memory access control circuit that controls data transfer to the memory device. Data transfer to the memory is performed based on the control by the memory access control circuit.
  • SDRAM Serial Dynamic Random Memory
  • FIG. 6 is a configuration diagram of a data processing device 400 used in the conventional configuration.
  • each of the plurality of bus masters 402 transfers data to the memory device 450, it is as follows.
  • the write command cannot be issued until the write data of the write command is stored in the data buffer 432.
  • the command selection unit 420 selects a command from the write command and the read command.
  • Patent Document 1 discloses a technique for overtaking a command by comparing an address to be accessed with a write command and an address to be accessed with a read command.
  • the selection method when the command selection unit 420 selects a command as selected by the master arbitration unit 410 is as follows.
  • the write command cannot be issued to the access control unit 440 unless the write data is stored in the data buffer 432. As a result, the issue time is delayed until the write data is stored, resulting in overhead.
  • the command selection unit 420 selects a write command or a read command without considering the information that the master arbitration unit 410 has selected.
  • the master arbitration unit 410 there is an order in which the read command is selected by the master arbitration unit 410. There is a subsequent write command in the subsequent order in which the subsequent order is selected by the master arbitration unit 410. It may happen that the access of the read command described above continues to be overtaken by such a write command. As a result, the order selected by the master arbitration unit 410 may be greatly destroyed.
  • FIG. 7 is a diagram illustrating an example in which the order selected by the master arbitration unit 410 is broken.
  • 700 indicates a column in which commands in one order are displayed in time series for commands from one bus master 402 of the plurality of bus masters 402 selected by the master arbitration unit 410.
  • 701 indicates a column showing the status of zero or more read commands stored in the read command buffer 430 in time series.
  • 702 indicates a column showing the status of zero or more write commands stored in the write command buffer 431 in time series.
  • 703 indicates a column in which the commands selected by the command selection unit 420 and issued to the memory device 450 are shown in time series.
  • the command of R (5) that has undergone master arbitration at time t4 is not issued to the access control unit 440 even at time t11.
  • the command of R (5) is overtaken one after another by subsequent commands. That is, the R (5) command is issued after each of the one or more subsequent commands.
  • the one or more subsequent commands are a command W (6) and a command W (7) in the example of FIG.
  • An object of the present invention is to provide a data processing apparatus that can protect the order selected by the master arbitration unit as much as possible, and that a read command can overtake a write command that cannot be issued due to a wait for write data and can realize overhead concealment. Is to provide.
  • a data processing device of the present invention is a data processing device that controls a plurality of bus masters to transfer data to a memory device, and selects the bus master from the plurality of bus masters, and the selected Appends additional information to the command from the bus master, and stores the write data of the write command when the generated command is a master arbitration unit that generates the command after the addition.
  • a first command which is the write command indicating that storage of the write data is completed by the issued signal stored by the write command buffer, and the read command.
  • the second commands that are the read commands stored by the buffer the one that is the one in which the order specified from the additional information given to the one command is the earlier order
  • a data processing apparatus comprising: a command order determination unit that selects the command as a command issued to the memory device.
  • additional information is information for specifying a relatively appropriate order from the additional information.
  • the additional information is an ID (ID 9Nr in FIGS. 3B and 3C) indicating the number of times the access request to the memory device by the command to which the additional information is assigned is selected by the master arbitration unit. 9Nw, etc.) or margin of processing time in accessing the memory device with the command from the bus master selected by the master arbitration unit (margins 9Jr and 9Jw in FIGS. 5B and 5C) Etc.).
  • the earlier order may be specified by the additional information that is the older order ID, and the relatively appropriate order may be specified.
  • a relatively appropriate order may be specified by specifying an earlier order with additional information having a relatively small margin.
  • the allowance is the length of time from the present to the time that it is necessary to finish by that time, for example, if the command of the allowance is not finished by that time, which will cause adverse effects.
  • the master arbitration unit gives additional information to the command when the bus master selects an access request.
  • the command order determination unit then issues information (described above) issued by the signal issuing unit indicating whether the added additional information and the write data in the command after being given have been stored in the data buffer. And select a command.
  • the order selected by the master arbitration unit can be kept as much as possible, and the read command can overtake the write command that cannot be issued due to the write data waiting, thereby realizing the overhead concealment.
  • Write command validity determination step for determining whether or not write command data that is a command from the bus master selected in the master selection step is usable, and identifying a valid write command that is determined to be usable May be executed.
  • the command selection from the write command and the read command can be performed without significantly breaking the order selected by the master arbitration unit.
  • the command can be issued to the access control unit more appropriately by selecting the read command, and the overhead to the memory device can be hidden. .
  • FIG. 1 is a configuration diagram of a data processing apparatus according to the first and second embodiments.
  • FIG. 2 is an operation flowchart in the first embodiment.
  • FIG. 3A is a command selection diagram according to the first embodiment.
  • FIG. 3B is a diagram showing a table of states of read commands with ID stored in the read command buffer.
  • FIG. 3C is a diagram showing a table of states of write commands with ID stored in the write command buffer.
  • FIG. 4 is an operation flowchart in the second embodiment.
  • FIG. 5A is a command selection diagram according to the second embodiment.
  • FIG. 5B is a diagram showing a table of read command states with a margin stored in the read command buffer.
  • FIG. 5C is a diagram showing a table of write command states with a margin stored in the write command buffer.
  • FIG. 6 is a configuration diagram of a data processing apparatus used in the conventional configuration.
  • FIG. 7 is an example of a command selection diagram in the prior art.
  • the data processing apparatus 100 (FIG. 1, etc.) of the embodiment is a data processing apparatus 100 that controls transfer of data to a memory device 150 by a plurality of bus masters 102, and the bus master 102 (for example, bus master 102 s) ) And predetermined information 110i (refer to IDs 9Nr and 9Nw in FIGS. 3B to 3C and margins 9Jr and 9Jw in FIGS. 5B to 5C) is assigned to the command 110c from the selected bus master.
  • the master arbitration unit 110 that generates the command 101c (FIG. 1) after the grant is provided.
  • a data buffer 122 that stores write data (data 122d) of the write command 101w is provided.
  • a write command buffer 121 that stores the command 101c (write command 101w) is provided.
  • a read command buffer 120 that stores the command 101c (read command 101r) is provided.
  • a signal issuing unit write data reception completion notification control unit 130
  • a first command is a write command 101w that is stored by the write command buffer 121 and that indicates that the storage of the write data 122d is completed by the issued signal (information 130i signal).
  • One command to be selected is a command (for example, command 121a) in which the order specified from the information 110i given to the one command is the earlier order (for example, command 121a).
  • the command order determination unit 131 is selected as the command 140c to be issued.
  • information 110i given to one command refer to information 110i given to each of the first and second commands, and IDs 9Nr and 9Nw and margins 9Jr and 9Jw described above.
  • the information 110i to be added is the number of times the access request to the memory device 150 by the command to which the information 110i is assigned is sent by the master arbitration unit 110. This is an ID indicating whether it is selected (see ID 9Nr, 9Nw), and the command order determination unit 131 uses this ID (ID 9Nr) among the first command (command 121a) and the second command (command 101m). , 9Nw) may select the smaller command (command 121a).
  • the information 110i to be given is the information in the access to the memory device 150 by the command 110c from the bus master 102 (bus master 102s) selected by the master arbitration unit 110 described above.
  • the write command buffer 121 stores the command 101c, which is the write command 101w, and then stores the command with the margin, which is the stored command 101c, after the processing time margin (see the margins 9Jr and 9Jw).
  • the read command buffer 120 reduces the margin of the command with margin that is the stored command 101c.
  • the first command (command 121a) and the second command (command 101m) the command having the smaller margin (see the margins 9Jr and 9Jw in FIGS. 5B and 5C) at the time of selection (for example, command 121a) may be selected.
  • FIG. 1 shows a data processing apparatus according to an embodiment of the present invention.
  • a data processing apparatus 100 is connected to a plurality of bus masters 102 and a memory device 150, and includes a master arbitration unit 110 and a memory control unit 101.
  • the memory control unit 101 includes a read command buffer 120, a write command buffer 121, a data buffer 122 shared by a plurality of bus masters 102 and used by any bus master 102, a write data reception completion notification control unit 130, The command order determination unit 131 and the access control unit 140 are configured.
  • each of the plurality of bus masters 102 issues a read access request and a write access request to the master arbitration unit 110.
  • one bus master 102 selected by the master arbitration unit 110 sends a write command (command) to the master arbitration unit 110 when the access request is a write access request. 110w).
  • write data data 122d
  • write command is issued to the data buffer 122.
  • the selected one bus master 102 issues a read command (command 110r) to the master arbitration unit 110.
  • the master arbitration unit 110 receives a command (command 110c) from the selected bus master.
  • An ID is assigned to the received command.
  • the ID to be given is given as information on the order in which the master arbitration unit 110 selected the access request with the command to which the grant was made, and the ID indicating the order ( Information 110i). Note that the ID to be given may be a value of the order, or a character string or a number associated with the value.
  • the master arbitration unit 110 When the access with the assigned command is a read access, the master arbitration unit 110 includes, in the read command buffer 120, a command (command) that partially includes the assigned ID after the grant. 101r).
  • the master arbitration unit 110 issues a command (command 101w) to which the ID is assigned and includes the assigned ID in the write command buffer 121. To do.
  • the read command buffer 120 holds the read command issued from the master arbitration unit 110, and issues the read command to the command order determination unit 131.
  • the write command buffer 121 holds the write command issued from the master arbitration unit 110, and issues the write command to the command order determination unit 131.
  • the write data reception completion notification control unit 130 observes the state of the write command buffer 121. Specifically, it is observed whether the write data (data 122d) for the command (command 110w) is stored in the data buffer 122. When the write data is stored, the command order determination unit 131 is notified of an identifier (information 130i) for identifying that the data has been stored.
  • the command order determination unit 131 selects one of a read command issued from the read command buffer 120 and a write command issued from the write command buffer 121. Specifically, when making a selection, an ID assigned to the read command, an ID assigned to the write command, and a completion identifier (information 130i) issued from the write data reception completion notification control unit 130 for the write command. ) To select a read command or a write command, whichever is appropriate.
  • the command order determination unit 131 issues a read command to the access control unit 140.
  • the access control unit 140 issues a read command to the memory device 150 to request transfer of read data.
  • the command order determination unit 131 issues a write command to the access control unit 140.
  • the access control unit 140 receives write data (data 122d) from the data buffer 122 simultaneously with the reception of the write command. Upon receiving this reception, the access control unit 140 issues a write command to the memory device 150 to transfer the received write data.
  • FIG. 2 is a processing flow of the data processing apparatus 100 of FIG.
  • step S200 the master arbitration unit 110 selects an access request from the access requests of the plurality of bus masters 102. Then, it receives a command (command 110c) from the bus master 102 that makes the selected access request. Then, the master arbitration unit 110 receives an ID indicating the selection order (the above-described information 110i) in the order as information indicating the selection of the access request at the reception of the access request. It is given to the received command.
  • step S201 the command order determination unit 131 makes the following determination on the read command issued from the read command buffer 120 and the write command issued from the write command buffer 121.
  • This state is a state in which the read command buffer 120 has a read command and the write command buffer 121 has a write command. In the above determination, it is determined whether or not this state is present. When it is determined that this state is present (Yes in S201), the process proceeds to step S202. On the other hand, if it is determined that not only this state but only one of a write command and a read command is issued (no in S201), the process proceeds to step S204.
  • step S202 the command order determination unit 131 receives an identifier from the write data reception completion notification control unit 130. By receiving this, it is determined whether or not the write command in the write command buffer 121 is valid. That is, when the received identifier indicates that the storage of the data of the write command is completed (Yes in S202), it is determined to be valid and indicates that it has not been completed. (No in S202), it is determined that it is not valid.
  • step S203 If there is a write command determined to be valid (YES in S202), the process proceeds to step S203.
  • step S207 the read command with the smallest ID is selected from among the read commands in the read command buffer 120.
  • step S203 the command order determination unit 131 compares the write command determined to have stored the write data from the identifier from the write data reception completion notification control unit 130 and the ID of the read command, The command having the smallest ID is selected from them.
  • Step S206 If the selected command is a write command (Yes in S203), the process proceeds to Step S206, whereas if the selected command is a read command (No in S203), the process proceeds to Step S207.
  • step S204 the process is performed when it is determined that no is determined in the above-described S201 and there is only one of the write command and the read command and only one of them can be issued.
  • step S204 if one of the commands is determined to be a read command (yes in step S204), the process proceeds to step S208, and the read command is selected.
  • step S205 if one of the commands is determined to be a write command (no in step S204), the process proceeds to step S205.
  • step S205 the command order determination unit 131 receives the identifier (previously described) from the write data reception completion notification control unit 130 to determine whether the write command is valid (see the description of S202 above).
  • step S205 If it is determined that the write command is valid (Yes in S205), the process proceeds to step S209, and the write command is selected. If it is invalid (no in S205), no selection is made and no command is selected.
  • FIG. 3A is a diagram illustrating a specific example of the processing in FIGS. 1 and 2.
  • 500 indicates a column in which commands from a plurality of bus masters 102 selected by the master arbitration unit 110 are displayed in time series.
  • 501 indicates a column showing the state of the read command with ID stored in the read command buffer 120 in time series.
  • Reference numeral 502 denotes a column showing the state of the write command with ID stored in the write command buffer 121 in time series.
  • 503 indicates a column in which the commands issued by the command order determination unit 131 and issued to the memory device 150 are shown in time series.
  • commands are expressed in the format of (attribute, ID number, data flag).
  • attributes include R (read command) and W (write command).
  • the ID number is a numerical value in the order indicated by the ID number.
  • Data flags include 0 (write data not stored) and l (write data stored).
  • the data flag is a flag related to whether or not the write data is not stored, and is related only to the write command. Therefore, in the following, this data flag is not shown for the read command, and is simply expressed as (attribute, ID number).
  • this read command with ID (R, 1) is selected by the command order determination unit 131 (see no in S201, yes in S204, S208, etc. in FIG. 2).
  • the command (read command with ID (R, 1)) selected at each time is illustrated in the time portion in the column 503. .
  • the table at time t1 in the column 501 in FIG. 3A is as follows. That is, the fourth row of this table indicates that there is the above-described read command with ID (R, 1). The second and third rows of this table are blank, indicating that the read command buffer 120 has only the above-described read command with ID (R, 1) in the fourth row.
  • any row is blank, and it is indicated that there is no single write command in the write command buffer 121.
  • 3C is “2”, and the ID of the above-described read command with ID (R, 5) at time t5 (see FIG. The ID is in the order earlier than “5” (the fourth row of the table at time t5 in the column 501), which is 3B ID 9Nr). Therefore, the above-described write command with ID (W, 2, 1) shown in the fourth row is selected (see yes in S201, yes in S202, yes in S203, S206, etc.).
  • the command order determination unit 131 selects a command from the plurality of bus masters 102 in consideration of information (refer to the above-described ID) for selecting the bus master 102. Since this can be done, the order selected by the master arbitration unit 110 can be kept as much as possible. That is, the order in which commands are issued to the memory device 150 can be set to a relatively appropriate order in consideration of the order of the commands selected by the master arbitration unit 110.
  • the memory device 150 performs data transfer by an address and an access attribute, such as an SDRAM, regardless of whether the memory device 150 is configured inside or outside an LSI such as an LSI in which the data processing device 100 is provided. Any device can be used.
  • the number of write commands stored in the write command buffer 121 is one or more.
  • the number of stored write commands may be one (see times t2, t3, t8, t9, etc. in FIG. 3A).
  • the process of S203 may be performed, and when it is determined that it has not been acquired (No in S202), the process of S207 may be performed.
  • the number of stored write commands may be two or more.
  • whether or not one or more of the included write commands for which the information 130i has been acquired includes a write command with an ID earlier than the ID of the read command stored in the read command buffer 120 is determined. It may be determined.
  • the number of read commands stored in the read command buffer 120 may be two or more.
  • the read command with the earliest ID among the two or more read commands may be processed. That is, it may be determined whether or not a write command with an ID earlier than the ID is included in one or more write commands for which the information 130i indicating the completion of storage is acquired.
  • each of the plurality of bus masters 102 issues a read access request and a write access request to the master arbitration unit 110 of the data processing device 100.
  • one bus master 102 selected by the master arbitration unit 110 issues a write command to the master arbitration unit 110 when the access request is a write access request.
  • the selected one bus master 102 issues the write data corresponding to the write command to the data buffer 122 at the same time as issuing the above.
  • the selected one bus master 102 issues a read command to the master arbitration unit 110.
  • the master arbitration unit 110 has a margin set for each of the plurality of bus masters 102. There is a time at which each bus master 102 must transfer to the memory device 150 by that time. Each margin is the length of time until this time in the bus master 102 of the margin.
  • the master arbitration unit 110 selects the bus master 102 having the smallest margin at the time when one bus master 102 is selected from the plurality of bus masters 102.
  • the master arbitration unit 110 assigns the margin at the time when the access request (bus master) is selected to the command for accessing the access request issued by the bus master.
  • the master arbitration unit 110 issues a command to the read command buffer 120 when the command to which the margin is given is a read command that is a read access command. On the other hand, if the write command is a write access command, the command is issued to the write command buffer 121.
  • the read command buffer 120 holds the read command issued from the master arbitration unit 110, and issues the read command to the command order determination unit 131. Note that while the read command is held, the margin given to the read command decreases.
  • the write command buffer 121 holds the write command issued from the master arbitration unit 110, and issues a write command access request to the command order determination unit 131. While the write command is held, the margin given to the write command decreases.
  • the write data reception completion notification control unit 130 observes the state of the write command buffer 121 and observes whether the write data corresponding to the write command has been stored in the data buffer. When the storage of the write data is completed, the command order determination unit 131 is notified of an identifier for identifying that the write data has been stored.
  • the command order determination unit 131 selects a command from one or more commands including at least one of a read command issued from the read command buffer 120 and a write command issued from the write command buffer 121, Process.
  • Each of the one or more signals is the above-described data storage completion signal from the write data reception completion notification control unit 130.
  • the one or more marginal write commands described above include one or more marginal write commands as follows. For any write command with margin included in the one or more write commands with margin, data storage of the write command with margin, which is one signal included in the one or more signals described above, is completed. The signal is valid. The data storage completion signal being valid means that the data storage completion signal indicates that the write data has already been acquired.
  • the allowances are included. Select the command with the smallest.
  • the command order determination unit 131 issues a read command to the access control unit 140.
  • the access control unit 140 issues a read command to the memory device 150 to request transfer of read data.
  • the command order determination unit 131 issues a write command to the access control unit 140.
  • the access control unit 140 extracts write data from the data buffer 122 simultaneously with reception of the write command.
  • the access control unit 140 issues a write command to the memory device 150 to transfer write data.
  • FIG. 4 is a processing flow of the data processing apparatus 100 of FIG.
  • step S300 the master arbitration unit 110 selects an access request from a plurality of access requests from the plurality of bus masters 102, and receives a command of the selected access request (bus master 102). Then, the master arbitration unit 110 gives the margin at the time when the access request is selected to the command issued by the bus master 102 to the master arbitration unit 110.
  • step S301 the command order determination unit 131 performs a determination process on commands issued from the read command buffer 120 and the write command buffer 121.
  • step S301 If both a write command and a read command are issued (Yes in S301), the process proceeds to step S302, and if only a write command or a read command (no in S301), the process proceeds to step S305. .
  • step S302 the command order determination unit 131 receives an identifier from the write data reception completion notification control unit 130 that notifies whether or not the write data for the write command has been stored in the data buffer 122. This determines whether the write data of the write command has been stored and is valid.
  • step S302 If a valid command exists in the write command (Yes in S302), the process proceeds to step S303. On the other hand, if there is no valid command (no in S302), the process proceeds to step S309, and the read command having the smallest margin at that time is selected in the read command in the read command buffer 120. To do.
  • step S303 the command order determination unit 131 processes a write command indicating that the write data is already stored from the identifier from the write data reception completion notification control unit 130. That is, the margin given to such a write command is compared with the margin given to the read command.
  • step S304 If there is a write command access request with a margin smaller than the margin of the read command (Yes in S303), the write command with the smallest margin at that time is selected in step S304. select.
  • the read command with the smallest margin at that time is selected in step S310.
  • step S303 As a method for selecting a write command or a read command in step S303, step S304, and step S310, for example, the smallest allowance is selected from valid write commands and read commands in the write command buffer 121. There is also a way to select a command.
  • step S305 when the command is only the read command (yes in S305), the process proceeds to step S308, and the read command with the smallest margin is selected. If the command access request is only a write command request (no in S305), the process proceeds to step S306.
  • step S306 the command order determination unit 131 receives an identifier from the write data reception completion notification control unit 130 that notifies whether or not the write data corresponding to the write command has been transferred to the data buffer 122, whereby the write command is received. Determine if it is valid. If there is a valid command for the write command (Yes in S306), in step S307, for each write command in the write command buffer 121, the write command with the smallest margin at that time is selected. To do. If it is invalid (no in S306), nothing is selected.
  • FIG. 5A is a diagram illustrating an example of specific processing according to FIGS. 1 and 4.
  • 600 indicates a column in which the commands of the master selected by the master arbitration unit 110 are displayed in time series.
  • 601 indicates a column showing the state of the read command with margin stored in the read command buffer 120 in time series.
  • Reference numeral 602 denotes a column showing the state of the write command with margin stored in the write command buffer 121 in time series.
  • 603 indicates a column in which the commands issued by the command order determination unit 131 and issued to the memory device 150 are shown in time series.
  • the command is expressed in the format of (attribute, margin, data flag).
  • Attribute has R (read command) and W (write command).
  • the margin is a numerical value.
  • Data flags include 0 (write data not stored) and l (write data stored).
  • this command with margin (R, 80) is selected by the command order determination unit 131.
  • the write command with margin (W, 52, 1) is selected (the margin command 9R of the read command with margin (R, 60 shown in FIG. 5B), with margin shown in FIG. 5C.
  • Write command (see W, 52, 1) margin 9Jw).
  • read commands with margins (R, 16) and (R, 52) stored in the read command buffer 120 and write commands with margins (W, 28, 1) stored in the write command buffer 121 are stored. There is.
  • the command order determination unit 131 can select a command while considering the information that the master arbitration unit 110 has selected a plurality of bus masters 102. That is, every time the command order determination unit 131 selects a command, the result selected by the master arbitration unit 110 can be reflected as needed, and the command can be issued to the memory device 150 more appropriately. .
  • the write command with margin (W, 60, 0) at time t3 in FIG. 5A can be selected, the quality of access to the memory device 150 can be prevented from being lowered, and the overhead can be concealed.
  • the memory device may be any device that transfers data by address and access attribute, such as SDRAM, regardless of whether it is configured internally or externally on the LSI.
  • the command order determination unit 131 determines a command and selects a command access request.
  • the order selected by the master arbitration unit 110 can be kept as much as possible, and the read command can overtake the write command that cannot be issued due to the write data waiting.
  • this effect may be caused by the following operations.
  • the order to be protected and protected as much as possible may be specified from the information 110i (FIG. 1).
  • This information 110i is information generated by the master arbitration unit 110, and specifically includes, for example, the above-described ID and margin.
  • the generated information 110i is included in the command after the information 110i is given to the command indicating the order of issue, and may be a part of the command.
  • command 110c in FIG. 1 there may be a read command (see read command 110r) and a write command (see write command 110w).
  • the read command may be stored by the read command buffer 120, and the write command may be stored by the write command buffer 121.
  • information 130 i indicating that storage of write data (data 122 d in FIG. 1), which is data to be written in the memory device 150, in the data buffer 122 is completed may be generated by the write command.
  • the issuance of the write command to the memory device 150 is possible only after the information 130i is generated, and may not be possible before the information 130i is generated.
  • a write command there may be one write command (for example, command 121a in FIGS. 3A and 3C) and the other write command (command 121b).
  • one of the write commands may be a write command (command 121a) that has been determined that the storage of the write data of the write command is completed and the information 130i indicating the completion is generated.
  • the other write command may be a write command (command 121b) determined that the storage of the write data is not completed and the information 130i indicating the completion is not generated.
  • the other command (command 121b) for which it is determined that the storage is not stored as described above may not be selected by the command order determination unit 131, and only another command may be selected.
  • the command order determination unit uses the first command (command 121a) as a command for executing access to the memory device 150 with the command prior to the second command (command 101m). 131 may be selected.
  • the second command (command 101m) may be selected by the command order determination unit 131.
  • each information 110i generated by the master arbitration unit 110 the selection from the first and second commands is performed, and the order of issuing commands selected by the master arbitration unit 110 is kept as much as possible.
  • the second command (command 101m) is selected earlier than the other command (command 121b) described above, in which the write data storage is not completed.
  • the above-described write command (command 121b) that cannot be issued due to the write data waiting can be overtaken by the read command (command 101m).
  • both the order selected by the master arbitration unit 110 can be kept as much as possible, and the read command (command 101m) can be overtaken by the write command (command 121b) that cannot be issued due to waiting for write data.
  • the present invention can be realized not only as a device, an integrated circuit, etc., but also as a method that uses processing means constituting the device, etc. as steps, or as a program that causes a computer to execute these steps. It can also be realized as a recording medium such as a computer-readable CD-ROM in which is recorded, or as information, data or a signal indicating the program. These programs, information, data, and signals may be distributed via a communication network such as the Internet.
  • the data processing device is suitable for a system LSI using a device for controlling data transfer to a memory device shared by a plurality of bus masters.
  • 9Nr, 9Nw ID 9Jr, 9Jw Margin 9Fn, 9Fm Flag 100 400 Data processing device 100s System 101, 401 Memory control unit 101m, 121a, 121b Command 101r Read command 101w Write command 102, 402 Bus master 110, 410 Master arbitration unit 110i Information 120, 430 Read command buffer 121, 431 Write command buffer 121a, 101m Command 122, 432 Data buffer 122d Write data 130 Write data reception completion notification control unit 130i Information 131 Command order determination unit 140, 440 Access control unit 150, 450 Memory device 420 Command selection unit

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Bus Control (AREA)

Abstract

　データ処理装置が、マスタ調停部で選択した順序を極力守ることができ、かつ、ライトデータ待ちにより発行できないライトコマンドを、リードコマンドが、追い越すことができ、選択されたバスマスタからのコマンドに情報（１１０ｉ）を付与するマスタ調停部（１１０）と、データバッファ（１２２）と、ライトコマンドバッファ（１２１）と、リードコマンドバッファ（１２０）と、ライトデータ（１２２ｄ）の格納が完了したことを示す信号を発行するライトデータ受付完了通知制御部（１３０）と、前記信号で完了が示される第１のコマンド（１２１ａ）と、リードコマンドである第２のコマンド（１０１ｍ）の中で、情報（１１０ｉ）から特定される順序がより早い方を選択するコマンド順序判定部（１３１）とを備える。

Description

データ処理装置およびデータ処理方法
　本発明は、複数のバスマスタとメモリ装置とに接続され、バスマスタとメモリ装置との間で生じるデータ転送を制御するデータ処理装置に関する。
　ＳＤＲＡＭ（Synchronous Dynamic Random Memory）などのメモリ装置を用いたデータ処理装置では、メモリ装置へのデータ転送を制御するメモリアクセス制御回路を備えている。そして、このメモリアクセス制御回路による制御に基づいて、メモリへのデータ転送を行っている。
　図６は、従来構成で用いられるデータ処理装置４００の構成図である。
　図６に示されるように、複数のバスマスタ４０２のそれぞれが、メモリ装置４５０へデータ転送をする際において、次の通りである。
　つまり、ライトコマンドでのアクセスがされる時には、データバッファ４３２に、そのライトコマンドのライトデータが格納されるまで、そのライトコマンドが発行できない。
　図６のデータ処理装置において、リードコマンドバッファ４３０と、ライトコマンドバッファ４３１とを別々に備えている。そして、コマンド選択部４２０が、ライトコマンドと、リードコマンドとから、コマンドを選択する。
　ここで、ライトコマンドによるアクセスと、リードコマンドによるアクセスとから、アクセスを、コマンド選択部４２０で選択する方法としては、様々な方法がある。
　特許文献１では、ライトコマンドでの、アクセスするアドレスと、リードコマンドでの、アクセスするアドレスとを比較して、コマンドの追い越しをする技術を開示している。
特開平０２－１２８２４９号公報
　コマンド選択部４２０での選択方法別に、課題を説明する。
　（１）マスタ調停部４１０が選択した通りに、コマンド選択部４２０がコマンドの選択を行った場合の選択方法では、次の通りである。
　つまり、アクセス制御部４４０が、ライトコマンドのアクセスを選択したい時には、ライトデータが、データバッファ４３２に格納されていないと、アクセス制御部４４０に、ライトコマンドを発行できない。その結果、その発行がされる時刻が、ライトデータが格納される時刻まで遅延して、オーバーヘッドが生じる。
　一方、マスタ調停部４１０が選択したのが何れであるかの情報を考慮せずに、コマンド選択部４２０で、ライトコマンドや、リードコマンドを選択する方法もある、このような方法には、固定優先の方法や、ラウンドロビン方式の方法などがある。
　（２）ライトコマンドを優先にする固定優先を行った場合の選択方法では、次の通りである。
　つまり、リードコマンドの、マスタ調停部４１０で選択された順序がある。この順序よりも後続の順序がマスタ調停部４１０で選択された、後続の順序の、後続からきたライトコマンドがある。上述のリードコマンドのアクセスが、このようなライトコマンドに追い越され続けるということが発生することが起こる。これにより、マスタ調停部４１０で選択した順序を、大幅に崩してしまう恐れがある。
　図７は、マスタ調停部４１０で選択した順序を崩してしまう例を示す図である。
　７００は、マスタ調停部４１０で選択された、複数のバスマスタ４０２のうちの１つのバスマスタ４０２からのコマンドについて、時系列に、それぞれの順序でのコマンドを表示した欄を指す。
　７０１は、リードコマンドバッファ４３０に格納された、０個以上のリードコマンドの状態を、時系列に示した欄を指す。
　７０２は、ライトコマンドバッファ４３１に格納された、０個以上のライトコマンドの状態を、時系列に示した欄を指す。
　７０３は、コマンド選択部４２０に選択されて、メモリ装置４５０に発行されるコマンドを、時系列に示した欄を指す。
　時刻ｔ４で、マスタ調停された、Ｒ（５）のコマンドは、時刻ｔ１１になっても、アクセス制御部４４０へと、コマンド発行されない。このＲ（５）のコマンドは、後続からきたコマンドに、次々追い越されてしまう。すなわち、Ｒ（５）のコマンドの発行が、１つ以上の後続のコマンドのうちのそれぞれの発行よりも後になる。なお、それらの１つ以上の後続のコマンドは、図７の例では、Ｗ（６）のコマンドと、Ｗ（７）のコマンドとである。
　（３）ライトコマンドとリードコマンドとを、ラウンドロビン方式で選択する場合の選択方法では、次の通りである。
　つまり、マスタ調停部４１０による処理の結果として、幾つかのライトコマンドが、連続して、ライトコマンドバッファ４３１に発行される。そして、それらのライトコマンドに対応する、全てのライトデータが、データバッファ４３２に格納されるのが完了する。この完了をした後に、リードコマンドが、リードコマンドバッファ４３０に発行された場合を考える。この場合に、そのリードコマンドは、先に発行された各ライトコマンドを追い越して、大幅な追い越し（例えば、それら幾つかのライトコマンドの全ての追い越しなど）を行う。これにより、マスタ調停部４１０の選択結果を、大幅に崩してしまうという課題がある。つまり、マスタ調停部４１０により選択された、そのリードコマンドの順序がある。この順序から、そのような、大幅な追い越しをした幅だけ、より早い順序で、そのリードコマンドの、アクセス制御部４４０への発行がされて、順序が大きく変化してしまう課題がある。
　本発明の目的は、マスタ調停部で選択した順序を極力守ることができ、かつ、ライトデータ待ちにより発行できないライトコマンドを、リードコマンドが、追い越すことができ、オーバーヘッド隠蔽を実現できるデータ処理装置を提供することである。
　上記課題を解決するため、本発明のデータ処理装置は、複数のバスマスタがメモリ装置にデータ転送することを制御するデータ処理装置であって、前記複数のバスマスタからバスマスタを選択し、選択された前記バスマスタからのコマンドに付加情報を付与して、付与がされた後の前記コマンドを生成するマスタ調停部と、生成された前記コマンドが、ライトコマンドである場合に、前記ライトコマンドのライトデータを格納するデータバッファと、生成された前記コマンドが前記ライトコマンドである場合に、前記ライトコマンドを格納するライトコマンドバッファと、生成された前記コマンドがリードコマンドである場合に、前記リードコマンドを格納するリードコマンドバッファと、前記ライトデータの格納が完了したことを示す信号を発行する信号発行部と、前記ライトコマンドバッファにより格納される、発行された前記信号で、前記ライトデータの格納が完了したことが示される前記ライトコマンドである第１のコマンドと、前記リードコマンドバッファにより格納される前記リードコマンドである第２のコマンドの中で、当該一のコマンドに付与された前記付加情報から特定される順序が、より早い方の順序である一のコマンドである方の前記コマンドを、前記メモリ装置に発行されるコマンドとして選択するコマンド順序判定部とを備えるデータ処理装置である。
　なお、上述の付加情報とは、その付加情報から、比較的適切である順序が特定される情報である。
　つまり、付加情報は、当該付加情報が付与される前記コマンドによる、前記メモリ装置へのアクセス要求が、何番目に、前記マスタ調停部により選択されたか示すＩＤ（図３Ｂ、図３ＣのＩＤ ９Ｎｒ、９Ｎｗ等を参照）、または、前記マスタ調停部により選択された前記バスマスタからの前記コマンドでの、前記メモリ装置へのアクセスにおける、処理時間の余裕度（図５Ｂ、図５Ｃの余裕度９Ｊｒ、９Ｊｗ等を参照）などである。
　つまり、より古い順番のＩＤである付加情報により、より早い順序が特定されて、比較的適切である順序が特定されてもよい。また、比較的小さい余裕度である付加情報により、より早い順序が特定されることにより、比較的適切である順序が特定されてもよい。
　余裕度は、その余裕度のコマンドのアクセスが、その時刻までに終了しないと、弊害が生じるなどで、その時刻までに終了するのが必要である時刻までの、現在からの時間の長さ等をいう。
　なお、上述の時刻は、推定された時刻などをいう。
　すなわち、前記マスタ調停部は、バスマスタが、アクセス要求を選択したときに、付加情報をコマンドに付与する。そして、コマンド順序判定部は、付与された後のコマンドにおける、付与された付加情報と、ライトデータが、データバッファ格納済みであるかを示す、信号発行部により発行された情報（上述の信号）とを入力として、コマンドを選択する。
　これにより、マスタ調停部で選択した順序を極力守ることができ、かつ、ライトデータ待ちにより発行できないライトコマンドを、リードコマンドが、追い越すことができ、オーバーヘッド隠蔽を実現できる。
　なお、マスタ選択ステップで選択されたバスマスタからのコマンドであるライトコマンドのデータが利用可能であるかを判定し、利用可能であると判定される、有効なライトコマンドを識別するライトコマンド有効判定ステップが実行されてもよい。
　マスタ調停部が付与した付加情報により、ライトコマンドと、リードコマンドとからの、コマンドの選択は、マスタ調停部で選択した順序を大幅に崩すことなくされる。これにより、ライトコマンドと、リードコマンドとのうちで、このような、大幅に崩すことのない選択で選択された方のコマンドを、アクセス制御部に発行することができる。かつ、ライトデータ待ちのライトコマンドが存在している際には、リードコマンドを選択することで、アクセス制御部に、より適切に、コマンドが発行でき、メモリ装置へのオーバーヘッドを隠蔽することができる。
図１は、第１、２の実施の形態に係るデータ処理装置の構成図である。 図２は、第１の実施の形態における動作フロー図である。 図３Ａは、第１の実施の形態におけるコマンド選択図である。 図３Ｂは、リードコマンドバッファに格納されたＩＤ付リードコマンドの状態の表を示す図である。 図３Ｃは、ライトコマンドバッファに格納されたＩＤ付ライトコマンドの状態の表を示す図である。 図４は、第２の実施の形態における動作フロー図である。 図５Ａは、第２の実施の形態におけるコマンド選択図である。 図５Ｂは、リードコマンドバッファに格納された余裕度付リードコマンドの状態の表を示す図である。 図５Ｃは、ライトコマンドバッファに格納された余裕度付ライトコマンドの状態の表を示す図である。 図６は、従来構成で用いられるデータ処理装置の構成図である。 図７は、従来技術におけるコマンド選択図の一例である。
　本発明の実施の形態については、図面を参照して説明する。なお、以下で説明する実施の形態は、何れも本発明の比較的好ましい一具体例を示すものである。以下の実施の形態で示される数値、構成要素、構成要素の配置及び接続形態、ステップ、ステップの順序などについては、何れも、単なる一例であり、本発明を限定する主旨ではない。本発明は、請求の範囲だけによって限定される。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、比較的好ましい形態を構成するものとして説明される。
　実施形態のデータ処理装置１００（図１など）は、複数のバスマスタ１０２がメモリ装置１５０にデータ転送することを制御するデータ処理装置１００であって、それらの複数のバスマスタからバスマスタ１０２（例えばバスマスタ１０２ｓ）を選択し、選択されたバスマスタからのコマンド１１０ｃに、予め定められた情報１１０ｉ（図３Ｂ～図３ＣにおけるＩＤ ９Ｎｒ、９Ｎｗ、図５Ｂ～図５Ｃにおける余裕度９Ｊｒ、９Ｊｗなどを参照）を付与して、付与がされた後のコマンド１０１ｃ（図１）を生成するマスタ調停部１１０を備える。また、生成されたコマンド１０１ｃが、ライトコマンド１０１ｗである場合に、そのライトコマンド１０１ｗのライトデータ（データ１２２ｄ）を格納するデータバッファ１２２を備える。また、生成されたコマンド１０１ｃがライトコマンド１０１ｗである場合に、そのコマンド１０１ｃ（ライトコマンド１０１ｗ）を格納するライトコマンドバッファ１２１を備える。また、生成されたコマンド１０１ｃがリードコマンド１０１ｒである場合に、そのコマンド１０１ｃ（リードコマンド１０１ｒ）を格納するリードコマンドバッファ１２０を備える。また、上述のライトデータ１２２ｄの、データバッファ１２２への格納が完了したことを示す信号（情報１３０ｉの信号）を発行する信号発行部（ライトデータ受付完了通知制御部１３０）を備える。また、ライトコマンドバッファ１２１により格納される、発行された上述の信号（情報１３０ｉの信号）で、ライトデータ１２２ｄの格納が完了したことが示されるライトコマンド１０１ｗである第１のコマンド（例えば、図３Ａ、図３Ｃのコマンド１２１ａ）と、リードコマンドバッファ１２０により格納されるリードコマンド１０１ｒである第２のコマンド（例えば、図３Ａ、図３Ｂのコマンド１０１ｍ）のうちから、一のコマンドを選択し、選択される一のコマンドは、当該一のコマンドに付与された情報１１０ｉから特定される順序が、より早い方の順序であるコマンド（例えばコマンド１２１ａ）であり、当該一のコマンドを、メモリ装置１５０に発行されるコマンド１４０ｃとして選択するコマンド順序判定部１３１を備える。なお、一のコマンドに付与された情報１１０ｉについては、第１、第２のコマンドの各々に付与された情報１１０ｉ、および、先述のＩＤ ９Ｎｒ、９Ｎｗ、余裕度９Ｊｒ、９Ｊｗを参照されたい。
　すなわち、例えば、このデータ処理装置１００では、上述された、付与される情報１１０ｉは、当該情報１１０ｉが付与されるコマンドによる、メモリ装置１５０へのアクセス要求が、何番目に、マスタ調停部１１０により選択されたか示すＩＤ（ＩＤ ９Ｎｒ、９Ｎｗを参照）であり、コマンド順序判定部１３１は、第１のコマンド（コマンド１２１ａ）および第２の前記コマンド（コマンド１０１ｍ）のうちで、このＩＤ（ＩＤ ９Ｎｒ、９Ｎｗ）が、より小さい方のコマンド（コマンド１２１ａ）を選択してもよい。
　また、例えば、このデータ処理装置１００では、付与される情報１１０ｉは、上述された、マスタ調停部１１０により選択されたバスマスタ１０２（バスマスタ１０２ｓ）からのコマンド１１０ｃでの、メモリ装置１５０へのアクセスにおける、処理時間の余裕度（余裕度９Ｊｒ、９Ｊｗを参照）であり、ライトコマンドバッファ１２１は、ライトコマンド１０１ｗであるコマンド１０１ｃを格納した後に、格納されたそのコマンド１０１ｃである余裕度付コマンドの余裕度を減少させ、リードコマンドバッファ１２０は、リードコマンド１０１ｒであるコマンド１０１ｃを格納した後に、格納されたそのコマンド１０１ｃである余裕度付コマンドの余裕度を減少させ、コマンド順序判定部１３１は、上述された、第１のコマンド（コマンド１２１ａ）および第２のコマンド（コマンド１０１ｍ）の中で、選択をする時刻での上述の余裕度（図５Ｂ、図５Ｃの余裕度９Ｊｒ、９Ｊｗを参照）が、より小さい方のコマンド（例えばコマンド１２１ａ）を選択してもよい。
　図１は、本発明の一実施形態に係るデータ処理装置を示している。
　本発明の一実施形態に係るデータ処理装置１００は、複数のバスマスタ１０２と、メモリ装置１５０とにそれぞれ接続され、マスタ調停部１１０と、メモリ制御部１０１とにより構成される。
　メモリ制御部１０１は、リードコマンドバッファ１２０と、ライトコマンドバッファ１２１と、複数のバスマスタ１０２が共有して、何れのバスマスタ１０２もが使用するデータバッファ１２２と、ライトデータ受付完了通知制御部１３０と、コマンド順序判定部１３１と、アクセス制御部１４０とで構成される。
　（実施形態１）
　図１の構成にて、複数のバスマスタ１０２のそれぞれは、リードアクセス要求や、ライトアクセス要求を、マスタ調停部１１０に発行する。
　そして、マスタ調停部１１０によって選択された１つのバスマスタ１０２（例えば、図１の例では、バスマスタ１０２ｓ）は、アクセス要求が、ライトアクセス要求の場合には、マスタ調停部１１０に、ライトコマンド（コマンド１１０ｗ）を発行する。そして、こうして、ライトコマンドを発行するのと同時に、データバッファ１２２に、そのライトコマンドに対するライトデータ（データ１２２ｄ）を発行する。
　一方、選択された１つのバスマスタ１０２は、アクセス要求が、リードアクセス要求の場合には、マスタ調停部１１０に、リードコマンド（コマンド１１０ｒ）を発行する。
　マスタ調停部１１０は、選択したバスマスタからのコマンド（コマンド１１０ｃ）を受け取る。そして、受け取ったコマンドに対して、ＩＤを付与する。付与されるＩＤは、マスタ調停部１１０が、何番目に、その付与がされるコマンドでのアクセス要求を選択したかという、選択がされた順番の情報として付与される、その順番を示すＩＤ（情報１１０ｉ）である。なお、付与されるＩＤは、その順番の値などでもよいし、その値に対応付けられた文字列、数字などでもよい。
　マスタ調停部１１０は、付与がされたコマンドでのアクセスが、リードアクセスであった場合、リードコマンドバッファ１２０に、付与された後の、付与がされたＩＤを一部に含んでなるコマンド（コマンド１０１ｒ）を発行する。
　他方、マスタ調停部１１０は、受け取ったコマンドによるアクセスが、ライトアクセスであった場合、ライトコマンドバッファ１２１に、ＩＤが付与されて、付与されたＩＤが含まれてなるコマンド（コマンド１０１ｗ）を発行する。
　リードコマンドバッファ１２０は、マスタ調停部１１０から発行されたリードコマンドを保持し、コマンド順序判定部１３１に、そのリードコマンドを発行する。
　ライトコマンドバッファ１２１は、マスタ調停部１１０から発行されたライトコマンドを保持し、コマンド順序判定部１３１に、そのライトコマンドを発行する。
　ライトデータ受付完了通知制御部１３０は、ライトコマンドバッファ１２１の状態を観測する。具体的には、コマンド（コマンド１１０ｗ）に対するライトデータ（データ１２２ｄ）が、データバッファ１２２に格納されたかを観測する。そして、ライトデータが、格納済みになると、データが格納完了されたことを識別する識別子（情報１３０ｉ）を、コマンド順序判定部１３１に通知する。
　コマンド順序判定部１３１は、リードコマンドバッファ１２０から発行されるリードコマンドと、ライトコマンドバッファ１２１から発行されるライトコマンドとのうちの、何れかのコマンドを選択する。具体的には、選択をする際に、リードコマンドに付与されたＩＤと、ライトコマンドに付与されたＩＤと、ライトコマンドに対する、ライトデータ受付完了通知制御部１３０から発行される完了識別子（情報１３０ｉ）とを用いることにより、リードコマンドか、ライトコマンドか、何れかの適切な方を選択する。
　コマンド順序判定部１３１にて選択されたコマンドが、リードコマンドの場合には、コマンド順序判定部１３１は、アクセス制御部１４０に、リードコマンドを発行する。そして、この発行がされると、アクセス制御部１４０は、メモリ装置１５０に、リードコマンドを発行し、リードデータの転送を要求する。
　選択されたコマンドが、ライトコマンドの場合には、コマンド順序判定部１３１は、アクセス制御部１４０に、ライトコマンドを発行する。アクセス制御部１４０は、このライトコマンドの受付と同時に、データバッファ１２２から、ライトデータ（データ１２２ｄ）を受け付ける。アクセス制御部１４０は、この受け付けをすると、メモリ装置１５０に、ライトコマンドを発行し、受け付けられたライトデータの転送をさせる。
　図２は、図１のデータ処理装置１００の処理フローである。
　ステップＳ２００において、マスタ調停部１１０は、複数のバスマスタ１０２のアクセス要求から、アクセス要求を選択する。そして、選択されたアクセス要求をする、バスマスタ１０２からのコマンド（コマンド１１０ｃ）を受け取る。そして、マスタ調停部１１０が、その受け取りでの、アクセス要求の選択が、何番目における、アクセス要求の選択かという情報として、その選択の順番を示すＩＤ（上述の情報１１０ｉ）を、その順番で受け取ったコマンドに付与する。
　ステップＳ２０１において、コマンド順序判定部１３１は、リードコマンドバッファ１２０から発行されるリードコマンドと、ライトコマンドバッファ１２１から発行されるライトコマンドとについて、次のような判定をする。
　すなわち、ライトコマンドと、リードコマンドとが、何れも発行可能である状態がある。この状態は、リードコマンドバッファ１２０に、リードコマンドがあり、かつ、ライトコマンドバッファ１２１に、ライトコマンドがある状態である。上述の判定では、この状態であるか否かが判定される。この状態と判定される場合には（Ｓ２０１のｙｅｓ）、ステップＳ２０２に移行する。一方で、この状態でなく、ライトコマンドか、リードコマンドかのどちらか一方のみが発行される状態と判定される場合であれば（Ｓ２０１のｎｏ）、ステップＳ２０４に移行する。
　ステップＳ２０２において、コマンド順序判定部１３１は、ライトデータ受付完了通知制御部１３０からの識別子を受け取る。この受け取りをすることで、ライトコマンドバッファ１２１にあるライトコマンドが、有効かどうかを判定する。すなわち、受け取った識別子より、先述された、そのライトコマンドのデータの格納が完了したことが示される場合には（Ｓ２０２のｙｅｓ）、有効と判定され、完了してないことが示される場合には（Ｓ２０２のｎｏ）、有効でないと判定される。
　有効と判定されたライトコマンドがあれば（Ｓ２０２のｙｅｓ）、ステップＳ２０３に移行する。
　他方、無効と判定されれば（Ｓ２０２のｎｏ）、ステップＳ２０７に移行し、リードコマンドバッファ１２０にある各リードコマンドの中で、ＩＤの一番小さいリードコマンドを選択する。
　ステップＳ２０３において、コマンド順序判定部１３１は、ライトデータ受付完了通知制御部１３０からの識別子から、ライトデータが格納済となっていると判定されたライトコマンド、および、リードコマンドのＩＤを比較し、それらの中から、最も小さいＩＤを有するコマンドを選択する。
　選択されたコマンドが、ライトコマンドの場合には（Ｓ２０３のｙｅｓ）、ステップＳ２０６に移行する一方で、選択されたコマンドが、リードコマンドの場合には（Ｓ２０３のｎｏ）、ステップＳ２０７に移行する。
　他方、ステップＳ２０４において、先述のＳ２０１でｎｏの判定がされて、ライトコマンドと、リードコマンドとのうちの一方のみがあり、その一方のみが発行可能であることが判定された場合の処理がされる。このステップＳ２０４の処理では、その一方のコマンドが、リードコマンドと判定される場合には（ステップＳ２０４のｙｅｓ）、ステップＳ２０８に移行して、リードコマンドを選択する。他方、その一方のコマンドが、ライトコマンドと判定される場合には（ステップＳ２０４のｎｏ）、ステップＳ２０５に移行する。
　ステップＳ２０５において、コマンド順序判定部１３１は、ライトデータ受付完了通知制御部１３０からの識別子（先述）を受け取ることで、ライトコマンドが、有効かどうかを判定する（先述のＳ２０２の説明を参照）。
　ライトコマンドが有効と判定されれば（Ｓ２０５のｙｅｓ）、ステップＳ２０９に移行し、ライトコマンドを選択する。無効であれば（Ｓ２０５のｎｏ）、なにも選択せず、何れのコマンドも選択しない。
　図３Ａは、図１と図２での処理の具体的な一例を示す図である。
　５００は、マスタ調停部１１０で選択された、複数のバスマスタ１０２からのコマンドを、時系列に表示した欄を指す。
　５０１は、リードコマンドバッファ１２０に格納されたＩＤ付リードコマンドの状態を時系列に示した欄を指す。
　５０２は、ライトコマンドバッファ１２１に格納されたＩＤ付ライトコマンドの状態を時系列に示した欄を指す。
　５０３は、コマンド順序判定部１３１に選択されて、メモリ装置１５０に発行されるコマンドを時系列に示した欄を指す。
　なお、以下の説明では、本具体例における、比較的特徴的な点が現れた各時刻の処理についてのみ、詳しい説明をする。
　なお、以下の説明では、コマンドは、（属性、ＩＤ番号、データフラグ）の形式で表現される。
　なお、この表現のなかで、「属性」としては、R(リードコマンド)と、W(ライトコマンド)とがある。
　ＩＤ番号は、そのＩＤ番号により示される順番の数値である。
　データフラグとしては、０（ライトデータ未格納)と、ｌ(ライトデータ格納済)とがある。
　なお、このように、データフラグは、ライトデータが未格納か否かに関するフラグであり、ライトコマンドのみに関係する。そこで、以下では、リードコマンドについては、このデータフラグが示されず、単に、(属性、ＩＤ番号)との表現がされる。
　図３Ａの時刻ｔ１では、リードコマンドバッファ１２０に格納されているＩＤ付リードコマンド(R、1)のみがある。このため、このＩＤ付リードコマンド(R、1)が、コマンド順序判定部１３１により選択される（図２のＳ２０１のｎｏ、Ｓ２０４のｙｅｓ、Ｓ２０８などを参照）。
　なお、図３Ａで示されるように、それぞれの時刻（例えば上述の時刻ｔ１）で選択されるコマンド（ＩＤ付リードコマンド(R、1)）は、欄５０３における、その時刻の部分に図示される。
　なお、図３Ａの、欄５０１における、時刻ｔ１での表について、次の通りである。すなわち、この表の第４行において、上述されたＩＤ付リードコマンド(R、1)があることが示される。そして、この表の第２、第３行が空欄で、リードコマンドバッファ１２０には、上述された、第４行のＩＤ付リードコマンド(R、1)のみがあるのが示される。
　また、欄５０２における、時刻ｔ１の表では、何れの行も空欄で、ライトコマンドバッファ１２１には、１つのライトコマンドもないことが示される。
　時刻ｔ３では、リードコマンドバッファ１２０に格納されたＩＤ付リードコマンド(R、3)と、ライトコマンドバッファ１２１に格納されたＩＤ付ライトコマンド(W、2、0)とがある。そして、後者のＩＤ付ライトコマンド(W、2、0)における、上述のデータフラグは０である（欄５０２での表の第４行における、ｆｌｇの項目（第２列）の記号「０」を参照）。つまり、このＩＤ付ライトコマンド(W、2、0)についての、上述された、データの格納が、未完であることが示される。このため、他方のID付リードコマンド(R、3)が選択される（Ｓ２０１のｙｅｓ、Ｓ２０２のｎｏ、Ｓ２０７を参照）。
　時刻ｔ５では、リードコマンドバッファ１２０に格納されたＩＤ付リードコマンド(R、5)がある。また、ライトコマンドバッファ１２１に格納された２つのＩＤ付ライトコマンド(W、2、1)、(W、4、0)がある。そして、これら２つのＩＤ付ライトコマンド(W、2、1)、(W、4、0)のうちで、前者のＩＤ付ライトコマンド(W、2、1)のデータフラグ（図３Ｃのフラグ９Ｆｍ）は、データの格納が完了したことを示す「１」である（欄５０２の、時刻ｔ５の表の第４行第２列の記号「１」を参照）。そして、このＩＤ付ライトコマンド(W、2、1)のＩＤ（図３ＣのＩＤ ９Ｎｗ）は「２」であり、時刻ｔ５にある、上述のＩＤ付リードコマンド(R、5)のＩＤ（図３ＢのＩＤ ９Ｎｒ）である「５」（欄５０１の時刻ｔ５の表の第４行）よりも早い順番のＩＤである。こうであるので、第４行に示される、上述のID付ライトコマンド(W、2、1)が選択される（Ｓ２０１のｙｅｓ、Ｓ２０２のｙｅｓ、Ｓ２０３のｙｅｓ、Ｓ２０６などを参照）。
　時刻ｔ７では、リードコマンドバッファ１２０に格納されたＩＤ付リードコマンド(R、5)がある。また、ライトコマンドバッファ１２１に格納された２つのＩＤ付ライトコマンド(W、4、1)、(W、6、0)がある。こうであるので、上述の時刻ｔ５で、先述のようにして、ID付ライトコマンド(W、2、1)が選択されるのと同様にして、この時刻ｔ７では、欄５０２の表の第４行のＩＤ付ライトコマンド(W、4、1)が選択される。
　時刻ｔ9では、リードコマンドバッファ１２０に格納されたＩＤ付リードコマンド(R、5)と、ライトコマンドバッファ１２１に格納されたＩＤ付ライトコマンド(W、6、1)とがある。そして、前者のＩＤ付リードコマンド(R、5)のＩＤは「５」で、後者におけるＩＤである「６」よりも小さい。こうであるので、前者のＩＤ付リードコマンド(R、5)が選択される（Ｓ２０１のｙｅｓ、Ｓ２０２のｙｅｓ、Ｓ２０３のｎｏ、Ｓ２０７などを参照）。
　以上のように、コマンド順序判定部１３１は、マスタ調停部１１０が、複数のバスマスタ１０２から、バスマスタ１０２を選択した情報（上述のＩＤを参照）を考慮しながら、コマンドを選択する。このことができるので、マスタ調停部１１０が選択した順序を、極力守ることができる。すなわち、メモリ装置１５０にコマンドを発行する順序を、そのコマンドの、マスタ調停部１１０により選択された順序が考慮された比較的適切な順序にすることができる。
　また、データバッファ１２２に、ライトデータを転送している途中で、その転送による、ライトデータの格納が完了するまでの間には、発行できないライトコマンドが存在するときがある。このときには、リードコマンドを選択して（Ｓ２０２のｎｏ、Ｓ２０７を参照）、そのリードコマンドでの、メモリ装置１５０へのアクセスをすることができ、メモリ装置１５０へのアクセスの質が低下するのを防ぐことができる。例えば、オーバーヘッドの隠蔽も可能となる。
　なお、メモリ装置１５０は、例えば、データ処理装置１００が設けられるＬＳＩなどのＬＳＩの内部、外部の何れに構成するのを問わず、ＳＤＲＡＭなどのような、アドレスと、アクセス属性とによりデータ転送を行う装置であればよい。
　なお、図２のＳ２０１で、ｙｅｓの場合には、ライトコマンドバッファ１２１により記憶されるライトコマンドの個数が、１個以上である。
　例えば、ある局面などでは、このような、記憶されるライトコマンドの個数が、１個でもよい（図３Ａの時刻ｔ２、ｔ３、ｔ８、ｔ９などを参照）。
　そして、Ｓ２０２では、その１個のライトコマンドのライトデータの格納の完了を示す情報１３０ｉが、コマンド順序判定部１３１により取得されたか否かが判定されてもよい。
　そして、取得されたと判定される場合に（Ｓ２０２のｙｅｓ）、Ｓ２０３の処理がされ、取得されてないと判定される場合に（Ｓ２０２のｎｏ）、Ｓ２０７の処理がされてもよい。
　他方、記憶されるライトコマンドの個数が、２個以上でもよい。
　そして、Ｓ２０２において、それら２個以上のライトコマンドのうちに、そのライトコマンドでは、上述の格納が完了したことを示す情報１３０ｉが取得されたライトコマンドが含まれるか否かが判定されてもよい。
　Ｓ２０３では、含まれる、それらの、情報１３０ｉが取得されたライトコマンドの１個以上が、リードコマンドバッファ１２０により記憶されるリードコマンドのＩＤよりも早い順番のＩＤのライトコマンドを含むか否かが判定されてもよい。
　含むと判定された場合に（Ｓ２０３のｙｅｓ）、その判定がされた、早い順番のＩＤのライトコマンドの１つが、メモリ装置１５０へと発行され（Ｓ２０６）、含まれないと判定された場合に（Ｓ２０３のｎｏ）、リードコマンドが発行されてもよい（Ｓ２０７）。
　なお、さらに具体的には、ある局面などでは、リードコマンドバッファ１２０により記憶されるリードコマンドの個数が、２個以上でもよい。
　そして、Ｓ２０３では、それらの２個以上のリードコマンドのうちで、最も早い順番のＩＤのリードコマンドの処理がされてもよい。つまり、そのＩＤよりも早い順番のＩＤのライトコマンドが、先述された、格納の完了を示す情報１３０ｉが取得された１個以上ライトコマンドに含まれるか否かが判定されてもよい。
　そして、含まれないと判定された場合には（Ｓ２０３のｎｏ）、上述された、最も早い順番のＩＤのリードコマンドの発行がされてもよい（Ｓ２０７）。
　（実施形態２）
　実施形態１で説明した通り、図１の構成にて、複数のバスマスタ１０２のそれぞれは、リードアクセス要求やライトアクセス要求を、データ処理装置１００のマスタ調停部１１０に発行する。
　そして、マスタ調停部１１０によって選択された１つのバスマスタ１０２（先述のバスマスタ１０２ｓ）は、アクセス要求が、ライトのアクセス要求である場合には、マスタ調停部１１０に、ライトコマンドを発行する。
　そして、選択された１つのバスマスタ１０２は、上述の発行をするのと同時に、データバッファ１２２に、そのライトコマンドに対するライトデータを発行する。
　他方、選択された１つのバスマスタ１０２は、アクセス要求がリードの場合には、マスタ調停部１１０に、リードコマンドを発行する。
　そして、この実施形態２では、マスタ調停部１１０は、複数のバスマスタ１０２の各々に対して設定されている余裕度を有している。それぞれのバスマスタ１０２が、メモリ装置１５０に、その時刻までに転送をしなければならない時刻がある。それぞれの余裕度は、その余裕度のバスマスタ１０２におけるこの時刻までの時間の長さなどである。
　そして、複数のバスマスタ１０２のうちのそれぞれのバスマスタ１０２が、マスタ調停部１１０に、アクセス要求を出してから、そのバスマスタ１０２の余裕度は減少していく。そして、マスタ調停部１１０は、それら複数のバスマスタ１０２から、１つのバスマスタ１０２を選択する時刻において、余裕度の一番小さいバスマスタ１０２を選択する。
　マスタ調停部１１０は、アクセス要求（バスマスタ）を選択した時刻での余裕度を、バスマスタが発行してきた、そのアクセス要求のアクセスをするコマンドに付与する。
　マスタ調停部１１０は、余裕度が付与されたコマンドが、リードアクセスのコマンドであるリードコマンドであった場合、リードコマンドバッファ１２０に、そのコマンドを発行する。他方、ライトアクセスのコマンドであるライトコマンドであった場合、ライトコマンドバッファ１２１に、そのコマンドを発行する。
　リードコマンドバッファ１２０は、マスタ調停部１１０から発行されたリードコマンドを保持し、コマンド順序判定部１３１に、そのリードコマンドを発行する。なお、リードコマンドを保持している間には、そのリードコマンドに付与された余裕度は減少していく。
　ライトコマンドバッファ１２１は、マスタ調停部１１０から発行されたライトコマンドを保持し、コマンド順序判定部１３１に、ライトコマンドアクセス要求を発行する。ライトコマンドを保持している間には、そのライトコマンドに付与された余裕度は減少していく。
　ライトデータ受付完了通知制御部１３０は、ライトコマンドバッファ１２１の状態を観測し、そのライトコマンドに対するライトデータが、データバッファに格納されるのが完了したかを観測する。ライトデータが格納されるのが完了すると、ライトデータが格納完了されたことを識別する識別子を、コマンド順序判定部１３１に通知する。
　コマンド順序判定部１３１は、リードコマンドバッファ１２０から発行されるリードコマンドと、ライトコマンドバッファ１２１から発行されるライトコマンドの少なくとも一方を含んでなる１以上のコマンドから、コマンドを選択する際に、次の処理をする。
　その処理では、リードコマンドバッファ１２０からの、一つ以上の余裕度付リードコマンドと、ライトコマンドバッファ１２１からの、一つ以上の余裕度付ライトコマンドと、後述される、一つ以上の信号を入力として行われる。一つ以上の信号のそれぞれは、ライトデータ受付完了通知制御部１３０からの上述のデータ格納完了信号である。
　つまり、上述の一つ以上の余裕度付ライトコマンドは、次のような、一つ以上の余裕度付ライトコマンドを含む。この一つ以上の余裕度付ライトコマンドに含まれる、何れの余裕度付ライトコマンドについても、上述の一つ以上の信号に含まれる１の信号である、その余裕度付ライトコマンドのデータ格納完了信号が有効である。データ格納完了信号が有効であるとは、そのデータ格納完了信号により、ライトデータが既に取得されたことが示されることをいう。
　これらの、一つ以上の余裕度付リードコマンド、および、データ格納完了信号が有効な、上述された一つ以上の余裕度付ライトコマンドとが含まれてなる複数のコマンドの中で、余裕度が一番小さいコマンドを選択する。
　コマンド順序判定部１３１にて選択されたコマンドが、リードコマンドの場合には、コマンド順序判定部１３１は、アクセス制御部１４０に、リードコマンドを発行する。アクセス制御部１４０は、メモリ装置１５０に、リードコマンドを発行し、リードデータの転送を要求する。
　選択されたコマンドが、ライトコマンドの場合には、コマンド順序判定部１３１は、アクセス制御部１４０に、ライトコマンドを発行する。アクセス制御部１４０は、ライトコマンドの受け付けと同時に、データバッファ１２２から、ライトデータを引き抜く。アクセス制御部１４０は、メモリ装置１５０に、ライトコマンドを発行し、ライトデータの転送をさせる。
　図４は、図１のデータ処理装置１００の処理フローである。
　ステップＳ３００において、マスタ調停部１１０は、複数のバスマスタ１０２からの複数のアクセス要求から、アクセス要求を選択し、選択されたアクセス要求（バスマスタ１０２）のコマンドを受け取る。そして、マスタ調停部１１０は、アクセス要求を選択した時刻での余裕度を、そのバスマスタ１０２が、当該マスタ調停部１１０へと発行してきたコマンドに付与する。
　ステップＳ３０１において、コマンド順序判定部１３１は、リードコマンドバッファ１２０と、ライトコマンドバッファ１２１から発行されるコマンドについての判定の処理をする。
　ライトコマンドと、リードコマンドが何れも発行された場合には（Ｓ３０１のｙｅｓ）、ステップＳ３０２に移行し、ライトコマンドかリードコマンドのどちらかのみであれば（Ｓ３０１のｎｏ）、ステップＳ３０５に移行する。
　ステップＳ３０２において、コマンド順序判定部１３１は、ライトコマンドに対するライトデータが、データバッファ１２２に格納完了したかどうかを通知する、ライトデータ受付完了通知制御部１３０からの識別子を受け取る。このことで、ライトコマンドのライトデータが格納済で、有効かどうかを判定する。
　ライトコマンドで、有効なコマンドが存在していたら（Ｓ３０２のｙｅｓ）、ステップＳ３０３に移行する。他方、有効なコマンドが存在していない場合には（Ｓ３０２のｎｏ）、ステップＳ３０９に移行し、リードコマンドバッファ１２０の中のリードコマンドにおいて、その時刻での余裕度が一番小さいリードコマンドを選択する。
　ステップＳ３０３において、コマンド順序判定部１３１は、ライトデータ受付完了通知制御部１３０からの識別子から、ライトデータが格納済となっているのが示されるライトコマンドの処理をする。つまり、そのようなライトコマンドに付与された余裕度と、リードコマンドに付与された余裕度とを比較する。
　そして、リードコマンドの余裕度よりも小さい余裕度のライトコマンドのアクセス要求が存在している場合には（Ｓ３０３のｙｅｓ）、ステップＳ３０４にて、その時刻での余裕度が一番小さいライトコマンドを選択する。
　一方、ライトコマンドの余裕度よりも小さい余裕度のリードコマンドが存在している場合（Ｓ３０３のｎｏ）、ステップＳ３１０にて、その時刻での余裕度が一番小さいリードコマンドを選択する。
　なお、ステップＳ３０３、ステップＳ３０４、ステップＳ３１０での、ライトコマンドまたはリードコマンドの選択方法としては、例えば、ライトコマンドバッファ１２１の、有効なライトコマンド、および、リードコマンドの中から、最も余裕度の小さなコマンドを選択する方法もある。
　ステップＳ３０５において、コマンドが、リードコマンドだけの場合には（Ｓ３０５のｙｅｓ）、ステップＳ３０８に移行して、余裕度が一番小さいリードコマンドを選択する。コマンドアクセス要求が、ライトコマンドの要求だけの場合には（Ｓ３０５のｎｏ）、ステップＳ３０６に移行する。
　ステップＳ３０６において、コマンド順序判定部１３１は、ライトコマンドに対するライトデータが、データバッファ１２２に転送完了したかどうかを通知する、ライトデータ受付完了通知制御部１３０からの識別子を受け取ることで、ライトコマンドが有効かどうかを判定する。ライトコマンドの、有効なコマンドが存在していたら（Ｓ３０６のｙｅｓ）、ステップＳ３０７にて、ライトコマンドバッファ１２１の中の各ライトコマンドにおいて、その時刻での、余裕度が一番小さいライトコマンドを選択する。無効であれば（Ｓ３０６のｎｏ）、なにも選択しない。
　図５Ａは、図１と図４による具体的な処理の例を示す図である。
　６００は、マスタ調停部１１０で選択されたマスタのコマンドを、時系列に表示した欄を指す。
　６０１は、リードコマンドバッファ１２０に格納された余裕度付リードコマンドの状態を時系列に示した欄を指す。
　６０２は、ライトコマンドバッファ１２１に格納された余裕度付ライトコマンドの状態を時系列に示した欄を指す。
　６０３は、コマンド順序判定部１３１に選択されて、メモリ装置１５０に発行されるコマンドを時系列に示した欄を指す。
　以下の説明では、本例の、比較的特徴的な時刻での処理についてのみ、詳しく説明する。
　コマンドは、(属性、余裕度、データフラグ)の形式で表現される。
　属性としては、R(リードコマンド)と、W(ライトコマンド)とがある。
　余裕度は、数値である。
　データフラグとしては、０（ライトデータ未格納)と、ｌ(ライトデータ格納済)とがある。
　時刻ｔ1では、リードコマンドバッファ１２０に格納されている余裕度付リードコマンド(R、80)のみがある（時刻ｔ１における、欄６０１の表、および、欄６０２の表を参照）。
　このため、この余裕度付リードコマンド(R、80)がコマンド順序判定部１３１により選択される。
　時刻ｔ3では、リードコマンドバッファ１２０に格納された余裕度付リードコマンド(R、70)と、ライトコマンドバッファ１２１に格納された余裕度付ライトコマンド(W、60、0)とがある。
　このため、余裕度付リードコマンド(R、70)が選択される。
　時刻ｔ5では、リードコマンドバッファ１２０に格納された余裕度付リードコマンド(R、60)と、ライトコマンドバッファ１２１に格納された余裕度付ライトコマンド(W、52、1)、(W、36、0)とがある。
　このため、余裕度付ライトコマンド(W、52、1)が選択される（図５Ｂで示される、余裕度付リードコマンド(R、60)の余裕度９Ｊｒ、図５Ｃで示される、余裕度付ライトコマンド(W、52、1)の余裕度９Ｊｗを参照）。
　時刻ｔ7では、リードコマンドバッファ１２０に格納された余裕度付リードコマンド(R、16)、（R、52）と、ライトコマンドバッファ１２１に格納された余裕度付ライトコマンド(W、28、1)、とがある。
　このため、余裕度付リードコマンド(R、16)が選択される。
　以上のように、コマンド順序判定部１３１は、マスタ調停部１１０が、複数のバスマスタ１０２を選択した情報を考慮しながら、コマンドを選択することができる。つまり、コマンド順序判定部１３１が、コマンドを選択する毎に、マスタ調停部１１０が選択した結果を、随時反映することが可能となり、メモリ装置１５０に、より適切に、コマンドを発行することができる。
　また、データバッファ１２２に、ライトデータを転送している間、発行できないライトコマンドが存在すると（例えば、図５Ａの時刻ｔ３での、余裕度付ライトコマンド(W、60、0)などを参照）、リードコマンド（時刻ｔ３での余裕度付リードコマンド(R、70)）を選択することができ、メモリ装置１５０へのアクセスの質の低下を防ぐことができ、オーバーヘッドの隠蔽も可能となる。
　なお、メモリ装置は、ＬＳＩ上において、内部、外部に構成するのを問わず、ＳＤＲＡＭのような、アドレスとアクセス属性によりデータ転送を行う装置であればよい。
　なお、アクセス要求が何番目に選択されたのか示すＩＤを、さらにコマンドに付与し、コマンド順序判定部１３１がコマンドを選択する際に、余裕度が同一である２つのコマンドが存在した場合においては、ＩＤの小さい方のコマンドを選択してもよい。
　こうして、要するに、次の課題が解決される。すなわち、マスタ調停部１１０が選択した順番通りに、コマンド選択部（コマンド順序判定部１３１）が選択を行った場合には（［…とする課題］の欄の（１）を参照）、次の問題が生じる。つまり、ライトコマンドを選択する際に、ライトデータがデータバッファ１２２に格納されていないと、アクセス制御部１４０にアクセスすることができず、その結果、オーバーヘッドが生じる。それを防ぐために、マスタ調停した後のライトコマンド、リードコマンドについて、固定優先（ライト優先）などで、コマンドを選択し、アクセス制御部にコマンドを発行する方法がある（（２）を参照）。しかし、マスタ調停で選択した選択順番を考慮せずに、ライトコマンド、リードコマンドから、コマンドを選択し、アクセス制御部１４０に、選択されたコマンドを発行すると、例えば、リードコマンドが選択できず、後続のライトコマンドに追い越され続けるということが発生し、マスタ調停部１１０で選択した順序を大幅に崩してしまうことが起きる。そこで、上述のように、マスタ調停部１１０が選択したときの情報をコマンドに付与し、付与されたコマンドの情報と、ライトデータのデータ格納完了信号が、格納完了済であるのを示すという情報で、コマンド順序判定部１３１が、コマンド判断し、コマンドアクセス要求を選択する。
　なお、このように、例えばある局面などで、次の動作がされてもよい。
　すなわち、先述のように、本技術によれば、マスタ調停部１１０で選択した順序を極力守ることができ、かつ、ライトデータ待ちにより発行できないライトコマンドを、リードコマンドが、追い越すことができる。
　例えば、この効果が、以下の動作がされることにより生じてもよい。
　すなわち、上述された、守られるべきであり、極力守られる順序が、情報１１０ｉ（図１）から特定されてもよい。
　この情報１１０ｉは、マスタ調停部１１０により生成される情報であり、具体的には、例えば、先述されたＩＤ、余裕度などである。
　生成された情報１１０ｉは、その情報１１０ｉにより、発行の順序が示されるコマンドに付与された後には、そのコマンドに含まれ、そのコマンドの一部でもよい。
　一方で、コマンド（図１のコマンド１１０ｃを参照）としては、リードコマンド（リードコマンド１１０ｒを参照）と、ライトコマンド（ライトコマンド１１０ｗを参照）とがあってもよい。
　そして、リードコマンドが、リードコマンドバッファ１２０により記憶され、ライトコマンドが、ライトコマンドバッファ１２１により記憶されてもよい。
　そして、ライトコマンドにより、メモリ装置１５０に書き込まれるデータであるライトデータ（図１のデータ１２２ｄ）の、データバッファ１２２への格納が完了したことを示す情報１３０ｉが生成されてもよい。
　ライトコマンドの、メモリ装置１５０への発行は、この情報１３０ｉが生成された後にのみ可能であり、生成される前には、可能でなくてもよい。
　なお、可能であるとは、例えば、その発行が適切に行われることなどをいう。
　そして、ライトコマンドとして、一方のライトコマンド（例えば、図３Ａ、図３Ｃのコマンド１２１ａ）と、他方のライトコマンド（コマンド１２１ｂ）とがあってもよい。
　すなわち、一方のライトコマンドは、そのライトコマンドのライトデータの格納が完了して、その完了を示す情報１３０ｉが生成されたものと判定されたライトコマンド（コマンド１２１ａ）でもよい。
　そして、他方のライトコマンドは、ライトデータの格納が完了していず、その完了を示す情報１３０ｉが生成されてないと判定されたライトコマンド（コマンド１２１ｂ）でもよい。
　そこで、上述された、格納が格納してないことの判定がされた他方のコマンド（コマンド１２１ｂ）は、コマンド順序判定部１３１により選択されず、他のコマンドのみが選択されてもよい。
　すなわち、選択される他のコマンドとしては、上述された、完了したことの判定がされた第１のコマンド（コマンド１２１ａ）と、リードコマンドである第２のコマンド（コマンド１０１ｍ）とがあってもよい。
　そして、第１のコマンドにおける上記の情報１１０ｉから特定される順序が、第２のコマンドにおける上記の情報１１０ｉから特定される順序よりも早い順序である場合には、次の処理がされてもよい。
　つまり、その処理では、第１のコマンド（コマンド１２１ａ）が、第２のコマンド（コマンド１０１ｍ）よりも先に、そのコマンドでの、メモリ装置１５０へのアクセスを実行させるコマンドとして、コマンド順序判定部１３１により選択されてもよい。
　他方、第１のコマンドでの情報１１０ｉから特定される順序が、第２のコマンドでの情報１１０ｉから特定される順序よりも早い順序ではない場合には、次の処理がされてもよい。
　つまり、その処理では、第２のコマンド（コマンド１０１ｍ）が、コマンド順序判定部１３１により選択されてもよい。
　これにより、マスタ調停部１１０で生成された各情報１１０ｉに従って、第１、第２のコマンドからの選択がされて、マスタ調停部１１０で選択された、コマンドの発行の順序が、極力守れる。
　しかも、第１のコマンドでの情報１１０ｉから特定される順序が、より早い順序でなくて、第２のコマンドでの情報１１０ｉから特定される順序の方が、より早い場合などには、次の通りである。
　すなわち、ライトデータの格納が完了してない、上述された他方のコマンド（コマンド１２１ｂ）よりも、第２のコマンド（コマンド１０１ｍ）が早く選択される。これにより、先述された、ライトデータ待ちにより発行できないライトコマンド（コマンド１２１ｂ）の、リードコマンド（コマンド１０１ｍ）による追い越しができる。
　これにより、マスタ調停部１１０で選択した順序を極力守ることと、ライトデータ待ちにより発行できないライトコマンド（コマンド１２１ｂ）を、リードコマンド（コマンド１０１ｍ）が追い越せることとが両立できる。
　本技術は、これらの点で、従来例とは相違する。
　なお、本発明は、装置、集積回路などとして実現できるだけでなく、その装置等を構成する処理手段をステップとする方法として実現したり、それらステップをコンピュータに実行させるプログラムとして実現したり、そのプログラムを記録したコンピュータ読み取り可能なＣＤ－ＲＯＭなどの記録媒体として実現したり、そのプログラムを示す情報、データ又は信号として実現したりすることもできる。そして、それらプログラム、情報、データ及び信号は、インターネット等の通信ネットワークを介して配信してもよい。
　以上説明してきたとおり、本発明に係るデータ処理装置は、複数のバスマスタが共有するメモリ装置にデータ転送することを制御する装置を用いたシステムＬＳＩに適している。
　９Ｎｒ、９Ｎｗ　ＩＤ
　９Ｊｒ、９Ｊｗ　余裕度
　９Ｆｎ、９Ｆｍ　フラグ
　１００、４００　データ処理装置
　１００ｓ　システム
　１０１、４０１　メモリ制御部
　１０１ｍ、１２１ａ、１２１ｂ　コマンド
　１０１ｒ　リードコマンド
　１０１ｗ　ライトコマンド
　１０２、４０２　バスマスタ
　１１０、４１０　マスタ調停部
　１１０ｉ　情報
　１２０、４３０　リードコマンドバッファ　
　１２１、４３１　ライトコマンドバッファ
　１２１ａ、１０１ｍ　コマンド
　１２２、４３２　データバッファ
　１２２ｄ　ライトデータ
　１３０　ライトデータ受付完了通知制御部
　１３０ｉ　情報
　１３１　コマンド順序判定部
　１４０、４４０　アクセス制御部
　１５０、４５０　メモリ装置
　４２０　コマンド選択部

Claims (8)

  1. 　複数のバスマスタがメモリ装置にデータ転送することを制御するデータ処理装置であって、
    　前記複数のバスマスタからバスマスタを選択し、選択された前記バスマスタからのコマンドに付加情報を付与して、付与がされた後の前記コマンドを生成するマスタ調停部と、
    　生成された前記コマンドが、ライトコマンドである場合に、前記ライトコマンドのライトデータを格納するデータバッファと、
    　生成された前記コマンドが前記ライトコマンドである場合に、前記ライトコマンドを格納するライトコマンドバッファと、
    　生成された前記コマンドがリードコマンドである場合に、前記リードコマンドを格納するリードコマンドバッファと、
    　前記ライトデータの格納が完了したことを示す信号を発行する信号発行部と、
    　前記ライトコマンドバッファにより格納される、発行された前記信号で、前記ライトデータの格納が完了したことが示される前記ライトコマンドである第１のコマンドと、前記リードコマンドバッファにより格納される前記リードコマンドである第２のコマンドの中で、付与された前記付加情報から特定される順序が、より早い方の前記コマンドを、前記メモリ装置に発行されるコマンドとして選択するコマンド順序判定部と
    　を備えるデータ処理装置。
  2. 　付与される前記付加情報は、当該付加情報が付与される前記コマンドによる、前記メモリ装置へのアクセス要求が、何番目に、前記マスタ調停部により選択されたか示すＩＤであり、
    　前記コマンド順序判定部は、第１の前記コマンドおよび第２の前記コマンドのうちで、前記ＩＤが小さい方の前記コマンドを選択する
    　請求項１記載のデータ処理装置。
  3. 　付与される前記付加情報は、前記マスタ調停部により選択された前記バスマスタからの前記コマンドでの、前記メモリ装置へのアクセスにおける、処理時間の余裕度であり、
    　前記ライトコマンドバッファは、前記ライトコマンドである前記コマンドを格納した後に、格納された前記コマンドである余裕度付コマンドの前記余裕度を減少させ、
    　前記リードコマンドバッファは、前記リードコマンドである前記コマンドを格納した後に、格納された前記コマンドである前記余裕度付コマンドの前記余裕度を減少させ、
    　前記コマンド順序判定部は、前記第１のコマンドおよび前記第２のコマンドの中で、選択をする時刻での前記余裕度が小さい方の前記コマンドを選択する
    　請求項１記載のデータ処理装置。
  4. 　請求項３記載のデータ処理装置であって、
    　前記マスタ調停部は、前記付加情報として、前記コマンドへと、前記余裕度である第１の付加情報を付与すると共に、そのコマンドによるアクセス要求が、何番目の順番に、前記マスタ調停部により選択されたのか示すＩＤである第２の付加情報をさらに付与し、
    　前記コマンド順序判定部は、第１の前記コマンドと、第２の前記コマンドの前記余裕度が互いに同一である場合において、それら第１、第２の前記コマンドのうちで、付与された前記ＩＤの小さい方の前記コマンドを選択する
    　データ処理装置。
  5. 　請求項３記載のデータ処理装置であって、
    　前記マスタ調停部は、前記複数のバスマスタに対して各々設定される、前記メモリ装置にアクセスしなければならない余裕度を有し、それぞれの前記バスマスタがアクセス要求を出してから、そのバスマスタの前記余裕度を減少させ、前記複数のバスマスタのうちで、選択をする時刻において、最も小さい前記余裕度の前記バスマスタを選択する
    　データ処理装置。
  6. 　複数のバスマスタがメモリ装置にデータ転送することをデータ処理装置が制御するデータ処理方法であって、
    　前記複数のバスマスタからバスマスタを選択し、選択された前記バスマスタからのコマンドに付加情報を付与して、付与がされた後の前記コマンドを生成するマスタ調停ステップと、
    　生成された前記コマンドが、ライトコマンドである場合に、前記ライトコマンドのライトデータをデータバッファが格納する第１の格納ステップと、
    　生成された前記コマンドが前記ライトコマンドである場合に、前記ライトコマンドをライトコマンドバッファが格納する第２の格納ステップと、
    　生成された前記コマンドがリードコマンドである場合に、前記リードコマンドをリードコマンドバッファが格納する第３の格納ステップと、
    　前記ライトデータの格納が完了したことを示す信号を発行する信号発行ステップと、
    　前記ライトコマンドバッファにより格納される、発行された前記信号で、前記ライトデータの格納が完了したことが示される前記ライトコマンドである第１のコマンドと、前記リードコマンドバッファにより格納される前記リードコマンドである第２のコマンドの中で、付与された前記付加情報から特定される順序が、より早い方の前記コマンドを、前記メモリ装置に発行されるコマンドとして選択するコマンド順序判定ステップと
    　を含むデータ処理方法。
  7. 　複数のバスマスタがメモリ装置にデータ転送することをデータ処理装置が制御するデータ処理方法であって、
    　前記複数のバスマスタからバスマスタを選択し、選択された前記バスマスタからのコマンドに、そのコマンドを、何番目に選択したかを示すＩＤを付与するマスタ選択ステップと、
    　前記マスタ選択ステップで選択された前記コマンドであるライトコマンドのデータが利用可能であるか判定し、有効な前記ライトコマンドを識別するライトコマンド有効判定ステップと、
    　前記ライトコマンド有効判定ステップで識別された、有効な前記ライトコマンドである第１のコマンドと、リードコマンドである第２のコマンドとの中で、小さい方の番号の前記ＩＤが付与された前記コマンドを、前記メモリ装置に発行されるコマンドとして選択するコマンド選択ステップと
    　を含むデータ処理方法。
  8. 　複数のバスマスタがメモリ装置にデータ転送することをデータ処理装置が制御するデータ処理方法であって、
    　前記複数のバスマスタからバスマスタを選択し、選択された前記バスマスタからのコマンドに、前記メモリ装置にアクセス完了するために残された時間を示す余裕度を付与するマスタ選択ステップと、
    　前記マスタ選択ステップで選択された前記コマンドであるライトコマンドのデータが利用可能であるか判定し、有効な前記ライトコマンドを識別するライトコマンド有効判定ステップと、
    　前記ライトコマンド有効判定ステップで識別された、有効な前記ライトコマンドである第１のコマンドと、リードコマンドである第２のコマンドの中で、小さい方の前記余裕度の前記コマンドを、前記メモリ装置に発行されるコマンドとして選択するコマンド選択ステップと
    　を含むデータ処理方法。
PCT/JP2012/003418 2011-07-22 2012-05-25 データ処理装置およびデータ処理方法 WO2013014841A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/158,619 US8924613B2 (en) 2011-07-22 2014-01-17 Data processing device and data processing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011161340 2011-07-22
JP2011-161340 2011-07-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/158,619 Continuation US8924613B2 (en) 2011-07-22 2014-01-17 Data processing device and data processing method

Publications (1)

Publication Number Publication Date
WO2013014841A1 true WO2013014841A1 (ja) 2013-01-31

Family

ID=47600719

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/003418 WO2013014841A1 (ja) 2011-07-22 2012-05-25 データ処理装置およびデータ処理方法

Country Status (3)

Country Link
US (1) US8924613B2 (ja)
JP (1) JPWO2013014841A1 (ja)
WO (1) WO2013014841A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015040750A1 (ja) * 2013-09-20 2015-03-26 富士通株式会社 データ転送装置、情報処理装置及びｉｏ制御方法
WO2018003244A1 (ja) * 2016-06-29 2018-01-04 ソニー株式会社 メモリコントローラ、メモリシステムおよび情報処理システム
CN114503089A (zh) * 2019-12-05 2022-05-13 奥林巴斯株式会社 数据传送装置和数据传送方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393550B2 (en) 2018-09-14 2022-07-19 Rambus Inc. Memory system with error detection

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6412030B1 (en) * 1999-04-16 2002-06-25 Koninklijke Philips Electronics N.V. System and method to optimize read performance while accepting write data in a PCI bus architecture
JP2007026366A (ja) * 2005-07-21 2007-02-01 Canon Inc メモリコントローラ
WO2009147744A1 (ja) * 2008-06-06 2009-12-10 三菱電機株式会社 バス調停装置
JP2010244408A (ja) * 2009-04-08 2010-10-28 Fujitsu Semiconductor Ltd メモリコントローラおよびメモリインターフェース方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02128249A (ja) 1988-11-09 1990-05-16 Hitachi Ltd 記憶制御方式
US6988154B2 (en) * 2000-03-10 2006-01-17 Arc International Memory interface and method of interfacing between functional entities
US6704817B1 (en) * 2000-08-31 2004-03-09 Hewlett-Packard Development Company, L.P. Computer architecture and system for efficient management of bi-directional bus
US6829689B1 (en) * 2002-02-12 2004-12-07 Nvidia Corporation Method and system for memory access arbitration for minimizing read/write turnaround penalties
FR2864320A1 (fr) * 2003-12-19 2005-06-24 St Microelectronics Sa Nouvelle architecture de memoire fifo et procede de gestion d'une telle memoire.
JP4714433B2 (ja) 2004-07-12 2011-06-29 パナソニック株式会社 メモリアクセス装置及び方法
US7272692B2 (en) * 2004-11-12 2007-09-18 International Business Machines Corporation Arbitration scheme for memory command selectors
US7685374B2 (en) * 2007-07-26 2010-03-23 Siliconsystems, Inc. Multi-interface and multi-bus structured solid-state storage subsystem
JP4752882B2 (ja) * 2008-07-24 2011-08-17 ソニー株式会社 メモリアクセスシステム、メモリ制御装置、メモリ制御方法、および、プログラム
US8521980B2 (en) * 2009-07-16 2013-08-27 Mosaid Technologies Incorporated Simultaneous read and write data transfer
US8699277B2 (en) * 2011-11-16 2014-04-15 Qualcomm Incorporated Memory configured to provide simultaneous read/write access to multiple banks

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6412030B1 (en) * 1999-04-16 2002-06-25 Koninklijke Philips Electronics N.V. System and method to optimize read performance while accepting write data in a PCI bus architecture
JP2007026366A (ja) * 2005-07-21 2007-02-01 Canon Inc メモリコントローラ
WO2009147744A1 (ja) * 2008-06-06 2009-12-10 三菱電機株式会社 バス調停装置
JP2010244408A (ja) * 2009-04-08 2010-10-28 Fujitsu Semiconductor Ltd メモリコントローラおよびメモリインターフェース方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015040750A1 (ja) * 2013-09-20 2015-03-26 富士通株式会社 データ転送装置、情報処理装置及びｉｏ制御方法
JP6037029B2 (ja) * 2013-09-20 2016-11-30 富士通株式会社 データ転送装置、情報処理装置及びｉｏ制御方法
JPWO2015040750A1 (ja) * 2013-09-20 2017-03-02 富士通株式会社 データ転送装置、情報処理装置及びｉｏ制御方法
WO2018003244A1 (ja) * 2016-06-29 2018-01-04 ソニー株式会社 メモリコントローラ、メモリシステムおよび情報処理システム
JPWO2018003244A1 (ja) * 2016-06-29 2019-04-18 ソニー株式会社 メモリコントローラ、メモリシステムおよび情報処理システム
US11029881B2 (en) 2016-06-29 2021-06-08 Sony Corporation Memory controller, memory system, and information processing system
JP6992750B2 (ja) 2016-06-29 2022-01-13 ソニーグループ株式会社 メモリコントローラ、メモリシステムおよび情報処理システム
CN114503089A (zh) * 2019-12-05 2022-05-13 奥林巴斯株式会社 数据传送装置和数据传送方法
CN114503089B (zh) * 2019-12-05 2024-05-14 奥林巴斯株式会社 数据传送装置和数据传送方法

Also Published As

Publication number Publication date
US8924613B2 (en) 2014-12-30
JPWO2013014841A1 (ja) 2015-02-23
US20140136743A1 (en) 2014-05-15

Similar Documents

Publication Publication Date Title
US10572401B2 (en) Direct memory access descriptor processing using timestamps
US8661440B2 (en) Method and apparatus for performing related tasks on multi-core processor
US9032162B1 (en) Systems and methods for providing memory controllers with memory access request merging capabilities
JP4752882B2 (ja) メモリアクセスシステム、メモリ制御装置、メモリ制御方法、および、プログラム
JP2010157270A (ja) ハブベースのシステムメモリにおける書込みコマンドを終了させる方法とシステム
WO2016107340A1 (zh) 业务请求处理方法和装置
WO2013014841A1 (ja) データ処理装置およびデータ処理方法
JP2010134627A (ja) バス中継装置
JP2009015832A (ja) アクセス間調停回路、半導体装置およびアクセス間調停方法
KR102308224B1 (ko) 다이내믹 랜덤 액세스 메모리 모듈 및 그것의 리프레쉬 방법
US10157123B1 (en) Methods and apparatus for a scheduler for memory access
TW201935259A (zh) 半導體裝置及匯流排產生器
US9761296B2 (en) Smart in-module refresh for DRAM
KR101110550B1 (ko) 프로세서 장치, 멀티 프로세서 시스템 및 멀티 프로세서 시스템의 공유메모리 접근 방법
JPH08161254A (ja) 情報処理システムおよびそのバス調停方式
US9619423B1 (en) Memory-mapped state bus for integrated circuit
JP5383159B2 (ja) バス中継装置及び制御方法
CN106598742B (zh) 一种ssd主控内部负载均衡***及方法
US20140173225A1 (en) Reducing memory access time in parallel processors
CN112559628A (zh) 一种多集群消息的同步方法、装置、介质及电子设备
JP4924970B2 (ja) データ処理システム
JP2007304830A (ja) 情報先行取得による調停方法および調停装置
JP4900381B2 (ja) メモリ制御装置およびメモリ制御装置の制御方法
JP4862593B2 (ja) データ転送装置及び画像形成装置
JP2008009763A (ja) 情報処理装置及びバス制御方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12817603

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013525542

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12817603

Country of ref document: EP

Kind code of ref document: A1