JP4900381B2 - メモリ制御装置およびメモリ制御装置の制御方法 - Google Patents
メモリ制御装置およびメモリ制御装置の制御方法 Download PDFInfo
- Publication number
- JP4900381B2 JP4900381B2 JP2008501555A JP2008501555A JP4900381B2 JP 4900381 B2 JP4900381 B2 JP 4900381B2 JP 2008501555 A JP2008501555 A JP 2008501555A JP 2008501555 A JP2008501555 A JP 2008501555A JP 4900381 B2 JP4900381 B2 JP 4900381B2
- Authority
- JP
- Japan
- Prior art keywords
- write
- address
- read
- memory
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/229—Timing of a write operation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Static Random-Access Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
11 書き込み制御部
12 アドレス管理部
13 調停回路
14 読み出し制御部
15 WDR
16 ADR
17 WER
18 CER
19 RAM
20 RDR
21 RAM書き込み情報テーブル
まず最初に、図1および図2を用いて、実施例1に係るデータ読み書き制御装置の概要および特徴を説明する。図1は、実施例1に係るデータ読み書き制御装置10の構成を示すブロック図であり、図2は、実施例1に係るデータ読み書き制御装置の概要および特徴を説明するための図である。
次に、図1、図3〜図6を用いてデータ読み書き制御装置10の構成を説明する。図1は、実施例1に係るデータ読み書き制御装置10の構成を示すブロック図であり、図3は、RAM書き込み情報テーブルを説明するための図であり、図4は、アドレス管理部の回路例を説明するための図であり、図5は、アドレス管理部の動作例を説明するための図であり、図6は、調停回路の動作例を説明するための図である。図7は、調停回路のアクセス権を割当てる処理を説明するためのタイムチャートである。
以下にこれらの各部の処理を説明する。
なお、書き込み制御部11は、特許請求の範囲に記載の「書込み制御部」に対応し、読み出し制御部14は、特許請求の範囲に記載の「読出し制御部」に対応する。
次に、図8を用いて、実施例1に係るデータ読み書き制御装置10による処理を説明する。図8は、複数の書き込み制御部(WCTL0とWCTL1)へ同時にデータが入力された場合における実施例1に係るデータ読み書き制御装置10の処理の流れを示すタイムチャートである。
上述してきたように、RAM19にデータを書き込むことを要求する書き込み要求に基づいて、そのデータのアドレス情報をRAM書き込み情報テーブル21に書き込み、RAM書き込み情報テーブル21アドレス情報が書き込まれた直後に、そのアドレス情報を参照してRAM19からデータを読み出すので、RAM19にデータが書き込まれたことを確認する前に、読み出し要求を出す結果、データの書き込まれるまで読み出しを待機することがなくなり、レイテンシの改善を実現することが可能である。
また、上記の実施例1では、書き込み要求、読み込み要求を区別することなく、優先順序を決定する場合を説明したが、本発明はこれに限定されるものではなく、書き込み要求を読み出し要求よりも優先して優先順序を決定するようにしてもよい。
また、図示したデータ読み書き制御装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。例えば、書き込み制御部11とアドレス管理部12を統合してもよい。さらに、各装置にて行なわれる各処理機能は、その全部または任意の一部が、CPUおよび当該CPUにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
なお、本実施例で説明したデータ読み書き制御方法は、あらかじめ用意されたプログラムをパーソナルコンピュータやワークステーションなどのコンピュータで実行することによって実現することができる。このプログラムは、インターネットなどのネットワークを介して配布することができる。また、このプログラムは、ハードディスク、フレキシブルディスク(FD)、CD−ROM、MO、DVDなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行することもできる。
Claims (8)
- 書込み要求に基づいてデータを書込みアドレスに記憶するメモリと、
保持した書込み要求と書込みアドレスを、前記メモリに出力する保持部と、
前記メモリにデータが書かれているかを示す書込み情報を、前記メモリのアドレス毎に保持する書込み情報テーブルと、
入力した書込み要求に基づいて書込みアドレスを生成するアドレス管理部と、
受付けた書込み要求を前記アドレス管理部に出力し、前記生成された書込みアドレスを入力した場合、前記受付けた書込み要求に基づく書込み指示と前記生成された書込みアドレスを前記書込み情報テーブルに出力するとともに、前記受付けた書込み要求と前記生成された書込みアドレスを前記保持部に保持させる書込み制御部を有することを特徴とするメモリ制御装置。 - 前記メモリ制御装置はさらに、
生成した読出しアドレスを前記書込み情報テーブルに出力し、前記生成した読出しアドレスに基づいて前記書込み情報テーブルが生成した読出し要求と前記生成した読出しアドレスを、前記メモリに出力する読出し制御部を有することを特徴とする請求項1記載のメモリ制御装置。 - 前記メモリ制御装置は、
前記書込み制御部を複数有し、
さらに、
前記複数の書込み制御部が出力した複数の書込み要求を調停して、調停された書込み要求と前記調停された書込み要求に対応する書込みアドレスとデータを前記メモリに出力する調停部を有することを特徴とする請求項2記載のメモリ制御装置。 - 前記メモリ制御装置は、
前記読出し制御部を複数有し、
前記調停部は、
前記複数の読出し制御部が出力した複数の読出し要求を調停して、調停された読出し要求と前記調停された読出し要求に対応する読出しアドレスを前記メモリに出力することを特徴とする請求項3記載のメモリ制御装置。 - 前記アドレス管理部は、
前記書込み要求を入力する毎に、書込みアドレスを増分することにより、互いに重複しない複数の書込みアドレスを生成することを特徴とする請求項3又は4記載のメモリ御制御装置。 - 前記調停部は、
前記複数の書込み制御部のうち、最後に調停された書込み要求を出力した書込み制御部からの新たな書込み要求を入力した場合、前記新たな書込み要求の優先順位を最も低くして調停を行うことを特徴とする請求項3〜5のいずれか1項に記載のメモリ制御装置。 - 前記調停部は、
前記複数の書込み制御部からの書込み要求と、前記書込み要求により前記メモリに書込まれたデータに対する前記複数の読出し制御部からの読出し要求とを入力した場合、前記書込み要求を前記読出し要求よりも優先して調停を行うことを特徴とする請求項4記載のメモリ制御装置。 - 書込み要求に基づいてデータを書込みアドレスに記憶するメモリと、保持した書込み要求と書込みアドレスを、前記メモリに出力する保持部と、前記メモリにデータが書かれているかを示す書込み情報を、前記メモリのアドレス毎に保持する書込み情報テーブルを有するメモリ制御装置の制御方法において、
前記メモリ制御装置が有するアドレス管理部が、入力した書込み要求に基づいて書込みアドレスを生成し、
前記メモリ制御装置が有する書込み制御部が、受付けた書込み要求を前記アドレス管理部に出力し、
前記生成された書込みアドレスを入力した場合、前記メモリ制御装置が有する書込み制御部が、前記受付けた書込み要求に基づく書込み指示と前記生成された書込みアドレスを前記書込み情報テーブルに出力するとともに、前記受付けた書込み要求と前記生成された書込みアドレスを前記保持部に保持させ、
前記書込み情報テーブルが、前記出力された書込み要求と書込みアドレスに基づき、書込み情報を保持し、
前記保持部が前記保持した書込み要求と前記保持した書込みアドレスを、前記メモリに出力することを特徴とするメモリ制御装置の制御方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2006/303486 WO2007097002A1 (ja) | 2006-02-24 | 2006-02-24 | データ読み書き制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007097002A1 JPWO2007097002A1 (ja) | 2009-07-09 |
JP4900381B2 true JP4900381B2 (ja) | 2012-03-21 |
Family
ID=38437063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008501555A Expired - Fee Related JP4900381B2 (ja) | 2006-02-24 | 2006-02-24 | メモリ制御装置およびメモリ制御装置の制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8499135B2 (ja) |
JP (1) | JP4900381B2 (ja) |
WO (1) | WO2007097002A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8930601B2 (en) * | 2012-02-27 | 2015-01-06 | Arm Limited | Transaction routing device and method for routing transactions in an integrated circuit |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59231627A (ja) * | 1983-06-13 | 1984-12-26 | Nec Corp | 時系列デ−タ出力接続装置 |
JPH03152651A (ja) * | 1989-11-10 | 1991-06-28 | Fuji Electric Co Ltd | 情報伝送システム |
JPH07253920A (ja) * | 1994-03-15 | 1995-10-03 | Toshiba Corp | Fifo ram コントローラ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3152651B2 (ja) | 1998-10-12 | 2001-04-03 | 松下電器産業株式会社 | 情報記録媒体、情報記録媒体に情報を記録、再生する装置および方法 |
US6259648B1 (en) * | 2000-03-21 | 2001-07-10 | Systran Corporation | Methods and apparatus for implementing pseudo dual port memory |
US6848015B2 (en) * | 2001-11-30 | 2005-01-25 | Hewlett-Packard Development Company, L.P. | Arbitration technique based on processor task priority |
US8041878B2 (en) * | 2003-03-19 | 2011-10-18 | Samsung Electronics Co., Ltd. | Flash file system |
JP4426344B2 (ja) | 2004-03-09 | 2010-03-03 | Okiセミコンダクタ株式会社 | メモリデバイス制御方法および装置 |
JP4956922B2 (ja) * | 2004-10-27 | 2012-06-20 | ソニー株式会社 | 記憶装置 |
US20070156998A1 (en) * | 2005-12-21 | 2007-07-05 | Gorobets Sergey A | Methods for memory allocation in non-volatile memories with a directly mapped file storage system |
-
2006
- 2006-02-24 WO PCT/JP2006/303486 patent/WO2007097002A1/ja active Application Filing
- 2006-02-24 JP JP2008501555A patent/JP4900381B2/ja not_active Expired - Fee Related
-
2008
- 2008-08-21 US US12/230,020 patent/US8499135B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59231627A (ja) * | 1983-06-13 | 1984-12-26 | Nec Corp | 時系列デ−タ出力接続装置 |
JPH03152651A (ja) * | 1989-11-10 | 1991-06-28 | Fuji Electric Co Ltd | 情報伝送システム |
JPH07253920A (ja) * | 1994-03-15 | 1995-10-03 | Toshiba Corp | Fifo ram コントローラ |
Also Published As
Publication number | Publication date |
---|---|
US8499135B2 (en) | 2013-07-30 |
WO2007097002A1 (ja) | 2007-08-30 |
US20080320270A1 (en) | 2008-12-25 |
JPWO2007097002A1 (ja) | 2009-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4820566B2 (ja) | メモリアクセス制御回路 | |
US7865647B2 (en) | Efficient resource arbitration | |
JP6146128B2 (ja) | データ処理装置 | |
JP2009518753A (ja) | メモリアクセス要求のアービトレーション | |
JP2009015832A (ja) | アクセス間調停回路、半導体装置およびアクセス間調停方法 | |
TWI521352B (zh) | 用於數位信號處理之記憶體存取技術 | |
JP4900381B2 (ja) | メモリ制御装置およびメモリ制御装置の制御方法 | |
JP6004463B2 (ja) | 記憶装置及びその制御方法 | |
JP4193746B2 (ja) | マトリックス状バス接続システム | |
JPWO2013014841A1 (ja) | データ処理装置およびデータ処理方法 | |
JP4536189B2 (ja) | Dma転送装置及びdma転送システム | |
JP5383159B2 (ja) | バス中継装置及び制御方法 | |
JP4707017B2 (ja) | 信号処理装置 | |
JP2006251916A (ja) | Dma転送システム及びdma転送方法 | |
JP4019056B2 (ja) | リードリクエスト調停制御システム及びその方法 | |
JP2001256106A (ja) | メモリアクセスシステム | |
JP2008102759A (ja) | メモリアクセス制御装置 | |
JP4351292B2 (ja) | データ制御装置、データ制御方法およびデータ制御プログラム | |
US20070061683A1 (en) | Error correction apparatus and method for data stored in memory | |
JP2010033452A (ja) | レジスタ制御回路およびレジスタ制御方法 | |
JP2008299624A (ja) | 調停装置および調停方法 | |
JP2011013812A (ja) | メモリシステム | |
JP2019200592A (ja) | メモリ制御回路、出力回路、メモリ制御回路の制御方法および出力回路の制御方法 | |
JP2007058424A (ja) | メモリアクセス制御装置 | |
JP2010009241A (ja) | バス使用権の調停装置、及び、バス使用権の調停方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111219 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |