JP4924970B2 - データ処理システム - Google Patents
データ処理システム Download PDFInfo
- Publication number
- JP4924970B2 JP4924970B2 JP2007196211A JP2007196211A JP4924970B2 JP 4924970 B2 JP4924970 B2 JP 4924970B2 JP 2007196211 A JP2007196211 A JP 2007196211A JP 2007196211 A JP2007196211 A JP 2007196211A JP 4924970 B2 JP4924970 B2 JP 4924970B2
- Authority
- JP
- Japan
- Prior art keywords
- access
- address
- unit
- processing system
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
図1は、本発明の第1の実施形態に係るデータ処理システムを持つ半導体集積回路を含む電子装置の構成を示している。図1の電子装置は、バス114を介して互いに接続された半導体集積回路100と共有リソース108とを含む。ここにいう電子装置とは、例えば携帯電話機やDVDレコーダ、ネットワーク機器などの任意の機器が当てはまる。共有リソース108は、例えばSDRAMなどの半導体記憶装置、ネットワーク上のデータストレージなどの任意の機器が当てはまる。
図4は、本発明の第2の実施形態に係るデータ処理システムを持つ半導体集積回路を含む電子装置の構成を示している。図4では、図1に対してページ跨ぎ判定部400及びコマンド分割部401が追加されている。
図6は、本発明の第3の実施形態に係るデータ処理システムを持つ半導体集積回路を含む電子装置の構成を示している。図6では、図1におけるバッファ予約管理部128を廃し、新たに変換テーブルサブバッファ500及び調停前アドレス変換部501を実装している。すなわち、図1では調停前アドレス管理部115と調停後アドレス管理部127とで共用していた変換テーブルバッファ129を、図6では調停前アドレス管理部115の専用とし、かつ調停後アドレス管理部127のために新たに変換テーブルサブバッファ500を設けている。
106 調停部
108 共有リソース
117 バッファ更新制御部
118 アクセス発行制御部
123 先行発行タイミング生成部
125 アドレス変換部
Claims (23)
- 複数のマスタが共有リソースを共有するデータ処理システムであって、
前記複数のマスタ間で共通に、
前記マスタが前記共有リソースへのアクセスに使用する第1のアドレス空間と前記共有リソースが有する第2のアドレス空間との対応を示すアドレス変換テーブルと、
前記アドレス変換テーブルの情報の一部を保持する変換テーブルバッファとを有し、
前記各マスタ毎に、
前記マスタからのアクセスを参照し、前記アクセスのアドレス変換に必要な前記アドレス変換テーブルの情報による前記変換テーブルバッファの更新を制御するバッファ更新制御部と、
前記変換テーブルバッファの更新状況に応じて、前記共有リソースへのアクセスの発行の待ち合わせを行うアクセス発行制御部とを有し、
前記アクセス発行制御部から発行された前記共有リソースへのアクセスの調停を行う調停部と、
前記調停部において選択されたアクセスに対して、前記変換テーブルバッファの情報を用いて前記第1のアドレス空間から前記第2のアドレス空間へのアドレス変換を行うアドレス変換部とを更に有するデータ処理システム。 - 請求項1記載のデータ処理システムにおいて、
前記各マスタ毎に、
前記アドレス変換に必要な情報が前記変換テーブルバッファに保持されているかを判定するアドレス比較部を更に有し、
前記変換テーブルバッファに必要な情報が保持されていない場合のみ前記バッファ更新制御部が前記変換テーブルバッファの更新を行うデータ処理システム。 - 請求項1記載のデータ処理システムにおいて、
前記アクセス発行制御部は、前記マスタからのアクセスのアドレス変換に必要な情報が前記変換テーブルバッファに準備されるのを待たずに前記調停部へアクセスを発行するデータ処理システム。 - 請求項3記載のデータ処理システムにおいて、
前記アドレス変換部に前記マスタからのアクセスが到達するまでに、前記変換テーブルバッファにアドレス変換に必要な情報が準備されることを保証できる時点でアクセス発行タイミングを前記アクセス発行制御部に通知する先行発行タイミング生成部を更に有し、
前記アクセス発行制御部は、前記先行発行タイミング生成部からの前記アクセス発行タイミングをもとに前記調停部へアクセスを発行するデータ処理システム。 - 請求項4記載のデータ処理システムにおいて、
前記先行発行タイミング生成部は、前記バッファ更新制御部から前記変換テーブルバッファの更新指示が発生した時点から一定時間後に前記アクセス発行タイミングを発生するデータ処理システム。 - 請求項4記載のデータ処理システムにおいて、
前記先行発行タイミング生成部は、前記バッファ更新制御部から前記変換テーブルバッファ更新指示が発生した後、前記調停部で一定個数のコマンドを調停した時点で前記アクセス発行タイミングを発生するデータ処理システム。 - 請求項4記載のデータ処理システムにおいて、
前記先行発行タイミング生成部は、前記バッファ更新制御部から前記アドレス変換テーブルへのアクセスの途中でバッファ更新アクセスを観測し、前記バッファ更新アクセスを観測した時点で前記アクセス発行タイミングを発生するデータ処理システム。 - 請求項3記載のデータ処理システムにおいて、
前記マスタからのアクセスのアドレス変換に必要な情報が前記変換テーブルバッファに準備されるのを待たずに前記調停部へ発行したアクセスが示すアドレスを記憶する先行発行アドレス記憶部と、
前記マスタからのアクセスが示すアドレスが前記変換テーブルバッファ又は前記先行発行アドレス記憶部に保持されているかを判定し、保持されていない場合のみ前記変換テーブルバッファの更新を指示するアドレス比較部とを更に有するデータ処理システム。 - 請求項8記載のデータ処理システムにおいて、
前記先行発行アドレス記憶部は、記憶したアドレスが前記変換テーブルバッファに格納されている場合に前記先行発行アドレス記憶部内の当該アドレスの記憶を解除するデータ処理システム。 - 請求項2記載のデータ処理システムにおいて、
前記マスタからのアクセスを1つ以上保持するアクセスキューを更に有し、
前記アドレス比較部は、前記アクセスキュー内の1つ以上のアクセスのアドレス変換に必要な情報が前記変換テーブルバッファに保持されているかを判定し、保持されていない情報の更新をまとめて前記バッファ更新制御部に指示するデータ処理システム。 - 請求項1記載のデータ処理システムにおいて、
前記アクセス発行制御部からのアクセス発行前に、アドレス変換に必要な前記変換テーブルバッファ内の情報を予約し、前記アドレス変換部でアドレス変換が完了するまで前記アドレス変換テーブル内の他の情報により更新されることを抑止するバッファ予約管理部を更に有するデータ処理システム。 - 請求項11記載のデータ処理システムにおいて、
前記バッファ予約管理部は、前記変換テーブルバッファ内の情報それぞれについて、カウンタによって予約を管理するデータ処理システム。 - 請求項11記載のデータ処理システムにおいて、
前記バッファ予約管理部は、前記変換テーブル内の情報の予約をキューによって管理するデータ処理システム。 - 請求項1記載のデータ処理システムにおいて、
前記調停部による調停後、前記アドレス変換前にアクセスをアドレス変換単位以下に分割するコマンド分割部と、
前記マスタからのアクセスが跨ぐ全アドレス変換単位の先頭アドレスを前記バッファ更新制御部に通知するページ跨ぎ判定部とを更に有するデータ処理システム。 - 請求項14記載のデータ処理システムにおいて、
前記バッファ更新制御部は、前記変換テーブルバッファ内の情報を更新するために発行する複数のアクセスを1つにまとめる機能を有するデータ処理システム。 - 請求項14記載のデータ処理システムにおいて、
前記共有リソースはDRAMであり、DRAMアクセスコマンドへの分割機構を前記コマンド分割部として流用するデータ処理システム。 - 請求項2記載のデータ処理システムにおいて、
前記マスタからのアクセスに対して前記変換テーブルバッファの更新が不要な場合は前記調停部での調停を受ける前に前記変換テーブルバッファの情報をもとにアドレス変換を行う調停前アドレス変換部と、
前記アドレス変換テーブルの情報の一部を保持する変換テーブルサブバッファとを更に有し、
前記アドレス変換部は、前記変換テーブルサブバッファを参照してアドレス変換を行うデータ処理システム。 - 請求項1記載のデータ処理システムにおいて、
前記共有リソースは記憶装置であり、当該記憶装置上に前記アドレス変換テーブルを保持し、
前記記憶装置からの出力データから前記変換テーブルバッファ用のデータを分離するデータ分離部と、
前記マスタからのアクセスと前記アドレス変換テーブルの更新のためのアクセスとを分離するコマンド分離部とを更に有するデータ処理システム。 - 請求項1記載のデータ処理システムにおいて、
前記マスタからのアクセスのうちアドレス変換の必要なアクセスと不要なアクセスとを分離するアクセス分離部を更に有するデータ処理システム。 - 請求項19記載のデータ処理システムにおいて、
前記アクセス分離部は、前記マスタがアドレス変換が必要かをアクセスと同時に伝える識別番号によりアクセスを分離するデータ処理システム。 - 請求項19記載のデータ処理システムにおいて、
前記アクセス分離部は、前記マスタが予め定められたアドレス領域へアクセスしたことをもとにアクセスを分離するデータ処理システム。 - 記憶装置及び半導体集積回路を有する電子装置であって、
前記半導体集積回路は、前記記憶装置を共有リソースとする請求項1記載のデータ処理システムを有することを特徴とする電子装置。 - ネットワーク上の記憶装置へのアクセス機能及び半導体集積回路を有する電子装置であって、
前記半導体集積回路は、前記ネットワーク上の記憶装置を共有リソースとする請求項1記載のデータ処理システムを有することを特徴とする電子装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007196211A JP4924970B2 (ja) | 2007-07-27 | 2007-07-27 | データ処理システム |
US12/109,894 US8239652B2 (en) | 2007-07-27 | 2008-04-25 | Data processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007196211A JP4924970B2 (ja) | 2007-07-27 | 2007-07-27 | データ処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009032085A JP2009032085A (ja) | 2009-02-12 |
JP4924970B2 true JP4924970B2 (ja) | 2012-04-25 |
Family
ID=40296388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007196211A Expired - Fee Related JP4924970B2 (ja) | 2007-07-27 | 2007-07-27 | データ処理システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8239652B2 (ja) |
JP (1) | JP4924970B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101490468B1 (ko) * | 2010-02-04 | 2015-02-06 | 삼성전자 주식회사 | 데이터 처리 장치 및 방법 |
US9014003B2 (en) * | 2011-11-08 | 2015-04-21 | Futurewei Technologies, Inc. | Decoupled and concurrent packet processing and packet buffering for load-balancing router architecture |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6126167A (ja) | 1984-07-17 | 1986-02-05 | Hitachi Ltd | メモリ共用方式 |
JPH02101552A (ja) * | 1988-10-11 | 1990-04-13 | Fujitsu Ltd | アドレス変換バッファ処理方式 |
JPH05173930A (ja) * | 1991-12-19 | 1993-07-13 | Yokogawa Electric Corp | Dma制御回路 |
JP3296240B2 (ja) * | 1997-03-28 | 2002-06-24 | 日本電気株式会社 | バス接続装置 |
JPH11184798A (ja) * | 1997-12-18 | 1999-07-09 | Hitachi Ltd | データ通信装置 |
EP1067461B1 (en) * | 1999-07-08 | 2013-04-24 | Texas Instruments France | Unified memory management system for multi process heterogeneous architecture |
EP1348163A1 (en) * | 2000-12-28 | 2003-10-01 | Koninklijke Philips Electronics N.V. | System integrating agents having different resource-accessing schemes |
US20020161983A1 (en) * | 2001-02-21 | 2002-10-31 | Storageapps Inc. | System, method, and computer program product for shared device of storage compacting |
-
2007
- 2007-07-27 JP JP2007196211A patent/JP4924970B2/ja not_active Expired - Fee Related
-
2008
- 2008-04-25 US US12/109,894 patent/US8239652B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009032085A (ja) | 2009-02-12 |
US20090031101A1 (en) | 2009-01-29 |
US8239652B2 (en) | 2012-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5787629B2 (ja) | マシンビジョン用マルチプロセッサシステムオンチップ | |
KR100496116B1 (ko) | 멀티프로세서 장치 | |
JP2007241612A (ja) | マルチマスタシステム | |
US9043806B2 (en) | Information processing device and task switching method | |
JP2001117859A (ja) | バス制御装置 | |
US20140344512A1 (en) | Data Processing Apparatus and Memory Apparatus | |
CN110059035B (zh) | 半导体装置和总线发生器 | |
JP2010244580A (ja) | 外部デバイスアクセス装置 | |
JP5040121B2 (ja) | 情報処理装置、キャッシュ制御方法及びプログラム | |
JP2012043031A (ja) | 共有キャッシュメモリ装置 | |
US20120185672A1 (en) | Local-only synchronizing operations | |
JP4924970B2 (ja) | データ処理システム | |
JP7493311B2 (ja) | バスシステムおよびその制御方法 | |
JP2007172112A (ja) | メモリコントローラ | |
JP6161396B2 (ja) | 演算装置 | |
JP2006268753A (ja) | Dma回路及びコンピュータシステム | |
JPH08161254A (ja) | 情報処理システムおよびそのバス調停方式 | |
JP6319473B1 (ja) | 情報処理装置 | |
US7552252B2 (en) | Memory interface circuit and method | |
US20050135402A1 (en) | Data transfer apparatus | |
US20140136796A1 (en) | Arithmetic processing device and method for controlling the same | |
JP4431492B2 (ja) | 複数のコヒーレンシー・グラニュールをサポートするデータ転送ユニット | |
JP2007241601A (ja) | マルチプロセッサシステム | |
JP2002024007A (ja) | プロセッサシステム | |
JP2007241922A (ja) | 共有資源利用のための調停方法及びその調停装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120127 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |