WO2011058945A1 - 積層セラミック電子部品 - Google Patents

積層セラミック電子部品 Download PDF

Info

Publication number
WO2011058945A1
WO2011058945A1 PCT/JP2010/069825 JP2010069825W WO2011058945A1 WO 2011058945 A1 WO2011058945 A1 WO 2011058945A1 JP 2010069825 W JP2010069825 W JP 2010069825W WO 2011058945 A1 WO2011058945 A1 WO 2011058945A1
Authority
WO
WIPO (PCT)
Prior art keywords
base material
material layer
electronic component
ceramic electronic
multilayer ceramic
Prior art date
Application number
PCT/JP2010/069825
Other languages
English (en)
French (fr)
Inventor
純一 南條
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN2010800504893A priority Critical patent/CN102598165A/zh
Priority to JP2011540495A priority patent/JPWO2011058945A1/ja
Publication of WO2011058945A1 publication Critical patent/WO2011058945A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Definitions

  • the present invention relates to a multilayer ceramic electronic component.
  • the present invention relates to a multilayer ceramic electronic component having a coil pattern inside a base material layer.
  • Ferrite ceramic is often used for multilayer ceramic electronic components having an inductor function. In recent years, with the demand for miniaturization, ferrite ceramics with high magnetic permeability are used.
  • Patent Document 1 discloses a multilayer ceramic electronic component as shown in FIG.
  • This multilayer ceramic electronic component includes a base material layer 102 and surface layers 103 and 104 disposed on the main surface of the base material layer 102.
  • a coil pattern 109 is disposed inside the base material layer 102.
  • the coil pattern 109 is electrically connected to the external electrode 107 through the internal electrode 106 and the via electrode 108.
  • the mounting components 110 and 111 are fixed with solder bumps 112 and solder 113.
  • Patent Document 1 a high-frequency signal flows through the coil pattern 109. In that case, a magnetic field is generated in the base material layer 102 by the coil pattern 109. Due to the change in the magnetic field, an electromotive force is generated in the via electrode in the base material layer 102 due to electromagnetic induction, and noise is generated.
  • the present invention has been made in view of such a problem, and an object thereof is to reduce noise generated in a via electrode in a base material layer.
  • the multilayer ceramic electronic component according to the present invention includes a base material layer, a coil pattern which is disposed inside the base material layer and generates a magnetic field in the base material layer, and at least a part thereof is inside the base material layer. And at least a part of a portion in contact with the base material layer around the via electrode is a low magnetic layer having a magnetic permeability lower than the magnetic permeability of the base material layer. It is characterized by being covered.
  • the base material layer is made of a ferrite ceramic.
  • the coil pattern can be miniaturized.
  • the low magnetic layer preferably has a magnetic permeability of 1 to 30.
  • the magnetic field change of the via electrode can be effectively suppressed.
  • the multilayer body further has a surface layer disposed on at least one main surface of the base material layer.
  • the magnetic field change of the internal electrode arranged in the vicinity of the main surface of the laminate can be suppressed.
  • the multilayer ceramic electronic component includes an internal electrode disposed inside the base material layer and an external electrode disposed on the main surface of the multilayer body, and the via electrode is the internal electrode. And the external electrode are preferably electrically connected.
  • the magnetic field change of the via electrode connecting the internal electrode and the external electrode can be suppressed.
  • the multilayer ceramic electronic component includes an external electrode disposed on the main surface of the multilayer body, and the via electrode is formed so as to be electrically connected to the coil pattern. .
  • the magnetic field change of the via electrode connected to the coil pattern can be suppressed.
  • the via electrode is formed so as to penetrate the base material layer perpendicularly to the main surface of the base material layer.
  • the magnetic field change of the via electrode penetrating the base material layer can be suppressed.
  • the magnetic field change in the via electrode can be suppressed by the low magnetic layer around the via electrode. Therefore, noise generated in the via electrode in the base material layer due to the magnetic field change can be reduced.
  • FIG. 1 is a cross-sectional view showing a multilayer ceramic electronic component of the present invention.
  • This multilayer ceramic electronic component constitutes a DC-DC converter, for example.
  • the multilayer ceramic electronic component includes a multilayer body 5 having a base material layer 2, surface layers 3 and 4, internal electrodes 6 c and 6 d, via electrodes 8 a, 8 b, 8 c, 8 d and 8 e, and a coil pattern 9. I have. External electrodes 7 a, 7 b, 7 c, 7 d, and 7 e are disposed on the main surface of the stacked body 5.
  • the surface layers 3 and 4 are disposed on the main surface of the base material layer 2.
  • the surface layers 3 and 4 serve to prevent the internal electrode 6d and the via electrodes 8a, 8b, 8c, 8d, and 8e in the surface layers 3 and 4 from being affected by the magnetic field of the coil pattern 9.
  • Mounting parts 10 and 11 are mounted on the main surface of the surface layer 3.
  • the mounting component 10 is an IC chip, for example, and is electrically connected to the external electrode 7e disposed on the main surface of the surface layer 3 via the solder bumps 12.
  • the electronic component 11 is, for example, a chip capacitor, and is electrically connected to the external electrode 7 d disposed on the main surface of the surface layer 3 via the solder 13.
  • the external electrodes 7a, 7b, 7c arranged on the main surface of the surface layer 4 are used as terminal electrodes when a multilayer ceramic electronic component is mounted on a circuit board, for example.
  • the coil pattern 9 is disposed inside the base material layer 2 and generates a magnetic field in the base material layer 2.
  • the via electrodes 8a, 8b, 8c, 8d, and 8e are arranged perpendicular to the main surface of the multilayer ceramic electronic component.
  • the via electrodes 8a, 8b, 8c, 8d, and 8e are disposed inside the base material layer 2 and the surface layers 3 and 4.
  • the present invention can be applied to the via electrodes 8a, 8b, 8c, and 8d at least partially disposed inside the base material layer 2 as described below.
  • the via electrode 8 a is formed so as to penetrate the base material layer 2 perpendicular to the main surface of the base material layer 2.
  • the via electrode 8b is formed so as to electrically connect the coil pattern 9 and the external electrode 7b.
  • the via electrode 8c is formed so as to electrically connect the internal electrode 6c and the external electrode 7c.
  • the via electrode 8d is formed so as to electrically connect the coil pattern 9 and the internal electrode 6d.
  • the low magnetic layers 14a, 14b, 14c having a permeability lower than the permeability of the base material layer 2 is at least part of the portions in contact with the base material layer 2 around the via electrodes 8a, 8b, 8c, 8d. , 14d, respectively.
  • the low magnetic layers 14a, 14b, 14c, and 14d may cover at least part of the periphery of the via electrodes 8a, 8b, 8c, and 8d. Further, when the entire surface around the via electrodes 8a, 8b, 8c, and 8d is covered, the magnetic field shielding effect becomes more remarkable.
  • the diameter of the via electrodes 8a, 8b, 8c and 8d is preferably 100 ⁇ m to 400 ⁇ m.
  • the via electrodes 8a, 8b, 8c and 8d and the low magnetic layers 14a, 14b, 14c and 14d are concentric, the low magnetic layers 14a, 14b, 14c and 14d are formed from the outer periphery of the via electrodes 8a, 8b, 8c and 8d. It is preferable that the distance to the outer periphery of the low magnetic layers 14a, 14b, 14c and 14d is 40 to 100 ⁇ m.
  • the base material layer 2 is comprised with a ferrite ceramic.
  • the surface layers 3 and 4 and the low magnetic layers 14a, 14b, 14c and 14d are preferably ferrite ceramics having the same composition. In such a case, since a common material can be used, the manufacturing cost can be reduced. “The same composition” includes the same type and ratio of the main component elements but different types of additives. Moreover, it is preferable that the base material layer 2, the surface layers 3 and 4, and the low magnetic layers 14a, 14b, 14c, and 14d are ferrite ceramics having the same composition system. In such a case, the strength of the fired laminate is improved.
  • the “same composition system” includes those having the same type of main component elements but having a slightly different ratio.
  • the magnetic permeability of the base material layer 2 is preferably 70 to 300 at 1 MHz.
  • the magnetic permeability of the surface layers 3 and 4 and the low magnetic layers 14a, 14b, 14c and 14d is preferably 1 to 30 at 1 MHz.
  • the ferrite ceramic is preferably spinel type ferrite (MFeO 4 : M is a divalent metal ion) or garnet type ferrite (R 3 Fe 5 O 12 : R is a trivalent metal ion).
  • the base material layer 2 is made of, for example, a Fe—Ni—Zn—Cu ferrite ceramic.
  • the base material has a permeability of 300 at 1 MHz. A layer can be obtained.
  • the surface layers 3 and 4 and the low magnetic layers 14a, 14b, 14c, and 14d are made of, for example, an Fe—Zn—Cu ferrite ceramic.
  • an Fe—Zn—Cu ferrite ceramic In this case, if a mixture of ferric oxide (Fe 2 O 3 ) and zinc oxide (ZnO) at a predetermined ratio different from the above is used, the low magnetic property having a magnetic permeability of 1.0 at 1 MHz. A layer or a surface layer can be obtained.
  • Fe—Ni—Zn—Cu ferrite ceramics are used, but Fe—Mn—Zn ferrites and Fe—Ni—Zn ferrite ceramics may be used. All of these crystal structures have a spinel crystal structure. A ferrite ceramic having another crystal structure such as a garnet type may be used.
  • M is a divalent metal ion
  • nickel zinc ferrite: (Ni 1-X Zn X ) Fe 2 O 4 manganese zinc ferrite (Mn 1-X Zn X ) Fe 2 O 4
  • nickel ferrite: NiFe 2 O 4 manganese ferrite: MnFe 2 O 4
  • zinc ferrite: ZnFe 2 O 4 copper ferrite: CuFe 2 O 4
  • magnesium ferrite: MgFe 2 O 4 lithium ferrite: (Li 0.5 Fe 0.5 ) Fe 2 O 4 , gamma iron oxide ( ⁇ -Fe 2 O 3 ): Fe 2/3 ⁇ 1/3 Fe 2 O 4 (“ ⁇ ” is a vacancy And magnetite (iron ferrite): Fe 3 O 4 and the like.
  • Examples of garnet-type ferrite (R 3 Fe 5 O 12 : R is a trivalent metal ion) include, for example, YIG (yttrium iron garnet): Y 3 Fe 5 O 12 , CVG (calcium vanadium iron garnet): Ca 3 Fe 3.5 V 1.5 O 12 , gadolinium iron garnet: Gd 3 Fe 5 O 12 and the like.
  • FIG. 2 is a schematic diagram showing how the magnetic field is shielded.
  • FIG. 2 is a view of the via electrode 8, the low magnetic layer 14, the magnetic field source 15, and the magnetic force lines 16 disposed in the base material layer as viewed from above the multilayer ceramic electronic component.
  • a low magnetic layer 14 is disposed around the via electrode 8.
  • a magnetic field source 15 that generates a magnetic field is assumed.
  • the coil pattern of FIG. 1 is assumed.
  • Magnetic field lines 16 are generated around the magnetic field source 15.
  • the low magnetic layer 14 having a low magnetic permeability is less likely to be polarized than the base layer having a high magnetic permeability, and the magnetic field lines 16 are difficult to pass through. For this reason, the magnetic force lines 16 are less likely to enter the low magnetic layer 14. Therefore, it is difficult for magnetic lines of force to enter the via electrode 8, and a change in the magnetic field in the via electrode 8 can be suppressed.
  • the magnetic field source not only a coil pattern but also a via electrode can be a magnetic field source. That is, when a current flows through the via electrode, a magnetic field is generated around the via electrode by the current. The magnetic field may affect other via electrodes and generate noise. The present invention is also effective against a magnetic field caused by such a via electrode.
  • the low magnetic layer around the via electrode which is the configuration of the present invention, is manufactured as shown in FIG.
  • a specific ceramic green sheet 21 is prepared.
  • This ceramic green sheet is obtained by adding a binder, a plasticizer, a wetting agent, a dispersing agent, etc. to the prepared ferrite raw material powder to form a slurry, which is then formed into a sheet shape.
  • the through-hole 22 is formed in the ceramic green sheet 21, as shown in FIG.3 (B).
  • the through hole 22 can be formed by a laser or the like.
  • the low magnetic layer 14 is formed in the through hole 22.
  • the low magnetic layer 14 is made into a paste by adding a binder, a plasticizer, or the like to the prepared ferrite raw material powder and filling the through holes 22. Then, as shown in FIG. 3D, the through hole 22 is formed again in the low magnetic layer 14. Then, as shown in FIG. 3E, the via electrode 8 is formed by filling the through hole 22 with a conductive paste.
  • the positional relationship between the low magnetic layer 14 and the via electrode 8 can be adjusted by adjusting the size and position of the through hole 22. For example, the positional relationship may be such that the low magnetic layer 14 covers a part of the periphery of the via electrode 8.
  • an electrode pattern to be an internal electrode, an external electrode, and a coil pattern is formed on a specific ceramic green sheet.
  • the electrode pattern can be formed, for example, by printing a conductive paste.
  • each of the base material layer 2 and the surface layers 3 and 4 a predetermined number of ceramic green sheets are laminated in a predetermined number and fired after pressure bonding.
  • the external electrode is plated. For example, a nickel plating film and a gold plating film are sequentially formed by electroless plating. Then, a mounting component is mounted on the external electrode.
  • the via electrode not only a circular cross section but also an elliptical shape, a square shape, and a rectangular shape can be formed.
  • the cross-sectional shape of the low magnetic layer 14 may be a square
  • the cross-sectional shape of the via electrode 8 may be a circle.
  • a plurality of multilayer ceramic electronic components may be formed in an aggregated state.
  • dividing grooves are formed before firing. And it can divide
  • the firing step is performed in the state of individual multilayer ceramic electronic components.
  • electrolytic plating using a barrel can be used.
  • a plurality of multilayer ceramic electronic components may be formed in an aggregated state, and may be divided by forming divided grooves after firing.
  • the multilayer ceramic electronic component of the present invention is not limited to this content, and can be appropriately changed within a range not impairing the gist of the invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

　基材層内のビア電極内に発生するノイズを低減することができる積層セラミック電子部品を提供する。　本発明に係る積層セラミック電子部品は、基材層２と、基材層２の内部に配置され、基材層２内に磁界を生じさせるコイルパターン９と、少なくとも一部が基材層２の内部に配置されるビア電極８と、を備え、ビア電極８の周囲の基材層２と接する部分が、基材層２の透磁率よりも低い透磁率の低磁性層１４で覆われていることを特徴としている。

Description

積層セラミック電子部品
　本発明は、積層セラミック電子部品に関する。特に、基材層の内部にコイルパターンを有する積層セラミック電子部品に関する。
　インダクタ機能を有する積層セラミック電子部品には、多くの場合、フェライトセラミックが用いられる。近年、小型化の要求にともない、高い透磁率のフェライトセラミックが用いられる。
　例えば、特許文献１には、図４のような積層セラミック電子部品が開示されている。この積層セラミック電子部品は、基材層１０２と、基材層１０２の主面上に配置される表面層１０３、１０４と、を備えている。そして、基材層１０２の内部にはコイルパターン１０９が配置されている。また、コイルパターン１０９は内部電極１０６、ビア電極１０８を介して外部電極１０７と電気的に接続されている。そして、積層セラミック電子部品の主面上には、実装部品１１０、１１１がはんだバンプ１１２やはんだ１１３で固定されている。
ＷＯ２００７／１４８５５６号公報
　特許文献１では、コイルパターン１０９に高周波信号が流れる。その場合、コイルパターン１０９により基材層１０２内に磁界が生じる。この磁界の変化により、基材層１０２内のビア電極に電磁誘導による起電力が生じ、ノイズが発生するという問題があった。
　本発明は、かかる課題に鑑みなされたものであり、基材層内のビア電極内に発生するノイズを低減することを目的とする。
　本発明に係る積層セラミック電子部品は、基材層と、前記基材層の内部に配置され、前記基材層内に磁界を生じさせるコイルパターンと、少なくとも一部が前記基材層の内部に配置されるビア電極と、を有する積層体を備え、前記ビア電極の周囲の前記基材層と接する部分の少なくとも一部が、前記基材層の透磁率よりも低い透磁率の低磁性層で覆われていることを特徴としている。
　本発明の構成によれば、磁界変化に起因する基材層内のビア電極内に発生するノイズを低減することができる。
　また、本発明に係る積層セラミック電子部品では、前記基材層はフェライトセラミックで構成されることが好ましい。
　かかる場合には、コイルパターンの小型化が可能になる。
　また、本発明に係る積層セラミック電子部品では、前記低磁性層の透磁率が１～３０であることが好ましい。
　かかる場合、効果的にビア電極の磁界変化を抑制することができる。
　また、本発明に係る積層セラミック電子部品では、前記積層体は前記基材層の少なくとも一方の主面上に配置される表面層をさらに有することが好ましい。
　かかる場合、積層体の主面近傍に配置される内部電極の磁界変化を抑制することができる。
　また、本発明に係る積層セラミック電子部品では、前記基材層の内部に配置される内部電極と、前記積層体の主面上に配置される外部電極とを備え、前記ビア電極は前記内部電極と前記外部電極とを電気的に接続するように形成されていることが好ましい。
　かかる場合、内部電極と外部電極を接続するビア電極の磁界変化を抑制することができる。
　また、本発明に係る積層セラミック電子部品では、前記積層体の主面上に配置される外部電極を備え、前記ビア電極は前記コイルパターンと電気的に接続するように形成されていることが好ましい。
　かかる場合、コイルパターンと接続されているビア電極の磁界変化を抑制することができる。
　また、本発明に係る積層セラミック電子部品では、前記ビア電極は、前記基材層の主面と垂直に前記基材層を貫通するように形成されていることが好ましい。
　かかる場合、基材層を貫通しているビア電極の磁界変化を抑制することができる。
　本発明の構成によれば、ビア電極の周囲の低磁性層により、ビア電極内の磁界変化を抑制することができる。したがって、磁界変化に起因する基材層内のビア電極内に発生するノイズを低減することができる。
本発明に係る積層セラミック電子部品を示す断面図である。 本発明における、磁界の遮蔽を示す模式図である。 本発明に係る積層セラミック電子部品の製造方法を示す断面図である。 従来の積層セラミック電子部品を示す断面図である。
　以下において、本発明を実施するための形態について説明する。
　図１は、本発明の積層セラミック電子部品を示す断面図である。
　この積層セラミック電子部品は、例えばＤＣ－ＤＣコンバータを構成する。積層セラミック電子部品は、基材層２と、表面層３、４と、内部電極６ｃ、６ｄと、ビア電極８ａ、８ｂ、８ｃ、８ｄ、８ｅと、コイルパターン９と、を有する積層体５を備えている。そして、積層体５の主面上には外部電極７ａ、７ｂ、７ｃ、７ｄ、７ｅが配置される。
　表面層３、４は基材層２の主面上に配置される。表面層３、４は、表面層３、４内の内部電極６ｄやビア電極８ａ、８ｂ、８ｃ、８ｄ、８ｅに、コイルパターン９の磁界の影響を及ぼさない役割を果たす。
　表面層３の主面上には、実装部品１０及び１１が実装される。実装部品１０は例えばＩＣチップであり、表面層３の主面上に配置された外部電極７ｅにはんだバンプ１２を介して電気的に接続される。電子部品１１は例えばチップコンデンサであり、表面層３の主面上に配置された外部電極７ｄにはんだ１３を介して電気的に接続される。表面層４の主面上に配置された外部電極７ａ、７ｂ、７ｃは、例えば回路基板上に積層セラミック電子部品を実装する際の端子電極として用いられる。
　コイルパターン９は基材層２の内部に配置され、基材層２内に磁界を生じさせる。
　ビア電極８ａ、８ｂ、８ｃ、８ｄ、８ｅは、積層セラミック電子部品の主面と垂直に配置されている。そして、ビア電極８ａ、８ｂ、８ｃ、８ｄ、８ｅは、基材層２や、表面層３，４の内部に配置される。本発明は、下記のように、少なくとも一部が基材層２の内部に配置されるビア電極８ａ、８ｂ、８ｃ、８ｄに適用可能である。例えば、ビア電極８ａは基材層２の主面と垂直に基材層２を貫通するように形成されている。また、ビア電極８ｂはコイルパターン９と外部電極７ｂとを電気的に接続するように形成されている。また、ビア電極８ｃは内部電極６ｃと外部電極７ｃとを電気的に接続するように形成されている。また、ビア電極８ｄは、コイルパターン９と内部電極６ｄとを電気的に接続するように形成されている。
　本発明は、ビア電極８ａ、８ｂ、８ｃ、８ｄの周囲の基材層２と接する部分の少なくとも一部が、基材層２の透磁率よりも低い透磁率の低磁性層１４ａ、１４ｂ、１４ｃ、１４ｄでそれぞれ覆われていることを特徴としている。低磁性層１４ａ、１４ｂ、１４ｃ、１４ｄは、ビア電極８ａ、８ｂ、８ｃ、８ｄの周囲の少なくとも一部を覆えば良い。また、ビア電極８ａ、８ｂ、８ｃ、８ｄの周囲の全面を覆った場合には、磁界の遮蔽効果はより顕著となる。
　ビア電極８ａ、８ｂ、８ｃ、８ｄの直径は、１００μｍ～４００μｍが好ましい。また、ビア電極８ａ、８ｂ、８ｃ、８ｄと低磁性層１４ａ、１４ｂ、１４ｃ、１４ｄが同心円状の場合、ビア電極８ａ、８ｂ、８ｃ、８ｄの外周から低磁性層１４ａ、１４ｂ、１４ｃ、１４ｄの外周までの距離、すなわち低磁性層１４ａ、１４ｂ、１４ｃ、１４ｄの円環の幅が４０～１００μｍであることが好ましい。また、基材層２はフェライトセラミックで構成されることが好ましい。
　表面層３、４と低磁性層１４ａ、１４ｂ、１４ｃ、１４ｄとは、同一の組成のフェライトセラミックであることが好ましい。かかる場合には、共通の材料を用いることが可能であるので、製造コストが低減できる。「同一の組成」とは、主成分の元素の種類や比率は同一であるが、添加剤の種類を異なるものも含む。また、基材層２、表面層３、４、及び低磁性層１４ａ、１４ｂ、１４ｃ、１４ｄは、同一の組成系のフェライトセラミックであることが好ましい。かかる場合には、焼成後の積層体の強度が向上するためである。「同一の組成系」とは、主成分の元素の種類は同一であるが、比率が多少異なるものも含む。
　また、基材層２の透磁率は１ＭＨｚで７０～３００であることが好ましい。また、表面層３、４及び低磁性層１４ａ、１４ｂ、１４ｃ、１４ｄの透磁率は１ＭＨｚで１～３０であることが好ましい。また、フェライトセラミックは、スピネル型フェライト（ＭＦｅＯ4：Ｍは２価金属イオン）、または、ガーネット型フェライト（Ｒ3Ｆｅ5Ｏ12：Ｒは３価金属イオン）であることが好ましい。
　本実施形態では、基材層２は、例えばＦｅ－Ｎｉ－Ｚｎ－Ｃｕ系のフェライトセラミックから構成される。この場合、酸化第二鉄（Ｆｅ2Ｏ3）、酸化亜鉛（ＺｎＯ）、酸化ニッケル（ＮｉＯ）を所定の割合で調合したものを用いれば、１ＭＨｚでの透磁率が３００の特性を有する基材層を得ることができる。
　また、表面層３、４や低磁性層１４ａ、１４ｂ、１４ｃ、１４ｄは、例えばＦｅ－Ｚｎ－Ｃｕ系のフェライトセラミックから構成される。この場合、酸化第二鉄（Ｆｅ2Ｏ3）、酸化亜鉛（ＺｎＯ）を上記とは異なる所定の比率で調合したものを用いれば、１ＭＨｚでの透磁率が１．０の特性を有する低磁性層や表面層を得ることができる。
　上述の例では、Ｆｅ－Ｎｉ－Ｚｎ－Ｃｕ系のフェライトセラミックを用いたが、Ｆｅ－Ｍｎ－Ｚｎ系や、Ｆｅ－Ｎｉ－Ｚｎ系のフェライトセラミックを用いても良い。これらの結晶構造は、いずれもスピネル型の結晶構造をとる。ガーネット型等の他の結晶構造をとるフェライトセラミックを用いても良い。
　なお、スピネル型フェライト（ＭＦｅ2Ｏ4：Ｍは２価金属イオン）としては、例えば、ニッケルジンクフェライト：（Ｎｉ1-XＺｎX）Ｆｅ2Ｏ4、マンガンジンクフェライト（Ｍｎ1-XＺｎX）Ｆｅ2Ｏ4、ニッケルフェライト：ＮｉＦｅ2Ｏ4、マンガンフェライト：ＭｎＦｅ2Ｏ4、亜鉛フェライト：ＺｎＦｅ2Ｏ4、銅フェライト：ＣｕＦｅ2Ｏ4、コバルトフェライト：ＣｏＦｅ2Ｏ4、マグネシウムフェライト：ＭｇＦｅ2Ｏ4、リチウムフェライト：（Ｌｉ0.5Ｆｅ0.5）Ｆｅ2Ｏ4、ガンマ酸化鉄（γ－Ｆｅ2Ｏ3）：Ｆｅ2/3□1/3Ｆｅ2Ｏ4（「□」は、空孔を示す。）、マグネタイト（鉄フェライト）：Ｆｅ3Ｏ4等が挙げられる。
　また、ガーネット型フェライト（Ｒ3Ｆｅ5Ｏ12：Ｒは３価金属イオン）としては、例えば、ＹＩＧ（イットリウム鉄ガーネット）：Ｙ3Ｆｅ5Ｏ12、ＣＶＧ（カルシウムバナジウム鉄ガーネット）：Ｃａ3Ｆｅ3.5Ｖ1.5Ｏ12、ガドリニウム鉄ガーネット：Ｇｄ3Ｆｅ5Ｏ12等が挙げられる。
　図２は磁界の遮蔽の様子を示す模式図である。図２は基材層内に配置されたビア電極８、低磁性層１４、磁界源１５及び磁力線１６を、積層セラミック電子部品の上方からみた図である。ビア電極８の周囲には、低磁性層１４が配置されている。理解のために、磁界を生じさせる磁界源１５を仮定する。磁界源１５としては、図１のコイルパターンを想定している。磁力線１６は磁界源１５の周囲に発生する。
　この場合、透磁率の低い低磁性層１４は、透磁率の高い基材層に比べて分極しにくく、磁力線１６が通り難くなる。そのため、磁力線１６は低磁性層１４内に浸入し難くなる。したがって、ビア電極８内に磁力線が浸入し難くなり、ビア電極８内の磁界の変化を抑えることができる。
　また、本発明において磁界源としては、コイルパターンだけでなく、ビア電極も磁界源となりうる。すなわち、ビア電極に電流が流れる場合、電流よりビア電極の周囲に磁界が発生する。その磁界が他のビア電極に影響を及ぼし、ノイズを発生させる場合がある。本発明は、かかるビア電極に起因する磁界に対しても効果的である。
　次に、積層セラミック電子部品の製造方法について説明する。
　本発明の構成である、ビア電極の周囲の低磁性層は、図３のように作製される。まず、図３（Ａ）に示すように、特定のセラミックグリーンシート２１を用意する。このセラミックグリーンシートは、調合されたフェライト原料粉末に、バインダ、可塑剤、湿潤剤、分散剤等を加えてスラリー化し、これをシート状に成形して得られる。そして、図３（Ｂ）に示すように、セラミックグリーンシート２１に貫通孔２２を形成する。貫通孔２２はレーザー等で形成することができる。次に、図３（Ｃ）に示すように、貫通孔２２内に低磁性層１４を形成する。低磁性層１４は、例えば調合されたフェライト原料粉末に、バインダ、可塑剤等を加えてペースト状にして、貫通孔２２に充填する。そして、図３（Ｄ）に示すように、低磁性層１４の内部に再度貫通孔２２を形成する。そして、図３（Ｅ）に示すように、貫通孔２２内に導電性ペーストを充填して、ビア電極８を形成する。貫通孔２２の大きさや位置を調整することで、低磁性層１４とビア電極８との位置関係を調整することが可能である。例えば、低磁性層１４がビア電極８の周囲の一部を覆うような位置関係にすることも可能である。
　また、特定のセラミックグリーンシート上に、内部電極、外部電極、及びコイルパターンとなるべき電極パターンを形成する。電極パターンは例えば導電性ペーストを印刷することで形成することができる。
　そして、基材層２及び表面層３、４の各々を形成するため、所定の枚数のセラミックグリーンシートを所定の枚数で積層して圧着後に焼成を行う。次に、外部電極をめっき処理する。例えば、無電解めっきにより、ニッケルめっき膜および金めっき膜を順次形成する。そして、外部電極上に実装部品を実装する。
　なお、ビア電極については、断面が円形状だけでなく、楕円形状、正方形及び長方形の形状も形成することができる。例えば、図３において、低磁性層１４の断面形状を四角にして、ビア電極８の断面形状を円にすることも可能である。
　また、複数の積層セラミック電子部品を同時に製造するために、複数の積層セラミック電子部品を集合状態で形成しても良い。その場合には、焼成前に分割溝を形成しておく。そして、焼成後に分割溝に沿って分割して、個々の積層セラミック電子部品を取り出すことができる。また、焼成前に分割してもよい。この場合、焼成工程は、個々の積層セラミック電子部品の状態で実施される。めっき工程は、例えばバレルによる電解めっきを用いることができる。また、複数の積層セラミック電子部品を集合状態で形成して、焼成後に分割溝を形成して、分割しても良い。
　以上、積層セラミック電子部品の製造方法について説明した。本発明の積層セラミック電子部品はこの内容に限定されることはなく、発明の趣旨を損なわない範囲で、適宜変更を加えることができる。
　　１　　　基板
　　２　　　基材層
　　３、４　表面層
　　５　　　積層体
　　６ｃ、６ｄ　内部電極
　　７ａ、７ｂ、７ｃ、７ｄ、７ｅ　表面電極
　　８、８ａ、８ｂ、８ｃ、８ｄ、８ｅ　ビア電極
　　９　　　コイルパターン
　　１０、１１　実装部品
　　１２　　はんだバンプ
　　１３　　はんだ
　　１４、１４ａ、１４ｂ、１４ｃ、１４ｄ　　低磁性層
　　１５　　磁界源
　　１６　　磁力線
　　２１　　セラミックグリーンシート
　　２２　　貫通孔
　　１０２　基材層
　　１０３、１０４　表面層
　　１０６　内部電極
　　１０７　表面電極
　　１０８　ビア電極
　　１０９　コイルパターン
　　１１０、１１１　実装部品
　　１１２　はんだバンプ
　　１１３　はんだ

Claims (7)

  1. 　基材層と、前記基材層の内部に配置され、前記基材層内に磁界を生じさせるコイルパターンと、少なくとも一部が前記基材層の内部に配置されるビア電極と、を有する積層体を備え、
    　前記ビア電極の周囲の前記基材層と接する部分の少なくとも一部が、前記基材層の透磁率よりも低い透磁率の低磁性層で覆われている、積層セラミック電子部品。
  2. 　前記基材層はフェライトセラミックで構成される、請求項１に記載の積層セラミック電子部品。
  3. 　前記低磁性層の透磁率が１～３０である、請求項１または２に記載の積層セラミック電子部品。
  4. 　前記積層体は前記基材層の少なくとも一方の主面上に配置される表面層をさらに有する、請求項１～３のいずれか１項に記載の積層セラミック電子部品。
  5. 　前記基材層の内部に配置される内部電極と、前記積層体の主面上に配置される外部電極とを備え、前記ビア電極は前記内部電極と前記外部電極とを電気的に接続するように形成されている、請求項１～４のいずれか１項に記載の積層セラミック電子部品。
  6. 　前記積層体の主面上に配置される外部電極を備え、前記ビア電極は前記コイルパターンと前記外部電極とを電気的に接続するように形成されている、請求項１～４のいずれか１項に記載の積層セラミック電子部品。
  7. 　前記ビア電極は、前記基材層の主面と垂直に前記基材層を貫通するように形成されている、請求項１～４のいずれか１項に記載の積層セラミック電子部品。
PCT/JP2010/069825 2009-11-11 2010-11-08 積層セラミック電子部品 WO2011058945A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2010800504893A CN102598165A (zh) 2009-11-11 2010-11-08 层叠陶瓷电子部件
JP2011540495A JPWO2011058945A1 (ja) 2009-11-11 2010-11-08 積層セラミック電子部品

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009257900 2009-11-11
JP2009-257900 2009-11-11

Publications (1)

Publication Number Publication Date
WO2011058945A1 true WO2011058945A1 (ja) 2011-05-19

Family

ID=43991604

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/069825 WO2011058945A1 (ja) 2009-11-11 2010-11-08 積層セラミック電子部品

Country Status (3)

Country Link
JP (1) JPWO2011058945A1 (ja)
CN (1) CN102598165A (ja)
WO (1) WO2011058945A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016025152A (ja) * 2014-07-17 2016-02-08 日立金属株式会社 積層部品及びその製造方法
JP2017216401A (ja) * 2016-06-01 2017-12-07 株式会社村田製作所 電子部品
WO2018079142A1 (ja) * 2016-10-24 2018-05-03 株式会社村田製作所 コイル内蔵多層基板、電源モジュール
JP2019009320A (ja) * 2017-06-26 2019-01-17 新光電気工業株式会社 配線基板
WO2024024069A1 (ja) * 2022-07-29 2024-02-01 日本碍子株式会社 インターポーザおよびインターポーザの製造方法
WO2024024027A1 (ja) * 2022-07-28 2024-02-01 日本碍子株式会社 コア基板およびインターポーザ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0267609U (ja) * 1988-11-08 1990-05-22
JPH05315139A (ja) * 1992-05-07 1993-11-26 Murata Mfg Co Ltd Ｌｃ複合電子部品
JPH06112047A (ja) * 1992-09-26 1994-04-22 Taiyo Yuden Co Ltd 積層セラミックインダクタとその製造方法
JPH06283882A (ja) * 1993-03-26 1994-10-07 Cmk Corp 磁界・電磁波シールド層を有するプリント配線板 とその製造方法
JPH10215044A (ja) * 1997-01-28 1998-08-11 Kyocera Corp 配線基板及びその製造方法
JPH11224817A (ja) * 1998-02-06 1999-08-17 Murata Mfg Co Ltd 積層型インダクタアレイ
WO2007148556A1 (ja) * 2006-06-23 2007-12-27 Murata Manufacturing Co., Ltd. 積層型セラミック電子部品

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6387809A (ja) * 1986-09-30 1988-04-19 Citizen Watch Co Ltd 演算増幅器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0267609U (ja) * 1988-11-08 1990-05-22
JPH05315139A (ja) * 1992-05-07 1993-11-26 Murata Mfg Co Ltd Ｌｃ複合電子部品
JPH06112047A (ja) * 1992-09-26 1994-04-22 Taiyo Yuden Co Ltd 積層セラミックインダクタとその製造方法
JPH06283882A (ja) * 1993-03-26 1994-10-07 Cmk Corp 磁界・電磁波シールド層を有するプリント配線板 とその製造方法
JPH10215044A (ja) * 1997-01-28 1998-08-11 Kyocera Corp 配線基板及びその製造方法
JPH11224817A (ja) * 1998-02-06 1999-08-17 Murata Mfg Co Ltd 積層型インダクタアレイ
WO2007148556A1 (ja) * 2006-06-23 2007-12-27 Murata Manufacturing Co., Ltd. 積層型セラミック電子部品

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016025152A (ja) * 2014-07-17 2016-02-08 日立金属株式会社 積層部品及びその製造方法
JP2017216401A (ja) * 2016-06-01 2017-12-07 株式会社村田製作所 電子部品
US10497510B2 (en) 2016-06-01 2019-12-03 Murata Manufacturing Co., Ltd. Electronic component
WO2018079142A1 (ja) * 2016-10-24 2018-05-03 株式会社村田製作所 コイル内蔵多層基板、電源モジュール
JPWO2018079142A1 (ja) * 2016-10-24 2019-04-11 株式会社村田製作所 コイル内蔵多層基板、電源モジュール
US11024571B2 (en) 2016-10-24 2021-06-01 Murata Manufacturing Co., Ltd. Coil built-in multilayer substrate and power supply module
JP2019009320A (ja) * 2017-06-26 2019-01-17 新光電気工業株式会社 配線基板
WO2024024027A1 (ja) * 2022-07-28 2024-02-01 日本碍子株式会社 コア基板およびインターポーザ
WO2024024069A1 (ja) * 2022-07-29 2024-02-01 日本碍子株式会社 インターポーザおよびインターポーザの製造方法

Also Published As

Publication number Publication date
JPWO2011058945A1 (ja) 2013-03-28
CN102598165A (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
US7839651B2 (en) Multilayer ceramic electronic component
JP5065603B2 (ja) コイル内蔵基板および電子装置
US9251943B2 (en) Multilayer type inductor and method of manufacturing the same
JP4703459B2 (ja) コイル内蔵基板
WO2011058945A1 (ja) 積層セラミック電子部品
KR101156987B1 (ko) 전자 부품
US8362865B2 (en) Electronic component
JP4659469B2 (ja) コイル内蔵基板
JP5078340B2 (ja) コイル内蔵基板
US20140085038A1 (en) Electronic component
US8207810B2 (en) Multilayer electronic component
US9123465B2 (en) Electronic component
JP4930228B2 (ja) 積層電子部品
WO2010064505A1 (ja) 電子部品
JP4475965B2 (ja) コイル内蔵ガラスセラミック基板
JP5617614B2 (ja) コイル内蔵基板
JP2005259774A (ja) 開磁路型積層コイル部品
JP4429051B2 (ja) コイル内蔵ガラスセラミック基板
JP5212299B2 (ja) 電子部品及びその製造方法
JP4557690B2 (ja) コイル内蔵基板
JP2013034006A (ja) コイル内蔵基板および電子装置
JP4889423B2 (ja) コイル内蔵基板
JP4428992B2 (ja) コイル内蔵ガラスセラミック基板

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080050489.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10829904

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011540495

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10829904

Country of ref document: EP

Kind code of ref document: A1