WO2009101785A1 - 不揮発性半導体記憶装置及びその製造方法 - Google Patents

不揮発性半導体記憶装置及びその製造方法 Download PDF

Info

Publication number
WO2009101785A1
WO2009101785A1 PCT/JP2009/000501 JP2009000501W WO2009101785A1 WO 2009101785 A1 WO2009101785 A1 WO 2009101785A1 JP 2009000501 W JP2009000501 W JP 2009000501W WO 2009101785 A1 WO2009101785 A1 WO 2009101785A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
layer
contact plug
interlayer insulating
transistor
Prior art date
Application number
PCT/JP2009/000501
Other languages
English (en)
French (fr)
Inventor
Takumi Mikawa
Yoshio Kawashima
Koji Arita
Takeki Ninomiya
Original Assignee
Panasonic Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corporation filed Critical Panasonic Corporation
Priority to US12/867,437 priority Critical patent/US8537605B2/en
Priority to KR1020107018148A priority patent/KR101104443B1/ko
Priority to JP2009553358A priority patent/JP4563504B2/ja
Priority to CN200980104930.9A priority patent/CN101946321B/zh
Priority to EP09710369A priority patent/EP2244293A4/en
Publication of WO2009101785A1 publication Critical patent/WO2009101785A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Definitions

  • the present invention relates to a nonvolatile semiconductor memory device in which a resistance value to be stably held changes by application of a voltage pulse, and a manufacturing method thereof.
  • the memory cell may be configured with a simple structure. Therefore, further miniaturization, higher speed, and lower power consumption are expected.
  • a memory cell that performs a stable memory operation is configured using one transistor and one memory element, and high integration is performed using the memory cell.
  • a resistance is applied to a part of a variable resistance layer using a material having a perovskite structure immediately below the upper electrode.
  • a variable region is formed to form a variable resistance element (see, for example, Patent Document 1).
  • the resistance change region is formed immediately above the lower electrode having a small area, because the lower electrode and the upper electrode of the resistance change element have different structures in contact with the resistance change layer. Therefore, it is possible to obtain a reliable resistance change in the vicinity of an electrode having a small connection size by applying a voltage lower than that in the prior art, so that miniaturization and power consumption can be reduced.
  • a 1T1C type memory cell configuration using one transistor and one ferroelectric capacitor has a capacitance after a manufacturing process in which a capacitive insulating film made of a ferroelectric capacitor is formed immediately below the upper electrode.
  • a capacitive insulating film made of a ferroelectric capacitor is formed immediately below the upper electrode.
  • FIG. 15 shows a cross-sectional view of a conventional general nonvolatile semiconductor memory device 10.
  • the resistance change element 1 includes three layers of a lower electrode 2, a resistance change layer 3, and an upper electrode 4, and is connected to the transistor 5 by a first contact plug 6.
  • the 1T1R type memory cell 7 composed of the resistance change element 1 and the transistor 5 is connected to the first wiring 11 and the second wiring 12 by the second contact plug 8 and the third contact plug 9, respectively. And driven by a peripheral circuit.
  • the memory cell 7 including the resistance change element 1 is generally formed in a dot-type isolated pattern.
  • the resist in the lithography process, it is necessary to ensure the adhesion of the resist only by the area of the dot pattern isolated from the other, and there is a fundamental problem that the resist cannot be miniaturized as compared with a line pattern that can be shared with adjacent cells. It was.
  • the first contact plug 6 and the variable resistance element which are the main parts of the memory cell, except for the mask necessary for forming the source / drain regions of the transistor 5.
  • the gate electrode, the second contact plug 8, the first wiring 11 and the second wiring 12 a total of six masks are required.
  • the present invention solves the above-described problems, and is a 1T1R type memory cell using one transistor and one resistance change element. By simplifying the structure of the resistance change element, the transistor and the lead-out wiring are provided. It is an object of the present invention to provide a nonvolatile semiconductor memory device having a memory cell that can be structured and can be miniaturized only by adding one mask to the step of forming an electrical connection plug, and the manufacturing method thereof.
  • a nonvolatile semiconductor memory device includes a substrate on which a transistor is formed, a first interlayer insulating layer formed on the substrate so as to cover the transistor, and the first interlayer.
  • a first contact plug or second contact plug formed in an insulating layer and electrically connected to a drain electrode or a source electrode of a transistor, and a resistance formed by covering at least part of the first contact plug A variable layer; a first wiring formed on the variable resistance layer; and a second wiring formed so as to cover at least a part of the second contact plug; The end face of the wiring is configured in the same plane.
  • the nonvolatile semiconductor memory device of the present invention includes a substrate on which a transistor having a first main electrode, a second main electrode, and a control electrode is formed, and a first interlayer formed on the substrate so as to cover the transistor.
  • a first wiring formed on the variable resistance layer so as to extend in the first direction.
  • the first direction is the front-rear direction, and the first direction is the first direction.
  • the front and rear end faces of the resistance change layer are not in the same plane as the end face of the first wiring, and the left end face of the first wiring and the resistance change layer
  • the left end surface of the first wiring is in the same plane and the right side of the first wiring Face and the right end surface of the resistance variable layer is in the same plane.
  • a 1T1R type memory cell can be formed, and the lower electrode of the resistance change element can be shared with the first contact plug, and the upper electrode can be shared with the first wiring.
  • the structure of the memory cell can be simplified. Since the end face of the resistance change layer and the end face of the first wiring are shared, there is no need to take a margin such as a mask alignment margin required when each is formed with a different mask, and the memory cell can be miniaturized. it can.
  • the variable resistance layer can be formed by adding only one mask to a normal Si semiconductor process, a nonvolatile semiconductor memory device that can reduce the process cost without increasing the number of steps in the process can be realized.
  • the first contact plug, the second contact plug, and the gate which are the main parts of the memory cell, except for the mask necessary for forming the source / drain regions of the transistor.
  • a total of four masks are sufficient to form each of the electrode, the resistance change layer, and the first wiring. Therefore, the number of necessary masks is reduced by two compared to the configuration shown in FIG.
  • the first wiring may have a configuration in which an electrode layer made of at least a noble metal is provided on the surface in contact with the resistance change layer.
  • the noble metal may be composed of platinum.
  • an electrode layer made of a noble metal such as platinum is inserted, a resistor made of a metal oxide (tantalum oxide) with good adhesion without coming into contact with the silicon oxide film with poor adhesion. Because the change layer is good, there is no worry of peeling.
  • an electrode layer made of a noble metal material capable of changing resistance can be realized with a structure that can be easily integrated without increasing the cell size.
  • the nonvolatile semiconductor memory device of the present invention is formed on a substrate on which a transistor is formed, a first interlayer insulating layer formed on the substrate so as to cover the transistor, and the first interlayer insulating layer, A first contact plug or a second contact plug electrically connected to a source electrode or a drain electrode of the transistor; a first wiring formed to cover at least a part of the first contact plug; A first resistance change layer formed on the first wiring and having the same end surface as the first wiring; a second wiring formed covering at least part of the second contact plug; A first variable resistance layer formed on the wiring and having the same end surface as the second wiring; the first wiring, the second wiring, the first variable resistance layer, and the second variable resistance layer; Formed on the interlayer insulating layer of The second interlayer insulating layer, the third contact plug formed on the first resistance change layer through the second interlayer insulation layer, and the second interlayer insulation layer and the second resistance change layer.
  • a 1T1R type memory cell can be formed, and the lower electrode of the resistance change element can be shared with the first wiring, and the upper electrode can be shared with the third contact plug.
  • the structure of the memory cell can be simplified and miniaturized.
  • the variable resistance layer can be formed simply by adding one mask for hole formation to a normal Si semiconductor process, a nonvolatile semiconductor memory device capable of reducing the process cost without increasing the number of steps in the process is realized. Can do.
  • the size of the fourth contact hole is set larger than that of the third contact hole, the third contact hole and the fourth contact hole are utilized by taking advantage of the feature of hole etching that the etching rate increases as the size increases. Can be formed simultaneously. In this case, a non-volatile semiconductor memory device with a lower process cost can be realized without adding a mask.
  • the nonvolatile semiconductor memory device of the present invention is formed on a substrate on which a transistor is formed, a first interlayer insulating layer formed on the substrate so as to cover the transistor, and the first interlayer insulating layer, A first contact plug formed in a first contact hole electrically connected to the drain electrode or source electrode of the transistor, and formed in the first interlayer insulating layer, and electrically connected to the drain electrode or source electrode of the transistor A second contact plug formed in the second contact hole connected electrically, a first wiring formed to cover at least a part of the first contact plug, and a second contact plug A second wiring formed to cover at least a part thereof, a first contact plug and a first interlayer insulation at a bottom and a side wall in the first contact hole; Sandwiched bets, and consists of the configuration and a is electrically connected to the drain electrode or the source electrode resistance variable layer.
  • a 1T1R type memory cell can be formed.
  • the lower electrode of the resistance change element is a drain electrode or a source electrode, and the upper electrode is a first wiring and a first contact plug.
  • the memory cell structure can be simplified and miniaturized. Further, since the bottom of the resistance change layer is not exposed to processing such as CMP or dry etching, it is possible to reliably prevent the influence of plasma damage, damage due to gas or slurry, reduction, and the like.
  • the variable resistance layer can be formed by adding only one mask to a normal Si semiconductor process, a nonvolatile semiconductor memory device that can reduce the process cost without increasing the number of steps in the process can be realized.
  • the resistance change layer may be made of a material containing at least tantalum oxide.
  • a nonvolatile semiconductor memory device By adopting such a configuration, in addition to high-speed operation, it has reversibly stable rewriting characteristics and good resistance retention characteristics, and can be manufactured by a manufacturing process having high affinity with a normal Si semiconductor process. A nonvolatile semiconductor memory device can be realized.
  • a method of manufacturing a nonvolatile semiconductor memory device comprising: forming a first interlayer insulating layer on a substrate on which a transistor is formed, covering the transistor; and penetrating the first interlayer insulating layer.
  • a first contact hole and a second contact hole are formed on a drain electrode or a source electrode of the transistor, and a first contact plug and a second contact plug are formed in the first contact hole and the second contact hole.
  • Forming a resistance change layer by covering at least a part of the first contact plug; removing at least a part of the resistance change layer and simultaneously covering at least a part of the resistance change layer; And a step of forming a second wiring covering at least a part of the second contact plug.
  • a 1T1R type memory cell can be formed, and the lower electrode of the variable resistance element can be shared with the first contact plug, and the upper electrode can be shared with the first wiring.
  • the structure of the memory cell can be simplified. Since the end face of the resistance change layer and the end face of the first wiring are shared, there is no need to take a margin such as a mask alignment margin required when each is formed with a different mask, and the memory cell can be miniaturized. it can.
  • the variable resistance layer can be formed by adding only one mask to a normal Si semiconductor process, a nonvolatile semiconductor memory device that can reduce the process cost without increasing the number of steps in the process can be realized.
  • a method of manufacturing a nonvolatile semiconductor memory device comprising: forming a first interlayer insulating layer on a substrate on which a transistor is formed, covering the transistor; and penetrating the first interlayer insulating layer.
  • a first contact hole or a second contact hole is formed on the drain electrode or the source electrode of the transistor, and a first contact plug and a second contact plug are formed in the first contact hole and the second contact hole.
  • a step of covering the fourth contact plug and forming a third wiring and a fourth wiring on the second interlayer insulating layer is forming a third wiring and a fourth wiring on the second interlayer insulating layer.
  • a 1T1R type memory cell can be formed, and the lower electrode of the resistance change element can be shared with the first wiring, and the upper electrode can be shared with the third contact plug.
  • the structure of the memory cell can be simplified and miniaturized.
  • the variable resistance layer can be formed simply by adding one mask for hole formation to a normal Si semiconductor process, a nonvolatile semiconductor memory device capable of reducing the process cost without increasing the number of steps in the process is realized. Can do.
  • the size of the fourth contact hole is set larger than that of the third contact hole, the third contact hole and the fourth contact hole are utilized by taking advantage of the feature of hole etching that the etching rate increases as the size increases. Can be formed simultaneously. In this case, a non-volatile semiconductor memory device with a lower process cost can be realized without adding a mask.
  • a method for manufacturing a nonvolatile semiconductor memory device comprising: forming a first interlayer insulating layer on a substrate on which a transistor is formed; and forming a first interlayer insulating layer through the first interlayer insulating layer; Forming a first contact hole on the drain electrode or the source electrode, forming a resistance change layer on the bottom and side walls of the first contact hole, and inside the resistance change layer of the first contact hole Forming a first contact plug, forming a second contact hole on the drain electrode or the source electrode of the transistor through the first interlayer insulating layer, and in the second contact hole Forming a second contact plug; covering at least a portion of the variable resistance layer; a first wiring; and at least a second contact plug A second wiring to cover the part made of a method that includes a step of forming a.
  • a 1T1R type memory cell can be formed.
  • the lower electrode of the resistance change element is a drain electrode or a source electrode, and the upper electrode is a first wiring and a first contact plug.
  • the memory cell structure can be simplified and miniaturized. Further, since the bottom of the resistance change layer is not exposed to processing such as CMP or dry etching, it is possible to reliably prevent the influence of plasma damage, damage due to gas or slurry, reduction, and the like.
  • the variable resistance layer can be formed by adding only one mask to a normal Si semiconductor process, a nonvolatile semiconductor memory device that can reduce the process cost without increasing the number of steps in the process can be realized.
  • the nonvolatile semiconductor memory device of the present invention can constitute a simplified 1T1R type memory cell in which the upper electrode and the lower electrode of the variable resistance element can be shared with wirings and contact plugs. It can be formed by adding only one mask to a normal Si semiconductor process.
  • a nonvolatile semiconductor memory device having reversibly stable rewriting characteristics and good resistance retention characteristics in addition to high-speed operation can be realized, and has high affinity with a normal Si semiconductor process. Since it can be manufactured by a low-cost manufacturing process and can be miniaturized, it has a great effect.
  • FIG. 1A is a cross-sectional view showing a configuration example of the nonvolatile semiconductor memory device according to Embodiment 1 of the present invention.
  • FIG.1 (b) is sectional drawing cut along the dashed-dotted line of Fig.1 (a).
  • FIG. 1C is a cross-sectional view showing details of a configuration example in which the nonvolatile semiconductor memory device 100 according to Embodiment 1 of the present invention is arrayed.
  • FIG.1 (d) is sectional drawing cut along the dashed-dotted line of FIG.1 (c).
  • FIG. 1E is a plan view showing details of a configuration example in which the nonvolatile semiconductor memory device 100 according to Embodiment 1 of the present invention is arrayed.
  • FIG. 1A is a cross-sectional view showing a configuration example of the nonvolatile semiconductor memory device according to Embodiment 1 of the present invention.
  • FIG.1 (b) is sectional drawing cut along the dashed-dotted line of Fig.1
  • FIG. 1F is a plan view showing another configuration example in which the nonvolatile semiconductor memory device 100 according to Embodiment 1 of the present invention is arrayed.
  • 2A to 2D are cross-sectional views illustrating a method for manufacturing the nonvolatile semiconductor memory device according to the first embodiment of the present invention.
  • 3A and 3B are enlarged plan views of the main part of the nonvolatile semiconductor memory device viewed from the direction of the arrow X in FIGS. 2C and 2D.
  • FIG. 4 is a cross-sectional view showing a configuration example of the nonvolatile semiconductor memory device according to Embodiment 2 of the present invention.
  • FIG. 5 (a) to 5 (c) are cross-sectional views illustrating the method for manufacturing the nonvolatile semiconductor memory device according to the second embodiment of the present invention.
  • 6A and 6B are cross-sectional views showing a method for manufacturing the nonvolatile semiconductor memory device according to Embodiment 2 of the present invention.
  • FIG. 7 is a cross-sectional view showing a configuration example of the nonvolatile semiconductor memory device according to Embodiment 3 of the present invention.
  • 8A to 8C are cross-sectional views illustrating a method for manufacturing the nonvolatile semiconductor memory device according to Embodiment 3 of the present invention.
  • 9A and 9B are cross-sectional views illustrating a method for manufacturing the nonvolatile semiconductor memory device according to the third embodiment of the present invention.
  • FIG. 10 is a cross-sectional view showing a configuration example of the nonvolatile semiconductor memory device according to Embodiment 4 of the present invention.
  • 11A to 11C are cross-sectional views illustrating a method for manufacturing the nonvolatile semiconductor memory device according to the fourth embodiment of the present invention.
  • 12 (a) and 12 (b) are cross-sectional views illustrating the method for manufacturing the nonvolatile semiconductor memory device according to Embodiment 4 of the present invention.
  • FIG. 13 is a block diagram showing a configuration of a nonvolatile semiconductor device according to Embodiment 5 of the present invention.
  • FIG. 14 is an enlarged cross-sectional view showing a configuration of a portion C shown in FIG. FIG.
  • FIG. 15 is a cross-sectional view of a conventional general nonvolatile semiconductor memory device.
  • FIG. 16A is a cross-sectional view showing a configuration example of a nonvolatile semiconductor memory device 100A according to Modification A of Embodiment 1 of the present invention.
  • FIG.16 (b) is sectional drawing cut along the dashed-dotted line of sectional drawing of Fig.16 (a).
  • 17A to 17D are cross-sectional views illustrating a method for manufacturing the nonvolatile semiconductor memory device 100A according to the modification A of the first embodiment.
  • FIGS. 18A and 18B are enlarged plan views of the main part of the nonvolatile memory device 100A viewed from the direction of arrow X in FIGS. 17C and 17D, respectively.
  • FIG. 19A is a cross-sectional view showing a configuration example of a nonvolatile semiconductor memory device 100B according to Modification B of Embodiment 1 of the present invention.
  • FIG. 19B is a cross-sectional view taken along the one-dot chain line of the cross-sectional view of FIG. 20A to 20D are cross-sectional views illustrating a method for manufacturing the nonvolatile semiconductor memory device 100B according to the modification B of the first embodiment.
  • FIG. 21A and FIG. 21B are plan views in which main portions of the nonvolatile memory device 100B are viewed from the direction of the arrow X in FIGS. 20C and 20D, respectively.
  • FIG. 22A is a cross-sectional view showing a configuration example of a nonvolatile semiconductor memory device 100C according to Modification C of Embodiment 1 of the present invention.
  • FIG.22 (b) is sectional drawing cut along the dashed-dotted line of sectional drawing of Fig.22 (a).
  • 23A to 23C are cross-sectional views showing a method for manufacturing the nonvolatile semiconductor memory device 100C.
  • 24A to 24C are cross-sectional views showing a method for manufacturing the nonvolatile semiconductor memory device 100C.
  • 25 (a) and 25 (b) are enlarged plan views of the main part of the nonvolatile memory device 100C as viewed from the direction of the arrow X in FIGS. 23 (b) and 23 (c), respectively.
  • Nonvolatile semiconductor memory device 101 Transistor 101a Drain electrode 101b Source electrode 101c Drain region 101d Source region 101e Gate electrode 102 Substrate 103 First interlayer insulating layer 104, 301, 402, 511 First contact plug 104a, 301a First contact hole 105, 302, 403, 517 Second contact plug 105a Second contact hole 106, 305, 401, 513 Resistance change layer 106a, 107a, 110 End face 107, 201, 303, 404, 515 First wiring 108, 203, 304, 405, 518 Second wiring 109, 514 Electrode layer 111, 210, 306, 406 Resistance change element 112, 211, 307, 407 516 memory cells 202 first resistance variable layer (resistance variable layer) 204 Second resistance change layer (resistance change layer) 205 Second interlayer insulating layer 206, 519 Third contact plug 206a Third contact hole 207 Fourth contact plug 207a Fourth contact hole 208 Third wiring 209 Fourth wiring
  • FIG. 1A is a cross-sectional view showing a configuration example of the nonvolatile semiconductor memory device 100 according to Embodiment 1 of the present invention.
  • FIG. 1B is a cross-sectional view taken along the alternate long and short dash line in FIG.
  • the nonvolatile semiconductor memory device 100 includes a substrate 102 on which a transistor 101 is formed, and a first interlayer formed on the substrate 102 so as to cover the transistor 101.
  • the nonvolatile semiconductor memory device 100 includes a resistance change layer 106 that is completely covered with the first contact plug 104, a first wiring 107 formed on the resistance change layer 106, And the second wiring 108 formed so as to cover at least a part of the second contact plug 105, and the end face of the resistance change layer 106 shares the same face as the end face of the first wiring 107.
  • the transistor 101 includes a first main electrode (drain electrode 101a), a second main electrode (source electrode 101b), and a control electrode (gate electrode 101e), and the first main electrode is the first main electrode.
  • the second main electrode is connected to the second contact plug 105. Note that which of the first main electrode and the second main electrode becomes the drain electrode and which becomes the source electrode is not particularly limited, and they may be interchanged.
  • the resistance change layer 106 completely covers the upper end surface of the first contact plug 104 (this upper end surface is flush with the upper end surface of the interlayer insulating layer 103).
  • the resistance change layer 106 only needs to cover at least part of the upper end surface of the first contact plug 104, but it is preferable that the resistance change layer 106 is completely covered as in this embodiment.
  • the first wiring 107 includes an electrode layer 109 made of at least a noble metal on the surface in contact with the resistance change layer 106, and the electrode layer 109 is made of a material made of platinum, for example.
  • the electrode layer 109 made of a noble metal such as platinum, the adhesion between the first wiring 107 and the resistance change layer 106 is improved and the operation is possible.
  • the first wiring 107 and the electrode layer made of the electrode layer 109 made of a noble metal material can be realized with a structure that can be easily integrated without increasing the cell size.
  • unnecessary portions of the electrode layer 109 and the resistance change layer 106 are removed using the first wiring 107 as a mask in the lithography process, so that the end face of the resistance change layer 106 and the end face of the first wiring 107 are formed.
  • the including end surface is formed in the same plane.
  • a drain region 101c and a source region 101d are formed on the surface of the substrate 102 below the drain electrode 101a and the source electrode 101b, respectively, and a gate electrode 101e is formed between the drain electrode 101a and the source electrode 101b.
  • a first contact hole 104a and a second contact hole 105a are formed through the first interlayer insulating layer 103, in which the first contact plug 104 and the second contact plug 105 are embedded.
  • the resistance change element 111 includes a resistance change layer 106 sandwiched between an upper electrode made up of the first wiring 107 and the electrode layer 109 and a lower electrode made up of the first contact plug 104, and a lower portion of the first wiring 107.
  • the structure is made finer.
  • the resistance change element 111 and the transistor 101 are connected in series to form a memory cell 112.
  • the resistance change layer 106 may be made of a material containing at least tantalum oxide.
  • the nonvolatile semiconductor memory device 100 can be realized.
  • FIG. 1C is a cross-sectional view showing details of a configuration example in which the nonvolatile semiconductor memory device 100 according to Embodiment 1 of the present invention is arrayed
  • FIG. 1D is a cross-sectional view of FIG. It is sectional drawing cut along the dashed-dotted line.
  • the second wiring 108 is connected to the second wiring 108 through the third contact 114 penetrating the second interlayer insulating layer 113 formed on the interlayer insulating layer 103.
  • the first wiring 107 and the third wiring 115 are orthogonal to each other when viewed from the thickness direction of the substrate 102.
  • FIG. 1E is a plan view showing details of a configuration example in which the nonvolatile semiconductor memory device 100 according to Embodiment 1 of the present invention is arrayed.
  • the gate electrode 101e of the transistor is formed in common for a plurality of elements, and the source region 101c and the drain region 101d are formed independently.
  • the first wiring 107 and the third wiring 115 are also formed in common for a plurality of elements, and the electrode layer 109 and the resistance change layer 106 are formed in a rectangular shape on the individually formed first contact plug 104. .
  • the second wiring 108 is formed so as to completely cover the upper end surface of the second contact plug 105.
  • a third contact plug 114 is formed on the second wiring 108.
  • a third wiring 115 is formed so as to completely cover the upper end surfaces of the plurality of third contact plugs 114. That is, the drain electrode 101 b is electrically connected to the third wiring 115 through the second contact plug 105, the second wiring 108, and the third contact plug 114.
  • the nonvolatile semiconductor memory device 100 includes first wirings 107 formed in parallel to each other so as to extend in a first direction in a first plane parallel to the main surface of the substrate 102, and And a third wiring 115 formed in parallel with each other so as to extend in a second direction that intersects the first direction in a second plane parallel to the first plane.
  • first wiring 107 and the third wiring 115 are orthogonal to each other.
  • the source electrode 101 a is formed on the substrate below the first wiring 107 at the three-dimensional intersection of the first wiring 107 and the third wiring 115.
  • a drain electrode 101b is formed on a portion of the substrate below the third wiring 115 where the first wiring 107 does not exist.
  • a gate electrode 101e is formed in the interlayer insulating layer 103 between the source electrode 101a and the drain electrode 101b.
  • the first wiring 107 and the third wiring 115 are electrically connected to the plurality of memory cells 112.
  • a first contact plug 104 that penetrates the interlayer insulating layer 103, a resistance change layer 108 that completely covers the upper end surface of the first contact plug 104, The electrode layer 109 is laminated in this order.
  • a direction in which the first wiring 107 extends is a front-back direction (first direction), and a direction perpendicular to the first direction and horizontal to the main surface of the substrate 102 (FIG. 1B).
  • first direction a front-back direction
  • second direction perpendicular to the first direction and horizontal to the main surface of the substrate 102 FIG. 1B
  • the front and rear end faces of the resistance change layer 106 are the first wiring.
  • the front and rear end faces of the resistance change layer 106 and the front and rear end faces of the first wiring 107 are not in the same plane, and the left end face of the resistance change layer 106 and the left end of the first wiring 107
  • the end face is in the same plane as shown in FIG. 1A, and the right end face of the resistance change layer 106 and the right end face of the first wiring 107 are in the same plane as shown in FIG. It is in.
  • which is called left and which is called right is arbitrary.
  • variable resistance elements 111 are formed below the first wiring 107, and the layout is advantageous for miniaturization.
  • FIG. 1F is a plan view showing another configuration example in which the nonvolatile semiconductor memory device 100 according to Embodiment 1 of the present invention is arrayed.
  • the difference from FIG. 1C is that the second contact plug 105 and the second wiring 108 are shared by adjacent memory cells 112.
  • the area of the memory cell 112 can be reduced by the shared amount, which is advantageous for miniaturization.
  • a threshold voltage necessary for changing the resistance value of the resistance change layer 106 is Vp.
  • a voltage Vp is applied to the first wiring 107, a voltage 2Vp twice as high as Vp is applied to the second wiring 108, and a predetermined voltage for turning on the transistor 101 is applied to the gate electrode 101e. In this way, the voltage 2Vp is transmitted to the first contact plug 104, which is the lower electrode of the resistance change element 111, via the second contact plug 105 and the transistor 101.
  • the voltage Vp When the voltage Vp is applied to the first wiring 107, the voltage of 0 V is applied to the second wiring 108, and the transistor 101 is turned on, the upper electrode of the resistance change element 111 is traced through the same path as described above. Since the voltage ⁇ Vp is applied between the first wiring 107 that is and the first contact plug 104 that is the lower electrode, data opposite to the above is written in the resistance change element 111.
  • a voltage Vp is applied to the first wiring 107, a voltage (Vp + ⁇ V) between the voltages Vp and 2Vp is applied to the second wiring 108, a predetermined voltage is applied to the gate electrode 101e, and the transistor 101 is Turn it on.
  • a voltage ⁇ V smaller than the threshold voltage Vp is applied to the resistance change element 111 as described above.
  • the data of the resistance change element 111 does not change, and a current corresponding to the resistance value stably held by the resistance change element 111 flows. By reading this current, data stored in the resistance change element 111 can be read.
  • the 1T1R type memory cell 112 can be formed.
  • the lower electrode of the resistance change element 111 is the first contact plug 104, and the upper electrode is the first wiring 107.
  • the memory cell structure can be simplified and miniaturized. Since the end face of the resistance change layer 106 and the end face of the first wiring 107 are shared (formed in the same plane), there is no need to take a margin such as a mask alignment margin required when each is formed with different masks.
  • the memory cell can be miniaturized. Further, since the resistance change layer 106 can be formed by adding only one mask to a normal Si semiconductor process as will be described later, a nonvolatile semiconductor memory device capable of reducing process costs without increasing the number of processes is realized. can do.
  • FIGS. 2A to 2D are cross-sectional views showing a method for manufacturing the nonvolatile semiconductor memory device 100 of the first embodiment.
  • the manufacturing method according to the first embodiment includes a step of forming a first interlayer insulating layer 103 on a substrate 102 on which a transistor 101 is formed, a first contact plug 104 and a second contact.
  • the method includes a step of forming a plug 105, a step of forming a resistance change layer 106, a step of forming a first wiring 107, and a step of forming a second wiring 108.
  • the first interlayer insulating layer 103 is formed on the substrate 102 on which the transistor 101 is formed so as to cover the transistor 101. .
  • the drain electrode 101 a of the transistor 101 penetrates through the first interlayer insulating layer 103.
  • the first contact hole 104a and the second contact hole 105a are formed over the source electrode 101b, and the first contact plug 104 and the second contact plug are formed in the first contact hole 104a and the second contact hole 105a. 105 is formed.
  • the resistance change layer 106 and the electrode layer 109 are formed by completely covering the first contact hole 104a.
  • a noble metal material such as a platinum layer may be used as an electrode that sufficiently draws out the function of the resistance change layer 106, that is, easily changes resistance.
  • the resistance change layer 106 and the electrode layer 109 can be formed by first depositing a resistance change material and an electrode material on the entire upper surface of the interlayer insulating layer 103, covering a predetermined shape mask (photoresist, etc.) and then etching. .
  • the step of forming the wiring layer 107 and the wiring layer 108 at least a part of the resistance change layer 106 and the electrode layer 109 is covered, and the resistance change layer 106 and the electrode layer are covered.
  • the first wiring 107 used also as a mask for removing part of 109 is formed, and the second wiring 108 is formed so as to cover at least part of the second contact plug 105.
  • the volatile semiconductor memory device 100 can be manufactured.
  • first wiring 107 and the second wiring 108 For the first wiring 107 and the second wiring 108, first, a wiring material is deposited so as to cover the resistance change layer 106 and the electrode layer 109 on the entire upper surface of the interlayer insulating layer 103, and a mask (photoresist or the like) having a predetermined shape. It can be formed by coating and etching. At this time, the first wiring 107 may be formed, and the resistance change layer 106 and the electrode layer 109 may be continuously etched. After the first wiring 107 is formed, the photoresist is removed, and the first wiring 107 is formed. The resistance change layer 106 and the electrode layer 109 may be etched using the one wiring 107 as a mask.
  • a mask photoresist or the like
  • the first wiring 107 and the second wiring 108 may be simultaneously formed in the same process.
  • the step of forming the first wiring 107 also serves as the step of forming the second wiring 108.
  • the electrode layer 109 may not be formed from the viewpoint of simplifying the manufacturing method.
  • the 1T1R type memory cell 112 can be formed.
  • the lower electrode of the resistance change element 111 is the first contact plug 104, and the upper electrode is the first wiring 107.
  • the memory cell 112 can be simplified and miniaturized.
  • the resistance change layer 106 can be formed by adding only one mask to a normal Si semiconductor process, for example, a CMOS manufacturing process, the nonvolatile semiconductor memory device 100 can reduce the process cost without increasing the number of processes. Can be realized.
  • the left and right end faces of the variable resistance layer and the first wiring are in the same plane.
  • the shape of the resistance change layer can be determined using the first wiring (or a mask such as a photoresist for forming the first wiring) as a mask. That is, the number of necessary masks can be reduced by diverting the first wiring (or a mask such as a photoresist for forming the first wiring) to the variable resistance layer mask.
  • the resistance change layer 106 is formed at the intersection of the resistance change material formed in a line shape and the wiring material formed in a line shape.
  • the width can be narrower than that of the rectangular shape. Therefore, the element area can be further reduced with respect to the configuration shown in FIG.
  • a platinum layer made of a noble metal may be formed between the resistance change layer 106 and the first wiring 107 as shown in FIG.
  • 3 (a) and 3 (b) are enlarged plan views of the main part of the nonvolatile semiconductor memory device 100 viewed from the direction of the arrow X in FIGS. 2 (c) and 2 (d).
  • FIG. 3A although the first wiring 107 is formed on the resistance change layer 106 and the electrode layer 109 in FIG. 2C, the resistance change layer 106 and the electrode layer protruding to the left and right. The state where the removal of 109 is not completed is shown.
  • the variable resistance layer 106 and the electrode layer 109 are formed in a rectangular shape so as to cover the first contact plug 104, and the first rectangular shape is formed so as to be orthogonal thereto.
  • the wiring 107 is formed.
  • the first wiring 107 is made of a conductive material such as Al.
  • the resistance change element 111 miniaturized can be manufactured.
  • the resistance change layer 106 may be made of a material containing at least tantalum oxide.
  • the end surfaces of the resistance change layer 106 and the first wiring 107 are shared (the end surfaces are in the same plane). These end faces may have irregularities due to variations in the shape of time (etching, etc.).
  • the first contact plug 104 and the transistor drain electrode 101a are connected directly to each other, and the second contact plug 105 and the transistor source electrode 101b are directly connected to each other. It does not matter if it is electrically connected.
  • FIG. 16A is a cross-sectional view showing a configuration example of a nonvolatile semiconductor memory device 100A according to Modification A of Embodiment 1 of the present invention.
  • FIG.16 (b) is sectional drawing cut along the dashed-dotted line of sectional drawing of Fig.16 (a).
  • the electrode layer 109 of the nonvolatile semiconductor memory device 100 When viewed from the thickness direction of the substrate 102, the electrode layer 109 of the nonvolatile semiconductor memory device 100 has the same shape as the resistance change layer 106 (see FIG. 1C).
  • the electrode layer 109 ′ of the nonvolatile semiconductor memory device 100A is different in structure in that it has the same shape as the first wiring 107 when viewed from the thickness direction of the substrate 102 (FIG. 16B). reference). That is, each of the first wiring 107 and the electrode layer 109 ′ is formed so as to extend in the first direction, and its width (when the first direction is the front-rear direction and the thickness direction of the substrate is the vertical direction). The width in the left-right direction is equal to each other.
  • the electrode layer 109 is separated for each memory cell 112.
  • the electrode layer 109 ′ is shared across the plurality of memory cells 112. According to such a configuration, the degree of freedom of microfabrication of the electrode layer is improved, and it becomes easier to array finer cells.
  • FIGS. 17A to 17D are cross-sectional views showing a method for manufacturing the nonvolatile semiconductor memory device 100A according to the modification A of the first embodiment. Differences from the manufacturing method of the nonvolatile semiconductor memory device 100 will be described. Since FIGS. 17A to 17B are the same as FIGS. 2A to 2B, detailed description thereof is omitted.
  • FIG. 17C is a diagram illustrating a process of forming the resistance change layer 106.
  • the resistance change layer 106 is formed so as to completely cover the first contact hole 104a (so as to completely cover the upper end surface of the first contact plug 104).
  • the resistance change layer 106 is formed by depositing a resistance change material on the entire surface of the interlayer insulating layer 103 and then etching using a desired mask.
  • FIG. 17D is a diagram illustrating a process of forming the first wiring 107 and the second wiring 108.
  • an electrode layer 109 ′ and a first wiring 107 thereabove are formed that cover at least a part of the resistance change layer 106 and can also be used as a mask for removing a part of the resistance change layer 106.
  • manufacturing the nonvolatile semiconductor memory device 100A by covering the at least part of the second contact plug 105 and similarly forming the electrode layer 109 ′ and the second wiring 108 thereabove. Can do.
  • the first wiring 107, and the second wiring 108 first, an electrode material and a wiring material are deposited so as to cover the variable resistance layer 106 on the entire upper surface of the interlayer insulating layer 103, and a mask having a predetermined shape is formed. It can be formed by coating (photoresist etc.) and etching. At this time, the first wiring 107 and the electrode layer 109 ′ may be formed, and the resistance change layer 106 may be continuously etched, or after the first wiring 107 and the electrode layer 109 ′ are formed. Then, the photoresist may be removed, and the resistance change layer 106 may be etched using the first wiring 107 and the electrode layer 109 ′ as a mask.
  • the first wiring 107 and the second wiring 108 may be simultaneously formed in the same process.
  • the step of forming the first wiring 107 also serves as the step of forming the second wiring 108.
  • the step is the sum of the resistance change layer 106 and the electrode layer 109, but FIG. In d), only the resistance change layer 106 is provided.
  • the depth of focus of the first wiring 107 and the second wiring 108 in the lithography process is improved, process variation is reduced, and finer wiring can be formed.
  • 18 (a) and 18 (b) are enlarged plan views of the main part of the nonvolatile memory device 100A viewed from the direction of arrow X in FIGS. 17 (c) and 17 (d), respectively.
  • FIG. 18A although the electrode layer 109 ′ and the first wiring 107 are formed on the resistance change layer 106 in FIG. 17C, the resistance change layer 106 protruding to the left and right is removed. Indicates a state that is not completed.
  • variable resistance layer 106 is formed in a rectangular shape so as to cover the first contact plug 104, and a rectangular shape (strip shape, line shape) so as to be orthogonal thereto.
  • the first wiring 107 and the electrode layer 109 ′ are formed.
  • the first wiring 107 is made of a conductive material such as Al.
  • FIG. 19A is a cross-sectional view showing a configuration example of a nonvolatile semiconductor memory device 100B according to Modification B of Embodiment 1 of the present invention.
  • FIG. 19B is a cross-sectional view taken along the one-dot chain line of the cross-sectional view of FIG.
  • the electrode layer 109 of the nonvolatile semiconductor memory device 100 When viewed from the thickness direction of the substrate 102, the electrode layer 109 of the nonvolatile semiconductor memory device 100 has the same shape as the resistance change layer 106 (see FIG. 1C). In contrast, the electrode layer 109 ′′ of the nonvolatile semiconductor memory device 100B is different in structure in that it is embedded on the filling layer 104 ′ (in the first contact hole 104a). That is, the electrode layer 109 ′′ is different from the filling layer 104 ′.
  • a first contact plug is formed together with 104 '.
  • the filling layer 104 ′ is made of the same material and method as the first contact plug 104 except that the upper end surface thereof is inside the first contact hole 104 a (lower than the upper end surface of the interlayer insulating layer 103). Yes.
  • 20A to 20D are cross-sectional views showing a method for manufacturing the nonvolatile semiconductor memory device 100B according to the modified example B of the first embodiment. Differences from the manufacturing method of the nonvolatile semiconductor memory device 100 will be described. 20 (a), (c), and (d) are the same as FIGS. 2 (a), (c), and (d), and detailed description thereof is omitted.
  • a recess is formed in the upper part of the first contact plug 104 and the second contact plug 105 by, for example, etch back, so that the filling portions 104 ′ and 105 ′. Is formed.
  • the electrode material is deposited so as to completely fill the recesses above the filling portions 104 ', 105'. Further, the electrode material on the first interlayer insulating film 103 is removed by CMP, and an electrode layer 109 ′′ having a shape filling the recess is formed.
  • the first contact is made by the filling portion 104 ′ and the electrode layer 109 ′′.
  • a plug is formed, and the filling portion 105 ′ and the electrode layer 109 ′′ form a second contact plug.
  • the resistance change layer 106 has an upper end surface of the first contact plug (an upper end surface of the electrode layer 109 ′′). Cover completely.
  • the conductor filling the contact hole is called a “contact plug”.
  • the contact plug may be a single layer or multiple layers.
  • the upper end surface of the contact plug functions as the lower electrode of the resistance variable element.
  • 21 (a) and 21 (b) are enlarged plan views of the main part of the nonvolatile memory device 100B viewed from the direction of the arrow X in FIGS. 20 (c) and 20 (d), respectively.
  • the variable resistance layer 106 is formed in a rectangular shape so as to cover the first contact plug (electrode layer 109 ′′), and a rectangular shape is formed so as to be orthogonal thereto.
  • the first wiring 107 is made of, for example, a conductive material such as Al.
  • FIG. 22A is a cross-sectional view showing a configuration example of a nonvolatile semiconductor memory device 100C according to Modification C of Embodiment 1 of the present invention.
  • FIG.22 (b) is sectional drawing cut along the dashed-dotted line of sectional drawing of Fig.22 (a).
  • the nonvolatile semiconductor memory device 100C is different in structure in that the sidewall insulating film 113 is formed on the sidewall portions of the electrode layer 109 and the resistance change layer 106 (end faces in the front-rear direction of the electrode layer 109 and the resistance change layer 106). .
  • the step between the electrode layer 109 and the resistance change layer 106 is relaxed, and the first wiring 107 'is not easily disconnected at the step.
  • variation in wiring resistance of the first wiring 107 ′ can be reduced.
  • FIGS. 23A to 23C and FIGS. 24A to 24C are cross-sectional views showing a method for manufacturing the nonvolatile semiconductor memory device 100C.
  • FIGS. 24A, 24B, and 24C are cross-sectional views taken along one-dot chain lines in the cross-sectional views of FIGS. 23A, 23B, and 23C, respectively.
  • FIG. 23A and FIG. 24A A method for manufacturing the nonvolatile semiconductor memory device 100C according to the first embodiment will be described. The steps prior to FIG. 23A and FIG. 24A are the same as those in FIG. 2A and FIG.
  • FIG. 23A and FIG. 24A are diagrams illustrating a process of forming the electrode layer 109 and the resistance change layer 106.
  • the resistance change layer 106 and the electrode layer 109 are formed so as to completely cover the first contact hole 104a (so as to completely cover the upper end surface of the first contact plug 104).
  • FIG. 24B and FIG. 24B are diagrams showing a process for forming the sidewall insulating film 113.
  • an insulating film is formed on the entire upper surface of the interlayer insulating layer 103 so as to completely cover the electrode layer 109 and the resistance change layer 106, and the entire surface is etched back, whereby the electrode layer 109 and the resistance change layer 106 are formed.
  • a side wall insulating film 113 is formed on the side wall portion of the step made of
  • FIG. 23C and FIG. 24C are diagrams showing a process of forming the first wiring layer 107 ′ and the second wiring layer 108.
  • this step at least a part of the resistance change layer 106, the electrode layer 109, and the sidewall insulating film 113 is covered, and a mask for removing a part of the resistance change layer 106, the electrode layer 109, and the sidewall insulating film 113 may be used.
  • the nonvolatile semiconductor memory device 100C is manufactured by a process of forming the first wiring 107 ′ that can be used and a process of forming the second wiring 108 by covering at least a part of the second contact plug 105. Can do.
  • first wiring material is deposited so as to cover the resistance change layer 106 and the electrode layer 109 over the entire upper surface of the interlayer insulating layer 103, and a mask (photoresist) having a predetermined shape is deposited. Etc.) and then etching. At this time, the first wiring 107 ′ may be formed and the resistance change layer 106 and the electrode layer 109 may be continuously etched, or the photoresist is removed after the first wiring 107 ′ is formed. The resistance change layer 106 and the electrode layer 109 may be etched using the first wiring 107 ′ as a mask.
  • the first wiring 107 ′ and the second wiring 108 may be simultaneously formed in the same process.
  • the step of forming the first wiring 107 ′ also serves as the step of forming the second wiring 108.
  • the first wiring 107 ′ is formed in the lithography process when forming the first wiring 107 ′ and the second wiring 108. Hard to break at the step. In addition, variation in wiring resistance of the first wiring 107 ′ can be reduced.
  • 25 (a) and 25 (b) are enlarged plan views of the main part of the nonvolatile memory device 100C viewed from the direction of the arrow X in FIGS. 23 (b) and 23 (c), respectively.
  • FIG. 25A although the first wiring 107 ′ is formed on the resistance change layer 106 and the electrode layer 109 in FIG. 23B, the resistance change layer 106 and the electrode protruding to the left and right are shown. The state where the removal of the layer 109 is not completed is shown.
  • variable resistance layer 106 and the electrode layer 109 are formed in a rectangular shape so as to cover the first contact plug 104, and a rectangular shape (strip shape) is orthogonal to the rectangular shape.
  • Line-shaped) first wirings 107 ′ are formed.
  • the first wiring 107 ' is made of a conductive material such as Al.
  • FIG. 4 is a cross-sectional view showing a configuration example of the nonvolatile semiconductor memory device 200 according to Embodiment 2 of the present invention.
  • the nonvolatile semiconductor memory device 200 includes a substrate 102 on which a transistor 101 is formed and a first interlayer insulating layer formed on the substrate 102 so as to cover the transistor 101. 103 and a first contact plug 104 or a second contact plug 105 formed through the first interlayer insulating layer 103 and electrically connected to the drain electrode 101a or the source electrode 101b of the transistor 101. I have.
  • the nonvolatile semiconductor memory device 200 includes a first wiring 201 formed so as to cover at least a part of the first contact plug 104, a first wiring 201 formed on the first wiring 201, and the first wiring 201.
  • the first variable resistance layer 202 having the same shape, the second wiring 203 formed so as to cover at least a part of the second contact plug 105, and the second wiring 203 are formed on the second wiring 203.
  • the non-volatile semiconductor memory device 200 includes a third contact plug 206 that penetrates the second interlayer insulating layer 205 and is formed on the first resistance change layer 202, and includes the second interlayer insulating layer 205 and the second interlayer insulating layer 205.
  • a third wiring 208 and a fourth wiring 209 formed on 205 are provided.
  • the resistance change element 210 is formed by the first wiring 201 as the lower electrode, the first resistance change layer 202, and the third contact plug 206 as the upper electrode.
  • a 1T1R type memory cell 211 can be formed.
  • the lower electrode of the resistance change element 210 is the first wiring 201, and the upper electrode is the third contact plug 206.
  • the memory cell 211 can be simplified and miniaturized.
  • nonvolatile semiconductor memory device 200 performs the same operation as that of the nonvolatile semiconductor memory device 100 already described in the first embodiment, and thus description of the operation example is omitted.
  • 5 (a) to 5 (c), 6 (a), and 6 (b) are cross-sectional views illustrating a method for manufacturing the nonvolatile semiconductor memory device 200 according to the second embodiment.
  • a method for manufacturing the nonvolatile semiconductor memory device 200 of the second embodiment will be described with reference to FIGS. 5A to 5C and FIGS. 6A and 6B.
  • the first interlayer insulating layer 103 is formed on the substrate 102 on which the transistor 101 is formed, and the first contact plug 104 and the first contact plug 104 are formed.
  • the first interlayer insulating layer 103 is formed on the substrate 102 so as to cover the transistor 101.
  • the drain electrode 101a and the source electrode 101b of the transistor 101 are formed through the first interlayer insulating layer 103.
  • a conductor is embedded to form the first contact plug 104 and the second contact plug 105.
  • the first contact plug 104 and the second contact plug 105 are covered, and the first interlayer insulating layer 103 is covered with the first contact plug 104 and the second contact plug 105.
  • a thin film to be a wiring layer and a resistance change layer is deposited.
  • the first wiring 201 is formed on the first contact plug 104.
  • the wiring 201 and the first resistance change layer 202 and the second wiring 203 and the second resistance change layer 204 are formed on the second contact plug 105 separately from each other.
  • the first wiring 201, the first resistance change layer 202, the second wiring 203, and the second resistance change layer 204 are formed.
  • a second interlayer insulating layer 205 is formed on the first interlayer insulating layer 103.
  • FIG. 6B shows a step of forming the third contact plug 206, a step of forming the fourth contact plug 207, and a step of forming the third wiring 208 and the fourth wiring 209.
  • a third contact hole 206a is formed on the first resistance change layer 202 through the second interlayer insulation layer 205, and a second contact is formed through the second interlayer insulation layer 205 and the second resistance change layer 204.
  • a fourth contact hole 207 a is formed on the second wiring 203. Note that in the formation of a hole penetrating a part of the second resistance change layer 204, the fourth contact hole 207a and the third contact hole 206a are simultaneously formed with the first resistance change layer 202 and the second resistance change layer. After forming to a depth reaching 204, the formed fourth contact hole 207a is used as an opened mask.
  • a conductive material is embedded in the third contact hole 206a and the fourth contact hole 207a, respectively, to form the third contact plug 206 and the fourth contact plug 207.
  • the third contact plug 206 and the fourth contact plug 207 are covered, and the third wiring 208 and the fourth wiring 209 are separately formed on the second interlayer insulating layer 205.
  • the nonvolatile semiconductor memory device 200 including the 1T1R type memory cell 211 including the resistance change element 210 and the transistor 101 is manufactured.
  • the first wiring 201 that is the wiring of the memory cell 211 and the second wiring 203 that can also be used as a wiring for the memory driver and the peripheral circuit can be formed at the same time in the same process. The process has been simplified.
  • the resistance change element 210 is formed by sandwiching the first resistance change layer 202 with the first wiring 201 as the lower electrode and the third contact plug 206 as the upper electrode, and the structure of the memory cell 211. Is simplified and miniaturized.
  • the resistance change layer can be formed by adding only one mask for hole formation to a normal Si semiconductor process, the number of processes is not increased. High integration, high speed and low power can be achieved, and the manufacturing process can be simplified, which can contribute to shortening the manufacturing period and manufacturing cost.
  • the third contact hole having a different depth can be utilized by taking advantage of the hole etching characteristic that the etching rate increases as the size increases. It is also possible to form 206a and the fourth contact hole 207a at the same time. In this case, a non-volatile semiconductor memory device with a lower process cost can be realized without adding a mask.
  • the first resistance change layer 202 may be made of a material containing at least tantalum oxide.
  • the first contact plug 104 and the transistor drain electrode 101a, and the second contact plug 105 and the transistor source electrode 101b are directly connected to each other. However, even if wirings, contact plugs, and the like are disposed between them, they may be electrically connected.
  • FIG. 7 is a cross-sectional view showing a configuration example of the nonvolatile semiconductor memory device 300 according to Embodiment 3 of the present invention.
  • the nonvolatile semiconductor memory device 300 includes a substrate 102 on which a transistor 101 is formed, and a first interlayer insulating layer formed on the substrate 102 so as to cover the transistor 101. 103 and a first contact plug 301 or a second contact plug 302 that are formed through the first interlayer insulating layer 103 and are electrically connected to the drain electrode 101a or the source electrode 101b of the transistor 101. I have.
  • the nonvolatile semiconductor memory device 300 is formed so as to cover at least part of the first contact plug 301 and the first wiring 303 formed to cover at least part of the first contact plug 301 and the second contact plug 302.
  • the nonvolatile semiconductor memory device 300 including the 1T1R type memory cell 307 including the variable resistance element 306 and the transistor 101 is manufactured.
  • the first wiring 303 that is the wiring of the memory cell 307 and the second wiring 304 that can also be used as a wiring for the memory driver and the peripheral circuit can be formed simultaneously by the same process. The process has been simplified.
  • the resistance change element 306 is formed by sandwiching the resistance change layer 305 with the drain electrode 101a as a lower electrode and the first contact plug 301 and the first wiring 303 as an upper electrode.
  • the structure is simplified and miniaturized.
  • the bottom of the resistance change layer 305 is not exposed to processing such as CMP or dry etching, it is possible to reliably prevent influences such as plasma damage, damage due to gas or slurry, and reduction.
  • the resistance change layer 305 is formed by being miniaturized and integrated adjacent to the bottom and the side wall in the first contact hole 301a, but can be formed by adding only one mask to a normal Si semiconductor process. . Therefore, the number of steps in the manufacturing process of the nonvolatile semiconductor memory device 300 does not increase. As a result, the non-volatile semiconductor memory device 300 can be further miniaturized, enabling higher integration, higher speed, and lower power consumption, simplifying the manufacturing process, shortening the manufacturing period, and reducing manufacturing costs. Can contribute.
  • nonvolatile semiconductor memory device 300 performs the same operation as the nonvolatile semiconductor memory device 100 already described in the first embodiment, and thus description of the operation example is omitted.
  • FIGS. 8 (a) to 8 (c), 9 (a), and 9 (b) are cross-sectional views showing a method for manufacturing the nonvolatile semiconductor memory device 300 of the third embodiment.
  • a method for manufacturing the nonvolatile semiconductor memory device 300 of the third embodiment will be described with reference to FIGS. 8A to 8C and FIGS. 9A and 9B.
  • the first interlayer insulating layer 103 is formed on the substrate 102 on which the transistor 101 is formed, and a resistance is formed in the first contact hole.
  • the method includes a step of forming the change layer 305 and the first contact plug 301, a step of forming the second contact plug 302, and a step of forming the first wiring layer 303 and the second wiring 304.
  • the first interlayer insulating layer 103 is formed on the substrate 102 so as to cover the transistor 101.
  • the first contact hole 301 a is formed on the drain electrode 101 a of the transistor 101 through the first interlayer insulating layer 103. After that, a variable resistance layer is formed on the entire surface, and the variable resistance layer on the first interlayer insulating layer 103 is removed by CMP or etching, so that the variable resistance layer 305 is formed on the bottom and side walls of the first contact hole 301a. Form.
  • a conductor is embedded inside the first contact hole 301a and the resistance change layer 305 to form the first contact plug 301.
  • the first contact hole 302 a is formed on the source electrode 101 b of the transistor 101 through the first interlayer insulating layer 103. After that, a conductor is embedded to form a second contact plug 302.
  • FIG. 9B shows a process of forming the first wiring 303 and the second wiring 304. At least a part of the resistance change layer 305 and the first contact plug 301 is covered, and the first wiring 303 and at least a part of the second contact plug 302 are covered and the second wiring 304 is separated. Form.
  • a 1T1R type memory cell can be formed.
  • the lower electrode of the resistance change element is the drain electrode 101a, and the upper electrode is the first wiring 303 and the first contact plug 301.
  • the memory cell structure can be simplified and miniaturized.
  • the variable resistance layer can be formed by adding only one mask to a normal Si semiconductor process, a nonvolatile semiconductor memory device that can reduce the process cost without increasing the number of steps in the process can be realized.
  • the resistance change element 306 is formed by sandwiching the resistance change layer 305 with the drain electrode 101a as a lower electrode and the first wiring 303 and the first contact plug 301 as an upper electrode.
  • the structure is simplified and miniaturized.
  • the variable resistance layer can be formed by adding only one mask to the normal Si semiconductor process, the number of processes is not increased.
  • the non-volatile semiconductor memory device 300 can be further miniaturized, enabling higher integration, higher speed, and lower power consumption, simplifying the manufacturing process, shortening the manufacturing period, and reducing manufacturing costs. Can contribute.
  • the resistance change layer 305 may be made of a material containing at least tantalum oxide.
  • the resistance change layer 305 and the transistor drain electrode 101a are directly connected, and the second contact plug 302 and the transistor source electrode 101b are directly connected.
  • the second contact plug 302 and the transistor source electrode 101b are directly connected.
  • wirings, contact plugs, etc. are arranged between them, they may be electrically connected.
  • FIG. 10 is a cross-sectional view showing a configuration example of the nonvolatile semiconductor memory device 400 according to Embodiment 4 of the present invention.
  • the nonvolatile semiconductor memory device 400 includes a substrate 102 on which a transistor 101 is formed, and a first interlayer insulating layer 103 formed on the substrate 102 so as to cover the transistor 101. And a resistance change layer 401 formed over the first interlayer insulating layer 103 and the first interlayer insulating layer 103, and electrically connected to the drain electrode 101a or the source electrode 101b of the transistor 101. And a first contact plug 402.
  • the nonvolatile semiconductor memory device 400 is formed through the first interlayer insulating layer 103 and the resistance change layer 401, and is a second contact electrically connected to the source electrode 101b or the drain electrode 101a of the transistor 101.
  • the plug 403 is formed so as to cover at least part of the first contact plug 402 and the first wiring 404 formed to cover at least part of the variable resistance layer 401 on the first contact plug 402 and the second contact plug 403.
  • the second wiring 405 is provided.
  • a second contact plug 403 is formed so as to penetrate the resistance change layer 401 and the first interlayer insulating film 103, and a second wiring 405 is connected to the second contact plug 403. Is shown.
  • the resistance change layer 401 is formed on the first interlayer insulating layer 103 so as to cover them, and the resistance change on the second contact plug 403 is changed. A part of the layer 401 is removed to form a through hole in the resistance change layer 401. Then, the plug electrode material is buried in the through hole and planarized, and then the first wiring 404 and the second wiring 405 are separately formed thereon to manufacture the nonvolatile semiconductor memory device 400. it can.
  • the resistance change element 406 includes the first wiring 404 as an upper electrode and the first contact plug 402 as a lower electrode.
  • the resistance change layer 401 is formed by the upper electrode and the lower electrode.
  • the memory cell 407 is configured as a 1T1R type by the variable resistance element 406 and the transistor 101.
  • the lower electrode of the resistance change element 406 can be shared with the first contact plug 402, and the upper electrode can be shared with the first wiring 404, and the structure of the memory cell 407 is simplified. Can be made finer. Therefore, the variable resistance element 406 is formed where the first contact plug 402 does not penetrate the variable resistance layer 401. Since the resistance change layer 401 is formed in a flat portion, it is only necessary to allow for variation in film formation, and variation in cell resistance can be reduced. Furthermore, since the variable resistance layer in the vicinity of the variable resistance element is not exposed to processing such as CMP or dry etching, it is possible to reliably prevent the influence of plasma damage, damage due to gas or slurry, reduction, and the like. Further, since the resistance change layer 401 can be formed by adding only one mask to a normal Si semiconductor process, the nonvolatile semiconductor memory device 400 that can reduce the process cost without increasing the number of steps in the process can be realized. .
  • the non-volatile semiconductor memory device 400 can be miniaturized, and high integration, high speed and low power can be achieved, and the manufacturing process can be simplified to shorten the manufacturing period and reduce the manufacturing cost. Can contribute.
  • nonvolatile semiconductor memory device 400 of the fourth embodiment performs the same operation as the nonvolatile semiconductor memory device 100 already described in the first embodiment, and thus description of the operation example is omitted.
  • 11 (a) to 11 (c), 12 (a), and 12 (b) are cross-sectional views showing a method for manufacturing the nonvolatile semiconductor memory device 400 of the fourth embodiment.
  • a method for manufacturing the nonvolatile semiconductor memory device 400 of the fourth embodiment will be described with reference to FIGS. 11A to 11C and FIGS. 12A and 12B.
  • the first interlayer insulating layer 103 is formed on the substrate 102 on which the transistor 101 is formed, and the first contact plug 402 is formed.
  • the first interlayer insulating layer 103 is formed on the substrate 102 so as to cover the transistor 101.
  • a first contact hole 402a is formed on the drain electrode 101a of the transistor 101 through the first interlayer insulating layer 103. After that, a conductor is embedded and a first contact plug 402 is formed.
  • the resistance change layer 401 is deposited on the first interlayer insulating layer 103 so as to cover the first contact plug 402.
  • the second contact is formed on the source electrode 101 b of the transistor 101 through the resistance change layer 401 and the first interlayer insulating layer 103.
  • a conductor is embedded to form a second contact plug 403.
  • FIG. 12B shows a process of forming the first wiring 404 and the second wiring 405. That is, first wiring 404 and at least part of second contact plug 403 are covered and at least part of first contact plug 402 is covered and second wiring 405 is formed separately. Yes.
  • the nonvolatile semiconductor memory device 400 including the 1T1R type memory cell 407 including the resistance change element 406 and the transistor 101 is manufactured. Further, the resistance change element 407 is formed by sandwiching the resistance change layer 401 with the first contact plug 402 as a lower electrode and the first wiring 404 as an upper electrode, and the structure of the memory cell 407 is simplified. And refined. In addition, since the variable resistance layer can be formed by adding only one mask to a normal Si semiconductor process, the number of processes is not increased. As a result, the non-volatile semiconductor memory device 400 can be further miniaturized, enabling higher integration, higher speed, and lower power consumption, simplifying the manufacturing process, shortening the manufacturing period, and reducing manufacturing costs. Can contribute.
  • the resistance change layer 401 may be made of a material containing at least tantalum oxide.
  • the first contact plug 402 and the transistor drain electrode 101a, and the second contact plug 403 and the transistor source electrode 101b are directly connected to each other. However, even if wirings, contact plugs, and the like are disposed between them, they may be electrically connected.
  • FIG. 13 is a block diagram showing a configuration of a nonvolatile semiconductor device 500 according to Embodiment 5 of the present invention.
  • FIG. 14 is an enlarged cross-sectional view showing the configuration of C section (configuration of 2 bits) shown in FIG.
  • the nonvolatile semiconductor device 500 according to the fifth embodiment is, for example, the nonvolatile semiconductor device 500 including the nonvolatile semiconductor memory device 100 according to the first embodiment, and is formed on the substrate in parallel with each other, for example, in a stripe shape.
  • a plurality of word lines and a plurality of bit lines formed above the plurality of word lines in the same stripe shape in a plane parallel to the main surface of the substrate and formed to three-dimensionally intersect the plurality of word lines
  • a memory array including resistance change elements provided corresponding to the three-dimensional intersections of the plurality of word lines and the plurality of bit lines.
  • the nonvolatile semiconductor device 500 includes a memory main body 501 on a semiconductor substrate.
  • the memory main body 501 includes a memory array 502, a row selection circuit / Driver 503, column selection circuit 504, write circuit 505 for writing data, sense amplifier 506 for detecting the amount of current flowing through the selected bit line and determining data, and input / output data via terminal DQ And a data input / output circuit 507 for performing the above input / output processing.
  • the memory array 502 includes a plurality of word lines WL0, WL1, and WL2 and bit lines BL0, BL1, and BL2 that are formed on the substrate so as to cross each other, and the word lines WL0, WL1, WL2, and bits A plurality of transistors T11, T12, T13, T21, T22, T23, T31, T32, T33 (hereinafter referred to as “transistors T11, T12,...” Provided corresponding to the intersections of the lines BL0, BL1, and BL2, respectively. ), And a plurality of resistance change elements M11, M12, M13, M21, M22, M23, M31, M32, M33 (hereinafter referred to as “resistance change elements M11, M12,. ... ").
  • the memory array 502 includes a plurality of plate lines PL0, PL1, PL2 arranged in parallel with the word lines WL0, WL1, WL2.
  • bit line BL0 is arranged above the word lines WL0 and WL1, and plate lines PL0 and PL1 are arranged between the word lines WL0 and WL1 and the bit line BL0.
  • variable resistance element M11 in FIG. 13 corresponds to the variable resistance element M11 in FIG. 14.
  • the variable resistance element M11 includes a first wiring 515 that is an upper electrode, an electrode layer 514 made of noble metal platinum, a resistance.
  • a change layer 513 and a first contact plug 511 serving as a lower electrode are included.
  • a memory cell 516 is configured by the transistor 101 and the resistance change element M11.
  • the transistor 101 is electrically connected to the bit line BL0 through the second contact plug 517, the second wiring 518, and the third contact plug 519.
  • the operation receives an address signal from an external circuit (not shown), outputs a row address signal to the row selection circuit / driver 503 based on this address signal, and outputs a column address signal to the column selection circuit 504.
  • the address signal is a signal indicating the address of a specific memory cell 516 selected from among the memory cells 516 including a plurality of resistance change elements M11, M12,.
  • the row address signal is a signal indicating a row address among the addresses indicated by the address signal
  • the column address signal is a signal indicating a column address among the addresses indicated by the address signal.
  • a control signal (not shown) input from the outside outputs a write signal for instructing application of a write voltage in accordance with input data Din input to the data input / output circuit 507. Output to 505.
  • the control signal outputs to the column selection circuit 504 a read signal instructing application of a read voltage.
  • the row selection circuit / driver 503 receives the row address signal output from the address signal, selects one of the plurality of word lines WL0, WL1, and WL2 according to the row address signal, and the selected A predetermined voltage is applied to the word line.
  • the column selection circuit 504 receives the column address signal output from the address signal, selects one of the plurality of bit lines BL0, BL1, and BL2 in accordance with the column address signal, and selects the selected one. A write voltage or a read voltage is applied to the bit line.
  • the write circuit 505 When the control signal is a write signal, the write circuit 505 outputs a signal for instructing the column selection circuit 504 to apply a write voltage to the selected bit line.
  • the sense amplifier 506 detects the amount of current flowing through the selected bit line to be read in the data read cycle, and determines that the data is “1” or “0”.
  • the output data Do obtained as a result is output to an external circuit via the data input / output circuit 507.
  • the nonvolatile semiconductor memory device 100 according to the first embodiment has been described.
  • the nonvolatile semiconductor memory devices 200, 300, and 400 according to the second to fourth embodiments may be used.
  • the nonvolatile semiconductor memory device of the present invention has high integration, low power, high-speed operation, and stable writing and reading characteristics. Digital home appliances, memory cards, portable telephones, and personal computers It is useful as a nonvolatile semiconductor memory device used in various electronic devices such as computers.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

　トランジスタ（１０１）が形成された基板（１０２）と、前記基板上に前記トランジスタを覆って形成された第１の層間絶縁層（１０３）と、前記第１の層間絶縁層に形成され、前記トランジスタのドレイン電極（１０１ａ）またはソース電極（１０１ｂ）と電気的に接続された第１のコンタクトプラグ（１０４）または第２のコンタクトプラグ（１０５）と、前記第１のコンタクトプラグの少なくとも一部を被覆して形成された抵抗変化層（１０６）と、前記抵抗変化層上に形成された第１の配線（１０７）と、前記第２のコンタクトプラグの少なくとも一部を被覆して形成された第２の配線（１０８）とを備え、前記抵抗変化層の端面と前記第１の配線の端面とは同一面内にあることを特徴とする不揮発性半導体記憶装置（１００）である。

Description

不揮発性半導体記憶装置及びその製造方法
　本発明は、電圧パルスの印加により安定に保持する抵抗値が変化する不揮発性半導体記憶装置とその製造方法に関する。
　近年、デジタル技術の進展に伴い、携帯型情報機器及び情報家電などの電子機器が、より一層高機能化している。そのため、不揮発性記憶素子の大容量化、書き込み電力の低減、書き込み／読み出し時間の高速化、及び長寿命化の要求が高まっている。
　こうした要求に対して、既存のフローティングゲートを用いたフラッシュメモリの微細化が進められている。他方、電圧パルスの印加により安定に保持する抵抗値が変化する抵抗変化素子を記憶部に用いた不揮発性半導体記憶素子（抵抗変化型メモリ）の場合、メモリセルが単純な構造で構成することができるため、さらなる微細化、高速化、及び低消費電力化が期待されている。
　したがって、従来、１つのトランジスタと１つの記憶素子とを用いて安定したメモリ動作を行うメモリセルを構成し、このメモリセルを用いて高集積化が行われている。
　例えば、１つのトランジスタと１つの抵抗変化素子とをメモリセルとする、いわゆる１Ｔ１Ｒ型のメモリセルの構成であって、上部電極直下のペロブスカイト構造を有する材料を使用した可変抵抗層の一部に抵抗変化領域を形成して抵抗変化素子としている（例えば、特許文献１参照）。なお、抵抗変化素子の下部電極と上部電極とは抵抗変化層に接する面積が相違する構造として、抵抗変化領域は面積の小さい下部電極直上に形成されている。したがって、従来よりも低い電圧の印加で、小さな接続サイズの電極近傍に確実な抵抗変化を得ることが可能であるので微細化及び消費電力の低減化を行うことができる。
　また、１つのトランジスタと１つの強誘電体キャパシタとを用いた１Ｔ１Ｃ型のメモリセルの構成であって、上部電極の直下に強誘電体キャパシタからなる容量絶縁膜を構成する製造プロセスののちに容量絶縁膜及び上部電極の一部が、例えば他のプロセスにおいて露出して水素ガスなどによりダメージを受けない構成が提案されている（例えば、特許文献２参照）。
　また、１つのトランジスタと１つの強誘電体キャパシタとを用いた１Ｔ１Ｃ型のメモリセルの構成であって、強誘電体キャパシタに電気的に接続される配線が、配線材料を積載後に加工することにより形成された配線構造を持つため、強誘電体キャパシタへのチャージングダメージを回避できる構成が提案されている（例えば、特許文献３参照）。
特開２００６－１２０７０１号公報 特開２００６－２７０１１６号公報 特開２００７－９５８９８号公報
　しかしながら、上記で説明した従来の技術においては、抵抗変化素子などの記憶素子の形成や加工が難しくて微細化が十分でない。
　図１５に従来の一般的な不揮発性半導体記憶装置１０の断面図を示す。具体的には、図１５に示すように抵抗変化素子１は、下部電極２、抵抗変化層３及び上部電極４の３層からなり、トランジスタ５とは第１のコンタクトプラグ６により接続されている。また、この抵抗変化素子１とトランジスタ５とからなる１Ｔ１Ｒ型のメモリセル７は、第２のコンタクトプラグ８及び第３のコンタクトプラグ９により、それぞれ第１の配線１１及び第２の配線１２に接続されて周辺回路により駆動される。
　ところで、この抵抗変化素子１を含むメモリセル７を隣接セル（図示せず）と分離して形成するためにはドット型の孤立パターンで形成するのが一般的である。この場合に、リソグラフィー工程において、レジストは他から孤立したドットパターンの面積のみで密着性を確保する必要があり、隣接セルとの共用できるラインパターンに比べて微細化できないという原理的な課題があった。また、抵抗変化素子１から電位を引き出すために、下部電極２及び上部電極４にそれぞれコンタクトを配する必要があった。そのため下部電極２からの引き出しコンタクト、抵抗変化素子１、上部電極４からの引き出しコンタクトの合計３枚のマスクを追加する必要があった。
　より詳しく言うと、図１５のような構成では、トランジスタ５のソース／ドレイン領域を形成するのに必要なマスクを除けば、メモリセルの要部である、第１のコンタクトプラグ６、抵抗変化素子１、第３のコンタクトプラグ９、ゲート電極、第２のコンタクトプラグ８、第１の配線１１及び第２の配線１２、のそれぞれを形成するために合計６枚のマスクを必要とする。
　本発明は、上記の課題を解決するもので１つのトランジスタと１つの抵抗変化素子とを用いた１Ｔ１Ｒ型のメモリセルであって、抵抗変化素子の構造を簡素化することにより、トランジスタ及び引き出し配線などの電気的な接続用プラグを形成する工程に１マスク追加するだけで構成でき、微細化できるメモリセルを有する不揮発性半導体記憶装置及びその製造方法を提供することを目的とする。
　上記目的を達成するために、本発明の不揮発性半導体記憶装置は、トランジスタが形成された基板と、この基板上にトランジスタを覆って形成された第１の層間絶縁層と、この第１の層間絶縁層に形成され、トランジスタのドレイン電極またはソース電極と電気的に接続された第１のコンタクトプラグまたは第２のコンタクトプラグと、第１のコンタクトプラグの少なくとも一部を被覆して形成された抵抗変化層と、抵抗変化層上に形成された第１の配線と、第２のコンタクトプラグの少なくとも一部を被覆して形成された第２の配線とを備え、抵抗変化層の端面と第１の配線の端面とは同一面内にある構成からなる。
　あるいは本発明の不揮発性半導体記憶装置は、第１主電極と第２主電極と制御電極とを有するトランジスタが形成された基板と、基板上に前記トランジスタを覆うように形成された第１の層間絶縁層と、第１の層間絶縁層を貫通し第１主電極と電気的に接続されるように形成された第１のコンタクトプラグと、第１のコンタクトプラグの上端面の少なくとも一部を被覆するように形成された抵抗変化層と、抵抗変化層上に第１の方向に延びるように形成された第１の配線と、を備え、第１の方向を前後方向とし、第１の方向に垂直で基板の主面に平行な方向を左右方向とするとき、抵抗変化層の前後の端面は第１の配線の端面と同一面内になく、第１の配線の左側の端面と抵抗変化層の左側の端面とが同一面内にあり、第１の配線の右側の端面と抵抗変化層の右側の端面とが同一面内にある。
　このような構成とすることにより、１Ｔ１Ｒ型のメモリセルを構成することができ、抵抗変化素子の下部電極は第１のコンタクトプラグと、また、上部電極は第１の配線とそれぞれ共用することができ、メモリセルの構造を簡素化することができる。抵抗変化層の端面と第１の配線の端面を共有しているので、それぞれを異なるマスクで作成した場合に必要なマスク合わせ余裕などのマージンを取る必要もなく、メモリセルを微細化することができる。また、抵抗変化層は、通常のＳｉ半導体プロセスに１マスク追加するだけで形成できるのでプロセスでの工数が増えることなくプロセスコストも低減可能な不揮発性半導体記憶装置を実現することができる。
　別の言い方をすれば、かかる構成では、トランジスタのソース／ドレイン領域を形成するのに必要なマスクを除けば、メモリセルの要部である、第１のコンタクトプラグ及び第２のコンタクトプラグ、ゲート電極、抵抗変化層、第１の配線、のそれぞれを形成するために合計４枚のマスクで足りる。よって、図１５のような構成と比較して、必要なマスクの数が２枚少なくなる。
　また、第１の配線は、抵抗変化層と接する面に少なくとも貴金属からなる電極層を備えた構成としてもよい。さらに、貴金属は白金からなる構成としてもよい。
　このような構成とすることにより、白金などの貴金属からなる電極層を挿入しても、密着性の悪いシリコン酸化膜と接することなく、密着性の良い金属酸化物（タンタル酸化物）からなる抵抗変化層が良いので、剥離の心配がない。また、抵抗変化動作が可能な貴金属系材料からなる電極層がセルサイズを大きくすることなく集積化しやすい構造により実現することができる。
　また、本発明の不揮発性半導体記憶装置は、トランジスタが形成された基板と、この基板上にトランジスタを覆って形成された第１の層間絶縁層と、この第１の層間絶縁層に形成され、トランジスタのソース電極またはドレイン電極と電気的に接続された第１のコン
タクトプラグまたは第２のコンタクトプラグと、第１のコンタクトプラグの少なくとも一部を被覆して形成された第１の配線と、第１の配線上に形成され、第１の配線と同一端面を有する第１の抵抗変化層と、第２のコンタクトプラグの少なくとも一部を被覆して形成された第２の配線と、第２の配線上に形成され、第２の配線と同一端面を有する第２の抵抗変化層と、第１の配線、第２の配線、第１の抵抗変化層及び第２の抵抗変化層を覆い第１の層間絶縁層上に形成された第２の層間絶縁層と、第２の層間絶縁層を貫通して第１の抵抗変化層上に形成された第３のコンタクトプラグと、第２の層間絶縁層及び第２の抵抗変化層を貫通して前記第２の配線上に形成された第４のコンタクトプラグと、第３のコンタクトプラグ及び第４のコンタクトプラグ上を覆い第２の層間絶縁層上に形成された第３の配線及び第４の配線とを備えた構成からなる。
　このような構成とすることにより、１Ｔ１Ｒ型のメモリセルを構成することができ、抵抗変化素子の下部電極は第１の配線と、また、上部電極は第３のコンタクトプラグとそれぞれ共用することができ、メモリセルの構造を簡素化して微細化することができる。また、抵抗変化層は、通常のＳｉ半導体プロセスにホール形成用の１マスクを追加するだけで形成できるのでプロセスでの工数が増えることなくプロセスコストも低減可能な不揮発性半導体記憶装置を実現することができる。また、第３のコンタクトホールより第４のコンタクトホールのサイズを大きく設定すれば、サイズが大きくなればエッチングレートが大きいというホールエッチの特徴を生かして、第３のコンタクトホールと第４のコンタクトホールを同時に形成することも可能である。この場合には、マスクの追加をすることがなく、よりプロセスコストが低い不揮発性半導体記憶装置を実現することができる。
　また、本発明の不揮発性半導体記憶装置は、トランジスタが形成された基板と、この基板上にトランジスタを覆って形成された第１の層間絶縁層と、この第１の層間絶縁層に形成され、トランジスタのドレイン電極またはソース電極と電気的に接続された第１のコンタクトホール内に形成された第１のコンタクトプラグと、第１の層間絶縁層に形成され、トランジスタのドレイン電極またはソース電極と電気的に接続された第２のコンタクトホール内に形成された第２のコンタクトプラグと、第１のコンタクトプラグの少なくとも一部を被覆して形成された第１の配線と、第２のコンタクトプラグの少なくとも一部を被覆して形成された第２の配線と、第１のコンタクトホール内の底部及び側壁に第１のコンタクトプラグと第１の層間絶縁層とに挟まれ、かつドレイン電極またはソース電極に電気的に接続された抵抗変化層とを備えた構成からなる。
　このような構成とすることにより、１Ｔ１Ｒ型のメモリセルを構成することができ、抵抗変化素子の下部電極はドレイン電極またはソース電極と、また、上部電極は第１の配線及び第１のコンタクトプラグとそれぞれ共用することができ、メモリセルの構造を簡素化して微細化することができる。また、抵抗変化層の底部は、ＣＭＰやドライエッチなどの加工に曝されることがないので、プラズマダメージ、ガスやスラリーによるダメージ、還元などの影響を確実に防止できる。また、抵抗変化層は、通常のＳｉ半導体プロセスに１マスク追加するだけで形成できるのでプロセスでの工数が増えることなくプロセスコストも低減可能な不揮発性半導体記憶装置を実現することができる。
　また、抵抗変化層は、少なくともタンタル酸化物を含む材料からなる構成としてもよい。
　このような構成とすることにより、動作の高速性に加えて可逆的に安定した書き換え特性と良好な抵抗値のリテンション特性を有し、通常のＳｉ半導体プロセスと親和性の高い製造プロセスで製造できる不揮発性半導体記憶装置を実現することができる。
　また、本発明の不揮発性半導体記憶装置の製造方法は、トランジスタが形成された基板上にトランジスタを覆って第１の層間絶縁層を形成する工程と、この第１の層間絶縁層を貫通してトランジスタのドレイン電極またはソース電極上に第１のコンタクトホール及び第２のコンタクトホールを形成し、第１のコンタクトホール及び第２のコンタクトホール内に第１のコンタクトプラグ及び第２のコンタクトプラグを形成する工程と、第１のコンタクトプラグの少なくとも一部を被覆して抵抗変化層を形成する工程と、抵抗変化層の少なくとも一部を除去すると同時に、抵抗変化層の少なくとも一部を被覆した第１の配線と、第２のコンタクトプラグの少なくとも一部を被覆した第２の配線を形成する工程とを備えた方法からなる。
　このような方法とすることにより、１Ｔ１Ｒ型のメモリセルを構成することができ、抵抗変化素子の下部電極は第１のコンタクトプラグと、また、上部電極は第１の配線とそれぞれ共用することができ、メモリセルの構造を簡素化することができる。抵抗変化層の端面と第１の配線の端面を共有しているので、それぞれを異なるマスクで作成した場合に必要なマスク合わせ余裕などのマージンを取る必要もなく、メモリセルを微細化することができる。また、抵抗変化層は、通常のＳｉ半導体プロセスに１マスク追加するだけで形成できるのでプロセスでの工数が増えることなくプロセスコストも低減可能な不揮発性半導体記憶装置を実現することができる。
　また、本発明の不揮発性半導体記憶装置の製造方法は、トランジスタが形成された基板上にトランジスタを覆って第１の層間絶縁層を形成する工程と、この第１の層間絶縁層を貫通してトランジスタのドレイン電極またはソース電極上に第１のコンタクトホールまたは第２のコンタクトホールを形成し、第１のコンタクトホール及び第２のコンタクトホール内に第１のコンタクトプラグ及び第２のコンタクトプラグを形成する工程と、第１のコンタクトプラグの少なくとも一部を被覆して第１の配線層及び第１の配線層と同一端面を有する第１の抵抗変化層を、第２のコンタクトプラグの少なくとも一部を被覆して第２の配線層及び第２の配線層と同一端面を有する第２の抵抗変化層を形成する工程と、第１の配線と第１の抵抗変化層及び第２の配線と第２の抵抗変化層を覆い第１の層間絶縁層上に第２の層間絶縁層を形成する工程と、第２の層間絶縁層を貫通して第１の抵抗変化層上に第３のコンタクトプラグを形成する工程と、第２の層間絶縁層及び第２の抵抗変化層を貫通して第２の配線上に第４のコンタクトプラグを形成する工程と、第３のコンタクトプラグ及び第４のコンタクトプラグ上を覆い第２の層間絶縁層上に第３の配線及び第４の配線を形成する工程とを備えた方法からなる。
　このような方法とすることにより、１Ｔ１Ｒ型のメモリセルを構成することができ、抵抗変化素子の下部電極は第１の配線と、また、上部電極は第３のコンタクトプラグとそれぞれ共用することができ、メモリセルの構造を簡素化して微細化することができる。また、抵抗変化層は、通常のＳｉ半導体プロセスにホール形成用の１マスクを追加するだけで形成できるのでプロセスでの工数が増えることなくプロセスコストも低減可能な不揮発性半導体記憶装置を実現することができる。また、第３のコンタクトホールより第４のコンタクトホールのサイズを大きく設定すれば、サイズが大きくなればエッチングレートが大きいというホールエッチの特徴を生かして、第３のコンタクトホールと第４のコンタクトホールを同時に形成することも可能である。この場合には、マスクの追加をすることがなく、よりプロセスコストが低い不揮発性半導体記憶装置を実現することができる。
　また、本発明の不揮発性半導体記憶装置の製造方法は、トランジスタが形成された基板上にトランジスタを覆って第１の層間絶縁層を形成する工程と、第１の層間絶縁層を貫通してトランジスタのドレイン電極またはソース電極上に第１のコンタクトホールを形成する工程と、第１のコンタクトホール内の底部及び側壁に抵抗変化層を形成する工程と、第１のコンタクトホールの抵抗変化層の内側に第１のコンタクトプラグを形成する工程と、第１の層間絶縁層を貫通して前記トランジスタのドレイン電極またはソース電極上に第２のコンタクトホールを形成する工程と、第２のコンタクトホール内に第２のコンタクトプラグを形成する工程と、抵抗変化層の少なくとも一部を被覆して第１の配線と、第２のコンタクトプラグの少なくとも一部を被覆して第２の配線を形成する工程とを備えた方法からなる。
　このような方法とすることにより、１Ｔ１Ｒ型のメモリセルを構成することができ、抵抗変化素子の下部電極はドレイン電極またはソース電極と、また、上部電極は第１の配線及び第１のコンタクトプラグとそれぞれ共用することができ、メモリセルの構造を簡素化して微細化することができる。また、抵抗変化層の底部は、ＣＭＰやドライエッチなどの加工に曝されることがないので、プラズマダメージ、ガスやスラリーによるダメージ、還元などの影響を確実に防止できる。また、抵抗変化層は、通常のＳｉ半導体プロセスに１マスク追加するだけで形成できるのでプロセスでの工数が増えることなくプロセスコストも低減可能な不揮発性半導体記憶装置を実現することができる。
　本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
　本発明の不揮発性半導体記憶装置は、抵抗変化素子の上部電極及び下部電極を配線やコンタクトプラグと共用することができる簡素化された１Ｔ１Ｒ型のメモリセルを構成することができ、抵抗変化層は、通常のＳｉ半導体プロセスに１マスク追加するだけで形成できるものである。
　したがって、本発明を適用すると動作の高速性に加えて可逆的に安定した書き換え特性と良好な抵抗値のリテンション特性を有する不揮発性半導体記憶装置が実現でき、通常のＳｉ半導体プロセスと親和性の高い低コストの製造プロセスで製造でき微細化ができるので多大な効果を奏する。
図１（ａ）は、本発明の実施の形態１に係る不揮発性半導体記憶装置の構成例を示す断面図である。 図１（ｂ）は、図１（ａ）の一点鎖線に沿って切った断面図である。 図１（ｃ）は、本発明の実施の形態１に係る不揮発性半導体記憶装置の１００をアレイ化した構成例の詳細を示す断面図である。 図１（ｄ）は図１（ｃ）の一点鎖線に沿って切った断面図である。 図１（ｅ）は、本発明の実施の形態１に係る不揮発性半導体記憶装置の１００をアレイ化した構成例の詳細を示した平面図である。 図１（ｆ）は、本発明の実施の形態１に係る不揮発性半導体記憶装置の１００をアレイ化した別の構成例を示した平面図である。 図２（ａ）から（ｄ）は、本発明の実施の形態１に係る不揮発性半導体記憶装置の製造方法を示す断面図である。 図３（ａ）及び（ｂ）は、図２（ｃ）及び図２（ｄ）の矢印Ｘの方向から見た不揮発性半導体記憶装置の要部を拡大した平面図である。 図４は、本発明の実施の形態２に係る不揮発性半導体記憶装置の構成例を示す断面図である。 図５（ａ）から（ｃ）は、本発明の実施の形態２に係る不揮発性半導体記憶装置の製造方法を示す断面図である。 図６（ａ）及び（ｂ）は、本発明の実施の形態２に係る不揮発性半導体記憶装置の製造方法を示す断面図である。 図７は、本発明の実施の形態３に係る不揮発性半導体記憶装置の構成例を示す断面図である。 図８（ａ）から（ｃ）は、本発明の実施の形態３に係る不揮発性半導体記憶装置の製造方法を示す断面図である。 図９（ａ）及び（ｂ）は、本発明の実施の形態３に係る不揮発性半導体記憶装置の製造方法を示す断面図である。 図１０は、本発明の実施の形態４に係る不揮発性半導体記憶装置の構成例を示す断面図である。 図１１（ａ）から（ｃ）は、本発明の実施の形態４に係る不揮発性半導体記憶装置の製造方法を示す断面図である。 図１２（ａ）及び（ｂ）は、本発明の実施の形態４に係る不揮発性半導体記憶装置の製造方法を示す断面図である。 図１３は、本発明の実施の形態５に係る不揮発性半導体装置の構成を示すブロック図である。 図１４は、図１３に示すＣ部の構成を示す拡大断面図である。 図１５は、従来の一般的な不揮発性半導体記憶装置の断面図である。 図１６（ａ）は、本発明の実施の形態１の変形例Ａに係る不揮発性半導体記憶装置１００Ａの構成例を示した断面図である。図１６（ｂ）は、図１６（ａ）の断面図の１点鎖線に沿って切った断面図である。 図１７（ａ）～（ｄ）は本実施の形態１の変形例Ａに係る不揮発性半導体記憶装置１００Ａの製造方法を示す断面図である。 図１８（ａ）及び図１８（ｂ）はそれぞれ、図１７（ｃ）及び図１７（ｄ）において矢印Ｘの方向から見た不揮発性記憶装置１００Ａの要部を拡大した平面図である。 図１９（ａ）は、本発明の実施の形態１の変形例Ｂに係る不揮発性半導体記憶装置１００Ｂの構成例を示した断面図である。図１９（ｂ）は、図１９（ａ）の断面図の１点鎖線に沿って切った断面図である。 図２０（ａ）～（ｄ）は本実施の形態１の変形例Ｂに係る不揮発性半導体記憶装置１００Ｂの製造方法を示す断面図である。 図２１（ａ）及び図２１（ｂ）はそれぞれ、図２０（ｃ）及び図２０（ｄ）において矢印Ｘの方向から見た不揮発性記憶装置１００Ｂの要部を拡大した平面図である。 図２２（ａ）は、本発明の実施の形態１の変形例Ｃに係る不揮発性半導体記憶装置１００Ｃの構成例を示した断面図である。図２２（ｂ）は、図２２（ａ）の断面図の１点鎖線に沿って切った断面図である。 図２３（ａ）～（ｃ）は不揮発性半導体記憶装置１００Ｃの製造方法を示す断面図である。 図２４（ａ）～（ｃ）は不揮発性半導体記憶装置１００Ｃの製造方法を示す断面図である。 図２５（ａ）及び図２５（ｂ）はそれぞれ、図２３（ｂ）及び図２３（ｃ）において矢印Ｘの方向から見た不揮発性記憶装置１００Ｃの要部を拡大した平面図である。
符号の説明
　１００，２００，３００，４００　　不揮発性半導体記憶装置
　１０１　　トランジスタ
　１０１ａ　　ドレイン電極
　１０１ｂ　　ソース電極
　１０１ｃ　　ドレイン領域
　１０１ｄ　　ソース領域
　１０１ｅ　　ゲート電極
　１０２　　基板
　１０３　　第１の層間絶縁層
　１０４，３０１，４０２，５１１　　第１のコンタクトプラグ
　１０４ａ，３０１ａ　　第１のコンタクトホール
　１０５，３０２，４０３，５１７　　第２のコンタクトプラグ
　１０５ａ　　第２のコンタクトホール
　１０６，３０５，４０１，５１３　　抵抗変化層
　１０６ａ，１０７ａ，１１０　　端面
　１０７，２０１，３０３，４０４，５１５　　第１の配線
　１０８，２０３，３０４，４０５，５１８　　第２の配線
　１０９，５１４　　電極層
　１１１，２１０，３０６，４０６　　抵抗変化素子
　１１２，２１１，３０７，４０７，５１６　　メモリセル
　２０２　　第１の抵抗変化層（抵抗変化層）
　２０４　　第２の抵抗変化層（抵抗変化層）
　２０５　　第２の層間絶縁層
　２０６，５１９　　第３のコンタクトプラグ
　２０６ａ　　第３のコンタクトホール
　２０７　　第４のコンタクトプラグ
　２０７ａ　　第４のコンタクトホール
　２０８　　第３の配線
　２０９　　第４の配線
　５００　　不揮発性半導体装置
　５０１　　メモリ本体部
　５０２　　メモリアレイ
　５０３　　行選択回路／ドライバ
　５０４　　列選択回路
　５０５　　書き込み回路
　５０６　　センスアンプ
　５０７　　データ入出力回路
　以下、本発明の実施の形態に係る不揮発性半導体記憶装置とその製造方法について、図面を参照しながら説明する。なお、図面において、同じ符号が付いたものは、説明を省略する場合がある。また、図面は理解しやすくするために、それぞれの構成要素を模式的に示したもので、形状などについては正確な表示ではない。
　（実施の形態１）
　図１（ａ）は、本発明の実施の形態１に係る不揮発性半導体記憶装置１００の構成例を示した断面図である。
　図１（ｂ）は、図１（ａ）の一点鎖線に沿って切った断面図である。
　図１（ａ）に示すように本実施の形態１の不揮発性半導体記憶装置１００は、トランジスタ１０１が形成された基板１０２と、この基板１０２上にトランジスタ１０１を覆って形成された第１の層間絶縁層１０３と、この第１の層間絶縁層１０３を貫通して形成され、トランジスタ１０１のドレイン電極１０１ａまたはソース電極１０１ｂと電気的に接続された第１のコンタクトプラグ１０４または第２のコンタクトプラグ１０５とを有している。そして、不揮発性半導体記憶装置１００は、この第１のコンタクトプラグ１０４を完全に被覆して形成された抵抗変化層１０６と、この抵抗変化層１０６上に形成された第１の配線１０７と、第２のコンタクトプラグ１０５の少なくとも一部を被覆して形成された第２の配線１０８とを備え、抵抗変化層１０６の端面は第１の配線１０７の端面と同一面を共有している。
　別の言い方をすれば、トランジスタ１０１は、第１主電極（ドレイン電極１０１ａ）と第２主電極（ソース電極１０１ｂ）と制御電極（ゲート電極１０１ｅ）とを有し、第１主電極は第１のコンタクトプラグ１０４と接続され、第２主電極は第２のコンタクトプラグ１０５と接続されている。なお、第１主電極および第２主電極のいずれがドレイン電極となりいずれがソース電極となるかは特に限定されず、両者が入れ替わる場合もある。
　抵抗変化層１０６は第１のコンタクトプラグ１０４の上端面（この上端面は層間絶縁層１０３の上端面と同一平面をなす）を完全に被覆している。抵抗変化層１０６は、少なくとも第１のコンタクトプラグ１０４の上端面の一部を被覆していればよいが、本実施形態のように完全に被覆していることが好ましい。
　また、第１の配線１０７は、抵抗変化層１０６と接する面に少なくとも貴金属からなる電極層１０９を備えており、この電極層１０９は、例えば白金からなる材料で形成されている。白金などの貴金属からなる電極層１０９を介して第１の配線１０７と抵抗変化層１０６とを接合することにより、第１の配線１０７と抵抗変化層１０６との密着性が向上するとともに、動作可能な第１の配線１０７及び貴金属系材料からなる電極層１０９からなる電極層がセルサイズを大きくすることなく集積化しやすい構造により実現することができる。
　また、後述するように第１の配線１０７をリソグラフィー工程でのマスクとして電極層１０９及び抵抗変化層１０６の不要な部分を除去するので、抵抗変化層１０６の端面と第１の配線１０７の端面を含む端面が同一面内に形成されている。
　なお、ドレイン電極１０１ａ及びソース電極１０１ｂの下部にはそれぞれドレイン領域１０１ｃ及びソース領域１０１ｄが基板１０２の表面に形成され、ドレイン電極１０１ａ及びソース電極１０１ｂの間にはゲート電極１０１ｅが形成されている。
　また、第１の層間絶縁層１０３を貫通して第１のコンタクトプラグ１０４及び第２のコンタクトプラグ１０５が埋め込まれた第１のコンタクトホール１０４ａ及び第２のコンタクトホール１０５ａが形成されている。
　したがって、抵抗変化素子１１１は、第１の配線１０７及び電極層１０９からなる上部電極と第１のコンタクトプラグ１０４からなる下部電極とに抵抗変化層１０６が挟まれて、第１の配線１０７の下部に微細化されて構成されている。そして、この抵抗変化素子１１１とトランジスタ１０１とが直列に接続されてメモリセル１１２が構成されている。
　ここで、抵抗変化層１０６は、少なくともタンタル酸化物を含む材料からなる構成としてもよい。
　このような構成とすることにより、動作の高速性に加えて可逆的に安定した書き換え特性と良好な抵抗値のリテンション特性を有し、通常のＳｉ半導体プロセスと親和性の高い製造プロセスで製造できる不揮発性半導体記憶装置１００を実現することができる。
　図１（ｃ）は、本発明の実施の形態１に係る不揮発性半導体記憶装置の１００をアレイ化した構成例の詳細を示す断面図であり、図１（ｄ）は図１（ｃ）の一点鎖線に沿って切った断面図である。
　図１（ｃ）、（ｄ）に示すように、第２の配線１０８は、層間絶縁層１０３の上に形成された第２の層間絶縁層１１３を貫通する第３のコンタクト１１４を介して第３の配線１１５と接続される。第１の配線１０７と第３の配線１１５とは基板１０２の厚み方向から見て互いに直交している。
　図１（ｅ）は、本発明の実施の形態１に係る不揮発性半導体記憶装置の１００をアレイ化した構成例の詳細を示した平面図である。
　トランジスタのゲート電極１０１ｅが複数の素子に共通して形成され、ソース領域１０１ｃ、ドレイン領域１０１ｄが独立して形成されている。第１の配線１０７及び第３の配線１１５も複数の素子に共通して形成され、個別形成された第１のコンタクトプラグ１０４上に電極層１０９及び抵抗変化層１０６が矩形状に形成されている。
　一方、第２のコンタクトプラグ１０５の上端面を完全に被覆するように、第２の配線１０８が形成されている。第２の配線１０８の上には、第３のコンタクトプラグ１１４が形成されている。複数の第３のコンタクトプラグ１１４の上端面を完全に被覆するように第３の配線１１５が形成されている。すなわちドレイン電極１０１ｂは、第２のコンタクトプラグ１０５、第２の配線１０８、第３のコンタクトプラグ１１４を介して、第３の配線１１５と電気的に接続されている。
　別の言い方をすると、不揮発性半導体記憶装置１００は、基板１０２の主面に平行な第１の平面内において第１の方向に延びるように互いに平行に形成された第１の配線１０７と、第１の平面に平行な第２の平面内において第１の方向と立体交差する第２の方向に延びるように互いに平行に形成された第３の配線１１５とを備えている。基板１０２の厚み方向から見ると、第１の配線１０７と第３の配線１１５とは直交している。
　第１の配線１０７と第３の配線１１５との立体交差点において、第１の配線１０７の下方の基板上にソース電極１０１ａが形成されている。また、第３の配線１１５の下方において第１の配線１０７が存在しない部分の基板上にはドレイン電極１０１ｂが形成されている。さらに、ソース電極１０１ａとドレイン電極１０１ｂとの間には、層間絶縁層１０３の中にゲート電極１０１ｅが形成されている。第１の配線１０７及び第３の配線１１５は、複数のメモリセル１１２と電気的に接続されている。
　ソース電極１０１ａと第１の配線１０７との間には、層間絶縁層１０３を貫通する第１のコンタクトプラグ１０４と、第１のコンタクトプラグ１０４の上端面を完全に被覆する抵抗変化層１０８と、電極層１０９とがこの順に積層されている。
　第１の配線１０７が延びる方向（図１（ｂ）における左右）を前後方向（第１の方向）とし、第１の方向に垂直で基板１０２の主面に水平な方向（図１（ｂ）における紙面に垂直な方向）を左右方向とし、基板１０２の主面に垂直な方向（図１（ｂ）における上下）を上下方向とするとき、抵抗変化層１０６の前後の端面は第１の配線１０７に覆われていて、抵抗変化層１０６の前後の端面と第１の配線１０７の前後の端面とは同一面内になく、抵抗変化層１０６の左側の端面と第１の配線１０７の左側の端面とは図１（ａ）に示すように同一面内にあり、抵抗変化層１０６の右側の端面と第１の配線１０７の右側の端面とは図１（ａ）に示すように同一面内にある。なお、上述の説明においていずれを左と呼び、いずれを右と呼ぶかは任意である。
　本アレイの特徴は、第１の配線１０７の下層に複数の抵抗変化素子１１１が形成されていて、微細化に有利なレイアウトとなっている。
　また、図１（ｆ）は、本発明の実施の形態１に係る不揮発性半導体記憶装置の１００をアレイ化した別の構成例を示した平面図である。
　図１（ｃ）との違いは、第２のコンタクトプラグ１０５、第２の配線１０８が隣接するメモリセル１１２同士で共有されている点である。共有される分だけメモリセル１１２の面積を小さくすることができ、微細化に有利である。
　次に、本発明の不揮発性半導体記憶装置１００の動作例を示す。
　まず、抵抗変化素子１１１の安定に保持する抵抗値を変化させ、不揮発性半導体記憶装置１００にデータを書き込む場合について示す。ここで、抵抗変化層１０６の抵抗値を変化させるために必要なしきい値電圧をＶｐとする。
　第１の配線１０７に電圧Ｖｐを印加し、第２の配線１０８にＶｐの２倍の電圧２Ｖｐを印加し、ゲート電極１０１ｅにトランジスタ１０１をＯＮにする所定の電圧を印加する。このようにすると、電圧２Ｖｐは第２のコンタクトプラグ１０５とトランジスタ１０１を経由して、抵抗変化素子１１１の下部電極である第１のコンタクトプラグ１０４に電圧２Ｖｐが伝達される。
　そして、抵抗変化素子１１１の第１のコンタクトプラグ１０４と上部電極である第１の配線１０７との間には電圧Ｖｐが印加されるので、抵抗変化層１０６の抵抗値が変化し、抵抗変化素子１１１に新たなデータが書き込まれる。
　また、第１の配線１０７に電圧Ｖｐを印加し、第２の配線１０８に０Ｖの電圧を印加し、トランジスタ１０１をＯＮにすると、上記と同様の経路をたどって、抵抗変化素子１１１の上部電極である第１の配線１０７と下部電極である第１のコンタクトプラグ１０４との間には電圧―Ｖｐが印加されるので、抵抗変化素子１１１には上記と逆のデータが書き込まれる。
　次に、不揮発性半導体記憶装置１００のデータの読み出し動作を示す。第１の配線１０７に電圧Ｖｐを印加し、第２の配線１０８に電圧Ｖｐと２Ｖｐとの間の大きさの電圧（Ｖｐ＋ΔＶ）を印加し、ゲート電極１０１ｅに所定の電圧を印加しトランジスタ１０１をＯＮにする。このようにすると、上記と同様に抵抗変化素子１１１にしきい値電圧Ｖｐよりも小さい電圧ΔＶが印加される。この場合には、抵抗変化素子１１１のデータは変化せず、抵抗変化素子１１１の安定に保持している抵抗値に対応した電流が流れる。この電流を
読み取ることにより、抵抗変化素子１１１に記憶されているデータを読み取ることができる。
　このような構成とすることにより、１Ｔ１Ｒ型のメモリセル１１２を構成することができ、抵抗変化素子１１１の下部電極は第１のコンタクトプラグ１０４と、また、上部電極は第１の配線１０７とそれぞれ共用することができ、メモリセルの構造を簡素化して微細化することができる。抵抗変化層１０６の端面と第１の配線１０７の端面を共有（同一面内に形成）しているので、それぞれを異なるマスクで作成した場合に必要なマスク合わせ余裕などのマージンを取る必要もなくメモリセルを微細化することができる。また、抵抗変化層１０６は、後述するように通常のＳｉ半導体プロセスに１マスク追加するだけで形成できるので、プロセスでの工数が増えることなく、プロセスコストも低減可能な不揮発性半導体記憶装置を実現することができる。
　図２（ａ）から（ｄ）は本実施の形態１の不揮発性半導体記憶装置１００の製造方法を示す断面図である。
　次に、図２（ａ）から（ｄ）を用いて、本実施の形態１の不揮発性半導体記憶装置１００の製造方法について説明する。
　図２に示すように本実施の形態１の製造方法は、トランジスタ１０１が形成された基板１０２上に第１の層間絶縁層１０３を形成する工程と、第１のコンタクトプラグ１０４及び第２のコンタクトプラグ１０５を形成する工程と、抵抗変化層１０６を形成する工程と、第１の配線１０７を形成する工程と、第２の配線１０８を形成する工程とを備えている。
　まず、図２（ａ）に示すように、第１の層間絶縁層１０３を形成する工程において、トランジスタ１０１が形成された基板１０２上にトランジスタ１０１を覆って第１の層間絶縁層１０３を形成する。
　次に、図２（ｂ）に示すように、第１のコンタクトプラグ１０４及び第２のコンタクトプラグ１０５を形成する工程において、この第１の層間絶縁層１０３を貫通してトランジスタ１０１のドレイン電極１０１ａまたはソース電極１０１ｂ上に第１のコンタクトホール１０４ａ及び第２のコンタクトホール１０５ａを形成し、第１のコンタクトホール１０４ａ及び第２のコンタクトホール１０５ａ内に第１のコンタクトプラグ１０４及び第２のコンタクトプラグ１０５を形成する。
　次に、図２（ｃ）に示すように、抵抗変化層１０６を形成する工程において、第１のコンタクトホール１０４ａを完全に被覆して抵抗変化層１０６及び電極層１０９を形成する。この電極層１０９には、抵抗変化層１０６の機能を十分に引き出し、即ち抵抗変化させやすい電極として、貴金属材料、例えば白金層を用いてもよい。
　抵抗変化層１０６及び電極層１０９は、まず層間絶縁層１０３の上面全面に抵抗変化材料及び電極材料を堆積させ、所定形状のマスク（フォトレジスト等）を被覆した上でエッチングすることにより形成しうる。
　そして、図２（ｄ）に示すように、配線層１０７及び配線層１０８を形成する工程において、抵抗変化層１０６及び電極層１０９上の少なくとも一部を被覆して、抵抗変化層１０６及び電極層１０９の一部を除去するためのマスクとしても用いる第１の配線１０７を形成する工程と、第２のコンタクトプラグ１０５の少なくとも一部を被覆して第２の配線１０８を形成する工程とにより不揮発性半導体記憶装置１００を製造することができる。
　第１の配線１０７及び第２の配線１０８は、まず層間絶縁層１０３の上面全面において抵抗変化層１０６及び電極層１０９を覆うように、配線材料を堆積させ、所定形状のマスク（フォトレジスト等）を被覆した上でエッチングすることにより形成しうる。このとき、第１の配線１０７を形成すると共に抵抗変化層１０６及び電極層１０９のエッチングが連続して行われても良いし、第１の配線１０７を形成した後でフォトレジストが除去され、第１の配線１０７をマスクとして抵抗変化層１０６及び電極層１０９のエッチングが行われても良い。
　第１の配線１０７と第２の配線１０８とは、同一の工程で同時平行的に形成されても良い。この場合には、第１の配線１０７を形成する工程が第２の配線１０８を形成する工程をも兼ねることになる。
　なお、第１の配線１０７が抵抗変化層１０６の電極としても機能するのであれば、製造方法の簡略化の視点から、電極層１０９を形成しなくてもよい。
　このような方法とすることにより、１Ｔ１Ｒ型のメモリセル１１２を構成することができ、抵抗変化素子１１１の下部電極は第１のコンタクトプラグ１０４と、また、上部電極は第１の配線１０７とそれぞれ共用することができ、メモリセル１１２の構造を簡素化して微細化することができる。また、抵抗変化層１０６は、通常のＳｉ半導体プロセス、例えばＣＭＯＳの製造工程に１マスク追加するだけで形成できるため、プロセスでの工数が増えることなくプロセスコストも低減可能な不揮発性半導体記憶装置１００を実現することができる。
　必要なマスクの数が少なくなる一つの要素は、抵抗変化層と第１の配線とで左右の端面が同一平面内にあることである。かかる構成により、第１の配線（あるいは第１の配線を形成するためのフォトレジスト等のマスク）をマスクとして抵抗変化層の形状を定めることができる。つまり、第１の配線（あるいは第１の配線を形成するためのフォトレジスト等のマスク）を抵抗変化層のマスクにも流用することで、必要なマスクの数が削減される。
　また、図１５のように単独で抵抗変化層１０６を形成する場合、矩形形状を確実に実現するために、フォトレジストの密着性を十分に確保する必要がある。よって、素子面積をある程度大きくしなければならない。本実施形態では抵抗変化層１０６が、ライン状に形成された抵抗変化材料と、ライン状に形成された配線材料との交差部分に形成される。ライン状に抵抗変化材料を形成する場合、矩形形状に比べ幅を狭くできる。よって、図１５のような構成に対して素子面積をより小さくできる。
　なお、図２（ｃ）に示すように抵抗変化層１０６と第１の配線１０７との間に貴金属からなる、例えば白金層を形成してもよい。
　図３（ａ）及び（ｂ）は、図２（ｃ）及び図２（ｄ）の矢印Ｘの方向から見た不揮発性半導体記憶装置１００の要部を拡大した平面図を示す。
　ただし、図３（ａ）は、図２（ｃ）において抵抗変化層１０６及び電極層１０９の上に第１の配線１０７が形成されているものの、左右にはみ出ている抵抗変化層１０６及び電極層１０９の除去が完了していない状態を示している。
　図３（ａ）に示すように、第１のコンタクトプラグ１０４を覆って抵抗変化層１０６及び電極層１０９が長方形の形状に形成された上に、これと直交するように長方形の形状の第１の配線１０７が形成されている。この第１の配線１０７は、例えばＡｌなどの導電性材料からなるもので、この第１の配線１０７をマスクとして抵抗変化層１０６及び電極層１０９の不要部分を除去すると図３（ｂ）に示すように微細化された抵抗変化素子１１１を製造することができる。
　なお、抵抗変化層１０６は、少なくともタンタル酸化物を含む材料からなる方法としてもよい。
　このような方法とすることにより、動作の高速性に加えて可逆的に安定した書き換え特性と良好な抵抗値のリテンション特性を有し、通常のＳｉ半導体プロセスと親和性の高い製造プロセスを実現することができる。
　本発明の実施の形態１に係る不揮発性半導体記憶装置１００の構成例においては、抵抗変化層１０６と第１の配線１０７の端面が共有（端面が同一面内に存在）されているが、製造時（エッチング等）の形状のばらつきにより、これらの端面に凹凸があってもかまわない。また、第１のコンタクトプラグ１０４とトランジスタのドレイン電極１０１ａ、第２のコンタクトプラグ１０５とトランジスタのソース電極１０１ｂがそれぞれ直接接続されているが、その間に配線、コンタクトプラグなどが配置されていても、電気的に接続さえされていればかまわない。
　［変形例Ａ］
　図１６（ａ）は、本発明の実施の形態１の変形例Ａに係る不揮発性半導体記憶装置１００Ａの構成例を示した断面図である。図１６（ｂ）は、図１６（ａ）の断面図の１点鎖線に沿って切った断面図である。
　図１（ａ）に示された不揮発性半導体記憶装置１００との違いについて説明する。不揮発性半導体記憶装置１００の電極層１０９は、基板１０２の厚み方向から見ると、抵抗変化層１０６と同一の形状をしている（図１（ｃ）参照）。これに対し不揮発性半導体記憶装置１００Ａの電極層１０９’は、基板１０２の厚み方向から見ると、第１の配線１０７と同一の形状を有している点で構造が異なる（図１６（ｂ）参照）。すなわち、第１の配線１０７と電極層１０９’とは、いずれも第１の方向に延びる様に形成され、その幅（第１の方向を前後方向、基板の厚み方向を上下方向としたときの左右方向の幅）は互いに等しい。
　不揮発性半導体記憶装置１００は、メモリセル１１２ごとに電極層１０９が分離されている。これに対し不揮発性半導体記憶装置１００Ａでは、複数のメモリセル１１２にわたって電極層１０９’が共有される。かかる構成によれば、電極層の微細加工の自由度が向上し、より微細なセルをアレイ化しやすくなる。
　図１７（ａ）～（ｄ）は本実施の形態１の変形例Ａに係る不揮発性半導体記憶装置１００Ａの製造方法を示す断面図である。不揮発性半導体記憶装置１００の製造方法との違いについて説明する。図１７（ａ）～（ｂ）については図２（ａ）～（ｂ）と同様であるため、詳細な説明を省略する。
　図１７（ｃ）は、抵抗変化層１０６を形成する工程を示す図である。該工程においては、第１のコンタクトホール１０４ａを完全に被覆するように（第１のコンタクトプラグ１０４の上端面を完全に被覆するように）抵抗変化層１０６が形成される。ここでは、電極層１０９は形成せずに、層間絶縁層１０３の全面に抵抗変化材料を堆積させた後で所望のマスクを用いてエッチングすることにより、抵抗変化層１０６のみを形成する。
　図１７（ｄ）は、第１の配線１０７及び第２の配線１０８を形成する工程を示す図である。該工程において、抵抗変化層１０６の少なくとも一部を被覆して、抵抗変化層１０６の一部を除去するためのマスクとしても用いうる、電極層１０９’及びその上方の第１の配線１０７を形成する工程と、第２のコンタクトプラグ１０５の少なくとも一部を被覆して、同様に電極層１０９’及びその上方の第２の配線１０８を形成する工程とにより不揮発性半導体記憶装置１００Ａを製造することができる。
　電極層１０９’及び第１の配線１０７及び第２の配線１０８は、まず層間絶縁層１０３の上面全面において抵抗変化層１０６を覆うように、電極材料と配線材料とを堆積させ、所定形状のマスク（フォトレジスト等）を被覆した上でエッチングすることにより形成しうる。このとき、第１の配線１０７と電極層１０９’とを形成すると共に抵抗変化層１０６のエッチングが連続して行われても良いし、第１の配線１０７と電極層１０９’とを形成した後でフォトレジストが除去され、第１の配線１０７及び電極層１０９’をマスクとして抵抗変化層１０６のエッチングが行われても良い。
　第１の配線１０７と第２の配線１０８とは、同一の工程で同時平行的に形成されても良い。この場合には、第１の配線１０７を形成する工程が第２の配線１０８を形成する工程をも兼ねることになる。
　第１の配線１０７、第２の配線１０８を形成する場合のベース面の段差が大きくなると断線などの問題が発生しやすくなる。抵抗変化させるための電極材料の問題等から電極層１０９を設けなければならない場合、図１（ｂ）のような構成では段差が抵抗変化層１０６と電極層１０９の合計となるが、図１７（ｄ）では抵抗変化層１０６のみとなる。本変形例では、第１の配線１０７、第２の配線１０８のリソグラフィー工程における焦点深度が向上し、プロセスばらつきが低減され、より微細な配線を形成することができる。
　図１８（ａ）及び図１８（ｂ）はそれぞれ、図１７（ｃ）及び図１７（ｄ）において矢印Ｘの方向から見た不揮発性記憶装置１００Ａの要部を拡大した平面図である。
　ただし、図１８（ａ）は、図１７（ｃ）において抵抗変化層１０６の上に電極層１０９’及び第１の配線１０７が形成されているものの、左右にはみ出ている抵抗変化層１０６の除去が完了していない状態を示している。
　図１８（ａ）に示すように、第１のコンタクトプラグ１０４を覆って抵抗変化層１０６が長方形の形状に形成された上に、これと直交するように長方形の形状（短冊状、ライン状）の第１の配線１０７及び電極層１０９’が形成されている。この第１の配線１０７は、例えばＡｌなどの導電性材料からなる。この第１の配線１０７をマスクとして抵抗変化層１０６の不要部分を除去すると図１８（ｂ）に示すように微細化された抵抗変化素子１１１Ａを製造することができる。
　［変形例Ｂ］
　図１９（ａ）は、本発明の実施の形態１の変形例Ｂに係る不揮発性半導体記憶装置１００Ｂの構成例を示した断面図である。図１９（ｂ）は、図１９（ａ）の断面図の１点鎖線に沿って切った断面図である。
　図１（ａ）に示された不揮発性半導体記憶装置１００との違いについて説明する。不揮発性半導体記憶装置１００の電極層１０９は、基板１０２の厚み方向から見ると、抵抗変化層１０６と同一の形状をしている（図１（ｃ）参照）。これに対し不揮発性半導体記憶装置１００Ｂの電極層１０９”は充填層１０４’上に（第１のコンタクトホール１０４ａ内に）埋め込まれている点で構造が異なる。すなわち電極層１０９”は、充填層１０４’とともに、第１のコンタクトプラグを構成する。充填層１０４’は、その上端面が第１のコンタクトホール１０４ａの内部にある（層間絶縁層１０３の上端面よりも低い）点を除けば第１のコンタクトプラグ１０４と同様の材料および方法で構成しうる。
　図２０（ａ）～（ｄ）は本実施の形態１の変形例Ｂに係る不揮発性半導体記憶装置１００Ｂの製造方法を示す断面図である。不揮発性半導体記憶装置１００の製造方法との違いについて説明する。図２０（ａ）、（ｃ）、（ｄ）については図２（ａ）、（ｃ）、（ｄ）と同様であるため、詳細な説明を省略する。
　図２０（ｂ）の電極層１０９を形成する工程において、例えばエッチバックにより、第１のコンタクトプラグ１０４及び第２のコンタクトプラグ１０５の上部に凹部を形成することで、充填部１０４’、１０５’が形成される。充填部１０４’、１０５’の上にある凹部を完全に充填するように、電極材料が堆積される。更にＣＭＰ法により、第１の層間絶縁膜１０３上の電極材料が除去され、凹部を充填する形状の電極層１０９”が形成される。充填部１０４’と電極層１０９”とで第１のコンタクトプラグが構成され，充填部１０５’と電極層１０９”とで第２のコンタクトプラグが構成される。抵抗変化層１０６は、第１のコンタクトプラグの上端面（電極層１０９”の上端面）を完全に被覆する。
　コンタクトホールを充填する導電体を「コンタクトプラグ」と呼ぶ。コンタクトプラグは単層でも複層でもよい。コンタクトプラグの上端面が抵抗変化型素子の下部電極として機能する。
　以上の製造方法より、化学反応性に乏しい材料であっても、エッチングを用いることなくＣＭＰなどの機械研磨でパターニングすることができるので、電極層の微細加工の自由度が向上し、より微細なセルを形成しやすいという効果を奏する。
　図２１（ａ）及び図２１（ｂ）はそれぞれ、図２０（ｃ）及び図２０（ｄ）において矢印Ｘの方向から見た不揮発性記憶装置１００Ｂの要部を拡大した平面図である。
　ただし、図２１（ａ）は、図１７（ｃ）において抵抗変化層１０６の上に第１の配線１０７が形成されているものの、左右にはみ出ている抵抗変化層１０６の除去が完了していない状態を示している。
　図２１（ａ）に示すように、第１のコンタクトプラグ（電極層１０９”）を覆って抵抗変化層１０６が長方形の形状に形成された上に、これと直交するように長方形の形状の第１の配線１０７が形成されている。この第１の配線１０７は、例えばＡｌなどの導電性材料からなる。第１の配線１０７をマスクとして抵抗変化層１０６の不要部分を除去すると図２１（ｂ）に示すように微細化された抵抗変化素子１１１Ｂを製造することができる。
　［変形例Ｃ］
　図２２（ａ）は、本発明の実施の形態１の変形例Ｃに係る不揮発性半導体記憶装置１００Ｃの構成例を示した断面図である。図２２（ｂ）は、図２２（ａ）の断面図の１点鎖線に沿って切った断面図である。
　図１（ａ）に示された不揮発性半導体記憶装置１００との違いについて説明する。不揮発性半導体記憶装置１００Ｃでは、電極層１０９、抵抗変化層１０６の側壁部（電極層１０９及び抵抗変化層１０６の前後方向の端面部分）に側壁絶縁膜１１３が形成されている点で構造が異なる。
　不揮発性半導体記憶装置１００Ｃでは、側壁絶縁膜１１３が形成されているために、電極層１０９及び抵抗変化層１０６の段差が緩和され、第１の配線１０７’が段差部で断線しにくい。また第１の配線１０７’の配線抵抗のばらつきも低減できる。
　図２３（ａ）～（ｃ）、図２４（ａ）～（ｃ）は不揮発性半導体記憶装置１００Ｃの製造方法を示す断面図である。図２４（ａ）、（ｂ）、（ｃ）はそれぞれ、図２３（ａ）、（ｂ）、（ｃ）の断面図の１点鎖線に沿って切った断面図である。
　本実施の形態１の不揮発性半導体記憶装置１００Ｃの製造方法について説明する。図２３（ａ）及び図２４（ａ）よりも前の工程については、図２（ａ）、（ｂ）と同様であるため、説明を省略する。
　図２３（ａ）及び図２４（ａ）は、電極層１０９及び抵抗変化層１０６を形成する工程を示す図である。該工程においては、第１のコンタクトホール１０４ａを完全に被覆するように（第１のコンタクトプラグ１０４の上端面を完全に被覆するように）抵抗変化層１０６及び電極層１０９が形成される
　図２３（ｂ）及び図２４（ｂ）は、側壁絶縁膜１１３を形成する工程を示す図である。該工程においては、電極層１０９及び抵抗変化層１０６を完全に被覆するように層間絶縁層１０３の上面全面に絶縁膜を形成し、全面をエッチバックすることで、電極層１０９及び抵抗変化層１０６からなる段差の側壁部に側壁絶縁膜１１３が形成される。
　図２３（ｃ）及び図２４（ｃ）は、第１の配線層１０７’及び第２の配線層１０８を形成する工程を示す図である。該工程において、抵抗変化層１０６及び電極層１０９及び側壁絶縁膜１１３の少なくとも一部を被覆して、抵抗変化層１０６及び電極層１０９及び側壁絶縁膜１１３の一部を除去するためのマスクとしても用いうる、第１の配線１０７’を形成する工程と、第２のコンタクトプラグ１０５の少なくとも一部を被覆して第２の配線１０８を形成する工程とにより不揮発性半導体記憶装置１００Ｃを製造することができる。
　第１の配線１０７’及び第２の配線１０８は、まず層間絶縁層１０３の上面全面において抵抗変化層１０６及び電極層１０９を覆うように、配線材料とを堆積させ、所定形状のマスク（フォトレジスト等）を被覆した上でエッチングすることにより形成しうる。このとき、第１の配線１０７’を形成すると共に抵抗変化層１０６及び電極層１０９のエッチングが連続して行われても良いし、第１の配線１０７’を形成した後でフォトレジストが除去され、第１の配線１０７’をマスクとして抵抗変化層１０６及び電極層１０９のエッチングが行われても良い。
　第１の配線１０７’と第２の配線１０８とは、同一の工程で同時平行的に形成されても良い。この場合には、第１の配線１０７’を形成する工程が第２の配線１０８を形成する工程をも兼ねることになる。
　以上の製造方法では、抵抗変化層１０６、電極層１０９の段差が低減されるため、第１の配線１０７’、第２の配線１０８を形成する際のリソグラフィー工程において、第１の配線１０７’が段差部で断線しにくい。また第１の配線１０７’の配線抵抗のばらつきも低減できる。
　図２５（ａ）及び図２５（ｂ）はそれぞれ、図２３（ｂ）及び図２３（ｃ）において矢印Ｘの方向から見た不揮発性記憶装置１００Ｃの要部を拡大した平面図である。
　ただし、図２５（ａ）は、図２３（ｂ）において抵抗変化層１０６及び電極層１０９の上に第１の配線１０７’が形成されているものの、左右にはみ出ている抵抗変化層１０６及び電極層１０９の除去が完了していない状態を示している。
　図２５（ａ）に示すように、第１のコンタクトプラグ１０４を覆って抵抗変化層１０６及び電極層１０９が長方形の形状に形成された上に、これと直交するように長方形の形状（短冊状、ライン状）の第１の配線１０７’が形成されている。この第１の配線１０７’は、例えばＡｌなどの導電性材料からなる。第１の配線１０７’をマスクとして抵抗変化層１０６及び電極層１０９の不要部分を除去すると図２５（ｂ）に示すように微細化された抵抗変化素子１１１Ｃを製造することができる。
　（実施の形態２）
　図４は、本発明の実施の形態２に係る不揮発性半導体記憶装置２００の構成例を示す断面図である。
　図４に示すように、本実施の形態２の不揮発性半導体記憶装置２００は、トランジスタ１０１が形成された基板１０２と、この基板１０２上にトランジスタ１０１を覆って形成された第１の層間絶縁層１０３と、この第１の層間絶縁層１０３を貫通して形成され、トランジスタ１０１のドレイン電極１０１ａまたはソース電極１０１ｂと電気的に接続された第１のコンタクトプラグ１０４または第２のコンタクトプラグ１０５とを備えている。そして、不揮発性半導体記憶装置２００は、第１のコンタクトプラグ１０４の少なくとも一部を被覆して形成された第１の配線２０１と、第１の配線２０１上に形成され、第１の配線２０１と同形状の第１の抵抗変化層２０２と、第２のコンタクトプラグ１０５の少なくとも一部を被覆して形成された第２の配線２０３と、第２の配線２０３上に形成され、第２の配線２０３と同形状の第２の抵抗変化層２０４と、第１の配線２０１及び第２の配線２０３を覆い第１の層間絶縁層１０３上に形成された第２の層間絶縁層２０５とを備えている。そして、不揮発性半導体記憶装置２００は、第２の層間絶縁層２０５を貫通して第１の抵抗変化層２０２上に形成された第３のコンタクトプラグ２０６と、第２の層間絶縁層２０５及び第２の抵抗変化層２０４を貫通して第２の配線２０３上に形成された第４のコンタクトプラグ２０７と、第３のコンタクトプラグ２０６及び第４のコンタクトプラグ２０７上を覆い第２の層間絶縁層２０５上に形成された第３の配線２０８及び第４の配線２０９とを備えている。
　この構成において、抵抗変化素子２１０は、下部電極である第１の配線２０１、第１の抵抗変化層２０２及び上部電極である第３のコンタクトプラグ２０６により形成されている。
　このような構成とすることにより、１Ｔ１Ｒ型のメモリセル２１１を構成することができ、抵抗変化素子２１０の下部電極は第１の配線２０１と、また、上部電極は第３のコンタクトプラグ２０６とそれぞれ共用することができ、メモリセル２１１の構造を簡素化して微細化することができる。
　なお、本実施の形態２の不揮発性半導体記憶装置２００は、実施の形態１にて既に述べた不揮発性半導体記憶装置１００と同様の動作を行うので、動作例についての説明は省略する。
　図５（ａ）から（ｃ）及び図６（ａ）、（ｂ）は本実施の形態２の不揮発性半導体記憶装置２００の製造方法を示す断面図である。図５（ａ）から（ｃ）及び図６（ａ）、（ｂ）を用いて、本実施の形態２の不揮発性半導体記憶装置２００の製造方法について説明する。
　図５及び図６に示すように本実施の形態２の製造方法は、トランジスタ１０１が形成された基板１０２上に第１の層間絶縁層１０３を形成する工程と、第１のコンタクトプラグ１０４及び第２のコンタクトプラグ１０５を形成する工程と、第１の配線層及び抵抗変化層を形成する工程と、第１の配線２０１及び第２の配線２０３とこれらと同形状の第１の抵抗変化層２０２及び第２の抵抗変化層２０４を形成する工程と、第２の層間絶縁層２０５を形成する工程と、第３のコンタクトプラグ２０６を形成する工程と、第４のコンタクトプラグ２０７を形成する工程と、第３の配線２０８及び第４の配線２０９を形成する工程とを備えている。
　まず、図５（ａ）に示すように、第１の層間絶縁層１０３を形成する工程において、トランジスタ１０１を覆って基板１０２上に第１の層間絶縁層１０３を形成する。
　次に、図５（ｂ）に示す第１のコンタクトプラグ１０４及び第２のコンタクトプラグ１０５を形成する工程において、第１の層間絶縁層１０３を貫通してトランジスタ１０１のドレイン電極１０１ａ及びソース電極１０１ｂ上に第１のコンタクトホール１０４ａ及び１０５ａを形成したのちに導電体を埋め込み、第１のコンタクトプラグ１０４及び第２のコンタクトプラグ１０５を形成する。
　そして、図５（ｃ）に示す第１の配線層及び抵抗変化層を形成する工程において、第１のコンタクトプラグ１０４及び第２のコンタクトプラグ１０５を覆い、第１の層間絶縁層１０３上に第１の配線層及び抵抗変化層となる薄膜を堆積する。そして、第１の配線２０１及び第２の配線２０３とこれらと同形状の第１の抵抗変化層２０２及び第２の抵抗変化層２０４を形成する工程において、第１のコンタクトプラグ１０４上に第１の配線２０１及び第１の抵抗変化層２０２と、第２のコンタクトプラグ１０５上に第２の配線２０３及び第２の抵抗変化層２０４とを互いに分離して形成する。
　次に、図６（ａ）に示す第２の層間絶縁層２０５を形成する工程において、第１の配線２０１及び第１の抵抗変化層２０２並びに第２の配線２０３及び第２の抵抗変化層２０４を覆い、第１の層間絶縁層１０３上に第２の層間絶縁層２０５を形成する。
　図６（ｂ）は、第３のコンタクトプラグ２０６を形成する工程、第４のコンタクトプラグ２０７を形成する工程、及び第３の配線２０８及び第４の配線２０９を形成する工程を示している。第２の層間絶縁層２０５を貫通して第１の抵抗変化層２０２上に第３のコンタクトホール２０６ａを、また、第２の層間絶縁層２０５及び第２の抵抗変化層２０４を貫通して第２の配線２０３上に第４のコンタクトホール２０７ａを形成する。なお、第２の抵抗変化層２０４の一部を貫通する孔の形成においては、第４のコンタクトホール２０７ａを第３のコンタクトホール２０６ａと同時に第１の抵抗変化層２０２及び第２の抵抗変化層２０４に到達する深さまで形成したのちに、この形成された第４のコンタクトホール２０７ａを開口したマスクとして使用して形成する。
　そして、これらの第３のコンタクトホール２０６ａ及び第４のコンタクトホール２０７ａにそれぞれ導電体材料を埋め込み、第３のコンタクトプラグ２０６及び第４のコンタクトプラグ２０７を形成する。
　そして、第３のコンタクトプラグ２０６及び第４のコンタクトプラグ２０７を覆い、第２の層間絶縁層２０５上に第３の配線２０８及び第４の配線２０９をそれぞれ分離して形成する。
　このような方法とすることにより、抵抗変化素子２１０とトランジスタ１０１とからなる１Ｔ１Ｒ型のメモリセル２１１を含む不揮発性半導体記憶装置２００が製造される。このときに、メモリセル２１１の配線である第１の配線２０１と、メモリ駆動部や周辺回路との配線としても利用することができる第２の配線２０３を同じ工程により同時に形成することができることから、プロセスの簡略化が図られている。
　また、抵抗変化素子２１０は、第１の配線２０１を下部電極とし、第３のコンタクトプラグ２０６を上部電極として、第１の抵抗変化層２０２を挟みこんで形成しており、メモリセル２１１の構造が簡素化され微細化されている。
　また、抵抗変化層は、通常のＳｉ半導体プロセスにホール形成用の１マスクを追加するだけで形成できるのでプロセスでの工数が増えることない。高集積化、高速化及び低電力化が可能となるとともに、製造工程も簡略化され、製造期間の短縮や製造コストの削減に寄与することができる。
　また、第３のコンタクトホール２０６ａより第４のコンタクトホール２０７ａのサイズを大きく設定すれば、サイズが大きくなればエッチングレートが大きいというホールエッチの特徴を生かして、異なる深さの第３のコンタクトホール２０６ａと第４のコンタクトホール２０７ａを同時に形成することも可能である。この場合には、マスクの追加をすることがなく、よりプロセスコストが低い不揮発性半導体記憶装置を実現することができる。
　ここで、第１の抵抗変化層２０２は、少なくともタンタル酸化物を含む材料からなる構成としてもよい。
　このような構成とすることにより、動作の高速性に加えて可逆的に安定した書き換え特性と良好な抵抗値のリテンション特性を有し、通常のＳｉ半導体プロセスと親和性の高い製造プロセスを実現することができる。
　本発明の実施の形態２に係る不揮発性半導体記憶装置２００の構成例においては、第１のコンタクトプラグ１０４とトランジスタのドレイン電極１０１ａ、第２のコンタクトプラグ１０５とトランジスタのソース電極１０１ｂがそれぞれ直接接続されているが、その間に配線、コンタクトプラグなどが配置されていても、電気的に接続さえされていればかまわない。
　（実施の形態３）
　図７は、本発明の実施の形態３に係る不揮発性半導体記憶装置３００の構成例を示す断面図である。
　図７に示すように、本実施の形態３の不揮発性半導体記憶装置３００は、トランジスタ１０１が形成された基板１０２と、この基板１０２上にトランジスタ１０１を覆って形成された第１の層間絶縁層１０３と、この第１の層間絶縁層１０３を貫通して形成され、トランジスタ１０１のドレイン電極１０１ａまたはソース電極１０１ｂと電気的に接続された第１のコンタクトプラグ３０１または第２のコンタクトプラグ３０２とを備えている。そして、不揮発性半導体記憶装置３００は、第１のコンタクトプラグ３０１の少なくとも一部を被覆して形成された第１の配線３０３と、第２のコンタクトプラグ３０２の少なくとも一部を被覆して形成された第２の配線３０４と、第１のコンタクトホール３０１ａ内の底部及び側壁に第１のコンタクトプラグ３０１と第１の層間絶縁層１０３及びドレイン電極１０１ａまたはソース電極１０１ｂとに挟まれた抵抗変化層３０５とを備えた構成である。
　このような構成とすることにより、抵抗変化素子３０６とトランジスタ１０１とからなる１Ｔ１Ｒ型のメモリセル３０７を含む不揮発性半導体記憶装置３００が製造される。このときに、メモリセル３０７の配線である第１の配線３０３と、メモリ駆動部や周辺回路との配線としても利用することができる第２の配線３０４を同じ工程により同時に形成することができることから、プロセスの簡略化が図られている。
　また、抵抗変化素子３０６は、ドレイン電極１０１ａを下部電極とし、第１のコンタクトプラグ３０１及び第１の配線３０３を上部電極として、抵抗変化層３０５を挟みこんで形成しており、メモリセル３０７の構造が簡素化され微細化されている。また、抵抗変化層３０５の底部は、ＣＭＰやドライエッチなどの加工に曝されることがないので、プラズマダメージ、ガスやスラリーによるダメージ、還元などの影響を確実に防止できる。更に、抵抗変化層３０５は、第１のコンタクトホール３０１ａ内の底部及び側壁に隣接して微細化及び集積化されて形成されているが、通常のＳｉ半導体プロセスに１マスク追加するだけで形成できる。したがって、不揮発性半導体記憶装置３００の製造プロセスでの工数が増えることがない。このことにより、さらに不揮発性半導体記憶装置３００の微細化が可能となり、高集積化、高速化及び低電力化が可能となるとともに、製造工程も簡略化され、製造期間の短縮や製造コストの削減に寄与することができる。
　なお、本実施の形態３の不揮発性半導体記憶装置３００は、実施の形態１にて既に述べた不揮発性半導体記憶装置１００と同様の動作を行うので、動作例についての説明は省略する。
　図８（ａ）から（ｃ）及び図９（ａ）、（ｂ）は本実施の形態３の不揮発性半導体記憶装置３００の製造方法を示す断面図である。図８（ａ）から（ｃ）及び図９（ａ）、（ｂ）を用いて、本実施の形態３の不揮発性半導体記憶装置３００の製造方法について説明する。
　図８及び図９に示すように本実施の形態３の製造方法は、トランジスタ１０１が形成された基板１０２上に第１の層間絶縁層１０３を形成する工程と、第１のコンタクトホール内に抵抗変化層３０５及び第１のコンタクトプラグ３０１を形成する工程と、第２のコンタクトプラグ３０２を形成する工程と、第１の配線層３０３及び第２の配線３０４を形成する工程とを備えている。
　まず、図８（ａ）に示すように、第１の層間絶縁層１０３を形成する工程において、トランジスタ１０１を覆って基板１０２上に第１の層間絶縁層１０３を形成する。
　次に、図８（ｂ）に示す第１の抵抗変化層３０５を形成する工程において、第１の層間絶縁層１０３を貫通してトランジスタ１０１のドレイン電極１０１ａ上に第１のコンタクトホール３０１ａを形成したのちに抵抗変化層を全面に成膜し、第１の層間絶縁層１０３上の抵抗変化層をＣＭＰあるいはエッチングにより除去して、第１のコンタクトホール３０１ａの底部及び側壁に抵抗変化層３０５を形成する。
　そして、図８（ｃ）に示す第１のコンタクトプラグ３０１を形成する工程において、第１のコンタクトホール３０１ａ及び抵抗変化層３０５の内側に導電体を埋め込み、第１のコンタクトプラグ３０１を形成する。
　次に、図９（ａ）に示す第２のコンタクトプラグ３０２を形成する工程において、第１の層間絶縁層１０３を貫通してトランジスタ１０１のソース電極１０１ｂ上に第１のコンタクトホール３０２ａを形成したのちに導電体を埋め込み、第２のコンタクトプラグ３０２を形成する。
　図９（ｂ）は、第１の配線３０３及び第２の配線３０４を形成する工程を示している。抵抗変化層３０５及び第１のコンタクトプラグ３０１の少なくとも一部を被覆して第１の配線３０３と、第２のコンタクトプラグ３０２の少なくとも一部を被覆して第２の配線３０４をそれぞれ分離して形成する。
　このような方法とすることにより、１Ｔ１Ｒ型のメモリセルを構成することができ、抵抗変化素子の下部電極はドレイン電極１０１ａと、また、上部電極は第１の配線３０３及び第１のコンタクトプラグ３０１とそれぞれ共用することができ、メモリセルの構造を簡素化して微細化することができる。また、抵抗変化層は、通常のＳｉ半導体プロセスに１マスク追加するだけで形成できるので、プロセスでの工数が増えることなくプロセスコストも低減可能な不揮発性半導体記憶装置を実現することができる。
　また、抵抗変化素子３０６は、ドレイン電極１０１ａを下部電極とし、第１の配線３０３及び第１のコンタクトプラグ３０１を上部電極として、抵抗変化層３０５を挟みこんで形成しており、メモリセル３０７の構造が簡素化され微細化されている。また、抵抗変化層は、通常のＳｉ半導体プロセスに１マスク追加するだけで形成できるのでプロセスでの工数が増えることがない。このことにより、さらに不揮発性半導体記憶装置３００の微細化が可能となり、高集積化、高速化及び低電力化が可能となるとともに、製造工程も簡略化され、製造期間の短縮や製造コストの削減に寄与することができる。
　ここで、抵抗変化層３０５は、少なくともタンタル酸化物を含む材料からなる構成としてもよい。
　このような構成とすることにより、動作の高速性に加えて可逆的に安定した書き換え特性と良好な抵抗値のリテンション特性を有し、通常のＳｉ半導体プロセスと親和性の高い製造プロセスを実現することができる。
　本発明の実施の形態３に係る不揮発性半導体記憶装置３００の構成例においては、抵抗変化層３０５とトランジスタのドレイン電極１０１ａ、第２のコンタクトプラグ３０２とトランジスタのソース電極１０１ｂがそれぞれ直接接続されているが、その間に配線、コンタクトプラグなどが配置されていても、電気的に接続さえされていればかまわない。
　（実施の形態４）
　図１０は、本発明の実施の形態４に係る不揮発性半導体記憶装置４００の構成例を示す断面図である。
　図１０に示すように本実施の形態４の不揮発性半導体記憶装置４００は、トランジスタ１０１が形成された基板１０２と、この基板１０２上にトランジスタ１０１を覆って形成された第１の層間絶縁層１０３と、第１の層間絶縁層１０３上に形成された抵抗変化層４０１と、第１の層間絶縁層１０３を貫通して形成され、トランジスタ１０１のドレイン電極１０１ａまたはソース電極１０１ｂと電気的に接続された第１のコンタクトプラグ４０２とを備えている。そして、不揮発性半導体記憶装置４００は、第１の層間絶縁層１０３及び抵抗変化層４０１を貫通して形成され、トランジスタ１０１のソース電極１０１ｂまたはドレイン電極１０１ａと電気的に接続された第２のコンタクトプラグ４０３と、第１のコンタクトプラグ４０２上の抵抗変化層４０１の少なくとも一部を被覆して形成された第１の配線４０４と、第２のコンタクトプラグ４０３の少なくとも一部を被覆して形成された第２の配線４０５とを備えた構成である。
　ここでは、抵抗変化層４０１と第１の層間絶縁膜１０３を貫通するようにして第２のコンタクトプラグ４０３を形成し、この第２のコンタクトプラグ４０３に第２の配線４０５が接続している構造を示している。
　しかしながら、第１のコンタクトプラグ４０２及び第２のコンタクトプラグ４０３を形成したのち、これらを覆い第１の層間絶縁層１０３上に抵抗変化層４０１を形成し、第２のコンタクトプラグ４０３上の抵抗変化層４０１の一部を除去して抵抗変化層４０１に貫通孔を形成する。そして、この貫通孔にプラグ電極材料を埋め込んで平坦化したのち、その上に第１の配線４０４と第２の配線４０５をそれぞれ分離して形成して不揮発性半導体記憶装置４００を製造することもできる。
　図１０に示す不揮発性半導体記憶装置４００において、抵抗変化素子４０６は、第１の配線４０４を上部電極とし、第１のコンタクトプラグ４０２を下部電極として、この上部電極及び下部電極により抵抗変化層４０１を挟んで形成されており、メモリセル４０７は、この抵抗変化素子４０６とトランジスタ１０１とにより１Ｔ１Ｒ型に構成されている。
　このような構成とすることにより、抵抗変化素子４０６の下部電極は第１のコンタクトプラグ４０２と、また、上部電極は第１の配線４０４とそれぞれ共用することができ、メモリセル４０７の構造を簡素化して微細化することができる。したがって、第１のコンタクトプラグ４０２が抵抗変化層４０１を貫通しないところに抵抗変化素子４０６が構成されることとなる。抵抗変化層４０１は平坦な部分に形成するので、成膜のみのばらつきを見込めばよく、セル抵抗のばらつきを低減することができる。更に、抵抗変化素子近傍の抵抗変化層はＣＭＰやドライエッチなどの加工に曝されることがないので、プラズマダメージ、ガスやスラリーによるダメージ、還元などの影響を確実に防止できる。また、抵抗変化層４０１は、通常のＳｉ半導体プロセスに１マスク追加するだけで形成できるので、プロセスでの工数が増えることなくプロセスコストも低減可能な不揮発性半導体記憶装置４００を実現することができる。
　このことにより、不揮発性半導体記憶装置４００の微細化も可能となり、高集積化、高速化及び低電力化が可能となるとともに、製造工程も簡略化され、製造期間の短縮、製造コストの削減に寄与することができる。
　なお、本実施の形態４の不揮発性半導体記憶装置４００は、実施の形態１にて既に述べた不揮発性半導体記憶装置１００と同様の動作を行うので、動作例についての説明は省略する。
　図１１（ａ）から（ｃ）及び図１２（ａ）、（ｂ）は本実施の形態４の不揮発性半導体記憶装置４００の製造方法を示す断面図である。図１１（ａ）から（ｃ）及び図１２（ａ）、（ｂ）を用いて、本実施の形態４の不揮発性半導体記憶装置４００の製造方法について説明する。
　図１１及び図１２に示すように本実施の形態４の製造方法は、トランジスタ１０１が形成された基板１０２上に第１の層間絶縁層１０３を形成する工程と、第１のコンタクトプラグ４０２を形成する工程と、抵抗変化層４０１を形成する工程と、第２のコンタクトプラグ４０３を形成する工程と、第１の配線層４０４及び第２の配線層４０５を形成する工程とを備えている。
　まず、図１１（ａ）に示すように、第１の層間絶縁層１０３を形成する工程において、トランジスタ１０１を覆って基板１０２上に第１の層間絶縁層１０３を形成する。
　次に、図１１（ｂ）に示す第１のコンタクトプラグ４０２を形成する工程において、第１の層間絶縁層１０３を貫通してトランジスタ１０１のドレイン電極１０１ａ上に第１のコンタクトホール４０２ａを形成したのちに導電体を埋め込み、第１のコンタクトプラグ４０２を形成する。
　そして、図１１（ｃ）に示す抵抗変化層４０１を形成する工程において、第１のコンタクトプラグ４０２を覆い、第１の層間絶縁層１０３上に抵抗変化層４０１を堆積する。
　次に、図１２（ａ）に示す第２のコンタクトプラグ４０３を形成する工程において、抵抗変化層４０１及び第１の層間絶縁層１０３を貫通してトランジスタ１０１のソース電極１０１ｂ上に第２のコンタクトホール４０３ａを形成したのちに導電体を埋め込み、第２のコンタクトプラグ４０３を形成する。
　図１２（ｂ）は、第１の配線４０４及び第２の配線４０５を形成する工程を示している。すなわち、第１のコンタクトプラグ４０２の少なくとも一部を被覆して第１の配線４０４と、第２のコンタクトプラグ４０３の少なくとも一部を被覆して第２の配線４０５をそれぞれ分離して形成している。
　このような方法とすることにより、抵抗変化素子４０６とトランジスタ１０１とからなる１Ｔ１Ｒ型のメモリセル４０７を含む不揮発性半導体記憶装置４００が製造される。また、抵抗変化素子４０７は、第１のコンタクトプラグ４０２を下部電極とし、第１の配線４０４を上部電極として、抵抗変化層４０１を挟みこんで形成しており、メモリセル４０７の構造が簡素化され微細化されている。また、抵抗変化層は、通常のＳｉ半導体プロセスに１マスク追加するだけで形成できるのでプロセスでの工数が増えることがない。このことにより、さらに不揮発性半導体記憶装置４００の微細化が可能となり、高集積化、高速化及び低電力化が可能となるとともに、製造工程も簡略化され、製造期間の短縮や製造コストの削減に寄与することができる。
　ここで、抵抗変化層４０１は、少なくともタンタル酸化物を含む材料からなる構成としてもよい。
　このような構成とすることにより、動作の高速性に加えて可逆的に安定した書き換え特性と良好な抵抗値のリテンション特性を有し、通常のＳｉ半導体プロセスと親和性の高い製造プロセスを実現することができる。
　本発明の実施の形態４に係る不揮発性半導体記憶装置４００の構成例においては、第１のコンタクトプラグ４０２とトランジスタのドレイン電極１０１ａ、第２のコンタクトプラグ４０３とトランジスタのソース電極１０１ｂがそれぞれ直接接続されているが、その間に配線、コンタクトプラグなどが配置されていても、電気的に接続さえされていればかまわない。
　（実施の形態５）
　図１３は、本発明の実施の形態５に係る不揮発性半導体装置５００の構成を示すブロック図である。また、図１４は、図１３に示すＣ部の構成（２ビット分の構成）を示す拡大断面図である。
　本実施の形態５の不揮発性半導体装置５００は、例えば実施の形態１の不揮発性半導体記憶装置１００を備える不揮発性半導体装置５００であって、基板の上に互いに平行に、例えばストライプ形状に形成された複数のワード線と、この複数のワード線の上方に基板の主面に平行な面内において同じくストライプ形状に形成され、かつ複数のワード線に立体交差するように形成された複数のビット線と、複数のワード線と複数のビット線との立体交差点に対応して設けられた抵抗変化素子とを具備したメモリアレイを備えたものである。
　図１３に示すように本実施の形態５に係る不揮発性半導体装置５００は、半導体基板上に、メモリ本体部５０１を備えており、このメモリ本体部５０１は、メモリアレイ５０２と、行選択回路／ドライバ５０３と、列選択回路５０４と、データの書き込みを行うための書き込み回路５０５と、選択ビット線に流れる電流量を検出し、データを判定するセンスアンプ５０６と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路５０７とを具備している。
　メモリアレイ５０２は、基板上に形成された、互いに交差するように配列された複数のワード線ＷＬ０、ＷＬ１、ＷＬ２及びビット線ＢＬ０、ＢＬ１、ＢＬ２と、これらのワード線ＷＬ０、ＷＬ１、ＷＬ２及びビット線ＢＬ０、ＢＬ１、ＢＬ２の交点に対応してそれぞれ設けられた複数のトランジスタＴ１１、Ｔ１２、Ｔ１３、Ｔ２１、Ｔ２２、Ｔ２３、Ｔ３１、Ｔ３２、Ｔ３３（以下、「トランジスタＴ１１、Ｔ１２、・‥」と表す）と、トランジスタＴ１１、Ｔ１２、‥と１対１に設けられた複数の抵抗変化素子Ｍ１１、Ｍ１２、Ｍ１３、Ｍ２１、Ｍ２２、Ｍ２３、Ｍ３１、Ｍ３２、Ｍ３３（以下、「抵抗変化素子Ｍ１１、Ｍ１２、…」と表す）とを備えている。
　また、メモリアレイ５０２は、ワード線ＷＬ０，ＷＬ１，ＷＬ２に平行して配列されている複数のプレート線ＰＬ０，ＰＬ１，ＰＬ２を備えている。
　図１３に示すようにワード線ＷＬ０、ＷＬ１の上方にビット線ＢＬ０が配され、そのワード線ＷＬ０、ＷＬ１とビット線ＢＬ０との間に、プレート線ＰＬ０，ＰＬ１が配されている。
　ここで、図１３における抵抗変化素子Ｍ１１は、図１４における抵抗変化素子Ｍ１１が相当し、この抵抗変化素子Ｍ１１は、上部電極である第１の配線５１５、貴金属の白金からなる電極層５１４、抵抗変化層５１３、及び下部電極である第１のコンタクトプラグ５１１から構成されている。
　なお、図１４においてトランジスタ１０１と抵抗変化素子Ｍ１１とによりメモリセル５１６が構成されている。また、トランジスタ１０１は、第２のコンタクトプラグ５１７、第２の配線５１８及び第３のコンタクトプラグ５１９を介して電気的にビット線ＢＬ０に接続されている。
　次に、その動作を説明する。外部回路（図示せず）からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路／ドライバ５０３へ出力するとともに、列アドレス信号を列選択回路５０４へ出力する。ここで、アドレス信号は、複数の抵抗変化素子Ｍ１１，Ｍ１２，・・・を含むメモリセル５１６のうちの選択される特定のメモリセル５１６のアドレスを示す信号である。また、行アドレス信号は、アドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は、アドレス信号に示されたアドレスのうちの列のアドレスを示す信号である。
　外部から入力される制御信号（図示せず）は、データの書き込みサイクルにおいては、データ入出力回路５０７に入力された入カデータＤｉｎに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路５０５へ出力する。他方、データの読み出しサイクルにおいて、制御信号は、読み出し用電圧の印加を指示する読み出し信号を列選択回路５０４へ出力する。
　行選択回路／ドライバ５０３は、アドレス信号から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のワード線ＷＬ０，ＷＬ１，ＷＬ２のうちの何れかを選択し、その選択されたワード線に対して、所定の電圧を印加する。
　また、列選択回路５０４は、アドレス信号から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線ＢＬ０，ＢＬ１，ＢＬ２のうちの何れかを選択し、その選択されたビット線に対して、書き込み用電圧または読み出し用電圧を印加する。
　書き込み回路５０５は、制御信号が書き込み信号であった場合、列選択回路５０４に対して選択されたビット線に対して書き込み用電圧の印加を指示する信号を出力する。
　また、センスアンプ５０６は、データの読み出しサイクルにおいて、読み出し対象となる選択ビット線に流れる電流量を検出し、データ「１」または「０」と判定する。その結果得られた出力データＤoは、データ入出力回路５０７を介して、外部回路へ出力される。
　なお、本実施の形態５では実施の形態１の不揮発性半導体記憶装置１００を用いて説明したが、実施の形態２から４の不揮発性半導体記憶装置２００、３００、４００を用いてもよい。
　上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
　本発明の不揮発性半導体記憶装置は、集積度が高く低電力で、かつ高速の動作が可能で、しかも安定した書き込み及び読み出し特性を有しており、デジタル家電、メモリカード、携帯型電話機及びパーソナルコンピュータなどの種々の電子機器に用いられる不揮発性半導体記憶装置として有用である。

Claims (10)

  1. トランジスタが形成された基板と、
    　前記基板上に前記トランジスタを覆って形成された第１の層間絶縁層と、
    　前記第１の層間絶縁層に形成され、前記トランジスタのドレイン電極またはソース電極と電気的に接続された第１のコンタクトプラグまたは第２のコンタクトプラグと、
    　前記第１のコンタクトプラグの少なくとも一部を被覆して形成された抵抗変化層と、
    　前記抵抗変化層上に形成された第１の配線と、
    　前記第２のコンタクトプラグの少なくとも一部を被覆して形成された第２の配線とを備え、
    　前記抵抗変化層の端面と前記第１の配線の端面とは同一面内にあることを特徴とする不揮発性半導体記憶装置。
  2. 　第１主電極と第２主電極と制御電極とを有するトランジスタが形成された基板と、
    　前記基板上に前記トランジスタを覆うように形成された第１の層間絶縁層と、
    　前記第１の層間絶縁層を貫通し前記第１主電極と電気的に接続されるように形成された第１のコンタクトプラグと、
    　前記第１のコンタクトプラグの上端面の少なくとも一部を被覆するように形成された抵抗変化層と、
    　前記抵抗変化層上に第１の方向に延びるように形成された第１の配線と、を備え、
    　前記第１の方向を前後方向とし、前記第１の方向に垂直で前記基板の主面に平行な方向を左右方向とするとき、前記抵抗変化層の前後の端面は前記第１の配線の端面と同一面内になく、前記第１の配線の左側の端面と前記抵抗変化層の左側の端面とが同一面内にあり、前記第１の配線の右側の端面と前記抵抗変化層の右側の端面とが同一面内にある、不揮発性半導体記憶装置。
  3. 前記第１の配線は、前記抵抗変化層と接する面に少なくとも貴金属からなる電極層を備えたことを特徴とする請求項１又は２に記載の不揮発性半導体記憶装置。
  4. 前記貴金属は白金からなることを特徴とする請求項３に記載の不揮発性半導体記憶装置。
  5. トランジスタが形成された基板と、
    　前記基板上に前記トランジスタを覆って形成された第１の層間絶縁層と、
    　前記第１の層間絶縁層に形成され、前記トランジスタのソース電極またはドレイン電極と電気的に接続された第１のコンタクトプラグまたは第２のコンタクトプラグと、
    　前記第１のコンタクトプラグの少なくとも一部を被覆して形成された第１の配線と、
    　前記第１の配線上に形成され、前記第１の配線と同一端面を有する第１の抵抗変化層と、
    　前記第２のコンタクトプラグの少なくとも一部を被覆して形成された第２の配線と、
    　前記第２の配線上に形成され、前記第２の配線と同一端面を有する第２の抵抗変化層と、
    　前記第１の配線、前記第２の配線、前記第１の抵抗変化層及び前記第２の抵抗変化層を覆い前記第１の層間絶縁層上に形成された第２の層間絶縁層と、
    　前記第２の層間絶縁層を貫通して前記第１の抵抗変化層上に形成された第３のコンタクトプラグと、
    　前記第２の層間絶縁層及び前記第２の抵抗変化層を貫通して前記第２の配線上に形成された第４のコンタクトプラグと、
    　前記第３のコンタクトプラグ及び前記第４のコンタクトプラグ上を覆い前記第２の層間絶縁層上に形成された第３の配線及び第４の配線とを備えたことを特徴とする不揮発性半導体記憶装置。
  6. トランジスタが形成された基板と、
    　前記基板上に前記トランジスタを覆って形成された第１の層間絶縁層と、
    　前記第１の層間絶縁層に形成され、前記トランジスタのドレイン電極またはソース電極と電気的に接続された第１のコンタクトホール内に形成された第１のコンタクトプラグと、
    　前記第１の層間絶縁層に形成され、前記トランジスタのドレイン電極またはソース電極と電気的に接続された第２のコンタクトホール内に形成された第２のコンタクトプラグと、
    　前記第１のコンタクトプラグの少なくとも一部を被覆して形成された第１の配線と、
    　前記第２のコンタクトプラグの少なくとも一部を被覆して形成された第２の配線と、
    　前記第１のコンタクトホール内の底部及び側壁に前記第１のコンタクトプラグと前記第１の層間絶縁層とに挟まれ、かつ前記ドレイン電極または前記ソース電極に電気的に接続
    された抵抗変化層とを備えた不揮発性半導体記憶装置。
  7. 前記抵抗変化層は、少なくともタンタル酸化物を含む材料からなることを特徴とする請求項１から６のいずれか１項に記載の不揮発性半導体記憶装置。
  8. トランジスタが形成された基板上に前記トランジスタを覆って第１の層間絶縁層を形成する工程と、
    　前記第１の層間絶縁層を貫通して前記トランジスタのドレイン電極またはソース電極上に第１のコンタクトホール及び第２のコンタクトホールを形成し、前記第１のコンタクトホール及び前記第２のコンタクトホール内に第１のコンタクトプラグ及び第２のコンタクトプラグを形成する工程と、
    　前記第１のコンタクトプラグの少なくとも一部を被覆して抵抗変化層を形成する工程と、
    　前記抵抗変化層の少なくとも一部を除去すると同時に、前記抵抗変化層の少なくとも一部を被覆した第１の配線と、前記第２のコンタクトプラグの少なくとも一部を被覆した第２の配線とを形成する工程とを備えた不揮発性半導体記憶装置の製造方法。
  9. トランジスタが形成された基板上に前記トランジスタを覆って第１の層間絶縁層を形成する工程と、
    　前記第１の層間絶縁層を貫通して前記トランジスタのドレイン電極またはソース電極上に第１のコンタクトホールまたは第２のコンタクトホールを形成し、前記第１のコンタクトホール及び前記第２のコンタクトホール内に第１のコンタクトプラグ及び第２のコンタクトプラグを形成する工程と、
    　前記第１のコンタクトプラグの少なくとも一部を被覆して第１の配線層及び前記第１の配線層と同一端面を有する第１の抵抗変化層を、前記第２のコンタクトプラグの少なくとも一部を被覆して第２の配線層及び前記第２の配線層と同一端面を有する第２の抵抗変化層を形成する工程と、
    　前記第１の配線と前記第１の抵抗変化層及び前記第２の配線と前記第２の抵抗変化層を覆い前記第１の層間絶縁層上に第２の層間絶縁層を形成する工程と、
    　前記第２の層間絶縁層を貫通して前記第１の抵抗変化層上に第３のコンタクトプラグを形成する工程と、
    　前記第２の層間絶縁層及び前記第２の抵抗変化層を貫通して前記第２の配線上に第４のコンタクトプラグを形成する工程と、
    　前記第３のコンタクトプラグ及び前記第４のコンタクトプラグ上を覆い前記第２の層間絶縁層上に第３の配線及び第４の配線を形成する工程とを備えたことを特徴とする不揮発性半導体記憶装置の製造方法。
  10. トランジスタが形成された基板上に前記トランジスタを覆って第１の層間絶縁層を形成する工程と、
    　前記第１の層間絶縁層を貫通して前記トランジスタのドレイン電極またはソース電極上に第１のコンタクトホールを形成する工程と、
    　前記第１のコンタクトホール内の底部及び側壁に抵抗変化層を形成する工程と、
    　前記第１のコンタクトホールの前記抵抗変化層の内側に第１のコンタクトプラグを形成する工程と、
    　前記第１の層間絶縁層を貫通して前記トランジスタのドレイン電極またはソース電極上に第２のコンタクトホールを形成する工程と、
    　前記第２のコンタクトホール内に第２のコンタクトプラグを形成する工程と、
    　前記抵抗変化層の少なくとも一部を被覆して第１の配線と、前記第２のコンタクトプラグの少なくとも一部を被覆して第２の配線とを形成する工程と
    を備えたことを特徴とする不揮発性半導体記憶装置の製造方法。
PCT/JP2009/000501 2008-02-12 2009-02-09 不揮発性半導体記憶装置及びその製造方法 WO2009101785A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US12/867,437 US8537605B2 (en) 2008-02-12 2009-02-09 Nonvolatile semiconductor memory device having coplanar surfaces at resistance variable layer and wiring layer and manufacturing method thereof
KR1020107018148A KR101104443B1 (ko) 2008-02-12 2009-02-09 비휘발성 반도체 기억 장치 및 그 제조 방법
JP2009553358A JP4563504B2 (ja) 2008-02-12 2009-02-09 不揮発性半導体記憶装置及びその製造方法
CN200980104930.9A CN101946321B (zh) 2008-02-12 2009-02-09 非易失性半导体存储装置及其制造方法
EP09710369A EP2244293A4 (en) 2008-02-12 2009-02-09 NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-030242 2008-02-12
JP2008030242 2008-02-12

Publications (1)

Publication Number Publication Date
WO2009101785A1 true WO2009101785A1 (ja) 2009-08-20

Family

ID=40956819

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/000501 WO2009101785A1 (ja) 2008-02-12 2009-02-09 不揮発性半導体記憶装置及びその製造方法

Country Status (6)

Country Link
US (1) US8537605B2 (ja)
EP (2) EP2244293A4 (ja)
JP (2) JP4563504B2 (ja)
KR (1) KR101104443B1 (ja)
CN (1) CN101946321B (ja)
WO (1) WO2009101785A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011142386A1 (ja) * 2010-05-11 2011-11-17 日本電気株式会社 半導体装置及びその製造方法
JP2012033649A (ja) * 2010-07-29 2012-02-16 Sharp Corp 不揮発性半導体記憶装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693985B (zh) * 2011-03-25 2016-03-02 北京兆易创新科技股份有限公司 一种可编程存储器及其制造方法
FR2973568A1 (fr) * 2011-04-01 2012-10-05 St Microelectronics Crolles 2 Procede de controle de la conduction electrique entre deux portions metalliques et dispositif associe.
CN102738390A (zh) * 2011-04-12 2012-10-17 北京大学 阻变存储器单元及其制造方法
KR102161603B1 (ko) * 2014-03-11 2020-10-05 에스케이하이닉스 주식회사 전자 장치
US9436792B2 (en) * 2014-08-22 2016-09-06 Samsung Electronics Co., Ltd. Method of designing layout of integrated circuit and method of manufacturing integrated circuit
KR20170079087A (ko) * 2015-12-30 2017-07-10 에스케이하이닉스 주식회사 전자장치 및 그 제조방법
US9812507B2 (en) * 2016-03-11 2017-11-07 Toshiba Memory Corporation Semiconductor memory device

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001270795A (ja) * 2000-03-28 2001-10-02 Toshiba Corp 酸化物エピタキシャル歪格子膜の製造法
JP2005120421A (ja) * 2003-10-16 2005-05-12 Sony Corp 細孔構造体及びその製造方法、メモリ装置及びその製造方法、吸着量分析装置、並びに磁気記録媒体
JP2006120701A (ja) 2004-10-19 2006-05-11 Matsushita Electric Ind Co Ltd 可変抵抗素子とその駆動方法、および半導体装置
JP2006270116A (ja) 2000-10-17 2006-10-05 Matsushita Electric Ind Co Ltd 強誘電体メモリ及びその製造方法
JP2006294970A (ja) * 2005-04-13 2006-10-26 Renesas Technology Corp 半導体装置
JP2007095898A (ja) 2005-09-28 2007-04-12 Toshiba Corp 半導体記憶装置及びその製造方法
JP2007194238A (ja) * 2006-01-17 2007-08-02 Elpida Memory Inc 相変化メモリ装置および相変化メモリ装置の製造方法
WO2007102341A1 (ja) * 2006-03-09 2007-09-13 Matsushita Electric Industrial Co., Ltd. 抵抗変化型素子、半導体装置、およびその製造方法
JP2007273962A (ja) * 2006-03-02 2007-10-18 Qimonda Ag 自己整合プロセスを用いて形成された相変化メモリ
JP2007288008A (ja) * 2006-04-19 2007-11-01 Matsushita Electric Ind Co Ltd 抵抗変化素子とそれを用いた抵抗変化型メモリ
WO2007138646A1 (ja) * 2006-05-25 2007-12-06 Hitachi, Ltd. 不揮発性メモリ素子およびその製造方法ならびに不揮発性メモリ素子を用いた半導体装置
JP2008021750A (ja) * 2006-07-11 2008-01-31 Matsushita Electric Ind Co Ltd 抵抗変化素子およびその製造方法、ならびにそれを用いた抵抗変化型メモリ
WO2008149605A1 (ja) * 2007-06-04 2008-12-11 Nec Corporation 抵抗変化素子およびこれを備えた半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958508B2 (en) * 2000-10-17 2005-10-25 Matsushita Electric Industrial Co., Ltd. Ferroelectric memory having ferroelectric capacitor insulative film
JP4190238B2 (ja) * 2002-09-13 2008-12-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP4355136B2 (ja) * 2002-12-05 2009-10-28 シャープ株式会社 不揮発性半導体記憶装置及びその読み出し方法
JP4834542B2 (ja) * 2004-04-08 2011-12-14 ルネサスエレクトロニクス株式会社 半導体装置
JP3903323B2 (ja) * 2004-09-14 2007-04-11 松下電器産業株式会社 抵抗変化素子及びそれを用いた不揮発性メモリ
KR100827653B1 (ko) * 2004-12-06 2008-05-07 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
KR100697282B1 (ko) 2005-03-28 2007-03-20 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
JP2006319028A (ja) * 2005-05-11 2006-11-24 Nec Corp スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
KR100695164B1 (ko) * 2005-11-09 2007-03-14 삼성전자주식회사 스위칭 소자로서 트랜지스터 및 다이오드를 포함하는하이브리드 타입의 비휘발성 메모리 소자
JP4939324B2 (ja) 2005-12-02 2012-05-23 シャープ株式会社 可変抵抗素子及びその製造方法
JP4699932B2 (ja) * 2006-04-13 2011-06-15 パナソニック株式会社 抵抗変化素子とそれを用いた抵抗変化型メモリならびにその製造方法
WO2008078197A2 (en) 2006-08-31 2008-07-03 Interuniversitair Microelektronica Centrum (Imec) Method for controlled formation of the resistive switching material in a resistive switching device and devices obtained thereof

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001270795A (ja) * 2000-03-28 2001-10-02 Toshiba Corp 酸化物エピタキシャル歪格子膜の製造法
JP2006270116A (ja) 2000-10-17 2006-10-05 Matsushita Electric Ind Co Ltd 強誘電体メモリ及びその製造方法
JP2005120421A (ja) * 2003-10-16 2005-05-12 Sony Corp 細孔構造体及びその製造方法、メモリ装置及びその製造方法、吸着量分析装置、並びに磁気記録媒体
JP2006120701A (ja) 2004-10-19 2006-05-11 Matsushita Electric Ind Co Ltd 可変抵抗素子とその駆動方法、および半導体装置
JP2006294970A (ja) * 2005-04-13 2006-10-26 Renesas Technology Corp 半導体装置
JP2007095898A (ja) 2005-09-28 2007-04-12 Toshiba Corp 半導体記憶装置及びその製造方法
JP2007194238A (ja) * 2006-01-17 2007-08-02 Elpida Memory Inc 相変化メモリ装置および相変化メモリ装置の製造方法
JP2007273962A (ja) * 2006-03-02 2007-10-18 Qimonda Ag 自己整合プロセスを用いて形成された相変化メモリ
WO2007102341A1 (ja) * 2006-03-09 2007-09-13 Matsushita Electric Industrial Co., Ltd. 抵抗変化型素子、半導体装置、およびその製造方法
JP2007288008A (ja) * 2006-04-19 2007-11-01 Matsushita Electric Ind Co Ltd 抵抗変化素子とそれを用いた抵抗変化型メモリ
WO2007138646A1 (ja) * 2006-05-25 2007-12-06 Hitachi, Ltd. 不揮発性メモリ素子およびその製造方法ならびに不揮発性メモリ素子を用いた半導体装置
JP2008021750A (ja) * 2006-07-11 2008-01-31 Matsushita Electric Ind Co Ltd 抵抗変化素子およびその製造方法、ならびにそれを用いた抵抗変化型メモリ
WO2008149605A1 (ja) * 2007-06-04 2008-12-11 Nec Corporation 抵抗変化素子およびこれを備えた半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2244293A4

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011142386A1 (ja) * 2010-05-11 2011-11-17 日本電気株式会社 半導体装置及びその製造方法
JP2012033649A (ja) * 2010-07-29 2012-02-16 Sharp Corp 不揮発性半導体記憶装置
US8530877B2 (en) 2010-07-29 2013-09-10 Sharp Kabushiki Kaisha Non-volatile semiconductor device

Also Published As

Publication number Publication date
CN101946321A (zh) 2011-01-12
JP2010287905A (ja) 2010-12-24
JP4563504B2 (ja) 2010-10-13
EP2447996B1 (en) 2014-04-02
EP2244293A1 (en) 2010-10-27
JPWO2009101785A1 (ja) 2011-06-09
KR20100101013A (ko) 2010-09-15
US8537605B2 (en) 2013-09-17
CN101946321B (zh) 2014-03-26
KR101104443B1 (ko) 2012-01-12
US20110114912A1 (en) 2011-05-19
EP2244293A4 (en) 2011-08-10
EP2447996A3 (en) 2013-02-06
EP2447996A2 (en) 2012-05-02

Similar Documents

Publication Publication Date Title
JP4563504B2 (ja) 不揮発性半導体記憶装置及びその製造方法
KR101148456B1 (ko) 기억 소자 및 기억 소자의 동작 방법
KR100707181B1 (ko) 듀얼 스토리지 노드를 구비하는 반도체 메모리 장치와 그제조 및 동작 방법
JP5661992B2 (ja) 積層されたｎａｎｄ型抵抗性メモリセルストリングを含む不揮発性メモリ素子及びその製造方法
JP5079927B2 (ja) 不揮発性メモリ装置の製造方法、不揮発性メモリ素子、および不揮発性メモリ装置
US7411812B2 (en) Memory architecture and method of manufacture and operation thereof
JP5759091B2 (ja) 半導体記憶装置及び半導体記憶装置の製造方法
US9847249B2 (en) Buried etch stop layer for damascene bit line formation
JP2009260052A (ja) 不揮発性半導体記憶装置とその製造方法および半導体装置
JPWO2008059701A1 (ja) 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法
US6191441B1 (en) Ferroelectric memory device and its drive method
US9524974B1 (en) Alternating sidewall assisted patterning
WO2014119537A1 (ja) 半導体装置及びその製造方法
US20240186319A1 (en) Transistor array and method for manufacturing same, and semiconductor device and method for manufacturing same
US20240172411A1 (en) Transistor array and method for manufacturing same, semiconductor device and method for manufacturing same
JP2008288436A (ja) 不揮発性記憶素子及びその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置及びその製造方法
JP4545133B2 (ja) 半導体記憶装置及びその製造方法
JP2006332671A (ja) 相変化記憶素子及びその製造方法
US7733698B2 (en) Memory device, a non-volatile semiconductor memory device and a method of forming a memory device
JP2004303809A (ja) キャパシタ、メモリ装置、及び電子機器
JP2009266924A (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2005322737A (ja) 半導体記憶装置およびその製造方法
JP2004288945A (ja) 強誘電体メモリ及びその製造方法
JP2015115381A (ja) 半導体装置
JP2007258613A (ja) 強誘電体記憶装置およびその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980104930.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09710369

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2009553358

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12867437

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20107018148

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2009710369

Country of ref document: EP