WO2007034629A1 - 部品内蔵モジュールの製造方法および部品内蔵モジュール - Google Patents

部品内蔵モジュールの製造方法および部品内蔵モジュール Download PDF

Info

Publication number
WO2007034629A1
WO2007034629A1 PCT/JP2006/315389 JP2006315389W WO2007034629A1 WO 2007034629 A1 WO2007034629 A1 WO 2007034629A1 JP 2006315389 W JP2006315389 W JP 2006315389W WO 2007034629 A1 WO2007034629 A1 WO 2007034629A1
Authority
WO
WIPO (PCT)
Prior art keywords
resin layer
component
land
module
component mounting
Prior art date
Application number
PCT/JP2006/315389
Other languages
English (en)
French (fr)
Inventor
Makoto Kawagishi
Tsutomu Ieki
Tadashi Kani
Satoru Noda
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Priority to JP2007536418A priority Critical patent/JP4766049B2/ja
Priority to CN2006800330433A priority patent/CN101263752B/zh
Publication of WO2007034629A1 publication Critical patent/WO2007034629A1/ja
Priority to US12/041,730 priority patent/US7885081B2/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Definitions

  • the present invention relates to a method for manufacturing a component built-in module in which a circuit component is built in a resin layer and a component built-in module.
  • Patent Document 1 describes two typical manufacturing methods of a component built-in module relating to the formation of a circuit pattern for connecting circuit components built in an insulating substrate.
  • a circuit component is mounted on a solid copper foil that is pattern-unged. After the circuit component is hardened with grease, the copper foil is etched from the back side. A method of forming a pattern is described.
  • FIG. 3 of Patent Document 1 describes a method in which a circuit pattern is formed on a release film, circuit components are mounted on the release film, circuit components are hardened with grease, and then the release film is peeled off. It has been.
  • circuit components are connected to a solid copper foil, there is no distinction between a portion corresponding to a component mounting land (foot pattern) and other wiring portions in the copper foil. For this reason, for example, when a circuit component is solder-connected to a copper foil, there may occur a problem that the component moves with a predetermined position force or the solder flows to an adjacent land portion.
  • the above problem is a case where a conductive adhesive or metal bump is used in addition to the use of force solder, which is a problem when connecting a circuit component to a solid electrode or a circuit pattern using solder.
  • a conductive adhesive or metal bump is used in addition to the use of force solder, which is a problem when connecting a circuit component to a solid electrode or a circuit pattern using solder.
  • the conductive adhesive may flow to an excessive part and the circuit components may be displaced from a predetermined position. As a result, the position of the circuit components is not constant, which may reduce reliability.
  • Patent Document 1 Japanese Patent Laid-Open No. 11-220262
  • an object of a preferred embodiment of the present invention is to provide a method for manufacturing a component built-in module and a component built-in module that can stably mount circuit components at a predetermined mounting position and have high reliability. is there.
  • a method for manufacturing a component built-in module includes a first step of independently forming a plurality of component mounting lands in an island shape on a transfer plate; A second step of connecting circuit components to the component mounting lands formed on the transfer plate, and forming an insulating resin layer on the transfer plate so as to cover the circuit components. A third step of hardening the layer and embedding the circuit components inside the resin layer, and a step above the resin layer. For connecting the component mounting lands or connecting the component mounting lands to other parts on the back surface of the resin layer where the component mounting lands are exposed, and the fourth step of peeling the transfer plate. And a fifth step of superposing the wiring pattern on the component mounting land.
  • the component built-in module according to the present invention includes an insulating resin layer, and a plurality of component mounting lands and wiring patterns connected to the lands are provided along one main surface of the resin layer.
  • the circuit component is connected to the component mounting land, and the circuit component is embedded in the resin layer.
  • the component mounting land is compared with the wiring pattern adjacent to the component mounting land. It is characterized by having a thick wall.
  • circuit components are connected to component mounting lands that are independently formed in an island shape on a transfer plate. That is, since there is no wiring connecting the lands, for example, when mounting using solder, the solder does not flow beyond the lands. Therefore, the movement of the component and the solder flow can be suppressed, and a highly reliable component built-in module can be obtained.
  • solder resist film since it is not necessary to form a solder resist film on the component mounting surface, it is possible to reduce processes and reduce costs without compromising the low profile and low profile of the module, as well as the component mounting surface and the resin layer. Can strongly prevent solder flash from occurring. In addition, since there is no need to allow for misalignment between the wiring and the resist, the distance between lands can be shortened, and components with a narrow terminal pitch and chip components can be mounted narrowly adjacent.
  • the component mounting land is preferably a land for connecting the circuit components by soldering.
  • the circuit component When soldering a circuit component to a land, the circuit component is easy to move because of the melted solder, but the land is formed in an island shape (not continuous with the wiring part), so the movement of the circuit component is Therefore, the movement can be suppressed, the flow of solder can be restricted, and a short circuit between different potential portions can be prevented.
  • the first step includes a step of forming a via land apart from the component mounting land simultaneously with the component mounting land on the transfer plate, and after the third step, It is desirable to have a step of forming a conductive pattern on the surface of the oil layer through the via land and via hole.
  • the wiring pattern covers the component mounting land and is formed larger than the outer periphery of the component mounting land.
  • the solder When circuit components are soldered to the land, the solder may wrap around the side of the land and be exposed on the back side of the resin layer. In this state, when the wiring pattern is formed by the staking method in the fifth step, the solder exposed during the etching process is eroded by the etching solution, and the reliability of the solder joint may be lowered. is there.
  • the wiring pattern should be formed so as to cover the component mounting land and be slightly larger than the outer periphery of the component mounting land. Thereby, since the wiring pattern covers the solder exposed on the back surface of the resin layer, it is possible to prevent the solder from being eroded by the etching solution.
  • the wiring pattern is exposed on the back side of the resin layer. It is further desirable to have a shape that sufficiently covers the released solder.
  • the following effects can be further obtained.
  • By covering the solder with the wiring pattern itself it is possible to prevent the solder from being exposed without using a solder resist. For this reason, there is no problem that voids are generated at the interface between the solder resist and the resin layer due to thermal expansion during mounting on the circuit board, and solder can be prevented from flowing out into the voids.
  • the back surface of the resin layer on which the wiring pattern is formed may be used as the mounting surface, but the wiring pattern is exposed, so the wiring pattern is There is a risk of short circuit with the different potential part of the circuit board.
  • the wiring pattern may be covered with an insulating film such as a resist film.
  • the mounting surface is close to the wiring pattern, the solder of the circuit components connected to the lands at a high temperature when mounted on the circuit board is used. It becomes easy to remelt.
  • the wiring pattern can be insulated from other parts and the heat insulating effect of the resin layer.
  • the influence of heat during mounting on the circuit board can be reduced, and remelting of the solder of the circuit components can be suppressed.
  • the further resin layer laminated on the back surface of the resin layer on which the wiring pattern is formed may be one layer or two or more layers. Another circuit component may be built in this further resin layer, or a wiring pattern may be formed. Desirably, the lowermost resin layer should not contain circuit components. In order to electrically connect between the wiring pattern and the terminal electrode formed on the back surface of the lowermost resin layer, a via hole can be used as appropriate.
  • the component mounting land is formed thicker than the wiring pattern adjacent to the component mounting land. Therefore, it is possible to withstand the stress acting between the circuit component and the land, where the strength of the component mounting land is higher than that of other wiring parts, and a module with high connection reliability can be realized.
  • the component mounting land has a two-layer structure of an upper layer connected to the circuit component and a lower layer connected to the wiring pattern, and the upper layer is embedded in the resin layer.
  • the lower layer part is preferably formed on one main surface of the resin layer.
  • the upper layer portion of the land connected to the circuit component is embedded in the resin layer, one of the stresses acting between the circuit component and the land having a high adhesive strength between the land and the resin layer is obtained.
  • the part can be handled by a resin layer.
  • the lower layer portion of the land is continuous with the wiring portion, the conduction reliability between the land and the wiring portion is high.
  • a via land connected to the wiring pattern is formed along one main surface of the resin layer, and the via land is formed thicker than a wiring pattern adjacent to the via land.
  • a conductor pattern that conducts through the via land and the via hole is formed on the other main surface opposite to the one main surface of the resin layer.
  • At least one additional resin layer is laminated on one principal surface of the resin layer, and terminals electrically connected to the circuit component on the back surface of the laminated lowermost resin layer An electrode may be formed.
  • the wiring pattern is covered with a further resin layer, there is no possibility of short circuit with the outside.
  • this component built-in module is mounted on a circuit board or the like, it can be easily surface-mounted using terminal electrodes.
  • a plurality of component mounting lands are independently formed in an island shape on a transfer plate, and circuit components are connected to the lands.
  • solder when mounting using solder, it is possible to suppress the movement of components and solder flow that solder does not flow to the wiring part.
  • a component built-in module with high connection reliability can be obtained.
  • solder resist since it is not necessary to form a solder resist, the module's low profile is lost. As a result, it is possible to reduce the number of processes and reduce costs, and to suppress the occurrence of solder flash.
  • the component mounting land is formed thicker than the adjacent wiring pattern, so the strength of the component mounting land is higher than the wiring pattern. Can be increased. Therefore, a module with high connection reliability can be realized.
  • FIG. 1 is a cross-sectional view of a first embodiment of a component built-in module according to the present invention.
  • FIG. 2 (a) is an enlarged view of the II part of Fig. 1 when using a normal solder paste, and (b) is an enlarged view of the II part of Fig. 1 when using a solder paste containing grease. It is.
  • FIG. 3 is a process diagram showing the first half of the manufacturing process of the component built-in module shown in FIG. 1.
  • FIG. 4 is a process diagram showing the second half of the manufacturing process of the component built-in module shown in FIG. 1.
  • FIG. 5 is a cross-sectional view of a second embodiment of a component built-in module according to the present invention.
  • FIG. 6 is a partially enlarged view of VI part of FIG. 3 (f) as seen from the lower side of the resin layer.
  • FIG. 7 is a partially enlarged view of the portion VII in FIG.
  • This module A includes an electrically insulating module substrate 1 made of a thermosetting resin, and the module substrate 1 has a two-layer structure of an upper resin layer la and a lower resin layer lb. Yes.
  • a plurality of component mounting lands 3 and a wiring pattern 2 connecting them are provided inside the module substrate 1, that is, at the interface between the upper resin layer la and the lower resin layer lb.
  • Land 3 is formed over wiring pattern 2 as shown in FIG. 2 (a), and the land portion has a two-layer structure. Land 3 is embedded in the upper resin layer la, and wiring pattern 2 is embedded in the lower resin layer lb.
  • a circuit component 4 is mounted on each land 3 with solders 5 and 6.
  • the circuit component 4 includes a semiconductor element (IC) 4b having a multi-terminal such as a power amplifier transistor of the chip component 4a such as a chip capacitor, a chip inductor, and a chip resistor. Note that no solder resist is interposed between the land 3 and the wiring pattern 2 and the resin layers la and lb.
  • the chip component 4a is surface-mounted on the land 3 by the solder 5
  • the semiconductor element 4b is flip-chip mounted on the land 3 by the solder bump 6. Yes.
  • via land 7 is also formed on the boundary surface between the resin layer la and the resin layer lb. This via land 7 is also connected to the component mounting land 3 by the wiring pattern 2. It has been.
  • the via land 7 is connected to a via land or a conductor pattern 9 formed on the upper surface of the resin layer la through a via hole 8 penetrating the resin layer la in the thickness direction.
  • the via land 7 is omitted, and the wiring pattern 2 and the conductor pattern 9 are connected through the via hole 8.
  • a plurality of terminal electrodes 10 and a ground electrode 11 having a large area are formed on the lower surface of the lower resin layer lb.
  • the ground electrode 11 can be used as a shield electrode.
  • the terminal electrode 10 and the ground electrode 11 are via holes that penetrate the resin layer lb in the thickness direction. 12 are connected to the wiring pattern 2 through 12 respectively.
  • the conductor pattern 9 and the ground electrode 11 are covered with resist films 13 and 14.
  • the resist film 13 covering the conductor pattern 9 may be completely or partially removed, and another circuit component may be mounted on the conductor pattern 9.
  • the lower grease layer lb is the grease layer that forms the mounting surface on the circuit board (mother board), and may be exposed to high temperatures when this module A is mounted on the circuit board. It is better not to incorporate the circuit component 4 inside the grease layer lb.
  • the module A can be reduced in size and density.
  • another resin layer lb is laminated below the resin layer 1 a in which the circuit component 4 is embedded, and the terminal electrode 10 is formed on the lower surface of the resin layer lb.
  • Module A can be mounted on the circuit board (mother board) via Since the wiring pattern 2 is not exposed to the mounting surface during mounting, it is possible to prevent the wiring pattern 2 from being short-circuited to a different potential portion of the circuit board, and to realize a highly reliable module A.
  • a plurality of component mounting lands 3 and via lands 7 are independently formed in an island shape on a transfer plate 20. That is, the lands 3 and 7 are not connected to each other via the wiring portion.
  • the transfer plate 20 may be a hard plate such as a metal plate or a resin plate, or a release film.
  • a copper foil may be pasted on the transfer plate 20 and the lands 3 and 7 may be patterned by etching.
  • the patterned lands 3 and 7 may be directly formed on the transfer plate 20 by a known thick film forming method or thin film forming method.
  • circuit components 4 (4 a, 4 b) are mounted on the component mounting lands 3 formed on the transfer plate 20.
  • a mounting method for example, the chip component 4a is mounted on the land 3 with the solder paste 5 and the semiconductor element 4b is mounted on the land 3 with the solder bump 6.
  • a method of melting and mounting 6 can be used. In addition to the above mounting method, other methods are used. Of course, it is also good. Since the land 3 is formed in an island shape on the transfer plate 20 (the wiring portion connected to the land 3 is not formed), the circuit component 4 in which the solder does not flow to the wiring portion also moves the land position force. There is no problem of soldering or solder flowing to the adjacent land. Moreover, it is not necessary to form a solder resist.
  • solder paste containing solder is used as solder paste 5.
  • solder paste containing solder is used as solder paste 5
  • the solder particles agglomerate due to agglomeration of the solder particles during reflow, and the grease is coated on the back surface of the chip component to be mounted and the solder fillet. It becomes. This makes it difficult for solder to flow to unnecessary parts during solder bonding, and can suppress solder flash (short circuit failure) even if the solder melts during reflow.
  • the resin flows into the back surface of the chip component to be mounted, an effect of bonding the substrate and the chip component is produced, and the bonding strength is increased.
  • Figure 2 (b) shows the result of mounting using a solder paste containing resin V.
  • Fig. 2 (b) shows a cross-sectional view similar to Fig. 2 (a), and the other configuration is the same as Fig. 2 (a), except that a solder paste containing grease is used for solder paste 5. Therefore, the same numbers are assigned to common parts, and explanations are omitted.
  • 5a and 5b are greases that flowed out of the solder paste 5 when the solder paste 5 is melted.
  • the greases 5a and 5b coat the fillet portion of the solder paste 5 after melting.
  • the resin 5b bonds the back surface of the chip part 4a and the substrate lb.
  • the solder paste containing a resin a thermosetting epoxy resin-containing solder paste is generally used, but may contain a thermoplastic resin.
  • a solder paste containing resin may be used for the solder bumps 6.
  • FIG. 3C shows a state in which the resin layer la is arranged on the transfer plate 20 in which the circuit component 4 is mounted on the component mounting land 3.
  • the resin layer la is a pre-prepared resin board, and a via hole 8 in which a conductive paste is filled in a through hole is formed at a position corresponding to the via land 7.
  • the upper layer of the transfer plate 20 is also pressure-bonded with the resin layer la, and the circuit component 4 and the lands 3 and 7 are embedded in the resin layer la.
  • the resin layer la is cured by heating.
  • the circuit component 4 is held in close contact with the resin layer la, and at the same time, 3 and 7 are also held in close contact with the resin layer la.
  • the conductive paste filled in the via hole 8 is simultaneously cured and joined to the via land 7.
  • a conductor pattern 9 is formed on the upper surface of the cured resin layer la.
  • the conductor pattern 9 may be formed by a thick film forming method in which a conductive paste is screen printed and cured, or a thin film forming method such as sputtering or vapor deposition. By forming the conductor pattern 9, the via hole 8 and the conductor pattern 9 are electrically connected.
  • the via hole 8 may be formed by piercing the conductor pattern 9 at the same time as making a hole with a laser after heat-curing the resin layer la instead of providing the resin layer la in advance.
  • the bottom surface force of the cured resin layer la is also peeled off from the transfer plate 20 to transfer the lands 3 and 7 to the resin layer la.
  • the transfer plate 20 is a release film, it has release properties and flexibility, so that it can be easily peeled off from the cured resin layer la and the lands 3 and 7 can be transferred easily.
  • the wiring pattern 2 is formed on the back surface of the lands 3 and 7 on the lower surface of the resin layer la from which the transfer plate 20 has been peeled off.
  • the wiring pattern 2 may be formed by a thick film forming method in which a conductive paste is screen printed and cured, a thin film forming method such as sputtering or vapor deposition, or a plating method.
  • the component mounting land 3 and the via land 7 which are independent in an island shape are connected to each other. Since the wiring pattern 2 is formed on the back surfaces of the lands 3 and 7, the lands 3 and 7 have a two-layer structure, and the remaining wiring parts have a one-layer structure.
  • FIG. 4 (h) shows a state in which the resin layer lb is arranged under the resin layer la on which the wiring pattern 2 is formed.
  • the resin layer lb is a pre-prepared resin board, and a plurality of via holes 12 filled with a conductive paste are formed in the through holes.
  • This resin layer lb is preferably the same resin as the upper resin layer la.
  • the resin layer lb is pressure-bonded under the resin layer la, and the wiring pattern 2 is embedded in the resin layer lb.
  • Heat cure lb By curing the resin layer lb, the resin layer la and the resin layer lb are closely integrated, and at the same time, the wiring pattern 2 is closely integrated with the resin layer lb. At this time, the conductive paste filled in the via hole 12 is also the same. Sometimes hardened and joined to wiring pattern 2.
  • the terminal electrode 10 and the ground electrode 1 are formed on the lower surface of the resin layer lb.
  • Form 1 The terminal electrode 10 is connected to the wiring pattern 2 via the via hole 12, and the darnd electrode 11 is connected to another wiring pattern 2 via another via hole 12.
  • resist films 13 and 14 are formed on the conductor pattern 9 on the upper surface of the module substrate 1 and the ground electrode 11 on the lower surface of the module substrate 1, respectively. This completes the manufacture of the component built-in module A.
  • a mother-state module is manufactured using a mother-state resin layer la, lb that is continuous in the plane direction. Then, by cutting into individual modules, it is possible to realize a mass production and a homogeneous production method.
  • Fig. 6 is a view of the VI part of Fig. 3 (f) as seen from the lower side of the oil layer la.
  • the wiring patterns 2 preferably cover the corresponding lands 3 and are formed larger than the outer periphery of the lands 3. If solder 6 is applied when circuit component 4 (4a, 4b) is mounted on land 3, solder 6 may not fit on land 3 and may be exposed on the lower surface of resin layer la as shown in Fig. 6. is there. At this time, when the wiring pattern is formed as shown in FIG. 7, the solder 6 is covered with the wiring pattern 2. Therefore, solder erosion is prevented because the solder 6 is not exposed to the etching solution used in the etching process performed when the terminal electrode 10 and the ground electrode 11 are formed on the lower surface of the resin layer lb by the plating method. it can.
  • FIG. 5 shows a second preferred embodiment of the component built-in module according to the present invention.
  • symbol is attached
  • the module board 1A of this component built-in module B is composed of four layers of upper and lower resin layers la ⁇ : Ld, with the uppermost layer la and the second layer lb, and the third layer lc and the lowermost layer Id, respectively. It has the same structure as the module substrate 1 of the first embodiment. That is, component mounting lands 3 and via lands 7 are formed independently on the boundary surface between the uppermost layer la and the second layer lb. A wiring pattern 2 for connecting the lands 3 and 7 to each other is formed. Also, component mounting lands 3 and via lands 7 are formed independently on the boundary surface between the third layer 1c and the lowermost layer Id, and a wiring pattern 2 that connects these lands 3 and 7 is also formed. Has been.
  • An intermediate conductor pattern 15 is formed at the boundary surface between the second layer lb and the third layer lc.
  • the conductor pattern 15 is interposed between the uppermost layer la and the second layer lb via the via hole 12. Is connected to via land 8 and via land 8 to via land 7 or wiring pattern 2 between third layer lc and lowermost layer Id.
  • the circuit component 4 and the wiring pattern 2 provided in each layer are connected to the terminal electrode 10 and the ground electrode 11 formed on the bottom surface of the module substrate 1A through the via holes 8 and 12.
  • the ground electrode 11 is covered with a resist film 14.
  • a conductor pattern 9 connected to the inside through a via hole 8 is formed on the upper surface of the module substrate 1A, and the conductor pattern 9 is also covered with a resist film 13.
  • the module substrate 1A is multilayered, and a plurality of circuit components 4 and wiring patterns 2 are embedded in the module substrate 1A, thereby realizing further higher density and higher functionality.
  • the circuit component 4 (4a, 4b) is connected to the component mounting land 3 by soldering or using solder bumps, but a conductive adhesive other than solder is used.
  • the metal bumps such as gold bumps can be used for connection, and the present invention is effective even in such a case.
  • an active element such as the semiconductor element 4 b is flip-chip mounted using the bump 6, but the terminal is not limited to this, and the terminal may be soldered to the land 3.
  • a component built-in module having a module substrate having a two-layer structure and in the second embodiment having a four-layer structure has been described.
  • a component built-in module having another layer structure may be used.
  • apply a well-known multilayer board technology such as forming a conductor pattern between each layer to form a capacitor or printing a resistor.
  • circuit component 4 is not built in the second layer lb, which is the intermediate layer, but it is needless to say that the circuit component 4 may be built in the second layer lb.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】回路部品を所定の実装位置に安定して実装でき、信頼性の高い部品内蔵モジュー ルの製造方法および部品内蔵モジュールを提供する。 【解決手段】転写板２０の上に複数の部品実装用ランド３を島状に独立して形成し、部品 実装用ランド３に回路部品４ａ，４ｂを接続する。転写板の上に回路部品を覆うように絶 縁性の樹脂層１ａを形成してこの樹脂層を硬化させ、樹脂層１ａの内部に回路部品と部品 実装用ランド３を埋設する。その後、樹脂層１ａから転写板を剥離し、部品実装用ランド ３が露出した樹脂層の裏面に、ランド間を接続しあるいはランドと他部とを接続するため の配線パターン２を形成する。

Description

部品内蔵モジュールの製造方法および部品内蔵モジュール 技術分野
[0001] 本発明は、榭脂層の内部に回路部品が内蔵された部品内蔵モジュールの製造方法 および部品内蔵モジュールに関するものである。
背景技術
[0002] 近年、電子機器の高機能化、小型化に伴い、回路基板に実装される電子部品のさら なる小型化と、高密度化が求められている。このような状況において、榭脂層の内部 に複数の回路部品を内蔵することによって、高密度化を図る部品内蔵モジュールが 提案されている。
[0003] 特許文献 1には、絶縁性基板に内蔵される回路部品を接続するための回路パターン の形成に関する部品内蔵モジュールの 2つの典型的な製造方法が記載されている。 特許文献 1の図 2には、パターンユングされて ヽな 、ベタの銅箔上に回路部品を実 装し、回路部品を榭脂で固めた後で、裏側から銅箔をエッチングすることにより回路 パターンを形成する方法が記載されて ヽる。
また、特許文献 1の図 3には、離型フィルム上に回路パターンを形成し、その上に回 路部品を実装し、回路部品を榭脂で固めた後、離型フィルムを剥がす方法が記載さ れている。
[0004] 前者の方法の場合、回路部品をベタの銅箔に接続するため、銅箔の中で部品実装 用ランド (フットパターン）に相当する部分とそれ以外の配線部分との区別がない。そ のため、例えば回路部品を銅箔に半田接続する際、部品が所定位置力も動いてしま つたり、半田が隣接するランド部分まで流れるといった問題が発生することがある。
[0005] 一方、後者の場合には、離型フィルム上に形成されたパターン上に部品が実装され るため、部品の動きやはんだ流れは前者に比べて抑制されるが、部品実装用ランドと それ以外の配線部分とが連続しているため、リフロー時に部品間を接続する配線を 介して部品が移動する可能性は依然として残る。また、はんだバンプによって回路部 品を回路パターンに接続する場合には、端子間配線部に半田が流れ、バンプ高さが リフロー後に均一にならず、端子への応力に偏りが発生する t 、う問題がある。
[0006] このような問題に対処するため、はんだレジスト膜を銅箔あるいは回路パターン上に 形成する方法があるが、レジスト膜の追加を必要とし、モジュールの薄型'低背化を 損なうとともに、工程が増え、コスト上昇を招く結果となる。また、はんだレジスト膜を部 品実装面に形成し、その上に榭脂層を積層すると、部品実装面と榭脂層との密着力 が十分でなくなり、榭脂層とレジスト膜との間、あるいはレジスト膜と電極との間に隙間 が発生しやすくなる。その隙間のために、モジュールを回路基板 (マザ一ボードなど） と半田接合を行う際の高温によって、モジュール内で再溶融して膨張した半田が上 記隙間に流出し、半田フラッシュが発生する可能性がある。さらに、配線とレジストの 位置ずれを見込む必要があり、部品の端子間距離が短い場合に基板側の設計が対 応できなくなる課題があった。
[0007] 上記課題は、回路部品をベタ電極または回路パターンに対して半田を用いて接続す る場合の課題である力 半田を用いる以外に、導電性接着剤や金属バンプを用いて 接続する場合でも、導電性接着剤が余計な部分まで流れたり、回路部品が所定位置 に対してずれる可能性がある。そのため、回路部品の位置が一定せず、信頼性が低 下する恐れがあった。
特許文献 1：特開平 11― 220262号公報
発明の開示
発明が解決しょうとする課題
[0008] そこで、本発明の好ましい実施形態の目的は、回路部品を所定の実装位置に安定し て実装でき、信頼性の高い部品内蔵モジュールの製造方法および部品内蔵モジュ ールを提供することにある。
課題を解決するための手段
[0009] 上記目的を達成するために、本発明に係る部品内蔵モジュールの製造方法は、転 写板の上に複数の部品実装用ランドを島状に独立して形成する第 1の工程と、上記 転写板上に形成された部品実装用ランドに回路部品を接続する第 2の工程と、上記 転写板の上に上記回路部品を覆うように絶縁性の榭脂層を形成してこの榭脂層を硬 化させ、上記榭脂層の内部に回路部品を埋設する第 3の工程と、上記榭脂層から上 記転写板を剥離する第 4の工程と、上記部品実装用ランドが露出した上記榭脂層の 裏面に、上記部品実装用ランド間を接続しあるいは部品実装用ランドと他部とを接続 するための配線パターンを上記部品実装用ランドに重ねて形成する第 5の工程と、を 含む。
[0010] 本発明に係る部品内蔵モジュールは、絶縁性の榭脂層を備え、上記榭脂層の一主 面に沿って、複数の部品実装用ランドとこれらランドに接続された配線パターンとが 形成され、上記部品実装用ランドに回路部品が接続され、上記回路部品は上記榭 脂層の内部に埋設されており、上記部品実装用ランドは、この部品実装用ランドと隣 接する配線パターンに比べて厚肉に形成されて ヽることを特徴とする。
[0011] 本発明に係る部品内蔵モジュールの製造方法では、転写板の上に島状に独立して 形成された部品実装用ランドに回路部品を接続する。つまり、ランド間を結ぶ配線が ないので、例えば半田を用いて実装する場合に、半田がランドを越えて流れることが ない。そのため、部品の動きやはんだ流れを抑制でき、信頼性の高い部品内蔵モジ ユールを得ることができる。
同様に、 ICのように半田バンプを用いて実装する場合に、リフロー時に溶融したバン プが配線部分に流れて形状が変形することがな!、ので、実装信頼性の劣化を防ぐこ とがでさる。
上記のように部品の動きに伴う部品同士の接触や、端子間の短絡を考慮する必要が なくなるので、より高密度に部品実装することが可能になり、モジュールの小型化、高 機能化を図ることができる。
さらに、部品実装面にはんだレジスト膜を形成する必要がないので、モジュールの薄 型'低背化を損なうことがなぐ工程の削減、コスト低減を実現できるとともに、部品実 装面と榭脂層とが強く密着するので、半田フラッシュの発生を抑えることができる。ま た、配線とレジストの位置ずれを見込む必要がないので、ランド間距離を短くでき、狭 端子ピッチの部品や、チップ部品間を狭隣接に実装することができる。
[0012] 回路部品を部品実装用ランドに実装する際、ランドには引張りや捩れなどの応力が 作用する。従来のようにランドと配線パターンとが連続して形成されて ヽる場合には、 上記応力のためにランドだけでなく配線パターンにもクラックや歪みなどが発生する 可能'性があるが、本発明ではランド間を結ぶ配線がないので、回路部品の実装時に ランドにクラック等が発生しても、そのクラックが配線部分に波及することがない。部品 実装用ランドの裏側には配線パターンが重ねて形成されるため、ランドにクラック等が あっても、それを配線パターンによって補修でき、信頼性を向上させることができる。
[0013] 上記部品実装用ランドは、上記回路部品を半田付けにより接続するためのランドであ るのが望ましい。
回路部品をランドに半田付けする場合、溶融した半田のために回路部品が動きやす いが、ランドが島状に形成されている（配線部分と連続していない)ため、回路部品の 動きがランドの範囲内に制約され、動きを抑制できるとともに、半田の流れを規制でき 、異なる電位部分との短絡を防止できる。
[0014] 上記第 1の工程は、上記転写板の上に上記部品実装用ランドと同時に、上記部品実 装用ランドと離れたビアランドを形成する工程を含み、上記第 3の工程の後に、上記 榭脂層の表面に、上記ビアランドとビアホールを介して導通する導体パターンを形成 する工程を有するのが望まし 、。
基板となる榭脂層の裏面に配線パターンを形成した場合、榭脂層の表面にも導体パ ターンを形成し、この導体パターンと配線パターンとをビアホールを介して接続する 必要が生じることがある。その場合に、部品実装用ランドと同時にビアランドを形成し ておけば、ビアホールとビアランドとの導通が確実になり、信頼性の高い部品内蔵モ ジュールを実現できる。
[0015] 上記第 5の工程において、上記配線パターンは上記部品実装用ランドを覆い、かつ 上記部品実装ランドの外周より大きく形成されることが望ましい。
回路部品をランドに半田付けすると、半田がランドの側面に回り込み、榭脂層の裏面 に露出することがある。このような状態で、第 5の工程においてめつき工法にて配線パ ターンを形成する場合、エッチング処理の際に露出した半田がエッチング液により侵 食され、半田接合の信頼性が低下する時がある。この不具合を回避するために、配 線パターンは部品実装用ランドを覆い、かつ部品実装ランドの外周より幾分大きくな るように形成する。これにより、榭脂層裏面に露出した半田を配線パターンが覆うため 、エッチング液による半田の侵食を防止できる。配線パターンは榭脂層の裏面に露 出した半田を十分に覆う形状にすることがさらに望ましい。
上述したように配線パターンを形成することにより、更に以下のような効果を奏する。 配線パターン自体が半田を覆うことにより、ソルダーレジストを使用することなく半田の 露出を防止できる。このため回路基板への実装時の熱膨張でソルダーレジストと榭脂 層との界面に空隙が発生するという問題が生じず、この空隙への半田の流れ出しを 防止できる。
[0016] 上記第 5の工程の後、上記配線パターンが形成された榭脂層の裏面に、少なくとも 1 層のさらなる榭脂層を積層する工程と、上記積層された最下層の榭脂層の裏面に、 上記回路部品と電気的に接続された端子電極を形成する工程と、を有するのが望ま しい。
本部品内蔵モジュールを回路基板 (マザ一ボード)などに実装する場合、配線パター ンが形成された榭脂層の裏面を実装面としてもよいが、配線パターンが露出している ため、配線パターンが回路基板の異電位部分と短絡する恐れがある。その場合、配 線パターンをレジスト膜のような絶縁膜で覆ってもよいが、実装面と配線パターンとが 近いため、回路基板への実装時の高温でランドに接続された回路部品の半田が再 溶融しやすくなる。そこで、榭脂層の裏面に更なる榭脂層を積層し、その榭脂層の裏 面に端子電極を形成することで、配線パターンを他の部分と絶縁できるとともに、榭 脂層の断熱効果によって回路基板への実装時の熱による影響を小さくでき、回路部 品の半田の再溶融を抑制できる。
配線パターンが形成された榭脂層の裏面に積層されるさらなる榭脂層は、 1層でもよ いし、 2層以上であってもよい。この更なる樹脂層の中に、別の回路部品を内蔵しても よいし、配線パターンを形成してもよい。望ましくは、最下層の榭脂層には回路部品 を内蔵しない方がよい。配線パターンと最下層の榭脂層の裏面に形成された端子電 極との間とを電気的に接続するために、適宜ビアホールを用いることができる。
[0017] 本部品内蔵モジュールでは、部品実装用ランドが、この部品実装用ランドと隣接する 配線パターンに比べて厚肉に形成されている。そのため、部品実装用ランドの強度 が他の配線部分に比べて高ぐ回路部品とランドとの間に働く応力に耐えることがで き、接続信頼性の高いモジュールを実現できる。 [0018] 上記部品実装用ランドは、回路部品と接続された上層部と、上記配線パターンと連 続する下層部との 2層構造であり、上記上層部が上記榭脂層に埋め込まれており、 上記下層部が上記榭脂層の一主面上に形成されているのが望ましい。
この場合には、回路部品と接続されたランドの上層部が榭脂層に埋め込まれている ため、ランドと榭脂層との接着強度が高ぐ回路部品とランドとの間に働く応力の一部 を榭脂層で受け持つことができる。また、ランドの下層部は配線部分と連続している ので、ランドと配線部分との導通信頼性も高い。
[0019] 上記榭脂層の一主面に沿って、上記配線パターンに接続されたビアランドが形成さ れ、上記ビアランドは、このビアランドと隣接する配線パターンに比べて厚肉に形成さ れ、上記榭脂層の上記一主面と対向する他主面に、上記ビアランドとビアホールを介 して導通する導体パターンが形成されて ヽるのがよ 、。
基板となる榭脂層の一主面に配線パターンを形成した場合、榭脂層の他主面にも導 体パターンを形成し、この導体パターンと配線パターンとをビアホールを介して接続 する必要が生じることがある。その場合に、部品実装用ランドと同時にビアランドを形 成しておけば、ビアホールとビアランドとの導通が確実になり、信頼性の高い部品内 蔵モジュールを実現できる。
[0020] 上記榭脂層の一主面に、少なくとも 1層のさらなる榭脂層を積層し、上記積層された 最下層の榭脂層の裏面に、上記回路部品と電気的に接続された端子電極を形成し てもよい。この場合には、配線パターンがさらなる榭脂層で覆われるので、外部と短 絡する恐れがなくなる。そして、本部品内蔵モジュールを回路基板などに実装する場 合に、端子電極を用いて簡単に表面実装することができる。
発明の効果
[0021] 以上のように、本発明に係る部品内蔵モジュールの製造方法では、転写板の上に複 数の部品実装用ランドを島状に独立して形成し、そのランドに回路部品を接続するよ うにしたので、回路部品接続時にランド間を結ぶ配線部分が存在せず、例えば半田 を用いて実装する場合に、半田が配線部分に流れることがなぐ部品の動きやはん だ流れを抑制でき、接続信頼性の高い部品内蔵モジュールを得ることができる。 また、はんだレジストを形成する必要がないので、モジュールの薄型 '低背化を損なう ことがなぐ工程の削減、コスト低減を実現できるとともに、半田フラッシュの発生を抑 えることができる。
本部品内蔵モジュールでは、部品実装用ランドが隣接する配線パターンに比べて厚 肉に形成されているため、部品実装用ランドの強度が配線パターンに比べて高ぐ回 路部品とランドとの接合強度を高めることができる。そのため、接続信頼性の高いモ ジュールを実現できる。
図面の簡単な説明
[0022] [図 1]本発明にかかる部品内蔵モジュールの第 1実施形態の断面図である。
[図 2] (a)は通常の半田ペーストを用いた場合の図 1の II部分の拡大図であり、（b)は 榭脂入り半田ペーストを用いた場合の図 1の II部分の拡大図である。
[図 3]図 1に示す部品内蔵モジュールの製造工程の前半を示す工程図である。
[図 4]図 1に示す部品内蔵モジュールの製造工程の後半を示す工程図である。
[図 5]本発明にかかる部品内蔵モジュールの第 2実施形態の断面図である。
[図 6]図 3 (f)の VI部分を榭脂層の下側から見た部分拡大図である。
[図 7]図 4 (h)の VII部分を榭脂層の下側力も見た部分拡大図である。
符号の説明
[0023] A, B 部品内蔵モジュール
1, 1A モジュール基板
2 配線パターン
3 部品実装用ランド
4, 4a, 4b 回路部品
5 半田
6 半田バンプ
7 ビアランド
8 ビアホーノレ
9 導体パターン
10 端子電極
11 グランド電極 発明を実施するための最良の形態
[0024] 以下に、本発明の好ましい実施の形態を図面を参照して説明する。
(第 1の実施形態）
図 1,図 2は本発明にかかる部品内蔵モジュールの好ましい第 1実施形態を示す。 このモジュール Aは、熱硬化性榭脂よりなる電気絶縁性のモジュール基板 1を備えて おり、モジュール基板 1は上側の榭脂層 laと下側の榭脂層 lbとの 2層構造となって いる。
モジュール基板 1の内部、つまり上側の榭脂層 laと下側の榭脂層 lbとの境界面には 、複数の部品実装用ランド 3とそれらを接続する配線パターン 2が設けられている。ラ ンド 3は、図 2 (a)に示すように配線パターン 2の上に重ねて形成されており、ランド部 分は 2層構造となっている。ランド 3は上側の榭脂層 laに埋設されており、配線バタ ーン 2は下側の榭脂層 lbに埋設されて 、る。
[0025] 各ランド 3の上には、回路部品 4が半田 5, 6によって実装されている。回路部品 4に は、チップコンデンサ、チップインダクタ、チップ抵抗などのチップ部品 4aのほ力 ノ ヮーアンプ用トランジスタのような多端子を持つ半導体素子 (IC) 4bなどが含まれて いる。なお、ランド 3および配線パターン 2と榭脂層 la, lbとの間には、はんだレジスト は介在していない。この例では、図 2 (a)に示すように、チップ部品 4aはランド 3に対し て半田 5によって表面実装されており、半導体素子 4bはランド 3に対して半田バンプ 6によってフリップチップ実装されている。
[0026] 榭脂層 laと榭脂層 lbとの境界面には、部品実装用ランド 3の他にビアランド 7も形成 されており、このビアランド 7も配線パターン 2によって部品搭載用ランド 3と接続され ている。ビアランド 7は、榭脂層 laを厚み方向に貫通するビアホール 8を介して榭脂 層 laの上面に形成されたビアランドあるいは導体パターン 9と接続されている。なお、 ビアランド 7を省略して、配線パターン 2と導体パターン 9とをビアホール 8を介して接 続することちでさる。
[0027] 下側の榭脂層 lbの下面には、複数の端子電極 10と、広い面積を持つグランド電極 1 1とが形成されている。グランド電極 11は、シールド用電極として用いることができる。 端子電極 10およびグランド電極 11は、榭脂層 lbを厚み方向に貫通するビアホール 12を介して、それぞれ配線パターン 2と相互に接続されている。
導体パターン 9およびグランド電極 11は、レジスト膜 13、 14によって覆われている。 なお、導体パターン 9を覆うレジスト膜 13を全面的あるいは部分的に除去し、導体パ ターン 9に別の回路部品を実装してもよいことは勿論である。
下側の榭脂層 lbは回路基板 (マザ一ボード)への実装面を構成する榭脂層であり、 本モジュール Aを回路基板に実装する際に高温に晒される可能性があるため、榭脂 層 lbの内部には回路部品 4を内蔵しな 、方が望ま 、。
[0028] 上記のようにモジュール基板 1の内部に複数の回路部品 4が埋設されているため、モ ジュール Aの小型化と高密度化を実現できる。特に、回路部品 4を埋設した榭脂層 1 aの下側に別の榭脂層 lbが積層され、この榭脂層 lbの下面に端子電極 10が形成さ れているため、この端子電極 10を介してモジュール Aを回路基板 (マザ一ボード）に 実装することができる。実装の際、配線パターン 2が実装面に露出しないので、配線 ノターン 2が回路基板の異電位部分と短絡するのを防止でき、信頼性の高いモジュ ール Aを実現できる。
[0029] ここで、上記構成よりなる部品内蔵モジュール Aの製造方法の一例を図 3, 4を参照し て説明する。
まず、図 3の (a)に示すように、転写板 20の上に複数の部品実装用ランド 3とビアラン ド 7とを島状に独立して形成する。つまり、各ランド 3, 7は互いに配線部分を介して接 続されていない。転写板 20とは、金属板ゃ榭脂板のような硬質板であってもよいが、 離型フィルムを用いてもよい。部品実装用ランド 3とビアランド 7の形成方法としては、 例えば転写板 20の上に銅箔を貼り、エッチングによりランド 3, 7をパターン形成すれ ばよい。その他に、公知の厚膜形成法あるいは薄膜形成法により転写板 20の上にパ ターン化されたランド 3, 7を直接形成してもよい。
[0030] 次に、図 3の（b)に示すように、転写板 20上に形成された部品実装用ランド 3に回路 部品 4 (4a, 4b)を実装する。実装方法としては、例えばチップ部品 4aを半田ペースト 5によってランド 3に搭載し、半導体素子 4bを半田バンプ 6によってランド 3に搭載し た状態で、リフローを実施することで、半田ペースト 5および半田バンプ 6を溶融させ、 実装する方法を用いることができる。なお、上記実装方法以外に、他の方法を用いて もよいことは勿論である。転写板 20上には、ランド 3が島状に形成されている（ランド 3 につながる配線部が形成されていない）ので、半田が配線部へ流れることがなぐ回 路部品 4がランド位置力も動いてしまったり、半田が隣接するランド部分まで流れると いった問題が発生しない。また、はんだレジストを形成する必要もない。
[0031] ここで、半田ペースト 5として通常の半田ペーストを用いることができる力 榭脂入り半 田ペーストは更に好適である。これを以下に説明する。半田ペースト 5として榭脂入り 半田ペーストを用いた場合、リフロー時に半田粒が凝集することによりフラックス中の 榭脂が流れ出し、実装するチップ部品の裏面及び半田フィレット部に榭脂がコーティ ングされることとなる。これにより半田接合時に半田が不必要な個所へ流れにくくなる と共に、再リフロー時に半田が溶融しても半田フラッシュ（ショート不良）を抑制するこ とができる。また、実装するチップ部品の裏面に榭脂が流れ込むことにより、基板とチ ップ部品とを接着する効果が生じ接合強度が増加する。榭脂入り半田ペーストを用 V、て実装を行った結果の様子を図 2 (b)に示す。図 2 (b)は図 2 (a)と同様の断面図を 示すものであり、半田ペースト 5に榭脂入り半田ペーストを用いたことを除けば、他の 構成は図 2 (a)と同様であるため、共通する部分には同じ番号を付し説明を省略する 。 5a、 5bは半田ペースト 5が溶融したときに半田ペースト 5から流れ出した榭脂である 。榭脂 5a、 5bは溶融後の半田ペースト 5のフィレット部をコーティングしている。更に 榭脂 5bはチップ部品 4aの裏面と基板 lbとを接着している。榭脂入り半田ペーストと しては、熱硬化性のエポキシ榭脂入り半田ペーストが一般的であるが、熱可塑性榭 脂を含むものでも構わない。また半田バンプ 6に対しても、同様に榭脂入り半田べ一 ストを用いてもよい。
[0032] 図 3の（c)は、部品実装用ランド 3に回路部品 4を実装した転写板 20上に、榭脂層 la を配置した状態を示す。榭脂層 laは、プリプレダ状態の榭脂板であり、ビアランド 7と 対応する位置には、貫通穴の中に導電ペーストを充填したビアホール 8が形成され ている。
[0033] 次に、図 3の（d)に示すように、転写板 20の上力も榭脂層 laを圧着し、回路部品 4と ランド 3, 7を榭脂層 laの中に埋設する。その後、榭脂層 laを加熱硬化させる。榭脂 層 laの硬化によって、回路部品 4が榭脂層 laによって密着保持されると同時に、ラン ド 3, 7も榭脂層 laによって密着保持される。この時、ビアホール 8に充填されている 導電ペーストも同時に硬化し、ビアランド 7と接合される。
[0034] 次に、図 3の（e)に示すように、硬化した榭脂層 laの上面に導体パターン 9を形成す る。導体パターン 9の形成には、導電ペーストをスクリーン印刷して硬化させる厚膜形 成法や、スパッタリング、蒸着のような薄膜形成法を用いてもよい。導体パターン 9の 形成により、ビアホール 8と導体パターン 9とが電気的に接続される。
なお、ビアホール 8については、予め榭脂層 laに設けておく代わりに、榭脂層 laの 加熱硬化後にレーザーで穴をあけ、導体パターン 9と同時にめつきで形成してもよい
[0035] 次に、図 3の（f)に示すように、硬化した榭脂層 laの下面力も転写板 20を剥離するこ とで、榭脂層 laにランド 3, 7を転写する。転写板 20が離型フィルムの場合には、離 型性と可撓性とを持つので、硬化した榭脂層 laからの剥離が容易であり、かつランド 3, 7を容易に転写できる。
[0036] 次に、図 4の（g)に示すように、転写板 20を剥離した榭脂層 laの下面に、配線パター ン 2をランド 3, 7の裏面に重ねて形成する。配線パターン 2の形成には、導電ペース トをスクリーン印刷して硬化させる厚膜形成法や、スパッタリング、蒸着のような薄膜形 成法や、めっき工法を用いてもよい。配線パターン 2の形成によって、島状に独立し ていた部品実装用ランド 3およびビアランド 7が相互に接続される。配線パターン 2は ランド 3, 7の裏面に重ねて形成されるので、ランド 3, 7部分は 2層構造となり、残りの 配線部分は 1層構造となる。
[0037] 図 4の（h)は、配線パターン 2を形成した榭脂層 laの下に、榭脂層 lbを配置した状 態を示す。榭脂層 lbは、プリプレダ状態の榭脂板であり、貫通穴の中に導電ペースト を充填した複数のビアホール 12が形成されている。この榭脂層 lbは、上側の榭脂層 laと同質の榭脂が望ましい。
[0038] 次に、図 4の（i)に示すように、榭脂層 laの下に榭脂層 lbを圧着し、配線パターン 2 を榭脂層 lbの中に埋設した後、榭脂層 lbを加熱硬化させる。榭脂層 lbの硬化によ つて、榭脂層 laと榭脂層 lbとが密着一体化されると同時に、配線パターン 2が榭脂 層 lbと密着一体化される。この時、ビアホール 12に充填されている導電ペーストも同 時に硬化し、配線パターン 2と接合される。
[0039] 次に、図 4の (j)に示すように、榭脂層 lbの下面に端子電極 10およびグランド電極 1
1を形成する。端子電極 10はビアホール 12を介して配線パターン 2と接続され、ダラ ンド電極 11は別のビアホール 12を介して別の配線パターン 2と接続される。
[0040] 最後に、図 4の（k)に示すように、モジュール基板 1の上面の導体パターン 9およびモ ジュール基板 1の下面のグランド電極 11上に、それぞれレジスト膜 13、 14を形成す ることで、部品内蔵モジュール Aの製造を終了する。
なお、図 3,図 4では、単一のモジュール Aの製造方法について説明した力 実際に は平面方向に連続するマザ一状態の榭脂層 la, lbを用いてマザ一状態のモジユー ルを製作し、その後で個別のモジュールにカットすることで、量産性が高く均質な製 造方法を実現できる。
[0041] また、部品内蔵モジュール Aの製造方法の他の例を図 6,図 7を参照して説明する。
図 6は、図 3 (f)の VI部分を榭脂層 laの下側から見た図であり、図 7は図 4 (h)の VII部 分を榭脂層 laの下側から見た図である。図 7に示すように、配線パターン 2は、それ ぞれ対応するランド 3を覆い、かつランド 3の外周より大きく形成することが好ましい。 ランド 3上に回路部品 4 (4a, 4b)を実装する際に半田 6を塗布すると、図 6のように半 田 6がランド 3上に納まらず、榭脂層 laの下面に露出する場合がある。このとき図 7の ように配線パターンを形成すると、半田 6が配線パターン 2に覆われる。このため、榭 脂層 lbの下面に、めっき工法により端子電極 10およびグランド電極 11を形成すると きに行われるエッチング処理時のエッチング液に半田 6が曝されることがないため、 半田侵食を防止できる。
[0042] (第 2の実施形態）
図 5は本発明にかかる部品内蔵モジュールの好ましい第 2実施形態を示す。なお、 図 1と共通する部分には同一符号を付して重複説明を省略する。
この部品内蔵モジュール Bのモジュール基板 1Aは、上下 4層の榭脂層 la〜： Ldを積 層したものであり、最上層 laと第 2層 lb、および第 3層 lcと最下層 Idがそれぞれ第 1 実施形態のモジュール基板 1と同様な構造を有している。すなわち、最上層 laと第 2 層 lbの境界面には部品実装用ランド 3とビアランド 7とが独立して形成されるとともに 、これらランド 3, 7を相互に接続する配線パターン 2が形成されている。また、第 3層 1 cと最下層 Idとの境界面にも部品実装用ランド 3とビアランド 7とが独立して形成され るとともに、これらランド 3, 7を相互に接続する配線パターン 2が形成されている。
[0043] 第 2層 lbと第 3層 lcとの境界面には、中間の導体パターン 15が形成されており、この 導体パターン 15はビアホール 12を介して最上層 laと第 2層 lbの間の配線パターン 2に接続され、さらにビアホール 8を介して第 3層 lcと最下層 Idの間のビアランド 7ま たは配線パターン 2に接続されている。その結果、各層に設けられた回路部品 4や配 線パターン 2は、ビアホール 8, 12を介してモジュール基板 1Aの底面に形成された 端子電極 10およびグランド電極 11に接続されて!、る。グランド電極 11はレジスト膜 1 4で覆われている。なお、モジュール基板 1Aの上面にはビアホール 8を介して内部と 接続された導体パターン 9が形成され、導体パターン 9もレジスト膜 13で覆われてい る。上記のようにモジュール基板 1Aを多層化し、その中に複数の回路部品 4および 配線パターン 2を埋設することで、さらなる高密度化と高機能化とを実現できる。
[0044] 上記実施形態では、回路部品 4 (4a, 4b)を部品実装用ランド 3に対して半田付けあ るいは半田バンプを用いて接続する例を示したが、半田以外に導電性接着剤あるい は金バンプなどの金属バンプを用いて接続することもでき、このような場合でも本発 明は有効である。
また、回路部品 4の中で、半導体素子 4bのような能動素子をバンプ 6を用いてフリツ プチップ実装したが、これに限るものではなぐ端子をランド 3に半田付けしてもよい。 第 1の実施形態では 2層構造、第 2の実施形態では 4層構造のモジュール基板を有 する部品内蔵モジュールについて説明したが、それ以外の層構造を持つ部品内蔵 モジュールであってもよいことは勿論である。その場合、各層間に導体パターンを形 成して容量を形成したり、抵抗などを印刷形成するなど、公知の多層基板技術を適 用してちょい。
第 2実施形態では、中間層である第 2層 lbに回路部品 4を内蔵しない例を示したが、 第 2層 lbに回路部品 4を内蔵してもよいことは勿論である。

Claims

請求の範囲
[1] 転写板の上に複数の部品実装用ランドを島状に独立して形成する第 1の工程と、 上記転写板上に形成された部品実装用ランドに回路部品を接続する第 2の工程と、 上記転写板の上に上記回路部品を覆うように絶縁性の榭脂層を形成してこの榭脂層 を硬化させ、上記榭脂層の内部に回路部品を埋設する第 3の工程と、
上記榭脂層から上記転写板を剥離する第 4の工程と、
上記部品実装用ランドが露出した上記榭脂層の裏面に、上記部品実装用ランド間を 接続しある ヽは部品実装用ランドと他部とを接続するための配線パターンを上記部 品実装用ランドに重ねて形成する第 5の工程と、
を含む部品内蔵モジュールの製造方法。
[2] 上記部品実装用ランドは、上記回路部品を半田付けにより接続するためのランドであ ることを特徴とする請求項 1に記載の部品内蔵モジュールの製造方法。
[3] 上記第 1の工程は、上記転写板の上に上記部品実装用ランドと同時に、上記部品実 装用ランドと離れたビアランドを形成する工程を含み、
上記第 3の工程の後に、上記榭脂層の表面に、上記ビアランドとビアホールを介して 導通する導体パターンを形成する工程を有することを特徴とする請求項 1または 2〖こ 記載の部品内蔵モジュールの製造方法。
[4] 上記第 5の工程において、上記配線パターンは上記部品実装用ランドを覆い、かつ 上記部品実装ランドの外周より大きく形成されることを特徴とする請求項 2または 3に 記載の部品内蔵モジュールの製造方法。
[5] 上記第 5の工程の後、
上記配線パターンが形成された榭脂層の裏面に、少なくとも 1層のさらなる榭脂層を 積層する工程と、
上記積層された最下層の榭脂層の裏面に、上記回路部品と電気的に接続された端 子電極を形成する工程と、を有することを特徴とする請求項 1ないし 4のいずれか 1項 に記載の部品内蔵モジュールの製造方法。
[6] 絶縁性の榭脂層を備え、
上記榭脂層の一主面に沿って、複数の部品実装用ランドとこれらランドに接続された 配線パターンとが形成され、
上記部品実装用ランドに回路部品が接続され、
上記回路部品は上記榭脂層の内部に埋設されており、
上記部品実装用ランドは、この部品実装用ランドと隣接する配線パターンに比べて 厚肉に形成されて ヽることを特徴とする部品内蔵モジュール。
[7] 上記部品実装用ランドは、上記回路部品と接続された上層部と、上記配線パターン と連続する下層部との 2層構造であり、
上記上層部が上記榭脂層に埋め込まれており、
上記下層部が上記榭脂層の一主面上に形成されていることを特徴とする請求項 6に 記載の部品内蔵モジュール。
[8] 上記榭脂層の一主面に沿って、上記配線パターンに接続されたビアランドが形成さ れており、
上記ビアランドは、このビアランドと隣接する配線パターンに比べて厚肉に形成され、 上記榭脂層の上記一主面と対向する他主面に、上記ビアランドとビアホールを介し て導通する導体パターンが形成されていることを特徴とする請求項 6または 7に記載 の部品内蔵モジュール。
[9] 上記榭脂層の一主面に、少なくとも 1層のさらなる榭脂層が積層されており、
上記積層された最下層の榭脂層の裏面に、上記回路部品と電気的に接続された端 子電極が形成されて!、ることを特徴とする請求項 6な 、し 8の 、ずれか 1項に記載の 部品内蔵モジュール。
PCT/JP2006/315389 2005-09-20 2006-08-03 部品内蔵モジュールの製造方法および部品内蔵モジュール WO2007034629A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007536418A JP4766049B2 (ja) 2005-09-20 2006-08-03 部品内蔵モジュールの製造方法および部品内蔵モジュール
CN2006800330433A CN101263752B (zh) 2005-09-20 2006-08-03 内装元器件的组件的制造方法及内装元器件的组件
US12/041,730 US7885081B2 (en) 2005-09-20 2008-03-04 Component incorporating module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-271275 2005-09-20
JP2005271275 2005-09-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/041,730 Continuation US7885081B2 (en) 2005-09-20 2008-03-04 Component incorporating module

Publications (1)

Publication Number Publication Date
WO2007034629A1 true WO2007034629A1 (ja) 2007-03-29

Family

ID=37888684

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/315389 WO2007034629A1 (ja) 2005-09-20 2006-08-03 部品内蔵モジュールの製造方法および部品内蔵モジュール

Country Status (5)

Country Link
US (1) US7885081B2 (ja)
JP (1) JP4766049B2 (ja)
KR (1) KR100935139B1 (ja)
CN (1) CN101263752B (ja)
WO (1) WO2007034629A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009054105A1 (ja) * 2007-10-26 2009-04-30 Panasonic Corporation 部品内蔵プリント配線基板およびその製造方法
WO2010052942A1 (ja) * 2008-11-06 2010-05-14 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JP2010153438A (ja) * 2008-12-24 2010-07-08 Murata Mfg Co Ltd 部品内蔵基板の製造方法
EP2259666A1 (en) * 2008-03-27 2010-12-08 Ibiden Co., Ltd. Circuit board having built-in electronic parts and its manufacturing method
JP2010538463A (ja) * 2007-08-29 2010-12-09 フリースケール セミコンダクター インコーポレイテッド 多素子パッケージにおける相互接続部
WO2011062252A1 (ja) * 2009-11-19 2011-05-26 株式会社村田製作所 部品内蔵モジュールの製造方法および部品内蔵モジュール
US8072769B2 (en) 2007-05-02 2011-12-06 Murata Manufacturing Co., Ltd. Component-embedded module and manufacturing method thereof
JP2011249759A (ja) * 2010-05-28 2011-12-08 Samsung Electro-Mechanics Co Ltd 電子素子内蔵印刷回路基板及びその製造方法
JP2013110441A (ja) * 2013-03-11 2013-06-06 Dainippon Printing Co Ltd 部品内蔵配線板の製造方法
US8692391B2 (en) 2010-09-10 2014-04-08 Samsung Electro-Mechanics Co., Ltd. Embedded ball grid array substrate and manufacturing method thereof
US8987901B2 (en) 2007-11-01 2015-03-24 Dai Nippon Printing Co., Ltd. Component built-in wiring board and manufacturing method of component built-in wiring board

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
CN102265714B (zh) * 2008-12-22 2014-05-14 富士通株式会社 电子部件及其制造方法
US7851894B1 (en) * 2008-12-23 2010-12-14 Amkor Technology, Inc. System and method for shielding of package on package (PoP) assemblies
US8304286B2 (en) * 2009-12-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with shielded package and method of manufacture thereof
KR101104210B1 (ko) * 2010-03-05 2012-01-10 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
CN102237885A (zh) * 2010-04-20 2011-11-09 国民技术股份有限公司 一种无线通信模块
JP2011228528A (ja) * 2010-04-21 2011-11-10 Mitsubishi Electric Corp パワーブロック及びそれを用いたパワー半導体モジュール
KR101147343B1 (ko) * 2010-05-28 2012-05-22 엘지이노텍 주식회사 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
KR101118817B1 (ko) 2010-07-05 2012-03-12 삼성전기주식회사 다층 임베디드 인쇄회로기판 및 이의 제조 방법
JP5644286B2 (ja) * 2010-09-07 2014-12-24 オムロン株式会社 電子部品の表面実装方法及び電子部品が実装された基板
JP2012151353A (ja) * 2011-01-20 2012-08-09 Sharp Corp 半導体モジュール
US8674235B2 (en) * 2011-06-06 2014-03-18 Intel Corporation Microelectronic substrate for alternate package functionality
KR101175901B1 (ko) 2011-10-25 2012-08-23 삼성전기주식회사 다층 임베디드 인쇄회로기판 및 이의 제조 방법
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
CN103035861B (zh) * 2012-11-30 2014-05-21 苏州安洁科技股份有限公司 一种电池组装定位板
CN105103665B (zh) * 2013-06-18 2018-03-09 株式会社村田制作所 树脂多层基板的制造方法
CN103607841B (zh) * 2013-12-04 2016-06-01 江苏长电科技股份有限公司 Smt减法高密度封装多层线路板结构及其制作方法
US9859250B2 (en) * 2013-12-20 2018-01-02 Cyntec Co., Ltd. Substrate and the method to fabricate thereof
KR102231100B1 (ko) * 2014-10-02 2021-03-23 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
US10097030B2 (en) 2016-04-29 2018-10-09 Taiwan Semiconductor Manufacturing Co., Ltd Packaged semiconductor devices with wireless charging means
US10269732B2 (en) * 2016-07-20 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Info package with integrated antennas or inductors
US10332841B2 (en) 2016-07-20 2019-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. System on integrated chips and methods of forming the same
US20180374798A1 (en) * 2017-06-24 2018-12-27 Amkor Technology, Inc. Semiconductor device having emi shielding structure and related methods
KR101963293B1 (ko) 2017-11-01 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
CN108513446B (zh) * 2018-03-23 2019-04-23 北京梦之墨科技有限公司 一种转印模板及转印方法
TWI723414B (zh) * 2019-06-05 2021-04-01 矽品精密工業股份有限公司 電子封裝件及其製法
US11094635B2 (en) * 2019-08-22 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
JP6930617B2 (ja) * 2020-02-10 2021-09-01 ダイキン工業株式会社 電装品、および電装品の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142831A (ja) * 2001-11-05 2003-05-16 Sharp Corp 電子部品内装配線板およびその製造方法
JP2004274035A (ja) * 2003-02-18 2004-09-30 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュールとその製造方法
JP2005039158A (ja) * 2003-07-18 2005-02-10 Matsushita Electric Ind Co Ltd 部品内蔵モジュール及びその製造方法
JP2005101580A (ja) * 2003-08-28 2005-04-14 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュール及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027253A (en) * 1990-04-09 1991-06-25 Ibm Corporation Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards
JP3726985B2 (ja) * 1996-12-09 2005-12-14 ソニー株式会社 電子部品の製造方法
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP2002076637A (ja) * 2000-08-29 2002-03-15 Matsushita Electric Ind Co Ltd チップ部品内蔵基板及びその製造方法
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP4778148B2 (ja) * 2001-01-26 2011-09-21 日本特殊陶業株式会社 多層配線基板
JP2003087538A (ja) * 2001-09-14 2003-03-20 Canon Inc 通信装置
JP3789410B2 (ja) * 2002-08-29 2006-06-21 富士通メディアデバイス株式会社 表面実装型電子部品モジュールおよびその製造方法
US7394663B2 (en) * 2003-02-18 2008-07-01 Matsushita Electric Industrial Co., Ltd. Electronic component built-in module and method of manufacturing the same
US7180169B2 (en) * 2003-08-28 2007-02-20 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for manufacturing the same
JP2006303202A (ja) * 2005-04-21 2006-11-02 Cmk Corp 部品内蔵型プリント配線板とその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142831A (ja) * 2001-11-05 2003-05-16 Sharp Corp 電子部品内装配線板およびその製造方法
JP2004274035A (ja) * 2003-02-18 2004-09-30 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュールとその製造方法
JP2005039158A (ja) * 2003-07-18 2005-02-10 Matsushita Electric Ind Co Ltd 部品内蔵モジュール及びその製造方法
JP2005101580A (ja) * 2003-08-28 2005-04-14 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュール及びその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8072769B2 (en) 2007-05-02 2011-12-06 Murata Manufacturing Co., Ltd. Component-embedded module and manufacturing method thereof
JP2010538463A (ja) * 2007-08-29 2010-12-09 フリースケール セミコンダクター インコーポレイテッド 多素子パッケージにおける相互接続部
WO2009054105A1 (ja) * 2007-10-26 2009-04-30 Panasonic Corporation 部品内蔵プリント配線基板およびその製造方法
US8987901B2 (en) 2007-11-01 2015-03-24 Dai Nippon Printing Co., Ltd. Component built-in wiring board and manufacturing method of component built-in wiring board
EP2259666A4 (en) * 2008-03-27 2011-09-07 Ibiden Co Ltd PRINTED CIRCUIT BOARD COMPRISING INTEGRATED ELECTRONIC COMPONENTS, AND METHOD FOR MANUFACTURING THE SAME
EP2259666A1 (en) * 2008-03-27 2010-12-08 Ibiden Co., Ltd. Circuit board having built-in electronic parts and its manufacturing method
US8347493B2 (en) 2008-03-27 2013-01-08 Ibiden Co., Ltd. Wiring board with built-in electronic component and method of manufacturing same
WO2010052942A1 (ja) * 2008-11-06 2010-05-14 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JP2010153438A (ja) * 2008-12-24 2010-07-08 Murata Mfg Co Ltd 部品内蔵基板の製造方法
WO2011062252A1 (ja) * 2009-11-19 2011-05-26 株式会社村田製作所 部品内蔵モジュールの製造方法および部品内蔵モジュール
JP5354224B2 (ja) * 2009-11-19 2013-11-27 株式会社村田製作所 部品内蔵モジュールの製造方法
JP2011249759A (ja) * 2010-05-28 2011-12-08 Samsung Electro-Mechanics Co Ltd 電子素子内蔵印刷回路基板及びその製造方法
US8780572B2 (en) 2010-05-28 2014-07-15 Samsung Electro-Mechanics Co., Ltd. Printed circuit board having electronic component
US8692391B2 (en) 2010-09-10 2014-04-08 Samsung Electro-Mechanics Co., Ltd. Embedded ball grid array substrate and manufacturing method thereof
JP2013110441A (ja) * 2013-03-11 2013-06-06 Dainippon Printing Co Ltd 部品内蔵配線板の製造方法

Also Published As

Publication number Publication date
KR20080031979A (ko) 2008-04-11
KR100935139B1 (ko) 2010-01-06
CN101263752B (zh) 2010-06-09
US7885081B2 (en) 2011-02-08
JPWO2007034629A1 (ja) 2009-03-19
JP4766049B2 (ja) 2011-09-07
US20080149381A1 (en) 2008-06-26
CN101263752A (zh) 2008-09-10

Similar Documents

Publication Publication Date Title
JP4766049B2 (ja) 部品内蔵モジュールの製造方法および部品内蔵モジュール
JP3709882B2 (ja) 回路モジュールとその製造方法
JP4361826B2 (ja) 半導体装置
JP4201436B2 (ja) 多層配線基板の製造方法
JP2011060875A (ja) 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置
US20120176751A1 (en) Electronic component module and manufacturing method therefor
JP5163806B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JPWO2007069427A1 (ja) 電子部品内蔵モジュールとその製造方法
JP4183708B2 (ja) 部品内蔵基板の製造方法
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4788754B2 (ja) 部品内蔵配線基板および部品内蔵配線基板の製造方法
JP5170570B2 (ja) 樹脂多層モジュール及び樹脂多層モジュールの製造方法
JP2005026573A (ja) 部品内蔵モジュールの製造方法
JP2008182039A (ja) 多層配線板およびその製造方法
WO2010140335A1 (ja) 基板の製造方法
JP2001274555A (ja) プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法
JP5108253B2 (ja) 部品実装モジュール
JP2011249457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5766387B2 (ja) 電子部品内蔵型の２層配線基板の製造方法及び電子部品内蔵型の２層配線基板
JP2006222257A (ja) 配線基板とその製造方法、およびそれを用いた半導体装置
JP4881664B2 (ja) 配線板及び配線板の製造方法
JP3883497B2 (ja) 半導体パッケージの製造方法
JP2010141029A (ja) プリント配線板及びその製造方法
JP2007035870A (ja) 半導体装置
JP5573851B2 (ja) 部品内蔵基板の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680033043.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007536418

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020087004669

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06782249

Country of ref document: EP

Kind code of ref document: A1