CN101263752A - 内装元器件的组件的制造方法及内装元器件的组件 - Google Patents

内装元器件的组件的制造方法及内装元器件的组件 Download PDF

Info

Publication number
CN101263752A
CN101263752A CNA2006800330433A CN200680033043A CN101263752A CN 101263752 A CN101263752 A CN 101263752A CN A2006800330433 A CNA2006800330433 A CN A2006800330433A CN 200680033043 A CN200680033043 A CN 200680033043A CN 101263752 A CN101263752 A CN 101263752A
Authority
CN
China
Prior art keywords
parts
components
terminal pad
resin bed
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800330433A
Other languages
English (en)
Other versions
CN101263752B (zh
Inventor
河岸诚
家木勉
可儿直士
野田悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN101263752A publication Critical patent/CN101263752A/zh
Application granted granted Critical
Publication of CN101263752B publication Critical patent/CN101263752B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供能够将电路元器件稳定地安装在规定的安装位置并且可靠性高的内装元器件的组件的制造方法及内装元器件的组件。在转印板20上呈岛状独立地形成多个元器件安装用连接盘3，将电路元器件4a、4b与元器件安装用连接盘3连接。在转印板上覆盖电路元器件那样地形成绝缘性的树脂层1a并使该树脂层固化、将电路元器件及元器件安装用连接盘3埋设在树脂层1a的内部。然后，从树脂层1a剥离转印板，在元器件安装用连接盘3露出的树脂层的背面，形成将连接盘之间进行连接或将连接盘和其它部分进行连接用的布线图形2。

Description

内装元器件的组件的制造方法及内装元器件的组件
技术领域
本发明涉及在树脂层的内部内装电路元器件的内装元器件的组件的制造方法及内装元器件的组件。
背景技术
近年来，随着电子设备的高功能化、以及小型化，要求电路基板上安装的电子元器件更加小型化、以及高密度化。在这样的状况下，提出通过在树脂层的内部内装多个电路元器件、以力图实现高密度化的内装元器件的组件。
在专利文献1中，记述有关于形成连接在绝缘性基板中内装的电路元器件用的电路图形的内装元器件的组件的两种典型的制造方法。在专利文献1的图2中记述了一种方法，即在没有形成图形的整块铜箔上安装电路元器件，在用树脂固定电路元器件后，从背面侧对铜箔进行刻蚀，从而形成电路图形。
另外，在专利文献1的图3中记述了一种方法，即在脱模薄膜上形成电路图形，在其上安装电路元器件，并在用树脂固定电路元器件后，剥离脱模薄膜。
在前者的方法的情况下，由于将电路元器件与整块铜箔进行连接，因此铜箔中相当于元器件安装用连接盘(脚图形)与除此之外的布线部分没有区别。因此，例如在将电路元器件与铜箔进行焊接时，有时产生元器件从规定位置移动、或焊锡流到相邻的连接盘部分的问题。
另外，在后者的情况下，由于在脱模薄膜上形成的图形上安装元器件，因此与前者相比，抑制了元器件的移动及焊锡的流动，但由于元器件安装用连接盘与除此之外的布线部分连续，因此回流时元器件通过连接元器件间的布线产生移动的可能性依然保留。另外，在利用焊锡凸点将电路元器件与电路图形连接时，存在的问题是，焊锡流向端子间布线部，凸点高度在回流后变得不均匀，对端子的应力产生偏斜。
为了应对这样的问题，虽有在铜箔或电路图形上形成阻焊剂膜的方法，但是必须追加阻焊剂膜，妨碍组件实现薄型化及低高度，同时导致工序增加、成本上升的结果。另外，若在元器件安装面上形成阻焊剂膜，在其上层叠树脂层，则元器件安装面与树脂层的附着力不够，在树脂层与阻焊剂膜之间、或阻焊剂膜与电极之间容易产生间隙。由于有该间隙，在将组件与电路基板(母板等)进行焊接时的高温作用下，在组件内再熔融而膨胀的焊锡向上述间隙流出，有可能发生焊锡烧化。再有，必须估计布线与阻焊剂的位置偏移，在元器件的端子间距离较短时，存在基板侧的设计不能应对的问题。
上述问题虽然是在将电路元器件对整块电极或电路图形使用焊锡连接时的问题，但除了使用焊锡以外，在使用导电性粘接剂或金属凸点进行连接时，也有可能导电性粘接剂的多余部分流出，或者电路元器件对规定位置产生偏移。因此，恐怕电路元器件的位置不一定，可靠性降低。
专利文献1：特开平11-220262号公报
发明内容
因此，本发明的理想实施形态的目的在于，提供能够将电路元器件稳定地安装在规定的安装位置并且可靠性高的内装元器件的组件的制造方法及内装元器件的组件。
为了达到上述目的，本发明有关的内装元器件的组件的制造方法，包含以下工序：在转印板上呈岛状独立地形成多个元器件安装用连接盘的第1工序；将电路元器件与上述转印板上形成的元器件安装用连接盘连接的第2工序；在上述转印板上覆盖上述电路元器件那样地形成绝缘性的树脂层并使该树脂层固化、将电路元器件埋设在上述树脂层的内部的第3工序；从上述树脂层剥离上述转印板的第4工序；以及在上述元器件安装用连接盘露出的上述树脂层的背面、与上述元器件安装用连接盘重叠地形成将上述元器件安装用连接盘之间进行连接或将元器件安装用连接盘和其它部分进行连接用的布线图形的第5工序。
本发明有关的内装元器件的组件，具有绝缘性的树脂层，沿上述树脂层的一个主面，形成多个元器件安装用连接盘及与这些连接盘连接的布线图形，将电路元器件与上述元器件安装用连接盘进行连接，将上述电路元器件埋设在上述树脂层的内部，上述元器件安装用连接盘与和该元器件安装用连接盘相邻的布线图形相比，形成为较厚。
在本发明有关的内装元器件的组件的制造方法中，将电路元器件与在转印板上呈岛状独立地形成的元器件安装用连接盘连接。即，由于没有将连接盘之间进行连接的布线，因此在例如使用焊锡进行安装时，焊锡不会超过连接盘产生流动。因此，能够抑制元器件移动及焊锡流动，能够得到可靠性高的内装元器件的组件。
同样，在IC那样地使用焊锡凸点进行安装时，由于不会在回流时熔融的凸点流向布线部分而形状发生变形，因此能够防止安装可靠性恶化。
由于不需要考虑上述那样随着元器件的移动而使元器件彼此之间接触、以及端子间短路，因此能够以更高密度安装元器件，能够力图实现组件的小型化、以及高功能化。
再有，由于不需要在元器件安装面上形成阻焊剂膜，因此不会妨碍组件实现薄型化及低高度，能够实现工序减少、成本降低，同时由于元器件安装面与树脂层紧密附着，因此能够抑制焊锡烧化的发生。另外，由于不需要估计布线与阻焊剂的位置偏移，因此能够缩短连接盘间距离，能够安装端子间距窄的元器件，或者在芯片元器件之间以窄间距相邻安装。
在将电路元器件安装在元器件安装用连接盘上时，对连接盘有拉伸或扭转等应力作用。在以往那样地连接盘与布线图形连续形成的情况下，由于上述应力的作用，不仅连接盘，而且布线图形也有可能发生裂纹或变形等，但由于在本发明中没有将连接盘之间进行连接的布线，因此即使在电路元器件安装时连接盘发生裂纹等，该裂纹也不会波及布线部分。由于在元器件安装用连接盘的背面侧重叠地形成布线图形，因此即使连接盘有裂纹等，也能够利用布线图形来补修该裂纹，能够提高可靠性。上述元器件安装用连接盘最好是利用焊接来连接上述电路元器件用的连接盘。
在将电路元器件与连接盘进行焊接时，因熔融的焊锡而使电路元器件容易移动，但由于连接盘呈岛状形成(没有与布线部分连续)，因此电路元器件的移动限制在连接盘的范围内，能够抑制移动，同时能够限制焊锡流动，能够防止与不同的电位部分产生短路。
最好上述第1工序包含在上述转印板上与上述元器件安装用连接盘同时形成与上述元器件安装用连接盘分离的导通连接盘的工序，在上述第3工序之后，具有在上述树脂层的表面形成通过上述导通连接盘及导通孔进行导通的导体图形的工序。
在成为基板的树脂层的背面形成布线图形时，有时在树脂层的表面也形成导体图形，必须通过导通孔连接该导体图形与布线图形。在这种情况下，若与元器件安装用连接盘同时形成导通连接盘，则能够实现导通孔与导通连接盘确实导通、可靠性高的内装元器件的组件。
最好在上述第5工序中，上述布线图形覆盖上述元器件安装用连接盘，而且形成为大于上述元器件安装用连接盘的外周。
若将电路元器件与连接盘焊接，则有时焊锡绕到连接盘的侧面，在树脂层的背面露出。在这样的状态下，在第5工序中用电镀法形成布线图形时，有时刻蚀处理时露出的焊锡受刻蚀液腐蚀，焊接的可靠性降低。为了避免该问题，使布线图形覆盖元器件安装用连接盘，而且形成为稍微大于元器件安装用连接盘的外周。通过这样，由于布线图形覆盖露出在树脂层背面的焊锡，因此能够防止刻蚀液对焊锡的腐蚀。最好形成为布线图形充分覆盖露出在树脂层的背面的焊锡的形状。
通过上述那样形成布线图形，还具有以下的效果。
通过布线图形本身覆盖焊锡，能够不使用阻焊剂，而防止焊锡露出。因此，不会产生因对电路基板安装时的热膨胀而在阻焊剂与树脂层的界面产生空隙的问题，能够防止焊锡向该空隙流出。
最好在上述第5工序之后，具有：在形成上述布线图形的树脂层的背面、层叠至少1层的另外的树脂层的工序；以及在上述层叠的最下层的树脂层的背面、形成与上述电路元器件电连接的端子电极的工序。
在将本内装元器件的组件安装到电路基板(母板)等上时，虽然也可以将形成布线图形的树脂层的背面作为安装面，但由于布线图形露出，因此恐怕布线图形与电路基板的不同电位部分产生短路。在这种情况下，虽然也可以用抗蚀剂膜那样的绝缘膜覆盖布线图形，但由于安装面与布线图形很近，所以因对电路基板安装时的高温，与连接盘连接的电路元器件的焊锡容易再熔融。因此，通过对树脂层的背面层叠另外的树脂层，在该树脂层的背面形成端子电极，能够将布线图形与其它部分绝缘，同时能够利用树脂层的隔热效果，减少对电路基板安装时的热量产生的影响，能够抑制电路元器件的焊锡的再熔融。
对形成了布线图形的树脂层的背面层叠的另外的树脂层，可以是1层，也可以是2层以上。在该另外的树脂层中，可以内装别的电路元器件，也可以形成布线图形。最好，在最下层的树脂层中不内装电路元器件。为了将布线图形与在最下层的树脂层的背面形成的端子电极之间进行电连接，可以适当采用导通孔。
在本内装元器件的组件中，元器件安装用连接盘与和该元器件安装用连接盘相邻的布线图形相比，形成为较厚。因此，元器件安装用连接盘的强度与其它的布线部分相比要高，能够承受在电路元器件与连接盘之间作用的应力，能够实现连接可靠性高的组件。
最好上述元器件安装用连接盘是与电路元器件连接的上层部、以及与上述布线图形连接的下层部的双层结构，上述上层部埋入上述树脂层，上述下层部形成在上述树脂层的一个主面上。
在这种情况下，由于与电路元器件连接的连接盘的上层部埋入树脂层，因此连接盘与树脂层的连接强度高，能够用树脂层承受在电路元器件与连接盘之间作用的应力的一部分。另外，由于连接盘的下层部与布线部分连续，因此连接盘与布线部分的导通可靠性也高。
最好沿上述树脂层的一个主面，形成与上述布线图形连接的导通连接盘，上述导通连接盘与和该导通连接盘相邻的布线图形相比，形成为较厚，在上述树脂层的与上述一个主面相对的另一个主面上，形成通过上述导通连接盘及导通孔进行导通的导体图形。
在成为基板的树脂层的一个主面上形成布线图形时，有时在树脂层的另一个主面也形成导体图形，必须通过导通孔连接该导体图形与布线图形。在这种情况下，若与元器件安装用连接盘同时形成导通连接盘，则能够实现导通孔与导通连接盘确实导通、可靠性高的内装元器件的组件。
也可以对上述树脂层的一个主面，层叠至少1层的另外的树脂层，在上述层叠的最下层的树脂层的背面，形成与上述电路元器件电连接的端子电极。在这种情况下，由于用另外的树脂层覆盖布线图形，因此不用担心会与外部短路。而且，在将本内装元器件的组件安装在电路基板等上时，能够用端子电极简单地进行表面安装。
如上所述，在本发明有关的内装元器件的组件的制造方法中，由于在转印板上呈岛状独立地形成多个元器件安装用连接盘，使电路元器件与该连接盘连接，因此不存在电路元器件连接时将连接盘之间进行连接的布线部分，在例如使用焊锡进行安装时，焊锡不会流向布线部分，能够抑制元器件移动及焊锡流动，能够得到可靠性高的内装元器件的组件。
另外，由于不需要形成阻焊剂，因此不会妨碍组件实现薄型化及低高度，能够实现工序减少、成本降低，同时能够抑制焊锡烧化的发生。
在本内装元器件的组件中，由于元器件安装用连接盘与相邻的布线图形相比，形成为较厚，因此元器件安装用连接盘的强度与布线图形相比要高，能够提高电路元器件与连接盘的接合强度。所以，能够实现连接可靠性高的组件。
附图说明
图1为本发明有关的内装元器件的组件的第1实施形态的剖视图。
图2(a)为使用通常的焊锡糊料时的图1的II部分的放大图，(b)为使用加入树脂的焊锡糊料时的图1的II部分的放大图。
图3所示为图1所示的内装元器件的组件的制造工序的前半部分的工序图。
图4所示为图1所示的内装元器件的组件的制造工序的后半部分的工序图。
图5为本发明有关的内装元器件的组件的第2实施形态的剖视图。
图6为从树脂层的下侧来看图3(f)的VI部分的部分放大图。
图7为从树脂层的下侧来看图4(h)的VII部分的部分放大图。
标号说明
A、B内装元器件的组件
1、1A组件基板
2布线图形
3元器件安装用连接盘
4、4a、4b电路元器件
5焊锡
6焊锡凸点
7导通连接盘
8导通孔
9导体图形
10端子电极
11接地电极
具体实施方式
以下，参照附图说明本发明的理想实施形态。
(第1实施形态)
图1及图2所示为本发明有关的内装元器件的组件的理想的第1实施形态。
该组件A具有由热固化性树脂形成的电绝缘性的组件基板1，并且组件基板1构成上侧树脂层1a与下侧树脂层1b的双层结构。
在组件基板1的内部、即上侧树脂层1a与下侧树脂层1b的边界面上，设置多个元器件安装用连接盘3、以及将它们连接的布线图形2。将连接盘3如图2(a)所示，重叠地形成在布线图形2上，连接盘部分形成双层结构。连接盘3埋设在上侧树脂层1a中，布线图形2埋设在下侧树脂层1b中。
在各连接盘3上，利用焊锡5、6安装电路元器件4。电路元器件4中，除了片状电容器、片状电感器、片状电阻器等片状元器件4a以外，还包含功率放大器用晶体管那样的具有多个端子的半导体元件(IC)4b等。另外，阻焊剂没有介于连接盘3与布线图形2及树脂层1a、1b之间。在该例子中，如图2(a)所示，片状元器件4a利用焊锡5对连接盘3进行表面安装，半导体元件4b利用焊锡凸点6对连接盘3进行倒装芯片安装。
在树脂层1a与树脂层1b的边界面上，除了元器件安装用连接盘3以外，还形成导通连接盘7，该导通连接盘7也利用布线图形2与元器件安装用连接盘3连接。导通连接盘7通过在厚度方向贯通树脂层1a的导通孔8与形成在树脂层1a的上面的导通连接盘或导体图形9连接。另外，也可以省略导通连接盘7，将布线图形2与导体图形9通过导通孔8进行连接。
在下侧树脂层1b的下面，形成多个端子电极10、以及具有大面积的接地电极11。接地电极11可以用作为屏蔽用电极。端子电极10及接地电极11通过在厚度方向贯通树脂层1b的导通孔12，分别与布线图形2相互连接。
导体图形9及接地电极11利用抗蚀剂膜13、14覆盖。另外，当然也可以将覆盖导体图形9的抗蚀剂膜13全部或部分除去，在导体图形9上安装别的电路元器件。
下侧树脂层1b是构成对电路基板(母板)的安装面的树脂层，由于在将本组件A对电路基板进行安装时有可能置于高温下，因此最好不将电路元器件4安装在树脂层1b的内部。
如上所述，由于将多个电路元器件4埋设在组件基板1的内部，因此能够实现组件A的小型化及高密度化。特别是，由于在埋设电路元器件4的树脂层1a的下侧层叠别的树脂层1b，在该树脂层1b的下面形成端子电极10，因此能够通过该端子电极10将组件A安装在电路基板(母板)上。在实际安装时，由于布线图形2不露出在安装面，因此能够防止布线图形2与电路基板的不同电位部分产生短路，能够实现可靠性高的组件A。
这里，参照图3及4说明由上述结构构成的内装元器件的组件A的制造方法的一个例子。
首先，如图3(a)所示，在转印板20上呈岛状独立地形成多个元器件安装用连接盘3及导通连接盘7。即，各连接盘3、7互相没有通过布线部分连接。所谓转印板20，可以是金属板或树脂板那样的硬质板，也可以用脱模薄膜。作为元器件安装用连接盘3及导通连接盘7的形成方法，只要是例如在转印板20上粘贴铜箔，再利用刻蚀形成连接盘3、7的图形即可。其它，也可以利用众所周知的厚膜形成法或薄膜形成法，在转印板20上直接形成图形化的连接盘3、7。
接着，如图3(b)所示，在转印板20上形成的元器件安装用连接盘3上安装电路元器件4(4a、4b)。作为安装方法，可以采用下述的方法，即，例如将片状元器件4a利用焊锡糊料5装在连接盘3上，将半导体元件4b利用焊锡凸点6装在连接盘3上，在这样的状态下，实施回流，通过这样使焊锡糊料5及焊锡凸点6熔融，进行安装。另外，除了上述安装方法以外，当然也可以用其它方法。由于在转印板20上呈岛状形成连接盘3(没有形成与连接盘3连接的布线部)，因此焊锡不会流向布线部，不发生电路元器件4从连接盘位置移动、或焊锡流到相邻的连接盘部分等问题。另外，也不需要形成阻焊剂。
这里，作为焊锡糊料5虽然可以使用通常的焊锡糊料，但加入树脂的焊锡糊料更合适。以下对此进行说明。在作为焊锡糊料5使用加入树脂的焊锡糊料时，通过回流时焊锡粒子凝聚，焊剂中的树脂流出，树脂覆盖安装的片状元器件的背面及焊锡圆角部。通过这样在焊接时，焊锡不容易流向不需要的地方，同时即使在再回流时焊锡熔融，也能够抑制焊锡烧化(短路不良)。另外，通过树脂流入安装的片状元器件的背面，从而产生将基板与片状元器件粘接的效果，接合强度增加。图2(b)所示为使用加入树脂的焊锡糊料进行安装的结果的样子。图2(b)所示为与图2(a)同样的剖视图，由于若除去对焊锡糊料5使用加入树脂的焊锡糊料，则其它构成与图2(a)相同，因此对于共同的部分附加相同标号，并省略说明。5a及5b是在焊锡糊料5熔融时从焊锡糊料5流出的树脂。树脂5a及5b覆盖熔融后的焊锡糊料5的圆角部。再有，树脂5b将片状元器件4a的背面与基板1b粘接。作为加入树脂的焊锡糊料，一般是采用热固化性的加入环氧树脂的焊锡糊料，但也可以包含热塑性树脂。另外，对于焊锡凸点6，也同样可以使用加入树脂的焊锡糊料。
图3(c)所示为在元器件安装用连接盘3上安装了电路元器件4的转印板20上、配置树脂层1a的状态。树脂层1a是半固化片状态的树脂板，在与导通连接盘7对应的位置，形成在贯通孔中充填导电糊料的导通孔8。
接着，如图3(d)所示，从转印板20之上压接树脂层1a，将电路元器件4及连接盘3、7埋设在树脂层1a中。然后，使树脂层1a加热固化。通过树脂层1a固化，电路元器件4利用树脂层1a紧贴保持，同时连接盘3、7也利用树脂层1a紧贴保持。这时，导通孔8中充填的导电糊料也同时固化，与导通连接盘7接合。
接着，如图3(e)所示，在固化的树脂层1a的上面形成导体图形9。为了形成导体图形9，也可以使用将导电糊料进行丝网印刷后使其固化的厚膜形成法；或溅射、蒸镀那样的薄膜形成法。通过形成导体图形9，将导通孔8与导体图形9电连接。
另外，关于导通孔8，也可以代替预先在树脂层1a上设置，而在树脂层1a的加热固化后用激光开孔，与导体图形9同时用电镀形成。
接着，如图3(f)所示，通过从固化的树脂层1a的下面剥离转印板20，而对树脂层1a转印连接着3、7。在转印板20是脱模薄膜时，由于具有脱模性及柔性，因此容易从树脂层1a剥离，而且能够容易转印连接盘3、7。
接着，如图4(g)所示，在剥离了转印板20的树脂层1a的下面，与连接盘3、7的背面重叠地形成布线图形2。为了形成布线图形2，也可以使用将导电糊料进行丝网印刷后使其固化的厚膜形成法；或溅射、蒸镀那样的薄膜形成法；或电镀法。通过形成布线图形2，呈岛状独立的元器件安装用连接盘3与导通连接盘7相互连接。由于与连接盘3、7的背面重叠地形成布线图形2，因此连接盘3、7形成双层结构，剩下的布线部分形成单层结构。
图4(h)所示为在形成了布线图形2的树脂层1a之下、配置树脂层1b的状态。树脂层1b是半固化片状态的树脂板，形成在贯通孔中充填导电糊料的多个导通孔12。该树脂层1b最好是与上侧树脂层1a同样性质的树脂。
接着，如图4(i)所示，在树脂层1a之下压接树脂层2b，将布线图形2埋设在树脂层1b中之后，使树脂层1b加热固化。通过树脂层1b固化，树脂层1a与树脂层1b紧贴形成一体，同时布线图形2与树脂层1b紧贴形成一体。这时，导通孔12中充填的导电糊料也同时固化，与布线图形2接合。
接着，如图4(j)所示，在树脂层1b的下面形成端子电极10及接地电极11。端子电极10通过导通孔12与布线图形2连接，接地电极11通过别的导通孔12与别的布线图形2连接。
最后，如图4(k)所示，在组件基板1的上面的导体图形9及组件基板1的下面的接地电极11上，分别形成抗蚀剂膜13及14，通过这样结束内装元器件的组件A的制造。
另外，在图3及图4中是说明了单一组件A的制造方法，但实际上是使用平面方向连续的母板状态的树脂层1a及1b，制成母板状态的组件，然后切割成一个个组件，通过这样能够实现批量性大的质量均衡的制造方法。
另外，参照图6及图7说明内装元器件的组件A的制造方法的其它例子。图6为从树脂层1a的下侧来看图3(f)的VI部分的图，图7为从树脂层1a的下侧来看图4(h)的VII部分的图。最好如图7所示，布线图形2分别覆盖对应的连接盘3，而且形成为大于连接盘3的外周。若在连接盘3上安装电路元器件(4a、4b)时，涂布焊锡6，则有时会如图6那样，焊锡6不限于在连接盘3上，露出在树脂层1a的下面。这时，若如图7那样地形成布线图形，则焊锡6被布线图形2覆盖。因此，在树脂层1b的下面，由于焊锡6不暴露在利用电镀法形成端子电极10及接地电极11时进行刻蚀处理时的刻蚀液中，因此能够防止焊锡腐蚀。
(第2实施形态)
图5为本发明有关的内装元器件的组件的理想的第2实施形态。另外，对于与图1共同的部分附加相同标号，并省略重复说明。
该内装元器件的组件B的组件基板1A是层叠了上下4层的树脂层1a～1d的基板，最上层1a与第2层1b、以及第3层1c与最下层1d分别具有与第1实施形态的组件基板1同样的结构。即，在最上层1a与第2层1b的边界面上独立地形成元器件安装用连接盘3及导通连接盘7，同时形成将这些连接盘3、7相互连接的布线图形2。另外，在第3层1c与最下层1d的边界面上也独立地形成元器件安装用连接盘3及导通连接盘7，同时形成将这些连接盘3、7相互连接的布线图形2。
在第2层1b与第3层1c的边界面上，形成中间的导体图形15，该导体图形15通过导通孔12与最上层1a和第2层1b之间的布线图形2连接，再通过导通孔8与第3层1c和最下层1d之间的导通连接盘7或布线图形2连接。其结果，设置在各层的电路元器件4及布线图形2通过导通孔8及12，与形成在组件基板1A的底面上的端子电极10及接地电极11连接。接地电极11用抗蚀剂膜14覆盖。另外，在组件基板1A的上面形成通过导通孔8与内部连接的导体图形9，导体图形9也用抗蚀剂膜13覆盖。如上所述，，通过将组件基板1A形成多层，在其中埋设多个电路元器件4及布线图形2，从而能够实现更高密度化及高功能化。
在上述实施形态中，所示的例子是将电路元器件4(4a、4b)对元器件安装用连接盘3进行焊接或用焊锡凸点进行连接，但除了焊锡以外，也可以用导电性粘接剂或金凸点等金属凸点进行连接，在这种情况下本发明也有效。
另外，在电路元器件4中，是将半导体元件4b那样的有源元件用凸点6进行倒装芯片安装的，但不限于此，也可以将端子与连接盘3焊接。在第1实施形态中及第2实施形态中，是分别说明了具有双层结构及4层结构的组件基板的内装元器件的组件，但当然也可以是具有除此以外的层结构的内装元器件的组件。在这种情况下，也可以采用在各层间形成导体图形以形成电容、或印刷形成电阻等众所周知的多层基板技术。
在第2实施形态中，所示的例子是没有将电路元器件4内装在中间层即第2层1b中，但是当然也可以将电路元器件4内装在第2层1b中。

Claims (9)

1.一种内装元器件的组件的制造方法，其特征在于，包含以下工序：
在转印板上呈岛状独立地形成多个元器件安装用连接盘的第1工序；
将电路元器件与所述转印板上形成的元器件安装用连接盘连接的第2工序；
在所述转印板上覆盖所述电路元器件那样地形成绝缘性的树脂层并使该树脂层固化、将电路元器件埋设在所述树脂层的内部的第3工序；
从所述树脂层剥离所述转印板的第4工序；以及
在所述元器件安装用连接盘露出的所述树脂层的背面、与所述元器件安装用连接盘重叠地形成将所述元器件安装用连接盘之间进行连接或元器件安装用连接盘和其它部分进行连接用的布线图形的第5工序。
2.如权利要求1所述的内装元器件的组件的制造方法，其特征在于，
所述元器件安装用连接盘是利用焊接来连接所述电路元器件用的连接盘。
3.如权利要求1或2所述的内装元器件的组件的制造方法，其特征在于，
所述第1工序包含在所述转印板上与所述元器件安装用连接盘同时形成与所述元器件安装用连接盘分离的导通连接盘的工序，
在所述第3工序之后，具有在所述树脂层的表面形成通过所述导通连接盘及导通孔进行导通的导体图形的工序。
4.如权利要求2或3所述的内装元器件的组件的制造方法，其特征在于，
在所述第5工序中，所述布线图形覆盖所述元器件安装用连接盘，而且形成为大于所述元器件安装用连接盘的外周。
5.如权利要求1至4的任一项所述的内装元器件的组件的制造方法，其特征在于，
在所述第5工序之后，具有：
在形成所述布线图形的树脂层的背面、层叠至少1层的另外的树脂层的工序；以及
在所述层叠的最下层的树脂层的背面、形成与所述电路元器件电连接的端子电极的工序。
6.一种内装元器件的组件，其特征在于，
具有绝缘性的树脂层，
沿所述树脂层的一个主面，形成多个元器件安装用连接盘及与这些连接盘连接的布线图形，
将电路元器件与所述元器件安装用连接盘进行连接，
将所述电路元器件埋设在所述树脂层的内部，
所述元器件安装用连接盘与和该元器件安装用连接盘相邻的布线图形相比，形成为较厚。
7.如权利要求6所述的内装元器件的组件，其特征在于，
所述元器件安装用连接盘是与所述电路元器件连接的上层部、以及与所述布线图形连接的下层部的双层结构，
所述上层部埋入所述树脂层，
所述下层部形成在所述树脂层的一个主面上。
8.如权利要求6或7所述的内装元器件的组件，其特征在于，
沿所述树脂层的一个主面，形成与所述布线图形连接的导通连接盘，
所述导通连接盘与和该导通连接盘相邻的布线图形相比，形成为较厚，在所述树脂层的与所述一个主面相对的另一个主面上，形成通过所述导通连接盘及导通孔进行导通的导体图形。
9.如权利要求6至8的任一项所述的内装元器件的组件，其特征在于，
对所述树脂层的一个主面，层叠至少1层的另外的树脂层，
在所述层叠的最下层的树脂层的背面，形成与所述电路元器件电连接的端子电极。
CN2006800330433A 2005-09-20 2006-08-03 内装元器件的组件的制造方法及内装元器件的组件 Active CN101263752B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005271275 2005-09-20
JP271275/2005 2005-09-20
PCT/JP2006/315389 WO2007034629A1 (ja) 2005-09-20 2006-08-03 部品内蔵モジュールの製造方法および部品内蔵モジュール

Publications (2)

Publication Number Publication Date
CN101263752A true CN101263752A (zh) 2008-09-10
CN101263752B CN101263752B (zh) 2010-06-09

Family

ID=37888684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800330433A Active CN101263752B (zh) 2005-09-20 2006-08-03 内装元器件的组件的制造方法及内装元器件的组件

Country Status (5)

Country Link
US (1) US7885081B2 (zh)
JP (1) JP4766049B2 (zh)
KR (1) KR100935139B1 (zh)
CN (1) CN101263752B (zh)
WO (1) WO2007034629A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237885A (zh) * 2010-04-20 2011-11-09 国民技术股份有限公司 一种无线通信模块
CN103035861A (zh) * 2012-11-30 2013-04-10 苏州安洁科技股份有限公司 一种电池组装定位板
CN105165129A (zh) * 2013-06-18 2015-12-16 株式会社村田制作所 树脂多层基板的制造方法
CN108513446A (zh) * 2018-03-23 2018-09-07 北京梦之墨科技有限公司 一种转印模板及转印方法
CN114930992A (zh) * 2020-02-10 2022-08-19 大金工业株式会社 电气设备以及电气设备的制造方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
JP4424449B2 (ja) 2007-05-02 2010-03-03 株式会社村田製作所 部品内蔵モジュール及びその製造方法
US7838420B2 (en) * 2007-08-29 2010-11-23 Freescale Semiconductor, Inc. Method for forming a packaged semiconductor device
JP5172275B2 (ja) * 2007-10-26 2013-03-27 パナソニック株式会社 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法
CN102612265B (zh) 2007-11-01 2016-05-11 大日本印刷株式会社 内置元件电路板、内置元件电路板的制造方法
WO2009118925A1 (ja) 2008-03-27 2009-10-01 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JPWO2010052942A1 (ja) * 2008-11-06 2012-04-05 イビデン株式会社 電子部品内蔵配線板及びその製造方法
EP2421342B1 (en) * 2008-12-22 2013-09-11 Fujitsu Limited Method of manufacturing an electronic component
US7851894B1 (en) * 2008-12-23 2010-12-14 Amkor Technology, Inc. System and method for shielding of package on package (PoP) assemblies
JP5287220B2 (ja) * 2008-12-24 2013-09-11 株式会社村田製作所 部品内蔵基板の製造方法
JP5354224B2 (ja) * 2009-11-19 2013-11-27 株式会社村田製作所 部品内蔵モジュールの製造方法
US8304286B2 (en) * 2009-12-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with shielded package and method of manufacture thereof
KR101104210B1 (ko) * 2010-03-05 2012-01-10 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP2011228528A (ja) * 2010-04-21 2011-11-10 Mitsubishi Electric Corp パワーブロック及びそれを用いたパワー半導体モジュール
KR101147343B1 (ko) * 2010-05-28 2012-05-22 엘지이노텍 주식회사 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
KR101085733B1 (ko) * 2010-05-28 2011-11-21 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
KR101118817B1 (ko) 2010-07-05 2012-03-12 삼성전기주식회사 다층 임베디드 인쇄회로기판 및 이의 제조 방법
JP5644286B2 (ja) * 2010-09-07 2014-12-24 オムロン株式会社 電子部品の表面実装方法及び電子部品が実装された基板
KR20120026855A (ko) 2010-09-10 2012-03-20 삼성전기주식회사 임베디드 볼 그리드 어레이 기판 및 그 제조 방법
JP2012151353A (ja) * 2011-01-20 2012-08-09 Sharp Corp 半導体モジュール
US8674235B2 (en) 2011-06-06 2014-03-18 Intel Corporation Microelectronic substrate for alternate package functionality
KR101175901B1 (ko) 2011-10-25 2012-08-23 삼성전기주식회사 다층 임베디드 인쇄회로기판 및 이의 제조 방법
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
JP2013110441A (ja) * 2013-03-11 2013-06-06 Dainippon Printing Co Ltd 部品内蔵配線板の製造方法
CN103607841B (zh) * 2013-12-04 2016-06-01 江苏长电科技股份有限公司 Smt减法高密度封装多层线路板结构及其制作方法
US9911715B2 (en) * 2013-12-20 2018-03-06 Cyntec Co., Ltd. Three-dimensional package structure and the method to fabricate thereof
KR102231100B1 (ko) * 2014-10-02 2021-03-23 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
US10097030B2 (en) 2016-04-29 2018-10-09 Taiwan Semiconductor Manufacturing Co., Ltd Packaged semiconductor devices with wireless charging means
US10332841B2 (en) 2016-07-20 2019-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. System on integrated chips and methods of forming the same
US10269732B2 (en) * 2016-07-20 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Info package with integrated antennas or inductors
US20180374798A1 (en) * 2017-06-24 2018-12-27 Amkor Technology, Inc. Semiconductor device having emi shielding structure and related methods
KR101963293B1 (ko) 2017-11-01 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
TWI723414B (zh) * 2019-06-05 2021-04-01 矽品精密工業股份有限公司 電子封裝件及其製法
US11094635B2 (en) * 2019-08-22 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027253A (en) * 1990-04-09 1991-06-25 Ibm Corporation Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards
JP3726985B2 (ja) * 1996-12-09 2005-12-14 ソニー株式会社 電子部品の製造方法
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP2002076637A (ja) * 2000-08-29 2002-03-15 Matsushita Electric Ind Co Ltd チップ部品内蔵基板及びその製造方法
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP4778148B2 (ja) * 2001-01-26 2011-09-21 日本特殊陶業株式会社 多層配線基板
JP2003087538A (ja) * 2001-09-14 2003-03-20 Canon Inc 通信装置
JP3910045B2 (ja) 2001-11-05 2007-04-25 シャープ株式会社 電子部品内装配線板の製造方法
JP3789410B2 (ja) * 2002-08-29 2006-06-21 富士通メディアデバイス株式会社 表面実装型電子部品モジュールおよびその製造方法
JP2004274035A (ja) * 2003-02-18 2004-09-30 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュールとその製造方法
US7394663B2 (en) 2003-02-18 2008-07-01 Matsushita Electric Industrial Co., Ltd. Electronic component built-in module and method of manufacturing the same
JP4227482B2 (ja) * 2003-07-18 2009-02-18 パナソニック株式会社 部品内蔵モジュールの製造方法
JP2005101580A (ja) * 2003-08-28 2005-04-14 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュール及びその製造方法
US7180169B2 (en) 2003-08-28 2007-02-20 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for manufacturing the same
JP2006303202A (ja) * 2005-04-21 2006-11-02 Cmk Corp 部品内蔵型プリント配線板とその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237885A (zh) * 2010-04-20 2011-11-09 国民技术股份有限公司 一种无线通信模块
CN103035861A (zh) * 2012-11-30 2013-04-10 苏州安洁科技股份有限公司 一种电池组装定位板
CN103035861B (zh) * 2012-11-30 2014-05-21 苏州安洁科技股份有限公司 一种电池组装定位板
CN105165129A (zh) * 2013-06-18 2015-12-16 株式会社村田制作所 树脂多层基板的制造方法
CN108513446A (zh) * 2018-03-23 2018-09-07 北京梦之墨科技有限公司 一种转印模板及转印方法
CN114930992A (zh) * 2020-02-10 2022-08-19 大金工业株式会社 电气设备以及电气设备的制造方法

Also Published As

Publication number Publication date
US20080149381A1 (en) 2008-06-26
KR100935139B1 (ko) 2010-01-06
KR20080031979A (ko) 2008-04-11
WO2007034629A1 (ja) 2007-03-29
CN101263752B (zh) 2010-06-09
US7885081B2 (en) 2011-02-08
JP4766049B2 (ja) 2011-09-07
JPWO2007034629A1 (ja) 2009-03-19

Similar Documents

Publication Publication Date Title
CN101263752B (zh) 内装元器件的组件的制造方法及内装元器件的组件
US10219390B2 (en) Fabrication method of packaging substrate having embedded passive component
US7435680B2 (en) Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure
JP5122932B2 (ja) 多層配線基板
US7376318B2 (en) Circuit board and its manufacturing method
US7153143B2 (en) Circuit carrier and production thereof
EP1827067B1 (en) Method of forming a circuit substrate
CN103794515B (zh) 芯片封装基板和结构及其制作方法
CN105390472A (zh) 用于嵌入式半导体器件封装的电气互连结构及其制造方法
CN103460822A (zh) 芯片元器件内置树脂多层基板及其制造方法
US6441486B1 (en) BGA substrate via structure
CN101331605A (zh) 电子部件内置模块和其制造方法
JPWO2010103695A1 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
US20110147058A1 (en) Electronic device and method of manufacturing electronic device
CN101958292B (zh) 印刷电路板、封装件及其制造方法
JP2011249457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR20150116605A (ko) 전자 소자 모듈 및 그 제조 방법
KR100512810B1 (ko) 스택 패키지 및 그 제조방법
KR101148494B1 (ko) 접속금속층을 갖는 반도체 장치 및 그 제조방법
US7939940B2 (en) Multilayer chip scale package
TWI420989B (zh) 印刷電路板及其製造方法
KR101922873B1 (ko) 전자 소자 모듈 제조 방법
CN111480395A (zh) 用于在功率构件和电路载体的金属层之间建立导热连接部的方法
JP2017130600A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant