WO2007004565A1 - 電源装置及びこれを用いた磁気共鳴イメージング装置 - Google Patents

電源装置及びこれを用いた磁気共鳴イメージング装置 Download PDF

Info

Publication number
WO2007004565A1
WO2007004565A1 PCT/JP2006/313102 JP2006313102W WO2007004565A1 WO 2007004565 A1 WO2007004565 A1 WO 2007004565A1 JP 2006313102 W JP2006313102 W JP 2006313102W WO 2007004565 A1 WO2007004565 A1 WO 2007004565A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
power supply
arm
semiconductor switch
current
Prior art date
Application number
PCT/JP2006/313102
Other languages
English (en)
French (fr)
Inventor
Shingo Hishikawa
Takuya Domoto
Original Assignee
Hitachi Medical Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Medical Corporation filed Critical Hitachi Medical Corporation
Priority to JP2007524030A priority Critical patent/JP5020077B2/ja
Priority to US11/993,818 priority patent/US7928600B2/en
Publication of WO2007004565A1 publication Critical patent/WO2007004565A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/20—Arrangements or instruments for measuring magnetic variables involving magnetic resonance
    • G01R33/28—Details of apparatus provided for in groups G01R33/44 - G01R33/64
    • G01R33/32—Excitation or detection systems, e.g. using radio frequency signals
    • G01R33/36—Electrical details, e.g. matching or coupling of the coil to the receiver
    • G01R33/3614—RF power amplifiers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/20—Arrangements or instruments for measuring magnetic variables involving magnetic resonance
    • G01R33/28—Details of apparatus provided for in groups G01R33/44 - G01R33/64
    • G01R33/38—Systems for generation, homogenisation or stabilisation of the main or gradient magnetic field
    • G01R33/383—Systems for generation, homogenisation or stabilisation of the main or gradient magnetic field using permanent magnets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/20—Arrangements or instruments for measuring magnetic variables involving magnetic resonance
    • G01R33/28—Details of apparatus provided for in groups G01R33/44 - G01R33/64
    • G01R33/38—Systems for generation, homogenisation or stabilisation of the main or gradient magnetic field
    • G01R33/385—Systems for generation, homogenisation or stabilisation of the main or gradient magnetic field using gradient magnetic field coils
    • G01R33/3852—Gradient amplifiers; means for controlling the application of a gradient magnetic field to the sample, e.g. a gradient signal synthesizer

Definitions

  • the present invention relates to a power supply apparatus, and particularly to various power supplies necessary for generating a static magnetic field, a gradient magnetic field, and a high-frequency magnetic field of a magnetic resonance imaging apparatus (hereinafter referred to as an MRI apparatus) that requires a high voltage and a large current.
  • the present invention relates to a suitable power supply apparatus and an MRI apparatus using the same.
  • An MRI apparatus applies a high-frequency magnetic field in a pulsed manner to an inspection object placed in a static magnetic field, detects a nuclear magnetic resonance signal generated from the inspection object, and based on this detection signal, a spectrum and an image. Is formed.
  • This MRI apparatus includes a superconducting coil that generates a static magnetic field, a gradient coil that generates a gradient magnetic field superimposed on the static magnetic field, and a high-frequency coil that generates a high-frequency magnetic field as magnetic field generating coils. It has been.
  • These magnetic field generating coils are provided with a power supply device capable of controlling the magnitude and timing of a current supplied to the magnetic field generating coil in order to generate a magnetic field having a predetermined intensity.
  • the magnetic field power supply of the MRI apparatus is such that the current flowing through the magnetic field coil that generates the magnetic field has a rising and short falling time ⁇ A highly stable and highly accurate power supply without ripples and fluctuations is required.
  • the power supply for the gradient coil is approximately 300 [A] to 400 [A] and a voltage of 2000 [A]. V] of high current and high voltage are required.
  • Japanese Patent Laid-Open No. 7-313489 discloses a large current and a high voltage that meet such a requirement.
  • This gradient magnetic field power supply device is composed of a DC voltage power supply having different output voltages connected in series in multiple stages, and a multilevel diode clamp type PWM inverter connected to these DC voltage power supplies.
  • the coil current is formed by linearly amplifying the command signal of the current that flows to the gradient coil of the MRI device and the gradient coil output from the sequencer of the MRI device. Is connected in series with a linear amplifier that can supply the magnetic field to the gradient magnetic field coil.
  • Japanese Patent Application Laid-Open No. 7-313489 makes no mention of the circuit configuration of each DC voltage power source connected in series in multiple stages constituting the gradient magnetic field power source device. Further, for example, when a full bridge inverter circuit described in JP-A-5-159893 is used to configure each series voltage power supply connected in series in multiple stages, eight or more sets of transistors and diodes are required. There was a problem that the circuit was enlarged.
  • An object of the present invention is to provide a DC voltage power supply connected in series in multiple stages (multiple stages) necessary for a multilevel diode clamp type PWM inverter connected to the output terminal of the gradient magnetic field coil of the MRI apparatus as a load.
  • the objective is to provide a small, high-precision, high-voltage, large-current power supply device and an MRI device using the same, which is configured with a simple circuit and further suppresses the loss of the power supply.
  • DC voltage power supply means in which a plurality of DC voltage sources are connected in series, current amplification means by a multi-level inverter that uses the DC voltage of this DC voltage power supply means as a power supply, and a load connected to the output of this current amplification means
  • a current control means for controlling the current amplifying means so that the current flowing through the load becomes a current command value, wherein the DC voltage power supply means converts the commercial AC power supply voltage to a DC voltage.
  • AC-DC conversion boosting means for converting and boosting the converted DC voltage
  • DC-AC conversion means for converting the DC voltage boosted by this means into AC voltage
  • AC voltage converted by this conversion means A plurality of isolation transformers that insulate and boost the voltage, and a DC voltage obtained by converting the output voltage of the transformer into a direct current and smoothing it are connected in series.
  • the AC-DC conversion booster boosts the commercial AC power supply voltage to a voltage higher than the voltage obtained by full-wave rectification, and the boosted DC voltage is boosted by the DC-AC converter.
  • the AC voltage Since it is converted to AC voltage, the AC voltage is isolated and boosted by a transformer, and further smoothed and DC voltage is connected in series to obtain a DC voltage power supply, so a semiconductor switch is used.
  • the insulation transformer and the smoothing means become very small, and thereby the DC voltage power supply means. Can be made small and inexpensive, insulated from commercial AC power.
  • the DC / AC conversion means In the DC / AC conversion means, at least three arms configured in parallel by connecting two switch means including a semiconductor switch and a diode connected in antiparallel to the semiconductor switch in parallel are arranged. Two or more full-bridge inverter circuits composed of the common arm and the remaining arm, and the common arm of each full-bridge barter circuit. Phase difference control means for providing a conduction phase difference to control the semiconductor switch facing the remaining arm for each semiconductor switch in the middle, and the phase difference control means adjusts the conduction phase of the semiconductor switch of the common arm. On the other hand, the conduction phase of the semiconductor switch of the remaining arm is set as a lag phase and / or a lead phase.
  • the DC / AC conversion means (corresponding to the phase shift inverter circuits 7, 60 and 70 of the embodiment) comprises two or more full-bridge inverter circuits with a plurality of arms, and the conduction phase of the semiconductor switch of the common arm.
  • the conduction phase of the semiconductor switch of the remaining arm is controlled to the lag phase and / or the advance phase, the number of the semiconductor switches can be reduced, and the loss of the semiconductor switch can be reduced.
  • AC conversion means can be configured.
  • the phase difference control means (second switching control device 7m, 60k of the embodiment) further includes a DC voltage detection means for detecting a DC voltage of the front DC voltage power supply means.
  • the level of the full bridge inverter circuit is set so that the difference between the detected value and the first target voltage command value (corresponding to the second voltage command value 22b and the third voltage command value 22d in the embodiment) becomes zero. Feedback control of phase difference.
  • the DC voltage of the DC voltage power supply means becomes a stable power supply voltage that does not fluctuate, and a stable current that rises quickly is supplied to the load by the multilevel inverter using the DC voltage as a DC power supply. be able to.
  • the AC-DC conversion boosting means includes means for converting the commercial AC power supply voltage to DC, and a booster chopper circuit that boosts the DC voltage converted by the means (the booster type chopper of the embodiment) Circuit 6) and conduction ratio control means for controlling the conduction ratio of the semiconductor switch of the chitsuba circuit.
  • the voltage can be boosted to an arbitrary voltage by switching control of the conduction ratio of the semiconductor switch (the ratio between the conduction period and the non-conduction period of the semiconductor switch) of the boost type chitsuba circuit.
  • the conduction ratio control means further includes means for detecting the output voltage of the step-up type chopper circuit, and the detected value detected by this means and the second target voltage command value (the first voltage command of the embodiment).
  • the conduction ratio of the semiconductor switch may be feedback controlled so that the difference from the value (corresponding to the value 22a) becomes zero.
  • the DC / AC converting means can be operated stably.
  • a bridge circuit in which a plurality of pairs of semiconductor switches are connected in parallel and a diode connected in antiparallel to each of the plurality of pairs of semiconductor switches
  • a rear tuttle connected between the AC input terminal of the bridge circuit and the commercial AC power supply, and pulse width modulation control means for performing pulse width modulation control of the semiconductor switch (fourth AC of the embodiment) -Corresponds to DC converter 80, and the no-less width modulation control means corresponds to the fourth switching control device 80r).
  • the pulse width modulation control means further comprises means for detecting the output voltage of the AC-DC conversion boosting means, and the detected value detected by this means and the third target voltage command value (the first voltage in the embodiment).
  • the conduction pulse width of the semiconductor switch is feedback controlled so that the difference from the command value 22a) becomes zero.
  • the pulse width modulation control means further includes means for detecting a phase voltage and a phase current of the commercial AC power supply, and controls the phase voltage and the phase current to be in phase.
  • An MRI apparatus using a power supply apparatus including a current control means for controlling the current amplifying means so that a current connected to the load and a current flowing through the load becomes a current command value, wherein the load is a magnetic field of the MRI apparatus.
  • the above generators (5) to (5) are used as the generator coil and the power supply of the MRI apparatus.
  • the magnetic field generating coil power supply device configured in this way can be a high-accuracy, high-voltage, large-current device that is insulated from the commercial AC power supply, thereby increasing the intensity of the pulsed gradient magnetic field. Since a magnetic field with a short rise and fall time can be used, it is possible to shorten the imaging time by speeding up the MRI imaging.
  • FIG. 1 is a circuit configuration diagram according to a first embodiment of a power supply device of the present invention, and is applied as a load to a gradient magnetic field coil of an MRI apparatus.
  • FIG. 2 is a detailed diagram of a phase shift inverter circuit in the power supply device according to the first embodiment shown in FIG.
  • FIG. 3 is an operation explanatory diagram of the phase shift inverter circuit shown in FIG. 2 according to a first control method.
  • FIG. 4 is an operation explanatory diagram of the phase shift inverter circuit shown in FIG. 2 according to a second control method.
  • FIG. 5 is an operation explanatory diagram of the phase shift inverter circuit shown in FIG. 2 according to a third control method.
  • FIG. 6 is a circuit configuration diagram of a main part of a power supply device according to a second embodiment of the present invention, which is applied to a gradient magnetic field coil of an MRI apparatus as a load.
  • FIG. 7 is a circuit configuration diagram of a main part of a power supply device according to a third embodiment of the present invention, which is applied to a gradient magnetic field coil of an MRI apparatus as a load.
  • FIG. 8 is a circuit configuration diagram of a main part of a power supply device according to a fourth embodiment of the present invention, which is applied to a gradient magnetic field coil of an MRI apparatus as its load.
  • FIG. 1 is a circuit configuration diagram of a gradient magnetic field power supply device of an MRI apparatus according to a first embodiment of the power supply device of the present invention.
  • This gradient magnetic field power supply device 2 is configured to receive power from the three-phase AC power source 3 and supply current to the gradient magnetic field coil 1 that is a load, and is connected to the three-phase AC power source 3 to provide three-phase AC power.
  • a first AC-DC converter 4 for converting the voltage into a DC voltage
  • a first smoothing capacitor 5 connected to the output side of the AC-DC converter 4 for smoothing the DC voltage
  • the first A DC / DC converter (hereinafter referred to as a step-up type chopper circuit) 6 for boosting the smoothed DC voltage connected to the smoothing capacitor 5 to a predetermined DC voltage, and an output side of the step-up type chopper circuit 6
  • a DC-AC converter (hereinafter referred to as a phase shift inverter circuit) 7 composed of three arms for converting a connected and boosted DC voltage into two single-phase AC voltages, and this phase shift inverter circuit 7 Two single-phase AC voltage connected to the output side of Two isolation transformers 8 and 9 that insulate
  • An AC ′ DC step-up converter comprising a current converter 10 and a third AC / DC converter 11 and a second smoothing capacitor 12 and a third smoothing capacitor 13 for smoothing the converted DC voltage ( 14) and two DC voltages from this AC 'DC boost converter 14 are received, and the gradient coil 1 X-axis coil 15, Y-axis coil 16 and Z-axis coil are received.
  • the current amplifiers 19, 20, and 21 are respectively configured by three-level multi-level PWM (Pulse Width Modulation, hereinafter abbreviated as PWM) inverter circuits 18 that supply currents to 17.
  • PWM Pulse Width Modulation
  • the step-up type chopper circuit 6 boosts the voltage to a voltage higher than the voltage obtained by converting the three-phase AC voltage of the three-phase AC power source 3 into a DC voltage by the first AC-DC converter 4.
  • the semiconductor switch 6b is switched so that the voltage detector 6e of 1 and the first voltage command value 22a output from the sequencer 22 of the MRI apparatus match the voltage Vdcc detected by the first voltage detector 6e.
  • a first switching control device 6f for controlling.
  • Reference numeral 6g denotes a circuit that amplifies the switching control signal output from the switching control device 6f3 ⁇ 4 to a predetermined value and drives the semiconductor switch 6b.
  • the step-up type chopper circuit 6 having such a configuration boosts the DC voltage smoothed by the first smoothing capacitor 5 by making the semiconductor switch 6b conductive and non-conductive in a predetermined cycle.
  • the semiconductor switch 6b When the semiconductor switch 6b is turned on, a circuit of the first smoothing capacitor 5-rear tuttle 6a-semiconductor switch 6b is formed, current flows through the reactor 6a, and electromagnetic energy is accumulated in the rear tuttle 6a.
  • the semiconductor switch 6b When the semiconductor switch 6b is turned off from this state, the electromagnetic energy accumulated in the rear tuttle 6a is charged to the fourth smoothing capacitor 6d via the diode 6h.
  • This operation that is, the semiconductor switch 6b is controlled to be switched on and off at a predetermined cycle, whereby the voltage of the first smoothing capacitor 5, that is, the voltage of the three-phase AC power source 3 is fully waved to the fourth smoothing capacitor 6d.
  • the voltage can be boosted above the voltage obtained by rectification, so that the first voltage command value 22a output from the sequencer 22 of the MRI apparatus matches the detection value detected by the first voltage detector 6e.
  • the first switching control device 6 Controls the semiconductor switch 6b.
  • the voltage of the fourth smoothing capacitor 6d that is the output voltage of the step-up type chitsuba circuit 6, that is, the input DC power supply voltage Vdcc to the phase shift inverter circuit 7 is obtained by applying a predetermined voltage to the semiconductor switch 6b.
  • the voltage can be boosted to an arbitrary voltage by switching the cycle between conduction and non-conduction.
  • the phase shift inverter circuit 7 is composed of an arm 1 composed of semiconductor switches 7a and 7b using IGBTs and diodes 7c and 7d connected in antiparallel to these, and semiconductor switches 7e and 7d.
  • Arm 2 consisting of diodes 7g and 7h connected in parallel, and semiconductor switch 7i 7j and diodes 7k and 71 connected in reverse parallel to them and arm 3 which is a force, and a second switching control device 7m which controls the switching of these semiconductor switches, arm 1 and arm 2 Constitutes the first full-bridge inverter circuit, and arm 1 and arm 3 constitute the second full-bridge inverter circuit.
  • the arm 1 is shared by the first full-bridge inverter circuit and the second full-bridge inverter circuit, so that the number of arms constituting the full-bridge inverter circuit is changed from four to three, and the semiconductor The number of switches can be reduced.
  • 7n to 7s are circuits that amplify the switching control signal output from the second switching control device 7m to a predetermined value and drive the semiconductor switches 7a, 7b, 7e, 7f, 7i, and 7j. is there.
  • the output AC voltage of the first and second full-fridge inverter circuits is controlled by a phase shift by phase shift PWM (Pulse Width Modulation) control disclosed in JP-A-63-190556.
  • PWM Pulse Width Modulation
  • the first AC output voltage Vacl is controlled by the phase difference control of the arm 1 and arm 2
  • the second AC output voltage Vac2 is controlled by the phase difference control of the arm 1 and arm 3. To do.
  • FIG. 2 is a block diagram of the second switching control device 7m of the phase shift inverter circuit 7 of FIG. 1 described above.
  • Arm 1, Arm 2, Arm 3, drive circuits 7n to 7s, and AC'DC boost converter 14, the control operation of the phase shift inverter circuit 7 which is one of the main parts of the present invention is shown in FIG. 3, FIG. 4, FIG. 5, and the semiconductor switches 7a, 7b, 7e, ⁇ , ⁇ , 7j
  • FIG. 2 is a block diagram of the second switching control device 7m of the phase shift inverter circuit 7 of FIG. 1 described above.
  • Arm 1, Arm 2, Arm 3, drive circuits 7n to 7s, and AC'DC boost converter 14, the control operation of the phase shift inverter circuit 7 which is one of the main parts of the present invention is shown in FIG. 3, FIG. 4, FIG. 5, and the semiconductor switches 7a, 7b, 7e, ⁇ , ⁇ , 7j
  • FIG. 2 is a block diagram of the second switching control device 7m of the phase shift inverter circuit 7 of
  • the second switching control device 7m includes a DC high voltage Vdcl, Vdc2, which is an output voltage of an AC ′ DC boost converter 14 described later, and a sequencer 22 force of the MRI apparatus.
  • a phase difference PWM control signal generator 7 ml for generating a control signal for controlling the pressure command value 22b to coincide with the semiconductor switch 7a, 7b of the arm 1 and a semiconductor switch 7e of the arm 2 , 7f with a delay phase as the first phase shift unit 7m2 and the semiconductor switch 7a, 7b of the arm 1 the conduction phase of the semiconductor switches 7i, 7j of the arm 3 is delayed or advanced.
  • a second phase shift unit 7m3 for generating a control signal for controlling the pressure command value 22b to coincide with the semiconductor switch 7a, 7b of the arm 1 and a semiconductor switch 7e of the arm 2 , 7f with a delay phase as the first phase shift unit 7m2 and the semiconductor switch 7a, 7b of the arm 1 the conduction phase of the semiconductor switches 7i,
  • FIG. 3 is a control timing chart according to the first control method of the phase shift inverter circuit 7.
  • the gate signal of each semiconductor switch, the voltage applied to the semiconductor switch (Vol tage), the current flowing through the semiconductor switch (Current), and the output voltage Vacl, Vac2 from this phase shift inverter circuit 7 are shown.
  • This first control method is such that the semiconductor switch 7e, 7f of the arm 2 and the conduction phase of the semiconductor switch 7a, 7b of the arm 1 common to the first and second full-bridge inverter circuits
  • the output voltage is controlled by the phase difference ⁇ ,, ⁇ 2 of the conduction phase of the semiconductor switches 7i and 7j in the system 3, the phase difference PWM control signal of the second switching controller 7m shown in FIG.
  • the control signal generated by the signal generation unit 7ml is generated by the first phase shift unit 7m2 with a delayed phase difference ⁇ 1, and the semiconductor switch 7e, 7i3 ⁇ 4r conduction control of the arm 2 is controlled by this control signal, and the phase difference P WM
  • the control signal generated by the control signal generator 7ml is generated by the second phase shift unit 7m3 with the delayed phase difference ⁇ 2, and the semiconductor switch 7i, 7j of the arm 3 is conduction-controlled by this control signal, and two alternating currents are generated.
  • the output voltages Vacl and Vac2 are controlled independently.
  • the conduction phase of the semiconductor switch 7f of the arm 2 is delayed by ⁇ 1 with respect to the semiconductor switch 7a of the arm 1 constituting the first full-bridge inverter circuit, and the phase is 180 ° from the semiconductor switch 7a of the arm 1
  • the conduction phase of the semiconductor switch 7e of arm 2 is delayed by ⁇ 1
  • the delay phase difference ⁇ 1 is made variable by changing the electrical angle from 0 to 180 °.
  • the AC output voltage Vacl can be varied to any AC voltage between 0 and the maximum voltage.
  • the conduction phase of the semiconductor switch 7j of the arm 3 is delayed by ⁇ 2 with respect to the semiconductor switch 7a of the arm 1 constituting the second full-bridge inverter circuit.
  • the conduction phase of semiconductor switch 7i of arm 3 is delayed by ⁇ 2 and the delayed phase difference ⁇ 2 is increased from 0 to 180 ° in electrical angle.
  • the second AC output voltage Vac2 can be changed to any AC voltage between 0 and the maximum voltage.
  • the current la which is the sum of the current flowing through the diode 7g connected in reverse parallel with the semiconductor switch 7e and the current flowing through the diode 7h connected in reverse parallel with the semiconductor switch 7i of the arm 3, flows, and the semiconductor switch 7b of the arm 1
  • the current flowing in the semiconductor switch 7e of the arm 2 and the semiconductor switch 7i of the arm 3 and the diode 7h connected in antiparallel to the semiconductor switch 7f of arm 2 and the semiconductor switch 7j of arm 3 were connected in antiparallel.
  • a current lb which is the sum of the currents flowing through the diode 71 flows.
  • the semiconductor switch 7a, 7b of the arm 1 is switched, the semiconductor switch 7
  • the currents la, lb and the voltage flowing in a and 7b are close to zero, so that almost no switching loss occurs in the semiconductor switches 7a and 7b.
  • the loss generated in the semiconductor switch of arm 1 and the semiconductor switch of the other arm is dispersed.
  • an inverter circuit may be mounted with emphasis on conduction loss for the semiconductor switch of arm 1 and switching loss for the semiconductor switch of the other arm.
  • a semiconductor switch is provided with a surge voltage suppression means including a capacitor and a resistor to suppress a surge voltage generated at the time of switching.
  • Surge voltage suppression means is provided only for the semiconductor switches of arm 2 and arm 3 where loss occurs, and mounting is simplified by not providing the surge voltage suppression means for the semiconductor switch of arm 1 where almost no switching loss occurs Can be.
  • a high-speed semiconductor switch is selected for the semiconductor switch of arm 2 and arm 3 where switching loss occurs, and the semiconductor switch of arm 1 is selected.
  • FIG. 4 is a control timing chart according to the second control method of the phase shift inverter circuit 7.
  • FIG. 6 is a diagram showing a current (Current) flowing through the output current and output voltages Vacl and Vac2 of the phase shift inverter circuit 7;
  • This second control method includes an arm 1 common to the first and second full-bridge inverter circuits.
  • the conduction phase of semiconductor switch 7a, 7b of arm 2 is delayed with respect to the conduction phase of semiconductor switch 7e, 7f of arm 2, and the output voltage is controlled by phase difference ⁇ 1, and the conduction phase of semiconductor switch 7i, 7j of arm 3 is advanced.
  • the output voltage is controlled by the phase difference ⁇ 2, and the control signal generated by the phase difference PWM control signal generator 7ml of the second switching controller 7m shown in Fig. 2 is output by the first phase shifter 7m2.
  • a delay phase difference ⁇ 1 is generated, and the semiconductor switch 7e, 7f3 ⁇ 4r conduction control of the arm 2 is controlled by this control signal, and the control signal generated by the phase difference PWM control signal generation unit 7ml is output by the second phase shift generation unit 7m3.
  • the lead phase difference ⁇ 2 is generated, and the semiconductor switches 7i and 7j of arm 3 are controlled to conduct with this control signal, and the two AC output voltages Vacl and Vac2 are controlled independently.
  • the conduction phase of the semiconductor switch 7f of the arm 2 is delayed by ⁇ 1 with respect to the semiconductor switch 7a of the arm 1 constituting the first full-bridge inverter circuit, and the phase is 180 ° from the semiconductor switch 7a of the arm 1
  • the conduction phase of the semiconductor switch 7e of arm 2 is delayed by ⁇ 1
  • the delay phase difference ⁇ 1 is made variable by changing the electrical angle from 0 to 180 °.
  • the AC output voltage Vacl can be varied to any AC voltage between 0 and the maximum voltage.
  • the current flowing in the circuit of the semiconductor switch 7b of the DC power source Vdcc-arm 2 semiconductor switch 7e-insulation transformer 8-arm 1 is The current flowing in the load is commutated to the diode 7h connected in reverse parallel with the semiconductor switch 7f of 2 and the current flowing to the load is the reverse parallel diode 7h of the semiconductor switch 7f of arm 2-the isolation transformer 8-of the semiconductor switch 7b of arm 1
  • the current continues to flow in the circuit, and becomes zero when the semiconductor switch 7a of the arm 1 is turned on and the semiconductor switch 7b is turned off.
  • the current Ie of the semiconductor switch 7e shown in FIG. 4 and the current in the negative part of the current If of the semiconductor switch 7f are diodes connected in antiparallel to the semiconductor switch 7e and the semiconductor switch 7f. 7g and 7h, and only positive current flows through the semiconductor switches 7e and 7f.
  • the second full-bridge inverter circuit advances the conduction phase of the semiconductor switch 7j of the arm 3 by ⁇ 2 with respect to the semiconductor switch 7a of the arm 1 that constitutes the circuit, so that the semiconductor switch of the arm 1
  • the conduction phase of semiconductor switch 7i of arm 3 is advanced by ⁇ 2
  • the lead phase difference ⁇ 2 is variable from electrical angle 0 to 180 °.
  • the second AC output voltage Vac2 can be varied to any AC voltage between 0 and the maximum voltage.
  • the semiconductor switch 7a of the arm 1 becomes non-conductive before the semiconductor switch 7j of the arm 3.
  • the current flowing in the load is commutated to the anti-parallel diode 7d of the semiconductor switch 7b of the arm 1, and the semiconductor switch 7j of the arm 3-the isolation transformer 9-of the anti-parallel diode 7d of the semiconductor switch 7b of the arm 1
  • the current continues to flow in the circuit, and this current gradually decreases until the semiconductor switch 7i of the arm 3 becomes conductive even if a gate signal is inputted to the semiconductor switch 7b of the arm 1, and becomes zero before the semiconductor switch W becomes conductive.
  • the current flowing through the semiconductor switch 7i of the arm 3 of the second full-bridge inverter circuit operates in the same manner as described above, and the semiconductor switch 7b of the arm 3 is turned off first.
  • the current flowing in the load is commutated to the anti-parallel diode 7c of the semiconductor switch 7a of the arm 1, and the semiconductor switch 7i_isolation transformer of the arm 3 9- the circuit of the anti-parallel diode 7c of the semiconductor switch 7a of the arm 1
  • the current gradually decreases until the semiconductor switch 7j of the arm 3 becomes conductive even if a gate signal is inputted to the semiconductor switch 7a of the arm 1, and becomes zero before the semiconductor switch 7j becomes conductive.
  • the antiparallel diodes 7c, 7c of the semiconductor switches 7a, 7b of arm 1 7d has a period in which current flows, but each semiconductor switch has no current flowing in the anti-parallel diodes 7k and 71 in arm 3 semiconductor switches 7i and 7j. Current flows as shown in Fig. 4.
  • the loss of arm 2 is the same as that of the first control method.
  • the switching loss is large and the conduction loss is small compared to the first control method.
  • Arm 3 has the same current as the first control method and does not generate any switching loss. Therefore, it can be said that the control method has less loss overall.
  • FIG. 5 is a control timing chart of the phase shift inverter circuit 7 according to the third control method.
  • the gate signal of each semiconductor switch, the voltage applied to the semiconductor switch (Vol tage), and the semiconductor switch 5 is a diagram showing the current (Current) flowing through the output current and the output voltages Vacl and Vac2 of the phase shift inverter circuit 7.
  • This third control method uses the conduction phase of the semiconductor switches 7e and 7f of the arm 2 with respect to the conduction phase of the semiconductor switches 7a and 7b of the arm 1 common to the first and second full-bridge inverter circuits. Is controlled by the phase difference ⁇ ⁇ , and the conduction phase of the semiconductor switches 7i and 7j of the arm 3 is also advanced, and the output voltage is controlled by the phase difference ⁇ 2, and the second switching control device 7m shown in FIG.
  • the control signal generated by the phase difference PWM control signal generation unit 7ml is advanced by the first phase shift unit 7m2, and the phase difference ⁇ 1 is generated. With this control signal, the semiconductor switches 7e and 7f of the arm 2 are conductively controlled.
  • Phase control PWM control signal generator 7ml The control signal generated by 7ml is advanced by the second phase shift generator 7m3 to generate the phase difference ⁇ 2, and this control signal controls the conduction of the semiconductor switches 7i and 7j of arm 3.
  • Two AC output voltages Vacl and Vac2 Are those that control to.
  • the conduction phase of the semiconductor switch 7f of the arm 2 is advanced by ⁇ 1 with respect to the semiconductor switch 7a of the arm 1 constituting the first full-bridge inverter circuit, and the phase is 180 ° from the semiconductor switch 7a of the arm 1
  • the conduction phase of the semiconductor switch 7e of the arm 2 is advanced by ⁇ 1
  • the advance phase difference ⁇ 1 is made variable from an electrical angle of 0 to 180 °.
  • the AC output voltage Vacl of 1 can be varied to any AC voltage between 0 and the maximum voltage.
  • the semiconductor switch 7a of the arm 1 is not connected to the semiconductor switch 7a of the arm 2 first. Since it becomes conductive, the current that was flowing in the load is the semiconductor switch 7b of arm 1 It commutates to the antiparallel diode 7d and continues to flow in the circuit of arm 2 semiconductor switch 7f_arm 1 semiconductor switch 7b antiparallel diode 7d_isolation transformer 8 and this current is gated to arm 1 semiconductor switch 7b. Even if a signal is input, it gradually decreases until the semiconductor switch 7e of the arm 3 becomes conductive, and becomes zero before the semiconductor switch 7e becomes conductive.
  • the semiconductor switch 7b of the arm 1 becomes non-conducting before the semiconductor switch 7e of the arm 2, the current flowing in the load is commutated to the antiparallel diode 7c of the semiconductor switch 7a of the arm 1.
  • the antiparallel diode 7c of the semiconductor switch 7a of the arm 1 continues to flow in the circuit 7c of the semiconductor switch 7e of the arm 2 and the isolation transformer 8, and this current is applied even if the gate signal is input to the semiconductor switch 7a of the arm 1. It gradually decreases until the semiconductor switch 7f3 ⁇ 4 of the arm 2 becomes conductive, and becomes zero before the semiconductor switch 7f becomes conductive.
  • the arms 1 and 3 of the second full-bridge inverter circuit operate in the same manner as the first full-bridge inverter circuit, and a current as shown in FIG. 5 flows through each semiconductor switch.
  • the conduction phase of the semiconductor switch 7e, 7f of the arm 2 and the semiconductor phase of the arm 3 of the semiconductor switch 7e, 7f of the arm 2 and the conduction phase of the semiconductor switch of the arm 3 are set as the advance phase.
  • a current is generated in the anti-parallel diodes 7c and 7d of the semiconductor switches 7a and 7b of the arm 1, and the current flows in the anti-parallel diodes 7k and 71 of the semiconductor switches 7i and 7j of the arm 2 and arm 3. There is no flow period.
  • the number of semiconductor switches can be reduced, and the number of circuits and wirings for driving the semiconductor switches can be reduced.
  • the AC 'DC boost converter 14 inputs the voltages converted into the two single-phase AC voltages Vacl and Vac2 by the phase shift inverter circuit 7 to the isolation transformers 8 and 9, and these isolation transformers 8, The output voltage of 9 is converted to DC voltage by the second and third AC-DC converters (full-wave rectifiers) 10 and 11, respectively, and further smoothed by the second smoothing capacitor 12 and the third smoothing capacitor 13.
  • the DC power supply voltages Vdcl and Vdc2 of the current amplifiers 19, 20, and 21 described later are obtained, and can be insulated from the three-phase AC power supply 3 by this.
  • Vdcl and Vdc2 Since the two DC power supply voltages Vdcl and Vdc2 are connected in series to form a DC high voltage power supply for a multi-level PWM inverter circuit 18 described later, the Vdcl and Vdc2 have the same value. There is a need to.
  • insulation voltage detectors 12a and 13a are provided which can detect Vdcl and Vdc2 by insulating them, and the detected values detected by these detectors and the second voltage command value 22b output from the sequencer 22 of the MRI apparatus. Is switched by the second switching control device 7m so that the semiconductor switches 7a, 7b, 7e, 7f, 7i, and 7j of the phase shift inverter circuit 7 are controlled. If the operating frequency of the phase shift inverter circuit 7 is increased (about 20 kHz), the insulation transformers 8 and 9 of the AC / DC boost converter 14 can be made small and inexpensive.
  • the current amplifiers 19, 20, and 21 are each composed of a multi-level PWM inverter circuit 18 having three levels, and the X-axis coil 15 and Y of the gradient magnetic field core 1 that is the 18-power load of the multi-level PWM inverter circuit 18 A current is supplied to the shaft coil 16 and the Z-axis coil 17, respectively.
  • the current amplifier 19 is a second smoothing that is an input DC voltage source connected in series.
  • a multilevel PWM inverter circuit 18 connected in parallel to a capacitor (voltage Vdcl) 12 and a third smoothing capacitor (voltage Vdc2) 13, and an X-axis coil 15 is connected to the output side of the multilevel PWM inverter circuit 18,
  • a current detector 23 for detecting the output current of the current amplifier 19 (current flowing through the gradient coil 15), a current command value 22cl from the sequencer 22 of the MRI apparatus, and a current detection value that is the output of the current detector 23
  • a switching control device 18q that drives and controls the multilevel PWM inverter circuit 18 so that the difference between the two becomes zero.
  • 18i to 18p are circuits that amplify the switching control signal output from the switching control device 18q to a predetermined value and drive the semiconductor switches 18a and 18b of the arms 24 to 27 of the multilevel PWM inverter circuit 18. .
  • the current amplifier 20 has the same configuration, and the Y-axis coil 16 is connected to the output side of the multilevel PWM inverter circuit 18.
  • the current detector 23 detects the output current of the current amplifier 20, and the current command value 22c2.
  • a switching control device 18q that inputs the current detection value of the current detector 23 and drives and controls the multilevel PWM inverter circuit 18 so that the difference between the two becomes zero is configured.
  • the current amplifier 21 has the same configuration, the Z-axis coil 17 is connected to the output side of the multilevel PWM inverter circuit 18, the current detector 23 for detecting the output current of the current amplifier 21, and the current command value 22c3.
  • a switching control device 18q that inputs the current detection value of the current amplifier 23 and drives and controls the multilevel PWM inverter circuit 18 so that the difference between the two becomes zero is configured.
  • the DC voltage between the DC voltage sources E and E0 is divided into two (E / 2), and semiconductor switches 18a and 18b with two pairs of IGBTs are connected in reverse parallel to each other.
  • semiconductor switches 18a and 18b with two pairs of IGBTs are connected in reverse parallel to each other.
  • connection point between the second smoothing capacitor 12 and the third smoothing capacitor 13 (level 2 Diodes 18e, 18f, 18g, and 18h are connected between the connection points of the semiconductor switches of each arm 24-27 in a full-bridge configuration to form a multi-level diode-clamped PWM converter. Yes.
  • the diode 18e is connected between the connection point of the semiconductor switches 18a and 18b of the arm 24 and the connection point of the second smoothing capacitor 12 and the third smoothing capacitor 13 as shown in FIG.
  • a diode 18f3 ⁇ 4 between the connection point of the switches 18a and 18b and the connection point of the second smoothing capacitor 12 and the third smoothing capacitor 13, and the connection point of the semiconductor switch 18a and 18b of the arm 26 and the second smoothing capacitor
  • the diode 18g is connected between the connection point of the capacitor 12 and the third smoothing capacitor 13, the connection point of the semiconductor switches 18a and 18b of the arm 27, and the connection point of the second smoothing capacitor 12 and the third smoothing capacitor 13.
  • a diode 18h is connected between
  • the three-level PWM inverter circuit 18 divides a DC voltage source into Vdcl and Vdc2, and each arm 24 to 27 is also divided by semiconductor switches 18a and 18b, respectively, and diodes 18e, 18f, 18g, By connecting at 18h, only a DC voltage corresponding to the divided DC voltage is applied to each of the semiconductor switches 18a and 18b, so that a large output voltage can be obtained even if a semiconductor switch with a low withstand voltage is used.
  • the multi-level PWM inverter circuit 18 is used for each of the current amplifiers 19 to 21 to perform PWM control, the current ripple noise can be reduced as compared with the case where other inverters are used.
  • the multi-level PWM inverter circuit for example, in the case of the above-described three-level PWM inverter circuit 18, if a difference occurs between the two divided DC power supply voltages Vdcl and Vdc2, the positive and negative output voltages are also changed. A difference occurs, which causes an increase in ripple of current flowing through the load.
  • the output voltages of the boosting chopper circuit 6 and the phase shift inverter circuit 7 are output from the sequencer 22 of the MRI apparatus.
  • the first and second voltage command values 22a and 22b are feedback controlled.
  • the voltage Vdcl of the second smoothing capacitor 12 and the voltage Vdc2 of the third smoothing capacitor 13 are detected by the insulation voltage detectors 12a and 13a, and these detected values and the MRI apparatus
  • the phase difference of the phase shift inverter circuit 7 so that the difference from the second voltage command value 22b output from the sequencer 22 becomes zero, the two DC power supply voltages Vdcl and Vdc2 are the same. Voltage can be stabilized.
  • the input DC power supply voltage Vdcc of the phase shift inverter circuit 7 that is, the output voltage Vdcc of the boosting chopper circuit 6, the value detected by the voltage detector 6e and the first voltage command value output from the sequencer 22 of the MRI apparatus
  • the input DC power supply voltage Vdcc of the phase shift inverter circuit 7 is stabilized by controlling the ratio of conduction and non-conduction of the semiconductor switch 6b of the booster circuit 6 so that the difference from 22a becomes zero. You can.
  • the output voltage of the step-up type chopper circuit 6 does not necessarily need to be feedback-controlled. There may be no.
  • the DC power supply voltages Vdcl and Vdc2 need to be a high DC voltage of about 2000 [V], but in the first embodiment of the present invention, a boosting chopper circuit is used as means for boosting the voltage. Since it has two elements, 6 and isolation transformers 8 and 9, it is only necessary to properly boost the voltage by these elements and boost it to the required voltage.
  • a commercial power supply voltage of 200 [V] is converted to direct current by the first AC-DC converter 4 and then smoothed by the first smoothing capacitor 5 to obtain a voltage of about 282 [V] ( 200 x 2) is boosted to 846 [V] (in consideration of the withstand voltage of the semiconductor switch IGBT) by the boosting chopper circuit 6. If this boosted voltage is boosted by about 2.5 times with the isolation transformers 8 and 9, the target direct high voltage can be obtained.
  • the input voltage of the isolation transformers 8 and 9 is increased to about 20 kHz by the phase shift inverter circuit 7 so that the isolation transformers 8 and 9 and the second and third smoothing voltages are increased.
  • Capacitors because the capacitance can be reduced are small.
  • the boost ratio of the step-up chopper circuit 6 and the transformer ratio of the isolation transformers 8 and 9 are selected to be appropriate values, and the AC voltage that has been increased in frequency by the phase shift inverter circuit 7 is selected as the isolation transformer. Because the phase shift inverter circuit 7 is configured with two sets of full-bridge inverter circuits consisting of three arms, the DC high voltage power supply of the multilevel PWM inverter circuit 18 is small and inexpensive. Can be.
  • FIG. 6 is a circuit configuration diagram of the gradient magnetic field power supply device of the MRI apparatus according to the second embodiment of the power supply device of the present invention.
  • the booster chopper circuit 6 of the first embodiment in FIG. 1 has the same configuration. Therefore, in FIG. 6, the phase shift inverter circuit 60 and the AC 'DC
  • the multi-level PWM inverter circuit that shows only the output of the 'boost converter 50 and this AC' DC boost converter 50 is a 5-level multi-level PWM inverter circuit 30, and the output side has an X-axis coil as a load. 15 is connected. Note that the semiconductor switching control device of this circuit 30 and the circuit that amplifies the output signal from this device and drives the semiconductor switch of the multilevel PWM inverter circuit 30 are omitted. The same applies to the Y-axis coil 16 and the Z-axis coil 17, the force S using the same multi-level PW M inverter circuit 30. Here, only the case of the X-axis coil 15 will be described.
  • the output voltage Vdcc (voltage of the fourth smoothing capacitor 6d) of the boosting type chopper circuit 6 of FIG. 1 is used as the phase shift inverter circuit 60. Is converted into four AC voltages, and this is converted to DC by the AC 'DC boost converter 50. Convert to
  • the phase shift inverter circuit 60 includes an arm 1 composed of semiconductor switches 60a and 60b, an arm 2 composed of semiconductor switches 60c and 60d, an arm 3 composed of semiconductor switches 60e and 60f, and an arm composed of semiconductor switches 60g and 60h. 4 and five arms 5 of semiconductor switches 60i and 60j, a first full bridge inverter circuit composed of the arm 1 and the arm 2, and a second arm composed of the arm 1 and the arm 3.
  • the third switching control device 60k is a control signal for causing the DC power supply voltage to the 5-level multi-level PWM inverter circuit 30 to coincide with the third voltage command value 22d output from the sequencer 22 of the MRI device.
  • a phase difference PWM control signal generation unit 601 for generating the phase difference a third phase shift unit 60m for shifting the phase of the signal generated by the phase difference PWM control signal generation unit 601 to a delayed or advanced phase, and a fourth phase shift Part 60n, fifth phase shift part 60o, and sixth phase shift part 60p.
  • the arm 1 is shared by all the full-bridge inverter circuits, and the first control method, the second control method, or the second control method described in the first embodiment of FIG.
  • the control method of 3 is used to control the conduction of the semiconductor switch, and four AC voltages with the same value are obtained.
  • the semiconductor switches facing arm 2 to arm 5 with respect to the conduction phase of the semiconductor switch of arm 1 are controlled to conduct in a delayed phase or a leading phase, and the input DC voltage Vdc c is configured by the arm 1 and arm 2 Is converted to AC voltage Vac3 by the first full-bridge inverter circuit, and is converted to AC voltage Vac4 by the second full-bridge inverter circuit composed of the arm 1 and arm 3, and the arm 1 and arm 4 Converted to AC voltage Vac5 by the third full bridge inverter circuit configured, and consists of arm 1 and arm 5 Is converted to AC voltage Vac6 by a fourth full-bridge inverter circuit, and these converted AC voltages are input to the four isolation transformers 31a, 31b, 31c, 31d of the AC 'DC boost converter 50. Enter each on the side.
  • the AC ′ / DC boost converter 50 insulates and boosts the four AC voltages Vac3 to Vac6 converted by the phase shift inverter circuit 60 with the isolation transformers 31a, 31b, 31c, and 31d, and boosts them.
  • the converted AC voltage is converted to DC by an AC-DC converter (full-wave rectifier) 32a, 32b, 32c, 32d, and these converted DC voltages are smoothed by smoothing capacitors 33a, 33b, 33c, 33d.
  • Four DC voltages Vdc3, Vdc4, Vdc5, and Vdc6 are obtained, and these DC voltages are used as the DC power supply for the 5-level multilevel PWM inverter circuit 30.
  • Vdc3, Vdc4, Vdc5, Vdc6 are used as the insulation voltage detectors 34a, 34b, 34c, 34 d.
  • the DC voltages Vdc3, Vdc4, Vdc5, and Vdc6 are feed-knocked to the third switching control device 60k so as to match the third voltage command value 22d as described above.
  • the full-bridge inverter circuit for independently controlling the four alternating voltages has a force that conventionally required 16 semiconductor switches.
  • the second embodiment of the present invention In this case, the number of semiconductor switches and the circuits for driving these semiconductor switches are reduced.
  • any control method of the first control method, the second control method, or the third control method is used for the conduction control of the semiconductor switch. Therefore, the inverter circuit can be made small and inexpensive by optimizing the heat dissipation mounting considering the loss generated in the semiconductor switch of each arm, minimizing the surge voltage suppression means and optimizing the selection of the semiconductor switch. Can be.
  • Diodes 35 to 38 are respectively connected between the connection point of the smoothing capacitors 33a and 33b and the connection point of the semiconductor switch 30a and the semiconductor switch 30b in each arm 31 to 34 of the full bridge configuration.
  • the diodes 39 to 42 are connected between the connection point of the smoothing capacitors 33b and 33c and the connection point of the semiconductor switch 30b and the semiconductor switch 30c in each arm 31 to 34.
  • the smoothing capacitor 33c And diodes 43 to 46 are connected between the connection points of the semiconductor switch 30c and the semiconductor switch 30d in the arms 31 to 34, respectively.
  • a voltage + E can be output to the output terminal A
  • the semiconductor switches 30b to 30d of the arm 31 and the semiconductor switch 30a of the arm 32 are connected.
  • a voltage of + E .3 / 4 can be output to the output terminal A
  • + 1/2 A voltage of 1/2 can be output
  • a voltage of + E / 4 is output to output terminal A by conducting semiconductor switch 30d of arm 31 and semiconductor switches 30a to 30c of arm 32.
  • a zero voltage can be output to the output terminal A. In this way, a 5-level voltage can be output to the output terminal A.
  • any voltage between E and + E can be output by PWM-modulating them.
  • a 5-level multi-level PWM inverter circuit 30 is configured such that a DC voltage source between E and E is Vdc3,
  • Each of the semiconductor switches is divided into four voltages Vdc4, Vdc5, and Vdc6, and each arm 31 to 34 is similarly divided by four semiconductor switches 30a to 30d and connected by diodes 35 to 46, respectively. Since only a DC voltage corresponding to the divided DC voltage is applied to 30a to 30d, a large output voltage can be obtained even if a semiconductor switch having a low withstand voltage is used.
  • FIG. 7 is a circuit configuration diagram of the gradient magnetic field power supply device of the MRI apparatus according to the third embodiment of the power supply device of the present invention.
  • phase shift inverter circuit 70 In the third embodiment, only the main circuit configuration of the phase shift inverter circuit 70 is shown in FIG. Unlike the second embodiment, the rest is the same, so the configuration of the phase shift inverter circuit 70 will be described here.
  • the phase shift inverter circuit 70 of FIG. 7 uses the two sets of the phase shift inverter circuit 7 of the first embodiment shown in FIG. 1 to convert the output voltage Vdcc of the boosting chopper circuit 6 into four AC voltages V ac3, Convert to Vac4, Vac5, Vac6.
  • two sets of full-bridge inverter circuits are configured by arm 1 composed of semiconductor switches 70a and 70b, arm 2 composed of semiconductor switches 70c and 70d, and arm 3 composed of semiconductor switches 70e and 70f, and arm composed of semiconductor switches 70g and 70h. 4 and the arm 5 composed of the semiconductor switches 70i and 70j and the arm 6 composed of the semiconductor switches 70k and 701 constitute another two full-bridge inverter circuits.
  • the arm 1 and the arm 2 constitute a first full bridge inverter circuit
  • the arm 1 and the arm 3 constitute a second full bridge inverter circuit.
  • the arm 1 is shared by the first and second full-bridge inverter circuits.
  • two sets of full-bridge inverter circuits by arm 4 to arm 6 constitute a third full-bridge inverter circuit with arms 4 and 5 and a fourth full-bridge inverter with arms 4 and 6.
  • the arm 4 is shared by the third and fourth full-bridge inverter circuits.
  • the first full control method, the second control method, or the third control method described in the first embodiment of FIG. 1 is applied to the four full-bridge inverter circuits to control the conduction of the semiconductor switch. And you get four AC voltages with the same value.
  • the semiconductor switch of arm 2 and arm 3 is controlled to conduct in a delayed phase or a leading phase with respect to the conducting phase of the semiconductor switch of arm 1, and the DC voltage Vdcc is constituted by the arm 1 and arm 2.
  • the AC voltage Vac3 is converted by the first full-bridge inverter circuit
  • the AC voltage Vac4 is converted by the second full-bridge inverter circuit composed of the arm 1 and the arm 3.
  • the conduction switch of the semiconductor switch of arm 5 and arm 6 is controlled to be delayed or advanced with respect to the conduction phase of the semiconductor switch of arm 4, and the DC voltage Vdcc is A third full-bridge inverter circuit composed of the arm 4 and the arm 5 converts it into an AC voltage Vac5, and a second full-bridge inverter circuit composed of the arm 4 and the arm 6 converts it into an AC voltage Vac6.
  • the full bridge inverter circuit for independently controlling the four AC voltages has conventionally required 16 semiconductor switches, but the third embodiment of the present invention described above is required. Since the configuration requires only 12, the number of semiconductor switches and circuits for driving these semiconductor switches are reduced.
  • the inverter circuit can be made small and inexpensive by optimizing the heat dissipating mounting in consideration of the loss, minimizing the surge voltage suppression means, and optimizing the selection of the semiconductor switch.
  • FIG. 8 shows a fourth embodiment of the power supply device of the present invention, in which direct current is supplied to the multi-level PWM inverter circuit of the three levels of the first embodiment and the five levels of the second and third embodiments.
  • This is an improvement of the step-up type chopper circuit 6 in the high-voltage power supply. It converts the AC voltage of the commercial three-phase AC power supply 3 into DC, and full-wave rectifies the three-phase AC power supply voltage.
  • FIG. 7 is a circuit configuration diagram of a fourth AC / DC converter 80 having a function of boosting the voltage to a voltage higher than the obtained voltage, and the DC voltage boosted by the converter 80 is the phase shift inverter circuit 7, 60, 70. It is applied as a DC power source.
  • the fourth AC-DC converter 80 shown in Fig. 8 includes three-phase full-wave rectification using semiconductor switches 80a to 80f capable of self-extinguishing with IGBTs and diodes 80g to 801 connected in reverse parallel thereto. Smooth the output voltage of the three-phase full-wave rectifier circuit and the rear tuttle 80m, 80 ⁇ , 80 ⁇ connected between the circuit and the AC input terminal of this three-phase full-wave rectifier circuit and each phase of the three-phase AC power supply 3. Smoothing capacitor 80 ⁇ , the voltage detector 80q for detecting the voltage of the smoothing capacitor 80 ⁇ , and the detected value of the voltage detector 80q match the first voltage command value 22a from the sequencer 22 of the MRI apparatus.
  • the fourth switching control device 80r for switching control of the semiconductor switches 80a to 80f3 ⁇ 4r and the switching control signal output from the switching control device 80r to a predetermined value to drive the semiconductor switches 80a to 80f Circuit 8 Consists of Os.
  • the fourth AC / DC converter 80 includes a detection value of the voltage detector 80q and a first value from the sequencer 22 of the MRI apparatus.
  • the semiconductor switch 80a to 80f3 ⁇ 4r pulse width modulation control (PWM control) is performed so that the voltage command value 22a matches, and electromagnetic energy is stored in the rear tuttle 80m, 80 ⁇ , 80 ⁇ , and the electromagnetic energy is stored in the smoothing capacitor 80 ⁇ .
  • PWM control pulse width modulation control
  • the smoothing capacitor 80 ⁇ is charged with a voltage higher than the voltage of the AC power source.
  • the voltage can be boosted up to a voltage of about 846 [V], for example, boosted by the boost-type chopper circuit 6 of the first embodiment.
  • the fourth AC / DC converter 80 includes a phase current and a phase voltage detector 80t for detecting the phase current and the phase voltage of the three-phase AC power source 3, and thereby the phase current of the AC power source
  • the AC power supply is controlled by controlling the semiconductor switches 80a to 80f3 ⁇ 4r in accordance with the phase difference of the phase voltage and the error of the output voltage 22a (first voltage command value) of the smoothing capacitor 80p. Since the phase of the phase current and the phase of the phase voltage can be matched, the power factor is improved, the apparent power is reduced, the current flowing through the fourth AC-DC converter 80 can be small, and the three The effect is that the capacity of the phase AC power supply can be reduced.
  • the DC high-voltage power supply of the gradient magnetic field power supply device using the multilevel PWM inverter circuit can be made small and inexpensive, and The effect that the capacity
  • the DC power supply voltage to the multi-level PWM inverter circuit is feedback-controlled (phase shift inverter circuits 7, 60, 70, step-up type chopper circuit 6 and the fourth AC-DC converter).
  • 80 we explained the example of stabilization, but we took measures to control the current flowing in the gradient coil as a load to become the current command values 22cl, 22c2, 22c3 output from the sequencer 22 of the MRI apparatus. Therefore, if the fluctuation of the DC power supply caused by the voltage fluctuation of the commercial AC power supply or other factors is within the allowable range, the feedback control is not necessarily required.
  • an IGBT is used as a fourth AC / DC converter 80, a step-up type chopper circuit 6, a phase shift inverter circuit 7, 60, 70, and a multilevel PWM inverter circuit.
  • the above-mentioned semiconductor switch such as IGBT, MOSFET or bipolar transistor may be used depending on the application.
  • 3 was an example of the level and five-level multi-level PWM inverter circuits, this to the above embodiment constitutes a DC power source with the same idea as the 5-level or higher is not limited It can also be applied to multi-level PWM inverter circuits.
  • a gradient magnetic field coil of an MRI apparatus is connected as a load to the power supply apparatus of the present invention
  • a coil that generates a static magnetic field or a high-frequency magnetic field can be connected and used as a load.
  • the number of DC voltages generated by the AC 'DC boost converter is an even number in the illustrated example, but an odd number of DC voltages may be generated.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Magnetic Resonance Imaging Apparatus (AREA)

Abstract

　商用交流電源（３）の電圧を直流電圧に変換し、この変換された直流電圧を昇圧する交流―直流変換手段（4,6）と、この手段で昇圧された直流電圧を交流電圧に変換する直流―交流変換手段（７）と、この変換手段で変換された交流電圧を絶縁し、昇圧する２つの絶縁変圧器（８，９）と、該変圧器の出力電圧を直流に変換しこれを平滑して得られる直流電圧を直列接続して直流高電圧電源を構成する。この直流高電圧電源の直流電圧を３レベルのマルチレベルPWMインバータ回路（１８）による電流増幅器（19,20,21）の電源とし、これらの電流増幅器の負荷として接続されたMRI装置のX軸、Y軸、Z軸の傾斜磁場コイル（15,16,17）に流れる電流をMRI装置のシーケンサ２２からの電流指令値（22ｃ1,22ｃ2,22ｃ3）と一致するようにスイッチング制御装置（18ｑ）で制御する。この結果、マルチレベルPWMインバータに必要な複数の直流高電圧電源を比較的簡単な回路で構成し、さらに当該電源の損失を抑えて、小型で高精度の高電圧、大電流の電源装置及びそれを用いた磁気共鳴イメージング装置を提供する。

Description

明 細 書
電源装置及びこれを用いた磁気共鳴イメージング装置
技術分野
[0001] 本発明は電源装置に係わり、特に高電圧、大電流が要求される磁気共鳴イメージ ング装置（以下、 MRI装置という）の静磁場、傾斜磁場、高周波磁場の発生に必要な 各種電源に好適な電源装置及びこれを用いた MRI装置に関する。
背景技術
[0002] MRI装置は、静磁場中に置かれた検査対象に高周波磁場をパルス状に印加し、検 查対象から発生する核磁気共鳴信号を検出し、この検出信号を基にスペクトルや画 像を形成するものである。
この MRI装置には、磁場発生コイルとして、静磁場を発生する超電導コイル、静磁 場に重畳される傾斜磁場を発生するための傾斜磁場コイル、さらに高周波磁場を発 生するための高周波コイルが備えられている。
これら磁場発生コイルには、所定の強度の磁場を発生するために、そこに給電する 電流の大きさとそのタイミングが制御可能な電源装置が備えられる。
[0003] このような MRI装置では、静磁場や傾斜磁場や高周波磁場の磁場強度が最終的に 得られる画像上のノイズや撮影時間に大きく影響する。
また、短時間で診断に有用な画像を得るために MRI装置の磁場電源としては、該磁 場を発生する磁場コイルに流す電流は、立ち上がり、立ち下がり時間が短ぐ立ち上 力 ^後に該電流のリップルや変動のない高安定、高精度の電源装置が要求される。
[0004] 特に、最近では撮影を高速化して撮影時間の短縮を図ることが要求され、傾斜磁 場の観点から撮影を高速化するには、従来にも増してパルス状傾斜磁場の強度を大 きくし、立ち上がり、立ち下がり時間をさらに短縮しなければならない。
そのためには、傾斜磁場コイルには大きな電流を短い立ち上がり、立ち下がり時間 で供給する必要があり、傾斜磁場コイルの電源としては、概ね電流が 300〔A〕〜400〔 A〕、電圧が 2000〔V〕程度の大電流、高電圧のものが要求される。
[0005] 例えば、特開平 7-313489号公報は、このような要求に答える大電流、高電圧を出 力出来る MRI装置の傾斜磁場電源装置を開示してレ、る。この傾斜磁場電源装置は 、多段に直列接続されたそれぞれ出力電圧の異なる直流電圧電源と、これら直流電 圧電源に接続されたマルチレベルダイオードクランプ型 PWMインバータカ 構成さ れており、このマルチレベルダイオードクランプ型 PWMインバータの出力側には、 M RI装置の傾斜磁場コイルと MRI装置のシーケンサから出力される傾斜磁場コイルに 流す電流の指令信号を線形的に増巾してコイル電流を形成し、その電流を傾斜磁 場コイルに供給可能なリニアアンプとの直列接続体が接続されている。
[0006] しかし、特開平 7-313489号公報は、傾斜磁場電源装置を構成する多段に直列接 続されたそれぞれの直流電圧電源の回路構成については全く言及していない。 また、多段に直列接続されたそれぞれの直列電圧電源を構成するために、例えば 、特開平 5— 159893号公報記載のフルブリッジインバータ回路を用いると、トランジ スタ及びダイオードが 8組以上必要になり、回路が大型化する問題があった。
本発明の目的は、その出力端に MRI装置の傾斜磁場コイル等が負荷として接続さ れるマルチレベルダイオードクランプ型 PWMインバータに必要な多段 (複数段）に 直列接続された直流電圧電源を、比較的簡単な回路で構成し、さらに当該電源の損 失を抑えて、小型で高精度の高電圧、大電流の電源装置及びそれを用いた MRI装 置を提供することである。
発明の開示
[0007] 上記目的は、以下の手段によって達成される。
(1)複数の直流電圧源を直列に接続した直流電圧電源手段と、この直流電圧電源 手段の直流電圧を電源とするマルチレベルインバータによる電流増幅手段と、この 電流増幅手段の出力に負荷が接続され該負荷に流れる電流を電流指令値になるよ うに前記電流増巾手段を制御する電流制御手段とを備えた電源装置であって、前記 直流電圧電源手段は、商用交流電源電圧を直流電圧に変換し、この変換された直 流電圧を昇圧する交流一直流変換昇圧手段と、この手段で昇圧された直流電圧を 交流電圧に変換する直流 交流変換手段と、この変換手段で変換された交流電圧 を絶縁して昇圧する複数の絶縁変圧器と、該変圧器の出力電圧を直流に変換し平 滑して得られる直流電圧を直列接続して構成する。 このように構成された電源装置では、交流一直流変換昇圧手段により商用交流電 源電圧を全波整流して得られる電圧よりも高い電圧に昇圧し、この昇圧された直流電 圧を直流 交流変換手段で交流電圧に変換して、これらの交流電圧を変圧器で絶 縁して昇圧し、さらに平滑して直流電圧を直列接続して直流電圧電源を得る構成で あるので、半導体スィッチを用レ、た上記交流一直流変換昇圧手段及び直流一交流 変換手段の動作周波数を 20kHz程度に高周波化することによって、上記絶縁変圧器 や平滑手段は非常に小型なものとなり、これによつて上記直流電圧電源手段を商用 交流電源と絶縁された小型で安価なものとすることができる。
[0008] (2)前記直流一交流変換手段は、半導体スィッチとこの半導体スィッチに逆並列に 接続されたダイオードとによるスィッチ手段を二つ直列に接続して構成されたアーム を少なくとも三つを並列に接続し、これら複数アームのうちの少なくとも一つのアーム を共通にして、該共通アームと前記残りのアームとで構成された二組以上のフルブリ ッジインバータ回路と、各フルブリッジバータ回路の前記共通アーム中のそれぞれの 半導体スィッチに対して残りのアームの対向する半導体スィッチに導通位相差を与 えて制御する位相差制御手段とを備え、この位相差制御手段により前記共通アーム の半導体スィッチの導通位相に対して前記残りのアームの半導体スィッチの導通位 相を遅れ位相及び/または進み位相とする。
前記直流 交流変換手段 (実施形態の位相シフトインバータ回路 7， 60， 70に対応） は、複数のアームで二組以上のフルブリッジインバータ回路を構成し、前記共通ァー ムの半導体スィッチの導通位相に対して前記残りのアームの半導体スィッチの導通 位相を遅れ位相及び/または進み位相に制御するので、前記半導体スィッチの数が 少なぐし力、も半導体スィッチの損失も低減できるので、小型の直流一交流変換手段 を構成できる。
[0009] (3)前記位相差制御手段 (実施形態の第 2のスイッチング制御装置 7m、 60k)は、さら に前直流電圧電源手段の直流電圧を検出する直流電圧検出手段を備え、この手段 で検出した検出値と第 1の目標電圧指令値 (実施形態の第 2の電圧指令値 22b、第 3 の電圧指令値 22dに対応)との差が零となるように前記フルブリッジインバータ回路の 位相差をフィードバック制御する。 これによつて、上記前記直流電圧電源手段の直流電圧は変動のない安定した電源 電圧となり、これを直流電源とする上記マルチレベルインバータにより、負荷には立ち 上がりが速ぐ安定な電流を供給することができる。
[0010] (4)前記交流一直流変換昇圧手段は、前記商用交流電源電圧を直流に変換する 手段と、この手段で変換された直流電圧を昇圧する昇圧型チヨッパ回路 (実施形態の 昇圧型チヨッパ回路 6に対応)と、このチヨツバ回路の半導体スィッチの導通比率を制 御する導通比率制御手段とを備えて成る。
この昇圧型チヨツバ回路の半導体スィッチの導通比率 (半導体スィッチの導通期間 と非導通期間の比率)をスイッチング制御することによって任意の電圧に昇圧すること ができる。
また、前記導通比率制御手段は、さらに前記昇圧型チヨッパ回路の出力電圧を検 出する手段を備え、この手段で検出した検出値と第 2の目標電圧指令値 (実施形態の 第 1の電圧指令値 22aに対応)との差が零となるように前記半導体スィッチの導通比率 をフィードバック制御しても良い。
このように制御することによって、チョッパー回路の出力電圧の変動を阻止し、前記 商用交流電源電圧の変動やその他の要因による前記直流 交流変換手段への入 力直流電源電圧を一定の電圧に保持することができ、前記直流 交流変換手段を 安定に動作させることができる。
[0011] (5)また、前記交流一直流変換昇圧手段の別の態様は、複数対の半導体スィッチ が並列接続されたブリッジ回路と前記複数対のそれぞれの半導体スィッチに逆並列 に接続されたダイオードと、前記ブリッジ回路の交流入力端と前記商用交流電源間 に接続されたリアタトルと、前記半導体スィッチをパルス幅変調制御するパルス幅変 調制御手段とを備えて成る (実施形態の第 4の交流—直流変換器 80に対応し、この中 のノ^レス幅変調制御手段は第 4のスイッチング制御装置 80rに対応)。
上記パルス幅変調制御手段は、さらに前記交流一直流変換昇圧手段の出力電圧 を検出する手段を備え、この手段で検出した検出値と第 3の目標電圧指令値 (実施形 態の第 1の電圧指令値 22aに対応)との差が零となるように前記半導体スィッチの導通 パルス幅をフィードバック制御する。 そして、上記パルス幅変調制御手段は、さらに前記商用交流電源の相電圧と相電 流を検出する手段を備え、前記相電圧と相電流の位相が一致するように制御する。 このような交流一直流変換昇圧手段を用いることによって、上記 (4)の交流一直流変 換昇圧手段と同じ電圧に昇圧することができ、また回路構成要素も少なくなる。さらに 力率が改善されて皮相電力が小さくなり、半導体スィッチに流れる電流は小さくて済 むと共に前記商用交流電源設備の容量も低減することができる。
[0012] (6)複数の直流電圧源を直列に接続した直流電圧電源手段と、この直流電圧電源 手段の直流電圧を電源とするマルチレベルインバータによる電流増幅手段と、この 電流増幅手段の出力に負荷が接続され該負荷に流れる電流を電流指令値になるよ うに上記電流増巾手段を制御する電流制御手段とを備えた電源装置を用いた MRI 装置であって、上記負荷は MRI装置の磁場発生用コイルとし、 MRI装置の電源装 置としては上記ひ)〜 (5)を用いる。
このように構成された磁場発生用コイルの電源装置は、商用交流電源と絶縁された 高精度の高電圧、大電流のものとすることができ、これによつてパルス状傾斜磁場の 強度は大きぐ立ち上がり、立ち下がり時間の短い磁場とすることができるので、 MRI 装置の撮影を高速化して撮影時間の短縮化を図ることができる。
図面の簡単な説明
[0013] [図 1]本発明電源装置の第 1の実施形態による回路構成図であって、その負荷として MRI装置の傾斜磁場コイルに適用されている。
[図 2]図 1に示した第 1の実施形態による電源装置中の位相シフトインバータ回路の 詳細図。
[図 3]図 2に示した位相シフトインバータ回路の第 1の制御方法による動作説明図。
[図 4]図 2に示した位相シフトインバータ回路の第 2の制御方法による動作説明図。
[図 5]図 2に示した位相シフトインバータ回路の第 3の制御方法による動作説明図。
[図 6]本発明電源装置の第 2の実施形態によるその要部回路構成図であって、その 負荷として MRI装置の傾斜磁場コイルに適用されてレ、る。
[図 7]本発明電源装置の第 3の実施形態によるその要部回路構成図であって、その 負荷として MRI装置の傾斜磁場コイルに適用されてレ、る。 [図 8]本発明電源装置の第 4の実施形態によるその要部回路構成図であって、その 負荷としての MRI装置の傾斜磁場コイルに適用されてレ、る。
発明を実施するための最良の形態
[0014] 以下、本発明に係る電源装置及びそれを用いた磁気共鳴イメージング装置の好ま しい実施の形態について添付図面を用いて詳細に説明する。
図 1は、本発明電源装置の第 1の実施形態による MRI装置の傾斜磁場電源装置の 回路構成図である。
この傾斜磁場電源装置 2は、三相交流電源 3から電力の供給を受け、負荷である傾 斜磁場コイル 1に電流を供給するように構成され、三相交流電源 3に接続されて三相 交流電圧を直流電圧に変換する第 1の交流-直流変換器 4と、この交流一直流変換 器 4の出力側に接続されて直流電圧を平滑化する第 1の平滑コンデンサ 5と、この第 1 の平滑コンデンサ 5に接続されて平滑化された直流電圧を所定の直流電圧に昇圧す る直流一直流変換器 (以下、昇圧型チヨッパ回路と呼ぶ) 6と、この昇圧型チヨッパ回路 6の出力側に接続されて昇圧された直流電圧を二つの単相交流電圧に変換する 3つ のアームで構成された直流-交流変換器 (以下、位相シフトインバータ回路と呼ぶ) 7と 、この位相シフトインバータ回路 7の出力側に接続されて二つの単相交流電圧をそれ ぞれ互いに絶縁する二つの絶縁変圧器 8, 9と、該変圧器 8， 9の二次側にそれぞれ 接続されて絶縁された二つの交流電圧を直流電流に変換する第 2の交流一直流変 換器 10及び第 3の交流一直流変換器 11と、これらの変換された直流電圧を平滑化す る第 2の平滑コンデンサ 12及び第 3の平滑コンデンサ 13から成る交流'直流昇圧変換 部（二つの直流電圧 Vdcl及び Vdc2を生成する） 14と、この交流'直流昇圧変換部 14 からの二つの直流電圧を受電し、傾斜磁場コイル 1の X軸コイル 15、 Y軸コイル 16及び Z軸コイル 17にそれぞれ電流を供給する 3レベルのマルチレベル PWM(Pulse Width Modulation,以下、 PWMと略称)インバータ回路 18でそれぞれ構成された電流増幅 器 19, 20, 21とを備えて構成される。
[0015] 昇圧型チヨッパ回路 6は、前記第 1の交流一直流変換器 4で三相交流電源 3の三相 交流電圧を直流電圧に変換して得られる電圧よりも高い電圧に昇圧するためのもの で、リアタトル 6aと、絶縁ゲート型バイポーラトランジスタ (Insulated Gate Bipolar Transi stor;以下 IGBTと略称)を用いた半導体スィッチ 6bと、この半導体スィッチ 6bに逆並列 に接続されたダイオード 6cと、第 4の平滑コンデンサ 6dと、この平滑コンデンサ 6dの電 圧 Vdccを検出する第 1の電圧検出器 6eと、 MRI装置のシーケンサ 22から出力される 第 1の電圧指令値 22aと前記第 1の電圧検出器 6eで検出した電圧 Vdccとが一致する ように前記半導体スィッチ 6bをスイッチング制御する第 1のスイッチング制御装置 6fと を備えて図示のように構成される。
なお、 6gは前記スイッチング制御装置 6f¾、ら出力されるスイッチング制御信号を所 定の値に増幅して前記半導体スィッチ 6bを駆動する回路である。
[0016] このような構成の昇圧型チヨッパ回路 6は、半導体スィッチ 6bを所定の周期で導通、 非導通にさせて前記第 1の平滑コンデンサ 5で平滑された直流電圧を昇圧するもので 、前記半導体スィッチ 6bを導通にすると、第 1の平滑コンデンサ 5-リアタトル 6a-半導 体スィッチ 6bの回路が形成され、前記リアクトノレ 6aに電流が流れて該リアタトル 6aに電 磁エネルギーが蓄積される。
この状態から前記半導体スィッチ 6bを非導通にすると、前記リアタトル 6aに蓄積され た電磁エネルギーはダイオード 6hを介して第 4の平滑コンデンサ 6dに充電される。 この動作、すなわち半導体スィッチ 6bを所定の周期で導通、非導通にスイッチング 制御することによって第 4の平滑コンデンサ 6dに前記第 1の平滑コンデンサ 5の電圧、 すなわち三相交流電源 3の電圧を全波整流して得られる電圧以上に昇圧することが でき、 MRI装置のシーケンサ 22から出力される第 1の電圧指令値 22aと前記第 1の電圧 検出器 6eで検出した検出値とがー致するように第 1のスイッチング制御装置 6Π?前記 半導体スィッチ 6bをスイッチング制御する。
そして、上記昇圧型チヨツバ回路 6の出力電圧である前記第 4の平滑コンデンサ 6d の電圧、すなわち前記位相シフトインバータ回路 7への入力直流電源電圧 Vdccは、 前述したように前記半導体スィッチ 6bを所定の周期で導通、非導通にスイッチング制 御することによって任意の電圧に昇圧することができる。
[0017] 位相シフトインバータ回路 7は、 IGBTを用いた半導体スィッチ 7aと 7b及びこれらに逆 並列に接続されたダイオード 7c， 7dとから成るアーム 1と、半導体スィッチ 7eと 7汲びこ れらに逆並列に接続されたダイオード 7g， 7hとから成るアーム 2と、半導体スィッチ 7iと 7j及びこれらに逆並列に接続されたダイオード 7k, 71と力 成るアーム 3と、そしてこれ らの半導体スィッチをスイッチング制御する第 2のスイッチング制御装置 7mとで構成さ れ、前記アーム 1とアーム 2とで第 1のフルブリッジインバータ回路を構成し、アーム 1と アーム 3とで第 2のフルブリッジインバータ回路を構成する。
すなわち、前記アーム 1を前記第 1のフルブリッジインバータ回路と第 2のフルブリツ ジインバータ回路で共用するもので、これによつてフルブリッジインバータ回路を構成 するアーム数は四つから三つとなり、半導体スィッチ数の低減を図ることができる。な お、 7n〜7sは前記第 2のスイッチング制御装置 7mから出力されるスイッチング制御信 号を所定の値に増幅して前記半導体スィッチ 7a, 7b, 7e, 7f， 7i, 7jを駆動する回路で ある。
[0018] 前記第 1及び第 2のフルフリッジインバータ回路の出力交流電圧の制御には、特開 昭 63-190556号公報に開示されてレ、る位相シフト PWM(Pulse Width Modulation)制御 による位相差制御技術を用いて、前記アーム 1とアーム 2の位相差制御により第 1の交 流出力電圧 Vaclを制御し、前記アーム 1とアーム 3の位相差制御により第 2の交流出 力電圧 Vac2を制御する。
[0019] 図 2は、上記図 1の位相シフトインバータ回路 7の第 2のスイッチング制御装置 7mの ブロック構成図をアーム 1、アーム 2、アーム 3、駆動回路 7n〜7s及び交流'直流昇圧 変換部 14と共に示したもので、本発明の要部の一つである位相シフトインバータ回路 7の制御動作を、図 3,図 4,図 5に示す半導体スィッチ 7a, 7b, 7e, Ίϊ, Ίϊ, 7jの動作タ イミングと出力電圧 Vac 1 , Vac2の関係を用レ、て詳細に説明する。
[0020] 図 2において、第 2のスイッチング制御装置 7mは、後述の交流'直流昇圧変換部 14 の出力電圧である直流高電圧 Vdcl， Vdc2と MRI装置のシーケンサ 22力、らの第 2の電 圧指令値 22bとが一致するように制御するための制御信号を生成する位相差 PWM制 御信号生成部 7mlと、前記アーム 1の半導体スィッチ 7a, 7bに対してアーム 2の半導 体スィッチ 7e, 7fの導通位相を遅れ位相とする第 1の位相シフト部 7m2及び前記ァー ム 1の半導体スィッチ 7a, 7bに対してアーム 3の半導体スィッチ 7i， 7jの導通位相を遅 れ位相又は進み位相とする第 2の位相シフト部 7m3とで構成される。
[0021] 図 3は、前記位相シフトインバータ回路 7の第 1の制御方法による制御タイミング図で 、各半導体スィッチのゲート信号 (Gate Signal),半導体スィッチに印加される電圧 (Vol tage)、半導体スィッチに流れる電流 (Current)及びこの位相シフトインバータ回路 7か らの出力電圧 Vacl, Vac2を示した図である。
[0022] この第 1の制御方法は、第 1及び第 2のフルブリッジインバータ回路に共通なアーム 1 の半導体スィッチ 7a， 7bの導通位相に対して、アーム 2の半導体スィッチ 7e， 7fとァー ム 3の半導体スィッチ 7i， 7jの導通位相を遅れ位相差 φ ΐ , φ 2により出力電圧を制御 するとレ、うもので、図 2に示した第 2のスイッチング制御装置 7mの位相差 PWM制御信 号発生部 7mlで生成した制御信号を第 1の位相シフト部 7m2で遅れ位相差 φ 1で生 成して、この制御信号でアーム 2の半導体スィッチ 7e， 7i¾r導通制御し、前記位相差 P WM制御信号発生部 7mlで生成した制御信号を第 2の位相シフト部 7m3で遅れ位相 差 Φ 2で生成して、この制御信号でアーム 3の半導体スィッチ 7i, 7jを導通制御し、 2つ の交流出力電圧 Vaclと Vac2をそれぞれ独立に制御するものである。
すなわち、第 1のフルブリッジインバータ回路を構成するアーム 1の半導体スィッチ 7 aに対してアーム 2の半導体スィッチ 7fの導通位相を φ 1だけ遅れさせ、前記アーム 1 の半導体スィッチ 7aから位相が 180° 遅れたアーム 1の半導体スィッチ 7bに対しては アーム 2の半導体スィッチ 7eの導通位相を φ 1だけ遅れさせ、該遅れ位相差 φ 1を電 気角 0から 180° まで可変とすることによって第 1の交流出力電圧 Vaclを 0から最大電 圧までの間で任意の交流電圧に可変とすることができる。
[0023] なお、アーム 2の半導体スィッチ 7 S非導通になると、負荷のインダクタンスの存在 により、これまで直流電源 Vdcc-アーム 1の半導体スィッチ 7a_絶縁変圧器 8-アーム 2 の半導体スィッチ 7fの回路で流れていた電流は、アーム 2の半導体スィッチ 7eと逆並 列に接続されたダイオード 7gに移り (以下、これを転流と呼ぶ)、負荷に流れていた電 流は、アーム 2の半導体スィッチ 7eの逆並列ダイオード 7g -アーム 1の半導体スィッチ 7 a -絶縁変圧器 8の回路で流れ続け、この電流はアーム 1の半導体スィッチ 7bが導通し て半導体スィッチ 7aが非導通になるタイミングで零となる。
[0024] また、アーム 2の半導体スィッチ 7eが非導通になると、直流電源 Vdcc-アーム 2の半 導体スィッチ 7e-絶縁変圧器 8-アーム 1の半導体スィッチ 7bの回路で流れていた電流 は、アーム 2の半導体スィッチ 7fと逆並列に接続されたダイオード 7hに転流し、負荷に 流れてレ、た電流は、アーム 2の半導体スィッチ 7fの逆並列ダイオード 7h_絶縁変圧器 8 -アーム 1の半導体スィッチ 7bの回路で流れ続け、この電流はアーム 1の半導体スイツ チ 7aが導通して半導体スィッチ 7bが非導通になるタイミングで零となる。
[0025] このように、図 3に示した半導体スィッチ 7eの電流 Ie， 7fの電流 Ifにおける負の部分の 電流は、半導体スィッチ 7e及び 7fと逆並列に接続されたダイオード 7g， 7hに流れる電 流であり、前記半導体スィッチ 7e及び 7fには正の電流のみが流れる。
[0026] 上記と同様に、第 2のフルブリッジインバータ回路を構成するアーム 1の半導体スィ ツチ 7aに対してアーム 3の半導体スィッチ 7jの導通位相を φ 2だけ遅れさせ、前記ァ ーム 1の半導体スィッチ 7aから位相が 180° 遅れたアーム 1の半導体スィッチ 7bに対し てはアーム 3の半導体スィッチ 7iの導通位相を φ 2だけ遅れさせ、該遅れ位相差 φ 2 を電気角 0から 180° まで可変とすることによって第 2の交流出力電圧 Vac2を 0から最 大電圧までの間で任意の交流電圧に可変とすることができる。
なお、上記アーム 1とアーム 2で構成される第 1のフルブリッジインバータ回路と同様 に、図 3に示した半導体スィッチ 7iの電流 Π、半導体 7jの電流 Ijにおける負の部分の電 流は、半導体スィッチ 7i及び 7jと逆並列に接続されたダイオード 7k, 71に流れる電流 であり、前記半導体スィッチ 7i及び 7jには正の電流のみが流れる。
[0027] 以上のように上記第 1の制御方法では、アーム 1の半導体スィッチ 7aには、アーム 2 の半導体スィッチ 7fに流れる電流とアーム 3の半導体スィッチ 7jに流れる電流と、ァー ム 2の半導体スィッチ 7eと逆並列に接続されたダイオード 7gに流れる電流とアーム 3の 半導体スィッチ 7iと逆並列に接続されたダイオード 7hに流れる電流の和の電流 laが 流れ、アーム 1の半導体スィッチ 7bには、アーム 2の半導体スィッチ 7eとアーム 3の半 導体スィッチ 7iに流れる電流と、アーム 2の半導体スィッチ 7fと逆並列に接続されたダ ィオード 7hとアーム 3の半導体スィッチ 7jと逆並列に接続されたダイオード 71に流れる 電流の和の電流 lbが流れる。
[0028] このように、アーム 1の半導体スィッチ 7a， 7bには、アーム 2の半導体スィッチ 7e, 7ft アーム 3の半導体スィッチ 7i, 7jに流れる電流及びこれらの半導体スィッチと逆並列に 接続されたダイオード 7g， 7hと 7k， 71に流れる電流の和の電流が流れる力 前記ァー ム 1の半導体スィッチ 7a, 7bのスイッチング時には、図示のように、該半導体スィッチ 7 a, 7bにそれぞれ流れている電流 la, lbおよび電圧は零に近い値であり、このため半 導体スィッチ 7a, 7bにはほとんどスイッチング損失は発生しない。
従って、上記のようにアーム 1の半導体スィッチ 7a, 7bには他のアームの半導体スィ ツチよりも多くの電流は流れる力 周波数の高い PWM制御における半導体スィッチの 損失の多くはスイッチング損失が占めているので、アーム 1の半導体スィッチ 7a、 7bの 損失は導通損失のみを考慮すれば良レ、。
これに対して、アーム 2及びアーム 3の半導体スィッチは、スイッチング損失は発生 する力 流れる電流は小さいのでスイッチング損失も小さなものとなる。
[0029] この結果、上記第 1の制御方法では、アーム 1の半導体スィッチと他のアームの半導 体スィッチで発生する損失は分散される。
すなわち、アーム 1の半導体スィッチは導通損失、他のアームの半導体スィッチはス イッチング損失に重点を置いてインバータ回路を実装すれば良い。
また、図示していないが、一般に半導体スィッチには、スイッチング時に発生するサ ージ電圧を抑制するためにコンデンサと抵抗等から成るサージ電圧抑制手段を設け る力 上記第 1の制御方法では、スイッチング損失が発生するアーム 2及びアーム 3の 半導体スィッチのみにサージ電圧抑制手段を設け、スイッチング損失がほとんど発生 しないアーム 1の半導体スィッチには前記サージ電圧抑制手段は設けないようにする ことにより実装を簡素なものとすることができる。
さらに、各アームの半導体スィッチで発生する損失の特徴を考慮して、例えば、スィ ツチング損失が発生するアーム 2とアーム 3の半導体スィッチには高速の半導体スイツ チを選択し、アーム 1の半導体スィッチには導通損失の小さいものを選択するように することにより、損失、発熱を効果的に抑制することができ、位相シフトインバータ回 路の実装を小型で簡素なものにすることが可能となる。
[0030] 図 4は、前記位相シフトインバータ回路 7の第 2の制御方法による制御タイミング図で 、各半導体スィッチのゲート信号 (Gate Signal),半導体スィッチに印加される電圧 (Vol tage)、半導体スィッチに流れる電流 (Current)及びこの位相シフトインバータ回路 7の 出力電圧 Vacl , Vac2を示した図である。
[0031] この第 2の制御方法は、第 1及び第 2のフルブリッジインバータ回路に共通なアーム 1 の半導体スィッチ 7a, 7bの導通位相に対して、アーム 2の半導体スィッチ 7e, 7fの導通 位相を遅れ位相差 φ 1で出力電圧を制御し、アーム 3の半導体スィッチ 7i, 7jの導通 位相を進み位相差 Φ 2により出力電圧を制御するというもので、図 2に示した第 2のス イッチング制御装置 7mの位相差 PWM制御信号発生部 7mlで生成した制御信号を第 1の位相シフト部 7m2で遅れ位相差 φ 1を生成して、この制御信号でアーム 2の半導体 スィッチ 7e, 7f¾r導通制御し、前記位相差 PWM制御信号発生部 7mlで生成した制御 信号を第 2の位相シフト生成部 7m3で進み位相差 φ 2を生成して、この制御信号でァ ーム 3の半導体スィッチ 7i， 7jを導通制御し、 2つの交流出力電圧 Vaclと Vac2をそれ ぞれ独立に制御するものである。
すなわち、第 1のフルブリッジインバータ回路を構成するアーム 1の半導体スィッチ 7 aに対してアーム 2の半導体スィッチ 7fの導通位相を φ 1だけ遅れさせ、前記アーム 1 の半導体スィッチ 7aから位相が 180° 遅れたアーム 1の半導体スィッチ 7bに対しては アーム 2の半導体スィッチ 7eの導通位相を φ 1だけ遅れさせ、該遅れ位相差 φ 1を電 気角 0から 180° まで可変とすることによって第 1の交流出力電圧 Vaclを 0から最大電 圧までの間で任意の交流電圧に可変とすることができる。
[0032] なお、アーム 2の半導体スィッチ 7 S非導通になると、変圧器のインダクタンスの存 在により、これまで直流電源 Vdcc-アーム 1の半導体スィッチ 7a_絶縁変圧器 8-アーム 2の半導体スィッチ 7fの回路で流れていた電流は、アーム 2の半導体スィッチ 7eと逆並 列に接続されたダイオード 7gに転流し、負荷に流れていた電流は、アーム 2の半導体 スィッチ 7eの逆並列ダイオード 7g_アーム 1の半導体スィッチ 7a_絶縁変圧器 8の回路 で流れ続け、この電流はアーム 1の半導体スィッチ 7bが導通して半導体スィッチ 7aが 非導通になるタイミングで零となる。
[0033] また、アーム 2の半導体スィッチ 7eが非導通になると、直流電源 Vdcc-アーム 2の半 導体スィッチ 7e-絶縁変圧器 8-アーム 1の半導体スィッチ 7bの回路で流れていた電流 は、アーム 2の半導体スィッチ 7fと逆並列に接続されたダイオード 7hに転流し、負荷に 流れていた電流は、アーム 2の半導体スィッチ 7fの逆並列ダイオード 7h -絶縁変圧器 8 -アーム 1の半導体スィッチ 7bの回路で流れ続け、この電流はアーム 1の半導体スイツ チ 7aが導通して半導体スィッチ 7bが非導通になるタイミングで零となる。 [0034] このように、図 4に示した半導体スィッチ 7eの電流 Ie、半導体スィッチ 7fの電流 Ifにお ける負の部分の電流は、半導体スィッチ 7e及び半導体スィッチ 7fと逆並列に接続され たダイオード 7g, 7hに流れる電流であり、前記半導体スィッチ 7e及び 7fには正の電流 のみが流れる。
[0035] 一方、第 2のフルブリッジインバータ回路は、該回路を構成するアーム 1の半導体ス イッチ 7aに対してアーム 3の半導体スィッチ 7jの導通位相を φ 2だけ進ませ、アーム 1 の半導体スィッチ 7aから位相が 180° 遅れたアーム 1の半導体スィッチ 7bに対しては アーム 3の半導体スィッチ 7iの導通位相を φ 2だけ進ませ、該進み位相差 φ 2を電気 角 0から 180° まで可変とすることによって第 2の交流出力電圧 Vac2を 0から最大電圧 までの間で任意の交流電圧に可変とするものである。
[0036] このように動作する第 2のフルブリッジインバータ回路においては、上記第 1の制御 方法とは異なり、アーム 3の半導体スィッチ 7jよりも先にアーム 1の半導体スィッチ 7aが 非導通になるので、負荷に流れていた電流はアーム 1の半導体スィッチ 7bの逆並列 ダイオード 7dに転流して、アーム 3の半導体スィッチ 7j-絶縁変圧器 9-アーム 1の半導 体スィッチ 7bの逆並列ダイオード 7dの回路で流れ続け、この電流はアーム 1の半導体 スィッチ 7bにゲート信号が入力されてもアーム 3の半導体スィッチ 7iが導通するまで漸 次減少し、前記半導体スィッチ Wが導通する前に零となる。
前記第 2のフルブリッジインバータ回路のアーム 3の半導体スィッチ 7iに流れる電流 についても上記と同様に動作し、アーム 3の半導体スィッチ 7はりも先にアーム 1の半 導体スィッチ 7bが非導通になるので、負荷に流れていた電流はアーム 1の半導体スィ ツチ 7aの逆並列ダイオード 7cに転流して、アーム 3の半導体スィッチ 7i_絶縁変圧器 9- アーム 1の半導体スィッチ 7aの逆並列ダイオード 7cの回路で流れ続け、この電流はァ ーム 1の半導体スィッチ 7aにゲート信号が入力されてもアーム 3の半導体スィッチ 7jが 導通するまで漸次減少し、前記半導体スィッチ 7jが導通する前に零となる。
[0037] このように、アーム 1の半導体スィッチの導通位相に対して、アーム 3の半導体スイツ チの導通位相を進み位相とすることにより、アーム 1の半導体スィッチ 7a, 7bの逆並列 ダイオード 7c, 7dに電流が流れる期間が生じるが、アーム 3の半導体スィッチ 7i, 7jの 逆並列ダイオード 7k, 71には電流が流れる期間が生じることなぐ各半導体スィッチに は図 4に示すような電流が流れる。
[0038] この第 2の制御方法において、アーム 2の損失は第 1の制御方法と同じである力 ァ ーム 1では第 1の制御方法に比べてスイッチング損失は大きぐ導通損失は少ない。 アーム 3では第 1の制御方法と同じ電流で、さらにスイッチング損失が発生しないので 、全体的に損失の少ない制御方法と言える。
[0039] 図 5は、前記位相シフトインバータ回路 7の第 3の制御方法による制御タイミング図で 、各半導体スィッチのゲート信号 (Gate Signal),半導体スィッチに印加される電圧 (Vol tage)、半導体スィッチに流れる電流 (Current)及びこの位相シフトインバイター回路 7 の出力電圧 Vacl， Vac2を示した図である。
[0040] この第 3の制御方法は、第 1及び第 2のフルブリッジインバータ回路に共通なアーム 1 の半導体スィッチ 7a， 7bの導通位相に対して、アーム 2の半導体スィッチ 7e， 7fの導通 位相を進み位相差 φ ΐで制御し、アーム 3の半導体スィッチ 7i， 7jの導通位相も進み 位相差 Φ 2で出力電圧を制御するというもので、図 2に示した第 2のスイッチング制御 装置 7mの位相差 PWM制御信号発生部 7mlで生成した制御信号を第 1の位相シフト 部 7m2で進み位相差 φ 1を生成して、この制御信号でアーム 2の半導体スィッチ 7e, 7f を導通制御し、前記位相差 PWM制御信号発生部 7mlで生成した制御信号を第 2の 位相シフト生成部 7m3で進み位相差 φ 2を生成して、この制御信号でアーム 3の半導 体スィッチ 7i, 7jを導通制御し、 2つの交流出力電圧 Vaclと Vac2をそれぞれ独立に制 御するものである。
すなわち、第 1のフルブリッジインバータ回路を構成するアーム 1の半導体スィッチ 7 aに対してアーム 2の半導体スィッチ 7fの導通位相を φ 1だけ進ませ、前記アーム 1の 半導体スィッチ 7aから位相が 180° 遅れたアーム 1の半導体スィッチ 7bに対してはァ ーム 2の半導体スィッチ 7eの導通位相を φ 1だけ進ませ、該進み位相差 φ 1を電気角 0から 180° まで可変とすることによって第 1の交流出力電圧 Vaclを 0から最大電圧ま での間で任意の交流電圧に可変とすることができる。
[0041] このように動作する第 1のフルブリッジインバータ回路においては、上記第 1及び第 2 の制御方法とは異なり、アーム 2の半導体スィッチ 7はりも先にアーム 1の半導体スイツ チ 7aが非導通になるので、負荷に流れていた電流はアーム 1の半導体スィッチ 7bの 逆並列ダイオード 7dに転流して、アーム 2の半導体スィッチ 7f_アーム 1の半導体スイツ チ 7bの逆並列ダイオード 7d_絶縁変圧器 8の回路で流れ続け、この電流はアーム 1の 半導体スィッチ 7bにゲート信号が入力されてもアーム 3の半導体スィッチ 7eが導通す るまで漸次減少し、前記半導体スィッチ 7eが導通する前に零となる。
同様に、アーム 2の半導体スィッチ 7eよりも先にアーム 1の半導体スィッチ 7bが非導 通になるので、負荷に流れていた電流はアーム 1の半導体スィッチ 7aの逆並列ダイォ ード 7cに転流して、アーム 1の半導体スィッチ 7aの逆並列ダイオード 7c-アーム 2の半 導体スィッチ 7e-絶縁変圧器 8の回路で流れ続け、この電流はアーム 1の半導体スイツ チ 7aにゲート信号が入力されてもアーム 2の半導体スィッチ 7f¾導通するまで漸次減 少し、前記半導体スィッチ 7fが導通する前に零となる。
[0042] 前記第 2のフルブリッジインバータ回路のアーム 1とアーム 3についても、上記第 1の フルブリッジインバータ回路と同様に動作し、各半導体スィッチには図 5に示すような 電流が流れる。
[0043] このように、アーム 1の半導体スィッチの導通位相に対して、アーム 2の半導体スイツ チ 7e,7fの逆並列ダイオード 7g,7h及びアーム 3の半導体スィッチの導通位相を進み位 相とすることにより、アーム 1の半導体スィッチ 7a, 7bの逆並列ダイオード 7c, 7dに電 流が流れる期間が生じる力 アーム 2及びアーム 3の半導体スィッチ 7i, 7jの逆並列ダ ィオード 7k, 71には電流が流れる期間が生じない。
したがって、アーム 1ではスイッチング損失は発生し、また電流が大きい。それに対 して、アーム 2及びアーム 3では電流が小さぐスイッチング損失が発生しない。アーム 1のスィッチに損失を集中させる制御方法である。
[0044] 以上のように、二つのフルブリッジインバータ回路を三つのアームで構成することに より、半導体スィッチの数が少なぐかつ半導体スィッチを駆動する回路や配線数な ども少なくて済む。
また、スイッチング損失と導通損失からなる半導体スィッチの損失は、アームによつ て異なるので、スイッチング損失が発生しなレ、アームの半導体スィッチはサージ電圧 抑制手段は不要であり、導通損失の多いアームの半導体スィッチには導通損失の小 さい半導体スィッチを選択するなどして、各アームの半導体スィッチごとに発生する 損失を考慮した放熱実装 (半導体スィッチの冷却のためのヒートシンクやフィン、空冷 ファン等の実装)、サージ電圧抑制手段の最少化及び半導体スィッチの選択の適正 化によりインバータ回路を小型で安価にものとすることができる。
[0045] 交流'直流昇圧変換部 14は、上記位相シフトインバータ回路 7で二つの単相交流電 圧 Vaclと Vac2に変換された電圧を絶縁変圧器 8と 9に入力し、これら絶縁変圧器 8, 9 の出力電圧を第 2,第 3の交流-直流変換器 (全波整流器) 10, 11でそれぞれ直流電 圧に変換し、さらに第 2の平滑コンデンサ 12と第 3の平滑コンデンサ 13とで平滑して後 述の電流増幅器 19， 20， 21の直流電源電圧 Vdcl， Vdc2を得るもので、これによつて 前記三相交流電源 3と絶縁することができる。
[0046] 前記 2つの直流電源電圧 Vdcl, Vdc2は、これらを直列に接続して後述のマルチレ ベル PWMインバータ回路 18の直流高電圧電源とするものであるので、前記 Vdclと Vd c2は同じ値にする必要がある。
このため、前記 Vdclと Vdc2を絶縁して検出できる絶縁電圧検出器 12a, 13aを設け、 これらの検出器で検出した検出値と MRI装置のシーケンサ 22から出力される第 2の電 圧指令値 22bとが一致するように前記第 2のスイッチング制御装置 7mで前記位相シフ トインバータ回路 7の半導体スィッチ 7a, 7b, 7e, 7f, 7i, 7jをスイッチング制御する。 そして、上記の位相シフトインバータ回路 7の動作周波数を高くすれば (20kHz程度) 、前記交流'直流昇圧変換部 14の絶縁変圧器 8， 9を小型、安価なものとすることがで きる。
[0047] 電流増幅器 19, 20, 21は，それぞれ 3レベルのマルチレベル PWMインバータ回路 1 8で構成され、該マルチレベル PWMインバータ回路 18力 負荷である傾斜磁場コィ ノレ 1の X軸コイル 15、 Y軸コイル 16及び Z軸コイル 17にそれぞれ電流を供給する。
[0048] 前記マルチレベル PWMインバータ回路 18力、ら負荷である傾斜磁場コイル 1の X軸コ ィル 15， Y軸コイル 16及び Z軸コイル 17には、前記直流電源電圧 Vdcl, Vdc2を電源（ Vdcl=Vdc2=E/2)として、 0レベル、 1/2Eレベル、そして最大レベル Eの 3レベルの電 圧を MRI装置のシーケンサ 22からの電流指令値 22cl， 22c2, 22c3により切り替えられ て印加される。
[0049] 電流増幅器 19は、それぞれ直列に接続された入力の直流電圧源である第 2の平滑 コンデンサ (電圧 Vdcl)12と第 3の平滑コンデンサ (電圧 Vdc2)13に並列に接続された マルチレベル PWMインバータ回路 18と、このマルチレベル PWMインバータ回路 18の 出力側に X軸コイル 15が接続され、電流増幅器 19の出力電流 (傾斜磁場コイル 15に 流れる電流)を検出する電流検出器 23と、 MRI装置のシーケンサ 22からの電流指令 値 22clと前記電流検出器 23の出力である電流検出値とを入力し、両者の差が零に なるようにマルチレベル PWMインバータ回路 18を駆動制御するスイッチング制御装 置 18qとを備えて構成される。
なお、 18i〜18pはスイッチング制御装置 18qから出力されるスイッチング制御信号を 所定の値に増幅してマルチレベル PWMインバータ回路 18のアーム 24〜27の各半 導体スィッチ 18a， 18bを駆動する回路である。
[0050] 電流増幅器 20も同一構成で、マルチレベル PWMインバータ回路 18の出力側に Y軸 コイル 16が接続され、電流増幅器 20の出力電流を検出する電流検出器 23と、電流指 令値 22c2と前記電流検出器 23の電流検出値とを入力し、両者の差が零となるように そのマルチレベル PWMインバータ回路 18を駆動制御するスイッチング制御装置 18q とを備えて構成される。
[0051] また電流増幅器 21も同一構成で、マルチレベル PWMインバータ回路 18の出力側 に Z軸コイル 17が接続され、電流増幅器 21の出力電流を検出する電流検出器 23と、 電流指令値 22c3と前記電流増幅器 23の電流検出値とを入力し、両者の差が零となる ようにそのマルチレベル PWMインバータ回路 18を駆動制御するスイッチング制御装 置 18qとを備えて構成される。
[0052] 3レベルのマルチレベル PWMインバータ回路 18では、その入力に直流電圧源 E (電 圧 =Vdcl+Vdc2), Eoを接続し、その出力端子 A, Bに任意の電圧波形を出力するよう に構成している。
また、この 3レベル PWMインバータ回路 18では、直流電圧源 E-E0間の直流電圧を 2 分割 (E/2)しており、 2対の IGBTによる半導体スィッチ 18a， 18bおよびそれぞれに逆並 列接続したダイオード 18c, 18dを直列に接続した 4組のアーム 24〜27を有し、前記 4 組のアームをフルブリッジ接続してレ、る。
そして、第 2の平滑コンデンサ 12と第 3の平滑コンデンサ 13の接続点 (レベル 2の電 位)とフルブリッジ構成の各アーム 24〜27の半導体スィッチの接続点との間にダイォ ード 18e, 18f, 18g, 18hを接続して、マルチレベルダイオードクランプ型 PWMコンパ ータを構成している。
すなわち、アーム 24の半導体スィッチ 18aと 18bの接続点と前記第 2の平滑コンデン サ 12と第 3の平滑コンデンサ 13の接続点との間に図示のようにダイオード 18eを、ァー ム 25の半導体スィッチ 18aと 18bの接続点と前記第 2の平滑コンデンサ 12と第 3の平滑 コンデンサ 13の接続点との間にダイオード 18f¾：、アーム 26の半導体スィッチ 18aと 18b の接続点と前記第 2の平滑コンデンサ 12と第 3の平滑コンデンサ 13の接続点との間に ダイオード 18gを、アーム 27の半導体スィッチ 18aと 18bの接続点と前記第 2の平滑コン デンサ 12と第 3の平滑コンデンサ 13の接続点との間にダイオード 18hを接続している。
[0053] ここで、アーム 24の半導体スィッチ 18a, 18bを導通させることによって出力端 Aに + E の電圧を出力することができ、アーム 24の半導体スィッチ 18bおよびアーム 25の半導 体スィッチ 18aを導通させることによって出力端 Aに +E/2の電圧を出力することができ 、さらにアーム 25の半導体スィッチ 18a, 18bを導通させることによって出力端 Aに 0の 電圧を出力することができ、このようにして、出力端 Aに 3レベルの電圧を出力するこ とができる。
[0054] また、出力端 Bについても同様であり、結局、出力端 A, B間の電圧として、— Eから
+ Eまでの 5通りの電圧 (-E, -E/2, 0, +E/2, E)を出力することができる。
さらに、これらを PWM制御することによって、 -Eから +Eまでの間で任意の電圧を出 力すること力 Sできる。
[0055] 3レベル PWMインバータ回路 18は、直流電圧源を Vdclと Vdc2に分割し、各アーム 2 4〜27も同様に半導体スィッチ 18a， 18bで分割して、それぞれをダイオード 18e， 18f， 18g， 18hで接続することによって、各々の半導体スィッチ 18a， 18bには前記分割され た直流電圧分の直流電圧しか印加されないため、耐電圧の低い半導体スィッチを用 いても大きな出力電圧が得られる。
また、電流増幅器 19〜21にそれぞれマルチレベル PWMインバータ回路 18を使用し て PWM制御してレ、るため、他のインバータを使用した場合に比べて電流リップノレを減 少させることができる。 [0056] マルチレベル PWMインバータ回路においては、例えば、上記 3レベル PWMインバ ータ回路 18の場合、分割した二つの直流電源電圧 Vdclと Vdc2との間に差が生じると 、正負の出力電圧にも差が生じ、負荷に流れる電流のリップル増加の要因となる。そ こで、二つの直流電源電圧 Vdclと Vdc2の電圧を等しぐかつ安定化するために、上 記昇圧チヨッパ回路 6及び位相シフトインバータ回路 7のそれぞれの出力電圧が MRI 装置のシーケンサ 22から出力される第 1および第 2の電圧指令値 22a， 22bになるよう にフィードバック制御される。
[0057] 図 1に示すように、第 2の平滑コンデンサ 12の電圧 Vdclと第 3の平滑コンデンサ 13の 電圧 Vdc2を絶縁電圧検出器 12a， 13aで検出し、これらの検出した値と MRI装置のシ 一ケンサ 22から出力される第 2の電圧指令値 22bとの差が零になるように上記位相シ フトインバータ回路 7の位相差を制御することにより上記二つの直流電源電圧 Vdclと Vdc2を同じ電圧に安定化することができる。
同様に上記位相シフトインバータ回路 7の入力直流電源電圧 Vdcc、すなわち昇圧 チヨッパ回路 6の出力電圧 Vdccについても電圧検出器 6eで検出した値と MRI装置の シーケンサ 22から出力される第 1の電圧指令値 22aとの差が零になるように上記昇圧 チヨッパ回路 6の半導体スィッチ 6bの導通と非導通の比率を制御することにより上記 位相シフトインバータ回路 7の入力直流電源電圧 Vdccを安定なものとすることができ る。
なお、上記マルチレベル PWMインバータ回路 18の直流電源電圧 Vdclと Vdc2は位 相シフトインバータ回路 7でフィードバック制御されて安定化されるので、上記昇圧型 チヨッパ回路 6の出力電圧は必ずしもフィードバック制御する必要はない場合もある。
[0058] 上記直流電源電圧 Vdclと Vdc2は合せて 2000〔V〕程度の直流の高電圧とする必要 があるが、本発明の第 1の実施形態では、電圧を昇圧する手段として昇圧チヨッパ回 路 6と絶縁変圧器 8, 9の二つの要素を備えているので、これらの要素による昇圧を適 切に分担して上記の必要な電圧に昇圧すれば良い。
例えば、 200〔V〕の商用電源電圧を第 1の交流—直流変換器 4で直流に変換し、さ らにこれを第 1の平滑コンデンサ 5で平滑して得られる電圧約 282〔V〕 (200 X 2)を昇 圧チヨッパ回路 6で 3倍の 846〔V〕（半導体スィッチ IGBTの耐電圧を考慮して)に昇圧し 、この昇圧された電圧を絶縁変圧器 8, 9で 2.5倍程度に昇圧すれば上記の目標の直 流高電圧を得ることが可能となる。
この場合、前述したように前記絶縁変圧器 8, 9の入力電圧は前記位相シフトインバ ータ回路 7で 20kHz程度まで高周波化することにより、当該絶縁変圧器 8, 9及び第 2, 第 3の平滑コンデンサ (静電容量を小さくできるため)は小型なものとなる。
[0059] このように、昇圧チヨッパ回路 6の昇圧比と絶縁変圧器 8, 9の変圧器比を適切な値 に選定し、前記位相シフトインバータ回路 7で高周波化された交流電圧を前記絶縁 変圧器 8, 9に入力すると共に前記位相シフトインバータ回路 7に 3アームから成る二 組のフルブリッジインバータ回路を用いて構成したので、マルチレベル PWMインバー タ回路 18の直流高電圧電源を小型で安価なものとすることができる。
[0060] 図 6は、本発明電源装置の第 2の実施形態による MRI装置の傾斜磁場電源装置の 回路構成図である。
ただし、直流高電圧発生のための構成要素のうち、上記図 1の第 1の実施形態の昇 圧チヨッパ回路 6までは同じ構成であるので、図 6では位相シフトインバータ回路 60及 び交流 '直流'昇圧変換部 50のみを示し、またこの交流'直流昇圧変換部 50の出力 を受けるマルチレベル PWMインバータ回路は 5レベルのマルチレベル PWMインバー タ回路 30とし、その出力側には負荷として X軸コイル 15が接続されてる。なお、この回 路 30の半導体スイッチング制御装置及びこの装置からの出力信号を増幅してマル チレベル PWMインバータ回路 30の半導体スィッチを駆動する回路は省略してある。 なお、 Y軸コイル 16及び Z軸コイル 17についても同様の 5レベルのマルチレベル PW Mインバータ回路 30を用いる力 S、ここでは X軸コイル 15の場合についてのみ説明する
[0061] 5レベルのマルチレベル PWMインバータ回路 30では、その直流電源として、 0レべ ノレ、 1/4レベル、 2/4レベル (=1/2レベル)、 3/4レベル、そして最大レベル 4/4レベルの 5レベルの直流電圧電源が必要である。
本発明の第 2の実施形態では、これらの 4つの同じ直流電圧を得るために、図 1の昇 圧型チヨッパ回路 6の出力電圧 Vdcc (第 4の平滑コンデンサ 6dの電圧)を位相シフトィ ンバータ回路 60で 4つの交流電圧に変換し、これを交流'直流昇圧変換部 50で直流 に変換する。
[0062] 前記位相シフトインバータ回路 60は、半導体スィッチ 60aと 60bによるアーム 1と、半 導体スィッチ 60cと 60dによるアーム 2と、半導体スィッチ 60eと 60fによるアーム 3と、半 導体スィッチ 60gと 60hによるアーム 4と、半導体スィッチ 60iと 60jによるアーム 5の 5つの アームを備え、前記アーム 1とアーム 2で構成される第 1のフルブリッジインバータ回路 と、前記アーム 1とアーム 3で構成される第 2のフルブリッジインバータ回路と、前記ァ ーム 1とアーム 4で構成される第 3のフルブリッジインバータ回路と、前記アーム 1とァー ム 5で構成される第 4のフルブリッジインバータ回路とから成る 4つのフルブリッジイン バータ回路と、これらのフルブリッジインバータ回路の半導体スィッチをスイッチング 制御する第 3のスイッチング制御装置 60kと、この第 3のスイッチング制御装置 60kの出 力を増幅して前記半導体スィッチを駆動する駆動回路 60gとを備えて構成される。 なお、前記半導体スィッチ 60a〜60jには逆並列ダイオードが接続されている。
[0063] 前記第 3のスイッチング制御装置 60kは、 5レベルのマルチレベル PWMインバータ回 路 30への直流電源電圧が MRI装置のシーケンサ 22から出力される第 3の電圧指令値 22dに一致させる制御信号を生成する位相差 PWM制御信号生成部 601と、この位相 差 PWM制御信号生成部 601で生成された信号の位相を遅れ又は進み位相にシフト する第 3の位相シフト部 60m、第 4の位相シフト部 60n、第 5の位相シフト部 60o、第 6の 位相シフト部 60pから成る。
[0064] 前記 4つのフルブリッジインバータ回路において、アーム 1は全てのフルブリッジイン バータ回路で共用し、図 1の第 1の実施形態で説明した第 1の制御方法、第 2の制御 方法または第 3の制御方法を用いて半導体スィッチを導通制御して 4つの同じ値の交 流電圧を得るものである。
すなわち、アーム 1の半導体スィッチの導通位相に対してアーム 2〜アーム 5の対向 する半導体スィッチを遅れ位相又は進み位相で導通制御して、入力の直流電圧 Vdc cを前記アーム 1とアーム 2で構成される第 1のフルブリッジインバータ回路により交流 電圧 Vac3に変換し、前記アーム 1とアーム 3で構成される第 2のフルブリッジインバー タ回路により交流電圧 Vac4に変換し、前記アーム 1とアーム 4で構成される第 3のフル ブリッジインバータ回路により交流電圧 Vac5に変換し、前記アーム 1とアーム 5で構成 される第 4のフルブリッジインバータ回路により交流電圧 Vac6に変換して、これらの変 換された交流電圧を交流'直流昇圧変換部 50の 4つの絶縁変圧器 31a, 31b, 31c, 31 dの入力側にそれぞれ入力する。
[0065] 交流'直流昇圧変換部 50は、前記位相シフトインバータ回路 60で変換された 4つの 交流電圧 Vac3〜Vac6を絶縁変圧器 31a， 31b, 31c, 31dで絶縁、昇圧し、これらの昇 圧された交流電圧を交流-直流変換器 (全波整流器) 32a, 32b, 32c, 32dで直流に変 換し、これらの変換された直流電圧を平滑コンデンサ 33a， 33b, 33c, 33dで平滑して 4 つの直流電圧 Vdc3， Vdc4， Vdc5, Vdc6を得て、これらの直流電圧を 5レベルのマル チレベル PWMインバータ回路 30の直流電源とする。
これらの 4つの直流電圧 Vdc3， Vdc4, Vdc5, Vdc6は同じ値の変動のない安定な電 圧とするために、前記 Vdc3， Vdc4, Vdc5, Vdc6を絶縁電圧検出器 34a, 34b, 34c, 34 dでそれぞれ絶縁して検出し、前述したように前記直流電圧 Vdc3， Vdc4, Vdc5, Vdc6 を第 3の電圧指令値 22dに一致させるように第 3のスイッチング制御装置 60kへフィード ノ ックする。
[0066] このように、 4つの交流電圧をそれぞれ独立して制御するためのフルブリッジインバ ータ回路には、従来は 16個の半導体スィッチを必要としていた力 上記本発明の第 2 の実施形態では 10個で済むので、半導体スィッチの数及びこれらの半導体スィッチ を駆動する回路も少なくなる。
さらに、第 1の実施形態で述べたように、半導体スィッチの導通制御に第 1の制御方 法、第 2の制御方法または第 3の制御方法のレ、ずれかのうちの任意の制御方法を用 レ、ることにより、各アームの半導体スィッチで発生する損失を考慮した放熱実装の最 適化、サージ電圧抑制手段の最少化及び半導体スィッチの選択の適正化により、ィ ンバータ回路を小型で安価にものとすることができる。
[0067] 5レベルのマルチレベル PWMインバータ回路 30は、その入力に前記直流電圧源 E、 E (電圧 =Vdc3+Vdc4+Vdc5+Vdc6)を接続し、その出力端 A, Bに任意の電圧波形を出 力するように構成しており、 4対の半導体スィッチ 30a, 30b, 30c, 30dおよびそれぞれ に逆並列接続したダイオード 30e, 30f, 30g, 30hを直列に接続した 4組のアーム 31〜3 4を有し、前記 4組のアームをフルブリッジに接続してレ、る。 [0068] 平滑コンデンサ 33aと 33bの接続点と、フルブリッジ構成の各アーム 31〜34における 半導体スィッチ 30aと半導体スィッチ 30bとの接続点との間にダイオード 35〜38をそれ ぞれ接続し、また、平滑コンデンサ 33bと 33cの接続点と、各アーム 31〜34における半 導体スィッチ 30bと半導体スィッチ 30cとの接続点との間にダイオード 39〜42をそれぞ れ接続し、同様に、平滑コンデンサ 33cと 33dの接続点と、各アーム 31〜34における半 導体スィッチ 30cと半導体スィッチ 30dとの接続点との間にダイオード 43〜46をそれぞ れ接続している。
[0069] ここで、アーム 31の半導体スィッチ 30a〜30dを導通させることによって出力端 Aに + Eの電圧を出力することができ、アーム 31の半導体スィッチ 30b〜30dおよびアーム 32 の半導体スィッチ 30aを導通させることによって出力端 Aに +E .3/4の電圧を出力する ことができ、アーム 31の半導体スィッチ 30c, 30dおよびアーム 32の半導体スィッチ 30a , 30bを導通させることによって出力端 Aに +Ε · 1/2の電圧を出力することができ、ァー ム 31の半導体スィッチ 30dおよびアーム 32の半導体スィッチ 30a〜30cを導通させるこ とによって出力端 Aに +E/4の電圧を出力することができ、さらにアーム 32の半導体ス イッチ 30a〜30dを導通させることによって出力端 Aに零の電圧を出力することができ、 このようにして、 5レベルの電圧を出力端 Aに出力することができる。
[0070] また、出力端 Bについても同様であり、結局出力端 A, B間の電圧として、 Eから + Eまでの 9通りの電圧を出力することができる。
さらに、これらを PWM変調することによって、 Eから + Eまでの間で任意の電圧を 出力することができる。
[0071] 5レベルのマルチレベル PWMインバータ回路 30は、 E〜E間の直流電圧源を Vdc3,
0
Vdc4、 Vdc5, Vdc6の 4つの電圧に分割し、各アーム 31〜34も同様に 4つの半導体ス イッチ 30a〜30dで分割して、それぞれをダイオード 35〜46で接続することによって、 各々の半導体スィッチ 30a〜30dには分割された直流電圧分の直流電圧しか印加さ れないため、耐電圧の低い、半導体スィッチを用いても大きな出力電圧が得られる。
[0072] 図 7は、本発明電源装置の第 3の実施形態による MRI装置の傾斜磁場電源装置の 回路構成図である。
この第 3の実施形態は、位相シフトインバータ回路 70の主回路構成のみが前記図 6 の第 2の実施形態と異なり、他は同じであるのであるので、ここでは位相シフトインバ ータ回路 70の構成について説明する。
[0073] 図 7の位相シフトインバータ回路 70は、図 1に示した第 1の実施形態の位相シフトィ ンバータ回路 7を二組用いて昇圧チヨッパ回路 6の出力電圧 Vdccを 4つの交流電圧 V ac3, Vac4, Vac5, Vac6に変換する。
すなわち、半導体スィッチ 70aと 70bによるアーム 1と、半導体スィッチ 70cと 70dによる アーム 2と、半導体スィッチ 70eと 70fによるアーム 3とで二組のフルブリッジインバータ 回路を構成し、半導体スィッチ 70gと 70hによるアーム 4と、半導体スィッチ 70iと 70jによ るアーム 5と、半導体スィッチ 70kと 701によるアーム 6とでもう二組のフルブリッジインバ ータ回路を構成する。
[0074] 前記アーム 1〜アーム 3による二組のフルブリッジインバータ回路は、アーム 1とァー ム 2で第 1のフルブリッジインバータ回路を構成し、アーム 1とアーム 3で第 2のフルブリ ッジインバータ回路を構成するもので、前記アーム 1を第 1、第 2のフルブリッジインバ ータ回路で共用する。
同様に、前記アーム 4〜アーム 6による二組のフルブリッジインバータ回路は、ァー ム 4とアーム 5で第 3のフルブリッジインバータ回路を構成し、アーム 4とアーム 6で第 4 のフルブリッジインバータ回路を構成するもので、前記アーム 4を第 3，第 4のフルブリ ッジインバータ回路で共用する。
[0075] 前記 4つのフルブリッジインバータ回路に、図 1の第 1の実施形態で説明した第 1の 制御方法、第 2の制御方法または第 3の制御方法を適用して半導体スィッチを導通制 御し、 4つの同じ値の交流電圧を得るものである。
すなわち、前記アーム 1の半導体スィッチの導通位相に対してアーム 2、アーム 3の 半導体スィッチを遅れ位相又は進み位相で導通制御して、直流電圧 Vdccを前記ァ ーム 1とアーム 2で構成される第 1のフルブリッジインバータ回路により交流電圧 Vac3 に変換し、前記アーム 1とアーム 3で構成される第 2のフルブリッジインバータ回路によ り交流電圧 Vac4に変換する。
同様に、前記アーム 4の半導体スィッチの導通位相に対してアーム 5、アーム 6の半 導体スィッチを遅れ位相又は進み位相で導通制御して、直流電圧 Vdccを前記ァー ム 4とアーム 5で構成される第 3のフルブリッジインバータ回路により交流電圧 Vac5に 変換し、前記アーム 4とアーム 6で構成される第 2のフルブリッジインバータ回路により 交流電圧 Vac6に変換する。
[0076] このように、 4つの交流電圧をそれぞれ独立して制御するためのフルブリッジインバ ータ回路には、従来は 16個の半導体スィッチを必要としていたが、上記本発明の第 3 の実施形態では 12個で済むので、半導体スィッチの数及びこれらの半導体スィッチ を駆動する回路も少なくなる。
[0077] さらに、半導体スィッチの導通制御に第 1の制御方法または第 2の制御方法または 第 3の制御方法のいずれかのうちの任意の制御方法を用いることにより、各アームの 半導体スィッチで発生する損失を考慮した放熱実装の最適化、サージ電圧抑制手 段の最少化及び半導体スィッチの選択の適正化により、インバータ回路を小型で安 価にものとすることができる。
[0078] 図 8は、本発明電源装置の第 4の実施形態で、上記第 1の実施形態の 3レベルおよ び第 2、 3の実施形態の 5レベルのマルチレベル PWMインバータ回路への直流高電 圧電源中の昇圧型チヨッパ回路 6を改良したもので、商用三相交流電源 3の交流電 圧を直流に変換すると共に該三相交流電源電圧を全波整流し、これを平滑して得ら れる電圧よりも高い電圧に昇圧する機能を備えた第 4の交流一直流変換器 80の回路 構成図であり、前記変換器 80で昇圧した直流電圧は前記位相シフトインバータ回路 7 , 60, 70の直流電源として適用される。
[0079] 上記図 8に示す第 4の交流一直流変換器 80は、 IGBTによる自己消弧可能な半導体 スィッチ 80a〜80f及びこれらに逆並列に接続されたダイオード 80g〜801による三相全 波整流回路と、この三相全波整流回路の交流入力端と三相交流電源 3の各相との間 に接続されたリアタトル 80m， 80η, 80οと、前記三相全波整流回路の出力電圧を平滑 する平滑コンデンサ 80ρと、この平滑コンデンサ 80ρの電圧を検出する電圧検出器 80q と、この電圧検出器 80qの検出値と上記 MRI装置のシーケンサ 22からの第 1の電圧指 令値 22aとが一致するように前記半導体スィッチ 80a〜80f¾rスイッチング制御する第 4 のスイッチング制御装置 80rと、このスイッチング制御装置 80rから出力されるスィッチ ング制御信号を所定の値に増幅して前記半導体スィッチ 80a〜80fを駆動する回路 8 Osで構成されている。
[0080] この第 4の交流一直流変換器 80は、特開平 7-65987号公報に開示されているように 、前記電圧検出器 80qの検出値と上記 MRI装置のシーケンサ 22からの第 1の電圧指 令値 22aとが一致するように前記半導体スィッチ 80a〜80f¾rパルス幅変調制御 (PWM 制御)して、上記リアタトル 80m, 80η, 80οに電磁エネルギを蓄え、その電磁エネルギ を上記平滑コンデンサ 80ρに放出することによって該平滑コンデンサ 80ρには交流電 源の電圧以上の電圧が充電される。
すなわち、前記第 1の実施形態の昇圧型チヨッパ回路 6で昇圧される、例えば、 846 [ V〕程度の電圧まで昇圧することができる。
さらに、前記第 4の交流一直流変換器 80は、前記三相交流電源 3の相電流と相電 圧を検出する相電流及び相電圧検出器 80tを備えることによって、前記交流電源の 相電流と相電圧の位相差及び上記平滑コンデンサ 80pの出力電圧の設定値 22a (第 1 の電圧指令値)との誤差に応じて前記半導体スィッチ 80a〜80f¾rノ^レス幅変調制御 することにより、前記交流電源の相電流と相電圧の位相を一致させることができるの で、力率が改善されて皮相電力が小さくなり、前記第 4の交流一直流変換器 80に流 れる電流は小さくて済むと共に前記三相交流電源設備の容量も低減できるという効 果が得られる。
[0081] このように、本発明の第 4の実施形態によれば、マルチレベル PWMインバータ回路 を用いた傾斜磁場電源装置の直流高電圧電源を小型で安価なものとすることができ ると共に三相交流電源設備の容量も低減できるという効果が得られる。
[0082] なお、上述した実施の形態では、マルチレベル PWMインバータ回路への直流電源 電圧をフィードバック制御 (位相シフトインバータ回路 7, 60， 70,昇圧型チヨッパ回路 6 及び第 4の交流一直流変換器 80)して安定化する例について説明したが、負荷として の傾斜磁場コイルに流れる電流を MRI装置のシーケンサ 22から出力される電流指令 値 22cl,22c2，22c3になるように制御する手段を講じているので、商用交流電源の電 圧変動やその他の要因によって発生する前記直流電源の変動が許容範囲以内であ れば、必ずしもフィードバック制御する必要はなレ、。
したがって、上記マルチレベル PWMインバータ回路への直流電源電圧のフィード バック制御は必要に応じて適用すれば良い。
[0083] また、半導体スィッチとして、第 4の交流一直流変換器 80、昇圧型チヨッパ回路 6、位 相シフトインバータ回路 7, 60, 70,及びマルチレベル PWMインバータ回路に IGBTを 用いた例について説明した力 これに限定するものではなぐ前記 IGBT、 MOSFET やバイポーラトランジスタなどの半導体スィッチを用途に応じて用いれば良い。
[0084] さらに、電流増巾器として、 3レベル及び 5レベルのマルチレベル PWMインバータ回 路の例を挙げたが、これに限らず上記実施形態と同じ考えで直流電源を構成し 5レ ベル以上のマルチレベル PWMインバータ回路に適用することも可能である。
さらにまた、本発明電源装置には負荷として MRI装置の傾斜磁場コイルを接続した 例について説明したが、静磁場もしくは高周波磁場を発生させるコイルを負荷として 接続して用いることもできる。
さらにまた、上記実施例において交流'直流昇圧変換部により生成する直流電圧の 数は図示例では偶数であつたが、奇数個の直流電圧を生成するようにしても良い。

Claims

請求の範囲
[1] 複数の直流電圧源を直列に接続した直流電圧電源手段と、この直流電圧電源手 段の直流電圧を電源とするマルチレベルインバータによる電流増幅手段と、この電 流増幅手段の出力に負荷が接続され該負荷に流れる電流を電流指令値となるように 前記電流増幅手段を制御する電流制御手段とを備えた電源装置であって、前記直 流電圧電源手段は、商用交流電源電圧を直流電圧に変換し、この変換された直流 電圧を昇圧する直流一交流変換手段と、この変換手段で変換された複数の交流電 圧を絶縁して昇圧する複数の絶縁変圧器と、該変圧器の出力電流に変換して得ら れる複数の直流電圧源を直列接続して成る電源装置。
[2] 複数の直流電圧源を直列に接続した直流電圧電源手段と、この直流電圧電源手 段の直流電圧を電源とするマルチレベルインバータによる電流増幅手段と、この電 流増幅手段の出力に負荷が接続され該負荷に流れる電流を電流指令値となるように 前記電流増巾手段を制御する電流制御手段とを備えた電源装置であって、前記直 流電圧電源手段は、商用交流電源電圧を直流電圧に変換し、この変換された直流 電圧を昇圧する交流一直流変換昇圧手段と、この手段で昇圧された直流電圧を偶 数の交流電圧に変換する直流一交流変換手段と、この変換手段で変換された偶数 の交流電圧を絶縁して昇圧する複数の絶縁変圧器と、該変圧器の出力電圧を直流 に変換して得られる複数の直流電圧源を直列接続して構成し、前記直流一交流変 換手段は、半導体スィッチとこの半導体スィッチに逆並列に接続されたダイオードと によるスィッチ手段を二つ直列に接続して構成されたアームを少なくとも三つ以上並 列に接続し、これら複数アームのうちの少なくとも一つのアームを共通にして、該共通 アームと前記残りのアームで構成された二組以上の偶数のフルブリッジインバータ回 路と、各フルブリッジインバータ回路の前記共通アーム中のそれぞれの半導体スイツ チに対して残りのアームの対向する半導体スィッチに位相差を与えて制御する位相 差制御手段とを備えていることを特徴とする電源装置。
[3] 前記位相差制御手段は、前記共通アームの半導体スィッチの導通位相に対して前 記残りのアームの半導体スィッチの導通位相を遅れ位相及び/または進み位相とす ることを特徴とする請求の範囲第 2項記載の電源装置。
[4] 前記交流一直流変換昇圧手段は、前記商用交流電源電圧を直流に変換する手段 と、この手段で変換された直流電圧を昇圧する昇圧型チヨッパ回路と、このチヨッパ回 路の半導体スィッチの導通比率を制御する導通比率制御手段とを備えていることを 特徴とする請求の範囲 2または 3項記載の電源装置。
[5] 前記交流一直流変換昇圧手段は、複数対の半導体スィッチが並列接続されたプリ ッジ回路と前記複数対のそれぞれの半導体スィッチに逆並列に接続されたダイォー ドと、前記ブリッジ回路の交流入力端と前記商用交流電源間に接続されたリアクトノレ と、前記半導体スィッチをパルス幅変調制御するパルス幅変調制御手段とを備えて いることを特徴とする請求項第 2または 3項記載の電源装置。
[6] 前記位相差制御手段は、さらに前記直流電圧電源手段の直流電圧を検出する直 流電圧検出手段を備え、この手段で検出した検出値と第 1の目標電圧指令値との差 が零になるように前記位相差をフィードバック制御することを特徴とする請求項第 3項 記載の電源装置。
[7] 前記導通比率制御手段は、さらに前記昇圧型チヨッパ回路の出力電圧を検出する 手段を備え、この手段で検出した検出値と第 2の目標電圧指令値との差が零になる ように前記半導体スィッチの導通比率をフィードバック制御することを特徴とする請求 項第 4項記載の電源装置。
[8] 前記パルス幅変調制御手段は、さらに前記交流一直流変換昇圧手段の出力電圧 を検出する手段を備え、この手段で検出した検出値と第 3の目標電圧指令値との差 が零になるように前記半導体スィッチの導通パルス幅をフィードバック制御することを 特徴とする請求項第 5項記載の電源装置。
[9] 前記パルス幅変調制御手段は、さらに前記商用交流電源の相電圧と相電流を検 出する手段を備え、前記相電圧と相電流の位相が一致するように制御することを特 徴とする請求の範囲第 8項記載の電源装置。
[10] 複数の直流電圧源を直列に接続した直流電圧電源手段と、この直流電圧電源手 段の直流電圧を電源とするマルチレベルインバータによる電流増幅手段と、この電 流増幅手段の出力に負荷が接続され該負荷に流れる電流を電流指令値となるように 上記電流増巾手段を制御する電流制御手段とを備えた電源装置を用いた磁気共鳴 イメージング装置であって、上記負荷は磁気共鳴イメージング装置の磁場発生用コィ ルであり、上記電源装置は請求の範囲第 2から 9項のいずれか 1項記載の電源装置 を用いたことを特徴とする磁気共鳴イメージング装置。
[11] その入力端に適用三相交流電源が接続される交流一直流変換昇圧部、上記交流 一直流変換昇圧部の出力端がその入力端に接続される直流一交流変換部、上記直 流一交流変換部の出力端がその入力端に接続される交流一直流昇圧変換部およ び上記交流一直流昇圧変換部の出力端がその入力端に接続されその出力端が負 荷に接続されるマルチレベルダイオードクランプ型 PWMインバータカ 構成される電 源装置において、上記直流一交流変換部は、半導体スィッチとこの半導体スィッチ に逆並列に接続されたダイオードとによるスィッチ手段を二つ直列に接続して構成し たアームを少なくとも三つ以上並列に接続し、これら複数のアームのうち少なくとも一 つのアームを共通にして、この共通アームと残りのアームで構成した二組以上の複数 のフルブリッジインバータ回路と、各フルブリッジインバータ回路の共通アーム中のそ れぞれの半導体スィッチに対して、残りアームの対向する半導体スィッチに導通位相 差を与えて制御する位相差制御手段を備えた位相シフトインバータで構成したことを 特徴とする電源装置。
[12] 上記位相シフトインバータは、二つのフルブリッジインバータ回路を有し、これらは 一つの共通アームと残りの二つのアームの一つと組合せて構成され、二つの出力交 流電圧を生成することを特徴とする請求の範囲第 11項記載の電源装置。
[13] 上記位相シフトインバータは、四つのフルブリッジインバータ回路を有し、これらは 一つの共通アームと残り四つのアームの一つと組み合わせて構成され四つの出力交 流電圧を生成することを特徴とする請求の範囲第 11項記載の電源装置。
[14] 上記位相シフトインバータは、四つのフルブリッジインバータ回路を有し、これらは 二つの共通アームと二つの共通アームのそれぞれと組合わされるそれぞれ二つの残 りアームから構成され四つの出力交流電圧を生成することを特徴とする請求の範囲 第 11項記載の電源装置。
[15] 上記位相シフトインバータの動作周波数は約 20kHzであることを特徴とする請求の 範囲第 11項記載の電源装置。
PCT/JP2006/313102 2005-07-01 2006-06-30 電源装置及びこれを用いた磁気共鳴イメージング装置 WO2007004565A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007524030A JP5020077B2 (ja) 2005-07-01 2006-06-30 電源装置及びこれを用いた磁気共鳴イメージング装置
US11/993,818 US7928600B2 (en) 2005-07-01 2006-06-30 Power source device and magnetic resonance imaging apparatus using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-193317 2005-07-01
JP2005193317 2005-07-01

Publications (1)

Publication Number Publication Date
WO2007004565A1 true WO2007004565A1 (ja) 2007-01-11

Family

ID=37604430

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/313102 WO2007004565A1 (ja) 2005-07-01 2006-06-30 電源装置及びこれを用いた磁気共鳴イメージング装置

Country Status (3)

Country Link
US (1) US7928600B2 (ja)
JP (1) JP5020077B2 (ja)
WO (1) WO2007004565A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008228765A (ja) * 2007-03-16 2008-10-02 Ge Medical Systems Global Technology Co Llc 冷却方法およびｍｒｉ装置
WO2011083788A1 (ja) * 2010-01-06 2011-07-14 株式会社 日立メディコ 傾斜磁場電源装置およびこの制御方法、並びにこれを用いた核磁気共鳴イメージング装置
JP2012039857A (ja) * 2010-07-16 2012-02-23 Japan Superconductor Technology Inc 超電導コイルの電源装置
CN102545777A (zh) * 2010-11-30 2012-07-04 Ls产电株式会社 具有双重控制器的多级逆变器
JP2015509807A (ja) * 2012-03-12 2015-04-02 コーニンクレッカ フィリップス エヌ ヴェ Ｍｒｉ勾配コイルに給電するための電力変換装置及び電力変換装置を動作させる方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5999677B2 (ja) * 2011-09-20 2016-09-28 ローム株式会社 電子回路
WO2014038421A1 (ja) * 2012-09-10 2014-03-13 株式会社東芝 画像診断装置、及び、画像診断装置の電力制御方法
US9989602B2 (en) 2012-09-10 2018-06-05 Toshiba Medical Systems Corporation Magnetic resonance imaging apparatus and a power control method of a magnetic resonance imaging apparatus
US10048337B2 (en) 2012-09-10 2018-08-14 Toshiba Medical Systems Corporation Image diagnosis apparatus and power control method of an image diagnosis apparatus
US9389288B2 (en) 2012-09-14 2016-07-12 General Electric Company System and method for maintaining soft switching condition in a gradient coil driver circuit
CN104518664B (zh) * 2013-09-29 2017-10-03 西门子(深圳)磁共振有限公司 一种磁共振成像***及其线圈控制装置
JP5931300B2 (ja) * 2013-10-23 2016-06-08 三菱電機株式会社 電力変換装置
KR101630510B1 (ko) * 2014-05-13 2016-06-14 엘에스산전 주식회사 모듈형 멀티레벨 컨버터
WO2016207969A1 (ja) * 2015-06-23 2016-12-29 日産自動車株式会社 充電共用インバータ
CN105450076A (zh) * 2015-09-15 2016-03-30 珠海格力电器股份有限公司 Z源三电平逆变器及空调***
JP6251838B1 (ja) * 2017-09-11 2017-12-20 高周波熱錬株式会社 出力電流合成装置及び電力供給装置
US10557901B2 (en) 2018-02-21 2020-02-11 General Electric Company Systems and methods for providing gradient power for an MRI system
JP7291523B2 (ja) * 2019-04-10 2023-06-15 キヤノンメディカルシステムズ株式会社 Ｘ線高電圧装置および力率改善回路
US11093794B1 (en) * 2020-02-13 2021-08-17 United States Of America As Represented By The Secretary Of The Navy Noise-driven coupled dynamic pattern recognition device for low power applications
WO2022262702A1 (zh) * 2021-06-15 2022-12-22 深圳市新思电能科技有限责任公司 Dc-dc转换器及电源装置
CN116455181A (zh) * 2022-12-06 2023-07-18 眉山博雅新材料股份有限公司 一种高频电源及用于高频电源的功率器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6392263A (ja) * 1986-10-03 1988-04-22 Fuji Electric Co Ltd 可搬形直流高電圧電源装置
JPH09190898A (ja) * 1995-12-31 1997-07-22 Shimadzu Corp Ｘ線高電圧装置
JP2004350471A (ja) * 2003-05-26 2004-12-09 Hitachi Medical Corp 電圧分圧回路
JP7057094B2 (ja) * 2017-10-13 2022-04-19 キヤノン株式会社 位置検出装置、インプリント装置および、物品製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07118915B2 (ja) 1987-01-30 1995-12-18 株式会社日立メデイコ 共振型ｄｃ−ｄｃコンバ−タ
JPH0757094B2 (ja) * 1988-12-30 1995-06-14 富士電機株式会社 多重ｄｃ／ｄｃコンバータ装置の入力電圧アンバランス抑制方法
JPH05159893A (ja) 1991-12-10 1993-06-25 Hitachi Medical Corp インバータ式ｘ線高電圧装置
JPH0757094A (ja) 1993-08-10 1995-03-03 Ricoh Co Ltd ニューラルネットワークによる画像認識装置
JPH0765987A (ja) 1993-08-31 1995-03-10 Hitachi Medical Corp インバータ式ｘ線高電圧装置
JPH07313489A (ja) 1994-05-30 1995-12-05 Toshiba Corp 傾斜磁場電源装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6392263A (ja) * 1986-10-03 1988-04-22 Fuji Electric Co Ltd 可搬形直流高電圧電源装置
JPH09190898A (ja) * 1995-12-31 1997-07-22 Shimadzu Corp Ｘ線高電圧装置
JP2004350471A (ja) * 2003-05-26 2004-12-09 Hitachi Medical Corp 電圧分圧回路
JP7057094B2 (ja) * 2017-10-13 2022-04-19 キヤノン株式会社 位置検出装置、インプリント装置および、物品製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008228765A (ja) * 2007-03-16 2008-10-02 Ge Medical Systems Global Technology Co Llc 冷却方法およびｍｒｉ装置
WO2011083788A1 (ja) * 2010-01-06 2011-07-14 株式会社 日立メディコ 傾斜磁場電源装置およびこの制御方法、並びにこれを用いた核磁気共鳴イメージング装置
JP2012039857A (ja) * 2010-07-16 2012-02-23 Japan Superconductor Technology Inc 超電導コイルの電源装置
CN102545777A (zh) * 2010-11-30 2012-07-04 Ls产电株式会社 具有双重控制器的多级逆变器
JP2015509807A (ja) * 2012-03-12 2015-04-02 コーニンクレッカ フィリップス エヌ ヴェ Ｍｒｉ勾配コイルに給電するための電力変換装置及び電力変換装置を動作させる方法

Also Published As

Publication number Publication date
US20100045113A1 (en) 2010-02-25
US7928600B2 (en) 2011-04-19
JP5020077B2 (ja) 2012-09-05
JPWO2007004565A1 (ja) 2009-01-29

Similar Documents

Publication Publication Date Title
JP5020077B2 (ja) 電源装置及びこれを用いた磁気共鳴イメージング装置
Li et al. A 98.55% efficiency switched-tank converter for data center application
RU2499349C2 (ru) Блок управления силовым инвертором преобразования постоянного тока в переменный ток схемы резонансного силового преобразователя, в частности преобразователя постоянного тока в постоянный ток, для использования в цепях генератора высокого напряжения современного устройства компьютерной томографии или рентгенографической системы
JP6206502B2 (ja) 電力変換装置及び電力変換方法
JP6188827B2 (ja) 電力変換装置
JP2011109789A (ja) 電力変換装置
US20120105072A1 (en) Methods And Apparatus For Motor Emulation
KR20090100655A (ko) 멀티 레벨 인버터
JP2004056997A (ja) 高力率変換器システム及び方法
EP2506417A2 (en) A grid tied inverter, system and method
Khan et al. Cascaded dual-buck inverter with reduced number of inductors
JP2004187397A (ja) 電力変換装置
JPWO2017046910A1 (ja) 電力変換装置
JP2010284029A (ja) インバータ駆動用電源回路
US20060114623A1 (en) Switching type power source device and magnetio resonance imaging device using the same
JP6771693B1 (ja) 電力変換装置
EP2506418A2 (en) A grid tied inverter, system and method
da Costa et al. A four-switch five-level inverter
JPH1155950A (ja) 電圧形電力変換回路
KR101102313B1 (ko) 정류장치 사이의 출력 전압편차를 최소화하는 전류 공급 장치
JP5950970B2 (ja) 電力変換装置
Gao et al. Topological and modulation design of a buck-boost three-level dual inverter
JP5748804B2 (ja) 電力変換装置
WO2019211284A1 (en) Bidirectional switched mode ac-dc converter and method for operating a bidirectional switched mode ac-dc converter
KR20210026087A (ko) 기존의 배전용 변압기에 작은 전력 변환기를 추가한 지능형 변압기 토폴로지

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007524030

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11993818

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTIFICATION OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A SENT ON 07.04.2008)

122 Ep: pct application non-entry in european phase

Ref document number: 06767710

Country of ref document: EP

Kind code of ref document: A1