WO2006132013A1 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
WO2006132013A1
WO2006132013A1 PCT/JP2006/304102 JP2006304102W WO2006132013A1 WO 2006132013 A1 WO2006132013 A1 WO 2006132013A1 JP 2006304102 W JP2006304102 W JP 2006304102W WO 2006132013 A1 WO2006132013 A1 WO 2006132013A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
wavelength
light emitting
type gan
light
Prior art date
Application number
PCT/JP2006/304102
Other languages
English (en)
French (fr)
Inventor
Ken Nakahara
Original Assignee
Rohm Co., Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co., Ltd filed Critical Rohm Co., Ltd
Priority to EP06715185A priority Critical patent/EP1909335A1/en
Priority to US11/916,868 priority patent/US7906791B2/en
Publication of WO2006132013A1 publication Critical patent/WO2006132013A1/ja
Priority to US13/018,634 priority patent/US20110133208A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Definitions

  • the present invention relates to a semiconductor light emitting device, and more particularly to a GaN-based semiconductor light emitting device.
  • White LEDs which combine blue semiconductor light-emitting elements and yellow light emitters, are in increasing demand for LCD backlights such as mobile phones.
  • white LEDs are characterized by low power consumption and long life, so they are expected to be used as light sources that change to fluorescent and incandescent lamps.
  • a conventional GaN-based semiconductor light-emitting device has a structure in which a GaN buffer layer, an n-type GaN layer, a light-emitting layer, and a p-type GaN layer are sequentially grown on a sapphire substrate.
  • the difference between the refractive index of the p-type GaN layer and the refractive index of the air resin in contact with the p-type GaN layer is large. Since the total reflection angle at the interface with the contacting air or resin is reduced, much of the light generated in the light-emitting layer is totally reflected at the interface with the air or resin in contact with the p-type GaN layer, resulting in low light extraction efficiency. There was a problem.
  • the refractive index of GaN is about 2.5 when the wavelength of light is 450 nm, so at the interface between the p-type GaN layer and air.
  • the total reflection angle is as small as about 24 °. Light emitted from the light emitting layer and incident on the interface between the p-type GaN layer and air at an angle larger than the total reflection angle is totally reflected at the interface between the p-type GaN layer and air, so that the semiconductor light emitting device I ca n’t take it out.
  • a resist is first formed on the crystal-grown p-type GaN layer, and a resist pattern is formed by an interference exposure method or the like. To do. Thereafter, by removing the portion not covered with the resist pattern by dry etching such as RIE, irregularities are formed in the p-type GaN layer.
  • Patent Document 1 Japanese Patent Laid-Open No. 2005-5679
  • the p-type GaN layer is etched by dry etching, nitrogen vacancies are generated on the surface of the etched p-type GaN layer due to plasma damage. Since these nitrogen vacancies act as donors, an n-type portion is generated on the surface of the etched p-type GaN layer. If there is an n-type part on the surface of the p-type GaN layer, the n / p junction exists in that part, but it is + biased from the n side, resulting in a reverse bias state. As a result, the forward voltage of the semiconductor light emitting device increases.
  • the resistance of the p-type GaN layer is high and there is no current spread, so that the effective light-emitting region of the semiconductor light-emitting device eventually decreases.
  • the n-type portion of the p-type GaN layer must be removed by a method such as wet etching, but it is difficult to completely remove GaN wet etching, and it is difficult to remove completely.
  • the manufacturing cost increases because the manufacturing process increases.
  • the present invention has been made in view of such circumstances, and an object thereof is to provide a semiconductor light-emitting element that improves light extraction efficiency.
  • a semiconductor light emitting device is a semiconductor light emitting device in which an n-type GaN layer, a light emitting layer, and a p-type GaN layer are stacked on a substrate.
  • the Mg Zn O layer (0 ⁇ x ⁇ 0.5) force S is provided on the p-type GaN layer, and the Mg Zn O layer (0 ⁇ x ⁇ 0.5 x 1— xx 1— x
  • the recesses or projections are formed on the surface of the Mg ZnO layer (0 ⁇ x ⁇ 0.5) at two-dimensional periodic intervals, the light from the light emitting layer is diffracted. Is done. Of the diffracted light, diffracted light that is incident on the interface at an angle smaller than the total reflection angle at the interface between the Mg ZnO layer (0 ⁇ x ⁇ 0.5) and the medium in contact with it is not totally reflected and is not reflected in the semiconductor. Installed outside the light emitting element Is issued. Concave or convex parts are formed in the Mg Zn layer (0 ⁇ 0 ⁇ 5) that is not a p-type GaN layer.
  • the plasma during dry etching does not cause n-type conversion on the surface of the p-type GaN layer due to damage that cannot be directly exposed to the ⁇ -type GaN layer, so without increasing the forward voltage, Light extraction efficiency can be improved.
  • the wet etching process after dry etching which was conventionally required, is no longer necessary, and the manufacturing cost can be reduced.
  • the concave portions or the convex portions formed in the Mg ZnO layer (0 ⁇ x ⁇ 0.5) may be arranged in a square lattice shape or a triangular lattice shape.
  • recesses or projections can be formed at two-dimensional periodic intervals.
  • the density of the concave portions or convex portions formed at two-dimensional periodic intervals can be increased, and the light extraction efficiency can be preferably improved.
  • Another embodiment of the present invention is also a semiconductor light emitting device.
  • This semiconductor light-emitting device is a semiconductor light-emitting device in which a p-type GaN layer, a light-emitting layer, and an n-type GaN layer are stacked, and is recessed on the surface of the n-type GaN layer at two-dimensional periodic intervals. Or a convex part is formed.
  • the concave portions or the convex portions are formed on the surface of the n-type GaN layer at two-dimensional periodic intervals, the light from the light emitting layer is diffracted.
  • diffracted light diffracted light that has entered the interface at an angle smaller than the total reflection angle at the interface between the n-type GaN layer and the medium in contact with the n-type GaN layer is extracted outside the semiconductor light emitting device without being totally reflected.
  • Nitrogen vacancies are also generated by dry etching the n-type GaN layer, and the surface of the n-type GaN layer 16 becomes n-type, but a reverse bias is applied because the n-type GaN layer is originally n-type.
  • the light extraction efficiency can be improved without increasing the forward voltage.
  • the wet etching process after dry etching which has been conventionally required, is not necessary, and the manufacturing cost can be reduced.
  • the recesses or protrusions formed in the n-type GaN layer may be arranged in a square lattice shape or a triangular lattice shape. When arranged in a square lattice, recesses or protrusions can be formed at two-dimensional periodic intervals. When arranged in a triangular lattice shape, the density of the recesses or projections formed at two-dimensional periodic intervals can be increased, and the light extraction efficiency can be suitably improved. [0016] Yet another embodiment of the present invention is also a semiconductor light emitting device.
  • This semiconductor light-emitting device is a semiconductor light-emitting device in which an n-type GaN layer, a light-emitting layer, and a p-type GaN layer are stacked on a substrate.
  • the substrate is a SiC substrate, on the surface of the SiC substrate, Concave portions or convex portions are formed at two-dimensional periodic intervals.
  • the concave portions or the convex portions are formed on the surface of the SiC substrate at two-dimensional periodic intervals, the light emitted from the light emitting layer toward the SiC substrate is diffracted. Thereby, the light extraction efficiency can be improved. Even if the SiC substrate is dry-etched, the problem of an increase in forward voltage due to plasma damage does not occur, so it is easy to process.
  • the recesses or protrusions formed on the SiC substrate may be arranged in a square lattice shape or a triangular lattice shape.
  • a square lattice it is possible to form a concave portion or a convex portion S at two-dimensional periodic intervals.
  • a triangular lattice the density of recesses or projections formed at a two-dimensional periodic interval can be increased, and the power S can be improved appropriately.
  • Mg Zn O layer (0 ⁇ 0 ⁇ 5) is provided on the p-type GaN layer, and Mg Zn O layer (0 ⁇ x x 1— x x 1— x
  • Concave portions or convex portions may be formed on the surface of ⁇ 0.5) at two-dimensional periodic intervals.
  • the surface of the Mg Zn layer (0 ⁇ x ⁇ 0.5) is recessed or
  • Diffracted light is diffracted.
  • the diffracted light incident on the interface with the medium in contact therewith can be extracted outside the semiconductor light emitting element without being totally reflected.
  • the concave portions or the convex portions formed in the Mg ZnO layer (0 ⁇ x ⁇ 0.5) may be arranged in a square lattice shape or a triangular lattice shape.
  • recesses or projections can be formed at two-dimensional periodic intervals.
  • the density of the concave portions or convex portions formed at two-dimensional periodic intervals can be increased, and the light extraction efficiency can be preferably improved.
  • the invention's effect According to the semiconductor light emitting device of the present invention, the light extraction efficiency can be improved. Brief Description of Drawings
  • FIG. 1 is a cross-sectional view of a semiconductor light emitting element according to a first embodiment of the present invention.
  • FIG. 2 is a diagram showing an example of arrangement of recesses.
  • FIG. 3 is a view showing another arrangement example of the recesses.
  • FIG. 4 is a graph showing a current-luminance characteristic of a semiconductor light emitting device.
  • FIG. 5 is a diagram for explaining a periodic interval of recesses.
  • FIG. 6 is a cross-sectional view of a semiconductor light emitting element according to a second embodiment of the present invention.
  • FIG. 7 is a view showing a modification of the semiconductor light emitting element according to the second embodiment of the present invention.
  • FIG. 8 is a cross-sectional view of a semiconductor light emitting element according to a third embodiment of the present invention.
  • FIG. 9 is a cross-sectional view of a semiconductor light emitting element according to a fourth embodiment of the present invention.
  • 10 semiconductor light emitting device 12 sapphire substrate, 14 buffer layer, 16 n-type GaN layer, 18 InGaN light-emitting layer, 24 ZnO layer, 26 p-side electrode, 28 n-side electrode, 30 recess, 32 p-type GaN layer .
  • FIG. 1 is a cross-sectional view of a semiconductor light emitting device according to the first embodiment of the present invention.
  • the semiconductor light emitting device 10 includes an n-type GaN layer 16 that is a contact layer, an InGaN light emitting layer 18, a p-type AlGaN layer 20 that is a cladding layer, and a p-type GaN 22 that is a contact layer.
  • This is a GaN-based semiconductor light emitting device having a double hetero structure in which a p-type GaN layer 32 is laminated.
  • the emission observation surface of the semiconductor light emitting device 10 according to the first embodiment is on the ZnO layer 24 side that is a transparent electrode.
  • Each drawing is intended to explain the positional relationship of each layer and the like, and does not necessarily represent an actual dimensional relationship. Further, in each embodiment, the same or corresponding components are denoted by the same reference numerals, and overlapping descriptions are omitted as appropriate.
  • the semiconductor light emitting device 10 is formed by epitaxially growing a GaN-based semiconductor on the sapphire substrate 12.
  • a buffer layer 14 is provided on the sapphire substrate 12.
  • the buffer layer 14 is an amorphous layer of AlGaN formed at a low temperature of about 550 ° C. using a PLD (Pulsed Laser Deposition) method.
  • the buffer layer 14 has a thickness of about 10 to 20 nm.
  • the buffer layer 14 is a base for growing a GaN film having good crystallinity on the sapphire substrate 12 and has a function as a buffer layer for preventing an increase in lattice defects due to lattice mismatch with the sapphire substrate 12.
  • the buffer layer 14 may be a crystalline buffer layer. In this case, AlGaN is grown at about 800 to 1000 ° C.
  • the thickness of the crystalline buffer layer is not particularly limited, but lOnm ⁇ : about OOnm is sufficient.
  • an n-type GaN layer 16 doped with Si using MOCVD is provided on the buffer layer 14.
  • the n-type GaN layer 16 functions as a contact layer.
  • the dopant may be Ge.
  • the temperature of the sapphire substrate 12 when the n-type GaN layer 16 is formed is maintained at about 1000 to 1200 ° C. If the n-type GaN layer 16 is thin, the sheet resistance of the n-type GaN layer 16 will increase, leading to an increase in operating voltage. Therefore, the thickness of the n-type GaN layer 16 should be about 3 to 10 ⁇ m. Is desirable.
  • the n-type GaN layer 16 also has a function as an n-type cladding layer.
  • an InGaN light emitting layer 18 is provided by MOCVD.
  • the temperature of the sapphire substrate 12 when the InGa N light emitting layer 18 is formed is maintained at about 700 to 1000 ° C.
  • the InGaN light emitting layer 18 has a multiple quantum well (MQW) structure in which an InGaN layer and an InGaN layer having an In composition ratio smaller than that of the GaN layer or the emitting InGaN layer are alternately stacked.
  • the number of wells should be around 5 to 10 or so.
  • the thickness of the InGaN layer is about 1 to: lOnm, and the thickness of the InGaN layer is about 3 to 30 nm.
  • the InGaN layer is 3 nm and the GaN layer is lOnm.
  • Increasing the In composition ratio of the InGaN layer decreases the band gap energy and increases the emission peak wavelength. Therefore, the emission wavelength of the semiconductor light emitting device 10 can be controlled by changing the In composition ratio or the thickness of the InGaN layer.
  • An undoped GaN layer (not shown) may be provided on the InGaN light-emitting layer 18 by MOCVD.
  • the thickness of the undoped GaN layer should be about 10 ⁇ : OOOOnm.
  • This undoped GaN layer functions as a protective layer, and has a function of preventing deterioration of the crystal of the InGaN light emitting layer 18 due to the high temperature of the InGaN light emitting layer 18 during the crystal growth process.
  • a p-type AlGaN layer 20 doped with Mg is provided on the InGaN light emitting layer 18, a p-type AlGaN layer 20 doped with Mg is provided.
  • the IGaN layer 20 may be a p-type GaN layer.
  • the p-type AlGaN layer 20 functions as a cladding layer.
  • the temperature of the sapphire substrate 12 when the p-type AlGaN layer 20 is formed is maintained at about 1000 to 1200 ° C.
  • the p-type AlGaN layer 20 has a thickness of 0.:! to 0.3 ⁇ , for example, about ⁇ .15 / im.
  • a p-type GaN layer 22 doped with Mg is provided on the p-type AlGaN layer 20 .
  • the p-type GaN layer 22 functions as a contact layer.
  • the thickness f of the ⁇ -type GaN layer 22 is about 20 nm to 0.2 zm.
  • a ZnO layer 24 doped with Ga using the PLD method is provided on the p-type GaN layer 22 .
  • the ZnO layer 24 may be formed using a sol-gel method or a thermal CVD method.
  • the thickness of the ZnO layer 24 is about 1 to 2 x m.
  • the ZnO layer 24 functions as a transparent electrode having a high transmittance with respect to the emission wavelength band of the GaN-based semiconductor light emitting device.
  • the ZnO layer 24 may be an Mg ZnO layer (0 ⁇ x ⁇ 0.5).
  • ITO Indium Tin Oxide
  • ITO Indium Tin Oxide
  • Sn contained in the cage is ⁇ -type with respect to ⁇ -type GaN layer 22
  • the surface of the ⁇ -type GaN layer 22 becomes ⁇ -type, resulting in an increase in the forward voltage of the semiconductor light emitting device.
  • Zn becomes a ⁇ -type dopant with respect to the ⁇ -type GaN layer 22, such a problem does not occur. Since GaN and ZnO crystals have the same wurtzite structure, it is easy to obtain a good interface.
  • a plurality of recesses 30 are formed on the surface of the ZnO layer 24 at two-dimensional periodic intervals.
  • the surface of the ZnO layer 24 refers to the surface facing the surface where the p-type GaN layer 22 and the ZnO layer 24 are in contact.
  • FIG. 2 is a diagram illustrating an arrangement example of the recesses 30.
  • FIG. 3 is a diagram showing another arrangement example of the recess 30.
  • the recesses 30 may be formed by being arranged in a square lattice as shown in FIG. When arranged in a square lattice, the recesses 30 can be formed at two-dimensional periodic intervals. Further, the recesses 30 may be formed in a triangular lattice shape as shown in FIG.
  • the density of the recesses 30 formed at two-dimensional periodic intervals can be increased, and the light extraction efficiency can be preferably improved.
  • the shape of the recess 30 in plan view may be a circle or a hexagon as shown in FIG. 2 or FIG. 3, for example.
  • the diameter and length of one side may be about lOOnm.
  • the depth of the recess 30 may be about 500 nm. A suitable periodic interval of the recess 30 will be described later.
  • the recess 30 is formed by forming a resist on the ZnO layer 24, and then patterning the resist into a desired shape by a method such as an electron beam exposure method or a nanoimprint method.
  • the RIE method is performed using the resist as a mask. It forms by performing dry etching, such as.
  • n-side electrode 28 is an ohmic contact, and it is desirable that the contact specific resistance is small and it is thermally stable.
  • a or Ti / Al can be suitably used. It is desirable to perform sintering at about 600 ° C. after forming the n-side electrode 28 in order to form an ohmic contact.
  • the thickness of the n-side electrode 28 may be about 2500 A.
  • the p-side electrode 26 is formed in a part of the ZnO layer 24 where no recess is provided.
  • Al, Ti, Ag, or the like can be used to realize ohmic contact.
  • the p-side electrode 26 may have a thickness of about 1000 A for Pt and about 3000 A for Au.
  • the p-side electrode 26 and the n-side electrode 28 can be formed by vapor deposition or sputtering.
  • FIG. 4 is a diagram showing a current-luminance characteristic of the semiconductor light emitting device.
  • the horizontal axis in FIG. 4 represents the forward current of the semiconductor light emitting device 10, and the vertical axis represents the luminance.
  • Curve 34 shows the current-luminance characteristic when the recess 30 is not formed on the surface of the ZnO layer 24, and curve 36 shows the current-luminance characteristic when the recess 30 is formed on the surface of the ZnO layer 24.
  • the luminance is improved by forming the recesses 30 on the surface of the Zn 2 O layer 24. This means that the light extraction efficiency of the semiconductor light emitting device 10 is improved.
  • the semiconductor light emitting device 10 Since the semiconductor light emitting device 10 according to the first embodiment has recesses formed at two-dimensional periodic intervals on the surface of the ZnO layer 24, the light from the InGaN light emitting layer 18 is diffracted. . Of the diffracted light, incident at the interface at an angle smaller than the total reflection angle ⁇ at the interface between the ZnO layer 24 and air Since the diffracted light thus extracted is extracted outside the semiconductor light emitting device 10 without being totally reflected, the light extraction efficiency can be improved.
  • the recess is formed in the ZnO layer 24, which is not the p-type GaN layer 22, the p-type GaN layer 22 caused by plasma damage during dry etching. Since the surface does not become n-type, the light extraction efficiency can be suitably improved without increasing the forward voltage.
  • FIG. 5 is a diagram for explaining the periodic interval of the recess 30.
  • the period interval of the recesses 30 refers to the interval between the centers of recesses adjacent in the vertical or horizontal direction in a two-dimensional plane.
  • the periodic interval is L, the peak wavelength of the light from the InGaN light-emitting layer 18 in the air; I, the refractive index of the ZnO layer 24 at the wavelength ⁇ is ⁇ , and the interface between the ZnO layer 24 and the air layer is Light emitting layer or ⁇
  • the total reflection angle ⁇ is about 25 ⁇ 8 °.
  • the diffracted light 50 and the diffracted light 52 that are diffracted in the direction of ⁇ from the light 48 guided in the lateral direction of the ZnO layer 24 in the direction of ⁇ to the normal direction of the ZnO layer 24 are intensified.
  • Equation (1) is an integer and means the order of diffracted light.
  • the left side represents the phase difference between the diffracted light 50 and the diffracted light 52.
  • the phase difference is an integral multiple of 2 ⁇ , the diffracted light 50 and the diffracted light 52 strengthen each other.
  • the periodic interval L may be set in consideration of the half-value width ⁇ in the air.
  • the half-value width ⁇ means the wavelength width from the emission peak wavelength to the wavelength at which the emission intensity becomes 1/2.
  • the range of the cycle interval L when considering the half-value width ⁇ is
  • the force most desirable when the angle ⁇ at which the diffracted light 50 and the diffracted light 52 are intensified is smaller than the total reflection angle ⁇ by mz, substantially ⁇ is twice as large as ⁇ . Smaller than mz
  • the period interval L may be set to satisfy.
  • wavelength ⁇ 450 nm
  • the ZnO layer 24 has the same effect of improving the light extraction efficiency.
  • the semiconductor light emitting element 10 emits light in the air.
  • the semiconductor light emitting element 10 may be covered with a phosphor or a light transmissive resin. In this case, when calculating the total reflection angle ⁇ , it is not the refractive index of air.
  • FIG. 6 is a cross-sectional view of a semiconductor light emitting element according to the second embodiment of the present invention.
  • the semiconductor light emitting device 60 includes a p-type GaN layer 32 composed of a p-type GaN 22 as a contact layer and a p-type AlGaN layer 20 as a cladding layer, an InGaN light-emitting layer 18, and a contact layer.
  • This is a GaN-based semiconductor light emitting device having a double hetero structure in which an n-type GaN layer 16 is stacked.
  • the emission observation surface of the semiconductor light emitting device 60 according to the second embodiment is on the n-type GaN layer 16 side.
  • an n-type GaN layer 16, an InGaN light emitting layer 18, a p-type AlGaN layer 20, and a p-type GaN layer 22 are stacked on a sapphire substrate. Up to this point, the process is the same as that of the semiconductor light emitting device 10 according to the first embodiment. Thereafter, the sapphire substrate and the buffer layer are peeled off by laser “left” off. As the laser, a KrF laser having a wavelength of 248 nm can be used.
  • a plurality of recesses 30 are formed at two-dimensional periodic intervals.
  • the surface of the n-type GaN layer 16 refers to a surface facing the surface where the InGaN emission layer 18 and the n-type GaN layer 16 are in contact.
  • the recesses 30 may be formed by being arranged in a square lattice as shown in FIG. Further, the recesses 30 may be formed in a triangular lattice pattern as shown in FIG.
  • the shape of the recess 30 in plan view may be circular as shown in FIG. 2 or FIG. 3, for example, and may be square or hexagonal. Its diameter and length of one side are about lOOnm. The depth of the recess 30 may be about 500 nm.
  • the recess 30 can be formed by performing dry etching such as the RIE method, similarly to the semiconductor light emitting device 10 according to the first embodiment. Dry etching of n- type GaN layer 16 This also causes nitrogen vacancies to be generated and the surface of the n-type GaN layer 16 to become n-type. Since the n-type GaN layer 16 is originally n-type, the reverse bias is not applied. Therefore, the forward voltage does not increase.
  • the p-type GaN layer 22 After forming the recess 30, the p-type GaN layer 22, the p-type AlGaN layer 20, the InGaN light-emitting layer 18 and the n-type GaN layer 16 are partially removed by etching. Etching is performed halfway through the n-type GaN layer 16 to form an n-side electrode 28 on the exposed upper surface of the n-type GaN layer 16.
  • a p-side electrode 26 is formed on the p-type GaN layer 22. Since the light emitting observation surface of the semiconductor light emitting device 60 is on the n-type GaN layer 16 side, it is not necessary to form a transparent electrode layer of ZnO on the p-type GaN layer 22.
  • the p-side electrode 26 directly on the n-type GaN layer 16. Form.
  • the p-side electrode 26 is preferably made of Pt / Au.
  • the p-side electrode 26 may have a thickness of about 1000 A for Pt and about 3000 A for Au.
  • the recesses are formed on the surface of the n-type GaN layer 16 at two-dimensional periodic intervals, the light from the InGaN light emitting layer 18 is transmitted. It is folded. Of diffracted light, smaller than total reflection angle ⁇ at the interface between n-type GaN layer 16 and air
  • Diffracted light incident on the interface at an angle is taken out of the semiconductor light emitting device 60 without being totally reflected, so that the light extraction efficiency can be improved.
  • ⁇ is the peak wavelength of light from the InGaN light-emitting layer 18 in the air
  • n is the refractive index of the n-type GaN layer 16 at that wavelength.
  • a recess 30 is formed on the surface of the n-type GaN layer 16 at a periodic interval L satisfying the equation (9).
  • the diffracted light can be extracted to the outside of the semiconductor light emitting device 60, and the light extraction efficiency can be improved.
  • wavelength ⁇ 450 nm
  • n-type GaN layer 16 refractive index n 2
  • the light extraction efficiency can be improved even if the period interval L is set in consideration of the half-value width ⁇ of the semiconductor light emitting device 60. That is, adjacent concave g
  • Period interval L of part 30 is
  • n is the refractive index of the ⁇ -type GaN layer 16 at the wavelength ⁇ - ⁇ eil-M)
  • N represents the refractive index of the ⁇ -type GaN layer 16 at the wavelength ⁇ + ⁇ .
  • the angle at which the diffracted light reinforces ⁇ force 0 ⁇ ⁇ ⁇ 2 ⁇
  • FIG. 7 is a view showing a modification of the semiconductor light emitting device according to the second embodiment of the present invention.
  • the sapphire substrate 12 and the buffer layer 14 are not peeled off, and the n-type GaN layer 16 is exposed by etching from the ZnO layer 24 side to the middle of the n-type GaN layer 16. Therefore, the recess 30 is formed in a place other than the region where the n-side electrode 28 is formed.
  • the size of the recess 30 is enlarged, only one recess 30 is drawn, but a plurality of recesses 30 are actually formed.
  • the semiconductor light emitting device 60 or 62 emits light in the air.
  • the semiconductor light emitting device 60 or 62 is covered with a phosphor or a light-transmitting resin. Also good.
  • the fluorescence g which is the medium in contact with the n-type GaN layer 16 is not the refractive index of air.
  • FIG. 8 is a cross-sectional view of a semiconductor light emitting device according to the third embodiment of the present invention.
  • the semiconductor light emitting device 70 is formed on a SiC substrate 40 with an n-type GaN layer 16 as a contact layer, an InGaN light emitting layer 18, a p-type AlGaN layer 20 as a cladding layer, and a contact layer.
  • a p-type GaN layer 32 composed of p-type GaN 22 is a double heterostructure GaN-based semiconductor light emitting device.
  • the light emission observation surface of the semiconductor light emitting device 70 is the ZnO layer 24 side or the SiC substrate 40 side.
  • a reflector (not shown) made of, for example, silver (Ag) is used between the SiC substrate 40 and the mounting substrate when the semiconductor light emitting device 70 is used. It is good to provide. By providing the reflector, the light emitted from the SiC substrate 40 side can be reflected to the ZnO layer 24 side, which is the emission observation surface.
  • the semiconductor light emitting device 70 according to the third embodiment is formed by epitaxially growing a GaN-based semiconductor on the SiC substrate 40, and then the recess 30 is formed on the surface of the SiC substrate 40. .
  • a recess is formed in the ZnO layer 24.
  • the n-side electrode connected to the n-type GaN layer 16 by etching the p-type GaN layer, the InGaN light-emitting layer, etc. as in the first or second embodiment
  • the process of forming the film is unnecessary, and the manufacturing process can be simplified and the reliability can be improved.
  • a plurality of recesses 30 are formed at two-dimensional periodic intervals.
  • the surface of the SiC substrate 40 refers to the surface facing the surface where the n-type GaN layer 16 and the SiC substrate 40 are in contact.
  • the recesses 30 may be formed by being arranged in a square lattice as shown in FIG. Also, The recesses 30 may be formed by being arranged in a triangular lattice pattern as shown in FIG.
  • the shape of the recess 30 in plan view may be a circle or a hexagon as shown in FIG. 2 or FIG. 3, for example. Its diameter and length of one side are about lOOnm. The depth of the recess 30 may be about 500 nm.
  • the recess 30 can be formed by performing dry etching such as RIE. Even if the SiC substrate 40 is dry-etched, the problem of an increase in forward voltage due to plasma damage does not occur.
  • An n-side electrode 28 is provided in a part of the SiC substrate 40 where the recess 30 is not formed.
  • the n-side electrode 28 is desirably formed near the center of the surface of the SiC substrate 40.
  • the n-side electrode 28 also functions as a reflective layer, and Ni, Ti, Ni / Ti / Au, or NiTi alloy can be used.
  • the thickness of the n-side electrode 28 may be about 2500 A.
  • a p-side electrode 26 is formed in a partial region on the ZnO layer 24.
  • the SiC substrate 40 is used as the substrate, it is desirable to form the p-side electrode 26 near the center of the surface of the ZnO layer 24.
  • the ⁇ -side electrode 26 is preferably made of Pt / Au.
  • the thickness of the p-side electrode 26 is about 1000 Pt, and about 11 is about 3000.
  • the InGaN light emitting layer 18 extends toward the SiC substrate 40.
  • the emitted light is diffracted at the interface between the SiC substrate 40 and air.
  • the light diffracted in a direction smaller than the total reflection angle ⁇ with respect to the normal of the SiC substrate 40 is
  • the light can be taken out of the semiconductor light emitting device 70 without being totally reflected at the interface with the light, and the light extraction efficiency can be improved.
  • ⁇ is the peak wavelength of light from the InGaN light-emitting layer 18 in the air
  • n is the refractive index of the SiC substrate 40 at that wavelength ⁇
  • ⁇ is the SiC substrate s It represents the total reflection angle at the interface between the plate and air.
  • the diffracted light is emitted from the semiconductor.
  • the light can be taken out of the optical element 70, and the light extraction efficiency can be improved.
  • the light extraction efficiency can be improved even if the periodic interval L is set in consideration of the half width ⁇ of the semiconductor light emitting device 70 . That is, the periodic interval L of the recesses 30 in contact with each other is s
  • n represents the refractive index of the SiC substrate 40 at the wavelength ⁇ ⁇ ⁇
  • n represents the refractive index of the SiC substrate 40 at the wavelength ⁇ + ⁇ .
  • the semiconductor light emitting element 70 emits light in the air.
  • the semiconductor light emitting element 70 may be covered with a phosphor or a light-transmitting resin. In this case, if the refractive index of the phosphor or light-transmitting resin that is the medium in contact with the SiC substrate 40, which is not air, is used, it is possible to apply the above-described equations (12) to (14).
  • FIG. 9 is a cross-sectional view of a semiconductor light emitting device according to the fourth embodiment of the present invention.
  • the semiconductor light emitting device 80 is formed on the SiC substrate 40 by using an n-type GaN layer 16 as a contact layer, an InGaN light-emitting layer 18, a p-type AlGaN layer 20 as a cladding layer, and a p-type GaN as a contact layer.
  • a p-type GaN layer 32 composed of 22 and a GaN-based semiconductor light emitting device having a double hetero structure.
  • the emission observation surface of the semiconductor light emitting device 80 according to the fourth embodiment is the ZnO layer 24 side or the SiC substrate 40 side.
  • a reflector may be provided when mounting.
  • the semiconductor light emitting device 80 according to the fourth embodiment is different from the semiconductor light emitting device according to the third embodiment in that the recess 38 is formed on the surface of the ZnO layer 24 provided on the p-type GaN layer 22. Different from element 70. A recess 30 is formed on the surface of the SiC substrate 40 as in the third embodiment.
  • a plurality of recesses 38 are formed at two-dimensional periodic intervals.
  • the surface of the ZnO layer 24 refers to the surface facing the surface where the ZnO layer 24 and the p-type GaN layer 22 are in contact.
  • the arrangement, shape, and the like of the recesses 38 are the same as those of the semiconductor light emitting device 10 according to the first embodiment, and the periodic interval L can be set by applying the equations (3) to (8).
  • S as a substrate
  • the iC substrate 40 When the iC substrate 40 is used, it is desirable to form the p-side electrode 26 near the center of the surface of the ZnO layer 24.
  • the semiconductor light emitting device 80 since the recesses 38 are formed on the surface of the ZnO layer 24 at two-dimensional periodic intervals, the light is emitted from the InGaN light emitting layer 18 in the direction of the ZnO layer 24. Diffracted light is diffracted. Of the diffracted light, the diffracted light incident on the interface at an angle smaller than the total reflection angle ⁇ at the interface between the ZnO layer 24 and air is not totally reflected, but the semiconductor light emitting device 8 z
  • the effect of the recess 30 formed on the surface of the SiC substrate 40 is the same as that of the semiconductor light emitting device 70 according to the third embodiment.
  • the semiconductor light emitting device 80 As in the first embodiment, since the recess is formed in the ZnO layer 24 which is not the p-type GaN layer 22, the dry etching is performed. Since the n-type surface of the p-type GaN layer 22 due to plasma damage does not occur, the forward voltage does not increase. Further, as in the third embodiment, even if the SiC substrate 40 is dry etched, the forward voltage does not increase due to plasma damage.
  • the present invention can be used for a semiconductor light emitting device used in a mobile phone or the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

　半導体発光素子の光取り出し効率を向上する。 　半導体発光素子１０は、サファイア基板１２上に、バッファ層１４と、ｎ型ＧａＮ層１６と、ＩｎＧａＮ発光層１８と、ｐ型ＧａＮ層３２とが積層される。ｐ型ＧａＮ層３２上には、透明電極として機能するＺｎＯ層２４が設けられ、ＺｎＯ層２４の表面には、２次元の周期的な間隔で凹部が形成される。ＩｎＧａＮ発光層１８からの光の空気中での波長をλと、その波長λにおけるＺｎＯ層の屈折率をｎｚλと、ＺｎＯ層とそれに接する媒体の界面での全反射角をθｚとしたときに、隣接する凹部の周期間隔Ｌｚが、λ／ｎｚλ≦Ｌｚ≦λ／（ｎｚλ×（１－ｓｉｎθｚ））の範囲となるよう設定する。

Description

明 細 書
半導体発光素子
技術分野
[0001] 本発明は、半導体発光素子に関し、特に GaN系半導体発光素子に関する。
背景技術
[0002] 近年、青色の半導体発光素子として、 GaN系半導体を用いた半導体発光素子が 知られている。青色の半導体発光素子と、黄色の発光体を組み合わせた白色 LED は携帯電話などの LCDバックライト用として需要が増大している。また、白色 LEDは 低消費電力、長寿命という特徴をもっていることから、次は蛍光灯、白熱灯などに変 わる光源としての利用が期待されている。
[0003] 従来の GaN系半導体発光素子では、サファイア基板上に、 GaNバッファ層、 n型 G aN層、発光層、 p型 GaN層が順次結晶成長された構造となっている。し力 ながら、 従来のこのような構造では、 p型 GaN層の屈折率と、 p型 GaN層に接する空気ゃ榭 脂の屈折率との差が大きぐ p型 GaN層と p型 GaN層に接する空気や樹脂との界面 での全反射角が小さくなつてしまうため、発光層で発生した光の多くが p型 GaN層に 接する空気や樹脂との界面で全反射し、光取り出し効率が低いという問題があった。
[0004] たとえば、半導体発光素子が空気中で発光しているとすると、 GaNの屈折率は光 の波長が 450nmのときに約 2. 5であるので、 p型 GaN層と空気との界面での全反射 角は、約 24° と小さい。発光層から放射され、この全反射角よりも大きな角度で p型 G aN層と空気との界面に入射した光は、 p型 GaN層と空気との界面で全反射されるた め半導体発光素子から取り出すことができなレ、。
[0005] この問題に対して、 p型 GaN層に発光波長程度の間隔で凹凸を周期的に形成する 方法が提案されている (たとえば特許文献 1)。この構造では、周期的に形成された 凹凸による回折効果により発光層力 放射される光の進行方向が変わり、全反射とな らない角度に光が回折されるため、半導体発光素子の光取り出し効率が向上する。
[0006] このような周期的に形成された凹凸を p型 GaN層に形成する場合、まず結晶成長さ せた p型 GaN層上にレジストを形成し、干渉露光法などによりレジストパターンを形成 する。その後、 RIE法などのドライエッチングによりレジストパターンに覆われていない 部分を除去することによって、 p型 GaN層に凹凸が形成される。
特許文献 1 :特開 2005— 5679号公報
発明の開示
発明が解決しょうとする課題
[0007] し力 ながら、 p型 GaN層をドライエッチングによってエッチングした場合、プラズマ ダメージにより、エッチングされた p型 GaN層の表面に窒素空孔が生じる。この窒素 空孔はドナーとして働くため、エッチングされた p型 GaN層の表面には n型化された 部分が生じることになる。 p型 GaN層の表面の一部に n型化された部分が存在すると 、その部分については n/p接合が存在するのに n側から +バイアスされるため、逆バ ィァス状態になり、結果として半導体発光素子の順方向電圧が上昇してしまう。また、 n型化された部分は発光層に注入される電流が減少するうえ、 p型 GaN層の抵抗は 高ぐ電流ひろがりがないため、結局半導体発光素子の有効な発光領域が減少して しまう。
[0008] そのため、 p型 GaN層の n型化された部分は、ウエットエッチングなどの方法により 除去する必要があるが、 GaNのウエットエッチングは難しぐ完全に除去することは困 難であり、また製造工程が増えるため製造コストが増加する。
[0009] 本発明はこうした状況に鑑みなされたものであり、その目的は、光取り出し効率を向 上した半導体発光素子の提供にある。
課題を解決するための手段
[0010] 上記課題を解決するために、本発明のある態様の半導体発光素子は、基板上に、 n型 GaN層と、発光層と、 p型 GaN層とが積層された半導体発光素子であって、 p型 GaN層上に Mg Zn 〇層（0≤x≤0. 5)力 S設けられ、 Mg Zn O層（0≤x≤0. 5 x 1— x x 1— x
)の表面に、 2次元の周期的な間隔で凹部または凸部が形成される。
[0011] この態様によると、 Mg Zn O層（0≤x≤0. 5)の表面に 2次元の周期的な間隔で 凹部または凸部が形成されているため、発光層からの光が回折される。回折光のうち 、 Mg Zn O層（0≤x≤0. 5)とそれに接する媒体との界面での全反射角よりも小さ い角度で界面に入射した回折光は、全反射されずに半導体発光素子の外部に取り 出される。 p型 GaN層ではなぐ Mg Zn 〇層（0≤χ≤0· 5)に凹部または凸部を形
1
成しているため、ドライエッチングの際のプラズマは ρ型 GaN層に直接さらされること がなぐダメージによる p型 GaN層表面の n型化は起こらないので、順方向電圧を上 昇させることなく、光取り出し効率を向上させることができる。また、従来必要であった ドライエッチング後のウエットエッチングの工程が不要となるので、製造コストを削減す ること力 Sできる。
[0012] Mg Zn O層（0≤x≤0. 5)に形成される凹部または凸部は、正方格子状または 三角格子状に配置されてもよい。正方格子状に配置した場合、 2次元の周期的な間 隔で凹部または凸部を形成することができる。三角格子状に配置した場合は、 2次元 の周期的な間隔で形成する凹部または凸部の密度を高くすることができ、好適に光 取り出し効率を向上させることができる。
[0013] 本発明の別の態様もまた、半導体発光素子である。この半導体発光素子は、 p型 G aN層と、発光層と、 n型 GaN層とが積層された半導体発光素子であって、 n型 GaN 層の表面に、 2次元の周期的な間隔で凹部または凸部が形成される。
[0014] この態様によると、 n型 GaN層の表面に 2次元の周期的な間隔で凹部または凸部 が形成されているため、発光層からの光が回折される。回折光のうち、 n型 GaN層と それに接する媒体との界面での全反射角よりも小さい角度で界面に入射した回折光 は、全反射されずに半導体発光素子の外部に取り出される。 n型 GaN層をドライエツ チングすることによつても窒素空孔が発生し、 n型 GaN層 16の表面が n型化するが、 n型 GaN層は元来 n型であるから逆バイアスが印加される状態にはならず、順方向電 圧が上昇することなぐ光取り出し効率を向上させることができる。この場合も、従来必 要であったドライエッチング後のウエットエッチングの工程が不要となるので、製造コス トを削減することができる。
[0015] n型 GaN層に形成される凹部または凸部は、正方格子状または三角格子状に配置 されてもよレ、。正方格子状に配置した場合、 2次元の周期的な間隔で凹部または凸 部を形成することができる。三角格子状に配置した場合は、 2次元の周期的な間隔で 形成する凹部または凸部の密度を高くすることができ、好適に光取り出し効率を向上 させること力できる。 [0016] 本発明のさらに別の態様もまた、半導体発光素子である。この半導体発光素子は、 基板上に、 n型 GaN層と、発光層と、 p型 GaN層とが積層された半導体発光素子で あって、基板は、 SiC基板であり、 SiC基板の表面に、 2次元の周期的な間隔で凹部 または凸部が形成される。
[0017] この態様によると、 SiC基板の表面に 2次元の周期的な間隔で凹部または凸部が形 成されているため、発光層から SiC基板方向に放出された光が回折される。これによ り、光の取り出し効率を向上させることができる。 SiC基板をドライエッチングしても、プ ラズマダメージによる順方向電圧の上昇という問題は発生しないため、加工が容易で ある。
[0018] SiC基板に形成される凹部または凸部は、正方格子状または三角格子状に配置さ れてもよレ、。正方格子状に配置した場合、 2次元の周期的な間隔で凹部または凸部 を形成すること力 Sできる。三角格子状に配置した場合は、 2次元の周期的な間隔で形 成する凹部または凸部の密度を高くすることができ、好適に光取り出し効率を向上さ せること力 Sできる。
[0019] p型 GaN層上に Mg Zn 〇層（0≤χ≤0· 5)が設けられ、 Mg Zn O層（0≤x x 1— x x 1— x
≤0. 5)の表面に、 2次元の周期的な間隔で凹部または凸部が形成されてもよい。こ の場合、 Mg Zn 〇層（0≤x≤0. 5)の表面に 2次元の周期的な間隔で凹部また
X 1 -x
は凸部が形成されているため、発光層から Mg Zn 〇層（0≤x≤0. 5)方向に放出
X 1 -x
された光が回折される。回折光のうち、 Mg Zn O層（0≤x≤0. 5)とそれに接する 媒体との界面での全反射角よりも小さい角度で、 Mg Zn 〇層（0≤x≤0. 5)とそ
X 1 -x
れに接する媒体との界面に入射した回折光は、全反射されずに半導体発光素子の 外部に取り出すことができる。
[0020] Mg Zn O層（0≤x≤0. 5)に形成される凹部または凸部は、正方格子状または 三角格子状に配置されてもよい。正方格子状に配置した場合、 2次元の周期的な間 隔で凹部または凸部を形成することができる。三角格子状に配置した場合は、 2次元 の周期的な間隔で形成する凹部または凸部の密度を高くすることができ、好適に光 取り出し効率を向上させることができる。 発明の効果 [0021] 本発明に係る半導体発光素子によれば、光取り出し効率を向上することができる。 図面の簡単な説明
[0022] [図 1]本発明の第 1の実施形態に係る半導体発光素子の断面図である。
[図 2]凹部の配置例を示す図である。
[図 3]凹部の他の配置例を示す図である。
[図 4]半導体発光素子の電流一輝度特性を示す図である。
[図 5]凹部の周期間隔を説明するための図である。
[図 6]本発明の第 2の実施形態に係る半導体発光素子の断面図である。
[図 7]本発明の第 2の実施形態に係る半導体発光素子の変形例を示す図である。
[図 8]本発明の第 3の実施形態に係る半導体発光素子の断面図である。
[図 9]本発明の第 4の実施形態に係る半導体発光素子の断面図である。
符号の説明
[0023] 10 半導体発光素子、 12 サファイア基板、 14 バッファ層、 16 n型 GaN層 、 18 InGaN発光層、 24 Zn〇層、 26 p側電極、 28 n側電極、 30 凹部 、 32 p型 GaN層。
発明を実施するための最良の形態
[0024] (第 1の実施形態）
図 1は、本発明の第 1の実施形態に係る半導体発光素子の断面図である。図 1に 示すように、半導体発光素子 10は、コンタクト層である n型 GaN層 16と、 InGaN発光 層 18と、クラッド層である p型 AlGaN層 20とコンタクト層である p型 GaN22とで構成さ れる p型 GaN層 32と、が積層されたダブルへテロ構造の GaN系半導体発光素子で ある。第 1の実施形態に係る半導体発光素子 10の発光観測面は、透明電極である Z n〇層 24側である。なお、各図面は各層などの位置関係を説明することを目的として いるため、必ずしも実際の寸法関係を表すものではない。また、各実施形態において 、同一または対応する構成要素には同様の符号を付すと共に、重複する説明は適宜 省略する。
[0025] 半導体発光素子 10は、サファイア基板 12上に GaN系半導体をェピタキシャル成 長させることによって形成される。 [0026] サファイア基板 12上には、バッファ層 14が設けられる。バッファ層 14は、 PLD (Pul sed Laser Deposition)法を用いて 550°C程度の低温で形成された AlGaNの非 晶質層である。バッファ層 14の厚みは、 10〜20nm程度とする。バッファ層 14は、サ ファイア基板 12上に結晶性のよい GaN膜を成長させるための下地で、サファイア基 板 12との格子不整による格子欠陥の増加を防ぐ緩衝層としての機能を有する。また 、バッファ層 14は、結晶性のバッファ層であってもよレ、。この場合は、 800〜1000°C 程度で AlGaNを結晶成長させる。結晶性のバッファ層とした場合の厚みは、特に制 限はないが、 lOnm〜： !OOnm程度あれば十分である。
[0027] バッファ層 14上には、 MOCVD法を用いて Siがドープされた n型 GaN層 16が設け られる。 n型 GaN層 16はコンタクト層として機能する。ドーパントは、 Geであってもよ レ、。 n型 GaN層 16形成時のサファイア基板 12の温度は、 1000〜1200°C程度に保 持する。 n型 GaN層 16が薄い場合、 n型 GaN層 16のシート抵抗が高くなつてしまい 、動作電圧の増加をまねくので、 n型 GaN層 16の厚みは、 3〜： 10 μ m程度とすること が望ましい。この n型 GaN層 16は、 n型クラッド層としての機能も有する。
[0028] n型 GaN層 16上には、 MOCVD法を用いて InGaN発光層 18が設けられる。 InGa N発光層 18形成時のサファイア基板 12の温度は、 700〜1000°C程度に保持する。
InGaN発光層 18は、 InGaN層と、 GaN層もしくは発光する InGaN層より In組成比 の小さい InGaN層とが交互に積層された多重量子井戸（MQW: Multiple Quant urn Well)構造を有する。井戸数は、 5〜： 10程度であってよレ、。 InGaN層の厚みは 、 1〜： lOnm程度、 InGaN層は、 3〜30nm程度とする。たとえば、 InGaN層を 3nm、 GaN層を lOnmとする。 InGaN層の In組成比を増加させると、バンドギャップェネル ギ一が小さくなり、発光ピーク波長は長くなる。よって、半導体発光素子 10の発光波 長を、 InGaN層の In組成比もしくは厚みを変えることによって制御することができる。
[0029] InGaN発光層 18上には、 MOCVD法を用いてアンドープ GaN層（図示せず）を設 けてもよレ、。アンドープ GaN層の厚みは、 10〜： !OOnm程度とする。このアンドープ G aN層は、保護層として機能し、結晶成長プロセス中に InGaN発光層 18が高温にな ることに起因して、 InGaN発光層 18の結晶が劣化するのを防止する機能を有する。
[0030] InGaN発光層 18上には、 Mgがドープされた p型 AlGaN層 20が設けられる。 p型 A IGaN層 20は、 p型 GaN層であってもよい。 p型 AlGaN層 20は、クラッド層として機能 する。 p型 AlGaN層 20形成時のサファイア基板 12の温度は、 1000〜1200°C程度 に保持する。 p型 AlGaN層 20の厚みは、 0. ：!〜 0. 3 μ ΐη、たとえば Ό. 15 /i m程度 とする。
[0031] p型 AlGaN層 20上には、 Mgがドープされた p型 GaN層 22が設けられる。 p型 GaN 層 22はコンタクト層として機能する。 p型 GaN層 22形成時のサファイア基板 12の温 度 ίま、 700〜1000。C程度 ίこ保持する。 ρ型 GaN層 22の厚み fま、 20nm〜0. 2 z m 程度とする。
[0032] p型 GaN層 22上には、 PLD法を用いて Gaがドープされた ZnO層 24が設けられる 。 Zn〇層 24は、ゾル 'ゲル法や熱 CVD法などを用いて形成してもよレ、。 Zn〇層 24の 厚みは、 l〜2 x m程度とする。 Zn〇層 24は、 GaN系半導体発光素子の発光波長 帯に対して透過率が高ぐ透明電極として機能する。 Zn〇層 24は、 Mg Zn O層（ 0≤x≤0. 5)であってもよい。
[0033] 透明電極としては、他にも ITO (Indium Tin Oxide)が広く知られている力 ITO をスパッタ法などにより形成した場合、 ΙΤΟに含まれる Snが ρ型 GaN層 22に対して η 型のドーパントとなって、 ρ型 GaN層 22の表面が η型化する結果、半導体発光素子 の順方向電圧が上昇してしまうという問題がある。第 1の実施形態で用いている Ζη〇 層 24は、 Znが ρ型 GaN層 22に対して ρ型のドーパントとなるので、このような問題は 生じない。カロえて、 GaNと ZnOの結晶は同じウルツァイト構造をとるため、良好な界面 を得やすい。
[0034] Zn〇層 24の表面には、 2次元の周期的な間隔で複数の凹部 30が形成される。 Zn O層 24の表面とは、 p型 GaN層 22と Zn〇層 24が接している面と対向する面を指す。 図 2は、凹部 30の配置例を示す図である。図 3は、凹部 30の他の配置例を示す図で ある。凹部 30は、図 2に示すように正方格子状に配置されて形成されてもよい。正方 格子状に配置した場合、 2次元の周期的な間隔で凹部 30を形成することができる。 また、凹部 30は、図 3に示すように三角格子状に配置されて形成されてもよい。三角 格子状に配置した場合は、 2次元の周期的な間隔で形成する凹部 30の密度を高く することができ、好適に光取り出し効率を向上させることができる。 [0035] 凹部 30の平面視形状は、たとえば図 2または図 3に示すように円形であってよぐま た、四角形や六角形であってもよい。その直径や 1辺の長さは lOOnm程度であって よレ、。凹部 30の深さは、 500nm程度であってよい。凹部 30の好適な周期間隔につ いては後述する。
[0036] この凹部 30は、 Zn〇層 24上にレジストを形成した後に、電子ビーム露光法や、ナノ インプリント法などの方法によってレジストを所望の形状にパターユングし、レジストを マスクとして RIE法などのドライエッチングを行うことにより形成する。
[0037] その後、 ZnO層 24、 p型 GaN層 22、 p型 AlGaN層 20、 InGaN発光層 18および n 型 GaN層 16の一部の領域をエッチングにより除去する。 n型 GaN層 16の途中まで エッチングして、露出した n型 GaN層 16の上面に n側電極 28を形成する。 n側電極 2 8はォーミックコンタクトであり、接触比抵抗が小さく熱的に安定であることが望ましぐ Aほたは Ti/Alを好適に用いることができる。ォーミックコンタクトとするために、 n側 電極 28を形成した後に、 600°C程度でシンターを行うことが望ましレ、。 n側電極 28の 厚みは、 2500 A程度であってよい。
[0038] 最後に、 ZnO層 24上の凹部が設けられていない一部の領域に p側電極 26を形成 する。 p側電極 26は、ォーミックコンタクトを実現するために、 Al、 Ti、 Agなどが利用 できる。 p側電極 26の厚みは、 Ptが 1000 A程度、 Auが 3000 A程度であってよい。 p側電極 26および n側電極 28は、蒸着法やスパッタ法を用いて形成することができる
[0039] 図 4は、半導体発光素子の電流一輝度特性を示す図である。図 4の横軸は、半導 体発光素子 10の順方向電流を表し、縦軸は、輝度を表す。曲線 34は ZnO層 24の 表面に凹部 30を形成しなかった場合の電流—輝度特性を示し、曲線 36は Zn〇層 2 4の表面に凹部 30を形成した場合の電流一輝度特性を示す。図 4に示すように、 Zn O層 24の表面に凹部 30を形成することによって輝度が向上している。これは、半導 体発光素子 10の光取り出し効率が向上してレ、ることを意味する。
[0040] 第 1の実施形態に係る半導体発光素子 10は、 Zn〇層 24の表面に 2次元の周期的 な間隔で凹部が形成されているため、 InGaN発光層 18からの光が回折される。回折 光のうち、 ZnO層 24と空気との界面での全反射角 Θ よりも小さい角度で界面に入射 した回折光は、全反射されずに半導体発光素子 10の外部に取り出されるため、光取 り出し効率を向上させることができる。
[0041] 第 1の実施形態に係る半導体発光素子 10では、 p型 GaN層 22ではなぐ ZnO層 2 4に凹部を形成しているため、ドライエッチングの際のプラズマダメージによる p型 Ga N層 22表面の n型化は起こらないので、順方向電圧を上昇させることなぐ好適に光 取り出し効率を向上させることができる。
[0042] 図 5は、凹部 30の周期間隔を説明するための図である。凹部 30の周期間隔とは、 2次元の面内におレヽて縦または横方向で隣接する凹部の中心間の間隔をレ、う。周期 間隔を Lと、 InGaN発光層 18からの光の空気中でのピーク波長を; Iと、その波長 λ における ZnO層 24の屈折率を η と、 ZnO層 24と空気層との界面に前記発光層か λ
らの光が入射する際の全反射角を Θ とする。全反射角 Θ は、 Θ =sin_ 1 (l/n ) λ となるので、たとえば波長 λ =450nmのときの Ζη〇の屈折率 η を 2. 3と、空気の屈 λ
折率を 1 · 0とすると、全反射角 Θ は、約 25· 8° である。
[0043] 図 5において、 ZnO層 24を横方向に導波する光 48から、 ZnO層 24の法線方向に 対して Θ の方向に回折される回折光 50と回折光 52が互いに強め合う条件は、
[数 1]
Figure imgf000011_0001
と表すことができる。 mは整数であり回折光の次数を意味する。 （1)式において、左辺 は回折光 50と回折光 52の位相差を表している。位相差が 2 πの整数倍であるときに 、回折光 50と回折光 52は互いに強め合う。 （1)式を Lについて変形すると、
[数 2]
ηΖ λ (1— s i n e m ) のように表すことができる。 [0044] 回折光 50と回折光 52が互いに強め合う角度 Θ が全反射角 Θ より小さいとき、す なわち Θ 力 Θ ≤ Θ の範囲にあるとき、互いに強め合う回折光 50と回折光 52 は、 ZnO層 24と空気との界面で全反射せず、半導体発光素子 10の外部に取り出す こと力 Sできる。つまり、周期間隔 Lが、
[数 3]
^ <LZ< ^ ^ ^ ……… （3)
ηΖλ ηζΛ (卜 sin0z) の範囲にあるとき、互いに強め合う回折光 50と回折光 52は半導体発光素子 10の外 部に放出される。実質的には 1次の回折光の強度が最も強いので、 m=lとして周期 間隔しを設定してよい。すなわち、
[数 4]
1 —— λ—— （4)
Figure imgf000012_0001
を満たすような周期間隔 Lに設定することが望ましい。たとえば、波長 λ =450nm、
Zn〇の屈折率 n =2. 3、m=l、 θ =25. 8° として上記の（4)式を用いて周期間 ん
隔 Lを計算すると、 196nm≤L ≤346nmとなる。
[0045] また、半導体発光素子では、半導体レーザと違い発光スペクトルがブロードなので 、空気中での半値幅 Δえを考慮して周期間隔 Lを設定してもよい。すなわち、発光 ピーク波長え力ら Δ λだけずれた波長え土 Δ λに合わせて周期間隔 Lを設定して も発光効率の改善効果を有する。ここで、半値幅 Δ λとは、発光ピーク波長えから発 光強度が 1/2となる波長までの波長幅をいう。半値幅 Δえを考慮した場合の周期間 隔 Lの範囲は、
[数 5]
Λ mW—厶 Λ) mCA+ΔΛ) mス mU-ΔΑ) ι (Α+ΔΑ)
≤し
(1-sin0z) n )(1-sin0z) ηζ ( )(1— sin0z)
(5) と表すことができる。 n
Figure imgf000013_0001
)は波長 λ + Δ λにおける ΖηΟ層の屈折率を表す。ここでも、実質的には 1次の回折 光の強度が最も強いので、 m=lとして周期間隔 Lを設定してよい。すなわち、
z
[数 6]
Α-Δλ Α+ΔΑ λ Λ—厶ス 1 +厶 λ '
Figure imgf000013_0002
nZi(1-sin9z) ηζ"- )(1- sinS η (1- sin8z)
(6) を満たすような周期間隔 Lに設定してよレ、。この場合、たとえば、波長え =450nm、 z
半値幅 Δλを 15nm Θ =25.8° とし、波長えにおける Zn〇の屈折率 n と波長 λ土 Δ λでの屈折率 η
Figure imgf000013_0003
≤ 358應となる。
[0046] さらに、上記のように、回折光 50と回折光 52が強め合う角度 Θ が全反射角 Θ より m z も小さい場合に最も望ましいのである力、実質的には、 Θ が Θ の 2倍より小さくても m z
発光効率の改善効果を有する。すなわち、 Θ 力 ο≤ θ ≤2θ の範囲であってもよ m m z
レ、。このとき、周期間隔 Lの範囲は、
z
[数 7]
_ mA η(λ-Δλ) ι (λ + Δλ) ma
Figure imgf000013_0004
(1-ε in2 '(1- sin28z) ηζ " )(1— sin26z) .
(7) と表すことができる。ここでも、実質的には 1次の回折光の強度が最も強いので、 m = 1として周期間隔 Lを設定してよい。すなわち、
園
λ λ-Αλ λ + ΔΑ '
Figure imgf000013_0005
nzi(1-s in2 θζ) nzu- sin20J nz λ)(1— sin20z) .
(8) を満たすような周期間隔 Lに設定してよい。この場合、波長 λ =450nm、半値幅 Δ ζ
λを 15nm θ =25.8° とし、波長えにおける Ζη〇の屈折率 η と波長 λ土 Δ λ での屈折率 η ≤935n
Figure imgf000013_0006
mとなる。
[0047] 第 1の実施形態においては、 ZnO層 24の表面に凹部を形成する場合について説 明したが、凹部ではなく凸部を Zn〇層 24形成しても同様に光取り出し効率の改善効 果を有する。また、上記においては、半導体発光素子 10が空気中で発光している場 合について説明したが、半導体発光素子 10は蛍光体や、光透過性樹脂に覆われた 状態であってもよい。この場合は、全反射角 Θ を求める際に、空気の屈折率ではな z
ぐ Zn〇層 24が接する媒体である蛍光体や光透過性樹脂の屈折率を用いれば、上 記の（3)〜（8)式を適用することができる。
[0048] (第 2の実施形態）
図 6は、本発明の第 2の実施形態に係る半導体発光素子の断面図である。図 6に 示すように、半導体発光素子 60は、コンタクト層である p型 GaN22とクラッド層である p型 AlGaN層 20とで構成される p型 GaN層 32と、 InGaN発光層 18と、コンタクト層 である n型 GaN層 16と、が積層されたダブルへテロ構造の GaN系半導体発光素子 である。第 2の実施形態に係る半導体発光素子 60の発光観測面は、 n型 GaN層 16 側である。
[0049] 第 2の実施形態に係る半導体発光素子 60は、まず、サファイア基板上に、 n型 GaN 層 16、 InGaN発光層 18、 p型 AlGaN層 20、 p型 GaN層 22を積層する。ここまでは、 第 1の実施形態に係る半導体発光素子 10と同様の工程であるが、その後、レーザ'リ フト'オフによってサファイア基板およびバッファ層を剥離する。レーザとしては、波長 248nmの KrFレーザを用いることができる。
[0050] サファイア基板およびバッファ層剥離によって露出した n型 GaN層 16の表面には、
2次元の周期的な間隔で複数の凹部 30が形成される。 n型 GaN層 16の表面とは、 I nGaN発光層 18と n型 GaN層 16が接している面と対向する面を指す。凹部 30は、 図 2に示すように正方格子状に配置されて形成されてもよい。また、凹部 30は、図 3 に示すように三角格子状に配置されて形成されてもよい。
[0051] 凹部 30の平面視形状は、たとえば図 2または図 3に示すように円形であってよぐま た、四角形や六角形であってもよレ、。その直径や 1辺の長さは lOOnm程度であって よレヽ。凹部 30の深さは、 500nm程度であってよレヽ。
[0052] 凹部 30は、第 1の実施の形態に係る半導体発光素子 10と同様に、 RIE法などのド ライエッチングを行うことにより形成することができる。 n型 GaN層 16をドライエツチン グすることによつても窒素空孔が発生し、 n型 GaN層 16の表面が n型化する力 n型 GaN層 16は元来 n型であるから逆バイアスが印加される状態にはならず、順方向電 圧が上昇することはない。
[0053] 凹部 30を形成後、 p型 GaN層 22、 p型 AlGaN層 20、 InGaN発光層 18および n型 GaN層 16の一部の領域をエッチングにより除去する。 n型 GaN層 16の途中までエツ チングして、露出した n型 GaN層 16の上面に n側電極 28を形成する。
[0054] その後、 p型 GaN層 22上に、 p側電極 26を形成する。半導体発光素子 60は、発光 観測面が n型 GaN層 16側であるから、 p型 GaN層 22上に ZnOの透明電極層は形成 する必要はなぐ n型 GaN層 16上に直接 p側電極 26を形成する。 p側電極 26は、 Pt /Auなどを用いることが望ましレ、。 p側電極 26の厚みは、 Ptが 1000 A程度、 Auが 3000 A程度であってよい。
[0055] 第 2の実施形態に係る半導体発光素子 60においては、 n型 GaN層 16の表面に 2 次元の周期的な間隔で凹部が形成されているため、 InGaN発光層 18からの光が回 折される。回折光のうち、 n型 GaN層 16と空気との界面での全反射角 Θ よりも小さい
g
角度で界面に入射した回折光は、全反射されずに半導体発光素子 60の外部に取り 出されるため、光取り出し効率を向上させることができる。
[0056] 凹部 30の周期間隔 Lは、
g
[数 9]
……… （9)
Figure imgf000015_0001
を満たす範囲で設定することが望ましい。 λは InGaN発光層 18からの光の空気中 でのピーク波長を、 n はその波長えにおける n型 GaN層 16の屈折率を表す。
e l
[0057] (9)式を満たす周期間隔 Lで n型 GaN層 16の表面に凹部 30を形成することによつ
g
て、回折光を半導体発光素子 60の外部に取り出すことができ、光取り出し効率を向 上させることができる。たとえば、波長 λ =450nm、 n型 GaN層 16の屈折率 n = 2
s i
. 5、全反射角 Θ = 23. 6° として上記の（9)式を用いて周期間隔 Lを計算すると、
g g
180nm≤L≤300nmとなる。 また、第 1の実施形態と同様に、半導体発光素子 60の半値幅 Δえを考慮して周期 間隔 Lを設定しても光取り出し効率を向上させることができる。すなわち、隣接する凹 g
部 30の周期間隔 Lが、
g
[数 10]
λ -厶ス A +厶 λ
Figure imgf000016_0001
n (1-sines) ns )(1-sin9s) ns )(1-sin9s)
(10) の範囲にあってもよレ、。 n は波長 λ— λにおける η型 GaN層 16の屈折率 eil-M)
を、 n は波長 λ + Δ λにおける η型 GaN層 16の屈折率を表す。
[0059] さらに、第 1の実施形態と同様に、回折光が強め合う角度 Θ 力 0≤ θ ≤2Θ の
m m g 範囲であっても光取り出し効率を向上させることができる。すなわち、隣接する凹部 3 0の周期間隔 Lが、
g
[数 11]
Figure imgf000016_0002
(11) の範囲にあってもよい。
[0060] 図 7は、本発明の第 2の実施形態に係る半導体発光素子の変形例を示す図である 。図 7示す半導体発光素子 62では、サファイア基板 12およびバッファ層 14は剥離せ ずに、 ZnO層 24側から n型 GaN層 16の途中までエッチングすることによって露出し た n型 GaN層 16の表面であって、 n側電極 28を形成する領域以外の場所に、凹部 3 0を形成している。なお、図 7においては凹部 30の大きさを拡大して描いているため、 凹部 30は 1つしか描かれていないが、実際には複数の凹部 30が形成される。
[0061] InGaN発光層 18で発光し、バッファ層 14とサファイア基板 12との界面で反射した 光が凹部 30を形成した領域に入射した場合、この光は凹部 30によって回折されるの で、進行方向が変わり、全反射することなく半導体発光素子 62の外部に取り出すこと ができる。半導体発光素子 62においても、 n型 GaN層 16に凹部 30を形成している ため、 n型 GaN層 16の表面が n型化することによって順方向電圧が上昇することはな レ [0062] 第 2の実施形態においては、 n型 GaN層 16の表面に凹部を形成する場合につい て説明したが、凹部ではなく凸部を n型 GaN層 16の表面に形成しても同様に光取り 出し効率の改善効果を有する。また、上記においては、半導体発光素子 60または 6 2が空気中で発光している場合について説明したが、半導体発光素子 60または 62 は蛍光体や、光透過性樹脂に覆われた状態であってもよい。この場合は、全反射角 Θ を求める際に、空気の屈折率ではなぐ n型 GaN層 16が接する媒体である蛍光 g
体や光透過性樹脂の屈折率を用いれば、上記の（9)〜（： 11)式を適用することがで きる。
[0063] (第 3の実施形態）
図 8は、本発明の第 3の実施形態に係る半導体発光素子の断面図である。図 8に 示すように、半導体発光素子 70は、 SiC基板 40上に、コンタクト層である n型 GaN層 16と、 InGaN発光層 18と、クラッド層である p型 AlGaN層 20とコンタクト層である p型 GaN 22とで構成される p型 GaN層 32と、が積層されたダブルへテロ構造の GaN系 半導体発光素子である。半導体発光素子 70の発光観測面は、 ZnO層 24側または S iC基板 40側である。 ZnO層 24側を発光観測面とする場合には、半導体発光素子 7 0を使用する際に、 SiC基板 40と実装基板との間にたとえば銀 (Ag)からなる反射板 ( 図示せず）を設けるとよい。反射板を設けることで、 SiC基板 40側から放出された光 を発光観測面である ZnO層 24側へ反射させることができる。
[0064] 第 3の実施形態に係る半導体発光素子 70は、 SiC基板 40上に、 GaN系半導体を ェピタキシャル成長させることによって形成し、その後、 SiC基板 40の表面に凹部 30 を形成している。 Zn〇層 24上には透明電極として機能する ZnO層 24を備える力 Z n〇層 24に凹部は形成してレ、なレ、。
[0065] SiCはサファイアと異なり導電性であるため、第 1または第 2の実施形態のように p型 GaN層や InGaN発光層などをエッチングして、 n型 GaN層 16に接続する n側電極を 形成する工程は不要であり、製造工程の簡易化と信頼性の向上を図ることができる。
[0066] SiC基板 40の表面には、 2次元の周期的な間隔で複数の凹部 30が形成される。 Si C基板 40の表面とは、 n型 GaN層 16と SiC基板 40が接している面と対向する面を指 す。凹部 30は、図 2に示すように正方格子状に配置されて形成されてもよい。また、 凹部 30は、図 3に示すように三角格子状に配置されて形成されてもよい。
[0067] 凹部 30の平面視形状は、たとえば図 2または図 3に示すように円形であってよぐま た、四角形や六角形であってもよい。その直径や 1辺の長さは lOOnm程度であって よレヽ。凹部 30の深さは、 500nm程度であってよレヽ。
[0068] 凹部 30は、第 1の実施の形態に係る半導体発光素子 10と同様に、 RIE法などのド ライエッチングを行うことにより形成することができる。 SiC基板 40をドライエッチングし ても、プラズマダメージによる順方向電圧の上昇という問題は発生しない。
[0069] SiC基板 40上の凹部 30が形成されていない一部の領域には、 n側電極 28が設け られる。 n側電極 28は、 SiC基板 40の表面中央付近に形成することが望ましい。 n側 電極 28は、反射層としても機能し、 Ni、 Ti、 Ni/Ti/Au,または NiTiァロイなどを 用いることができる。 n側電極 28の厚みは 2500 A程度であってよい。
[0070] Zn〇層 24上の一部の領域には、 p側電極 26が形成される。基板として SiC基板 40 を用いた場合は、 p側電極 26を ZnO層 24の表面中央付近に形成することが望まし レ、。 ρ側電極 26は、 Pt/Auなどを用いることが望ましい。 p側電極 26の厚みは、 Pt カ 1000 程度、八11が3000 程度でぁってょぃ。
[0071] 第 3の実施形態に係る半導体発光素子 70においては、 SiC基板 40の表面に 2次 元の周期的な間隔で凹部が形成されているため、 InGaN発光層 18から SiC基板 40 方向に放出された光が、 SiC基板 40と空気との界面で回折される。 SiC基板 40の法 線に対して全反射角 Θ よりも小さい角度方向に回折された光は、 SiC基板 40と空気 s
との界面で全反射されることなく半導体発光素子 70の外部に取り出すことができ、光 取り出し効率を向上させることができる。
[0072] 凹部 30の周期間隔 Lは、
s
[数 12]
λ ≤ ≤
Figure imgf000018_0001
入 _ ■■■■■■■■■ (12)
nsえ nS 1 -s i n 0s) を満たす範囲で設定することが望ましい。 λは InGaN発光層 18からの光の空気中 でのピーク波長を、 n はその波長 λにおける SiC基板 40の屈折率を、 Θ は SiC基 sん s 板と空気との界面での全反射角を表す。
[0073] (12)式を満たす周期間隔 Lで凹部 30を形成することによって、回折光を半導体発 s
光素子 70の外部に取り出すことができ、光取り出し効率を向上させることができる。た と免は、、波長 λ =450mn、 SiC基板 40の屈折率 n = 2. 65、 Θ = 22. 2° として 上記の（12)式を用いて周期間隔 Lを計算すると、 170nm≤L≤273nmとなる。
[0074] また、半導体発光素子 70の半値幅 Δ λを考慮して周期間隔 Lを設定しても光取り 出し効率を向上させることができる。すなわち、 Ρ 接する凹部 30の周期間隔 Lが、 s
[数 13]
Figure imgf000019_0001
(13) の範囲にあってもよレ、。 n は波長 λ — λにおける SiC基板 40の屈折率を、 n は波長 λ + Δ λにおける SiC基板 40の屈折率を表す。
s d + Δ
[0075] さらに、回折光が強め合う角度 Θ 力 0≤ θ ≤2 Θ の範囲であっても光取り出し m m s
効率を向上させることができる。すなわち、隣接する凹部 30の周期間隔 Lが、
[数 14]
λ—厶ス Α + ΔΑ λ λ - Αλ λ + ΔΑ
： max
Figure imgf000019_0002
ns i(1 -s ι η2 ΘΒ) ns )(1 -s i n2 6S) ns )(1 -s i n2 0s)
(14) の範囲にあってもよい。
[0076] 第 3の実施形態においては、 SiC基板 40の表面に凹部を形成する場合について 説明したが、凹部ではなく凸部を SiC基板 40の表面に形成しても同様に光取り出し 効率の改善効果を有する。また、上記においては、半導体発光素子 70が空気中で 発光している場合について説明したが、半導体発光素子 70は蛍光体や、光透過性 樹脂に覆われた状態であってもよい。この場合は、空気ではなぐ SiC基板 40が接す る媒体である蛍光体や光透過性樹脂の屈折率を用いれば、上記の（12)〜（14)式 を適用すること力 Sできる。
[0077] (第 4の実施形態）
図 9は、本発明の第 4の実施形態に係る半導体発光素子の断面図である。図 9に 示すように、半導体発光素子 80は、 SiC基板 40上に、コンタクト層である n型 GaN層 16と、 InGaN発光層 18と、クラッド層である p型 AlGaN層 20とコンタクト層である p型 GaN 22とで構成される p型 GaN層 32と、が積層されたダブルへテロ構造の GaN系 半導体発光素子である。第 4の実施形態に係る半導体発光素子 80の発光観測面は 、 Zn〇層 24側または SiC基板 40側である。第 3の実施形態と同様に、実装する際に は、反射板を設けてもよい。
[0078] 第 4の実施形態に係る半導体発光素子 80は、 p型 GaN層 22上に設けられた Zn〇 層 24の表面に凹部 38を形成する点が、第 3の実施形態に係る半導体発光素子 70と 異なる。 SiC基板 40の表面には、第 3の実施形態と同様に凹部 30が形成される。
[0079] Zn〇層 24の表面には、 2次元の周期的な間隔で複数の凹部 38が形成される。 Zn O層 24の表面とは、 ZnO層 24と p型 GaN層 22が接している面と対向する面を指す。 凹部 38の配置、形状などは、第 1の実施形態に係る半導体発光素子 10と同様であり 、周期間隔 Lは、（3)〜（8)式を適用して設定することができる。ただし、基板として S
z
iC基板 40を用いた場合は、 p側電極 26を ZnO層 24の表面中央付近に形成すること が望ましい。
[0080] 第 4の実施形態に係る半導体発光素子 80では、 ZnO層 24の表面に 2次元の周期 的な間隔で凹部 38が形成されているため、 InGaN発光層 18から ZnO層 24方向に 放出された光が回折される。回折光のうち、 ZnO層 24と空気との界面での全反射角 Θ よりも小さい角度で界面に入射した回折光は、全反射されずに半導体発光素子 8 z
0の外部に取り出すことができる。また、 SiC基板 40の表面に形成した凹部 30の効果 は、第 3の実施形態に係る半導体発光素子 70の場合と同様である。
[0081] 第 4の実施形態に係る半導体発光素子 80においても、第 1の実施形態と同様に、 p 型 GaN層 22ではなぐ Zn〇層 24に凹部を形成しているため、ドライエッチングの際 のプラズマダメージによる p型 GaN層 22表面の n型化は起こらないので、順方向電圧 は上昇しない。また、第 3の実施形態と同様に、 SiC基板 40をドライエッチングしても 、プラズマダメージによる順方向電圧の上昇は起こらなレ、。
[0082] 以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それ らの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、 またそうした変形例も本発明の範囲にあることは、当業者に理解されるところである。 産業上の利用可能性
本発明は、携帯電話などに用いられる半導体発光素子に利用することができる。

Claims

請求の範囲
[1] 基板上に、 n型 GaN層と、発光層と、 p型 GaN層とが積層された半導体発光素子で あって、
前記 p型 GaN層上に Mg Zn 〇層（0≤x≤0. 5)が設けられ、
前記 Mg Zn O層（0≤x≤0. 5)の表面に、 2次元の周期的な間隔で凹部または 凸部が形成されることを特徴とする半導体発光素子。
[2] 前記発光層からの光の空気中での波長をえと、その波長えにおける前記 Mg Zn
O層（0≤χ≤0· 5)の屈折率を η と、前記 Mg Zn 〇層（0≤χ≤0· 5)とそれに 接する媒体との界面での全反射角を Θ としたときに、隣接する凹部の周期間隔また は隣接する凸部の周期間隔 Lが、
[数 1]
Figure imgf000022_0001
の範囲にあることを特徴とする請求項 1に記載の半導体発光素子。
[3] 前記発光層からの光の空気中での波長をえと、その波長えにおける前記 Mg Zn
O層（0≤x≤0. 5)の屈折率を n と、前記発光層からの光の空気中での半値幅を
Δ λと、波長 λ— Δ λにおける前記 Mg Zn O層（0≤x≤0. 5)の屈折率を n と、波長 λ + Δ λにおける前記 Mg Zn O層（O ^ x ^ O. 5)の屈折率を n と、前記 Mg Zn O層（0≤x≤0. 5)とそれに接する媒体との界面での全反射角 を Θ としたときに、隣接する凹部の周期間隔または隣接する凸部の周期間隔 Lが、
[数 2]
Figure imgf000022_0002
の範囲にあることを特徴とする請求項 1に記載の半導体発光素子。
[4] 前記発光層からの光の空気中での波長を λと、その波長 λにおける前記 Mg Zn
O層（0≤χ≤0. 5)の屈折率を η と、前記発光層からの光の空気中での半値幅を Δ λと、波長 λ— Δ λにおける前記 Mg Zn O層（0≤x≤0. 5)の屈折率を n
1— z\X— と、波長 λ + Δ λにおける前記 Mg Zn O層（O^x^O. 5)の屈折率を n
Δ λ) χ 1-χ Δ と、前記 Mg Zn O層（0≤x≤0. 5)とそれに接する媒体との界面での全反射角
X) 1
を Θ としたときに、隣接する凹部の周期間隔または隣接する凸部の周期間隔 L力
[数 3]
λ λ-Αλ λ+Αλ λ λ-Δλ λ+Δλ
≤し≤ max
η (1-βίη2 θ,) η (1-sin29z) η (1_sin20z) の範囲にあることを特徴とする請求項 1に記載の半導体発光素子。
[5] 前記 MgxZn O層（0≤x≤0. 5)に形成される凹部または凸部は、正方格子状ま たは三角格子状に配置されることを特徴とする請求項 1から 4のいずれかに記載の半 導体発光素子。
[6] p型 GaN層と、発光層と、 n型 GaN層とが積層された半導体発光素子であって、 前記 n型 GaN層の表面に、 2次元の周期的な間隔で凹部または凸部が形成される ことを特徴とする半導体発光素子。
[7] 前記発光層からの光の空気中での波長を λと、その波長 λにおける前記 η型 GaN 層の屈折率を n と、前記 n型 GaN層とそれに接する媒体との界面での全反射角を Θ としたときに、隣接する凹部の周期間隔または隣接する凸部の周期間隔 L力
[数 4]
Figure imgf000023_0001
ngA(1-sin0g) の範囲にあることを特徴とする請求項 6に記載の半導体発光素子。
[8] 前記発光層からの光の空気中での波長を λと、その波長 λにおける前記 η型 GaN 層の屈折率を n と、前記発光層からの光の空気中での半値幅を Δ λと、波長; I一 Δ λにおける前記 η型 GaN層の屈折率を η と、波長 λ + Δ λにおける前記 η g(l-M)
型 GaN層の屈折率を n と、前記 n型 GaN層とそれに接する媒体との界面での g(X + M)
全反射角を Θ としたときに、隣接する凹部の周期間隔または隣接する凸部の周期間 隔 Lが、
g
[数 5]
Λ スー厶ス Α + ΔΛ λ-Λλ λ + Δλ mm max
½ί ngCA L n (1-s in 9g) (1- i ηθΒ) n (1-sin0g) の範囲にあることを特徴とする請求項 6に記載の半導体発光素子。
[9] 前記発光層からの光の空気中での波長を λと、その波長 λにおける前記 η型 GaN 層の屈折率を n と、前記発光層からの光の空気中での半値幅を Δ λと、波長; I一 Δ λにおける前記 η型 GaN層の屈折率を η と、波長 λ + Δ λにおける前記 η
g(l-M)
型 GaN層の屈折率を n と、前記 n型 GaN層とそれに接する媒体との界面での
g(X + M)
全反射角を Θ としたときに、隣接する凹部の周期間隔または隣接する凸部の周期間
g
隔 Lが、
λ λ-Δλ λ + Δλ λ λ-Δλ λ + Δλ
max
η η η n"(1_sin2 ) η (1_sin2 ¾) η (1-sin266) の範囲にあることを特徴とする請求項 6に記載の半導体発光素子。
[10] 前記 η型 GaN層に形成される凹部または凸部は、正方格子状または三角格子状に 配置されることを特徴とする請求項 6から 9のいずれかに記載の半導体発光素子。
[11] 基板上に、 n型 GaN層と、発光層と、 p型 GaN層とが積層された半導体発光素子で めってヽ
前記基板は、 SiC基板であり、
前記 SiC基板の表面に、 2次元の周期的な間隔で凹部または凸部が形成されるこ とを特徴とする半導体発光素子。
[12] 前記発光層からの光の空気中での波長をえと、その波長えにおける前記 SiC基板 の屈折率を n と、前記 SiC基板とそれに接する媒体との界面での全反射角を Θ とし
λ
たときに、 Ρ 接する凹部の周期間隔または隣接する凸部の周期間隔 Lが、
[数 7]
Figure imgf000025_0001
λ η8 λ (1 -s i n 0s) の範囲にあることを特徴とする請求項 1 1に記載の半導体発光素子。
[13] 前記発光層からの光の空気中での波長をえと、その波長えにおける前記 SiC基板 の屈折率を n と、前記発光層からの光の空気中での半値幅を Δ λと、波長 λ— Δ λにおける前記 SiC基板の屈折率を η と、波長 λ + Δ λにおける前記 SiC基 板の屈折率を n と、前記 SiC基板とそれに接する媒体との界面での全反射角
+ Δ
を Θ としたときに、隣接する凹部の周期間隔または隣接する凸部の周期間隔 Lが、 園
Figure imgf000025_0002
の範囲にあることを特徴とする請求項 1 1に記載の半導体発光素子。
[14] 前記発光層からの光の空気中での波長を λと、その波長 λにおける前記 SiC基板 の屈折率を n と、前記発光層からの光の空気中での半値幅を Δ λと、波長 λ— Δ λにおける前記 SiC基板の屈折率を η と、波長; I + Δ λにおける前記 SiC基
- Δ
板の屈折率を η と、前記 SiC基板とそれに接する媒体との界面での全反射角 を Θ としたときに、隣接する凹部の周期間隔または隣接する凸部の周期間隔 Lが、
[数 9]
λ Α -Δλ λ + ΔΑ < \ λ λ -Αλ λ + Αλ
Πϋλ η"λ- n . n (1 -s i n2 9s) η (1 -s i n2 ¾) η (1 -s n2 6S) の範囲にあることを特徴とする請求項 1 1に記載の半導体発光素子。
[15] 前記 SiC基板に形成される凹部または凸部は、正方格子状または三角格子状に配 置されることを特徴とする請求項 1 1から 14のレ、ずれかに記載の半導体発光素子。
[16] 前記 p型 GaN層上に Mg Zn 〇層（0≤x≤0. 5)が設けられ、
前記 Mg Zn O層（0≤x≤0. 5)の表面に、 2次元の周期的な間隔で凹部または 凸部が形成されることを特徴とする請求項 1 1から 15のいずれかに記載の半導体発 光素子。
[17] 前記発光層からの光の空気中での波長をえと、その波長えにおける前記 Mg Zn
O層（0≤χ≤0· 5)の屈折率を η と、前記 Mg Zn 〇層（0≤χ≤0· 5)とそれに 接する媒体との界面での全反射角を Θ としたときに、 Ρ接する凹部の周期間隔また は隣接する凸部の周期間隔 Lが、
[数 10]
Figure imgf000026_0001
の範囲にあることを特徴とする請求項 16に記載の半導体発光素子。
[18] 前記発光層からの光の空気中での波長をえと、その波長えにおける前記 Mg Zn
O層（0≤x≤0. 5)の屈折率を n と、前記発光層からの光の空気中での半値幅を
Δ λと、波長 λ _ Δ λにおける前記 Mg Zn O層（0≤x≤0. 5)の屈折率を n と、波長 λ + Δ λにおける前記 Mg Zn 〇層（0≤x≤0. 5)の屈折率を n と、前記 Mg Zn O層（0≤x≤0. 5)とそれに接する媒体との界面での全反射角 を Θ としたときに、隣接する凹部の周期間隔または隣接する凸部の周期間隔 Lが、
[数 11]
λ-ΔΑ λ + ΔΛ λ-Δλ λ + Δλ mm ≤し; max
n (1-sin0z) n )(1-si ηθζ) ηζ )(1_sin6z) の範囲にあることを特徴とする請求項 16に記載の半導体発光素子。
[19] 前記発光層からの光の空気中での波長をえと、その波長えにおける前記 Mg Zn
O層（0≤x≤0. 5)の屈折率を n と、前記発光層からの光の空気中での半値幅を
Δ λと、波長 λ— Δ λにおける前記 Mg Zn O層（0≤x≤0. 5)の屈折率を n と、波長 λ + Δ λにおける前記 Mg Zn O層（O^x^O. 5)の屈折率を n と、前記 Mg Zn O層（0≤x≤0. 5)とそれに接する媒体との界面での全反射角 を Θ としたときに、隣接する凹部の周期間隔または隣接する凸部の周期間隔 Lが、
[数 12] λ λ-Δλ λ + Δλ '
Figure imgf000027_0001
n (1-sin2 θζ) n )(1-sin29z) ηζ )(1-είη2θζ) . の範囲にあることを特徴とする請求項 16に記載の半導体発光素子。
（0≤χ≤0. 5)に形成される凹部または凸部は、正方格子状ま
Figure imgf000027_0002
たは三角格子状に配置されることを特徴とする請求項 16から 19のいずれかに記載 の半導体発光素子。
PCT/JP2006/304102 2005-06-09 2006-03-03 半導体発光素子 WO2006132013A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP06715185A EP1909335A1 (en) 2005-06-09 2006-03-03 Semiconductor light emitting element
US11/916,868 US7906791B2 (en) 2005-06-09 2006-03-03 Semiconductor light emitting element
US13/018,634 US20110133208A1 (en) 2005-06-09 2011-02-01 Semiconductor element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005169056 2005-06-09
JP2005-169056 2005-06-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/018,634 Division US20110133208A1 (en) 2005-06-09 2011-02-01 Semiconductor element

Publications (1)

Publication Number Publication Date
WO2006132013A1 true WO2006132013A1 (ja) 2006-12-14

Family

ID=37498222

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/304102 WO2006132013A1 (ja) 2005-06-09 2006-03-03 半導体発光素子

Country Status (6)

Country Link
US (2) US7906791B2 (ja)
EP (1) EP1909335A1 (ja)
KR (1) KR20080014833A (ja)
CN (1) CN101180745A (ja)
TW (1) TW200701522A (ja)
WO (1) WO2006132013A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1968124A1 (en) * 2005-12-29 2008-09-10 Rohm Co., Ltd. Semiconductor light emitting element and process for producing the same
KR100926280B1 (ko) 2007-12-14 2009-11-12 고려대학교 산학협력단 발광 효율 향상을 위한 질화물 발광 소자 및 그 제조 방법
EP2132791B1 (de) * 2007-01-29 2016-07-20 OSRAM Opto Semiconductors GmbH Dünnfilm-leuchtdioden-chip und verfahren zur herstellung eines dünnfilm-leuchtdioden-chips
WO2023037629A1 (ja) * 2021-09-13 2023-03-16 ウシオ電機株式会社 赤外ｌｅｄ素子

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257075B (zh) * 2008-03-13 2010-05-12 鹤山丽得电子实业有限公司 一种发光二极管器件及其制造方法
CN101281947B (zh) * 2008-05-20 2010-04-14 上海大学 通过新结构提高出光效率的发光二极管芯片及其制造工艺
US8188496B2 (en) * 2008-11-06 2012-05-29 Samsung Led Co., Ltd. Semiconductor light emitting device including substrate having protection layers and method for manufacturing the same
CN101494269B (zh) * 2008-12-18 2010-05-12 济南大学 一种用缓冲层制备氧化锌薄膜的方法
JP4962743B2 (ja) * 2008-12-19 2012-06-27 セイコーエプソン株式会社 発光装置
KR101210172B1 (ko) * 2009-03-02 2012-12-07 엘지이노텍 주식회사 발광 소자
KR100969160B1 (ko) * 2009-03-10 2010-07-21 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR100993094B1 (ko) * 2010-02-01 2010-11-08 엘지이노텍 주식회사 발광소자 및 발광소자 패키지
KR100969100B1 (ko) 2010-02-12 2010-07-09 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 발광소자 패키지
CN101847677B (zh) * 2010-04-07 2012-11-14 中国科学院半导体研究所 采用mvpe两步法制备氧化锌透明电极的方法
KR101047739B1 (ko) * 2010-04-28 2011-07-07 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템
JP4806112B1 (ja) 2010-05-07 2011-11-02 パナソニック株式会社 発光ダイオード
CN102255025A (zh) * 2010-05-18 2011-11-23 展晶科技(深圳)有限公司 发光二极管
EP2602836A1 (en) * 2010-08-06 2013-06-12 Panasonic Corporation Semiconductor light-emitting element
CN102064253A (zh) * 2010-11-24 2011-05-18 映瑞光电科技(上海)有限公司 发光二极管及其制造方法
US8912080B2 (en) * 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
JP2013120829A (ja) * 2011-12-07 2013-06-17 Sharp Corp 窒化物半導体紫外発光素子
CN102623603A (zh) * 2012-03-31 2012-08-01 华灿光电股份有限公司 半导体发光器件及其制备方法
JP6059501B2 (ja) * 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6307703B2 (ja) 2013-05-31 2018-04-11 パナソニックＩｐマネジメント株式会社 波長変換素子、波長変換素子を備えた発光装置、発光装置を備えた車両、および波長変換素子の製造方法
US10069049B2 (en) 2013-07-30 2018-09-04 National Institute Of Information And Communicatio Semiconductor light emitting element and method for manufacturing the same
US10051724B1 (en) 2014-01-31 2018-08-14 Apple Inc. Structural ground reference for an electronic component of a computing device
US9525222B2 (en) 2014-04-11 2016-12-20 Apple Inc. Reducing or eliminating board-to-board connectors
US9666967B2 (en) * 2014-07-28 2017-05-30 Apple Inc. Printed circuit board connector for non-planar configurations
CN104393127B (zh) * 2014-11-18 2017-05-03 中国科学院半导体研究所 一种倒装结构发光二极管及其制作方法
JP2016134501A (ja) 2015-01-20 2016-07-25 スタンレー電気株式会社 半導体発光装置
JP2017003697A (ja) * 2015-06-08 2017-01-05 パナソニックＩｐマネジメント株式会社 発光素子および発光装置
US10727374B2 (en) * 2015-09-04 2020-07-28 Seoul Semiconductor Co., Ltd. Transparent conductive structure and formation thereof
US10945664B1 (en) 2015-09-30 2021-03-16 Apple, Inc. Protective case with coupling gasket for a wearable electronic device
JP2017112203A (ja) * 2015-12-16 2017-06-22 シャープ株式会社 半導体発光素子
US10873174B2 (en) * 2016-11-02 2020-12-22 Sony Corporation Light-emitting element and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128445A (ja) * 2002-07-29 2004-04-22 Matsushita Electric Works Ltd 発光素子およびその製造方法
JP2005005679A (ja) 2003-04-15 2005-01-06 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JP2005158788A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Works Ltd 半導体発光素子
JP2006049855A (ja) * 2004-06-28 2006-02-16 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889295A (en) * 1996-02-26 1999-03-30 Kabushiki Kaisha Toshiba Semiconductor device
TW573372B (en) * 2002-11-06 2004-01-21 Super Nova Optoelectronics Cor GaN-based III-V group compound semiconductor light-emitting diode and the manufacturing method thereof
US6878969B2 (en) * 2002-07-29 2005-04-12 Matsushita Electric Works, Ltd. Light emitting device
US7102175B2 (en) * 2003-04-15 2006-09-05 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128445A (ja) * 2002-07-29 2004-04-22 Matsushita Electric Works Ltd 発光素子およびその製造方法
JP2005005679A (ja) 2003-04-15 2005-01-06 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JP2005158788A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Works Ltd 半導体発光素子
JP2006049855A (ja) * 2004-06-28 2006-02-16 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1968124A1 (en) * 2005-12-29 2008-09-10 Rohm Co., Ltd. Semiconductor light emitting element and process for producing the same
EP1968124A4 (en) * 2005-12-29 2009-09-23 Rohm Co Ltd SEMICONDUCTOR LIGHT ELEMENT AND PROCESS FOR ITS MANUFACTURE
US8304795B2 (en) 2005-12-29 2012-11-06 Rohm Co., Ltd. Semiconductor light emitting device with concave-convex pattern and method for manufacturing the same
EP2132791B1 (de) * 2007-01-29 2016-07-20 OSRAM Opto Semiconductors GmbH Dünnfilm-leuchtdioden-chip und verfahren zur herstellung eines dünnfilm-leuchtdioden-chips
KR100926280B1 (ko) 2007-12-14 2009-11-12 고려대학교 산학협력단 발광 효율 향상을 위한 질화물 발광 소자 및 그 제조 방법
WO2023037629A1 (ja) * 2021-09-13 2023-03-16 ウシオ電機株式会社 赤外ｌｅｄ素子

Also Published As

Publication number Publication date
KR20080014833A (ko) 2008-02-14
US20110133208A1 (en) 2011-06-09
US20090267048A1 (en) 2009-10-29
US7906791B2 (en) 2011-03-15
TW200701522A (en) 2007-01-01
EP1909335A1 (en) 2008-04-09
CN101180745A (zh) 2008-05-14

Similar Documents

Publication Publication Date Title
WO2006132013A1 (ja) 半導体発光素子
JP5391469B2 (ja) 窒化物半導体発光素子およびその製造方法
JP4992282B2 (ja) 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
JP2007019488A (ja) 半導体発光素子
JP5237274B2 (ja) 発光素子及び照明装置
JP2008288248A (ja) 半導体発光素子
JP2007150074A (ja) 窒化物半導体発光素子
KR20080087135A (ko) 질화물 반도체 발광 소자
KR20080003901A (ko) 질화물 반도체 발광 소자
KR20090012493A (ko) 광자결정 발광소자
US20130234178A1 (en) Semiconductor light emitting device and method for manufacturing the same
JP2005056922A (ja) 半導体発光素子
JP2005268601A (ja) 化合物半導体発光素子
US20130087763A1 (en) Light emitting diode and method of manufacturing the same
JP2012033521A (ja) 基板、及び発光素子
US20130207147A1 (en) Uv light emitting diode and method of manufacturing the same
JP5116291B2 (ja) 発光素子及び照明装置
JP2008159894A (ja) 発光素子及び照明装置
JP2007149713A (ja) 半導体発光ダイオード
KR20110093006A (ko) 질화물 반도체 발광소자
JP4751093B2 (ja) 半導体発光素子
JP2008277430A (ja) 窒化物半導体発光素子
JP2007250714A (ja) 発光素子
JP2010056459A (ja) 発光素子の製造方法
KR101654341B1 (ko) 발광 소자 및 그 제조방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680018108.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020077028387

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 11916868

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2006715185

Country of ref document: EP