WO2023037629A1 - 赤外ｌｅｄ素子 - Google Patents

赤外ｌｅｄ素子 Download PDF

Info

Publication number
WO2023037629A1
WO2023037629A1 PCT/JP2022/014093 JP2022014093W WO2023037629A1 WO 2023037629 A1 WO2023037629 A1 WO 2023037629A1 JP 2022014093 W JP2022014093 W JP 2022014093W WO 2023037629 A1 WO2023037629 A1 WO 2023037629A1
Authority
WO
WIPO (PCT)
Prior art keywords
inp substrate
layer
electrode
semiconductor layer
infrared led
Prior art date
Application number
PCT/JP2022/014093
Other languages
English (en)
French (fr)
Inventor
邦亮 石原
展大 福本
Original Assignee
ウシオ電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウシオ電機株式会社 filed Critical ウシオ電機株式会社
Priority to JP2023546763A priority Critical patent/JPWO2023037629A1/ja
Publication of WO2023037629A1 publication Critical patent/WO2023037629A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Definitions

  • the present invention relates to an infrared LED element, and more particularly to an infrared LED element capable of emitting infrared light with a peak emission wavelength of 1000 nm to 1800 nm.
  • semiconductor light-emitting elements with emission wavelengths of 1000 nm or more and belonging to the infrared region have been widely used in applications such as security cameras, surveillance cameras, gas detectors, medical sensors, and industrial equipment.
  • a semiconductor light emitting device with an emission wavelength of 1000 nm or more is generally manufactured by the following procedure.
  • a first conductivity type semiconductor layer, an active layer (sometimes referred to as a “light emitting layer”), and a second conductivity type semiconductor layer are epitaxially grown in sequence on an InP substrate as a growth substrate.
  • an electrode for injecting current is formed on the semiconductor wafer, and the wafer is cut into chips.
  • Patent Document 1 discloses a structure in which a wafer having an epitaxial layer crystal-grown on a growth substrate is bonded to a conductive support substrate, and then the growth substrate is removed to improve the light extraction efficiency. ing.
  • JP-A-4-282875 JP 2013-30606 A JP-A-2000-114595
  • the electrodes are arranged on the surface of the InP substrate opposite to the side on which the epitaxial layer is formed (hereinafter referred to as the "back surface”). current must flow through For this reason, InP substrates are designed to exhibit conductivity by being heavily doped with dopants.
  • the LED element disclosed in Patent Document 1 it is planned to take out the infrared light generated in the active layer from the side opposite to the InP substrate.
  • the infrared light emitted from the active layer also travels toward the InP substrate.
  • the InP substrate has a structure heavily doped with a dopant, the infrared light will be absorbed by the free carriers present in the InP substrate. Therefore, even if the electrode provided on the back surface of the InP substrate is made of a reflective material, the infrared light is absorbed in the InP substrate every time it passes through the InP substrate. As a result, high light extraction efficiency cannot be achieved.
  • the present inventors are studying a structure for extracting light from the InP substrate side in an infrared LED element in which the InP substrate as the growth substrate is not peeled off.
  • the InP substrate does not need to exhibit conductivity, the problem of infrared light being absorbed by free carriers present in the InP substrate is less likely to emerge.
  • Patent Document 3 As a compact and low-profile LED element, a mounting method called flip-chip, which does not require a wire bonding process, is known (see Patent Document 3, for example).
  • Patent Document 3 relates to a GaN-based LED element.
  • InP-based infrared LED elements exhibiting a peak emission wavelength of 1000 nm or more a structure adopting a flip-chip method is not common. This is because, as described above, LED elements with a peak emission wavelength of 1000 nm or more have not been widely used in the first place and have not been developed. For this reason, problems in the case of adopting the flip-chip method in infrared LED elements provided with an InP substrate have not been known.
  • the inventor of the present invention has newly found a problem that high light extraction efficiency cannot be obtained when a flip-chip method is adopted for an infrared LED element with a peak emission wavelength exceeding 1000 nm.
  • an object of the present invention is to improve light extraction efficiency in an infrared LED element having a peak emission wavelength exceeding 1000 nm.
  • infrared light generated in an active layer propagates through an epitaxial layer formed on the InP substrate and the InP substrate, and then propagates through the InP substrate. It is taken out from the surface (back surface) or the side surface.
  • the refractive index of air is 1 and the refractive index of resin is about 1.2 to 1.6
  • the refractive index of InP is It shows a large value of about 3.1 to 3.3. In other words, there is a large refractive index difference at the interface of the InP substrate.
  • the infrared light traveling from the active layer toward the light extraction surface of the InP substrate is totally reflected on the light extraction surface.
  • the outside of the InP substrate is air (in other words, when the main surface of the InP substrate is in contact with air)
  • about 98% of the infrared light generated in the active layer is The light is totally reflected by the light extraction surface and confined inside the LED element.
  • the infrared LED element according to the present invention has a peak emission wavelength of 1000 nm to 1800 nm, an InP substrate including a first principal surface and a second principal surface, which are a pair of principal surfaces facing each other; a p-type or n-type first semiconductor layer disposed on the upper layer of the InP substrate on the first main surface side; an active layer disposed above the first semiconductor layer; a second semiconductor layer disposed above the active layer and having a conductivity type different from that of the first semiconductor layer; a first electrode disposed above the first semiconductor layer in a region where the active layer is not formed; a second electrode located on the upper layer of the second semiconductor layer and spaced apart from the first electrode in a direction parallel to the first main surface of the InP substrate; and an uneven portion formed on the second main surface of the InP substrate and exhibiting periodicity in a direction parallel to the second main surface.
  • the concave and convex portions exhibiting periodicity in a direction parallel to the surface (second principal surface) of the InP substrate, that is, two-dimensionally, are provided on the surface of the InP substrate.
  • the light extraction efficiency is improved as compared with the case where the main surface is randomly roughened. Details are described below in the Detailed Description section.
  • the periodic length a [ ⁇ m] and the depth d [ ⁇ m] further satisfy Expressions (3) and (4).
  • the upper surface of the uneven portion is made of a material exhibiting transparency to infrared light emitted from the active layer and having a refractive index between that of the constituent material of the InP substrate and that of air.
  • a light layer may be provided.
  • the translucent layer has a transmittance of 80% or more for infrared light.
  • the material for the light-transmitting layer one or more materials belonging to the group consisting of SiO 2 , SiON, SiN, TiO 2 , and MgO can be used.
  • the InP substrate may be doped with Fe.
  • the InP substrate By doping the InP substrate with Fe, a deep level is formed in the InP substrate, and as a result, the InP substrate exhibits semi-insulating properties.
  • being "semi-insulating" means having a carrier concentration of less than 1 ⁇ 10 17 /cm 3 .
  • the resistivity is 0.1 ⁇ cm or more.
  • a conductive substrate uses dopant atoms that form donors or acceptors and means that the carrier concentration is greater than or equal to 1 ⁇ 10 17 /cm 3 . At this time, the resistivity is less than 0.01 ⁇ cm.
  • the InP substrate exhibits semi-insulating properties, there are almost no free carriers in the InP substrate even when current is applied. As a result, even if the infrared light emitted from the active layer passes through the InP substrate, the infrared light is less likely to be absorbed by free carriers in the InP substrate. As a result, the amount of infrared light absorbed by the InP substrate while propagating through the InP substrate is suppressed, and the light extraction efficiency is enhanced.
  • the active layer is exposed to the InP substrate when the current is applied. No current needs to flow. This makes it possible to inject a current into the active layer even if the InP substrate is semi-insulating.
  • the thickness of the InP substrate is preferably 20 ⁇ m or more. However, if it is too thick, the thickness (height) of the infrared LED element itself becomes too thick, so the thickness is preferably 1000 ⁇ m or less.
  • an infrared LED element with a peak emission wavelength exceeding 1000 nm achieves high light extraction efficiency while adopting a compact and low-profile structure.
  • FIG. 1 is a cross-sectional view schematically showing the structure of an embodiment of an infrared LED element; FIG. 1. It is sectional drawing which abbreviate
  • FIG. 3 is a schematic plan view of the infrared LED element shown in FIG. 2 when viewed from the side opposite to the InP substrate;
  • FIG. 4 is a schematic cross-sectional view enlarging a part of the region of the InP substrate where the concave and convex portions are formed;
  • FIG. 3 is a schematic plan view of a region of an InP substrate in which uneven portions are formed, viewed from the direction normal to the main surface of the InP substrate; 1.
  • FIG. 4 is a schematic cross-sectional view enlarging a part of the region of the InP substrate where the concave and convex portions are formed, and the elements necessary for explaining the simulation conditions are added.
  • FIG. 2 is a schematic plan view of a region of an InP substrate in which uneven portions are formed, viewed from the direction normal to the main surface of the InP substrate, and elements necessary for explaining simulation conditions are added.
  • FIG. 10 is a graph showing a simulation calculation result regarding transmittance when infrared light L with a wavelength of 1550 nm is incident on an uneven portion, and is illustrated as distribution information with respect to the periodic length of the uneven portion and the depth of the concave portion.
  • FIG. 9B is a graph showing the results of FIG. 9B in a contour line format
  • FIG. 9F is a graph showing the results of FIG. 9F in a contour line format
  • (2) is a graph showing an approximate curve used to determine the value of m in equation
  • FIG. 9B is a graph showing hatched areas where T(a, d)>3 for the results of FIG. 9A.
  • FIG. 9C is a graph showing hatched areas where T(a, d)>3 for the results of FIG. 9B.
  • FIG. 9C is a graph showing hatched areas where T(a, d)>3 for the results of FIG. 9C.
  • FIG. 9C is a graph showing hatched regions where T(a, d)>3 in the results of FIG. 9D.
  • FIG. 9E is a graph showing hatched areas where T(a, d)>3 for the results of FIG. 9E.
  • FIG. 9F is a graph showing hatched areas where T(a, d)>3 for the results of FIG. 9F.
  • FIG. 9G is a graph showing hatched regions where T(a, d)>3 in the results of FIG. 9G.
  • FIG. 4 is a schematic cross-sectional view for explaining a stem structure used when measuring IL characteristics
  • 5 is a graph showing the IL characteristics of each element of Example 1, Comparative Example 1, and Comparative Example 2.
  • layer B is formed on layer A
  • layer B means not only when layer B is formed directly on the surface of layer A, but also when a thin film is formed on the surface of layer A. It is intended to include the case where the layer B is formed through.
  • thin film refers to a layer having a thickness of 50 nm or less, preferably a layer having a thickness of 10 nm or less.
  • FIG. 1 is a cross-sectional view schematically showing the structure of the infrared LED element of this embodiment.
  • an infrared LED element 1 includes an InP substrate 3 and a semiconductor laminate 10 formed on the InP substrate 3 .
  • the infrared LED element 1 of this embodiment is mounted on the submount 35 by a flip chip method. More specifically, the infrared LED element 1 is fixed on the submount 35 via pattern electrodes 37a and 37b.
  • FIG. 1 corresponds to a schematic cross-sectional view of the infrared LED element 1 cut along the XZ plane at a predetermined position.
  • FIG. 2 is a cross-sectional view of the infrared LED element 1 with the submount 35 and pattern electrodes (37a, 37b) omitted from FIG.
  • FIG. 2 is shown in a state in which the vertical direction of the paper surface is reversed from that of FIG. 3 is a schematic plan view of the infrared LED element 1 shown in FIG. 2 when viewed from the side opposite to the InP substrate 3, that is, from the -Z side.
  • the infrared light L generated within the semiconductor laminate 10 (more specifically, within the active layer 13 described later) is sub- It is taken out from the side opposite to the mount 35, that is, from the InP substrate 3 side.
  • This infrared light L has a peak wavelength within the range of 1000 nm to 1800 nm.
  • the infrared LED element 1 has an InP substrate 3 .
  • the InP substrate 3 is also used as a growth substrate for growing the semiconductor laminate 10, as will be described later with reference to FIG. 6A.
  • the InP substrate 3 preferably exhibits semi-insulating properties.
  • the InP substrate 3 preferably has a resistivity of 1 ⁇ 10 6 ⁇ cm or more and a carrier concentration of less than 1 ⁇ 10 17 /cm 3 .
  • the InP substrate 3 is, for example, doped with Fe at a carrier concentration of 1 ⁇ 10 16 /cm 3 to 1 ⁇ 10 17 /cm 3 .
  • Fe is a kind of transition metal that forms a deep level in InP.
  • the InP substrate 3 exhibits semi-insulating properties by being doped with such a transition metal at an extremely low concentration.
  • W or the like can be used in addition to Fe.
  • the InP substrate 3 may be an undoped substrate. Even if the substrate is undoped, impurities are inevitably mixed in when the semiconductor laminate 10 is grown using the InP substrate 3 as a growth substrate, and the impurities are doped at a carrier concentration of less than 1 ⁇ 10 17 /cm 3 . be done.
  • the thickness of the InP substrate 3 is preferably 20 ⁇ m to 1000 ⁇ m, more preferably 50 ⁇ m to 700 ⁇ m.
  • a semiconductor laminate 10 is arranged on one main surface 3a (hereinafter referred to as "first main surface 3a") of the main surfaces of the InP substrate 3.
  • first main surface 3a the uneven
  • a translucent layer 31 is formed on the upper surface of the second main surface 3 b so as to follow the shape of the uneven portion 6 . The concave-convex portion 6 and the translucent layer 31 will be described later.
  • the infrared LED element 1 has a semiconductor laminate 10 arranged on the upper layer of the InP substrate 3 on the side of the first main surface 3a.
  • the semiconductor laminate 10 is a laminate of a plurality of semiconductor layers. Specifically, the semiconductor laminate 10 is formed by laminating a first semiconductor layer 11 , an active layer 13 , and a second semiconductor layer 15 in order from the side closer to the InP substrate 3 .
  • the first semiconductor layer 11 is n-type InP.
  • the thickness of the first semiconductor layer 11 is not limited, it is, for example, 1 ⁇ m to 20 ⁇ m, preferably 3 ⁇ m to 10 ⁇ m.
  • the carrier concentration of the first semiconductor layer 11 is preferably 1 ⁇ 10 17 /cm 3 to 5 ⁇ 10 18 /cm 3 , more preferably 5 ⁇ 10 17 /cm 3 to 4 ⁇ 10 18 /cm 3 . .
  • Sn, Si, S, Ge, Se, or the like can be used as the n-type dopant material contained in the first semiconductor layer 11, and Si is particularly preferable.
  • the first semiconductor layer 11 is formed over substantially the entire first main surface 3a of the InP substrate 3. As shown in FIG. 2, the first semiconductor layer 11 is formed over substantially the entire first main surface 3a of the InP substrate 3. As shown in FIG. 2, the first semiconductor layer 11 is formed over substantially the entire first main surface 3a of the InP substrate 3. As shown in FIG. 2, the first semiconductor layer 11 is formed over substantially the entire first main surface 3a of the InP substrate 3. As shown in FIG. 2, the first semiconductor layer 11 is formed over substantially the entire first main surface 3a of the InP substrate 3. As shown in FIG. 2, the first semiconductor layer 11 is formed over substantially the entire first main surface 3a of the InP substrate 3. As shown in FIG.
  • the active layer 13 is a semiconductor layer arranged above the first semiconductor layer 11 in the -Z direction. More specifically, as shown in FIG. 2, the active layer 13 is formed over a portion of the first semiconductor layer 11 .
  • the active layer 13 is appropriately selected from materials that can generate light of a target wavelength and can be epitaxially grown by lattice matching with the InP substrate 3 .
  • the active layer 13 may have a single layer structure of GaInAsP, AlGaInAs, or InGaAs.
  • An MQW (Multiple Quantum Well) structure including a barrier layer made of InP may be used.
  • the thickness of the active layer 13 is 50 nm to 2000 nm, preferably 100 nm to 500 nm.
  • the active layer 13 is formed by laminating well layers and barrier layers with a thickness of 5 nm to 20 nm in a range of 2 to 50 periods.
  • the active layer 13 may be doped n-type or p-type, or may be undoped.
  • n-type doping Si, for example, can be used as the dopant.
  • the second semiconductor layer 15 is formed above the active layer 13 in the -Z direction.
  • the second semiconductor layer 15 is a p-type semiconductor layer and includes a p-type clad layer and a p-type contact layer.
  • the p-type cladding layer of the second semiconductor layer 15 is, for example, p-type InP.
  • the thickness of this p-type clad layer is not limited, it is, for example, 1 ⁇ m to 10 ⁇ m, preferably 2 ⁇ m to 5 ⁇ m.
  • the p-type carrier concentration of the p-type cladding layer is preferably 1 ⁇ 10 17 /cm 3 to 3 ⁇ 10 18 /cm 3 , more preferably 5 ⁇ 10 17 /cm 3 at a position distant from the active layer 13 . ⁇ 3 ⁇ 10 18 /cm 3 .
  • the p-type contact layer of the second semiconductor layer 15 is, for example, p-type GaInAsP.
  • the thickness of this p-type contact layer is not limited, it is, for example, 10 nm to 1000 nm, preferably 50 nm to 500 nm.
  • the p-type carrier concentration of the p-type contact layer is preferably 5 ⁇ 10 17 /cm 3 to 3 ⁇ 10 19 /cm 3 , more preferably 1 ⁇ 10 18 /cm 3 to 2 ⁇ 10 19 /cm 3 . cm3 .
  • Zn, Mg, Be, or the like can be used as the p-type dopant material contained in the p-type clad layer and the p-type contact layer that constitute the second semiconductor layer 15 .
  • Zn or Mg is preferred, and Zn is particularly preferred.
  • the first semiconductor layer 11 and the second semiconductor layer 15 are appropriately selected from materials that transmit the infrared light L generated in the active layer 13 and that are lattice-matched to the InP substrate 3 and capable of epitaxial growth. be done.
  • materials such as GaInAsP or AlGaInAs can be used in addition to InP.
  • the present invention does not exclude the case where the clad layer and the contact layer are made of the same material. Moreover, the present invention does not exclude the case where the first semiconductor layer 11 is composed of a laminate of a clad layer and a contact layer made of different materials.
  • the active layer 13 is formed on a partial region of the first semiconductor layer 11 . Then, as shown in FIG. 2, the infrared LED element 1 includes a first electrode 21 formed partially above the first semiconductor layer 11 in a region where the active layer 13 is not formed.
  • the first electrode 21 is composed of materials such as Au/Ge/Au, Au/Ge/Ni/Au, AuGe, and AuGeNi, and may include a plurality of these materials.
  • the thickness of the first electrode 21 is not limited, it is, for example, 50 nm to 500 nm, preferably 100 nm to 300 nm.
  • the infrared LED element 1 includes an insulating layer 19 formed so as to cover the sidewalls of the semiconductor laminate 10 and part of the upper surface in the ⁇ Z direction.
  • the insulating layer 19 is made of a material that is electrically insulating and highly transparent to the infrared light L.
  • the transmittance of the insulating layer 19 to infrared light L is preferably 70% or more, more preferably 80% or more, and particularly preferably 90% or more.
  • the insulating layer 19 can be made of SiO 2 , SiN, Al 2 O 3 or the like.
  • the thickness of the insulating layer 19 is arbitrary, it is, for example, 50 nm to 5000 nm, preferably 100 nm to 1000 nm.
  • the infrared LED element 1 includes a second electrode 22 formed on the upper layer of the second semiconductor layer 15 in the ⁇ Z direction.
  • the second electrode 22 is arranged at a position separated from the first electrode 21 in the direction parallel to the main surface of the InP substrate 3, that is, in the direction parallel to the XY plane (see also FIG. 3).
  • the second electrode 22 constitutes a partial electrode that is discretely arranged on a partial upper layer of the second semiconductor layer 15 . More specifically, as shown in FIG. 3, a plurality of second electrodes 22 are discretely arranged on the XY plane. Actually, when the infrared LED element 1 is viewed from the side opposite to the InP substrate 3 (from the -Z side), the second electrode 22 is hidden behind the second pad electrode 27 described later and cannot be visually recognized. 3, the second electrode 22 is illustrated by a dashed line in FIG.
  • the second electrode 22 is made of a material capable of making ohmic contact with the second semiconductor layer 15 .
  • the second electrode 22 is composed of materials such as Au/Zn/Au, AuZn, or AuBe, and may be provided with a plurality of these materials.
  • the second semiconductor layer 15 comprises a contact layer
  • an ohmic contact is formed between this contact layer and the second electrode 22 .
  • the thickness of the second electrode 22 is not limited, it is, for example, 50 nm to 500 nm, preferably 100 nm to 300 nm.
  • an insulating layer 19 is formed in a region of the -Z direction upper layer of the second semiconductor layer 15 where the second electrode 22 is not formed.
  • the infrared LED element 1 of this embodiment includes a reflective electrode 26 on the upper layer of the second electrode 22 in the -Z direction.
  • the reflective electrode 26 is also located above a portion of the insulating layer 19 .
  • the reflective electrode 26 has a function of returning, of the infrared light L generated in the active layer 13, the infrared light L that has traveled toward the second semiconductor layer 15 and passed through the insulating layer 19 toward the InP substrate 3. play.
  • the reflective electrode 26 is made of a material that is a conductive material and exhibits a high reflectance with respect to the infrared light L. As shown in FIG.
  • the reflectance of the reflective electrode 26 with respect to the infrared light L is preferably 70% or more, more preferably 80% or more, and particularly preferably 90% or more.
  • the reflective electrode 26 can be made of a metal material such as Ag, Ag alloy, Au, Al, Al/Au, or Cu.
  • the thickness of the reflective electrode 26 is not particularly limited, it is, for example, 10 nm to 2000 nm, preferably 100 nm to 1000 nm.
  • the second electrode 22 Since the second electrode 22 needs to realize ohmic contact with the second semiconductor layer 15, it is easily alloyed with the second semiconductor layer 15 (more specifically, the contact layer) to achieve low contact resistance. is selected from materials that can achieve From this point of view, AuZn, AuBe, Au/Zn/Au, or the like is used as the material of the second electrode 22, as described above. However, these materials have a relatively low reflectance for infrared light L. Therefore, if the second electrode 22 is formed on the entire surface of the second semiconductor layer 15, the infrared light L generated in the active layer 13 and traveling toward the second semiconductor layer 15 is absorbed by the second electrode 22. The proportion of the infrared light L that is received becomes high.
  • the second electrodes 22 are discretely arranged on the upper layer of the second semiconductor layer 15, the second electrodes 22 are formed in the upper layer of the second semiconductor layer 15.
  • An insulating layer 19 made of a material exhibiting a high transmittance to the infrared light L is formed in the region not covered with the insulating layer 19 .
  • a reflective electrode 26 made of a material having a higher reflectance with respect to the infrared light L than the second electrode 22 is formed on the insulating layer 19 .
  • the infrared light L generated in the active layer 13 and traveling toward the second semiconductor layer 15 travels through the insulating layer 19 without being absorbed by the second electrode 22 and reaches the reflective electrode 26 .
  • the light After being incident, the light is reflected by the reflective electrode 26 and led to the InP substrate 3 side.
  • the material of the reflective electrode 26 can be selected from metal materials having a higher reflectance than that of the second electrode 22 .
  • the reflective electrode 26 may be formed integrally with the second pad electrode 27, which will be described later.
  • the infrared LED element 1 includes a first pad electrode 25 arranged on the -Z side of the first electrode 21, and an upper layer on the -Z side of the second electrode 22. and a second pad electrode 27 arranged in the . 1 and 2 show the structure in which the second pad electrode 27 is formed on the upper layer of the reflective electrode 26, the second pad electrode 27 has a high reflectance with respect to the infrared light L. When shown, the second pad electrode 27 may also serve as the reflective electrode 26 .
  • the first pad electrode 25 and the second pad electrode 27 respectively form regions for connecting bonding wires.
  • the first pad electrode 25 and the second pad electrode 27 are made of, for example, Ti/Au or Ti/Pt/Au.
  • the thickness of the first pad electrode 25 and the second pad electrode 27 is not particularly limited, it is, for example, 500 nm to 5000 nm, preferably 1000 nm to 4000 nm.
  • the infrared LED element 1 includes a height adjusting electrode 29 formed on the upper layer on the ⁇ Z side of the first pad electrode 25 .
  • the height adjusting electrode 29 is provided for mounting the infrared LED element 1 by a flip-chip method as shown in FIG.
  • the first pad electrode 25 is formed closer to the InP substrate 3 than the second pad electrode 27 (position on the +Z side).
  • the height adjusting electrode 29 is formed for the purpose of compensating for the height difference between the first pad electrode 25 and the second pad electrode 27 .
  • the material of the height adjusting electrode 29 is not limited, for example, Au plating, Ni plating, Cu plating, or the like can be used, and a plurality of these materials may be combined.
  • the InP substrate 3 included in the infrared LED element 1 has the uneven portion 6 formed on the second main surface 3b side.
  • the uneven portion 6 has a structure that exhibits two-dimensional periodicity with respect to the direction parallel to the second main surface 3b (that is, the direction along the XY plane).
  • FIG. 4 is a partially enlarged view of the region of the InP substrate 3 on which the uneven portion 6 is formed from FIG.
  • FIG. 5 is a schematic plan view of the surface (second principal surface 3b) of the InP substrate 3 on which the uneven portions 6 are formed, viewed from the +Z side.
  • FIG. 4 also corresponds to the IV--IV line sectional view in FIG.
  • the concave-convex portion 6 is formed by alternately repeating convex portions 6a and concave portions 6b along the XY plane on the second main surface 3b. That is, a plurality of convex portions 6a and concave portions 6b are regularly arranged on the XY plane. In the example shown in FIG. 5, a plurality of convex portions 6a are arranged in a triangular lattice. A concave portion 6b is formed between adjacent convex portions 6a.
  • the concave-convex portion 6 is formed by regularly arranging concave portions 6b having a depth of d [ ⁇ m] and convex portions 6a adjacent to the concave portions 6b on the XY plane. Assuming that the distance between the adjacent convex portions 6a or the concave portions 6b, that is, the periodic length is a [ ⁇ m], the interval between the periodic length a [ ⁇ m] and the depth d [ ⁇ m] of the concave portions 6b is preferably holds the following equations (1) and (2). a>7.2 ⁇ ( ⁇ /n) (1) d>m ⁇ (a ⁇ 10)+3.5 (2)
  • ⁇ is a value representing the peak wavelength of the infrared light L in units of [ ⁇ m].
  • the following equations (3) and (4) are established between the periodic length a [ ⁇ m] and the depth d [ ⁇ m] of the concave portion 6b. a>10 ⁇ ( ⁇ /n) (3) p ⁇ (a-10)+5.0 ⁇ d ⁇ q ⁇ (a-8.0)+8.0 (4)
  • the irregularities 6 By forming the irregularities 6 with regularity that satisfies the above relational expression, the amount of infrared light L extracted from the InP substrate 3 to the outside is increased, and the light extraction efficiency is enhanced. This point will be explained in detail later.
  • a transparent layer 31 is formed along the shape of the uneven portion 6 on the upper surface of the second main surface 3b of the InP substrate 3 on which the uneven portion 6 is formed.
  • the translucent layer 31 is made of a material having a high transmittance for the infrared light L. As shown in FIG.
  • the light-transmitting layer 31 is selected from materials that preferably have a transmittance of 80% or more for the infrared light L and a refractive index between InP and air. Specifically, SiO 2 , SiON, SiN, TiO 2 , MgO, or the like can be used for the translucent layer 31, and a plurality of these materials may be combined.
  • the infrared LED element 1 By providing the infrared LED element 1 with the light-transmitting layer 31 having a refractive index between that of air and InP, the proportion of the infrared light L totally reflected by the surface of the InP substrate 3 is further reduced, and the light is extracted. Efficiency is further improved.
  • FIGS. 6A to 6H are cross-sectional views in one step in the manufacturing process.
  • an InP substrate 3 is prepared as a growth substrate for the semiconductor laminate 10 .
  • a semi-insulating InP substrate doped with a transition metal such as Fe that forms a deep level at a carrier concentration within the range of 1 ⁇ 10 16 /cm 3 to 1 ⁇ 10 17 /cm 3 . 3 is prepared.
  • an undoped substrate may be used as described above.
  • a Fe-doped InP substrate 3 of 2 inches and 370 ⁇ m thick is available.
  • Step S2 The InP substrate 3 is transported into a MOCVD (Metal Organic Chemical Vapor Deposition) apparatus, and a first semiconductor layer 11, an active layer 13, and a second The semiconductor layers 15 are epitaxially grown one after another to form the semiconductor stack 10 (see FIG. 6A).
  • MOCVD Metal Organic Chemical Vapor Deposition
  • the type and flow rate of the raw material gas, the processing time, the environmental temperature, etc. are appropriately adjusted according to the material or film thickness of the layer to be grown. Examples of the material of each semiconductor layer forming the semiconductor laminate 10 are as described above.
  • a detailed example of forming the semiconductor laminate 10 is as follows. First, on the first main surface 3a of the InP substrate 3, n-type InP doped with Si is laminated to a predetermined thickness (for example, about 8000 nm) to obtain the first semiconductor layer 11. As shown in FIG. Next, InGaAsP is deposited to a thickness of 300 nm to obtain the active layer 13 .
  • the conditions are such that the peak wavelength of the infrared light L emitted from the infrared LED element 1 is 1300 nm.
  • the peak wavelength of the infrared light L can be adjusted within the range of 1000 nm to 1800 nm by adjusting the composition ratio of the materials forming the active layer 13 or adopting the MQW structure.
  • p-type InP with Zn as a dopant is laminated to a thickness of 2800 nm to form a p-type cladding layer, and subsequently p-type InGaAsP with Zn as a dopant is laminated to a thickness of 200 nm to form a p-type contact layer. be done.
  • the second semiconductor layer 15 is obtained by these p-type clad layer and p-type contact layer.
  • Step S3 After the wafer having the semiconductor laminate 10 formed on the InP substrate 3 is taken out from the MOCVD apparatus, the second semiconductor layer 15 and the active layer 13 are partially removed by etching as shown in FIG. 6B. . As a result, part of the first semiconductor layer 11 is exposed.
  • the procedure can be performed as follows.
  • a mask layer (here, a SiO 2 layer) is formed to a predetermined thickness (for example, about 2000 nm) by plasma CVD.
  • a resist opening is formed in the mask layer by a lithographic method.
  • buffered hydrofluoric acid is used to etch away the mask layer in the resist openings, and then the resist is removed.
  • Cl 2 gas the semiconductor laminate 10 is etched using the mask layer as a mask. As a result, the second semiconductor layer 15 and the active layer 13 within the partial region are removed.
  • This etching also removes a portion of the first semiconductor layer 11 positioned below the active layer 13 (on the side of the InP substrate 3), but the first semiconductor layer 11 remains above the InP substrate 3. there is The remaining mask layer is then removed using buffered hydrofluoric acid.
  • an insulating layer 19 is formed on the entire surface of the semiconductor stack 10 using plasma CVD.
  • an insulating layer 19 made of SiO 2 is deposited to a thickness of 200 nm.
  • Step S5 As shown in FIG. 6D , a second electrode 22 is formed on a partial region of the second semiconductor layer 15 .
  • the procedure can be performed as follows.
  • the insulating layer 19 in the resist opening is removed using buffered hydrofluoric acid.
  • a film of a material (metal material) forming the second electrode 22 is formed.
  • the material film formed in a portion other than the region where the second electrode 22 is to be formed is lifted off.
  • the second electrode 22 made of Au/Zn/Au is deposited with a film thickness of 25 nm/25 nm/150 nm.
  • an ohmic contact between the second semiconductor layer 15 and the second electrode 22 is realized by performing an annealing treatment, for example, by heat treatment at 450° C. for 10 minutes.
  • Step S6 As shown in FIG. 6E, a reflective electrode 26 is formed on the second electrode 22, and a second pad electrode 27 is formed on the reflective electrode 26, as shown in FIG. 6E.
  • the procedure can be performed as follows.
  • a material forming the reflective electrode 26 and a material forming the second pad electrode 27 are deposited using an EB deposition apparatus. be.
  • the step of forming the reflective electrode 26 and the step of forming the second pad electrode 27 may be performed continuously.
  • the layered structure of the reflective electrode 26 and the second pad electrode 27 is continuously formed.
  • Both Al and Au exhibit high reflectance to infrared light L having a wavelength of 1000 nm to 1800 nm.
  • Step S7 As shown in FIG. 6F, the first electrode 21 is formed on the upper layer of the first semiconductor layer 11 in a part of the region where the active layer 13 is not formed. Specifically, for example, the procedure is as follows.
  • the insulating layer 19 in the resist opening is removed using buffered hydrofluoric acid.
  • a film of a material forming the first electrode 21 is deposited.
  • the material film formed in a portion other than the region where the first electrode 21 is to be formed is lifted off.
  • the first electrode 21 made of Au/Ge/Au is deposited with a film thickness of 10 nm/30 nm/150 nm.
  • Annealing is then performed, for example, by heat treatment at 350° C. for 10 minutes, thereby realizing ohmic contact between the first semiconductor layer 11 and the first electrode 21 .
  • Step S8 As shown in FIG. 6G, a first pad electrode 25 is formed on the first electrode 21, and a height adjustment electrode 29 is formed on the first pad electrode 25. As shown in FIG. In detail, for example, the procedure can be performed as follows.
  • a film of a material forming the first pad electrode 25 is formed using an EB vapor deposition apparatus.
  • the first pad electrode 25 made of Ti/Pt/Au is deposited with a film thickness of 50 nm/200 nm/1700 nm.
  • the upper layer of the first pad electrode 25 in the resist opening is plated with Au using the electroless Au plating method.
  • a height adjusting electrode 29 having a thickness of, for example, 4000 nm is formed.
  • the height adjusting electrode 29 and the second pad electrode 27 are adjusted to substantially the same height.
  • an electrolytic plating method or an EB vapor deposition method may be used.
  • Ni plating or Cu plating which are cheaper than Au, may be used.
  • the height adjusting electrode 29 is formed of Au plating at least over a range of several tens to several hundred nm from the uppermost surface. .
  • Step S9 The main surface (second main surface 3b) of the InP substrate 3 opposite to the side on which the semiconductor laminate 10 is formed is thinned. Specifically, for example, the procedure is as follows.
  • the InP substrate 3 is polished by a single-side polisher using a slurry liquid and colloidal silica. , to a desired thickness (for example, 150 ⁇ m) from the second main surface 3b side. After grinding, buffing is performed on the second main surface 3b, so that the processed surface is mirror-finished. Thereafter, after the abrasive grains are removed with an alkaline cleaning liquid, the InP substrate 3 is removed from the supporting member and the wax is cleaned and removed.
  • the grinding thickness can be adjusted as appropriate, and is appropriately selected depending on the application and subsequent processes.
  • Step S10 An uneven portion 6 is formed on the second main surface 3b of the InP substrate 3 (see FIG. 6H).
  • the procedure can be performed as follows.
  • a film of SiO 2 having a predetermined thickness (for example, 1000 nm) is formed on the second main surface 3b of the InP substrate 3 by a sputtering method.
  • a periodic resist pattern is formed in the direction parallel to the XY plane.
  • a resist pattern is formed in which a plurality of circles with a diameter of 6 ⁇ m are arranged in a triangular lattice with a periodic length of 8 ⁇ m.
  • the resist pattern is transferred to the SiO 2 film by dry etching mainly using HF 3 gas
  • the resist pattern is removed by plasma ashing mainly using O 2 gas.
  • etching is performed using mainly SiCl 4 gas, Cl 2 gas, and Ar gas. It is transferred to the 3b side.
  • the etching selectivity with respect to the crystal plane of the InP substrate 3 is adjusted.
  • 6 shape is adjusted.
  • a plurality of triangular pyramid-shaped protrusions 6a having a diameter of 6 ⁇ m and a height of 6 ⁇ m are arranged in a triangular lattice at intervals of a periodic length of 8 ⁇ m. 3b.
  • the height of the convex portion 6a corresponds to the depth of the concave portion 6b (see FIG. 4).
  • the translucent layer 31 is formed by plasma CVD on the second main surface 3b of the InP substrate 3 on which the uneven portions 6 are formed.
  • the translucent layer 31 is formed along the shape of the uneven portion 6 .
  • FIG. 2 shows that the surface of the light-transmissive layer 31 is also formed with the same unevenness as the uneven portion 6 .
  • the surface of the light-transmitting layer 31 may be made flatter than that of the InP substrate 3 .
  • the translucent layer 31 made of SiO 2 is deposited with a thickness of 250 nm.
  • Step S12 Next, while the InP substrate 3 is attached to the dicing tape, it is cut into chips by blade dicing. After that, this chipped piece is mounted on a submount 35 as shown in FIG. More specifically, after the submount 35 having the pattern electrode 37a and the pattern electrode 37b formed on the upper surface is prepared, the pattern electrode 37a and the height adjustment electrode 29, and between the pattern electrode 37b and the second pad The electrodes 27 are respectively bonded by ultrasonic waves. Thereby, the infrared LED element 1 mounted by the flip-chip method is manufactured.
  • FIGS. 7 and 8 are diagrams for explaining the simulation conditions, and are illustrated in the manner of FIGS. 4 and 5, respectively.
  • a conical shape having a height d and a radius r was assumed as the convex portion 6a.
  • a plurality of projections 6a having such a shape are arranged in a triangular lattice at intervals a to form the uneven portion 6.
  • the height d of the protrusions 6a corresponds to the depth d of the recesses 6b, and the interval a between adjacent protrusions 6a is also the interval between adjacent recesses 6b and corresponds to the periodic length.
  • Infrared light L was assumed to be incident from the active layer 13 toward the uneven portion 6 at an incident angle ( ⁇ , ⁇ ).
  • the incident angle ⁇ is the angle of the traveling direction of the infrared light L with respect to the Z-axis, as shown in FIG.
  • the incident angle ⁇ is the angle of the traveling direction of the infrared light L with respect to the X-axis, as shown in FIG.
  • the p-polarized light component incident on the concave-convex portion 6 at the incident angle ( ⁇ , ⁇ ) undergoes the (i, j)-order diffraction of the incident light.
  • Transmittances T p, ⁇ , ⁇ (i,j) which are ratios of light, were calculated for each wavelength ⁇ by arithmetic processing based on the RCWA method (Rigorous Coupled Wave Analysis). Note that both i and j are integers and mean diffraction orders in the X and Y directions, respectively.
  • the software Diffract MOD manufactured by RSoft was used for the arithmetic processing.
  • the s-polarized component of the infrared light L which is incident on the concave-convex portion 6 at the incident angle ( ⁇ , ⁇ ), is (i, j)-order relative to the incident light.
  • the transmittance T s, ⁇ , ⁇ (i,j), which is the fraction of the transmitted light diffracted by was calculated by arithmetic processing based on the RCWA method.
  • the transmittance T(a, d) of the infrared light L incident on the uneven portion 6 having the periodic length a and the height of the convex portion 6a (depth of the concave portion 6b) d is the transmittance T(a, d) of the p-polarized component.
  • the horizontal axis is the periodic length a [ ⁇ m]
  • the vertical axis is the depth d [ ⁇ m] of the concave portion 6b.
  • the main surface of the InP substrate 3 is physically polished, a random rough surface is formed on the main surface of the InP substrate 3 .
  • this rough surface was observed with a laser microscope, the depth of the irregularities was 1 ⁇ m to 2 ⁇ m. Further, when the obtained height information for each position in the surface direction of the roughened surface was subjected to a two-dimensional Fourier transform, it was confirmed that the main periodic length was 15 ⁇ m to 30 ⁇ m.
  • the InP substrate 3 simply becomes It can be concluded that the extraction efficiency of the infrared light L is remarkably improved as compared with the case where the two main surfaces 3b are randomly roughened.
  • FIG. 10A is a graph showing, as an example, the result of two-dimensional mapping of the transmittance T(a, d) when the wavelength ⁇ of the infrared light L is 1150 nm, that is, the result of FIG. 9B, using a contour line method.
  • the region showing T(a, d)>2 has a total of two straight lines, a straight line parallel to the vertical axis and a straight line rising to the right (hereinafter referred to as a “pseudo boundary line”). ) can be approximated to the area enclosed by According to FIGS. 9A to 9G, even in other cases where the value of wavelength ⁇ is different, similarly, the region showing T(a, d)>2 has a pseudo-boundary line ⁇ 1 parallel to the vertical axis and an upward-sloping can be approximated to the area surrounded by the pseudo boundary line ⁇ 2 of .
  • n is the value of the refractive index of the InP substrate 3 with respect to the infrared light L of wavelength ⁇ , and is in the range of 3.1 to 3.3.
  • FIGS. 9A to 9G the areas surrounded by the pseudo boundary line ⁇ 1 represented by the above formula (1a) and the pseudo boundary line ⁇ 2 represented by the formula (2a) are hatched. In this region, T(a, d)>2 is shown at any wavelength ⁇ . This corresponds to a region in which the light transmittance is greatly increased as compared with the case where is formed.
  • the periodic length a [ ⁇ m] and the depth d [ ⁇ m] of the concave portion 6b are a>7.2 ⁇ ( ⁇ /n) (1) d>m ⁇ (a ⁇ 10)+3.5 (2) It can be seen that the amount of infrared light L extracted from the InP substrate 3 is greatly increased by forming the irregularities 6 having a periodicity that satisfies the above.
  • the region showing T(a, d)>3 was surrounded by a pseudo-boundary line ⁇ 1 parallel to the vertical axis, a pseudo-boundary line ⁇ 2 rising to the right, and a pseudo-boundary line ⁇ 3 rising to the right. It can be seen that the region can be approximated.
  • 12A to 12G are graphs in which pseudo boundary lines ( ⁇ 1, ⁇ 2, ⁇ 3) defined by formulas described later are superimposed on the same two-dimensionally mapped graphs as in FIGS. 9A to 9G. be.
  • n is the value of the refractive index of the InP substrate 3 with respect to the infrared light L having the wavelength ⁇ , and is within the range of 3.1 to 3.3.
  • FIG. 13 is a graph plotting the value of q and the value of ( ⁇ /n) for each wavelength ⁇ of the infrared light L and drawing an approximate curve from the plotted results. According to FIG.
  • FIGS. 12A to 12G show the pseudo boundary line ⁇ 1 represented by the above equation (3a), the pseudo boundary line ⁇ 2 represented by the equation (4a), and the pseudo boundary line ⁇ 3 represented by the equation (4b).
  • the enclosed area is hatched.
  • T(a, d)>3 is shown at any wavelength ⁇ . This corresponds to a region in which the light transmittance is significantly increased compared to the case where is formed.
  • the periodic length a [ ⁇ m] and the depth d [ ⁇ m] of the concave portion 6b are a>10 ⁇ ( ⁇ /n) (3) p ⁇ (a-10)+5.0 ⁇ d ⁇ q ⁇ (a-8.0)+8.0 (4) It can be seen that the amount of the infrared light L extracted from the InP substrate 3 is further increased by forming the irregularities 6 having a periodicity that satisfies the above.
  • the present inventor considered the following as the reason why the transmittance of the infrared light L could not be significantly increased when the second main surface 3b of the InP substrate 3 was randomly roughened. ing. Since the diffraction of the infrared light L progresses as it progresses in the depth direction (Z direction), high-order diffraction does not occur sufficiently if the depth d is insufficient. In other words, when the depth d of the concave portion is as shallow as about 1 ⁇ m to 2 ⁇ m like a random rough surface, incident light is diffracted by passing through the rough surface, but the diffracted light is reflected without being transmitted. it is conceivable that.
  • the present invention is not limited to the “shape” of the uneven portion 6 .
  • Example 1 The infrared LED element 1 manufactured through the steps S1 to S12 was used as the element of Example 1.
  • the convex portions 6a and the concave portions 6b were arranged in a triangular lattice, the period length a was 8 ⁇ m, and the depth d of the concave portions 6b was 6 ⁇ m.
  • Example 1 An infrared LED device manufactured in the same manner as in Example 1 was used as the device of Comparative Example 1, except that Step S10 was not performed.
  • the second main surface 3b of the InP substrate 3 was substantially flat without irregularities.
  • Comparative example 2 An infrared LED element manufactured in the same manner as in Example 1 was used as an element of Comparative Example 2, except that the mirror finishing process was not performed after the polishing treatment in Step S9 and that Step S10 was not performed. .
  • the second main surface 3b of the InP substrate 3 had a random rough surface with an arithmetic mean roughness Ra of 0.36 ⁇ m or less and a maximum height of 2 ⁇ m or less.
  • Example 1 Comparative Example 1
  • Comparative Example 2 Comparative Example 2
  • current was supplied from a power source (not shown) to cause each element to emit light.
  • the relationship between the amount of current and the light output at this time was plotted.
  • the light output was measured based on the amount of infrared light L received by the light receiving sensor using an integrating sphere method.
  • FIG. 14 shows a state in which the infrared LED element 1 corresponding to the element of Example 1 is mounted on the stem 40 .
  • a specific structure of the stem 40 shown in FIG. 14 will be described.
  • a pair of feed pins (43a, 43b) electrically insulated from each other by an insulating member 42 are inserted through the stem 40 .
  • a submount 35 for the infrared LED element 1 is fixed to the upper surface of the stem 40 with silver paste 41 .
  • the feed pin 43a and the pattern electrode 37a are connected by a bonding wire 44a, and the feed pin 43b and the pattern electrode 37b are connected by a bonding wire 44b.
  • FIG. 15 is a graph showing the IL characteristics of the devices of Example 1, Comparative Example 1, and Comparative Example 2.
  • FIG. 15 the horizontal axis indicates the amount of supplied current, and the vertical axis indicates the optical output.
  • the light extraction efficiency was improved by about 2.4 times.
  • the light extraction efficiency was improved by about 1.8 times.
  • the infrared LED element 1 is provided with the light-transmitting layer 31 on the light extraction surface side (second principal surface 3b side) of the InP substrate 3.
  • the infrared LED element It is optional whether 1 is provided with the translucent layer 31 or not.
  • the second electrode 22 has been described as constituting a partial electrode, but in the present invention, it is arbitrary whether or not the second electrode 22 is a partial electrode. However, from the viewpoint of further increasing the light extraction efficiency, it is preferable that the second electrode 22 is used as a partial electrode and that the infrared LED element 1 is provided with the reflective electrode 26 in the upper layer of the second electrode 22 .
  • the infrared LED element 1 is provided with the reflective electrode 26 .
  • the first semiconductor layer 11 is n-type and the second semiconductor layer 15 is p-type, but these conductivity types may be reversed.
  • step S5 for forming the second electrode 22 and step S7 for forming the first electrode 21 may be reversed.
  • step S9 of thinning the InP substrate 3 may be performed before the step of forming the electrodes (21, 22).
  • the InP substrate 3 has been described as having semi-insulating or insulating properties, but the present invention does not exclude cases where the InP substrate 3 exhibits conductivity.
  • infrared LED element 3 InP substrate 3a: first main surface 3b of InP substrate: second main surface 6 of InP substrate: uneven portion 6a: convex portion 6b: concave portion 10: semiconductor layer 11: first semiconductor layer 13 : Active layer 15 : Second semiconductor layer 19 : Insulating layer 21 : First electrode 22 : Second electrode 25 : First pad electrode 26 : Reflective electrode 27 : Second pad electrode 29 : Height adjustment electrode 31 : Translucent Layer 35 : Submount 37a : Patterned electrode 37b : Patterned electrode 40 : Stem 41 : Silver paste 42 : Insulating member 43a : Power supply pin 43b : Power supply pin 44a : Bonding wire 44b : Bonding wire L : Infrared light

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

ピーク発光波長が１０００ｎｍを超える赤外ＬＥＤ素子において、光取り出し効率を向上する。　赤外ＬＥＤ素子は、ピーク発光波長が１０００ｎｍ～１８００ｎｍであり、第一主面及び第二主面を含むＩｎＰ基板と、第一主面側の上層に配置された第一半導体層と、第一半導体層の上層に配置された活性層と、活性層の上層に配置され第一半導体層とは異なる導電型の第二半導体層と、活性層が形成されていない領域内において第一半導体層の上層に配置された第一電極と、第二半導体層の上層であってＩｎＰ基板の第一主面に平行な方向に関して第一電極から離間した位置に配置された第二電極と、ＩｎＰ基板の第二主面に形成され第二主面に平行な方向に周期性を示す凹凸部とを備える。

Description

赤外ＬＥＤ素子
　本発明は、赤外ＬＥＤ素子に関し、特にピーク発光波長が１０００ｎｍ～１８００ｎｍの赤外光を出射可能な赤外ＬＥＤ素子に関する。
　近年、発光波長が１０００ｎｍ以上の赤外域に属する半導体発光素子は、防犯カメラ、監視カメラ、ガス検知器、医療用のセンサ、又は産業機器等の用途で幅広く用いられている。
　発光波長が１０００ｎｍ以上の半導体発光素子は、一般的に以下の手順で製造される。成長基板としてのＩｎＰ基板上に、第一導電型の半導体層、活性層（「発光層」と称されることもある。）、及び第二導電型の半導体層を順次エピタキシャル成長させる。次に、半導体ウエハ上に、電流を注入するための電極を形成し、チップ状に切断して製造される。
　従来、ピーク発光波長が１０００ｎｍ以上の半導体発光素子としては、半導体レーザ素子の開発が先行して進められてきた経緯がある。一方で、ＬＥＤ素子については、その用途があまりなかったこともあり、レーザ素子よりは開発が進んでいなかった。
　しかしながら、近年、アプリケーションの広がりを受け、赤外ＬＥＤ素子についても光出力の向上が求められるようになってきている。例えば特許文献１には、ＩｎＰ基板上にＬＥＤ構造を結晶成長させたウエハの上下面に電極を形成し、両電極間に電圧を印加することで活性層に電流を注入して発光させる赤外ＬＥＤ素子が開示されている。また、例えば特許文献２には、成長基板上にエピタキシャル層を結晶成長させたウエハを、導電性の支持基板に接合した後、成長基板を除去することで光取り出し効率を向上した構造が開示されている。
特開平４－２８２８７５号公報 特開２０１３－３０６０６号公報 特開２０００－１１４５９５号公報
　特許文献２に記載されたＬＥＤ素子の場合、製造に際して、成長基板とは別の支持基板を貼り合わせる工程、及び成長基板を剥離する工程が必要となり、製造工程が複雑化する。したがって、簡易な工程で製造可能なＬＥＤ素子を実現するためには、例えば特許文献１に示されるように、成長基板をそのまま利用するのが好ましい。
　しかしながら、特許文献１の構造の場合には、ＩｎＰ基板のエピタキシャル層が形成されている側とは反対側の面（以下、「裏面」と呼ぶ。）に電極が配置されており、ＩｎＰ基板内に電流を流す必要がある。このため、ＩｎＰ基板はドーパントが高濃度にドープされることで導電性を示すように設計される。
　特許文献１に開示されたＬＥＤ素子の場合、活性層で生成された赤外光をＩｎＰ基板とは反対側から取り出すことが予定されている。しかし、活性層から出射された赤外光は、ＩｎＰ基板側にも進行する。ＩｎＰ基板が、ドーパントが高濃度にドープされた構造である場合、ＩｎＰ基板内に存在するフリーキャリアによって赤外光が吸収されてしまう。このため、仮に、ＩｎＰ基板の裏面に設けられた電極が反射性を示す材料であったとしても、ＩｎＰ基板内を通過するたびにＩｎＰ基板内で赤外光が吸収されてしまう。これにより、高い光取り出し効率が実現できない。
　このような観点から、本発明者は、成長基板としてのＩｎＰ基板を剥離しない赤外ＬＥＤ素子において、ＩｎＰ基板側から光を取り出す構造を検討している。このような構造の場合には、ＩｎＰ基板が導電性を示す必要がないため、ＩｎＰ基板内に存在するフリーキャリアによって赤外光が吸収されるという問題が顕在化しにくい。
　特に、近年では、上述したように、ピーク発光波長が１０００ｎｍ以上を示す赤外ＬＥＤ素子に対する利用場面が広がりを見せている。このような背景から、高い発光効率を示しながらも、小型で低背なピーク発光波長が１０００ｎｍ以上の赤外ＬＥＤ素子の需要が高まることが想定される。
　小型で低背なＬＥＤ素子としては、ワイヤボンディング工程が不要なフリップチップと呼ばれる実装方式が知られている（例えば特許文献３参照）。しかし、特許文献３はＧａＮ系のＬＥＤ素子に関するものである。本願出願日時点において、ピーク発光波長が１０００ｎｍ以上を示すＩｎＰ系の赤外ＬＥＤ素子において、フリップチップ方式が採用された構造は一般的ではない。これは、上述したように、そもそもピーク発光波長が１０００ｎｍ以上のＬＥＤ素子の用途があまりなく、開発が進んでいなかったという背景がある。このため、ＩｎＰ基板を備えた赤外ＬＥＤ素子において、フリップチップ方式が採用された場合における課題については、知られていなかった。
　本発明者は、鋭意研究の結果、ピーク発光波長が１０００ｎｍを超える赤外ＬＥＤ素子において、フリップチップ方式を採用した場合、高い光取り出し効率が得られないという課題を新たに見出した。
　本発明は、上記の課題に鑑み、ピーク発光波長が１０００ｎｍを超える赤外ＬＥＤ素子において、光取り出し効率を向上することを目的とする。
　ＩｎＰ基板を備えたフリップチップ方式の赤外ＬＥＤ素子においては、活性層で生成された赤外光は、ＩｎＰ基板の上層に形成されたエピタキシャル層及びＩｎＰ基板内を伝搬した後、ＩｎＰ基板の主面（裏面）又は側面から外部に取り出される。ここで、波長１０００ｎｍ～１８００ｎｍの赤外光を基準とした場合、空気の屈折率は１であり、樹脂の屈折率は１．２～１．６程度であるのに対し、ＩｎＰの屈折率は３．１～３．３程度と大きい値を示す。つまり、ＩｎＰ基板の界面で大きな屈折率差が存在する。
　比較的大きな屈折率差が存在することで、活性層からＩｎＰ基板の光取り出し面に向かって進行した赤外光の少なくとも一部は、光取り出し面において全反射する。例えば、ＩｎＰ基板の外側が空気である場合（言い換えれば、ＩｎＰ基板の主面が空気に接触している場合）、活性層内で生じた赤外光のうち、約９８％もの赤外光が光取り出し面で全反射し、ＬＥＤ素子の内部に閉じ込められる。
　ＧａＮ系又はＧａＡｓ系等のＬＥＤ素子のように、ＩｎＰ系のＬＥＤ素子とは波長の異なるＬＥＤ素子の分野においては、全反射される光量を低下させる方法として、光取り出し面を粗面化する技術が知られている。しかし、本発明者の鋭意研究の結果、ＧａＮ系やＧａＡｓ系のＬＥＤ素子と比べて波長の長いＩｎＰ系のＬＥＤ素子の場合、ＩｎＰ基板の主面に対して研磨によりランダムな粗面を形成しても、光取り出し効率を高める効果は極めて限定的であることが確認された。言い換えれば、本発明者は、ＩｎＰ系の赤外ＬＥＤ素子においては、光取り出し効率を向上させる余地が依然として存在することを新たに見出した。
　本発明に係る赤外ＬＥＤ素子は、ピーク発光波長が１０００ｎｍ～１８００ｎｍであって、
　相互に対向する一対の主面である第一主面及び第二主面を含むＩｎＰ基板と、
　前記ＩｎＰ基板の前記第一主面側の上層に配置された、ｐ型又はｎ型の第一半導体層と、
　前記第一半導体層の上層に配置された活性層と、
　前記活性層の上層に配置され、前記第一半導体層とは異なる導電型の第二半導体層と、
　前記活性層が形成されていない領域内において、前記第一半導体層の上層に配置された第一電極と、
　前記第二半導体層の上層であって、前記ＩｎＰ基板の前記第一主面に平行な方向に関して前記第一電極から離間した位置に配置された第二電極と、
　前記ＩｎＰ基板の前記第二主面に形成され、前記第二主面に平行な方向に周期性を示す凹凸部とを備えたことを特徴とする。
　上記構成によれば、ＩｎＰ基板の面（第二主面）に対して、同主面に平行な方向に、すなわち二次元的に周期性を示す凹凸部が設けられているため、ＩｎＰ基板の主面にランダムな粗面が形成される場合よりも、光取り出し効率が向上する。詳細は、「発明を実施するための形態」の項で後述される。
　前記凹凸部は、前記ピーク発光波長をλ［μｍ］、前記ＩｎＰ基板の屈折率をｎ、隣接する凸部同士又は凹部同士の離間距離である周期長をａ［μｍ］、前記凹部の深さをｄ［μｍ］としたときに、好ましくは（１）式及び（２）式を満たす。
　ａ＞７．２×（λ／ｎ）　　　　　…（１）
　ｄ＞ｍ×（ａ－１０）＋３．５　　…（２）
　ただし、ｍは、以下の式で規定される無次元値である。
　ｍ＝－１．０２×（λ／ｎ）＋０．６０２
　前記周期長ａ［μｍ］と前記深さｄ［μｍ］は、好ましくは、更に（３）式及び（４）式を満たす。
　ａ＞１０×（λ／ｎ）　　　　　　　　　　　　　　　　　　　　　…（３）
　ｐ×（ａ－１０）＋５．０＜ｄ＜ｑ×（ａ－８．０）＋８．０　　　…（４）
　ただし、ｐ，ｑは、それぞれ以下の式で規定される無次元値である。
　ｐ＝－１．０１×（λ／ｎ）＋０．７２７
　ｑ＝－３．９１×（λ／ｎ）＋２．０９
　前記赤外ＬＥＤ素子は、前記凹凸部の上面に、前記活性層から出射される赤外光に対する透過性を示し、屈折率が前記ＩｎＰ基板の構成材料と空気との間である材料からなる透光層を備えるものとしても構わない。
　より好ましくは、前記透光層は、赤外光に対する透過率が８０％以上である。具体的には、前記透光層の材料としては、ＳｉＯ2、ＳｉＯＮ、ＳｉＮ、ＴｉＯ2、及びＭｇＯからなる群に属する一種又は二種以上を利用できる。
　前記ＩｎＰ基板はＦｅがドープされているものとしても構わない。
　ＩｎＰ基板にＦｅがドープされることで、ＩｎＰ基板に深い準位が形成され、この結果ＩｎＰ基板が半絶縁性を示す。ここで、「半絶縁性」であるとは、そのキャリア濃度が１×１０17／ｃｍ3未満であることを意味する。このとき、抵抗率は０．１Ω・ｃｍ以上である。これに対し、導電性の基板は、ドナー又はアクセプタを形成するドーパント原子を用い、キャリア濃度が１×１０17／ｃｍ3以上であることを意味する。このとき、抵抗率は０．０１Ω・ｃｍ未満である。
　ＩｎＰ基板が半絶縁性を示すことで、通電時であってもＩｎＰ基板内にはフリーキャリアが殆ど存在しない。この結果、活性層から出射された赤外光がＩｎＰ基板内を通過しても、当該ＩｎＰ基板内でフリーキャリアによる赤外光の吸収が生じにくい。この結果、ＩｎＰ基板内を伝搬中に、赤外光がＩｎＰ基板で吸収される光量が抑制され、光取り出し効率が高められる。
　なお、上記の赤外ＬＥＤ素子の場合、ＩｎＰ基板の同一面側（第一主面側）に第一電極と第二電極とが形成されているため、通電時にＩｎＰ基板を通じて活性層に対して電流を流す必要がない。これにより、ＩｎＰ基板を半絶縁性としても、活性層に対して電流を注入することが可能となる。
　なお、ＩｎＰ基板は機械的な剛性が低いため、あまりに薄膜化すると割れや剥がれ等が生じるおそれがある。このため、前記ＩｎＰ基板の厚みは２０μｍ以上とするのが好適である。ただし、あまりに厚くし過ぎると、赤外ＬＥＤ素子自体の厚み（高さ）が厚くなりすぎることから、１０００μｍ以下とするのが好ましい。
　本発明によれば、ピーク発光波長が１０００ｎｍを超える赤外ＬＥＤ素子において、小型で低背な構造を採用しながらも、高い光取り出し効率が実現される。
赤外ＬＥＤ素子の一実施形態の構造を模式的に示す断面図である。 図１に示す赤外ＬＥＤ素子から、一部の要素の図示を省略した断面図であって、図１とは上下が反転されて図示されている。 図２に示す赤外ＬＥＤ素子をＩｎＰ基板とは反対側から見たときの模式的な平面図である。 ＩｎＰ基板の、凹凸部が形成されている領域の一部を拡大した模式的な断面図である。 ＩｎＰ基板の、凹凸部が形成されている領域を、ＩｎＰ基板の主面の法線方向から見たときの模式的な平面図である。 図１に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。 図１に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。 図１に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。 図１に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。 図１に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。 図１に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。 図１に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。 図１に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。 ＩｎＰ基板の、凹凸部が形成されている領域の一部を拡大した模式的な断面図であり、シミュレーション条件の説明に必要な要素が付記されている。 ＩｎＰ基板の、凹凸部が形成されている領域を、ＩｎＰ基板の主面の法線方向から見たときの模式的な平面図であり、シミュレーション条件の説明に必要な要素が付記されている。 波長１０５０ｎｍの赤外光Ｌが凹凸部に入射された場合の透過率に関するシミュレーション演算結果を示すグラフであり、凹凸部の周期長及び凹部の深さに対する分布情報として図示されている。 波長１１５０ｎｍの赤外光Ｌが凹凸部に入射された場合の透過率に関するシミュレーション演算結果を示すグラフであり、凹凸部の周期長及び凹部の深さに対する分布情報として図示されている。 波長１２５０ｎｍの赤外光Ｌが凹凸部に入射された場合の透過率に関するシミュレーション演算結果を示すグラフであり、凹凸部の周期長及び凹部の深さに対する分布情報として図示されている。 波長１３５０ｎｍの赤外光Ｌが凹凸部に入射された場合の透過率に関するシミュレーション演算結果を示すグラフであり、凹凸部の周期長及び凹部の深さに対する分布情報として図示されている。 波長１４５０ｎｍの赤外光Ｌが凹凸部に入射された場合の透過率に関するシミュレーション演算結果を示すグラフであり、凹凸部の周期長及び凹部の深さに対する分布情報として図示されている。 波長１５５０ｎｍの赤外光Ｌが凹凸部に入射された場合の透過率に関するシミュレーション演算結果を示すグラフであり、凹凸部の周期長及び凹部の深さに対する分布情報として図示されている。 波長１６５０ｎｍの赤外光Ｌが凹凸部に入射された場合の透過率に関するシミュレーション演算結果を示すグラフであり、凹凸部の周期長及び凹部の深さに対する分布情報として図示されている。 図９Ｂの結果を等高線方式で表示したグラフである。 図９Ｆの結果を等高線方式で表示したグラフである。 （２）式内のｍの値を決定するために用いられた近似曲線を示すグラフである。 図９Ａの結果に対して、Ｔ（ａ，ｄ）＞３を示す領域にハッチングを付記したグラフである。 図９Ｂの結果に対して、Ｔ（ａ，ｄ）＞３を示す領域にハッチングを付記したグラフである。 図９Ｃの結果に対して、Ｔ（ａ，ｄ）＞３を示す領域にハッチングを付記したグラフである。 図９Ｄの結果に対して、Ｔ（ａ，ｄ）＞３を示す領域にハッチングを付記したグラフである。 図９Ｅの結果に対して、Ｔ（ａ，ｄ）＞３を示す領域にハッチングを付記したグラフである。 図９Ｆの結果に対して、Ｔ（ａ，ｄ）＞３を示す領域にハッチングを付記したグラフである。 図９Ｇの結果に対して、Ｔ（ａ，ｄ）＞３を示す領域にハッチングを付記したグラフである。 （４）式内のｑの値を決定するために用いられた近似曲線を示すグラフである。 Ｉ－Ｌ特性を測定する際に利用されたステム構造を説明するための模式的な断面図である。 実施例１、比較例１、及び比較例２の各素子のＩ－Ｌ特性を示すグラフである。
　本発明に係る赤外ＬＥＤ素子の実施形態につき、図面を参照して説明する。なお、以下の図面は模式的に示されたものであり、図面上の寸法比と実際の寸法比とは必ずしも一致しない。また、図面間においても寸法比が一致していない場合がある。
　本明細書内において、「層Ａの上層に層Ｂが形成されている」という表現は、層Ａの面上に直接層Ｂが形成されている場合はもちろん、層Ａの面上に薄膜を介して層Ｂが形成されている場合も含む意図である。なお、ここでいう「薄膜」とは、膜厚５０ｎｍ以下の層を指し、好ましくは１０ｎｍ以下の層を指すものとして構わない。
　図１は、本実施形態の赤外ＬＥＤ素子の構造を模式的に示す断面図である。図１に示すように、赤外ＬＥＤ素子１は、ＩｎＰ基板３と、ＩｎＰ基板３の上層に形成された半導体積層体１０とを備える。本実施形態の赤外ＬＥＤ素子１は、サブマウント３５上にフリップチップ方式によって実装されている。より具体的には、赤外ＬＥＤ素子１は、パターン電極３７ａ及びパターン電極３７ｂを介して、サブマウント３５上に固定されている。
　以下の説明では、ＩｎＰ基板３の主面をＸＹ平面とし、この主面に対する法線方向をＺ方向とする、Ｘ-Ｙ-Ｚ座標系が適宜参照される。この表記を用いれば、図１は、赤外ＬＥＤ素子１を、所定の位置においてＸＺ平面に沿って切断したときの模式的な断面図に対応する。
　以下の説明では、方向を表現する際に正負の向きを区別する場合には、「＋Ｘ方向」、「－Ｘ方向」のように、正負の符号を付して記載される。また、正負の向きを区別せずに方向を表現する場合には、単に「Ｘ方向」と記載される。すなわち、本明細書において、単に「Ｘ方向」と記載されている場合には、「＋Ｘ方向」と「－Ｘ方向」の双方が含まれる。Ｙ方向及びＺ方向についても同様である。図１の例では、赤外ＬＥＤ素子１からの赤外光Ｌが取り出される方向が＋Ｚ方向とされている。
　図２は、図１から、サブマウント３５及びパターン電極（３７ａ，３７ｂ）を省略して図示した赤外ＬＥＤ素子１の断面図である。ただし説明の都合上、図２は、図１から紙面の上下方向が反転された状態で図示されている。また、図３は、図２に示す赤外ＬＥＤ素子１を、ＩｎＰ基板３とは反対側、すなわち－Ｚ側から見たときの模式的な平面図である。
　図１～図２に示すように、本実施形態の赤外ＬＥＤ素子１では、半導体積層体１０内（より詳細には後述される活性層１３内）で生成された赤外光Ｌが、サブマウント３５とは反対側、すなわちＩｎＰ基板３側から取り出される。この赤外光Ｌは、ピーク波長が１０００ｎｍ～１８００ｎｍの範囲内である。
　［構造］
　赤外ＬＥＤ素子１の構造について、以下において詳細に説明する。
　（ＩｎＰ基板３）
　赤外ＬＥＤ素子１は、ＩｎＰ基板３を備える。ＩｎＰ基板３は、図６Ａを参照して後述されるように、半導体積層体１０を成長させる際の成長基板としても利用される。ＩｎＰ基板３は、好ましくは半絶縁性を示している。詳細には、ＩｎＰ基板３は、好ましくは抵抗率が１×１０6Ω・ｃｍ以上であって、キャリア濃度が１×１０17／ｃｍ3未満である。
　ＩｎＰ基板３は、一例としてＦｅが１×１０16／ｃｍ3～１×１０17／ｃｍ3のキャリア濃度でドープされている。Ｆｅは、ＩｎＰ内に深い準位を形成する遷移金属の一種である。このような遷移金属が極めて低い濃度でドープされることで、ＩｎＰ基板３が半絶縁性を示す。深い準位を形成する遷移金属としては、Ｆｅの他、Ｗ等を利用することができる。
　ＩｎＰ基板３は、アンドープ基板としても構わない。アンドープ基板であっても、ＩｎＰ基板３を成長基板として半導体積層体１０を成長させる際に、不可避的に不純物が混入されることで、１×１０17／ｃｍ3未満のキャリア濃度で不純物がドープされる。
　ＩｎＰ基板３の厚みは、好ましくは２０μｍ～１０００μｍであり、より好ましくは５０μｍ～７００μｍである。
　図２に示すように、ＩｎＰ基板３の主面のうち、一方の主面３ａ（以下、「第一主面３ａ」と称する。）の上層には、半導体積層体１０が配置されている。また、他方の主面３ｂ（以下、「第二主面３ｂ」と称する。）には、凹凸部６が形成されている。なお、本実施形態の赤外ＬＥＤ素子１においては、第二主面３ｂの上面に、凹凸部６の形状に沿うように透光層３１が形成されている。凹凸部６及び透光層３１については後述される。
　（半導体積層体１０）
　赤外ＬＥＤ素子１は、ＩｎＰ基板３の第一主面３ａ側の上層に配置された半導体積層体１０を有する。半導体積層体１０は、複数の半導体層の積層体である。具体的には、半導体積層体１０は、ＩｎＰ基板３に近い側から順に、第一半導体層１１、活性層１３、及び第二半導体層１５が積層されてなる。
　本実施形態では、第一半導体層１１はｎ型のＩｎＰである。第一半導体層１１の厚みは限定されないが、例えば、１μｍ～２０μｍであり、好ましくは３μｍ～１０μｍである。第一半導体層１１のキャリア濃度は、好ましくは１×１０17／ｃｍ3～５×１０18／ｃｍ3であり、より好ましくは５×１０17／ｃｍ3～４×１０18／ｃｍ3である。第一半導体層１１に含まれるｎ型ドーパント材料としては、Ｓｎ、Ｓｉ、Ｓ、Ｇｅ、又はＳｅ等を利用することができ、Ｓｉが特に好ましい。
　図２に示すように、第一半導体層１１は、ＩｎＰ基板３の第一主面３ａのほぼ全面にわたって形成されている。
　活性層１３は、第一半導体層１１の－Ｚ方向に係る上層に配置された半導体層である。より詳細には、図２に示すように、活性層１３は、第一半導体層１１の一部分の上層に形成されている。
　活性層１３は、狙いとする波長の光を生成可能であり、且つＩｎＰ基板３と格子整合してエピタキシャル成長が可能な材料から適宜選択される。例えば、活性層１３は、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓ、又はＩｎＧａＡｓの単層構造としても構わないし、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓ、又はＩｎＧａＡｓからなる井戸層と、井戸層よりもバンドギャップエネルギーの大きいＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓ、ＩｎＧａＡｓ、又はＩｎＰからなる障壁層とを含むＭＱＷ（Multiple Quantum Well：多重量子井戸）構造としても構わない。
　活性層１３の膜厚は、活性層１３が単層構造の場合は、５０ｎｍ～２０００ｎｍであり、好ましくは１００ｎｍ～５００ｎｍである。また、活性層１３がＭＱＷ構造の場合、活性層１３は、膜厚５ｎｍ～２０ｎｍの井戸層及び障壁層が、２周期～５０周期の範囲で積層されて構成される。
　活性層１３は、ｎ型又はｐ型にドープされていても構わないし、アンドープでも構わない。ｎ型にドープされる場合には、ドーパントとしては例えばＳｉを利用できる。
　第二半導体層１５は、活性層１３の－Ｚ方向に係る上層に形成されている。本実施形態では、第二半導体層１５はｐ型の半導体層であり、ｐ型クラッド層とｐ型コンタクト層とを含む。
　第二半導体層１５のうち、ｐ型クラッド層は、例えばｐ型のＩｎＰである。このｐ型クラッド層の厚みは限定されないが、例えば、１μｍ～１０μｍであり、好ましくは２μｍ～５μｍである。ｐ型クラッド層のｐ型キャリア濃度は、活性層１３から離れた位置において、好ましくは１×１０17／ｃｍ3～３×１０18／ｃｍ3であり、より好ましくは５×１０17／ｃｍ3～３×１０18／ｃｍ3である。
　第二半導体層１５のうち、ｐ型コンタクト層は、例えばｐ型のＧａＩｎＡｓＰである。このｐ型コンタクト層の厚みは限定されないが、例えば、１０ｎｍ～１０００ｎｍであり、好ましくは５０ｎｍ～５００ｎｍである。また、ｐ型コンタクト層のｐ型キャリア濃度は、好ましくは５×１０17／ｃｍ3～３×１０19／ｃｍ3であり、より好ましくは、１×１０18／ｃｍ3～２×１０19／ｃｍ3である。
　第二半導体層１５を構成するｐ型クラッド層及びｐ型コンタクト層に含まれるｐ型ドーパント材料としては、Ｚｎ、Ｍｇ、又はＢｅ等を利用することができる。この中では、Ｚｎ又はＭｇが好ましく、Ｚｎが特に好ましい。
　第一半導体層１１及び第二半導体層１５は、活性層１３で生成された赤外光Ｌを透過する材料であって、且つ、ＩｎＰ基板３と格子整合してエピタキシャル成長が可能な材料から適宜選択される。例えば、第一半導体層１１及び第二半導体層１５としては、ＩｎＰの他、ＧａＩｎＡｓＰ、又はＡｌＧａＩｎＡｓ等の材料を利用することができる。
　なお、本実施形態では、第二半導体層１５がクラッド層とコンタクト層の積層構造である場合について説明したが、本発明は、クラッド層とコンタクト層の材料が共通である場合を排除しない。また、本発明は、第一半導体層１１が、材料の異なるクラッド層とコンタクト層の積層体で構成される場合を排除しない。
　（第一電極２１）
　上述したように、第一半導体層１１の一部領域の上層には活性層１３が形成されている。そして、図２に示すように、赤外ＬＥＤ素子１は、活性層１３が形成されていない領域内において、第一半導体層１１の一部上層に形成された第一電極２１を備える。
　第一電極２１は、第一半導体層１１との間でオーミック接続が形成されている。第一電極２１は、一例として、Ａｕ／Ｇｅ／Ａｕ、Ａｕ／Ｇｅ／Ｎｉ／Ａｕ、ＡｕＧｅ、ＡｕＧｅＮｉ等の材料で構成され、これらの材料を複数備えても構わない。第一電極２１の厚みは限定されないが、例えば５０ｎｍ～５００ｎｍであり、好ましくは１００ｎｍ～３００ｎｍである。
　（絶縁層１９）
　図２に示すように、赤外ＬＥＤ素子１は、半導体積層体１０の側壁及び－Ｚ方向に係る上面の一部を覆うように形成された絶縁層１９を備える。絶縁層１９は、電気的絶縁性を示し、且つ赤外光Ｌに対する透過性の高い材料で構成される。絶縁層１９の赤外光Ｌに対する透過率は、７０％以上であるのが好ましく、８０％以上であるのがより好ましく、９０％以上であるのが特に好ましい。赤外光Ｌのピーク波長が１０００ｎｍ～１８００ｎｍである場合においては、絶縁層１９はＳｉＯ2、ＳｉＮ、Ａｌ2Ｏ3等の材料を用いることができる。
　絶縁層１９の膜厚は任意であるが、例えば５０ｎｍ～５０００ｎｍであり、好ましくは１００ｎｍ～１０００ｎｍである。
　（第二電極２２）
　図２に示すように、赤外ＬＥＤ素子１は、第二半導体層１５の－Ｚ方向に係る上層に形成された第二電極２２を備える。この第二電極２２は、ＩｎＰ基板３の主面に平行な方向、すなわちＸＹ平面に平行な方向に関して、第一電極２１から離間した位置に配置される（図３も参照）。
　本実施形態では、第二電極２２は、第二半導体層１５の一部分の上層に離散的に配置された部分電極を構成する。より詳細には、図３に示すように、第二電極２２がＸＹ平面上に離散的に複数配置されている。なお、実際には、赤外ＬＥＤ素子１をＩｎＰ基板３とは反対側から（－Ｚ側から）見た場合、第二電極２２は後述する第二パッド電極２７に隠れて視認できないが、理解を容易化する観点で、図３では破線によって第二電極２２が図示されている。
　第二電極２２は、第二半導体層１５との間でオーミック接触が可能な材料で構成される。第二電極２２は、一例として、Ａｕ／Ｚｎ／Ａｕ、ＡｕＺｎ、又はＡｕＢｅ等の材料で構成され、これらの材料を複数備えるものとしても構わない。上述したように、第二半導体層１５がコンタクト層を備える場合には、このコンタクト層と第二電極２２との間でオーミック接触が形成される。第二電極２２の厚みは限定されないが、例えば５０ｎｍ～５００ｎｍであり、好ましくは１００ｎｍ～３００ｎｍである。
　図２に示すように、第二半導体層１５の－Ｚ方向に係る上層のうち、第二電極２２が形成されていない領域には、絶縁層１９が形成される。
　（反射電極２６）
　図２に示すように、本実施形態の赤外ＬＥＤ素子１は、第二電極２２の－Ｚ方向に係る上層に反射電極２６を備える。反射電極２６は、一部の絶縁層１９の上層にも位置している。反射電極２６は、活性層１３内で生成された赤外光Ｌのうち、第二半導体層１５側に進行して絶縁層１９内を通過した赤外光Ｌを、ＩｎＰ基板３側に戻す機能を奏する。反射電極２６は、導電性材料であって、且つ赤外光Ｌに対して高い反射率を示す材料で構成される。反射電極２６の赤外光Ｌに対する反射率は、７０％以上であるのが好ましく、８０％以上であるのがより好ましく、９０％以上であるのが特に好ましい。赤外光Ｌのピーク波長が１０００ｎｍ～１８００ｎｍである場合、反射電極２６はＡｇ、Ａｇ合金、Ａｕ、Ａｌ、Ａｌ／Ａｕ、又はＣｕ等の金属材料を用いることができる。
　反射電極２６の厚みは、特に限定されないが、例えば１０ｎｍ～２０００ｎｍであり、好ましくは１００ｎｍ～１０００ｎｍである。
　第二電極２２は、第二半導体層１５との間でオーミック接触を実現する必要があるため、第二半導体層１５（より詳細にはコンタクト層）との間で容易に合金化して低い接触抵抗が実現できる材料から選択される。かかる観点から、上述したように、第二電極２２の材料としては、ＡｕＺｎ、ＡｕＢｅ、又はＡｕ／Ｚｎ／Ａｕ等が用いられる。しかし、これらの材料は、赤外光Ｌに対する反射率が比較的低い。よって、仮に第二電極２２を第二半導体層１５の全面に形成した場合、活性層１３内で生成されて第二半導体層１５側に進行した赤外光Ｌのうち、第二電極２２によって吸収される赤外光Ｌの割合が高くなってしまう。
　これに対し、本実施形態の赤外ＬＥＤ素子１では、第二電極２２を第二半導体層１５の上層に離散的に配置しつつ、第二半導体層１５の上層のうち第二電極２２が形成されていない領域には赤外光Ｌに対して高い透過性を示す材料からなる絶縁層１９が形成されている。そして、この絶縁層１９の上層に、第二電極２２よりも赤外光Ｌに対する反射率の高い材料からなる反射電極２６が形成されている。これにより、活性層１３内で生成されて第二半導体層１５側に進行した赤外光Ｌの一部は、第二電極２２で吸収されずに絶縁層１９内を進行して反射電極２６に入射した後、この反射電極２６で反射してＩｎＰ基板３側に導かれる。この結果、光取り出し効率が高められる。反射電極２６は、第二半導体層１５と接触しないため、第二半導体層１５との間でオーミック接触を実現可能な材料である必要がない。したがって、反射電極２６の材料は、第二電極２２よりも反射率の高い金属材料の中から選択できる。
　なお、反射電極２６は、後述する第二パッド電極２７と一体化して形成されていても構わない。
　（第一パッド電極２５、第二パッド電極２７）
　図１～図３に示すように、赤外ＬＥＤ素子１は、第一電極２１の－Ｚ側に係る上層に配置された第一パッド電極２５と、第二電極２２の－Ｚ側に係る上層に配置された第二パッド電極２７とを備える。なお、図１及び図２では、第二パッド電極２７が反射電極２６の上層に形成されている構造が図示されているが、第二パッド電極２７が赤外光Ｌに対して高い反射率を示す場合には、第二パッド電極２７が反射電極２６を兼ねるものとしても構わない。
　第一パッド電極２５及び第二パッド電極２７は、それぞれボンディングワイヤを接続するための領域を形成する。第一パッド電極２５及び第二パッド電極２７は、例えばＴｉ／Ａｕ、又はＴｉ／Ｐｔ／Ａｕ等で構成される。第一パッド電極２５及び第二パッド電極２７の厚みは特に限定されないが、例えば５００ｎｍ～５０００ｎｍであり、好ましくは１０００ｎｍ～４０００ｎｍである。
　（高さ調整用電極２９）
　図１～図３に示すように、赤外ＬＥＤ素子１は、第一パッド電極２５の－Ｚ側に係る上層に形成された高さ調整用電極２９を備える。高さ調整用電極２９は、赤外ＬＥＤ素子１を図１に示すようなフリップチップ方式で実装するために設けられている。図１及び図２に示すように、第一パッド電極２５は、第二パッド電極２７よりもＩｎＰ基板３に近い位置（＋Ｚ側の位置）に形成されるため、第一パッド電極２５と第二パッド電極２７との間で高さ位置（Ｚ座標）に差が生じている。そして、赤外ＬＥＤ素子１をフリップチップ方式により実装する際には、図１に示すように、サブマウント３５上に形成されたパターン電極３７ｂと第二パッド電極２７との電気的接続を形成しつつ、サブマウント３５上に形成されたパターン電極３７ａと第一パッド電極２５の電気的接続を確保する必要がある。
　かかる観点から、高さ調整用電極２９は、第一パッド電極２５と第二パッド電極２７との高さの差を補填する目的で形成されている。高さ調整用電極２９の材料は限定されないが、例えば、Ａｕめっき、Ｎｉめっき、又はＣｕめっき等が利用でき、これらの材料が複数組み合わせられも構わない。ただし、耐酸化性の観点からは、少なくとも高さ調整用電極２９の表面近傍の数十ｎｍ～数百ｎｍの厚み領域については、Ａｕめっきで形成されるのが好適である。
　（凹凸部６）
　上述したように、赤外ＬＥＤ素子１が備えるＩｎＰ基板３は、第二主面３ｂ側に凹凸部６が形成されている。この凹凸部６は、第二主面３ｂに対して平行な方向（すなわち、ＸＹ平面に沿った方向）に関して、二次元的に周期性を示す構造である。
　図４は、図１から、凹凸部６が形成されているＩｎＰ基板３の領域を一部拡大した図面である。図５は、＋Ｚ側から凹凸部６が形成されているＩｎＰ基板３の面（第二主面３ｂ）を見たときの模式的な平面図である。図４は、図５内のIV - IV線断面図にも対応する。
　図４及び図５に示すように、凹凸部６は、第二主面３ｂ上において、凸部６ａと凹部６ｂとが、ＸＹ平面に沿って交互に繰り返されることで形成されている。つまり、複数の凸部６ａと凹部６ｂとが、ＸＹ平面上において規則的に配列されている。図５に示す例では、複数の凸部６ａが三角格子状に配列されている。そして、隣接する凸部６ａ同士の間に凹部６ｂが形成されている。
　凹凸部６は、深さｄ［μｍ］の凹部６ｂと、この凹部６ｂに隣接する凸部６ａとが、ＸＹ平面上に規則的に配置されることで形成されている。隣接する凸部６ａ同士又は凹部６ｂ同士の離間距離、すなわち周期長をａ［μｍ］とすると、この周期長ａ［μｍ］と、凹部６ｂの深さｄ［μｍ］との間には、好ましくは以下の（１）式及び（２）式が成立する。
　ａ＞７．２×（λ／ｎ）　　　　　…（１）
　ｄ＞ｍ×（ａ－１０）＋３．５　　…（２）
　ただし、（１）式において、λは、赤外光Ｌのピーク波長を［μｍ］単位で表記した値である。また、ｍは、以下の式で規定される無次元値である。
　ｍ＝－１．０２×（λ／ｎ）＋０．６０２
　更に好ましくは、周期長ａ［μｍ］と、凹部６ｂの深さｄ［μｍ］との間には、以下の（３）式及び（４）式が成立する。
　ａ＞１０×（λ／ｎ）　　　　　　　　　　　　　　　　　　　　　…（３）
　ｐ×（ａ－１０）＋５．０＜ｄ＜ｑ×（ａ－８．０）＋８．０　　　…（４）
　ただし、（３）式内のｐ、及び（４）式内のｑは、それぞれ以下の式で規定される無次元値である。
　ｐ＝－１．０１×（λ／ｎ）＋０．７２７
　ｑ＝－３．９１×（λ／ｎ）＋２．０９
　凹凸部６が上記関係式を満たすような規則性を有して形成されることで、ＩｎＰ基板３から外部に取り出される赤外光Ｌの光量が増加し、光取り出し効率が高められる。この点については、後に詳細に説明される。
　（透光層３１）
　本実施形態の赤外ＬＥＤ素子１は、凹凸部６が形成されているＩｎＰ基板３の第二主面３ｂの上面に、凹凸部６の形状に沿うように形成された、透光層３１を備える。透光層３１は、赤外光Ｌに対する透過率の高い材料からなる。透光層３１は、赤外光Ｌに対する透過率が好ましくは８０％以上であり、且つ、屈折率がＩｎＰと空気の間の値を示す材料から選択される。具体的には、透光層３１は、ＳｉＯ2、ＳｉＯＮ、ＳｉＮ、ＴｉＯ2、又はＭｇＯ等が利用でき、これらの材料が複数組み合わせられても構わない。
　赤外ＬＥＤ素子１が、空気とＩｎＰとの間の屈折率を示す透光層３１を備えることで、ＩｎＰ基板３の表面で全反射される赤外光Ｌの割合が更に低下され、光取り出し効率が更に向上する。特に、波長１０００ｎｍ～１８００ｎｍの赤外光Ｌに対するＩｎＰの屈折率は３．１～３．３であって空気の屈折率（＝１）との差が大きいことから、ＩｎＰ基板３の上層に透光層３１を備えることで光取り出し効率を大きく高められる。
　［製造方法］
　赤外ＬＥＤ素子１の製造方法の一例について、図６Ａ～図６Ｈの各図を参照して説明する。図６Ａ～図６Ｈは、いずれも製造プロセス内における一工程における断面図である。
　（ステップＳ１）
　図６Ａに示すように、半導体積層体１０の成長用基板としてのＩｎＰ基板３が準備される。本実施形態では、Ｆｅ等の深い準位を形成する遷移金属が１×１０16／ｃｍ3～１×１０17／ｃｍ3の範囲内のキャリア濃度でドープされた、半絶縁性を示すＩｎＰ基板３が準備される。ただし、ＩｎＰ基板３としては、上述したようにアンドープ基板を利用しても構わない。一例として、２インチで厚みが３７０μｍの、ＦｅがドープされたＩｎＰ基板３が利用できる。
　（ステップＳ２）
　ＩｎＰ基板３をＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置内に搬送し、ＩｎＰ基板３の第一主面３ａ（例えば（００１）面）上に、第一半導体層１１，活性層１３、及び第二半導体層１５を順次エピタキシャル成長させて、半導体積層体１０を形成する（図６Ａ参照）。本ステップＳ２において、成長させる層の材料又は膜厚に応じて、原料ガスの種類及び流量、処理時間、並びに環境温度等が適宜調整される。半導体積層体１０を構成する各半導体層の材料例は上述した通りである。
　半導体積層体１０の詳細な形成例は以下の通りである。まず、ＩｎＰ基板３の第一主面３ａ上に、Ｓｉをドーパントしたｎ型のＩｎＰが所定膜厚（例えば８０００ｎｍ程度）積層されて、第一半導体層１１が得られる。次に、ＩｎＧａＡｓＰが膜厚３００ｎｍ積層されて、活性層１３が得られる。ここでは、赤外ＬＥＤ素子１から出射される赤外光Ｌのピーク波長が１３００ｎｍとなるような条件とされている。ただし上述したように、活性層１３を構成する材料の組成比を調整したりＭＱＷ構造を採用することにより、赤外光Ｌのピーク波長は１０００ｎｍ～１８００ｎｍの範囲内で調整可能である。
　その後、Ｚｎをドーパントとしたｐ型のＩｎＰが膜厚２８００ｎｍ積層されてｐ型クラッド層が形成され、引き続き、Ｚｎをドーパントとしたｐ型のＩｎＧａＡｓＰが膜厚２００ｎｍ積層されてｐ型コンタクト層が形成される。これらｐ型クラッド層及びｐ型コンタクト層によって、第二半導体層１５が得られる。
　（ステップＳ３）
　ＩｎＰ基板３上に半導体積層体１０が形成されたウェハが、ＭＯＣＶＤ装置から取り出された後、図６Ｂに示すように、一部領域の第二半導体層１５及び活性層１３がエッチングによって除去される。これにより、一部の第一半導体層１１が露出される。詳細には、例えば以下の手順で行うことができる。
　まず、半導体積層体１０の最表面である第二半導体層１５の上面に、プラズマＣＶＤ法によってマスク層（ここではＳｉＯ2層）が所定膜厚（例えば２０００ｎｍ程度）だけ成膜された後、フォトリソグラフィ法によってマスク層にレジスト開口部が形成される。次に、バッファードフッ酸を用いて、レジスト開口部内のマスク層がエッチング除去された後、レジストが除去される。次に、Ｃｌ2ガスを用いたドライエッチングによって、マスク層をマスクとして半導体積層体１０がエッチングされる。これにより、一部領域内の第二半導体層１５及び活性層１３が除去される。なお、このエッチングにより、活性層１３の下層（ＩｎＰ基板３側）に位置する第一半導体層１１の一部も除去されるが、第一半導体層１１は引き続きＩｎＰ基板３の上層に残存している。その後、バッファードフッ酸を用いて、残存するマスク層が除去される。
　（ステップＳ４）
　図６Ｃに示すように、プラズマＣＶＤ法を用いて半導体積層体１０の全面に絶縁層１９が成膜される。一例として、ＳｉＯ2からなる絶縁層１９が膜厚２００ｎｍ成膜される。
　（ステップＳ５）
　図６Ｄに示すように、第二半導体層１５の一部領域の上層に第二電極２２が形成される。詳細には、例えば以下の手順で行うことができる。
　まず、フォトリソグラフィ法を用いて絶縁層１９の一部箇所にレジスト開口部が形成された後、バッファードフッ酸を用いてレジスト開口部内の絶縁層１９が除去される。次に、電子ビーム（ＥＢ）蒸着装置を用いて、第二電極２２を構成する材料（金属材料）が成膜される。次に、レジストが除去された後、第二電極２２の形成予定領域以外の箇所に形成された材料膜がリフトオフされる。一例として、Ａｕ／Ｚｎ／Ａｕからなる第二電極２２が２５ｎｍ／２５ｎｍ／１５０ｎｍの膜厚で成膜される。
　その後、例えば４５０℃、１０分間の加熱処理によってアニール処理が施されることで、第二半導体層１５と第二電極２２との間のオーミック接触が実現される。
　（ステップＳ６）
　図６Ｅに示すように、第二電極２２の上層に反射電極２６が形成され、更にこの反射電極２６の上層に第二パッド電極２７が形成される。詳細には、例えば以下の手順で行うことができる。
　フォトリソグラフィ法を用いて第二電極２２の上層にレジスト開口部が形成された後、ＥＢ蒸着装置を用いて、反射電極２６を構成する材料及び第二パッド電極２７を構成する材料が成膜される。反射電極２６の形成工程と第二パッド電極２７の形成工程は、連続的に行われても構わない。例えば、Ａｌ／Ａｕ／Ｔｉ／Ｐｔ／Ａｕの積層体が成膜されることで、反射電極２６と第二パッド電極２７の積層構造が連続的に形成される。この積層体の膜厚の一例は、Ａｌ／Ａｕ／Ｔｉ／Ｐｔ／Ａｕ＝５ｎｍ／２００ｎｍ／５０ｎｍ／２００ｎｍ／１５００ｎｍである。Ａｌ及びＡｕは、いずれも波長１０００ｎｍ～１８００ｎｍの赤外光Ｌに対して高い反射率を示す。
　（ステップＳ７）
　図６Ｆに示すように、活性層１３が形成されていない領域の一部箇所において、第一半導体層１１の上層に第一電極２１が形成される。詳細には、例えば以下の手順で行われる。
　まず、フォトリソグラフィ法を用いて絶縁層１９の一部箇所にレジスト開口部が形成された後、バッファードフッ酸を用いてレジスト開口部内の絶縁層１９が除去される。次に、ＥＢ蒸着装置を用いて、第一電極２１を構成する材料が成膜される。次に、レジストが除去された後、第一電極２１の形成予定領域以外の箇所に形成された材料膜がリフトオフされる。一例として、Ａｕ／Ｇｅ／Ａｕからなる第一電極２１が、１０ｎｍ／３０ｎｍ／１５０ｎｍの膜厚で成膜される。
　その後、例えば３５０℃、１０分間の加熱処理によってアニール処理が施されることで、第一半導体層１１と第一電極２１との間のオーミック接触が実現される。
　（ステップＳ８）
　図６Ｇに示すように、第一電極２１の上層に第一パッド電極２５が形成され、更に第一パッド電極２５の上層に高さ調整用電極２９が形成される。詳細には、例えば以下の手順で行うことができる。
　フォトリソグラフィ法を用いて第一電極２１の上層にレジスト開口部が形成された後、ＥＢ蒸着装置を用いて、第一パッド電極２５を構成する材料が成膜される。一例として、Ｔｉ／Ｐｔ／Ａｕからなる第一パッド電極２５が、５０ｎｍ／２００ｎｍ／１７００ｎｍの膜厚で成膜される。
　次に、フォトリソグラフィ法を用いて第一電極２１の上層にレジスト開口部が形成された後、無電解Ａｕめっき法を用いて、レジスト開口部内の第一パッド電極２５の上層に、Ａｕめっきからなる高さ調整用電極２９が、例えば４０００ｎｍの膜厚で形成される。これにより、高さ調整用電極２９と第二パッド電極２７が実質的に同一の高さに調整される。なお、高さ調整用電極２９の形成の際には、電解めっき法やＥＢ蒸着法を用いても構わない。また、高さ調整用電極２９の材料として、Ａｕよりも安価な、ＮｉめっきやＣｕめっきを用いても構わない。ただし、後に実装工程を行う観点、及び耐酸化性を高める観点から、高さ調整用電極２９は少なくとも最上面から数十～数百ｎｍの範囲内にわたってはＡｕめっきで構成されているのが好ましい。
　（ステップＳ９）
　ＩｎＰ基板３の、半導体積層体１０が形成されている側とは反対側の主面（第二主面３ｂ）が薄膜化される。詳細には、例えば以下の手順で行われる。
　ウェハの半導体積層体１０が形成されている側の面がワックス等によって支持部材（不図示）に固定された状態で、スラリー液とコロイダルシリカを用いた片面研磨機により、ＩｎＰ基板３に対して、第二主面３ｂ側から所望の厚み（例えば１５０μｍ）まで研削される。研削後、第二主面３ｂに対してバフ研磨が行われることで、加工面が鏡面に仕上げられる。その後、アルカリ洗浄液で研磨砥粒が除去された後、支持部材からＩｎＰ基板３が取り外され、ワックスが洗浄除去される。研削厚みは適宜調整可能であり、用途やその後のプロセスによって適宜選択される。
　（ステップＳ１０）
　ＩｎＰ基板３の第二主面３ｂに凹凸部６が形成される（図６Ｈ参照）。詳細には、例えば以下の手順で行うことができる。
　スパッタリング法により、ＩｎＰ基板３の第二主面３ｂにＳｉＯ2が所定の膜厚（例えば１０００ｎｍ）で成膜される。次に、フォトリソグラフィ法を用いて、ＸＹ平面に平行な方向に関して周期的なレジストパターンが形成される。一例としては、直径６μｍの円形が複数個、三角格子状に周期長８μｍで配列されてなる、レジストパターンが形成される。
　次に、主としてＨＦ3ガスを用いたドライエッチングによりレジストパターンがＳｉＯ2膜に転写された後、主としてＯ2ガスを用いたプラズマアッシングによりレジストパターンが除去される。
　続いて、パターニングされたＳｉＯ2膜をエッチングマスクとして、主としてＳｉＣｌ4ガス、Ｃｌ2ガス、及びＡｒガスを用いたドライエッチングにより、ＳｉＯ2膜に形成されたパターンがＩｎＰ基板３の第二主面３ｂ側に転写される。このとき、ドライエッチングに利用されるガス種、又はエッチング条件等が調整されることで、ＩｎＰ基板３の結晶面に対するエッチング選択比が調整され、この結果、エッチング後に得られるＩｎＰ基板３の凹凸部６の形状が調整される。ここでは、一例として、直径６μｍ、高さ６μｍの三角錐形状の凸部６ａが周期長８μｍの間隔で三角格子状に複数配列されてなる、凹凸部６が、ＩｎＰ基板３の第二主面３ｂに形成された。なお、凸部６ａの高さとは、凹部６ｂの深さに対応する（図４参照）。
　（ステップＳ１１）
　次に、図２に示すように、凹凸部６が形成されたＩｎＰ基板３の第二主面３ｂ上に、プラズマＣＶＤ法を用いて透光層３１が成膜される。図２では、透光層３１が、凹凸部６の形状に沿うように形成されている。言い換えれば、図２では、透光層３１の表面にも凹凸部６と同様の凹凸が形成されているように図示されている。しかし、透光層３１の表面は、ＩｎＰ基板３よりは平坦な面で構成されていても構わない。一例として、ＳｉＯ2からなる透光層３１が、膜厚２５０ｎｍで成膜される。
　（ステップＳ１２）
　次に、ＩｎＰ基板３がダイシングテープに貼り付けられた状態で、ブレードダイシングによってチップ化される。その後、このチップ化された個片が、図１に示すようにサブマウント３５上に実装される。より詳細には、上面にパターン電極３７ａ及びパターン電極３７ｂが形成されたサブマウント３５が準備された後、パターン電極３７ａと高さ調整用電極２９との間、及び、パターン電極３７ｂと第二パッド電極２７との間が、それぞれ超音波により接合される。これにより、フリップチップ方式で実装された赤外ＬＥＤ素子１が製造される。
　［検証１］
　凹凸部６の周期長ａの値（図４参照）、及び凹部６ｂの深さｄの値（図４参照）によって、赤外ＬＥＤ素子１の外部に取り出される赤外光Ｌの光量に対する影響が生じる点について、シミュレーションを用いて検証が行われた。
　図７及び図８は、シミュレーション条件を説明するための図であり、それぞれ図４及び図５にならって図示されたものである。
　凸部６ａとしては、高さｄで半径ｒの円錐形状のものが仮定された。ＩｎＰ基板３の第二主面３ｂ上には、このような形状を示す複数の凸部６ａが、間隔ａで三角格子状に配列されることで、凹凸部６が形成されているものとした。凸部６ａの高さｄは、凹部６ｂの深さｄに対応し、隣接する凸部６ａ同士の間隔ａは、隣接する凹部６ｂ同士の間隔でもあり、周期長に対応する。なお、計算の簡単のために、ｒ＝ａ／２と設定された。
　活性層１３から凹凸部６に向かって、入射角（θ，φ）で入射される赤外光Ｌが仮定された。入射角θは、図７に示すように赤外光Ｌの進行方向のＺ軸に対する角度である。入射角φは、図８に示すように赤外光Ｌの進行方向のＸ軸に対する角度である。
　上記の条件設定の下で、赤外光Ｌのうち、入射角（θ，φ）で凹凸部６に入射されたｐ偏光成分について、入射光に対する（ｉ，ｊ）次の回折を受けた透過光の割合である透過率Ｔp,θ,φ(i, j)が、波長λごとに、ＲＣＷＡ法（Rigorous Coupled Wave Analysis：厳密結合波解析法）に基づく演算処理によって算定された。なお、ｉ，ｊは、いずれも整数であり、それぞれＸ方向及びＹ方向への回折次数を意味する。演算処理の際には、RSoft社製のソフトウェアDiffract MODが用いられた。
　演算に際し、凹凸部６内における赤外光Ｌの吸収はないものと仮定された。すなわち、反射率＋透過率＝１と仮定された。
　θは０°～８０°の範囲で、φは０°～３０°の範囲でそれぞれ変化させながら、それぞれのＴp,θ,φ(i, j)の値が算定された。上記のように、複数の凸部６ａの配列形状が三角格子状と仮定されたため、対称性に鑑み、φは０°～３０°の範囲内の値を用いて演算が行われることで、演算数を削減できる。具体的には、φ＝２０°の場合とφ＝４０°の場合とでは、Ｔp,θ,φ(i, j)の値は同じ値となる。一方、θの値に関しては、θ＝９０°に達すると演算が不可能になることから、演算が可能な最も大きな傾斜角度として８０°が選択された。
　次に、ｐ偏光成分の場合と同様の方法で、赤外光Ｌのうち、入射角（θ，φ）で凹凸部６に入射されたｓ偏光成分について、入射光に対する（ｉ，ｊ）次の回折を受けた透過光の割合である透過率Ｔs,θ,φ(i, j)が、ＲＣＷＡ法に基づく演算処理によって算定された。
　計算の簡単のため、ｐ偏光成分とｓ偏光成分の寄与が等しいものと仮定された。このとき、周期長ａ、凸部６ａの高さ（凹部６ｂの深さ）ｄを有する凹凸部６に入射された赤外光Ｌの透過率Ｔ（ａ，ｄ）は、ｐ偏光成分に関する透過率Ｔp,θ,φ(i, j)及びｓ偏光成分に関する透過率Ｔs,θ,φ(i, j)の値を用いて、以下の（５）式で算定できる。
Figure JPOXMLDOC01-appb-M000001
　同様の方法で、周期長ａの値、及び凸部６ａの高さ（凹部６ｂの深さ）ｄの値を、それぞれ１μｍずつ異ならせながら、上記（５）式に基づく演算処理が行われた。そして、それぞれのａ，ｄの値の下で得られた透過率Ｔ（ａ，ｄ）の値が、波長λごとの情報として、二次元座標上にマッピングされた。この結果を、図９Ａ～図９Ｇに示す。
　図９Ａ～図９Ｇの各グラフにおいて、横軸は周期長ａ［μｍ］であり、縦軸は凹部６ｂの深さｄ［μｍ］である。また、いずれのグラフも、ｄ＝０、すなわち凹凸部６が形成されていない状態の透過率Ｔ（ａ，ｄ）の値を基準値（＝１）としたときの相対値によって表記されている。また、赤外光Ｌの波長λとしては、１０５０ｎｍ（＝１．０５μｍ）から、１６５０ｎｍ（＝１．６５μｍ）まで、１００ｎｍずつ異ならせた合計７種類の値が採用された。
　ところで、ＩｎＰ基板３の主面に対して物理的な研磨を行った場合、ＩｎＰ基板３の主面上にはランダムな粗面が形成される。この粗面をレーザ顕微鏡で観察すると、凹凸の深さは１μｍ～２μｍであった。また、得られた粗面の面方向に係る位置毎の高さの情報を２次元フーリエ変換したところ、主たる周期長は１５μｍ～３０μｍであることが確認された。
　図９Ａ～図９Ｇのグラフでは、周期長ａが１μｍ～１０μｍの範囲しか表示されていない。しかし、図９Ａ～図９Ｇのいずれのグラフにおいても、深さｄが１μｍ～２μｍの範囲内においては、透過率Ｔ（ａ，ｄ）の値は、周期長ａの値にはあまり左右されず、ほぼ同等の低い値である。このような事情から、図９Ａ～図９Ｇのグラフ内には、参考のために、周期長ａが１０μｍ近傍で、深さｄが１μｍ～２μｍの領域が、ランダムな粗面の範囲として破線の円で示されている。
　図９Ａ～図９Ｇの結果によれば、ＩｎＰ基板３の第二主面３ｂにランダムな粗面が形成された場合、赤外光Ｌの透過率Ｔ（ａ，ｄ）の値は、凹凸が存在しないｄ＝０の場合と比べて大きな変化は見られなかった。更に、図９Ａ～図９Ｇの結果によれば、周期長ａ及び凹部６ｂの深さｄの値によっては、赤外光Ｌの透過率Ｔ（ａ，ｄ）に関して高い値が実現されることも確認された。
　より詳細には、図９Ａ～図９Ｇのグラフにおいて、凹凸が存在しないｄ＝０の場合と比べて、赤外光Ｌの透過率Ｔ（ａ，ｄ）が２倍以上を示すような条件下で凹凸部６を形成すると、単にＩｎＰ基板３の第二主面３ｂに対してランダムな粗面を設けた場合よりも赤外光Ｌの取り出し効率が十分に向上すると結論付けることができる。更に、前記のｄ＝０の場合と比べて、赤外光Ｌの透過率Ｔ（ａ，ｄ）が３倍以上を示すような条件下で凹凸部６を形成すると、単にＩｎＰ基板３の第二主面３ｂに対してランダムな粗面を設けた場合よりも赤外光Ｌの取り出し効率が顕著に向上すると結論付けることができる。
　図１０Ａは、一例として赤外光Ｌの波長λが１１５０ｎｍの場合における透過率Ｔ（ａ，ｄ）の二次元マッピング結果、すなわち図９Ｂの結果を、等高線方式で図示したグラフである。同様に、図１０Ｂは、一例として赤外光Ｌの波長λが１５５０ｎｍの場合における透過率Ｔ（ａ，ｄ）の二次元マッピング結果、すなわち図９Ｆの結果を、等高線方式で図示したグラフである。なお、いずれのグラフにおいても、視認のしやすさを考慮して、Ｔ（ａ，ｄ）＝２を示すラインが太線で表示され、Ｔ（ａ，ｄ）＞２の領域にハッチングが施されている。
　図１０Ａ及び図１０Ｂによれば、Ｔ（ａ，ｄ）＞２を示す領域は、縦軸に平行な直線と、右上がりの直線の合計２本の直線（以下、「擬似境界線」と呼ぶ。）とで囲まれた領域に近似できることが分かる。図９Ａ～図９Ｇによれば、波長λの値が異なる他の場合においても、同様に、Ｔ（ａ，ｄ）＞２を示す領域は、縦軸に平行な擬似境界線α１と、右上がりの擬似境界線α２とで囲まれた領域に近似できることが分かる。
　ただし、図９Ａ～図９Ｇに示す結果を詳細に分析したところ、２本の擬似境界線（α１，α２）は、波長λに応じて異なる一次式で表記されることが確認された。そして、近似計算の結果、いずれの波長λにおいても、２本の擬似境界線α１，α２はそれぞれ、
　α１：　ａ＝７．２×（λ／ｎ）　　　　　…（１ａ）
　α２：　ｄ＝ｍ×（ａ－１０）＋３．５　　…（２ａ）
　で規定できることが確認された。なお、ｎは、ＩｎＰ基板３の波長λの赤外光Ｌに対する屈折率の値であり、３．１～３．３の範囲内である。
　なお、縦軸に対して非平行である擬似境界線α２の傾きは、赤外光Ｌの波長λ毎に異なっており、この傾きｍは、ｍ＝－１．０２×（λ／ｎ）＋０．６０２で近似できることが確認された。図１１は、赤外光Ｌの波長λ毎に、ｍの値と、（λ／ｎ）の値とをプロットし、このプロット結果から近似曲線を描いたグラフである。図１１によれば、ｍ＝－１．０２×（λ／ｎ）＋０．６０２と近似できることが確認される。
　図９Ａ～図９Ｇには、上の式（１ａ）で表される擬似境界線α１、及び式（２ａ）で表される擬似境界線α２で囲まれた領域にハッチングが施されている。この領域内は、いずれの波長λにおいても、Ｔ（ａ，ｄ）＞２を示しており、ＩｎＰ基板３の第二主面３ｂに凹凸部６が形成されていない場合や、ランダムな粗面が形成されている場合と比べて、大きく透光率が高められている領域に対応する。
　言い換えれば、ＩｎＰ基板３の第二主面３ｂに対して、周期長ａ［μｍ］と凹部６ｂの深さｄ［μｍ］とが、
　ａ＞７．２×（λ／ｎ）　　　　　…（１）
　ｄ＞ｍ×（ａ－１０）＋３．５　　…（２）
　を満たすような周期性を有する凹凸部６が形成されることで、ＩｎＰ基板３から取り出される赤外光Ｌの光量が大きく高められることがわかる。なお、（２）式において、ｍの値は、上述したように、ｍ＝－１．０２×（λ／ｎ）＋０．６０２である。
　同様の検証により、Ｔ（ａ，ｄ）＞３を示す領域は、縦軸に平行な擬似境界線β１と、右上がりの擬似境界線β２と、右上がりの擬似境界線β３とで囲まれた領域に近似できることが分かる。図１２Ａ～図１２Ｇには、図９Ａ～図９Ｇと同じ二次元マッピング化されたグラフ上に、後述される式で規定される擬似境界線（β１、β２，β３）が重ね合わせられたグラフである。
　二次元マッピングの結果を詳細に分析したところ、３本の擬似境界線（β１、β２、β３）は、いずれも波長λに応じて異なる一次式で表記されることが確認された。そして、近似計算の結果、いずれの波長λにおいても、３本の擬似境界線β１、β２、β３はそれぞれ、
　β１：　ａ＝１０×（λ／ｎ）　　　　　　…（３ａ）
　β２：　ｄ＝ｐ×（ａ－１０）＋５．０　　…（４ａ）
　β３：　ｄ＝ｑ×（ａ－８．０）＋８．０　…（４ｂ）
　で規定できることが確認された。なお、ｎは、上述したように、ＩｎＰ基板３の波長λの赤外光Ｌに対する屈折率の値であり、３．１～３．３の範囲内である。
　なお、縦軸に対して非平行である擬似境界線β２の傾きは、それぞれ赤外光Ｌの波長λ毎に異なっており、その傾きｐは、ｐ＝－１．０１×（λ／ｎ）＋０．７２７で近似できることが確認された。同様に、縦軸に対して非平行である擬似境界線β３の傾きは、それぞれ赤外光Ｌの波長λ毎に異なっており、その傾きｑは、ｑ＝－３．９１×（λ／ｎ）＋２．０９で近似できることが確認された。図１３は、赤外光Ｌの波長λ毎に、ｑの値と、（λ／ｎ）の値とをプロットし、このプロット結果から近似曲線を描いたグラフである。図１３によれば、ｑ＝－３．９１×（λ／ｎ）＋２．０９と近似できることが確認される。説明の重複を避ける観点から割愛するが、同様の方法により、擬似境界線β２の傾きｐについても近似できることが分かる。
　図１２Ａ～図１２Ｇには、上の式（３ａ）で表される擬似境界線β１、式（４ａ）で表される擬似境界線β２、及び式（４ｂ）で表される擬似境界線β３で囲まれた領域にハッチングが施されている。この領域内は、いずれの波長λにおいても、Ｔ（ａ，ｄ）＞３を示しており、ＩｎＰ基板３の第二主面３ｂに凹凸部６が形成されていない場合や、ランダムな粗面が形成されている場合と比べて、極めて大きく透光率が高められている領域に対応する。
　言い換えれば、ＩｎＰ基板３の第二主面３ｂに対して、周期長ａ［μｍ］と凹部６ｂの深さｄ［μｍ］とが、
　ａ＞１０×（λ／ｎ）　　　　　　　　　　　　　　　　　　　　　…（３）
　ｐ×（ａ－１０）＋５．０＜ｄ＜ｑ×（ａ－８．０）＋８．０　　　…（４）
　を満たすような周期性を有する凹凸部６が形成されることで、ＩｎＰ基板３から取り出される赤外光Ｌの光量が更に大きく高められることがわかる。なお、（４）式において、ｐ及びｑの値は、それぞれ上述したように、ｐ＝－１．０１×（λ／ｎ）＋０．７２７、ｑ＝－３．９１×（λ／ｎ）＋２．０９である。
　ＩｎＰ基板３の第二主面３ｂに対してランダムな粗面が形成された場合に、赤外光Ｌの透光率があまり高められなかった理由として、本発明者は以下のように考察している。赤外光Ｌの回折は深さ方向（Ｚ方向）に進行するに伴って進展するため、深さｄが足りないと高次の回折が十分に生じない。つまり、ランダムな粗面のように凹部の深さｄが１μｍ～２μｍ程度と浅い場合、入射光が粗面内を通過することで回折されるものの、その回折光は透過されずに反射したものと考えられる。
　逆にいえば、ＩｎＰ基板３の第二主面３ｂに対して、凹部６ｂの深さをある程度確保しつつ、凹凸が周期的に配置されてなる凹凸部６を設けておくことで、高次の回折光を生じさせつつ外部に取り出すことが可能になる。したがって、本発明は凹凸部６の「形状」には限定されない。
　上記のシミュレーションでは、凸部６ａが円錐形状を示すものと仮定して演算が行われた。これに対し、凸部６ａの形状を、円柱状、円錐台状、四角錐状、及び四角錐台状に変えて同様の検証を行ったところ、透光率の値そのものは変化するものの、全体的な傾向には変化が見られなかった。また、周期構造を正方格子として検証を行ったが、やはり全体的な傾向には変化が見られなかった。この結果は、上記の考察にも沿うものである。この観点に立てば、シミュレーションによる追加検証は行われていないが、凹凸部６の配列形状を長方格子状や二等辺三角格子状としても、同様の結論が得られることが予想される。
　［検証２］
　ＩｎＰ基板３の第二主面３ｂの表面状態のみを異ならせ、他は同一の方法で製造された赤外ＬＥＤ素子の、Ｉ－Ｌ特性（電流－光出力特性）が比較された。
　（実施例１）
　上記ステップＳ１～Ｓ１２を経て製造された赤外ＬＥＤ素子１が、実施例１の素子とされた。実施例１の素子において、凹凸部６は、凸部６ａ及び凹部６ｂが三角格子状に配列されており、周期長ａが８μｍ、凹部６ｂの深さｄが６μｍであった。
　（比較例１）
　ステップＳ１０を行わない点を除いて、実施例１と同様の方法で製造された赤外ＬＥＤ素子が、比較例１の素子とされた。比較例１の素子では、ＩｎＰ基板３の第二主面３ｂには凹凸が形成されておらず、ほぼ平坦であった。
　（比較例２）
　ステップＳ９において研磨処理後に鏡面仕上げ工程を行わない点、及びステップＳ１０を行わない点を除いて、実施例１と同様の方法で製造された赤外ＬＥＤ素子が、比較例２の素子とされた。比較例２の素子では、ＩｎＰ基板３の第二主面３ｂには、算術平均粗さＲａが０．３６μｍ以下、最大高さ２μｍ以下の、ランダムな粗面が得られていた。
　（測定方法）
　実施例１、比較例１及び比較例２の各素子が図１４に示すようなステム４０上に搭載された状態で、図示しない電源から電流を供給して各素子を発光させた。そして、このときの電流量と光出力の関係がプロットされた。光出力は、積分球方式を用い、受光センサで受光された赤外光Ｌの光量に基づいて測定された。なお、図１４には、実施例１の素子に対応する赤外ＬＥＤ素子１がステム４０上に実装されている状態が図示されている。
　図１４に示すステム４０の具体的な構造について説明する。ステム４０は、絶縁部材４２によって相互に電気的に絶縁された一対の給電ピン（４３ａ，４３ｂ）が挿通されている。赤外ＬＥＤ素子１のサブマウント３５は、銀ペースト４１によってステム４０の上面に固定されている。給電ピン４３ａとパターン電極３７ａとがボンディングワイヤ４４ａで接続され、給電ピン４３ｂとパターン電極３７ｂとがボンディングワイヤ４４ｂで接続される。
　（結果）
　図１５は、実施例１、比較例１、及び比較例２の各素子の、Ｉ－Ｌ特性を示すグラフである。図１５において、横軸は供給電流量を示し、縦軸は光出力を示す。図１５に示すように、実施例１の素子によれば、比較例１の素子と比べて約２，４倍の光取り出し効率が向上した。また、比較例２の素子と比べても約１．８倍の光取り出し効率が向上した。
　［別実施形態］
　以下、別実施形態につき説明する。
　〈１〉上記実施形態では、赤外ＬＥＤ素子１がＩｎＰ基板３の光取り出し面側（第二主面３ｂ側）に透光層３１を備えるものとして説明したが、本発明において赤外ＬＥＤ素子１が透光層３１を備えるか否かは任意である。ただし、光取り出し効率をより高める観点からは、赤外ＬＥＤ素子１が透光層３１を備える方が好適である。
　〈２〉上記実施形態では、第二電極２２が部分電極を構成するものとして説明したが、本発明において第二電極２２が部分電極であるか否かは任意である。ただし、光取り出し効率をより高める観点からは、第二電極２２を部分電極とした上で、赤外ＬＥＤ素子１が第二電極２２の上層に反射電極２６を備える方が好適である。
　なお、本発明において、赤外ＬＥＤ素子１が反射電極２６を備えるか否かは任意である。
　〈３〉上記実施形態では、第一半導体層１１がｎ型であり、第二半導体層１５がｐ型である場合について説明したが、これらの導電型が反転されていても構わない。
　〈４〉上述した製造方法を構成する各ステップのうち、一部のステップは順番が前後しても構わない。例えば、第二電極２２を形成するステップＳ５と、第一電極２１を形成するステップＳ７とは、順番が逆転しても構わない。また、例えば、ＩｎＰ基板３を薄膜化するステップＳ９は、電極（２１，２２）を形成するステップより先に行っても構わない。
　〈５〉上記実施形態では、ＩｎＰ基板３が半絶縁性又は絶縁性を示すものとして説明したが、本発明は、ＩｎＰ基板３が導電性を示す場合を排除するものではない。
１　　　：赤外ＬＥＤ素子
３　　　：ＩｎＰ基板
３ａ　　：ＩｎＰ基板の第一主面
３ｂ　　：ＩｎＰ基板の第二主面
６　　　：凹凸部
６ａ　　：凸部
６ｂ　　：凹部
１０　　：半導体層
１１　　：第一半導体層
１３　　：活性層
１５　　：第二半導体層
１９　　：絶縁層
２１　　：第一電極
２２　　：第二電極
２５　　：第一パッド電極
２６　　：反射電極
２７　　：第二パッド電極
２９　　：高さ調整用電極
３１　　：透光層
３５　　：サブマウント
３７ａ　：パターン電極
３７ｂ　：パターン電極
４０　　：ステム
４１　　：銀ペースト
４２　　：絶縁部材
４３ａ　：給電ピン
４３ｂ　：給電ピン
４４ａ　：ボンディングワイヤ
４４ｂ　：ボンディングワイヤ
Ｌ　　　：赤外光

Claims (5)

  1. 　ピーク発光波長が１０００ｎｍ～１８００ｎｍである赤外ＬＥＤ素子であって、
    　相互に対向する一対の主面である第一主面及び第二主面を含むＩｎＰ基板と、
    　前記ＩｎＰ基板の前記第一主面側の上層に配置された、ｐ型又はｎ型の第一半導体層と、
    　前記第一半導体層の上層に配置された活性層と、
    　前記活性層の上層に配置され、前記第一半導体層とは異なる導電型の第二半導体層と、
    　前記活性層が形成されていない領域内において、前記第一半導体層の上層に配置された第一電極と、
    　前記第二半導体層の上層であって、前記ＩｎＰ基板の前記第一主面に平行な方向に関して前記第一電極から離間した位置に配置された第二電極と、
    　前記ＩｎＰ基板の前記第二主面に形成され、前記第二主面に平行な方向に周期性を示す凹凸部とを備えたことを特徴とする、赤外ＬＥＤ素子。
  2. 　前記凹凸部は、前記ピーク発光波長をλ［μｍ］、前記ＩｎＰ基板の屈折率をｎ、隣接する凸部同士又は凹部同士の離間距離である周期長をａ［μｍ］、前記凹部の深さをｄ［μｍ］としたときに、（１）式及び（２）式を満たすことを特徴とする、請求項１に記載の赤外ＬＥＤ素子。
    　ａ＞７．２×（λ／ｎ）　　　　　…（１）
    　ｄ＞ｍ×（ａ－１０）＋３．５　　…（２）
    　ただし、ｍは、以下の式で規定される無次元値である。
    　ｍ＝－１．０２×（λ／ｎ）＋０．６０２
  3. 　前記周期長ａ［μｍ］と前記深さｄ［μｍ］が、（３）式及び（４）式を満たすことを特徴とする、請求項２に記載の赤外ＬＥＤ素子。
    　ａ＞１０×（λ／ｎ）　　　　　　　　　　　　　　　　　　　　　…（３）
    　ｐ×（ａ－１０）＋５．０＜ｄ＜ｑ×（ａ－８．０）＋８．０　　　…（４）
    　ただし、ｐ，ｑは、それぞれ以下の式で規定される無次元値である。
    　ｐ＝－１．０１×（λ／ｎ）＋０．７２７
    　ｑ＝－３．９１×（λ／ｎ）＋２．０９
  4. 　前記凹凸部の上面に、前記活性層から出射される赤外光に対する透過性を示し、屈折率が前記ＩｎＰ基板の構成材料と空気の間である材料からなる透光層を備えることを特徴とする、請求項１～３のいずれか１項に記載の赤外ＬＥＤ素子。
  5. 　前記ＩｎＰ基板はＦｅがドープされていることを特徴とする、請求項１～３のいずれか１項に記載の赤外ＬＥＤ素子。
     
PCT/JP2022/014093 2021-09-13 2022-03-24 赤外ｌｅｄ素子 WO2023037629A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023546763A JPWO2023037629A1 (ja) 2021-09-13 2022-03-24

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-148564 2021-09-13
JP2021148564 2021-09-13

Publications (1)

Publication Number Publication Date
WO2023037629A1 true WO2023037629A1 (ja) 2023-03-16

Family

ID=85507490

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/014093 WO2023037629A1 (ja) 2021-09-13 2022-03-24 赤外ｌｅｄ素子

Country Status (3)

Country Link
JP (1) JPWO2023037629A1 (ja)
TW (1) TW202312516A (ja)
WO (1) WO2023037629A1 (ja)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006132013A1 (ja) * 2005-06-09 2006-12-14 Rohm Co., Ltd 半導体発光素子
JP2007142277A (ja) * 2005-11-21 2007-06-07 Matsushita Electric Works Ltd 発光素子の製造方法
US20110186814A1 (en) * 2010-02-01 2011-08-04 Sun Kyung Kim Light Emitting Device, Light Emitting Device Package
JP2013030606A (ja) * 2011-07-28 2013-02-07 Hitachi Cable Ltd 半導体発光素子
WO2018116995A1 (ja) * 2016-12-20 2018-06-28 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびその製造方法
WO2019124497A1 (ja) * 2017-12-22 2019-06-27 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびその製造方法
WO2019203329A1 (ja) * 2018-04-19 2019-10-24 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびその製造方法
WO2020196735A1 (ja) * 2019-03-28 2020-10-01 ウシオオプトセミコンダクター株式会社 赤外ｌｅｄ素子
WO2020196739A1 (ja) * 2019-03-28 2020-10-01 ウシオオプトセミコンダクター株式会社 赤外ｌｅｄ素子
JP2020167223A (ja) * 2019-03-28 2020-10-08 ウシオオプトセミコンダクター株式会社 赤外ｌｅｄ素子
WO2021112170A1 (ja) * 2019-12-05 2021-06-10 ウシオ電機株式会社 赤外ｌｅｄ素子
JP2021090003A (ja) * 2019-12-05 2021-06-10 ウシオ電機株式会社 赤外ｌｅｄ素子及びその製造方法
WO2022079971A1 (ja) * 2020-10-15 2022-04-21 ウシオ電機株式会社 赤外ｌｅｄ素子

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006132013A1 (ja) * 2005-06-09 2006-12-14 Rohm Co., Ltd 半導体発光素子
JP2007142277A (ja) * 2005-11-21 2007-06-07 Matsushita Electric Works Ltd 発光素子の製造方法
US20110186814A1 (en) * 2010-02-01 2011-08-04 Sun Kyung Kim Light Emitting Device, Light Emitting Device Package
JP2013030606A (ja) * 2011-07-28 2013-02-07 Hitachi Cable Ltd 半導体発光素子
WO2018116995A1 (ja) * 2016-12-20 2018-06-28 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびその製造方法
WO2019124497A1 (ja) * 2017-12-22 2019-06-27 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびその製造方法
WO2019203329A1 (ja) * 2018-04-19 2019-10-24 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびその製造方法
WO2020196735A1 (ja) * 2019-03-28 2020-10-01 ウシオオプトセミコンダクター株式会社 赤外ｌｅｄ素子
WO2020196739A1 (ja) * 2019-03-28 2020-10-01 ウシオオプトセミコンダクター株式会社 赤外ｌｅｄ素子
JP2020167223A (ja) * 2019-03-28 2020-10-08 ウシオオプトセミコンダクター株式会社 赤外ｌｅｄ素子
WO2021112170A1 (ja) * 2019-12-05 2021-06-10 ウシオ電機株式会社 赤外ｌｅｄ素子
JP2021090003A (ja) * 2019-12-05 2021-06-10 ウシオ電機株式会社 赤外ｌｅｄ素子及びその製造方法
WO2022079971A1 (ja) * 2020-10-15 2022-04-21 ウシオ電機株式会社 赤外ｌｅｄ素子

Also Published As

Publication number Publication date
JPWO2023037629A1 (ja) 2023-03-16
TW202312516A (zh) 2023-03-16

Similar Documents

Publication Publication Date Title
TWI708406B (zh) 半導體發光元件及其製造方法
TW573372B (en) GaN-based III-V group compound semiconductor light-emitting diode and the manufacturing method thereof
TW201225334A (en) Optoelectronic device and method for manufacturing the same
JP5606465B2 (ja) 半導体発光素子及びその製造方法
TW201108465A (en) Contact for a semiconductor light emitting device
JP2009267263A (ja) 発光装置およびその製造方法
US20100327312A1 (en) Group III nitride semiconductor light-emitting device and method for producing the same
US11637220B1 (en) Semiconductor light-emitting element
US20100051970A1 (en) Planarized led with optical extractor
JP2012216753A (ja) Ｉｉｉ族窒化物半導体発光素子
WO2022079971A1 (ja) 赤外ｌｅｄ素子
TWI702734B (zh) 半導體發光元件及其製造方法
WO2023037629A1 (ja) 赤外ｌｅｄ素子
JP2009158696A (ja) 半導体発光素子の製造方法および半導体発光素子
CN107591463B (zh) 发光组件及发光组件的制造方法
WO2021075439A1 (ja) 半導体発光素子及びその製造方法
TW201904086A (zh) 發光二極體
JP2007250714A (ja) 発光素子
JP2021090003A (ja) 赤外ｌｅｄ素子及びその製造方法
US20100051971A1 (en) High efficiency light emitting articles and methods of forming the same
JP2023018332A (ja) 赤外ｌｅｄ素子
KR20130101799A (ko) 개선된 광 추출 효율을 갖는 발광 다이오드 및 그것을 제조하는 방법
JP2019054145A (ja) 半導体受光デバイス

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22866961

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023546763

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE